KR100244493B1 - 반도체소자의 분리구조 제조방법 - Google Patents

반도체소자의 분리구조 제조방법 Download PDF

Info

Publication number
KR100244493B1
KR100244493B1 KR1019970045721A KR19970045721A KR100244493B1 KR 100244493 B1 KR100244493 B1 KR 100244493B1 KR 1019970045721 A KR1019970045721 A KR 1019970045721A KR 19970045721 A KR19970045721 A KR 19970045721A KR 100244493 B1 KR100244493 B1 KR 100244493B1
Authority
KR
South Korea
Prior art keywords
oxide film
substrate
semiconductor device
film
sti structure
Prior art date
Application number
KR1019970045721A
Other languages
English (en)
Other versions
KR19990024548A (ko
Inventor
박진원
Original Assignee
김영환
현대반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체주식회사 filed Critical 김영환
Priority to KR1019970045721A priority Critical patent/KR100244493B1/ko
Publication of KR19990024548A publication Critical patent/KR19990024548A/ko
Application granted granted Critical
Publication of KR100244493B1 publication Critical patent/KR100244493B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76227—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials the dielectric materials being obtained by full chemical transformation of non-dielectric materials, such as polycristalline silicon, metals

Abstract

본 발명은 반도체소자의 분리구조 제조방법에 관한 것으로, 종래에는 반도체소자가 점점더 고집적화됨에 따라 STI구조의 폭이 더욱 감소하여 내부에 틈(void)이 형성됨으로써, 누설전류가 증가하는 등, 반도체소자의 특성이 열화되는 문제점이 있었다. 이와같은 문제점을 감안한 본 발명은 기판의 상부에 제1산화막과 제1질화막을 증착한 후, 사진식각공정을 통해 기판의 상부를 서로 이격되고 각기 다른 폭을 갖도록 노출시키고, 그 노출된 기판을 식각하여 서로다른 폭을 갖는 STI구조를 형성한 후, 열산화공정을 통해 각 STI구조의 측벽에 열산화막을 형성하는 단계와; 상기 기판의 상부전면에 제2질화막과 도핑되지 않은 폴리실리콘을 순차적으로 증착시키는 단계와; 상기 제2질화막을 장벽(barrier)으로하여 열산화공정을 수행하여 상기 폴리실리콘을 제2산화막으로 변화시키는 단계와; 폭이 넓은 STI구조의 내부에 절연막을 매립한 후, CMP공정을 통해 평탄화하는 단계로 이루어지는 반도체소자의 분리구조 제조방법을 제공하여 폭이 좁은 STI 구조의 내부에 틈(void)이 형성되는 것을 방지함으로써, 고집적화된 반도체소자의 누설전류를 줄일 수 있는 등, 반도체소자의 특성을 향상시킬 수 있는 효과가 있다.

Description

반도체소자의 분리구조 제조방법
본 발명은 반도체소자의 분리구조 제조방법에 관한 것으로, 특히 얕은 트랜치 분리구조의 내부에 절연막을 틈(void)이 형성되지 않도록 매립하기에 적당하도록 한 반도체소자의 분리구조 제조방법에 관한 것이다.
일반적으로, 반도체소자의 고집적화 경향에 따라 각 소자들의 전기적 분리를 위해 얕은 트랜치 분리(shallow trench isolation:이하, STI)구조를 이용하는데, 그 STI구조의 폭이 감소함에 따라 내부에 절연막을 틈(void)이 형성되지 않도록 매립하는 기술이 중요한 과제가 되었다. 이를 극복하기 위하여 최근에는 고밀도 플라즈마 (high density plasma:HDP) 화학기상증착법(chemical vapor deposition:이하, CVD)을 이용하여 STI구조의 내부에 산화막을 증착하거나, 500℃ 이상에서 O3테트라 에틸 올소실리케이트(tetra-ethyl-orthosilicate : 이하, 티오스 오존(TEOS-O3))를 이용하여 상압 CVD 또는 대기압보다 낮은(subatmospheric) CVD 방법으로 STI구조의 내부에 산화막을 증착하는 방법을 사용하고 있다. 이와같은 종래 반도체소자의 분리구조 제조방법을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
도1a 내지 도1d는 종래 반도체소자의 분리구조 제조방법을 도시한 수순단면도로서, 이에 도시한 바와같이 기판(1)의 상부에 산화막(2)과 질화막(3)을 순차적으로 증착한 후, 사진식각공정을 통해 부분적으로 식각하여 기판(1)의 상부를 소정부분 노출시키는 단계(도1a)와; 그 노출된 기판(1)을 식각하여 STI구조를 형성한 후, 열산화공정을 통해 그 STI구조의 측벽에 열산화막(4)을 형성하는 단계(도1b)와; 열산화막(4)이 형성된 STI구조의 내부에 절연막(5)을 매립하는 단계(도1c)와; 화학기계적 연마(chemical mechanical polishing:이하, CMP)공정을 통해 평탄화한 후, 상기 질화막(3)과 산화막(2)을 순차적으로 제거하는 단계(도1d)로 이루어진다. 이하, 상기한 바와같은 종래 반도체소자의 분리구조 제조방법을 좀더 상세히 설명한다.
먼저, 도1a에 도시한 바와같이 기판(1)의 상부에 산화막(2)과 질화막(3)을 순차적으로 증착한 후, 사진식각공정을 통해 부분적으로 식각하여 기판(1)의 상부를 소정부분 노출시킨다. 이때, 산화막(2)을 증착하는 이유는 질화막(3)이 기판(1)의 상부에 직접 증착되는 경우 기판(1)의 다결정실리콘배열과 질화막(3)을 구성하는 질소화합물의 배열이 다르기 때문에 질화막(3)의 증착시 기판(1)의 상부에서 일어나는 손상(damage)을 방지하기 위한 것이다.
그리고, 도1b에 도시한 바와같이 노출된 기판(1)을 식각하여 STI구조를 형성한 후, 열산화공정을 통해 그 STI구조의 측벽에 열산화막(4)을 형성한다. 이때, 열산화막(4)을 형성하는 이유는 노출된 기판(1)을 식각하여 STI구조를 형성할 때, 측벽이 손상된 것을 완화시키고, 또한 식각면을 매끄럽게 하기 위해서이다.
그리고, 도1c에 도시한 바와같이 열산화막(4)이 형성된 STI구조의 내부에 절연막(5)을 매립한다. 이때, 매립되는 절연막(5)으로는 도핑되지 않는 산화막을 CVD방법으로 증착한다.
그리고, 도1d에 도시한 바와같이 CMP공정을 통해 평탄화한 후, 상기 질화막(3)과 산화막(2)을 순차적으로 제거한다.
그러나, 상기한 바와같이 제조되는 종래 반도체소자의 분리구조 제조방법은 반도체소자가 점점더 고집적화됨에 따라 STI구조의 폭이 더욱 감소하여 내부에 틈(void)이 형성됨으로써, 누설전류가 증가하는 등, 반도체소자의 특성이 열화되는 문제점이 있었다.
본 발명은 상기한 바와같은 문제점을 해결하기 위하여 창안한 것으로, 본 발명의 목적은 폭이 좁은 STI구조의 내부에 절연막을 틈(void)이 형성되지 않도록 매립할 수 있는 반도체소자의 분리구조 제조방법을 제공하는데 있다.
도1은 종래 반도체소자의 분리구조 제조방법을 보인 수순단면도.
도2는 본 발명에 의한 반도체소자의 분리구조 제조방법을 보인 수순단면도.
***도면의 주요 부분에 대한 부호의 설명***
1:기판 2,13:제1,제2산화막
3,11:제1,제2질화막 4:열산화막
5:절연막 12:폴리실리콘
상기한 바와같은 본 발명의 목적은 기판의 상부에 제1산화막과 제1질화막을 증착한 후, 사진식각공정을 통해 서로 이격되고 각기 다른 폭을 갖도록 기판의 상부를 노출시키고, 그 노출된 기판을 식각하여 서로다른 폭을 갖는 STI구조를 형성한 후, 열산화공정을 통해 각 STI구조의 측벽에 열산화막을 형성하는 단계와; 상기 기판의 상부전면에 제2질화막과 도핑되지 않은 폴리실리콘을 순차적으로 증착시키는 단계와; 상기 제2질화막을 장벽(barrier)으로하여 열산화공정을 수행하여 상기 폴리실리콘을 제2산화막으로 변화시키는 단계와; 폭이 넓은 STI구조의 내부에 절연막을 매립한 후, CMP공정을 통해 평탄화하는 단계로 이루어짐으로써 달성되는 것으로, 본 발명에 의한 반도체소자의 분리구조 제조방법을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
도2a 내지 도2d는 본 발명에 의한 반도체소자의 분리구조 제조방법을 보인 수순단면도로서, 이에 도시한 바와같이 기판(1)의 상부에 제1산화막(2)과 제1질화막(3)을 증착한 후, 사진식각공정을 통해 서로 이격되고, 각기 다른 폭을 갖도록 기판(1)의 상부를 노출시키고, 그 노출된 기판(1)을 식각하여 서로다른 폭을 갖는 STI구조를 형성한 후, 열산화공정을 통해 각 STI구조의 측벽에 열산화막(4)을 형성하는 단계(도2a)와; 열산화막(4)이 형성된 기판(1)의 상부전면에 제2질화막(11)과 도핑되지 않은 폴리실리콘(12)을 순차적으로 증착시키는 단계(도2b)와; 상기 제2질화막(11)을 장벽(barrier)으로하여 열산화공정을 수행하여 상기 폴리실리콘(12)을 제2산화막(13)으로 변화시키는 단계(도2c)와; 폭이 넓은 STI구조의 내부에 절연막(5)을 매립한 후, CMP공정을 통해 평탄화하는 단계(도2d)로 이루어진다. 이하, 상기한 바와같은 본 발명에 의한 반도체소자의 분리구조 제조방법을 좀더 상세히 설명한다.
먼저, 도2a에 도시한 바와같이 기판(1)의 상부에 제1산화막(2)과 제1질화막(3)을 증착한 후, 사진식각공정을 통해 서로 이격되고, 각기 다른 폭을 갖도록 기판(1)의 상부를 노출시키고, 그 노출된 기판(1)을 식각하여 서로다른 폭을 갖는 STI구조를 형성한 후, 열산화공정을 통해 각 STI구조의 측벽에 열산화막(4)을 형성한다. 이때, 열산화막(4)은 1000℃∼1100℃의 온도에서 100Å∼400Å의 두께로 형성한다.
그리고, 도2b에 도시한 바와같이 열산화막(4)이 형성된 기판(1)의 상부전면에 제2질화막(11)과 도핑되지 않은 폴리실리콘(12)을 순차적으로 증착시킨다. 이때, 제2질화막(11)은 60Å∼70Å의 두께로 증착시키고, 폴리실리콘(12)은 폭이 좁은 STI구조의 폭에 비해 1/4∼1/2정도의 두께로 증착시킨다.
그리고, 도2c에 도시한 바와같이 상기 제2질화막(11)을 장벽으로하여 열산화공정을 수행하여 상기 폴리실리콘(12)을 제2산화막(13)으로 변화시킨다. 이때, 열산화공정으로 인하여 상기 폴리실리콘(12)이 제2산화막(13)으로 변하면서 부피가 팽창하여 폭이 좁은 STI구조는 완전히 매립되게 된다.
그리고, 도2d에 도시한 바와같이 폭이 넓은 STI구조의 내부에 절연막(5)을 매립한 후, CMP공정을 통해 평탄화한다. 이때, 절연막(5)으로는 산화막을 사용하며, 고밀도 플라즈마 CVD방법을 이용하여 STI구조의 내부에 증착하거나, 500℃ 이상에서 티오스 오존(TEOS-O3)을 이용하여 상압 CVD 또는 대기압보다 낮은 CVD방법으로 STI구조의 내부에 증착하는데, 두께는 4000Å∼8000Å 정도로 증착한다.
상기한 바와같이 제조되는 본 발명에 의한 반도체소자의 분리구조 제조방법은 폭이 좁은 STI 구조의 내부에 틈(void)이 형성되는 것을 방지함으로써, 고집적화된 반도체소자의 누설전류를 줄일 수 있는 등, 반도체소자의 특성을 향상시킬 수 있는 효과가 있다.

Claims (7)

  1. 기판의 상부에 제1산화막과 제1질화막을 증착한 후, 사진식각공정을 통해 서로 이격되고 각기 다른 폭을 갖도록 기판의 상부를 노출시키고, 그 노출된 기판을 식각하여 서로다른 폭을 갖는 STI구조를 형성한 후, 열산화공정을 통해 각 STI구조의 측벽에 열산화막을 형성하는 단계와; 상기 기판의 상부전면에 제2질화막과 도핑되지 않은 폴리실리콘을 순차적으로 증착시키는 단계와; 상기 제2질화막을 장벽(barrier)으로하여 열산화공정을 수행하여 상기 폴리실리콘을 제2산화막으로 변화시키는 단계와; 폭이 넓은 STI구조의 내부에 절연막을 매립한 후, CMP공정을 통해 평탄화하는 단계로 이루어지는 것을 특징으로 하는 반도체소자의 분리구조 제조방법.
  2. 제 1항에 있어서, 상기 열산화막은 1000℃∼1100℃의 온도에서 100Å∼400Å의 두께로 형성하는 것을 특징으로 하는 반도체소자의 분리구조 제조방법.
  3. 제 1항에 있어서, 상기 제2질화막은 60Å∼70Å의 두께로 증착하는 것을 특징으로 하는 반도체소자의 분리구조 제조방법.
  4. 제 1항에 있어서, 상기 폴리실리콘은 폭이 좁은 STI구조의 폭에 비해 1/4∼1/2정도의 두께로 증착하는 것을 특징으로 하는 반도체소자의 분리구조 제조방법.
  5. 제 1항에 있어서, 상기 STI구조의 내부에 매립되는 절연막은 상기 제2산화막이 형성된 기판의 상부전면에 산화막을 4000Å∼8000Å의 두께로 증착한 후, 평탄화하는 것을 특징으로 하는 반도체소자의 분리구조 제조방법.
  6. 제 1항 또는 제 5항에 있어서, 상기 절연막은 상기 제2산화막이 형성된 기판의 상부전면에 고밀도 플라즈마 CVD방법을 이용하여 산화막을 증착한 후, 평탄화하는 것을 특징으로 하는 반도체소자의 분리구조 제조방법.
  7. 제 1항 또는 제 5항에 있어서, 상기 절연막은 상기 제2산화막이 형성된 기판의 상부전면에 500℃ 이상에서 티오스 오존(TEOS-O3)을 이용하여 상압 CVD 또는 대기압보다 낮은 CVD방법으로 산화막을 증착한 후, 평탄화하는 것을 특징으로 하는 반도체소자의 분리구조 제조방법.
KR1019970045721A 1997-09-04 1997-09-04 반도체소자의 분리구조 제조방법 KR100244493B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970045721A KR100244493B1 (ko) 1997-09-04 1997-09-04 반도체소자의 분리구조 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970045721A KR100244493B1 (ko) 1997-09-04 1997-09-04 반도체소자의 분리구조 제조방법

Publications (2)

Publication Number Publication Date
KR19990024548A KR19990024548A (ko) 1999-04-06
KR100244493B1 true KR100244493B1 (ko) 2000-03-02

Family

ID=19520814

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970045721A KR100244493B1 (ko) 1997-09-04 1997-09-04 반도체소자의 분리구조 제조방법

Country Status (1)

Country Link
KR (1) KR100244493B1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100515037B1 (ko) * 1998-06-03 2005-11-30 삼성전자주식회사 트렌치 격리 제조 방법
KR100569534B1 (ko) * 1999-04-20 2006-04-10 주식회사 하이닉스반도체 반도체소자의 제조방법
KR20010058945A (ko) * 1999-12-30 2001-07-06 박종섭 반도체소자의 소자분리막 형성방법
KR100653704B1 (ko) * 2004-10-01 2006-12-04 삼성전자주식회사 반도체 소자의 트렌치 소자분리 방법 및 그에 의해 제조된트렌치 소자분리 구조
KR100870303B1 (ko) * 2005-12-21 2008-11-25 주식회사 하이닉스반도체 플래쉬 메모리 소자의 제조 방법
US20070249128A1 (en) * 2006-04-19 2007-10-25 Junjung Kim Ultraviolet (UV) Radiation Treatment Methods for Subatmospheric Chemical Vapor Deposition (SACVD) of Ozone-Tetraethoxysilane (O3-TEOS)

Also Published As

Publication number Publication date
KR19990024548A (ko) 1999-04-06

Similar Documents

Publication Publication Date Title
US7056822B1 (en) Method of fabricating an interconnect structure employing air gaps between metal lines and between metal layers
US5731241A (en) Self-aligned sacrificial oxide for shallow trench isolation
KR100193976B1 (ko) 매립 스트랩을 갖는 반도체 트렌치 커패시터 셀
KR100193975B1 (ko) 매립 스트랩을 갖는 반도체 트렌치 커패시터 셀
US7033908B2 (en) Methods of forming integrated circuit devices including insulation layers
US20010006839A1 (en) Method for manufacturing shallow trench isolation in semiconductor device
KR19990011953A (ko) 2종류의 산화막을 사용하는 트렌치 소자분리방법
US6933206B2 (en) Trench isolation employing a high aspect ratio trench
KR100251280B1 (ko) 샐로우 트랜치 아이솔레이션 방법
US7566924B2 (en) Semiconductor device with gate spacer of positive slope and fabrication method thereof
KR20040050971A (ko) 반도체 소자를 제조하기 위한 갭 필 방법
KR100244493B1 (ko) 반도체소자의 분리구조 제조방법
KR100478270B1 (ko) 에어갭을 갖는 셀로우 트렌치 소자 분리막 및 그 제조 방법
US6103581A (en) Method for producing shallow trench isolation structure
US20020005560A1 (en) Shallow trench isolation having an etching stop layer and method for fabricating same
CN114078748A (zh) 半导体器件及其制备方法
US6828208B2 (en) Method of fabricating shallow trench isolation structure
KR100680948B1 (ko) 반도체 소자의 스토리지 노드 콘택 형성방법
US6855617B1 (en) Method of filling intervals and fabricating shallow trench isolation structures
US6489193B1 (en) Process for device isolation
KR20090071771A (ko) 반도체 소자의 소자 분리막 제조 방법
KR100414743B1 (ko) 반도체소자의소자분리막형성방법
KR100653704B1 (ko) 반도체 소자의 트렌치 소자분리 방법 및 그에 의해 제조된트렌치 소자분리 구조
US20040253834A1 (en) Method for fabricating a trench isolation structure
KR19990074726A (ko) 반도체소자의 격리막 및 이의 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20071025

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee