KR19990074726A - 반도체소자의 격리막 및 이의 형성방법 - Google Patents
반도체소자의 격리막 및 이의 형성방법 Download PDFInfo
- Publication number
- KR19990074726A KR19990074726A KR1019980008519A KR19980008519A KR19990074726A KR 19990074726 A KR19990074726 A KR 19990074726A KR 1019980008519 A KR1019980008519 A KR 1019980008519A KR 19980008519 A KR19980008519 A KR 19980008519A KR 19990074726 A KR19990074726 A KR 19990074726A
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- trench
- substrate
- insulating
- side wall
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 65
- 239000004065 semiconductor Substances 0.000 title claims abstract description 24
- 238000000926 separation method Methods 0.000 title 1
- 238000002955 isolation Methods 0.000 claims abstract description 60
- 239000000758 substrate Substances 0.000 claims abstract description 36
- 238000005530 etching Methods 0.000 claims abstract description 13
- 238000000151 deposition Methods 0.000 claims abstract description 6
- 150000002500 ions Chemical class 0.000 claims abstract description 6
- 238000000059 patterning Methods 0.000 claims abstract description 5
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 6
- 238000011065 in-situ storage Methods 0.000 claims description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 6
- 229920005591 polysilicon Polymers 0.000 claims description 6
- 230000003647 oxidation Effects 0.000 claims description 5
- 238000007254 oxidation reaction Methods 0.000 claims description 5
- 238000005498 polishing Methods 0.000 claims description 5
- 239000000126 substance Substances 0.000 claims description 5
- 238000005229 chemical vapour deposition Methods 0.000 claims description 4
- 239000000463 material Substances 0.000 claims description 4
- 238000004140 cleaning Methods 0.000 abstract description 23
- 238000009413 insulation Methods 0.000 abstract description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 14
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 14
- 229920002120 photoresistant polymer Polymers 0.000 description 11
- 238000005468 ion implantation Methods 0.000 description 5
- 238000010438 heat treatment Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000005204 segregation Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
- H01L29/7846—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the lateral device isolation region, e.g. STI
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Ceramic Engineering (AREA)
- Element Separation (AREA)
Abstract
본 발명은 소자격리막의 격리특성을 향상시키고, 여러번의 클리닝공정에도 불구하고 액티브영역이 감소하지 않는 반도체소자의 격리막 및 이의 형성방법을 제공하기 위한 것으로써, 트랜치가 형성된 기판과, 상기 트랜치 양측면에 형성된 스트레스 버퍼층과, 상기 양측의 스트레스 버퍼층 사이의 기판상에 형성된 소자격리막을 포함하여 구성되는 것을 특징으로 하고 본 발명의 반도체소자의 격리막 형성방법은 기판상에 절연패턴을 형성하는 공정과, 상기 절연패턴을 마스크로 상기 기판에 트랜치를 형성하는 공정과, 상기 기판의 스트레스 완화를 위해 상기 트랜치 양측면에 스트레스 버퍼층을 형성하는 공정과, 트랜치 하부의 기판에 필드이온을 주입하고 소자격리막 형성을 위한 절연막을 증착하는 공정과, 상기 소자격리막이 형성될 부위의 절연막상에 상기 절연막과의 식각선택비를 갖는 다른 절연막을 패터닝하는 공정과, 상기 절연패턴이 노출되도록 평탄화시킨 후, 상기 절연패턴을 제거하여 소자격리막을 형성하는 공정을 포함하여 이루어지는 것을 특징으로 한다.
Description
본 발명은 반도체소자에 관한 것으로 특히, STI(Shallow Trench Isolation)방식의 소자격리막에 있어서, 리키지 커런트(leakage current) 및 액티브영역의 감소를 방지하고, 우수한 브랙다운(breakdown)특성을 갖도록 하는데 적당한 반도체소자의 격리막 및 이의 형성방법에 관한 것이다.
통상, 소자격리막 형성방법중 고집적소자에 적당한 소자격리막으로 많이 사용되는 방법이 STI(Shallow Trench Isolation)방법이다.
이 경우, 실리콘기판을 식각한 후 산화(oxidation)와 여러번의 클리닝(cleating)을 실시하게 되는데 액티브영역의 크기가 감소하게 되어 소자의 특성을 열악하게 만드는 원인이 되기도 한다.
이하, 종래기술에 따른 반도체소자의 격리막 형성방법을 첨부된 도면을 참조하여 설명하기로 한다.
도 1a 내지 1f는 종래 반도체소자의 격리막 형성방법을 설명하기 위한 공정단면도이다.
도 1a에 도시한 바와 같이, 반도체기판(11)상에 제 1 절연막(12)으로써 산화막을 성장시킨 후, 제 1 절연막(12)상에 제 2 절연막(13)으로써 실리콘질화막을 증착한다.
제 2 절연막(13)상에 포토레지스트(14)를 도포한 후, 노광 및 현상공정을 이용한 패터닝공정으로 소자격리영역을 정의한다.
패터닝된 포토레지스트(14)를 마스크로 이용한 식각공정으로 제 2 절연막(13)과 제 1 절연막(12)을 차례로 제거하여 반도체기판(11)을 노출시킨다.
도 1b에 도시한 바와 같이, 포토레지스트(14)를 제거하고 클리닝(cleaning)작업을 수행한 후, 제 2 절연막(13)을 마스크로 이용한 식각공정으로 기판(11)을 소정깊이로 식각하여 트랜치(15)를 형성한다.
이후, 도 1c에 도시한 바와 같이, 트랜치(15)내면에 3 절연막(16)을 성장시킨 후, 필드이온주입을 실시한다.
여기서, 필드이온 주입을 위해 소자격리영역만을 노출시키기 위한 포토공정이 필요하게 되며 필드이온을 주입하고 포토레지스트를 제거한 다음, 클리닝작업을 수행한다.
따라서, N-필드 이온주입과 P-필드 이온주입에 따라 두 번의 포토공정이 필요하며 두 번의 클리닝공정도 필요하게 된다.
이와같이, 필드이온을 주입한 다음 클리닝작업을 수행한 후, 트랜치(15)내에 소자격리를 위한 절연막을 형성하게 되는데, 절연막 형성전에 기판(11)상의 불순물을 제거 및 절연특성 향상을 위해 다시 클리닝작업을 수행한다.
이후, 기판(11)전면에 SOG(Spin On Glass)(17)(또는 USG:Undoped Silicate Glass)를 증착하여 트랜치(15)를 매립시킨다.
상기 절연막 증착후, 열처리공정을 수행하게 되는데, 열처리를 위해 퍼니스(furnace)에 들어가기 이전에 클리닝작업을 수행한다.
이는 장비관리 측면에서 필수적으로 거쳐야 하는 클리닝공정이다.
이어서, 도 1d에 도시한 바와 같이, 기판(11)전면에 실리콘질화막(18)을 증착한 후, 포토공정을 이용하여 소자격리막이 형성될 부위에만 선택적으로 형성한다.
이는 소자격리막 형성을 위한 CMP(Chemical Mechanical Polishing)공정시 SOG, 또는 USG와 제 2 절연막(13)의 물질인 실리콘질화막과의 식각선택비가 서로 상이함으로 인하여 단차가 발생하게 되는 문제를 해결하기 위한 것이다.
즉, 실리콘질화막에 비해 SOG(17)가 더 빨리 식각되기 때문에 CMP공정을 완료하게 되면 소자격리막으로 사용되는 SOGG가 실리콘질화막보다 더 많이 식각되어 소자격리막의 특성을 저하시킬 수가 있기 때문이다.
따라서, 이러한 식각선택비에 따른 단차발생을 미연에 방지하게 위해 소자격리막이 형성될 부위의 SOG(17)상에 실리콘질화막(18)을 선택적으로 형성하는 것이다.
이때, 상기 실리콘질화막(18)형성하기 이전에 클리닝작업을 수행한다.
상기 포토공정에 따른 포토레지스트를 제거한 후, 다시 클리닝작업을 수행한 후, 도 1e에 도시한 바와 같이, 화학기계적단면연마(CMP)공정을 수행하여 소자격리막(17a)을 형성한다.
이어, 도 1f에 도시한 바와 같이, 제 2 절연막(13)을 제거하고 클리닝작업을 수행하면 종래기술에 따른 소자격리막(17a)을 형성공정이 완료된다.
그러나 상기와 같은 종래 반도체소자의 격리막 형성방법은 다음과 같은 문제점이 있었다.
첫째, 소자격리막 형성에 따른 여러번의 클리닝작업으로 인하여 액티브영역이 줄어들게 된다.
둘째, 소자격리막과 액티브영역의 기판과의 스트레스가 심하여 필드 리키지 커런트가 증가에 따라 소자의 특성이 저하된다.
셋째, 소자격리막 형성시 고집적화에 따른 고단차구조에서 트랜치내에 보이드(void)가 형성되거나 소자격리막 주변의 실리콘질화막을 제거한 후, 클리닝작업을 수행할 경우, 소자격리막의 에지부분에서 클리닝으로 인한 소자격리막의 손상을초래하여 격리특성이 저하된다.
본 발명은 상기한 문제점을 해결하기 위해 안출한 것으로써, 여러번의 클리닝작업으로 인하여 액티브영역이 감소하는 것을 방지하고, 표면이 균일한 소자격리막을 형성하여 격리특성 및 소자의 신뢰성을 향상시킬 수 있는 반도체소자의 격리막 형성방법을 제공하는데 그 목적이 있다.
도 1a 내지 1f는 종래 반도체소자의 격리막 형성방법을 설명하기 위한 공정단면도
도 2는 본 발명에 따른 반도체소자의 격리막구조를 설명하기 위한 단면도
도 3a 내지 3f는 본 발명에 따른 반도체소자의 격리막 형성방법을 설명하기 위한 공정단면도
도면의 주요부분에 대한 부호의 설명
31 : 반도체기판 36 : 도전성측벽
36a : 절연측벽 37a : 소자격리막
상기의 목적을 달성하기 위한 본 발명의 반도체소자의 격리막은 트랜치가 형성된 기판과, 상기 트랜치 양측면에 형성된 스트레스 버퍼층과, 상기 양측의 스트레스 버퍼층 사이의 기판상에 형성된 소자격리막을 포함하여 구성되는 것을 특징으로 하고 본 발명의 반도체소자의 격리막 형성방법은 기판상에 절연패턴을 형성하는 공정과, 상기 절연패턴을 마스크로 상기 기판에 트랜치를 형성하는 공정과, 상기 기판의 스트레스 완화를 위해 상기 트랜치 양측면에 스트레스 버퍼층을 형성하는 공정과, 트랜치 하부의 기판에 필드이온을 주입하고 소자격리막 형성을 위한 절연막을 증착하는 공정과, 상기 소자격리막이 형성될 부위의 절연막상에 상기 절연막과의 식각선택비를 갖는 다른 절연막을 패터닝하는 공정과, 상기 절연패턴이 노출되도록 평탄화시킨 후, 상기 절연패턴을 제거하여 소자격리막을 형성하는 공정을 포함하여 이루어지는 것을 특징으로 한다.
이하, 본 발명의 반도체소자 격리막 형성방법을 첨부된 도면을 참조하여 설명하기로 한다.
도 2는 본 발명에 따른 반도체소자의 격리막 구조를 설명하기 위한 단면도이다.
도 2에 도시한 바와 같이, 트랜치를 갖는 기판(31)과, 트랜치내에 형성된 소자격리막(37a)과, 상기 트랜치의 양측면에 형성된 도전성측벽(36)과, 상기 도전성측벽(36)과 소자격리막(37a)사이에 형성된 절연측벽(36a)을 포함하여 구성된다.
여기서, 상기 도전성측벽(36)은 폴리실리콘, 비정질실리콘, 인-시튜 도핑된 폴리실리콘, 인-시튜 도핑된 비정질실리콘 등을 포함한다.
이와같이 구성된 본 발명의 반도체소자 격리막 형성방법을 설명하면 다음과 같다.
도 3a 내지 3f는 본 발명의 반도체소자의 격리막 형성방법을 설명하기 위한 공정단면도이다.
도 3a에 도시한 바와 같이, 반도체기판(31)상에 제 1 절연막(32)을 증착하고, 제 1 절연막(31)상에 제 2 절연막(33)으로써 실리콘질화막을 증착한다.
제 2 절연막(33)상에 포토레지스트(34)를 도포한 후, 노광 및 현상공정으로 패터닝하여 소자격리영역을 정의한다.
패터닝된 포토레지스트(34)를 마스크로 이용한 식각공정으로 제 2 절연막(33)과 제 1 절연막(32)을 선택적으로 제거하여 기판(31)을 노출시킨다.
도 3b에 도시한 바와 같이, 상기 포토레지스트(34)를 제거한 후, 클리닝작업을 수행하고, 제 2 절연막(33)을 마스크로 이용한 식각공정으로 노출된 기판(31)을 소정깊이로 식각하여 트랜치(35)를 형성한다.
이후, 트랜치(35)를 포함한 기판(31)전면에 도전층을 형성한 후 에치백하여 도전성측벽(36)을 형성한다.
여기서, 상기 도전층의 물질은 폴리실리콘 또는 비정질실리콘 또는 인-시튜 도핑된 폴리실리콘 또는 인-시튜 도핑된 비정질실리콘중 어느하나를 사용한다.
그리고 도전성측벽(36)형성을 위한 에치백시에 트랜치(35)하면이 소정깊이로 식각된다.
이와같이, 트랜치(35)양측면에 도전성측벽(36)을 형성한 후, 도 3c에 도시한 바와 같이, 산화공정을 진행하면, 상기 도전성측벽(36)상에 절연측벽(36a)이 형성된다.
즉, 도전성측벽(36)은 실리콘을 함유하고 있으므로 O2가스를 주입하면 실리콘과 O2가스가 반응하여 실리콘산화막으로 이루어지는 절연측벽(36a)이 형성된다.
이때, 상기 트랜치(35)하면에도 산화공정에 의한 열산화막(36b)이 형성된다.
여기서, 상기 도전측벽(36) 및 절연측벽(36a)은 후에 형성되는 소자격리막에 의한 기판(31)의 스트레스를 최소화하기 위한 스트레스 버퍼층으로 사용한다.
한편, 상기 도전성측벽(36a)대신에 고온에서 화학기상증착법(CVD:Chemical Vapor Deposition)에 의한 절연막을 형성하는 공정이 적용가능하며 절연막을 형성하는 경우, 별도로 절연측벽(36a)을 형성공정이 필요치 않다.
이어, 도 3d에 도시한 바와 같이, N-필드 및 P-필드 이온주입을 실시한다.
따라서, 각 필드이온주입에 따른 두 번의 포토공정이 필요하게 되어 이에 포토레지스트 제거후 두 번의 클리닝작업을 수행한다.
이어, 종래와 마찬가지로 소자격리막으로 사용될 절연막을 증착하기 이전에 클리닝작업을 수행한 다음, 상기 트랜치(35)를 포함한 기판(31)전면에 소자격리막으로 사용될 제 3 절연막(37)을 증착한다.
이때, 제 3 절연막(37)으로써는 SOG 또는 USG 등을 포함한다.
상기 제 3 절연막(37) 증착후, 열처리공정을 수행하게 되는데, 열처리를 위해 퍼니스(furnace)에 들어가기 이전에 클리닝작업을 수행한다.
이는 장비관리 측면에서 필수적으로 거쳐야 하는 클리닝공정이다.
이어서, 기판(31)전면에 제 4 절연막(38)으로써 실리콘질화막을 증착한 후, 포토공정을 이용하여 소자격리막이 형성될 부위에만 선택적으로 형성한다.
이는 소자격리막 형성을 위한 CMP(Chemical Mechanical Polishing)공정시 SOG, 또는 USG와 제 2 절연막(33)의 물질인 실리콘질화막과의 식각선택비가 서로 상이함으로 인하여 단차가 발생하게 되는 문제를 해결하기 위한 것이다.
즉, 제 2 절연막(33)인 실리콘질화막에 비해 제 3 절연막(37)인 SOG가 더 빨리 식각되기 때문에 CMP공정을 완료하게 되면 제 3 절연막(37)인 SOG가 제 2 절연막(33)보다 더 빨리 식각되어 결국, 소자격리막의 특성을 저하시킬 수가 있기 때문이다.
따라서, 이러한 식각선택비에 따른 단차발생을 미연에 방지하게 위해 소자격리막이 형성될 부위의 제 3 절연막(37)상에 제 4 절연막(38)인 실리콘질화막을 선택적으로 형성하는 것이다.
이때, 상기 제 4 절연막(38)형성하기 이전에 클리닝작업을 수행한다.
상기 포토공정에 따른 포토레지스트를 제거한 후, 다시 클리닝작업을 수행한 후, 도 3e에 도시한 바와 같이, 화학기계적단면연마(CMP)공정을 수행하여 소자격리막(37a)을 형성한다.
이어, 도 3f에 도시한 바와 같이, 제 2 절연막(33)을 제거하면 본 발명에 따른 소자격리막(37a)형성공정이 완료된다.
이상 상술한 바와 같이, 본 발명의 반도체소자의 격리막 및 이의 형성방법은 다음과 같은 효과가 있다.
첫째, 기판을 식각하여 트랜치를 형성한 후, 곧바로 측벽을 형성하기 때문에 산화공정 및 여러번의 클리닝에도 불구하고 액티브영역의 감소되지 않아 액티브영역을 극대화시킬 수 있다.
둘째, 소자격리막 형성시 고집적화에 따른 고단차구조를 현저히 개선하여 보이드(void)가 없는 균일한 소자격리막을 얻을 수 있다.
셋째, 소자격리막으로 사용하는 SOG 또는 USG막과 액티브영역의 기판간에 측벽을 사용하여 스트레스 버퍼층을 형성함으로써 필드 리키지 커런트 감소 및 브랙다운 특성이 향상되어 소자의 특성을 개선시킬 수 있다.
Claims (8)
- 트랜치가 형성된 기판과,상기 트랜치 양측면에 형성된 스트레스 버퍼층과,상기 양측의 스트레스 버퍼층 사이의 기판상에 형성된 소자격리막을 포함하여 구성되는 것을 특징으로 하는 반도체소자의 격리막.
- 제 1 항에 있어서,상기 스트레스 버퍼층은 상기 트랜치 양측면에 형성된 도전성측벽과, 상기 도전성측벽상에 형성된 절연측벽으로 이루어지거나 또는 단일 절연측벽으로 이루어지는 것을 특징으로 반도체소자의 격리막.
- 기판상에 절연패턴을 형성하는 공정과,상기 절연패턴을 마스크로 상기 기판에 트랜치를 형성하는 공정과,상기 기판의 스트레스 완화를 위해 상기 트랜치 양측면에 스트레스 버퍼층을 형성하는 공정과,트랜치 하부의 기판에 필드이온을 주입하고 소자격리막 형성을 위한 절연막을 증착하는 공정과,상기 소자격리막이 형성될 부위의 절연막상에 상기 절연막과의 식각선택비를 갖는 다른 절연막을 패터닝하는 공정과,상기 절연패턴이 노출되도록 평탄화시킨 후, 상기 절연패턴을 제거하여 소자격리막을 형성하는 공정을 포함하여 이루어지는 것을 특징으로 하는 반도체소자의 격리막 형성방법.
- 제 3 항에 있어서,상기 스트레스 버퍼층을 형성하는 공정은,상기 트랜치 양측면에 도전성측벽을 형성한 후 산화공정을 통해 상기 도전성측벽상에 절연측벽을 형성하거나 또는 트랜치 양측면에 단일 절연측벽을 형성하는 것을 특징으로 하는 반도체소자의 격리막 형성방법.
- 제 4 항에 있어서,상기 도전성측벽의 물질은 폴리실리콘, 비정질실리콘, 인-시튜 도핑된 폴리실리콘, 인-시튜 도핑된 비정질 실리콘을 포함하는 것을 특징으로 하는 반도체소자의 격리막 형성방법.
- 제 4 항에 있어서,상기 도전성측벽을 형성하는 공정은,상기 트랜치을 포함한 전면에 도전층을 형성하는 공정과,상기 도전층을 에치백하는 공정을 더 포함하여 이루어지는 것을 특징으로 하는 반도체소자의 격리막 형성방법.
- 제 3 항에 있어서,상기 평탄화시키는 공정은 화학기계적단면연마(CMP)공정으로 이루어지는 것을 특징으로 하는 반도체소자의 격리막 형성방법.
- 제 4 항에 있어서,상기 트랜치 양측면에 형성된 단일 절연측벽은 고온 화학적기상증착(CVD)공정으로 형성하는 것을 특징으로 하는 반도체소자의 격리막 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980008519A KR100268907B1 (ko) | 1998-03-13 | 1998-03-13 | 반도체소자의격리막및이의형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980008519A KR100268907B1 (ko) | 1998-03-13 | 1998-03-13 | 반도체소자의격리막및이의형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990074726A true KR19990074726A (ko) | 1999-10-05 |
| KR100268907B1 KR100268907B1 (ko) | 2000-11-01 |
Family
ID=19534759
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980008519A KR100268907B1 (ko) | 1998-03-13 | 1998-03-13 | 반도체소자의격리막및이의형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100268907B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100451519B1 (ko) * | 2002-12-09 | 2004-10-07 | 주식회사 하이닉스반도체 | 반도체소자의 소자분리막 형성방법 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100451512B1 (ko) * | 2002-03-26 | 2004-10-06 | 주식회사 하이닉스반도체 | 소자분리막 형성 방법 |
| KR100835472B1 (ko) * | 2002-06-29 | 2008-06-04 | 주식회사 하이닉스반도체 | 반도체소자의 소자분리막 형성방법 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61179568A (ja) * | 1984-12-29 | 1986-08-12 | Fujitsu Ltd | 半導体記憶装置の製造方法 |
-
1998
- 1998-03-13 KR KR1019980008519A patent/KR100268907B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100451519B1 (ko) * | 2002-12-09 | 2004-10-07 | 주식회사 하이닉스반도체 | 반도체소자의 소자분리막 형성방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100268907B1 (ko) | 2000-11-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6071792A (en) | Methods of forming shallow trench isolation regions using plasma deposition techniques | |
| WO2008042732A2 (en) | Recessed sti for wide transistors | |
| KR101821413B1 (ko) | 소자분리구조물, 이를 포함하는 반도체 소자 및 그의 소자분리 구조물 제조 방법 | |
| US20020127818A1 (en) | Recess-free trench isolation structure and method of forming the same | |
| TWI253114B (en) | Semiconductor device with trench isolation structure and method for fabricating the same | |
| KR0157875B1 (ko) | 반도체 장치의 제조방법 | |
| KR19990055121A (ko) | 반도체 소자 제조 방법 | |
| KR100845103B1 (ko) | 반도체소자의 제조방법 | |
| KR20040069515A (ko) | 리세스 채널 ｍｏｓｆｅｔ 및 그 제조방법 | |
| KR100268907B1 (ko) | 반도체소자의격리막및이의형성방법 | |
| KR100275732B1 (ko) | 어닐링을 이용한 트랜치형 소자분리막 형성방법 | |
| KR100588647B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100559042B1 (ko) | 반도체 소자의 쉘로우 트렌치 소자분리막 형성 방법 | |
| KR100289663B1 (ko) | 반도체 소자의 소자 분리막 형성방법 | |
| US20010026995A1 (en) | Method of forming shallow trench isolation | |
| KR20010073704A (ko) | 보이드 없는 반도체 소자의 트렌치 소자 분리 방법 | |
| KR0161727B1 (ko) | 반도체 소자의 소자분리방법 | |
| KR100325607B1 (ko) | 반도체 소자 분리를 위한 얕은 트렌치 제조 방법 | |
| KR100575616B1 (ko) | 반도체소자의 무경계 콘택홀 형성방법 | |
| KR20000051689A (ko) | 반도체 소자 분리를 위한 얕은 트렌치 제조 방법 | |
| KR100552847B1 (ko) | 반도체 소자의 트랜치 아이솔레이션 형성 방법 | |
| KR100265973B1 (ko) | 반도체소자분리방법 | |
| KR100390240B1 (ko) | 반도체소자의 제조방법 | |
| KR100430582B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100209927B1 (ko) | 반도체 소자의 소자 분리막 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20080619 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |