KR100325607B1 - 반도체 소자 분리를 위한 얕은 트렌치 제조 방법 - Google Patents
반도체 소자 분리를 위한 얕은 트렌치 제조 방법 Download PDFInfo
- Publication number
- KR100325607B1 KR100325607B1 KR1019990019276A KR19990019276A KR100325607B1 KR 100325607 B1 KR100325607 B1 KR 100325607B1 KR 1019990019276 A KR1019990019276 A KR 1019990019276A KR 19990019276 A KR19990019276 A KR 19990019276A KR 100325607 B1 KR100325607 B1 KR 100325607B1
- Authority
- KR
- South Korea
- Prior art keywords
- trench
- film
- pattern
- silicon wafer
- semiconductor device
- Prior art date
Links
- 238000002955 isolation Methods 0.000 title claims abstract description 30
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 150000004767 nitrides Chemical class 0.000 claims abstract description 49
- 239000004065 semiconductor Substances 0.000 claims abstract description 39
- 238000000034 method Methods 0.000 claims abstract description 27
- 238000005530 etching Methods 0.000 claims abstract description 11
- 238000004140 cleaning Methods 0.000 claims abstract description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 38
- 229910052710 silicon Inorganic materials 0.000 claims description 38
- 239000010703 silicon Substances 0.000 claims description 38
- 229920002120 photoresistant polymer Polymers 0.000 claims description 12
- 238000005498 polishing Methods 0.000 claims description 9
- 239000000126 substance Substances 0.000 claims description 9
- 238000000151 deposition Methods 0.000 claims description 7
- 239000012535 impurity Substances 0.000 claims description 4
- 230000003647 oxidation Effects 0.000 claims description 4
- 238000007254 oxidation reaction Methods 0.000 claims description 4
- 230000000873 masking effect Effects 0.000 claims description 2
- 238000000059 patterning Methods 0.000 claims 1
- 230000007547 defect Effects 0.000 abstract description 14
- 230000015572 biosynthetic process Effects 0.000 abstract description 2
- 238000001039 wet etching Methods 0.000 abstract description 2
- 230000004913 activation Effects 0.000 abstract 1
- 235000012431 wafers Nutrition 0.000 description 31
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000035882 stress Effects 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 241000293849 Cordylanthus Species 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000011056 performance test Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02057—Cleaning during device manufacture
- H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
- H01L21/02065—Cleaning during device manufacture during, before or after processing of insulating layers the processing being a planarization of insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
- H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Abstract
트렌치에 매입된 절연막을 평탄화한 후, 활성화 영역의 질화막을 제거하기 위한 습식 세정 공정에서 절연막과 열산화막 사이의 습식 식각 속도의 차이에 의해 반도체 소자 영역과 반도체 소자 분리 영역인 트렌치의 끝 부분에 트렌치 코너 결함이 발생하는 것을 방지하기 위하여, 트렌치 식각을 위한 모트 패턴 형성 이전에, 질화막을 트렌치 폭보다 넓은 폭을 갖도록 패터닝하여, 후속 공정에서 평탄화된 트렌치 매입 절연막의 상부 폭이 트렌치 폭보다 넓게 형성되도록 함으로써, 반도체 소자 영역인 활성화 영역과 반도체 소자 분리 영역의 경계에서 형성되는 트렌치 코너 결함을 근본적으로 방지할 수 있으며, 이 결함을 근본적으로 차단함으로써 이로 인하여 유발될 수 있는 결함인 게이트 전압과 드레인 전류의 특성 곡선의 특징적 변화를 방지하여, 결과적으로 이로 인한 누설 전류의 방지와 더불어 반도체 소자 제품의 완성도와 신뢰도를 향상시킨다.
Description
본 발명은 반도체 소자를 제조하는 공정에 관한 것으로, 더욱 상세하게는 반도체 소자의 제조 공정중 반도체 소자와 소자 간을 전기적으로 격리하기 위한 얕은 트렌치(shallow trench isolation, STI)를 제조하는 방법에 관한 것이다.
일반적으로 반도체 소자를 분리하는 방법으로는 선택적 산화법으로 질화막을 이용하는 LOCOS(local oxidation of silicon) 소자 분리 방법이 이용되어 왔다.
LOCOS 소자 분리 방법은 질화막을 마스크로 하여 실리콘웨이퍼 자체를 열산화시키기 때문에 공정이 간소해서 산화막의 소자 응력 문제가 적고, 생성되는 산화막질이 좋다는 이점이 있다.
그러나, LOCOS 소자 분리 방법을 이용하면 소자 분리 영역이 차지하는 면적이 크기 때문에 소자의 미세화에 한계가 있을 뿐만 아니라 버즈 비크(bird's beak)가 발생하게 된다.
이러한 것을 극복하기 위해 LOCOS 소자 분리 방법을 대체하는 기술로서 트렌치 소자 분리가 있다. 트렌치 소자 분리에서는 실리콘웨이퍼에 트렌치를 만들어 절연물을 집어넣기 때문에 소자 분리 영역이 차지하는 면적이 작아서 소자의 미세화에 유리하다.
그러면, 도 1a 내지 도 1d를 참조하여 종래 반도체 소자 분리를 위한 얕은 트렌치를 제조하는 방법을 설명한다.
먼저 도 1a에 도시한 바와 같이, 실리콘웨이퍼(1)를 열산화하여 열산화막인 패드 산화막(2)을 성장시키고, 그 상부에 화학기상증착(chemical vapor deposition, CVD)에 의해 질화막(3)을 증착한다. 그리고, 질화막(3) 상부에 트렌치 식각을 위한 모트(moat) 패턴(4)을 형성한다. 이후, 모트 패턴(4)을 마스크로 드러난 질화막(3)과 패드 산화막(2)을 식각하여 제거하고, 다시 드러난 실리콘웨이퍼(1)을 일정 깊이로 식각하여 반도체 소자 분리 영역에 얕은 트렌치를 형성한다.
그 다음 도 1b에 도시한 바와 같이, 질화막(3) 상부의 모트 패턴(4)을 제거하고, 실리콘웨이퍼(1)를 세정한 후, 열산화하여 열산화막인 라이너(liner)산화막(5)을 형성한다. 이때, 질화막(3)이 형성된 활성화 영역 즉, 반도체 소자가 형성될 영역은 열산화막인 라이너 산화막이 성장하지 못하며, 실리콘웨이퍼가 노출된 트렌치 내벽에만 열산화막인 라이너 산화막(5)이 형성된다. 이후, 실리콘웨이퍼(1) 전면에 절연막(6), 일예로 NSG(non-doped silica glass)막을 두껍게 증착하여 트렌치를 완전히 매입하고, 세정하여 실리콘웨이퍼(1) 후면의 불순물을 제거한 후, 어닐링(annealing)하여 절연막(6)의 밀도를 증가시킨다.
그 다음 도 1c에 도시한 바와 같이, 질화막(3)을 버퍼층으로 하여 절연막(6)을 평탄화한다. 이때, 평탄화를 위해 화학 기계적 연마(chemical mechanical polishing, CMP)를 이용할 경우를 예로 들면, 절연막 상부에 모트 패턴과 반대 형상의 패턴 즉, 리버스(reverse) 모트 패턴을 형성하고, 리버스 모트 패턴을 마스크로 드러난 절연막을 식각하여 질화막이 드러나도록 한다. 그리고, 리버스 모트 패턴을 제거하고 실리콘웨이퍼를 세정한 후, 질화막을 버퍼층으로 화학 기계적 연마에 의해 절연막을 평탄화한다.
그 다음 도 1d에 도시한 바와 같이, 실리콘웨이퍼(1)를 습식 세정하여 활성화 영역에 잔류하는 질화막을 제거함으로써 반도체 소자 분리를 위한 얕은 트렌치를 완성한다.
이와 같은 종래의 반도체 소자 분리를 위한 얕은 트렌치를 제조하는 방법에서는, 트렌치의 평탄화 공정 이후 활성화 영역의 질화막을 제거하는 습식 세정 공정에서 절연막과 열산화막(패드 산화막, 라이너 산화막)의 식각 속도의 차이에 의해 절연막이 열산화막을 따라 약간 패여 들어가는 트렌치 코너 결함(trench cornerdefect)(도 1d의 7)이 형성되게 된다. 더욱이 이 트렌치 코너 결함은 게이트의 전극으로 이용되고 있는 폴리실리콘이 증착될 때까지 모스 트랜지스터 형성을 위한 이온 주입과 그에 따른 세정 공정이 연속적으로 이루어지며, 그 결과로 이러한 결함은 그 정도를 더해가게 되며, 이렇게 심화된 결함은 폴리실리콘이 반도체 소자 분리를 위한 얕은 트렌치를 타고 넘어가는 경우 폴리실리콘이 그 결함을 채우게 되고, 소자가 완성된 후 게이트에 전류를 인가하게 되면 '더블 험프(double hump)'(도 2의 가)라는 게이트 전압대 드레인 전류 특성 곡선에 변화를 일으키게 된다. 또한, 이러한 '더블 험프'는 원래의 게이트 전압대 드레인 전류의 전이와 더불어 특성 곡선 자체의 형태도 변화를 일으키게 된다.
이러한 결과로 낮은 게이트 전압에서 원하는 드레인 전류보다 많은 전류가 흐름으로 인하여 누설 전류를 만들어내게 되며, 이러한 현상이 악화되면 게이트의 문턱 전압을 증가시키게 될뿐만 아니라 심할 경우에는 반도체 소자 자체의 특성을 저하시키게 된다.
또한, 이러한 현상은 전기적인 응력이나, 열 응력을 가하는 악조건 테스트를 하더라도 문제가 발생되지 않을 수 있으나, 문제가 당장 발생하지 않는다 하더라도 결국은 반도체 소자의 수명을 단축시키게 되며, 이것은 결과적으로 반도체 소자의 신뢰성을 저하시키게 된다. 더구나, 이러한 현상들은 쉽게 검출되고 확인할 수 있는 성질의 결함이 아니며, 또한 반도체 소자를 제조하는 공정 중 초기임을 감안할 때, 반도체 소자의 완성 후 성능 검사에서 결함이 발견된다면 그 피해는 막대하리라 예상된다.
본 발명은 이와 같은 문제점을 해결하기 위한 것으로, 그 목적은 트렌치에 매입된 절연막을 평탄화한 후, 활성화 영역의 질화막을 제거하기 위한 습식 세정 공정에서 절연막과 열산화막 사이의 습식 식각 속도의 차이에 의해 반도체 소자 영역과 반도체 소자 분리 영역인 트렌치의 끝 부분에 트렌치 코너 결함이 발생하는 것을 방지하는 데 있다.
도 1a 내지 도 1d는 종래 반도체 소자 분리를 위한 얕은 트렌치를 제조하는 방법을 개략적으로 도시한 공정도이고,
도 2는 반도체 소자의 게이트 전압에 대한 드레인 전류 특성을 도시한 그래프이고,
도 3a 내지 도 3e는 본 발명에 따라 반도체 소자 분리를 위한 얕은 트렌치를 제조하는 방법을 개략적으로 도시한 공정도이다.
상기와 같은 목적을 달성하기 위하여 본 발명은, 트렌치 식각을 위한 모트 패턴 형성 이전에, 질화막을 트렌치 폭보다 넓은 폭을 갖도록 패터닝하여, 후속 공정에서 평탄화된 트렌치 매입 절연막의 상부 폭이 트렌치 폭보다 넓게 형성되도록 하는 것을 특징으로 한다.
즉, 실리콘웨이퍼를 열산화하여 패드 산화막을 성장시킨 후, 그 상부에 질화막을 증착하고 패터닝하여 원하는 트렌치 폭보다 넓은 질화막 패턴을 형성한다. 그리고, 상기 질화막 패턴 및 드러난 패드 산화막의 일부분을 마스킹하는 원하는 트렌치 폭의 모트 패턴을 형성하고, 이를 마스크로 드러난 상기 패드 산화막 및 실리콘웨이퍼를 일정 깊이로 식각하여 반도체 소자 분리 영역에 트렌치를 형성한다. 그리고, 상기 모트 패턴을 제거하고, 상기 실리콘웨이퍼 전면에 절연막을 두껍게 증착하여 상기 트렌치를 매입한 후, 상기 절연막을 상기 질화막 패턴을 버퍼층으로 화학 기계적 연마하여 평탄화하고, 상기 실리콘웨이퍼를 습식 세정하여 상기 질화막 패턴을 제거하여 반도체 소자 분리를 위한 얕은 트렌치를 완성한다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 일 실시예를 설명한다.
도 3a 내지 도 3e는 본 발명에 따라 반도체 소자 분리를 위한 얕은 트렌치를 제조하는 방법을 개략적으로 도시한 공정도이다.
먼저 도 3a에 도시한 바와 같이, 실리콘웨이퍼(11)를 열산화하여 후속 공정에서 형성될 질화막과 실리콘웨이퍼 간의 응력 차이를 완화하기 위한 열산화막인 패드 산화막(12)을 성장시키고, 그 상부에 화학기상증착으로 후속 화학 기계적 연마를 통한 평탄화시 버퍼층의 역할을 하는 질화막(13)을 형성한다. 그리고, 질화막(13) 상부에 형성하고자 하는 트렌치 넓이보다 넓은, 일 예로 형성하고자 하는 트렌치보다 약 600Å(300Å+300Å) 넓게 질화막 패턴(14)을 형성한 후, 질화막 패턴(14)을 마스크로 드러난 질화막(13)을 식각하여 제거한다. 이때, 질화막 패턴(14)을 감광막을 이용하는 경우를 예로 들면, 질화막 상부 전면에 감광막을 도포하고, 형성하고자 하는 트렌치 넓이보다 600Å 정도 넓은 패턴이 형성된 마스크로 감광막을 노광 현상하여 감광막 패턴을 형성하며, 이렇게 형성된 감광막 패턴을 마스크로 드러난 질화막을 식각하여 제거한다.
그 다음 도 3b에 도시한 바와 같이, 질화막(13) 상부의 질화막 패턴을 제거하고 실리콘웨이퍼(11)를 세정한 후, 질화막(13) 및 드러난 패드 산화막(12) 상부에 트렌치 식각을 위한 모트 패턴(15)을 형성한다. 이때, 모트 패턴(15)은 패터닝된 질화막(13)을 완전히 마스킹할 뿐만 아니라 드러난 패드 산화막(12)의 일부분을 마스킹하게 된다. 그리고, 모트 패턴(15)을 마스크로 드러난 패드 산화막을 식각하여 제거하고, 다시 드러난 실리콘웨이퍼(11)를 일정 깊이로 식각하여 반도체 소자 분리 영역에 얕은 트렌치를 형성한다. 이때, 모트 패턴(15)을 감광막으로 형성하는 경우를 예로 들면, 질화막이 트렌치 넓이보다 넓게 패터닝된 실리콘웨이퍼 전면에 감광막을 도포하고, 트렌치 패턴이 형성된 마스크로 감광막을 노광 현상하여 트렌치 식각을 위한 감광막 패턴을 형성한다. 그리고, 감광막 패턴을 마스크로 드러난 패드 산화막과 실리콘웨이퍼를 일정 깊이로 식각하여 반도체 소자 분리 영역을 트렌치로 형성한다.
그 다음 도 3c에 도시한 바와 같이, 모트 패턴을 제거하고 실리콘웨이퍼(11)를 세정한 후, 트렌치의 소자 분리 특성을 강화하기 위하여 실리콘웨이퍼(11)를 열산화한다. 그러면, 질화막(13)이 형성된 활성화 영역 즉, 반도체 소자가 형성될 영역은 열산화막이 성장하지 못하며, 실리콘웨이퍼(11)가 노출된 트렌치 내벽에만 열산화막인 라이너 산화막(16)이 형성된다. 이때, 라이너 산화막(16)은 트렌치의 소자 분리 특성 강화뿐만 아니라 후속 공정에서 트렌치에 매입되는 절연막으로부터 실리콘웨이퍼로 불순물들이 산화해서 침투하는 것을 방지하며, 또한 절연막의 실리콘웨이퍼로의 접착을 더 원활하게 해주는 역할을 한다. 이후, 실리콘웨이퍼(11) 전면에 상압 화학 기상 증착(atmospheric pressure chemical vapor deposition, APCVD)으로 절연막(17), 바람직하게는 NSG막을 두껍게 증착하여 트렌치를 매입한다. 이후, 실리콘웨이퍼(11)를 세정하여 후속으로 이루어지는 고온 공정에서 웨이퍼의 내부로 확산되어 들어갈지도 모르는 웨이퍼 후면의 불순물을 제거한다. 그리고, 트렌치에 매입된 절연막(17) 즉, NSG막은 그 자체로는 초집적 반도체 소자에적합한 소자 분리 특성을 갖고 있지 못하므로, 해당 소자에서 원하는 막의 특성을 갖도록 하기 위하여 고온 공정을 이용한 치밀화(densify) 공정을 실시한다.
그 다음 도 3d에 도시한 바와 같이, 질화막(13)을 버퍼층으로 하여 절연막(17)을 평탄화한다. 이때, 평탄화를 위해 화학 기계적 연마를 이용할 경우를 예로 들면, 절연막 상부에 도 3a에서의 질화막 패턴(14)과 반대 형상의 리버스 패턴을 형성하고, 리버스 패턴을 마스크로 드러난 절연막을 식각하여 제거한다. 그리고, 리버스 패턴을 제거하고, 실리콘웨이퍼 전면을 세정한 후, 질화막을 버퍼층으로 화학 기계적 연마에 패터닝된 절연막을 평탄화한다. 그러면, 절연막 상부의 폭이 트렌치의 폭보다 넓게 형성된다.
그 다음 도 3e에 도시한 바와 같이, 실리콘웨이퍼(11)를 습식 세정하여 실리콘웨이퍼(11)에 잔류하는 질화막을 제거함으로써 반도체 소자 분리를 위한 얕은 트렌치를 완성한다. 이때, 트렌치에 매입된 절연막(17)의 상부 폭이 트렌치 폭보다 넓게 형성되어 있으므로, 종래와 같이 절연막과 열산화막의 식각 속도 차이에 의해 절연막이 열산화막을 따라 약간 패여들어가도 종래와 같은 트렌치 코너 결함이 발생하지 않는다(도 3e의 18 참조). 그러므로 이 패여 들어간 지역이 게이트의 전극으로 이용되고 있는 폴리실리콘이 증착될때까지 모스 트랜지스터 형성을 위한 이온 주입과 그에 따른 세정 공정이 연속적으로 이루어진다 하더라도 트렌치 코너 결함에 연관되는 문제는 야기되지 않는다.
따라서 게이트 전압대 드레인 전류 특성 곡선에 변화를 일으키는 '더블 험프' 문제도 자연히 발생되지 않게 된다. 이러한 결과로 첫째, 원하는 게이트 전압에서 원하는 드레인 전류를 얻을 수 있으므로 누설 전류를 방지할 수 있으며, 둘째, 반도체 소자 자체의 특성을 향상시킬 수 있으며, 세째, 결과적으로 원하는 반도체 소자의 수명을 얻을 수 있어 제품이나 생산 회사의 신뢰도를 향상시킬 수 있으며, 넷째, 초기 공정의 결함 발생 가능 부분을 제거하여 제품의 완성도를 높일 수 있다.
이와 같이 본 발명은 반도체 소자 영역인 활성화 영역과 반도체 소자 분리 영역의 경계에서 형성되는 트렌치 코너 결함을 근본적으로 방지할 수 있으며, 이 결함을 근본적으로 차단함으로써 이로 인하여 유발될 수 있는 결함인 게이트 전압과 드레인 전류의 특성 곡선의 특징적 변화를 방지하여, 결과적으로 이로 인한 누설 전류의 방지와 더불어 반도체 소자 제품의 완성도와 신뢰도를 향상시킬 수 있다.
Claims (4)
- (정정) 실리콘웨이퍼를 열산화하여 패드 산화막을 성장시키는 단계와;상기 패드 산화막 상부에 질화막을 증착하는 단계와;상기 질화막을 패터닝하여 원하는 트렌치 폭보다 넓은 질화막 패턴을 형성하는 단계와;상기 질화막 패턴이 형성된 실리콘웨이퍼 전면에 감광막을 도포하고, 트렌치 패턴이 형성된 마스크로 감광막을 노광현상하여, 드러난 패드 산화막의 일부분을 마스킹하는 원하는 트렌치 폭의 모트 패턴을 형성하는 단계와;상기 모트 패턴을 마스크로 드러난 상기 패드 산화막 및 실리콘웨이퍼를 일정 깊이로 식각하여 반도체 소자 분리 영역에 트렌치를 형성하는 단계와;상기 모트 패턴을 제거하고, 상기 실리콘웨이퍼 전면에 절연막을 두껍게 증착하여 상기 트렌치를 매입하는 단계와;상기 절연막을 상기 질화막 패턴을 버퍼층으로 화학 기계적 연마하여 평탄화하는 단계와;상기 실리콘웨이퍼를 습식 세정하여 상기 질화막 패턴을 제거하는 단계를 포함하는 반도체 소자 분리를 위한 얕은 트렌치 제조 방법.
- 제 1 항에 있어서, 상기 절연막으로 NSG막을 사용하는 반도체 소자 분리를 위한 얕은 트렌치 제조 방법.
- 제 1 항 또는 제 2 항에 있어서, 상기 실리콘웨이퍼 전면에 절연막을 두껍게 증착하여 상기 트렌치를 매입하는 단계 이후,상기 실리콘웨이퍼를 세정하여 실리콘웨이퍼 후면의 불순물을 제거하는 단계와;상기 절연막을 고온 공정을 이용하여 치밀화하는 단계를 더 포함하는 반도체 소자 분리를 위한 얕은 트렌치 제조 방법.
- 제 4 항에 있어서, 상기 절연막을 상기 질화막 패턴을 버퍼층으로 화학 기계적 연마하여 평탄화하는 단계는,상기 증착된 절연막 상부에 상기 질화막 패턴과 반대 형상의 리버스 패턴을 형성하고, 이를 마스크로 드러난 절연막을 식각하여 제거하는 단계와;상기 리버스 패턴을 제거하고, 상기 패터닝된 절연막을 상기 질화막 패턴을 버퍼층으로 화학 기계적 연마하는 단계를 더 포함하는 반도체 소자 분리를 위한 얕은 트렌치 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990019276A KR100325607B1 (ko) | 1999-05-27 | 1999-05-27 | 반도체 소자 분리를 위한 얕은 트렌치 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990019276A KR100325607B1 (ko) | 1999-05-27 | 1999-05-27 | 반도체 소자 분리를 위한 얕은 트렌치 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000074983A KR20000074983A (ko) | 2000-12-15 |
| KR100325607B1 true KR100325607B1 (ko) | 2002-02-25 |
Family
ID=19588192
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990019276A KR100325607B1 (ko) | 1999-05-27 | 1999-05-27 | 반도체 소자 분리를 위한 얕은 트렌치 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100325607B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030056661A (ko) * | 2001-12-28 | 2003-07-04 | 동부전자 주식회사 | 반도체 ｓｔｉ 공정에서의 소자 분리 방법 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR980006061A (ko) * | 1996-06-27 | 1998-03-30 | 김주용 | 반도체 소자의 소자분리막 제조방법 |
| KR19980028369A (ko) * | 1996-10-22 | 1998-07-15 | 김영환 | 반도체 소자의 소자 분리막 형성방법 |
| KR19990000764A (ko) * | 1997-06-10 | 1999-01-15 | 문정환 | 반도체장치의 소자격리방법 |
| KR19990006018A (ko) * | 1997-06-30 | 1999-01-25 | 김영환 | 반도체소자의 소자분리막 형성방법 |
| KR19990021366A (ko) * | 1997-08-30 | 1999-03-25 | 김영환 | 반도체 장치의 소자 분리방법 |
-
1999
- 1999-05-27 KR KR1019990019276A patent/KR100325607B1/ko not_active IP Right Cessation
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR980006061A (ko) * | 1996-06-27 | 1998-03-30 | 김주용 | 반도체 소자의 소자분리막 제조방법 |
| KR19980028369A (ko) * | 1996-10-22 | 1998-07-15 | 김영환 | 반도체 소자의 소자 분리막 형성방법 |
| KR19990000764A (ko) * | 1997-06-10 | 1999-01-15 | 문정환 | 반도체장치의 소자격리방법 |
| KR19990006018A (ko) * | 1997-06-30 | 1999-01-25 | 김영환 | 반도체소자의 소자분리막 형성방법 |
| KR19990021366A (ko) * | 1997-08-30 | 1999-03-25 | 김영환 | 반도체 장치의 소자 분리방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000074983A (ko) | 2000-12-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6027982A (en) | Method to form shallow trench isolation structures with improved isolation fill and surface planarity | |
| KR100613939B1 (ko) | 반도체 기판에서의 트렌치 형성 방법 | |
| KR19980020105A (ko) | 얕은 트랜치 분리를 이용한 반도체 장치의 제조방법 | |
| US6258697B1 (en) | Method of etching contacts with reduced oxide stress | |
| KR20020055938A (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| US6333218B1 (en) | Method of etching contacts with reduced oxide stress | |
| KR100325607B1 (ko) | 반도체 소자 분리를 위한 얕은 트렌치 제조 방법 | |
| KR100325609B1 (ko) | 반도체 소자 분리를 위한 얕은 트렌치 제조 방법 | |
| KR100275732B1 (ko) | 어닐링을 이용한 트랜치형 소자분리막 형성방법 | |
| KR100355870B1 (ko) | 반도체 소자 분리를 위한 얕은 트렌치 제조 방법 | |
| KR100475050B1 (ko) | 스페이서로보호되는박막의질화막라이너를갖는트렌치소자분리방법및구조 | |
| KR100419754B1 (ko) | 반도체소자의 소자분리막 형성방법 | |
| KR100325610B1 (ko) | 반도체 소자 분리를 위한 얕은 트렌치 제조 방법 | |
| JP3849952B2 (ja) | Ｍｏｓトランジスタ用半導体構造の製造方法 | |
| KR100302878B1 (ko) | 반도체 소자 분리를 위한 트렌치 제조 방법 | |
| KR19990074726A (ko) | 반도체소자의 격리막 및 이의 형성방법 | |
| KR100325598B1 (ko) | 반도체 소자 분리를 위한 얕은 트렌치 제조 방법 | |
| KR19990055791A (ko) | 반도체 소자의 소자분리막 제조방법 | |
| KR0168122B1 (ko) | 반도체 소자의 제조방법 | |
| KR20010002305A (ko) | 반도체 소자 분리를 위한 얕은 트렌치 제조 방법 | |
| KR20010001201A (ko) | 반도체 소자 분리를 위한 얕은 트렌치 제조 방법 | |
| KR100575080B1 (ko) | 소자 분리막 형성 방법 | |
| KR20040057609A (ko) | 반도체 소자의 제조방법 | |
| KR100431087B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100752219B1 (ko) | 반도체 소자의 격리막 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120119 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |