KR19990006018A - 반도체소자의 소자분리막 형성방법 - Google Patents

Abstract

본 발명은 반도체소자의 소자분리막 형성방법에 관한 것으로, 반도체기판 상부에 패드산화막 및 질화막을 형성하고, 소자분리 영역으로 예정되는 부분의 질화막의 측면에 절연막 스페이서를 형성한 다음, 트렌치를 형성하고, 상기 절연막 스페이서를 제거한 다음, 트렌치를 형성하고, 상기 절연막 스페이서를 제거한 다음, 상기 트렌치를 매립하는 절연막을 형성하고, 상기 질화막을 제거한 후, 스퍼터 식각방법으로 상기 질화막 제거공정시 발생한 상기 절연막 측면의 함몰구조를 제거함으로써 후속 상기 다결정실리콘배선 식각공정시 잔류물의 발생을 억제하여 전기적 특성을 우수하게 하고, 그에 따른 반도체소자의 특성 및 신뢰성을 향상시키는 기술이다.

Description

반도체소자의 소자분리막 형성방법

본 발명은 반도체소자의 소자분리막 형성방법에 관한 것으로, 특히 소자분리막의 측면이 함몰되는 것을 방지하여 후속공정을 용이하게 하고 그에 따른 반도체소자의 특성 및 신뢰성을 향상시키는 기술에 관한 것이다.

고집적화라는 관점에서 소자의 집적도를 높이기 위해서는 각각의 소자 디멘젼(dimension)을 축소하는 것과, 소자간에 존재하는 분리영역의 폭과 면적을 축소하는 것이 필요하며, 이 축소정도가 셀의 크기를 좌우한다는 점에서 소자분리 기술이 메모리 셀 사이즈(memory cell size)를 결정하는 기술이라고 할 수 있다.

일반적으로 소자분리 기술에서 디자인 룰이 감소함에 따라 작은 버즈빅 길이와 큰 체적비를 요구하고 있다.

그러나, 종래의 로코스(LOCOS : LOCal Oxidation of Silicon, 이하에서 LOCOS 라 함) 공정방법은 소자분리막이 얇아지는 문제와 버즈빅현상으로 기가(Giga DRAM)급 소자에서는 적용하는 데 한계가 있다.

또한, 트렌치 소자분리 공정도 공정의 복잡성 뿐만 아니라 디자인 롤이 감소할수록 트렌치 영역을 매립하는 것이 어려워지므로 실제로 디자인롤이 0.1㎛에 접근하면 트렌치 소자분리 공정도 적용하기가 어려워 질 것이다.

이하, 첨부된 도면을 참고로 하여 상세히 설명하기로 한다.

도 1은 종래기술에 따른 반도체소자의 소자분리막 형성방법을 나타내는 단면도이다.

먼저, 반도체기판(101) 상부에 제1절연막(도시안됨)을 형성한다.

다음, 상기 제1절연막 상부에 제2절연막(도시안됨)을 형성한다.

이때, 상기 제1, 2절연막은 산화막/질화막의 적층구조이다.

그리고, 상기 제2절연막 상부에 감광막(도시안됨)을 도포한 다음, 노광 및 식각공정을 실시하여 감광막 패턴(도시안됨)을 형성한다.

그 다음, 상기 감광막 패턴을 식각마스크로 하여 상기 제1, 2절연막을 식각하여 트렌치 소자분리 패턴을 형성한다.

그리고, 제1차 열산화공정을 실시하여 제1열산화막을 성장시킨 후 습식식각을 통해 상기 제1열산화막을 제거함으로써 상기 트렌치 형성공정시 발생된 상기 트렌치 표면의 결함을 제거한다.

그 후, 제2차 열산화공정으로 제2열산화막을 성장시켜 표면을 친수화되게 한 다음, 상기 트렌치를 매립하는 제3절연막을 형성한다.

상기 제3절연막는 저압화학기상증착(low pressure chemical vapor deposition, 이하 LPCVD 라 함) 산화막, 오존-테오스(O₃-tetra ethyl ortho silicate glass, 이하 O₃-TEOS 라 함) 또는 고밀도플라즈마화학기상증착(high density plasma chemical vapor deposition, 이하 HDP CVD 라 함) 산화막 등으로 평탄하게 증착한다.

그리고, 후속 열처리공정을 실시하여 상기 제3절연막을 치밀화시킨 다음, CMP 공정을 실시하여 두껍게 증착된 산화막을 제거하여 평탄화시킨다.(도 1)

상기한 바와 같은 반도체소자의 소자분리막 형성방법은, CMP 공정 후 질화막 제거공정, 식각 및 세정공정으로 인하여, 반도체기판의 표면과 트렌치에 매립된 절연막의 계면이 식각되어 움푹한 홈이 생긴다.

그래서, 후속공정 진행시 상기 홈에 다결정실리콘 배선이 형성되어, 상기 다결정실리콘 배선의 식각공정시 완전히 제거되지 않고 남아있어 합선이 되는 문제점이 있다.

본 발명은 상기한 종래기술의 문제점을 해결하기 위하여, 질화막 패턴의 식각면에 절연막 스페이서를 형성한 다음, 트렌치를 형성하고, 상기 트렌치를 매립하는 절연막을 스퍼터식각방법으로 식각함으로써 후속공정을 용이하게 하고 그에 따른 반도체소자의 공정수율 및 신뢰성을 향상시키는 반도체소자의 소자분리막 형성방법을 제공하는 데 그 목적이 있다.

도 1 은 종래기술에 따른 반도체소자의 소자분리막 형성방법을 도시한 단면도.

도 2a 내지 도 2h 는 본 발명에 따른 반도체소자의 소자분리막 형성방법을 도시한 단면도.

* 도면의 주요 부분에 대한 부호의 설명

11, 101 : 반도체기판, 13 : 패드산화막, 15 : 질화막, 17 : 감광막 패턴, 19 : 절연막 스페이서, 21 : 트렌치, 23 : 열산화막, 25 : 소자분리 산화막

이상의 목적을 달성하기 위한 본 발명에 따른 반도체소자의 소자분리막 형성방법은,

반도체기판 상부에 패드절연막을 형성하는 공정과,

상기 패드절연막 상부에 질화막을 형성하는 공정과,

소자분리용 마스크를 이용한 식각공정으로 상기 질화막을 패터닝하는 공정과,

상기 질화막의 측벽에 절연막 스페이서를 형성하는 공정과,

상기 패드산화막 및 일정 두께의 반도체기판을 식각하여 트렌치를 형성하는 공정과,

상기 트렌치 표면에 열산화막을 형성하는 공정과,

상기 트렌치를 매립하는 절연막을 형성하는 공정과,

상기 절연막을 열처리하고, 후속공정으로 평탄화시키는 공정과,

상기 질화막을 제거하는 공정과,

상기 절연막을 스퍼터방법으로 식각하는 공정을 포함하는 것을 특징으로 한다.

이하, 첨부된 도면을 참고로 하여 본 발명을 상세히 설명하기로 한다.

도 2a 내지 도 2h 는 본 발명의 실시예에 따른 반도체소자의 소자분리막 형성공정을 도시한 단면도이다.

먼저, 반도체기판(11) 상부에 패드산화막(13)을 200∼500Å 형성한다.

이때, 상기 패드산화막(13)은 후속 스퍼터식각공정시 반도체기판의 물리적 손상을 방지하기 위해 형성한다.

그리고, 상기 패드산화막(13) 상부에 질화막(15)을 1000∼2500Å 정도 두께로 형성한다.(도 2a)

다음, 상기 질화막(15) 상부에 감광막(도시안됨)을 도포한다.

그 다음, 소자분리마스크(도시안됨)를 이용한 노광 및 현상공정으로 감광막 패턴(17)을 형성한다.(도 2b)

그 후, 상기 감광막 패턴(17)을 식각마스크로 사용하여 상기 질화막(15)을 식각한다.

그리고, 상기 감광막 패턴(17)을 제거한다.

이어서, 상기 구조 상부에 산화막(도시안됨)을 형성한 후, 전면식각공정을 실시하여 상기 질화막(15)의 식각면에 스페이서(19)를 형성한다.

이때, 상기 산화막은 테오스(tetra ethyl ortho silicate glass, 이하 TEOS 라 함)를 소오스로 하는 열산화막 도는 단차피복성이 우수한 산화막으로 100∼300Å 정도 두께로 형성한다.(도 2c)

다음, 전면식각공정으로 상기 패드산화막(13) 및 일정 두께의 반도체기판(11)을 식각하여 트렌치(21)를 형성한다.(도 2d)

그 다음, 습식식각공정을 실시하여 상기 산화막 스페이서(19)를 제거한다.

이때, 상기 습식식각공정은 불산용액 도는 비.오.이.(buffer oxidation etchant, 이하, BOE 라 함) 용액을 이용하여 실시한다.

그 후, 상기 트렌치(21) 표면에 제1열산화막(도시안됨)을 형성하는 제1차 산화공정을 실시한다.

여기서, 상기 제1열산화막은 100∼200Å 정도 두께로 형성한다.

그리고, 상기 제1열산화막(도시안됨)을 습식식각으로 제거한다.

상기 제1차 산화공정은 전공정으로 인해 형성된 상기 트렌치(21) 표면의 결함을 제거하기 위한 것이다.

다음, 제2차 산화공정을 실시하여 상기 트렌치(21) 표면에 제2열산화막(23)을 형성한다.

그 후, 상기 구조 전표면에 소자분리 산화막(25)을 증착하는 동시에 상기 트렌치(21)을 매립한다.

이때, 상기 소자분리 산화막(25)은 O₃-TEOS 산화막, HDP CVD 산화막 또는 사일렌-과산화물(siliane-hydrogen peroxide) 산화막을 사용하여 형성한다.

여기서, 상기 사일렌-과산화물 산화막을 사용하기 전에는 상기 구조상부를 SC-1, 피라나세정 또는 NH₄OH 용액을 이용하여 친수화처리를 실시한다.

그 다음, 상기 소자분리 산화막(25) 내의 불순물을 제거하고, 막질을 치밀하게 하기 위하여, 열처리를 실시한다.

이때, 상기 열처리공정은 950∼1100℃ 정도 온도에서 30∼60분 정도 실시한다.(도 2e)

그리고, 상기 소자분리 산화막(25)을 평탄화시키기 위하여 화학적 기계적 연마(chemical mechanical polishing, 이하 CMP 라 함)공정을 실시한다.(도 2f)

다음, 상기 질화막(15)을 제거한다. (도 2g)

그 다음, 상기 질화막(15) 제거공정으로 함몰된 상기 소자분리 산화막(25)을 Ar을 이용한 스퍼터방법으로 식각한다.(도 2h)

이상에서 설명한 바와 같이 본 발명에 따른 반도체소자의 소자분리막 형성방법은, 반도체기판 상부에 패드산화막 및 질화막을 형성하고, 소자분리 영역으로 예정되는 부분의 질화막의 측면에 절연막 스페이서를 형성한 다음, 트렌치를 형성하고, 상기 절연막 스페이서를 제거한 다음, 상기 트렌치를 매립하는 절연막을 형성하고, 상기 질화막을 제거한 후, 스퍼터 식각방법으로 상기 질화막 제거공정시 발생한 상기 절연막 측면의 함몰구조를 제거함으로써 후속 상기 다결정실리콘배선 식각공정시 잔류물의 발생을 억제하여 전기적 특성을 우수하게 하고, 그에 따른 반도체소자의 특성 및 신뢰성을 향상시키는 이점이 있다.

Claims (9)

1. 반도체기판 상부에 패드절연막을 형성하는 공정과,

   상기 패드절연막 상부에 질화막을 형성하는 공정과,

   소자분리용 마스크를 이용한 식각공정으로 상기 질화막을 패터닝하는 공정과,

   상기 질화막의 측벽에 절연막 스페이서를 형성하는 공정과,

   상기 패드산화막 및 일정 두께의 반도체기판을 식각하여 트렌치를 형성하는 공정과,

   상기 트렌치 표면에 열산화막을 형성하는 공정과,

   상기 트렌치를 매립하는 절연막을 형성하는 공정과,

   상기 절연막을 열처리하고, 후속공정으로 평탄화시키는 공정과,

   상기 질화막을 제거하는 공정과,

   상기 절연막을 스퍼터방법으로 식각하는 공정을 포함하는 반도체소자의 소자분리막 형성방법.
2. 청구항 1에 있어서,

   상기 패드절연막은 200∼500Å 정도 두게로 형성하는 것을 특징으로 하는 반도체소자의 소자분리막 형성방법.
3. 청구항 1에 있어서,

   상기 절연막 스페이서는 TEOS를 소오스로한 열산화막 또는 단차 피복성이 우수한 산화막으로 150∼300Å 정도 두께 증착하는 것을 특징으로 하는 반도체소자의 소자분리막 형성방법.
4. 청구항 1 또는 청구항 3에 있어서,

   상기 절연막 스페이서는 불산용액 또는 BOE 용액을 이용한 습식 식각방법으로 제거하는 것을 특징으로 하는 반도체소자의 소자분리막 형성방법.
5. 청구항 1에 있어서,

   상기 절연막은 O₃-TEOS 산화막, HDP CVD 산화막 또는 사이렌-과산화물 산화막으로 형성하는 것을 특징으로 하는 반도체소자의 소자분리막 형성방법.
6. 청구항 5에 있어서,

   상기 절연막을 사이렌-과산화물 산화막으로 사용하는 경우, 상기 트렌치의 표면을 친수화처리한 다음에 형성하는 것을 특징으로 하는 반도체소자의 소자분리막 형성방법.
7. 청구항 6에 있어서,

   상기 친수화처리 공정은 SC-1, 피라나세정 또는 NH₄OH 용액을 이용하여 실시하는 것을 특징으로 하는 반도체소자의 소자분리막 형성방법.
8. 청구항 1에 있어서,

   상기 열처리공정은 950∼1100℃ 정도 온도에서 30∼60분 정도 실시하는 것을 특징으로 하는 반도체소자의 소자분리막 형성방법.
9. 청구항 1에 있어서,

   상기 스퍼터 식각공정은 Ar 을 이용하여 실시하는 것을 특징으로 하는 반도체소자의 소자분리막 형성방법.