KR100305026B1 - 반도체소자의 제조방법 - Google Patents

반도체소자의 제조방법 Download PDF

Info

Publication number
KR100305026B1
KR100305026B1 KR1019980061932A KR19980061932A KR100305026B1 KR 100305026 B1 KR100305026 B1 KR 100305026B1 KR 1019980061932 A KR1019980061932 A KR 1019980061932A KR 19980061932 A KR19980061932 A KR 19980061932A KR 100305026 B1 KR100305026 B1 KR 100305026B1
Authority
KR
South Korea
Prior art keywords
insulating film
trench
semiconductor substrate
insulating layer
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1019980061932A
Other languages
English (en)
Other versions
KR20000045374A (ko
Inventor
김태우
박정열
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1019980061932A priority Critical patent/KR100305026B1/ko
Publication of KR20000045374A publication Critical patent/KR20000045374A/ko
Application granted granted Critical
Publication of KR100305026B1 publication Critical patent/KR100305026B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01—Manufacture or treatment
    • H10W10/011—Manufacture or treatment of isolation regions comprising dielectric materials
    • H10W10/014—Manufacture or treatment of isolation regions comprising dielectric materials using trench refilling with dielectric materials, e.g. shallow trench isolations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6326—Deposition processes
    • H10P14/6328—Deposition from the gas or vapour phase
    • H10P14/6334—Deposition from the gas or vapour phase using decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H10P14/6336—Deposition from the gas or vapour phase using decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
    • H10P50/28—Dry etching; Plasma etching; Reactive-ion etching of insulating materials
    • H10P50/282—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of inorganic materials
    • H10P50/283—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of inorganic materials by chemical means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
    • H10P95/06—Planarisation of inorganic insulating materials
    • H10P95/062—Planarisation of inorganic insulating materials involving a dielectric removal step

Landscapes

  • Element Separation (AREA)

Abstract

본 발명은 반도체소자의 제조방법에 관한 것으로, 반도체기판 상부에 소자분리 영역으로 예정되는 부분을 노출시키는 절연막 패턴을 식각마스크로 사용하여 상기 반도체기판을 식각하여 트렌치를 형성하고, 전체표면 상부에 상기 트렌치를 매립하는 소자분리절연막을 형성한 다음, 화학적 기계적 연마(chemical mechanical polishing, CMP)공정으로 평탄화시킨 후 상기 단차를 줄이기 위한 식각공정시 상기 트렌치의 양쪽 가장자리 부분이 함몰되어 노출된 반도체기판을 상기 소자분리절연막과의 산화율차이를 이용하여 산화시켜 소정 두께의 산화막을 형성시킴으로써 후속공정시 게이트 절연막이 상기 트렌치의 양쪽 가장자리에서 얇아지는 현상을 방지하고 그에 따른 반도체소자의 특성 및 신뢰성을 향상시키는 기술이다.

Description

반도체소자의 제조방법
본 발명은 반도체소자의 제조방법에 관한 것으로, 특히 함몰된 트렌치의 양쪽 가장자리에서 노출되는 반도체기판을 소정 두께 산화시킴으로써 후속 공정으로 형성되는 게이트 절연막이 상기 트랜치의 양쪽 가장자리에서 얇아지는 현상을 방지하여 소자의 특성 및 신뢰성을 향상시키는 방법에 관한 것이다.
고집적화라는 관점에서 소자의 집적도를 높이기 위해서는 각각의 소자 디멘젼(dimension)을 축소하는 것과, 소자간에 존재하는 분리영역의 폭과 면적을 축소하는 것이 필요하며, 이 축소정도가 셀의 크기를 좌우한다는 점에서 소자분리 기술이 메모리 셀 사이즈(memory cell size)를 결정하는 기술이라고 할 수 있다.
일반적으로 소자분리 기술에서 디자인 룰이 감소함에 따라 작은 버즈빅 길이와 큰 체적비를 요구하고 있다.
그러나, 종래의 로코스(LOCOS : LOCal Oxidation of Silicon, 이하에서 LOCOS 라 함) 공정방법은 소자분리막이 얇아지는 문제와 버즈빅현상으로 기가(Giga DRAM)급 소자에서는 적용하는데 한계가 있다.
또한, 트렌치 소자분리 공정도 공정의 복잡성뿐만 아니라 디자인 룰이 감소할수록 트렌치 영역을 매립하는 것이 어려워지므로 실제로 디자인 룰이 0.1 ㎛ 에 접근하면 트렌치 소자분리 공정도 적용하기가 어려워 질 것이다.
이하, 첨부된 도면을 참고로 하여 상세히 설명하기로 한다.
도 1a 내지 도 1d 는 종래기술에 따른 반도체소자의 제조방법을 도시하는 단면도이다.
먼저, 반도체기판(11) 상부에 제1절연막(13) 및 제2절연막(15)을 순차적으로 형성하고, 그 상부에 소자분리 영역으로 예정된 부분을 노출시키는 감광막 패턴(17)을 형성한다. 상기 제1절연막(13)은 산화막으로 형성하고, 상기 제2절연막(15)은 질화막으로 형성한다.
다음, 상기 감광막 패턴(17)을 식각마스크로 사용하여 상기 제2절연막(15), 제1절연막(13) 및 소정 두께의 반도체기판(11)을 제거하여 트렌치(19)를 형성한다. (도 1a참조)
그 다음, 상기 감광막 패턴(17)을 제거하고, 상기 트렌치(19)의 표면을 열산화시켜 희생산화막인 제3절연막(도시안됨)을 성장시킨 후 습식식각을 통해 상기 제3절연막을 제거함으로써 상기 트렌치(19) 형성공정시 발생된 상기 트렌치(19) 표면의 결함을 제거한다. 여기서, 상기 제3절연막을 제거하는 동안에 반도체기판(11) 및 제1절연막(13)이 손실된다.
그 후, 다시 열산화공정을 실시하여 상기 트렌치(19)의 표면에 제4절연막(도시안됨)을 형성한다.
다음, 전체표면 상부에 상기 트렌치(19)를 매립하는 소자분리절연막(21)을 형성하되, 고밀도플라즈마화학기상증착(high density plasma chemical vapor deposition, 이하 HDP CVD 라 함) 산화막을 이용하여 형성한다.
그리고, 후속 열처리공정을 실시하여 상기 소자분리 절연막(21)을 치밀화(densification)시킨다. (도 1b참조)
다음, 상기 소자분리절연막(21)을 상기 제2절연막(15)을 식각방지막으로 사용하여 화학적기계적연마(chemical mechanical polishing, 이하 CMP 라함)공정을 실시하여 제거한다. 이때, 상기 CMP공정후 상기 소자분리절연막(21)과 제2절연막(15)의 식각선택비차이로 인하여 상기 소자분리절연막(21)의 손실이 발생한다.
그 다음, 소자분리영역과 반도체기판(11)과의 단차를 줄이기 위하여 상기 소자분리절연막(21)을 습식식각방법으로 제거한다. 이때, 상기 반도체기판(11)이 소정 두께 손실된다.
다음, 상기 제2절연막(15)을 과도식각하여 제거한다. 이때, 상기 반도체기판(11)의 손실이 더 발생하여 트렌치(19)의 양쪽 가장자리부분이 ⓐ 부분과 같이 함몰된다. (도 1c참조)
그 다음, 게이트 절연막(23)을 형성한 후, 게이트 전극(25)을 형성한다. 이때, 상기 소자분리절연막(21)의 양쪽 가장자리부분에서 ⓑ 부분과 같이 상기 게이트 절연막(23)의 두께가 얇아지게 된다. (도 1d참조)
참고로, 도 1e 는 종래기술에 따른 반도체소자의 제조방법에 의한 트렌지스터의 폭방향으로 전기장의 크기를 도시한 특성곡선이며, 도 1f 및 도 1g 는 종래기술에서 트랜지스터 폭의 크기에 따른 핫캐리어 주입 테스트를 도시한 그래프도로서, 트랜지스터의 폭이 클수록 드레인전류의 감소율이 작고, 반도체기판의 전류 감소율이 작은 것을 나타낸다.
상기와 같이 종래기술에 따른 반도체소자의 제조방법은, 트렌치를 매립하는 소자분리절연막 상부의 양쪽 가장자리가 함몰되어 게이트 절연막 형성공정시 상기 함몰 부분에서는 게이트 절연막이 얇게 형성되어 게이트 전극형성후 전기장이 크게 걸려 제너레이션(generation)된 핫캐리어(hot carrier)량이 증가하여 트랜지스터의 라이프타임(lifetime)을 감소시켜 소자의 특성 및 신뢰성을 저하시키는 문제점이 있다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위하여, 트랜치를 매립하는 HDP-CVD 산화막과 반도체기판간에 산화율(oxidation rate)을 이용하여 함몰된 트랜치의 양쪽 가장자리의 반도체기판을 산화시킨 후 후속공정을 실시하여 상기 트렌치의 양쪽 가장자리에서 게이트 절연막이 얇아지는 현상을 방지하고 그에 따른 반도체소자의 특성 및 신뢰성을 향상시키는 반도체소자의 제조방법을 제공하는데 그 목적이 있다.
도 1a 내지 도 1d 는 종래기술에 따른 반도체소자의 제조방법을 도시한 단면도.
도 1e 는 종래기술에 따른 반도체소자의 제조방법에 의한 트렌지스터의 폭방향으로 전기장의 크기를 도시한 특성곡선.
도 1f 및 도 1g 는 종래기술에서 트랜지스터 폭의 크기에 따른 핫캐리어 주입 테스트를 도시한 그래프도.
도 2a 내지 도 2e 는 본 발명에 따른 반도체소자의 제조방법을 도시한 단면도.
<도면의 주요부분에 대한 부호의 설명>
11, 12 : 반도체기판 13, 14 : 제1절연막
15, 16 : 제2절연막 17, 18 : 감광막 패턴
19, 20 : 트랜치 21, 22 : 소자분리절연막
23, 24 : 게이트 절연막 25, 26 : 게이트 전극
이상의 목적을 달성하기 위한 본 발명에 따른 반도체소자의 제조방법은,
반도체기판 상부에 제1절연막을 형성하고, 상기 제1절연막 상부에 소자분리 영역으로 예정되어 있는 부분을 노출시키는 감광막 패턴을 형성하는 공정과,
상기 감광막 패턴을 식각마스크로 상기 제1절연막과 반도체기판을 식각하여 트렌치를 형성한 다음, 상기 감광막 패턴을 제거하는 공정과,
상기 트렌치 표면에 희생산화막을 형성하는 공정과,
상기 희생산화막을 제거하고, 상기 트렌치의 표면에 제2절연막을 형성하는 공정과,
상기 구조 상부에 상기 트렌치를 매립하는 제3절연막을 형성하는 공정과,
상기 제3절연막을 CMP 공정으로 제거하되, 상기 제1절연막을 식각방지막으로 사용하여 제거하는 공정과,
상기 제3절연막을 상기 제1절연막과의 식각선택비차이를 이용하여 소정 두께 제거하는 공정과,
상기 제3절연막과 반도체기판의 산화율 차이를 이용하여 상기 제3절연막과 제1절연막 사이에 노출된 반도체기판을 산화시키는 공정과,
상기 제1절연막을 제거한 다음, 전체표면 상부에 게이트 절연막을 형성하는 공정과,
상기 게이트 절연막 상부에 게이트 전극을 형성하는 공정을 포함하는 것을 특징으로 한다.
이하, 첨부된 도면을 참고로 하여 본 발명을 상세히 설명하기로 한다.
도 2a 내지 도 2e 는 본 발명에 따른 반도체소자의 제조방법을 도시한 단면도이다.
먼저, 반도체기판(12) 상부에 제1절연막(14) 및 제2절연막(16)을 순차적으로 형성하고, 그 상부에 소자분리 영역으로 예정된 부분을 노출시키는 감광막 패턴(18)을 형성한다. 상기 제1절연막(14)은 산화막으로 형성하고, 상기 제2절연막(16)은 질화막으로 형성한다.
다음, 상기 감광막 패턴(18)을 식각마스크로 사용하여 상기 제2절연막(16), 제1절연막(14) 및 소정 두께의 반도체기판(12)을 제거하여 트렌치(19)를 형성한다. (도 2a참조)
그 다음, 상기 감광막 패턴(18)을 제거하고, 상기 트렌치(20)의 표면을 열산화시켜 희생산화막인 제3절연막(도시안됨)을 성장시킨 후 습식식각을 통해 상기 제3절연막을 제거함으로써 상기 트렌치(20) 형성공정시 발생된 상기 트렌치(20) 표면의 결함을 제거한다. 여기서, 상기 제3절연막을 제거하는 동안에 반도체기판(12) 및 제1절연막(14)이 손실된다.
그 후, 다시 열산화공정을 실시하여 상기 트렌치(20)의 표면에 제4절연막(도시안됨)을 형성한다.
다음, 전체표면 상부에 상기 트렌치(20)를 매립하는 소자분리절연막(22)을 형성하되, HDP CVD 산화막을 이용하여 형성한다.
그리고, 후속 열처리공정을 실시하여 상기 소자분리 절연막(22)을 치밀화(densification)시킨다. (도 2b참조)
다음, 상기 소자분리절연막(22)을 상기 제2절연막(16)을 식각방지막으로 사용하여 CMP 공정을 실시하여 제거한다. 이때, 상기 CMP공정후 상기 소자분리절연막(22)과 제2절연막(16)의 식각선택비차이로 인하여 상기 소자분리절연막(22)의 손실이 발생한다.
그 다음, 소자분리영역과 반도체기판(12)과의 단차를 줄이기 위하여 상기 소자분리절연막(22)을 습식식각방법으로 제거한다. 이때, 상기 반도체기판(12)이 소정 두께 손실된다.
그 다음, 상기 소자분리절연막(22)과 반도체기판(12) 간의 산화율차이를 이용하여 상기 반도체기판(12)의 함몰된 부분에 ⓒ 부분과 같이 산화막을 50 ∼ 100Å 두께로 형성한다. 이때, 상기 소자분리절연막(22)은 거의 산화되지 않는다. (도 2c참조)
다음, 상기 제2절연막(16)을 과도식각하여 제거한다. 상기 제2절연막(16) 제거후에도 상기 소자분리절연막(22)의 양쪽 가장자리 부분은 함몰되지 않는다. (도 2d참조)
그 다음, 게이트 절연막(24)을 형성한 후, 게이트 전극(26)을 형성한다. 상기 ⓒ영역에서 상기 게이트 절연막(24)이 얇아지는 현상이 발생하지 않는다. (도 2d참조)
이상에서 설명한 바와같이 본 발명에 따른 반도체소자의 제조방법은, 반도체기판 상부에 소자분리 영역으로 예정되는 부분을 노출시키는 절연막 패턴을 식각마스크로 사용하여 상기 반도체기판을 식각하여 트렌치를 형성하고, 전체표면 상부에 상기 트렌치를 매립하는 소자분리절연막을 형성한 다음, CMP공정으로 평탄화시킨 후 상기 단차를 줄이기 위한 식각공정시 상기 트렌치의 양쪽 가장자리 부분이 함몰되어 노출된 반도체기판을 상기 소자분리절연막과의 산화율차이를 이용하여 산화시켜 소정 두께의 산화막을 형성시킴으로써 후속공정시 게이트 절연막이 상기 트렌치의 양쪽 가장자리에서 얇아지는 현상을 방지하고 그에 따른 반도체소자의 특성 및 신뢰성을 향상시키는 이점이 있다.

Claims (5)

  1. 반도체기판 상부에 제1절연막을 형성하고, 상기 제1절연막 상부에 소자분리 영역으로 예정되어 있는 부분을 노출시키는 감광막 패턴을 형성하는 공정과,
    상기 감광막 패턴을 식각마스크로 상기 제1절연막과 반도체기판을 식각하여 트렌치를 형성한 다음, 상기 감광막 패턴을 제거하는 공정과,
    상기 트렌치 표면에 희생산화막을 형성하는 공정과,
    상기 희생산화막을 제거하고, 상기 트렌치의 표면에 제2절연막을 형성하는 공정과,
    상기 구조 상부에 상기 트렌치를 매립하는 제3절연막을 형성하는 공정과,
    상기 제3절연막을 CMP 공정으로 제거하되, 상기 제1절연막을 식각방지막으로 사용하여 제거하는 공정과,
    상기 제3절연막을 상기 제1절연막과의 식각선택비차이를 이용하여 소정 두께 제거하는 공정과,
    상기 제3절연막과 반도체기판의 산화율 차이를 이용하여 상기 제3절연막과 제1절연막 사이에 노출된 반도체기판을 산화시키는 공정과,
    상기 제1절연막을 제거한 다음, 전체표면 상부에 게이트 절연막을 형성하는 공정과,
    상기 게이트 절연막 상부에 게이트 전극을 형성하는 공정을 포함하는 것을 특징으로 하는 반도체소자의 제조방법.
  2. 제 1 항에 있어서,
    상기 제1절연막은 산화막과 질화막의 적층구조인 것을 특징으로 하는 반도체소자의 제조방법.
  3. 제 1 항에 있어서,
    상기 제3절연막은 HDP-CVD 산화막으로 형성하는 것을 특징으로 하는 반도체소자의 제조방법.
  4. 제 1 항에 있어서,
    상기 제3절연막을 습식식각 또는 건식식각방법으로 제거하여 단차를 줄이는 것을 특징으로 하는 반도체소자의 제조방법.
  5. 제 1 항에 있어서,
    상기 반도체기판을 산화하는 공정은 습식 또는 건식산화방법을 사용하여 50 ∼ 100Å의 산화막이 형성되도록 실시하는 것을 특징으로 하는 반도체소자의 제조방법.
KR1019980061932A 1998-12-30 1998-12-30 반도체소자의 제조방법 Expired - Fee Related KR100305026B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980061932A KR100305026B1 (ko) 1998-12-30 1998-12-30 반도체소자의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980061932A KR100305026B1 (ko) 1998-12-30 1998-12-30 반도체소자의 제조방법

Publications (2)

Publication Number Publication Date
KR20000045374A KR20000045374A (ko) 2000-07-15
KR100305026B1 true KR100305026B1 (ko) 2001-11-02

Family

ID=19568628

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980061932A Expired - Fee Related KR100305026B1 (ko) 1998-12-30 1998-12-30 반도체소자의 제조방법

Country Status (1)

Country Link
KR (1) KR100305026B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100770455B1 (ko) * 2001-06-22 2007-10-26 매그나칩 반도체 유한회사 반도체소자의 제조방법
KR100792709B1 (ko) * 2001-06-25 2008-01-08 매그나칩 반도체 유한회사 반도체소자의 제조방법
KR100700284B1 (ko) * 2005-12-28 2007-03-26 동부일렉트로닉스 주식회사 반도체소자의 트랜치 소자분리막 형성방법

Also Published As

Publication number Publication date
KR20000045374A (ko) 2000-07-15

Similar Documents

Publication Publication Date Title
US6642125B2 (en) Integrated circuits having adjacent P-type doped regions having shallow trench isolation structures without liner layers therein therebetween and methods of forming same
US5885883A (en) Methods of forming trench-based isolation regions with reduced susceptibility to edge defects
KR20000013397A (ko) 트렌치 격리 형성 방법
US6124184A (en) Method for forming isolation region of semiconductor device
KR100305026B1 (ko) 반도체소자의 제조방법
KR100271399B1 (ko) 반도체 소자 분리를 위한 얕은 트랜치 제조 방법
KR19990061066A (ko) 반도체소자의 소자분리막 형성방법
KR100403316B1 (ko) 반도체소자의 소자분리절연막 형성방법
KR100289663B1 (ko) 반도체 소자의 소자 분리막 형성방법
KR100237749B1 (ko) 반도체 장치의 소자 분리막 형성방법
KR100419754B1 (ko) 반도체소자의 소자분리막 형성방법
KR100770455B1 (ko) 반도체소자의 제조방법
KR20010019185A (ko) 트렌치 격리 제조 방법
KR100205339B1 (ko) 반도체소자의 격리영역 형성방법
KR20030000489A (ko) 반도체소자의 제조방법
KR100235971B1 (ko) 반도체 소자의 제조방법
KR19990057375A (ko) 반도체 소자의 소자분리막 형성방법
KR20060011620A (ko) 라이너질화막을 포함하는 반도체소자의 소자분리막 및 그제조 방법
KR100361765B1 (ko) 반도체소자의 제조방법
KR20040059998A (ko) 반도체 장치의 소자 분리막 형성방법
KR100439105B1 (ko) 반도체 소자의 소자분리막 제조방법
KR100223825B1 (ko) 반도체 소자의 격리영역 형성방법
KR20050003013A (ko) 반도체 소자의 소자분리막 형성방법
KR20010061012A (ko) 반도체소자의 제조방법
KR20030000436A (ko) 반도체 소자의 격리막 제조방법

Legal Events

Date Code Title Description
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

A201 Request for examination
PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

FPAY Annual fee payment

Payment date: 20090624

Year of fee payment: 9

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 9

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20100726

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20100726

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000