KR20030000490A - 반도체소자의 제조방법 - Google Patents

반도체소자의 제조방법 Download PDF

Info

Publication number
KR20030000490A
KR20030000490A KR1020010036285A KR20010036285A KR20030000490A KR 20030000490 A KR20030000490 A KR 20030000490A KR 1020010036285 A KR1020010036285 A KR 1020010036285A KR 20010036285 A KR20010036285 A KR 20010036285A KR 20030000490 A KR20030000490 A KR 20030000490A
Authority
KR
South Korea
Prior art keywords
insulating film
pattern
semiconductor substrate
trench
insulating layer
Prior art date
Application number
KR1020010036285A
Other languages
English (en)
Other versions
KR100792709B1 (ko
Inventor
윤일영
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020010036285A priority Critical patent/KR100792709B1/ko
Publication of KR20030000490A publication Critical patent/KR20030000490A/ko
Application granted granted Critical
Publication of KR100792709B1 publication Critical patent/KR100792709B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

본 발명은 반도체소자의 제조방법에 관한 것으로, 트렌치를 이용한 소자분리절연막의 형성공정에서 매립절연막을 평탄화시키는 화학적 기계적 연마(chemical mechanical polishing, 이하 CMP 라 함)공정 시 단차가 높은 활성영역 상의 매립절연막을 리버스 에치백(reverse etchback)공정으로 식각하여 단차를 줄이되, 일정 간격의 패턴을 갖는 식각마스크를 이용하여 상기 매립절연막의 단차를 줄인 후 CMP공정을 실시하여 CMP 공정 후 연마 균일도를 향상시킴으로써 후속 공정을 용이하게 하고 그에 따른 소자의 공정 수율 및 신뢰성을 향상시키는 기술이다.

Description

반도체소자의 제조방법{Manufacturing method for semiconductor device}
본 발명은 반도체소자의 제조방법에 관한 것으로서, 보다 상세하게 트렌치를 이용한 소자분리절연막 형성 공정 시 단차가 높은 활성영역 상의 매립절연막을 패턴을 갖는 식각마스크를 이용한 리버스 에치백공정으로 단차를 줄인 후 CMP공정을 실시하여 연마 균일도를 향상시키는 반도체소자의 제조방법에 관한 것이다.
고집적화라는 관점에서 소자의 집적도를 높이기 위해서는 각각의 소자 디멘젼(dimension)을 축소하는 것과, 소자간에 존재하는 분리영역의 폭과 면적을 축소하는 것이 필요하며, 이 축소정도가 셀의 크기를 좌우한다는 점에서 소자분리 기술이 메모리 셀 사이즈(memory cell size)를 결정하는 기술이라고 할 수 있다.
일반적으로 소자분리 기술에서 디자인 룰이 감소함에 따라 작은 버즈빅 길이와 큰 체적비를 요구하고 있다.
그러나, 종래의 로코스(LOCOS : LOCal Oxidation of Silicon, 이하에서 LOCOS 라 함) 공정방법은 소자분리막이 얇아지는 문제와 버즈빅현상으로 기가(Giga DRAM)급 소자에서는 적용하는데 한계가 있다.
또한, 트렌치 소자분리 공정도 공정의 복잡성뿐만 아니라 디자인 룰이 감소할수록 트렌치 영역을 매립하는 것이 어려워지므로 실제로 디자인 룰이 0.1 ㎛ 에 접근하면 트렌치 소자분리 공정도 적용하기가 어려워 질 것이다.
이하, 첨부된 도면을 참고로 하여 종래기술을 설명한다.
도 1 은 종래기술에 따른 반도체소자의 제조방법에 의한 공정단면도이다.
먼저, 반도체기판(11) 상부에 절연막을 형성한 후, 상기 절연막 상부에 소자분리영역으로 예정된 부분을 노출시키는 감광막 패턴을 형성한다. 이때, 상기 절연막은 패드산화막과 질화막의 적층구조로 형성된다.
다음, 상기 감광막 패턴을 식각마스크로 사용하여 상기 절연막 및 소정 두께의 반도체기판(11)을 식각하여 절연막패턴(13) 및 트렌치를 형성한다.
그 다음, 상기 감광막 패턴을 제거한다.
다음, 상기 트렌치의 표면을 열산화시켜 희생산화막을 성장시킨 후 습식식각을 실시하여 제거함으로써 상기 트렌치 형성공정 시 발생된 상기 트렌치 표면의 결함을 제거한다.
그 후, 다시 열산화공정을 실시하여 상기 트렌치의 표면에 열산화막을 형성한다.
다음, 전체표면 상부에 매립절연막(15)을 형성한다.
그 다음, 상기 반도체기판(11)의 활성영역을 노출시키는 리버스 마스크를 식각마스크로 사용하여 상기 매립절연막(15)을 소정 두께 식각한다. 이때, 상기 리버스 마스크는 단차가 높은 활성영역 전체를 완전히 노출시키도록 형성된다. (도 1 참조)
그 다음, 상기 매립절연막(15)을 상기 절연막패턴(13)을 연마방지막으로 사용하는 CMP공정으로 평탄화시킨다.
다음, 소자분리영역과 반도체기판과의 단차를 줄이기 위하여 상기 매립절연막을 습식식각방법으로 소정 두께 제거하여 소자분리막을 형성한다.
그 후, 상기 절연막패턴(13)을 제거하고, 후속공정을 실시한다.
상기와 같이 종래기술에 따른 반도체소자의 제조방법은, 리버스 마스크를 이용한 식각공정으로 단차가 높은 활성영역 상의 매립절연막을 식각한 후 CMP공정을 실시하였으나, CMP공정 후 상기 활성영역 부분이 더 낮게 형성되었으며, 활성영역의 면적이 넓은 경우 이 현상이 더 심하게 발생하여 후속공정을 저해하는 문제점이 있다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위하여, 단차가 높은 활성영역 상의 매립절연막을 패턴을 갖는 리버스 마스크를 식각마스크로 이용한 식각공정으로 소정 두께 제거한 후 CMP공정을 실시함으로써 CMP공정의 균일도를 향상시키는 반도체소자의 제조방법을 제공하는데 그 목적이 있다.
도 1 은 종래기술에 따른 반도체소자의 제조방법에 의한 공정 단면도.
도 2 는 본 발명에 따른 반도체소자의 제조방법에 의한 공정 단면도.
< 도면의 주요부분에 대한 부호의 설명 >
11, 21 : 반도체기판 13, 23 : 절연막패턴
15, 25 : 매립절연막
이상의 목적을 달성하기 위하여 본 발명에 따른 반도체소자의 제조방법은,
반도체기판 상부에 소자분리영역으로 예정되는 부분을 노출시키는 절연막패턴을 형성하는 공정과,
상기 절연막패턴을 식각마스크로 상기 반도체기판을 식각하여 트렌치를 형성하는 공정과,
전체표면 상부에 매립절연막을 형성하는 공정과,
상기 반도체기판의 활성영역을 노출시키는 동시에 일정 밀도를 갖는 패턴이 구비되어 있는 리버스 마스크를 식각마스크로 이용하여 상기 매립절연막의 소정 두께를 식각하여 단차를 줄이는 공정과,
상기 매립절연막을 화학적 기계적 연마공정으로 평탄화시켜 상기 트렌치를 매립하는 소자분리절연막을 형성하는 공정을 포함하는 것을 특징으로 한다.
이하, 첨부된 도면을 참고로 하여 본 발명에 따른 상세한 설명을 하기로 한다.
도 2 는 본 발명에 따른 반도체소자의 제조방법에 의한 공정 단면도이다.
먼저, 반도체기판(21) 상부에 절연막을 형성한 후, 상기 절연막 상부에 소자분리영역으로 예정된 부분을 노출시키는 감광막 패턴을 형성한다. 이때, 상기 절연막은 패드산화막과 질화막의 적층구조로 형성된다.
다음, 상기 감광막 패턴을 식각마스크로 사용하여 상기 절연막 및 소정 두께의 반도체기판(21)을 식각하여 절연막패턴(23) 및 트렌치를 형성한다.
그 다음, 상기 감광막 패턴을 제거한다.
다음, 상기 트렌치의 표면을 열산화시켜 희생산화막을 성장시킨 후 습식식각을 실시하여 제거함으로써 상기 트렌치 형성공정 시 발생된 상기 트렌치 표면의 결함을 제거한다.
그 후, 다시 열산화공정을 실시하여 상기 트렌치의 표면에 열산화막을 형성한다.
다음, 전체표면 상부에 매립절연막(25)을 형성한다.
그 다음, 상기 반도체기판(21)의 활성영역을 노출시키는 리버스 마스크를 식각마스크로 사용하여 상기 매립절연막(25)을 소정 두께 식각한다. 이때, 상기 리버스 마스크는 활성영역 이외의 다른 부분의 패턴 밀도와 비슷한 밀도를 갖는 패턴이 형성되도록 하거나, 새로운 디자인 룰을 적용하여 패턴이 형성되도록 한다. (도 2 참조)
그 다음, 상기 매립산화막(25)을 상기 절연막패턴(23)을 연마방지막으로 사용하는 CMP공정으로 평탄화시킨다.
다음, 소자분리영역과 반도체기판과의 단차를 줄이기 위하여 상기 매립절연막을 습식식각방법으로 소정 두께 제거하여 소자분리막을 형성한다.
그 후, 상기 절연막패턴(23)을 제거하고, 후속공정을 실시한다.
이상에서 설명한 바와 같이 본 발명에 따른 반도체소자의 방법은, 트렌치를이용한 소자분리절연막의 형성공정에서 매립절연막을 평탄화시키는 CMP공정 시 단차가 높은 활성영역 상의 매립절연막을 리버스 에치백 공정으로 식각하여 단차를 줄이되, 일정 간격의 패턴을 갖는 식각마스크를 이용하여 상기 매립절연막의 단차를 줄인 후 CMP공정을 실시하여 CMP 공정 후 연마 균일도를 향상시킴으로써 후속 공정을 용이하게 하고 그에 따른 소자의 공정 수율 및 신뢰성을 향상시키는 이점이 있다.

Claims (3)

  1. 반도체기판 상부에 소자분리영역으로 예정되는 부분을 노출시키는 절연막패턴을 형성하는 공정과,
    상기 절연막패턴을 식각마스크로 상기 반도체기판을 식각하여 트렌치를 형성하는 공정과,
    전체표면 상부에 매립절연막을 형성하는 공정과,
    상기 반도체기판의 활성영역을 노출시키는 동시에 일정 밀도를 갖는 패턴이 구비되어 있는 리버스 마스크를 식각마스크로 이용하여 상기 매립절연막의 소정 두께를 식각하여 단차를 줄이는 공정과,
    상기 매립절연막을 화학적 기계적 연마공정으로 평탄화시켜 상기 트렌치를 매립하는 소자분리절연막을 형성하는 공정을 포함하는 반도체소자의 제조방법.
  2. 제 1 항에 있어서,
    상기 리버스 마스크는 상기 활성영역 이외의 다른 부분의 패턴 밀도와 비슷한 밀도를 갖는 패턴이 구비되는 것을 특징으로 하는 반도체소자의 제조방법.
  3. 제 1 항에 있어서,
    상기 리버스 마스크는 새로운 디자인 룰이 적용된 패턴이 구비되는 것을 특징으로 하는 반도체소자의 제조방법.
KR1020010036285A 2001-06-25 2001-06-25 반도체소자의 제조방법 KR100792709B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010036285A KR100792709B1 (ko) 2001-06-25 2001-06-25 반도체소자의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010036285A KR100792709B1 (ko) 2001-06-25 2001-06-25 반도체소자의 제조방법

Publications (2)

Publication Number Publication Date
KR20030000490A true KR20030000490A (ko) 2003-01-06
KR100792709B1 KR100792709B1 (ko) 2008-01-08

Family

ID=27710954

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010036285A KR100792709B1 (ko) 2001-06-25 2001-06-25 반도체소자의 제조방법

Country Status (1)

Country Link
KR (1) KR100792709B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100973262B1 (ko) * 2003-07-26 2010-07-30 매그나칩 반도체 유한회사 반도체소자의 소자분리막 형성방법
KR100979230B1 (ko) * 2003-06-20 2010-08-31 매그나칩 반도체 유한회사 반도체 소자의 얕은 트랜치 소자분리막 형성방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0183718B1 (ko) * 1995-06-26 1999-04-15 윤종용 도전층을 포함하는 소자분리구조를 갖는 반도체장치의 제조방법
KR100190070B1 (ko) * 1996-07-23 1999-06-01 윤종용 반도체장치의 소자분리 방법
KR19990057375A (ko) * 1997-12-29 1999-07-15 김영환 반도체 소자의 소자분리막 형성방법
KR19990061066A (ko) * 1997-12-31 1999-07-26 김영환 반도체소자의 소자분리막 형성방법
KR20000004532A (ko) * 1998-06-30 2000-01-25 김영환 반도체소자의 소자분리 산화막 제조방법
KR100305026B1 (ko) * 1998-12-30 2001-11-02 박종섭 반도체소자의 제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100979230B1 (ko) * 2003-06-20 2010-08-31 매그나칩 반도체 유한회사 반도체 소자의 얕은 트랜치 소자분리막 형성방법
KR100973262B1 (ko) * 2003-07-26 2010-07-30 매그나칩 반도체 유한회사 반도체소자의 소자분리막 형성방법

Also Published As

Publication number Publication date
KR100792709B1 (ko) 2008-01-08

Similar Documents

Publication Publication Date Title
KR20000040458A (ko) 반도체 소자의 격리영역 형성방법
KR20000045462A (ko) 반도체소자의 제조방법
KR20000045372A (ko) 반도체소자의 제조방법
KR100792709B1 (ko) 반도체소자의 제조방법
KR19990061066A (ko) 반도체소자의 소자분리막 형성방법
KR100403316B1 (ko) 반도체소자의 소자분리절연막 형성방법
KR100305026B1 (ko) 반도체소자의 제조방법
KR20000044885A (ko) 반도체 소자의 소자 분리막 형성 방법
KR100470161B1 (ko) 트렌치를 이용한 반도체 소자분리막 제조 방법
KR20030000127A (ko) 반도체소자의 제조방법
KR19990003879A (ko) 반도체 장치의 소자 분리막 형성방법
KR100205339B1 (ko) 반도체소자의 격리영역 형성방법
KR100235971B1 (ko) 반도체 소자의 제조방법
KR20030000489A (ko) 반도체소자의 제조방법
KR20010061012A (ko) 반도체소자의 제조방법
KR20010063864A (ko) 반도체소자의 제조방법
KR100361765B1 (ko) 반도체소자의 제조방법
KR100252908B1 (ko) 반도체소자의 격리영역 형성방법
KR20020052472A (ko) 반도체소자의 소자분리막 형성방법
KR19990011893A (ko) 격리영역 형성방법
KR20010011001A (ko) 반도체소자의 트렌치 형성방법
KR19990004620A (ko) 반도체 소자의 콘택홀 형성방법
KR20040103218A (ko) 반도체 소자의 필드 산화막 형성방법
KR20010001453A (ko) 반도체소자의 제조방법
KR20000045464A (ko) 반도체소자의 제조방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121210

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20131217

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20141222

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20151217

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20161220

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20171218

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20181218

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20191217

Year of fee payment: 13