KR19990004620A - 반도체 소자의 콘택홀 형성방법 - Google Patents

Abstract

본 발명은 반도체소자의 콘택홀 형성방법에 관한 것으로, 반도체기판에 워드라인을 형성하고 상기 워드라인 간의 간격을 매립하는 산화물층으로 평탄화시킨 다음, 상기 워드라인이 인접한 다른 워드라인과 동시에 중첩되는 과도식각방지막을 형성하고 전체표면상부를 평탄화시키는 하부절연층을 형성한 다음, 상기 하부절연층을 식각하여 상기 과도식각방지막을 노출시키는 제1콘택홀을 형성하고 상기 제1콘택홀 측벽에 절연막 스페이서를 형성한 다음, 상기 하부절연층과 절연막 스페이서를 마스크로하여 상기 과도식각방지막과 산화물층을 습식방법으로 식각하여 제2콘택홀, 즉 저장전극 콘택홀을 형성함으로써 반도체기판의 손상없는 안정된 콘택공정으로 저장전극을 형성하여 반도체소자의 특성 및 신뢰성을 향상시키고 그에 따른 반도체소자의 고집적화를 가능하게 하는 효과가 있다.

Description

반도체소자의 콘택홀 형성방법

본 발명은 반도체소자의 콘택홀 형성방법에 관한 것으로, 특히 워드라인과 워드라인 사이를 통하여 상기 반도체기판의 불순물 접합영역을 노출시키는 저장전극 콘택홀을 형성하는 기술에 관한 것이다.

상기 콘택홀을 형성하기 위해 절연층으로 사용되는 산화물층을 제거하기 위한 건식식각을 진행할때 식각이 과도하게 되어 실리콘 표면까지 손상을 받게 되고, 이것은 저장전극 콘택홀 경계면의 접합 누설전류 발생을 증가시켜 디램의 리프레쉬(refresh) 특성을 나쁘게 하는 원인으로 작용하여 왔다.

이러한 과도 건식식각의 문제점을 보완하기 위하여, 이미 소개된 기술은 산화물층과의 식각선택비가 큰 다결정실리콘이나 질화막을 과도식각방지막으로 형성하는 것이었다. 그러나, 이 기술도 실제 공정상에서 다음과 같은 여러 문제점이 노출되었다.

먼저, 워드라인과 워드라인 사이가 너무 좁아 거기에 생긴 골이 너무 깊게 되고, 감광막이 제대로 제거되지 않아 골 사이에 다결정실리콘막이 남아 있게 되고, 저장전극 사이의 단락을 야기할 수 있다.

그리고, 평탄화가 되어있기 않은 워드라인 사이에 과도식각방지막을 형성시켰을 때 패턴이 제대로 형성되지않아 과도식각방지막의 역할을 제대로 하지 못한다.

또한, 과도식각방지막을 제거하고 콘택홀을 실리콘 경계면까지 형성하는 과정에서 발생하는 문제점으로 인하여, 하부층에 산화막층이 없는 경우 건식식각으로 과도식각방지막을 제거하느 경우에 있어서, 남아있는 과도식각방지막의 두께를 정확히 알 수 없어 결국 실리콘 경계면의 결함을 발생시키게 된다.

그리고, 하부층에 산화층이 있는 경우에도 콘택홀 수직 경계면에 드러나 있는 절연막과 평탄화막으로 사용되는 BSPG 층이 습식식각에 약하기 때문에 결국 산화층을 건식식각으로 제거하여야 하고 실리콘 경계면에 손상을 주게 된다.

그밖에 콘택을 건식식각으로 형성하기 때문에 셀의 활성영역으로 들어온 버즈빅(bird's beak) 부분이 식각되어 접합이 형성되어있지않은 부분까지 콘택홀이 형성되는 문제점이 있으며, 이를 해결하기 위하여 콘택홀 부분에 불순물 주입공정을 실시하여야 하는 문제점이 있다.

이상에서 설명한 바와 같이 종래기술에 따른 반도체소자의 콘택홀 형성방법은, 콘택공정으로 인하여 소자의 특성을 열화시켜 반도체소자의 특성 및 신뢰성을 저하시키고 그에 따른 반도체소자의 고집적화를 어렵게 하는 문제점이 있다.

본 발명은 상기한 종래기술의 문제점을 해결하기위하여, 안정된 콘택공정을 실시할 수 있도록 하여 반도체소자의 특성 및 신뢰성을 향상시키고 그에 따른 반도체소자의 고집적화를 가능하게 하는 반도체소자의 콘택홀 형성방법을 제공하는데 그 목적이 있다.

도 1a 내지 도 1f는 본 발명의 실시예에 따른 반도체소자의 콘택홀 형성방법을 도시한 단면도.

도면의 주요부분에 대한 부호의 설명

10 : 반도체기판 2 : 스페이서용 산화막

1 : 게이트전극용 다결정실리콘막 3 : 산화물층

4 : 과도식각방지막

5 : 콘택홀 스페이서 6 : 하부절연층

7 : 제1콘택홀 8 : 제2콘택홀

이상의 목적을 달성하기 위해 본 발명에 따른 반도체소자의 콘택홀 형성방법은, 반도체기판에 워드라인을 형성하는 공정과, 상기 워드라인 간의 간격을 매립하는 산화물층으로 평탄화시키는 공정과, 상기 워드라인이 인접한 다른 워드라인과 동시에 중첩되는 과도식각방지막을 형성하는 공정과, 전체표면상부를 평탄화시키는 하부절연층을 형성하는 공정과, 상기 하부절연층을 식각하여 상기 과도식각방지막을 노출시키는 제1콘택홀을 형성하는 공정과, 상기 제1콘택홀 측벽에 절연막 스페이서를 형성하는 공정과, 상기 하부절연층과 절연막 스페이서를 마스크로하여 상기 과도식각방지막과 산화물층을 습식방법으로 식각하여 제2콘택홀, 즉 저장전극 콘택홀을 형성하는 공정을 포함하는 것을 특징으로 한다.

이하, 첨부된 도면을 참고로 하여 본 발명을 상세히 설명하기로 한다.

도 1a 내지 도 1f는 본 발명의 실시예에 따른 반도체소자의 콘택홀 형성방법을 도시한 단면도이다.

먼저, 반도체기판(10) 상부에 워드라인을 형성한다. 이때, 상기 워드라인은 게이트전극 다결정실리콘막(1) 표면에 스페이서용 산화막(2)이 형성된 것이다. 그리고, 전체표면상부를 평탄화시키는 산화물층(3)을 형성한다. 이때, 상기 산화물층(3)은 습식식각이 용이한 피.에스.지(Phospho Silicate Glass, 이하에서 PSG 라 함)와 같은 물질로 형성한다. (도 1a)

그 다음에, 상기 산화물층(3)을 상기 스페이서용 산화막(2)을 노출시키도록 에치백하여 평탄화시킨다. (도 1b)

그리고, 상기 워드라인과 워드라인, 즉 인접한 두개의 워드라인에 중첩되도록 과도식각방지막(4)을 형성한다. 이때, 상기 과도식각방지막(4)은 도프되지않은 다결정실리콘막이나 산화질화막으로 형성한다. (도 1c)

그 다음, 전체표면상부를 평탄화시키는 하부절연층(6)을 형성한다. 그리고, 저장전극 콘택마스크(도시안됨)를 이용한 식각공정으로 상기 과도식각방지막(4)을 노출시키는 제1콘택홀(7)을 형성한다. (도 1d)

그리고, 상기 하부절연층(6)의 식각면, 즉 상기 제1콘택홀(7)의 측벽에 콘택홀 스페이서(5)를 형성한다. 이때, 상기 콘택홀(5) 스페이서는 산화질화막을 형성한다. (도 1e)

그리고, 상기 하부절연층(6)과 콘택홀 스페이서(5)를 마스크로하여 상기 과도식각방지막(4)과 산화물층(3)을 습식 식각하여 상기 반도체기판(10)을 노출시키는 제2콘택홀(8), 즉 저장전극 콘택홀을 형성한다.

그리고, 후속공정으로 상기 저장전극 콘택홀(8)을 매립하는 저장전극을 형성한다. (도 1f)

이상에서 설명한 바와 같이 본 발명에 따른 반도체소자의 콘택홀 형성방법은, 반도체기판의 손상없이 안정된 콘택공정으로 저장전극 용이하게 형성함으로써 반도체소자의 특성 및 신뢰성을 향상시키며 그에 따른 반도체소자의 고집적화를 가능하게 하는 효과가 있다.

Claims (4)

1. 반도체기판에 워드라인을 형성하는 공정과, 상기 워드라인 간의 간격을 매립하는 산화물층으로 평탄화시키는 공정과, 상기 워드라인이 인접한 다른 워드라인과 동시에 중첩되는 과도식각방지막을 형성하는 공정과, 전체표면상부를 평탄화시키는 하부절연층을 형성하는 공정과, 상기 하부절연층을 식각하여 상기 과도식각방지막을 노출시키는 제1콘택홀을 형성하는 공정과, 상기 제1콘택홀 측벽에 절연막 스페이서를 형성하는 공정과, 상기 하부절연층과 절연막 스페이서를 마스크로하여 상기 과도식각방지막과 산화물층을 습식방법으로 식각하여 제2콘택홀, 즉 저장전극 콘택홀을 형성하는 공정을 포함하는 반도체소자의 콘택홀 형성방법.
2. 청구항 1에 있어서, 상기 산화물층은 PSG와 같이 습식식각선택비가 우수한 절연물질로 형성하는 것을 특징으로하는 반도체소자의 콘택홀 형성방법.
3. 청구항 1에 있어서, 상기 과도식각방지막은 도프되지않은 다결정실리콘막이나 산화질화막으로 형성하는 것을 특징으로하는 반도체소자의 콘택홀 형성방법.
4. 청구항 1에 있어서, 상기 절연막 스페이서는 산화질화막으로 형성하는 것을 특징으로하는 반도체소자의 콘택홀 형성방법.