KR100275341B1 - 반도체소자의콘택방법 - Google Patents

반도체소자의콘택방법 Download PDF

Info

Publication number
KR100275341B1
KR100275341B1 KR1019970075759A KR19970075759A KR100275341B1 KR 100275341 B1 KR100275341 B1 KR 100275341B1 KR 1019970075759 A KR1019970075759 A KR 1019970075759A KR 19970075759 A KR19970075759 A KR 19970075759A KR 100275341 B1 KR100275341 B1 KR 100275341B1
Authority
KR
South Korea
Prior art keywords
contact
insulating film
interlayer insulating
conductive layer
mask
Prior art date
Application number
KR1019970075759A
Other languages
English (en)
Other versions
KR19990055804A (ko
Inventor
김정호
김진웅
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019970075759A priority Critical patent/KR100275341B1/ko
Publication of KR19990055804A publication Critical patent/KR19990055804A/ko
Application granted granted Critical
Publication of KR100275341B1 publication Critical patent/KR100275341B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체소자의 콘택방법에 관한 것으로, 게이트전극이 형성된 반도체기판 상부에 제1층간절연막을 형성하고 전체표면상부에 콘택패드용 제1도전체를 형성한 다음,상기 콘전택 패드용 제1도체를 식각하여 콘택으로 예정된 부분에 남기고, 전체표면상부에 제2층간절연막과 평탄화절연막을 형성한 다음, 상기 평탄화절연막과 제2층간절연막을 평탄화식각하여 상기 콘택패드용 제1도전체를 노출시키고 상기 콘택패드용 제1도전체와 제1층간절연막을 제거하여 상기 반도체기판을 노출시키는 콘택홀을 형성한 다음, 상기 콘택홀을 매립하는 콘택패드용 제2도전체를 형성하고 전체표면상부에 제3층간절연막을 형성한 다음, 상기 제3층간절연막과 평탄화절연막을 식각하고 후속공정으로 콘택공정을 실시함으로써 반도체소자의 특성 및 신뢰성을 향상시킬 수 있는 기술이다.

Description

반도체소자의 콘택방법
본 발명은 반도체소자의 콘택방법에 관한 것으로, 특히 콘택부분에 기둥형상의 구조물을 형성하고 후공정에서 이를 제거한 다음 자기정렬적으로 콘택홀을 형성하는 기술에 관한 것이다.
일반적으로, 메모리 소자에서 중요한 특성인 리프레쉬 타임 ( refresh time ) 은 주로 저장전극 노드와 트랜지스터의 드레인을 연결하는 저장전극 콘택공정시 상기 드레인이 손상되어 발생되는 누설전류에 의하여 결정된다.
현재 사용되고 있는 노광기술로는 16 M DRAM 까지 콘택홀을 형성할 때 콘택홀 측벽의 도전층과 절연불량이 발생하지 않고 소자를 형성할 수 있으나, 소자가 고집적화됨에 따라 단위셀의 크기가 축소되고, 그에 따라서 콘택홀과 도전층의 간격이 좁아지게 된다.
상기와 같이 좁아진 콘택홀을 형성하기 위하여 콘택의 크기를 축소시켜야 하고, 이를 위하여 노광방식을 바꾸거나, 마스크를 바꾸어서 어느 정도는 해결할 수 있었다. 또한, 자기정렬적인 콘택공정을 이를 해결하기도 하였다.
도 1a 및 도 1b 는 종래기술에 따른 반도체소자의 콘택방법을 도시한 단면도이다.
먼저, 반도체기판(1)에 소자분리막(도시안됨)을 형성하고, 전체표면상부에 게이트산화막(7), 게이트전극용 제1도전체(9) 및 마스크 절연막(11)의 적층구조를 형성한다.
그리고, 게이트전극 마스크(도시안됨)를 이용한 식각공정으로 상기 적층구조를 식각하여 게이트전극을 형성하고 그 측벽에 절연막(13) 스페이서를 형성한다.
그 다음에, 전체표면상부에 제1층간절연막(15)을 일정두께 형성하고, 상기 제1층간절연막(15) 상부에 제2층간절연막(17)을 형성하여 평탄화시킨다. 이때, 상기 제1층간절연막(15)과 제2층간절연막(17)은 식각선택비 차이를 갖는 물질로 형성한다. 예를들어 상기 제1층간절연막(15)은 질화막으로 형성하고 제2층간절연막(17)은 산화막으로 형성할 수 있다. (도 1a)
그리고, 제2도전체 마스크(도시안됨), 즉 비트라인 마스크를 이용한 노광 및 현상공정으로 감광막패턴(도시안됨)을 형성하고 이를 마스크로하여 자기정렬적으로 상기 반도체기판(1)을 노출시키는 콘택홀(100)을 형성한다.
그 다음에, 상기 감광막패턴을 제거하고, 상기 콘택홀(100)을 통하여 상기 반도체기판(1)에 접속되는 제2도전체(19)를 형성한다. (도 1b)
그러나, 근본적으로 노광기술을 이용하여 이를 해결할 수 없으며, 콘택의 단차가 증가함에 따라 콘택건식식각시 접합부위의 손상이 증가하여 누설전류를 증가시킴으로써 소자의 신뢰성을 저하시키는 문제점이 있다.
본 발명은 상기한 종래기술의 문제점을 해결하기위하여, 콘택패드와 식각장벽층을 이용하여 자기정렬적으로 콘택공정을 실시함으로써 소자의 특성 및 신뢰성을 향상시키고 그에 따른 반도체소자의 고집적화에 적합한 콘택공정을 용이하게 실시할 수 있는 반도체소자의 콘택방법을 제공하는데 그 목적이 있다.
도 1a 및 도 1b 은 종래기술에 따른 반도체소자의 콘택방법을 도시한 단면도.
도 2a 내지 도 2i 은 본 발명의 실시예에 따른 반도체소자의 콘택방법을 도시한 단면도.
< 도면의 주요부분에 대한 부호의 설명 >
1 : 반도체기판 7 : 게이트산화막
9,21 : 제1도전체 11,23 : 마스크절연막
13,25 : 마스크절연막 15,27 : 제1층간절연막
17,33 : 제2층간절연막 19 : 제2도전체
29 : 콘택패드용 제1도전체 31 : 제1감광막패턴
35 : 평탄화절연막 37,100 : 콘택홀
39 : 콘택패드용 제2도전체 41 : 제3층간절연막
43 : 제2감광막패턴
이상의 목적을 달성하기 위해 본 발명에 따른 반도체소자의 콘택방법은,
게이트전극이 형성된 반도체기판 상부에 제1층간절연막을 형성하는 공정과,
전체표면상부에 콘택패드용 제1도전체를 형성하는 공정과,
상기 콘택패드용 제1도전체를 식각하여 콘택으로 예정된 부분에 남기는 공정과,
전체표면상부에 제2층간절연막을 형성하는 공정과,
전체표면상부에 평탄화절연막을 형성하는 공정과,
상기 평탄화절연막과 제2층간절연막을 평탄화식각하여 상기 콘택패드용 제1도전체를 노출시키는 공정과,
상기 콘택패드용 제1도전체와 제1층간절연막을 제거하여 상기 반도체기판을 노출시키는 콘택홀을 형성하는 공정과,
상기 콘택홀을 매립하는 콘택패드용 제2도전체를 형성하는 공정과,
전체표면상부에 제3층간절연막을 형성하는 공정과,
상기 제3층간절연막 및 콘택패드용 제2도전체와의 식각선택비 차이를 이용하여 상기 제3층간절연막과 평탄화절연막을 식각하는 공정을 포함하는 것을 특징으로한다.
이하, 첨부된 도면을 참고로 하여 본 발명을 상세히 설명하기로 한다.
도 2a 내지 도 2i 는 본 발명의 실시예에 따른 반도체소자의 콘택방법을 도시한 단면도이다.
먼저, 반도체기판(도시안됨)에 소자분리절연막(도시안됨)을 형성하고, 상부에 게이트산화막(도시안됨), 게이트전극용 제1도전체(21) 및 마스크 절연막(23)을 순차적으로 적층구조를 형성한 다음, 이를 게이트전극 마스크(도시안됨)를 이용한 식각공정으로 식각하고 측벽에 절연막 스페이서(25)를 형성하여 게이트전극을 형성한다.
그리고, 전체표면상부에 제1층간절연막(27)을 산화막으로 형성한다.
그 다음에, 전체표면상부에 콘택패드용 제1도전체(19)를 형성한다. 그리고, 콘택패드를 형성하기 위한 제1감광막패턴(31)을 형성한다. (도 2a)
그리고, 상기 제1감광막패턴(31)을 마스크로하여 상기 콘택패드용 제1도전체(19)를 식각하여 콘택패드(29)를 형성한다. 이때, 상기 식각공정은 상기 제1층간절연막(27)과 콘택패드용 제1도전체(19)가 높은 식각선택비 차이를 갖도록 Cl2, O2, HBr, He, N2, CF4, NF3등의 가스를 혼합하여 실시하되, 상기 제1층간절연막(27)을 식각장벽으로 하여 실시한다.
그리고, 전체표면상부에 제2층간절연막(33)을 질화막으로 형성한다. 그리고, 전체표면상부를 평탄화시키는 평탄화절연막(35)을 형성한다. 이때, 상기 평탄화절연막(35)은 BPSG 와 같이 유동성이 우수한 절연물질로 형성한다. (도 2b)
그 다음에, 상기 평탄화절연막(35)과 제2층간절연막(33)을 평탄화식각하여 상기 콘택패드용 제1도전체(29)를 노출시킨다. 이때, 상기 평탄화식각공정은 식각선택비 차이를 없이 상기 평탄화절연막(35)과 제2층간절연막(33)을 에치백 ( etch back ) 하거나 화학기계연마하여 실시한다.
여기서, 상기 에치백공정은 CHF3, CF4, O2, Ar, C2F6, C3F8, C4F8, NF3, SF6등의 가스들과 C, H, F 등을 포함하는 가스들이나 이들이 혼합된 가스를 이용하여 실시한다. (도 2c)
그 다음에, 상기 제1,2층간절연막(27,33) 및 평탄화절연막(35)과의 식각선택비 차이를 이용하여 상기 콘택패드용 제1도전체(29)를 제거한다.
이때, 상기 콘택패드용 제1도전체(29)의 제거공정은, 상기 제1층간절연막(27)과 콘택패드용 제1도전체(19)가 높은 식각선택비 차이를 갖도록 Cl2, O2, HBr, He, N2, CF4, NF3등의 가스를 혼합하여 실시하되, 상기 제1층간절연막(27)을 식각장벽으로 하여 실시한다. (도 2d)
그 다음, 상기 평탄화절연막(35) 및 제2층간절연막(33)과의 식각선택비 차이를 갖도록 낮은 식각속도로 상기 제1층간절연막(27)을 식각하거나 습식방법으로 식각함으로써 상기 반도체기판(21)을 노출시키는 콘택홀(37)을 형성한다. 이때, 상기 제1층간절연막(27)을 습식방법으로 식각하는 경우는 상기 반도체기판(21)의 손상이 최소화되도록 실시한다. (도 2e)
그리고, 상기 콘택홀(39)을 매립하는 콘택패드용 제2도전체(39)를 전체표면상부에 형성한다.
그 다음에, 상기 콘택패드용 제2도전체(39)를 평탄화식각하되, 상기 평탄화절연막(35)과 제2층간절연막(33)이 노출될때까지 실시한다. (도 2f, 도 2g)
그리고, 전체표면상부에 제3층간절연막(41)을 산화막으로 형성하고 그 상부에 제2감광막패턴(43)을 형성한다. 이때, 상기 제2감광막패턴(43)은 콘택마스크(도시안됨)를 이용한 노광 및 현상공정으로 형성한 것으로 오정렬된 경우를 도시한 것이다. (도 2h)
그 다음에, 상기 제2감광막패턴(43)을 마스크로하여 상기 제3층간절연막(41)과 평탄화절연막(35)을 식각한다. 이때, 상기 식각공정은 상기 제2층간절연막(33)인 질화막 및 콘택패드용 제2도전체(39)와의 식각선택비 차이를 이용하여 실시한다.
그리고, 상기 제2감광막패턴(43)을 제거한다. (도 2i)
여기서, 상기 콘택패드용 제1,2도전체(29,39)는 다결정실리콘으로 형성한다.
이상에서 설명한 바와같이 본 발명에 따른 반도체소자의 콘택방법은, 콘택부분에 기둥을 형성하고 이를 이용하여 콘택면적을 확보한 다음, 자기정렬적으로 콘택홀을 형성하고 이를 매립하는 콘택패드를 형성한 다음, 콘택공정을 실시함으로써 콘택공정을 용이하게 실시하여 소자의 특성 및 신뢰성을 향상시킬 수 있는 효과가 있다.

Claims (5)

  1. 반도체기관 상부에 게이트절연막을 형성하고, 상기 게이트절연막 상부에 게이트전극을 형성하되, 상부에는 마스크절연막패턴이 구비되고, 상기 게이트전극과 마스크절연막패턴의 측벽에는 절연막 스페이서를 형성하는 공정과,
    전체표면 상부에 제1층간절연막과 희생도전층을 순차적으로 형성하고, 콘택으로 예정되는 부분을 보호하는 제1콘텍마스크를 식각마스크로 상기 희생도전층을 식각하여 희생도전층패턴을 형성하는 공정과,
    전체표면 상부에 제2층간절연막과 평탄화절연막을 순차적으로 형성하는 공정과,
    상기 평탄화절연막과 제2층간절연막을 평탄화식각하여 상기 희생도전층패턴을 노츨시키는 공정과,
    상기 희생도전층패턴과 제1층간절연막을 제거하여 상기 반도체기판에서 콘택으로 례정되는 부분을 노출시키는 콘택홀을 형성하는 공정과,
    상기 콘택홀을 매립하는 콘택패드를 형성하는 공정과,
    전체표면 상부에 상기 제2층간절연막과 식각선택비 차이를 갖는 제3층간절연막을 형성하고, 콘택으로 예정되는 부분을 노출시키는 제2콘택마스크를 식각마스크로 상기 제3층간절연막과 평탄화절연막을 식각하여 상기 콘택패드를 노츨시키는공정을 포함하는 반도체소자의 콘택방법.
  2. 제 1 항에 있어서,
    상기 제1,3층간절연막은 산화막으로 형성하는 것을 특징으로하는 반도체소자의 콘택방법.
  3. 제 1 항에 있어서,
    상기 제2층간절연막은 질화막으로 형성하는 것을 특징으로하는 반도체소자의 콘택방법.
  4. 제 1 항에 있어서,
    상기 희생도전층과 콘택패드용 도전층은 다결정실리콘으로 형성하는 것을 특징으로하는 반도체소자의 콘택방법.
  5. 제 1 항에 있어서,
    상기 평탄화절연막과 제2층간절연막을 평탄화식각하는 공정은 상기 평탄화절연막과 제2층간절연막의 식각선택비 차이없이 에치백공정으로 실시하는 것을 특징으로하는 반도체소자의 콘택방법.
KR1019970075759A 1997-12-27 1997-12-27 반도체소자의콘택방법 KR100275341B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970075759A KR100275341B1 (ko) 1997-12-27 1997-12-27 반도체소자의콘택방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970075759A KR100275341B1 (ko) 1997-12-27 1997-12-27 반도체소자의콘택방법

Publications (2)

Publication Number Publication Date
KR19990055804A KR19990055804A (ko) 1999-07-15
KR100275341B1 true KR100275341B1 (ko) 2001-02-01

Family

ID=40749605

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970075759A KR100275341B1 (ko) 1997-12-27 1997-12-27 반도체소자의콘택방법

Country Status (1)

Country Link
KR (1) KR100275341B1 (ko)

Also Published As

Publication number Publication date
KR19990055804A (ko) 1999-07-15

Similar Documents

Publication Publication Date Title
KR100275341B1 (ko) 반도체소자의콘택방법
KR100376986B1 (ko) 반도체소자의 제조방법
KR100275340B1 (ko) 반도체소자의콘택홀형성방법
KR100764336B1 (ko) 반도체소자의 저장전극 및 그 제조방법
KR20050002315A (ko) 반도체 소자의 제조 방법
KR100430688B1 (ko) 반도체소자의콘택홀형성방법
KR100991379B1 (ko) 반도체소자 제조 방법
KR100682166B1 (ko) 반도체 소자의 제조방법
KR100258370B1 (ko) 반도체소자의 콘택방법
KR100506050B1 (ko) 반도체소자의 콘택 형성방법
KR100910221B1 (ko) 반도체 소자의 스토리지노드 콘택 형성 방법
KR100444312B1 (ko) 반도체소자의미세콘택형성방법
KR100365557B1 (ko) 반도체 소자의 플러그 형성 방법
KR100400298B1 (ko) 반도체소자의 자기정렬적인 콘택방법
KR100277859B1 (ko) 반도체 소자의 제조 방법
KR20030000490A (ko) 반도체소자의 제조방법
KR20050002479A (ko) 랜딩플러그 형성 방법
KR19990055805A (ko) 반도체 소자의 캐패시터 형성방법
KR19990004620A (ko) 반도체 소자의 콘택홀 형성방법
KR19990074636A (ko) 반도체소자의 콘택 형성방법
KR20030048211A (ko) 반도체 소자의 콘택 플러그 형성방법
KR20020050514A (ko) 반도체 소자의 플러그 형성방법
KR20000003611A (ko) 반도체소자의 전하저장전극 형성방법
KR20030002603A (ko) 반도체소자의 형성방법
KR20040008620A (ko) 하드마스크를 이용한 반도체소자의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100825

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee