KR100764336B1 - 반도체소자의 저장전극 및 그 제조방법 - Google Patents

Abstract

본 발명은 반도체소자의 저장전극 및 그 제조방법에 관한 것으로, 박스형 저장전극과 실린더형 저장전극으로 이루어지는 2중 구조의 저장전극을 형성함으로써 단일 구조를 갖는 저장전극에 비해 표면적을 증가시켜 정전용량을 확보할 수 있고, 그에 따른 반도체소자의 고집적화를 유리하게 하는 기술이다.

Description

반도체소자의 저장전극 및 그 제조방법{storage node of semiconductor device and manufacturing method using the same}

도 1 은 종래기술에 따른 반도체소자의 저장전극 형성방법을 도시한 공정 단면도.

도 2a 내지 도 2j 는 본 발명에 따른 반도체소자의 저장전극 형성방법을 도시한 공정 단면도.

< 도면의 주요부분에 대한 부호의 설명 >

11, 31 : 반도체기판 13, 33 : 제1층간절연막

15, 35 : 랜딩플러그 17, 37 : 제2층간절연막

19, 39 : 저장전극 콘택플러그 21, 41 : 식각방지막

23, 63 : 실린더형 저장전극 43 : 제1코아절연막

45 : 제1감광막패턴 47 : 제1트렌치

49 : 제1저장전극용 도전층 51 : 박스형 저장전극

53 : 제2코아절연막 55 : 제2감광막패턴

57 : 제2트렌치 59 : 제2저장전극용 도전층

61 : 희생절연막

본 발명은 반도체소자의 저장전극 및 그 제조방법에 관한 것으로, 보다 상세하게 저장전극의 표면적을 증가시켜 정전용량을 확보하는 반도체소자의 저장전극 및 그 제조방법에 관한 것이다.

최근 반도체소자의 고집적화 추세에 따라 셀 크기가 감소되어 충분한 정전용량을 갖는 캐패시터를 형성하기가 어려워지고 있다.

특히, 하나의 모스 트랜지스터와 캐패시터로 구성되는 디램 소자는 반도체기판 상에 세로 및 가로 방향으로 워드선들과 비트선들이 직교배치되어 있으며, 두개의 게이트에 걸쳐 캐패시터가 형성되어 있고, 상기 캐패시터의 중앙에 콘택홀이 형성되어 있다.

이때, 상기 캐패시터는 주로 다결정실리콘을 도전체로 하여 산화막, 질화막 또는 그 적층막인 오.엔.오.(oxide-nitride-oxide)막을 유전체로 사용하고 있는데, 칩에서 많은 면적을 차지하는 캐패시터의 정전용량을 크게 하면서, 면적을 줄이는 것이 디램 소자의 고집적화에 중요한 요인이 된다.

따라서, C=(ε0 × εr × A) / T (여기서, ε0 은 진공 유전율(permitivity of vacuum), εr 은 유전막의 유전상수(dielectric constant), A 는 캐패시터의 표면적, T 는 유전막의 두께)로 표시되는 캐패시터의 정전용량(C)을 증가시키기 위하여 유전상수가 높은 물질을 유전체로 사용하거나, 유전막을 얇게 형성하거나 또는 캐패시터의 표면적을 증가시키는 등의 방법이 있다.

이하, 첨부된 도면을 참고로 하여 종래기술에 따른 반도체소자의 저장전극 형성방법을 설명한다.

도 1 은 종래기술에 따른 반도체소자의 저장전극 형성방법을 도시한 공정단면도이다.

먼저, 반도체기판(11)에 활성영역을 정의하는 소자분리절연막(도시안됨)을 형성한다.

다음, 상기 반도체기판(11) 상부에 게이트절연막(도시안됨)을 형성하고, 게이트전극(도시안됨) 및 소오스/드레인 접합영역으로 이루어지는 트랜지스터를 형성한 후 전체표면 상부에 제1층간절연막(13)을 형성한다.

그 다음, 비트라인 콘택 및 저장전극 콘택으로 예정되는 부분을 노출시키는 콘택마스크를 이용한 사진식각공정으로 상기 제1층간절연막(13)을 식각하여 콘택홀(도시안됨)을 형성한 후 상기 콘택홀을 매립하는 랜딩플러그(15)를 형성한다.

다음, 전체표면 상부에 제2층간절연막(17)을 형성한다.

그 다음, 저장전극 콘택 마스크를 이용한 사진식각공정으로 상기 제2층간절연막(17)을 식각하여 저장전극 콘택홀(도시안됨)을 형성한다.

다음, 전체표면 상부에 저장전극 콘택플러그용 도전층(도시안됨)을 증착한 후 평탄화식각공정으로 제거하여 상기 저장전극 콘택홀을 통하여 상기 랜딩플러그(15)에 접속되는 저장전극 콘택플러그(19)를 형성한다.

다음, 전체표면 상부에 식각방지막(21) 및 코아절연막(도시안됨)을 형성한다. 이때, 상기 식각방지막(21)은 질화막으로 형성된 것이다.

그 다음, 저장전극 마스크를 이용한 사진식각공정으로 상기 코아절연막과 식각방지막(21)을 식각하여 상기 저장전극 콘택플러그(19)를 노출시키는 트렌치(도시안됨)를 형성한다.

다음, 전체표면 상부에 저장전극용 도전층(도시안됨)을 소정 두께 증착한다.

그 다음, 전체표면 상부에 감광막(도시안됨)을 도포한다.

그 다음, 상기 감광막 및 저장전극용 도전층을 평탄화식각공정으로 제거하여 실린더형 저장전극(23)을 형성한다. (도 1 참조)

그 후, 상기 감광막을 제거하고, 유전체막 및 플레이트전극을 형성하여 캐패시터를 완성한다.

상기와 같이 종래기술에 따른 반도체소자의 저장전극 형성방법은, 반도체소자의 고집적화에 의해 소자의 크기가 작아져 필요한 정전용량을 확보하기 위하여 저장전극을 실린더형과 같은 3차원구조로 형성함으로써 저장전극의 표면적을 증가시켰다. 그러나, 상기 실린더형 저장전극만으로 필요한 정전용량을 확보하기 어렵고, 저장전극을 분리하기 위한 평탄화공정 시 상기 저장전극의 상부가 부러져 저장전극 간에 브리지를 유발시키는 등 소자의 신뢰성 및 수율을 저하시키는 문제점이 있다.

본 발명은 상기한 종래기술의 문제점을 해결하기 위하여, 박스형 저장전극과 실린더형 저장전극으로 구성되는 2중 구조의 저장전극을 형성함으로써 저장전극의 표면적을 증가시키는 동시에 공정의 안정성을 확보할 수 있는 반도체소자의 저장전극 및 그 제조방법을 제공하는데 그 목적이 있다.

이상의 목적을 달성하기 위한 본 발명에 따른 반도체소자의 저장전극은,

반도체기판 상부에 저장전극 콘택플러그를 구비하는 층간절연막과,

상기 콘택플러그에 접속되는 박스형 저장전극과,

상기 박스형 저장전극에 적층되어 구비되는 실린더형 저장전극으로 이루어지는 것을 특징으로 한다.

이상의 목적을 달성하기 위한 본 발명에 따른 반도체소자의 저장전극 형성방법은,

반도체기판 상부에 저장전극 콘택플러그가 구비되는 층간절연막을 형성하는 공정과,

전체표면 상부에 식각방지막과 제1코아절연막을 형성하는 공정과,

저장전극으로 예정되는 부분을 노출시키는 제1저장전극 마스크를 이용한 사진식각공정으로 상기 제1코아절연막과 식각방지막을 식각하여 상기 저장전극 콘택플러그를 노출시키는 제1트렌치를 형성하는 공정과,

상기 제1트렌치를 매립하는 박스형 저장전극을 형성하는 공정과,

전체표면 상부에 제2코아절연막을 형성하는 공정과,

저장전극으로 예정되는 부분을 노출시키는 제2저장전극 마스크를 이용한 사진식각공정으로 상기 제2코아절연막을 식각하여 상기 박스형 저장전극을 노출시키 는 제2트렌치를 형성하는 공정과,

상기 박스형 저장전극에 접속되는 실린더형 저장전극을 형성하는 공정을 포함하는 것을 특징으로 한다.

이하, 첨부된 도면을 참고로 하여 종래기술에 따른 반도체소자의 저장전극 형성방법을 설명한다.

도 2a 내지 도 2j 는 본 발명에 따른 반도체소자의 저장전극 형성방법을 도시한 공정단면도로서, 비트라인 형성공정은 미도시된 것이다.

먼저, 반도체기판(31)에 활성영역을 정의하는 소자분리절연막(도시안됨)을 형성한다.

다음, 상기 반도체기판(31) 상부에 게이트절연막(도시안됨)을 형성하고, 게이트전극(도시안됨) 및 소오스/드레인 접합영역(도시안됨)으로 이루어지는 트랜지스터를 형성한 후 전체표면 상부에 제1층간절연막(33)을 형성한다.

그 다음, 비트라인 콘택 및 저장전극 콘택으로 예정되는 부분을 노출시키는 콘택마스크를 이용한 사진식각공정으로 상기 제1층간절연막(33)을 식각하여 콘택홀(도시안됨)을 형성한 후 상기 콘택홀을 매립하는 랜딩플러그(35)를 형성한다.

다음, 전체표면 상부에 제2층간절연막(37)을 형성한다.

그 다음, 저장전극 콘택 마스크를 이용한 사진식각공정으로 상기 제2층간절연막(37)을 식각하여 저장전극 콘택홀(도시안됨)을 형성한다.

다음, 전체표면 상부에 저장전극 콘택플러그용 도전층(도시안됨)을 증착한 후 평탄화식각공정을 실시하여 상기 저장전극 콘택홀을 통해 상기 랜딩플러그(35)에 접속되는 저장전극 콘택플러그(39)를 형성한다.

다음, 전체표면 상부에 식각방지막(41) 및 제1코아절연막(43)을 형성한다. 이때, 상기 식각방지막(41)은 질화막으로 형성되고, 상기 제1코아절연막(43)은 PE-TEOS막으로 형성된 것이다. (도 2a 참조)

그 다음, 상기 제1코아절연막(43) 상부에 제1감광막(도시안됨)을 도포한다.

다음, 저장전극으로 예정되는 부분을 노출시키는 제1저장전극 마스크를 이용하여 상기 제1감광막을 노광 및 현상함으로써 제1감광막패턴(45)을 형성한다. (도 2b 참조)

그 다음, 상기 제1감광막패턴(45)을 식각마스크로 상기 제1코아절연막(43)과 식각방지막(41)을 식각하여 상기 저장전극 콘택플러그(39)를 노출시키는 제1트렌치(47)를 형성한다. 이때, 상기 식각공정은 과도식각으로 진행되어 상기 제2층간절연막(37) 및 저장전극 콘택플러그(39)가 소정 두께 제거된다.

다음, 상기 제1감광막패턴(45)을 제거한다. (도 2c 참조)

그 다음, 상기 트렌치(47)를 매립하는 제1저장전극용 도전층(49)을 전체표면 상부에 형성한다. 이때, 상기 제1저장전극용 도전층(49)은 다결정실리콘층을 이용하여 상기 제1트렌치(47)가 완전히 매립되도록 형성한다. (도 2d 참조)

다음, 상기 제1저장전극용 도전층(49)을 화학적 기계적 연마(chemical mechanical polishing, 이하 CMP 라 함)공정으로 평탄화시켜 박스형 저장전극(51)을 형성하되, 상기 CMP공정은 상기 제1코아절연막(43)을 연마장벽으로 이용하여 실 시된다. (도 2e 참조)

그 다음, 전체표면 상부에 제2코아절연막(53)을 형성한다. 이때, 상기 제2코아절연막(53)은 PE-TEOS막으로 형성된 것이다.

다음, 상기 제2코아절연막(53) 상부에 제2감광막(도시안됨)을 도포한다.

그 다음, 저장전극으로 예정되는 부분을 노출시키는 제2저장전극 마스크(도시안됨)를 이용하여 상기 제2감광막을 노광 및 현상함으로써 제2감광막패턴(55)을 형성한다. 이때, 상기 제2저장전극 마스크는 상기 제1저장전극 마스크가 노출시키는 부분보다 좁은 부분을 노출시킬 수 있도록 설계된 것으로, 중첩 마진을 확보할 수 있도록 형성한 것이다. (도 2f 참조)

다음, 상기 제2감광막패턴(55)을 식각마스크로 상기 제2코아절연막(53)을 식각하여 상기 박스형 저장전극(51)을 노출시키는 제2트렌치(57)를 형성한다. (도 2g 참조)
그 다음, 상기 제2감광막패턴(55)을 제거한다.

삭제

다음, 전체표면 상부에 제2저장전극용 도전층(59)을 소정 두께 형성한다. 이때, 상기 제2저장전극용 도전층(59)은 다결정실리콘층으로 형성된 것이다. (도 2h 참조)

그 다음, 전체표면 상부에 희생절연막(61)을 형성하여 평탄화시킨다. 이때, 상기 희생절연막(61)은 USG(undoped silicate glass)막으로 형성된 것이다.

다음, 상기 희생절연막(61) 및 제2저장전극용 도전층(59)을 CMP공정으로 제거하여 상기 박스형 저장전극(51)에 접속되는 실린더형 저장전극(63)을 형성한다. 이때, 상기 CMP공정은 상기 제2코아절연막(53)을 연마장벽으로 사용하여 실시된다. (도 2i 참조)

그 다음, 상기 실린더형 저장전극(63) 내에 잔류하는 희생절연막(61)을 제거한다. 이때, 상기 제2코아절연막(53) 및 상기 제1코아절연막(43)이 제거된다. (도 2j 참조)

그 후, 상기 박스형 저장전극(51) 및 실린더형 저장전극(63)의 표면에 유전체막(도시안됨) 및 플레이트전극(도시안됨)을 형성하여 캐패시터를 완성한다.

이상에서 설명한 바와 같이 본 발명에 따른 반도체소자의 저장전극 및 그 제조방법은, 박스형 저장전극과 실린더형 저장전극으로 이루어지는 2중 구조의 저장전극을 형성함으로써 단일 구조를 갖는 저장전극에 비해 표면적을 증가시켜 정전용량을 확보할 수 있고, 상기 박스형 저장전극이 구비된 단단한 하부구조로 인하여 저장전극의 리닝(leaning)이나 리프팅(lifting) 현상을 방지할 수 있도록 하여 반도체소자의 고집적화를 용이하게 하는 효과를 제공한다.

Claims (10)

1. 반도체기판 상부에 저장전극 콘택플러그를 구비하는 층간절연막과,

   상기 콘택플러그에 접속되는 박스형 저장전극과,

   상기 박스형 저장전극에 적층되어 구비되는 실린더형 저장전극으로 이루어지는 반도체소자의 저장전극.
2. 반도체기판 상부에 저장전극 콘택플러그가 구비되는 층간절연막을 형성하는 공정과,

   전체표면 상부에 식각방지막과 제1코아절연막을 형성하는 공정과,

   제1저장전극 마스크를 이용한 사진식각공정으로 상기 제1코아절연막과 식각방지막을 식각하여 상기 저장전극 콘택플러그를 노출시키는 제1트렌치를 형성하는 공정과,

   상기 제1트렌치를 매립하는 박스형 저장전극을 형성하는 공정과,

   전체표면 상부에 제2코아절연막을 형성하는 공정과,

   제2저장전극 마스크를 이용한 사진식각공정으로 상기 제2코아절연막을 식각하여 상기 박스형 저장전극을 노출시키는 제2트렌치를 형성하는 공정과,

   상기 박스형 저장전극에 접속되는 실린더형 저장전극을 형성하는 공정을 포함하는 반도체소자의 저장전극 형성방법.
3. 제 2 항에 있어서,

   상기 박스형 저장전극 형성방법은

   상기 제1트렌치를 매립하는 저장전극용 도전층을 형성하는 공정과,

   상기 제1코어절연막을 식각장벽으로 평탄화식각하여 형성하는 공정을 포함하는 것을 특징으로 하는 반도체소자의 저장전극 형성방법.
4. 제 3 항에 있어서,

   상기 평탄화식각공정은 CMP 공정으로 실시한 것을 특징으로 하는 반도체소자의 저장전극 형성방법.
5. 제 2 항에 있어서,

   상기 제2저장전극 마스크는 상기 제1저장전극 마스크보다 작은 크기로 설계된 것을 특징으로 하는 반도체소자의 저장전극 형성방법.
6. 제 2 항에 있어서,

   상기 실린더형 저장전극 형성공정은

   상기 제2트렌치를 포함한 전체표면상부에 소정두께의 저장전극용 도전층을 형성하는 공정과,

   상기 제2트렌치를 매립하는 희생절연막을 전체표면상부에 형성하는 공정과,

   상기 제2코어절연막을 식각장벽으로 하여 상기 희생절연막 및 저장전극용 도전층을 평탄화식각하는 공정을 포함하는 것을 특징으로 하는 반도체소자의 저장전극 형성방법.
7. 제 6 항에 있어서,

   상기 희생절연막은 USG(undoped silicate glass)막으로 형성한 것을 특징으로 하는 반도체소자의 저장전극 형성방법.
8. 제 6 항에 있어서,

   상기 평탄화식각공정은 CMP 공정으로 실시하는 것을 특징으로 하는 반도체소자의 저장전극 형성방법.
9. 제 6 항에 있어서,

   상기 실린더형 저장전극 형성공정후 희생절연막 제거공정을 더 포함하는 것을 특징으로 하는 반도체소자의 저장전극 형성방법.
10. 제 9 항에 있어서,

    상기 희생절연막의 제거 공정시 제1코어절연막 및 제2코어절연막이 제거되는 것을 특징으로 하는 반도체소자의 저장전극 형성방법.

Images