KR100527564B1 - 반도체소자의 캐패시터 형성방법 - Google Patents
반도체소자의 캐패시터 형성방법 Download PDFInfo
- Publication number
- KR100527564B1 KR100527564B1 KR10-2004-0004974A KR20040004974A KR100527564B1 KR 100527564 B1 KR100527564 B1 KR 100527564B1 KR 20040004974 A KR20040004974 A KR 20040004974A KR 100527564 B1 KR100527564 B1 KR 100527564B1
- Authority
- KR
- South Korea
- Prior art keywords
- storage electrode
- layer
- forming
- semiconductor device
- hard mask
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 29
- 239000004065 semiconductor Substances 0.000 title claims abstract description 27
- 239000003990 capacitor Substances 0.000 title abstract description 17
- 239000010410 layer Substances 0.000 claims description 65
- 150000004767 nitrides Chemical class 0.000 claims description 13
- 238000005530 etching Methods 0.000 claims description 11
- 230000004888 barrier function Effects 0.000 claims description 10
- 239000011229 interlayer Substances 0.000 claims description 9
- 239000000758 substrate Substances 0.000 claims description 6
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 4
- 239000005380 borophosphosilicate glass Substances 0.000 claims description 4
- 238000000206 photolithography Methods 0.000 claims description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 3
- 229920005591 polysilicon Polymers 0.000 claims description 3
- 238000000059 patterning Methods 0.000 claims description 2
- 238000004519 manufacturing process Methods 0.000 abstract description 5
- 230000010354 integration Effects 0.000 abstract description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 10
- 239000005360 phosphosilicate glass Substances 0.000 description 3
- 238000002955 isolation Methods 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
- H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 반도체소자의 캐패시터 형성방법에 관한 것으로, 반도체소자의 제조 공정을 단순화시켜 공정시간 및 생산비를 절감을 할 수 있도록 하기 위하여, 저장전극 콘택영역을 형성하고 후속 공정으로 상기 콘택영역이 하부에 형성되는 저장전극 영역을 형성한 다음, 한번 저장전극 콘택플러그 및 저장전극을 형성할 수 있도록 함으로써 공정을 단순화시키고 그에 따른 생산비를 절감할 수 있어 반도체소자의 생산성, 특성 및 신뢰성을 향상시키고 그에 따른 반도체소자의 고집적화를 가능하게 하는 기술이다.
Description
본 발명은 반도체소자의 캐패시터 형성방법에 관한 것으로, 특히 반도체소자의 제조공정을 단순화시켜 공정시간 및 단가를 감소시키고 그에 따른 반도체소자의 생산성을 향상시킬 수 있도록 하는 기술에 관한 것이다.
반도체소자가 고집적화되어 셀 크기가 감소됨에 따라 저장전극의 표면적에 비례하는 정전용량을 충분히 확보하기가 어려워지고 있다.
특히, 단위 셀이 하나의 모스 트랜지스터와 캐패시터로 구성되는 디램 소자는 칩에서 많은 면적을 차지하는 캐패시터의 정전용량을 크게 하면서, 면적을 줄이는 것이 디램 소자의 고집적화에 중요한 요인이 된다.
그래서, ( Eo × Er × A ) / T ( 단, 상기 Eo 는 진공유전율, 상기 Er 은 유전막의 유전율, 상기 A 는 캐패시터의 면적 그리고 상기 T 는 유전막의 두께 ) 로 표시되는 캐패시터의 정전용량을 증가시키기 위하여, 하부전극인 저장전극의 표면적을 증가시켜 캐패시터를 형성하거나, 유전체막의 두께를 감소시켜 캐패시터를 형성하였다.
도 1 은 종래기술에 따른 반도체소자의 캐패시터 형성방법을 도시한 단면도이다.
먼저, 반도체기판(11)에 활성영역을 정의하는 소자분리막(13)을 형성한다.
상기 반도체기판(11) 상에 게이트전극(도시안됨) 및 랜딩플러그(17)가 형성된 하부절연층(15)을 형성한다.
상기 하부절연층(15) 상에 비트라인(19)이 형성된 층간절연막(21)을 형성한다.
저장전극 콘택마스크를 이용한 사진식각공정으로 상기 랜딩 플러그(17)를 노출시키는 저장전극 콘택홀(23)을 형성하고 이를 매립하는 저장전극 콘택플러그(24)를 형성한다.
그 다음, 전체표면상부에 식각장벽층(25) 및 저장전극용 산화막(27)을 형성한다.
저장전극 마스크(도시안됨)를 이용한 사진식각공정으로 상기 저장전극용 산화막(27) 및 식각장벽층(25)을 식각하여 저장전극 영역(29)을 형성한다.
상기 저장전극 영역(29)을 포함한 전체표면상부에 저장전극용 도전층(31)을 일정두께 형성한다.
후속 공정으로 상기 저장전극 영역(29) 내에만 저장전극용 도전층을 남기고 상기 저장전극용 산화막(27)을 식각하여 저장전극을 형성한다.
상기한 바와 같이 종래기술에 따른 반도체소자의 캐패시터 형성방법은, 반도체소자의 제조 공정이 복잡하고 그에 따른 소자의 특성 열화가 발생될 수 있어 반도체소자의 생산성, 특성 및 신뢰성을 저하시키고 그에 따른 반도체소자의 고집적화를 어렵게 하는 문제점이 있다.
본 발명은 상기한 종래기술에 따른 문제점을 해결하기 위하여, 저장전극 콘택플러그와 저장전극을 동시에 형성할 수 있도록 하는 공정으로 공정을 단순화시키고 그에 따른 소자의 특성 열화를 방지할 수 있도록 함으로써 반도체소자의 생산성, 특성 및 신뢰성을 향상시킬 수 있도록 하는 반도체소자의 캐패시터 형성방법을 제공하는데 그 목적이 있다.
이상의 목적을 달성하기 위해 본 발명에 따른 반도체소자의 캐패시터 형성방법은,
저장전극 콘택플러그가 형성된 하부절연층을 반도체기판 상에 형성하는 공정과,
상기 하부절연층 상에 층간절연막 및 식각장벽층을 형성하는 공정과,
저장전극 콘택마스크를 이용하여 상기 식각장벽층 및 층간절연막을 식각하는 공정과,
전체표면상부에 질화막을 일정두께 형성하고 그 상부에 저장전극용 산화막 및 하드마스크층을 형성하는 공정과,
저장전극 마스크를 이용한 사진식각공정으로 상기 하드마스크층을 패터닝하는 공정과,
상기 하드마스크층을 마스크로 하여 저장전극용 산화막을 식각하여 저부에 저장전극 콘택영역이 구비되는 저장전극 영역을 형성하는 공정과,
상기 하드마스크층을 제거하고 상기 질화막을 이방성식각하여 저장전극 콘택플러그를 노출시키는 콘택영역을 형성하는 공정과,
상기 저장전극 영역에 저장전극용 도전층을 형성하는 공정을 포함하는 것과,
상기 층간절연막은 PSG ( phospho silicate glass ), BPSG ( boro phospho silicate glass ), SOG ( spin on glass ), TEOS ( tetra-ethyl-ortho-silicate ), HTO ( high temperature oxide ) 및 이들의 조합으로 이루어지는 군에서 선택된 임의의 한가지로 형성하는 것과,
상기 식각장벽층은 질화막으로 형성하는 것과,
상기 하드마스크층은 폴리실리콘층으로 형성하는 것을 특징으로 한다.
이하, 첨부된 도면을 참고로 하여 본 발명을 상세히 설명하기로 한다.
도 2a 내지 도 2h 는 본 발명의 실시예에 따른 반도체소자의 캐패시터 형성방법을 도시한 단면도이다.
도 2a 를 참조하면, 반도체기판(41) 상부에 저장전극 콘택플러그(45)를 포함한 소정의 하부구조물(도시안됨)이 구비되는 하부절연층(43)을 형성한다.
전체표면상부에 층간절연막인 제1산화막(47) 및 식각장벽층인 제1질화막(49)을 적층하여 형성한다.
도 2b 를 참조하면, 상기 제1질화막(49) 상부에 제1감광막패턴(51)을 형성한다.
이때, 상기 제1감광막패턴(51)은 저장전극 콘택마스크(도시안됨)를 이용한 노광 및 현상 공정으로 형성한다.
도 2c를 참조하면, 상기 제1감광막패턴(51)을 마스크로 하여 상기 제1질화막(49) 및 제1산화막(47)을 식각하여 상기 저장전극 콘택플러그(45)를 노출시킨다.
상기 제1감광막패턴(51)을 제거하고,
전체표면상부에 일정두께의 제2질화막(53)을 형성한다.
도 2d를 참조하면, 전체표면상부를 평탄화시키는 저장전극용의 제2산화막(55)과 제3산화막(57)을 적층한다.
이때, 상기 제2산화막(55)은 유동성이 우수한 산화물질인 PSG, BPSG, SOG 및 이들의 조합으로 이루어지는 군에서 선택된 임의의 한가지로 형성한다. 상기 제3산화막(57)은 TEOS, HTO 및 이들의 조합으로 이루어지는 군에서 선택된 임의의 한가지로 형성한다.
그 다음, 상기 제3산화막(57) 상부에 하드마스크층(59)을 형성한다. 이때, 상기 하드마스크층(59)은 폴리실리콘층으로 형성한다.
상기 하드마스크층(59) 상부에 제2감광막패턴(61)을 형성한다. 이때, 상기 제2감광막패턴(61)은 저장전극 마스크(도시안됨)를 이용한 노광 및 현상공정으로 형성한 것이다.
도 2e를 참조하면, 상기 제2감광막패턴(61)을 마스크로 하여 상기 하드마스크층(59)을 식각한다. 이때, 상기 제2감광막패턴(61)이 모두 제거되며, 상기 제2감광막패턴(61)이 남는 경우는 이를 제거하지 않고 후속 식각공정에 계속 사용한다.
도 2f를 참조하면, 상기 하드마스크층(59)을 마스크로 하여 상기 제3산화막(59) 및 제2산화막(57)을 식각함으로써 저부에 콘택영역이 확보된 저장전극 영역(63)을 형성한다.
도 2g를 참조하면, 상기 하드마스크층(59)을 제거하고, 상기 제2질화막(53)을 식각하여 상기 저장전극 콘택플러그(45)를 노출시키는 저장전극 콘택홀(63)을 형성한다.
도 2h 를 참조하면, 상기 저장전극 콘택홀(65) 및 저장전극 영역(63)을 포함한 전체표면상부에 저장전극용 도전층(67)을 일정두께 형성한다.
후속 공정으로, 상기 저장전극 콘택홀(65) 및 저장전극 영역(63)에 형성되는 저장전극(도시안됨)을 상기 저장전극용 도전층(67)으로 형성한다.
그리고, 상기 저장전극의 표면에 유전체막(도시안됨) 및 플레이트전극(도시안됨)을 형성하여 반도체소자의 고집적화에 충분한 정전용량을 확보할 수 있는 캐패시터를 형성한다.
이상에서 설명한 바와 같이 본 발명에 따른 반도체소자의 캐패시터 형성방법은, 저장전극 콘택마스크 공정을 이용하여 미리 저장전극 콘택홀을 형성하고 후속공정에서 한번에 저장전극 영역 및 저장전극 콘택플러그를 형성하여 반도체소자의 공정을 단순화시키고 그에 따른 반도체소자의 생산성, 특성 및 신뢰성을 향상시킬 수 있는 효과를 제공한다.
도 1 은 종래기술에 따라 형성된 반도체소자의 저장전극을 도시한 단면도.
도 2a 내지 도 2h 는 본 발명의 실시예에 반도체소자의 캐패시터 형성방법을 도시한 단면도.
< 도면의 주요 부분에 대한 부호의 설명 >
11,41 : 반도체기판 13 : 소자분리막
15,43 : 하부절연층 17,45 : 저장전극 콘택플러그
19 : 비트라인 21 : 층간절연막
23,65 : 저장전극 콘택홀 24 : 저장전극 콘택플러그
25 : 식각장벽층 27 : 저장전극용 산화막
29,63 : 저장전극 영역 31,67 : 저장전극용 도전층
47 : 제1산화막 49 : 제1질화막
51 : 제1감광막패턴 53 : 제2질화막
55 : 제2산화막 57 : 제3산화막
59 : 하드마스크층 61 : 제2감광막패턴
Claims (4)
- 저장전극 콘택플러그가 형성된 하부절연층을 반도체기판 상에 형성하는 공정과,상기 하부절연층 상에 층간절연막 및 식각장벽층을 형성하는 공정과,저장전극 콘택마스크를 이용하여 상기 식각장벽층 및 층간절연막을 식각하는 공정과,전체표면상부에 질화막을 일정두께 형성하고 그 상부에 저장전극용 산화막 및 하드마스크층을 형성하는 공정과,저장전극 마스크를 이용한 사진식각공정으로 상기 하드마스크층을 패터닝하는 공정과,상기 하드마스크층을 마스크로 하여 저장전극용 산화막을 식각하여 저부에 저장전극 콘택영역이 구비되는 저장전극 영역을 형성하는 공정과,상기 하드마스크층을 제거하고 상기 질화막을 이방성식각하여 저장전극 콘택플러그를 노출시키는 콘택영역을 형성하는 공정과,상기 저장전극 영역에 저장전극용 도전층을 형성하는 공정을 포함하는 것을 특징으로 하는 반도체소자의 캐패시터 형성방법.
- 제 1 항에 있어서,상기 층간절연막은 PSG, BPSG, SOG, TEOS, HTO 및 이들의 조합으로 이루어지는 군에서 선택된 임의의 한가지로 형성하는 것을 특징으로 하는 반도체소자의 캐패시터 형성방법.
- 제 1 항에 있어서,상기 식각장벽층은 질화막으로 형성하는 것을 특징으로 하는 반도체소자의 캐패시터 형성방법.
- 제 1 항에 있어서,상기 하드마스크층은 폴리실리콘층으로 형성하는 것을 특징으로 하는 반도체소자의 캐패시터 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2004-0004974A KR100527564B1 (ko) | 2004-01-27 | 2004-01-27 | 반도체소자의 캐패시터 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2004-0004974A KR100527564B1 (ko) | 2004-01-27 | 2004-01-27 | 반도체소자의 캐패시터 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050077356A KR20050077356A (ko) | 2005-08-02 |
| KR100527564B1 true KR100527564B1 (ko) | 2005-11-09 |
Family
ID=37264864
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2004-0004974A KR100527564B1 (ko) | 2004-01-27 | 2004-01-27 | 반도체소자의 캐패시터 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100527564B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103489831A (zh) * | 2012-06-11 | 2014-01-01 | 爱思开海力士有限公司 | 具有多层式存储节点的半导体器件及其制造方法 |
-
2004
- 2004-01-27 KR KR10-2004-0004974A patent/KR100527564B1/ko not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103489831A (zh) * | 2012-06-11 | 2014-01-01 | 爱思开海力士有限公司 | 具有多层式存储节点的半导体器件及其制造方法 |
| CN103489831B (zh) * | 2012-06-11 | 2017-09-22 | 爱思开海力士有限公司 | 具有多层式存储节点的半导体器件及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20050077356A (ko) | 2005-08-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6348411B1 (en) | Method of making a contact structure | |
| KR100378200B1 (ko) | 반도체 소자의 콘택 플러그 형성방법 | |
| KR100527564B1 (ko) | 반도체소자의 캐패시터 형성방법 | |
| KR100457161B1 (ko) | 반도체소자의 저장전극 형성방법 | |
| KR100764336B1 (ko) | 반도체소자의 저장전극 및 그 제조방법 | |
| KR100391846B1 (ko) | 반도체 장치의 캐퍼시터 및 그 형성 방법 | |
| KR20010048350A (ko) | 반도체 장치 제조 방법 | |
| KR100429008B1 (ko) | 반도체 장치의 콘택 홀 형성 방법 | |
| KR0166495B1 (ko) | 반도체소자의 저장전극 제조방법 | |
| KR0166029B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR0166491B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR0159018B1 (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR20010061085A (ko) | 반도체소자의 캐패시터 형성방법 | |
| KR20040060317A (ko) | 반도체소자의 저장전극 형성방법 | |
| KR0166031B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR100576467B1 (ko) | 반도체소자의 캐패시터 형성방법 | |
| KR20050066189A (ko) | 반도체소자의 캐패시터 형성방법 | |
| KR19990055805A (ko) | 반도체 소자의 캐패시터 형성방법 | |
| KR20050010252A (ko) | 반도체소자의 형성방법 | |
| KR19990003042A (ko) | 반도체 소자의 캐패시터 형성방법 | |
| KR20030058643A (ko) | 반도체소자의 캐패시터 형성방법 | |
| KR19990004612A (ko) | 반도체 소자의 캐패시터 형성방법 | |
| KR20050073635A (ko) | 반도체소자의 콘택 형성방법 | |
| KR19990055753A (ko) | 반도체 소자의 캐패시터 형성방법 | |
| KR20020055144A (ko) | 반도체 소자의 캐패시터 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20101025 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |