KR19990055753A - 반도체 소자의 캐패시터 형성방법 - Google Patents

반도체 소자의 캐패시터 형성방법 Download PDF

Info

Publication number
KR19990055753A
KR19990055753A KR1019970075708A KR19970075708A KR19990055753A KR 19990055753 A KR19990055753 A KR 19990055753A KR 1019970075708 A KR1019970075708 A KR 1019970075708A KR 19970075708 A KR19970075708 A KR 19970075708A KR 19990055753 A KR19990055753 A KR 19990055753A
Authority
KR
South Korea
Prior art keywords
forming
insulating film
interlayer insulating
contact hole
semiconductor substrate
Prior art date
Application number
KR1019970075708A
Other languages
English (en)
Other versions
KR100305401B1 (ko
Inventor
황치선
김현곤
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019970075708A priority Critical patent/KR100305401B1/ko
Publication of KR19990055753A publication Critical patent/KR19990055753A/ko
Application granted granted Critical
Publication of KR100305401B1 publication Critical patent/KR100305401B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 반도체소자의 캐패시터 형성방법에 관한 것으로, 반도체기판 상부에 게이트전극을 형성하고 상기 게이트전극 상부에 제1층간절연막을 형성한 다음, 상기 제1평탄화절연막을 형성하고 상기 제1평탄화절연막 상부에 비트라인을 형성한 다음, 상기 비트라인 상부에 제2층간절연막을 형성하고 상기 제2층간절연막 상부에 제2평탄화절연막을 형성한 다음, 상기 반도체기판을 노출시키는 비아콘택 콘택홀을 형성하되, 자기정렬적으로 형성하고 상기 콘택홀을 포함한 전체표면상부에 저장전극용 도전체를 형성한 다음, 상기 콘택홀을 매립하는 식각장벽층을 형성하고 상기 식각장벽층과 제2층간절연막을 제거하는 공정으로 자기정렬적인 콘택공정을 이용하여 공정을 단순화시키고 그에 따른 반도체소자의 특성 및 신뢰성을 향상시킬 수 있는 기술이다.

Description

반도체소자의 캐패시터 형성방법
본 발명은 반도체소자의 캐패시터 형성방법에 관한 것으로, 특히 반도체소자의 고집적화에 충분한 정전용량을 확보할 수 있는 캐패시터를 형성하는 기술에 관한 것이다.
반도체소자가 고집적화되어 셀 크기가 감소됨에따라 저장전극의 표면적에 비례하는 정전용량을 충분히 확보하기가 어려워지고 있다.
특히, 단위셀이 하나의 모스 트랜지스터와 캐패시터로 구성되는 디램 소자는 칩에서 많은 면적을 차지하는 캐패시터의 정전용량을 크게하면서, 면적을 줄이는 것이 디램 소자의 고집적화에 중요한 요인이 된다.
그래서, ( εo × εr × A ) / T ( 단, 상기 εo 는 진공유전율, 상기 εr 은 유전막의 유전율, 상기 A 는 캐패시터의 면적 그리고 상기 T 는 유전막의 두께 ) 로 표시되는 캐패시터의 정전용량 C 를 증가시키기 위하여, 유전상수가 높은 물질을 유전체막으로 사용하거나, 유전체막을 얇게 형성하거나 또는 저장전극의 표면적을 증가시키는 등의 방법을 사용하였다.
그러나, 이러한 방법들은 모두 각각의 단점을 가지고 있다.
도시되진 않았으나 종래기술에 따른 반도체소자의 실린더형 저장전극 형성방법을 설명하면 다음과 같다.
먼저, 반도체기판 상부에 하부절연층을 형성한다. 이때, 상기 하부절연층은 소자분리절연막, 게이트산화막, 게이트전극(도시안됨) 또는 비트라인(도시안됨)이 형성하고, 비.피.에스.지. ( BPSG : Boro Phospho Silicate Glass, 이하에서 BPSG 라 함 ) 와 같이 플로우가 잘되는 절연물질로 형성한다. 그 다음에, 콘택마스크(도시안됨)를 이용한 식각공정으로 상기 반도체기판의 예정된 부분, 즉 불순물 확산영역을 노출시키는 콘택홀을 형성한다.
그리고, 상기 콘택홀을 통하여 상기 반도체기판의 예정된 부분에 접속되는 제1다결정실리콘막을 소정두께 형성한다. 그리고, 그 상부에 희생산화막(도시안됨)을 소정두께 형성한다.
그 다음에, 저장전극마스크(도시안됨)를 이용한 식각공정으로 상기 희생산화막과 제1다결정실리콘막을 순차적으로 식각한다. 이때, 상기 식각공정은 하부절연층을 식각장벽으로 하여 실시한다.
그리고, 전체표면상부에 제2다결정실리콘막을 소정두께 형성하고 이를 이방성식각하여 상기 희생산화막과 제1다결정실리콘막의 측벽에 제2다결정실리콘막 스페이서를 형성한다.
그리고, 상기 희생산화막을 제거하여 실린더형 저장전극을 형성한다.
이상에서 설명한 바와같이 종래기술에 따른 반도체소자의 캐패시터 형성방법은, 반도체소자의 고집적화에 충분한 정전용량을 갖는 캐패시터를 형성할 수는 있었으나 공정단계가 너무 많아 그에 따른 반도체소자의 특성 및 신뢰성을 저하시키고 반도체소자의 생산성을 저하시키는 문제점이 있다.
본 발명은 상기한 바와같이 종래기술에 따른 문제점을 해결하기 위하여, 자기정렬적인 공정으로 저장전극 콘택홀을 형성하되, 고집적화에 충분한 정전용량을 갖는 캐패시터를 형성할 수 있는 반도체소자의 캐패시터 형성방법을 제공하는데 그 목적이 있다.
도 1 은 워드라인, 비트라인 및 캐패시터의 구조를 도시한 평면도.
도 2a 내지 도 2e 는 본 발명의 제1실시예에 따른 반도체소자의 캐패시터 형성방법을 도시한 단면도.
도 3a 내지 도 3d 는 본 발명의 제2실시예에 따른 반도체소자의 캐패시터 형성방법을 도시한 단면도.
< 도면의 주요부분에 대한 부호의 설명 >
11 : 반도체기판 13 : 제1도전체
15 : 제1 마스크 산화막 17 : 제1층간절연막
19 : 제1 평탄화절연막 21 : 제2도전체
23 : 제2 마스크 산화막 25 : 제2층간절연막
27 : 제2 평탄화절연막 29 : 감광막패턴
31,41 : 저장전극 콘택홀 33,43 : 제3도전체
35 : 식각장벽층
이상의 목적을 달성하기 위해 본 발명에 따른 반도체소자의 캐패시터 형성방법은,
반도체기판 상부에 게이트전극을 형성하는 공정과,
상기 게이트전극 상부에 제1층간절연막을 형성하는 공정과,
상기 제1층간절연막 상부에 제1평탄화절연막을 형성하는 공정과,
상기 제1평탄화절연막 상부에 비트라인을 형성하는 공정과,
상기 비트라인 상부에 제2층간절연막을 형성하는 공정과,
상기 제2층간절연막 상부에 제2평탄화절연막을 형성하는 공정과,
상기 반도체기판을 노출시키는 비아콘택 콘택홀을 형성하되, 자기정렬적으로 형성하는 공정과,
상기 콘택홀을 포함한 전체표면상부에 저장전극용 도전체를 형성하는 공정과,
상기 콘택홀을 매립하는 식각장벽층을 형성하는 공정과,
상기 식각장벽층과 제2층간절연막을 제거하는 공정을 포함하는 것을 제1특징으로한다.
또한, 이상의 목적을 달성하기 위해 본 발명에 따른 반도체소자의 캐패시터 형성방법은,
반도체기판 상부에 게이트전극을 형성하는 공정과,
상기 게이트전극 상부에 제1층간절연막을 형성하는 공정과,
상기 제1층간절연막 상부에 제1평탄화절연막을 형성하는 공정과,
상기 제1평탄화절연막 상부에 비트라인을 형성하는 공정과,
상기 비트라인 상부에 제2층간절연막을 형성하는 공정과,
상기 제2층간절연막 상부에 제2평탄화절연막을 형성하는 공정과,
상기 반도체기판을 노출시키는 비아콘택 콘택홀을 자기정렬적으로 형성하되, 상기 제1평탄화절연막의 식각공정은 경사식각공정으로 실시하는 공정과,
상기 경사식각된 부분을 매립하는 저장전극용 도전체를 전체표면상부에 형성하는 공정과,
상기 저장전극용 도전체를 일정두께 식각하여 상기 콘택홀의 측벽과 하부에 형성하는 공정과,
상기 제2평탄화절연막을 제거하는 공정을 포함하는 것을 제2특징으로한다.
이하, 첨부된 도면을 참고로 하여 본 발명을 상세히 설명하기로 한다.
도 1 은 워드라인(100), 비트라인(200) 및 캐패시터(300)의 배열상태를 도시한 평면도이다.
도 2a 내지 도 2e 는 본 발명의 제1실시예에 따른 반도체소자의 캐패시터 형성방법을 도시한 단면도로서, 좌측은 ⓐ-ⓐ 절단면을 따라 도시한 것이고, 우측은 ⓑ-ⓑ 절단면을 따라 도시한 것이다.
먼저, 반도체기판(11)에 소자분리막(도시안됨)을 형성하고, 제1도전층(13)과 제1마스크 산화막(15)의 적층구조로 게이트전극을 형성한다.
그리고, 전체표면상부에 제1층간절연막(17)을 형성한다. 이때, 상기 제1층간절연막(17)은 질화막으로 형성한다. 그리고, 상기 제1층간절연막(17)은 BPSG 와 같이 유동성이 우수한 절연물질로 형성한다.
전체표면상부에 제1평탄화절연막(19)을 형성한다. 그리고, 상기 제1평탄화절연막(19) 상부에 상기 반도체기판에 접속되는 비트라인을 형성한다. 이때, 상기 비트라인은 제2도전체(21)과 제2마스크 산화막(23)의 적층구조로 구비된다.
그리고, 전체표면상부에 제2층간절연막(21)을 형성한다. 이때, 상기 제2층간절연막(21)은 질화막으로 형성된다.
그 다음에, 전체표면상부를 평탄화시키는 제2평탄화절연막(27)을 형성한다. 이때, 상기 제2평탄화절연막(27)은 BPSG 와 같이 플로우가 잘되는 절연물질로 형성된 것이다.
그리고, 상기 제2평탄화절연막(27) 상부에 감광막패턴(29)을 형성한다. 이때, 상기 감광막패턴(29)은 저장전극마스크(도시안됨)를 이용한 노광 및 현상공정으로 형성한다. (도 2a)
그 다음에, 상기 감광막패턴(29)을 마스크로하여 상기 반도체기판(11)을 노출시키는 저장전극 콘택홀(31)을 형성한다. 이때, 상기 저장전극 콘택홀(31) 형성공정은 자기정렬적인 콘택공정 ( selg align contact, SAC ) 으로 형성한다. (도 2b)
그리고, 상기 감광막패턴(29)을 제거한다. 그리고, 전체표면상부를 제3도전체(33)를 일정두께 형성한다.
그 다음에, 전체표면상부에 식각장벽층(35)을 형성한다. 이때, 상기 식각장벽층(35)은 상기 저장전극 콘택홀(31)을 매립한다. (도 2c)
그리고, 상기 식각장벽층(35)과 제3도전체(33)을 평탄화식각하여 상기 제2평탄화절연막(27)을 형성한다. (도 2d)
그 다음에, 상기 식각장벽층(35)과 제2평탄화절연막(27)을 제거하여 실린더형 저장전극을 형성한다. (도 2e)
도 3a 내지 도 3d 는 본 발명의 제2실시예에 따른 반도체소자의 캐패시터 형성방법을 도시한 단면도로서, 제1실시예의 도 2a 공정에 이어서 도시한 것이다. 이때, 좌측은 ⓐ-ⓐ 절단면을 따라 도시한 것이고, 우측은 ⓑ-ⓑ 절단면을 따라 도시한 것이다.
먼저, 상기 감광막패턴(29)을 마스크로하여 상기 제1평탄화절연막(19)을 노출시킬때까지 자기정렬적인 식각공정을 실시하고, 상기 제1평탄화절연막(19) 식각공정시 경사식각공정을 실시하여 저장전극 콘택홀(41)을 형성한다. 이때, 상기 경사식각공정 역시 자기정렬적인 식각공정으로 실시된다. (도 3a)
그리고, 상기 게이트전극 상측까지 제3도전체(43)로 매립시켜 형성한다. 그리고, 상기 제3도전체(43)를 이방성식각하여 상기 콘택홀(41)의 측벽과 저부에만 형성한다. (도 3b, 도 3c)
그 다음에, 상기 제2평탄화절연막(27)을 제거하여 저장전극을 형성한다. (도 3d)
이상에서 설명한 바와같이 본 발명에 따른 반도체소자의 캐패시터 형성방법은, 자기정렬적인 공정으로 저장전극을 형성하여 공정을 단순화시킴으로써 반도체소자의 특성 및 신뢰성을 향상시킬 수 있는 효과가 있다.

Claims (7)

  1. 반도체기판 상부에 게이트전극을 형성하는 공정과,
    상기 게이트전극 상부에 제1층간절연막을 형성하는 공정과,
    상기 제1층간절연막 상부에 제1평탄화절연막을 형성하는 공정과,
    상기 제1평탄화절연막 상부에 비트라인을 형성하는 공정과,
    상기 비트라인 상부에 제2층간절연막을 형성하는 공정과,
    상기 제2층간절연막 상부에 제2평탄화절연막을 형성하는 공정과,
    상기 반도체기판을 노출시키는 비아콘택 콘택홀을 형성하되, 자기정렬적으로 형성하는 공정과,
    상기 콘택홀을 포함한 전체표면상부에 저장전극용 도전체를 형성하는 공정과,
    상기 콘택홀을 매립하는 식각장벽층을 형성하는 공정과,
    상기 식각장벽층과 제2층간절연막을 제거하는 공정을 포함하는 반도체소자의 캐패시터 형성방법.
  2. 제 1 항에 있어서,
    상기 제1,2층간절연막은 질화막으로 형성되는 것을 특징으로하는 반도체소자의 캐패시터 형성방법.
  3. 제 1 항에 있어서,
    상기 제1,2평탄화절연막은 BPSG 절연막과 같이 유동성이 우수한 절연물질로 형성하는 것을 특징으로하는 반도체소자의 캐패시터 형성방법.
  4. 반도체기판 상부에 게이트전극을 형성하는 공정과,
    상기 게이트전극 상부에 제1층간절연막을 형성하는 공정과,
    상기 제1층간절연막 상부에 제1평탄화절연막을 형성하는 공정과,
    상기 제1평탄화절연막 상부에 비트라인을 형성하는 공정과,
    상기 비트라인 상부에 제2층간절연막을 형성하는 공정과,
    상기 제2층간절연막 상부에 제2평탄화절연막을 형성하는 공정과,
    상기 반도체기판을 노출시키는 비아콘택 콘택홀을 자기정렬적으로 형성하되, 상기 제1평탄화절연막의 식각공정은 경사식각공정으로 실시하는 공정과,
    상기 경사식각된 부분을 매립하는 저장전극용 도전체를 전체표면상부에 형성하는 공정과,
    상기 저장전극용 도전체를 일정두께 식각하여 상기 콘택홀의 측벽과 하부에 형성하는 공정과,
    상기 제2평탄화절연막을 제거하는 공정을 포함하는 반도체소자의 캐패시터 형성방법.
  5. 제 4 항에 있어서,
    상기 제1,2층간절연막은 질화막으로 형성되는 것을 특징으로하는 반도체소자의 캐패시터 형성방법.
  6. 제 4 항에 있어서,
    상기 제1,2평탄화절연막은 BPSG 절연막과 같이 유동성이 우수한 절연물질로 형성하는 것을 특징으로하는 반도체소자의 캐패시터 형성방법.
  7. 제 4 항에 있어서,
    상기 저장전극용 도전체 식각공정은 상기 제2평탄화절연막을 식각장벽으로 하여 실시하는 것을 특징으로 하는 반도체소자의 캐패시터 형성방법.
KR1019970075708A 1997-12-27 1997-12-27 반도체소자의캐패시터형성방법 KR100305401B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970075708A KR100305401B1 (ko) 1997-12-27 1997-12-27 반도체소자의캐패시터형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970075708A KR100305401B1 (ko) 1997-12-27 1997-12-27 반도체소자의캐패시터형성방법

Publications (2)

Publication Number Publication Date
KR19990055753A true KR19990055753A (ko) 1999-07-15
KR100305401B1 KR100305401B1 (ko) 2001-11-30

Family

ID=37530052

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970075708A KR100305401B1 (ko) 1997-12-27 1997-12-27 반도체소자의캐패시터형성방법

Country Status (1)

Country Link
KR (1) KR100305401B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100359163B1 (ko) * 1999-12-31 2002-10-31 주식회사 하이닉스반도체 반도체소자의 캐패시터 형성방법

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3571088B2 (ja) * 1994-10-25 2004-09-29 沖電気工業株式会社 Ｄｒａｍセルコンタクトの構造及びその形成方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100359163B1 (ko) * 1999-12-31 2002-10-31 주식회사 하이닉스반도체 반도체소자의 캐패시터 형성방법

Also Published As

Publication number Publication date
KR100305401B1 (ko) 2001-11-30

Similar Documents

Publication Publication Date Title
US6403996B1 (en) Semiconductor memory device using double layered capping pattern and semiconductor memory device formed thereby
KR100284535B1 (ko) 반도체장치의자기정렬콘택형성방법
KR20000015029A (ko) 반도체 메모리 장치의 콘택 형성 방법
KR100261329B1 (ko) 반도체소자의 제조방법
KR100457161B1 (ko) 반도체소자의 저장전극 형성방법
KR100346450B1 (ko) 반도체소자의 캐패시터 형성방법
KR19990055753A (ko) 반도체 소자의 캐패시터 형성방법
KR100487915B1 (ko) 반도체소자의캐패시터형성방법
KR100764336B1 (ko) 반도체소자의 저장전극 및 그 제조방법
KR100319166B1 (ko) 반도체소자의 금속배선 형성방법
KR100682166B1 (ko) 반도체 소자의 제조방법
KR100333541B1 (ko) 반도체소자의제조방법
KR100513364B1 (ko) 반도체소자의 캐패시터 형성방법
JPH10209402A (ja) 半導体素子及びその製造方法
KR0166491B1 (ko) 반도체 소자의 캐패시터 제조방법
KR20010011640A (ko) 반도체 장치의 플러그폴리 형성방법
KR20040033963A (ko) 셀프얼라인된 스토리지 노드를 구비한 반도체 장치의제조방법
KR100431819B1 (ko) 반도체소자의 캐패시터 형성방법
KR0159020B1 (ko) 반도체 소자의 저장전극 형성방법
KR0166031B1 (ko) 반도체 소자의 캐패시터 제조방법
KR0166030B1 (ko) 반도체 소자의 캐패시터 제조방법
KR100527564B1 (ko) 반도체소자의 캐패시터 형성방법
KR100576467B1 (ko) 반도체소자의 캐패시터 형성방법
KR100637688B1 (ko) 반도체소자의 캐패시터 형성방법
KR100609535B1 (ko) 반도체소자의 캐패시터 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100624

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee