KR20040033963A - 셀프얼라인된 스토리지 노드를 구비한 반도체 장치의제조방법 - Google Patents

셀프얼라인된 스토리지 노드를 구비한 반도체 장치의제조방법 Download PDF

Info

Publication number
KR20040033963A
KR20040033963A KR1020020063266A KR20020063266A KR20040033963A KR 20040033963 A KR20040033963 A KR 20040033963A KR 1020020063266 A KR1020020063266 A KR 1020020063266A KR 20020063266 A KR20020063266 A KR 20020063266A KR 20040033963 A KR20040033963 A KR 20040033963A
Authority
KR
South Korea
Prior art keywords
insulating layer
storage node
etching
layer
etching mask
Prior art date
Application number
KR1020020063266A
Other languages
English (en)
Other versions
KR100735015B1 (ko
Inventor
윤재만
이윤재
이상현
김욱제
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020020063266A priority Critical patent/KR100735015B1/ko
Priority to US10/688,079 priority patent/US6838341B2/en
Publication of KR20040033963A publication Critical patent/KR20040033963A/ko
Application granted granted Critical
Publication of KR100735015B1 publication Critical patent/KR100735015B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line

Abstract

본 발명은 스토리지 노드콘택과의 정렬마진을 향상시키고 정전용량을 증가시킬 수 있는 셀프얼라인된 스토리지 노드를 구비한 반도체 장치 및 그의 제조방법에 관한 것이다.
본 발명의 반도체 장치의 제조방법은 콘택패드를 구비한 반도체 기판을 제공하는 단계와; 상기 콘택패드를 노출시키는 스토리지 노드콘택을 구비하며, 상, 하부 층간 절연막과 이들사이에 개재되어 상기 스토리지 노드콘택내에 돌출되는 식각정지막의 적층구조를 갖는 제1절연막을 형성하는 단계와; 기판전면에 스토리지노드용 제1도전막을 형성하는 단계와; 상기 스토리지 노드콘택에 대응하는 부분의 표면이 함몰되도록 제2절연막을 형성하는 단계와; 상기 제2절연막의 함몰된 부분에 식각 마스크층을 형성하는 단계와; 상기 식각 마스크층을 이용하여 제2절연막을 식각하는 단계와; 기판전면에 스토리지노드용 제2도전막을 형성하는 단계와; 상기 제1 및 제2도전막을 식각하여 노드분리시키는 단계와; 상기 식각마스크층, 제2절연막 및 상부 층간 절연막을 제거하는 단계로 이루어진다.

Description

셀프얼라인된 스토리지 노드를 구비한 반도체 장치의 제조방법{Method for fabricating semiconductor device with self-aligned storage node}
본 발명은 반도체 장치의 제조방법에 관한 것으로서, 보다 구체적으로는 스토리지 노드콘택과의 정렬마진을 향상시키고, 정전용량을 향상시킬 수 있는 셀프얼라인된 스토리지 노드를 형성하는 방법에 관한 것이다.
고집적화 및 미세화에 따라 반도체 메모리장치의 크기가 축소되고, 소자의 크기축소에 따라 캐패시터의 스토리지노드를 형성하기 위한 노광공정시 스토리지 노드콘택과 정렬마진문제와 단위캐패시터의 면적감소에 따른 캐패시턴스확보문제가 크게 대두되고 있다.
도 1a 내지 도 1d는 종래의 OCS(one cylider storage) 구조의 캐패시터를 구비한 반도체 장치의 제조방법을 설명하기 위한 공정단면도를 도시한 것이다.
도 1a를 참조하면, 반도체 기판(100)상에 게이트(도면상에는 도시되지 않음)를 형성한 다음 기판전면에 제1층간 절연막(110)을 형성하고, 상기 제1층간 절연막(110)을 식각하여 반도체 기판(100)에 형성된 소정도전형을 갖는 불순물영역(도면상에는 도시되지 않음)을 노출시키는 셀프얼라인콘택(SAC, self-aligned contact) (115)을 형성한다.
이어서, 상기 SAC 콘택(115)을 포함한 기판전면에 콘택패드용 도전성물질, 예를 들어 폴리실리콘막을 증착한 다음, 화학 기계적 연마공정(CMP)등을 이용하여 노드분리시켜 준다. 이로써, SAC 콘택(115)에 비트라인용 콘택패드(도면상에는 도시되지 않음)와 스토리지노드용 콘택패드(120)를 형성한다. 이때, 비트라인용 콘택패드와 스토리지 노드용 콘택패드(120)는 SAC 콘택(115)을 통해 상기 불순물영역(도면상에는 도시되지 않음)과 전기적으로 콘택되어진다.
기판전면에 제2층간 절연막(130), 비트라인용 도전물질(141) 및 질화막과 같은 비트라인용 캡핑물질(143)을 순차 증착한 다음, 상기 비트라인용 도전물질(141)과 비트라인용 캡핑물질(143)을 식각하여 상기 비트라인용 도전물질(141)과 비트라인용 캡핑물질(143)로 이루어진 비트라인(140)이 형성되며, 상기 비트라인(140)은 상기 비트라인용 콘택패드(도면상에 도시되지 않음)에 콘택되어진다.
다음, 기판전면에 비트라인 스페이서용 절연막, 예를 들어 질화막을 증착한 다음 에치백하여 비트라인(140)의 측벽에 비트라인 스페이서(145)를 형성한다. 비트라인(140)을 포함한 기판전면에 제3층간 절연막(150)을 증착한 다음 CMP 하여 평탄화시키고, 상기 제3층간 절연막(150)을 식각하여 스토리지 노드콘택(155)을 형성한다.
상기 스토리지 노드콘택(155)을 포함한 기판전면에 콘택플러그용 도전물질, 예를 들어 폴리실리콘막을 증착한 다음 CMP 공정등을 이용하여 식각하여 콘택플러그(160)을 형성한다. 이어서, 기판전면에 식각정지막(170)과 희생절연막(180)을 순차 증착한 다음 상기 희생절연막(180)을 CMP 공정등을 통해 평탄화시켜 준다. 상기 희생절연막(180)으로 산화막이 사용되고, 식각정지막으로는 질화막이 사용된다.
도 1b를 참조하면, 상기 희생절연막(180)상에 스토리지노드가 형성될 영역을 한정하는 감광막 패턴(190)을 형성한다. 상기 감광막 패턴(190)을 이용하여 상기 희생절연막(180)을 상기 식각정지막(170)을 식각종료점으로 하여 식각하고, 이어서 상기 식각정지막(170)을 식각하여 개구부(195)를 형성한다.
도 1c를 참조하면, 상기 감광막 패턴(190)을 제거한 다음, 개구부(195)를 포함한 기판전면에 스토리지 노드용 도전막, 예를 들어 폴리실리콘막을 증착한다. 도 1d를 참조하면, 도면상에는 도시되지 않았으나, 상기 폴리실리콘막(200)상에 USG(undoped silicate glass)막을 증착한 다음 에치백 또는 CMP 하여 노드분리시킨다. 이어서, 상기 USG막과 희생절연막(180)을 제거하여 상기 콘택플러그(160)에 콘택되는 스토리지노드(205)를 형성한다.
상기한 바와같은 종래의 반도체 장치의 제조방법은 상기 스토리지 노드를 형성하기 위해 희생절연막을 사진식각하여 개구부를 형성하는데, 소자의 크기가 축소됨에 따라 상기 스토리지 노드용 콘택플러그와의 정렬마진이 감소하여 공정상 어려움이 있을 뿐만 아니라 공정단가가 비싼 문제점이 있었다. 또한, 소자의 크기축소에 따른 스토리지 노드의 면적감소로 인하여 캐패시턴스를 충분히 확보하기 어려운 문제점이 있었다.
공정을 단순화하고 캐패시턴스를 증가시키기 위한 캐패시터의 제조방법이 국내공개특허 제2001-45911호에 개시되었다. 상기 캐패시터 제조방법은 스토리지 노드용 콘택패드와 스토리지 노드를 연결시켜 주기 위한 콘택플러그를 형성하지 않고 상기 스토리지 노드용 콘택패드에 직접 콘택되는 스토리지 노드를 형성하는 것이다.
그러나, 상기의 방법도 스토리지 노드를 형성하기 위해 희생절연막을 사진식각하여 개구부를 형성하여 줌으로써, 스토리지노드콘택과의 정렬마진을 충분히 확보할 수 없는 문제점이 있었다.
본 발명의 목적은 상기한 바와 같은 종래 기술의 문제점을 해결하기 위한 것으로서, 스토리지 노드를 상기 스토리지 노드콘택에 셀프얼라인시켜 형성하여 줌으로써 스토리지 노드콘택과의 정렬마진을 충분히 확보하고, 제조단가를 낮출 수 있는 반도체 장치의 제조방법을 제공하는 데 그 목적이 있다.
본 발명의 다른 목적은 충분한 캐패시턴스를 확보하여 미세화 및 고집적화에 유리한 반도체 장치의 제조방법을 제공하는 데 있다.
도 1a 내지 도 1d는 종래의 OCS 구조를 갖는 캐패시터를 구비한 반도체 장치의 제조방법을 설명하기 위한 공정단면도,
도 2a 내지 도 2l은 본 발명의 실시예에 따른 반도체 장치의 제조방법을 설명하기 위한 공정단면도,
도 3a 내지 도 3d는 본 발명의 실시예에 따른 반도체 장치의 제조방법을 설명하기 위한 레이아웃도,
*도면의 주요부분에 대한 부호의 설명*
300 : 반도체 기판 320 : 콘택패드
310, 330, 350, 360 : 층간 절연막 340 : 비트라인
365a : 스토리지 노드콘택 370 : 감광막
380, 420 : 폴리실리콘막 390 : 희생 절연막
405, 415 : 질화막 417 : 식각마스크
425 : 스토리지 노드
이와 같은 목적을 달성하기 위한 본 발명은 콘택패드를 구비한 반도체 기판을 제공하는 단계와; 상기 콘택패드를 노출시키는 스토리지 노드콘택을 구비하며, 상, 하부 층간 절연막과 이들사이에 개재되어 상기 스토리지 노드콘택내에 돌출되는 식각정지막의 적층구조를 갖는 제1절연막을 형성하는 단계와; 기판전면에 스토리지노드용 제1도전막을 형성하는 단계와; 상기 스토리지 노드콘택에 대응하는 부분의 표면이 함몰되도록 제2절연막을 형성하는 단계와; 상기 제2절연막의 함몰된 부분에 식각 마스크층을 형성하는 단계와; 상기 식각 마스크층을 이용하여 제2절연막을 식각하는 단계와; 기판전면에 스토리지노드용 제2도전막을 형성하는 단계와; 상기 제1 및 제2도전막을 식각하여 노드분리시키는 단계와; 상기 식각마스크층, 제2절연막 및 상부 층간 절연막을 제거하는 단계로 이루어지는 반도체 장치의 제조방법을 제공하는 것을 특징으로 한다.
상기 제2절연막은 상기 스토리지 노드콘택에 대응하는 부분이 함몰되도록 상기 스토리지 노드콘택에 의해 발생되는 기복이 그의 표면에 전사되는 막질로서, 플라즈마 산화막 또는 고밀도 플라즈마 산화막로 이루어지는 것을 특징으로 한다.
상기 식각 마스크층을 형성하는 방법은 상기 제2절연막의 함몰부분이 갭필되도록 상기 제2절연막상에 제1식각마스크물질을 증착하는 단계와; 상기 제1식각마스크물질을 식각하여 상기 제2절연막의 함몰된 부분에만 남겨두는 단계와; 상기 제1식각마스크물질을 이용하여 제2절연막을 건식식각하는 단계와; 상기 제1식각마스크물질을 이용하여 제2절연막을 습식식각하는 단계와; 기판전면에 제2식각마스크물질을 증착하는 단계와; 상기 제1식각마스크물질의 에지부분에만 남도록 상기 제2식각마스크물질을 식각하는 단계를 포함하는 것을 특징으로 한다.
이하, 본 발명을 보다 구체적으로 설명하기 위하여 본 발명의 실시예를 첨부 도면을 참조하여 상세히 설명한다.
도 2a 내지 도 2l은 본 발명의 일 실시예에 따른 OCS 구조를 갖는 캐패시터를 구비한 반도체 장치의 제조방법을 설명하기 위한 공정단면도이다.
도 2a를 참조하면, 반도체 기판(300)상에 게이트(도면상에는 도시되지 않음)를 형성한 다음 기판전면에 제1층간 절연막(310)으로 고밀도 플라즈마(high density plasna, HDP) 산화막을 형성한다. 상기 제1층간 절연막(310)을 셀프얼라인식각하여 셀프얼라인콘택(SAC, self-aligned contact) (315)을 형성한다.
이어서, 상기 SAC 콘택(315)을 포함한 기판전면에 콘택패드용 도전성물질, 예를 들어 폴리실리콘막을 증착한 다음, 화학 기계적 연마공정(CMP) 또는 에치백공정을 이용하여 노드분리시켜 줌으로써 SAC 콘택(315)에 비트라인용 콘택패드(도면상에는 도시되지 않음)와 스토리지노드용 콘택패드(320)를 형성한다. 이때, 상기 콘택패드(320)는 SAC 콘택(315)을 통해 상기 반도체 기판(300)상에 형성된 소정도전형을 갖는 불순물영역(도면상에는 도시되지 않음)과 전기적으로 콘택되어진다.
기판전면에 제2층간 절연막(330), 비트라인용 도전물질(341) 및 비트라인 캡핑물질(343)을 순차 증착한 다음, 상기 비트라인용 도전물질(341)과 비트라인 캡핑물질(343)을 식각하고, 이어서 그하부의 제2층간 절연막(330)의 일부분을 식각한다. 이로써, 상기 비트라인용 도전물질(341)과 비트라인 캡핑물질(343)로 이루어진 비트라인(340)이 형성되며, 상기 비트라인(340)은 상기 비트라인용 콘택패드(도면상에 도시되지 않음)에 콘택되어진다.
다음, 기판전면에 비트라인 스페이서용 절연막을 증착한 다음 에치백하여 비트라인(340)의 측벽에 비트라인 스페이서(343)를 형성한다. 상기 비트라인 캡핑물질(343)과 비트라인 스페이서(343)용 절연막으로는 질화막이 사용된다.
상기 비트라인(340)을 포함한 기판전면에 제3층간 절연막(350)을 증착한 다음 CMP 하여 평탄화시키고, 그위에 식각정지막(355) 및 제4층간 절연막(360)을 순차 형성한다. 이때, 상기 제3 및 제4층간 절연막(350), (360)으로는 HDP 산화막 또는 BPSG막이 사용되고, 식각정지막(355)으로는 질화막이 사용된다.
도 2b를 참조하면, 상기 제4층간 절연막(360)상에 스토리지노드콘택이 형성될 영역을 한정하는 감광막 패턴(370)을 형성한다. 상기 감광막 패턴(370)을 이용하여 상기 제4층간 절연막(360)을 건식식각하는데, 이때 상기 제1식각정지막(355)을 식각종료점으로 하여 식각한다.
도 2c를 참조하면, 상기 감광막 패턴(370)을 제거한 다음, 상기 제4층간 절연막(360)을 마스크로 이용하여 그 하부의 식각정지막(355)과 제3층간 절연막(350)을 건식식각하여 상기 스토리지 노드용 콘택패드(320)를 노출시키는 스토리지 노드콘택(365)을 형성한다. 도 3a는 상기 개구부(365a)를 형성한 후의 레이아웃도를 도시한 것으로서, 도 2c는 도 3a 의 2C-2C' 선에 따른 단면구조를 도시한 것이다.
도 2d를 참조하면, 네이티브 산화막(native oxide)을 제거하기 위하여 HF 세정을 실시한다. 이때, HF 세정시 상기 식각정지막(355)의 질화막보다 상기 제3층간 절연막(350) 및 제4층간 절연막(360)의 산화막의 식각속도가 빠르기 때문에, HF 세정후의 스토리지 노드콘택(365a)은 건식식각공정후의 스토리지 노드콘택(365)보다 개구면적이 더 증가하게 되고, 그의 측벽에 질화막(355)이 돌출되어진다.
상기 스토리지 노드콘택(365a)을 포함한 기판전면에 제1폴리실리콘막(380)을 200 내지 400Å의 두께로 증착한다. 상기 제1폴리실리콘막(380)은 상기 스토리지 노드콘택(365)내에 갭필되지 않도록, 최소한의 두께로 증착하는 것이 바람직하다. 이는 후속의 스토리지 노드를 형성하기 위한 희생절연막의 증착시 스토리지 노드콘택(365a)의 하부에서 보이드를 발생하여 그의 상면에 함몰부분을 형성하기 위함이다.
도 2e를 참조하면, 기판전면에 스토리지 노드형성용 희생 절연막(390)을 10000 내지 15000Å 정도의 두께로 형성하는데, 상기 희생 절연막(390)으로는 스토리지 노드콘택(365a)에 의해 발생되는 패턴 기복(undulation)이 그의 상부표면에 전사될 수 있는 절연막, 예를 들어 플라즈마 산화막(PEOX, plasma oxide) 또는 고밀도 플라즈마 산화막을 사용한다.
이때, 스토리지 노드콘택(365a)내에서는 상기 제1식각정지층(355)이 상기 제3 및 제4층간절연막(350), (360)보다 돌출되어 있으므로, 스토리지 노드콘택(365a)의 하부에서는 보이드(381)가 형성되고, 이에 따라 상기 스토리지 노드콘택(365a)에 의해 발생되는 패턴 기복이 상기 희생 절연막(390)의 표면에 그대로 전사된다. 따라서, 상기 희생 절연막(390)은 상기 스토리지 노드콘택(365a)에 대응하는 표면에 함몰된 부분(395)을 갖는다.
이어서, 상기 희생 절연막(390)의 상부에 절연막(400)을 500 내지 1000Å을 증착한다. 상기 절연막(400)으로는 상기 희생 절연막(390)의 굴곡진 부분(395)의 갭필에 유리하고 상기 희생 절연막(390)과 습식 및 건식 식각차를 갖는 질화막을 사용한다.
도 2f를 참조하면, 상기 희생절연막(390)을 식각종료점으로 하여 상기 절연막(400)을 CMP 하여 상기 희생 절연막(390)을 노출시켜 준다. 이로써, 상기 희생 절연막(390)의 함몰된 부분(395)에 갭필된 절연막(405)을 서로 분리시켜 준다. 도 3b는 상기 희생 절연막(390)의 함몰된 부분(395)에만 절연막(405)이 남아있도록 CMP 공정을 수행한 후의 레이아웃도로서, 도 2f는 도 3b의 2F-2F' 선에 따른 단면구조이다. 도 3b를 참조하면, 상기 스토리지 노드콘택(365a)에 대응하는 부분에 상기 절연막(405)이 서로 분리 형성되어 있음을 알 수 있다.
도 2g를 참조하면, 상기 CMP 공정에 의해 노출된 희생 절연막(390)을 일정두께만큼 상기 남아있는 절연막(405)을 마스크로 하여 건식식각한다. 이때, 상기 희생 절연막(390)을 300 내지 1000Å의 두께만큼 식각한다.
도 2h를 참조하면, 상기 남아있는 절연막(405)을 마스크로 이용하여 상기 희생 절연막(390)을 습식식각하여 일정두께만큼 더 식각한다. 건식식각공정후 세정공정을 통해 희생 절연막(390)을 습식식각할 때, 희생 절연막(390)은 상기 남아있는 절연막(405)이 리프팅되지 않는 범위내에서 100 내지 300Å의 두께만큼 식각한다.
이이서, 기판전면에 상기 희생산화막(390)과 식각차를 갖는 절연막(410), 예를 들어 질화막을 증착한다. 상기 절연막(410)은 상기 남아있는 절연막(405)중 두께가 얇은 에지부분을 지지하는 역할을 하며, 100 내지 300Å의 두께로 증착한다. 상기 절연막(410)의 두께는 후속의 스토리지노드형성시 스토리지 노드의 표면적을 결정해주는 요소가 된다.
도 2i를 참조하면, 상기 절연막(410)을 에치백하여 상기 절연막(405)의 에지부분에 스페이서형태로 남아 상기 절연막(405)을 지지하게 된다. 이때, 상기 절연막(410)의 식각시 상기 희생 절연막(390)에서 식각정지가 이루어지도록 한다. 도 3c는 상기 절연막(410)의 에치백공정후의 레이아웃도를 도시한 것으로서, 도 2i는 도 3c의 2I-2I' 선에 따른 단면도를 도시한 것이다. 도 3c를 참조하면, 상기 절연막(415)이 상기 절연막(405)을 감싸도록 형성되어진다. 상기 절연막(405)과 (415)는 후속공정에서 식각마스크(417)로서 작용한다.
도 2j를 참조하면, 상기 절연막(405) 및 (415)으로 이루어진 식각마스크(417)를 이용하여 노출된 희생절연막(390)을 식각한다. 상기 희생절연막(390)의 건식식각시 상기 스토리지노드용 제1폴리실리콘막(400)을 식각종료점으로 하여 건식식각한다. 이어서, 기판전면에 스토리지 노드용 제2폴리실리콘막(420)을 기판전면에 200 내지 500Å의 두께로 증착한다.
도 2k를 참조하면, 제1폴리실리콘막(380)과 제2폴리실리콘막(420)을 에치백하여 노드분리시켜 준다. 이때, 상기 제1 및 제2폴리실리콘막(380), (420)의 에치백공정시 상기 제4층간 절연막(360)을 식각종료점으로 한다.
도 2l을 참조하면, 상기 식각마스크(417)를 인산을 이용하여 제거하고, 그 하부의 희생절연막(390)과 제4층간 절연막(360)을 제거하여 제1 및 제2폴리실리콘막(380), (420)으로 이루어진 스토리지노드(425)를 형성한다.
본 발명에서는, 상기 스토리지 노드콘택(365a)에 대응하는 희생절연막의 표면이 상기 스토리지 노드콘택(365a)의 기복에 의해 함몰되도록 하고, 이 함몰된 부분에 형성된 식각마스크층(417)을 이용하여 희생절연막을 식각하여 줌으로써, 사진식각공정이 배제될 수 있을 뿐만 아니라 상기 스토리지 노드(425)를 스토리지 노드콘택(365a)에 셀프얼라인시켜 형성한다.
또한, 상기 스토리지 노드콘택(365a)과 직접 콘택되는 제1폴리실리콘막(380)을 스토리지 노드로서 이용함으로써, 스토리지 노드의 표면적을 증가시킨다. 그리고 상기 희생절연막(390)은 상기 식각마스크층(417)을 이용하여 식각하므로, 상기 식각마스크층(417)의 질화막(415)의 증착두께에 따라 스토리지 노드의 표면적이 결정되어진다.
본 발명의 실시예에서는, 상기 식각마스크(417)를 스토리지 노드를 분리시켜 준 다음에 제거하였으나, 제2폴리실리콘막(420)을 증착하기 전에 건식식각하여 제거할 수도 있다. 도면상에는 도시되지 않았으나 기판전면에 유전막과 플레이트노드를 형성하면 본 발명의 실시예에 따른 OCS 타입의 캐패시터가 얻어진다.
상기한 바와같은 본 발명에 따르면, 스토리지 노드콘택에 의해 발생되는 희생절연막의 상면의 기복을 이용하여 셀프얼라인된 스토리지노드를 형성하여 줌으로써, 사진식각공정에 따른 스토리지 노드콘택과의 미스얼라인문제를 해결할 수 있을 뿐만 아니라 제조단가를 감소시키고, 또한 스토리지 노드콘택과 직접 콘택되는 스토리지 노드를 형성하여 그의 표면적을 증가시켜 줌으로써 캐패시턴스를 증가시킬 수 있는 이점이 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (11)

  1. 콘택패드를 구비한 반도체 기판을 제공하는 단계와;
    상기 콘택패드를 노출시키는 스토리지 노드콘택을 구비하며, 상, 하부 층간 절연막과 이들사이에 개재되어 상기 스토리지 노드콘택내에 돌출되는 식각정지막의 적층구조를 갖는 제1절연막을 형성하는 단계와;
    기판전면에 스토리지노드용 제1도전막을 형성하는 단계와;
    상기 스토리지 노드콘택에 대응하는 부분의 표면이 함몰되도록 제2절연막을 형성하는 단계와;
    상기 제2절연막의 함몰된 부분에 식각 마스크층을 형성하는 단계와;
    상기 식각 마스크층을 이용하여 제2절연막을 식각하는 단계와;
    기판전면에 스토리지노드용 제2도전막을 형성하는 단계와;
    상기 제1 및 제2도전막을 식각하여 노드분리시키는 단계와;
    상기 식각마스크층, 제2절연막 및 상부 층간 절연막을 제거하는 단계로 이루어지는 것을 특징으로 하는 반도체 장치의 제조방법.
  2. 제1항에 있어서, 상기 제2절연막은 상기 스토리지 노드콘택에 대응하는 부분이 함몰되도록 상기 스토리지 노드콘택에 의해 발생되는 기복이 그의 표면에 전사되는 막질로서, 플라즈마 산화막 또는 고밀도 플라즈마 산화막로 이루어지는 것을 특징으로 하는 반도체 장치의 제조방법.
  3. 제2항에 있어서, 상기 식각 마스크층은 질화막으로 이루어지는 것을 특징으로 하는 반도체 장치의 제조방법.
  4. 제1항에 있어서, 상기 식각 마스크층을 형성하는 방법은
    상기 제2절연막의 함몰부분이 갭필되도록 상기 제2절연막상에 제1식각마스크물질을 증착하는 단계와;
    상기 제1식각마스크물질을 식각하여 상기 제2절연막의 함몰된 부분에만 남겨두는 단계로 이루어지는 것을 특징으로 하는 반도체 장치의 제조방법.
  5. 제4항에 있어서, 상기 제1식각 마스크물질은 상기 제2절연막을 식각종료점으로하여 CMP 하는 것을 특징으로 하는 반도체 장치의 제조방법.
  6. 제4항에 있어서, 상기 제1식각마스크물질을 이용하여 제2절연막을 건식식각하는 단계와;
    상기 제1식각마스크물질을 이용하여 제2절연막을 습식식각하는 단계와;
    기판전면에 제2식각마스크물질을 증착하는 단계와;
    상기 제1식각마스크물질의 에지부분에만 남도록 상기 제2식각마스크물질을 식각하는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치의 제조방법.
  7. 제6항에 있어서, 상기 제2식각마스크물질은 상기 제1식각마스크물질을 지지하여 주는 역할을 하는 것을 특징으로 하는 반도체 장치의 제조방법.
  8. 제6항에 있어서, 상기 제2식각마스크물질은 상기 제2절연막을 식각종료점으로 하여 에치백하는 것을 특징으로 하는 반도체 장치의 제조방법.
  9. 제6항에 있어서, 상기 제2절연막은 산화막으로 이루어지고, 상기 제1 및 제2식각마스크물질은 질화막으로 이루어지는 것을 특징으로 하는 반도체 장치의 제조방법.
  10. 제5항에 있어서, 상기 제2식각마스크물질의 증착두께에 의해 상기 스토리지 노드의 표면적이 결정되는 것을 특징으로 하는 반도체 장치의 제조방법.
  11. 제1항에 있어서, 상기 식각 마스크층을 이용하여 상기 스토리지 노드용 제1도전막이 노출될 때까지 제2절연막을 식각하는 것을 특징으로 하는 반도체 장치의 제조방법.
KR1020020063266A 2002-10-16 2002-10-16 셀프얼라인된 스토리지 노드를 구비한 반도체 장치의제조방법 KR100735015B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020020063266A KR100735015B1 (ko) 2002-10-16 2002-10-16 셀프얼라인된 스토리지 노드를 구비한 반도체 장치의제조방법
US10/688,079 US6838341B2 (en) 2002-10-16 2003-10-16 Method for fabricating semiconductor device with self-aligned storage node

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020063266A KR100735015B1 (ko) 2002-10-16 2002-10-16 셀프얼라인된 스토리지 노드를 구비한 반도체 장치의제조방법

Publications (2)

Publication Number Publication Date
KR20040033963A true KR20040033963A (ko) 2004-04-28
KR100735015B1 KR100735015B1 (ko) 2007-07-03

Family

ID=32768436

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020063266A KR100735015B1 (ko) 2002-10-16 2002-10-16 셀프얼라인된 스토리지 노드를 구비한 반도체 장치의제조방법

Country Status (2)

Country Link
US (1) US6838341B2 (ko)
KR (1) KR100735015B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4671614B2 (ja) * 2004-03-03 2011-04-20 パナソニック株式会社 半導体装置
KR100960933B1 (ko) * 2008-04-01 2010-06-04 주식회사 하이닉스반도체 반도체 소자 및 그의 제조방법
KR20120093731A (ko) * 2011-02-15 2012-08-23 에스케이하이닉스 주식회사 반도체소자의 스토리지노드 형성방법 및 이를 이용한 커패시터 형성방법
KR20180006740A (ko) * 2016-07-11 2018-01-19 에스케이하이닉스 주식회사 반도체 소자 및 그 제조 방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5488011A (en) * 1994-11-08 1996-01-30 Micron Technology, Inc. Method of forming contact areas between vertical conductors
US5662788A (en) * 1996-06-03 1997-09-02 Micron Technology, Inc. Method for forming a metallization layer
KR100301370B1 (ko) * 1998-04-29 2001-10-27 윤종용 디램셀커패시터의제조방법
US6268246B1 (en) * 1998-09-21 2001-07-31 Texas Instruments Incorporated Method for fabricating a memory cell
TW415083B (en) * 1999-03-01 2000-12-11 United Microelectronics Corp Fabrication method for self-aligned storage node of DRAM
KR100313490B1 (ko) * 1999-11-06 2001-11-15 윤종용 스토리지 전극 내부에만 반구형 실리콘 알갱이(에이치에스 지) 실리콘을 가지는 반도체 장치의 실린더형커패시터 형성 방법
KR20010045911A (ko) * 1999-11-09 2001-06-05 박종섭 반도체장치의 커패시터 제조방법
JP4021602B2 (ja) * 2000-06-16 2007-12-12 株式会社東芝 半導体記憶装置

Also Published As

Publication number Publication date
US20040152246A1 (en) 2004-08-05
US6838341B2 (en) 2005-01-04
KR100735015B1 (ko) 2007-07-03

Similar Documents

Publication Publication Date Title
KR100308622B1 (ko) 디램 셀 캐패시터 및 제조 방법
KR100448719B1 (ko) 다마신공정을 이용한 반도체 장치 및 그의 제조방법
US6238968B1 (en) Methods of forming integrated circuit capacitors having protected layers of HSG silicon therein
KR100268447B1 (ko) 커패시터 및 그의 제조 방법
KR100438782B1 (ko) 반도체 소자의 실린더형 커패시터 제조방법
JP2001077325A (ja) 写真工程の解像度を越えるトレンチを絶縁膜の内に形成する方法
US20020140018A1 (en) Method of manufacturing semiconductor device having storage electrode of capacitor
KR100735015B1 (ko) 셀프얼라인된 스토리지 노드를 구비한 반도체 장치의제조방법
KR100549576B1 (ko) 반도체 소자의 제조 방법
KR100493060B1 (ko) 배선 및 연결 콘택을 포함하는 반도체 소자를 제조하는 방법
KR100319637B1 (ko) 메모리셀 커패시터 제조방법
JPH10209402A (ja) 半導体素子及びその製造方法
JPH11330400A (ja) ダイナミックｒａｍセルキャパシタの製造方法
KR100910221B1 (ko) 반도체 소자의 스토리지노드 콘택 형성 방법
KR100235960B1 (ko) 반도체소자의 도전 라인 형성방법
JP3194377B2 (ja) 半導体装置及びその製造方法
KR100755059B1 (ko) 반도체 소자의 랜딩 플러그 형성방법
KR100339418B1 (ko) 반도체 소자의 제조 방법
KR20050094118A (ko) 반도체 소자의 제조 방법
KR20010059168A (ko) 반도체 소자의 제조방법
KR20010063260A (ko) 반도체 소자의 제조방법
KR20030003306A (ko) 반도체 장치의 랜딩 플러그 제조 방법
KR20030043138A (ko) 반도체 소자 및 그 제조 방법
KR20020076765A (ko) 반도체 소자 및 그 제조방법
KR19990055753A (ko) 반도체 소자의 캐패시터 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130531

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140530

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150601

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee