JP3194377B2 - 半導体装置及びその製造方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置及びそ
の製造方法に関する。

【０００２】

【従来の技術】半導体素子の微細化に伴い、パターン形
成を行うフォトリソグラフィ工程での重ね合わせずれに
対する許容値が小さくなってきている。この重ね合わせ
ずれに対する許容値を少しでも大きくする方法として、
自己整合によるコンタクト孔を開孔する方法等が検討さ
れている。従来のコンタクト開孔方法について、図７を
参照して説明する。図７は、自己整合によるコンタクト
の開孔工程の一部を模式的に説明するための工程断面図
である。

【０００３】図７（ａ）に示すように、この種の半導体
装置は、シリコン基板１に形成した素子分離酸化膜２を
挟んで、その側壁及び上部に窒化膜を有するゲート電極
４が形成されている。そして、図７（ｂ）に示すよう
に、全面に第１の層間絶縁膜１６を形成した後、フォト
リソグラフィの技術を用いてコンタクトパターンを形成
し、ゲート電極４の間に形成された拡散層領域３上部の
第１の層間絶縁膜１６をエッチングにより除去する。

【０００４】ここで、フォトリソグラフィで重ね合わせ
ずれが生じた場合には、図７（ｃ）に示すように、ゲー
ト電極４の側壁の側壁窒化膜６及び上部の窒化膜５がエ
ッチングストッパとなってエッチングが停止し、ゲート
電極４が露出することなく自己整合的に拡散層領域３の
みが露出するという構造になっている。

【０００５】

【発明が解決しようとする課題】しかしながら、例えば
ＤＲＡＭでは、上述したような自己整合的にゲート電極
４との短絡を防ぎ、拡散層領域３上にのみ開孔する自己
整合コンタクト層のほかに、ゲート電極４、拡散層領域
３及びゲート電極４の上層にある容量電極１０の各々に
開孔する深さの違うコンタクト孔を同時に形成する場合
がある。

【０００６】このとき、エッチングにより除去する材料
とエッチングストッパとなる材料が各々のコンタクト孔
で同一であれば、選択性の良いエッチャントを用いて制
御性良くコンタクト孔を形成することが可能であるが、
エッチングする材料が複数の材料である場合には、エッ
チングストッパとの選択比が十分に得られずにエッチン
グしすぎてしまう場合がある。

【０００７】例えば、図８に示すように、図の左側のゲ
ート電極４上と容量電極１０上のコンタクト孔を同時に
形成する場合には、ゲート電極４上の窒化膜５を完全に
除去するまでエッチングを行うと、窒化膜５と容量電極
１０とのエッチングの選択比が十分でないため、容量電
極１０は貫通してしまい、メタルコンタクト１１と容量
電極１０との接続は側壁部のみで行われることになる。

【０００８】すなわち、酸化膜のみをエッチングするの
であれば、シリコン基板１及びポリシリコン膜で形成さ
れる容量電極１０に対し、高選択比の得られるエッチャ
ントを用いてエッチングを行うことができるが、図８の
ように窒化膜５もエッチングする必要がある場合には、
ポリシリコン膜で形成される容量電極１０との高選択比
エッチングを行うことが困難になる。

【０００９】従って、容量電極１０とメタルコンタクト
１１とはコンタクト側壁の一部のみで電気的接続を得な
ければならないため、コンタクト抵抗値が不安定にな
り、デバイス特性に悪影響を与えるという問題が発生す
る。

【００１０】本発明は、上記問題点に鑑みてなされたも
のであって、その主たる目的は、エッチングする材料及
び深さが各々異なるコンタクト孔を同時に形成する場合
においても、過度のエッチングにより接続不良が生じる
ことのない半導体装置及びその製造方法を提供すること
にある。

【００１１】

【課題を解決するための手段】上記目的を達成するため
に、本発明は、第１の視点において、半導体装置を提供
する。

【００１２】また、本発明は、第２の視点において、半
導体装置の製造方法を提供する。

【００１３】即ち、本発明は、第１の視点において、半
導体基板上に、ゲート酸化膜を介してその上部に窒化膜
を備えた複数のゲート電極を有し、前記複数のゲート電
極の間に形成した拡散層が、その上層に堆積される第１
の層間絶縁膜を貫通する局所配線によって接続され、前
記局所配線が、その上層に堆積される第２の層間絶縁膜
を貫通する蓄積電極によって接続され、前記蓄積電極上
に容量絶縁膜を介して形成される容量電極と、該容量電
極の上層に第３の層間絶縁膜を介して形成されるメタル
配線とが、該第３の層間絶縁膜を貫通するコンタクト孔
によって接続される、半導体装置において、前記コンタ
クト孔下部の前記第２の層間絶縁膜に所定の深さの窪み
を有し、該窪みを前記容量電極で埋設することにより、
前記容量電極の厚さが大とされるものである。

【００１４】本発明は、第２の視点において、半導体装
置の製造方法を提供するものであり、該製造方法は、
（ａ）半導体基板上にゲート酸化膜を介して複数のゲー
ト電極を形成し、該ゲート電極上部に窒化膜を配設する
工程と、（ｂ）前記複数のゲート電極の間に拡散層を形
成し、その上層に第１の層間絶縁膜を堆積後、前記拡散
層上の該第１の層間絶縁膜を除去して局所配線を形成す
る工程と、（ｃ）前記該第１の層間絶縁膜の上層に第２
の層間絶縁膜を堆積後、前記局所配線上の該第２の層間
絶縁膜を除去して蓄積電極を形成する工程と、（ｄ）前
記蓄積電極上に容量絶縁膜を介して容量電極を形成する
工程と、（ｅ）前記容量電極の上層に第３の層間絶縁膜
を堆積後、該第３の層間絶縁膜の所定の領域を貫通する
コンタクト孔を形成する工程と、（ｆ）前記コンタクト
孔内部を導電部材で埋設後、前記第３の層間絶縁膜の上
層に前記導電部材に当接してメタル配線を形成する工程
と、を有する半導体装置の製造方法において、前記
（ｃ）の工程の前記第２の層間絶縁膜の除去に際し、前
記コンタクト孔下部の該第２の層間絶縁膜に、所定の深
さの窪みを形成するものである。

【００１５】

【発明の実施の形態】本発明に係る半導体装置は、その
好ましい一実施の形態において、半導体基板上にその上
部に窒化膜（図２の５）を備えたゲート電極（図２の
４）と、ゲート電極の間に形成した拡散層に接続する局
所配線と、その上層に堆積される第２の層間絶縁膜（図
２の１７）を貫通する蓄積電極（図２の８）と、その上
層に形成される容量電極（図２の１０）とを備え、容量
電極とその上層に第３の層間絶縁膜を介して形成される
メタル配線とをコンタクト孔によって接続する半導体装
置において、コンタクト孔下部の蓄積電極と同層の第２
の層間絶縁膜に、所定の深さのコンタクトストッパ（図
２の９）を形成し、複数のコンタクト孔を同時に開孔す
る場合でも、容量電極がエッチングにより貫通されるこ
とを防止する。

【００１６】

【実施例】上記した本発明の実施の形態についてさらに
詳細に説明すべく、本発明の実施例について図面を参照
して以下に説明する。

【００１７】［実施例１］まず、本発明の第１の実施例
に係る半導体装置及びその製造方法について、図図１乃
至図３を参照して説明する。図１は、本発明の第１の実
施例に係る半導体装置の電極のレイアウトを説明するた
めの上面図であり、図２は複数のコンタクト孔を含む領
域を示す断面図である。また、図３は、図２の半導体装
置における容量電極を形成するまでの工程を模式的に示
す工程断面図である。

【００１８】図１に示すように、第１の実施例に係る半
導体装置は、容量電極１０とメタル配線１２とを接続す
るメタルコンタクト１１が形成される部分に、蓄積電極
８と同層で形成されるコンタクトストッパ９を有するレ
イアウトになっている。このコンタクトストッパ９は、
レイアウト上、メタルコンタクト１１のコンタクト径よ
りも大きく設定している。

【００１９】詳細構造を、図２を参照して説明すると、
素子分離酸化膜２及び拡散層領域３を有するシリコン基
板１上に、ゲート絶縁膜を介してゲート電極４が存在
し、そのゲート電極４上には窒化膜５が、側面には側壁
酸化膜５が形成されている。またシリンダ構造を有する
蓄積電極８が局所配線７を介して拡散層領域３と電気的
に接続されている。

【００２０】また、蓄積電極８上には容量絶縁膜を介し
て容量電極１０があり、ゲート電極４、拡散層領域３及
び容量電極１０の各々がメタルコンタクト１１を介して
メタル配線１２と電気的に接続されている。本実施例で
は、容量電極１０とメタル配線１２とを接続する部分に
は、蓄積電極８と同層で形成されたコンタクトストッパ
９を配置している。このコンタクトストッパ９の存在に
より、メタルコンタクト１１の下層にある容量電極１０
の膜厚が厚くなる。

【００２１】次に、図３を参照して本実施例の半導体装
置の製造方法について説明する。図３（ａ）に示すよう
に、シリコン基板上１に素子分離酸化膜２を形成後、ゲ
ート絶縁膜を介してゲート電極４を形成し、ゲート電極
４上及び側壁に窒化膜５及び側壁窒化膜６を設け、シリ
コン基板１上に自己整合的に拡散層領域３を形成する。
ここで、ゲート電極４としては、例えば、タングステン
シリサイド膜１２０ｎｍ程度とポリシリコン膜７０ｎｍ
程度の積層構造で形成する。

【００２２】次に、図３（ｂ）に示すように、第１の層
間絶縁膜１６を形成後、拡散層領域３上の所望の位置に
コンタクト孔を開孔し、その開孔されたところにリンド
ープポリシリコン膜等を埋め込んで局所配線７を形成す
る。

【００２３】次に、図３（ｃ）に示すように、第２の層
間絶縁膜１７を形成後、局所配線７上部の所望の位置に
コンタクト孔を開孔し、そのコンタクト孔の底部及び側
壁部のみにリンドープポリシリコン膜を形成して、蓄積
電極８を形成する。本実施例では、この工程において、
容量電極１０とメタル配線１２との接続部となる位置に
もコンタクト孔を開孔し、同様にコンタクト孔の底部及
び側壁部にリンドープポリシリコン膜を形成して、コン
タクトストッパ９を形成する。

【００２４】次に、図３（ｄ）に示すように、全面に容
量絶縁膜を形成後、コンタクトストッパ９及び蓄積電極
８の内部が埋め込まれる程度までリンドープポリシリコ
ン膜を形成し、パターニングを行って容量電極１０を形
成する。

【００２５】そして、第３の層間絶縁膜１８を形成後、
所望の位置にメタル配線１２と電気的接続を得るための
コンタクト孔を開孔する。ここで、図２の左側に示すゲ
ート電極４上とコンタクトストッパ９上に同時にコンタ
クト孔を開孔する場合について説明すると、ゲート電極
４とメタル配線１２との接続を得るためには、ゲート電
極４上の窒化膜５が完全に除去されるまでエッチングす
る必要がある。しかし、このエッチングに際し、容量電
極１０上の第３の層間絶縁膜１８がエッチングされた後
は、容量電極１０がエッチャントに長い時間さらされる
ことになり、窒化膜５と容量電極１０との選択比が十分
に得られないために容量電極１０自体のエッチングが進
行する。

【００２６】しかしながら、本実施例においては、エッ
チングストッパ９の内部には容量電極１０が堆積されて
いるために、エッチングが進行しても容量電極１０が従
来例のように貫通してしまうことはない。従って、孔が
深く、窒化膜５を除去する必要があるコンタクト孔を同
時に開孔する場合においても、容量電極１０をエッチン
グしすぎることがなく、容量電極１０と第３の層間絶縁
膜１８を介して形成されるメタル配線１２との接続を十
分に得ることができる。

【００２７】［実施例２］次に、本発明の第２の実施例
に係る半導体装置及びその製造方法について、図４を参
照して説明する。図４は、第２の実施例に係る半導体装
置の製造工程の一部を模式的に説明するための工程断面
図である。なお、本実施例は、前記した第１の実施例に
容量電極の膜厚を薄くする工程を追加したものであり、
その他の条件は前記した第１の実施例と同様である。

【００２８】図４（ａ）に示すように、前記した第１の
実施例と同様に、シリコン基板上１に素子分離酸化膜
２、ゲート絶縁膜、ゲート電極４、窒化膜５及び側壁窒
化膜６、拡散層領域３を順次形成する。次に、第１の層
間絶縁膜１６を形成後、拡散層領域３上に局所配線７を
形成し、更に、第２の層間絶縁膜１７を形成後、局所配
線７上部及び容量電極１０とメタル配線１２との接続部
となる位置にコンタクト孔を開孔し、そのコンタクト孔
の底部及び側壁部のみにリンドープポリシリコン膜を形
成して、蓄積電極８及びコンタクトストッパ９を形成す
る。次に、全面に容量絶縁膜を形成後、コンタクトスト
ッパ９及び蓄積電極８の内部が埋め込まれる程度までリ
ンドープポリシリコン膜を形成する。

【００２９】ここで、コンタクトストッパ９の内部にポ
リシリコン膜１３が十分に埋め込まれるまでポリシリコ
ン膜１３を成膜すると容量電極１０はかなり厚くなる。
容量電極１０が厚くなると、拡散層領域３と電気的な接
続をするメタルコンタクト（図２における左から２番目
のメタルコンタクト）が深くなってしまう。そこで、本
実施例では、これを回避するために、図４（ｂ）に示す
ように、ポリシリコン膜１３をエッチバックした後、パ
ターニングを行って薄膜の容量電極１０を形成する（図
４（ｃ）参照）。

【００３０】このように、容量電極１０を薄くすること
により、メタルコンタクト１１が深くなることを防ぐこ
とができ、複数のコンタクト孔を開孔する場合において
も、コンタクト孔の深さの違いを小さくすることができ
るため、浅いコンタクト孔をエッチングしすぎるという
不具合を回避することが可能になる。

【００３１】［実施例３］次に、本発明の第３の実施例
に係る半導体装置及びその製造方法について、図５及び
図６を参照して説明する。図５は、第３の実施例に係る
半導体装置の電極のレイアウトを説明するための上面図
であり、図６は、複数のコンタクト孔を含む領域を示す
断面図である。なお、本実施例では、前記した第２の実
施例と異なり、コンタクトストッパを蓄積電極と略等し
い形状の配列としたものであり、その他の条件は同様で
ある。

【００３２】第１の実施例では、メタルコンタクト１１
のサイズよりも大きいサイズを有するコンタクトストッ
パ９を配置したが、このような構造の場合には、容量電
極１０全体の膜厚が厚くなり、各コンタクト孔の深さの
差が大きくなるという問題があり、第２の実施例では、
容量電極１０全体の膜厚を薄くするために薄膜化工程を
追加してこの問題を回避しているが、この場合は工程数
が一工程増えてしまう等の問題がある。

【００３３】そこで、本実施例では、工程数を増やさ
ず、かつ、容量電極１０の厚さを薄くするために、コン
タクトストッパ９を蓄積電極８と同程度のサイズにし、
容量電極１０の膜厚が薄い場合でも、メタル配線１２と
十分な接続が得られるような構造を提供している。

【００３４】具体的には、図５に示すように、コンタク
トストッパ９を蓄積電極８と同程度のサイズにして複数
並べ、２以上のコンタクトストッパ９にまたがるよう
に、メタルコンタクト１１の中心をコンタクトストッパ
９の中心とずらして設置している。すなわち、メタルコ
ンタクト９の方がコンタクトストッパ１１より大きいた
め、コンタクトストッパ９とメタルコンタクト１１の中
心をそろえてしまうと、メタルコンタクト１１下のポリ
シリコン膜が容量電極１０と分離されてしまうため、意
識的に中心をずらしてレイアウトしている。この場合、
コンタクトストッパ９とメタルコンタクト１１との接続
は図６のようになり、容量電極１０が薄くなっても十分
にコンタクトを得ることが可能となる。

【００３５】

【発明の効果】以上、説明したように、本発明の構成に
よれば、複数のコンタクト孔を同時に開孔する場合にお
いても、容量電極とその上層に配置されるメタル配線と
の接続を良好に行うことができ、安定したコンタクト抵
抗を得ることができるという効果を奏する。

【００３６】その理由は、複数のコンタクト孔を同時に
開孔する場合、特に、ゲート電極上のコンタクト孔を含
む場合には、ゲート電極上にある窒化膜を完全に除去す
る必要があるが、容量電極を構成するポリシリコン膜に
対して高選択比が得られる窒化膜のエッチングは非常に
難しいために、容量電極と接続する部分はポリシリコン
膜が大きくエッチングされることになる。しかし、本発
明では容量電極のコンタクト孔開孔部分に内部をポリシ
リコンで埋設したコンタクトストッパが配設されている
ため、エッチングによってポリシリコンが取り除かれる
ことを防止することができるからである。

【図面の簡単な説明】

【図１】本発明の第１の実施例に係る半導体装置の電極
のレイアウトを説明するための平面図である。

【図２】本発明の第１の実施例に係る半導体装置を説明
するための断面図である。

【図３】本発明の第１の実施例に係る半導体装置の製造
方法の一部を説明するための工程断面図である。

【図４】本発明の第２の実施例に係る半導体装置の製造
方法の一部を説明するための工程断面図である。

【図５】本発明の第３の実施例に係る半導体装置の電極
のレイアウトを説明するための平面図である。

【図６】本発明の第３の実施例に係る半導体装置を説明
するための断面図である。

【図７】従来の半導体装置の製造方法を説明するための
工程断面図である。

【図８】従来の半導体装置の構造を説明するための構造
断面図である。

【符号の説明】

１ シリコン基板 ２ 素子分離酸化膜 ３ 拡散層領域 ４ ゲート電極 ５ 窒化膜 ６ 側壁窒化膜 ７ 局所配線 ８ 蓄積電極 ９ コンタクトストッパ １０ 容量電極 １１ メタルコンタクト １２ メタル配線 １３ ポリシリ膜 １４ レジストパターン １５ 自己整合コンタクト １６ 第１の層間絶縁膜 １７ 第２の層間絶縁膜 １８ 第３の層間絶縁膜

Claims (8)

(57)【特許請求の範囲】
1. 【請求項１】半導体基板上に、ゲート酸化膜を介してそ
   の上部に窒化膜を備えた複数のゲート電極を有し、 前記複数のゲート電極の間に形成した拡散層が、その上
   層に堆積される第１の層間絶縁膜を貫通する局所配線に
   よって接続され、 前記局所配線が、その上層に堆積される第２の層間絶縁
   膜を貫通する蓄積電極によって接続され、 前記蓄積電極上に容量絶縁膜を介して形成される容量電
   極と、該容量電極の上層に第３の層間絶縁膜を介して形
   成されるメタル配線とが、該第３の層間絶縁膜を貫通す
   るコンタクト孔によって接続される、半導体装置におい
   て、 前記コンタクト孔下部の前記第２の層間絶縁膜に所定の
   深さの窪みを有し、該窪みを前記容量電極で埋設するこ
   とにより、前記容量電極の厚さが大とされる、ことを特
   徴とする半導体装置。
2. 【請求項２】前記コンタクト孔下部の前記容量電極の厚
   さが、前記コンタクト孔のエッチングに際して、前記容
   量電極がエッチャントにより貫通されない膜厚に設定さ
   れる、ことを特徴とする請求項１記載の半導体装置。
3. 【請求項３】前記窪みが、前記半導体基板の法線方向か
   ら見て、前記コンタクト孔よりも大きいサイズに設定さ
   れる、ことを特徴とする請求項１又は２に記載の半導体
   装置。
4. 【請求項４】前記半導体基板の法線方向から見た、前記
   コンタクト孔の中心と前記窪みの中心とが略一致するよ
   うに、前記コンタクト孔が配設される、ことを特徴とす
   る請求項３記載の半導体装置。
5. 【請求項５】前記窪みが、前記蓄積電極と略等しい形状
   の複数の窪みの配列で形成され、前記半導体基板の法線
   方向から見て、前記コンタクト孔が前記窪みの中心から
   ずれた位置に配設される、ことを特徴とする請求項１又
   は２に記載の半導体装置。
6. 【請求項６】前記半導体基板の法線方向から見た、前記
   コンタクト孔の中心と前記窪みの中心とのずれ量が、該
   窪みの配列の半ピッチに略等しい、ことを特徴とする請
   求項５記載の半導体装置。
7. 【請求項７】（ａ）半導体基板上にゲート酸化膜を介し
   て複数のゲート電極を形成し、該ゲート電極上部に窒化
   膜を配設する工程と、 （ｂ）前記複数のゲート電極の間に拡散層を形成し、そ
   の上層に第１の層間絶縁膜を堆積後、前記拡散層上の該
   第１の層間絶縁膜を除去して局所配線を形成する工程
   と、 （ｃ）前記該第１の層間絶縁膜の上層に第２の層間絶縁
   膜を堆積後、前記局所配線上の該第２の層間絶縁膜を除
   去して蓄積電極を形成する工程と、 （ｄ）前記蓄積電極上に容量絶縁膜を介して容量電極を
   形成する工程と、 （ｅ）前記容量電極の上層に第３の層間絶縁膜を堆積
   後、該第３の層間絶縁膜の所定の領域を貫通するコンタ
   クト孔を形成する工程と、 （ｆ）前記コンタクト孔内部を導電部材で埋設後、前記
   第３の層間絶縁膜の上層に前記導電部材に当接してメタ
   ル配線を形成する工程と、を有する半導体装置の製造方
   法において、 前記（ｃ）の工程の前記第２の層間絶縁膜の除去に際
   し、前記コンタクト孔下部の該第２の層間絶縁膜に、所
   定の深さの窪みを形成する、ことを特徴とする半導体装
   置の製造方法。
8. 【請求項８】前記（ｄ）の工程の前記容量電極形成後、
   前記（ｅ）の工程前に、該容量電極を薄くする工程を有
   する、ことを特徴とする請求項７記載の半導体装置の製
   造方法。