JP2004111711A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2004111711A JP2004111711A JP2002273182A JP2002273182A JP2004111711A JP 2004111711 A JP2004111711 A JP 2004111711A JP 2002273182 A JP2002273182 A JP 2002273182A JP 2002273182 A JP2002273182 A JP 2002273182A JP 2004111711 A JP2004111711 A JP 2004111711A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- cell plate
- interlayer insulating
- plate electrode
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 381
- 239000011229 interlayer Substances 0.000 claims abstract description 122
- 239000000758 substrate Substances 0.000 claims abstract description 44
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 claims abstract description 32
- 229910052707 ruthenium Inorganic materials 0.000 claims abstract description 32
- 238000005530 etching Methods 0.000 claims description 32
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 8
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 6
- 229910052697 platinum Inorganic materials 0.000 claims description 4
- 238000003860 storage Methods 0.000 abstract description 52
- 229910052710 silicon Inorganic materials 0.000 abstract description 35
- 239000010703 silicon Substances 0.000 abstract description 35
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 25
- 239000003990 capacitor Substances 0.000 description 118
- 229910052751 metal Inorganic materials 0.000 description 85
- 239000002184 metal Substances 0.000 description 85
- 230000000694 effects Effects 0.000 description 84
- 238000004519 manufacturing process Methods 0.000 description 50
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 15
- 229910052814 silicon oxide Inorganic materials 0.000 description 15
- 239000004020 conductor Substances 0.000 description 14
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 11
- 229910052721 tungsten Inorganic materials 0.000 description 11
- 239000010937 tungsten Substances 0.000 description 11
- 229910052454 barium strontium titanate Inorganic materials 0.000 description 10
- 230000004888 barrier function Effects 0.000 description 10
- 239000013078 crystal Substances 0.000 description 10
- 239000012535 impurity Substances 0.000 description 10
- 238000000034 method Methods 0.000 description 9
- 239000010410 layer Substances 0.000 description 8
- 229910052782 aluminium Inorganic materials 0.000 description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 229920005591 polysilicon Polymers 0.000 description 6
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 5
- 229910001936 tantalum oxide Inorganic materials 0.000 description 5
- 238000004380 ashing Methods 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- 238000011049 filling Methods 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 238000000137 annealing Methods 0.000 description 3
- 230000000149 penetrating effect Effects 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910001925 ruthenium oxide Inorganic materials 0.000 description 1
- WOCIAKWEIIZHES-UHFFFAOYSA-N ruthenium(iv) oxide Chemical compound O=[Ru]=O WOCIAKWEIIZHES-UHFFFAOYSA-N 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 230000003313 weakening effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/06—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising selenium or tellurium in uncombined form other than as impurities in semiconductor bodies of other materials
- H01L21/10—Preliminary treatment of the selenium or tellurium, its application to the foundation plate, or the subsequent treatment of the combination
- H01L21/108—Provision of discrete insulating layers, i.e. non-genetic barrier layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
- H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Life Sciences & Earth Sciences (AREA)
- Biotechnology (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Memories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】上部電極におけるコンタクト不良を防止し、かつエリアペナルティが発生することがない半導体装置を提供する。
【解決手段】半導体装置は、シリコン基板１の主表面１ａ上に設けられた下部ストレージノード電極１０ａから１０ｄと、下部ストレージノード電極１０ａから１０ｄ上に設けられた誘電体膜１５と、誘電体膜１５上に設けられた上部セルプレート電極１１と、上部セルプレート電極１１を覆う層間絶縁膜３とを備える。上部セルプレート電極１１はルテニウムを含む。層間絶縁膜３は、上部セルプレート電極１１に達するコンタクトホール２１ａを有する。コンタクトホール２１ａは、シリコン基板１の主表面１ａからコンタクトホール２１ａの底面２１ｍまでの距離が、シリコン基板１の主表面１ａから上部セルプレート電極１１の底面１１ｍまでの距離以上となるように設けられている。
【選択図】 図１
【解決手段】半導体装置は、シリコン基板１の主表面１ａ上に設けられた下部ストレージノード電極１０ａから１０ｄと、下部ストレージノード電極１０ａから１０ｄ上に設けられた誘電体膜１５と、誘電体膜１５上に設けられた上部セルプレート電極１１と、上部セルプレート電極１１を覆う層間絶縁膜３とを備える。上部セルプレート電極１１はルテニウムを含む。層間絶縁膜３は、上部セルプレート電極１１に達するコンタクトホール２１ａを有する。コンタクトホール２１ａは、シリコン基板１の主表面１ａからコンタクトホール２１ａの底面２１ｍまでの距離が、シリコン基板１の主表面１ａから上部セルプレート電極１１の底面１１ｍまでの距離以上となるように設けられている。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
この発明は、一般的には、半導体装置に関するものであり、より特定的には、キャパシタを備える半導体装置に関するものである。
【０００２】
【従来の技術】
近年、半導体装置、特にＤＲＡＭ（ｄｙｎａｍｉｃ ｒａｎｄｏｍ−ａｃｃｅｓｓ ｍｅｍｏｒｙ）の構造の微細化に伴い、メモリセルの投影面積に対して実際のキャパシタの有効面積を大きくできる円筒型キャパシタ構造が多用されている。この円筒型キャパシタ構造は、円筒状に形成された下部電極と、下部電極の表面を覆う誘電体膜およびセルプレートとを備える積層構造を有する。図５４は、従来技術としての円筒型キャパシタ構造を有する半導体装置を示す断面図である。
【０００３】
図５４を参照して、半導体基板１０１の主表面１０１ａ上には、ゲート絶縁膜１０３ａから１０３ｃを介してゲート電極１０４ａから１０４ｃが形成されている。ゲート電極１０４ａから１０４ｃの両側に位置する半導体基板１０１の主表面１０１ａには、所定深さでソース／ドレイン領域としての不純物領域１０２ａから１０２ｄが形成されている。半導体基板１０１の主表面１０１ａには、不純物領域１０２ｄと距離を隔てて不純物領域１０２ｅが所定深さで形成されている。ゲート電極１０４ａから１０４ｃの側壁にはサイドウォール絶縁膜１０５ａから１０５ｃが形成されている。ゲート電極１０４ａから１０４ｃの頂面上には被覆絶縁膜１０６ａから１０６ｃが形成されている。
【０００４】
半導体基板１０１の主表面１０１ａ、被覆絶縁膜１０６ａから１０６ｃ、およびサイドウォール絶縁膜１０５ａから１０５ｃを覆うように、シリコン酸化膜からなる第１の層間絶縁膜１０７が形成されている。第１の層間絶縁膜１０７には、不純物領域１０２ｂおよび１０２ｃに達するコンタクトホール１０８ａおよび１０８ｂが形成されている。コンタクトホール１０８ａおよび１０８ｂには、導電体膜１０９ａおよび１０９ｂが充填されている。
【０００５】
第１の層間絶縁膜１０７上にはシリコン酸化膜からなる第２の層間絶縁膜１１０が形成されている。第２の層間絶縁膜１１０には、導電体膜１０９ｂの頂面に達するコンタクトホール１１１ａが形成されている。第１および第２の層間絶縁膜１０７および１１０には、半導体基板１０１の主表面１０１ａに形成された不純物領域１０２ｅに達するコンタクトホール１１１ｂが形成されている。コンタクトホール１１１ａおよび１１１ｂには、導電体膜１１５ａおよび１１５ｂが充填されている。第２の層間絶縁膜１１０の頂面上には、導電体膜１１５ａおよび１１５ｂと接触して第１の配線膜１１２ａおよび１１２ｂが形成されている。
【０００６】
第２の層間絶縁膜１１０と、第１の配線膜１１２ａおよび１１２ｂとを覆うように、シリコン酸化膜からなる第３の層間絶縁膜１１３が形成されている。第２および第３の層間絶縁膜１１０および１１３には、第１の層間絶縁膜１０７に形成された導電体膜１０９ａに達するコンタクトホール１１４が形成されている。コンタクトホール１１４には、導電体膜１１６が充填されている。
【０００７】
第３の層間絶縁膜１１３上には、シリコン酸化膜からなる第４の層間絶縁膜１１８が形成されている。第４の層間絶縁膜１１８には、第３の層間絶縁膜１１３に形成された導電体膜１１６に達する孔１１９が形成されている。孔１１９の側面および底面を覆うように円筒状の下部ストレージノード電極１２０が形成されており、下部ストレージノード電極１２０は導電体膜１１６と接触している。下部ストレージノード電極１２０の表面、および第４の層間絶縁膜１１８の頂面の一部を覆うように、誘電体膜１２１が形成されている。誘電体膜１２１を覆い、かつ孔１１９の内部を完全に充填するように上部セルプレート電極１２２が形成されている。下部ストレージノード電極１２０、誘電体膜１２１および上部セルプレート電極１２２によって半導体装置の円筒型キャパシタが構成されている。
【０００８】
上部セルプレート電極１２２および第４の層間絶縁膜１１８を覆うように、シリコン酸化膜からなる第５の層間絶縁膜１２３が形成されている。第５の層間絶縁膜１２３には、上部セルプレート電極１２２および誘電体膜１２１を突き抜けて第４の層間絶縁膜１１８の内部に達するコンタクトホール１５２ａが形成されている。コンタクトホール１５２ａの底面は、第４の層間絶縁膜１１８によって規定されている。第３、第４および第５の層間絶縁膜１１３、１１８および１２３には、第２の層間絶縁膜１１０の頂面上に形成された第１の配線膜１１２ｂに達するコンタクトホール１５２ｂが形成されている。コンタクトホール１５２ａおよび１５２ｂには、導電体膜１５３ａおよび１５３ｂが充填されている。導電体膜１５３ａは、コンタクトホール１５２ａによって形成される上部セルプレート電極１２２の側壁と接続されている。第５の層間絶縁膜１２３の頂面上には、導電体膜１５３ａおよび１５３ｂと接触して第２の配線膜１５４ａおよび１５４ｂが形成されている。
【０００９】
このような円筒型キャパシタを有する半導体装置において、メモリセルのサイズを小さくしながらキャパシタ容量を確保するためには、キャパシタの高さを高くする必要がある。このため、第４の層間絶縁膜１１８の高さが高くなる傾向にあり、特にこのことに起因して、第５の層間絶縁膜１２３の頂面から第１の配線膜１１２ｂまでの距離が大きくなる。
【００１０】
また、上部セルプレート電極１２２を所定の電位にすることを目的として、第５の層間絶縁膜１２３上に設けられた第２の配線膜１５４ａと上部セルプレート電極１２２とを導電体膜１５３ａによって接続する。このため、導電体膜１５３ａを充填するコンタクトホール１５２ａを形成する必要がある。他方、不純物領域１０２ｅに信号を供給したり電位を固定することを目的として、第５の層間絶縁膜１２３上に設けられた第２の配線膜１５４ｂと第２の層間絶縁膜１１０上に設けられた第１の配線膜１１２ｂとを導電体膜１５３ｂによって接続する。このため、導電体膜１５３ｂを充填するコンタクトホール１５２ｂを形成する必要がある。
【００１１】
このコンタクトホール１５２ａおよび１５２ｂは、製造工程を削減するために、第５の層間絶縁膜１２３を設けた後の同一のエッチング工程で形成される。そして、このエッチング工程はコンタクトホール１５２ｂが第１の配線膜１１２ｂに達するまで行われる。このため、コンタクトホール１５２ａがまず上部セルプレート電極１２２の頂面上に達し、その後コンタクトホール１５２ｂが第１の配線膜１１２ｂに達するまで上部セルプレート電極１２２は継続してエッチングを受ける。この結果、図５４に示すように、コンタクトホール１５２ａが上部セルプレート電極１２２を突き抜け第４の層間絶縁膜１１８の内部にまで達した形状となる。
【００１２】
このようにコンタクトホール１５２ａが上部セルプレート電極１２２から突き抜け、その突き抜け量が大きくなった場合には、導電体膜１５３ａがたとえば第１の配線膜１１２ａなどに短絡するという問題が発生する。
【００１３】
また、コンタクトホール１５２ａに充填した導電体膜１５３ａと上部セルプレート電極１２２との接触部分は、コンタクトホール１５２ａによって形成された上部セルプレート電極１２２の側壁のみとなり、接触面積が小さくなる。また、導電体膜１５３ａをスパッタリングで形成する場合、上部セルプレート電極１２２の側壁上では成膜の被覆性が劣る。さらに、コンクトホール１５２ａの開口後のウェット処理で上部セルプレート電極１２２の側壁が後退した場合、導電体膜１５３ａの成膜時における被覆性が悪くなる。これらの理由から、上部セルプレート電極１２２と導電体膜１５３ａとのコンタクト不良が発生するおそれがある。
【００１４】
このような問題を解決することを目的として、たとえば特開２０００−２１６３５７号公報に、セルプレートとの接触不良が生じることのない半導体装置が開示されている（特許文献１参照。）。図５５は、特開２０００−２１６３５７号公報に開示されている半導体装置を示す断面図である。
【００１５】
図５５を参照して、素子分離酸化膜２０２および拡散層領域２０３を有するシリコン基板２０１上に、ゲート絶縁膜を介してゲート電極２０４が形成されている。ゲート電極２０４の頂面上には窒化膜２０５が形成され、ゲート電極２０４の側壁には側壁酸化膜２０６が形成されている。ゲート電極２０４およびシリコン基板２０１の主表面を覆うように第１の層間絶縁膜２１６が形成されている。第１の層間絶縁膜２１６には、拡散層領域２０３に達する局所配線２０７が形成されている。第１の層間絶縁膜２１６上には第２の層間絶縁膜２１７が形成されている。第２の層間絶縁膜２１７には、シリンダ構造を有する蓄積電極２０８が形成されている。蓄積電極２０８は、局所配線２０７を介して拡散層領域２０３と電気的に接続されている。
【００１６】
蓄積電極２０８上には容量絶縁膜を介してポリシリコンからなる容量電極２１０が形成されている。第２の層間絶縁膜２１７上には、容量電極２１０を覆う第３の層間絶縁膜２１８が形成されている。第３の層間絶縁膜２１８上にはメタル配線２１２が形成されている。ゲート電極２０４、拡散層領域２０３および容量電極２１０のそれぞれがメタルコンタクト２１１を介してメタル配線２１２と電気的に接続されている。メタルコンタクト２１１と容量電極２１０とが接続する下方には、蓄積電極２０８と同層で形成されたコンタクトストッパ２０９が形成されている。コンタクトストッパ２０９の存在により、メタルコンタクト２１１の下方に位置する容量電極２１０の膜厚が厚く形成されている。
【００１７】
ゲート電極２０４に達するコンタクト孔と、容量電極２１０に達するコンタクト孔を同時に開口する場合、コンタクトストッパ２０９の内部には容量電極２１０が堆積されているため、容量電極２１０に達するコンタクト孔が容量電極２１０を貫通してしまうことがない。これにより、メタル配線２１２と容量電極２１０との電気的な接続を十分に得ることができる。
【００１８】
【特許文献１】
特開２０００−２１６３５７号公報
【００１９】
【特許文献２】
特開平１０−２４２４１８号公報
【００２０】
【発明が解決しようとする課題】
上述の図５５に示す半導体装置では、容量電極２１０に達するコンタクト孔が容量電極２１０を貫通するのを防止するため、メタルコンタクト２１１の下方に位置する容量電極２１０の膜厚を厚く形成している。しかし、このような構造の半導体装置を実現するためには、容量電極２１０の膜厚を厚く形成する所定広さの領域をシリコン基板２０１上に確保しなければならずエリアペナルティが発生する。エリアペナルティとは、ある特定の目的を達成するために構造体を設けて、半導体基板上の空間を費やすことによる不利益を言う。このため、メモリセル領域の面積が増大するという問題が発生し、半導体装置の微細化を実現することができない。
【００２１】
また、容量電極２１０に達するコンタクト孔がコンタクトストッパ２０９の近傍まで形成された場合には、メタルコンタクト２１１と接触する容量電極２１０の側壁の面積が、容量電極２１０の膜厚を厚く形成した分著しく増大する。コンタクト孔に形成される容量電極２１０の側壁は、エッチング時の種々の要因によって所望の表面形状には形成されない。このため、メタルコンタクト２１１と容量電極２１０とのコンタクト抵抗がばらつくという問題が発生する。
【００２２】
そこでこの発明の目的は、上記の課題を解決することであり、上部電極におけるコンタクト不良を防止し、かつエリアペナルティが発生することがない半導体装置を提供することである。
【００２３】
【課題を解決するための手段】
この発明に従った半導体装置は、半導体基板の主表面上に設けられた下部電極と、下部電極上に設けられた誘電体膜と、誘電体膜上に設けられた上部電極と、上部電極を覆う層間絶縁膜とを備える。上部電極は、ルテニウム、窒化チタンおよび白金からなる群より選ばれた少なくとも一種を含む。層間絶縁膜は、上部電極に達する第１の孔を有する。第１の孔は、半導体基板の主表面から第１の孔の底面までの距離が、半導体基板の主表面から第１の孔が達する部分における上部電極の底面までの距離以上となるように設けられている。
【００２４】
このように構成された半導体装置によれば、上部電極が含むルテニウム、窒化チタンおよび白金からなる群より選ばれた少なくとも一種は、耐酸化性に優れている。このため、半導体装置の製造工程において上部電極が酸化雰囲気にさらされる場合があっても上部電極が酸化されるのを抑制できる。このため、酸化された上部電極によってコンタクト不良が発生することを防止できる。また、ルテニウムに関しては、ルテニウムの酸化物も導電性である。このため、仮に上部電極が酸化されたとしても上部電極においてコンタクト不良が発生することはない。
【００２５】
また、第１の孔に規定される上部電極の側壁が一定以上に深くなることはない。このため、上部電極は第１の孔に充填される導電膜と安定したコンタクト抵抗を得ることができる。さらに、特別な構造を備えることなく上部電極を所定材料で形成することによって上部電極のコンタクト不良を防止している。したがって、エリアペナルティを受けることがないため半導体装置の微細化を実現することができる。
【００２６】
加えて、第１の孔が上部電極を突き抜けてさらに延びて形成されることがない。このため、第１の孔が上部電極とは別に設けられた配線膜などに達し、第１の孔に充填される導電膜とその配線膜とが短絡するおそれがない。また、半導体基板の主表面から第１の孔の底面までの距離と、半導体基板の主表面から上部電極の底面までの距離とが等しい場合を除いて、第１の孔の底面は上部電極によって規定される。このため、第１の孔に充填する導電膜と上部電極との接触面積が増大し、接触面積が小さいことに起因するコンタクト不良を防止することができる。
【００２７】
また好ましくは、半導体装置は、層間絶縁膜の頂面からの距離が、層間絶縁膜の頂面から上部電極までの距離よりも大きくなるように層間絶縁膜内に設けられた導電膜をさらに備える。層間絶縁膜は、導電膜に達する第２の孔を有する。上部電極は、層間絶縁膜の一部分を除去して第１および第２の孔を形成する所定のエッチャントに対して相対的に小さいエッチング速度を有し、層間絶縁膜は、所定のエッチャントに対して相対的に大きいエッチング速度を有する。
【００２８】
このように構成された半導体装置によれば、層間絶縁膜にエッチングを行ない、第１の孔と第１の孔よりも深い第２の孔を同時に形成する場合、第１の孔が上部電極の頂面に達した後も上部電極はエッチングを受け続ける。しかし、上部電極は、層間絶縁膜の一部を除去するエッチャントに対して相対的に小さいエッチング速度を有するため、層間絶縁膜に行なうエッチングにエッチングされにくい。このため、上部電極がエッチングを継続して受けたとしても、上部電極の所定位置でエッチングが止まり第１の孔が上部電極を突けさらに延びて形成されることがない。これにより、上部電極と第１の孔に充填される導電膜との間で所望のコンタクト構造を得ることができる。
【００２９】
また好ましくは、第１の孔の側面および底面の少なくとも一方は、上部電極により規定されている。このように構成された半導体装置によれば、第１の孔に充填される導電膜と上部電極との接触面積を増大させることができる。これにより、第１の孔に充填される導電膜と上部電極との接触面積が小さいことに起因するコンタクト不良をさらに防止することができる。
【００３０】
また好ましくは、第１の孔の側面および底面の少なくとも一方を規定する上部電極の部分は、凹凸形状を有する。このように構成された半導体装置によれば、凹凸形状に形成された上部電極の部分は、平坦に形成されている場合と比較して大きい表面積を有する。このため、上部電極と第１の孔に充填される導電膜との接触面積を増大させることができる。これにより、上部電極と第１の孔に充填される導電膜とのコンタクト抵抗は低くなり安定するため、上部電極において発生するコンタクト不良をさらに防止することができる。
【００３１】
また好ましくは、上部電極は第１の凹部を有する。第１の凹部は、第１の孔と接続され、かつ半導体基板の主表面に平行な面上での開口面積が、第１の孔の底面の開口面積よりも大きくなるように形成されている。このように形成された半導体装置によれば、第１の孔および第１の凹部に充填される導電膜は、上部電極によって規定される第１の凹部の側壁と接触する。このとき、上部電極によって規定される第１の凹部の側壁が有する表面積の方が、上部電極によって規定される第１の孔の側壁が有する表面積よりも大きい。このため、上部電極と第１の凹部に充填される導電膜との接触面積を増大させることができる。これにより、上部電極でのコンタクト抵抗は低くなり安定するため、上部電極において発生するコンタクト不良をさらに防止することができる。
【００３２】
また好ましくは、第１の凹部は、半導体基板の主表面に平行な面上での第１の凹部の開口面積が、上部電極の頂面から底面に向かうに従って大きくなるように形成されている。このように構成された半導体装置によれば、上部電極によって規定される第１の凹部の側壁はテーパー形状に形成されている。このため、その側壁の表面積はさらに大きくなり、上部電極と第１の凹部に充填される導電膜との接触面積をさらに増大させることができる。これにより、上部電極と第１の凹部に充填される導電膜とのコンタクト抵抗は低くなり安定するため、上部電極において発生するコンタクト不良をさらに防止することができる。
【００３３】
また好ましくは、第１の凹部の表面は凹凸形状に形成されている。このように構成された半導体装置によれば、凹凸形状に形成された第１の凹部の表面は、平坦に形成されている場合と比較して大きい表面積を有する。このため、上部電極と第１の凹部に充填される導電膜との接触面積をさらに増大させることができる。これにより、上部電極と第１の凹部に充填される導電膜とのコンタクト抵抗は低くなり安定するため、上部電極において発生するコンタクト不良をさらに防止することができる。
【００３４】
また好ましくは、上部電極は第２の凹部を有する。第２の凹部は、第１の孔と接続され、かつ上部電極の頂面上での開口面積が、第１の孔の底面の開口面積よりも大きくなるように形成されている。第２の凹部は湾曲する上部電極の表面により規定されている。このように構成された半導体装置によれば、第２の凹部を規定する湾曲する上部電極の表面が有する表面積は、上部電極に規定される第１の孔の側壁が有する表面積よりも大きい。このため、上部電極と第２の凹部に充填される導電膜との接触面積はさらに増大する。これにより、上部電極と第２の凹部に充填される導電膜とのコンタクト抵抗は低くなり安定するため、上部電極で発生するコンタクト不良を防止することができる。
【００３５】
また好ましくは、第２の凹部を規定する表面は、凹凸形状を有する。このように構成された半導体装置によれば、凹凸形状の第２の凹部を規定する表面は、平坦に形成されている場合と比較して大きい表面積を有する。このため、上部電極と第２の凹部に充填される導電膜との接触面積をさらに増大させることができる。これにより、上部電極と第２の凹部に充填される導電膜とのコンタクト抵抗は低くなり安定するため、上部電極において発生するコンタクト不良をさらに防止することができる。
【００３６】
【発明の実施の形態】
この発明の実施の形態について、図面を参照して説明する。
【００３７】
（実施の形態１）
図１は、この発明の実施の形態１における半導体装置を示す断面図である。図１を参照して、半導体装置は、Ｃｏｎｃａｖｅ粗面ＭＩＳ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−ｓｉｌｉｃｏｎ）キャパシタを有する。シリコン基板１の主表面１ａには、所定の間隔を隔てて分離絶縁膜２が形成されている。図示されていないが、分離絶縁膜２によって隔たれたシリコン基板１の主表面１ａには、所定深さでソース／ドレイン領域としての不純物領域が形成されている。
【００３８】
シリコン基板１の主表面１ａを覆うように、シリコン酸化膜からなる第１の層間絶縁膜３ａが形成されている。第１の層間絶縁膜３ａには、図示しない不純物領域が形成されたシリコン基板１の主表面１ａに達するコンタクトホール２５ａから２５ｄが形成されている。コンタクトホール２５ａから２５ｄには、ドープトポリシリコンなどが充填されてランディングプラグ４ａから４ｄが形成されている。
【００３９】
第１の層間絶縁膜３ａ上にはシリコン酸化膜からなる第２の層間絶縁膜３ｂが形成されている。第２の層間絶縁膜３ｂの頂面上には、シリコン基板１に形成された分離絶縁膜２の上方に位置して、タングステン（Ｗ）からなるビットライン配線６が形成されている。
【００４０】
第２の層間絶縁膜３ｂ上には、ビットライン配線６を覆うようにシリコン酸化膜からなる第３の層間絶縁膜３ｃが形成されている。第２および第３の層間絶縁膜３ｂおよび３ｃには、ランディングプラグ４ａから４ｄの各頂面に達するコンタクトホール２２ａから２２ｄが形成されている。コンタクトホール２２ａから２２ｄには、ドープトポリシリコンなどが充填されてストレージノードコンタクト８ａから８ｄが形成されている。
【００４１】
第３の層間絶縁膜３ｃ上には、シリコン酸化膜からなる第４の層間絶縁膜３ｄが形成されている。第４の層間絶縁膜３ｄには、ストレージノードコンタクト８ａから８ｄの各頂面に達する孔２３ａから２３ｄが形成されている。孔２３ａから２３ｄには、孔２３ａから２３ｄの底面および側壁を覆うように、ドープトポリシリコンからなる下部ストレージノード電極１０ａから１０ｄが形成されている。下部ストレージノード電極１０ａから１０ｄは、孔２３ａから２３ｄの内部にさらに凹部を形成しており、その凹部の表面は凹凸形状に形成されている。このように表面が凹凸形状に形成された下部ストレージノード電極１０ａから１０ｄは、たとえばアモルファスシリコンを堆積後、不均一に結晶化することによって形成することができる。
【００４２】
下部ストレージノード電極１０ａから１０ｄに形成された凹部および第４の層間絶縁膜３ｄの頂面の一部を覆うように、タンタルオキサイド（Ｔａ２Ｏ５）またはチタン酸バリウムストロンチウム（ＢＳＴ）からなる誘電体膜１５が形成されている。誘電体膜１５を覆い、かつ孔２３ａから２３ｄの内部を完全に埋めるようにして、ルテニウム（Ｒｕ）からなる上部セルプレート電極１１が形成されている。
【００４３】
下部ストレージノード電極１０ａから１０ｄ、誘電体膜１５および上部セルプレート電極１１によって、半導体装置のキャパシタが構成されている。本実施の形態では、下部ストレージノード電極１０ａから１０ｄの表面が凹凸形状に形成されているためキャパシタ面積が大きくなる。これにより、キャパシタの蓄積容量を増大させることができる。
【００４４】
第４の層間絶縁膜３ｄ上には、上部セルプレート電極１１を覆うように、シリコン酸化膜からなる第５の層間絶縁膜３ｅが形成されている。第５の層間絶縁膜３ｅには、上部セルプレート電極１１に達するコンタクトホール２１ａが形成されている。コンタクトホール２１ａの底面２１ｍは、上部セルプレート電極１１の頂面１１ｎによって規定されている。第３、第４および第５の層間絶縁膜３ｃ、３ｄおよび３ｅには、ビットライン配線６の頂面にまで達するコンタクトホール２１ｂが形成されている。コンタクトホール２１ａおよび２１ｂには、図示しないバリアメタル膜を介してタングステンからなるメタルプラグ１３ａおよび１３ｂが形成されている。
【００４５】
第５の層間絶縁膜３ｅ上には、メタルプラグ１３ａおよび１３ｂの頂面に接触してアルミニウム（Ａｌ）からなるアルミ配線１４ａおよび１４ｂが形成されている。なお、第１から第５の層間絶縁膜３ａから３ｅによって層間絶縁膜３が構成されている。
【００４６】
図２は、図１中の半導体装置を示す平面図である。図２を参照して、Ｉ−Ｉ線上に沿った断面が図１中の半導体装置を示している。図示しないシリコン基板１上には、所定の間隔を隔てて複数のゲート電極３２が形成されている。ゲート電極３２とほぼ直行するように複数のビットライン配線６が位置する。隣接するゲート電極３２の間には、シリコン基板１の主表面１ａから延びて形成されたランディングプラグ４が位置する。ランディングプラグ４ｅ上にはストレージノードコンタクト３１が位置し、ストレ−ジノードコンタクト３１はビットライン配線６と接続されている。
【００４７】
図３は、図２中のＩＩＩ−ＩＩＩ線上に沿った断面図である。図３を参照して、シリコン基板１の主表面１ａ上には、ゲート絶縁膜３３ａから３３ｃを介してゲート電極３２ａから３２ｃが形成されている。ゲート電極３２ａから３２ｃの両側に位置するシリコン基板１の主表面１ａには、所定深さでソース／ドレイン領域としての不純物領域３８ａから３８ｃが形成されている。ゲート電極３２ａから３２ｃの側壁には、サイドウォール絶縁膜３５ａから３５ｃが形成されている。ゲート電極３２ａから３２ｃの頂面上には被覆絶縁膜３６ａから３６ｃが形成されている。第１の層間絶縁膜３ａには、不純物領域３８ａおよび３８ｂに達するコンタクトホール２５ｄおよび２５ｅが形成されている。コンタクトホール２５ｄおよび２５ｅには、ドープトポリシリコンなどが充填されてランディングプラグ４ｄおよび４ｅが形成されている。
【００４８】
この発明の実施の形態１に従った半導体装置は、半導体基板としてのシリコン基板１の主表面１ａ上に設けられた下部電極としての下部ストレージノード電極１０ａから１０ｄと、下部ストレージノード電極１０ａから１０ｄ上に設けられた誘電体膜１５と、誘電体膜１５上に設けられた上部電極としての上部セルプレート電極１１と、上部セルプレート電極１１を覆う層間絶縁膜３とを備える。上部セルプレート電極１１は、ルテニウム、窒化チタンおよび白金からなる群より選ばれた少なくとも一種としてのルテニウムを含む。層間絶縁膜３は、上部セルプレート電極１１に達する第１の孔としてのコンタクトホール２１ａを有する。コンタクトホール２１ａは、シリコン基板１の主表面１ａからコンタクトホール２１ａの底面２１ｍまでの距離が、シリコン基板１の主表面１ａからコンタクトホール２１ａが達する部分における上部セルプレート電極１１の底面１１ｍまでの距離以上となるように設けられている。
【００４９】
半導体装置は、層間絶縁膜３の頂面、つまり第５の層間絶縁膜３ｅの頂面からの距離が、第５の層間絶縁膜３ｅの頂面から上部セルプレート電極１１までの距離よりも大きくなるように層間絶縁膜３内に設けられた導電膜としてのビットライン配線６をさらに備える。層間絶縁膜３は、ビットライン配線６に達する第２の孔としてのコンタクトホール２１ｂを有する。上部セルプレート電極１１は、層間絶縁膜３の一部分を除去してコンタクトホール２１ａおよび２１ｂを形成する所定のエッチャントに対して相対的に小さいエッチング速度を有し、層間絶縁膜３は、所定のエッチャントに対して相対的に大きいエッチング速度を有する。
【００５０】
図４から図９は、図１中に示す半導体装置の製造方法の工程を示す断面図である。図１および図４から図９を用いて、上部セルプレート電極１１を形成してから以降の半導体装置の製造工程について説明する。
【００５１】
図４を参照して、上部セルプレート電極１１を形成した後、上部セルプレート電極１１に対するアニール処理を所定の時間をかけて行なう。これにより、上部セルプレート電極１１を形成するルテニウムが結晶化され、ルテニウムの結晶粒径が大きく成長する。第４の層間絶縁膜３ｄ上で、上部セルプレート電極１１を覆うようにしてシリコン酸化膜を膜厚５００ｎｍ程度で堆積し、第５の層間絶縁膜３ｅを形成する。
【００５２】
図５を参照して、第５の層間絶縁膜３ｅ上に、開口４２ａおよび４２ｂを有するレジスト膜４１を形成する。
【００５３】
図６を参照して、レジスト膜４１をマスクとして層間絶縁膜３にエッチングを行なう。エッチングガスとして、Ｃ４Ｆ８、ＡｒおよびＯ２の混合ガスを使用する。エッチングにより層間絶縁膜３は部分的に除去されて、まずコンタクトホール２１ａが上部セルプレート電極１１の頂面１１ｎにまで達する。その後、層間絶縁膜３に行なうエッチングはコンタクトホール２１ｂがビットライン配線６に達するまで継続される。その間、上部セルプレート電極１１は頂面１１ｎ付近においてエッチングを受け続ける。しかし、上部セルプレート電極１１を形成するルテニウムは、シリコン酸化膜である層間絶縁膜３に行なうエッチングに対して一定以上の選択比を有するため、コンタクトホール２１ａによる開口は上部セルプレート電極１１の頂面１１ｎ上で止まる。これにより、コンタクトホール２１ａの底面２１ｍは上部セルプレート電極１１の頂面１１ｎによって規定される。その後、レジスト膜４１を除去する。
【００５４】
図７を参照して、コンタクトホール２１ａおよび２１ｂに、ＴｉＮ（窒化チタン）およびＴｉ（チタン）の積層膜をそれぞれの膜厚を１０ｎｍ程度として堆積し、図示しないバリアメタル膜を形成する。さらに、タングステンからなる金属膜１３を膜厚５００ｎｍ程度で堆積する。
【００５５】
図８を参照して、化学的機械研磨法（ＣＭＰ；Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）を用いて、第５の層間絶縁膜３ｅの頂面が露出するまで金属膜１３を研磨する。これにより、コンタクトホール２１ａおよび２１ｂの内部にメタルプラグ１３ａおよび１３ｂを形成する。
【００５６】
図９を参照して、第５の層間絶縁膜３ｅ上に、アルミニウム膜１４を膜厚３００ｎｍ程度で堆積する。
【００５７】
図１を参照して、アルミニウム膜１４上に所定形状の開口パターンを有する図示しないレジスト膜を形成する。これをマスクとしてアルミニウム膜１４にエッチングを行ない、所定形状を有するアルミ配線１４ａおよび１４ｂを形成する。その後、図示しないレジスト膜を除去する。
【００５８】
このように構成された半導体装置によれば、上部セルプレート電極１１をルテニウムによって形成することによって、コンタクトホール２１ａの開口深さを上部セルプレート電極１１の頂面１１ｎ上にとどめている。このため、コンタクトホール２１ａの開口深さを制御するのに特別な構造を必要としない。これにより、シリコン基板１上でエリアペナルティを受けることがないので半導体装置の微細化を実現することができる。また、上部セルプレート電極１１を形成するルテニウムは耐酸化性に優れている。加えて、ルテニウムの酸化物も導電性である。このため、上部セルプレート電極１１が酸化されることに起因する上部セルプレート電極１１とメタルプラグ１３ａとのコンタクト不良を防止することができる。また、メタルプラグ１３ａは、メタルプラグ１３ａの底面全体が上部セルプレート電極１１の頂面１１ｎと接触して設けられている。このため、接触面積が小さいことに起因するコンタクト不良を防止できる。
【００５９】
また、メタルプラグ１３ａは、上部セルプレート電極１１を突き抜けて下方に延びることなく所定深さに形成されている。このため、メタルプラグ１３ａが上部セルプレート電極１１の下方に位置する導電膜と接触し短絡が生じることを防止できる。
【００６０】
（実施の形態２）
図１０は、この発明の実施の形態２における半導体装置を示す断面図である。実施の形態２における半導体装置は、実施の形態１における半導体装置と比較して、メタルプラグ１３ａおよび上部セルプレート電極１１のコンタクト構造のみが異なる。以下において、重複する構造の説明は省略する。
【００６１】
図１０を参照して、第５の層間絶縁膜３ｅに、上部セルプレート電極１１に達するコンタクトホール２１ａが形成されている。コンタクトホール２１ａは上部セルプレート電極１１の内部にまで達しており、コンタクトホール２１ａの側面２１ｓおよび底面２１ｍが上部セルプレート電極１１によって規定されている。コンタクトホール２１ａには、図示しないバリアメタル膜を介してタングステンからなるメタルプラグ１３ａが形成されている。
【００６２】
この発明の実施の形態２に従った半導体装置では、コンタクトホール２１ａの側面２１ｓおよび底面２１ｍの少なくとも一方は、上部セルプレート電極１１により規定されている。
【００６３】
実施の形態２における半導体装置の製造工程は、実施の形態１で説明した図１に示す半導体装置の製造工程と基本的には変わらない。実施の形態２における半導体装置の製造工程で、実施の形態１のおける半導体装置の製造工程と異なる部分を以下で説明する。重複する製造工程の説明は省略する。
【００６４】
図６を参照して、レジスト膜４１をマスクとして層間絶縁膜３にエッチングを行なう。エッチングガスとして、Ｃ４Ｆ８、ＡｒおよびＯ２の混合ガスを使用する。この際、Ｏ２の流量を実施の形態１で使用するエッチングガスに含まれるＯ２の流量よりも大きくしておく。図１０を参照して、上述の工程により、コンタクトホール２１ａは上部セルプレート電極１１の内部にまで達して形成される。
【００６５】
このように構成された半導体装置によれば、実施の形態１に記載の効果と同様の効果を奏することができる。加えて、上部セルプレート電極１１とメタルプラグ１３ａとは、コンタクトホール２１ａの底面２１ｍのみならず側面２１ｓにおいても接触している。これにより、上部セルプレート電極１１とメタルプラグ１３ａとの接触面積が増大するため、上部セルプレート電極１１において発生するコンタクト不良をさらに防止することができる。
【００６６】
（実施の形態３）
図１１は、この発明の実施の形態３における半導体装置を示す断面図である。実施の形態３における半導体装置は、実施の形態１における半導体装置と比較して、メタルプラグ１３ａおよび上部セルプレート電極１１のコンタクト構造のみが異なる。以下において、重複する構造の説明は省略する。
【００６７】
図１１を参照して、第５の層間絶縁膜３ｅに、上部セルプレート電極１１に達するコンタクトホール２１ａが形成されている。コンタクトホール２１ａは上部セルプレート電極１１の内部にまで達しており、コンタクトホール２１ａの側面２１ｓおよび底面２１ｍが上部セルプレート電極１１によって規定されている。コンタクトホール２１ａの底面２１ｍ、および側面２１ｓの表面が凹凸形状に形成されている。コンタクトホール２１ａには、図示しないバリアメタル膜を介してタングステンからなるメタルプラグ１３ａが形成されている。
【００６８】
この発明の実施の形態３に従った半導体装置では、コンタクトホール２１ａの側面２１ｓおよび底面２１ｍの少なくとも一方を規定する上部セルプレート電極１１の部分は、凹凸形状を有する。
【００６９】
実施の形態３における半導体装置の製造工程は、実施の形態２で説明した図１０に示す半導体装置の製造工程と基本的には変わらない。実施の形態３における半導体装置の製造工程で実施の形態２における半導体装置の製造工程と異なる部分を以下で説明する。重複する製造工程の説明は省略する。
【００７０】
図４を参照して、上部セルプレート電極１１を形成した後、上部セルプレート電極１１に対するアニール処理を、実施の形態１に記載の所定の時間よりも少ない時間をかけて行なう。これにより、上部セルプレート電極１１を形成するルテニウムが結晶化され、ルテニウムは実施の形態１に記載の結晶粒径よりも小さい結晶粒径に成長する。図１１を参照して、上述の工程により、コンタクトホール２１ａの底面２１ｍおよび側面２１ｓは凹凸形状に形成される。
【００７１】
このように構成された半導体装置によれば、実施の形態２に記載の効果と同様の効果を奏することができる。加えて、凹凸形状に形成されたコンタクトホール２１ａの底面２１ｍおよび側面２１ｓは、平坦に形成されている場合と比較して大きい表面積を有する。このため、上部セルプレート電極１１とメタルプラグ１３ａとの接触面積をさらに増大させることができる。これにより、上部セルプレート電極１１とメタルプラグ１３ａとのコンタクト抵抗は低くなり安定するため、上部セルプレート電極１１において発生するコンタクト不良をさらに防止することができる。
【００７２】
（実施の形態４）
図１２は、この発明の実施の形態４における半導体装置を示す断面図である。実施の形態４における半導体装置は、実施の形態１における半導体装置と比較して、メタルプラグ１３ａおよび上部セルプレート電極１１のコンタクト構造のみが異なる。以下において、重複する構造の説明は省略する。
【００７３】
図１２を参照して、第５の層間絶縁膜３ｅに、上部セルプレート電極１１に達するコンタクトホール２１ａが形成されている。上部セルプレート電極１１には、コンタクトホール２１ａと連通するコンタクトホール５１が形成されている。コンタクトホール５１は、コンタクトホール５１の底面５１ｍの面積がコンタクトホール２１ａの底面の面積よりも大きくなるように形成されている。コンタクトホール５１は、上部セルプレート電極１１の頂面１１ｎ側から底面１１ｍ側にまでに渡って底面５１ｍの面積で開口されている。コンタクトホール２１ａおよび５１には、図示しないバリアメタル膜を介してタングステンからなるメタルプラグ１３ａが形成されている。
【００７４】
この発明の実施の形態４に従った半導体装置では、上部セルプレート電極１１は第１の凹部としてのコンタクトホール５１を有する。コンタクトホール５１は、コンタクトホール２１ａと接続され、かつシリコン基板１の主表面１ａに平行な面上での開口面積が、コンタクトホール２１ａの底面の開口面積よりも大きくなるように形成されている。
【００７５】
実施の形態４における半導体装置の製造工程は、実施の形態１で説明した図１に示す半導体装置の製造工程と基本的には変わらない。実施の形態４における半導体装置の製造工程で実施の形態１における半導体装置の製造工程と異なる部分を以下で説明する。重複する製造工程の説明は省略する。
【００７６】
図６を参照して、レジスト膜４１をマスクとして層間絶縁膜３にエッチングを行なう。エッチングガスとして、Ｃ４Ｆ８、ＡｒおよびＯ２の混合ガスを使用する。上部セルプレート電極１１を形成するルテニウムは、シリコン酸化膜である層間絶縁膜３に行なうエッチングに対して一定以上の選択比を有するため、コンタクトホール２１ａによる開口は上部セルプレート電極１１の頂面１１ｎで止まる。しかし、上部セルプレート電極１１は頂面１１ｎ上で継続してエッチングされるため、コンタクトホール２１ａによって露出した上部セルプレート電極１１の頂面１１ｎから上部セルプレート電極１１の内部に渡って相当のダメージを受ける。このような状態において、Ｏ２およびＮ２の混合ガスを使用してレジスト膜４１をプラズマアッシングする。図１２を参照して、レジスト膜４１に行なうプラズマアッシングは、レジスト膜４１のみならずダメージを受けている上部セルプレート電極１１の部分を除去する。これにより、上部セルプレート電極１１の頂面１１ｎ側から底面１１ｍ側にまで達するコンタクトホール５１が形成される。
【００７７】
このように構成された半導体装置によれば、実施の形態１に記載の効果と同様の効果を奏することができる。加えて、上部セルプレート電極１１に形成されたコンタクトホール５１によって上部セルプレート電極１１とメタルプラグ１３ａとの接触面積を増大させることができる。これにより、上部セルプレート電極１１でのコンタクト抵抗は低くなり安定するため、上部セルプレート電極１１において発生するコンタクト不良を防止することができる。
【００７８】
（実施の形態５）
図１３は、この発明の実施の形態５における半導体装置を示す断面図である。実施の形態５における半導体装置は、実施の形態１における半導体装置と比較して、メタルプラグ１３ａおよび上部セルプレート電極１１のコンタクト構造のみが異なる。以下において、重複する構造の説明は省略する。
【００７９】
図１３を参照して、第５の層間絶縁膜３ｅに、上部セルプレート電極１１に達するコンタクトホール２１ａが形成されている。上部セルプレート電極１１には、コンタクトホール２１ａと連通するコンタクトホール５１が形成されている。コンタクトホール５１は、コンタクトホール５１の底面５１ｍの面積がコンタクトホール２１ａの底面の面積よりも大きくなるように形成されている。コンタクトホール５１は、上部セルプレート電極１１の頂面１１ｎ側から底面１１ｍ側にまでに渡って底面５１ｍの面積で開口されている。コンタクトホール５１の側面の表面が凹凸形状に形成されている。コンタクトホール２１ａおよび５１には、図示しないバリアメタル膜を介してタングステンからなるメタルプラグ１３ａが形成されている。
【００８０】
この発明の実施の形態５に従った半導体装置では、コンタクトホール５１の表面は凹凸形状に形成されている。
【００８１】
実施の形態５における半導体装置の製造工程は、実施の形態４で説明した図１２に示す半導体装置の製造工程と基本的には変わらない。実施の形態５における半導体装置の製造工程で実施の形態４における半導体装置の製造工程と異なる部分を以下で説明する。重複する製造工程の説明は省略する。
【００８２】
図４を参照して、上部セルプレート電極１１を形成した後、上部セルプレート電極１１に対するアニール処理を、実施の形態１に記載の所定の時間よりも少ない時間をかけて行なう。これにより、上部セルプレート電極１１を形成するルテニウムが結晶化され、ルテニウムは実施の形態１に記載の結晶粒径よりも小さい結晶粒径に成長する。図１３を参照して、上述の工程により、上部セルプレート電極１１に規定されるコンタクトホール５１の側面は凹凸形状に形成される。
【００８３】
このように構成された半導体装置によれば、実施の形態４に記載の効果と同様の効果を奏することができる。加えて、凹凸形状に形成されたコンタクトホール５１の側面は、平坦に形成されている場合と比較して大きい表面積を有する。このため、上部セルプレート電極１１とメタルプラグ１３ａとの接触面積をさらに増大させることができる。これにより、上部セルプレート電極１１とメタルプラグ１３ａとのコンタクト抵抗は低くなり安定するため、上部セルプレート電極１１において発生するコンタクト不良をさらに防止することができる。
【００８４】
（実施の形態６）
図１４は、この発明の実施の形態６における半導体装置を示す断面図である。実施の形態６における半導体装置は、実施の形態１における半導体装置と比較して、メタルプラグ１３ａおよび上部セルプレート電極１１のコンタクト構造のみが異なる。以下において、重複する構造の説明は省略する。
【００８５】
図１４を参照して、第５の層間絶縁膜３ｅに、上部セルプレート電極１１に達するコンタクトホール２１ａが形成されている。上部セルプレート電極１１には、コンタクトホール２１ａと連通するコンタクトホール５６が、上部セルプレート電極１１の頂面１１ｎ側から底面１１ｍ側にまで渡って形成されている。シリコン基板１の主表面１ａと平行な面上におけるコンタクトホール５６の開口面積は、常にコンタクトホール２１ａの底面の面積よりも大きい。そして、その開口面積がコンタクトホール２１ａから離れるに従って大きくなるように、コンタクトホール５６が形成されている。コンタクトホール２１ａおよび５６には、図示しないバリアメタル膜を介してタングステンからなるメタルプラグ１３ａが形成されている。
【００８６】
この発明の実施の形態６に従った半導体装置では、第１の凹部としてのコンタクトホール５６は、シリコン基板１の主表面１ａに平行な面上でのコンタクトホール５６の開口面積が、上部セルプレート電極１１の頂面１１ｎから底面１１ｍに向かうに従って大きくなるように形成されている。
【００８７】
実施の形態６における半導体装置の製造工程は、実施の形態１で説明した図１に示す半導体装置の製造工程と基本的には変わらない。実施の形態６における半導体装置の製造工程で、実施の形態１における半導体装置の製造工程と異なる部分を以下で説明する。重複する製造工程の説明は省略する。
【００８８】
図６を参照して、レジスト膜４１をマスクとして層間絶縁膜３にエッチングを行なう。エッチングガスとして、Ｃ４Ｆ８、ＡｒおよびＯ２の混合ガスを使用する。上部セルプレート電極１１を形成するルテニウムは、シリコン酸化膜である層間絶縁膜３に行なうエッチングに対して一定以上の選択比を有するため、コンタクトホール２１ａによる開口は上部セルプレート電極１１の頂面１１ｎで止まる。しかし、上部セルプレート電極１１は頂面１１ｎ上で継続してエッチングされるため、コンタクトホール２１ａによって露出した上部セルプレート電極１１の頂面１１ｎから上部セルプレート電極１１の内部に渡って相当のダメージを受ける。続いて、エッチャントとしてのＯ２およびＮ２の混合ガスを使用してレジスト膜４１を平行平板型装置でプラズマアッシングする。この際、シリコン基板１側のバイアスを弱めることによって、指向性の弱いエッチャントはコンタクトホール２１ａによる開口から外側に広がるように入射する。図１４を参照して、レジスト膜４１に行なうプラズマアッシングは、レジスト膜４１のみならずダメージを受けている上部セルプレート電極１１の部分を除去する。上述の工程により、上部セルプレート電極１１の頂面１１ｎ側から底面１１ｍ側にまでテーパー状に広がったコンタクトホール５６が形成される。
【００８９】
このように形成された半導体装置によれば、実施の形態４に記載の効果と同様の効果を奏することができる。加えて、コンタクトホール５６はテーパー形状に形成されているため、上部セルプレート電極１１とメタルプラグ１３ａとの接触面積を増大させることができる。これにより、上部セルプレート電極１１でのコンタクト抵抗は低くなり安定するため、上部セルプレート電極１１において発生するコンタクト不良をさらに防止することができる。
【００９０】
（実施の形態７）
図１５は、この発明の実施の形態７における半導体装置を示す断面図である。実施の形態７における半導体装置は、実施の形態１における半導体装置と比較して、メタルプラグ１３ａおよび上部セルプレート電極１１のコンタクト構造のみが異なる。以下において、重複する構造の説明は省略する。
【００９１】
図１５を参照して、第５の層間絶縁膜３ｅに、上部セルプレート電極１１に達するコンタクトホール２１ａが形成されている。上部セルプレート電極１１には、コンタクトホール２１ａと連通するコンタクトホール５６が、上部セルプレート電極１１の頂面１１ｎ側から底面１１ｍ側にまで渡って形成されている。シリコン基板１の主表面１ａと平行な面上におけるコンタクトホール５６の開口面積は、常にコンタクトホール２１ａの底面の面積よりも大きい。そして、その開口面積がコンタクトホール２１ａから離れるに従って大きくなるように、コンタクトホール５６が形成されている。コンタクトホール５６の側面の表面は、凹凸形状に形成されている。コンタクトホール２１ａおよび５６には、図示しないバリアメタル膜を介してタングステンからなるメタルプラグ１３ａが形成されている。
【００９２】
実施の形態７における半導体装置の製造工程は、実施の形態６で説明した図１４に示す半導体装置の製造工程と基本的には変わらない。実施の形態７における半導体装置の製造工程で、実施の形態６における半導体装置の製造工程と異なる部分を以下で説明する。重複する製造工程の説明は省略する。
【００９３】
図４を参照して、上部セルプレート電極１１を形成した後、上部セルプレート電極１１に対するアニール処理を、実施の形態１に記載の所定の時間よりも少ない時間をかけて行なう。これにより、上部セルプレート電極１１を形成するルテニウムが結晶化され、ルテニウムは実施の形態１に記載の結晶粒径よりも小さい結晶粒径に成長する。図１５を参照して、上述の工程により、上部セルプレート電極１１に規定されるコンタクトホール５６の側面は凹凸形状に形成される。
【００９４】
このように構成された半導体装置によれば、実施の形態６に記載の効果と同様の効果を奏することができる。加えて、凹凸形状に形成されたコンタクトホール５６の側面は、平坦に形成されている場合と比較して大きい表面積を有する。このため、上部セルプレート電極１１とメタルプラグ１３ａとの接触面積を増大させることができる。これにより、上部セルプレート電極１１とメタルプラグ１３ａとのコンタクト抵抗は低くなり安定するため、上部セルプレート電極１１において発生するコンタクト不良をさらに防止することができる。
【００９５】
（実施の形態８）
図１６は、この発明の実施の形態８における半導体装置を示す断面図である。実施の形態８における半導体装置は、実施の形態１における半導体装置と比較して、メタルプラグ１３ａおよび上部セルプレート電極１１のコンタクト構造のみが異なる。以下において、重複する構造の説明は省略する。
【００９６】
図１６を参照して、第５の層間絶縁膜３ｅに、上部セルプレート電極１１に達するコンタクトホール２１ａが形成されている。上部セルプレート電極１１には、コンタクトホール２１ａと連通するコンタクトホール６１が形成されている。コンタクトホール６１は、上部セルプレート電極１１の頂面１１ｎ側における開口面積がコンタクトホール２１ａの底面の面積より大きくなるように形成されている。上部セルプレート電極１１によって規定されるコンタクトホール６１の表面６１ｍは、湾曲面によって形成されている。コンタクトホール２１ａおよび６１には、図示しないバリアメタル膜を介してタングステンからなるメタルプラグ１３ａが形成されている。
【００９７】
この発明の実施の形態８に従った半導体装置では、上部セルプレート電極１１は第２の凹部としてのコンタクトホール６１を有する。コンタクトホール６１は、コンタクトホール２１ａと接続され、かつ上部セルプレート電極１１の頂面１１ａ上での開口面積が、コンタクトホール２１ａの底面の開口面積よりも大きくなるように形成されている。コンタクトホール６１は湾曲する上部セルプレート電極１１の表面により規定されている。
【００９８】
実施の形態８における半導体装置の製造工程は、実施の形態１で説明した図１に示す半導体装置の製造工程と基本的には変わらない。実施の形態８における半導体装置の製造工程で、実施の形態１における半導体装置の製造工程と異なる部分を以下で説明する。重複する製造工程の説明は省略する。
【００９９】
図６を参照して、レジスト膜４１をマスクとして層間絶縁膜３にエッチングを行なう。エッチングガスとして、Ｃ４Ｆ８、ＡｒおよびＯ２の混合ガスを使用する。上部セルプレート電極１１を形成するルテニウムは、シリコン酸化膜である層間絶縁膜３に行なうエッチングに対して一定以上の選択比を有するため、コンタクトホール２１ａによる開口は上部セルプレート電極１１の頂面１１ｎで止まる。しかし、上部セルプレート電極１１は頂面１１ｎ上で継続してエッチングされるため、コンタクトホール２１ａによって露出した上部セルプレート電極１１の頂面１１ｎを中心として上部セルプレート電極１１の内部に渡って相当のダメージを受ける。続いて、Ｏ２の混合ガスを使用してレジスト膜４１をプラズマアッシングする。図１２を参照して、レジスト膜４１に行なうプラズマアッシングは、レジスト膜４１のみならずダメージを受けている上部セルプレート電極１１の部分を除去する。上述の工程により、上部セルプレート電極１１の頂面１１ｎ側から上部セルプレート電極１１の内部に延びる湾曲面によって規定されたコンタクトホール６１が形成される。
【０１００】
このように形成された半導体装置によれば、実施の形態１に記載の効果と同様の効果を奏することができる。加えて、上部セルプレート電極１１に形成されたコンタクトホール６１によって上部セルプレート電極１１とメタルプラグ１３ａとの接触面積を増大させることができる。これにより、上部セルプレート電極１１でのコンタクト抵抗は低くなり安定するため、上部セルプレート電極１１において発生するコンタクト不良をさらに防止することができる。
【０１０１】
（実施の形態９）
図１７は、この発明の実施の形態９における半導体装置を示す断面図である。実施の形態９における半導体装置は、実施の形態１における半導体装置と比較して、メタルプラグ１３ａおよび上部セルプレート電極１１のコンタクト構造のみが異なる。以下において、重複する構造の説明は省略する。
【０１０２】
図１７を参照して、第５の層間絶縁膜３ｅに、上部セルプレート電極１１に達するコンタクトホール２１ａが形成されている。上部セルプレート電極１１には、コンタクトホール２１ａと連通するコンタクトホール６１が形成されている。コンタクトホール６１は、上部セルプレート電極１１の頂面１１ｎ側において開口面積がコンタクトホール２１ａの底面の面積より大きくなるように形成されている。上部セルプレート電極１１によって規定されるコンタクトホール６１の表面６１ｍは、湾曲面によって形成されている。また、コンタクトホール６１の表面６１ｍは凹凸形状に形成されている。コンタクトホール２１ａおよび６１には、図示しないバリアメタル膜を介してタングステンからなるメタルプラグ１３ａが形成されている。
【０１０３】
この発明の実施の形態９に従った半導体装置では、コンタクトホール６１を規定する表面は、凹凸形状を有する。
【０１０４】
実施の形態９における半導体装置の製造工程は、実施の形態８で説明した図１６に示す半導体装置の製造工程と基本的には変わらない。実施の形態９における半導体装置の製造工程で、実施の形態８における半導体装置の製造工程と異なる部分を以下で説明する。重複する製造工程の説明は省略する。
【０１０５】
図４を参照して、上部セルプレート電極１１を形成した後、上部セルプレート電極１１に対するアニール処理を、実施の形態１に記載の所定の時間よりも少ない時間をかけて行なう。これにより、上部セルプレート電極１１を形成するルテニウムが結晶化され、ルテニウムの結晶が実施の形態１に記載の結晶粒径よりも小さい結晶粒径に成長する。図１７を参照して、上述の工程により、上部セルプレート電極１１に規定されるコンタクトホール６１の表面６１ｍは凹凸形状に形成される。
【０１０６】
このように構成された半導体装置によれば、実施の形態８に記載の効果と同様の効果を奏することができる。加えて、凹凸形状に形成されたコンタクトホール６１の表面６１ｍは、平坦に形成されている場合と比較して大きい表面積を有する。このため、上部セルプレート電極１１とメタルプラグ１３ａとの接触面積を増大させることができる。これにより、上部セルプレート電極１１とメタルプラグ１３ａとのコンタクト抵抗は低くなり安定するため、上部セルプレート電極１１において発生するコンタクト不良をさらに防止することができる。
【０１０７】
（実施の形態１０）
図１８は、この発明の実施の形態１０における半導体装置を示す断面図である。実施の形態１０における半導体装置は、実施の形態１における半導体装置と比較してキャパシタ構造のみが異なる。以下において、重複する構造の説明は省略する。
【０１０８】
図１８を参照して、半導体装置は、Ｃｏｎｃａｖｅ ＭＩＭ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｍｅｔａｌ）キャパシタを有する。第４の層間絶縁膜３ｄには、ストレージノードコンタクト８ａから８ｄの各頂面に達する孔２３ａから２３ｄが形成されている。孔２３ａから２３ｄには、孔２３ａから２３ｄの底面および側壁を覆うように、ルテニウム（Ｒｕ）からなる下部ストレージノード電極１０ａから１０ｄが形成されている。下部ストレージノード電極１０ａから１０ｄは、孔２３ａから２３ｄの内部にさらに凹部を形成しており、その凹部の表面は平坦に形成されている。
【０１０９】
下部ストレージノード電極１０ａから１０ｄに形成された凹部および第４の層間絶縁膜３ｄの頂面の一部を覆うように、タンタルオキサイド（Ｔａ２Ｏ５）またはチタン酸バリウムストロンチウム（ＢＳＴ）からなる誘電体膜１５が形成されている。誘電体膜１５を覆い、かつ孔２３ａから２３ｄの内部を完全に埋めるようにして、ルテニウム（Ｒｕ）からなる上部セルプレート電極１１が形成されている。下部ストレージノード電極１０ａから１０ｄ、誘電体膜１５、および上部セルプレート電極１１によって、半導体装置のＣｏｎｃａｖｅ ＭＩＭキャパシタが構成されている。
【０１１０】
このように構成された半導体装置によれば、実施の形態１に記載の効果と同様の効果を奏することができる。
【０１１１】
（実施の形態１１）
図１９は、この発明の実施の形態１１における半導体装置を示す断面図である。実施の形態１１における半導体装置は、実施の形態２における半導体装置と比較してキャパシタ構造のみが異なる。図１９を参照して、半導体装置は、実施の形態１０において説明したＣｏｎｃａｖｅ ＭＩＭ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｍｅｔａｌ）キャパシタを有する。
【０１１２】
このように構成された半導体装置によれば、実施の形態２に記載の効果と同様の効果を奏することができる。
【０１１３】
（実施の形態１２）
図２０は、この発明の実施の形態１２における半導体装置を示す断面図である。実施の形態１２における半導体装置は、実施の形態３における半導体装置と比較してキャパシタ構造のみが異なる。図２０を参照して、半導体装置は、実施の形態１０において説明したＣｏｎｃａｖｅ ＭＩＭ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｍｅｔａｌ）キャパシタを有する。
【０１１４】
このように構成された半導体装置によれば、実施の形態３に記載の効果と同様の効果を奏することができる。
【０１１５】
（実施の形態１３）
図２１は、この発明の実施の形態１３における半導体装置を示す断面図である。実施の形態１３における半導体装置は、実施の形態４における半導体装置と比較してキャパシタ構造のみが異なる。図２１を参照して、半導体装置は、実施の形態１０において説明したＣｏｎｃａｖｅ ＭＩＭ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｍｅｔａｌ）キャパシタを有する。
【０１１６】
このように構成された半導体装置によれば、実施の形態４に記載の効果と同様の効果を奏することができる。
【０１１７】
（実施の形態１４）
図２２は、この発明の実施の形態１４における半導体装置を示す断面図である。実施の形態１４における半導体装置は、実施の形態５における半導体装置と比較してキャパシタ構造のみが異なる。図２２を参照して、半導体装置は、実施の形態１０において説明したＣｏｎｃａｖｅ ＭＩＭ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｍｅｔａｌ）キャパシタを有する。
【０１１８】
このように構成された半導体装置によれば、実施の形態５に記載の効果と同様の効果を奏することができる。
【０１１９】
（実施の形態１５）
図２３は、この発明の実施の形態１５における半導体装置を示す断面図である。実施の形態１５における半導体装置は、実施の形態６における半導体装置と比較してキャパシタ構造のみが異なる。図２３を参照して、半導体装置は、実施の形態１０において説明したＣｏｎｃａｖｅ ＭＩＭ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｍｅｔａｌ）キャパシタを有する。
【０１２０】
このように構成された半導体装置によれば、実施の形態６に記載の効果と同様の効果を奏することができる。
【０１２１】
（実施の形態１６）
図２４は、この発明の実施の形態１６における半導体装置を示す断面図である。実施の形態１６における半導体装置は、実施の形態７における半導体装置と比較してキャパシタ構造のみが異なる。図２４を参照して、半導体装置は、実施の形態１０において説明したＣｏｎｃａｖｅ ＭＩＭ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｍｅｔａｌ）キャパシタを有する。
【０１２２】
このように構成された半導体装置によれば、実施の形態７に記載の効果と同様の効果を奏することができる。
【０１２３】
（実施の形態１７）
図２５は、この発明の実施の形態１７における半導体装置を示す断面図である。実施の形態１７における半導体装置は、実施の形態８における半導体装置と比較してキャパシタ構造のみが異なる。図２５を参照して、半導体装置は、実施の形態１０において説明したＣｏｎｃａｖｅ ＭＩＭ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｍｅｔａｌ）キャパシタを有する。
【０１２４】
このように構成された半導体装置によれば、実施の形態８に記載の効果と同様の効果を奏することができる。
【０１２５】
（実施の形態１８）
図２６は、この発明の実施の形態１８における半導体装置を示す断面図である。実施の形態１８における半導体装置は、実施の形態９における半導体装置と比較してキャパシタ構造のみが異なる。図２６を参照して、半導体装置は、実施の形態１０において説明したＣｏｎｃａｖｅ ＭＩＭ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｍｅｔａｌ）キャパシタを有する。
【０１２６】
このように構成された半導体装置によれば、実施の形態９に記載の効果と同様の効果を奏することができる。
【０１２７】
（実施の形態１９）
図２７は、この発明の実施の形態１９における半導体装置を示す断面図である。実施の形態１９における半導体装置は、実施の形態１における半導体装置と比較してキャパシタ構造のみが異なる。以下において、重複する構造の説明は省略する。
【０１２８】
図２７を参照して、半導体装置は、Ｃｙｌｉｎｄｅｒ ＭＩＭ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｍｅｔａｌ）キャパシタを有する。第４の層間絶縁膜３ｄが位置する層には、ストレージノードコンタクト８ａから８ｄの各頂面上に接触して、ルテニウム（Ｒｕ）からなる下部ストレージノード電極１０ａから１０ｄが形成されている。下部ストレージノード電極１０ａから１０ｄの各々の間には、第３の層間絶縁膜３ｃの頂面に達する凹部７１ａから７１ｃが形成されている。加えて、下部ストレージノード電極１０ａから１０ｄは円筒形状を有し、頂面側から開口された凹部がそれぞれに形成されている。
【０１２９】
その凹部と、凹部７１ａから７１ｃと、第４の層間絶縁膜３ｄの頂面の一部とを覆うように、タンタルオキサイド（Ｔａ２Ｏ５）またはチタン酸バリウムストロンチウム（ＢＳＴ）からなる誘電体膜１５が形成されている。誘電体膜１５を完全に覆うようにして、ルテニウム（Ｒｕ）からなる上部セルプレート電極１１が形成されている。下部ストレージノード電極１０ａから１０ｄ、誘電体膜１５、および上部セルプレート電極１１によって、半導体装置のＣｙｌｉｎｄｅｒ ＭＩＭキャパシタが構成されている。Ｃｙｌｉｎｄｅｒ ＭＩＭキャパシタでは、下部ストレージノード電極１０ａから１０ｄの外周側に位置する側壁上にも誘電体膜１５が形成されているため、キャパシタの蓄積容量を増大させることができる。
【０１３０】
このように構成された半導体装置によれば、実施の形態１に記載の効果と同様の効果を奏することができる。
【０１３１】
（実施の形態２０）
図２８は、この発明の実施の形態２０における半導体装置を示す断面図である。実施の形態２０における半導体装置は、実施の形態２における半導体装置と比較してキャパシタ構造のみが異なる。図２８を参照して、半導体装置は、実施の形態１９において説明したＣｙｌｉｎｄｅｒ ＭＩＭ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｍｅｔａｌ）キャパシタを有する。
【０１３２】
このように構成された半導体装置によれば、実施の形態２に記載の効果と同様の効果を奏することができる。
【０１３３】
（実施の形態２１）
図２９は、この発明の実施の形態２１における半導体装置を示す断面図である。実施の形態２１における半導体装置は、実施の形態３における半導体装置と比較してキャパシタ構造のみが異なる。図２９を参照して、半導体装置は、実施の形態１９において説明したＣｙｌｉｎｄｅｒ ＭＩＭ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｍｅｔａｌ）キャパシタを有する。
【０１３４】
このように構成された半導体装置によれば、実施の形態３に記載の効果と同様の効果を奏することができる。
【０１３５】
（実施の形態２２）
図３０は、この発明の実施の形態２２における半導体装置を示す断面図である。実施の形態２２における半導体装置は、実施の形態４における半導体装置と比較してキャパシタ構造のみが異なる。図３０を参照して、半導体装置は、実施の形態１９において説明したＣｙｌｉｎｄｅｒ ＭＩＭ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｍｅｔａｌ）キャパシタを有する。
【０１３６】
このように構成された半導体装置によれば、実施の形態４に記載の効果と同様の効果を奏することができる。
【０１３７】
（実施の形態２３）
図３１は、この発明の実施の形態２３における半導体装置を示す断面図である。実施の形態２３における半導体装置は、実施の形態５における半導体装置と比較してキャパシタ構造のみが異なる。図３１を参照して、半導体装置は、実施の形態１９において説明したＣｙｌｉｎｄｅｒ ＭＩＭ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｍｅｔａｌ）キャパシタを有する。
【０１３８】
このように構成された半導体装置によれば、実施の形態５に記載の効果と同様の効果を奏することができる。
【０１３９】
（実施の形態２４）
図３２は、この発明の実施の形態２４における半導体装置を示す断面図である。実施の形態２４における半導体装置は、実施の形態６における半導体装置と比較してキャパシタ構造のみが異なる。図３２を参照して、半導体装置は、実施の形態１９において説明したＣｙｌｉｎｄｅｒ ＭＩＭ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｍｅｔａｌ）キャパシタを有する。
【０１４０】
このように構成された半導体装置によれば、実施の形態６に記載の効果と同様の効果を奏することができる。
【０１４１】
（実施の形態２５）
図３３は、この発明の実施の形態２５における半導体装置を示す断面図である。実施の形態２５における半導体装置は、実施の形態７における半導体装置と比較してキャパシタ構造のみが異なる。図３３を参照して、半導体装置は、実施の形態１９において説明したＣｙｌｉｎｄｅｒ ＭＩＭ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｍｅｔａｌ）キャパシタを有する。
【０１４２】
このように構成された半導体装置によれば、実施の形態７に記載の効果と同様の効果を奏することができる。
【０１４３】
（実施の形態２６）
図３４は、この発明の実施の形態２６における半導体装置を示す断面図である。実施の形態２６における半導体装置は、実施の形態８における半導体装置と比較してキャパシタ構造のみが異なる。図３４を参照して、半導体装置は、実施の形態１９において説明したＣｙｌｉｎｄｅｒ ＭＩＭ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｍｅｔａｌ）キャパシタを有する。
【０１４４】
このように構成された半導体装置によれば、実施の形態８に記載の効果と同様の効果を奏することができる。
【０１４５】
（実施の形態２７）
図３５は、この発明の実施の形態２７における半導体装置を示す断面図である。実施の形態２７における半導体装置は、実施の形態９における半導体装置と比較してキャパシタ構造のみが異なる。図３５を参照して、半導体装置は、実施の形態１９において説明したＣｙｌｉｎｄｅｒ ＭＩＭ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｍｅｔａｌ）キャパシタを有する。
【０１４６】
このように構成された半導体装置によれば、実施の形態９に記載の効果と同様の効果を奏することができる。
【０１４７】
（実施の形態２８）
図３６は、この発明の実施の形態２８における半導体装置を示す断面図である。実施の形態２８における半導体装置は、実施の形態１における半導体装置と比較してキャパシタ構造のみが異なる。以下において、重複する構造の説明は省略する。
【０１４８】
図２７を参照して、半導体装置は、Ｃｙｌｉｎｄｅｒ 粗面ＭＩＳ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｓｉｌｉｃｏｎ）キャパシタを有する。第４の層間絶縁膜３ｄが位置する層には、ストレージノードコンタクト８ａから８ｄの各頂面に接触して、ドープトポリシリコンからなる下部ストレージノード電極１０ａから１０ｄが形成されている。下部ストレージノード電極１０ａから１０ｄの各々の間には、第３の層間絶縁膜３ｃの頂面に達する凹部７１ａから７１ｃが形成されている。加えて、下部ストレージノード電極１０ａから１０ｄは円筒形状を有し、頂面側から開口された凹部がそれぞれに形成されている。その凹部の表面は凹凸形状に形成されている。
【０１４９】
その凹部と、凹部７１ａから７１ｃと、第４の層間絶縁膜３ｄの頂面の一部とを覆うように、タンタルオキサイド（Ｔａ２Ｏ５）またはチタン酸バリウムストロンチウム（ＢＳＴ）からなる誘電体膜１５が形成されている。誘電体膜１５を完全に覆うようにして、ルテニウム（Ｒｕ）からなる上部セルプレート電極１１が形成されている。下部ストレージノード電極１０ａから１０ｄ、誘電体膜１５、および上部セルプレート電極１１によって、半導体装置のＣｙｌｉｎｄｅｒ 粗面ＭＩＳキャパシタが構成されている。Ｃｙｌｉｎｄｅｒ 粗面ＭＩＳキャパシタでは、下部ストレージノード電極１０ａから１０ｄの外周側に位置する側壁上にも誘電体膜１５が形成されており、加えて下部ストレージノード電極１０ａから１０ｄの円筒形状の内径側表面が凹凸形状に形成されているため、キャパシタの蓄積容量を増大させることができる。
【０１５０】
このように構成された半導体装置によれば、実施の形態１に記載の効果と同様の効果を奏することができる。
【０１５１】
（実施の形態２９）
図３７は、この発明の実施の形態２９における半導体装置を示す断面図である。実施の形態２９における半導体装置は、実施の形態２における半導体装置と比較してキャパシタ構造のみが異なる。図３７を参照して、半導体装置は、実施の形態２８において説明したＣｙｌｉｎｄｅｒ 粗面ＭＩＳ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｓｉｌｉｃｏｎ）キャパシタを有する。
【０１５２】
このように構成された半導体装置によれば、実施の形態２に記載の効果と同様の効果を奏することができる。
【０１５３】
（実施の形態３０）
図３８は、この発明の実施の形態３０における半導体装置を示す断面図である。実施の形態３０における半導体装置は、実施の形態３における半導体装置と比較してキャパシタ構造のみが異なる。図３８を参照して、半導体装置は、実施の形態２８において説明したＣｙｌｉｎｄｅｒ 粗面ＭＩＳ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｓｉｌｉｃｏｎ）キャパシタを有する。
【０１５４】
このように構成された半導体装置によれば、実施の形態３に記載の効果と同様の効果を奏することができる。
【０１５５】
（実施の形態３１）
図３９は、この発明の実施の形態３１における半導体装置を示す断面図である。実施の形態３１における半導体装置は、実施の形態４における半導体装置と比較してキャパシタ構造のみが異なる。図３９を参照して、半導体装置は、実施の形態２８において説明したＣｙｌｉｎｄｅｒ 粗面ＭＩＳ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｓｉｌｉｃｏｎ）キャパシタを有する。
【０１５６】
このように構成された半導体装置によれば、実施の形態４に記載の効果と同様の効果を奏することができる。
【０１５７】
（実施の形態３２）
図４０は、この発明の実施の形態３２における半導体装置を示す断面図である。実施の形態３２における半導体装置は、実施の形態５における半導体装置と比較してキャパシタ構造のみが異なる。図４０を参照して、半導体装置は、実施の形態２８において説明したＣｙｌｉｎｄｅｒ 粗面ＭＩＳ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｓｉｌｉｃｏｎ）キャパシタを有する。
【０１５８】
このように構成された半導体装置によれば、実施の形態５に記載の効果と同様の効果を奏することができる。
【０１５９】
（実施の形態３３）
図４１は、この発明の実施の形態３３における半導体装置を示す断面図である。実施の形態３３における半導体装置は、実施の形態６における半導体装置と比較してキャパシタ構造のみが異なる。図４１を参照して、半導体装置は、実施の形態２８において説明したＣｙｌｉｎｄｅｒ 粗面ＭＩＳ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｓｉｌｉｃｏｎ）キャパシタを有する。
【０１６０】
このように構成された半導体装置によれば、実施の形態６に記載の効果と同様の効果を奏することができる。
【０１６１】
（実施の形態３４）
図４２は、この発明の実施の形態３４における半導体装置を示す断面図である。実施の形態３４における半導体装置は、実施の形態７における半導体装置と比較してキャパシタ構造のみが異なる。図４２を参照して、半導体装置は、実施の形態２８において説明したＣｙｌｉｎｄｅｒ 粗面ＭＩＳ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｓｉｌｉｃｏｎ）キャパシタを有する。
【０１６２】
このように構成された半導体装置によれば、実施の形態７に記載の効果と同様の効果を奏することができる。
【０１６３】
（実施の形態３５）
図４３は、この発明の実施の形態３５における半導体装置を示す断面図である。実施の形態３５における半導体装置は、実施の形態８における半導体装置と比較してキャパシタ構造のみが異なる。図４３を参照して、半導体装置は、実施の形態２８において説明したＣｙｌｉｎｄｅｒ 粗面ＭＩＳ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｓｉｌｉｃｏｎ）キャパシタを有する。
【０１６４】
このように構成された半導体装置によれば、実施の形態８に記載の効果と同様の効果を奏することができる。
【０１６５】
（実施の形態３６）
図４４は、この発明の実施の形態３６における半導体装置を示す断面図である。実施の形態３６における半導体装置は、実施の形態９における半導体装置と比較してキャパシタ構造のみが異なる。図４４を参照して、半導体装置は、実施の形態２８において説明したＣｙｌｉｎｄｅｒ 粗面ＭＩＳ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｓｉｌｉｃｏｎ）キャパシタを有する。
【０１６６】
このように構成された半導体装置によれば、実施の形態９に記載の効果と同様の効果を奏することができる。
【０１６７】
（実施の形態３７）
図４５は、この発明の実施の形態３７における半導体装置を示す断面図である。実施の形態３７における半導体装置は、実施の形態１における半導体装置と比較してキャパシタ構造のみが異なる。以下において、重複する構造の説明は省略する。
【０１６８】
図４５を参照して、半導体装置は、Ｐｉｌｌａｒ ＭＩＭ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｍｅｔａｌ）キャパシタを有する。第４の層間絶縁膜３ｄが位置する層には、ストレージノードコンタクト８ａから８ｄの各頂面に接触して、ルテニウム（Ｒｕ）からなり円柱形状を有する下部ストレージノード電極１０ａから１０ｄが形成されている。下部ストレージノード電極１０ａから１０ｄの各々の間には、第３の層間絶縁膜３ｃの頂面に達する凹部８１ａから８１ｄが形成されている。
【０１６９】
凹部８１ａから８１ｄと、第４の層間絶縁膜３ｄの頂面の一部とを覆うように、タンタルオキサイド（Ｔａ２Ｏ５）またはチタン酸バリウムストロンチウム（ＢＳＴ）からなる誘電体膜１５が形成されている。誘電体膜１５を覆い、かつ凹部８１ａから８１ｄの内部を完全に埋めるようにして、ルテニウム（Ｒｕ）からなる上部セルプレート電極１１が形成されている。下部ストレージノード電極１０ａから１０ｄ、誘電体膜１５および上部セルプレート電極１１によって、半導体装置のＰｉｌｌａｒ ＭＩＭキャパシタが構成されている。
【０１７０】
ＣｏｎｃａｖｅキャパシタおよびＣｙｌｉｎｄｅｒキャパシタでは、下部ストレージノード電極の円筒内部に形成された凹部の底面において、誘電体膜とのカバレッジが悪化しリーク不良が発生するというおそれがある。しかし、Ｐｉｌｌａｒ ＭＩＭキャパシタでは、下部ストレージノード電極の内部に凹部が形成されていないため、このような不都合が生じるおそれがない。
【０１７１】
このように構成された半導体装置によれば、実施の形態１に記載の効果と同様の効果を奏することができる。
【０１７２】
（実施の形態３８）
図４６は、この発明の実施の形態３８における半導体装置を示す断面図である。実施の形態３８における半導体装置は、実施の形態２における半導体装置と比較してキャパシタ構造のみが異なる。図４６を参照して、半導体装置は、実施の形態３７において説明したＰｉｌｌａｒ ＭＩＭ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｍｅｔａｌ）キャパシタを有する。
【０１７３】
このように構成された半導体装置によれば、実施の形態２に記載の効果と同様の効果を奏することができる。
【０１７４】
（実施の形態３９）
図４７は、この発明の実施の形態３９における半導体装置を示す断面図である。実施の形態３９における半導体装置は、実施の形態３における半導体装置と比較してキャパシタ構造のみが異なる。図４７を参照して、半導体装置は、実施の形態３７において説明したＰｉｌｌａｒ ＭＩＭ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｍｅｔａｌ）キャパシタを有する。
【０１７５】
このように構成された半導体装置によれば、実施の形態３に記載の効果と同様の効果を奏することができる。
【０１７６】
（実施の形態４０）
図４８は、この発明の実施の形態４０における半導体装置を示す断面図である。実施の形態４０における半導体装置は、実施の形態４における半導体装置と比較してキャパシタ構造のみが異なる。図４８を参照して、半導体装置は、実施の形態３７において説明したＰｉｌｌａｒ ＭＩＭ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｍｅｔａｌ）キャパシタを有する。
【０１７７】
このように構成された半導体装置によれば、実施の形態４に記載の効果と同様の効果を奏することができる。
【０１７８】
（実施の形態４１）
図４９は、この発明の実施の形態４１における半導体装置を示す断面図である。実施の形態４１における半導体装置は、実施の形態５における半導体装置と比較してキャパシタ構造のみが異なる。図４９を参照して、半導体装置は、実施の形態３７において説明したＰｉｌｌａｒ ＭＩＭ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｍｅｔａｌ）キャパシタを有する。
【０１７９】
このように構成された半導体装置によれば、実施の形態５に記載の効果と同様の効果を奏することができる。
【０１８０】
（実施の形態４２）
図５０は、この発明の実施の形態４２における半導体装置を示す断面図である。実施の形態４２における半導体装置は、実施の形態６における半導体装置と比較してキャパシタ構造のみが異なる。図５０を参照して、半導体装置は、実施の形態３７において説明したＰｉｌｌａｒ ＭＩＭ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｍｅｔａｌ）キャパシタを有する。
【０１８１】
このように構成された半導体装置によれば、実施の形態６に記載の効果と同様の効果を奏することができる。
【０１８２】
（実施の形態４３）
図５１は、この発明の実施の形態４３における半導体装置を示す断面図である。実施の形態４３における半導体装置は、実施の形態７における半導体装置と比較してキャパシタ構造のみが異なる。図５１を参照して、半導体装置は、実施の形態３７において説明したＰｉｌｌａｒ ＭＩＭ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｍｅｔａｌ）キャパシタを有する。
【０１８３】
このように構成された半導体装置によれば、実施の形態７に記載の効果と同様の効果を奏することができる。
【０１８４】
（実施の形態４４）
図５２は、この発明の実施の形態４４における半導体装置を示す断面図である。実施の形態４４における半導体装置は、実施の形態８における半導体装置と比較してキャパシタ構造のみが異なる。図５２を参照して、半導体装置は、実施の形態３７において説明したＰｉｌｌａｒ ＭＩＭ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｍｅｔａｌ）キャパシタを有する。
【０１８５】
このように構成された半導体装置によれば、実施の形態８に記載の効果と同様の効果を奏することができる。
【０１８６】
（実施の形態４５）
図５３は、この発明の実施の形態４５における半導体装置を示す断面図である。実施の形態４５における半導体装置は、実施の形態９における半導体装置と比較してキャパシタ構造のみが異なる。図５３を参照して、半導体装置は、実施の形態３７において説明したＰｉｌｌａｒ ＭＩＭ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｍｅｔａｌ）キャパシタを有する。
【０１８７】
このように構成された半導体装置によれば、実施の形態９に記載の効果と同様の効果を奏することができる。
【０１８８】
なお、以上の実施の形態では、主に円筒型キャパシタを有する半導体装置について説明したが、円筒型キャパシタ以外のキャパシタを有する半導体装置にも本発明を適用することができる。
【０１８９】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【０１９０】
【発明の効果】
以上説明したように、この発明に従えば、上部電極におけるコンタクト不良を防止し、かつエリアペナルティが発生することがない半導体装置を提供することができる。
【図面の簡単な説明】
【図１】この発明の実施の形態１における半導体装置を示す断面図である。
【図２】図１中の半導体装置を示す平面図である。
【図３】図２中のＩＩＩ−ＩＩＩ線上に沿った断面図である。
【図４】図１中に示す半導体装置の製造方法の第１工程を示す断面図である。
【図５】図１中に示す半導体装置の製造方法の第２工程を示す断面図である。
【図６】図１中に示す半導体装置の製造方法の第３工程を示す断面図である。
【図７】図１中に示す半導体装置の製造方法の第４工程を示す断面図である。
【図８】図１中に示す半導体装置の製造方法の第５工程を示す断面図である。
【図９】図１中に示す半導体装置の製造方法の第６工程を示す断面図である。
【図１０】この発明の実施の形態２における半導体装置を示す断面図である。
【図１１】この発明の実施の形態３における半導体装置を示す断面図である。
【図１２】この発明の実施の形態４における半導体装置を示す断面図である。
【図１３】この発明の実施の形態５における半導体装置を示す断面図である。
【図１４】この発明の実施の形態６における半導体装置を示す断面図である。
【図１５】この発明の実施の形態７における半導体装置を示す断面図である。
【図１６】この発明の実施の形態８における半導体装置を示す断面図である。
【図１７】この発明の実施の形態９における半導体装置を示す断面図である。
【図１８】この発明の実施の形態１０における半導体装置を示す断面図である。
【図１９】この発明の実施の形態１１における半導体装置を示す断面図である。
【図２０】この発明の実施の形態１２における半導体装置を示す断面図である。
【図２１】この発明の実施の形態１３における半導体装置を示す断面図である。
【図２２】この発明の実施の形態１４における半導体装置を示す断面図である。
【図２３】この発明の実施の形態１５における半導体装置を示す断面図である。
【図２４】この発明の実施の形態１６における半導体装置を示す断面図である。
【図２５】この発明の実施の形態１７における半導体装置を示す断面図である。
【図２６】この発明の実施の形態１８における半導体装置を示す断面図である。
【図２７】この発明の実施の形態１９における半導体装置を示す断面図である。
【図２８】この発明の実施の形態２０における半導体装置を示す断面図である。
【図２９】この発明の実施の形態２１における半導体装置を示す断面図である。
【図３０】この発明の実施の形態２２における半導体装置を示す断面図である。
【図３１】この発明の実施の形態２３における半導体装置を示す断面図である。
【図３２】この発明の実施の形態２４における半導体装置を示す断面図である。
【図３３】この発明の実施の形態２５における半導体装置を示す断面図である。
【図３４】この発明の実施の形態２６における半導体装置を示す断面図である。
【図３５】この発明の実施の形態２７における半導体装置を示す断面図である。
【図３６】この発明の実施の形態２８における半導体装置を示す断面図である。
【図３７】この発明の実施の形態２９における半導体装置を示す断面図である。
【図３８】この発明の実施の形態３０における半導体装置を示す断面図である。
【図３９】この発明の実施の形態３１における半導体装置を示す断面図である。
【図４０】この発明の実施の形態３２における半導体装置を示す断面図である。
【図４１】この発明の実施の形態３３における半導体装置を示す断面図である。
【図４２】この発明の実施の形態３４における半導体装置を示す断面図である。
【図４３】この発明の実施の形態３５における半導体装置を示す断面図である。
【図４４】この発明の実施の形態３６における半導体装置を示す断面図である。
【図４５】この発明の実施の形態３７における半導体装置を示す断面図である。
【図４６】この発明の実施の形態３８における半導体装置を示す断面図である。
【図４７】この発明の実施の形態３９における半導体装置を示す断面図である。
【図４８】この発明の実施の形態４０における半導体装置を示す断面図である。
【図４９】この発明の実施の形態４１における半導体装置を示す断面図である。
【図５０】この発明の実施の形態４２における半導体装置を示す断面図である。
【図５１】この発明の実施の形態４３における半導体装置を示す断面図である。
【図５２】この発明の実施の形態４４における半導体装置を示す断面図である。
【図５３】この発明の実施の形態４５における半導体装置を示す断面図である。
【図５４】従来技術としての円筒型キャパシタ構造を有する半導体装置を示す断面図である。
【図５５】特開２０００−２１６３５７号公報に開示されている半導体装置を示す断面図である。
【符号の説明】
１ シリコン基板、１ａ 主表面、３，３ａ，３ｂ，３ｃ，３ｄ，３ｅ 層間絶縁膜、６ ビットライン配線、１０ａ，１０ｂ，１０ｃ，１０ｄ 下部ストレージノード電極、１１ 上部セルプレート電極、１１ｎ 頂面、１５ 誘電体膜、２１ａ，２１ｂ，５１，５６，６１ コンタクトホール、２１ｍ 底面、２１ｓ 側面。
【発明の属する技術分野】
この発明は、一般的には、半導体装置に関するものであり、より特定的には、キャパシタを備える半導体装置に関するものである。
【０００２】
【従来の技術】
近年、半導体装置、特にＤＲＡＭ（ｄｙｎａｍｉｃ ｒａｎｄｏｍ−ａｃｃｅｓｓ ｍｅｍｏｒｙ）の構造の微細化に伴い、メモリセルの投影面積に対して実際のキャパシタの有効面積を大きくできる円筒型キャパシタ構造が多用されている。この円筒型キャパシタ構造は、円筒状に形成された下部電極と、下部電極の表面を覆う誘電体膜およびセルプレートとを備える積層構造を有する。図５４は、従来技術としての円筒型キャパシタ構造を有する半導体装置を示す断面図である。
【０００３】
図５４を参照して、半導体基板１０１の主表面１０１ａ上には、ゲート絶縁膜１０３ａから１０３ｃを介してゲート電極１０４ａから１０４ｃが形成されている。ゲート電極１０４ａから１０４ｃの両側に位置する半導体基板１０１の主表面１０１ａには、所定深さでソース／ドレイン領域としての不純物領域１０２ａから１０２ｄが形成されている。半導体基板１０１の主表面１０１ａには、不純物領域１０２ｄと距離を隔てて不純物領域１０２ｅが所定深さで形成されている。ゲート電極１０４ａから１０４ｃの側壁にはサイドウォール絶縁膜１０５ａから１０５ｃが形成されている。ゲート電極１０４ａから１０４ｃの頂面上には被覆絶縁膜１０６ａから１０６ｃが形成されている。
【０００４】
半導体基板１０１の主表面１０１ａ、被覆絶縁膜１０６ａから１０６ｃ、およびサイドウォール絶縁膜１０５ａから１０５ｃを覆うように、シリコン酸化膜からなる第１の層間絶縁膜１０７が形成されている。第１の層間絶縁膜１０７には、不純物領域１０２ｂおよび１０２ｃに達するコンタクトホール１０８ａおよび１０８ｂが形成されている。コンタクトホール１０８ａおよび１０８ｂには、導電体膜１０９ａおよび１０９ｂが充填されている。
【０００５】
第１の層間絶縁膜１０７上にはシリコン酸化膜からなる第２の層間絶縁膜１１０が形成されている。第２の層間絶縁膜１１０には、導電体膜１０９ｂの頂面に達するコンタクトホール１１１ａが形成されている。第１および第２の層間絶縁膜１０７および１１０には、半導体基板１０１の主表面１０１ａに形成された不純物領域１０２ｅに達するコンタクトホール１１１ｂが形成されている。コンタクトホール１１１ａおよび１１１ｂには、導電体膜１１５ａおよび１１５ｂが充填されている。第２の層間絶縁膜１１０の頂面上には、導電体膜１１５ａおよび１１５ｂと接触して第１の配線膜１１２ａおよび１１２ｂが形成されている。
【０００６】
第２の層間絶縁膜１１０と、第１の配線膜１１２ａおよび１１２ｂとを覆うように、シリコン酸化膜からなる第３の層間絶縁膜１１３が形成されている。第２および第３の層間絶縁膜１１０および１１３には、第１の層間絶縁膜１０７に形成された導電体膜１０９ａに達するコンタクトホール１１４が形成されている。コンタクトホール１１４には、導電体膜１１６が充填されている。
【０００７】
第３の層間絶縁膜１１３上には、シリコン酸化膜からなる第４の層間絶縁膜１１８が形成されている。第４の層間絶縁膜１１８には、第３の層間絶縁膜１１３に形成された導電体膜１１６に達する孔１１９が形成されている。孔１１９の側面および底面を覆うように円筒状の下部ストレージノード電極１２０が形成されており、下部ストレージノード電極１２０は導電体膜１１６と接触している。下部ストレージノード電極１２０の表面、および第４の層間絶縁膜１１８の頂面の一部を覆うように、誘電体膜１２１が形成されている。誘電体膜１２１を覆い、かつ孔１１９の内部を完全に充填するように上部セルプレート電極１２２が形成されている。下部ストレージノード電極１２０、誘電体膜１２１および上部セルプレート電極１２２によって半導体装置の円筒型キャパシタが構成されている。
【０００８】
上部セルプレート電極１２２および第４の層間絶縁膜１１８を覆うように、シリコン酸化膜からなる第５の層間絶縁膜１２３が形成されている。第５の層間絶縁膜１２３には、上部セルプレート電極１２２および誘電体膜１２１を突き抜けて第４の層間絶縁膜１１８の内部に達するコンタクトホール１５２ａが形成されている。コンタクトホール１５２ａの底面は、第４の層間絶縁膜１１８によって規定されている。第３、第４および第５の層間絶縁膜１１３、１１８および１２３には、第２の層間絶縁膜１１０の頂面上に形成された第１の配線膜１１２ｂに達するコンタクトホール１５２ｂが形成されている。コンタクトホール１５２ａおよび１５２ｂには、導電体膜１５３ａおよび１５３ｂが充填されている。導電体膜１５３ａは、コンタクトホール１５２ａによって形成される上部セルプレート電極１２２の側壁と接続されている。第５の層間絶縁膜１２３の頂面上には、導電体膜１５３ａおよび１５３ｂと接触して第２の配線膜１５４ａおよび１５４ｂが形成されている。
【０００９】
このような円筒型キャパシタを有する半導体装置において、メモリセルのサイズを小さくしながらキャパシタ容量を確保するためには、キャパシタの高さを高くする必要がある。このため、第４の層間絶縁膜１１８の高さが高くなる傾向にあり、特にこのことに起因して、第５の層間絶縁膜１２３の頂面から第１の配線膜１１２ｂまでの距離が大きくなる。
【００１０】
また、上部セルプレート電極１２２を所定の電位にすることを目的として、第５の層間絶縁膜１２３上に設けられた第２の配線膜１５４ａと上部セルプレート電極１２２とを導電体膜１５３ａによって接続する。このため、導電体膜１５３ａを充填するコンタクトホール１５２ａを形成する必要がある。他方、不純物領域１０２ｅに信号を供給したり電位を固定することを目的として、第５の層間絶縁膜１２３上に設けられた第２の配線膜１５４ｂと第２の層間絶縁膜１１０上に設けられた第１の配線膜１１２ｂとを導電体膜１５３ｂによって接続する。このため、導電体膜１５３ｂを充填するコンタクトホール１５２ｂを形成する必要がある。
【００１１】
このコンタクトホール１５２ａおよび１５２ｂは、製造工程を削減するために、第５の層間絶縁膜１２３を設けた後の同一のエッチング工程で形成される。そして、このエッチング工程はコンタクトホール１５２ｂが第１の配線膜１１２ｂに達するまで行われる。このため、コンタクトホール１５２ａがまず上部セルプレート電極１２２の頂面上に達し、その後コンタクトホール１５２ｂが第１の配線膜１１２ｂに達するまで上部セルプレート電極１２２は継続してエッチングを受ける。この結果、図５４に示すように、コンタクトホール１５２ａが上部セルプレート電極１２２を突き抜け第４の層間絶縁膜１１８の内部にまで達した形状となる。
【００１２】
このようにコンタクトホール１５２ａが上部セルプレート電極１２２から突き抜け、その突き抜け量が大きくなった場合には、導電体膜１５３ａがたとえば第１の配線膜１１２ａなどに短絡するという問題が発生する。
【００１３】
また、コンタクトホール１５２ａに充填した導電体膜１５３ａと上部セルプレート電極１２２との接触部分は、コンタクトホール１５２ａによって形成された上部セルプレート電極１２２の側壁のみとなり、接触面積が小さくなる。また、導電体膜１５３ａをスパッタリングで形成する場合、上部セルプレート電極１２２の側壁上では成膜の被覆性が劣る。さらに、コンクトホール１５２ａの開口後のウェット処理で上部セルプレート電極１２２の側壁が後退した場合、導電体膜１５３ａの成膜時における被覆性が悪くなる。これらの理由から、上部セルプレート電極１２２と導電体膜１５３ａとのコンタクト不良が発生するおそれがある。
【００１４】
このような問題を解決することを目的として、たとえば特開２０００−２１６３５７号公報に、セルプレートとの接触不良が生じることのない半導体装置が開示されている（特許文献１参照。）。図５５は、特開２０００−２１６３５７号公報に開示されている半導体装置を示す断面図である。
【００１５】
図５５を参照して、素子分離酸化膜２０２および拡散層領域２０３を有するシリコン基板２０１上に、ゲート絶縁膜を介してゲート電極２０４が形成されている。ゲート電極２０４の頂面上には窒化膜２０５が形成され、ゲート電極２０４の側壁には側壁酸化膜２０６が形成されている。ゲート電極２０４およびシリコン基板２０１の主表面を覆うように第１の層間絶縁膜２１６が形成されている。第１の層間絶縁膜２１６には、拡散層領域２０３に達する局所配線２０７が形成されている。第１の層間絶縁膜２１６上には第２の層間絶縁膜２１７が形成されている。第２の層間絶縁膜２１７には、シリンダ構造を有する蓄積電極２０８が形成されている。蓄積電極２０８は、局所配線２０７を介して拡散層領域２０３と電気的に接続されている。
【００１６】
蓄積電極２０８上には容量絶縁膜を介してポリシリコンからなる容量電極２１０が形成されている。第２の層間絶縁膜２１７上には、容量電極２１０を覆う第３の層間絶縁膜２１８が形成されている。第３の層間絶縁膜２１８上にはメタル配線２１２が形成されている。ゲート電極２０４、拡散層領域２０３および容量電極２１０のそれぞれがメタルコンタクト２１１を介してメタル配線２１２と電気的に接続されている。メタルコンタクト２１１と容量電極２１０とが接続する下方には、蓄積電極２０８と同層で形成されたコンタクトストッパ２０９が形成されている。コンタクトストッパ２０９の存在により、メタルコンタクト２１１の下方に位置する容量電極２１０の膜厚が厚く形成されている。
【００１７】
ゲート電極２０４に達するコンタクト孔と、容量電極２１０に達するコンタクト孔を同時に開口する場合、コンタクトストッパ２０９の内部には容量電極２１０が堆積されているため、容量電極２１０に達するコンタクト孔が容量電極２１０を貫通してしまうことがない。これにより、メタル配線２１２と容量電極２１０との電気的な接続を十分に得ることができる。
【００１８】
【特許文献１】
特開２０００−２１６３５７号公報
【００１９】
【特許文献２】
特開平１０−２４２４１８号公報
【００２０】
【発明が解決しようとする課題】
上述の図５５に示す半導体装置では、容量電極２１０に達するコンタクト孔が容量電極２１０を貫通するのを防止するため、メタルコンタクト２１１の下方に位置する容量電極２１０の膜厚を厚く形成している。しかし、このような構造の半導体装置を実現するためには、容量電極２１０の膜厚を厚く形成する所定広さの領域をシリコン基板２０１上に確保しなければならずエリアペナルティが発生する。エリアペナルティとは、ある特定の目的を達成するために構造体を設けて、半導体基板上の空間を費やすことによる不利益を言う。このため、メモリセル領域の面積が増大するという問題が発生し、半導体装置の微細化を実現することができない。
【００２１】
また、容量電極２１０に達するコンタクト孔がコンタクトストッパ２０９の近傍まで形成された場合には、メタルコンタクト２１１と接触する容量電極２１０の側壁の面積が、容量電極２１０の膜厚を厚く形成した分著しく増大する。コンタクト孔に形成される容量電極２１０の側壁は、エッチング時の種々の要因によって所望の表面形状には形成されない。このため、メタルコンタクト２１１と容量電極２１０とのコンタクト抵抗がばらつくという問題が発生する。
【００２２】
そこでこの発明の目的は、上記の課題を解決することであり、上部電極におけるコンタクト不良を防止し、かつエリアペナルティが発生することがない半導体装置を提供することである。
【００２３】
【課題を解決するための手段】
この発明に従った半導体装置は、半導体基板の主表面上に設けられた下部電極と、下部電極上に設けられた誘電体膜と、誘電体膜上に設けられた上部電極と、上部電極を覆う層間絶縁膜とを備える。上部電極は、ルテニウム、窒化チタンおよび白金からなる群より選ばれた少なくとも一種を含む。層間絶縁膜は、上部電極に達する第１の孔を有する。第１の孔は、半導体基板の主表面から第１の孔の底面までの距離が、半導体基板の主表面から第１の孔が達する部分における上部電極の底面までの距離以上となるように設けられている。
【００２４】
このように構成された半導体装置によれば、上部電極が含むルテニウム、窒化チタンおよび白金からなる群より選ばれた少なくとも一種は、耐酸化性に優れている。このため、半導体装置の製造工程において上部電極が酸化雰囲気にさらされる場合があっても上部電極が酸化されるのを抑制できる。このため、酸化された上部電極によってコンタクト不良が発生することを防止できる。また、ルテニウムに関しては、ルテニウムの酸化物も導電性である。このため、仮に上部電極が酸化されたとしても上部電極においてコンタクト不良が発生することはない。
【００２５】
また、第１の孔に規定される上部電極の側壁が一定以上に深くなることはない。このため、上部電極は第１の孔に充填される導電膜と安定したコンタクト抵抗を得ることができる。さらに、特別な構造を備えることなく上部電極を所定材料で形成することによって上部電極のコンタクト不良を防止している。したがって、エリアペナルティを受けることがないため半導体装置の微細化を実現することができる。
【００２６】
加えて、第１の孔が上部電極を突き抜けてさらに延びて形成されることがない。このため、第１の孔が上部電極とは別に設けられた配線膜などに達し、第１の孔に充填される導電膜とその配線膜とが短絡するおそれがない。また、半導体基板の主表面から第１の孔の底面までの距離と、半導体基板の主表面から上部電極の底面までの距離とが等しい場合を除いて、第１の孔の底面は上部電極によって規定される。このため、第１の孔に充填する導電膜と上部電極との接触面積が増大し、接触面積が小さいことに起因するコンタクト不良を防止することができる。
【００２７】
また好ましくは、半導体装置は、層間絶縁膜の頂面からの距離が、層間絶縁膜の頂面から上部電極までの距離よりも大きくなるように層間絶縁膜内に設けられた導電膜をさらに備える。層間絶縁膜は、導電膜に達する第２の孔を有する。上部電極は、層間絶縁膜の一部分を除去して第１および第２の孔を形成する所定のエッチャントに対して相対的に小さいエッチング速度を有し、層間絶縁膜は、所定のエッチャントに対して相対的に大きいエッチング速度を有する。
【００２８】
このように構成された半導体装置によれば、層間絶縁膜にエッチングを行ない、第１の孔と第１の孔よりも深い第２の孔を同時に形成する場合、第１の孔が上部電極の頂面に達した後も上部電極はエッチングを受け続ける。しかし、上部電極は、層間絶縁膜の一部を除去するエッチャントに対して相対的に小さいエッチング速度を有するため、層間絶縁膜に行なうエッチングにエッチングされにくい。このため、上部電極がエッチングを継続して受けたとしても、上部電極の所定位置でエッチングが止まり第１の孔が上部電極を突けさらに延びて形成されることがない。これにより、上部電極と第１の孔に充填される導電膜との間で所望のコンタクト構造を得ることができる。
【００２９】
また好ましくは、第１の孔の側面および底面の少なくとも一方は、上部電極により規定されている。このように構成された半導体装置によれば、第１の孔に充填される導電膜と上部電極との接触面積を増大させることができる。これにより、第１の孔に充填される導電膜と上部電極との接触面積が小さいことに起因するコンタクト不良をさらに防止することができる。
【００３０】
また好ましくは、第１の孔の側面および底面の少なくとも一方を規定する上部電極の部分は、凹凸形状を有する。このように構成された半導体装置によれば、凹凸形状に形成された上部電極の部分は、平坦に形成されている場合と比較して大きい表面積を有する。このため、上部電極と第１の孔に充填される導電膜との接触面積を増大させることができる。これにより、上部電極と第１の孔に充填される導電膜とのコンタクト抵抗は低くなり安定するため、上部電極において発生するコンタクト不良をさらに防止することができる。
【００３１】
また好ましくは、上部電極は第１の凹部を有する。第１の凹部は、第１の孔と接続され、かつ半導体基板の主表面に平行な面上での開口面積が、第１の孔の底面の開口面積よりも大きくなるように形成されている。このように形成された半導体装置によれば、第１の孔および第１の凹部に充填される導電膜は、上部電極によって規定される第１の凹部の側壁と接触する。このとき、上部電極によって規定される第１の凹部の側壁が有する表面積の方が、上部電極によって規定される第１の孔の側壁が有する表面積よりも大きい。このため、上部電極と第１の凹部に充填される導電膜との接触面積を増大させることができる。これにより、上部電極でのコンタクト抵抗は低くなり安定するため、上部電極において発生するコンタクト不良をさらに防止することができる。
【００３２】
また好ましくは、第１の凹部は、半導体基板の主表面に平行な面上での第１の凹部の開口面積が、上部電極の頂面から底面に向かうに従って大きくなるように形成されている。このように構成された半導体装置によれば、上部電極によって規定される第１の凹部の側壁はテーパー形状に形成されている。このため、その側壁の表面積はさらに大きくなり、上部電極と第１の凹部に充填される導電膜との接触面積をさらに増大させることができる。これにより、上部電極と第１の凹部に充填される導電膜とのコンタクト抵抗は低くなり安定するため、上部電極において発生するコンタクト不良をさらに防止することができる。
【００３３】
また好ましくは、第１の凹部の表面は凹凸形状に形成されている。このように構成された半導体装置によれば、凹凸形状に形成された第１の凹部の表面は、平坦に形成されている場合と比較して大きい表面積を有する。このため、上部電極と第１の凹部に充填される導電膜との接触面積をさらに増大させることができる。これにより、上部電極と第１の凹部に充填される導電膜とのコンタクト抵抗は低くなり安定するため、上部電極において発生するコンタクト不良をさらに防止することができる。
【００３４】
また好ましくは、上部電極は第２の凹部を有する。第２の凹部は、第１の孔と接続され、かつ上部電極の頂面上での開口面積が、第１の孔の底面の開口面積よりも大きくなるように形成されている。第２の凹部は湾曲する上部電極の表面により規定されている。このように構成された半導体装置によれば、第２の凹部を規定する湾曲する上部電極の表面が有する表面積は、上部電極に規定される第１の孔の側壁が有する表面積よりも大きい。このため、上部電極と第２の凹部に充填される導電膜との接触面積はさらに増大する。これにより、上部電極と第２の凹部に充填される導電膜とのコンタクト抵抗は低くなり安定するため、上部電極で発生するコンタクト不良を防止することができる。
【００３５】
また好ましくは、第２の凹部を規定する表面は、凹凸形状を有する。このように構成された半導体装置によれば、凹凸形状の第２の凹部を規定する表面は、平坦に形成されている場合と比較して大きい表面積を有する。このため、上部電極と第２の凹部に充填される導電膜との接触面積をさらに増大させることができる。これにより、上部電極と第２の凹部に充填される導電膜とのコンタクト抵抗は低くなり安定するため、上部電極において発生するコンタクト不良をさらに防止することができる。
【００３６】
【発明の実施の形態】
この発明の実施の形態について、図面を参照して説明する。
【００３７】
（実施の形態１）
図１は、この発明の実施の形態１における半導体装置を示す断面図である。図１を参照して、半導体装置は、Ｃｏｎｃａｖｅ粗面ＭＩＳ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−ｓｉｌｉｃｏｎ）キャパシタを有する。シリコン基板１の主表面１ａには、所定の間隔を隔てて分離絶縁膜２が形成されている。図示されていないが、分離絶縁膜２によって隔たれたシリコン基板１の主表面１ａには、所定深さでソース／ドレイン領域としての不純物領域が形成されている。
【００３８】
シリコン基板１の主表面１ａを覆うように、シリコン酸化膜からなる第１の層間絶縁膜３ａが形成されている。第１の層間絶縁膜３ａには、図示しない不純物領域が形成されたシリコン基板１の主表面１ａに達するコンタクトホール２５ａから２５ｄが形成されている。コンタクトホール２５ａから２５ｄには、ドープトポリシリコンなどが充填されてランディングプラグ４ａから４ｄが形成されている。
【００３９】
第１の層間絶縁膜３ａ上にはシリコン酸化膜からなる第２の層間絶縁膜３ｂが形成されている。第２の層間絶縁膜３ｂの頂面上には、シリコン基板１に形成された分離絶縁膜２の上方に位置して、タングステン（Ｗ）からなるビットライン配線６が形成されている。
【００４０】
第２の層間絶縁膜３ｂ上には、ビットライン配線６を覆うようにシリコン酸化膜からなる第３の層間絶縁膜３ｃが形成されている。第２および第３の層間絶縁膜３ｂおよび３ｃには、ランディングプラグ４ａから４ｄの各頂面に達するコンタクトホール２２ａから２２ｄが形成されている。コンタクトホール２２ａから２２ｄには、ドープトポリシリコンなどが充填されてストレージノードコンタクト８ａから８ｄが形成されている。
【００４１】
第３の層間絶縁膜３ｃ上には、シリコン酸化膜からなる第４の層間絶縁膜３ｄが形成されている。第４の層間絶縁膜３ｄには、ストレージノードコンタクト８ａから８ｄの各頂面に達する孔２３ａから２３ｄが形成されている。孔２３ａから２３ｄには、孔２３ａから２３ｄの底面および側壁を覆うように、ドープトポリシリコンからなる下部ストレージノード電極１０ａから１０ｄが形成されている。下部ストレージノード電極１０ａから１０ｄは、孔２３ａから２３ｄの内部にさらに凹部を形成しており、その凹部の表面は凹凸形状に形成されている。このように表面が凹凸形状に形成された下部ストレージノード電極１０ａから１０ｄは、たとえばアモルファスシリコンを堆積後、不均一に結晶化することによって形成することができる。
【００４２】
下部ストレージノード電極１０ａから１０ｄに形成された凹部および第４の層間絶縁膜３ｄの頂面の一部を覆うように、タンタルオキサイド（Ｔａ２Ｏ５）またはチタン酸バリウムストロンチウム（ＢＳＴ）からなる誘電体膜１５が形成されている。誘電体膜１５を覆い、かつ孔２３ａから２３ｄの内部を完全に埋めるようにして、ルテニウム（Ｒｕ）からなる上部セルプレート電極１１が形成されている。
【００４３】
下部ストレージノード電極１０ａから１０ｄ、誘電体膜１５および上部セルプレート電極１１によって、半導体装置のキャパシタが構成されている。本実施の形態では、下部ストレージノード電極１０ａから１０ｄの表面が凹凸形状に形成されているためキャパシタ面積が大きくなる。これにより、キャパシタの蓄積容量を増大させることができる。
【００４４】
第４の層間絶縁膜３ｄ上には、上部セルプレート電極１１を覆うように、シリコン酸化膜からなる第５の層間絶縁膜３ｅが形成されている。第５の層間絶縁膜３ｅには、上部セルプレート電極１１に達するコンタクトホール２１ａが形成されている。コンタクトホール２１ａの底面２１ｍは、上部セルプレート電極１１の頂面１１ｎによって規定されている。第３、第４および第５の層間絶縁膜３ｃ、３ｄおよび３ｅには、ビットライン配線６の頂面にまで達するコンタクトホール２１ｂが形成されている。コンタクトホール２１ａおよび２１ｂには、図示しないバリアメタル膜を介してタングステンからなるメタルプラグ１３ａおよび１３ｂが形成されている。
【００４５】
第５の層間絶縁膜３ｅ上には、メタルプラグ１３ａおよび１３ｂの頂面に接触してアルミニウム（Ａｌ）からなるアルミ配線１４ａおよび１４ｂが形成されている。なお、第１から第５の層間絶縁膜３ａから３ｅによって層間絶縁膜３が構成されている。
【００４６】
図２は、図１中の半導体装置を示す平面図である。図２を参照して、Ｉ−Ｉ線上に沿った断面が図１中の半導体装置を示している。図示しないシリコン基板１上には、所定の間隔を隔てて複数のゲート電極３２が形成されている。ゲート電極３２とほぼ直行するように複数のビットライン配線６が位置する。隣接するゲート電極３２の間には、シリコン基板１の主表面１ａから延びて形成されたランディングプラグ４が位置する。ランディングプラグ４ｅ上にはストレージノードコンタクト３１が位置し、ストレ−ジノードコンタクト３１はビットライン配線６と接続されている。
【００４７】
図３は、図２中のＩＩＩ−ＩＩＩ線上に沿った断面図である。図３を参照して、シリコン基板１の主表面１ａ上には、ゲート絶縁膜３３ａから３３ｃを介してゲート電極３２ａから３２ｃが形成されている。ゲート電極３２ａから３２ｃの両側に位置するシリコン基板１の主表面１ａには、所定深さでソース／ドレイン領域としての不純物領域３８ａから３８ｃが形成されている。ゲート電極３２ａから３２ｃの側壁には、サイドウォール絶縁膜３５ａから３５ｃが形成されている。ゲート電極３２ａから３２ｃの頂面上には被覆絶縁膜３６ａから３６ｃが形成されている。第１の層間絶縁膜３ａには、不純物領域３８ａおよび３８ｂに達するコンタクトホール２５ｄおよび２５ｅが形成されている。コンタクトホール２５ｄおよび２５ｅには、ドープトポリシリコンなどが充填されてランディングプラグ４ｄおよび４ｅが形成されている。
【００４８】
この発明の実施の形態１に従った半導体装置は、半導体基板としてのシリコン基板１の主表面１ａ上に設けられた下部電極としての下部ストレージノード電極１０ａから１０ｄと、下部ストレージノード電極１０ａから１０ｄ上に設けられた誘電体膜１５と、誘電体膜１５上に設けられた上部電極としての上部セルプレート電極１１と、上部セルプレート電極１１を覆う層間絶縁膜３とを備える。上部セルプレート電極１１は、ルテニウム、窒化チタンおよび白金からなる群より選ばれた少なくとも一種としてのルテニウムを含む。層間絶縁膜３は、上部セルプレート電極１１に達する第１の孔としてのコンタクトホール２１ａを有する。コンタクトホール２１ａは、シリコン基板１の主表面１ａからコンタクトホール２１ａの底面２１ｍまでの距離が、シリコン基板１の主表面１ａからコンタクトホール２１ａが達する部分における上部セルプレート電極１１の底面１１ｍまでの距離以上となるように設けられている。
【００４９】
半導体装置は、層間絶縁膜３の頂面、つまり第５の層間絶縁膜３ｅの頂面からの距離が、第５の層間絶縁膜３ｅの頂面から上部セルプレート電極１１までの距離よりも大きくなるように層間絶縁膜３内に設けられた導電膜としてのビットライン配線６をさらに備える。層間絶縁膜３は、ビットライン配線６に達する第２の孔としてのコンタクトホール２１ｂを有する。上部セルプレート電極１１は、層間絶縁膜３の一部分を除去してコンタクトホール２１ａおよび２１ｂを形成する所定のエッチャントに対して相対的に小さいエッチング速度を有し、層間絶縁膜３は、所定のエッチャントに対して相対的に大きいエッチング速度を有する。
【００５０】
図４から図９は、図１中に示す半導体装置の製造方法の工程を示す断面図である。図１および図４から図９を用いて、上部セルプレート電極１１を形成してから以降の半導体装置の製造工程について説明する。
【００５１】
図４を参照して、上部セルプレート電極１１を形成した後、上部セルプレート電極１１に対するアニール処理を所定の時間をかけて行なう。これにより、上部セルプレート電極１１を形成するルテニウムが結晶化され、ルテニウムの結晶粒径が大きく成長する。第４の層間絶縁膜３ｄ上で、上部セルプレート電極１１を覆うようにしてシリコン酸化膜を膜厚５００ｎｍ程度で堆積し、第５の層間絶縁膜３ｅを形成する。
【００５２】
図５を参照して、第５の層間絶縁膜３ｅ上に、開口４２ａおよび４２ｂを有するレジスト膜４１を形成する。
【００５３】
図６を参照して、レジスト膜４１をマスクとして層間絶縁膜３にエッチングを行なう。エッチングガスとして、Ｃ４Ｆ８、ＡｒおよびＯ２の混合ガスを使用する。エッチングにより層間絶縁膜３は部分的に除去されて、まずコンタクトホール２１ａが上部セルプレート電極１１の頂面１１ｎにまで達する。その後、層間絶縁膜３に行なうエッチングはコンタクトホール２１ｂがビットライン配線６に達するまで継続される。その間、上部セルプレート電極１１は頂面１１ｎ付近においてエッチングを受け続ける。しかし、上部セルプレート電極１１を形成するルテニウムは、シリコン酸化膜である層間絶縁膜３に行なうエッチングに対して一定以上の選択比を有するため、コンタクトホール２１ａによる開口は上部セルプレート電極１１の頂面１１ｎ上で止まる。これにより、コンタクトホール２１ａの底面２１ｍは上部セルプレート電極１１の頂面１１ｎによって規定される。その後、レジスト膜４１を除去する。
【００５４】
図７を参照して、コンタクトホール２１ａおよび２１ｂに、ＴｉＮ（窒化チタン）およびＴｉ（チタン）の積層膜をそれぞれの膜厚を１０ｎｍ程度として堆積し、図示しないバリアメタル膜を形成する。さらに、タングステンからなる金属膜１３を膜厚５００ｎｍ程度で堆積する。
【００５５】
図８を参照して、化学的機械研磨法（ＣＭＰ；Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）を用いて、第５の層間絶縁膜３ｅの頂面が露出するまで金属膜１３を研磨する。これにより、コンタクトホール２１ａおよび２１ｂの内部にメタルプラグ１３ａおよび１３ｂを形成する。
【００５６】
図９を参照して、第５の層間絶縁膜３ｅ上に、アルミニウム膜１４を膜厚３００ｎｍ程度で堆積する。
【００５７】
図１を参照して、アルミニウム膜１４上に所定形状の開口パターンを有する図示しないレジスト膜を形成する。これをマスクとしてアルミニウム膜１４にエッチングを行ない、所定形状を有するアルミ配線１４ａおよび１４ｂを形成する。その後、図示しないレジスト膜を除去する。
【００５８】
このように構成された半導体装置によれば、上部セルプレート電極１１をルテニウムによって形成することによって、コンタクトホール２１ａの開口深さを上部セルプレート電極１１の頂面１１ｎ上にとどめている。このため、コンタクトホール２１ａの開口深さを制御するのに特別な構造を必要としない。これにより、シリコン基板１上でエリアペナルティを受けることがないので半導体装置の微細化を実現することができる。また、上部セルプレート電極１１を形成するルテニウムは耐酸化性に優れている。加えて、ルテニウムの酸化物も導電性である。このため、上部セルプレート電極１１が酸化されることに起因する上部セルプレート電極１１とメタルプラグ１３ａとのコンタクト不良を防止することができる。また、メタルプラグ１３ａは、メタルプラグ１３ａの底面全体が上部セルプレート電極１１の頂面１１ｎと接触して設けられている。このため、接触面積が小さいことに起因するコンタクト不良を防止できる。
【００５９】
また、メタルプラグ１３ａは、上部セルプレート電極１１を突き抜けて下方に延びることなく所定深さに形成されている。このため、メタルプラグ１３ａが上部セルプレート電極１１の下方に位置する導電膜と接触し短絡が生じることを防止できる。
【００６０】
（実施の形態２）
図１０は、この発明の実施の形態２における半導体装置を示す断面図である。実施の形態２における半導体装置は、実施の形態１における半導体装置と比較して、メタルプラグ１３ａおよび上部セルプレート電極１１のコンタクト構造のみが異なる。以下において、重複する構造の説明は省略する。
【００６１】
図１０を参照して、第５の層間絶縁膜３ｅに、上部セルプレート電極１１に達するコンタクトホール２１ａが形成されている。コンタクトホール２１ａは上部セルプレート電極１１の内部にまで達しており、コンタクトホール２１ａの側面２１ｓおよび底面２１ｍが上部セルプレート電極１１によって規定されている。コンタクトホール２１ａには、図示しないバリアメタル膜を介してタングステンからなるメタルプラグ１３ａが形成されている。
【００６２】
この発明の実施の形態２に従った半導体装置では、コンタクトホール２１ａの側面２１ｓおよび底面２１ｍの少なくとも一方は、上部セルプレート電極１１により規定されている。
【００６３】
実施の形態２における半導体装置の製造工程は、実施の形態１で説明した図１に示す半導体装置の製造工程と基本的には変わらない。実施の形態２における半導体装置の製造工程で、実施の形態１のおける半導体装置の製造工程と異なる部分を以下で説明する。重複する製造工程の説明は省略する。
【００６４】
図６を参照して、レジスト膜４１をマスクとして層間絶縁膜３にエッチングを行なう。エッチングガスとして、Ｃ４Ｆ８、ＡｒおよびＯ２の混合ガスを使用する。この際、Ｏ２の流量を実施の形態１で使用するエッチングガスに含まれるＯ２の流量よりも大きくしておく。図１０を参照して、上述の工程により、コンタクトホール２１ａは上部セルプレート電極１１の内部にまで達して形成される。
【００６５】
このように構成された半導体装置によれば、実施の形態１に記載の効果と同様の効果を奏することができる。加えて、上部セルプレート電極１１とメタルプラグ１３ａとは、コンタクトホール２１ａの底面２１ｍのみならず側面２１ｓにおいても接触している。これにより、上部セルプレート電極１１とメタルプラグ１３ａとの接触面積が増大するため、上部セルプレート電極１１において発生するコンタクト不良をさらに防止することができる。
【００６６】
（実施の形態３）
図１１は、この発明の実施の形態３における半導体装置を示す断面図である。実施の形態３における半導体装置は、実施の形態１における半導体装置と比較して、メタルプラグ１３ａおよび上部セルプレート電極１１のコンタクト構造のみが異なる。以下において、重複する構造の説明は省略する。
【００６７】
図１１を参照して、第５の層間絶縁膜３ｅに、上部セルプレート電極１１に達するコンタクトホール２１ａが形成されている。コンタクトホール２１ａは上部セルプレート電極１１の内部にまで達しており、コンタクトホール２１ａの側面２１ｓおよび底面２１ｍが上部セルプレート電極１１によって規定されている。コンタクトホール２１ａの底面２１ｍ、および側面２１ｓの表面が凹凸形状に形成されている。コンタクトホール２１ａには、図示しないバリアメタル膜を介してタングステンからなるメタルプラグ１３ａが形成されている。
【００６８】
この発明の実施の形態３に従った半導体装置では、コンタクトホール２１ａの側面２１ｓおよび底面２１ｍの少なくとも一方を規定する上部セルプレート電極１１の部分は、凹凸形状を有する。
【００６９】
実施の形態３における半導体装置の製造工程は、実施の形態２で説明した図１０に示す半導体装置の製造工程と基本的には変わらない。実施の形態３における半導体装置の製造工程で実施の形態２における半導体装置の製造工程と異なる部分を以下で説明する。重複する製造工程の説明は省略する。
【００７０】
図４を参照して、上部セルプレート電極１１を形成した後、上部セルプレート電極１１に対するアニール処理を、実施の形態１に記載の所定の時間よりも少ない時間をかけて行なう。これにより、上部セルプレート電極１１を形成するルテニウムが結晶化され、ルテニウムは実施の形態１に記載の結晶粒径よりも小さい結晶粒径に成長する。図１１を参照して、上述の工程により、コンタクトホール２１ａの底面２１ｍおよび側面２１ｓは凹凸形状に形成される。
【００７１】
このように構成された半導体装置によれば、実施の形態２に記載の効果と同様の効果を奏することができる。加えて、凹凸形状に形成されたコンタクトホール２１ａの底面２１ｍおよび側面２１ｓは、平坦に形成されている場合と比較して大きい表面積を有する。このため、上部セルプレート電極１１とメタルプラグ１３ａとの接触面積をさらに増大させることができる。これにより、上部セルプレート電極１１とメタルプラグ１３ａとのコンタクト抵抗は低くなり安定するため、上部セルプレート電極１１において発生するコンタクト不良をさらに防止することができる。
【００７２】
（実施の形態４）
図１２は、この発明の実施の形態４における半導体装置を示す断面図である。実施の形態４における半導体装置は、実施の形態１における半導体装置と比較して、メタルプラグ１３ａおよび上部セルプレート電極１１のコンタクト構造のみが異なる。以下において、重複する構造の説明は省略する。
【００７３】
図１２を参照して、第５の層間絶縁膜３ｅに、上部セルプレート電極１１に達するコンタクトホール２１ａが形成されている。上部セルプレート電極１１には、コンタクトホール２１ａと連通するコンタクトホール５１が形成されている。コンタクトホール５１は、コンタクトホール５１の底面５１ｍの面積がコンタクトホール２１ａの底面の面積よりも大きくなるように形成されている。コンタクトホール５１は、上部セルプレート電極１１の頂面１１ｎ側から底面１１ｍ側にまでに渡って底面５１ｍの面積で開口されている。コンタクトホール２１ａおよび５１には、図示しないバリアメタル膜を介してタングステンからなるメタルプラグ１３ａが形成されている。
【００７４】
この発明の実施の形態４に従った半導体装置では、上部セルプレート電極１１は第１の凹部としてのコンタクトホール５１を有する。コンタクトホール５１は、コンタクトホール２１ａと接続され、かつシリコン基板１の主表面１ａに平行な面上での開口面積が、コンタクトホール２１ａの底面の開口面積よりも大きくなるように形成されている。
【００７５】
実施の形態４における半導体装置の製造工程は、実施の形態１で説明した図１に示す半導体装置の製造工程と基本的には変わらない。実施の形態４における半導体装置の製造工程で実施の形態１における半導体装置の製造工程と異なる部分を以下で説明する。重複する製造工程の説明は省略する。
【００７６】
図６を参照して、レジスト膜４１をマスクとして層間絶縁膜３にエッチングを行なう。エッチングガスとして、Ｃ４Ｆ８、ＡｒおよびＯ２の混合ガスを使用する。上部セルプレート電極１１を形成するルテニウムは、シリコン酸化膜である層間絶縁膜３に行なうエッチングに対して一定以上の選択比を有するため、コンタクトホール２１ａによる開口は上部セルプレート電極１１の頂面１１ｎで止まる。しかし、上部セルプレート電極１１は頂面１１ｎ上で継続してエッチングされるため、コンタクトホール２１ａによって露出した上部セルプレート電極１１の頂面１１ｎから上部セルプレート電極１１の内部に渡って相当のダメージを受ける。このような状態において、Ｏ２およびＮ２の混合ガスを使用してレジスト膜４１をプラズマアッシングする。図１２を参照して、レジスト膜４１に行なうプラズマアッシングは、レジスト膜４１のみならずダメージを受けている上部セルプレート電極１１の部分を除去する。これにより、上部セルプレート電極１１の頂面１１ｎ側から底面１１ｍ側にまで達するコンタクトホール５１が形成される。
【００７７】
このように構成された半導体装置によれば、実施の形態１に記載の効果と同様の効果を奏することができる。加えて、上部セルプレート電極１１に形成されたコンタクトホール５１によって上部セルプレート電極１１とメタルプラグ１３ａとの接触面積を増大させることができる。これにより、上部セルプレート電極１１でのコンタクト抵抗は低くなり安定するため、上部セルプレート電極１１において発生するコンタクト不良を防止することができる。
【００７８】
（実施の形態５）
図１３は、この発明の実施の形態５における半導体装置を示す断面図である。実施の形態５における半導体装置は、実施の形態１における半導体装置と比較して、メタルプラグ１３ａおよび上部セルプレート電極１１のコンタクト構造のみが異なる。以下において、重複する構造の説明は省略する。
【００７９】
図１３を参照して、第５の層間絶縁膜３ｅに、上部セルプレート電極１１に達するコンタクトホール２１ａが形成されている。上部セルプレート電極１１には、コンタクトホール２１ａと連通するコンタクトホール５１が形成されている。コンタクトホール５１は、コンタクトホール５１の底面５１ｍの面積がコンタクトホール２１ａの底面の面積よりも大きくなるように形成されている。コンタクトホール５１は、上部セルプレート電極１１の頂面１１ｎ側から底面１１ｍ側にまでに渡って底面５１ｍの面積で開口されている。コンタクトホール５１の側面の表面が凹凸形状に形成されている。コンタクトホール２１ａおよび５１には、図示しないバリアメタル膜を介してタングステンからなるメタルプラグ１３ａが形成されている。
【００８０】
この発明の実施の形態５に従った半導体装置では、コンタクトホール５１の表面は凹凸形状に形成されている。
【００８１】
実施の形態５における半導体装置の製造工程は、実施の形態４で説明した図１２に示す半導体装置の製造工程と基本的には変わらない。実施の形態５における半導体装置の製造工程で実施の形態４における半導体装置の製造工程と異なる部分を以下で説明する。重複する製造工程の説明は省略する。
【００８２】
図４を参照して、上部セルプレート電極１１を形成した後、上部セルプレート電極１１に対するアニール処理を、実施の形態１に記載の所定の時間よりも少ない時間をかけて行なう。これにより、上部セルプレート電極１１を形成するルテニウムが結晶化され、ルテニウムは実施の形態１に記載の結晶粒径よりも小さい結晶粒径に成長する。図１３を参照して、上述の工程により、上部セルプレート電極１１に規定されるコンタクトホール５１の側面は凹凸形状に形成される。
【００８３】
このように構成された半導体装置によれば、実施の形態４に記載の効果と同様の効果を奏することができる。加えて、凹凸形状に形成されたコンタクトホール５１の側面は、平坦に形成されている場合と比較して大きい表面積を有する。このため、上部セルプレート電極１１とメタルプラグ１３ａとの接触面積をさらに増大させることができる。これにより、上部セルプレート電極１１とメタルプラグ１３ａとのコンタクト抵抗は低くなり安定するため、上部セルプレート電極１１において発生するコンタクト不良をさらに防止することができる。
【００８４】
（実施の形態６）
図１４は、この発明の実施の形態６における半導体装置を示す断面図である。実施の形態６における半導体装置は、実施の形態１における半導体装置と比較して、メタルプラグ１３ａおよび上部セルプレート電極１１のコンタクト構造のみが異なる。以下において、重複する構造の説明は省略する。
【００８５】
図１４を参照して、第５の層間絶縁膜３ｅに、上部セルプレート電極１１に達するコンタクトホール２１ａが形成されている。上部セルプレート電極１１には、コンタクトホール２１ａと連通するコンタクトホール５６が、上部セルプレート電極１１の頂面１１ｎ側から底面１１ｍ側にまで渡って形成されている。シリコン基板１の主表面１ａと平行な面上におけるコンタクトホール５６の開口面積は、常にコンタクトホール２１ａの底面の面積よりも大きい。そして、その開口面積がコンタクトホール２１ａから離れるに従って大きくなるように、コンタクトホール５６が形成されている。コンタクトホール２１ａおよび５６には、図示しないバリアメタル膜を介してタングステンからなるメタルプラグ１３ａが形成されている。
【００８６】
この発明の実施の形態６に従った半導体装置では、第１の凹部としてのコンタクトホール５６は、シリコン基板１の主表面１ａに平行な面上でのコンタクトホール５６の開口面積が、上部セルプレート電極１１の頂面１１ｎから底面１１ｍに向かうに従って大きくなるように形成されている。
【００８７】
実施の形態６における半導体装置の製造工程は、実施の形態１で説明した図１に示す半導体装置の製造工程と基本的には変わらない。実施の形態６における半導体装置の製造工程で、実施の形態１における半導体装置の製造工程と異なる部分を以下で説明する。重複する製造工程の説明は省略する。
【００８８】
図６を参照して、レジスト膜４１をマスクとして層間絶縁膜３にエッチングを行なう。エッチングガスとして、Ｃ４Ｆ８、ＡｒおよびＯ２の混合ガスを使用する。上部セルプレート電極１１を形成するルテニウムは、シリコン酸化膜である層間絶縁膜３に行なうエッチングに対して一定以上の選択比を有するため、コンタクトホール２１ａによる開口は上部セルプレート電極１１の頂面１１ｎで止まる。しかし、上部セルプレート電極１１は頂面１１ｎ上で継続してエッチングされるため、コンタクトホール２１ａによって露出した上部セルプレート電極１１の頂面１１ｎから上部セルプレート電極１１の内部に渡って相当のダメージを受ける。続いて、エッチャントとしてのＯ２およびＮ２の混合ガスを使用してレジスト膜４１を平行平板型装置でプラズマアッシングする。この際、シリコン基板１側のバイアスを弱めることによって、指向性の弱いエッチャントはコンタクトホール２１ａによる開口から外側に広がるように入射する。図１４を参照して、レジスト膜４１に行なうプラズマアッシングは、レジスト膜４１のみならずダメージを受けている上部セルプレート電極１１の部分を除去する。上述の工程により、上部セルプレート電極１１の頂面１１ｎ側から底面１１ｍ側にまでテーパー状に広がったコンタクトホール５６が形成される。
【００８９】
このように形成された半導体装置によれば、実施の形態４に記載の効果と同様の効果を奏することができる。加えて、コンタクトホール５６はテーパー形状に形成されているため、上部セルプレート電極１１とメタルプラグ１３ａとの接触面積を増大させることができる。これにより、上部セルプレート電極１１でのコンタクト抵抗は低くなり安定するため、上部セルプレート電極１１において発生するコンタクト不良をさらに防止することができる。
【００９０】
（実施の形態７）
図１５は、この発明の実施の形態７における半導体装置を示す断面図である。実施の形態７における半導体装置は、実施の形態１における半導体装置と比較して、メタルプラグ１３ａおよび上部セルプレート電極１１のコンタクト構造のみが異なる。以下において、重複する構造の説明は省略する。
【００９１】
図１５を参照して、第５の層間絶縁膜３ｅに、上部セルプレート電極１１に達するコンタクトホール２１ａが形成されている。上部セルプレート電極１１には、コンタクトホール２１ａと連通するコンタクトホール５６が、上部セルプレート電極１１の頂面１１ｎ側から底面１１ｍ側にまで渡って形成されている。シリコン基板１の主表面１ａと平行な面上におけるコンタクトホール５６の開口面積は、常にコンタクトホール２１ａの底面の面積よりも大きい。そして、その開口面積がコンタクトホール２１ａから離れるに従って大きくなるように、コンタクトホール５６が形成されている。コンタクトホール５６の側面の表面は、凹凸形状に形成されている。コンタクトホール２１ａおよび５６には、図示しないバリアメタル膜を介してタングステンからなるメタルプラグ１３ａが形成されている。
【００９２】
実施の形態７における半導体装置の製造工程は、実施の形態６で説明した図１４に示す半導体装置の製造工程と基本的には変わらない。実施の形態７における半導体装置の製造工程で、実施の形態６における半導体装置の製造工程と異なる部分を以下で説明する。重複する製造工程の説明は省略する。
【００９３】
図４を参照して、上部セルプレート電極１１を形成した後、上部セルプレート電極１１に対するアニール処理を、実施の形態１に記載の所定の時間よりも少ない時間をかけて行なう。これにより、上部セルプレート電極１１を形成するルテニウムが結晶化され、ルテニウムは実施の形態１に記載の結晶粒径よりも小さい結晶粒径に成長する。図１５を参照して、上述の工程により、上部セルプレート電極１１に規定されるコンタクトホール５６の側面は凹凸形状に形成される。
【００９４】
このように構成された半導体装置によれば、実施の形態６に記載の効果と同様の効果を奏することができる。加えて、凹凸形状に形成されたコンタクトホール５６の側面は、平坦に形成されている場合と比較して大きい表面積を有する。このため、上部セルプレート電極１１とメタルプラグ１３ａとの接触面積を増大させることができる。これにより、上部セルプレート電極１１とメタルプラグ１３ａとのコンタクト抵抗は低くなり安定するため、上部セルプレート電極１１において発生するコンタクト不良をさらに防止することができる。
【００９５】
（実施の形態８）
図１６は、この発明の実施の形態８における半導体装置を示す断面図である。実施の形態８における半導体装置は、実施の形態１における半導体装置と比較して、メタルプラグ１３ａおよび上部セルプレート電極１１のコンタクト構造のみが異なる。以下において、重複する構造の説明は省略する。
【００９６】
図１６を参照して、第５の層間絶縁膜３ｅに、上部セルプレート電極１１に達するコンタクトホール２１ａが形成されている。上部セルプレート電極１１には、コンタクトホール２１ａと連通するコンタクトホール６１が形成されている。コンタクトホール６１は、上部セルプレート電極１１の頂面１１ｎ側における開口面積がコンタクトホール２１ａの底面の面積より大きくなるように形成されている。上部セルプレート電極１１によって規定されるコンタクトホール６１の表面６１ｍは、湾曲面によって形成されている。コンタクトホール２１ａおよび６１には、図示しないバリアメタル膜を介してタングステンからなるメタルプラグ１３ａが形成されている。
【００９７】
この発明の実施の形態８に従った半導体装置では、上部セルプレート電極１１は第２の凹部としてのコンタクトホール６１を有する。コンタクトホール６１は、コンタクトホール２１ａと接続され、かつ上部セルプレート電極１１の頂面１１ａ上での開口面積が、コンタクトホール２１ａの底面の開口面積よりも大きくなるように形成されている。コンタクトホール６１は湾曲する上部セルプレート電極１１の表面により規定されている。
【００９８】
実施の形態８における半導体装置の製造工程は、実施の形態１で説明した図１に示す半導体装置の製造工程と基本的には変わらない。実施の形態８における半導体装置の製造工程で、実施の形態１における半導体装置の製造工程と異なる部分を以下で説明する。重複する製造工程の説明は省略する。
【００９９】
図６を参照して、レジスト膜４１をマスクとして層間絶縁膜３にエッチングを行なう。エッチングガスとして、Ｃ４Ｆ８、ＡｒおよびＯ２の混合ガスを使用する。上部セルプレート電極１１を形成するルテニウムは、シリコン酸化膜である層間絶縁膜３に行なうエッチングに対して一定以上の選択比を有するため、コンタクトホール２１ａによる開口は上部セルプレート電極１１の頂面１１ｎで止まる。しかし、上部セルプレート電極１１は頂面１１ｎ上で継続してエッチングされるため、コンタクトホール２１ａによって露出した上部セルプレート電極１１の頂面１１ｎを中心として上部セルプレート電極１１の内部に渡って相当のダメージを受ける。続いて、Ｏ２の混合ガスを使用してレジスト膜４１をプラズマアッシングする。図１２を参照して、レジスト膜４１に行なうプラズマアッシングは、レジスト膜４１のみならずダメージを受けている上部セルプレート電極１１の部分を除去する。上述の工程により、上部セルプレート電極１１の頂面１１ｎ側から上部セルプレート電極１１の内部に延びる湾曲面によって規定されたコンタクトホール６１が形成される。
【０１００】
このように形成された半導体装置によれば、実施の形態１に記載の効果と同様の効果を奏することができる。加えて、上部セルプレート電極１１に形成されたコンタクトホール６１によって上部セルプレート電極１１とメタルプラグ１３ａとの接触面積を増大させることができる。これにより、上部セルプレート電極１１でのコンタクト抵抗は低くなり安定するため、上部セルプレート電極１１において発生するコンタクト不良をさらに防止することができる。
【０１０１】
（実施の形態９）
図１７は、この発明の実施の形態９における半導体装置を示す断面図である。実施の形態９における半導体装置は、実施の形態１における半導体装置と比較して、メタルプラグ１３ａおよび上部セルプレート電極１１のコンタクト構造のみが異なる。以下において、重複する構造の説明は省略する。
【０１０２】
図１７を参照して、第５の層間絶縁膜３ｅに、上部セルプレート電極１１に達するコンタクトホール２１ａが形成されている。上部セルプレート電極１１には、コンタクトホール２１ａと連通するコンタクトホール６１が形成されている。コンタクトホール６１は、上部セルプレート電極１１の頂面１１ｎ側において開口面積がコンタクトホール２１ａの底面の面積より大きくなるように形成されている。上部セルプレート電極１１によって規定されるコンタクトホール６１の表面６１ｍは、湾曲面によって形成されている。また、コンタクトホール６１の表面６１ｍは凹凸形状に形成されている。コンタクトホール２１ａおよび６１には、図示しないバリアメタル膜を介してタングステンからなるメタルプラグ１３ａが形成されている。
【０１０３】
この発明の実施の形態９に従った半導体装置では、コンタクトホール６１を規定する表面は、凹凸形状を有する。
【０１０４】
実施の形態９における半導体装置の製造工程は、実施の形態８で説明した図１６に示す半導体装置の製造工程と基本的には変わらない。実施の形態９における半導体装置の製造工程で、実施の形態８における半導体装置の製造工程と異なる部分を以下で説明する。重複する製造工程の説明は省略する。
【０１０５】
図４を参照して、上部セルプレート電極１１を形成した後、上部セルプレート電極１１に対するアニール処理を、実施の形態１に記載の所定の時間よりも少ない時間をかけて行なう。これにより、上部セルプレート電極１１を形成するルテニウムが結晶化され、ルテニウムの結晶が実施の形態１に記載の結晶粒径よりも小さい結晶粒径に成長する。図１７を参照して、上述の工程により、上部セルプレート電極１１に規定されるコンタクトホール６１の表面６１ｍは凹凸形状に形成される。
【０１０６】
このように構成された半導体装置によれば、実施の形態８に記載の効果と同様の効果を奏することができる。加えて、凹凸形状に形成されたコンタクトホール６１の表面６１ｍは、平坦に形成されている場合と比較して大きい表面積を有する。このため、上部セルプレート電極１１とメタルプラグ１３ａとの接触面積を増大させることができる。これにより、上部セルプレート電極１１とメタルプラグ１３ａとのコンタクト抵抗は低くなり安定するため、上部セルプレート電極１１において発生するコンタクト不良をさらに防止することができる。
【０１０７】
（実施の形態１０）
図１８は、この発明の実施の形態１０における半導体装置を示す断面図である。実施の形態１０における半導体装置は、実施の形態１における半導体装置と比較してキャパシタ構造のみが異なる。以下において、重複する構造の説明は省略する。
【０１０８】
図１８を参照して、半導体装置は、Ｃｏｎｃａｖｅ ＭＩＭ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｍｅｔａｌ）キャパシタを有する。第４の層間絶縁膜３ｄには、ストレージノードコンタクト８ａから８ｄの各頂面に達する孔２３ａから２３ｄが形成されている。孔２３ａから２３ｄには、孔２３ａから２３ｄの底面および側壁を覆うように、ルテニウム（Ｒｕ）からなる下部ストレージノード電極１０ａから１０ｄが形成されている。下部ストレージノード電極１０ａから１０ｄは、孔２３ａから２３ｄの内部にさらに凹部を形成しており、その凹部の表面は平坦に形成されている。
【０１０９】
下部ストレージノード電極１０ａから１０ｄに形成された凹部および第４の層間絶縁膜３ｄの頂面の一部を覆うように、タンタルオキサイド（Ｔａ２Ｏ５）またはチタン酸バリウムストロンチウム（ＢＳＴ）からなる誘電体膜１５が形成されている。誘電体膜１５を覆い、かつ孔２３ａから２３ｄの内部を完全に埋めるようにして、ルテニウム（Ｒｕ）からなる上部セルプレート電極１１が形成されている。下部ストレージノード電極１０ａから１０ｄ、誘電体膜１５、および上部セルプレート電極１１によって、半導体装置のＣｏｎｃａｖｅ ＭＩＭキャパシタが構成されている。
【０１１０】
このように構成された半導体装置によれば、実施の形態１に記載の効果と同様の効果を奏することができる。
【０１１１】
（実施の形態１１）
図１９は、この発明の実施の形態１１における半導体装置を示す断面図である。実施の形態１１における半導体装置は、実施の形態２における半導体装置と比較してキャパシタ構造のみが異なる。図１９を参照して、半導体装置は、実施の形態１０において説明したＣｏｎｃａｖｅ ＭＩＭ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｍｅｔａｌ）キャパシタを有する。
【０１１２】
このように構成された半導体装置によれば、実施の形態２に記載の効果と同様の効果を奏することができる。
【０１１３】
（実施の形態１２）
図２０は、この発明の実施の形態１２における半導体装置を示す断面図である。実施の形態１２における半導体装置は、実施の形態３における半導体装置と比較してキャパシタ構造のみが異なる。図２０を参照して、半導体装置は、実施の形態１０において説明したＣｏｎｃａｖｅ ＭＩＭ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｍｅｔａｌ）キャパシタを有する。
【０１１４】
このように構成された半導体装置によれば、実施の形態３に記載の効果と同様の効果を奏することができる。
【０１１５】
（実施の形態１３）
図２１は、この発明の実施の形態１３における半導体装置を示す断面図である。実施の形態１３における半導体装置は、実施の形態４における半導体装置と比較してキャパシタ構造のみが異なる。図２１を参照して、半導体装置は、実施の形態１０において説明したＣｏｎｃａｖｅ ＭＩＭ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｍｅｔａｌ）キャパシタを有する。
【０１１６】
このように構成された半導体装置によれば、実施の形態４に記載の効果と同様の効果を奏することができる。
【０１１７】
（実施の形態１４）
図２２は、この発明の実施の形態１４における半導体装置を示す断面図である。実施の形態１４における半導体装置は、実施の形態５における半導体装置と比較してキャパシタ構造のみが異なる。図２２を参照して、半導体装置は、実施の形態１０において説明したＣｏｎｃａｖｅ ＭＩＭ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｍｅｔａｌ）キャパシタを有する。
【０１１８】
このように構成された半導体装置によれば、実施の形態５に記載の効果と同様の効果を奏することができる。
【０１１９】
（実施の形態１５）
図２３は、この発明の実施の形態１５における半導体装置を示す断面図である。実施の形態１５における半導体装置は、実施の形態６における半導体装置と比較してキャパシタ構造のみが異なる。図２３を参照して、半導体装置は、実施の形態１０において説明したＣｏｎｃａｖｅ ＭＩＭ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｍｅｔａｌ）キャパシタを有する。
【０１２０】
このように構成された半導体装置によれば、実施の形態６に記載の効果と同様の効果を奏することができる。
【０１２１】
（実施の形態１６）
図２４は、この発明の実施の形態１６における半導体装置を示す断面図である。実施の形態１６における半導体装置は、実施の形態７における半導体装置と比較してキャパシタ構造のみが異なる。図２４を参照して、半導体装置は、実施の形態１０において説明したＣｏｎｃａｖｅ ＭＩＭ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｍｅｔａｌ）キャパシタを有する。
【０１２２】
このように構成された半導体装置によれば、実施の形態７に記載の効果と同様の効果を奏することができる。
【０１２３】
（実施の形態１７）
図２５は、この発明の実施の形態１７における半導体装置を示す断面図である。実施の形態１７における半導体装置は、実施の形態８における半導体装置と比較してキャパシタ構造のみが異なる。図２５を参照して、半導体装置は、実施の形態１０において説明したＣｏｎｃａｖｅ ＭＩＭ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｍｅｔａｌ）キャパシタを有する。
【０１２４】
このように構成された半導体装置によれば、実施の形態８に記載の効果と同様の効果を奏することができる。
【０１２５】
（実施の形態１８）
図２６は、この発明の実施の形態１８における半導体装置を示す断面図である。実施の形態１８における半導体装置は、実施の形態９における半導体装置と比較してキャパシタ構造のみが異なる。図２６を参照して、半導体装置は、実施の形態１０において説明したＣｏｎｃａｖｅ ＭＩＭ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｍｅｔａｌ）キャパシタを有する。
【０１２６】
このように構成された半導体装置によれば、実施の形態９に記載の効果と同様の効果を奏することができる。
【０１２７】
（実施の形態１９）
図２７は、この発明の実施の形態１９における半導体装置を示す断面図である。実施の形態１９における半導体装置は、実施の形態１における半導体装置と比較してキャパシタ構造のみが異なる。以下において、重複する構造の説明は省略する。
【０１２８】
図２７を参照して、半導体装置は、Ｃｙｌｉｎｄｅｒ ＭＩＭ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｍｅｔａｌ）キャパシタを有する。第４の層間絶縁膜３ｄが位置する層には、ストレージノードコンタクト８ａから８ｄの各頂面上に接触して、ルテニウム（Ｒｕ）からなる下部ストレージノード電極１０ａから１０ｄが形成されている。下部ストレージノード電極１０ａから１０ｄの各々の間には、第３の層間絶縁膜３ｃの頂面に達する凹部７１ａから７１ｃが形成されている。加えて、下部ストレージノード電極１０ａから１０ｄは円筒形状を有し、頂面側から開口された凹部がそれぞれに形成されている。
【０１２９】
その凹部と、凹部７１ａから７１ｃと、第４の層間絶縁膜３ｄの頂面の一部とを覆うように、タンタルオキサイド（Ｔａ２Ｏ５）またはチタン酸バリウムストロンチウム（ＢＳＴ）からなる誘電体膜１５が形成されている。誘電体膜１５を完全に覆うようにして、ルテニウム（Ｒｕ）からなる上部セルプレート電極１１が形成されている。下部ストレージノード電極１０ａから１０ｄ、誘電体膜１５、および上部セルプレート電極１１によって、半導体装置のＣｙｌｉｎｄｅｒ ＭＩＭキャパシタが構成されている。Ｃｙｌｉｎｄｅｒ ＭＩＭキャパシタでは、下部ストレージノード電極１０ａから１０ｄの外周側に位置する側壁上にも誘電体膜１５が形成されているため、キャパシタの蓄積容量を増大させることができる。
【０１３０】
このように構成された半導体装置によれば、実施の形態１に記載の効果と同様の効果を奏することができる。
【０１３１】
（実施の形態２０）
図２８は、この発明の実施の形態２０における半導体装置を示す断面図である。実施の形態２０における半導体装置は、実施の形態２における半導体装置と比較してキャパシタ構造のみが異なる。図２８を参照して、半導体装置は、実施の形態１９において説明したＣｙｌｉｎｄｅｒ ＭＩＭ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｍｅｔａｌ）キャパシタを有する。
【０１３２】
このように構成された半導体装置によれば、実施の形態２に記載の効果と同様の効果を奏することができる。
【０１３３】
（実施の形態２１）
図２９は、この発明の実施の形態２１における半導体装置を示す断面図である。実施の形態２１における半導体装置は、実施の形態３における半導体装置と比較してキャパシタ構造のみが異なる。図２９を参照して、半導体装置は、実施の形態１９において説明したＣｙｌｉｎｄｅｒ ＭＩＭ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｍｅｔａｌ）キャパシタを有する。
【０１３４】
このように構成された半導体装置によれば、実施の形態３に記載の効果と同様の効果を奏することができる。
【０１３５】
（実施の形態２２）
図３０は、この発明の実施の形態２２における半導体装置を示す断面図である。実施の形態２２における半導体装置は、実施の形態４における半導体装置と比較してキャパシタ構造のみが異なる。図３０を参照して、半導体装置は、実施の形態１９において説明したＣｙｌｉｎｄｅｒ ＭＩＭ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｍｅｔａｌ）キャパシタを有する。
【０１３６】
このように構成された半導体装置によれば、実施の形態４に記載の効果と同様の効果を奏することができる。
【０１３７】
（実施の形態２３）
図３１は、この発明の実施の形態２３における半導体装置を示す断面図である。実施の形態２３における半導体装置は、実施の形態５における半導体装置と比較してキャパシタ構造のみが異なる。図３１を参照して、半導体装置は、実施の形態１９において説明したＣｙｌｉｎｄｅｒ ＭＩＭ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｍｅｔａｌ）キャパシタを有する。
【０１３８】
このように構成された半導体装置によれば、実施の形態５に記載の効果と同様の効果を奏することができる。
【０１３９】
（実施の形態２４）
図３２は、この発明の実施の形態２４における半導体装置を示す断面図である。実施の形態２４における半導体装置は、実施の形態６における半導体装置と比較してキャパシタ構造のみが異なる。図３２を参照して、半導体装置は、実施の形態１９において説明したＣｙｌｉｎｄｅｒ ＭＩＭ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｍｅｔａｌ）キャパシタを有する。
【０１４０】
このように構成された半導体装置によれば、実施の形態６に記載の効果と同様の効果を奏することができる。
【０１４１】
（実施の形態２５）
図３３は、この発明の実施の形態２５における半導体装置を示す断面図である。実施の形態２５における半導体装置は、実施の形態７における半導体装置と比較してキャパシタ構造のみが異なる。図３３を参照して、半導体装置は、実施の形態１９において説明したＣｙｌｉｎｄｅｒ ＭＩＭ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｍｅｔａｌ）キャパシタを有する。
【０１４２】
このように構成された半導体装置によれば、実施の形態７に記載の効果と同様の効果を奏することができる。
【０１４３】
（実施の形態２６）
図３４は、この発明の実施の形態２６における半導体装置を示す断面図である。実施の形態２６における半導体装置は、実施の形態８における半導体装置と比較してキャパシタ構造のみが異なる。図３４を参照して、半導体装置は、実施の形態１９において説明したＣｙｌｉｎｄｅｒ ＭＩＭ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｍｅｔａｌ）キャパシタを有する。
【０１４４】
このように構成された半導体装置によれば、実施の形態８に記載の効果と同様の効果を奏することができる。
【０１４５】
（実施の形態２７）
図３５は、この発明の実施の形態２７における半導体装置を示す断面図である。実施の形態２７における半導体装置は、実施の形態９における半導体装置と比較してキャパシタ構造のみが異なる。図３５を参照して、半導体装置は、実施の形態１９において説明したＣｙｌｉｎｄｅｒ ＭＩＭ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｍｅｔａｌ）キャパシタを有する。
【０１４６】
このように構成された半導体装置によれば、実施の形態９に記載の効果と同様の効果を奏することができる。
【０１４７】
（実施の形態２８）
図３６は、この発明の実施の形態２８における半導体装置を示す断面図である。実施の形態２８における半導体装置は、実施の形態１における半導体装置と比較してキャパシタ構造のみが異なる。以下において、重複する構造の説明は省略する。
【０１４８】
図２７を参照して、半導体装置は、Ｃｙｌｉｎｄｅｒ 粗面ＭＩＳ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｓｉｌｉｃｏｎ）キャパシタを有する。第４の層間絶縁膜３ｄが位置する層には、ストレージノードコンタクト８ａから８ｄの各頂面に接触して、ドープトポリシリコンからなる下部ストレージノード電極１０ａから１０ｄが形成されている。下部ストレージノード電極１０ａから１０ｄの各々の間には、第３の層間絶縁膜３ｃの頂面に達する凹部７１ａから７１ｃが形成されている。加えて、下部ストレージノード電極１０ａから１０ｄは円筒形状を有し、頂面側から開口された凹部がそれぞれに形成されている。その凹部の表面は凹凸形状に形成されている。
【０１４９】
その凹部と、凹部７１ａから７１ｃと、第４の層間絶縁膜３ｄの頂面の一部とを覆うように、タンタルオキサイド（Ｔａ２Ｏ５）またはチタン酸バリウムストロンチウム（ＢＳＴ）からなる誘電体膜１５が形成されている。誘電体膜１５を完全に覆うようにして、ルテニウム（Ｒｕ）からなる上部セルプレート電極１１が形成されている。下部ストレージノード電極１０ａから１０ｄ、誘電体膜１５、および上部セルプレート電極１１によって、半導体装置のＣｙｌｉｎｄｅｒ 粗面ＭＩＳキャパシタが構成されている。Ｃｙｌｉｎｄｅｒ 粗面ＭＩＳキャパシタでは、下部ストレージノード電極１０ａから１０ｄの外周側に位置する側壁上にも誘電体膜１５が形成されており、加えて下部ストレージノード電極１０ａから１０ｄの円筒形状の内径側表面が凹凸形状に形成されているため、キャパシタの蓄積容量を増大させることができる。
【０１５０】
このように構成された半導体装置によれば、実施の形態１に記載の効果と同様の効果を奏することができる。
【０１５１】
（実施の形態２９）
図３７は、この発明の実施の形態２９における半導体装置を示す断面図である。実施の形態２９における半導体装置は、実施の形態２における半導体装置と比較してキャパシタ構造のみが異なる。図３７を参照して、半導体装置は、実施の形態２８において説明したＣｙｌｉｎｄｅｒ 粗面ＭＩＳ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｓｉｌｉｃｏｎ）キャパシタを有する。
【０１５２】
このように構成された半導体装置によれば、実施の形態２に記載の効果と同様の効果を奏することができる。
【０１５３】
（実施の形態３０）
図３８は、この発明の実施の形態３０における半導体装置を示す断面図である。実施の形態３０における半導体装置は、実施の形態３における半導体装置と比較してキャパシタ構造のみが異なる。図３８を参照して、半導体装置は、実施の形態２８において説明したＣｙｌｉｎｄｅｒ 粗面ＭＩＳ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｓｉｌｉｃｏｎ）キャパシタを有する。
【０１５４】
このように構成された半導体装置によれば、実施の形態３に記載の効果と同様の効果を奏することができる。
【０１５５】
（実施の形態３１）
図３９は、この発明の実施の形態３１における半導体装置を示す断面図である。実施の形態３１における半導体装置は、実施の形態４における半導体装置と比較してキャパシタ構造のみが異なる。図３９を参照して、半導体装置は、実施の形態２８において説明したＣｙｌｉｎｄｅｒ 粗面ＭＩＳ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｓｉｌｉｃｏｎ）キャパシタを有する。
【０１５６】
このように構成された半導体装置によれば、実施の形態４に記載の効果と同様の効果を奏することができる。
【０１５７】
（実施の形態３２）
図４０は、この発明の実施の形態３２における半導体装置を示す断面図である。実施の形態３２における半導体装置は、実施の形態５における半導体装置と比較してキャパシタ構造のみが異なる。図４０を参照して、半導体装置は、実施の形態２８において説明したＣｙｌｉｎｄｅｒ 粗面ＭＩＳ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｓｉｌｉｃｏｎ）キャパシタを有する。
【０１５８】
このように構成された半導体装置によれば、実施の形態５に記載の効果と同様の効果を奏することができる。
【０１５９】
（実施の形態３３）
図４１は、この発明の実施の形態３３における半導体装置を示す断面図である。実施の形態３３における半導体装置は、実施の形態６における半導体装置と比較してキャパシタ構造のみが異なる。図４１を参照して、半導体装置は、実施の形態２８において説明したＣｙｌｉｎｄｅｒ 粗面ＭＩＳ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｓｉｌｉｃｏｎ）キャパシタを有する。
【０１６０】
このように構成された半導体装置によれば、実施の形態６に記載の効果と同様の効果を奏することができる。
【０１６１】
（実施の形態３４）
図４２は、この発明の実施の形態３４における半導体装置を示す断面図である。実施の形態３４における半導体装置は、実施の形態７における半導体装置と比較してキャパシタ構造のみが異なる。図４２を参照して、半導体装置は、実施の形態２８において説明したＣｙｌｉｎｄｅｒ 粗面ＭＩＳ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｓｉｌｉｃｏｎ）キャパシタを有する。
【０１６２】
このように構成された半導体装置によれば、実施の形態７に記載の効果と同様の効果を奏することができる。
【０１６３】
（実施の形態３５）
図４３は、この発明の実施の形態３５における半導体装置を示す断面図である。実施の形態３５における半導体装置は、実施の形態８における半導体装置と比較してキャパシタ構造のみが異なる。図４３を参照して、半導体装置は、実施の形態２８において説明したＣｙｌｉｎｄｅｒ 粗面ＭＩＳ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｓｉｌｉｃｏｎ）キャパシタを有する。
【０１６４】
このように構成された半導体装置によれば、実施の形態８に記載の効果と同様の効果を奏することができる。
【０１６５】
（実施の形態３６）
図４４は、この発明の実施の形態３６における半導体装置を示す断面図である。実施の形態３６における半導体装置は、実施の形態９における半導体装置と比較してキャパシタ構造のみが異なる。図４４を参照して、半導体装置は、実施の形態２８において説明したＣｙｌｉｎｄｅｒ 粗面ＭＩＳ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｓｉｌｉｃｏｎ）キャパシタを有する。
【０１６６】
このように構成された半導体装置によれば、実施の形態９に記載の効果と同様の効果を奏することができる。
【０１６７】
（実施の形態３７）
図４５は、この発明の実施の形態３７における半導体装置を示す断面図である。実施の形態３７における半導体装置は、実施の形態１における半導体装置と比較してキャパシタ構造のみが異なる。以下において、重複する構造の説明は省略する。
【０１６８】
図４５を参照して、半導体装置は、Ｐｉｌｌａｒ ＭＩＭ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｍｅｔａｌ）キャパシタを有する。第４の層間絶縁膜３ｄが位置する層には、ストレージノードコンタクト８ａから８ｄの各頂面に接触して、ルテニウム（Ｒｕ）からなり円柱形状を有する下部ストレージノード電極１０ａから１０ｄが形成されている。下部ストレージノード電極１０ａから１０ｄの各々の間には、第３の層間絶縁膜３ｃの頂面に達する凹部８１ａから８１ｄが形成されている。
【０１６９】
凹部８１ａから８１ｄと、第４の層間絶縁膜３ｄの頂面の一部とを覆うように、タンタルオキサイド（Ｔａ２Ｏ５）またはチタン酸バリウムストロンチウム（ＢＳＴ）からなる誘電体膜１５が形成されている。誘電体膜１５を覆い、かつ凹部８１ａから８１ｄの内部を完全に埋めるようにして、ルテニウム（Ｒｕ）からなる上部セルプレート電極１１が形成されている。下部ストレージノード電極１０ａから１０ｄ、誘電体膜１５および上部セルプレート電極１１によって、半導体装置のＰｉｌｌａｒ ＭＩＭキャパシタが構成されている。
【０１７０】
ＣｏｎｃａｖｅキャパシタおよびＣｙｌｉｎｄｅｒキャパシタでは、下部ストレージノード電極の円筒内部に形成された凹部の底面において、誘電体膜とのカバレッジが悪化しリーク不良が発生するというおそれがある。しかし、Ｐｉｌｌａｒ ＭＩＭキャパシタでは、下部ストレージノード電極の内部に凹部が形成されていないため、このような不都合が生じるおそれがない。
【０１７１】
このように構成された半導体装置によれば、実施の形態１に記載の効果と同様の効果を奏することができる。
【０１７２】
（実施の形態３８）
図４６は、この発明の実施の形態３８における半導体装置を示す断面図である。実施の形態３８における半導体装置は、実施の形態２における半導体装置と比較してキャパシタ構造のみが異なる。図４６を参照して、半導体装置は、実施の形態３７において説明したＰｉｌｌａｒ ＭＩＭ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｍｅｔａｌ）キャパシタを有する。
【０１７３】
このように構成された半導体装置によれば、実施の形態２に記載の効果と同様の効果を奏することができる。
【０１７４】
（実施の形態３９）
図４７は、この発明の実施の形態３９における半導体装置を示す断面図である。実施の形態３９における半導体装置は、実施の形態３における半導体装置と比較してキャパシタ構造のみが異なる。図４７を参照して、半導体装置は、実施の形態３７において説明したＰｉｌｌａｒ ＭＩＭ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｍｅｔａｌ）キャパシタを有する。
【０１７５】
このように構成された半導体装置によれば、実施の形態３に記載の効果と同様の効果を奏することができる。
【０１７６】
（実施の形態４０）
図４８は、この発明の実施の形態４０における半導体装置を示す断面図である。実施の形態４０における半導体装置は、実施の形態４における半導体装置と比較してキャパシタ構造のみが異なる。図４８を参照して、半導体装置は、実施の形態３７において説明したＰｉｌｌａｒ ＭＩＭ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｍｅｔａｌ）キャパシタを有する。
【０１７７】
このように構成された半導体装置によれば、実施の形態４に記載の効果と同様の効果を奏することができる。
【０１７８】
（実施の形態４１）
図４９は、この発明の実施の形態４１における半導体装置を示す断面図である。実施の形態４１における半導体装置は、実施の形態５における半導体装置と比較してキャパシタ構造のみが異なる。図４９を参照して、半導体装置は、実施の形態３７において説明したＰｉｌｌａｒ ＭＩＭ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｍｅｔａｌ）キャパシタを有する。
【０１７９】
このように構成された半導体装置によれば、実施の形態５に記載の効果と同様の効果を奏することができる。
【０１８０】
（実施の形態４２）
図５０は、この発明の実施の形態４２における半導体装置を示す断面図である。実施の形態４２における半導体装置は、実施の形態６における半導体装置と比較してキャパシタ構造のみが異なる。図５０を参照して、半導体装置は、実施の形態３７において説明したＰｉｌｌａｒ ＭＩＭ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｍｅｔａｌ）キャパシタを有する。
【０１８１】
このように構成された半導体装置によれば、実施の形態６に記載の効果と同様の効果を奏することができる。
【０１８２】
（実施の形態４３）
図５１は、この発明の実施の形態４３における半導体装置を示す断面図である。実施の形態４３における半導体装置は、実施の形態７における半導体装置と比較してキャパシタ構造のみが異なる。図５１を参照して、半導体装置は、実施の形態３７において説明したＰｉｌｌａｒ ＭＩＭ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｍｅｔａｌ）キャパシタを有する。
【０１８３】
このように構成された半導体装置によれば、実施の形態７に記載の効果と同様の効果を奏することができる。
【０１８４】
（実施の形態４４）
図５２は、この発明の実施の形態４４における半導体装置を示す断面図である。実施の形態４４における半導体装置は、実施の形態８における半導体装置と比較してキャパシタ構造のみが異なる。図５２を参照して、半導体装置は、実施の形態３７において説明したＰｉｌｌａｒ ＭＩＭ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｍｅｔａｌ）キャパシタを有する。
【０１８５】
このように構成された半導体装置によれば、実施の形態８に記載の効果と同様の効果を奏することができる。
【０１８６】
（実施の形態４５）
図５３は、この発明の実施の形態４５における半導体装置を示す断面図である。実施の形態４５における半導体装置は、実施の形態９における半導体装置と比較してキャパシタ構造のみが異なる。図５３を参照して、半導体装置は、実施の形態３７において説明したＰｉｌｌａｒ ＭＩＭ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｍｅｔａｌ）キャパシタを有する。
【０１８７】
このように構成された半導体装置によれば、実施の形態９に記載の効果と同様の効果を奏することができる。
【０１８８】
なお、以上の実施の形態では、主に円筒型キャパシタを有する半導体装置について説明したが、円筒型キャパシタ以外のキャパシタを有する半導体装置にも本発明を適用することができる。
【０１８９】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【０１９０】
【発明の効果】
以上説明したように、この発明に従えば、上部電極におけるコンタクト不良を防止し、かつエリアペナルティが発生することがない半導体装置を提供することができる。
【図面の簡単な説明】
【図１】この発明の実施の形態１における半導体装置を示す断面図である。
【図２】図１中の半導体装置を示す平面図である。
【図３】図２中のＩＩＩ−ＩＩＩ線上に沿った断面図である。
【図４】図１中に示す半導体装置の製造方法の第１工程を示す断面図である。
【図５】図１中に示す半導体装置の製造方法の第２工程を示す断面図である。
【図６】図１中に示す半導体装置の製造方法の第３工程を示す断面図である。
【図７】図１中に示す半導体装置の製造方法の第４工程を示す断面図である。
【図８】図１中に示す半導体装置の製造方法の第５工程を示す断面図である。
【図９】図１中に示す半導体装置の製造方法の第６工程を示す断面図である。
【図１０】この発明の実施の形態２における半導体装置を示す断面図である。
【図１１】この発明の実施の形態３における半導体装置を示す断面図である。
【図１２】この発明の実施の形態４における半導体装置を示す断面図である。
【図１３】この発明の実施の形態５における半導体装置を示す断面図である。
【図１４】この発明の実施の形態６における半導体装置を示す断面図である。
【図１５】この発明の実施の形態７における半導体装置を示す断面図である。
【図１６】この発明の実施の形態８における半導体装置を示す断面図である。
【図１７】この発明の実施の形態９における半導体装置を示す断面図である。
【図１８】この発明の実施の形態１０における半導体装置を示す断面図である。
【図１９】この発明の実施の形態１１における半導体装置を示す断面図である。
【図２０】この発明の実施の形態１２における半導体装置を示す断面図である。
【図２１】この発明の実施の形態１３における半導体装置を示す断面図である。
【図２２】この発明の実施の形態１４における半導体装置を示す断面図である。
【図２３】この発明の実施の形態１５における半導体装置を示す断面図である。
【図２４】この発明の実施の形態１６における半導体装置を示す断面図である。
【図２５】この発明の実施の形態１７における半導体装置を示す断面図である。
【図２６】この発明の実施の形態１８における半導体装置を示す断面図である。
【図２７】この発明の実施の形態１９における半導体装置を示す断面図である。
【図２８】この発明の実施の形態２０における半導体装置を示す断面図である。
【図２９】この発明の実施の形態２１における半導体装置を示す断面図である。
【図３０】この発明の実施の形態２２における半導体装置を示す断面図である。
【図３１】この発明の実施の形態２３における半導体装置を示す断面図である。
【図３２】この発明の実施の形態２４における半導体装置を示す断面図である。
【図３３】この発明の実施の形態２５における半導体装置を示す断面図である。
【図３４】この発明の実施の形態２６における半導体装置を示す断面図である。
【図３５】この発明の実施の形態２７における半導体装置を示す断面図である。
【図３６】この発明の実施の形態２８における半導体装置を示す断面図である。
【図３７】この発明の実施の形態２９における半導体装置を示す断面図である。
【図３８】この発明の実施の形態３０における半導体装置を示す断面図である。
【図３９】この発明の実施の形態３１における半導体装置を示す断面図である。
【図４０】この発明の実施の形態３２における半導体装置を示す断面図である。
【図４１】この発明の実施の形態３３における半導体装置を示す断面図である。
【図４２】この発明の実施の形態３４における半導体装置を示す断面図である。
【図４３】この発明の実施の形態３５における半導体装置を示す断面図である。
【図４４】この発明の実施の形態３６における半導体装置を示す断面図である。
【図４５】この発明の実施の形態３７における半導体装置を示す断面図である。
【図４６】この発明の実施の形態３８における半導体装置を示す断面図である。
【図４７】この発明の実施の形態３９における半導体装置を示す断面図である。
【図４８】この発明の実施の形態４０における半導体装置を示す断面図である。
【図４９】この発明の実施の形態４１における半導体装置を示す断面図である。
【図５０】この発明の実施の形態４２における半導体装置を示す断面図である。
【図５１】この発明の実施の形態４３における半導体装置を示す断面図である。
【図５２】この発明の実施の形態４４における半導体装置を示す断面図である。
【図５３】この発明の実施の形態４５における半導体装置を示す断面図である。
【図５４】従来技術としての円筒型キャパシタ構造を有する半導体装置を示す断面図である。
【図５５】特開２０００−２１６３５７号公報に開示されている半導体装置を示す断面図である。
【符号の説明】
１ シリコン基板、１ａ 主表面、３，３ａ，３ｂ，３ｃ，３ｄ，３ｅ 層間絶縁膜、６ ビットライン配線、１０ａ，１０ｂ，１０ｃ，１０ｄ 下部ストレージノード電極、１１ 上部セルプレート電極、１１ｎ 頂面、１５ 誘電体膜、２１ａ，２１ｂ，５１，５６，６１ コンタクトホール、２１ｍ 底面、２１ｓ 側面。
Claims (9)
- 半導体基板の主表面上に設けられた下部電極と、
前記下部電極上に設けられた誘電体膜と、
前記誘電体膜上に設けられ、ルテニウム、窒化チタンおよび白金からなる群より選ばれた少なくとも一種を含む上部電極と、
前記上部電極を覆う層間絶縁膜とを備え、
前記層間絶縁膜は、前記上部電極に達する第１の孔を有し、
前記第１の孔は、前記半導体基板の主表面から前記第１の孔の底面までの距離が、前記半導体基板の主表面から前記第１の孔が達する部分における前記上部電極の底面までの距離以上となるように設けられている、半導体装置。 - 前記層間絶縁膜の頂面からの距離が、前記層間絶縁膜の頂面から前記上部電極までの距離よりも大きくなるように前記層間絶縁膜内に設けられた導電膜をさらに備え、前記層間絶縁膜は、前記導電膜に達する第２の孔を有し、前記上部電極は、前記層間絶縁膜の一部分を除去して前記第１および第２の孔を形成する所定のエッチャントに対して相対的に小さいエッチング速度を有し、前記層間絶縁膜は、前記所定のエッチャントに対して相対的に大きいエッチング速度を有する、請求項１に記載の半導体装置。
- 前記第１の孔の側面および底面の少なくとも一方は、前記上部電極により規定されている、請求項１または２に記載の半導体装置。
- 前記第１の孔の側面および底面の少なくとも一方を規定する前記上部電極の部分は、凹凸形状を有する、請求項３に記載の半導体装置。
- 前記上部電極は第１の凹部を有し、前記第１の凹部は、前記第１の孔と接続され、かつ前記半導体基板の主表面に平行な面上での開口面積が、前記第１の孔の底面の開口面積よりも大きくなるように形成されている、請求項１または２に記載の半導体装置。
- 前記第１の凹部は、前記半導体基板の主表面に平行な面上での前記第１の凹部の開口面積が、前記上部電極の頂面から底面に向かうに従って大きくなるように形成されている、請求項５に記載の半導体装置。
- 前記第１の凹部の表面は、凹凸形状に形成されている、請求項５または６に記載の半導体装置。
- 前記上部電極は第２の凹部を有し、前記第２の凹部は、前記第１の孔と接続され、かつ前記上部電極の頂面上での開口面積が、前記第１の孔の底面の開口面積よりも大きくなるように形成されており、前記第２の凹部は湾曲する前記上部電極の表面により規定されている、請求項１または２に記載の半導体装置。
- 前記第２の凹部を規定する表面は、凹凸形状を有する、請求項８に記載の半導体装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002273182A JP2004111711A (ja) | 2002-09-19 | 2002-09-19 | 半導体装置 |
| US10/370,657 US6765256B2 (en) | 2002-09-19 | 2003-02-24 | Semiconductor device |
| TW092112219A TW200405551A (en) | 2002-09-19 | 2003-05-05 | Semiconductor device |
| KR1020030032022A KR20040025535A (ko) | 2002-09-19 | 2003-05-20 | 반도체 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002273182A JP2004111711A (ja) | 2002-09-19 | 2002-09-19 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004111711A true JP2004111711A (ja) | 2004-04-08 |
Family
ID=31986915
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002273182A Withdrawn JP2004111711A (ja) | 2002-09-19 | 2002-09-19 | 半導体装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6765256B2 (ja) |
| JP (1) | JP2004111711A (ja) |
| KR (1) | KR20040025535A (ja) |
| TW (1) | TW200405551A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7732273B2 (en) | 2005-04-08 | 2010-06-08 | Elpida Memory, Inc. | Semiconductor device manufacturing method and semiconductor device |
| JP2016009781A (ja) * | 2014-06-25 | 2016-01-18 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7271489B2 (en) * | 2003-10-15 | 2007-09-18 | Megica Corporation | Post passivation interconnection schemes on top of the IC chips |
| US8664076B2 (en) * | 2011-09-21 | 2014-03-04 | Texas Instruments Incorporated | Method of forming a robust, modular MIS (metal-insulator-semiconductor) capacitor with improved capacitance density |
| CN112166501B (zh) * | 2020-09-02 | 2024-01-09 | 长江存储科技有限责任公司 | 半导体器件中的片上电容器结构 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10242418A (ja) | 1997-02-25 | 1998-09-11 | Sony Corp | Ｄｒａｍおよびその製造方法 |
| JP3194377B2 (ja) | 1999-01-22 | 2001-07-30 | 日本電気株式会社 | 半導体装置及びその製造方法 |
| JP3296324B2 (ja) * | 1999-04-07 | 2002-06-24 | 日本電気株式会社 | 半導体メモリ装置の製造方法 |
| KR100403611B1 (ko) * | 2000-06-07 | 2003-11-01 | 삼성전자주식회사 | 금속-절연체-금속 구조의 커패시터 및 그 제조방법 |
| US6368910B1 (en) | 2000-11-24 | 2002-04-09 | Winbond Electronics Corp. | Method of fabricating ruthenium-based contact plug for memory devices |
| US6524908B2 (en) * | 2001-06-01 | 2003-02-25 | International Business Machines Corporation | Method for forming refractory metal-silicon-nitrogen capacitors and structures formed |
-
2002
- 2002-09-19 JP JP2002273182A patent/JP2004111711A/ja not_active Withdrawn
-
2003
- 2003-02-24 US US10/370,657 patent/US6765256B2/en not_active Expired - Fee Related
- 2003-05-05 TW TW092112219A patent/TW200405551A/zh unknown
- 2003-05-20 KR KR1020030032022A patent/KR20040025535A/ko not_active Application Discontinuation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7732273B2 (en) | 2005-04-08 | 2010-06-08 | Elpida Memory, Inc. | Semiconductor device manufacturing method and semiconductor device |
| JP2016009781A (ja) * | 2014-06-25 | 2016-01-18 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW200405551A (en) | 2004-04-01 |
| US6765256B2 (en) | 2004-07-20 |
| US20040056282A1 (en) | 2004-03-25 |
| KR20040025535A (ko) | 2004-03-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100554321B1 (ko) | 반도체 장치 | |
| KR100295566B1 (ko) | 반도체장치와그제조방법,및반도체기억장치와그제조방법 | |
| JP2007049016A (ja) | 半導体装置およびその製造方法 | |
| US20010006242A1 (en) | Semiconductor device with pillar-shaped capacitor storage node | |
| US6949786B2 (en) | Semiconductor device including capacitor | |
| US20140030865A1 (en) | Method of manufacturing semiconductor device having cylindrical lower capacitor electrode | |
| US6696720B2 (en) | Semiconductor device having stacked capacitor and protection element | |
| US6784052B2 (en) | Method of forming a capacitor with two diffusion barrier layers formed in the same step | |
| US20040150021A1 (en) | Semiconductor device suitable for forming conductive film such as platinum with good coverage, and its manufacture | |
| KR101016005B1 (ko) | 반도체 소자 및 그의 제조방법 | |
| US20080268606A1 (en) | Semiconductor device manufacturing method and semiconductor device | |
| JP2917912B2 (ja) | 半導体記憶装置およびその製造方法 | |
| TWI683418B (zh) | 動態隨機存取記憶體及其製造、寫入與讀取方法 | |
| JP2004111711A (ja) | 半導体装置 | |
| KR100442106B1 (ko) | 도전성 콘택 구조 및 그 제조방법 | |
| KR100282431B1 (ko) | 반도체 소자의 커패시터 및 그 형성방법 | |
| JP3895099B2 (ja) | 半導体装置及びその製造方法 | |
| US20040132246A1 (en) | Method of forming semiconductor device with capacitor | |
| US20090124079A1 (en) | Method for fabricating a conductive plug | |
| US6853026B2 (en) | Semiconductor device | |
| JP3942814B2 (ja) | 半導体装置の製造方法 | |
| JP2003023107A (ja) | 半導体集積回路 | |
| JP2001085640A (ja) | 半導体装置およびその製造方法 | |
| KR20060000921A (ko) | 반도체 장치의 캐패시터 및 그 제조방법 | |
| JP2003243535A (ja) | 半導体記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060110 |