JP3193973B2 - 容量素子およびその製造方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、高誘電率を有する
誘電体または強誘電体を容量絶縁膜とする容量素子およ
びその製造方法に関する。

【０００２】

【従来の技術】近年、マイクロコンピュータ等の高速
化，低消費電力化が進む中で民生用電子機器が一段と高
性能化し、そこに使用される半導体装置の半導体素子の
微細化が急速に進められてきている。同時に、それに伴
って電子機器から発生する電磁波雑音である不要輻射が
大きな問題になり、この不要輻射低減対策として高誘電
率を有する誘電体（以下単に高誘電体という）を容量絶
縁膜とする大容量の容量素子を半導体集積回路装置等に
内蔵させる技術が注目をあびている。また、ダイナミッ
クＲＡＭの高集積化に伴い、容量絶縁膜として従来用い
られてきた珪素酸化膜または珪素窒化膜に代わって高誘
電体膜を用いる技術が広く研究されている。さらに、低
動作電圧かつ高速書込み・高速読出しが可能な不揮発性
ＲＡＭの実用化を実現するために、自発分極特性を有す
る強誘電体膜に関する研究開発が盛んに行われている。

【０００３】そして、以上のような性能を有する半導体
装置を実現するために、容量素子の特性を劣化させるこ
となく高集積化を実現するための容量素子の構造および
その製造方法を開発することが重要となっている。

【０００４】以下、従来の容量素子およびその製造方法
について、図面を参照しながら説明する。図９は、従来
の容量素子の要部を示す断面図である。２１は例えば集
積回路が作り込まれたシリコン基板等の基板である。２
２は白金膜等で形成された容量素子の下部電極、２３は
強誘電体薄膜で形成された容量素子の容量絶縁膜、２４
は白金膜等で形成された容量素子の上部電極であり、下
部電極２２と上部電極２４と容量絶縁膜２３とにより容
量素子が構成されている。また、２５は容量絶縁膜２４
に形成された開口、２６は容量素子を覆う層間絶縁膜、
２７は層間絶縁膜２６を貫通して下部電極２２に達する
第１のコンタクト孔、２８は層間絶縁膜２６を貫通して
上部電極２４に達する第２のコンタクト孔、２９は下部
電極２２に接続される第１の電極配線、３０は上部電極
２４に接続される第２の電極配線である。

【０００５】最近では、これらの電極配線２９、３０
は、下層がチタン膜からなり、上層がアルミニウムを主
成分とするアルミニウム合金膜からなる２層の積層膜
か、下層がチタン膜からなり、中間層が窒化チタン膜か
らなり、上層がアルミニウムを主成分とするアルミニウ
ム合金膜からなる３層の積層膜により構成されている。
特に、このような容量素子を集積回路に内蔵させる場
合、第１，第２の電極配線２９，３０は集積回路の拡散
領域にも直接接続されるため、拡散領域とアルミニウム
合金膜との間におけるコンタクト抵抗を低下させるため
に、積層膜の最下層にはチタン膜が用いられるのが一般
的である。

【０００６】次に、従来の容量素子の製造方法について
説明する。図１０（ａ）〜図１０（ｅ）は、従来の容量
素子の製造工程を示す断面図である。

【０００７】まず、図１０（ａ）に示す工程で、基板２
１の上に、第１の白金膜２２ａ、強誘電体膜２３ａ、第
２の白金膜２４ａを順次形成する。次に、図１０（ｂ）
に示す工程で、フォトレジストマスクを用いて第２の白
金膜２４ａをパターニングして上部電極２４を形成す
る。次に、図１０（ｃ）に示す工程で、上部電極２４を
含む領域を覆うフォトレジストマスクを用い、誘電体膜
２３ａをパターニングして開口２５を有する容量絶縁膜
２３を形成する。さらに、上部電極２４，容量絶縁膜２
３及びその開口２５を覆うフォトレジストマスクを用い
て、第１の白金膜２２ａを選択的にエッチングして下部
電極２２を形成する。

【０００８】次に、図１０（ｄ）に示す工程で、基板上
に層間絶縁膜２６を形成した後、層間絶縁膜２６を貫通
して下部電極２２に達する第１のコンタクト孔２７と、
層間絶縁膜２６を貫通して上部電極２４に達する第２の
コンタクト孔２８とを形成する。

【０００９】次に、図１０（ｅ）に示す工程で、基板の
全面上にチタン膜およびアルミニウム合金膜を堆積した
後、各コンタクト孔２７，２８及びその周囲を覆うフォ
トレジストマスクを用いてチタン膜及びアルミニウム合
金膜をパターニングして、下部電極２２に接続される第
１の電極配線２９と、上部電極２４に接続される第２の
電極配線３０とを形成する。

【００１０】なお、図１０（ｅ）には、簡単のために第
１の電極配線２９、第２の電極配線３０が単層であるか
のように図示されているが、実際には、上述のようなチ
タン膜とアルミニウム合金膜とからなる２層の積層膜
か、あるいはチタン膜と窒化チタン膜とアルミニウム合
金膜とからなる３層の積層膜等で構成されるのが一般的
である。

【００１１】

【発明が解決しようとする課題】ところで、上記従来の
容量素子においては、第２の電極配線３０と上部電極２
４との密着性のよいことが要求されている。また、一般
に容量絶縁膜２３としては金属酸化物系の強誘電体が用
いられるため、下部電極２２や上部電極２４としては熱
処理時に金属酸化物との反応がなく高温に耐える材料と
して白金膜が用いられる。また、電極配線２９，３０と
しては、アルミニウム層と白金膜層との密着性があまり
よくないことから、両者間にチタン層を介在させて電極
配線と容量素子の電極との接続を強固にしている。

【００１２】ここで、容量素子の性能を向上させるため
に、その製造工程において各電極配線２９，３０を形成
した後の熱処理等が必要不可欠となっているが、各電極
配線２９，３０の熱処理を行うと、容量絶縁膜２３を構
成する強誘電体膜の性能が低下する現象が見られた。

【００１３】そこで、その原因を追究した結果、以下の
原因によるものと推測された。すなわち、容量素子の上
部電極２４及び下部電極２２を構成する白金膜は通常ス
パッタリングで形成されるため、柱状の結晶構造を有す
る。そして、各電極配線２９，３０の熱処理時に、第２
の電極配線３０の下層を構成するチタンが上部電極２４
を構成する柱状結晶の白金膜の結晶粒界を通って容量絶
縁膜２３中に拡散し、容量絶縁膜２３を構成する強誘電
体膜と反応するためと思われる。

【００１４】上述のような問題は、容量素子の各電極が
白金膜により構成されている場合だけでなくイリジウ
ム，パラジウムまたはルテニウム等により構成されてい
る場合にも生じるおそれがある。また、ＤＲＡＭのメモ
リセルトランジスタのストレージノードのごとく、下部
電極はポリシリコン膜で構成されていても、上部電極が
白金等により構成されているものについては同様に生じ
る問題である。

【００１５】本発明は、かかる点に鑑みてなされたもの
であり、その目的は、電極を構成する金属が容量絶縁膜
にまで拡散しない構造を実現することにより、上部電極
と電極配線との間の強い密着性を保ちながら、容量絶縁
膜の特性の劣化を確実に防止しうる容量素子およびその
製造方法を提供することを目的とする。

【００１６】

【課題を解決するための手段】本発明の第１の容量素子
は、基板と、上記基板の上に形成された導体膜からなる
下部電極と、上記下部電極の上に、上記下部電極とほぼ
同じ外周形状を有するように形成された容量絶縁膜と、
上記容量絶縁膜及び上記下部電極の外周部の側面上に形
成された絶縁体サイドウォールと、金属材料により構成
され、上記容量絶縁膜の上面に接触する第１の部分膜と
上記容量絶縁膜に接触しない第２の部分膜とを有する上
部電極と、少なくとも上記上部電極を覆う層間絶縁膜
と、上記層間絶縁膜を貫通して上記上部電極のうち上記
第２の部分膜に達するコンタクト孔と、少なくとも上記
コンタクト孔を埋めて上記上部電極に接続される電極配
線と、上記電極配線と上記上部電極との間に設けられ、
両者の密着性を高めるための電極配線下層膜とを備えて
いる。

【００１７】これにより、上部電極と電極配線とが容量
絶縁膜に接触しない第２の部分膜において接続されてい
るので、製造工程における熱処理時に電極配線を構成す
る材料が上部電極中の第１の部分膜から容量絶縁膜に侵
入するのが可及的に妨げられることになる。

【００１８】また、上部電極の第１の部分膜と第２の部
分膜とが縦断面内で容量絶縁膜上から絶縁体サイドウォ
ール上を経てなめらかな曲線を描きながら連続的に形成
されるので容量絶縁膜の端部における上部電極を構成す
る金属膜の段切れによる不良の発生が抑制される。

【００１９】上記容量素子において、上記上部電極の上
記第２の部分膜に平面的に見て上記容量絶縁膜とはオー
バーラップしない領域を設け、上記電極配線を上記第２
の部分膜のうち上記容量絶縁膜とオーバーラップしない
領域で上記上部電極に接続させておくことができる。

【００２０】これにより、第２の部分膜と容量絶縁膜と
の間の距離が長くなるので、製造工程における熱処理時
に電極配線を構成する材料が上部電極中の第１の部分膜
から容量絶縁膜に侵入するのがより確実に妨げられるこ
とになる。

【００２１】本発明の第２の容量素子は、基板と、上記
基板の上に形成された導体膜からなる下部電極と、上記
下部電極の上に形成された容量絶縁膜と、金属材料によ
り構成され、上記容量絶縁膜の上面の一部のみに接触す
る第１の部分膜と上記容量絶縁膜に接触しない第２の部
分膜とを有する上部電極と、上記容量絶縁膜のうち上記
上部電極と接触していない領域の少なくとも一部を覆う
下敷き用絶縁膜と、少なくとも上記上部電極を覆う層間
絶縁膜と、上記層間絶縁膜を貫通して上記上部電極のう
ち上記第２の部分膜に達するコンタクト孔と、少なくと
も上記コンタクト孔を埋めて上記上部電極に接続される
電極配線と、上記電極配線と上記上部電極との間に設け
られ、両者の密着性を高めるための電極配線下層膜とを
備え、上記上部電極のうち上記第２の部分膜は、上記下
敷き用絶縁膜の上で平面的に見て上記容量絶縁膜とオー
バーラップする領域を有しており、上記電極配線は、上
記第２の部分膜のうち平面的に見て上記容量絶縁膜とオ
ーバーラップする領域で上記上部電極に接続されてい
る。

【００２２】これにより、容量素子全体の占有面積が低
減でき、容量素子の微細化を図ることができる。

【００２３】上記容量素子において、上記容量絶縁膜の
外周に沿った領域を覆う容量値規定用絶縁膜と、上記容
量値規定用絶縁膜のうち上記容量絶縁膜の外周に沿った
領域を除く主領域の上方に位置する領域に形成された容
量値規定用開口とをさらに設け、上記上部電極の上記第
１の部分膜を上記容量値規定用開口内に形成しておくこ
とができる。

【００２４】これにより、周辺の部材の影響を受けやす
い容量絶縁膜の外周付近の領域は容量素子の一部として
機能しないので、容量素子の特性が特に良好に維持でき
るとともに正確な容量値が得られる。

【００２５】上記上部電極を構成する金属材料が、白
金，イリジウム，パラジウム及びルテニウムのうち少な
くともいずれか１つを含んでいることが好ましい。

【００２６】また、上記上部電極が、白金膜，イリジウ
ム膜，パラジウム膜およびルテニウム膜のうち少なくと
もいずれか２つの膜を積層して構成されていることが好
ましい。

【００２７】上記上部電極が下地の面に垂直な柱状の結
晶構造を有することが好ましい。

【００２８】これにより、上部電極を構成する金属膜内
には膜面に平行な方向に延びる結晶粒界が存在しないの
で、電極配線を構成する材料が第１の部分膜から金属膜
中を拡散して第２の部分膜に達し、さらに容量絶縁膜内
に侵入するのを確実に防止することができる。

【００２９】上記容量絶縁膜は、ストロンチウム，ビス
マスおよびタンタルのうちいずれか１つを主成分とする
第１の酸化物と、鉛，ジルコンおよびチタンのうちいず
れか１つを主成分とする第２の酸化物と、上記第１及び
第２の酸化物の複合物とのうちいずれか１つにより構成
されていることが好ましい。

【００３０】これにより、容量素子が搭載される電子機
器からの不要輻射の発生が抑制されるとともに、容量素
子がＤＲＡＭや不揮発性ＲＡＭのメモリセル内に配設さ
れたときにも微小面積で大容量の容量素子が得られる。

【００３１】本発明の第１の容量素子の製造方法は、基
板上に導体膜及び誘電体膜を順次形成する第１の工程
と、上記導体膜及び上記誘電体膜を共通のマスク部材を
用いてエッチングして、ほぼ同じ外周形状を有する下部
電極および容量絶縁膜を形成する第２の工程と、基板上
にサイドウォール用絶縁膜を堆積した後、異方性エッチ
ングを行って上記容量絶縁膜及び下部電極の外周部の端
面上に絶縁体サイドウォールを形成する第３の工程と、
基板上に上部電極用金属膜を形成する第４の工程と、上
記上部電極用金属膜をパターニングして、上記容量絶縁
膜の上面に接触する第１の部分膜と、上記絶縁体サイド
ウォールの上を含む上記基板上に位置する第２の部分膜
とを有する上部電極を形成する第５の工程と、基板上に
層間絶縁膜を形成する第６の工程と、上記層間絶縁膜を
貫通して上記上部電極の第２の部分膜に達するコンタク
ト孔を形成する第７の工程と、基板上に電極配線下層膜
及び配線用金属膜を順次堆積した後これをパターニング
して、上記コンタクト孔を埋めて上記上部電極の上記第
２の部分膜に接続される電極配線を形成する第８の工程
とを備えている。

【００３２】本発明の第２の容量素子の製造方法は、基
板上に導体膜及び誘電体膜を順次形成する第１の工程
と、上記導体膜及び上記誘電体膜をパターニングして下
部電極および容量絶縁膜を形成する第２の工程と、基板
上に下敷き用絶縁膜を形成する第３の工程と、上記下敷
き用絶縁膜を部分的に除去して、上記容量絶縁膜の一部
を露出させる第４の工程と、基板上に上部電極用金属膜
を形成する第５の工程と、上記上部電極用金属膜をパタ
ーニングして、上記容量絶縁膜の露出している領域上で
上記容量絶縁膜の上面に接触する第１の部分膜と、上記
下敷き用絶縁膜の上で上記容量絶縁膜とオーバーラップ
する領域に位置する第２の部分膜とを有する上部電極を
形成する第６の工程と、基板上に層間絶縁膜を形成する
第７の工程と、上記層間絶縁膜を貫通して上記上部電極
の第２の部分膜に達するコンタクト孔を形成する第８の
工程と、基板上に電極配線下層膜及び配線用金属膜を順
次堆積した後これをパターニングして、上記コンタクト
孔を埋めて上記上部電極の上記第２の部分膜に接続され
る電極配線を形成する第９の工程とを備えている。

【００３３】上記第２の容量素子の製造方法において、
上記第４の工程では、上記下敷き用絶縁膜のうち上記容
量絶縁膜の外周付近の領域を除く主領域の上方に位置す
る領域を除去して容量規定用開口を形成し、上記第６の
工程では、上記上部電極の第２の部分膜を上記容量規定
用開口内に形成することができる。

【００３４】上述の第１，第２の容量素子の製造方法に
より、電極配線に接触する上部電極の第２部分膜には接
触しない容量絶縁膜を備えた容量素子が形成される。し
たがって、電極配線用金属膜を構成する材料が容量絶縁
膜内に侵入するのを防止する機能を有する容量素子の製
造方法を提供することができる。

【００３５】上記第１，第２の容量素子の製造方法にお
いて、上記上部電極用金属膜を形成する工程は、スパッ
タリングにより行われることが好ましい。

【００３６】この方法により、上部電極の第１の部分膜
及び第２の部分膜が膜面に垂直な方向に延びる柱状の結
晶構造からなる金属膜により形成されるので、上部電極
を構成する金属膜内には膜面に平行な方向に延びる結晶
粒界が存在せず、電極配線用金属膜を構成する材料が容
量絶縁膜内に侵入するのを確実に防止できる容量素子を
容易に形成することができる。

【００３７】

【発明の実施の形態】（第１の実施形態） 図１及び図２は、本発明の第１の実施形態に係る容量素
子の要部を抜き出して示す断面図及び平面図である。た
だし、図２においては層間絶縁膜及び電極配線はないも
のとして扱っている。基板１（シリコン基板等）の上に
下部電極２が形成されており、その下部電極２の上に容
量絶縁膜３が形成されている。容量絶縁膜３には、下部
電極２に到達する第１の開口４が形成されている。ま
た、容量絶縁膜３の上には被覆用絶縁膜５が形成されて
おり、この被覆用絶縁膜５には容量絶縁膜３に到達する
第２の開口６（容量値規定用開口）が形成されている。
そして、この第２の開口６内を埋める上部電極７の第１
の部分膜７ａが形成されている。上記下部電極２と、容
量絶縁膜３と、第２の開口６内の第１の部分膜７ａとに
より、ＭＩＭ型の容量素子が構成されている。本実施形
態における被覆用絶縁膜５は、容量素子の容量を規定す
る容量値規定用絶縁膜として機能するものである。

【００３８】また、上記被覆用絶縁膜５の上には、上記
第２の開口６内の第１の部分膜７ａにつながって延び、
上記容量絶縁膜３に接触しない領域に形成された上部電
極７の第２の部分膜７ｂが設けられている。特に、本実
施形態では、第２の部分膜７ｂは平面的に見て容量絶縁
膜とはオーバーラップしない領域を有している。そし
て、上記第１の部分膜７ａ及び第２の部分膜７ｂの上に
は、基板全体を覆う層間絶縁膜８が形成されており、こ
の層間絶縁膜８及び上記第１の開口４内の被覆用絶縁膜
５を貫通して下部電極２に達する第１のコンタクト孔９
ａと、層間絶縁膜８を貫通して第２の部分膜７ｂのうち
平面的に見て容量絶縁膜とはオーバーラップしない領域
に到達する第２のコンタクト孔９ｂとが形成されてい
る。また、第１のコンタクト孔９ａ内及びその周囲の層
間絶縁膜８の上には第１の電極配線１０が設けられ、第
２のコンタクト孔９ｂ内及びその周囲の層間絶縁膜８の
上には第２の電極配線１１が設けられている。上記第
１，第２の電極配線１０，１１は、それぞれチタンから
なる下層膜１０ａ，１１ａと、アルミニウム合金膜から
なる上層膜１０ｂ，１１ｂとにより、つまり、それぞれ
２層の積層膜により構成されている。

【００３９】したがって、本実施形態の容量素子におい
ては、第２の電極配線１１は、上部電極７の第２の部分
膜７ｂのうち平面的に見て容量絶縁膜とはオーバーラッ
プしない領域に接続されていることになる。

【００４０】次に、上記図１及び図２に示す構造を有す
る容量素子の製造工程について説明する。図３（ａ）〜
（ｆ）は、第１の実施形態における容量素子の製造工程
を示す断面図である。

【００４１】まず、図３（ａ）に示す工程において、基
板１の主面上に第１の金属膜２ａおよび誘電体膜３ａを
形成する。

【００４２】次に、図３（ｂ）に示す工程において、誘
電体膜３ａを選択的にエッチングして、第１の金属膜２
ａに到達する第１の開口４を形成する。次に、第１の開
口４を含む容量素子形成領域を覆うフォトレジストマス
ク（図示せず）を用いたエッチングにより、第１の金属
膜２ａおよび誘電体膜３ａをパターニングして、下部電
極２及び容量絶縁膜３を形成する。

【００４３】次に、図３（ｃ）に示す工程において、基
板上に被覆用絶縁膜５を堆積した後、被覆用絶縁膜５に
容量絶縁膜３のうち外周付近の領域を除く領域を露出さ
せる第２の開口６を形成する。

【００４４】次に、図３（ｄ）に示す工程において、ス
パッタリングにより、基板上に第２の金属膜（上部電極
用金属膜、図示せず）を堆積した後、第２の金属膜をパ
ターニングして、第２の開口６を埋める第１の部分膜７
ａと、第１の部分膜７ａにつながるとともに容量絶縁膜
３に接触することなく、かつ基板１の上で平面的に見て
容量絶縁膜３とはオーバーラップしない領域まで延びる
第２の部分膜７ｂとを形成する。

【００４５】次に、図３（ｅ）に示す工程において、基
板上に層間絶縁膜８を堆積した後、層間絶縁膜８および
被覆用絶縁膜５を貫通して下部電極２に達する第１のコ
ンタクト孔９ａと、層間絶縁膜８を貫通して第２の部分
膜７ｂに達する第２のコンタクト孔９ｂとを形成する。

【００４６】次に、図３（ｆ）に示す工程において、基
板上にチタン膜及びアルミニウム合金膜を順次堆積した
後、両者をパターニングして、上記第１のコンタクト孔
９ａを埋める第１の電極配線１０と、上記第２のコンタ
クト孔９ｂを埋める第２の電極配線１１とを形成する。
つまり、チタン膜からなる下層膜１０ａ，１１ａと、ア
ルミニウム合金膜からなる上層膜１０ｂ，１１ｂからな
る第１，第２の電極配線１０，１１とが形成される。

【００４７】なお、本実施形態においては、図３（ｂ）
に示す工程で、容量絶縁膜３に第１の開口４を形成して
いるが、ここでは容量絶縁膜３と下部電極２の外周部の
パターニングのみ行い、図３（ｆ）に示す工程で層間絶
縁膜８、被覆用絶縁膜５および容量絶縁膜３を貫通する
第１のコンタクト孔９ａを形成してもよい。

【００４８】なお、この容量素子が集積回路内に形成さ
れている場合には、第１の電極配線１０および第２の電
極配線１１は集積回路の配線層の一部を構成しており、
配線層と同じプロセスで形成される。

【００４９】本実施形態によると、上部電極７は、容量
絶縁膜３に接触する第１の部分膜７ａと、容量絶縁膜３
とは接触しない第２の部分膜７ｂとにより構成されてい
て、この第２の部分膜７ｂに対して第２の電極配線１１
がコンタクトしている。したがって、第２の電極配線１
１を構成するチタン等が上部電極７の第２の部分膜７ｂ
内に侵入しても、熱処理の間にチタン等が上部電極７内
を第２の部分膜７ｂから第１の部分膜７ａまで拡散して
容量絶縁膜３に到達することは困難であり、チタン等と
強誘電体との反応に起因する容量絶縁膜３の性能の劣化
を防止することができる。

【００５０】特に、本実施形態の図１及び図２に示す構
造の場合、第２の部分膜７ｂは、平面的に見て容量絶縁
膜３とはオーバーラップしない領域を有しており、第２
の電極配線１１が、第２の部分膜７ｂのうち平面的に見
て容量絶縁膜３とはオーバーラップしない領域にコンタ
クトしている。したがって、上部電極７内における第２
の電極配線１１とのコンタクト部と容量絶縁膜３とのコ
ンタクト部との間の距離を十分長くすることが容易であ
り、上述のようなチタン等の容量絶縁膜３への侵入阻止
機能が大きい上部電極７が得られるという利点がある。

【００５１】さらに、本実施形態のごとく、第１の部分
膜７ａを容量値規定用開口である第２の開口６内に形成
することにより、容量絶縁膜３のうち周辺の部材の影響
を受けやすい外周付近の領域が容量膜として機能しない
ので、容量素子の特性が良好に維持され、かつ設計値通
りの正確な容量値を得ることが容易となる。

【００５２】本実施形態において、下部電極２および上
部電極７を構成する金属膜は、白金、イリジウム、パラ
ジウムまたはルテニウムの単層膜またはそれらの２種類
以上からなる合金膜により構成することができる。ある
いは、白金膜、イリジウム膜、パラジウム膜およびルテ
ニウム膜の２種以上の積層膜を用いてもよい。ただし、
後述するように、第１の金属膜２ａは必ずしも白金等の
金属膜である必要はなく、ポリシリコン膜であってもよ
い。

【００５３】特に、第２の金属膜７がスパッタリングに
より構成される白金等の金属膜である場合、第２の金属
膜７は縦方向に延びる柱状の結晶構造を有するので、横
方向に延びる結晶粒界はほとんど存在しないことにな
る。ところが、チタンの拡散は主として結晶粒界を通っ
て行われるので、第２の電極配線１１から第２の部分膜
７ｂ内に侵入したチタン等が横方向に拡散して第１の部
分膜７ａに達することはほとんどなくなり、よって、容
量絶縁膜３へのチタン等の侵入に起因する容量素子の特
性の劣化を確実に防止することができる。

【００５４】また、容量絶縁膜３は、ストロンチウム，
ビスマス及びタンタルを主成分とする第１の酸化物から
なる強誘電体、鉛，ジルコン及びチタンを主成分とする
第２の酸化物からなる強誘電体、あるいは第１の酸化物
及び第２の酸化物からなる複合物誘電体により構成する
ことができる。これらの酸化物は強誘電体であり、小さ
な面積でも大きな容量を得ることができるので、高集積
化に適しているとともに、メモリに使用された場合に
は、低動作電圧かつ高速書き込み，高速読み出しという
優れた特性を実現することができる。

【００５５】上記層間絶縁膜８は、シリコン酸化膜，ボ
ロン及びリンを含有するシリコン酸化膜、及びリンを含
有するシリコン酸化膜のうちいずれか１つにより構成さ
れていることが好ましい。これにより、平坦性のよい層
間絶縁膜が得られ、容量素子の安定化と長寿命化を実現
できる。

【００５６】（第２の実施形態） 図３は、第２の実施形態における容量素子の要部を抜き
出して示す断面図である。

【００５７】同図に示すように、基板１（シリコン基板
等）の上に下部電極２が形成されており、その下部電極
２の上に下部電極２とほぼ同じ外周形状を有する容量絶
縁膜３が形成されている。また、下部電極２および容量
絶縁膜３の側面上には絶縁体サイドウォール１２が形成
されている。この絶縁体サイドウォール１２は容量絶縁
膜３よりも上方に盛り上がらない方が望ましい。容量絶
縁膜３には、下部電極２に到達する第１の開口４が形成
されている。また、容量絶縁膜３の上から絶縁体サイド
ウォール１２上を通って基板１上まで延びる上部電極７
が設けられている。この上部電極７は、容量絶縁膜３の
半分程度に接触する第１の部分膜７ａと、容量絶縁膜３
には接触しない第２の部分膜７ｂとを有している。この
上部電極７の第１の部分膜７ａと、下部電極２と、容量
絶縁膜３とにより、ＭＩＭ型の容量素子が構成されてい
る。本実施形態においても、第２の部分膜７ｂは平面的
に見て容量絶縁膜とはオーバーラップしない領域を有し
ている。

【００５８】また、第１の部分膜７ａ及び第２の部分膜
７ｂの上には、基板全体を覆う層間絶縁膜８が形成され
ており、この層間絶縁膜８及び上記第１の開口４内の層
間絶縁膜８を貫通して下部電極２に達する第１のコンタ
クト孔９ａと、層間絶縁膜８を貫通して第２の部分膜７
ｂのうち平面的に見て容量絶縁膜とはオーバーラップし
ない領域に到達する第２のコンタクト孔９ｂとが形成さ
れている。また、第１のコンタクト孔９ａ内及びその周
囲の層間絶縁膜８の上には第１の電極配線１０が設けら
れ、第２のコンタクト孔９ｂ内及びその周囲の層間絶縁
膜８の上には第２の電極配線１１が設けられている。上
記第１，第２の電極配線１０，１１は、それぞれチタン
からなる下層膜１０ａ，１１ａと、アルミニウム合金膜
からなる上層膜１０ｂ，１１ｂとにより、つまり、それ
ぞれ２層の積層膜により構成されている。

【００５９】したがって、本実施形態の容量素子におい
ても、第２の電極配線１１は、上部電極７の第２の部分
膜７ｂのうち平面的に見て容量絶縁膜とはオーバーラッ
プしない領域に接続されていることになる。

【００６０】次に、本実施形態における容量素子の製造
工程について説明する。図５（ａ）〜図５（ｄ）は、本
実施形態における容量素子の製造工程のうちの前半部分
を示す断面図、図６（ａ）〜図６（ｄ）は、その後半部
分を示す断面図である。

【００６１】まず、図５（ａ）に示す工程において、基
板１の主面上に第１の金属膜２ａおよび誘電体膜３ａを
形成する。

【００６２】次に、図５（ｂ）に示す工程において、容
量素子形成領域を覆うフォトレジストマスク（図示せ
ず）を用いたエッチングにより、第１の金属膜２ａおよ
び誘電体膜３ａをパターニングして、同じ外周形状を有
する下部電極２及び容量絶縁膜３を形成する。ここで、
上記第１の実施形態とは異なり、容量絶縁膜３には開口
が形成されていない。

【００６３】次に、図５（ｃ）に示す工程において、基
板上にシリコン酸化膜等の絶縁膜１２ａを堆積する。

【００６４】次に、図５（ｄ）に示す工程において、絶
縁膜１２ａの全面に異方性エッチングを施して、容量絶
縁膜３および下部電極２の側面上に絶縁体サイドウォー
ル１２を残す。このとき、容量絶縁膜３上の絶縁膜１２
ａは確実に除去しておくことが重要である。

【００６５】次に、図６（ａ）に示す工程において、基
板上に第２の金属膜（上部電極用金属膜、図示せず）を
形成した後、この第２の金属膜をパターニングして、上
記容量絶縁膜３の上に存在する第１の部分膜７ａと、第
１の部分膜７ａにつながるとともに容量絶縁膜３に接触
することなく、かつ基板１の上で平面的に見て容量絶縁
膜３とはオーバーラップしない領域まで延びる第２の部
分膜７ｂとを形成する。

【００６６】次に、図６（ｂ）に示す工程において、基
板上に層間絶縁膜８を形成する。さらに、図６（ｃ）に
示す工程において、層間絶縁膜８および容量絶縁膜３を
貫通して下部電極２に達する第１のコンタクト孔９ａ
と、層間絶縁膜８を貫通して第２の部分膜７ｂのうち容
量絶縁膜とは平面的に見てオーバーラップしない領域に
達する第２のコンタクト孔９ｂを形成する。

【００６７】その後、図６（ｄ）に示す工程において、
基板上にチタン膜及びアルミニウム合金膜を順次堆積し
た後、両者をパターニングして、上記第１のコンタクト
孔９ａを埋める第１の電極配線１０と、上記第２のコン
タクト孔９ｂを埋める第２の電極配線１１とを形成す
る。つまり、チタン膜からなる下層膜１０ａ，１１ａ
と、アルミニウム合金膜からなる上層膜１０ｂ，１１ｂ
からなる第１，第２の電極配線１０，１１が形成され
る。

【００６８】なお、この容量素子が集積回路内に形成さ
れている場合には、第１の電極配線１０及び第２の電極
配線１１は集積回路の配線層の一部を構成しており、配
線層と同じプロセスで形成される。

【００６９】本実施形態によっても、上部電極７が容量
絶縁膜３に接触する第１の部分膜７ａと容量絶縁膜３に
接触しない第２の部分膜７ｂとによって構成され、第２
の電極配線１１が第２の部分膜７ｂのうち平面的に見て
容量絶縁膜３とオーバーラップしない領域にコンタクト
しているので、上記第１の実施形態と同様の作用によ
り、チタンと強誘電体との反応に起因する容量絶縁膜３
の性能の劣化を確実に防止することができる。

【００７０】加えて、本実施形態では、容量絶縁膜３お
よび下部電極２の側面上に絶縁体サイドウォール１２が
形成されているので、上部電極７が、容量絶縁膜３上か
ら絶縁体サイドウォール１２上を経て基板１上に延びる
ようになめらかに形成されているので、容量絶縁膜３お
よび下部電極２の端部における両者間の断線を防止でき
る。

【００７１】本実施形態においても、上記下部電極２，
上部電極７，容量絶縁膜３及び層間絶縁膜８を構成する
材料は、上記第１の実施形態と同様に、各種の材料を使
用することができる。

【００７２】上記絶縁体サイドウォールは、シリコン酸
化膜，ボロン及びリンを含有するシリコン酸化膜、及び
リンを含有するシリコン酸化膜のうちいずれか１つによ
り構成することが好ましい。これにより、容量絶縁膜お
よび下部電極で構成される段差部を滑らかに埋めること
ができる。

【００７３】（第３の実施形態） 次に、図７及び図８は、第３の実施形態における容量素
子の要部を抜き出して示す断面図及び平面図である。た
だし、図８においては層間絶縁膜及び電極配線はないも
のとして扱っている。基板１（シリコン基板等）の上に
下部電極２が形成されており、その下部電極２の上に容
量絶縁膜３が形成されている。容量絶縁膜３には、下部
電極２に到達する第１の開口４が形成されている。ま
た、容量絶縁膜３の上には被覆用絶縁膜５が形成されて
おり、この被覆用絶縁膜５には容量絶縁膜３に到達する
第２の開口６（容量値規定用開口）が形成されている。
そして、この第２の開口６内を埋めて上部電極７の第１
の部分膜７ａが形成されている。上記下部電極２と、容
量絶縁膜３と、第２の開口６内の第１の部分膜７ａとに
より、ＭＩＭ型の容量素子が構成されている。

【００７４】また、上記被覆用絶縁膜５の上には、上記
第２の開口６内の第１の部分膜７ａにつながって延び、
上記容量絶縁膜３に接触しない領域に形成された上部電
極７の第２の部分膜７ｂが設けられている。特に、本実
施形態では、第２の部分膜７ｂは容量絶縁膜３の上方に
位置する領域、つまり平面的に見て容量絶縁膜とオーバ
ーラップする領域を有している。そして、上記第１の部
分膜７ａ及び第２の部分膜７ｂの上には、基板全体を覆
う層間絶縁膜８が形成されており、この層間絶縁膜８及
び上記第１の開口４内の被覆用絶縁膜５を貫通して下部
電極２に達する第１のコンタクト孔９ａと、層間絶縁膜
８を貫通して第２の部分膜７ｂのうち平面的に見て容量
絶縁膜３とオーバーラップする領域に到達する第２のコ
ンタクト孔９ｂとが形成されている。また、第１のコン
タクト孔９ａ内及びその周囲の層間絶縁膜８の上には第
１の電極配線１０が設けられ、第２のコンタクト孔９ｂ
内及びその周囲の層間絶縁膜８の上には第２の電極配線
１１が設けられている。上記第１，第２の電極配線１
０，１１は、それぞれチタンからなる下層膜１０ａ，１
１ａと、アルミニウム合金膜からなる上層膜１０ｂ，１
１ｂとにより、つまり、それぞれ２層の積層膜により構
成されている。

【００７５】したがって、本実施形態の容量素子におい
ては、第２の電極配線１１は、上部電極７の第２の部分
膜７ｂのうち平面的に見て容量絶縁膜とオーバーラップ
する領域に接続されていることになる。そして、本実施
形態における被覆用絶縁膜５は、容量素子の容量を規定
する容量値規定用絶縁膜として機能するとともに、上部
電極７の第２の部分膜７ｂの下敷き用絶縁膜としても機
能する。

【００７６】本実施形態によっても、上部電極７が容量
絶縁膜３に接触する第１の部分膜７ａと容量絶縁膜３に
接触しない第２の部分膜７ｂとによって構成されている
ので、上記第１の実施形態と同様の作用により、チタン
と強誘電体との反応に起因する容量絶縁膜３の性能の劣
化を防止することができる。

【００７７】加えて、本実施形態では、第２の電極配線
１１が第２の部分膜７ｂのうち平面的に見て容量絶縁膜
３とオーバーラップする領域にコンタクトしているの
で、容量絶縁膜３の上方の空間を有効に活用して、上部
電極７に第２の電極配線１１とのコンタクト部を設ける
ことができ、容量素子の微細化を図ることができる。

【００７８】（その他の実施形態） 上記各実施形態では、下部電極を白金膜等により構成す
るとしたが、本発明はかかる実施形態に限定されるもの
ではなく、下部電極はポリシリコン膜やアルミニウム合
金膜等により構成されていてもよい。また、上記各実施
形態では、下部電極の直下領域を非導電性領域（半導体
基板）としたが、本発明はかかる実施形態に限定される
ものではなく、不純物が拡散された半導体基板のソース
・ドレイン領域などであってもよい。たとえば、スタッ
ク型ＤＲＡＭのメモリセルトランジスタに配置されるス
トレージノードを本発明の容量素子の下部電極とし、セ
ルプレートを上部電極とすれば本発明の容量素子をスタ
ック型ＤＲＡＭの記憶容量部として使用できる。なお、
その場合、ストレージノードが半導体基板内のソース領
域上に形成される。

【００７９】さらに、容量素子をＭＩＳキャパシタ構造
とすることも可能であり、その場合、下部電極は半導体
基板中の高濃度不純物拡散領域であってもよい。

【００８０】また、図１や図７に示すような上記第１，
第３の実施形態の容量素子における容量値規定用開口
（第２の開口６）を有する構造において、容量絶縁膜３
及び下部電極２の外周部の側面上に絶縁体サイドウォー
ルを形成する構造としてもよい。その場合、被覆用絶縁
膜５の第２の開口６の内周部の側面上にも絶縁体サイド
ウォールが形成されるので、ここの段差部における上部
電極７の段差切れ等を防止することができる利点があ
る。

【００８１】

【発明の効果】本発明の容量素子によれば、上部電極
を、容量絶縁膜に接触する第１の部分膜と容量絶縁膜に
接触しない第２の部分膜とにより構成し、電極配線をこ
の第２の部分膜にコンタクトさせるようにしたので、電
極配線を構成する材料が第２の部分膜から上部電極内の
結晶粒界を介して第１の部分膜まで拡散し容量絶縁膜に
侵入するのを妨げることにより、電極配線を構成する材
料との反応に起因する容量絶縁膜の特性の劣化を防止す
ることができる。

【００８２】この容量素子の構造は、本発明の第１また
は第２の容量素子の製造方法により容易に実現できる。

【図面の簡単な説明】

【図１】第１の実施形態における容量素子の近傍の構造
を示す断面図である。

【図２】第１の実施形態における容量素子の近傍の構造
を示す平面図である。

【図３】第１の実施形態における容量素子の製造工程を
示す断面図である。

【図４】第２の実施形態における容量素子の近傍の構造
を示す断面図である。

【図５】第２の実施形態における容量素子の製造工程の
うち前半の各工程を示す断面図である。

【図６】第２の実施形態における容量素子の製造工程の
うち後半の各工程を示す断面図である。

【図７】第３の実施形態における容量素子の近傍の構造
を示す断面図である。

【図８】第３の実施形態における容量素子の近傍の構造
を示す平面図である。

【図９】従来の容量素子の近傍の構造を示す断面図であ
る。

【図１０】従来の容量素子の製造工程を示す断面図であ
る。

【符号の説明】

１ 基板 ２ 下部電極 ２ａ 第１の金属膜 ３ 容量絶縁膜 ３ａ 誘電体膜 ４ 第１の開口 ５ 被覆用絶縁膜（容量値規定用絶縁膜，下敷き用絶
縁膜） ６ 第２の開口（容量値規定用開口） ７ 上部電極 ７ａ 第１の部分膜 ７ｂ 第２の部分膜 ８ 層間絶縁膜 ９ａ 第１のコンタクト孔 ９ｂ 第２のコンタクト孔 １０ 第１の電極配線 １０ａ 下層膜 １０ｂ 上層膜 １１ 第２の電極配線 １１ａ 下層膜 １１ｂ 上層膜

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平９−172150（ＪＰ，Ａ) 特開 平４−241449（ＪＰ，Ａ) 特開 平５−55459（ＪＰ，Ａ) 特開 平８−293581（ＪＰ，Ａ) 特開 平10−65113（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01L 27/04 H01L 21/822 H01L 21/8242 H01L 27/108

Claims (14)

(57)【特許請求の範囲】
1. 【請求項１】 基板と、 上記基板の上に形成された導体膜からなる下部電極と、 上記下部電極の上に、上記下部電極とほぼ同じ外周形状
   を有するように形成された容量絶縁膜と、上記容量絶縁膜及び上記下部電極の外周部の側面上に形
   成された絶縁体サイドウォールと、 金属材料により構成され、上記容量絶縁膜の上面に接触
   する第１の部分膜と上記容量絶縁膜に接触しない第２の
   部分膜とを有する上部電極と、 少なくとも上記上部電極を覆う層間絶縁膜と、 上記層間絶縁膜を貫通して上記上部電極のうち上記第２
   の部分膜に達するコンタクト孔と、 少なくとも上記コンタクト孔を埋めて上記上部電極に接
   続される電極配線と、上記電極配線と上記上部電極との間に設けられ、両者の
   密着性を高めるための電極配線下層膜と を備えている容
   量素子。
2. 【請求項２】 請求項１記載の容量素子において、 上記上部電極の上記第２の部分膜は、平面的に見て上記
   容量絶縁膜とはオーバーラップしない領域を有してお
   り、 上記電極配線は、上記第２の部分膜のうち上記容量絶縁
   膜とオーバーラップしない領域で上記上部電極に接続さ
   れていることを特徴とする容量素子。
3. 【請求項３】 基板と、 上記基板の上に形成された導体膜からなる下部電極と、 上記下部電極の上に形成された容量絶縁膜と、 金属材料により構成され、上記容量絶縁膜の上面の一部
   のみに接触する第１の部分膜と上記容量絶縁膜に接触し
   ない第２の部分膜とを有する上部電極と、 上記容量絶縁膜のうち上記上部電極と接触していない領
   域の少なくとも一部を覆う下敷き用絶縁膜と、 少なくとも上記上部電極を覆う層間絶縁膜と、 上記層間絶縁膜を貫通して上記上部電極のうち上記第２
   の部分膜に達するコンタクト孔と、 少なくとも上記コンタクト孔を埋めて上記上部電極に接
   続される電極配線と、上記電極配線と上記上部電極との間に設けられ、両者の
   密着性を高めるための電極配線下層膜とを 備え、 上記上部電極のうち上記第２の部分膜は、上記下敷き用
   絶縁膜の上で平面的に見て上記容量絶縁膜とオーバーラ
   ップする領域を有しており、 上記電極配線は、上記第２の部分膜のうち平面的に見て
   上記容量絶縁膜とオーバーラップする領域で上記上部電
   極に接続されていることを特徴とする容量素子。
4. 【請求項４】 請求項１〜３のうちいずれか１つに記載
   の容量素子において、 上記容量絶縁膜の外周に沿った領域を覆う容量値規定用
   絶縁膜と、 上記容量値規定用絶縁膜のうち上記容量絶縁膜の外周に
   沿った領域を除く主領域の上方に位置する領域に形成さ
   れた容量値規定用開口とをさらに備え、 上記上部電極の上記第１の部分膜は、上記容量値規定用
   開口内に形成されていることを特徴とする容量素子。
5. 【請求項５】 請求項１〜４のうちいずれか１つに記載
   の容量素子において、 上記上部電極を構成する金属材料は、白金，イリジウ
   ム，パラジウム及びルテニウムのうち少なくともいずれ
   か１つを含むことを特徴とする容量素子。
6. 【請求項６】 請求項１〜４のうちいずれか１つに記載
   の容量素子において、 上記上部電極は、白金膜，イリジウム膜，パラジウム膜
   およびルテニウム膜のうち少なくともいずれか２つの膜
   を積層して構成されていることを特徴とする容量素子。
7. 【請求項７】 請求項５又は６記載の容量素子におい
   て、 上記上部電極は、下地の面に垂直な柱状の結晶構造を有
   することを特徴とする容量素子。
8. 【請求項８】 請求項１〜７のうちいずれか１つに記載
   の容量素子において、 上記容量絶縁膜は、 ストロンチウム，ビスマスおよびタンタルのうちいずれ
   か１つを主成分とする第１の酸化物と、 鉛，ジルコンおよびチタンのうちいずれか１つを主成分
   とする第２の酸化物と、 上記第１及び第２の酸化物の複合物とのうちいずれか１
   つにより構成されていることを特徴とする容量素子。
9. 【請求項９】 請求項１〜８のうちいずれか１つに記載
   の容量素子において、 上記金属配線下層膜は、チタン膜であることを特徴とす
   る容量素子。
10. 【請求項１０】 基板上に導体膜及び誘電体膜を順次形
    成する第１の工程と、 上記導体膜及び上記誘電体膜を共通のマスク部材を用い
    てエッチングして、ほぼ同じ外周形状を有する下部電極
    および容量絶縁膜を形成する第２の工程と、基板上にサイドウォール用絶縁膜を堆積した後、異方性
    エッチングを行って上記容量絶縁膜及び下部電極の外周
    部の端面上に絶縁体サイドウォールを形成する第３の工
    程と、 基板上に上部電極用金属膜を形成する第４の工程と、 上記上部電極用金属膜をパターニングして、上記容量絶
    縁膜の上面に接触する第１の部分膜と、上記絶縁体サイ
    ドウォールの上を含む上記基板上に位置する第２の部分
    膜とを有する上部電極を形成する第５の工程と、 基板上に層間絶縁膜を形成する第６の工程と、 上記層間絶縁膜を貫通して上記上部電極の第２の部分膜
    に達するコンタクト孔を形成する第７の工程と、 基板上に電極配線下層膜及び配線用金属膜を順次堆積し
    た後これをパターニングして、上記コンタクト孔を埋め
    て上記上部電極の上記第２の部分膜に接続される電極配
    線を形成する第８の工程とを備えている容量素子の製造
    方法。
11. 【請求項１１】 基板上に導体膜及び誘電体膜を順次形
    成する第１の工程と、 上記導体膜及び上記誘電体膜をパターニングして下部電
    極および容量絶縁膜を形成する第２の工程と、 基板上に下敷き用絶縁膜を形成する第３の工程と、 上記下敷き用絶縁膜を部分的に除去して、上記容量絶縁
    膜の一部を露出させる第４の工程と、 基板上に上部電極用金属膜を形成する第５の工程と、 上記上部電極用金属膜をパターニングして、上記容量絶
    縁膜の露出している領域上で上記容量絶縁膜の上面に接
    触する第１の部分膜と、上記下敷き用絶縁膜の上で上記
    容量絶縁膜とオーバーラップする領域に位置する第２の
    部分膜とを有する上部電極を形成する第６の工程と、 基板上に層間絶縁膜を形成する第７の工程と、 上記層間絶縁膜を貫通して上記上部電極の第２の部分膜
    に達するコンタクト孔を形成する第８の工程と、 基板上に電極配線下層膜及び配線用金属膜を順次堆積し
    た後これをパターニングして、上記コンタクト孔を埋め
    て上記上部電極の上記第２の部分膜に接続される電極配
    線を形成する第９の工程とを備えている容量素子の製造
    方法。
12. 【請求項１２】 請求項１１記載の容量素子の製造方法
    において、 上記第４の工程では、上記下敷き用絶縁膜のうち上記容
    量絶縁膜の外周付近の領域を除く主領域の上方に位置す
    る領域を除去して容量規定用開口を形成し、 上記第６の工程では、上記上部電極の第２の部分膜を上
    記容量規定用開口内に形成することを特徴とする容量素
    子の製造方法。
13. 【請求項１３】 請求項１０〜１２のうちいずれか１つ
    に記載の容量素子の製造方法において、 上記金属配線下層膜として、チタン膜を形成することを
    特徴とする容量素子の製造方法。
14. 【請求項１４】 請求項１０〜１３のうちいずれか１つ
    に記載の容量素子の製造方法において、 上記上部電極用金属膜を形成する工程は、スパッタリン
    グにより行われることを特徴とする容量素子の製造方
    法。