KR100383106B1 - 용량 소자 및 그 제조방법 - Google Patents
용량 소자 및 그 제조방법 Download PDFInfo
- Publication number
- KR100383106B1 KR100383106B1 KR10-1998-0026768A KR19980026768A KR100383106B1 KR 100383106 B1 KR100383106 B1 KR 100383106B1 KR 19980026768 A KR19980026768 A KR 19980026768A KR 100383106 B1 KR100383106 B1 KR 100383106B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- insulating film
- upper electrode
- partial
- capacitor insulating
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title description 28
- 239000003990 capacitor Substances 0.000 claims abstract description 233
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims abstract description 31
- 239000010936 titanium Substances 0.000 claims abstract description 31
- 229910052719 titanium Inorganic materials 0.000 claims abstract description 31
- 230000000149 penetrating effect Effects 0.000 claims abstract description 11
- 238000011049 filling Methods 0.000 claims abstract description 9
- 239000000758 substrate Substances 0.000 claims description 63
- 238000000034 method Methods 0.000 claims description 51
- 239000011229 interlayer Substances 0.000 claims description 48
- 229910052751 metal Inorganic materials 0.000 claims description 42
- 239000002184 metal Substances 0.000 claims description 42
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 42
- 239000010410 layer Substances 0.000 claims description 35
- 230000008569 process Effects 0.000 claims description 31
- 229910052697 platinum Inorganic materials 0.000 claims description 21
- 239000012212 insulator Substances 0.000 claims description 19
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 claims description 14
- 239000004020 conductor Substances 0.000 claims description 13
- 238000000059 patterning Methods 0.000 claims description 13
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 claims description 7
- 229910052741 iridium Inorganic materials 0.000 claims description 7
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 claims description 7
- 229910052763 palladium Inorganic materials 0.000 claims description 7
- 229910052707 ruthenium Inorganic materials 0.000 claims description 7
- 238000004544 sputter deposition Methods 0.000 claims description 7
- 239000013078 crystal Substances 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 6
- 230000002093 peripheral effect Effects 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 5
- 239000007769 metal material Substances 0.000 claims description 4
- 229910052797 bismuth Inorganic materials 0.000 claims description 3
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 claims description 3
- 229910052712 strontium Inorganic materials 0.000 claims description 3
- CIOAGBVUUVVLOB-UHFFFAOYSA-N strontium atom Chemical compound [Sr] CIOAGBVUUVVLOB-UHFFFAOYSA-N 0.000 claims description 3
- 229910052715 tantalum Inorganic materials 0.000 claims description 3
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 3
- 229910052845 zircon Inorganic materials 0.000 claims description 3
- GFQYVLUOOAAOGM-UHFFFAOYSA-N zirconium(iv) silicate Chemical compound [Zr+4].[O-][Si]([O-])([O-])[O-] GFQYVLUOOAAOGM-UHFFFAOYSA-N 0.000 claims description 3
- 239000002131 composite material Substances 0.000 claims description 2
- 238000009413 insulation Methods 0.000 claims description 2
- 229910000838 Al alloy Inorganic materials 0.000 abstract description 14
- 239000011248 coating agent Substances 0.000 abstract description 13
- 238000000576 coating method Methods 0.000 abstract description 13
- 239000012528 membrane Substances 0.000 abstract description 8
- 230000006866 deterioration Effects 0.000 abstract description 5
- 239000010408 film Substances 0.000 description 433
- 239000000463 material Substances 0.000 description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 239000004065 semiconductor Substances 0.000 description 8
- 229910052814 silicon oxide Inorganic materials 0.000 description 8
- 230000006870 function Effects 0.000 description 6
- 238000010438 heat treatment Methods 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 4
- 229910052698 phosphorus Inorganic materials 0.000 description 4
- 239000011574 phosphorus Substances 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 238000003860 storage Methods 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 230000005855 radiation Effects 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 230000002542 deteriorative effect Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 238000007792 addition Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 230000002269 spontaneous effect Effects 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B99/00—Subject matter not provided for in other groups of this subclass
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/957—Making metal-insulator-metal device
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 용량 소자의 상부 전극에 콘택트하는 전극 배선을 구성하는 티탄 등이 용량 절연막에 침입하여 반응하는 것에 기인하는 특성의 열화를 방지하기 위한 것으로, 기판(1) 상에 하부 전극(2)과, 용량 절연막(3)과, 피복용 절연막(5)과, 피복용 절연막(5)에 형성된 제 2 개구(6)(용량값 규정용 개구)를 채우는 상부 전극(7)의 제 1 부분막(7a)이 설치된다. 하부 전극(2), 용량 절연막(3) 및 제 1 부분막(7a)에 의해 용량 소자가 구성된다. 상부 전극(7)은 용량 절연막(5)에 접촉하는 제 1 부분막(7a)과 용량 절연막(7b)에 접촉하지 않는 제 2 부분막(7b)을 갖는다. 티탄으로 이루어지는 하층막(11a)과 알루미늄 합금막으로 이루어지는 상층막(1lb)으로 구성되는 제 2 전극 배선(11)이 상부 전극(7)의 제 1 부분막(7a)과는 떨어진 제 2 부분막(7b)에 접촉하고 있기 때문에, 제 2 전극 배선(11)으로부터 침입하는 티탄 등의 용량 절연막으로 확산되는 것을 방지할 수 있다.
Description
본 발명은 고유전율을 갖는 유전체 또는 강유전체를 용량 절연막으로 하는 용량 소자 및 그 제조방법에 관한 것이다.
최근 마이크로컴퓨터 등의 고속화, 저소비 전력화가 진행되는 중에 일반용 전자기기가 한층 고성능화하고, 그것에 사용되는 반도체 장치의 반도체 소자의 미세화가 급속히 진행되고 있다. 동시에 그에 수반하여 전자기기로부터 발생하는 전자파 잡음인 불필요한 복사(輻射)가 큰 문제로 되고, 이 불필요한 복사의 저감대책으로서 고유전율을 갖는 유전체(이하, 고유전체라 함)를 용량 절연막으로 하는 대용량의 용량 소자를 반도체 집적회로 장치 등에 내장시키는 기술이 주목을 받고 있다. 또한 다이내믹 RAM의 고집적화에 따라 용량 절연막으로서 종래 이용되어 온 규소산화막 또는 규소질화막 대신 고유전체막을 이용하는 기술이 널리 연구되고 있다. 또한 저동작 전압이면서 고속기입 ·고속판독이 가능한 비휘발성 RAM의 실용화를 실현하기 위해 자발분극 특성을 갖는 강유전체막에 관한 연구개발이 활발하게 진행되고 있다.
그리고 이상과 같은 성능을 갖는 반도체 장치를 실현하기 위해 용량 소자의 특성을 열화시키지 않고 고집적화를 실현하기 위한 용량 소자의 구조 및 그 제조방법을 개발하는 것이 중요시되고 있다.
이하, 종래의 용량 소자 및 그 제조방법에 대하여 도면을 참조하여 설명하기로 한다. 도 9는 종래의 용량 소자의 주요부를 도시한 단면도이다. 21은 예를 들면 집적회로가 만들어 넣어지는 실리콘 기판 등의 기판이다. 22는 백금막 등으로 형성된 용량 소자의 하부 전극, 23은 강유전체 박막으로 형성된 용량 소자의 용량 절연막, 24는 백금막 등으로 형성된 용량 소자의 상부 전극이고, 하부 전극(22)과 상부 전극(24) 및 용량 절연막(23)에 의해 용량 소자가 구성된다. 또한 25는 용량 절연막(24)에 형성된 개구, 26은 용량 소자를 덮는 층간 절연막, 27은 층간 절연막(26)을 관통하여 하부 전극(22)에 도달하는 제 1 콘택트 홀, 28은 층간 절연막(26)을 관통하여 상부 전극(24)에 도달하는 제 2 콘택트 홀, 29는 하부 전극(22)에 접속되는 제 1 전극 배선, 30은 상부 전극(24)에 접속되는 제 2 전극 배선이다.
최근에는 이들의 전극 배선(29, 30)은 하층이 티탄막으로 되고, 상층이 알루미늄을 주성분으로 하는 알루미늄 합금막으로 된 2층의 적층막이거나, 하층이 티탄막으로 되고, 중간층이 질화티탄막으로 되며, 상층이 알루미늄을 주성분으로 하는 알루미늄 합금막으로 된 3층의 적층막으로 구성되어 있다. 특히 이러한 용량 소자를 집적회로에 내장시키는 경우에 제 1, 제 2 전극 배선(29, 30)은 집적회로의 확산영역에도 직접 접속되기 때문에 확산영역과 알루미늄 합금막 사이에서의 콘택트 저항을 저하시키기 위해 적층막의 최하층에는 티탄막이 이용되는 것이 일반적이다.
다음으로 종래의 용량 소자의 제조방법에 대하여 설명하기로 한다. 도 10의 (a)∼(e)는 종래의 용량 소자의 제조공정을 도시한 단면도이다.
우선 도 10의 (a)에 도시된 공정에서, 기판(21) 위에 제 1 백금막(22a), 강유전체막(23a), 제 2 백금막(24a)을 차례로 형성한다. 다음으로 도 10의 (b)에 도시된 공정에서 포토 레지스트 마스크를 이용하여 제 2 백금막(24a)을 패터닝하여 상부 전극(24)을 형성한다. 다음으로 도 10의 (c)에 도시된 공정에서 상부 전극(24)을 포함하는 영역을 덮는 포토레지스트 마스크를 이용하여 유전체막(23a)을 패터닝하여 개구(25)를 갖는 용량 절연막(23)을 형성한다. 또한 상부 전극(24), 용량 절연막(23) 및 그 개구(25)를 덮는 포토 레지스트 마스크를 이용하여 제 1 백금막(22a)을 선택적으로 에칭하여 하부 전극(22)을 형성한다.
다음으로 도 10의 (d)에 도시된 공정에서 기판 상에 층간 절연막(26)을 형성한 후 층간 절연막(26)을 관통하여 하부 전극(22)에 도달하는 제 1 콘택트 홀(27)과, 층간 절연막(26)을 관통하여 상부 전극(24)에 도달하는 제 2 콘택트 홀(28)을 형성한다.
다음으로 도 10의 (e)에 도시된 공정에서 기판의 전면상에 티탄막 및 알루미늄 합금막을 퇴적한 후 각 콘택트 홀(27, 28) 및 그 주위를 덮는 포토레지스트 마스크를 이용하여 티탄막 및 알루미늄 합금막을 패터닝하여 하부 전극(22)에 접속되는 제 1 전극 배선(29)과, 상부 전극(24)에 접속되는 제 2 전극 배선(30)을 형성한다.
또 도 10의 (e)에는 간단히 하기 위해 제 1 전극 배선(29), 제 2 전극 배선(30)이 단층인 것처럼 도시되어 있지만, 실제로는 상술한 바와 같은 티탄막과 알루미늄 합금막으로 이루어지는 2층의 적층막이나 또는 티탄막과 질화티탄막과 알루미늄 합금막으로 이루어지는 3층의 적층막 등으로 구성되는 것이 일반적이다.
그런데 상기 종래의 용량 소자에서는 제 2 전극 배선(30)과 상부 전극(24)의 밀착성이 좋은 것이 요구되고 있다. 또한 일반적으로 용량 절연막(23)으로서는 금속 산화물계의 강유전체가 이용되기 때문에, 하부 전극(22)이나 상부 전극(24)으로서는 열처리시에 금속 산화물과의 반응이 없고 고온에 견디는 재료로서 백금막이 이용된다. 또한 전극 배선(29, 30)으로서는 알루미늄층과 백금막층의 밀착성이 그다지 좋지 않기 때문에 양자간에 티탄층을 개재시켜 전극 배선과 용량 소자의 전극의 접속을 단단하게 하고 있다.
여기에서 용량 소자의 성능을 향상시키기 위해 그 제조공정에서 각 전극 배선(29, 30)을 형성한 후의 열처리 등이 필요 불가결한 것으로 되어 있지만, 각 전극 배선(29, 30)을 열처리하면 용량 절연막(23)을 구성하는 강유전체막의 성능이 저하하는 현상이 나타났다.
따라서 그 원인을 추구한 결과 이하의 원인에 의한 것으로 추측되었다. 즉 용량 소자의 상부 전극(24) 및 하부 전극(22)을 구성하는 백금막은 통상 스퍼터링으로 형성되기 때문에 기둥형상의 결정구조를 갖는다. 그리고 각 전극 배선(29, 30)의 열처리시에 제 2 전극 배선(30)의 하층을 구성하는 티탄이 상부 전극(24)을 구성하는 기둥형상 결정의 백금막의 결정입계(結晶粒界)를 통해 용량 절연막(23)중에 확산하고, 용량 절연막(23)을 구성하는 강유전체막과 반응하기 때문이라고 생각된다.
상술한 바와 같은 문제는 용량 소자의 각 전극이 백금막으로 구성되어 있는 경우 뿐만아니라 이리듐, 팔라듐 또는 루테늄 등으로 구성되어 있는 경우에도 발생할 우려가 있다. 또한 DRAM의 메모리 셀 트랜지스터의 스토리지 노드와 같이 하부 전극은 폴리실리콘막으로 구성되어 있더라도 상부 전극이 백금 등으로 구성되어 있는 것에 대해서는 마찬가지로 생기는 문제이다.
본 발명은 이러한 점을 감안하여 이루어진 것으로, 그 목적은 전극을 구성하는 금속이 용량 절연막에까지 확산되지 않은 구조를 실현함으로써, 상부 전극과 전극 배선 사이가 강한 밀착성을 유지하면서 용량 절연막의 특성의 열화를 확실히 방지할 수 있는 용량 소자 및 그 제조방법을 제공하기 위한 것이다.
도 1은 제 1 실시예에서의 용량 소자 근방의 구조를 도시한 단면도
도 2는 제 1 실시예에서의 용량 소자 근방의 구조를 도시한 평면도
도 3은 제 1 실시예에서의 용량 소자의 제조공정을 도시한 단면도
도 4는 제 2 실시예에서의 용량 소자 근방의 구조를 도시한 단면도
도 5는 제 2 실시예에서의 용량 소자의 제조공정중 전반부의 각 공정을 도시한 단면도
도 6은 제 2 실시예에서의 용량 소자의 제조공정중 후반부의 각 공정을 도시한 단면도
도 7은 제 3 실시예에서의 용량 소자 근방의 구조를 도시한 단면도
도 8은 제 3 실시예에서의 용량 소자 근방의 구조를 도시한 평면도
도 9는 종래의 용량 소자 근방의 구조를 도시한 단면도
도 10은 종래의 용량 소자의 제조공정을 도시한 단면도
* 도면의 주요 부분에 대한 부호의 설명 *
1 : 기판 2 : 하부 전극
2a : 제 1 금속막 3 : 용량 절연막
3a : 유전체막 4 : 제 1 개구
5 : 피복용 절연막(용량값 규정용 절연막, 하부부설 절연막)
6 : 제 2 개구(용량값 규정용 개구)
7 : 상부 전극 7a : 제 1 부분막
7b : 제 2 부분막 8 : 층간 절연막
9a : 제 1 콘택트 홀 9b : 제 2 콘택트 홀
10 : 제 1 전극 배선 10a : 하층막
10b : 상층막 11 : 제 2 전극 배선
11a : 하층막 11b : 상층막
상기 목적을 달성하기 위해 본 발명이 강구한 수단은 상부 전극의 일부가 용량 절연막에 접촉하지 않도록 상부 전극을 형성하고, 그 일부에서 상부 전극과 전극 배선을 접속하도록 한 것이다.
본 발명의 용량 소자는 기판과, 상기 기판상에 형성된 도체막으로 이루어지는 하부 전극과, 상기 하부 전극상에 형성된 용량 절연막과, 금속재료에 의해 구성되고, 상기 용량 절연막의 상면에 접촉하는 제 1 부분막과 상기 용량 절연막에 접촉하지 않는 제 2 부분막을 갖는 상부 전극과, 적어도 상기 상부 전극을 덮는 층간 절연막과, 상기 층간 절연막을 관통하여 상기 상부 전극 중 상기 제 2 부분막에 도달하는 콘택트 홀과, 적어도 상기 콘택트 홀을 채워 상기 상부 전극에 접속되는 전극 배선을 구비하고 있다.
이에 따라 상부 전극과 전극 배선이 용량 절연막에 접촉하지 않는 제 2 부분막에서 접속되어 있기 때문에, 제조공정에서의 열처리시에 전극 배선을 구성하는 재료가 상부 전극 중 제 1 부분막으로부터 용량 절연막으로 침입하는 것이 가급적 방지된다.
상기 용량 소자에 있어서, 상기 상부 전극의 상기 제 2 부분막에 평면적으로 보아 상기 용량 절연막과는 오버랩하지 않는 영역을 설치하고, 상기 전극 배선을 상기 제 2 부분막 중 상기 용량 절연막과 오버랩하지 않는 영역에서 상기 상부 전극에 접속시켜 둘 수 있다.
이에 따라 제 2 부분막과 용량 절연막 사이의 거리가 길어지므로 제조공정에 서의 열처리시에 전극 배선을 구성하는 재료가 상부 전극 중 제 1 부분막으로부터 용량 절연막으로 침입하는 것이 더욱 확실하게 방지된다.
또한 상기 용량 소자에 있어서, 상기 상부 전극을 상기 용량 절연막의 일부에만 접촉하도록 형성해 두고, 상기 용량 절연막 중 상기 상부 전극과 접촉하지 않는 영역의 적어도 일부를 덮는 하부부설 절연막을 추가로 설치하며, 상기 상부 전극 중 상기 제 2 부분막에 상기 하부부설 절연막 위에서 평면적으로 보아 상기 용량 절연막과 오버랩하는 영역을 설치하고, 상기 전극 배선을 상기 제 2 부분막 중 평면적으로 보아 상기 용량 절연막과 오버랩하는 영역에서 상기 상부 전극에 접속해 둘 수도 있다.
이에 따라 용량 소자 전체의 점유 면적이 저감되고, 용량 소자의 미세화를 도모할 수 있다.
상기 용량 소자에 있어서, 상기 용량 절연막을 상기 하부 전극과 거의 같은 외주형상을 갖도록 형성해두고, 상기 용량 절연막 및 상기 하부 전극의 외주부의 측면상에 형성된 절연체 측벽을 추가로 설치할 수도 있다.
이에 따라 상부 전극의 제 1 부분막과 제 2 부분막이 종단면 내에서 용량 절연막상으로부터 절연체 측벽을 거쳐 매끄러운 곡선을 그리면서 연속적으로 형성되기 때문에, 용량 절연막의 단부에서의 상부 전극을 구성하는 금속막이 계단상으로 잘라지는 것에 의한 불량 발생이 억제된다.
상기 용량 소자에 있어서, 상기 용량 절연막의 외주를 따르는 영역을 덮는 용량값 규정용 절연막과, 상기 용량값 규정용 절연막 중 상기 용량 절연막의 외주를 따르는 영역을 제외하는 주영역의 상방에 위치하는 영역에 형성된 용량값 규정용 개구를 추가로 설치하며, 상기 상부 전극의 상기 제 1 부분막을 상기 용량값 규정용 개구 내에 형성해 둘 수 있다.
이에 따라 주변 부재의 영향을 받기 쉬운 용량 절연막의 외주 부근의 영역은 용량 소자의 일부로서 기능하지 않기 때문에 용량 소자의 특성이 특히 양호하게 유지되는 것과 함께 정확한 용량값을 얻을 수 있다.
상기 상부 전극을 구성하는 금속재료가 백금, 이리듐, 팔라듐 및 루테늄 중 적어도 어느 하나를 포함하는 것이 바람직하다.
또 상기 상부 전극이 백금막, 이리듐막, 팔라듐막 및 루테늄막 중 적어도 어느 2개의 막을 적층하여 구성되는 것이 바람직하다.
상기 상부 전극은 기초면에 수직인 기둥형상의 결정구조를 갖는 것이 바람직하다.
이에 따라 상부 전극을 구성하는 금속막 내에는 막면에 평행한 방향으로 연장되는 결정입계가 존재하지 않기 때문에, 전극 배선을 구성하는 재료가 제 1 부분막으로부터 금속막 중을 확산하여 제 2 부분막에 도달하고, 또한 용량 절연막 내에 침입하는 것을 확실히 방지할 수 있다.
상기 용량 절연막은 스트론튬, 비스무트 및 탄탈 중 어느 하나를 주성분으로 하는 제 1 산화물과, 납, 지르콘 및 티탄 중 어느 하나를 주성분으로 하는 제 2 산화물과, 상기 제 1 및 제 2 산화물의 복합물 중 어느 하나로 구성되는 것이 바람직하다.
이에 따라 용량 소자가 탑재되는 전자기기로부터 불필요 복사가 발생되는 것이 억제될 뿐 아니라 용량 소자가 DRAM이나 비휘발성 RAM의 메모리 셀 내에 배치된 때에도 미소면적으로 대용량의 용량 소자를 얻을 수 있다.
본 발명의 제 1 용량 소자의 제조방법은 기판 상에 도체막 및 유전체막을 차례로 형성하는 제 1 공정과, 상기 도체막 및 상기 유전체막을 패터닝하여 하부 전극 및 용량 절연막을 형성하는 제 2 공정과, 기판 상에 상부 전극용 금속막을 형성하는 제 3 공정과, 상기 상부 전극용 금속막을 패터닝하여 상기 용량 절연막의 상면에 접촉하는 제 1 부분막과, 상기 용량 절연막에 접촉하지 않는 제 2 부분막을 갖는 상부 전극을 형성하는 제 4 공정과, 기판 상에 층간 절연막을 형성하는 제 5 공정과, 상기 층간 절연막을 관통하여 상기 상부 전극의 제 2 부분막에 도달하는 콘택트 홀을 형성하는 제 6 공정과, 기판 상에 배선용 금속막을 퇴적한 후 이것을 패터닝하여 상기 콘택트 홀을 채워 상기 상부 전극의 상기 제 2 부분막에 접속되는 전극 배선을 형성하는 제 7 공정을 구비한다.
상기 제 1 용량 소자의 제조방법에 있어서, 상기 제 2 공정에서는 상기 도체막 및 상기 유전체막을 공통의 마스크 부재를 이용하여 에칭하고, 거의 같은 외주형상을 갖는 하부 전극 및 용량 절연막을 형성하며, 기판 상에 측벽용 절연막을 퇴적한 후 이방성 에칭을 행하여 상기 용량 절연막 및 하부 전극의 외주부의 단면 상에 절연체 측벽을 형성하는 공정을 추가로 구비하고, 상기 제 4 공정에서는 상기 상부 전극의 제 2 부분막을 상기 절연체 측벽의 위를 포함하는 상기 기판상의 영역에 형성할 수 있다.
본 발명의 제 2 용량 소자의 제조방법은 기판 상에 도체막 및 유전체막을 차례로 형성하는 제 1 공정과, 상기 도체막 및 상기 유전체막을 패터닝하여 하부 전극 및 용량 절연막을 형성하는 제 2 공정과, 기판 상에 하부부설 절연막을 형성하는 제 3 공정과, 상기 하부부설 절연막을 부분적으로 제거하여 상기 용량 절연막의 일부를 노출시키는 제 4 공정과, 기판 상에 상부 전극용 금속막을 형성하는 제 5 공정과, 상기 상부 전극용 금속막을 패터닝하여 상기 용량 절연막의 노출되어 있는 영역 상에서 상기 용량 절연막의 상면에 접촉하는 제 1 부분막과, 상기 하부부설 절연막 위에 있는 제 2 부분막을 갖는 상부 전극을 형성하는 제 6 공정과, 기판 상에 층간 절연막을 형성하는 제 7 공정과, 상기 층간 절연막을 관통하여 상기 상부 전극의 제 2 부분막에 도달하는 콘택트 홀을 형성하는 제 8 공정과, 기판 상에 배선용 금속막을 퇴적한 후 이것을 패터닝하여 상기 콘택트 홀을 채워 상기 상부 전극의 상기 제 2 부분막에 접속되는 전극 배선을 형성하는 제 9 공정을 구비한다.
상기 제 2 용량 소자의 제조방법에 있어서, 상기 제 4 공정에서는 상기 하부부설 절연막 중 상기 용량 절연막의 외주 부근의 영역을 제외하는 주영역의 상방에 위치하는 영역을 제거하여 용량 규정용 개구를 형성하고, 상기 제 6 공정에서는 상기 상부 전극의 제 2 부분막을 상기 용량 규정용 개구 내에 형성할 수 있다.
상기 용량 소자의 제조방법에 있어서, 상기 제 6 공정에서는 상기 상부 전극의 제 2 부분막을 상기 기판 상의 상기 용량 절연막과 오버랩하지 않는 영역 상에 형성할 수 있다.
상기 제 2 용량 소자의 제조방법에 있어서, 상기 제 6 공정에서는 상기 상부 전극의 제 2 부분막을 상기 하부부설 절연막 상에서 상기 용량 절연막과 오버랩하는 영역에 형성할 수 있다.
상술한 제 1, 제 2 용량 소자의 제조방법에 의해 전극 배선에 접촉하는 상부 전극의 제 2 부분막에는 접촉하지 않는 용량 절연막을 구비한 용량 소자가 형성된다. 따라서 전극 배선용 금속막을 구성하는 재료가 용량 절연막 내에 침입하는 것을 방지하는 기능을 갖는 용량 소자의 제조방법을 제공할 수 있다.
상기 제 1, 제 2 용량 소자의 제조방법에 있어서, 상기 상부 전극용 금속막을 형성하는 공정은 스퍼터링에 의해 행해지는 것이 바람직하다.
이 방법에 의해 상부 전극의 제 1 부분막 및 제 2 부분막이 막면에 수직인 방향으로 연장되는 기둥형상의 결정구조로 이루어지는 금속막에 의해 형성되기 때문에, 상부 전극을 구성하는 금속막 내에는 막면에 평행한 방향으로 연장되는 결정입계가 존재하지 않고, 전극 배선용 금속막을 구성하는 재료가 용량 절연막 내에 침입하는 것을 확실히 방지할 수 있는 용량 소자를 용이하게 형성할 수 있다.
상술한 목적 및 기타의 목적과 본 발명의 특징 및 이점은 첨부 도면과 관련한 다음의 상세한 설명을 통해 보다 분명해 질 것이다.
( 제 1 실시예 )
도 1 및 도 2는 본 발명의 제 1 실시예에 관한 용량 소자의 주요부를 발췌하여 도시한 단면도 및 평면도이다. 단, 도 2에서는 층간 절연막 및 전극 배선은 없는 것으로 취급하고 있다. 기판(1)(실리콘 기판 등) 상에 하부 전극(2)이 형성되어 있고, 그 하부 전극(2) 상에 용량 절연막(3)이 형성되어 있다. 용량 절연막(3)에는 하부 전극(2)에 도달하는 제 1 개구(4)가 형성되어 있다. 또한 용량 절연막(3) 위에는 피복용 절연막(5)이 형성되어 있고, 이 피복용 절연막(5)에는 용량 절연막(3)에 도달하는 제 2 개구(6)(용량값 규정용 개구)가 형성되어 있다. 그리고 제 2 개구(6) 내를 채우는 상부 전극(7)의 제 1 부분막(7a)이 형성되어 있다. 상기 하부 전극(2)과, 용량 절연막(3)과, 제 2 개구(6) 내의 제 1 부분막(7a) 에 의해 MIM형 용량 소자가 구성된다. 본 실시예에서의 피복용 절연막(5)은 용량 소자의 용량을 규정하는 용량값 규정용 절연막으로서 기능하는 것이다.
또한 상기 피복용 절연막(5) 위에는 상기 제 2 개구(6) 내의 제 1 부분막(7a)에 이어서 연장되어 상기 용량 절연막(3)과 접촉하지 않는 영역에 형성되는 상부 전극(7)의 제 2 부분막(7b)이 설치된다. 특히 본 실시예에서 제 2 부분막(7b)은 평면적으로 보아 용량 절연막과는 오버랩하지 않는 영역을 갖고 있다. 그리고 상기 제 1 부분막(7a) 및 제 2 부분막(7b) 위에는 기판 전체를 덮는 층간 절연막(8)이 형성되어 있고, 이 층간 절연막(8) 및 상기 제 1 개구(4) 내의 피복용 절연막(5)을 관통하여 하부 전극(2)에 도달하는 제 1 콘택트 홀(9a)과, 층간 절연막 (8)을 관통하여 제 2 부분막(7b) 중 평면적으로 보아 용량 절연막과는 오버랩하지 않는 영역에 도달하는 제 2 콘택트 홀(9b)이 형성되어 있다. 또한 제 1 콘택트 홀(9a) 내부 및 그 주위의 층간 절연막(8) 상에는 제 1 전극 배선(10)이 설치되고, 제 2 콘택트 홀(9b) 내부 및 그 주위의 층간 절연막(8) 상에는 제 2 전극 배선(11)이 설치된다. 상기 제 1, 제 2 전극 배선(10, 11)은 티탄으로 된 하층막(1Oa, 11a)과, 알루미늄 합금막으로 된 상층막(10b, 1lb)에 의해 2층의 적층막으로 구성되어 있다.
따라서 본 실시예의 용량 소자에 있어서는, 제 2 전극 배선(11)은 상부 전극(7)의 제 2 부분막(7b) 중 평면적으로 보아 용량 절연막과는 오버랩하지 않는 영역에 접속되어 있게 된다.
다음으로 상기 도 1 및 도 2에 도시된 구조를 갖는 용량 소자의 제조공정에 대하여 설명하기로 한다. 도 3의 (a)∼(f)는 제 1 실시예에서의 용량 소자의 제조공정을 도시한 단면도이다.
우선 도 3의 (a)에 도시된 공정에서, 기판(1)의 주면(主面)상에 제 1 금속막(2a) 및 유전체막(3a)을 형성한다.
다음으로 도 3의 (b)에 도시된 공정에서, 유전체막(3a)을 선택적으로 에칭하여 제 1 금속막(2a)에 도달하는 제 1 개구(4)를 형성한다. 다음으로 제 1 개구(4)를 포함하는 용량 소자 형성영역을 덮는 포토레지스트 마스크(도시생략)를 이용한 에칭에 의해 제 1 금속막(2a) 및 유전체막(3a)을 패터닝하여 하부 전극(2) 및 용량 절연막(3)을 형성한다.
다음으로 도 3의 (c)에 도시된 공정에서, 기판 상에 피복용 절연막(5)을 퇴적한 후 피복용 절연막(5)에 용량 절연막(3) 중 외주 부근의 영역을 제외하는 영역을 노출시키는 제 2 개구(6)를 형성한다.
다음으로 도 3의 (d)에 도시된 공정에서, 스퍼터링에 의해 기판 상에 제 2 금속막(상부 전극용 금속막, 도시생략)을 퇴적한 후 제 2 금속막을 패터닝하여 제 2 개구(6)를 채우는 제 1 부분막(7a)과, 제 1 부분막(7a)에 이어지되 용량 절연막(3)에 접촉하지 않으며, 기판(1) 상에서 평면적으로 보아 용량 절연막(3)과는 오버랩하지 않는 영역까지 연장되는 제 2 부분막(7b)을 형성한다.
다음으로 도 3의 (e)에 도시된 공정에서, 기판 상에 층간 절연막(8)을 퇴적한 후 층간 절연막(8) 및 피복용 절연막(5)을 관통하여 하부 전극(2)에 도달하는 제 1 콘택트 홀(9a)과, 층간 절연막(8)을 관통하여 제 2 부분막(7b)에 도달하는 제 2 콘택트 홀(9b)을 형성한다.
다음으로 도 3의 (f)에 도시된 공정에서, 기판 상에 티탄막 및 알루미늄 합금막을 차례로 퇴적한 후 양자를 패터닝하여 상기 제 1 콘택트 홀(9a)을 채우는 제 1 전극 배선(10)과, 상기 제 2 콘택트 홀(9b)을 채우는 제 2 전극 배선(11)을 형성한다. 즉 티탄막으로 된 하층막(1Oa, 11a)과 알루미늄 합금막으로 된 상층막(10b, 1lb)으로 이루어지는 제 1, 제 2 전극 배선(10, 11)이 형성된다.
또 본 실시예에서는 도 3의 (b)에 도시된 공정에서, 용량 절연막(3)에 제 1 개구(4)를 형성하고 있지만, 용량 절연막(3)과 하부 전극(2)의 외주부의 패터닝만 행하고, 도 3의 (f)에 도시된 공정에서 층간 절연막(8), 피복용 절연막(5) 및 용량 절연막(3)을 관통하는 제 1 콘택트 홀(9a)을 형성해도 된다.
또 이 용량 소자가 집적회로 내에 형성되어 있는 경우에는 제 1 전극 배선(10) 및 제 2 전극 배선(11)은 집적회로의 배선층의 일부를 구성하고 있고, 배선층과 동일한 프로세스로 형성된다.
본 실시예에 의하면 상부 전극(7)은 용량 절연막(3)에 접촉하는 제 1 부분막(7a)과 용량 절연막(3)에 접촉하지 않는 제 2 부분막(7b)으로 구성되어 있고, 이 제 2 부분막(7b)에 대하여 제 2 전극 배선(11)이 접촉하고 있다. 따라서 제 2 전극 배선(11)을 구성하는 티탄 등이 상부 전극(7)의 제 2 부분막(7b) 내에 침입하더라도 열처리 동안에 티탄 등이 상부 전극(7) 내를 제 2 부분막(7b)에서 제 1 부분막(7a)까지 확산하여 용량 절연막(3)에 도달하는 것은 곤란하고, 티탄 등과 강유전체의 반응에 기인하는 용량 절연막(3)의 성능 열화를 방지할 수 있다.
특히 본 실시예의 도 1 및 도 2에 도시된 구조의 경우 제 2 부분막(7b)은 평면적으로 보아 용량 절연막(3)과는 오버랩하지 않는 영역을 갖고 있고, 제 2 전극 배선(11)이 제 2 부분막(7b) 중 평면적으로 보아 용량 절연막(3)과는 오버랩하지 않는 영역에 접촉하고 있다. 따라서 상부 전극(7) 내에서의 제 2 전극 배선(11)과의 콘택트부와 용량 절연막(3)의 콘택트부의 사이의 거리를 충분히 길게 하는 것이 용이하고, 상술한 바와 같은 티탄 등의 용량 절연막(3)으로의 침입 저지기능이 큰 상부 전극(7)을 얻을 수 있다는 이점이 있다.
또한 본 실시예와 같이 제 1 부분막(7a)을 용량값 규정용 개구인 제 2 개구(6) 내에 형성함으로써 용량 절연막(3) 중 주변 부재의 영향을 받기 쉬운 외주 부근의 영역이 용량막으로서 기능하지 않기 때문에, 용량 소자의 특성이 양호하게 유지되면서 설계값대로 정확한 용량값을 얻는 것이 용이하게 된다.
본 실시예에 있어서, 하부 전극(2) 및 상부 전극(7)을 구성하는 금속막은 백금, 이리듐, 팔라듐 또는 루테늄의 단층막 또는 그들의 2종류 이상으로 이루어지는 합금막으로 구성할 수 있다. 또는 백금막, 이리듐막, 팔라듐막 및 루테늄막의 2종류 이상의 적층막을 이용해도 된다. 단 후술하는 바와 같이 제 1 금속막(2a)은 반드시 백금 등의 금속막일 필요는 없고, 폴리실리콘막이어도 된다.
특히 제 2 금속막(7)이 스퍼터링에 의해 구성되는 백금 등의 금속막인 경우, 제 2 금속막(7)은 세로방향으로 연장되는 기둥형상의 결정구조를 갖기 때문에 가로방향으로 연장되는 결정입계는 거의 존재하지 않는다. 그런데 티탄의 확산은 주로 결정입계를 통해 행해지기 때문에 제 2 전극 배선(11)으로부터 제 2 부분막(7b) 내로 침입한 티탄 등이 가로방향으로 확산하여 제 1 부분막(7a)에 도달하는 일은 거의 없게 되고, 따라서 용량 절연막(3)으로의 티탄 등의 침입에 기인하는 용량 소자의 특성 열화를 확실하게 방지할 수 있다.
또한 용량 절연막(3)은 스트론튬, 비스무트 및 탄탈을 주성분으로 하는 제 1 산화물로 이루어지는 강유전체, 납, 지르콘 및 티탄을 주성분으로 하는 제 2 산화물로 이루어지는 강유전체 또는 제 1 산화물 및 제 2 산화물로 이루어지는 복합물유전체로 구성할 수 있다. 이들 산화물은 강유전체이고 작은 면적으로도 큰 용량을 얻을 수 있으므로 고집적화에 적합함과 동시에 메모리에 사용된 경우에는 저동작 전압으로 고속기입, 고속판독이라는 뛰어난 특성을 실현할 수 있다.
상기 층간 절연막(8)은 실리콘 산화막, 붕소 및 인을 함유하는 실리콘 산화막 및 인을 함유하는 실리콘 산화막 중 어느 하나로 구성되는 것이 바람직하다. 이에 따라 평탄성이 좋은 층간 절연막을 얻을 수 있고, 용량 소자의 안정화와 장수명화를 실현할 수 있다.
( 제 2 실시예 )
도 4는 제 2 실시예에서의 용량 소자의 주요부를 발췌하여 도시한 단면도이다.
도 4에 도시된 바와 같이 기판(1)(실리콘 기판 등) 상에 하부 전극(2)이 형성되어 있고, 그 하부 전극(2) 상에 하부 전극(2)과 거의 같은 외주형상을 갖는 용량 절연막(3)이 형성되어 있다. 또한, 하부 전극(2) 및 용량 절연막(3)의 측면 상에는 절연체 측벽(12)이 형성되어 있다. 이 절연체 측벽(12)은 용량 절연막(3)보다 상방으로 높게 올라가지 않는 편이 바람직하다. 용량 절연막(3)에는 하부 전극(2)에 도달하는 제 1 개구(4)가 형성되어 있다. 또한 용량 절연막(3) 상에서 절연체 측벽(12) 상을 통해 기판(1)까지 연장되는 상부 전극(7)이 설치된다. 이 상부 전극(7)은 용량 절연막(3)의 반정도에 접촉하는 제 1 부분막(7a)과, 용량 절연막(3)에는 접촉하지 않는 제 2 부분막(7b)을 갖고 있다. 이 상부 전극(7)의 제 1 부분막(7a)과, 하부 전극(2)과, 용량 절연막(3)에 의해 MIM형 용량 소자가 구성되어 있다. 본 실시예에서도 제 2 부분막(7b)은 평면적으로 보아 용량 절연막과는 오버랩하지 않는 영역을 갖고 있다.
또한 제 1 부분막(7a) 및 제 2 부분막(7b) 위에는 기판 전체를 덮는 층간 절연막(8)이 형성되어 있고, 이 층간 절연막(8) 및 상기 제 1 개구(4) 내의 층간 절연막(8)을 관통하여 하부 전극(2)에 도달하는 제 1 콘택트 홀(9a)과, 층간 절연막(8)을 관통하여 제 2 부분막(7b) 중 평면적으로 보아 용량 절연막과는 오버랩하지 않는 영역에 도달하는 제 2 콘택트 홀(9b)이 형성되어 있다. 또한 제 1 콘택트 홀(9a) 내부 및 그 주위의 층간 절연막(8) 상에는 제 1 전극 배선(10)이 설치되고, 제 2 콘택트 홀(9b) 내부 및 그 주위의 층간 절연막(8) 상에는 제 2 전극 배선(11)이 설치된다. 상기 제 1, 제 2 전극 배선(10, 11)은 티탄으로 된 하층막(1Oa, 11a)과, 알루미늄 합금막으로 된 상층막(10b, 1lb)에 의해 2층의 적층막으로 구성되어 있다.
따라서 본 실시예의 용량 소자에서도 제 2 전극 배선(11)은 상부 전극(7)의 제 2 부분막(7b) 중 평면적으로 보아 용량 절연막과는 오버랩하지 않는 영역에 접속되어 있게 된다.
다음으로 본 실시예에서의 용량 소자의 제조공정에 대하여 설명하기로 한다. 도 5의 (a)∼(d)는 본 실시예에서의 용량 소자의 제조공정 중 전반 부분을 도시한 단면도, 도 6의 (a)∼(d)는 그 후반 부분을 도시한 단면도이다.
우선 도 5의 (a)에 도시된 공정에서 기판(1)의 주면상에 제 1 금속막(2a) 및 유전체막(3a)을 형성한다.
다음으로 도 5의 (b)에 도시된 공정에서 용량 소자 형성영역을 덮는 포토레지스트 마스크(도시생략)를 이용한 에칭에 의해 제 1 금속막(2a) 및 유전체막(3a)을 패터닝하여, 같은 외주형상을 갖는 하부 전극(2) 및 용량 절연막(3)을 형성한다. 여기에서 상기 제 1 실시예와는 달리 용량 절연막(3)에는 개구가 형성되어 있지 않다.
다음으로 도 5의 (c)에 도시된 공정에서 기판 상에 실리콘 산화막 등의 절연막(12a)을 퇴적한다.
다음으로 도 5의 (d)에 도시된 공정에서 절연막(12a)의 전면에 이방성 에칭을 실시하고, 용량 절연막(3) 및 하부 전극(2)의 측면 상에 절연체 측벽(12)을 남긴다. 이 때 용량 절연막(3) 상의 절연막(12a)은 확실하게 제거하는 것이 중요하다.
다음으로 도 6의 (a)에 도시된 공정에서 기판 상에 제 2 금속막(상부 전극용 금속막, 도시생략)을 형성한 후 이 제 2 금속막을 패터닝하고, 상기 용량 절연막(3) 상에 존재하는 제 1 부분막(7a)과, 제 1 부분막(7a)에는 연결되지만 용량 절연막(3)과 접촉하지 않고, 기판(1) 상에서 평면적으로 보아 용량 절연막(3)과는 오버랩하지 않는 영역까지 연장되는 제 2 부분막(7b)을 형성한다.
다음으로 도 6의 (b)에 도시된 공정에서 기판 상에 층간 절연막(8)을 형성한다. 또한 도 6의 (c)에 도시된 공정에서, 층간 절연막(8) 및 용량 절연막(3)을 관통하여 하부 전극(2)에 도달하는 제 1 콘택트 홀(9a)과, 층간 절연막(8)을 관통하여 제 2 부분막(7b) 중 용량 절연막과는 평면적으로 보아 오버랩하지 않는 영역에 도달하는 제 2 콘택트 홀(9b)을 형성한다.
그 후 도 6의 (d)에 도시된 공정에서 기판 상에 티탄막 및 알루미늄 합금막을 차례로 퇴적한 후 양자를 패터닝하고, 상기 제 1 콘택트 홀(9a)을 채우는 제 1 전극 배선(10)과, 상기 제 2 콘택트 홀(9b)을 채우는 제 2 전극 배선(11)을 형성한다. 즉 티탄막으로 된 하층막(1Oa, 11a)과, 알루미늄 합금막으로 된 상층막(10b, 11b)으로 이루어지는 제 1, 제 2 전극 배선(10, 11)이 형성된다.
또 이 용량 소자가 집적회로 내에 형성되어 있는 경우에는 제 1 전극 배선(10) 및 제 2 전극 배선(11)은 집적회로의 배선층의 일부를 구성하고 있고, 배선층과 같은 프로세스로 형성된다.
본 실시예에 의해서도 상부 전극(7)이 용량 절연막(3)에 접촉하는 제 1 부분막(7a)과 용량 절연막(3)에 접촉하지 않는 제 2 부분막(7b)으로 구성되고, 제 2 전극 배선(11)이 제 2 부분막(7b) 중 평면적으로 보아 용량 절연막(3)과 오버랩하지 않는 영역에 접촉하고 있기 때문에, 상기 제 1 실시예와 같은 작용에 의해 티탄과 강유전체의 반응에 기인하는 용량 절연막(3)의 성능의 열화를 확실하게 방지할 수 있다.
또한 본 실시예에서는 용량 절연막(3) 및 하부 전극(2)의 측면 상에 절연체 측벽(12)이 형성되어 있기 때문에, 상부 전극(7)이 용량 절연막(3) 상에서 절연체 측벽(12) 상을 지나 기판(1) 상에 연장되도록 매끄럽게 형성되어 있으므로 용량 절연막(3) 및 하부 전극(2)의 단부에서의 양자간의 단선을 방지할 수 있다.
본 실시예에서도 상기 하부 전극(2), 상부 전극(7), 용량 절연막(3) 및 층간 절연막(8)을 구성하는 재료는 상기 제 1 실시예와 같이 각종 재료를 사용할 수 있다.
상기 절연체 측벽은 실리콘 산화막, 붕소 및 인을 함유하는 실리콘 산화막 및 인을 함유하는 실리콘 산화막 중 어느 하나로 구성하는 것이 바람직하다. 이에 따라 용량 절연막 및 하부 전극으로 구성되는 단차부를 매끄럽게 채울 수 있다.
( 제 3 실시예 )
다음으로 도 7 및 도 8은 제 3 실시예에서의 용량 소자의 주요부를 발췌하여 도시한 단면도 및 평면도이다. 단, 도 8에서는 층간 절연막 및 전극 배선이 없는 것으로 취급하고 있다. 기판(1)(실리콘 기판 등) 상에 하부 전극(2)이 형성되어 있고, 그 하부 전극(2) 상에 용량 절연막(3)이 형성되어 있다. 용량 절연막(3)에는 하부 전극(2)에 도달하는 제 1 개구(4)가 형성되어 있다. 또한 용량 절연막(3) 상에는 피복용 절연막(5)이 형성되어 있고, 이 피복용 절연막(5)에는 용량 절연막(3)에 도달하는 제 2 개구(6)(용량값 규정용 개구)가 형성되어 있다. 그리고 이 제 2 개구(6) 내를 채운 상부 전극(7)의 제 1 부분막(7a)이 형성되어 있다. 상기 하부 전극(2)과, 용량 절연막(3)과, 제 2 개구(6) 내의 제 1 부분막(7a)에 의해 MIM형 용량 소자가 구성되어 있다.
또한 상기 피복용 절연막(5) 상에는 상기 제 2 개구(6) 내의 제 1 부분막(7a)에 연결되어 연장되고, 상기 용량 절연막(3)과 접촉하지 않는 영역에 형성된 상부 전극(7)의 제 2 부분막(7b)이 설치된다. 특히 본 실시예에서는 제 2 부분막(7b)은 용량 절연막(3)의 상방에 위치하는 영역, 즉 평면적으로 보아 용량 절연막과 오버랩하는 영역을 갖고 있다. 그리고 상기 제 1 부분막(7a) 및 제 2 부분막(7b) 상에는 기판 전체를 덮는 층간 절연막(8)이 형성되어 있고, 이 층간 절연막(8) 및 상기 제 1 개구(4) 내의 피복용 절연막(5)을 관통하여 하부 전극(2)에 도달하는 제 1 콘택트 홀(9a)과, 층간 절연막(8)을 관통하여 제 2 부분막(7b) 중 평면적으로 보아 용량 절연막(3)과 오버랩하는 영역에 도달하는 제 2 콘택트 홀(9b)이 형성되어 있다. 또한 제 1 콘택트 홀(9a) 내부 및 그 주위의 층간 절연막(8) 상에는 제 1 전극 배선(10)이 설치되고, 제 2 콘택트 홀(9b) 내부 및 그 주위의 층간 절연막(8) 상에는 제 2 전극 배선(11)이 설치된다. 상기 제 1, 제 2 전극 배선(10, 11)은 각각 티탄으로 된 하층막(10a, 11a)과, 알루미늄 합금막으로 된 상층막(1Ob, 11b)에 의해 2층의 적층막으로 구성되어 있다.
따라서 본 실시예의 용량 소자에 있어서는 제 2 전극 배선(11)은 상부 전극(7)의 제 2 부분막(7b) 중 평면적으로 보아 용량 절연막과 오버랩하는 영역에 접속되어 있게 된다. 그리고 본 실시예에서의 피복용 절연막(5)은 용량 소자의 용량을 규정하는 용량값 규정용 절연막으로서 기능하는 것과 함께 상부 전극(7)의 제 2 부분막(7b)의 하부부설 절연막으로서도 기능한다.
본 실시예에 의해서도 상부 전극(7)이 용량 절연막(3)에 접촉하는 제 1 부분막(7a)과 용량 절연막(3)에 접촉하지 않는 제 2 부분막(7b)에 의해 구성되어 있기 때문에, 상기 제 1 실시예와 같은 작용에 의해 티탄과 강유전체의 반응에 기인하는 용량 절연막(3)의 성능의 열화를 방지할 수 있다.
또 본 실시예에서는 제 2 전극 배선(11)이 제 2 부분막(7b) 중 평면적으로 보아 용량 절연막(3)과 오버랩하는 영역에 접촉하고 있기 때문에, 용량 절연막(3)의 상방의 공간을 효율적으로 활용하여 상부 전극(7)에 제 2 전극 배선(11)과의 콘택트부를 설치할 수 있고, 용량 소자의 미세화를 도모할 수 있다.
( 그 밖의 실시예 )
상기 각 실시예에서는 하부 전극을 백금막 등으로 구성한다고 하였으나 본 발명은 이러한 실시예에 한정되는 것은 아니며, 하부 전극을 폴리실리콘막이나 알루미늄 합금막 등으로 구성하여도 된다. 또한 상기 각 실시예에서는 하부 전극의 바로 아래 영역을 비도전성 영역(반도체 기판)으로 하였지만, 본 발명은 이러한 실시예에 한정되는 것은 아니며, 불순물이 확산된 반도체 기판의 소스· 드레인 영역 등이어도 된다. 예를 들면 스택형 DRAM의 메모리 셀 트랜지스터에 배치되는 스토리지 노드를 본 발명의 용량 소자의 하부 전극으로 하고, 셀 플레이트를 상부 전극이라고 하면 본 발명의 용량 소자를 스택형 DRAM의 기억 용량부로서 사용할 수 있다. 또 그 경우 스토리지 노드가 반도체 기판 내의 소스 영역 상에 형성된다.
또한 용량 소자를 MIS 커패시터 구조로 하는 것도 가능하고, 그 경우에 하부 전극은 반도체 기판 중의 고농도 불순물 확산영역이어도 된다.
또한 도 1이나 도 7에 도시된 바와 같이 상기 제 1, 제 3 실시예의 용량 소자에서의 용량값 규정용 개구(제 2 개구(6))를 갖는 구조에 있어서, 용량 절연막(3) 및 하부 전극(2)의 외주부의 측면 상에 절연체 측벽을 형성하는 구조로 해도 된다. 그 경우 피복용 절연막(5)의 제 2 개구(6)의 내주부의 측면상에도 절연체 측벽이 형성되기 때문에, 여기의 단차부에서의 상부 전극(7)의 단차 절단 등을 방지할 수 있는 이점이 있다.
본 발명의 용량 소자에 의하면, 상부 전극을 용량 절연막에 접촉하는 제 1 부분막과 용량 절연막에 접촉하지 않는 제 2 부분막으로 구성하고, 전극 배선을 제 2 부분막에 접촉시키도록 하였기 때문에, 전극 배선을 구성하는 재료가 제 2 부분막으로부터 상부 전극 내의 결정입계를 통해 제 1 부분막까지 확산하여 용량 절연막에 침입하는 것을 방지함으로써 전극 배선을 구성하는 재료와의 반응에 기인하는 용량 절연막의 특성 열화를 방지할 수 있다.
이 용량 소자의 구조는 본 발명의 제 1 또는 제 2 용량 소자의 제조방법에 의해 용이하게 실현될 수 있다.
상술한 본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 당업자라면 첨부된 특허청구의 범위에 개시된 본 발명의 사상과 범위를 통해 각종 수정, 변경, 대체 및 부가가 가능할 것이다.
Claims (20)
- 기판과,상기 기판 상에 형성된 도체막으로 이루어지는 하부 전극과,상기 하부 전극 상에 형성된 용량 절연막과,금속재료에 의해 구성되고, 상기 용량 절연막의 상면에 접촉하는 제 1 부분막과 상기 용량 절연막에 접촉하지 않는 제 2 부분막을 갖는 상부 전극과,적어도 상기 상부 전극을 덮는 층간 절연막과,상기 층간 절연막을 관통하여 상기 상부 전극 중 상기 제 2 부분막에 도달하는 콘택트 홀과,적어도 상기 콘택트 홀을 채워 상기 상부 전극에 접속되는 전극 배선을 구비하는 것을 특징으로 하는 용량 소자.
- 제 1항에 있어서,상기 상부 전극의 상기 제 2 부분막은 평면적으로 보아 상기 용량 절연막과는 오버랩하지 않는 영역을 갖고 있고,상기 전극 배선은 상기 제 2 부분막 중 상기 용량 절연막과 오버랩하지 않는 영역에서 상기 상부 전극에 접속되어 있는 것을 특징으로 하는 용량 소자.
- 제 1항에 있어서,상기 상부 전극은 상기 용량 절연막의 일부에만 접촉하도록 형성되어 있고,상기 용량 절연막 중 상기 상부 전극과 접촉하지 않는 영역의 적어도 일부를 덮는 하부부설 절연막을 추가로 구비하고,상기 상부 전극 중 상기 제 2 부분막은 상기 하부부설 절연막 상에서 평면적으로 보아 상기 용량 절연막과 오버랩하는 영역을 갖고 있고,상기 전극 배선은 상기 제 2 부분막 중 평면적으로 보아 상기 용량 절연막과 오버랩하는 영역에서 상기 상부 전극에 접속되어 있는 것을 특징으로 하는 용량 소자.
- 제 1항 또는 제 2항에 있어서,상기 용량 절연막은 상기 하부 전극과 거의 같은 외주형상을 갖도록 형성되어 있고,상기 용량 절연막 및 상기 하부 전극의 외주부의 측면상에 형성된 절연체 측벽을 추가로 구비하는 것을 특징으로 하는 용량 소자.
- 제 1항 내지 제 3항 중 어느 한 항에 있어서,상기 용량 절연막의 외주를 따르는 영역을 덮는 용량값 규정용 절연막과,상기 용량값 규정용 절연막 중 상기 용량 절연막의 외주를 따르는 영역을 제외하는 주영역의 상방에 위치하는 영역에 형성된 용량값 규정용 개구를 추가로 구비하고,상기 상부 전극의 상기 제 1 부분막은 상기 용량값 규정용 개구 내에 형성되어 있는 것을 특징으로 하는 용량 소자.
- 제 1항 내지 제 3항 중 어느 한 항에 있어서,상기 상부 전극을 구성하는 금속재료는 백금, 이리듐, 팔라듐 및 루테늄 중 적어도 어느 하나를 포함하는 것을 특징으로 하는 용량 소자.
- 제 1항 내지 제 3항 중 어느 한 항에 있어서,상기 상부 전극은 백금막, 이리듐막, 팔라듐막 및 루테늄막 중 적어도 어느 2개의 막을 적층하여 구성되는 것을 특징으로 하는 용량 소자.
- 제 1항 내지 제 3항 중 어느 한 항에 있어서,상기 상부 전극은 기초면에 수직인 기둥형상의 결정구조를 갖는 것을 특징으로 하는 용량 소자.
- 제 1항 내지 제 3항 중 어느 한 항에 있어서,상기 용량 절연막은,스트론튬, 비스무트 및 탄탈 중 어느 하나를 주성분으로 하는 제 1 산화물과,납, 지르콘 및 티탄 중 어느 하나를 주성분으로 하는 제 2 산화물과,상기 제 1 및 제 2 산화물의 복합물 중 어느 하나로 구성되는 것을 특징으로 하는 용량 소자.
- 기판 상에 도체막 및 유전체막을 차례로 형성하는 제 1 공정과,상기 도체막 및 상기 유전체막을 패터닝하여 하부 전극 및 용량 절연막을 형성하는 제 2 공정과,기판 상에 상부 전극용 금속막을 형성하는 제 3 공정과,상기 상부 전극용 금속막을 패터닝하여 상기 용량 절연막의 상면에 접촉하는 제 1 부분막과, 상기 용량 절연막에 접촉하지 않는 제 2 부분막을 갖는 상부 전극을 형성하는 제 4 공정과,기판 상에 층간 절연막을 형성하는 제 5 공정과,상기 층간 절연막을 관통하여 상기 상부 전극의 제 2 부분막에 도달하는 콘택트 홀을 형성하는 제 6 공정과,기판 상에 배선용 금속막을 퇴적한 후 이것을 패터닝하여 상기 콘택트 홀을 채워 상기 상부 전극의 상기 제 2 부분막에 접속되는 전극 배선을 형성하는 제 7 공정을 구비하는 것을 특징으로 하는 용량 소자의 제조방법.
- 제 10항에 있어서,상기 제 2 공정에서는 상기 도체막 및 상기 유전체막을 공통의 마스크 부재를 이용하여 에칭하여 거의 같은 외주형상을 갖는 하부 전극 및 용량 절연막을 형성하고,기판 상에 측벽용 절연막을 퇴적한 후 이방성 에칭을 하여 상기 용량 절연막 및 하부 전극의 외주부의 단면상에 절연체 측벽을 형성하는 공정을 추가로 구비하고,상기 제 4 공정에서는 상기 상부 전극의 제 2 부분막을 상기 절연체 측벽의 위를 포함하는 상기 기판상의 영역에 형성하는 것을 특징으로 하는 용량 소자의 제조방법.
- 제 10항 또는 제 11항에 있어서,상기 상부 전극용 금속막을 형성하는 공정은 스퍼터링에 의해 행하여지는 것을 특징으로 하는 용량 소자의 제조방법.
- 기판 상에 도체막 및 유전체막을 차례로 형성하는 제 1 공정과,상기 도체막 및 상기 유전체막을 패터닝하여 하부 전극 및 용량 절연막을 형성하는 제 2 공정과,기판 상에 하부부설 절연막을 형성하는 제 3 공정과,상기 하부부설 절연막을 부분적으로 제거하여 상기 용량 절연막의 일부를 노출시키는 제 4 공정과,기판 상에 상부 전극용 금속막을 형성하는 제 5 공정과,상기 상부 전극용 금속막을 패터닝하여 상기 용량 절연막의 노출되어 있는 영역 상에서 상기 용량 절연막의 상면에 접촉하는 제 1 부분막과, 상기 하부부설 절연막 위에 있는 제 2 부분막을 갖는 상부 전극을 형성하는 제 6 공정과,기판 상에 층간 절연막을 형성하는 제 7 공정과,상기 층간 절연막을 관통하여 상기 상부 전극의 제 2 부분막에 도달하는 콘택트 홀을 형성하는 제 8 공정과,기판 상에 배선용 금속막을 퇴적한 후 이것을 패터닝하여 상기 콘택트 홀을 채워 상기 상부 전극의 상기 제 2 부분막에 접속되는 전극 배선을 형성하는 제 9 공정을 구비하는 것을 특징으로 하는 용량 소자의 제조방법.
- 제 13항에 있어서,상기 제 4 공정에서는 상기 하부부설 절연막 중 상기 용량 절연막의 외주부근의 영역을 제외하는 주영역의 상방에 위치하는 영역을 제거하여 용량 규정용 개구를 형성하고,상기 제 6 공정에서는 상기 상부 전극의 제 2 부분막을 상기 용량 규정용 개구 내에 형성하는 것을 특징으로 하는 용량 소자의 제조방법.
- 제 12항에 있어서,상기 제 6 공정에서는 상기 상부 전극의 제 2 부분막을 상기 기판 상의 상기 용량 절연막과 오버랩하지 않는 영역 상에 형성하는 것을 특징으로 하는 용량 소자의 제조방법.
- 제 13항에 있어서,상기 제 6 공정에서는 상기 상부 전극의 제 2 부분막을 상기 기판 상의 상기 용량 절연막과 오버랩하지 않는 영역 상에 형성하는 것을 특징으로 하는 용량 소자의 제조방법.
- 제 12항에 있어서,상기 제 6 공정에서는 상기 상부 전극의 제 2 부분막을 상기 하부부설 절연막 상에서 상기 용량 절연막과 오버랩하는 영역에 형성하는 것을 특징으로 하는 용량 소자의 제조방법.
- 제 13항에 있어서,상기 제 6 공정에서는 상기 상부 전극의 제 2 부분막을 상기 하부부설 절연막 상에서 상기 용량 절연막과 오버랩하는 영역에 형성하는 것을 특징으로 하는 용량 소자의 제조방법.
- 제 12항에 있어서,상기 상부 전극용 금속막을 형성하는 공정은 스퍼터링에 의해 행하여지는 것을 특징으로 하는 용량 소자의 제조방법.
- 제 13항에 있어서,상기 상부 전극용 금속막을 형성하는 공정은 스퍼터링에 의해 행하여지는 것을 특징으로 하는 용량 소자의 제조방법.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP???9-178133 | 1997-07-03 | ||
| JP17813397 | 1997-07-03 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990013575A KR19990013575A (ko) | 1999-02-25 |
| KR100383106B1 true KR100383106B1 (ko) | 2003-06-18 |
Family
ID=16043235
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-1998-0026768A KR100383106B1 (ko) | 1997-07-03 | 1998-07-03 | 용량 소자 및 그 제조방법 |
Country Status (4)
| Country | Link |
|---|---|
| US (3) | US6166424A (ko) |
| EP (1) | EP0889532A1 (ko) |
| KR (1) | KR100383106B1 (ko) |
| TW (1) | TW386289B (ko) |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW386289B (en) * | 1997-07-03 | 2000-04-01 | Matsushita Electronics Corp | Capacitance element and manufacturing thereof |
| TW460748B (en) * | 1998-05-26 | 2001-10-21 | Matsushita Electronics Corp | Capacitor and method for fabricating the same |
| KR100280288B1 (ko) * | 1999-02-04 | 2001-01-15 | 윤종용 | 반도체 집적회로의 커패시터 제조방법 |
| US6573584B1 (en) * | 1999-10-29 | 2003-06-03 | Kyocera Corporation | Thin film electronic device and circuit board mounting the same |
| EP1170797A3 (en) * | 2000-07-04 | 2005-05-25 | Alps Electric Co., Ltd. | Thin-film capacitor element and electronic circuit board on which thin-film capacitor element is formed |
| JP2005142453A (ja) * | 2003-11-10 | 2005-06-02 | Seiko Epson Corp | 半導体装置の製造方法及び半導体装置 |
| JP4928748B2 (ja) * | 2005-06-27 | 2012-05-09 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| JP2007142109A (ja) * | 2005-11-17 | 2007-06-07 | Tdk Corp | 電子部品 |
| JP2007189199A (ja) * | 2005-12-12 | 2007-07-26 | Tdk Corp | キャパシタおよびその製造方法 |
| JP4518013B2 (ja) * | 2005-12-14 | 2010-08-04 | Ｔｄｋ株式会社 | 電子部品 |
| KR100759215B1 (ko) * | 2005-12-21 | 2007-09-14 | 동부일렉트로닉스 주식회사 | 반도체소자의 커패시터 및 그 제조방법 |
| JP2007300002A (ja) * | 2006-05-01 | 2007-11-15 | Tdk Corp | 電子部品 |
| JP2008034626A (ja) * | 2006-07-28 | 2008-02-14 | Tdk Corp | 電子部品及びその製造方法 |
| JP5300238B2 (ja) * | 2006-12-19 | 2013-09-25 | パナソニック株式会社 | 窒化物半導体装置 |
| JP2008282903A (ja) * | 2007-05-09 | 2008-11-20 | Nec Electronics Corp | 半導体装置およびその製造方法 |
| US8446706B1 (en) * | 2007-10-10 | 2013-05-21 | Kovio, Inc. | High precision capacitors |
| US8536676B2 (en) * | 2007-12-19 | 2013-09-17 | Lockheed Martin Corporation | Corona prevention in high power MMICs |
| JP5234521B2 (ja) * | 2009-08-21 | 2013-07-10 | Ｔｄｋ株式会社 | 電子部品及びその製造方法 |
| US9564270B2 (en) | 2013-12-27 | 2017-02-07 | Tdk Corporation | Thin film capacitor |
| JP6446877B2 (ja) | 2014-07-16 | 2019-01-09 | Tdk株式会社 | 薄膜キャパシタ |
| JP6365216B2 (ja) | 2014-10-15 | 2018-08-01 | Tdk株式会社 | 薄膜キャパシタ |
| JP6641872B2 (ja) | 2015-10-15 | 2020-02-05 | Tdk株式会社 | 電子デバイスシート |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4481684A (en) * | 1982-04-09 | 1984-11-13 | Warren Hauck | Single sleeper furniture having flexible support frame |
| JPS6338248A (ja) * | 1986-08-04 | 1988-02-18 | Hitachi Ltd | 半導体装置およびその製造方法 |
| JPH02187061A (ja) * | 1989-01-13 | 1990-07-23 | Fujitsu Ltd | 半導体装置およびその製造方法 |
| US5036020A (en) * | 1990-08-31 | 1991-07-30 | Texas Instrument Incorporated | Method of fabricating microelectronic device incorporating capacitor having lowered topographical profile |
| JPH05129522A (ja) * | 1991-10-30 | 1993-05-25 | Seikosha Co Ltd | 半導体装置 |
| JP2884917B2 (ja) * | 1992-06-08 | 1999-04-19 | 日本電気株式会社 | 薄膜キャパシタおよび集積回路 |
| DE69317940T2 (de) * | 1992-06-12 | 1998-11-26 | Matsushita Electronics Corp., Takatsuki, Osaka | Halbleiterbauelement mit Kondensator |
| JPH0661424A (ja) * | 1992-08-12 | 1994-03-04 | Oki Electric Ind Co Ltd | 半導体装置の容量部の構造 |
| JPH0794600A (ja) * | 1993-06-29 | 1995-04-07 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| US5563762A (en) * | 1994-11-28 | 1996-10-08 | Northern Telecom Limited | Capacitor for an integrated circuit and method of formation thereof, and a method of adding on-chip capacitors to an integrated circuit |
| TW386289B (en) * | 1997-07-03 | 2000-04-01 | Matsushita Electronics Corp | Capacitance element and manufacturing thereof |
-
1998
- 1998-06-30 TW TW087110574A patent/TW386289B/zh not_active IP Right Cessation
- 1998-07-02 EP EP98112285A patent/EP0889532A1/en not_active Withdrawn
- 1998-07-02 US US09/109,032 patent/US6166424A/en not_active Expired - Fee Related
- 1998-07-03 KR KR10-1998-0026768A patent/KR100383106B1/ko not_active IP Right Cessation
-
2000
- 2000-10-13 US US09/689,840 patent/US6562677B1/en not_active Expired - Lifetime
-
2003
- 2003-03-20 US US10/391,617 patent/US6818498B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP0889532A1 (en) | 1999-01-07 |
| US20030181017A1 (en) | 2003-09-25 |
| US6166424A (en) | 2000-12-26 |
| US6562677B1 (en) | 2003-05-13 |
| US6818498B2 (en) | 2004-11-16 |
| TW386289B (en) | 2000-04-01 |
| KR19990013575A (ko) | 1999-02-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100383106B1 (ko) | 용량 소자 및 그 제조방법 | |
| US5699291A (en) | Semiconductor memory device and manufacturing method thereof | |
| KR100554321B1 (ko) | 반도체 장치 | |
| KR920005702B1 (ko) | 다아나믹 반도체 메모리용 트랜지스터-버랙터장치 및 그 제조방법 | |
| JP3759859B2 (ja) | 半導体装置およびその製造方法 | |
| KR100203538B1 (ko) | 반도체 메모리장치 및 그 제조방법 | |
| US6753566B2 (en) | Semiconductor device with an oxygen diffusion barrier layer formed from a composite nitride | |
| KR100870361B1 (ko) | 강유전체 메모리 및 그 제조방법 | |
| KR100306202B1 (ko) | 반도체장치 및 그의 제조방법 | |
| US20020013026A1 (en) | Semiconductor device and method for manufacturing the same | |
| US20050045990A1 (en) | Semiconductor device and method for fabricating the same | |
| JP2000077622A (ja) | 半導体記憶装置及びその製造方法 | |
| JP4280006B2 (ja) | 半導体装置 | |
| JP3193973B2 (ja) | 容量素子およびその製造方法 | |
| JPH1187645A (ja) | 半導体装置およびその製造方法 | |
| US7531862B2 (en) | Semiconductor device having ferroelectric substance capacitor | |
| JP3396144B2 (ja) | 半導体記憶装置およびその製造方法 | |
| JPH09275193A (ja) | 半導体記憶装置及びその製造方法 | |
| JP2002190580A (ja) | 半導体装置およびその製造方法 | |
| US20020135006A1 (en) | Semiconductor device and method of manufacturing the same | |
| KR20040025535A (ko) | 반도체 장치 | |
| US20010045591A1 (en) | Semiconductor device and method of manufacturing the same | |
| JP2753092B2 (ja) | 半導体記憶装置の製造方法 | |
| JP2006253194A (ja) | 半導体装置およびその製造方法 | |
| KR100237130B1 (ko) | 반도체 기억 장치 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090410 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |