JP2007300002A - 電子部品 - Google Patents

電子部品 Download PDF

Info

Publication number
JP2007300002A
JP2007300002A JP2006127842A JP2006127842A JP2007300002A JP 2007300002 A JP2007300002 A JP 2007300002A JP 2006127842 A JP2006127842 A JP 2006127842A JP 2006127842 A JP2006127842 A JP 2006127842A JP 2007300002 A JP2007300002 A JP 2007300002A
Authority
JP
Japan
Prior art keywords
conductor
electronic component
insulating film
film
capacitor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006127842A
Other languages
English (en)
Inventor
Hajime Kuwajima
一 桑島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2006127842A priority Critical patent/JP2007300002A/ja
Priority to US11/790,232 priority patent/US7973246B2/en
Priority to TW096115033A priority patent/TWI430302B/zh
Priority to CN200710102992.9A priority patent/CN101067985B/zh
Publication of JP2007300002A publication Critical patent/JP2007300002A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/252—Terminals the terminals being coated on the capacitive element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/01—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate comprising only passive thin-film or thick-film elements formed on a common insulating substrate
    • H01L27/016—Thin-film circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Ceramic Capacitors (AREA)

Abstract

【課題】本発明は、コンデンサ素子の容量値を高精度に得ることができる電子部品を提供することを目的とする。
【解決手段】電子部品１は、基板５１の平坦化層５２上に形成された下部導体（第１導体）２１と、下部導体２１上に形成された誘電体膜３１と、誘電体膜３１上に形成されて下部導体２１より薄い上部導体（第２導体）２３とを有している。コンデンサ素子（容量素子）１１が、下部導体２１と誘電体膜３１と上部導体２３とで構成されている。
【選択図】図１

Description

本発明は、コンデンサ素子を有する電子部品に関する。
パーソナルコンピュータや携帯電話機等の電子機器の内部回路には、表面実装型の多種類の電子部品が実装されている。表面実装型の電子部品として、薄膜形成技術を用いて形成された薄膜型の電子部品が知られている。
薄膜型の電子部品には、薄膜コンデンサ、薄膜インダクタ、薄膜ＬＣ複合部品、薄膜集中定数デバイス、薄膜分布定数デバイス及び薄膜積層型複合部品等がある。また、コンデンサを有する複合部品には、低域通過フィルタ（Ｌｏｗ Ｐａｓｓ Ｆｉｌｔｅｒ；ＬＰＦ）、高域通過フィルタ（Ｈｉｇｈ Ｐａｓｓ Ｆｉｌｔｅｒ；ＨＰＦ）、所定の周波数範囲の信号だけを通過させ、それ以外の周波数範囲の信号を減衰させる帯域通過フィルタ（Ｂａｎｄ Ｐａｓｓ Ｆｉｌｔｅｒ；ＢＰＦ）、所定の周波数範囲の信号を除去するトラップフィルタ（Ｔｒａｐ Ｆｉｌｔｅｒ）等がある。また、それらを組み合わせた電子部品として、ダイプレクサ（Ｄｉｐｌｅｘｅｒ）、デュプレクサ、アンテナスイッチモジュール及びＲＦモジュール等がある。
周波数５００ＭＨｚ以上、特にマイクロ波の周波数帯（ＧＨｚ帯）の高周波用途の電子部品では、小型化、低背化及び低価格化を実現することが求められている。コンデンサ素子を有する薄膜型の電子部品に関して、コンデンサ素子の電極面積及び誘電体膜の積層数の低減は、電子部品の小型化、低背化、高周波化及び低価格化に与える影響が大きい。高周波用途のコンデンサ素子では、高誘電率材料の誘電体膜を用いたり、誘電体膜の膜厚を薄くしたりしてコンデンサ素子の電極面積の低減を図り、小型化、低背化、高容量化及び低価格化が図られている。さらに、誘電体膜を多層化したりしてコンデンサ素子の高容量化が図られている。
図３５は従来の薄膜型のコンデンサ素子４１１の概略構成を示している。図３５（ａ）は、コンデンサ素子４１１の平面図であり、図３５（ｂ）は、図３５（ａ）のＡ−Ａ線で切断した断面を示す図である。図３５（ａ）及び図３５（ｂ）に示すように、コンデンサ素子４１１は、基板５１上に形成された下部導体４２１と、下部導体４２１上に形成された誘電体膜４３１と、誘電体膜４３１上に形成された上部導体４２３とを有している。下部導体４２１及び上部導体４２３の一部はコンデンサ素子４１１の電極として機能する。
コンデンサ素子４１１の容量値は、上部導体４２３及び下部導体４２１の対向する面積（電極面積）並びに誘電体膜４３１の膜厚ｄ及び誘電率によって規定されている。コンデンサ素子４１１の容量値を規定するための一要因である電極面積は、下部導体４２１と上部導体４２３とで挟まれた誘電体膜４３１の面積ｌ１×ｌ２で規定される。
誘電体膜４３１は下部導体４２１上面とその端部とを覆っているが、誘電体膜４３１の膜厚は下部導体４２１の上面（図３５（ｂ）中、膜厚ｄ）よりも下部導体４２１の端部（図３５（ｂ）中、膜厚ｆ）の方が薄くなり易い。誘電体膜４３１を薄膜化すると、下部導体４２１端部では誘電体膜４３１は下部導体４２１上に形成されないこともある。このため、下部導体４２１端部において下部導体４２１と上部導体４２３との絶縁性が十分に得られなくなり、短絡不良が発生し易くなる。これによりコンデンサ素子４１１の耐電圧の破壊限界が低下し、製品間の耐電力の品質安定性を欠くという問題が生じる。短絡不良や耐電圧の破壊限界の低下は、誘電体膜４３１の膜厚ｄが下部導体４２１及び上部導体４２３の厚さに比べて薄い場合や、下部導体４２１の端部形状が逆テーパである場合に発生し易い。
そのため、コンデンサ素子４１１では、誘電体膜４３１に絶縁性の高い材料を用いたり、誘電体膜４３１の膜厚ｄを厚くしたりして、絶縁耐圧の向上が図られている。しかしながら、誘電体膜４３１の膜厚ｄを厚くすると、高容量を得るためにコンデンサ素子４１１の電極面積ｌ１×ｌ２を増大させる必要があり、コンデンサ素子４１１を有する電子部品の小型化が困難になるという別の問題がある。
また、コンデンサ素子４１１の容量値の精度は、下部導体４２１と上部導体４２３との相対位置精度、下部導体４２１又は上部導体４２３の形状精度、誘電体膜４３１の膜厚及び誘電率の精度並びに下部導体４２１及び上部導体４２３の表面粗さ等に影響される。
しかしながら、コンデンサ素子４１１は、小型にすると下部導体４２１と上部導体４２３との相対位置精度が低下し、容量値を高精度に得ることができないという問題がある。さらに、等価直列抵抗（Ｅｑｕｉｖａｌｅｎｔ Ｓｅｒｉｅｓ Ｒｅｓｉｓｔａｎｃｅ；ＥＳＲ）や寄生インダクタンスを配慮する為に下部導体４２１の設定膜厚が厚い場合や、下部導体４２１の配線長が長い場合などは、下部導体４２１端部と上部導体４２３との間に形成される容量の容量値が大きくなり、下部導体４２１端部を覆っている誘電体膜４３１の膜厚ｆのばらつきが所望の容量値に悪影響を与える。
また、コンデンサを有する電子部品では、コンデンサ素子４１１の導体から端子までの距離やコンデンサ素子４１１とコンデンサ素子４１１に隣接する回路素子とを接続する引き出し導体を短くできるように回路配置を調整して、寄生インダクタンスや浮遊容量の低減が図られている。
しかし、引き出し導体の一部は誘電体膜４３１と接触しているため、下部導体４２１及び上部導体４２３の形成位置ずれが生じると、コンデンサ素子４１１の容量値は設計値と異なってしまう。コンデンサの容量値の設計値からのずれを低減するために、例えば引き出し導体の幅が細く形成されている。ところが、引き出し導体の幅を細くすると、寄生インダクタンスが増加するので、電子部品の高周波特性が劣化したり、伝送損失が大きくなったりするという不具合が生じる。
図３６は、特許文献１に開示された薄膜キャパシタ素子１０１１の断面を示している。図３６に示すように、薄膜キャパシタ素子１０１１は、基板５１上に下部電極１０２１と誘電体層１０３１が順次積層されると共に、この誘電体層１０３１の周縁部が開口１０３３ａを有する絶縁体層１０３３によって覆われており、この絶縁体層１０３３上に形成された上部電極１０２３が前記開口１０３３ａ内で前記誘電体層１０３１に積層されている。このように構成すると、下部電極１０２１と上部電極１０２３間が誘電体層１０３１の周縁部を覆う絶縁体層１０３３によって確実に絶縁されるため、誘電体層１０３１のカバレッジ不良に起因するブレイクダウン電圧の低下やバラツキを確実に防止することができ、また、絶縁体層１０３３の開口によってキャパシタの容量値が規定されるため、下部電極１０２１と上部電極１０２３の大きさや位置合わせ精度に拘らず、容量値のバラツキを低減することができる。
しかしながら、特許文献１に開示された薄膜キャパシタ素子１０１１では、上部電極１０２３が下部電極１０２１の同層にも形成されて絶縁体層１０３３を介して対向しているため、下部電極１０２１側部及び上部電極１０２３間に寄生容量（浮遊容量）が発生する。薄膜キャパシタ素子１０１１を小型化するほど、絶縁体層１０３３は薄くなるので薄膜キャパシタ素子１０１１の容量値に対する寄生容量の割合が大きくなる。また、絶縁体層１０３３は基板５１面に対して突出した形状であるため、薄膜キャパシタ素子１０１１を積層構造にするのが困難である。さらに、インダクタ素子等の回路素子を薄膜キャパシタ素子１０１１の近くに形成できず、複数の回路素子を有する複合部品の小型化を図るのが困難である。
上述の問題を解決するコンデンサ素子が本発明者らによって提案されている（特願２００５−３３３１０８）。図３７は本発明者らによって提案されたコンデンサ素子６１１の断面を示している。コンデンサ素子６１１は、基板５１上に形成された下部導体２１と、基板５１及び下部導体２１を覆って形成された誘電体膜３１と、誘電体膜３１上に形成された絶縁膜３３と、下部導体２１上の絶縁膜３３を開口した開口部３３ｂに形成され、下部導体２１と誘電体膜３１とでコンデンサ素子６１１を構成する上部導体６２３とを有している。開口部３３ｂは、基板５１を基板面法線方向に見て、例えば一辺の長さがｌの正方形の形状を有している。上部導体６２３は、開口部３３ｂ内に形成された柱状導体部と、上部導体６２３とインダクタ素子等の他の回路素子又は外部電極等（不図示）とを接続するために絶縁膜３３上に形成された引き出し導体部とを有している。
上部導体６２３は、開口部３３ｂから絶縁膜３３上に延在し、下部導体２１の同層には形成されていない。このため、下部導体２１の端部で誘電体膜３１の膜厚が薄くなったり形成されなかったりしても、下部導体２１と上部導体６２３とは短絡しない。従って、コンデンサ素子６１１の耐電圧の破壊限界値及び絶縁性が改善されて、製造されたコンデンサ素子６１１を有する電子部品の品質ばらつきが抑制される。
また、コンデンサ素子６１１では、開口部３３ｂの面積（開口径）ｌ２によってコンデンサ素子６１１の電極面積が規定されるので、上部導体６２３の形成位置がずれても容量値はずれない。従って、コンデンサ素子６１１の容量値を高精度に得ることができる。また、絶縁膜３３を厚くすると、上部導体６２３及び下部導体２１の引き出し導体間に発生する寄生インダクタンス及び浮遊容量が低減されるので、コンデンサ素子１１の容量値の高精度化をさらに図ることができる。
また、下部導体２１と上部導体６２３との短絡を防止するために誘電体膜３１の膜厚を厚くする必要がないので、誘電体膜３１の膜厚を従来の膜厚（２〜３（μｍ））の１０分の１以下にすることができ、高容量のコンデンサ素子６１１が得られる。また、コンデンサ素子６１１の電極面積を小さくしても十分な容量が得られるので、コンデンサ素子６１１を有する電子部品の小型化が実現できる。
また、コンデンサ素子６１１は、特許文献１に開示された薄膜キャパシタ素子１０１１と異なり、下部導体２１の側面に上部導体６２３が対向配置されていない構造を有しているので、電子部品１が小型化しても下部導体２１側部及び上部導体６２３間等に発生する寄生容量はほとんど変わらない。また、絶縁膜３３を数μｍと厚くすることによって当該寄生容量を抑えることができる。
さらに、コンデンサ素子６１１は、特許文献１に開示された薄膜キャパシタ素子１０１１と異なり、基板面に対して突出した形状の絶縁体層１０３３が形成されておらず、基板５１のほぼ全面に絶縁膜３３が形成されているので、コンデンサ素子６１１を有する電子部品の高多層化が容易に行える。さらに、コンデンサ素子１１の周縁部に突起状の絶縁体層１０３３が形成されていないので、インダクタ素子など他の回路素子をコンデンサ素子１１の近傍に形成することができる。これにより、コンデンサ素子６１１を有する電子部品の小型化が実現できる。
しかしながら、コンデンサ素子６１１は、例えば開口部３３ｂの一辺の長さｌがｌ＝５（μｍ）など、さらに小型にすると電極面積を高精度に形成することができず、容量値を高精度に得ることができないという問題がある。
絶縁膜３３は、例えば感光性樹脂（フォトレジスト）で形成されている。絶縁膜３３の材料に感光性樹脂を用いた場合、絶縁膜３３を形成した後に、絶縁膜３３を露光、現像して開口部３３ｂを形成する。また、開口部３３ｂ形成後、絶縁膜３３にポストベークを行い、絶縁膜３３中の感光基及び有機溶媒を除去する。これにより、耐環境性に優れた絶縁膜３３を形成することができる。
ポストベークによって絶縁膜３３には硬化収縮が生じる。絶縁膜３３は硬化収縮によって収縮し、開口部３３ｂの面積は増加する。しかしながら、硬化収縮による開口部３３ｂの面積の増加は製品毎にばらつきがある。よって、開口部３３ｂ内に形成される上部導体６２３の面積にばらつきが生じる。一方、下部導体２１側部及び上部導体６２３間等に発生する寄生容量を抑えるために、絶縁膜３３を数μｍと厚くする必要がある。絶縁膜３３の硬化収縮量は、絶縁膜３３が厚いほど多くなる。また、コンデンサ素子６１１が小型になると、開口部３３ｂの面積が小さくなる。従って、コンデンサ素子６１１が小型になると、硬化収縮による開口部３３ｂの面積のばらつきが開口部３３ｂの面積の精度に大きく影響する。従って、コンデンサ素子６１１は、小型にすると電極面積を高精度に形成することができず、容量値を高精度に得ることができないという問題がある。
コンデンサ素子６１１の容量値の精度に影響を与える絶縁膜３３の形成材料の性質には、硬化収縮の他にも吸湿性及び加工性等がある。また、フォトリソグラフィ法、レーザー及びプラズマ等、開口部３３ｂの形成方法もコンデンサ素子６１１の容量値の精度に影響を与える。絶縁膜３３の形成材料として感光性ポリイミド、感光性エポキシ樹脂及び感光性ベンゾシクロブテン等を用いた場合にも同様の問題は生じる。
絶縁膜３３の形成材料として無機系の材料を用いることも可能である。無機材料を用いると、感光性樹脂を用いた場合に比べて開口部３３ｂの面積の精度が相対的に高精度になる。しかしながら、スパッタリング法等の気相法を用いて数μｍの厚さの無機絶縁膜を形成するためには多大な成膜時間が必要であり、開口部３３ｂを形成するためのエッチングも長時間かかってしまう。従って、絶縁膜３３の形成材料として無機材料を用いると、有機材料を用いた場合に比べてコンデンサ素子６１１を有する電子部品が高コスト化してしまうという別の問題がある。
上部導体６２３の柱状導体部をエッチング法（サブトラクティブ法）によって形成する方法もある。しかしながら、一般に、導体の形状精度は導体が厚く形成されるほど低下する。絶縁膜３３を数μｍと厚くする必要があるので、上部導体６２３の柱状導体部も厚く形成する必要がある。従って、上部導体６２３の柱状導体部をエッチング法によって形成した場合も、コンデンサ素子６１１は、小型にすると電極面積を高精度に形成することができず、容量値を高精度に得ることができないという問題がある。
また、図３７に示すように、開口部３３ｂ周囲の絶縁膜３３はテーパ形状を有している。図３７の図中円Ａで示す当該テーパ形状先端部分の絶縁膜３３は薄く、直下に形成された誘電体膜３１と共にコンデンサ素子６１１の誘電体膜として機能する。しかしながら、開口部３３ｂの面積だけではなく絶縁膜３３のテーパ形状にもばらつきがあるため、テーパ形状先端部分の膜厚及び開口部３３ｂの面積がばらついてしまう。従って、テーパ形状のばらつきもコンデンサ素子６１１の容量値に影響を与えてしまうという問題がある。
また、テーパ形状先端部分の絶縁膜３３は薄く、絶縁性をほとんど有していない。さらに、図３７の図中Ｂで示す下部導体２１端部上の誘電体膜３１は、一部が欠損している場合もあり得る。これにより、テーパ形状先端部分の絶縁膜３３及び誘電体膜３１欠損箇所間にリーク電流が流れてしまうこともあり得る。リーク電流が流れると絶縁膜３３が破壊され、コンデンサ素子６１１はコンデンサとしての機能を果たさなくなってしまうという問題がある。
図３８は、特許文献２に開示された薄膜キャパシタ８１１を示している。図３８に示すように、薄膜キャパシタ８１１は、絶縁基板８５１上に下部電極層８２１と誘電体層８３１と第１の上部電極層８２３と第２の上部電極層８２５とを順次形成して構成され、第１の上部電極層８２３の厚さをｔ１’とし、第２の上部電極層８２５の厚さをｔ２’とすると、０．００５（μｍ）≦ｔ１’≦１（μｍ）、２×ｔ１’≦ｔ２’≦１０（μｍ）である。
第１の上部電極層８２３は、上部電極層として誘電体層８３１との十分な密着性を得るための密着層として働くとともに、この層の寸法（面積）により薄膜キャパシタの容量値を決定するという役割を担う。そして、第２の上部電極層８２５は、薄膜キャパシタ８１１の上部電極の主導体として上部電極の導通抵抗の低抵抗化を行い、ワイヤボンディングやリボンボンディングあるいはハンダに対して良好なボンディング性やハンダ付性を有する。
薄膜キャパシタ８１１は、上部電極層を誘電体層８３１側の第１の上部電極層８２３とその上に形成した第２の上部電極層８２５との積層構造とし、第１の上部電極層８２３の厚さｔ１’を０．００５〜１（μｍ）と薄くするとともに第２の上部電極層８２５の厚さｔ２’を２×ｔ１’〜１０（μｍ）と厚くしたことから、第１の上部電極層８２３には従来のようなサイドエッチングが発生することがなくなるためその寸法のばらつきをなくすことができて対向電極面積を正確に制御することができ、それにより容量値のばらつきの発生をなくすことができる。また、第２の上部電極層８２５は十分な厚さを有するため上部電極層に必要とされる良好なワイヤボンド性や低い導通抵抗を有することができる。その結果、容量値のばらつきが極めて小さく、小型かつ高精度の薄膜キャパシタ８１１を提供できる。
第２の上部電極層８２５の形成方法としては、例えば誘電体層８３１まで形成した基板上に、第１の上部電極層８２３となるチタンやタンタル・ニッケル−クロム等の金属膜および第２の上部電極層８２５となる銅・金・アルミニウム等の金属膜を蒸着法やスパッタリング法等によりそれぞれ所定厚さで被着させる。
次に、第２の上部金属膜８２５となる金属膜の表面にフォトリソグラフィ技術でフォトレジストを第２の上部金属膜８２５に対応した所望のパターン形状に形成し、そのフォトレジストをマスクとして第２の上部金属膜８２５に対応したエッチング液（例えば銅に対しては過硫酸アンモニウム水溶液等）を用いてパターンエッチングを行ない、所定の形状・寸法の第２の上部電極層８２５を形成する。
しかしながら、特許文献２に開示された薄膜キャパシタ８１１は、インダクタ素子や抵抗素子等の他の回路素子と共に一体的に形成することができず、複合部品に適用することができないという問題がある。また、薄膜キャパシタ８１１は、第２の上部電極層８２５上に誘電体層８３１、第１の上部電極層８２３及び第２の上部電極層８２５を積層して、薄膜キャパシタ８１１を高多層化することが困難であるという問題がある。
また、薄膜キャパシタ８１１は、第２の上部金属膜８２５のパターンエッチングエッチング時に第１の上部電極層８２３もエッチングされてしまう可能性がある。このため、薄膜キャパシタ８１１は、第１の上部電極層８２３を所望の形状・寸法とすることができず、対向面積精度を高精度にできないという問題がある。
特開２００２−２５８５４号公報 特開平１０−１３５０７７号公報 特開２００２−３３５５９号公報 特開２００３−１７３６６号公報 特許第３１９３９７３号公報
本発明は、コンデンサ素子の容量値を高精度に得ることができる電子部品を提供することを目的とする。
上記目的は、基板上に形成された第１導体と、前記第１導体上に形成された誘電体膜と、前記誘電体膜上に形成されて前記第１導体より薄い第２導体とを有し、容量素子が前記第１導体と前記第２導体と前記誘電体膜とで構成されていることを特徴とする電子部品によって達成される。
上記本発明の電子部品であって、前記容量素子の電極面積は、前記第２導体の面積で規定されていることを特徴とする。
上記本発明の電子部品であって、前記第１導体の厚さをｔ１とし、前記第２導体の厚さをｔ２とし、前記第２導体の粒径をｘとすると、ｔ１＞ｔ２、ｘ≦ｔ２であることを特徴とする。
上記本発明の電子部品であって、前記第２導体の全表面は、平坦であることを特徴とする。
上記本発明の電子部品であって、前記第２導体上に形成された絶縁膜をさらに有することを特徴とする。
上記本発明の電子部品であって、前記第２導体上の前記絶縁膜の一部に前記第２導体表面が露出する開口部が形成されていることを特徴とする。
上記本発明の電子部品であって、前記開口部に形成され、前記第２導体より厚い第３導体をさらに有することを特徴とする。
上記本発明の電子部品であって、前記第３導体は、前記絶縁膜上に延在していることを特徴とする。
上記本発明の電子部品であって、前記第１導体及び前記第３導体は、別の層に形成されていることを特徴とする。
上記本発明の電子部品であって、前記絶縁膜の表面は、平坦であることを特徴とする。
上記本発明の電子部品であって、前記絶縁膜は、前記基板のほぼ全面に形成されていることを特徴とする。
上記本発明の電子部品であって、前記第１導体と同層に形成された第４導体と、前記第４導体と前記絶縁膜を介して対向配置された第５導体とをさらに有することを特徴とする。
上記本発明の電子部品であって、前記誘電体膜の膜厚は、前記絶縁膜の膜厚より薄いことを特徴とする。
上記本発明の電子部品であって、前記誘電体膜の誘電率は、前記絶縁膜の誘電率より高い又は同じであることを特徴とする。
上記本発明の電子部品であって、前記誘電体膜は、前記第１導体上にのみ形成されていることを特徴とする。
また、上記目的は、基板上に第１導体を形成し、前記第１導体上に誘電体膜を形成し、前記誘電体膜上に前記第１導体より薄い第２導体を形成し、容量素子が前記第１導体と前記第２導体と前記誘電体膜とで構成され、前記第２導体上に絶縁膜を形成し、前記絶縁膜に前記第２導体表面が露出する開口部を形成し、前記開口部に前記第２導体より厚い第３導体を形成することを特徴とする電子部品の製造方法によって達成される。
本発明によれば、コンデンサ素子の容量値を高精度に得ることができる電子部品を実現できる。
［第１の実施の形態］
本発明の第１の実施の形態による電子部品について図１乃至図１１を用いて説明する。まず、本実施の形態による電子部品１について図１を用いて説明する。図１（ａ）は、電子部品１の平面図であり、図１（ｂ）は、図１（ａ）のＡ−Ａ線で切断した断面図である。また、図１（ｃ）は、電子部品１の等価回路図である。図１（ａ）では、隠れ線を破線で示している。
図１（ａ）及び図１（ｂ）に示すように、電子部品１は、薄膜形成技術で形成されたコンデンサ素子（容量素子）１１及びコンデンサ素子１１と電気的に接続されたインダクタ素子１３を有し、全体として直方体形状の外形を有している。図１（ａ）において、横方向に延びる電子部品１の長辺の長さと同図中で縦方向に延びる短辺の長さとの比率は、ほぼ２：１になっている。図１（ｃ）に示すように、コンデンサ素子１１とインダクタ素子１３とは直列に接続されて、直列共振回路を構成している。
図１（ｂ）に示すように、本実施の形態による電子部品１では、基板として表面に平坦化層５２が形成された平滑な基板５１が用いられている。基板５１は例えばアルミナ（Ａｌ２Ｏ３）で形成されている。平坦化層５２はアルミナで形成され、平坦化層５２の表面は、ＣＭＰ（化学的機械的研磨）法により研磨されて平坦になっている。
電子部品１は、基板５１の平坦化層５２上に形成され、基板５１を基板面法線方向に見てスパイラル形状を有するコイル導体１２と、コイル導体１２の内周側の端部上の誘電体膜３１及び絶縁膜３３にそれぞれ開口されたビア開口部３１ａ、３３ａとを有している。
ビア開口部３１ａ、３３ａ及び絶縁膜３３上には、ビア開口部３１ａでコイル導体１２の内周側の端部と接触する導体６１が形成されている。インダクタ素子１３は、コイル導体１２と導体６１とで構成されている。コイル導体１２の外周側の端部は下部導体２１と電気的に接続されている。コイル導体１２と下部導体２１とは同層に一体的に形成されている。導体６１及び導体２５が電子部品１の通電用端子となる。
コイル導体１２は、基板５１の平坦化層５２上に形成されたチタン（Ｔｉ）／銅（Ｃｕ）又はクロム（Ｃｒ）／Ｃｕの下地導体１２ａと、下地導体１２ａ上に形成されたＣｕの導体１２ｂとによって構成されている。図１（ａ）に示すように、コイル導体１２は１巻きのコイルで形成されている。
コイル導体１２には導体６１が電気的に接続されている。導体６１は、ビア開口部３３ａから絶縁膜３３上に延在し、ビア開口部３３ａから電子部品１の短辺側の周縁部まで細長い長方形状に形成されている。導体６１は、コイル導体１２、誘電体膜３１及び絶縁膜３３上に形成されたＴｉ／Ｃｕの下地導体６１ａと、下地導体６１ａ上に形成されたＣｕの導体６１ｂとで構成されている。コイル導体１２と絶縁膜３３上に形成された導体６１とは絶縁膜３３を介して対向配置されている。
導体６１のビア部は誘電体膜３１及び絶縁膜３３に開口されたビア開口部３１ａ、３３ａに形成され、側部を誘電体膜３１及び絶縁膜３３に覆われている。従って、ビア部は確実な接続と絶縁性とを確保でき、ビア部の接続信頼性を高めることができる。これにより、電子部品１の信頼性は向上する。
また、図１（ｂ）に示すように、電子部品１は、基板５１の平坦化層５２上に形成された下部導体（第１導体）２１と、下部導体２１上に形成された誘電体膜３１と、誘電体膜３１上に形成されて下部導体２１より薄い上部導体（第２導体）２３とを有している。コンデンサ素子（容量素子）１１が、下部導体２１と誘電体膜３１と上部導体２３とで構成されている。
コンデンサ素子１１は、基板５１の平坦化層５２上に順次積層されて形成された下部導体２１、誘電体膜３１及び上部導体２３で構成されている。図１（ａ）に示すように、下部導体２１は、基板５１を基板面法線方向に見て、長方形の形状を有している。下部導体２１は、コイル導体１２と同時に同層に同材料で形成されている。
コイル導体１２及び下部導体２１は、上部導体２３に対して相対的に厚くなっている。これにより、コンデンサ素子１１の等価直列抵抗（Ｅｑｕｉｖａｌｅｎｔ Ｓｅｒｉｅｓ Ｒｅｓｉｓｔａｎｃｅ；ＥＳＲ）を低くして、伝送損失を少なくすることができる。コイル導体１２及び下部導体２１の所望の厚さは、電子部品１の所望とする周波数特性によって異なる。電子部品１を例えば２．４ＧＨｚ帯の帯域通過フィルタに用いる場合、コイル導体１２及び下部導体２１の厚さｔ１は、ｔ１≧５（μｍ）であることが好ましい。本実施の形態では、電子部品１は２．４ＧＨｚ帯の帯域通過フィルタであることから、この周波数帯以外ではノイズを除去する為に、高減衰特性が求められる。取扱う周波数帯によって導体の厚みの設定に配慮が必要となる。傾向として、取扱う周波数帯が高い領域の場合は、導体の設定厚みを薄くする事ができ、帯域通過フィルタとして必要な減衰特性を得る事ができる。この事から周波数の低い領域の減衰特性を配慮する為には、導体の設定厚みを厚くする必要がある。特に、２．４ＧＨｚよりも低い周波数域においては、携帯電話等のシステムの周波数帯が設定されており、これらの８００ＭＨｚ、９００ＭＨｚ、１５００ＭＨｚ、１７００ＭＨｚ域、１９００ＭＨｚ域、２１００ＭＨｚ域などの周波数帯に対する導体の厚み設定の考慮が重要である。また、製造上の厚さのばらつきを考慮して、コイル導体１２及び下部導体２１の厚さｔ１は例えばｔ１＝８（μｍ）になっている。
下部導体２１は、基板５１の平坦化層５２上に形成されたチタン（Ｔｉ）／銅（Ｃｕ）の下地導体２１ａと、下地導体２１ａ上に形成されたＣｕの導体２１ｂとで構成されている。下部導体２１はＣｕ等低抵抗の導体材料で形成されているので、コンデンサ素子１１のＥＳＲを低くすることができる。下部導体２１は、上部導体２３と誘電体膜３１を挟んで対向しコンデンサ素子１１の電極として機能する電極部と、当該電極部とコイル導体１２とを接続するために引き出された引き出し導体部とを有している。当該電極部は、下部導体２１のほぼ中央部を占め、図１（ａ）中破線で示す一辺の長さがｌの正方形状の領域である。引き出し導体部は電極部とコイル導体１２とで挟まれた長方形状の領域である。当該引き出し導体部は、幅広い配線形状を有し、相対的に短くなっている。これにより、コンデンサ素子１１のＥＳＲ及び等価直列インダクタンス（Ｅｑｕｉｖａｌｅｎｔ Ｓｅｒｉｅｓ Ｉｎｄｕｃｔａｎｃｅ；ＥＳＬ）を低くすることができる。
図１（ｂ）に示すように、コイル導体１２、下部導体２１及び基板５１の平坦化層５２上には誘電体膜３１が形成されている。誘電体膜３１は、ビア開口部３１ａを除いて基板５１のほぼ全面に形成され、コイル導体１２及び下部導体２１の上面及び側面のほぼ全面を覆っている。誘電体膜３１の膜厚ｄは例えば０．１（μｍ）であり、下部導体２１よりも薄く形成されている。誘電体膜３１の材料として、例えばアルミナ、窒化珪素（Ｓｉ４Ｎ３）、二酸化珪素（ＳｉＯ２）、酸化タンタル（Ｔａ２Ｏ５）又は窒化アルミニウム（ＡｌＮ）等が用いられる。誘電体膜３１の膜厚ｄは、均一になっている。
図１（ｂ）に示すように、下部導体２１の電極部上の誘電体膜３１上には上部導体２３が形成されている。上部導体２３は、図１（ａ）中破線で示す一辺の長さがｌの正方形状の領域である。長さｌは、例えば１００（μｍ）になっている。上部導体２３の形成位置精度は、フォトリソグラフィ工程における基板位置決め精度に依存する。図１（ａ）に示すように、基板５１の基板面をその法線方向に見て、上部導体２３は下部導体２１よりも形成位置精度分だけ内側に形成されている。これにより、上部導体２３の形成位置のばらつきによるコンデンサ素子１１の容量値への影響をなくすことができる。コンデンサ素子１１の電極面積は、上部導体２３の面積ｌ２で規定されている。コンデンサ素子１１の容量値は、上部導体２３の面積ｌ２、上部導体２３と下部導体２１とに挟まれた誘電体膜３１の膜厚ｄ及び誘電率とで規定される。上部導体２３の表面全面は平坦になっている。
上部導体２３は下部導体２１よりも薄く形成されている。一般に、導体の形状精度は導体が厚く形成されるほど低下する。上部導体２３は薄く形成されるので、形状精度のよい上部導体２３が得られる。これにより、下部導体２１と対向する上部導体２３の面積精度が高精度になり、コンデンサ素子１１の電極面積を高精度に形成することができる。
また、上部導体２３は、スパッタリング法や蒸着法など真空成膜装置を用いた成膜方法により形成される。これにより、厚さ分布が均一であり粒径が小さい上部導体２３を形成することができるので、上部導体２３を所望の形状にパターニングする際にサイドエッチングが生じても当該サイドエッチングのエッチング量を小さくすることができる。よって、サイドエッチングが上部導体２３の形状精度に与える影響を小さくでき、上部導体２３の形状精度をより高精度にすることができる。従って、上部導体２３の面積精度がより高精度になり、コンデンサ素子１１の電極面積をより高精度に形成することができる。
上部導体２３の厚さｔ２は、上部導体２３の粒径をｘ（ｘ＜１（μｍ））とすると、ｘ≦ｔ２であることが好ましい。上部導体２３の厚さｔ２を当該範囲内とすることにより、形状精度のよい上部導体２３が得られる。上部導体２３の粒径ｘは成膜方法によって異なる。例えば、スパッタリング法により上部導体２３を成膜する場合、上部導体２３の粒径ｘは約３〜５（ｎｍ）である。厚さｔ２が１（μｍ）より厚くなると、上部導体２３の表面の形状が粗くなり、上部導体２３の形状精度を高精度にできず、コンデンサ素子１１の電極面積を高精度に形成できなくなる。本実施の形態では、上部導体２３の厚さｔ２は１３０（ｎｍ）になっている。上部導体２３は、誘電体膜３１上に形成された厚さ３０（ｎｍ）のＴｉの導体とＴｉの導体上に形成された厚さ１００（ｎｍ）のＣｕの導体とで構成されている。
上部導体２３の形成方法は、エッチング法（サブトラクティブ法）、析出法(アディティブ法)のいずれでもよい。また、導電性材料を用いるインクジェット印刷法やスクリーン印刷方法でもよい。
上部導体２３は、下部導体２１端部を避けて当該端部以外の平坦部上に形成されている。このため、下部導体２１の端部で誘電体膜３１の膜厚が薄くなったり形成されなかったりしても、下部導体２１と上部導体２３とは短絡しない。従って、電子部品１の耐電圧の破壊限界値及び絶縁性が改善されて、製造された電子部品１の品質ばらつきが抑制される。
また、下部導体２１と上部導体２３との短絡を防止するために誘電体膜３１の膜厚を厚くする必要がないので、誘電体膜３１の膜厚ｄを従来の膜厚（２〜３（μｍ））の１０分の１以下にすることができ、高容量のコンデンサ素子１１が得られる。また、コンデンサ素子１１の電極面積ｌ２を小さくしても十分な容量が得られるので、電子部品１の小型化が実現できる。例えば、上部導体２３の１辺の長さｌを５０（μｍ）又は３０（μｍ）若しくは５（μｍ）など１００（μｍ）より短い長さにして、電子部品１の小型化を図ることも可能である。従って、電子部品１は、１６０８型（長辺の長さが１．６ｍｍ、短辺の長さが０．８ｍｍ）、１００５型（長辺の長さが１．０ｍｍ、短辺の長さが０．５ｍｍ）又はより小型のチップ部品に適用することができる。また、コンデンサ素子１１を多層にしなくても十分な容量が得られるので、電子部品１の低背化が実現できる。
図１（ｂ）に示すように、上部導体２３の端部及び誘電体膜３１上には絶縁膜３３が形成されている。絶縁膜３３の膜厚ｉは、例えば５（μｍ）である。絶縁膜３３は、例えば半導体用感光性樹脂（半導体用フォトレジスト）で形成されている。絶縁膜３３の形成材料に半導体用感光性樹脂を用いることにより、絶縁性、対環境性、コスト、厚さの精度及び平坦性のよい絶縁膜３３が得られる。絶縁膜３３の形成材料として、感光性ポリイミド又は感光性エポキシ材料等を用いてもよい。また、アルミナ等の無機材料を用いてもよい。絶縁膜３３の材料には耐熱性が要求される。絶縁膜３３は、誘電体膜３１により下部導体２１及びコイル導体１２から分離されて形成され、直接には下部導体２１及びコイル導体１２に接していない。誘電体膜３１は、絶縁膜３３より誘電率の高い材料が用いられている。誘電体膜３１の膜厚ｄは、絶縁膜３３の膜厚ｉよりも薄くなっている。
絶縁膜３３には、上部導体２３上に開口され、上部導体２３表面が露出する開口部３３ｂが形成されている。開口部３３ｂは基板５１を基板面法線方向に見て、例えば正方形の形状を有している。また、図１（ｂ）に示すように、開口部３３ｂ周囲の絶縁膜３３はテーパ形状を有している。絶縁膜３３は、ビア開口部３３ａ及び開口部３３ｂを除いて基板５１のほぼ全面に形成されている。電子部品１の外周囲近傍（製品切断ライン付近）の絶縁膜３３が除去されていてもよい。
電子部品１は、特許文献１に開示された薄膜キャパシタ素子１０１１と異なり、基板面に対して突出した形状の絶縁体層１０３３が形成されておらず、基板５１のほぼ全面に絶縁膜３３が形成されているので、電子部品１の高多層化が容易に行える。例えば、導体２５上に誘電体膜３１、上部導体２３及び導体２５を交互に積層することによって高容量のコンデンサ素子１１が得られる。さらに、コンデンサ素子１１の周縁部に突起状の絶縁体層１０３３が形成されていないので、インダクタ素子１３をコンデンサ素子１１の近傍に形成することができる。これにより、電子部品１の小型化が実現できる。
また、電子部品１は、特許文献２に開示された薄膜キャパシタ８１１と異なり、基板５１のほぼ全面に絶縁膜３３が形成されているので、インダクタ素子１３等他の回路素子をコンデンサ素子１１と共に一体的に形成することができ、複合部品に適用できる。また、絶縁膜３３が形成されているので、特許文献２に開示された薄膜キャパシタ８１１と異なり、電子部品１の高多層化が容易に行える。
図１（ｂ）に示すように、開口部３３ｂ内の上部導体２３上には導体（第３導体）２５が形成されている。また、導体２５は、開口部３３ｂから電子部品１の短辺側の周縁部まで絶縁膜３３上に延在している。導体２５は、下部導体２１の同層には形成されていない。図１（ａ）に示すように、導体２５は基板５１の基板面をその法線方向に見て、長方形形状を有している。
図１（ｂ）に示すように、導体２５、絶縁膜３３及び導体６１上の全面には例えば膜厚３０（μｍ）の保護膜５４が形成されている。保護膜５４は、例えばアルミナで形成されている。
導体２５の厚さｔ３は、上部導体２３よりも厚くなっている。これにより、上部導体２３を薄く形成しても、コンデンサ素子１１のＥＳＲ及びＥＳＬを低くすることができるので、Ｑ特性及び自己共振周波数（ＳＲＦ）等コンデンサ素子１１の高周波特性が向上し伝送損失が小さくなる。従って、高周波用途にも用いる事ができる伝送損失の小さいコンデンサ素子１１が実現できる。導体２５の厚さｔ３は、例えばコイル導体１２及び下部導体２１の厚さｔ１と等しい８（μｍ）である。
導体２５は、導体６１と同時に同層に同材料で形成されている。導体２５は、上部導体２３及び絶縁膜３３上に形成されたＴｉ／Ｃｕの下地導体２５ａと、下地導体２５ａ上に形成されたＣｕの導体２５ｂとで構成されている。導体２５は、開口部３３ｂ内に形成された柱状導体部と、上部導体２３と電子部品１の側面に形成された外部電極（不図示）とを接続するために開口部３３ｂ上部から電子部品１の短辺側の周縁部まで絶縁膜３３上に形成された引き出し導体部とを有している。当該引き出し導体部は、幅広い配線形状を有し、相対的に短くなっている。これにより、コンデンサ素子１１のＥＳＲ及び等価直列インダクタンス（Ｅｑｕｉｖａｌｅｎｔ Ｓｅｒｉｅｓ Ｉｎｄｕｃｔａｎｃｅ；ＥＳＬ）を低くすることができる。
上部導体２３と接する導体２５は、基板５１の基板面をその法線方向に見て上部導体２３からはみ出して形成されないようにする必要がある。上部導体２３と接する導体２５が上部導体２３からはみ出して形成されると、下部導体２１と当該はみだし部との間に寄生容量が形成され、コンデンサ素子１１の容量値を高精度に得ることができなくなる。開口部３３ｂの形成位置精度及び形状精度などを考慮して、上部導体２３と接する導体２５は、基板５１を基板面法線方向に見て上部導体２３の内側に形成されている。これにより、開口部３３ｂの位置及び形状のばらつきによるコンデンサ素子１１の容量値の精度への影響をなくすことができる。また、上部導体２３と接する導体２５の面積（開口部３３ｂの面積）は、上部導体２３の面積とほぼ等しくなることが好ましい。これにより上部導体２３と導体２５との接触面積が増加して、コンデンサ素子１１のＥＳＲを低くすることができ、接続信頼性を得る事ができる。
また、導体２５は、開口部３３ｂから絶縁膜３３上に延在し、下部導体２１の同層には形成されていない。このため、下部導体２１の端部で誘電体膜３１の膜厚が薄くなったり形成されなかったりしても、下部導体２１と導体２５とは短絡しない。従って、電子部品１の耐電圧の破壊限界値及び絶縁性が改善されて、製造された電子部品１の品質ばらつきが抑制される。
また、図３７に示すコンデンサ素子６１１と異なり、テーパ形状先端部分の絶縁膜３３と下部導体２１端部上の誘電体膜３１間には上部導体２３が形成されている。これにより、下部導体２１端部上の誘電体膜３１の一部が欠損しても、テーパ形状先端部分の絶縁膜３３と下部導体２１端部上の誘電体膜３１間に流れるリーク電流を防止することができる。従って、電子部品１の耐電圧の破壊限界値及び絶縁性が改善されて、製造された電子部品１の品質ばらつきが抑制される。
ところで、特許文献１に開示された薄膜キャパシタ素子１０１１は、絶縁体層１０３３を介して下部電極１０２１側面と上部電極１０２３とが対向配置された構造を有している。薄膜キャパシタ素子１０１１を小型化するほど、当該絶縁体層１０３３は薄くなるので薄膜キャパシタ素子１０１１の容量値に対する寄生容量の割合が大きくなる。
これに対し、本実施の形態の電子部品１は、下部導体２１の側面に導体２５が対向配置されていない構造を有している。このため、電子部品１の大きさに関わらず下部導体２１側面と導体２５との間に生じる寄生容量はほとんど変わらない。従って、電子部品１が小型化してもコンデンサ素子１１の容量値に対する寄生容量の割合は増加しない。従って、小型でコンデンサ素子１１の容量値を高精度に得ることができる電子部品１が実現できる。
一般にコンデンサの容量値は電極間距離に反比例するので、絶縁膜３３の膜厚ｉが厚くなると、下部導体２１及び導体２５の引き出し導体部間に発生する寄生容量は小さくなる。よって、コンデンサ素子１１の寄生容量（容量値のずれ量）は、絶縁膜３３の膜厚ｉにほぼ反比例する。
従って、絶縁膜３３を厚くすると、下部導体２１及び導体２５間に発生する寄生インダクタンス及び寄生容量が低減される。従って、コンデンサ素子１１の容量値の精度を高めることができる。また、高周波域での伝送特性の劣化を抑えることができる。さらに、所望の回路定数を得ることができ、高周波回路設計が容易になる。
薄膜型のコンデンサ素子では、小さな対向面積で高容量を得る場合ほど、周辺の配線との容量結合が容量値に与える影響は大きくなる。絶縁膜３３の膜厚ｉを厚くすることは、コンデンサ素子１１の小型化を図る上で、所望のコンデンサ素子１１の容量値を得ようとする場合に有効である。また、絶縁膜３３の膜厚ｉのばらつきを少なくすることにより、製品ごとの容量値のバラツキを抑制できる。
また、絶縁膜３３を厚くすると、コイル導体１２及び導体６１間の浮遊容量が低減するので、インダクタ素子１３の自己共振周波数及び反共振周波数の高周波化の対応並びにＱ特性の改善を図ることができる。例えば、コンデンサ素子１１及びインダクタ素子１３と同様の構造を有するＬＣ共振回路などによるフィルタ回路に用いると、挿入損失が低減されたり、帯域外特性の減衰量の抑圧が改善されたり、遮断域の急峻性が改善されたりする。あるいは、絶縁膜３３を薄層化することでコンデンサ素子１１の薄型化を図る場合、積極的に下部導体２１と導体２５間の距離を変え、絶縁膜３３の膜厚及び開口部３３ｂの高さを薄くして、下部導体２１及び導体２５の引き出し導体部間に発生する容量結合をコンデンサ素子１１の容量及びインダクタ素子１３の寄生容量として積極的に用いることができる。
また、絶縁膜３３の膜厚ｉを厚くすることによって、コイル導体１２とコイル導体１２の配線に対向する配線(例えば導体６１、グランド、電源供給、シールド、インダクタ素子及びコンデンサ素子１１配線等)との磁気結合及び容量結合を低減できる。
また、絶縁膜３３の膜厚ｉや誘電率を調整して、電磁結合及び容量結合を意図的に発生させ、所望の周波数帯での伝送特性の性能を引き出して、電子部品１の特性改善を行うことができる。絶縁膜３３の膜厚ｉや誘電率を調整して寄生成分を積極的に利用することにより、磁気結合を効果的に行い、交流成分を有効に引き出し、直流成分を抑える等して、電子部品１の伝送損失を低減させることができる。
以上説明したように、本実施の形態による電子部品１は、開口部３３ｂの面積ではなく、上部導体２３の面積ｌ２でコンデンサ素子１１の電極面積が規定される。電極面積の精度は、絶縁膜３３の硬化収縮などによる開口部３３ｂの面積のばらつき、絶縁膜３３のテーパ形状のばらつき及び開口部３３ｂの形成方法には影響されない。また、上部導体２３は下部導体２１より薄く形成されているので、形状精度のよい上部導体２３が得られる。従って、上部導体２３の面積精度が高精度になり、容量値を高精度に得ることができるコンデンサ素子１１が得られる。
本実施の形態による電子部品１の製造方法について図２乃至図７を用いて説明する。電子部品１はウエハ上に同時に多数形成されるが、図２乃至図７は、１個の電子部品１の素子形成領域を示している。図２乃至図７は、本実施の形態による電子部品１の製造工程を示す断面図である。
本実施の形態では基板として表面に平坦化処理が施された基板５１を用いる。まず、アルミナ（Ａｌ２Ｏ３）で形成された基板５１の全面に形成したアルミナの表面をＣＭＰ（化学的機械的研磨）法により研磨して平坦化層５２を形成する。
次に、図２（ａ）に示すように、基板５１の平坦化層５２上に膜厚３０（ｎｍ）程度のチタン（Ｔｉ）及び膜厚１００（ｎｍ）程度の銅（Ｃｕ）を例えばスパッタリング法により順次積層して下地導体７１を形成する。次に、下地導体７１全面に厚さ８（μｍ）程度の感光性樹脂を例えばスピンコート法により塗布して感光性樹脂層８１を形成する。次に、図２（ｂ）に示すように、感光性樹脂層８１を露光、現像し、基板５１を基板面法線方向に見て、長方形形状の開口部８１ａと、スパイラル形状の開口部８１ｂとを感光性樹脂層８１に形成する。開口部８１ｂの外周側の端部は開口部８１ａと接続されている。
次に、図２（ｃ）に示すように、開口部８１ａ、８１ｂ内の下地導体７１上に厚さ９〜１０（μｍ）のＣｕの導体を電解めっき法により形成し、次いで当該導体の表面をＣＭＰ法により研磨して厚さ８（μｍ）程度の導体１２ｂ、２１ｂを形成する。次に、図３（ａ）に示すように、感光性樹脂層８１を剥離する。
次に、図３（ｂ）に示すように、導体１２ｂ、２１ｂ間に露出した下地導体７１をドライエッチング又はウエットエッチングにより除去して、導体２１ｂ下部の下地導体７１で構成された下地導体２１ａと、導体１２ｂ下部の下地導体７１で構成された下地導体１２ａとが形成される。以上の工程によって、下地導体２１ａ及び導体２１ｂが積層された積層構造の下部導体（第１導体）２１と、下地導体１２ａ及び導体１２ｂが積層された積層構造のコイル導体１２とが形成される。
本実施の形態では、下部導体２１及びコイル導体１２の形成方法にセミアディティブ法（析出法）が用いてられているが、導体の形成方法にサブトラクティブ法（エッチング法）、ダマシン法、ペースト法又はリフトオフ法が用いられてもよい。後程説明する導体２５及び導体６１は、下部導体２１及びコイル導体１２と同様の方法で形成される。また、コイル導体１２及び後述する導体６１の配線層は、下部導体２１の配線層又は導体２５の配線層のどちらでも良く、これらは配線設計の容易性とインダクタ素子１３の電気的特性や形状を配慮して自由に配置することができる。
コイル導体１２及び下部導体２１を形成する工程において、感光性樹脂層８３の形成材料やフォトリソグラフィの条件を適宜選択することによってコイル導体１２及び下部導体２１の形成位置精度及び形状精度を高精度にすることができる。また、選択的なエッチングを行えるようにコイル導体１２及び下部導体２１を複数の導電材料で構成し、選択的なエッチングが行える薬液を用いてコイル導体１２及び下部導体２１をエッチングすることによってコイル導体１２及び下部導体２１の形成位置精度及び形状精度を高精度にすることもできる。後述する上部導体２３、導体２５、６１を形成する工程においても同様である。
次に、図３（ｃ）に示すように、全面に厚さ０．１（μｍ）程度の誘電体膜３１を形成する。誘電体膜３１の形成材料には、例えばアルミナ、窒化珪素（Ｓｉ４Ｎ３）、二酸化珪素（ＳｉＯ２）、酸化タンタル（Ｔａ２Ｏ５）、窒化アルミニウム（ＡｌＮ）又は酸化マグネシウム(ＭｇＯ)等が用いられる。誘電体膜３１は、下部導体２１及びコイル導体１２の上面及び側面の全面を覆って形成される。誘電体膜３１の単位時間当たりの成膜量（成膜レート）を少なくしたり装置構成を配慮したりすることによって、誘電体膜３１の面厚み精度を高精度にすることもできる。
次に、誘電体膜３１全面に感光性樹脂を塗布して感光性樹脂層８２を形成する。次に、図４（ａ）に示すように、感光性樹脂層８２を露光、現像し、コイル導体１２の内周側端部上の感光性樹脂層８２に開口部８２ａを形成する。次に、感光性樹脂層８２にポストベーク（熱処理）を行う。
次に、図４（ｂ）に示すように、開口部８２ａに露出した誘電体膜３１をアッシングにより除去してコイル導体１２が露出したビア開口部３１ａを誘電体膜３１に形成する。このとき、必要に応じて、後述するウェハ切断線（チップ切断面）の誘電体膜３１も同時に除去してもよい。誘電体膜３１を個片化すると、誘電体膜３１が有する膜応力を分散させることができる。次に、図４（ｃ）に示すように、感光性樹脂層８２を剥離する。
次に、図５（ａ）に示すように、全面に膜厚３０（ｎｍ）程度のチタン（Ｔｉ）及び膜厚１００（ｎｍ）程度の銅（Ｃｕ）を例えばスパッタリング法により順次積層して上部導体形成用導体７３を形成する。上部導体形成用導体７３を蒸着法など真空成膜装置を用いた成膜方法により形成してもよい。
次に、上部導体形成用導体７３全面に厚さ３（μｍ）程度の感光性樹脂を例えばスピンコート法により塗布して感光性樹脂層８３を形成する。次に、図５（ｂ）に示すように、感光性樹脂層８３を露光、現像し、上部導体形成用導体７３の上部導体２３となる部分上にのみ感光性樹脂層８３を残す。
次に、図５（ｃ）に示すように、ドライエッチング又はウエットエチングにより感光性樹脂層８３下部を除いて上部導体形成用導体７３を除去する。これにより、感光性樹脂層８３下部の上部導体形成用導体７３で構成された上部導体（第２導体）２３が形成される。以上の工程によって、下部導体２１、誘電体膜３１及び上部導体２３で構成されるコンデンサ素子（容量素子）１１が形成される。
次に、図６（ａ）に示すように、上部導体２３上の感光性樹脂層８３を剥離する。次に、全面に例えば半導体用感光性樹脂を塗布して膜厚７〜８（μｍ）程度の絶縁膜３３を形成する。次に、絶縁膜３３にプリベークを行う。次に、図６（ｂ）に示すように、絶縁膜３３を露光、現像し、ビア開口部３１ａを露出するビア開口部３３ａを絶縁膜３３に形成する。また同時に上部導体２３の一部が露出する開口部３３ｂを上部導体２３上の絶縁膜３３に形成する。次に、絶縁膜３３にポストベークを行う。ポストベークにより絶縁膜３３に硬化収縮が生じて、絶縁膜３３の膜厚は５（μｍ）程度になる。また、図６（ｂ）に示すように、硬化収縮によりビア開口部３３ａ及び開口部３３ｂ周囲の絶縁膜３３はテーパ形状を有する。絶縁膜３３の開口部３３ａ、３３ｂ及び溝等の加工に、レーザー、プラズマアッシング又はウエットエッチングを用いてもよい。
次に、図６（ｃ）に示すように、導体２５及び導体６１を下部導体２１及びコイル導体１２と同様の形成方法によって形成する。図示は省略するが、より詳細に説明すると、全面に膜厚３０（ｎｍ）程度のＴｉ及び膜厚１００（ｎｍ）程度のＣｕを例えばスパッタリング法により順次積層して下地導体を形成する。次に、下地導体全面に厚さ８（μｍ）程度の感光性樹脂を例えばスピンコート法により塗布して感光性樹脂層を形成する。
次に、当該感光性樹脂層を露光、現像し、導体２５及び導体６１と同一形状の開口部を感光性樹脂層に形成する。
次に、当該開口部内に露出した下地導体上に厚さ８（μｍ）程度のＣｕの導体を電解めっき法により形成して、厚さ８（μｍ）程度の導体２５ｂ及び導体６１ｂを形成する。次に、感光性樹脂層を剥離する。
次に、図６（ｃ）に示すように、導体２５ｂ、６１ｂの周囲及び導体２５ｂ、６１ｂ間に露出した下地導体をドライエッチング又はウエットエッチングにより除去して、導体２５ｂ下部の下地導体で構成された下地導体２５ａと、導体６１ｂ下部の下地導体で構成された下地導体６１ａとが形成される。これにより、開口部３３ｂ内の上部導体２３上及び絶縁膜３３上に下地導体２５ａ及び導体２５ｂが積層された積層構造の導体（第３導体）２５が形成され、ビア開口部３１ａ、３３ａ内及び絶縁膜３３上に下地導体６１ａ及び導体６１ｂが積層された積層構造の導体６１が形成される。
以上の工程によって、コイル導体１２及び導体６１で構成されるインダクタ素子１３が形成される。次に、図７に示すように、全面に厚さ３０（μｍ）程度のアルミナの保護膜５４を形成する。
次に、所定の切断線に沿ってウエハを切断し、ウエハ上に形成された複数の電子部品１を素子形成領域毎にチップ状に分離する。次に、図示は省略するが、切断面に露出した導体２５及び導体６１に電気的にそれぞれ接続される外部電極を当該切断面に形成する。外部電極形成前或いは、外部電極形成後に、必要に応じて角部の面取りを行い、電子部品１が完成する。
本実施の形態による電子部品１の製造方法によれば、図６（ｂ）及び図６（ｃ）に示すように、導体２５及び導体６１形成時に、コイル導体１２、下部導体２１、上部導体２３及び誘電体膜３１は絶縁膜３３によって覆われている。よって、導体２５及び導体６１形成時に絶縁膜３３は保護膜として機能し、導体１２、２１、２３及び誘電体膜３１は下地導体のエッチング等によるダメージを受けない。従って、特許文献２に開示された薄膜キャパシタ８１１と異なり、導体２５及び導体６１形成時に上部導体２３がエッチングされることはないので、上部導体２３を所望の形状・寸法とすることができ、コンデンサ素子１１の電極面積を高精度にすることができるので、コンデンサ素子１１の容量値を高精度にできる。また、導体２５及び導体６１形成時に下部導体２１及び誘電体膜３１等の側面はエッチングされないので、下部導体２１及び上部導体２３間の短絡を防止することができる。
また、誘電体膜３１は、下部導体２１及びコイル導体１２の上面及び側面の全面を覆って形成されて保護膜として機能するので、絶縁膜３３に有機系の材料を用いてもエレクトロマイグレーションは発生しない。従って、Ｎｉ又はＴｉの導体等を下部導体２１及びコイル導体１２上に形成する工程が不要になる。また、コンデンサ素子１１の下部導体２１とコイル導体１２とが同一の工程で同時に形成され、導体２５と導体６１とが同一の工程で同時に形成される。従って、製造工程数を削減することができ、低コストで電子部品１を製造することができる。また、絶縁膜３３の絶縁性を確保することができるので、電子部品１の歩留まりが向上し、電子部品１の低コスト化を図ることができる。
本実施の形態の変形例による電子部品について図８乃至図１１を用いて説明する。以下の説明において、第１の実施の形態と同一の機能、作用を奏する構成要素には同一の符号を付して詳細な説明を省略する。
（変形例１）
まず、本実施の形態の変形例１による電子部品２について図８（ａ）及び図８（ｂ）を用いて説明する。図８（ａ）は、本変形例による電子部品２を示す平面図であって、導体部のみを示し、図８（ｂ）は、電子部品２の等価回路を示している。図８（ａ）に示すように、電子部品２では、スパイラル形状のコイル導体１２の外周側の端部の導体の一部がコンデンサ素子１１の下部導体２１として機能している。図８（ｂ）に示すように、コンデンサ素子１１とインダクタ素子１３とは直列に接続されて直列共振回路を構成している。導体６１及び導体２５がそれぞれ通電用の端子となる。以上の点を除いた電子部品２の構成は、電子部品１と同様であるため説明は省略する。
（変形例２）
次に、本実施の形態の変形例２による電子部品３について図９（ａ）及び図９（ｂ）を用いて説明する。図９（ａ）は、本変形例による電子部品３を示す平面図であって、導体部のみを示し、図９（ｂ）は、電子部品３の等価回路図を示している。図９（ａ）に示すように、インダクタ素子１３は、スパイラル状のコイル導体１２と、コイル導体１２の内周側の端部で接続されて図の左右方向に延伸する長方形状の導体６１とを有している。コンデンサ素子１１は、コイル導体１２と一体的に形成され、コイル導体１２の外周側の端部と接続されて図中左右方向に延伸する長方形状の下部導体２１と、下部導体２１上に形成された誘電体膜３１と、誘電体膜３１上に形成された上部導体２３とを有している。上部導体２３には、導体６１と一体的に形成されて下部導体２１上に対向配置されたＬ字形状の導体２５が接続されている。図９（ｂ）に示すように、コンデンサ素子１１とインダクタ素子１３とは並列に接続されて、並列共振回路を構成している。導体２５は、導体６１と電気的に接続されている。導体６１及び下部導体２１がそれぞれ通電用の端子となる。以上の点を除いた電子部品３の構成は、電子部品１と同様であるため説明は省略する。
（変形例３）
次に、本実施の形態の変形例３による電子部品４について図１０（ａ）及び図１０（ｂ）を用いて説明する。図１０（ａ）は、本変形例による電子部品４を示す平面図であって、導体部のみを示し、図１０（ｂ）は、電子部品４の等価回路図を示している。図１０（ａ）に示すように、インダクタ素子１３は、スパイラル状のコイル導体１２と、コイル導体１２の内周側の端部で接続されて図の左右方向に延伸する長方形状の導体６１とを有している。コンデンサ素子１１は、コイル導体１２と一体的に形成され、コイル導体１２の外周側の端部と接続されて図中左右方向に延伸する長方形状の下部導体２１と、下部導体２１上に形成された誘電体膜３１と、誘電体膜３１上に形成された上部導体２３とを有している。上部導体２３には、下部導体２１上に対向配置された長方形状の導体２５が接続されている。図１０（ｂ）に示すように、インダクタ素子１３とコンデンサ素子１１とは低域通過フィルタを構成している。導体６１は入力側の端子となる。また、コイル導体１２の外周側の端部近傍から引き出された引き出し導体６２が出力側の端子となる。導体２５はグランド接続用の端子となる。以上の点を除いた電子部品４の構成は、電子部品１と同様であるため説明は省略する。
（変形例４）
次に、本実施の形態の変形例４による電子部品５について図１１（ａ）及び図１１（ｂ）を用いて説明する。図１１（ａ）は、本変形例による電子部品５を示す平面図であって、導体部のみを示し、図１１（ｂ）は、電子部品５の等価回路図を示している。図１１（ａ）に示すように、インダクタ素子１３は、スパイラル状のコイル導体１２と、コイル導体１２の内周側の端部で接続されて図の上下方向に延伸する長方形状の導体６１とを有している。コンデンサ素子１１は、コイル導体１２と一体的に形成され、コイル導体１２の外周側の端部と接続されて図中左右方向に延伸する長方形状の下部導体２１と、下部導体２１上に形成された誘電体膜３１と、誘電体膜３１上に形成された上部導体２３とを有している。上部導体２３には、下部導体２１上に対向配置された長方形状の導体２５が接続されている。図１１（ｂ）に示すように、インダクタ素子１３とコンデンサ素子１１とは高域通過フィルタを構成している。導体２５が入力側の端子となり、下部導体２１が出力側の端子となる。導体６１はグランド接続用の端子となる。以上の点を除いた電子部品５の構成は、電子部品１と同様であるため説明は省略する。
［第２の実施の形態］
本発明の第２の実施の形態による電子部品及びその製造方法について図１２乃至図１４を用いて説明する。まず、本実施の形態による電子部品１０１について図１２を用いて説明する。図１２は、本実施の形態による電子部品１０１を示す断面図である。
本実施の形態による電子部品１０１は、第１の実施の形態による電子部品１に対して、絶縁膜３３の表面が基板５１のほぼ全面で平坦である点に特徴を有している。絶縁膜３３が基板５１のほぼ全面で平坦である点を除いた電子部品１０１の構成は、電子部品１と同様であるため説明を省略する。
本実施の形態による電子部品１０１では、絶縁膜３３の表面が基板５１のほぼ全面で平坦であり、絶縁膜３３の厚さ分布が均一なので、下部導体２１と絶縁膜３３上に形成された導体２５との間の距離が基板５１のほぼ全面で一定になる。よって、第１の実施の形態による電子部品１と比較して、下部導体２１と絶縁膜３３上に形成された導体２５との間に発生する寄生インダクタンス及び浮遊容量（寄生容量）等の電磁結合がより低減される。従って、コンデンサ素子１１の容量値をより高精度に得ることができる。また、電子部品１と比較して、ＥＳＲ及びＥＳＬをより低くすることができるので、コンデンサ素子１１の電気的特性が改善される。
また、電子部品１と比較して、絶縁膜３３の厚さ分布が均一なので、下部導体２１及び導体２５間の絶縁抵抗をより高く保持でき、電子部品１の耐電圧の破壊限界値及び絶縁性がより改善される。
また、絶縁膜３３の表面が基板５１のほぼ全面で平坦なので、コイル導体１２と絶縁膜３３上に形成された導体６１との間の距離が基板５１のほぼ全面で一定になる。従って、電子部品１と比較して、コイル導体１２と絶縁膜３３上に形成された導体６１との間に発生する浮遊容量がより低減される。また、絶縁膜３３の表面が基板５１のほぼ全面で平坦なので、電子部品１と比較して、電子部品１０１の高多層化がより容易に行える。さらに、本実施の形態による電子部品１０１は、第１の実施の形態による電子部品１と同様の効果が得られる。
本実施の形態による電子部品１０１の製造方法について図１３及び図１４を用いて説明する。電子部品１０１はウエハ上に同時に多数形成されるが、図１３及び図１４は、１個の電子部品１０１の素子形成領域を示している。図１３及び図１４は、本実施の形態による電子部品１０１の製造工程を示す断面図である。
まず、図１３（ａ）に示すように、第１の実施の形態の電子部品１と同様の製造方法により、基板５１の平坦化層５２上にコイル導体１２、下部導体（第１導体）２１及び誘電体膜３１を形成し、ビア開口部３１ａを誘電体膜３１に形成し、誘電体膜３１上に上部導体（第２導体）２３を形成する（図２（ａ）乃至図６（ａ）参照）。
次に、全面に例えば半導体用感光性樹脂を塗布して膜厚７〜８（μｍ）程度の絶縁膜３３を形成する。次に、絶縁膜３３にプリベークを行う。次に、絶縁膜３３を露光、現像し、ビア開口部３１ａを露出するビア開口部３３ａを絶縁膜３３に形成する。また同時に上部導体２３の一部が露出する開口部３３ｂを上部導体２３上の絶縁膜３３に形成する。次に、絶縁膜３３にポストベークを行う。次に、図１３（ｂ）に示すように、絶縁膜３３の表面をＣＭＰ法により研磨する。
次に、図１３（ｃ）に示すように、導体２５及び導体６１を第１の実施の形態の電子部品１と同様の製造方法により形成する（図６（ｃ）参照）。次に、図１４に示すように、全面に厚さ３０（μｍ）程度のアルミナの保護膜５４を形成する。
次に、所定の切断線に沿ってウエハを切断し、ウエハ上に形成された複数の電子部品１０１を素子形成領域毎にチップ状に分離する。次に、図示は省略するが、切断面に露出した導体２５及び導体６１に電気的にそれぞれ接続される外部電極を当該切断面に形成する。外部電極形成前或いは、外部電極形成後に、必要に応じて角部の面取りを行い、電子部品１０１が完成する。本実施の形態による電子部品１０１の製造方法によれば、第１の実施の形態による電子部品１の製造方法と同様の効果が得られる。
［第３の実施の形態］
本発明の第３の実施の形態による電子部品及びその製造方法について図１５を用いて説明する。図１５は、本実施の形態による電子部品２０１を示す断面図である。なお、図１５及び以降の図は、開口部３３ａ、３３ｂ周囲の絶縁膜３３のテーパ形状を省略して示している。
本実施の形態による電子部品２０１は、第２の実施の形態による電子部品１０１に対して、導体２５、６１の表面が基板５１のほぼ全面で平坦である点に特徴を有している。導体２５、６１の表面が基板５１のほぼ全面で平坦である点を除いた電子部品２０１の構成は、電子部品１０１と同様であるため説明を省略する。
本実施の形態による電子部品２０１では、導体２５、６１の表面が基板５１のほぼ全面で平坦であるので、電子部品１、１０１と比較して、電子部品２０１の高多層化がより容易に行える。例えば、導体２５上に誘電体膜３１、上部導体２３及び導体２５を交互に積層することによって高容量のコンデンサ素子１１が得られる。
また、導体２５上に形成する上部導体の面積を上部導体２３の面積よりも大きくすることもでき、コンデンサ素子１１上に積層するコンデンサ素子の電極面積をコンデンサ素子１１の電極面積よりも大きくすることも可能である。このように、コンデンサ素子が複数積層された積層コンデンサ素子において、各コンデンサ素子の電極面積をその下層のコンデンサ素子よりも大きくすることができる。従って、コンデンサ素子１１上にさらに複数のコンデンサ素子を積層することによって、より高容量の積層コンデンサ素子が得られる。また、コンデンサ素子が複数積層された積層コンデンサ素子において、各層のコンデンサ素子の電極面積を自由にレイアウトすることも可能である。また、本実施の形態による電子部品２０１は、第２の実施の形態による電子部品１０１と同様の効果が得られる。
本実施の形態による電子部品２０１の製造方法について簡単に説明する。電子部品２０１の製造方法は、導体２５及び導体６１の形成工程を除いて図１３及び図１４に示す電子部品１０１の製造方法と同様である。
図示は省略するが、導体２５及び導体６１の形成工程を説明すると、全面に膜厚３０ｎｍ程度のＴｉ及び膜厚１００ｎｍ程度のＣｕを例えばスパッタリング法により順次積層して下地導体を形成する。次に、下地導体全面に厚さ８μｍ程度の感光性樹脂を例えばスピンコート法により塗布して感光性樹脂層を形成する。
次に、当該感光性樹脂層を露光、現像し、導体２５及び導体６１と同一形状の開口部を感光性樹脂層に形成する。
次に、当該開口部内に露出した下地導体上に厚さ９〜１０（μｍ）のＣｕの導体を電解めっき法により形成し、次いで当該導体の表面をＣＭＰ法により研磨して厚さ８（μｍ）程度の導体２５ｂ及び導体６１ｂを形成する。次に、感光性樹脂層を現像して剥離する。
次に、導体２５ｂ、６１ｂの周囲及び導体２５ｂ、６１ｂ間に露出した下地導体をドライエッチング又はウエットエッチングにより除去して、導体２５ｂ下部の下地導体で構成された下地導体２５ａと、導体６１ｂ下部の下地導体で構成された下地導体６１ａとが形成される。これにより、下地導体２５ａ及び導体２５ｂが積層された積層構造の導体（第３導体）２５が形成され、下地導体６１ａ及び導体６１ｂが積層された積層構造の導体６１が形成される。本実施の形態による電子部品２０１の製造方法によれば、第１の実施の形態による電子部品１の製造方法と同様の効果が得られる。
［第４の実施の形態］
本発明の第４の実施の形態による電子部品について図１６を用いて説明する。図１６は、本実施の形態による電子部品３０１を示す断面図である。
本実施の形態による電子部品３０１は、第２の実施の形態による電子部品２０１に対して、導体２５が開口部３３ｂ内に形成された柱状導体２７及び開口部３３ｂ上部から電子部品１の短辺側の周縁部まで絶縁膜３３上に形成された導体２９の２層で構成され、導体６１がビア開口部３１ａ、３３ａ内に形成されたビア導体６３及びビア開口部３３ａ上部から電子部品１の短辺側の周縁部まで細長い長方形状に形成された導体６５の２層で構成されている点に特徴を有している。
柱状導体２７及びビア導体６３の下地導体２７ａ、６３ａは、各導体の底部及び側部に形成されている。下地導体２７ａ、６３ａ上には、導体２７ｂ、６３ｂが形成されている。導体２９は、柱状導体２７上及び絶縁膜３３上に形成された下地導体２９ａと下地導体２９ａ上に形成された導体２９ｂとで構成されている。導体６５は、ビア導体６３及び絶縁膜３３上に形成された下地導体６５ａと下地導体６５ａに形成された導体６５ｂとで構成されている。
上述の点を除いた電子部品３０１の構成は、電子部品２０１と同様であるため説明を省略する。本実施の形態による電子部品３０１は、第３の実施の形態による電子部品２０１と同様の効果が得られる。
［第５の実施の形態］
本発明の第５の実施の形態による電子部品及びその製造方法について図１７乃至図２２を用いて説明する。図１７は、本実施の形態による電子部品４０１を示す断面図である。
本実施の形態による電子部品４０１は、第３の実施の形態による電子部品２０１に対して、誘電体膜３１が基板５１の基板面のほぼ全面で平坦である点に特徴を有している。下部導体２１及びコイル導体１２の周囲及び間隙には、絶縁膜１３５が形成されている。絶縁膜１３５は、例えば感光性ポリイミド等の感光性樹脂で形成されている。絶縁膜１３５の膜厚は、下部導体２１及びコイル導体１２の厚さとほぼ等しく、下部導体２１、コイル導体１２及び絶縁膜１３５の表面は平滑に形成されている。誘電体膜３１は、下部導体２１、コイル導体１２及び絶縁膜１３５上のほぼ全面に平坦に形成されている。下部導体２１、コイル導体１２及び絶縁膜１３５の表面が平滑に形成されている点と、誘電体膜３１が基板５１の基板面のほぼ全面で平坦である点を除いた電子部品４０１の構成は、電子部品２０１と同様であるため説明を省略する。
本実施の形態による電子部品４０１では、下部導体２１及びコイル導体１２の同層に絶縁膜１３５が形成されて表面が平坦になっている。誘電体膜３１はその平坦面上に形成されている。従って、誘電体膜３１を薄くしても、誘電体膜３１の膜厚が下部導体２１端部においても均一になり、上部導体２３と下部導体２１との絶縁性が得られる。従って、電子部品４０１は、第３の実施の形態による電子部品２０１と比較して、電子部品１の耐電圧の破壊限界値をより改善できる。さらに、本実施の形態による電子部品４０１は第３の実施の形態による電子部品２０１と同様の効果が得られる。
本実施の形態による電子部品４０１の製造方法について図１８乃至図２２を用いて説明する。電子部品４０１はウエハ上に同時に多数形成されるが、図１８乃至図２２は、１個の電子部品４０１の素子形成領域を示している。図１８乃至図２２は、本実施の形態による電子部品４０１の製造工程を示す断面図である。
まず、図１８（ａ）に示すように、第１の実施の形態による電子部品１と同様の製造方法により、基板５１の平坦化層５２上にコイル導体１２及び下部導体（第１導体）２１を形成する（図２（ａ）乃至図３（ｂ）参照）。
次に、図１８（ｂ）に示すように、全面に例えばポリイミド等の感光性樹脂を塗布して絶縁膜１３５を形成する。次に、絶縁膜１３５にポストベークを行う。次に、図１９（ａ）に示すように、下部導体２１及びコイル導体１２の表面が露出するまで絶縁膜１３５の表面をＣＭＰ法により研磨して、下部導体２１、コイル導体１２及び絶縁膜１３５を８μｍ程度の厚さに形成する。こうして、下部導体２１、コイル導体１２及び絶縁膜１３５の表面が平坦化される。
次に、図１９（ｂ）に示すように、全面に厚さ０．１μｍ程度の誘電体膜３１を形成する。誘電体膜３１の形成材料には、例えばアルミナ、窒化珪素（Ｓｉ４Ｎ３）、二酸化珪素（ＳｉＯ２）、酸化タンタル（Ｔａ２Ｏ５）、窒化アルミニウム（ＡｌＮ）又は酸化マグネシウム（ＭｇＯ）等が用いられる。下部導体２１、コイル導体１２及び絶縁膜１３５の表面が平坦なので、誘電体膜３１は、下部導体２１、コイル導体１２及び絶縁膜１３５の上面の全面を覆って平坦に形成される。
次に、誘電体膜３１全面に感光性樹脂を塗布して感光性樹脂層８２を形成する。次に、図１９（ｃ）に示すように、感光性樹脂層８２を露光、現像し、コイル導体１２の内周側端部上の感光性樹脂層８２に開口部８２ａを形成する。次に、感光性樹脂層８２にポストベーク（熱処理）を行う。
次に、図２０（ａ）に示すように、開口部８２ａに露出した誘電体膜３１をアッシングにより除去してコイル導体１２が露出したビア開口部３１ａを誘電体膜３１に形成する。このとき、必要に応じて、後述するウェハ切断線（チップ切断面）の誘電体膜３１も同時に除去してもよい。誘電体膜３１を個片化すると、誘電体膜３１が有する膜応力を分散させることができる。次に、図２０（ｂ）に示すように、感光性樹脂層８２を剥離する。
次に、図２０（ｃ）に示すように、全面に膜厚３０（ｎｍ）程度のチタン（Ｔｉ）及び膜厚１００（ｎｍ）程度の銅（Ｃｕ）を例えばスパッタリング法により順次積層して上部導体形成用導体７３を形成する。上部導体形成用導体７３を蒸着法など真空成膜装置を用いた成膜方法により形成してもよい。
次に、上部導体形成用導体７３全面に厚さ３（μｍ）程度の感光性樹脂を例えばスピンコート法により塗布して感光性樹脂層８３を形成する。次に、図２１（ａ）に示すように、感光性樹脂層８３を露光、現像し、上部導体形成用導体７３の上部導体２３となる部分上にのみ感光性樹脂層８３を残す。
次に、図２１（ｂ）に示すように、ドライエッチング又はウエットエチングにより感光性樹脂層８３下部を除いて上部導体形成用導体７３を除去する。これにより、感光性樹脂層８３下部の上部導体形成用導体７３で構成された上部導体（第２導体）２３が形成される。以上の工程によって、下部導体２１、誘電体膜３１及び上部導体２３で構成されるコンデンサ素子（容量素子）１１が形成される。
次に、図２１（ｃ）に示すように、上部導体２３上の感光性樹脂層８３を剥離する。次に、全面に例えば半導体用感光性樹脂を塗布して膜厚７〜８（μｍ）程度の絶縁膜３３を形成する。次に、絶縁膜３３にプリベークを行う。次に、図２２（ａ）に示すように、絶縁膜３３を露光、現像し、ビア開口部３１ａを露出するビア開口部３３ａを絶縁膜３３に形成する。また同時に上部導体２３の一部が露出する開口部３３ｂを上部導体２３上の絶縁膜３３に形成する。次に、絶縁膜３３にポストベークを行う。次に、絶縁膜３３の表面をＣＭＰ法により研磨する。
次に、図２２（ｂ）に示すように、導体２５及び導体６１を下部導体２１及びコイル導体１２と同様の形成方法によって形成する。図示は省略するが、より詳細に説明すると、全面に膜厚３０（ｎｍ）程度のＴｉ及び膜厚１００（ｎｍ）程度のＣｕを例えばスパッタリング法により順次積層して下地導体を形成する。次に、下地導体全面に厚さ８（μｍ）程度の感光性樹脂を例えばスピンコート法により塗布して感光性樹脂層を形成する。
次に、当該感光性樹脂層を露光、現像し、導体２５及び導体６１と同一形状の開口部を感光性樹脂層に形成する。
次に、当該開口部内に露出した下地導体上に厚さ９〜１０（μｍ）のＣｕの導体を電解めっき法により形成し、次いで当該導体の表面をＣＭＰ法により研磨して厚さ８（μｍ）程度の導体２５ｂ及び導体６１ｂを形成する。次に、感光性樹脂層を剥離する。
次に、図２２（ｂ）に示すように、導体２５ｂ、６１ｂの周囲及び導体２５ｂ、６１ｂ間に露出した下地導体をドライエッチング又はウエットエッチングにより除去して、導体２５ｂ下部の下地導体で構成された下地導体２５ａと、導体６１ｂ下部の下地導体で構成された下地導体６１ａとが形成される。これにより、開口部３３ｂ内の上部導体２３上及び絶縁膜３３上に下地導体２５ａ及び導体２５ｂが積層された積層構造の導体（第３導体）２５が形成され、ビア開口部３１ａ、３３ａ内及び絶縁膜３３上に下地導体６１ａ及び導体６１ｂが積層された積層構造の導体６１が形成される。
以上の工程によって、コイル導体１２及び導体６１で構成されるインダクタ素子１３が形成される。次に、図２２（ｃ）に示すように、全面に厚さ３０（μｍ）程度のアルミナの保護膜５４を形成する。
次に、所定の切断線に沿ってウエハを切断し、ウエハ上に形成された複数の電子部品４０１を素子形成領域毎にチップ状に分離する。次に、図示は省略するが、切断面に露出した導体２５及び導体６１に電気的にそれぞれ接続される外部電極を当該切断面に形成する。外部電極形成前或いは、外部電極形成後に、必要に応じて角部の面取りを行い、電子部品４０１が完成する。本実施の形態による電子部品４０１の製造方法によれば、第１の実施の形態による電子部品１の製造方法と同様の効果が得られる。
［第６の実施の形態］
本発明の第６の実施の形態による電子部品及びその製造方法について図２３乃至図２８を用いて説明する。図２３は、本実施の形態による電子部品５０１を示す断面図である。
本実施の形態による電子部品５０１は、第５の実施の形態による電子部品４０１のコイル導体１２及び下部導体２１並びに導体２５、６１がセミアディティブ法（析出法）によって形成されているのに対して、導体１２、２１、２５、６１がダマシン法により形成されている点に特徴を有している。コイル導体１２及び下部導体２１の下地導体１２ａ、２１ａは、各導体の底部及び側部に形成されている。導体１２、２１、２５、６１がダマシン法により形成され、コイル導体１２及び下部導体２１の側部に下地導体１２ａ、２１ａを有する構造である点を除いた電子部品５０１の構成は、電子部品４０１と同様であるため詳細な説明を省略する。本実施の形態による電子部品５０１は、第５の実施の形態による電子部品４０１と同様の効果が得られる。
本実施の形態による電子部品５０１の製造方法について図２４乃至図２８を用いて説明する。電子部品５０１はウエハ上に同時に多数形成されるが、図２４乃至図２８は、１個の電子部品５０１の素子形成領域を示している。図２４乃至図２８は、本実施の形態による電子部品５０１の製造工程を示す断面図である。
本実施の形態では基板として表面に平坦化処理が施された基板５１を用いる。まず、アルミナ（Ａｌ２Ｏ３）で形成された基板５１の全面に形成したアルミナの表面をＣＭＰ（化学的機械的研磨）法により研磨して平坦化層５２を形成する。
次に、全面に例えばポリイミド等の感光性樹脂を塗布して絶縁膜１３５を形成する。次に、絶縁膜１３５にプリベークを行う。次に、図２４（ａ）に示すように、絶縁膜１３５を露光、現像し、基板５１をその法線方向に見て、長方形形状の開口部１３５ａと、スパイラル形状の開口部１３５ｂとを絶縁膜１３５に形成する。開口部１３５ｂの外周側の端部は開口部１３５ａと接続されている。次に、絶縁膜１３５にポストベークを行う。
次に、図２４（ｂ）に示すように、全面に膜厚３０ｎｍ程度のチタン（Ｔｉ）及び膜厚１００ｎｍ程度の銅（Ｃｕ）を例えばスパッタリング法により順次積層して下地導体７１を形成する。下地導体７１は、開口部１３５ａ、１３５ｂの側部及び底部にも形成される。
次に、図２４（ｃ）に示すように、下地導体７１上に厚さ９〜１０μｍのＣｕの導体７２を電解めっき法により形成する。次に、図２５（ａ）に示すように、絶縁膜１３５が露出して導体パターンが形成されるまで全面をＣＭＰ法により研磨して、開口部１３５ａに厚さ８μｍ程度の下部導体（第１導体）２１を形成し、同時に開口部１３５ｂに同一厚さのコイル導体１２を形成する。下部導体２１は、下地導体７１で形成された下地導体２１ａと、導体７２で形成された導体２１ｂとで構成される。コイル導体１２は、下地導体７１で形成された下地導体１２ａと、導体７２で形成された導体１２ｂとで構成される。
後程説明する導体２５及び導体６１は、コイル導体１２及び下部導体２１と同様の方法で形成される。また、コイル導体１２及び後述する導体６１の配線層は、下部導体２１の配線層又は上部導体２３の配線層のどちらでも良く、これらは配線設計の容易性とインダクタ素子１３の電気的特性や形状を配慮して自由に配置することができる。
次に、図２５（ｂ）に示すように、全面に厚さ０．１μｍ程度の誘電体膜３１を形成する。誘電体膜３１の形成材料には、例えばアルミナ、窒化珪素（Ｓｉ４Ｎ３）、二酸化珪素（ＳｉＯ２）、酸化タンタル（Ｔａ２Ｏ５）、窒化アルミニウム（ＡｌＮ）又は酸化マグネシウム（ＭｇＯ) 等が用いられる。下部導体２１、コイル導体１２及び絶縁膜１３５の表面が平坦なので、誘電体膜３１は、下部導体２１、コイル導体１２及び絶縁膜１３５の上面の全面を覆って平坦に形成される。
次に、誘電体膜３１全面に感光性樹脂を塗布して感光性樹脂層８２を形成する。次に、図２５（ｃ）に示すように、感光性樹脂層８２を露光、現像し、コイル導体１２の内周側端部上の感光性樹脂層８２に開口部８２ａを形成する。次に、感光性樹脂層８２にポストベーク（熱処理）を行う。
次に、図２６（ａ）に示すように、開口部８２ａに露出した誘電体膜３１をアッシングにより除去してコイル導体１２が露出したビア開口部３１ａを誘電体膜３１に形成する。このとき、必要に応じて、後述するウェハ切断線（チップ切断面）の誘電体膜３１も同時に除去してもよい。誘電体膜３１を個片化すると、誘電体膜３１が有する膜応力を分散させることができる。次に、図２６（ｂ）に示すように、感光性樹脂層８２を剥離する。
次に、図２６（ｃ）に示すように、全面に膜厚３０（ｎｍ）程度のチタン（Ｔｉ）及び膜厚１００（ｎｍ）程度の銅（Ｃｕ）を例えばスパッタリング法により順次積層して上部導体形成用導体７３を形成する。上部導体形成用導体７３を蒸着法など真空成膜装置を用いた成膜方法により形成してもよい。
次に、上部導体形成用導体７３全面に厚さ３（μｍ）程度の感光性樹脂を例えばスピンコート法により塗布して感光性樹脂層８３を形成する。次に、図２７（ａ）に示すように、感光性樹脂層８３を露光、現像し、上部導体形成用導体７３の上部導体２３となる部分上にのみ感光性樹脂層８３を残す。
次に、図２７（ｂ）に示すように、ドライエッチング又はウエットエチングにより感光性樹脂層８３下部を除いて上部導体形成用導体７３を除去する。これにより、感光性樹脂層８３下部の上部導体形成用導体７３で構成された上部導体（第２導体）２３が形成される。以上の工程によって、下部導体２１、誘電体膜３１及び上部導体２３で構成されるコンデンサ素子（容量素子）１１が形成される。
次に、図２７（ｃ）に示すように、上部導体２３上の感光性樹脂層８３を剥離する。次に、全面に例えば半導体用感光性樹脂を塗布して膜厚７〜８（μｍ）程度の絶縁膜３３を形成する。次に、絶縁膜３３にプリベークを行う。次に、図２８（ａ）に示すように、絶縁膜３３を露光、現像し、ビア開口部３１ａを露出するビア開口部３３ａを絶縁膜３３に形成する。また同時に上部導体２３の一部が露出する開口部３３ｂを上部導体２３上の絶縁膜３３に形成する。次に、絶縁膜３３にポストベークを行う。次に、絶縁膜３３の表面をＣＭＰ法により研磨する。絶縁膜３３の開口部３３ｂ及び溝等の加工に、レーザー、プラズマアッシング又はウエットエッチングを用いてもよい。
次に、図２８（ｂ）に示すように、導体２５及び導体６１を下部導体２１及びコイル導体１２と同様の形成方法によって形成する。図示は省略するが、より詳細に説明すると、全面に厚さ８μｍ程度の感光性樹脂を例えばスピンコート法により塗布して感光性樹脂層を形成する。次に、当該感光性樹脂層を露光、現像し、導体２５及び導体６１と同一形状の開口部を感光性樹脂層に形成する。次に、全面に膜厚３０ｎｍ程度のＴｉ及び膜厚１００ｎｍ程度のＣｕを例えばスパッタリング法により順次積層して下地導体を形成する。
次に、下地導体上に厚さ９〜１０μｍのＣｕの導体を電解めっき法により形成する。次に、感光性樹脂層が露出して導体パターンが形成されるまで全面をＣＭＰ法により研磨して、厚さ８μｍ程度の導体２５及び導体６１を形成する。導体２５は、下地導体２５ａと、下地導体２５ａ上に形成された導体２５ｂとで構成される。導体６１は、下地導体６１ａと、下地導体６１ａ上に形成された導体６１ｂとで構成される。以上の工程によって、コイル導体１２及び導体６１で構成されるインダクタ素子１３が形成される。次に、感光性樹脂層を剥離する。
次に、図２８（ｃ）に示すように、全面に厚さ３０（μｍ）程度のアルミナの保護膜５４を形成する。次に、所定の切断線に沿ってウエハを切断し、ウエハ上に形成された複数の電子部品５０１を素子形成領域毎にチップ状に分離する。次に、図示は省略するが、切断面に露出した導体２５及び導体６１に電気的にそれぞれ接続される外部電極を当該切断面に形成する。外部電極形成前或いは、外部電極形成後に、必要に応じて角部の面取りを行い、電子部品５０１が完成する。本実施の形態による電子部品５０１の製造方法によれば、第１の実施の形態による電子部品１の製造方法と同様の効果が得られる。
［第７の実施の形態］
本発明の第７の実施の形態による電子部品について図２９を用いて説明する。図２９は、本実施の形態による電子部品６０１を示す断面図である。
本実施の形態による電子部品６０１は、第５の実施の形態による電子部品４０１に対して、導体２５が開口部３３ｂ内に形成された柱状導体２７及び開口部３３ｂ上部から電子部品１の短辺側の周縁部まで絶縁膜３３上に形成された導体２９の２層で構成され、導体６１がビア開口部３１ａ、３３ａ内に形成されたビア導体６３及びビア開口部３３ａ上部から電子部品１の短辺側の周縁部まで細長い長方形状に形成された導体６５の２層で構成されている点に特徴を有している。
柱状導体２７及びビア導体６３の下地導体２７ａ、６３ａは、各導体の底部及び側部に形成されている。下地導体２７ａ、６３ａ上には、導体２７ｂ、６３ｂが形成されている。導体２９は、柱状導体２７上及び絶縁膜３３上に形成された下地導体２９ａと下地導体２９ａ上に形成された導体２９ｂとで構成されている。導体６５は、ビア導体６３及び絶縁膜３３上に形成された下地導体６５ａと下地導体６５ａに形成された導体６５ｂとで構成されている。
上述の点を除いた電子部品６０１の構成は、電子部品４０１と同様であるため説明を省略する。本実施の形態による電子部品６０１は、第５の実施の形態による電子部品４０１と同様の効果が得られる。
［第８の実施の形態］
本発明の第８の実施の形態による電子部品及びその製造方法について図３０乃至図３４を用いて説明する。図３０は、本実施の形態による電子部品７０１を示す断面図である。
本実施の形態による電子部品７０１は、第５の実施の形態による電子部品４０１に対して、誘電体膜３１が下部導体２１上にのみ形成されている点に特徴を有している。誘電体膜３１は、基板５１を基板面法線方向に見て下部導体２１及び上部導体２３が対向する部分及びその周辺部にのみ形成されている。誘電体膜３１が下部導体２１上にのみ形成されている点を除いた電子部品７０１の構成は、第５の実施の形態による電子部品４０１と同様であるため詳細な説明を省略する。
本実施の形態による電子部品７０１では、誘電体膜３１が下部導体２１上にのみ形成されている。よって、電子部品７０１は、電子部品４０１と比較して、内部応力を抑えることができ、温度に対する電子部品７０１の寸法変化を抑えることができるので、温度変化によるコンデンサ素子１１の容量値等の定数変化を抑えることができる。従って、電子部品７０１は、第５の実施の形態による電子部品４０１と比較して、コンデンサ素子１１の温度特性を改善でき、コンデンサ素子１１の容量値をより高精度に得ることができる。さらに、本実施の形態による電子部品７０１は、電子部品４０１と同様の効果が得られる。
本実施の形態による電子部品７０１の製造方法について図３１乃至図３４を用いて説明する。電子部品７０１はウエハ上に同時に多数形成されるが、図３１乃至図３４は、１個の電子部品７０１の素子形成領域を示している。図３１乃至図３４は、本実施の形態による電子部品７０１の製造工程を示す断面図である。
まず、図３１（ａ）に示すように、第５の実施の形態による電子部品４０１と同様の製造方法により、基板５１の平坦化層５２上にコイル導体１２、下部導体（第１導体）２１及び絶縁膜１３５を形成し、全面に誘電体膜３１を形成する（図２（ａ）乃至図３（ｂ）及び図１８（ａ）乃至図１９（ｂ）参照）。
次に、誘電体膜３１全面に感光性樹脂を塗布して感光性樹脂層８４を形成する。次に、図３１（ｂ）に示すように、感光性樹脂層８４を露光、現像し、下部導体２１の電極部となる部分及びその周辺部上の誘電体膜３１上にのみ感光性樹脂層８４を残す。次に、図３１（ｃ）に示すように、感光性樹脂層８４下部を除いて誘電体膜３１をアッシングにより除去する。これにより、下部導体２１の電極部となる部分及びその周辺部上にのみ誘電体膜３１が形成される。次に、図３２（ａ）に示すように、感光性樹脂層８４を剥離する。
次に、図３２（ｂ）に示すように、全面に膜厚３０（ｎｍ）程度のチタン（Ｔｉ）及び膜厚１００（ｎｍ）程度の銅（Ｃｕ）を例えばスパッタリング法により順次積層して上部導体形成用導体７３を形成する。上部導体形成用導体７３を蒸着法など真空成膜装置を用いた成膜方法により形成してもよい。
次に、上部導体形成用導体７３全面に厚さ３（μｍ）程度の感光性樹脂を例えばスピンコート法により塗布して感光性樹脂層８３を形成する。次に、図３２（ｃ）に示すように、感光性樹脂層８３を露光、現像し、誘電体膜３１上の上部導体形成用導体７３（上部導体２３となる部分）上にのみ感光性樹脂層８３を残す。
次に、図３３（ａ）に示すように、ドライエッチング又はウエットエチングにより感光性樹脂層８３下部を除いて上部導体形成用導体７３を除去する。これにより、感光性樹脂層８３下部の上部導体形成用導体７３で構成された上部導体（第２導体）２３が形成される。以上の工程によって、下部導体２１、誘電体膜３１及び上部導体２３で構成されるコンデンサ素子（容量素子）１１が形成される。
次に、図３３（ｂ）に示すように、上部導体２３上の感光性樹脂層８３を剥離する。次に、全面に例えば半導体用感光性樹脂を塗布して膜厚７〜８（μｍ）程度の絶縁膜３３を形成する。次に、絶縁膜３３にプリベークを行う。次に、図３３（ｃ）に示すように、絶縁膜３３を露光、現像し、コイル導体１２の内周側の端部を露出するビア開口部３３ａを絶縁膜３３に形成する。また同時に上部導体２３の一部が露出する開口部３３ｂを上部導体２３上の絶縁膜３３に形成する。次に、絶縁膜３３にポストベークを行う。次に、絶縁膜３３の表面をＣＭＰ法により研磨する。
次に、図３４（ａ）に示すように、導体２５及び導体６１を下部導体２１及びコイル導体１２と同様の形成方法によって形成する。図示は省略するが、より詳細に説明すると、全面に膜厚３０（ｎｍ）程度のＴｉ及び膜厚１００（ｎｍ）程度のＣｕを例えばスパッタリング法により順次積層して下地導体を形成する。次に、下地導体全面に厚さ８（μｍ）程度の感光性樹脂を例えばスピンコート法により塗布して感光性樹脂層を形成する。
次に、当該感光性樹脂層を露光、現像し、導体２５及び導体６１と同一形状の開口部を感光性樹脂層に形成する。
次に、当該開口部内に露出した下地導体上に厚さ９〜１０（μｍ）のＣｕの導体を電解めっき法により形成し、次いで当該導体の表面をＣＭＰ法により研磨して厚さ８（μｍ）程度の導体２５ｂ及び導体６１ｂを形成する。次に、感光性樹脂層を剥離する。
次に、図３４（ａ）に示すように、導体２５ｂ、６１ｂの周囲及び導体２５ｂ、６１ｂ間に露出した下地導体をドライエッチング又はウエットエッチングにより除去して、導体２５ｂ下部の下地導体で構成された下地導体２５ａと、導体６１ｂ下部の下地導体で構成された下地導体６１ａとが形成される。これにより、開口部３３ｂ内の上部導体２３上及び絶縁膜３３上に下地導体２５ａ及び導体２５ｂが積層された積層構造の導体（第３導体）２５が形成され、ビア開口部３３ａ内及び絶縁膜３３上に下地導体６１ａ及び導体６１ｂが積層された積層構造の導体６１が形成される。
以上の工程によって、コイル導体１２及び導体６１で構成されるインダクタ素子１３が形成される。次に、図３４（ｂ）に示すように、全面に厚さ３０（μｍ）程度のアルミナの保護膜５４を形成する。
次に、所定の切断線に沿ってウエハを切断し、ウエハ上に形成された複数の電子部品７０１を素子形成領域毎にチップ状に分離する。次に、図示は省略するが、切断面に露出した導体２５及び導体６１に電気的にそれぞれ接続される外部電極を当該切断面に形成する。次に、必要に応じて角部の面取りを行い、電子部品７０１が完成する。本実施の形態による電子部品７０１の製造方法によれば、第１の実施の形態による電子部品１の製造方法と同様の効果が得られる。
本発明は、上記実施の形態に限らず種々の変形が可能である。
上記実施の形態では、電子部品としてコンデンサ素子１１及びインダクタ素子１３のみを含む電子部品を例に挙げたが、本発明はこれに限られない。例えば、インダクタ素子１３の代わりに抵抗素子が形成されたＲＣ複合型の電子部品に適用できる。また、コンデンサ素子１１及びインダクタ素子１３の他に抵抗素子を有するＲＬＣ複合型の電子部品にも適用できる。また、コンデンサ素子１１を含む電子部品であれば、受動素子のみを含む電子部品に限らず、トランジスタやダイオード等の能動素子を含む電子部品にも適用できる。さらに、コンデンサ素子１１を含む電子部品であれば、デジタル・アナログ混在回路にも適用できる。さらに、所望の機能を得るためにＬＣＲのいずれかの素子を複数組合わせた所望の回路により当該所望の機能を達成する事ができる。もちろん、集中定数素子に限らず、分布定数回路と複合した回路構成であってもよく、半導体素子とこれらを組合わせることも行える。
また、基板５１の材料は、半導体材料又は低温同時焼成セラミックス（ｌｏｗ ｔｅｍｐｅｒａｔｕｒｅ ｃｏ−ｆｉｒｅｄ ｃｅｒａｍｉｃｓ；ＬＴＣＣ）でもよい。また、電子部品１は回路基板内に構成されてもよい。
上記第１乃至第８の実施の形態では１層のコンデンサ素子１１を有する電子部品１を例にとって説明したが、本発明はこれに限られない。例えば、導体と誘電体膜３１とを順に繰り返し積層した積層コンデンサ素子を有する電子部品１にも適用できる。積層コンデンサ素子を形成する場合、上記第１乃至第８の実施の形態による電子部品のコンデンサ素子１１を適宜組み合わせることができる。例えば、同一の実施の形態によるコンデンサ素子１１を繰返し積層する、一つの実施の形態によるコンデンサ素子１１の上に別の実施の形態によるコンデンサ素子１１を繰り返し積層する、又は２つの実施の形態によるコンデンサ素子１１を交互に積層すること等ができる。
上記実施の形態では各導体の断面形状が長方形の電子部品を例に挙げたが、各導体の断面形状は台形でも逆台形でも構わない。
上記実施の形態では、導体２５が、開口部３３ｂ内に形成された柱状導体部と、上部導体２３と外部電極等（不図示）とを接続するために絶縁膜３３上に形成された引き出し導体部とを有している電子部品を例に挙げたが、本発明はこれに限られない。本発明は、例えば、導体２５が当該引き出し導体部のみで構成され、当該柱状導体部が下部導体２１上に形成された電子部品にも適用できる。当該電子部品では、当該柱状導体部（第３導体）上に柱状導体部よりも薄い上部導体（第２導体）２３が形成され、上部導体２３上に誘電体膜３１が形成され、誘電体膜３１上に引き出し導体部のみで構成された引き出し導体（第１導体）２５が形成される。導体２５は、上部導体２３よりも厚く形成される。当該電子部品では、上部導体２３、誘電体膜３１及び引き出し導体部でコンデンサ素子（容量素子）が構成される。当該電子部品では、絶縁膜３３は、下部導体２１及び柱状導体部の周囲に形成される。また、当該電子部品では、基板５１の基板面を法線方向に見て、上部導体２３は柱状導体部を覆って形成されている。
上記電子部品では、上部導体２３は薄く形成されるので、形状精度のよい上部導体２３が得られる。これにより、導体２５と対向する上部導体２３の面積精度が高精度になり、当該コンデンサ素子の電極面積を高精度に形成することができる。従って、当該コンデンサ素子の容量値を高精度に得ることができる。また、絶縁膜３３を厚くすると、下部導体２１及び導体２５間に発生する寄生インダクタンス及び寄生容量が低減される。従って、コンデンサ素子１１の容量値の精度を高めることができる。
本発明の第１の実施の形態による電子部品１を示す図である。 本発明の第１の実施の形態による電子部品１の製造方法を示す断面図（その１）である。 本発明の第１の実施の形態による電子部品１の製造方法を示す断面図（その２）である。 本発明の第１の実施の形態による電子部品１の製造方法を示す断面図（その３）である。 本発明の第１の実施の形態による電子部品１の製造方法を示す断面図（その４）である。 本発明の第１の実施の形態による電子部品１の製造方法を示す断面図（その５）である。 本発明の第１の実施の形態による電子部品１の製造方法を示す断面図（その６）である。 本発明の第１の実施の形態による電子部品１の変形例を示す図である。 本発明の第１の実施の形態による電子部品１の変形例を示す図である。 本発明の第１の実施の形態による電子部品１の変形例を示す図である。 本発明の第１の実施の形態による電子部品１の変形例を示す図である。 本発明の第２の実施の形態による電子部品１０１を示す断面図である。 本発明の第２の実施の形態による電子部品１０１の製造方法を示す断面図（その１）である。 本発明の第２の実施の形態による電子部品１０１の製造方法を示す断面図（その２）である。 本発明の第３の実施の形態による電子部品２０１を示す断面図である。 本発明の第４の実施の形態による電子部品３０１を示す断面図である。 本発明の第５の実施の形態による電子部品４０１を示す断面図である。 本発明の第５の実施の形態による電子部品４０１の製造方法を示す断面図（その１）である。 本発明の第５の実施の形態による電子部品４０１の製造方法を示す断面図（その２）である。 本発明の第５の実施の形態による電子部品４０１の製造方法を示す断面図（その３）である。 本発明の第５の実施の形態による電子部品４０１の製造方法を示す断面図（その４）である。 本発明の第５の実施の形態による電子部品４０１の製造方法を示す断面図（その５）である。 本発明の第６の実施の形態による電子部品５０１を示す断面図である。 本発明の第６の実施の形態による電子部品５０１の製造方法を示す断面図（その１）である。 本発明の第６の実施の形態による電子部品５０１の製造方法を示す断面図（その２）である。 本発明の第６の実施の形態による電子部品５０１の製造方法を示す断面図（その３）である。 本発明の第６の実施の形態による電子部品５０１の製造方法を示す断面図（その４）である。 本発明の第６の実施の形態による電子部品５０１の製造方法を示す断面図（その５）である。 本発明の第７の実施の形態による電子部品６０１を示す断面図である。 本発明の第８の実施の形態による電子部品７０１を示す断面図である。 本発明の第８の実施の形態による電子部品７０１の製造方法を示す断面図（その１）である。 本発明の第８の実施の形態による電子部品７０１の製造方法を示す断面図（その２）である。 本発明の第８の実施の形態による電子部品７０１の製造方法を示す断面図（その３）である。 本発明の第８の実施の形態による電子部品７０１の製造方法を示す断面図（その４）である。 従来のコンデンサ素子４１１を示す図である。 特許文献１に開示された薄膜キャパシタ素子１０１１を示す断面図である。 本発明者らによって提案されたコンデンサ素子６１１を示す断面図である。 特許文献２に開示された薄膜キャパシタ８１１を示す断面図である。
符号の説明
１〜５、１０１、２０１、３０１、４０１、５０１、６０１、７０１ 電子部品
１１、４１１、６１１ コンデンサ素子
１２ コイル導体
１２ａ、２１ａ、２５ａ、２７ａ、２９ａ、６１ａ、６３ａ、６５ａ、７１ 下地導体
１２ｂ、２１ｂ、２５、２５ｂ、２７ｂ、２９、２９ｂ、６１、６１ｂ、６３ｂ、６５、６５ｂ 導体
１３ インダクタ素子
２１、４２１ 下部導体（第１導体）
２３、４２３、６２３ 上部導体（第２導体）
２７ 柱状導体
３１、４３１ 誘電体膜
３１ａ、３３ａ ビア開口部
３３、１３５ 絶縁膜
３３ｂ、８１ａ、８１ｂ、８２ａ、１３５ａ、１３５ｂ 開口部
５１ 基板
５２ 平坦化層
５４ 保護膜
６２ 引き出し導体
６３ ビア導体
７３ 上部導体形成用導体
８１、８２、８３、８４ 感光性樹脂層

Claims (16)

  1. 基板上に形成された第１導体と、
    前記第１導体上に形成された誘電体膜と、
    前記誘電体膜上に形成されて前記第１導体より薄い第２導体とを有し、
    容量素子が前記第１導体と前記第２導体と前記誘電体膜とで構成されていること
    を特徴とする電子部品。
  2. 請求項１記載の電子部品であって、
    前記容量素子の電極面積は、前記第２導体の面積で規定されていること
    を特徴とする電子部品。
  3. 請求項１又は２に記載の電子部品であって、
    前記第１導体の厚さをｔ１とし、
    前記第２導体の厚さをｔ２とし、
    前記第２導体の粒径をｘとすると、
    ｔ１＞ｔ２、
    ｘ≦ｔ２であること
    を特徴とする電子部品。
  4. 請求項１乃至３のいずれか１項に記載の電子部品であって、
    前記第２導体の全表面は、平坦であること
    を特徴とする電子部品。
  5. 請求項１乃至４のいずれか１項に記載の電子部品であって、
    前記第２導体上に形成された絶縁膜をさらに有すること
    を特徴とする電子部品。
  6. 請求項５記載の電子部品であって、
    前記第２導体上の前記絶縁膜の一部に前記第２導体表面が露出する開口部が形成されていること
    を特徴とする電子部品。
  7. 請求項６記載の電子部品であって、
    前記開口部に形成され、前記第２導体より厚い第３導体をさらに有すること
    を特徴とする電子部品。
  8. 請求項７記載の電子部品であって、
    前記第３導体は、前記絶縁膜上に延在していること
    を特徴とする電子部品。
  9. 請求項８記載の電子部品であって、
    前記第１導体及び前記第３導体は、別の層に形成されていること
    を特徴とする電子部品。
  10. 請求項５乃至９のいずれか１項に記載の電子部品であって、
    前記絶縁膜の表面は、平坦であること
    を特徴とする電子部品。
  11. 請求項５乃至１０のいずれか１項に記載の電子部品であって、
    前記絶縁膜は、前記基板のほぼ全面に形成されていること
    を特徴とする電子部品。
  12. 請求項１１記載の電子部品であって、
    前記第１導体と同層に形成された第４導体と、
    前記第４導体と前記絶縁膜を介して対向配置された第５導体とをさらに有すること
    を特徴とする電子部品。
  13. 請求項５乃至１２のいずれか１項に記載の電子部品であって、
    前記誘電体膜の膜厚は、前記絶縁膜の膜厚より薄いこと
    を特徴とする電子部品。
  14. 請求項５乃至１３のいずれか１項に記載の電子部品であって、
    前記誘電体膜の誘電率は、前記絶縁膜の誘電率より高い又は同じであること
    を特徴とする電子部品。
  15. 請求項１乃至１４のいずれか１項に記載の電子部品であって、
    前記誘電体膜は、前記第１導体上にのみ形成されていること
    を特徴とする電子部品。
  16. 基板上に第１導体を形成し、
    前記第１導体上に誘電体膜を形成し、
    前記誘電体膜上に前記第１導体より薄い第２導体を形成し、
    容量素子が前記第１導体と前記第２導体と前記誘電体膜とで構成され、
    前記第２導体上に絶縁膜を形成し、
    前記絶縁膜に前記第２導体表面が露出する開口部を形成し、
    前記開口部に前記第２導体より厚い第３導体を形成すること
    を特徴とする電子部品の製造方法。
JP2006127842A 2006-05-01 2006-05-01 電子部品 Pending JP2007300002A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2006127842A JP2007300002A (ja) 2006-05-01 2006-05-01 電子部品
US11/790,232 US7973246B2 (en) 2006-05-01 2007-04-24 Electronic component
TW096115033A TWI430302B (zh) 2006-05-01 2007-04-27 Electronic parts, electronic parts manufacturing methods
CN200710102992.9A CN101067985B (zh) 2006-05-01 2007-05-08 电子器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006127842A JP2007300002A (ja) 2006-05-01 2006-05-01 電子部品

Publications (1)

Publication Number Publication Date
JP2007300002A true JP2007300002A (ja) 2007-11-15

Family

ID=38648065

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006127842A Pending JP2007300002A (ja) 2006-05-01 2006-05-01 電子部品

Country Status (4)

Country Link
US (1) US7973246B2 (ja)
JP (1) JP2007300002A (ja)
CN (1) CN101067985B (ja)
TW (1) TWI430302B (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008221833A (ja) * 2007-02-15 2008-09-25 Fukui Prefecture 熱可塑性樹脂補強シート材及びその製造方法、並びに熱可塑性樹脂多層補強シート材
JP2009246181A (ja) * 2008-03-31 2009-10-22 Tdk Corp 電子部品
JP2010225611A (ja) * 2009-03-19 2010-10-07 Mitsubishi Materials Corp 可変容量コンデンサ部品
JP2014154585A (ja) * 2013-02-05 2014-08-25 Mitsubishi Electric Corp 半導体装置、半導体装置の製造方法
JP2018073888A (ja) * 2016-10-25 2018-05-10 大日本印刷株式会社 電子部品およびその製造方法
WO2018117111A1 (ja) * 2016-12-21 2018-06-28 大日本印刷株式会社 貫通電極基板、半導体装置及び貫通電極基板の製造方法
JP6389998B1 (ja) * 2017-11-28 2018-09-19 株式会社野田スクリーン Ｌｃ共振素子および共振素子アレイ
JP2021101483A (ja) * 2016-10-24 2021-07-08 大日本印刷株式会社 高周波部品及びその製造方法

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7416938B2 (en) * 2006-03-31 2008-08-26 Intel Corporation Inkjet patterning for thin-film capacitor fabrication, thin-film capacitors fabricated thereby, and systems containing same
US8212155B1 (en) * 2007-06-26 2012-07-03 Wright Peter V Integrated passive device
US20090014832A1 (en) * 2007-07-09 2009-01-15 Peter Baumgartner Semiconductor Device with Reduced Capacitance Tolerance Value
KR100867150B1 (ko) * 2007-09-28 2008-11-06 삼성전기주식회사 칩 캐패시터가 내장된 인쇄회로기판 및 칩 캐패시터의 내장방법
US8536676B2 (en) * 2007-12-19 2013-09-17 Lockheed Martin Corporation Corona prevention in high power MMICs
JP5362569B2 (ja) * 2007-12-28 2013-12-11 イビデン株式会社 インターポーザー及びインターポーザーの製造方法
US8269308B2 (en) * 2008-03-19 2012-09-18 Stats Chippac, Ltd. Semiconductor device with cross-talk isolation using M-cap and method thereof
US8624328B2 (en) * 2008-11-19 2014-01-07 Renesas Electronics Corporation Semiconductor device
FR2961345A1 (fr) * 2010-06-10 2011-12-16 St Microelectronics Tours Sas Circuit integre passif
CN102403137B (zh) * 2010-09-17 2016-03-23 三菱综合材料株式会社 可变电容器部件
US9194973B2 (en) 2010-12-03 2015-11-24 Baker Hughes Incorporated Self adaptive two dimensional filter for distributed sensing data
US9557239B2 (en) * 2010-12-03 2017-01-31 Baker Hughes Incorporated Determination of strain components for different deformation modes using a filter
US9103736B2 (en) 2010-12-03 2015-08-11 Baker Hughes Incorporated Modeling an interpretation of real time compaction modeling data from multi-section monitoring system
CN102544884B (zh) * 2011-12-23 2015-04-01 富士康(昆山)电脑接插件有限公司 电连接器、电连接器壳体及其表面处理的方法
DE102012223904A1 (de) * 2012-10-05 2014-04-10 Continental Automotive Gmbh Verfahren zum Herstellen eines elektronischen Hochstrom-Schaltkreises mittels Gasspritz-Technologie und Abdichten mit isolierendem Polymer
KR101975133B1 (ko) * 2015-01-30 2019-05-03 가부시키가이샤 무라타 세이사쿠쇼 전자 부품의 제조 방법 및 전자 부품
US10461696B2 (en) 2017-10-23 2019-10-29 Analog Devices, Inc. Switched capacitor banks
US10469029B2 (en) 2017-10-23 2019-11-05 Analog Devices, Inc. Inductor current distribution
JP7283434B2 (ja) * 2020-04-20 2023-05-30 株式会社村田製作所 集積受動部品
JP2022006781A (ja) * 2020-06-25 2022-01-13 Tdk株式会社 電子部品及びその製造方法
CN111740204B (zh) * 2020-08-17 2020-11-24 浙江臻镭科技股份有限公司 一种腔体谐振抑制结构及应用

Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0689831A (ja) * 1992-09-08 1994-03-29 Toshiba Corp 薄膜コンデンサ
JPH06181119A (ja) * 1992-12-14 1994-06-28 Takeshi Ikeda Ｌｃ複合部品
JPH07283077A (ja) * 1994-04-11 1995-10-27 Ngk Spark Plug Co Ltd 薄膜コンデンサ
JPH08115851A (ja) * 1994-10-14 1996-05-07 Ngk Spark Plug Co Ltd 薄膜コンデンサ付きセラミック基板および その製造方法
JPH0917973A (ja) * 1995-06-30 1997-01-17 Mitsubishi Electric Corp 半導体記憶装置及びその製造方法
JPH09139480A (ja) * 1995-01-27 1997-05-27 Toshiba Corp 薄膜キャパシタおよびこれを用いた半導体記憶装置
JPH1022457A (ja) * 1996-07-03 1998-01-23 Mitsubishi Electric Corp 容量装置及び半導体装置並びにそれらの製造方法
JPH10149946A (ja) * 1996-11-15 1998-06-02 Ngk Spark Plug Co Ltd キャパシタの製造方法及びキャパシタを備える基板
JPH1197635A (ja) * 1997-09-16 1999-04-09 Matsushita Electron Corp 容量素子及びその製造方法
JP2000223362A (ja) * 1999-02-02 2000-08-11 Nec Corp 薄膜コンデンサ、薄膜コンデンサ内蔵基板および薄膜コンデンサの製造方法
JP2000323345A (ja) * 1999-05-11 2000-11-24 Tdk Corp 高周波電子部品及びその製造方法
JP2002100533A (ja) * 2000-07-19 2002-04-05 Sony Corp キャパシタ素子の形成方法、複合薄膜素子の形成方法、配線基板及びモジュール基板
JP2004056097A (ja) * 2002-05-27 2004-02-19 Nec Corp 薄膜キャパシタ、薄膜キャパシタを含む複合受動部品、それらの製造方法およびそれらを内蔵した配線基板
JP2005033103A (ja) * 2003-07-10 2005-02-03 Matsushita Electric Ind Co Ltd 半導体記憶装置およびその製造方法
JP2005136074A (ja) * 2003-10-29 2005-05-26 Kyocera Corp コンデンサおよび直列コンデンサならびに可変コンデンサ

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10135077A (ja) 1996-10-30 1998-05-22 Kyocera Corp 薄膜キャパシタ
TW386289B (en) * 1997-07-03 2000-04-01 Matsushita Electronics Corp Capacitance element and manufacturing thereof
JP3193973B2 (ja) 1997-07-03 2001-07-30 松下電器産業株式会社 容量素子およびその製造方法
US6278153B1 (en) * 1998-10-19 2001-08-21 Nec Corporation Thin film capacitor formed in via
EP1170797A3 (en) * 2000-07-04 2005-05-25 Alps Electric Co., Ltd. Thin-film capacitor element and electronic circuit board on which thin-film capacitor element is formed
JP2002025854A (ja) 2000-07-04 2002-01-25 Alps Electric Co Ltd 薄膜キャパシタ素子
JP3759381B2 (ja) 2000-07-17 2006-03-22 アルプス電気株式会社 電子回路基板
JP3934366B2 (ja) 2001-07-02 2007-06-20 アルプス電気株式会社 薄膜キャパシタ素子の製造方法
US6818469B2 (en) * 2002-05-27 2004-11-16 Nec Corporation Thin film capacitor, method for manufacturing the same and printed circuit board incorporating the same
TW200620472A (en) * 2004-09-09 2006-06-16 Tokyo Electron Ltd Thin film capacitor, method for forming same, and computer readable recording medium

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0689831A (ja) * 1992-09-08 1994-03-29 Toshiba Corp 薄膜コンデンサ
JPH06181119A (ja) * 1992-12-14 1994-06-28 Takeshi Ikeda Ｌｃ複合部品
JPH07283077A (ja) * 1994-04-11 1995-10-27 Ngk Spark Plug Co Ltd 薄膜コンデンサ
JPH08115851A (ja) * 1994-10-14 1996-05-07 Ngk Spark Plug Co Ltd 薄膜コンデンサ付きセラミック基板および その製造方法
JPH09139480A (ja) * 1995-01-27 1997-05-27 Toshiba Corp 薄膜キャパシタおよびこれを用いた半導体記憶装置
JPH0917973A (ja) * 1995-06-30 1997-01-17 Mitsubishi Electric Corp 半導体記憶装置及びその製造方法
JPH1022457A (ja) * 1996-07-03 1998-01-23 Mitsubishi Electric Corp 容量装置及び半導体装置並びにそれらの製造方法
JPH10149946A (ja) * 1996-11-15 1998-06-02 Ngk Spark Plug Co Ltd キャパシタの製造方法及びキャパシタを備える基板
JPH1197635A (ja) * 1997-09-16 1999-04-09 Matsushita Electron Corp 容量素子及びその製造方法
JP2000223362A (ja) * 1999-02-02 2000-08-11 Nec Corp 薄膜コンデンサ、薄膜コンデンサ内蔵基板および薄膜コンデンサの製造方法
JP2000323345A (ja) * 1999-05-11 2000-11-24 Tdk Corp 高周波電子部品及びその製造方法
JP2002100533A (ja) * 2000-07-19 2002-04-05 Sony Corp キャパシタ素子の形成方法、複合薄膜素子の形成方法、配線基板及びモジュール基板
JP2004056097A (ja) * 2002-05-27 2004-02-19 Nec Corp 薄膜キャパシタ、薄膜キャパシタを含む複合受動部品、それらの製造方法およびそれらを内蔵した配線基板
JP2005033103A (ja) * 2003-07-10 2005-02-03 Matsushita Electric Ind Co Ltd 半導体記憶装置およびその製造方法
JP2005136074A (ja) * 2003-10-29 2005-05-26 Kyocera Corp コンデンサおよび直列コンデンサならびに可変コンデンサ

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008221833A (ja) * 2007-02-15 2008-09-25 Fukui Prefecture 熱可塑性樹脂補強シート材及びその製造方法、並びに熱可塑性樹脂多層補強シート材
JP2009246181A (ja) * 2008-03-31 2009-10-22 Tdk Corp 電子部品
JP2010225611A (ja) * 2009-03-19 2010-10-07 Mitsubishi Materials Corp 可変容量コンデンサ部品
JP2014154585A (ja) * 2013-02-05 2014-08-25 Mitsubishi Electric Corp 半導体装置、半導体装置の製造方法
JP2021101483A (ja) * 2016-10-24 2021-07-08 大日本印刷株式会社 高周波部品及びその製造方法
JP7211445B2 (ja) 2016-10-24 2023-01-24 大日本印刷株式会社 高周波部品及びその製造方法
JP2018073888A (ja) * 2016-10-25 2018-05-10 大日本印刷株式会社 電子部品およびその製造方法
JP6380726B1 (ja) * 2016-12-21 2018-08-29 大日本印刷株式会社 貫通電極基板、半導体装置及び貫通電極基板の製造方法
US10950533B2 (en) 2016-12-21 2021-03-16 Dai Nippon Printing Co., Ltd. Through electrode substrate and semiconductor device
WO2018117111A1 (ja) * 2016-12-21 2018-06-28 大日本印刷株式会社 貫通電極基板、半導体装置及び貫通電極基板の製造方法
US11742273B2 (en) 2016-12-21 2023-08-29 Dai Nippon Printing Co., Ltd. Through electrode substrate and semiconductor device
WO2019106705A1 (ja) * 2017-11-28 2019-06-06 株式会社野田スクリーン Ｌｃ共振素子および共振素子アレイ
JP6389998B1 (ja) * 2017-11-28 2018-09-19 株式会社野田スクリーン Ｌｃ共振素子および共振素子アレイ
US11328861B2 (en) 2017-11-28 2022-05-10 Noda Screen Co., Ltd. LC resonance element and resonance element array

Also Published As

Publication number Publication date
CN101067985B (zh) 2011-12-14
CN101067985A (zh) 2007-11-07
TWI430302B (zh) 2014-03-11
US20070253144A1 (en) 2007-11-01
US7973246B2 (en) 2011-07-05
TW200802443A (en) 2008-01-01

Similar Documents

Publication Publication Date Title
US7973246B2 (en) Electronic component
JP2007142109A (ja) 電子部品
JP4518013B2 (ja) 電子部品
US7312685B1 (en) Symmetrical inductor
KR100766213B1 (ko) 전자 부품
JP2008034626A (ja) 電子部品及びその製造方法
US20080246114A1 (en) Integrated passive device with a high resistivity substrate and method for forming the same
WO2017057422A1 (ja) 薄膜型ｌｃ部品およびその実装構造
US7002435B2 (en) Variable capacitance circuit, variable capacitance thin film capacitor and radio frequency device
US7872853B2 (en) Thin film capacitor, manufacturing method of the same, and electronic component
US8242575B2 (en) Thin-film device including a terminal electrode connected to respective end faces of conductor layers
JP2007134380A (ja) 電子部品
KR100240647B1 (ko) 반도체 소자의 캐패시터 제조 방법
KR20030030958A (ko) 인덕턴스 및 그 제조방법
JP2010135453A (ja) 半導体装置、半導体装置の製造方法
US11800635B2 (en) Integrated passive component
US7489036B2 (en) Thin-film device
JP6288386B2 (ja) 表面実装型ｌｃデバイス
JP2001044778A (ja) 複合電子部品
JP2009038203A (ja) 半導体装置
JP2006005309A (ja) キャパシタ装置
JP6416102B2 (ja) 可変容量デバイスおよび通信装置
US7649251B2 (en) Thin-film device
US20220157930A1 (en) Passive component
JP2002299986A (ja) 電子回路ユニット

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080417

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080430

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080630

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080805

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081003

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20081016

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20090327