JPH0689831A - 薄膜コンデンサ - Google Patents
薄膜コンデンサInfo
- Publication number
- JPH0689831A JPH0689831A JP4239400A JP23940092A JPH0689831A JP H0689831 A JPH0689831 A JP H0689831A JP 4239400 A JP4239400 A JP 4239400A JP 23940092 A JP23940092 A JP 23940092A JP H0689831 A JPH0689831 A JP H0689831A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- upper electrode
- electrode
- lower electrode
- dielectric constant
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 容量の大きさを制御しやすく、かつリーク電
流を小さくし得る薄膜コンデンサを提供することを目的
とする。 【構成】 高誘電率薄膜と、この高誘電率薄膜を介して
形成された下部電極および上部電極を具備した薄膜コン
デンサであって、前記上部電極はその下部電極上への投
影面が下部電極に完全に包含される形状を有するととも
に、前記上部電極上に形成された絶縁膜とこの絶縁膜に
開口された孔から引き出され、かつ上部電極との接続部
が上部電極に完全に包含される上部電極引き出し部を備
えることを特徴とする。 【効果】 精度良く所望の容量を得ることができ、かつ
リーク電流を小さくすることができる。
流を小さくし得る薄膜コンデンサを提供することを目的
とする。 【構成】 高誘電率薄膜と、この高誘電率薄膜を介して
形成された下部電極および上部電極を具備した薄膜コン
デンサであって、前記上部電極はその下部電極上への投
影面が下部電極に完全に包含される形状を有するととも
に、前記上部電極上に形成された絶縁膜とこの絶縁膜に
開口された孔から引き出され、かつ上部電極との接続部
が上部電極に完全に包含される上部電極引き出し部を備
えることを特徴とする。 【効果】 精度良く所望の容量を得ることができ、かつ
リーク電流を小さくすることができる。
Description
【0001】
【産業上の利用分野】本発明は、高誘電率薄膜を用いた
薄膜コンデンサに関する。
薄膜コンデンサに関する。
【0002】
【従来の技術】近年、半導体メモリに代表される集積回
路(IC)が高速化、高集積化するに連れて、集積回路
の周辺に使用される受動部品についても同様に小型化、
広帯域化が求められている。特に集積回路への直流電源
供給線と接地線の間に挿入して、電源電圧の変動を抑え
るために使用されているバイパスコンデンサには、集積
回路内のトランジスタのスイッチング時間が高速化する
に連れ、直流電源電圧に重畳する高周波の電圧変動(ノ
イズ)を除去できるような、広帯域で大容量のコンデン
サが求められている。
路(IC)が高速化、高集積化するに連れて、集積回路
の周辺に使用される受動部品についても同様に小型化、
広帯域化が求められている。特に集積回路への直流電源
供給線と接地線の間に挿入して、電源電圧の変動を抑え
るために使用されているバイパスコンデンサには、集積
回路内のトランジスタのスイッチング時間が高速化する
に連れ、直流電源電圧に重畳する高周波の電圧変動(ノ
イズ)を除去できるような、広帯域で大容量のコンデン
サが求められている。
【0003】すなわちバイパスコンデンサには、集積回
路のスイッチング速度が速ければ速いほど、また集積度
があがりトランジスタの数が増えれば増えるほど、また
消費電流が大きくなれば大きくなるほど、電源電圧の変
動を防ぐために、帯域が広くしかも大容量のコンデンサ
が必要となる。
路のスイッチング速度が速ければ速いほど、また集積度
があがりトランジスタの数が増えれば増えるほど、また
消費電流が大きくなれば大きくなるほど、電源電圧の変
動を防ぐために、帯域が広くしかも大容量のコンデンサ
が必要となる。
【0004】この様な用途に対して、昨今では、従来使
用されている積層セラミックコンデンサの代わりに、高
誘電率薄膜を用いた薄膜コンデンサを使用することが検
討されている。これは高い誘電率を示すペロブスカイト
型化合物などからなる高誘電率薄膜を使用することによ
り、小型で大容量のコンデンサを作製しようとするもの
である。しかもこのような薄膜コンデンサは、薄膜プロ
セスを駆使して、ICパッケージの一部として形成する
ことができる。このため、ICチップの近く、すなわち
各種トランジスタの近くに実装することが可能であり、
コンデンサとトランジスタの間のリード線が短くなり、
インダクタンスを小さくすることができる。したがっ
て、トランジスタに供給する直流電源電圧の安定化、ひ
いてはIC回路の高速動作の安定化に大きく寄与する。
用されている積層セラミックコンデンサの代わりに、高
誘電率薄膜を用いた薄膜コンデンサを使用することが検
討されている。これは高い誘電率を示すペロブスカイト
型化合物などからなる高誘電率薄膜を使用することによ
り、小型で大容量のコンデンサを作製しようとするもの
である。しかもこのような薄膜コンデンサは、薄膜プロ
セスを駆使して、ICパッケージの一部として形成する
ことができる。このため、ICチップの近く、すなわち
各種トランジスタの近くに実装することが可能であり、
コンデンサとトランジスタの間のリード線が短くなり、
インダクタンスを小さくすることができる。したがっ
て、トランジスタに供給する直流電源電圧の安定化、ひ
いてはIC回路の高速動作の安定化に大きく寄与する。
【0005】上述したような薄膜コンデンサの構造とし
ては、表面が平滑な基板と導電性薄膜からなる下部電
極、さらにその上に形成された高誘電率薄膜、さらにそ
の上に形成された上部電極などから構成されている。
ては、表面が平滑な基板と導電性薄膜からなる下部電
極、さらにその上に形成された高誘電率薄膜、さらにそ
の上に形成された上部電極などから構成されている。
【0006】図7に従来知られている薄膜コンデンサの
構成を示す。(Ken-ichi Ishii etal., "Thin Film C-R
Network Module", IMC 1990 Proceedings, pp.442-44
7)なお、図7(b)は、同図(a)A−A’の断面図
である。図示されるように、この薄膜コンデンサにおい
ては表面が平滑な絶縁性の基板1上に下部電極2が形成
されその上に高誘電率薄膜3、さらに上部電極4が形成
されている。この従来例においては、上部電極4がその
引き出し部と一体化され外部回路との接続のためのリー
ド線を兼ねている。
構成を示す。(Ken-ichi Ishii etal., "Thin Film C-R
Network Module", IMC 1990 Proceedings, pp.442-44
7)なお、図7(b)は、同図(a)A−A’の断面図
である。図示されるように、この薄膜コンデンサにおい
ては表面が平滑な絶縁性の基板1上に下部電極2が形成
されその上に高誘電率薄膜3、さらに上部電極4が形成
されている。この従来例においては、上部電極4がその
引き出し部と一体化され外部回路との接続のためのリー
ド線を兼ねている。
【0007】
【発明が解決しようとする課題】このような薄膜コンデ
ンサにおいて、得られる静電容量は、上下の電極の対向
面積と高誘電率薄膜の誘電率に比例し、高誘電率薄膜の
膜厚に反比例する。そのため所望の容量を有する薄膜コ
ンデンサを製造するには、高誘電率薄膜の誘電率、膜厚
を一定にすると同時に、上下の電極の対向面積をできる
限り一定にすることが望ましい。このうち、高誘電率薄
膜の誘電率および膜厚は、高誘電率薄膜の形成方法、形
成条件など制御することにより、所望の値を得ることが
できる。しかしながら、上部電極と下部電極の対向面積
については、上部電極、下部電極の形状と加工精度、互
いの位置決め精度、および上下の電極からの引き出し部
(リード線)の形状(リード線の太さなど)と加工精
度、位置決め精度など多くの項目に依存し、製造上対向
面積を一定の範囲に制御するのがむずかしいという問題
があった。
ンサにおいて、得られる静電容量は、上下の電極の対向
面積と高誘電率薄膜の誘電率に比例し、高誘電率薄膜の
膜厚に反比例する。そのため所望の容量を有する薄膜コ
ンデンサを製造するには、高誘電率薄膜の誘電率、膜厚
を一定にすると同時に、上下の電極の対向面積をできる
限り一定にすることが望ましい。このうち、高誘電率薄
膜の誘電率および膜厚は、高誘電率薄膜の形成方法、形
成条件など制御することにより、所望の値を得ることが
できる。しかしながら、上部電極と下部電極の対向面積
については、上部電極、下部電極の形状と加工精度、互
いの位置決め精度、および上下の電極からの引き出し部
(リード線)の形状(リード線の太さなど)と加工精
度、位置決め精度など多くの項目に依存し、製造上対向
面積を一定の範囲に制御するのがむずかしいという問題
があった。
【0008】また、薄膜コンデンサにおいては、高誘電
率薄膜の膜厚を薄くすれば薄くするほど得られる容量が
大きくなる一方で、これに伴いリーク電流も増大してし
まうという問題がある。特に、上下の電極からの引出部
の引き出し方法により高誘電率薄膜が部分的に薄くなっ
たり、電極の形状に起因して高誘電率薄膜の特定の部分
にのみ電界が集中した場合、ここに集中的にリーク電流
が流れるため、リーク電流の値は上部電極および下部電
極の形状や、これらの加工精度、位置決め精度などにも
大きく依存するという問題があった。
率薄膜の膜厚を薄くすれば薄くするほど得られる容量が
大きくなる一方で、これに伴いリーク電流も増大してし
まうという問題がある。特に、上下の電極からの引出部
の引き出し方法により高誘電率薄膜が部分的に薄くなっ
たり、電極の形状に起因して高誘電率薄膜の特定の部分
にのみ電界が集中した場合、ここに集中的にリーク電流
が流れるため、リーク電流の値は上部電極および下部電
極の形状や、これらの加工精度、位置決め精度などにも
大きく依存するという問題があった。
【0009】この発明はこのような従来の課題を解決す
るためになされたもので、その目的とするところは、容
量の大きさを制御しやすく、しかもリーク電流を小さく
し得る薄膜コンデンサを提供することにある。
るためになされたもので、その目的とするところは、容
量の大きさを制御しやすく、しかもリーク電流を小さく
し得る薄膜コンデンサを提供することにある。
【0010】
【課題を解決するための手段】上記目的を達成するため
になされた本発明は、高誘電率薄膜と、この高誘電率薄
膜を介して形成された下部電極および上部電極を具備し
た薄膜コンデンサであって、前記上部電極はその下部電
極上への投影面が下部電極に完全に包含される形状を有
するとともに、前記上部電極上に形成された絶縁膜とこ
の絶縁膜に開口された孔から引き出され、かつ上部電極
との接続部が上部電極に完全に包含される上部電極引き
出し部を備えることを特徴としている。
になされた本発明は、高誘電率薄膜と、この高誘電率薄
膜を介して形成された下部電極および上部電極を具備し
た薄膜コンデンサであって、前記上部電極はその下部電
極上への投影面が下部電極に完全に包含される形状を有
するとともに、前記上部電極上に形成された絶縁膜とこ
の絶縁膜に開口された孔から引き出され、かつ上部電極
との接続部が上部電極に完全に包含される上部電極引き
出し部を備えることを特徴としている。
【0011】本発明の薄膜コンデンサは、一般的には表
面が平坦な絶縁性の基板上に、下部電極、高誘電率薄
膜、上部電極を順次形成して構成される。当該薄膜コン
デンサを構成する基板としては、例えば酸化マグネシウ
ム(MgO)、アルミナ(Al2 O3 )、シリコン(S
i)、酸化シリコン(SiOx )などの単結晶や多結
晶、非晶質からなるものなどをあげることができる。高
誘電率薄膜としては、例えばチタン酸ストロンチウム
(SrTiO3 )やチタン酸バリウム(BaTi
O3)、チタン酸ジルコン酸鉛(Pb(Zrx T
i1-x )O3 )などのペロブスカイト型化合物を用いる
ことができる。ペロブスカイト型は化合物は、非晶質の
誘電体やほかの結晶構造を有する誘電体と比較して、大
きな誘電率を有する誘電体で、しかも化学的に安定であ
ることが知られている。このためこのような誘電体を薄
膜化することにより、小型で大容量のコンデンサを形成
することができる。
面が平坦な絶縁性の基板上に、下部電極、高誘電率薄
膜、上部電極を順次形成して構成される。当該薄膜コン
デンサを構成する基板としては、例えば酸化マグネシウ
ム(MgO)、アルミナ(Al2 O3 )、シリコン(S
i)、酸化シリコン(SiOx )などの単結晶や多結
晶、非晶質からなるものなどをあげることができる。高
誘電率薄膜としては、例えばチタン酸ストロンチウム
(SrTiO3 )やチタン酸バリウム(BaTi
O3)、チタン酸ジルコン酸鉛(Pb(Zrx T
i1-x )O3 )などのペロブスカイト型化合物を用いる
ことができる。ペロブスカイト型は化合物は、非晶質の
誘電体やほかの結晶構造を有する誘電体と比較して、大
きな誘電率を有する誘電体で、しかも化学的に安定であ
ることが知られている。このためこのような誘電体を薄
膜化することにより、小型で大容量のコンデンサを形成
することができる。
【0012】本発明はで、このような高誘電率薄膜を介
して上部電極と下部電極を設けることにより、薄膜コン
デンサを形成することができる。すなわち、表面が平滑
な絶縁性の基板上に、まず下部電極として導電性薄膜を
形成し、所望の形状に加工を施し、しかる後にこの上に
高誘電率薄膜を形成する。さらに上部電極として導電性
薄膜を形成し、適当な形状に加工することにより、本発
明の薄膜コンデンサを形成することができる。
して上部電極と下部電極を設けることにより、薄膜コン
デンサを形成することができる。すなわち、表面が平滑
な絶縁性の基板上に、まず下部電極として導電性薄膜を
形成し、所望の形状に加工を施し、しかる後にこの上に
高誘電率薄膜を形成する。さらに上部電極として導電性
薄膜を形成し、適当な形状に加工することにより、本発
明の薄膜コンデンサを形成することができる。
【0013】下部電極としては、高誘電率薄膜の形成時
にこれと反応や拡散を生じにくい白金、パラジウムなど
を用いることが望ましい。下部電極の形成方法として
は、スパッタリング、電子ビーム蒸着などをあげること
ができる。チタン酸ストロンチウムなど高誘電率薄膜の
形成方法としては、スパッタリング、ゾルゲル方法、M
OCVD法などをあげることができる。
にこれと反応や拡散を生じにくい白金、パラジウムなど
を用いることが望ましい。下部電極の形成方法として
は、スパッタリング、電子ビーム蒸着などをあげること
ができる。チタン酸ストロンチウムなど高誘電率薄膜の
形成方法としては、スパッタリング、ゾルゲル方法、M
OCVD法などをあげることができる。
【0014】本発明の薄膜コンデンサは、上部電極の電
極面積が下部電極の電極面積よりも小さく、上部電極を
下部電極上に垂直に投影したときにその投影面が下部電
極に完全に包含されることを特徴とする。上部電極と下
部電極との短絡を防止するために、高誘電率薄膜の形状
は少なくとも上部電極の面積よりも大きくし、上下の電
極の間を高誘電率薄膜で電気的に絶縁することはいうま
でもない。上部電極としては、ニッケル、ニッケルクロ
ム合金、パラジウムなどの金属が用いられ得るが、その
形成方法としては、蒸着法、スパッタリング法などをあ
げることができる。さらに上部電極はこれらの金属の酸
化を防ぎ、電気的な接触をよくするため金や白金などを
被覆した多層構造とすることが望ましい。
極面積が下部電極の電極面積よりも小さく、上部電極を
下部電極上に垂直に投影したときにその投影面が下部電
極に完全に包含されることを特徴とする。上部電極と下
部電極との短絡を防止するために、高誘電率薄膜の形状
は少なくとも上部電極の面積よりも大きくし、上下の電
極の間を高誘電率薄膜で電気的に絶縁することはいうま
でもない。上部電極としては、ニッケル、ニッケルクロ
ム合金、パラジウムなどの金属が用いられ得るが、その
形成方法としては、蒸着法、スパッタリング法などをあ
げることができる。さらに上部電極はこれらの金属の酸
化を防ぎ、電気的な接触をよくするため金や白金などを
被覆した多層構造とすることが望ましい。
【0015】なお、高誘電率薄膜の膜厚が一定の薄膜コ
ンデンサにおいては、容量の大きさは高誘電率薄膜の誘
電率、および下部電極と上部電極が対向する部分の面積
で決まる。本発明の薄膜コンデンサにおいては、上述し
たように、下部電極が上部電極の下部電極上への投影面
を完全に包含するよう構成されているので、必ず上部電
極の面積が上下の電極の対向面積に等しくなる。すなわ
ちコンデンサの容量は上部電極の面積のみで決まり、下
部電極の面積に依らない。そのため上部電極の形状は、
所望の容量が得られる面積となるように、設計、加工さ
れなければならない。これに対し、下部電極は上述の条
件を満足する限り、どの様な形状でもよく、それほど精
度よく加工する必要はない。
ンデンサにおいては、容量の大きさは高誘電率薄膜の誘
電率、および下部電極と上部電極が対向する部分の面積
で決まる。本発明の薄膜コンデンサにおいては、上述し
たように、下部電極が上部電極の下部電極上への投影面
を完全に包含するよう構成されているので、必ず上部電
極の面積が上下の電極の対向面積に等しくなる。すなわ
ちコンデンサの容量は上部電極の面積のみで決まり、下
部電極の面積に依らない。そのため上部電極の形状は、
所望の容量が得られる面積となるように、設計、加工さ
れなければならない。これに対し、下部電極は上述の条
件を満足する限り、どの様な形状でもよく、それほど精
度よく加工する必要はない。
【0016】また本発明においては、上部電極引き出し
部の上部電極との接続部の面積が上部電極の面積より小
さく、かつこの接続部が上部電極に完全に包含される。
一般にコンデンサは二つの電極のそれぞれからリード線
を引き出し、外部回路と接続しなければならないが、本
発明においては、このようなリード線として上部電極引
き出し部が上部電極上に形成された絶縁膜に開口された
孔から引き出され、さらに絶縁膜上で配線などに加工さ
れることにより外部回路と電気的に接続される。これに
対し、下部電極と外部回路との接続方法については、本
発明において何ら限定されるものではない。
部の上部電極との接続部の面積が上部電極の面積より小
さく、かつこの接続部が上部電極に完全に包含される。
一般にコンデンサは二つの電極のそれぞれからリード線
を引き出し、外部回路と接続しなければならないが、本
発明においては、このようなリード線として上部電極引
き出し部が上部電極上に形成された絶縁膜に開口された
孔から引き出され、さらに絶縁膜上で配線などに加工さ
れることにより外部回路と電気的に接続される。これに
対し、下部電極と外部回路との接続方法については、本
発明において何ら限定されるものではない。
【0017】なおこのとき、上部電極上に形成される絶
縁膜としては、二酸化シリコン、ガラス、ポリイミドな
どを用いることができ、上部電極引き出し部には、アル
ミニウム、銅などが用いられ得る。
縁膜としては、二酸化シリコン、ガラス、ポリイミドな
どを用いることができ、上部電極引き出し部には、アル
ミニウム、銅などが用いられ得る。
【0018】
【作用】本発明による薄膜コンデンサにおいては、上部
電極を下部電極上に垂直に投影したときに、その投影面
が完全に下部電極に包含される。さらに上部電極引き出
し部は、その上部電極との接続部が上部電極に完全に包
含される。このため薄膜コンデンサの容量は、上部電極
の形状と高誘電率薄膜の誘電率、膜厚だけで決まり、上
部電極引き出し部の形状、下部電極の形状に依存しな
い。このため、上部電極の形状を所望の容量が得られる
ように設計し、かつ上部電極の形状を精度良く加工する
だけで、所望の容量の薄膜コンデンサを得ることができ
る。したがって、下部電極の形状や、加工精度、上部電
極パターニング時の下部電極に対する位置合わせ精度、
上部電極引き出し部の形状およびその加工の際のパター
ンニング時の位置合わせ精度が、それほど厳密である必
要はないという長所を有する。また、本発明の薄膜コン
デンサにおいては、上部電極の下部電極上への投影面が
下部電極に完全に包含されるため、上下の電極間に電位
差を与えた場合、下部電極の周縁部では電界集中が生じ
ない。したがって下部電極の周縁部は、下部電極に使用
する導電性薄膜の厚さの分だけ段差が生じ、この上に形
成した高誘電率薄膜の厚さはこの部分で薄くなりやす
く、下部電極の周縁部で電界集中が生じると非常にリー
ク電流が大きくなる傾向があるが、本発明ではこのよう
な不都合が生じない。
電極を下部電極上に垂直に投影したときに、その投影面
が完全に下部電極に包含される。さらに上部電極引き出
し部は、その上部電極との接続部が上部電極に完全に包
含される。このため薄膜コンデンサの容量は、上部電極
の形状と高誘電率薄膜の誘電率、膜厚だけで決まり、上
部電極引き出し部の形状、下部電極の形状に依存しな
い。このため、上部電極の形状を所望の容量が得られる
ように設計し、かつ上部電極の形状を精度良く加工する
だけで、所望の容量の薄膜コンデンサを得ることができ
る。したがって、下部電極の形状や、加工精度、上部電
極パターニング時の下部電極に対する位置合わせ精度、
上部電極引き出し部の形状およびその加工の際のパター
ンニング時の位置合わせ精度が、それほど厳密である必
要はないという長所を有する。また、本発明の薄膜コン
デンサにおいては、上部電極の下部電極上への投影面が
下部電極に完全に包含されるため、上下の電極間に電位
差を与えた場合、下部電極の周縁部では電界集中が生じ
ない。したがって下部電極の周縁部は、下部電極に使用
する導電性薄膜の厚さの分だけ段差が生じ、この上に形
成した高誘電率薄膜の厚さはこの部分で薄くなりやす
く、下部電極の周縁部で電界集中が生じると非常にリー
ク電流が大きくなる傾向があるが、本発明ではこのよう
な不都合が生じない。
【0019】なお本発明では電界が上部電極の周縁部で
集中しやすいものの、平滑な基板上に、適切な薄膜プロ
セスで表面の平滑な下部電極、さらにその上に平滑な高
誘電率薄膜を形成すれば、上部電極の周縁部で高誘電率
薄膜が部分的に薄くなることはなく、少なくともこれが
原因となる大きなリーク電流は生じない。さらに、上部
電極の周縁部の曲率半径をr、その部分における高誘電
率薄膜の膜厚をtとしたとき、 r/t≧2 なる関係が任意の上部電極周縁部について満足されるよ
うに上部電極を加工すれば、上部電極周縁部での電界集
中が緩和され、リーク電流をさらに一層低減させること
ができる。また本発明の薄膜コンデンサの構成によれ
ば、上部電極の形状についてのみ上述の条件を満足しさ
えすればよく、下部電極、上部電極引き出し部はどのよ
うな形状であってもよいため、所望の容量を精度よく有
する薄膜コンデンサの製造プロセスが簡素化され、コス
トを著しく低減することができる。
集中しやすいものの、平滑な基板上に、適切な薄膜プロ
セスで表面の平滑な下部電極、さらにその上に平滑な高
誘電率薄膜を形成すれば、上部電極の周縁部で高誘電率
薄膜が部分的に薄くなることはなく、少なくともこれが
原因となる大きなリーク電流は生じない。さらに、上部
電極の周縁部の曲率半径をr、その部分における高誘電
率薄膜の膜厚をtとしたとき、 r/t≧2 なる関係が任意の上部電極周縁部について満足されるよ
うに上部電極を加工すれば、上部電極周縁部での電界集
中が緩和され、リーク電流をさらに一層低減させること
ができる。また本発明の薄膜コンデンサの構成によれ
ば、上部電極の形状についてのみ上述の条件を満足しさ
えすればよく、下部電極、上部電極引き出し部はどのよ
うな形状であってもよいため、所望の容量を精度よく有
する薄膜コンデンサの製造プロセスが簡素化され、コス
トを著しく低減することができる。
【0020】
【実施例】以下、本発明の実施例を図面に基づいて説明
する。図1は本発明が適用された薄膜コンデンサの好適
な一実施例を示す構成図であり、図2乃至図5は当該薄
膜コンデンサの製造工程を示す説明図である。なお図1
乃至図5において、それぞれ(a)が平面図、(b)が
縦断面図を示す。
する。図1は本発明が適用された薄膜コンデンサの好適
な一実施例を示す構成図であり、図2乃至図5は当該薄
膜コンデンサの製造工程を示す説明図である。なお図1
乃至図5において、それぞれ(a)が平面図、(b)が
縦断面図を示す。
【0021】まず、図1乃至図5に基づいて製造工程に
ついて説明する。図2に示すように、表面が平滑なアル
ミナからなる基板1の上に、厚さ50nmのパラジウム
薄膜をスパッタリングにより成膜する。このとき基板温
度を500℃に加熱しておき、スパッタリングガスとし
てArを使用し、ガスの全圧力を0.5Paとする。ま
た、水冷された4インチ径のパラジウムターゲットに約
300Wの高周波電力を投入し、ターゲットと基板1の
距離を約140nm程度にする。このようなスパッタリ
ングにより、基板1上にパラジウム薄膜を成膜し、これ
を過酸化水素水を加えた塩酸水溶液で所望の形状にエッ
チングすることにより下部電極2を形成する。
ついて説明する。図2に示すように、表面が平滑なアル
ミナからなる基板1の上に、厚さ50nmのパラジウム
薄膜をスパッタリングにより成膜する。このとき基板温
度を500℃に加熱しておき、スパッタリングガスとし
てArを使用し、ガスの全圧力を0.5Paとする。ま
た、水冷された4インチ径のパラジウムターゲットに約
300Wの高周波電力を投入し、ターゲットと基板1の
距離を約140nm程度にする。このようなスパッタリ
ングにより、基板1上にパラジウム薄膜を成膜し、これ
を過酸化水素水を加えた塩酸水溶液で所望の形状にエッ
チングすることにより下部電極2を形成する。
【0022】次に図3に示すように、このようにして形
成された下部電極2の上に、厚さ1μmのチタン酸スト
ロンチウムからなる高誘電率薄膜3をRFマグネトロン
・スパッタリングにより成膜する。このとき、基板温度
を約400℃に加熱しておき、スパッタリングガスとし
てArとO2 の混合ガス(全圧約1.5Pa)を使用
し、ArとO2 酸素の流量比を4対1とする。また、水
冷された4インチ径の焼結体チタン酸ストロンチウム・
ターゲットに約400Wの高周波電流を投入し、ターゲ
ットと基板1の距離を140mm程度に保つ。このよう
な方法により、パラジウムの薄膜の上に、ペロプスカイ
ト型化合物である多結晶のチタン酸ストロンチウムから
なる高誘電率薄膜3を得ることができる。このとき図3
(a)に示したような形状の高誘電率薄膜3を得る方法
としては、例えば成膜時に耐熱性の金属マスクを基板1
に密着させて固定し、その上に高誘電率薄膜3をスパッ
タリングすればよい。なおこの金属マスクは、高誘電率
薄膜3を形成したい部分以外を遮蔽するものである。
成された下部電極2の上に、厚さ1μmのチタン酸スト
ロンチウムからなる高誘電率薄膜3をRFマグネトロン
・スパッタリングにより成膜する。このとき、基板温度
を約400℃に加熱しておき、スパッタリングガスとし
てArとO2 の混合ガス(全圧約1.5Pa)を使用
し、ArとO2 酸素の流量比を4対1とする。また、水
冷された4インチ径の焼結体チタン酸ストロンチウム・
ターゲットに約400Wの高周波電流を投入し、ターゲ
ットと基板1の距離を140mm程度に保つ。このよう
な方法により、パラジウムの薄膜の上に、ペロプスカイ
ト型化合物である多結晶のチタン酸ストロンチウムから
なる高誘電率薄膜3を得ることができる。このとき図3
(a)に示したような形状の高誘電率薄膜3を得る方法
としては、例えば成膜時に耐熱性の金属マスクを基板1
に密着させて固定し、その上に高誘電率薄膜3をスパッ
タリングすればよい。なおこの金属マスクは、高誘電率
薄膜3を形成したい部分以外を遮蔽するものである。
【0023】次にチタン酸ストロンチウムからなる高誘
電率薄膜3の上に、厚さ約100nmのニッケル薄膜を
RFスパッタリングにより成膜する。このとき基板温度
を200℃程度に加熱しておくことにより、チタン酸ス
トロンチウムに対して密着性のよいニッケル薄膜を形成
することができる。更にニッケル薄膜の上に、ニッケル
の酸化を防ぎ電気的な接触抵抗を抑えるために、厚さ約
200nmの金薄膜を熱蒸着で成膜する。
電率薄膜3の上に、厚さ約100nmのニッケル薄膜を
RFスパッタリングにより成膜する。このとき基板温度
を200℃程度に加熱しておくことにより、チタン酸ス
トロンチウムに対して密着性のよいニッケル薄膜を形成
することができる。更にニッケル薄膜の上に、ニッケル
の酸化を防ぎ電気的な接触抵抗を抑えるために、厚さ約
200nmの金薄膜を熱蒸着で成膜する。
【0024】次に図4に示すように、上述の方法で成膜
された上部電極4用の金薄膜およびニッケル薄膜をフォ
トリソグラフィーによりパターニングして上部電極4を
形成する。金薄膜のエッチングは、例えばヨウ素/ヨウ
化カリウム混合溶液を用いることができ、ニッケル薄膜
のエッチングは、例えば塩化第2鉄の水溶液を用いるこ
とができる。本発明においては上部電極4の面積が、下
部電極2の面積よりも小さいばかりではなく、上部電極
4を下部電極2上に垂直に投影したときに、その投影面
が下部電極2に完全に包含される。しかも上部電極4の
周縁部の曲率半径をrとし、高誘電率薄膜3の膜厚をt
としたときに r/t≧2 なる不等式を、任意の周縁部で満たすことを特徴とす
る。本実施例においては、高誘電率薄膜3の膜厚tが1
μmであるため、最も曲率半径の小さい4箇所のコーナ
ーにおける上部電極4の曲率半径を4μm以上とするこ
とにより、この関係を満足させた薄膜コンデンサを作製
することができる。
された上部電極4用の金薄膜およびニッケル薄膜をフォ
トリソグラフィーによりパターニングして上部電極4を
形成する。金薄膜のエッチングは、例えばヨウ素/ヨウ
化カリウム混合溶液を用いることができ、ニッケル薄膜
のエッチングは、例えば塩化第2鉄の水溶液を用いるこ
とができる。本発明においては上部電極4の面積が、下
部電極2の面積よりも小さいばかりではなく、上部電極
4を下部電極2上に垂直に投影したときに、その投影面
が下部電極2に完全に包含される。しかも上部電極4の
周縁部の曲率半径をrとし、高誘電率薄膜3の膜厚をt
としたときに r/t≧2 なる不等式を、任意の周縁部で満たすことを特徴とす
る。本実施例においては、高誘電率薄膜3の膜厚tが1
μmであるため、最も曲率半径の小さい4箇所のコーナ
ーにおける上部電極4の曲率半径を4μm以上とするこ
とにより、この関係を満足させた薄膜コンデンサを作製
することができる。
【0025】さらに、図5に示すように、前記上部電極
4、高誘電率薄膜3、下部電極2の形成された、基板1
の上に、例えばスピンコート法によりポリイミドを塗布
し、これを熱処理することにより固化させ絶縁膜5を形
成する。続いて全面にレジスト膜を被覆し、フォトリソ
グラフィにより前記レジスト膜に矩形状の穴を開口した
あと、前記レジスト膜をマスクとして前記上部電極4上
に位置する部分、及び前記下部電極2上に位置する部分
の絶縁膜5を、例えば反応性イオン・エッチングにより
選択的に除去する。これにより図5に示すように上下の
電極からの引き出し部充填用の矩形状孔6−1,6−2
がそれぞれ開口される。ここで上部電極4の上に開口さ
れる矩形状孔6−1は上部電極4に接する底部が、上部
電極4に完全に包含されるように開口される。
4、高誘電率薄膜3、下部電極2の形成された、基板1
の上に、例えばスピンコート法によりポリイミドを塗布
し、これを熱処理することにより固化させ絶縁膜5を形
成する。続いて全面にレジスト膜を被覆し、フォトリソ
グラフィにより前記レジスト膜に矩形状の穴を開口した
あと、前記レジスト膜をマスクとして前記上部電極4上
に位置する部分、及び前記下部電極2上に位置する部分
の絶縁膜5を、例えば反応性イオン・エッチングにより
選択的に除去する。これにより図5に示すように上下の
電極からの引き出し部充填用の矩形状孔6−1,6−2
がそれぞれ開口される。ここで上部電極4の上に開口さ
れる矩形状孔6−1は上部電極4に接する底部が、上部
電極4に完全に包含されるように開口される。
【0026】次に図1に示すように、外部回路と接続さ
れるリード線となる下部電極引き出し部7−1、および
上部電極引き出し部7−2をアルミニウムのスパッタリ
グにより形成する。なお、このとき絶縁膜4上に形成さ
れた、アルミニウム薄膜はフォトリソグラフィを適用し
て、塩素系ガスを用いたRIE法により図1(a)に示
したような形状にパターニングする。ここで上部電極4
と上部電極引き出し部7−2との接続部は、上部電極4
に完全に包含されている。
れるリード線となる下部電極引き出し部7−1、および
上部電極引き出し部7−2をアルミニウムのスパッタリ
グにより形成する。なお、このとき絶縁膜4上に形成さ
れた、アルミニウム薄膜はフォトリソグラフィを適用し
て、塩素系ガスを用いたRIE法により図1(a)に示
したような形状にパターニングする。ここで上部電極4
と上部電極引き出し部7−2との接続部は、上部電極4
に完全に包含されている。
【0027】次にこの様にして作製した、薄膜コンデン
サの電気的性質について説明する。図6は、上述の実施
例に従って作製した薄膜コンデンサにおいて、高誘電率
薄膜の膜厚tを一定(1μm)とし、上部電極の4箇所
のコーナーの曲率半径rを変えることにより、r/tの
比を変えて、リーク電流密度Jとr/t比の関係を調べ
たものである。なお上部電極の曲率半径rを変えるに
は、フォトリソグラフィ用のフォトマスクのパターンを
変更すればよい。この結果、r/t比が2以上のときリ
ーク電流密度Jが10-8A/cm2 以下となり、リーク
電流を著しく低減できることが確認された。
サの電気的性質について説明する。図6は、上述の実施
例に従って作製した薄膜コンデンサにおいて、高誘電率
薄膜の膜厚tを一定(1μm)とし、上部電極の4箇所
のコーナーの曲率半径rを変えることにより、r/tの
比を変えて、リーク電流密度Jとr/t比の関係を調べ
たものである。なお上部電極の曲率半径rを変えるに
は、フォトリソグラフィ用のフォトマスクのパターンを
変更すればよい。この結果、r/t比が2以上のときリ
ーク電流密度Jが10-8A/cm2 以下となり、リーク
電流を著しく低減できることが確認された。
【0028】
【発明の効果】以上説明したように、本発明によれば上
部電極の形状の加工を精度よく行うのみで、精度よく所
望の容量を有する薄膜コンデンサを得ることができる。
すなわち、下部電極の加工や下部電極に対する上部電極
の位置決めを厳密に行う必要がなく、製造プロセスを簡
素化でき、大きな利点を有するものである。
部電極の形状の加工を精度よく行うのみで、精度よく所
望の容量を有する薄膜コンデンサを得ることができる。
すなわち、下部電極の加工や下部電極に対する上部電極
の位置決めを厳密に行う必要がなく、製造プロセスを簡
素化でき、大きな利点を有するものである。
【0029】また、本発明の薄膜コンデンサの構成によ
れば、リーク電流発生の主たる要因である下部電極周縁
部での電界集中が抑えられるので、著しくリーク電流を
低減させることができる。
れば、リーク電流発生の主たる要因である下部電極周縁
部での電界集中が抑えられるので、著しくリーク電流を
低減させることができる。
【図面の簡単な説明】
【図1】本発明が適用された薄膜コンデンサの一実施例
を示す構成図である。
を示す構成図である。
【図2】基板上に下部電極を形成した状態を示す説明図
である。
である。
【図3】下部電極上に高誘電率薄膜を形成した状態を示
す説明図である。
す説明図である。
【図4】高誘電率薄膜上に上部電極を形成した状態を示
す説明図である。
す説明図である。
【図5】絶縁膜に矩形状孔を開口した状態を示す説明図
である。
である。
【図6】本発明の薄膜コンデンサにおける上部電極の曲
率半径rと高誘電率薄膜の膜厚tの比r/tと、リーク
電流の関係を示す特性図である。
率半径rと高誘電率薄膜の膜厚tの比r/tと、リーク
電流の関係を示す特性図である。
【図7】従来の薄膜コンデンサの構造を示す構成図であ
る。
る。
1 基板 2 下部電極 3 高誘電率薄膜 4 上部電極 5 絶縁膜 6−1,6−2 矩形状孔 7−1 下部電極引き出し部 7−2 上部電極引き出し部
Claims (1)
- 【請求項1】 高誘電率薄膜と、この高誘電率薄膜を介
して形成された下部電極および上部電極を具備した薄膜
コンデンサであって、前記上部電極はその下部電極上へ
の投影面が下部電極に完全に包含される形状を有すると
ともに、前記上部電極上に形成された絶縁膜とこの絶縁
膜に開口された孔から引き出され、かつ上部電極との接
続部が上部電極に完全に包含される上部電極引き出し部
を備えることを特徴とした薄膜コンデンサ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4239400A JPH0689831A (ja) | 1992-09-08 | 1992-09-08 | 薄膜コンデンサ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4239400A JPH0689831A (ja) | 1992-09-08 | 1992-09-08 | 薄膜コンデンサ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0689831A true JPH0689831A (ja) | 1994-03-29 |
Family
ID=17044215
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4239400A Pending JPH0689831A (ja) | 1992-09-08 | 1992-09-08 | 薄膜コンデンサ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0689831A (ja) |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0715345A1 (en) * | 1994-11-30 | 1996-06-05 | AT&T Corp. | Integrated circuit capacitor fabrication |
JP2002025854A (ja) * | 2000-07-04 | 2002-01-25 | Alps Electric Co Ltd | 薄膜キャパシタ素子 |
JP2004207622A (ja) * | 2002-12-26 | 2004-07-22 | Kyocera Corp | 可変容量コンデンサ及びそれを用いた高周波部品 |
US7224040B2 (en) | 2003-11-28 | 2007-05-29 | Gennum Corporation | Multi-level thin film capacitor on a ceramic substrate |
JP2007134587A (ja) * | 2005-11-11 | 2007-05-31 | Tdk Corp | 薄膜デバイスおよびその製造方法 |
JP2007300002A (ja) * | 2006-05-01 | 2007-11-15 | Tdk Corp | 電子部品 |
US9460859B2 (en) | 2010-09-13 | 2016-10-04 | Murata Manufacturing Co., Ltd. | Dielectric thin film element, antifuse element, and method of producing dielectric thin film element |
WO2018083973A1 (ja) * | 2016-11-02 | 2018-05-11 | 株式会社村田製作所 | キャパシタ |
WO2021221087A1 (ja) * | 2020-05-01 | 2021-11-04 | 株式会社村田製作所 | 半導体装置及びモジュール |
US12136591B2 (en) | 2016-12-21 | 2024-11-05 | Dai Nippon Printing Co., Ltd. | Through electrode substrate and semiconductor device |
-
1992
- 1992-09-08 JP JP4239400A patent/JPH0689831A/ja active Pending
Cited By (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0715345A1 (en) * | 1994-11-30 | 1996-06-05 | AT&T Corp. | Integrated circuit capacitor fabrication |
JP2002025854A (ja) * | 2000-07-04 | 2002-01-25 | Alps Electric Co Ltd | 薄膜キャパシタ素子 |
JP2004207622A (ja) * | 2002-12-26 | 2004-07-22 | Kyocera Corp | 可変容量コンデンサ及びそれを用いた高周波部品 |
US7224040B2 (en) | 2003-11-28 | 2007-05-29 | Gennum Corporation | Multi-level thin film capacitor on a ceramic substrate |
US7652349B2 (en) | 2005-11-11 | 2010-01-26 | Tdk Corporation | Thin-film device and method of manufacturing same |
JP2007134587A (ja) * | 2005-11-11 | 2007-05-31 | Tdk Corp | 薄膜デバイスおよびその製造方法 |
JP2007300002A (ja) * | 2006-05-01 | 2007-11-15 | Tdk Corp | 電子部品 |
US7973246B2 (en) | 2006-05-01 | 2011-07-05 | Tdk Corporation | Electronic component |
US9460859B2 (en) | 2010-09-13 | 2016-10-04 | Murata Manufacturing Co., Ltd. | Dielectric thin film element, antifuse element, and method of producing dielectric thin film element |
US9548161B2 (en) | 2010-09-13 | 2017-01-17 | Murata Manufacturing Co., Ltd. | Dielectric thin film element, antifuse element, and method of producing dielectric thin film element |
WO2018083973A1 (ja) * | 2016-11-02 | 2018-05-11 | 株式会社村田製作所 | キャパシタ |
JPWO2018083973A1 (ja) * | 2016-11-02 | 2019-09-19 | 株式会社村田製作所 | キャパシタ |
US11521800B2 (en) | 2016-11-02 | 2022-12-06 | Murata Manufacturing Co., Ltd. | Capacitor |
US12136591B2 (en) | 2016-12-21 | 2024-11-05 | Dai Nippon Printing Co., Ltd. | Through electrode substrate and semiconductor device |
WO2021221087A1 (ja) * | 2020-05-01 | 2021-11-04 | 株式会社村田製作所 | 半導体装置及びモジュール |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7012317B2 (en) | Tunable thin film capacitor | |
JP4166013B2 (ja) | 薄膜キャパシタ製造方法 | |
US5337207A (en) | High-permittivity dielectric capacitor for use in a semiconductor device and process for making the same | |
EP0753887B1 (en) | Method of manufacturing capacitor included in semiconductor device | |
US8367514B2 (en) | Integrated circuit with capacitor and method for the production thereof | |
US20050272216A1 (en) | Method of making a semiconductor device, and semiconductor device made thereby | |
US20090224365A1 (en) | Semiconductor Device Comprising Passive Components | |
JP3995619B2 (ja) | 薄膜キャパシタ素子、その製造方法及び電子装置 | |
US5440174A (en) | Plurality of passive elements in a semiconductor integrated circuit and semiconductor integrated circuit in which passive elements are arranged | |
JPWO2008149622A1 (ja) | キャパシタ,共振器、フィルタ装置,通信装置、並びに電気回路 | |
JPH0878283A (ja) | 薄膜キャパシタ | |
JPH0689831A (ja) | 薄膜コンデンサ | |
JP2005142322A (ja) | キャパシタ及びその製造方法、並びに半導体装置及びその製造方法 | |
JP3131498B2 (ja) | 薄膜コンデンサ | |
JPH05299584A (ja) | 薄膜容量素子及び半導体記憶装置 | |
JPH0888318A (ja) | 薄膜コンデンサー及び薄膜コンデンサー内蔵基板 | |
JPH08167693A (ja) | 半導体装置及びその製造方法 | |
JPH08250659A (ja) | 薄膜キャパシタ | |
JP2008277425A (ja) | コンデンサ | |
JP2005136074A (ja) | コンデンサおよび直列コンデンサならびに可変コンデンサ | |
JPH07283069A (ja) | 誘電体薄膜およびその製造方法 | |
JPH04167554A (ja) | 薄膜コンデンサおよびその製造方法 | |
JP3996765B2 (ja) | 薄膜コンデンサの製造方法 | |
JP2003045742A (ja) | 薄膜コンデンサ | |
JPS6216547A (ja) | 半導体装置の製造方法 |