JPWO2008149622A1 - キャパシタ,共振器、フィルタ装置,通信装置、並びに電気回路 - Google Patents

キャパシタ,共振器、フィルタ装置,通信装置、並びに電気回路 Download PDF

Info

Publication number
JPWO2008149622A1
JPWO2008149622A1 JP2009517750A JP2009517750A JPWO2008149622A1 JP WO2008149622 A1 JPWO2008149622 A1 JP WO2008149622A1 JP 2009517750 A JP2009517750 A JP 2009517750A JP 2009517750 A JP2009517750 A JP 2009517750A JP WO2008149622 A1 JPWO2008149622 A1 JP WO2008149622A1
Authority
JP
Japan
Prior art keywords
electrode
capacitor
dielectric
oxide
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009517750A
Other languages
English (en)
Other versions
JP5159776B2 (ja
Inventor
秀治 栗岡
秀治 栗岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2009517750A priority Critical patent/JP5159776B2/ja
Publication of JPWO2008149622A1 publication Critical patent/JPWO2008149622A1/ja
Application granted granted Critical
Publication of JP5159776B2 publication Critical patent/JP5159776B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/40Structural combinations of fixed capacitors with other electric elements, the structure mainly consisting of a capacitor, e.g. RC combinations

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Filters And Equalizers (AREA)
  • Control Of Motors That Do Not Use Commutators (AREA)

Abstract

直流電圧が印加される第1電極2と、第1電極2上に配置され、酸化物誘電体からなる誘電体層3と、該誘電体層上に配置され、少なくとも誘電体層3と接する部分が酸化性を有する酸化物導電性材料からなる第1部位41を有し、且つ前記第1電極2に印加される直流電圧より低い直流電圧が印加される第2電極4と、を有するキャパシタ。

Description

本発明は、酸化物誘電体薄膜を用いたキャパシタ、同キャパシタを用いた、共振器、フィルタ装置,および通信装置、並びに電気回路に関するものである。
常誘電体であるチタン酸ストロンチウム(SrTiO、以下STO)薄膜や、強誘電体であるチタン酸バリウムストロンチウム((Ba,Sr)TiO、以下BST)薄膜といったペロブスカイト型酸化物誘電体は、IC用誘電体薄膜キャパシタとして従来より使われている酸化珪素(SiO)薄膜,窒化珪素(Si)薄膜,酸化タリウム(Ta)薄膜に比べ誘電率が高く、IC用誘電体薄膜キャパシタの小面積化に好適な誘電体材料として期待されている。
これらペロブスカイト型酸化物誘電体薄膜のような酸化物誘電体を形成する方法として、スパッタリング法やCVD(Chemical Vapor Deposition)法などがあるが、高誘電率を得るためには、いずれの方法においても、酸素を含む高温の雰囲気中で酸化、結晶化する必要がある。従って、これら誘電体薄膜を狭持する下部電極、上部電極材料として、耐熱性が高く、かつ酸化されにくい材料、もしくは酸化されても導電性を有する酸化物導電体材料が用いられてきた。例えば、Pt、Ir、Ruなどである。
その中でも、Ptは耐熱性が高く、ほとんど酸化されないことから最も広く一般的に電極材料として用いられている。しかしながら、Ptは還元反応に対する触媒能が高いため、ペロブスカイト型酸化物誘電体が、キャパシタ作製プロセス中に還元され、特性が劣化することが問題となっている。特に、上部電極にPtを用いた場合には、その影響が顕著であり、特性劣化を引き起こさない上部電極材料が求められている。
そこで、Ptに代わる上部電極材料として、酸素を含む電極、あるいは酸化物導電性材料である酸化イリジウムなどを用いたキャパシタが、特に強誘電体メモリを中心に提案されている。
例えば特許文献1には、チタン酸ジルコン酸鉛(PZT)などの酸化物誘電体膜上に1020atm/cm以上の酸素が含まれているプラチナ、イリジウム、ルテニウムからなる上部電極を形成した例が示されている。
また特許文献2には、上部電極が第1の導電膜である酸化イリジウムと、第2の導電膜であるPtあるいはIrとの積層構造を有する強誘電体キャパシタが提示されている。
特開平11−251523号公報 特開2006−222227号公報
上述のように、プロセスダメージの低減のために上部電極に酸化イリジウムなどの導電性酸化物を用いるキャパシタについては、その用途が強誘電体メモリである場合が殆どである。一般に強誘電体メモリを動作させる場合、極性の異なる電圧を印加する。例えば、“0”の状態を書き込む場合の電圧をプラスとした場合、“1”の状態を書き込む場合の電圧は、逆極性のマイナスの電圧となる。
一方で、酸化物誘電体は、強誘電体メモリだけではなく、デカップリングキャパシタ等への利用が考えられる。そのような用途に適用する場合は、同じ極性の電圧が印加され続けることが想定されるため、同じ極性の電圧が印加され続けた場合の長期信頼性の確保が重要である。
しかしながら、強誘電体メモリに用いるキャパシタには同じ極性の電圧が印加され続けることはないので、デカップリングキャパシタなどのキャパシタに求められる、同じ極性の電圧が印加され続けた場合の長期信頼性に対する導電性酸化物材料の効果についての知見はなく、また、そのような信頼性を考慮して回路上に配置されたキャパシタもなかった。
そこで本件発明者は、上部電極に導電性酸化物材料を用いたキャパシタについて、同じ極性の電圧を印加し続けた場合の長期信頼性について鋭意調査した結果、長期信頼性は、印加する電圧の極性に大きく依存することを見出し、本願発明に想到した。
すなわち、本発明の目的は、同じ極性の電圧を印加し続けた場合に信頼性を向上させることのできるキャパシタを提供することにある。
本発明のキャパシタは、直流電圧が印加される第1電極と、該第1電極上に配置され、酸化物誘電体からなる誘電体層と、該誘電体層上に配置され、前記誘電体層に対して酸化性を有する酸化物導電性材料からなる第1部位を有し、且つ前記第1電極に印加される直流電圧より低い直流電圧が印加される第2電極と、を有するものである。
また上記のキャパシタは、前記誘電体層が、ペロブスカイト型酸化物結晶からなることが好ましい。
また上記のキャパシタは、前記第2電極の前記誘電体層と接する部分が酸化イリジウムからなることが好ましい。
また上記のキャパシタは、前記第2電極が、前記誘電体層側から順に酸化イリジウム層,イリジウム層が積層された積層構造を有することが好ましい。
また上記のキャパシタは、前記誘電体層が、前記直流電圧の印加により誘電率が変化する材料からなることが好ましい。
また本発明の共振器は、上記のキャパシタとインダクタ成分を有するインピーダンス素子とを接続してなる。
また本発明のフィルタ装置は、上記の共振器を備えたものである。
また本発明の通信装置は、上記フィルタ装置と、受信回路および送信回路の少なくとも一方とを備えたものである。
また本発明の電気回路は、第1電極と、該第1電極上に配置され、酸化物誘電体からなる誘電体層と、該誘電体層上に配置され、前記誘電体層に対して酸化性を有する酸化物導電性材料からなる第1部位を有し、且つ前記第1電極に印加される直流電圧より低い直流電圧が印加される第2電極と、を有するキャパシタ素子を、前記誘電体層に直流電圧を印加するためのバイアス回路に、前記第1電極に比べて前記第1電極に印加される前記直流電圧の電位が小さくなるように接続したものである。
本発明のキャパシタによれば、同極性の直流電圧を印加し続けた場合に、時間の経過によるキャパシタのリーク電流の増大が抑制され、電気的特性が長期にわたり安定化させることができ、キャパシタの信頼性が向上する。またこのキャパシタを用いて、共振器、フィルタ装置、通信装置を構成することによって、それらの信頼性も向上させることができる。
(a),(b)はそれぞれ本発明のキャパシタの実施の形態の一例を示す平面図および(a)のA−A’線断面図である。 図1に示すキャパシタとバイアス回路を接続した電子回路の等価回路図である。 本発明の共振回路の一例を示す等価回路図である。 本発明のフィルタ装置の一例を示す等価回路図である。 本発明の通信装置の一例を示すブロック図である。 本発明のキャパシタに対するリーク電流値の時間経過を示すグラフである。 比較例1のキャパシタに対するリーク電流値の時間経過を示すグラフである。 比較例2のキャパシタに対するリーク電流値の時間経過を示すグラフである。 比較例3のキャパシタに対するリーク電流値の時間経過を示すグラフである。 本発明にかかるキャパシタの一実施形態の変形例を示す平面図である。
以下、本発明のキャパシタについて、図面を参照しつつ詳細に説明する。なお、以下の図面においても同様であるが、同様の箇所には同一の符号を付し、重複する説明を省略するものとする。
図1(a),(b)は本発明のキャパシタの実施の形態の一例を示すものであり、(a)は透視状態を示す平面図であり、(b)は(a)のA−A’線における線断面図である。
図1において、1は支持基板,2は第1電極(以下、下部電極ともいう),3は誘電体,4は第2電極(以下、上部電極ともいう)であり、5a,5bは外部回路との接続層である。上部電極4は、誘電体3側に位置する酸化性を有する酸化物導電性材料からなる第1部分41とその上に積層された第2部位42より構成されている。
図1に示すキャパシタは、接続層5a、5bを介して高周波信号及び直流電圧が印加されて機能する。即ち、高周波信号の入出力端子と直流電圧の入出力端子が共用されているものである。そして、平面視で下部電極2,誘電体3,上部電極4が重なる部位が容量形成部となる。ここで、接続層5aには接続層5bに比べて低い電位が供給されることとなる。
支持基板1は、アルミナ等のセラミック基板,サファイア,シリコンなどの単結晶基板等である。なお、シリコンなどの半導体基板を用いる場合には、表面に酸化ケイ素膜が300nm程度形成された基板を用いるのが一般的である。
支持基板1の上に、下部電極2,誘電体3および上部電極4(41,42)を順次、支持基板1のほぼ全面に成膜する。これら各層の成膜終了後、上部電極4(41,42),誘電体3及び下部電極2を順次、所定の形状にエッチングする。その後、接続層5a、5bを支持基板1のほぼ全面に成膜し、所定の形状にエッチングする。なお、外部回路との接続層である5a,5bについては、上述のように、上部電極4(41,42),誘電体3及び下部電極2を順次、所定の形状にエッチングした後に、改めて成膜し、所定の形状にエッチングして形成してもよいし、上部電極4(41,42)を支持基板1のほぼ全面に成膜した後、引き続き支持基板1上に全面に成膜して、所定の形状にエッチングして形成してもよい。この場合、下部電極2の延在部上の第1接続層5bはなくなるが、下部電極2の延在部を直接外部回路と接続する第1バイアス端子とすればよいので、キャパシタの特性上、差し支えない。
下部電極2,誘電体3,及び上部電極4(41,42)の成膜に際しては、下部電極2と誘電体3との間、並びに誘電体3と上部電極4(41)との間に、パーティクル等のキャパシタの特性を劣化させる要因となりうる不純物の混入を最低限に抑制することが望ましい。従って、これら下部電極2の成膜と誘電体3の成膜との間、及び誘電体3の成膜と上部電極4(41)の成膜との間には、エッチング工程を挟まないことが望ましい。
下部電極2は、ペロブスカイト型酸化物誘電体等からなる酸化物誘電体である誘電体3の形成に高温プロセスが必要となるため、その高温に耐えられるように高融点であることが必要である。具体的には、Pt,Pd,Ir,Ru等の金属材料からなるものである。Ir,Ruなどは、誘電体3の成膜時にその表面が酸化される可能性が高いが、各々の酸化物は導電性を有するので、酸化物が導電性となる金属材料でも、高融点なら使用することが可能である。更には、ペロブスカイト型酸化物導電材料であるSROなども使用可能である。特に、誘電体3にペロブスカイト型酸化物誘電体を用いた場合、下部電極2にSROを用いれば、下部電極2と誘電体3がともにペロブスカイト型構造となるため、格子整合がとりやすく、誘電体3の誘電率が増加することが期待できる。
下部電極2の成膜方法は、スパッタリング法が好適に用いられる。さらに上記の金属材料を用いた場合には、誘電体3の形成温度である700℃〜900℃へ加熱され、誘電体3の形成開始まで一定時間保持することにより、平坦な層とすることが好ましい。
下部電極2の厚みは、下部電極2自身の抵抗成分や膜の連続性を考慮した場合には厚い方が望ましいが、支持基板1との密着性を考慮した場合には相対的に薄い方が望ましく、両方の要素を考慮して決定される。具体的には、30nm〜5μmである。下部電極2の厚みを30nm以上とすることで、下部電極2の連続性を確保できる。一方、下部電極の厚みを5μm以下とすることで、支持基板1との密着性が良好な状態を維持でき、支持基板1の反りを小さくすることができる。
下部電極2の成膜に先立って、支持基板1上には密着層7を形成することが望ましい。密着層7は、支持基板1と下部電極2との密着性を向上させる役割があるが、同時に、下部電極2以降の工程に対する耐性も必要である。密着層7の材料としては、例えばTiOが好適に用いられる。また、密着層7の厚みは、例えば5nm〜30nmである。
誘電体3は、酸化物誘電体であれば特に限定はなく、SiO,Ta等を用いることができるが、ペロブスカイト型酸化物結晶誘電体は高誘電率を有し、ある所望の容量のキャパシタを形成する場合に、SiOやTaを用いる場合と比較して、容量形成部の面積を小さくできるので好ましい。中でも、チタン酸バリウムストロンチウム(BST)を用いることにより、誘電損失が小さく、かつバリウムとストロンチウムの比により、誘電体の温度特性を制御や、電圧の印加による誘電率の変化率を制御できる。
この誘電体3は、下部電極2の表面(上面)に形成されている。例えば、ペロブスカイト型酸化物結晶材料をターゲットとして、スパッタリング法による成膜を所望の厚みになる時間まで行う。この時、基板温度を高く、例えば800℃として高温スパッタリングを行うことにより、高誘電率の誘電体3を得ることができる。また、誘電体3は、一度に成膜せず、成膜条件を変えて複数回に分けて成膜してもよい。それにより、誘電体3の細かな特性調整が可能となる。
次に、上部電極4は、誘電体3と接する部位において酸化性を有する酸化物導電性材料を有していれば、1層でもよいし、図1に示すように2層の積層構造としてもよいし、それ以上の積層構造としてもよい。また、1層の中に酸化物導電性材料を含む部分と含まない部分とが明瞭に分離することなく混在しているものでもよい。例えば、酸素の含有量が厚み方向で徐々に変化していくようなものでもよい。ここで、酸化性を有する酸化物導電性材料とは、誘電体3を酸化し自身を還元する材料であるとともに、酸素を含有している材料で、例えば誘電体3としてBSTなどのペロブスカイト型酸化物結晶誘電体を用いた場合には、酸化イリジウム、酸化ルテニウム等を用いることができる。
ここで、図1に示すように誘電体3と接する上部電極層4(41)が酸化イリジウムから成る場合には以下のように形成する。酸化イリジウムは、イリジウムをターゲットとして、酸素を含む成膜ガスを用いた反応性スパッタリングにより成膜することができる。成膜ガス中の酸素の含有率は例えば20%から70%とすることが好ましい。酸素含有率を20%以上とすることで、酸素と反応していないIrが膜中に残存するのを抑制することができる。一方、酸素の含有率を70%以内にすることで、成膜速度が大きく低下することがないため、キャパシタの生産性に与える影響を少なくすることができる。さらに、上部電極層4(41)は通常、真空、かつ誘電体3との密着性を考慮して250℃以上の比較的高温で成膜されることが多い。このように本実施形態においては、上部電極4(41)を酸化イリジウム等の酸化性を有する酸化物導電性材料を用いて形成しており、その成膜時に酸素が誘電体3にも供給されるため、誘電体3中での酸素空孔(oxygen vacancy)の生成が抑制され、上部電極4(41)の成膜による誘電体3の特性の低下を抑制することができる。
さらには、酸化イリジウムは、還元反応に対する触媒能が非常に低いので、キャパシタのパターニング用フォトレジストのアッシング(ashing)除去の工程での誘電体3の還元が抑制される。
図1において、上部電極4の第1部位41上には、さらに第2部位42が形成されている。第2部位は、外部回路との第2接続層である5aと第1部位41との密着性を確保して、接続信頼性を向上させるほか、第1部位41を保護する役割を有する。特に、第1部位41として酸化イリジウムを用い、第2部位としてIrを用いた場合には、Irの酸素透過性が低いので、第1部位41を通って誘電体層3からの酸素抜けを抑制し、キャパシタの特性を安定化させる役割がある。
また上部電極4は、誘電体層3と接触する側の主面がその主面と反対側の主面よりも大きくなっていることが好ましく、例えば、上部電極4の断面形状が概略台形状となっている。上部電極4をこのような形状とすることにより、誘電体層3のリーク電流の発生をより少なくすることができる。
接続層5a,5bは、外部回路との接続信頼性を高めるために設けた層であり、材料としては、Au,Cuなどの低抵抗金属が好適に用いられる。この接続層5a,5bにより、上部電極4,下部電極2の外部回路との接続が良好となる。
接続層5a,5bの膜厚は、外部回路との接続が確保できる範囲であれば、特に限定はないが、上部電極4(41,42)の膜厚に対して十分に厚く、例えば5倍以上とし、下部電極2上の第1接続層5bも同時に形成することにより、上部電極4上の第2接続層5aと下部電極2上の第1接続層5bの高さは概ね同じになるので、回路への接続が容易となる。
上述のように各層を成膜した後、上部電極4,誘電体3および下部電極2を、上に位置する層から順次、所定の形状にエッチングする。エッチングは、レジストをスピンコーティング法等により全面に均一に塗布し、フォトリソグラフィ法によりレジストを所定の形状にパターニングした後、ウェットエッチングもしくはドライエッチングにより行なう。接続層5a,5bにAuやCuが用いられた場合には、ウェットエッチングが好適に用いられる。一方、上部電極4(41、42)は、基本的にはドライエッチングが用いられる。ドライエッチングは、例えば電子サイクロトロン共鳴装置(ECR装置)を用い、アルゴンプラズマをエッチャントとして行なうことができる。
なお、誘電体3のエッチングはウェットエッチングおよびドライエッチングのどちらにより行なってもよい。また、下部電極2のエッチングは、ウェットエッチングおよびドライエッチングのどちらを用いてもよいが、下部電極2の厚みが厚い場合には、パターニング精度の観点から、上部電極4(41,42)と同様にドライエッチングにより行なうことが望ましい。
キャパシタを表面実装させるために、接続層5a、5b上には半田バンプ10が形成されている。図1に示す例では、接続層5a、5bの上面の一部が露出するように熱硬化性樹脂等で保護膜11を形成した後、露出した接続層5a,5bの上面にNiなどの半田拡散防止層12を設け、半田ペーストを所望の位置、形状に印刷した後、リフローを行うことによって半田バンプ10を形成することができる。この半田バンプ10によってキャパシタが他の回路基板などに実装されるとともに、半田バンプ10を介してキャパシタが外部の回路と電気的に接続されることとなる。なおキャパシタを外部回路と電気的に接続するには、半田バンプ10を設けずに、接続層5a、5bと他の回路基板に設けられたパッドとを金属細線でつなぐようにしてもよい。
以上述べた本実施形態にかかるキャパシタによれば、同極性の直流電圧を印加し続けた場合に、時間の経過によるキャパシタのリーク電流の増大が抑制され、電気的特性が長期にわたり安定化させることができ、キャパシタの信頼性が向上する。
その理由は明らかでないが、以下のように推測される。
一般に、キャパシタに同じ極性の直流電圧を印加し続けた場合、時間の経過とともにリーク電流が増加し、最終的にはキャパシタの絶縁破壊に至る。このリーク電流が増加する原因は、一般的には、酸化物誘電体内に存在する酸素空孔が、印加される直流電圧の電界によってカソード側へのマイグレーションを起こし、粒界や電極と誘電体との界面に蓄積され、それらの部分の障壁が低下するためであると考えられており、これにより最終的には絶縁破壊に至ると考えられている。特に薄膜誘電体を用いたキャパシタの場合には、電極と誘電体との界面に障壁が形成されることでリーク電流を抑制している場合が多いが、直流電圧を印加し続けた場合には、カソード(負)電極と誘電体との界面に酸素空孔が蓄積され、その結果、電極と誘電体との界面にある障壁が低下するために、電子が障壁(barrier)を越えることで、リーク電流が増大するものと思われる。なお、誘電体を挟持する一対の電極において、第1バイアス端子が接続される側(電位の高い側)がアノード(正)電極となり、第2バイアス端子が接続される側(電位の低い側)がカソード電極となる。
誘電体内の酸素空孔は、誘電体形成時に生成する場合のほか、キャパシタ作製時のプロセスダメージにより生じるが、特にペロブスカイト型酸化物誘電体の場合には、酸素空孔が生じやすいことが知られている。
本実施形態にかかるキャパシタは、上部電極は、誘電体層と接する部分が酸化性(oxidizable)を有する酸化物導電性材料からなっており、且つこの上部電極がカソード電極となっている。従って、直流電圧を印加し続けた場合、酸素空孔がこの上部電極側へとマイグレーションしてくるが、上部電極の酸化性を有する酸化物導電性材料により、マイグレーションしてきた酸素空孔は、上部電極と誘電体との界面に蓄積することなく、酸化性を有する酸化物導電性材料中へとマイグレーションしていくと推測される。その結果、上部電極と誘電体との界面の障壁の低下が大きく抑制されるために、リーク電流の増大が抑制され、キャパシタの信頼性が向上するものと推測される。
さらに、上部電極は、誘電体層と接する部分に酸化物導電性材料が被着していることから、この酸化物導電性材料形成プロセスにおいて誘電体に酸素が供給されるので、誘電体において、キャパシタ作製プロセス工程による酸素空孔の生成を抑制することができる。
また、図1に示すキャパシタにおいて、誘電体がペロブスカイト型結晶である場合には、特に酸素空孔が生じやすいため、上部電極の誘電体と接する部位に酸化性を有する酸化物導電性材料を用いるとともに上部電極をカソード電極とすることで、著しく信頼性を向上させることができる。また、上部電極の誘電体と接する部位に酸化物導電性材料を用いることで、キャパシタ作製プロセス工程において酸素空孔が生成することを抑制することができるので、さらに信頼性の高いものとすることができる。
また、図1のキャパシタにおいて、酸化性を有する酸化物導電性材料を酸化イリジウムとした場合には、酸化イリジウムが比較的還元されやすいことから、上部電極側にマイグレーションしてきた酸素空孔を効率的に取り込むことができ、信頼性の高いものとすることができる。
さらに、図1に示すキャパシタおいて、上部電極が、誘電体層と接する層より順に、酸化イリジウム、イリジウムが積層された積層構造となっているときには、キャパシタ作成時、特に上部電極層形成後の保護膜形成工程時に、酸化イリジウムを通っての誘電体からの酸素抜けが、イリジウムによって抑制されるので、キャパシタの信頼性がさらに向上する。
なお、図1においては、高周波信号の入出力端子と直流電圧との入出力端子を共通とした例について説明したが、図10に示すように高周波信号の入出力端子と直流電圧の入出力端子とを個別に設ける構造としてもよい。その場合には、高周波信号の入出力端子となる接続層5a、5bの他に直流電圧の入出力端子となる第1バイアス接続層13aおよび第2バイアス接続層13bを更に設ける。図1の場合には、外部回路に直流成分と高周波成分を分離するための回路を設ける必要があるが、図10に示す構造の場合はそれが不要となる。また、この場合、第1バイアス接続層13aと下部電極2との間及び第2バイアス接続層13bと上部電極4との間に、1/4波長のインダクタや伝搬する高周波信号に対して大きい抵抗値を有する抵抗体8を介在させることで、直流電圧を誘電体3に印加することができる。
次に、このようなキャパシタについて回路図を用いて説明する。図2は、本発明の一実施形態にかかる電気回路の等価回路図である。
図2において、Cは図1に示した構造からなるキャパシタ,S1は高周波信号の第1端子,S2は高周波信号の第2端子,V1は第1バイアス端子,V2は第2バイアス端子,L1,L2はインダクタ成分を有するインピーダンス素子であるインダクタである。インダクタとしては、例えば直流電圧(バイアス信号)を供給するためのRF阻止用インダクタンス成分を含むチョークコイルを用いることができる。キャパシタCは図1における支持基板1,下部電極2,誘電体3,上部電極4を有してなり、その下部電極2が第1接続層5bを介して第1端子S1と電気的に接続され,上部電極4が第2接続層5aを介して第2端子S2と電気的に接続されている。ここで第1,2端子S1,S2は高周波信号の入出力端子となる。また、第1バイアス端子V1はインダクタL1を介してキャパシタCの接続層5bと,第2バイアス端子V2はインダクタL2を介してキャパシタCの接続層5aとそれぞれ電気的に接続されている。ここで、第1,第2バイアス端子V1,V2とインダクタL1,L2とでバイアス回路を構成する。また、図2において第2バイアス端子V2が接地電位(基準電位)となっているように、第1バイアス端子V1に印加される直流電圧の電位は、第2バイアス端子V2に印加される電位に比べて高くなっている。すなわち、接続層5bには、接続層5aよりも高い直流電圧が印加されることになる。
なお、図2に示す例では、バイアス回路にインダクタ成分を用いた例について説明したが、高周波信号がバイアス回路に漏れることを防ぐことができればよく、インダクタ成分に代えて抵抗成分を用いてもよい。
次に、上述したキャパシタを用いて共振器を構成した例を示す。図3は、図1に示す構造を有するキャパシタを共振器に用いて共振回路を構成した場合の等価回路図であり、LC直列共振回路を示している。
図3に示す等価回路図において、符号L3は、インダクタ成分を有するインピーダンス素子であり、Cは図1に示した構造からなるキャパシタであり、Sa,SbはRF信号(高周波信号)端子である。これにより、共振回路Rを構成している。なお、インダクタL3と、第1バイアス端子V1及びキャパシタCの接続点との間に設ける直流制限容量素子は省略してある。
図1に示す構成を有するキャパシタCを共振回路の容量素子として使用することによって、長期に電気的特性が安定した、信頼性の高い共振回路を提供することができる。
さらに、図3の等価回路図において、キャパシタCを構成する誘電体が直流電圧の印加に応じて誘電率が変化する材料を用いている場合には、印加電圧に応じて容量値を変化させることができる。このため、共振回路の共振周波数を所望の値に設定することができる。例えば、キャパシタCの初期容量値をCt1とし、インダクタL1のインダクタンスの値をL1とすると、直流電圧を初期値(基準値)とした状態での共振周波数f1は、f1=1/(2π(L1・Ct1)1/2)となる。そこで、キャパシタCに印加する電圧を変化させ、容量値をCt2にすると、共振周波数f2は、f2=1/(2π(L1・Ct2)1/2)となる。つまり、印加電圧によりキャパシタCの容量値を調整するだけで、共振回路Rの共振周波数を所望の値に調整することができ、すなわち可変共振回路が形成できる。
なお、図3では共振回路について説明したが、同様に本発明のキャパシタを整合回路,移相回路,減衰回路に用いることで、信頼性の高い回路モジュールを提供することができる。また、キャパシタを構成する誘電体として直流電圧の印加に応じて誘電率が変化する材料を用いている場合には、所望の特性になるように調整することのできる、可変整合回路,可変移相回路,可変減衰回路などの回路モジュールとなる。
次に、本発明のフィルタ装置について説明する。
図4は、本発明のフィルタ装置の一実施形態を示す等価回路図である。
図4に示すフィルタ装置は、入力端子Inと出力端子Outとの間に共振器100aが配置され、共振器100aと出力端子Outとの接続線と基準電位端子との間100bが配置された構成を有している。共振器100a、100bはそれぞれ図3に示す共振回路を備えている。なお、図4に示す例では、基準電位を接地電位としている。
また、入力端子Inと出力端子Outとをつなぐ入出力ラインと基準電位端子との間のみに、本発明の共振器100bを接続したり、入出力ライン上のみに、共振器100aを接続したりしてもよい。
このようにしてラダー型のフィルタを形成してもよいし、非平衡入力―平衡出力等のバランス型のフィルタを形成してもよい。
次に、本発明の通信装置について説明する。
図5は、本発明の通信装置の一実施形態の通信装置を示すブロック図である。
図5において、アンテナ140に送信回路Txと受信回路Rxが分波器150を介して接続されている。送信される高周波信号は、フィルタ210によりその不要信号が除去され、パワーアンプ220で増幅された後、アイソレータ230と分波器150を通り、アンテナ140から放射される。また、アンテナ140で受信された高周波信号は、分波器150を通りローノイズアンプ160で増幅されフィルタ170でその不要信号を除去された後、アンプ180で再増幅されミキサ190で低周波信号に変換される。
図5において、分波器150,フィルタ170,フィルタ210のいずれかに、本発明のフィルタ装置を用いれば、Q値の高い通信装置とすることができる。
なお、図5では送信回路Txと受信回路Rxとを有する通信装置について説明したが、送信回路Txまたは受信回路Rxのいずれか一方を有する通信装置としてもよい。
図5に示す通信装置によれば、フィルタ装置に設けられるキャパシタは電気的特性が長期にわたって安定しているため、通信装置の電気的特性も長期にわたり安定化させることができる。このように信頼性の高い通信装置は、携帯電話,パーソナルハンディホン(PHS),アマチュア無線用ポータブルトランシーバ,ICカード等の携帯通信端末、パームトップコンピュータ等の電子情報処理端末または車載用のカーナビケーションシステムおよびETC(エレクトロニック・トール・コレクション・システム)車載端末等に好適に使用することができる。
本発明は以上の実施の形態の例に限定されるものではなく、本発明の要旨を逸脱しない範囲で種々の変更を加えることは何ら差し支えない。
例えば、上部電極第2部位までの形状を形成した後、SiOなどの保護膜を、上部電極第2部位及び下部電極層2の上面の一部が露出するように形成したのち、さらに密着層と接続層5a、5bを形成してもよい。これにより、キャパシタの耐湿性が向上する。
また、図3では共振回路Rについて示したが、目的に応じて共振回路Rの構成を、例えばLC並列構成や多段構成等のように変形して用いることができる。また、インダクタ成分を有するインピーダンス素子として、伝送線路やλ/4共振器等を用いることもできる。
次に、本発明をより具体化した実施例について説明する。実施例として、図1に示すキャパシタを、図3に示す共振回路に配置した例について説明する。
まず、表面に厚み300nmのSiO膜が熱酸化により形成されているシリコン基板からなる支持基板1上に、密着層として、TiO膜を30nm形成した。TiO膜は、Tiを660℃にて熱酸化することにより作製した。
次に、下部電極2としてPtを、基板温度400℃でスパッタリング法にて成膜した。その後、誘電体3を成膜するためのスパッタリング装置に基板を導入し、誘電体3の成膜に先立って、真空中750℃で30分熱処理を行い、表面を平坦化した。
引き続き、Arガスをチャンバー内に導入し、基板温度を750℃として、Arガスのみの成膜ガスにて、BSTを5nm成膜した。次に、同チャンバーに酸素ガスを、ArとOの比率を6:1となるように(以下、Ar/O=6/1のように記載する)導入し、BST膜の熱処理を行った。引き続いて、Ar/O=6/1の成膜ガスにてBSTを95nm成膜した。ターゲットとして(Ba0.5Sr0.5)TiOからなるターゲットを用いた。このようにして誘電体3を作製した。
次に、誘電体3上に酸化イリジウムからなる第1部位41及びイリジウムからなる第2部位42から成る上部電極4をスパッタリング法にて以下のように成膜した。イリジウムをターゲットとして用い、基板温度を250℃とし、Ar/O=1/1の成膜ガス中にて100nmの酸化イリジウムからなる第1部位41を成膜した。引き続いて、成膜ガスをArのみとして、30nmのイリジウムよりなる第2部位42を成膜した。
次に、フォトレジストを塗布し、フォトリソグラフィの手法によりフォトレジストを所定の形状に加工した後、ECR装置により上部電極層4(41,42)をドライエッチングにて所望の形状に加工した。その後、同様にフォトリソグラフィの手法を用い、誘電体3,下部電極2についてもエッチングを行い、所望の形状に加工した。
次に、膜厚1200nmのAuを、基板温度を250℃として、基板全面にスパッタリング法により成膜した後、フォトリソグラフィの手法によりフォトレジストを所定の形状に加工した後、ウェットエッチングによりパターニングして、接続層5a、5bを形成した。
最後に、上記のキャパシタを、空気中にて500℃、1hr熱処理を行った。
以上のようにして作製したキャパシタを用いて、図3に示すような共振回路を構成した。バイアス端子V1には接続層5bが接続され、バイアス端子V2(接地)には接続層5aが接続されている。バイアス端子V1から5Vを125℃にて印加し続けた際のリーク電流を測定した。結果を図6に示す。
図6において、横軸は電圧の印加時間、縦軸はリーク電流値を示している。また、図中の1E−9[A]は10−9[A]を、すなわち1n[A]を表す。
図6から明らかなように、リーク電流値は時間が経過してもほとんど変化なく、リーク電流値の増大は見られない。つまり、信頼性の高いキャパシタが形成されていることがわかった。
さらに、本実施例のキャパシタについて、バイアス無印加時の容量値は1.9nFであり、バイアス3V印加時の容量値1.4nFであった。つまりバイアス印加により容量値は約26%変化しており、電圧を印加することにより、容量値を調整することが可能である、すなわち、共振回路の共振周波数を調整することが可能であることが確認された。
次に、第1の比較例として、実施例と同様の方法にて作製したキャパシタについて、接続層5aを図3におけるバイアス端子V1に接続し、接続層5bをバイアス端子V2に接続して共振回路を構成し、同様にバイアス端子V1から5Vを125℃にて印加し続けた際のリーク電流を測定した。結果を図7に示す。
図7において、図6の場合と同様、横軸は電圧の印加時間、縦軸はリーク電流値を示している。また、図中の1E−9[A]は10−9[A]を、すなわち1n[A]を表す。
図7から明らかなように、この場合は、100hrを経過する頃からリーク電流値が増加し始めており200Hrで故障し、高い信頼性は得られなかった。
さらに、第2の比較例として、上部電極層4をPtとしたキャパシタを作製し、図3に示すような共振回路を構成した。バイアス端子V1には接続層5bを接続し、バイアス端子V2(接地)には接続層5aを接続し、バイアス端子V1から5Vを125℃にて印加し続けた際のリーク電流を測定した。結果を図8に示す。
図8において、図6の場合と同様、横軸は電圧の印加時間、縦軸はリーク電流値を示している。また、図中の1E−9[A]は10−9[A]を、すなわち1n[A]を表す。
図8から明らかなように、この場合も、100hrを経過する頃からリーク電流値が増加し始めており、高い信頼性は得られなかった。
さらに、第3の比較例として、下部電極2をIr、上部電極4をPtとしたキャパシタを作製し、図3に示すような共振回路を構成した。バイアス端子V1には接続層5aを接続し、バイアス端子V2(接地)には接続層5bを接続し、バイアス端子V1から5Vを125℃にて印加し続けた際のリーク電流を測定した。結果を図9に示す。
尚、下部電極2にIrを用いた場合、下部電極2は誘電体3の成膜時にその表面から10nmから20nmの深さまで酸化され、誘電体3と接する面には酸化イリジウムが形成されている。よって、下部電極2は、実質、誘電体3と接する側から酸化イリジウム、イリジウムの積層構造となっており、本発明のキャパシタの上部電極構造を下部電極に適用した形となっている。尚、下部電極2として直接酸化イリジウムを形成した場合、誘電体3の成膜時に酸化イリジウムからの酸素抜けが起こり、下部電極2の表面が大きく荒れる可能性があるため、本例においては、下部電極2として直接酸化イリジウムを形成することはしていない。
図9において、図6の場合と同様、横軸は電圧の印加時間、縦軸はリーク電流値を示している。また、図中の1E−9[A]は10−9[A]を、すなわち1n[A]を表す。
図9から明らかなように、この場合は電圧印加後1hrを経過する頃からリーク電流値が増加し始めており300Hr経過前に故障し、高い信頼性は得られなかった。
すなわち、酸化イリジウムを下部電極2に用いた場合には、下部電極2の電位を低くしても高い信頼性は得られず、実施例に示すように、酸化イリジウムは上部電極層4に用い、かつ上部電極層4の電位を低くすることが、高い信頼性を得るためには必要であることがわかった。
以上より、本発明のキャパシタによれば、同極性の直流電圧を印加し続けた場合に、時間の経過によるキャパシタのリーク電流の増大が抑制された信頼性に優れたキャパシタが実現できることが明らかとなった。

Claims (10)

  1. 直流電圧が印加される第1電極と、
    該第1電極上に配置され、酸化物誘電体からなる誘電体層と、
    該誘電体層上に配置され、前記誘電体層に対して酸化性を有する酸化物導電性材料からなる第1部位を有し、且つ前記第1電極に印加される直流電圧より低い直流電圧が印加される第2電極と、を有するキャパシタ。
  2. 前記誘電体層は、ペロブスカイト型酸化物結晶からなる請求項1に記載のキャパシタ。
  3. 前記酸化物導電性材料が酸化イリジウムである請求項2に記載のキャパシタ。
  4. 前記第2電極は、前記誘電体層側から順に酸化イリジウム層,イリジウム層が積層された積層構造を有する請求項3に記載のキャパシタ。
  5. 前記誘電体層は、前記直流電圧の印加により誘電率が変化する材料からなる請求項1乃至4のいずれかに記載のキャパシタ。
  6. 前記第2電極は、その断面形状が、前記誘電体層側が幅広の略台形状をなしている請求項1記載のキャパシタ。
  7. 前記請求項1乃至6に記載のキャパシタと、インダクタ成分を有し、且つ前記キャパシタに接続されるインピーダンス素子とを備えた共振器。
  8. 前記請求項7に記載の共振器を備えたフィルタ装置。
  9. 請求項8に記載のフィルタ装置を含む受信回路および送信回路の少なくとも一方を備えた通信装置。
  10. 第1電極と、該第1電極上に配置され、酸化物誘電体からなる誘電体層と、該誘電体層上に配置され、前記誘電体層に対して酸化性を有する酸化物導電性材料からなる第1部位を有し、且つ前記第1電極に印加される直流電圧より低い直流電圧が印加される第2電極と、を有するキャパシタ素子を、前記誘電体層に直流電圧を印加するためのバイアス回路に、前記第1電極に比べて前記第1電極に印加される前記直流電圧の電位が小さくなるように接続した電気回路。
JP2009517750A 2007-05-30 2008-04-25 キャパシタ,共振器、フィルタ装置,通信装置、並びに電気回路 Expired - Fee Related JP5159776B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009517750A JP5159776B2 (ja) 2007-05-30 2008-04-25 キャパシタ,共振器、フィルタ装置,通信装置、並びに電気回路

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2007143367 2007-05-30
JP2007143367 2007-05-30
JP2009517750A JP5159776B2 (ja) 2007-05-30 2008-04-25 キャパシタ,共振器、フィルタ装置,通信装置、並びに電気回路
PCT/JP2008/058140 WO2008149622A1 (ja) 2007-05-30 2008-04-25 キャパシタ,共振器、フィルタ装置,通信装置、並びに電気回路

Publications (2)

Publication Number Publication Date
JPWO2008149622A1 true JPWO2008149622A1 (ja) 2010-08-19
JP5159776B2 JP5159776B2 (ja) 2013-03-13

Family

ID=40093448

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009517750A Expired - Fee Related JP5159776B2 (ja) 2007-05-30 2008-04-25 キャパシタ,共振器、フィルタ装置,通信装置、並びに電気回路

Country Status (4)

Country Link
US (1) US8487718B2 (ja)
EP (1) EP2166549B1 (ja)
JP (1) JP5159776B2 (ja)
WO (1) WO2008149622A1 (ja)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011004874A1 (ja) * 2009-07-09 2011-01-13 株式会社村田製作所 アンチヒューズ素子
WO2011010638A1 (ja) * 2009-07-22 2011-01-27 株式会社村田製作所 誘電体薄膜素子及びその製造方法
JP2013153129A (ja) 2011-09-29 2013-08-08 Rohm Co Ltd チップ抵抗器および抵抗回路網を有する電子機器
JP6609646B2 (ja) * 2011-09-29 2019-11-20 ローム株式会社 チップ抵抗器および抵抗回路網を有する電子機器
JP2013153130A (ja) 2011-12-28 2013-08-08 Rohm Co Ltd チップ抵抗器
JP6615240B2 (ja) * 2011-12-28 2019-12-04 ローム株式会社 チップ抵抗器
JP2013232620A (ja) 2012-01-27 2013-11-14 Rohm Co Ltd チップ部品
JP6626135B2 (ja) * 2012-01-27 2019-12-25 ローム株式会社 チップ部品
JP2013258224A (ja) * 2012-06-12 2013-12-26 Taiyo Yuden Co Ltd 可変容量コンデンサ素子
JP6101465B2 (ja) * 2012-09-27 2017-03-22 ローム株式会社 チップ部品
JP2014072239A (ja) * 2012-09-27 2014-04-21 Rohm Co Ltd チップ部品
JP2014072241A (ja) * 2012-09-27 2014-04-21 Rohm Co Ltd チップ部品
JP2015216241A (ja) * 2014-05-12 2015-12-03 株式会社アルバック 機能性素子、二酸化バナジウム薄膜製造方法
JP2014187396A (ja) * 2014-06-26 2014-10-02 Taiyo Yuden Co Ltd 可変容量コンデンサ素子
JP6669359B2 (ja) * 2016-06-16 2020-03-18 住友電工デバイス・イノベーション株式会社 キャパシタの製造方法
JPWO2018003445A1 (ja) 2016-06-28 2019-03-07 株式会社村田製作所 キャパシタ
JP2017130671A (ja) * 2017-02-27 2017-07-27 ローム株式会社 チップ部品
JP6982794B2 (ja) * 2017-04-07 2021-12-17 大日本印刷株式会社 キャパシタ内蔵部品及びキャパシタ内蔵部品を備える実装基板並びにキャパシタ内蔵部品の製造方法
JP6535073B2 (ja) * 2017-12-14 2019-06-26 ローム株式会社 チップ部品
WO2019124211A1 (ja) * 2017-12-18 2019-06-27 日本電信電話株式会社 Icチップ
WO2019203054A1 (ja) * 2018-04-18 2019-10-24 株式会社村田製作所 キャパシタおよびその製造方法
WO2020230414A1 (ja) * 2019-05-13 2020-11-19 株式会社村田製作所 キャパシタ
US20230335579A1 (en) * 2020-06-29 2023-10-19 Tdk Corporation Thin film capacitor, its manufacturing method, and electronic circuit substrate having the thin film capacitor
JPWO2022239717A1 (ja) * 2021-05-10 2022-11-17
WO2024143455A1 (ja) * 2022-12-28 2024-07-04 Tdk株式会社 薄膜キャパシタ及びその製造方法、並びに、薄膜キャパシタを備える電子回路基板
WO2024143454A1 (ja) * 2022-12-28 2024-07-04 Tdk株式会社 薄膜キャパシタ及びその製造方法、並びに、薄膜キャパシタを備える電子回路基板

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6052271A (en) * 1994-01-13 2000-04-18 Rohm Co., Ltd. Ferroelectric capacitor including an iridium oxide layer in the lower electrode
JP3461398B2 (ja) * 1994-01-13 2003-10-27 ローム株式会社 誘電体キャパシタおよびその製造方法
JP3830652B2 (ja) * 1998-02-27 2006-10-04 富士通株式会社 半導体装置及びその製造方法
JP2000286111A (ja) * 1999-03-30 2000-10-13 Kyocera Corp 薄膜rc素子
US6686817B2 (en) * 2000-12-12 2004-02-03 Paratek Microwave, Inc. Electronic tunable filters with dielectric varactors
US7109818B2 (en) * 2001-12-14 2006-09-19 Midwest Research Institute Tunable circuit for tunable capacitor devices
JP2004146615A (ja) * 2002-10-24 2004-05-20 Taiyo Yuden Co Ltd キャパシタ回路
JP2005129852A (ja) 2003-10-27 2005-05-19 Toshiba Corp 半導体装置
JP2006073648A (ja) * 2004-08-31 2006-03-16 Fujitsu Ltd 半導体装置及びその製造方法
JP2006196871A (ja) 2004-12-15 2006-07-27 Kyocera Corp 薄膜コンデンサおよび可変容量コンデンサならびに電子部品
JP2006222227A (ja) * 2005-02-09 2006-08-24 Fujitsu Ltd 半導体装置及びその製造方法
JP2006310744A (ja) * 2005-03-28 2006-11-09 Fujitsu Ltd 薄膜キャパシタ及び半導体装置
US20060214213A1 (en) * 2005-03-28 2006-09-28 Fujitsu Limited Thin-film capacitor element and semiconductor device
US20070012977A1 (en) * 2005-04-11 2007-01-18 Tai-Bor Wu Semiconductor device and method for forming the same

Also Published As

Publication number Publication date
EP2166549B1 (en) 2017-07-05
EP2166549A4 (en) 2013-02-13
JP5159776B2 (ja) 2013-03-13
US20100178878A1 (en) 2010-07-15
US8487718B2 (en) 2013-07-16
EP2166549A1 (en) 2010-03-24
WO2008149622A1 (ja) 2008-12-11

Similar Documents

Publication Publication Date Title
JP5159776B2 (ja) キャパシタ,共振器、フィルタ装置,通信装置、並びに電気回路
US9424993B2 (en) Systems and methods for a thin film capacitor having a composite high-K thin film stack
US7202747B2 (en) Self-tuning variable impedance circuit for impedance matching of power amplifiers
US6806553B2 (en) Tunable thin film capacitor
US20030184952A1 (en) Thin film capacitor and method of manufacturing the same
US20080001292A1 (en) Hermetic Passivation Layer Structure for Capacitors with Perovskite or Pyrochlore Phase Dielectrics
JPH0878283A (ja) 薄膜キャパシタ
US20060151853A1 (en) Variable capacitor, circuit module, and communications apparatus
JP2005108887A (ja) 可変コンデンサ
US6674632B2 (en) Mobile telephone device with passive integrated module
JP4604939B2 (ja) 誘電体薄膜、薄膜誘電体素子およびその製造方法
KR100699397B1 (ko) 박막 커패시터 장치용 개선된 전극
JP3898638B2 (ja) 容量可変薄膜コンデンサ及び高周波部品
JPH10214947A (ja) 薄膜誘電体素子
JP2006173175A (ja) 半導体集積回路装置および製造方法
US6507498B1 (en) Multiple-component unit
JPH05299584A (ja) 薄膜容量素子及び半導体記憶装置
JP6416102B2 (ja) 可変容量デバイスおよび通信装置
JPH08250659A (ja) 薄膜キャパシタ
JP2004146615A (ja) キャパシタ回路
JP2008277425A (ja) コンデンサ
JP2005136074A (ja) コンデンサおよび直列コンデンサならびに可変コンデンサ
JP2006100603A (ja) 薄膜キャパシタ
JP2003045745A (ja) 薄膜コンデンサ
JP2003347155A (ja) 薄膜コンデンサ

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120110

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120417

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120615

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121113

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121211

R150 Certificate of patent or registration of utility model

Ref document number: 5159776

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151221

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees