JP6615240B2 - チップ抵抗器 - Google Patents

Description

この発明は、ディスクリート部品としてのチップ抵抗器に関する。

チップ抵抗器は、従来、セラミック等の絶縁基板と、その表面に材料ペーストをスクリーン印刷して形成された抵抗膜と、抵抗膜に接続された電極とを含む構成をしている。そして、チップ抵抗器の抵抗値を目標値に合わせるために、抵抗膜に対してレーザー光線を照射してトリミング溝を刻設するレーザートリミングが行われていた（特許文献１参照）。

特開２００１−７６９１２号公報

従来のチップ抵抗器は、レーザートリミングによって抵抗値が目標値になるように合わせ込まれるため、幅広い抵抗値に対応することができない。
また、チップ抵抗器は、年々小型化が進行しているので、高抵抗品を開発しようとしても、抵抗膜の配置面積の制約から、高抵抗化が困難であった。
この発明は、かかる背景のもとになされたもので、抵抗値を適切に調節できるチップ抵抗器を提供することを主たる目的とする。

第１局面に係るチップ抵抗器は、実装時において実装対象に対向する対向面となる一方の表面に回路形成面が設定され、前記回路形成面には複数のトレンチが平行な筋状に形成されたシリコン製の基板と、一端部および他端部を有し、前記基板の前記回路形成面に形成された抵抗回路網であって、前記抵抗回路網は、多数個の単位抵抗体Ｒを含み、各単位抵抗体Ｒは、所定幅で長手の抵抗体膜と、前記抵抗体膜上に積層され、前記抵抗体膜を長さ方向に所定長さを残して短絡している前記抵抗体膜と等しい幅の導体膜片とを含み、前記各トレンチにおいて、トレンチの一方側面、底面および他方側面に沿ってトレンチを横断する方向に前記単位抵抗体Ｒにおける前記短絡されずに残っている抵抗体膜が絶縁膜を介して配置されており、それによって、等比数列状に設定された抵抗値をそれぞれ有する複数の抵抗回路が備えられ、前記複数の抵抗回路に切り離し可能にそれぞれ接続され、任意の抵抗回路を電気的に取り込み、または、任意の抵抗回路を電気的に分離する複数のヒューズを含み、前記基板の前記回路形成面上に形成され、前記抵抗回路網を被覆する保護層と、前記抵抗回路網の前記一端部に接続されるように前記保護層を貫通して形成され、前記保護層を被覆する被覆部を有し、前記基板の前記回路形成面上のみに形成された第１接続電極と、前記抵抗回路網の前記他端部に接続されるように前記保護層を貫通して形成され、前記保護層を被覆する被覆部を有し、前記基板の前記回路形成面上のみに形成された第２接続電極と、を含む。

第１局面に係るチップ抵抗器によれば、基板の回路形成面にトレンチが形成されており、そのトレンチの内壁面に沿って延びる抵抗回路が備えられている。従って、抵抗回路の長さを長くでき、抵抗値を上げることができる。また、高抵抗化を図るために、回路形成面を拡げなくてもよいから、チップ抵抗器の小型化および高抵抗化の両方を達成することができる。

また、第１局面に係るチップ抵抗器によれば、ヒューズの切断によって、等比数列状に設定された抵抗値をそれぞれ有する複数の抵抗回路のうちの任意の抵抗回路を抵抗回路網に電気的に組み込んだり、抵抗回路網から電気的に分離したりすることができる。
よって、抵抗回路網の抵抗値の調整を行えるとともに、チップ抵抗器の抵抗値を、基本設計を変えることなく、複数種類の要求抵抗値に合致させることができる。これにより、同一の基本設計のチップ抵抗器であって、その抵抗値を、要求される抵抗値としたチップ抵抗器を提供することができる。しかも、要求される抵抗値が高抵抗であった場合にも、好適に対処することができる。
第２局面に係るチップ抵抗器は、実装時において実装対象に対向する対向面となる一方の表面に回路形成面が設定されたシリコン製の基板と、一端部および他端部を有し、前記基板の前記回路形成面に形成された抵抗回路網であって、前記抵抗回路網は、多数個の単位抵抗体Ｒを含み、各単位抵抗体Ｒは、所定幅で長手の抵抗体膜と、前記抵抗体膜上に積層され、前記抵抗体膜を長さ方向に所定長さを残して短絡している前記抵抗体膜と等しい幅の導体膜片とを含み、前記一端部および前記他端部の間の領域にライン状に延びる複数の単位抵抗体Ｒを含む等比数列状に設定された抵抗値をそれぞれ有する複数の抵抗体膜ラインと、前記複数の抵抗体膜ラインに切り離し可能にそれぞれ接続され、任意の抵抗体膜ラインを電気的に取り込み、または、任意の抵抗体膜ラインを電気的に分離する複数のヒューズ膜とを含み、前記基板の前記回路形成面上に形成され、前記抵抗回路網を被覆する保護層と、前記抵抗回路網の前記一端部に接続されるように前記保護層を貫通して形成され、前記保護層を被覆する被覆部を有し、前記基板の前記回路形成面上のみに形成された第１接続電極と、前記抵抗回路網の前記他端部に接続されるように前記保護層を貫通して形成され、前記保護層を被覆する被覆部を有し、前記基板の前記回路形成面上のみに形成された第２接続電極と、を含む。

第２局面に係るチップ抵抗器によれば、ヒューズの切断によって、等比数列状に設定された抵抗値をそれぞれ有する複数の抵抗体膜ラインのうちの任意の抵抗体膜ラインを抵抗回路網に電気的に組み込んだり、抵抗回路網から電気的に分離したりすることができる。
よって、抵抗回路網の抵抗値の調整を行えるとともに、チップ抵抗器の抵抗値を、基本設計を変えることなく、複数種類の要求抵抗値に合致させることができる。これにより、同一の基本設計のチップ抵抗器であって、その抵抗値を、要求される抵抗値としたチップ抵抗器を提供することができる。しかも、要求される抵抗値が高抵抗であった場合にも、好適に対処することができる。

図１Ａは、第１発明の一実施形態に係るチップ抵抗器１０の外観構成を示す図解的な斜視図であり、図１Ｂは、チップ抵抗器１０が基板上に実装された状態を示す側面図である。 図２は、チップ抵抗器１０の平面図であり、第１接続電極１２、第２接続電極１３および抵抗回路網１４の配置関係ならびに抵抗回路網１４の平面視の構成を示す図である。 図３Ａは、図２に示す抵抗回路網１４の一部分を拡大して描いた平面図である。 図３Ｂは、図３ＡのＢ−Ｂ線に沿う断面図である。 図３Ｃは、図３ＡのＣ−Ｃ線に沿う断面図である。 図４Ａ、図４Ｂおよび図４Ｃは、抵抗体膜ライン２０および導体膜２１の電気的特徴を回路記号および電気回路図で示した図である。 図５Ａは、図２に示すチップ抵抗器の平面図の一部分を拡大して描いたヒューズ膜Ｆを含む領域の部分拡大平面図であり、図５Ｂは、図５ＡのＢ−Ｂに沿う断面構造を示す図である。 図６は、図２に示す抵抗回路網１４における複数種類の抵抗単位体を接続する接続用導体膜Ｃおよびヒューズ膜Ｆの配列関係と、その接続用導体膜Ｃおよびヒューズ膜Ｆに接続された複数種類の抵抗単位体との接続関係を図解的に示す図である。 図７は、抵抗回路網１４の電気回路図である。 図８は、チップ抵抗器３０の平面図であり、第１接続電極１２、第２接続電極１３および抵抗回路網１４の配置関係ならびに抵抗回路網１４の平面視の構成を示す図である。 図９は、図８に示す抵抗回路網１４における複数種類の抵抗単位体を接続する接続用導体膜Ｃおよびヒューズ膜Ｆの配置関係と、その接続用導体膜Ｃおよびヒューズ膜Ｆに接続された複数種類の抵抗単位体との接続関係を図解的に示す図である。 図１０は、抵抗回路網１４の電気回路図である。 図１１Ａおよび図１１Ｂは、図１０に示す電気回路の変形例を示す電気回路図である。 図１２は、第１発明のさらに他の実施形態に係る抵抗回路網１４の電気回路図である。 図１３は、具体的な抵抗値を表示したチップ抵抗器における抵抗回路網の構成例を示す電気回路図である。 図１４Ａおよび図１４Ｂは、第１発明のさらに他の実施形態に係るチップ抵抗器９０の要部構造を説明するための図解的な平面図である。 図１５Ａは、第１発明のさらに他の実施形態に係るチップ抵抗器１００の要部構造を示す図解的な断面図であり、図１５Ｂは、図１５Ａの矢印Ｂに沿って見た図解的な部分平面図である。 図１６は、第１発明の一実施例にかかるディスクリート部品１の回路図である。 図１７は、ウエハからチップ抵抗器が切り出されることを説明する図解図である。 図１８Ａは、第２発明の一実施形態に係るチップ抵抗器２１０の外観構成を示す図解的な斜視図であり、図１８Ｂは、チップ抵抗器２１０が基板上に実装された状態を示す側面図である。 図１９は、チップ抵抗器２１０の平面図であり、第１接続電極２１２、第２接続電極２１３および抵抗回路網２１４の配置関係ならびに抵抗回路網２１４の平面視の構成を示す図である。 図２０Ａは、図１９に示す抵抗回路網２１４の一部分を拡大して描いた平面図である。 図２０Ｂは、図２０ＡのＢ−Ｂ線に沿う断面図である。 図２０Ｃは、図２０ＡのＣ−Ｃ線に沿う断面図である。 図２１Ａ、図２１Ｂおよび図２１Ｃは、抵抗体膜ライン２２０および導体膜２２１の電気的特徴を回路記号および電気回路図で示した図である。 図２２Ａは、図１９に示すチップ抵抗器の平面図の一部分を拡大して描いたヒューズ膜Ｆを含む領域の部分拡大平面図であり、図２２Ｂは、図２２ＡのＢ−Ｂに沿う断面構造を示す図である。 図２３は、図１９に示す抵抗回路網２１４における複数種類の抵抗単位体を接続する接続用導体膜Ｃおよびヒューズ膜Ｆの配列関係と、その接続用導体膜Ｃおよびヒューズ膜Ｆに接続された複数種類の抵抗単位体との接続関係を図解的に示す図である。 図２４は、抵抗回路網２１４の電気回路図である。 図２５は、チップ抵抗器２３０の平面図であり、第１接続電極２１２、第２接続電極２１３および抵抗回路網２１４の配置関係ならびに抵抗回路網２１４の平面視の構成を示す図である。 図２６は、図２５に示す抵抗回路網２１４における複数種類の抵抗単位体を接続する接続用導体膜Ｃおよびヒューズ膜Ｆの配置関係と、その接続用導体膜Ｃおよびヒューズ膜Ｆに接続された複数種類の抵抗単位体との接続関係を図解的に示す図である。 図２７は、抵抗回路網２１４の電気回路図である。 図２８Ａおよび図２８Ｂは、図２７に示す電気回路の変形例を示す電気回路図である。 図２９は、第２発明のさらに他の実施形態に係る抵抗回路網２１４の電気回路図である。 図３０は、具体的な抵抗値を表示したチップ抵抗器における抵抗回路網の構成例を示す電気回路図である。 図３１Ａは、第２発明のさらに他の実施形態に係るチップ抵抗器２６０の要部構造を示す図解的な断面図であり、図３１Ｂは、図３１Ａの図解的な平面図であり、図３１Ｃは、図３１Ａのチップ抵抗器２６０の回路図である。 図３２は、第２発明のさらに他の実施形態に係るチップ抵抗器２７０の要部の構造を表わす図解的な縦断面図である。 図３３は、第２発明のさらに他の実施形態に係るチップ抵抗器２７０の要部の構造を表わす図解的な縦断面図である。 図３４は、第２発明のさらに他の実施形態に係るチップ抵抗器２８０の平面図である。 図３５は、図３４のＡ−Ａに沿う断面構造を図解的に示した断面図である。 図３６は、第２発明の一実施例にかかるディスクリート部品２１の回路図である。 図３７は、ウエハからチップ抵抗器が切り出されることを説明する図解図である。

以下では、第１発明および第２発明の実施の形態を、添付図面を参照して詳細に説明する。
［１］第１発明について
第１発明の実施の形態を、添付図面を参照して詳細に説明する。
図１Ａは、第１発明の一実施形態に係るチップ抵抗器１０の外観構成を示す図解的な斜視図であり、図１Ｂは、チップ抵抗器１０が基板上に実装された状態を示す側面図である。

図１Ａを参照して、第１発明の一実施形態に係るチップ抵抗器１０は、基板１１上に形成された第１接続電極１２と、第２接続電極１３と、抵抗回路網１４とを備えている。基板１１は、平面視略長方形状の直方体形状で、一例として、長辺方向の長さＬ＝０．３ｍｍ、短辺方向の幅Ｗ＝０．１５ｍｍ、厚みＴ＝０．１ｍｍ程度の大きさの微少なチップである。基板１１は、たとえばシリコン、ガラス、セラミック等で形成することができる。以下の実施形態では、基板１１がシリコン基板の場合を例にとって説明する。

チップ抵抗器１０は、図１７に示すように、ウエハＷａ（シリコンウエハなどの半導体ウエハ、あるいは導体ウエハや非導電性のウエハなどでもよい）上に格子状に多数個のチップ抵抗器１０が形成され、ウエハＷａが切断されて個々のチップ抵抗器１０に分離されることにより得られる。
シリコン基板１１上において、第１接続電極１２はシリコン基板１１の一方短辺１１１に沿って設けられた短辺１１１方向に長手の矩形電極である。第２接続電極１３は、シリコン基板１１上の他方短辺１１２に沿って設けられた短辺１１２方向に長手の矩形電極である。抵抗回路網１４は、シリコン基板１１上の第１接続電極１２と第２接続電極１３とで挟まれた中央領域（回路形成面または素子形成面）に設けられている。そして、抵抗回路網１４の一端側は第１接続電極１２に電気的に接続されており、抵抗回路網１４の他端側は第２接続電極１３に電気的に接続されている。これら第１接続電極１２、第２接続電極１３および抵抗回路網１４は、たとえば一例として、シリコン基板１１上に半導体製造プロセスを用いて設けることができる。

第１接続電極１２および第２接続電極１３は、それぞれ、外部接続電極として機能する。チップ抵抗器１０が回路基板１５に実装された状態においては、図１Ｂに示すように、第１接続電極１２および第２接続電極１３が、それぞれ、回路基板１５の回路（図示せず）と半田１６により電気的かつ機械的に接続される。なお、外部接続電極として機能する第１接続電極１２および第２接続電極１３は、半田濡れ性の向上および信頼性の向上のために、金（Ａｕ）で形成するか、または表面に金メッキを施すことが望ましい。

図２は、チップ抵抗器１０の平面図であり、第１接続電極１２、第２接続電極１３および抵抗回路網１４の配置関係ならびに抵抗回路網１４の平面視の構成（レイアウトパターン）が示されている。
図２を参照して、チップ抵抗器１０は、シリコン基板上面の一方短辺１１１に長辺が沿うように配置された平面視略矩形をした第１接続電極１２と、シリコン基板上面の他方短辺１１２に長辺が沿うように配置された平面視略矩形をした第２接続電極１３と、第１接続電極１２および第２接続電極１３間の平面視矩形の領域に設けられた抵抗回路網１４とを含んでいる。

抵抗回路網１４には、シリコン基板１１上にマトリックス状に配列された等しい抵抗値を有する多数個の単位抵抗体Ｒ（図２の例では、行方向（シリコン基板の長手方向）に沿って８個の単位抵抗体Ｒが配列され、列方向（シリコン基板の幅方向）に沿って４４個の単位抵抗体Ｒが配列され、合計３５２個の単位抵抗体Ｒを含む構成）を有している。そして、これら多数個の単位抵抗体Ｒの１〜６４個の所定の個数が電気的に接続されて、接続された単位抵抗体Ｒの数に応じた複数種類の抵抗回路が形成されている。形成された複数種類の抵抗回路は導体膜Ｃ（導体で形成された配線膜）で所定の態様に接続されている。

さらに、抵抗回路を抵抗回路網１４に電気的に組み込んだり、または、抵抗回路網１４から電気的に分離したりするために溶断可能な。複数のヒューズ膜Ｆは、第２接続電極１３の内側辺沿いに、配置領域複数のヒューズ膜Ｆが設けられているが直線状になるように配列されている。より具体的には、複数のヒューズ膜Ｆおよび接続用導体膜Ｃが隣接するように配列され、その配列方向が直線状になるように配置されている。

図３Ａは、図２に示す抵抗回路網１４の一部分を拡大して描いた平面図であり、図３Ｂおよび図３Ｃは、それぞれ、抵抗回路網１４における単位抵抗体Ｒの構造を説明するために描いた長さ方向の縦断面図（図３ＡのＢ−Ｂ線に沿う断面図）および幅方向の縦断面図（図３ＡのＣ−Ｃ線に沿う断面図）である。
図３Ａ、図３Ｂおよび図３Ｃを参照して、単位抵抗体Ｒの構成について説明をする。

基板としてのシリコン基板１１の上面には絶縁層（ＳｉＯ_２）１９が形成され、絶縁層１９上に抵抗体膜２０が配置されている。抵抗体膜２０は、ＴｉＮ、ＴｉＯＮまたはＴｉＳｉＯＮにより形成される。この抵抗体膜２０は、第１接続電極１２と第２接続電極１３との間を平行に直線状に延びる複数本の抵抗体膜（以下「抵抗体膜ライン」という）とされており、抵抗体膜ライン２０は、ライン方向に所定の位置で切断されている場合がある。抵抗体膜ライン２０上には、導体膜片２１としてのアルミニウム膜が積層されている。各導体膜片２１は、抵抗体膜ライン２０上に、ライン方向に一定間隔Ｒを開けて積層されている。

この構成の抵抗体膜ライン２０および導体膜片２１の電気的特徴を回路記号で示すと、図４Ａ〜図４Ｃの通りである。すなわち、図４Ａに示すように、所定間隔Ｒの領域の抵抗体膜ライン２０部分が、それぞれ、一定の抵抗値ｒの単位抵抗体Ｒを形成している。導体膜片２１が積層された領域は、当該導体膜片２１で抵抗体膜ライン２０が短絡されている。よって、図４Ｂに示す抵抗ｒの単位抵抗体Ｒの直列接続からなる抵抗回路が形成されている。

また、隣接する抵抗体膜ライン２０同士は抵抗体膜ライン２０および導体膜片２１で接続されているから、図３Ａに示す抵抗回路網は、図４Ｃに示す抵抗回路を構成している。
ここで、抵抗回路網１４の製造プロセスの一例を簡単に説明する。（１）シリコン基板１１の表面を熱酸化し、絶縁層１９としての二酸化シリコン（ＳｉＯ_２）層を形成する。（２）そして、スパッタリングにより、絶縁層１９の上にＴｉＮ、ＴｉＯＮまたはＴｉＳｉＯＮの抵抗体膜２０を全面に形成する。（３）さらに、スパッタリングにより、抵抗体膜２０の上にアルミニウム（Ａｌ）の導体膜２１を積層する。（４）その後、フォトリソグラフィプロセスを用い、たとえばドライエッチングにより導体膜２１および抵抗体膜２０を選択的に除去し、図３Ａに示すように、平面視で、行方向に延びる一定幅の抵抗体膜ライン２０および導体膜２１が一定間隔をあけて列方向に配列される構成を得る。このとき、部分的に抵抗体膜ライン２０および導体膜２１が切断された領域も形成される。（５）続いて、抵抗体膜ライン２０の上に積層された導体膜２１を選択的に除去する。この結果、抵抗体膜ライン２０上に一定間隔Ｒをあけて導体膜片２１が積層された構成が得られる。（６）その後、保護膜としてのＳｉＮ膜２２が堆積され、さらにその上に保護層であるポリイミド層２３が積層される。

この実施形態では、シリコン基板上１１に形成された抵抗回路網１４に含まれる単位抵抗体Ｒは、抵抗体膜ライン２０と、抵抗体膜ライン２０上に、ライン方向に一定間隔をあけて積層された複数の導体膜片２１とを含み、導体膜片２１が積層されていない一定間隔Ｒ部分の抵抗体膜ライン２０が、１個の単位抵抗体Ｒを構成している。単位抵抗体Ｒを構成している抵抗体膜ライン２０は、その形状および大きさが全て等しい。よって、基板上に作り込んだ同形同大の抵抗体膜は、ほぼ同値になるという特性に基づき、シリコン基板１１上にマトリックス状に配列された多数個の単位抵抗体Ｒは、等しい抵抗値を有している。

抵抗体膜ライン２０上に積層された導体膜片２１は、単位抵抗体Ｒを形成するとともに、複数個の単位抵抗体Ｒを接続して抵抗回路を構成するための接続用導体膜の役目も果たしている。
図５Ａは、図２に示すチップ抵抗器１０の平面図の一部分を拡大して描いたヒューズ膜Ｆを含む領域の部分拡大平面図であり、図５Ｂは、図５ＡのＢ−Ｂに沿う断面構造を示す図である。

図５Ａおよび図５Ｂに示すように、ヒューズ膜Ｆも、抵抗体膜２０上に積層された導体膜２１により形成されている。すなわち、単位抵抗体Ｒを形成する抵抗体膜ライン２０上に積層された導体膜片２１と同じレイヤーに、導体膜片２１と同じ金属材料であるアルミニウム（Ａｌ）により形成されている。なお、導体膜片２１は、前述したように、抵抗回路を形成するために、複数個の単位抵抗体Ｒを電気的に接続する接続用導体膜Ｃとしても用いられている。

つまり、抵抗体膜２０上に積層された同一レイヤーにおいて、単位抵抗体Ｒ形成用の導体膜、抵抗回路を形成するための接続用導体膜、抵抗回路網１４を構成するための接続用導体膜、ヒューズ膜、ならびに抵抗回路網１４を第１接続電極１２および第２接続電極１３に接続するための導体膜が、同一の金属材料（たとえばアルミニウム）を用いて、同じ製造プロセス（たとえばスパッタリングおよびフォトリソグラフィプロセス）によって形成されている。これにより、このチップ抵抗器１０の製造プロセスが簡略化され、また、各種導体膜を共通のマスクを利用して同時に形成できる。さらに、抵抗体膜２０とのアライメント性も向上する。

図６は、図２に示す抵抗回路網１４における複数種類の抵抗回路を接続する接続用導体膜Ｃおよびヒューズ膜Ｆの配列関係と、その接続用導体膜Ｃおよびヒューズ膜Ｆに接続された複数種類の抵抗回路との接続関係を図解的に示す図である。
図６を参照して、第１接続電極１２には、抵抗回路網１４に含まれる基準抵抗回路Ｒ８の一端が接続されている。基準抵抗回路Ｒ８は、８個の単位抵抗体Ｒの直列接続からなり、その他端はヒューズ膜Ｆ１に接続されている。

ヒューズ膜Ｆ１と接続用導体膜Ｃ２とには、６４個の単位抵抗体Ｒの直列接続からなる抵抗回路Ｒ６４の一端および他端が接続されている。
接続用導体膜Ｃ２とヒューズ膜Ｆ４とには、３２個の単位抵抗体Ｒの直列接続からなる抵抗回路Ｒ３２の一端および他端が接続されている。
ヒューズ膜Ｆ４と接続用導体膜Ｃ５とには、３２個の単位抵抗体Ｒの直列接続からなる抵抗回路体Ｒ３２の一端および他端が接続されている。

接続用導体膜Ｃ５とヒューズ膜Ｆ６とには、１６個の単位抵抗体Ｒの直列接続からなる抵抗回路Ｒ１６の一端および他端が接続されている。
ヒューズ膜Ｆ７および接続用導体膜Ｃ９には、８個の単位抵抗体Ｒの直列接続からなる抵抗回路Ｒ８の一端および他端が接続されている。
接続用導体膜Ｃ９およびヒューズ膜Ｆ１０には、４個の単位抵抗体Ｒの直列接続からなる抵抗回路Ｒ４の一端および他端が接続されている。

ヒューズ膜Ｆ１１および接続用導体膜Ｃ１２には、２個の単位抵抗体Ｒの直列接続からなる抵抗回路Ｒ２の一端および他端が接続されている。
接続用導体膜Ｃ１２およびヒューズ膜Ｆ１３には、１個の単位抵抗体Ｒからなる抵抗回路体Ｒ１の一端および他端が接続されている。
ヒューズ膜Ｆ１３および接続用導体膜Ｃ１５には、２個の単位抵抗体Ｒの並列接続からなる抵抗回路Ｒ／２の一端および他端が接続されている。

接続用導体膜Ｃ１５およびヒューズ膜Ｆ１６には、４個の単位抵抗体Ｒの並列接続からなる抵抗回路Ｒ／４の一端および他端が接続されている。
ヒューズ膜Ｆ１６および接続用導体膜Ｃ１８には、８個の単位抵抗体Ｒの並列接続からなる抵抗回路Ｒ／８の一端および他端が接続されている。
接続用導体膜Ｃ１８およびヒューズ膜Ｆ１９には、１６個の単位抵抗体Ｒの並列接続からなる抵抗回路Ｒ／１６の一端および他端が接続されている。

ヒューズ膜Ｆ１９および接続用導体膜Ｃ２２には、３２個の単位抵抗体Ｒの並列接続からなる抵抗回路Ｒ／３２が接続されている。
複数のヒューズ膜Ｆおよび接続用導体膜Ｃは、それぞれ、ヒューズ膜Ｆ１、接続用導体膜Ｃ２、ヒューズ膜Ｆ３、ヒューズ膜Ｆ４、接続用導体膜Ｃ５、ヒューズ膜Ｆ６、ヒューズ膜Ｆ７、接続用導体膜Ｃ８、接続用導体膜Ｃ９、ヒューズ膜Ｆ１０、ヒューズ膜Ｆ１１、接続用導体膜Ｃ１２、ヒューズ膜Ｆ１３、ヒューズ膜Ｆ１４、接続用導体膜Ｃ１５、ヒューズ膜Ｆ１６、ヒューズ膜Ｆ１７、接続用導体膜Ｃ１８、ヒューズ膜Ｆ１９、ヒューズ膜Ｆ２０、接続用導体膜Ｃ２１、接続用導体膜Ｃ２２が、直線状に配置されて直列に接続されている。各ヒューズ膜Ｆが溶断されると、ヒューズ膜Ｆに隣接接続された接続用導体膜Ｃとの間の電気的接続が遮断される構成である。

この構成を、電気回路図で示すと図７の通りである。すなわち、全てのヒューズ膜Ｆが溶断されていない状態では、抵抗回路網１４は、第１接続電極１２および第２接続電極１３間に設けられた８個の単位抵抗体Ｒの直列接続からなる基準抵抗回路Ｒ８（抵抗値８ｒ）の抵抗回路を構成している。たとえば、１個の単位抵抗体Ｒの抵抗値ｒをｒ＝８０Ωとすれば、８ｒ＝６４０Ωの抵抗回路により、第１接続電極１２および第２接続電極１３が接続されたチップ抵抗器１０が構成されている。

そして、基準抵抗回路Ｒ８以外の複数種類の抵抗回路には、それぞれ、ヒューズ膜Ｆが並列的に接続され、各ヒューズ膜Ｆによりこれら複数種類の抵抗回路は短絡された状態となっている。つまり、基準抵抗回路Ｒ８には、１２種類１３個の抵抗回路Ｒ６４〜Ｒ／３２が直列に接続されているが、各抵抗回路は、それぞれ並列に接続されたヒューズ膜Ｆにより短絡されているので、電気的にみると、各抵抗回路は抵抗回路網１４に組み込まれてはいない。

この実施形態に係るチップ抵抗器１０は、要求される抵抗値に応じて、ヒューズ膜Ｆを選択的に、たとえばレーザー光で溶断する。それにより、並列的に接続されたヒューズ膜Ｆが溶断された抵抗回路は、抵抗回路網１４に組み込まれることになる。よって、抵抗回路網１４の全体の抵抗値を、溶断されたヒューズ膜Ｆに対応する抵抗回路が直列に接続されて組み込まれた抵抗値を有する抵抗回路網とすることができる。

換言すれば、この実施形態に係るチップ抵抗器１０は、複数種類の抵抗回路に対応して設けられたヒューズ膜を選択的に溶断することにより、複数種類の抵抗回路（たとえば、Ｆ１、Ｆ４、Ｆ１３が溶断されると、抵抗回路Ｒ６４、Ｒ３２、Ｒ１の直列接続）を抵抗回路網に組み込むことができる。そして、複数種類の抵抗回路は、それぞれ、その抵抗値が決まっているので、いわばデジタル的に抵抗回路網１４の抵抗値を調整して、要求される抵抗値を有するチップ抵抗器１０とすることができる。

また、複数種類の抵抗回路は、等しい抵抗値を有する単位抵抗体Ｒが、直列に１個、２個、４個、８個、１６個、３２個、および６４個と、等比数列的に単位抵抗体Ｒの個数が増加されて接続された複数種類の直列抵抗回路ならびに等しい抵抗値の単位抵抗体Ｒが並列に２個、４個、８個、１６個、および３２個と、等比数列的に単位抵抗体Ｒの個数が増加されて接続された複数種類の並列抵抗回路を備えている。そして、これらがヒューズ膜Ｆで短絡された状態で直列に接続されている。よって、ヒューズ膜Ｆを選択的に溶断することにより、抵抗回路網１４全体の抵抗値を、小さな抵抗値から大きな抵抗値まで、広範囲の間で、任意の抵抗値に設定することができる。

図８は、第１発明の他の実施形態に係るチップ抵抗器３０の平面図であり、第１接続電極１２、第２接続電極１３および抵抗回路網１４の配置関係ならびに抵抗回路網１４の平面視の構成が示されている。
チップ抵抗器３０が、前述したチップ抵抗器１０と異なるところは、抵抗回路網１４における単位抵抗体Ｒの接続態様である。

すなわち、チップ抵抗器３０の抵抗回路網１４には、シリコン基板上にマトリックス状に配列された等しい抵抗値を有する多数個の単位抵抗体Ｒ（図８の構成では、行方向（シリコン基板の長手方向）に沿って８個の単位抵抗体Ｒが配列され、列方向（シリコン基板の幅方向）に沿って４４個の単位抵抗体Ｒが配列され、合計３５２個の単位抵抗体Ｒを含む構成）を有している。そして、これら多数個の単位抵抗体Ｒの１〜１２８個の所定個数が電気的に接続されて、複数種類の抵抗回路が形成されている。形成された複数種類の抵抗回路は、回路網接続手段としての導体膜およびヒューズ膜Ｆにより並列態様で接続されている。複数のヒューズ膜Ｆは、第２接続電極１３の内側辺沿いに、配置領域が直線状になるように配列されており、ヒューズ膜Ｆが溶断されると、ヒューズ膜に接続された抵抗回路が抵抗回路網１４から電気的に分離される構成である。

なお、抵抗回路網１４を構成する多数個の単位抵抗体Ｒの構造や、接続用導体膜、ヒューズ膜Ｆの構造は、先に説明したチップ抵抗器１０における対応する部位の構造と同様であるから、ここでの説明については省略する。
図９は、図８に示す抵抗回路網における複数種類の抵抗回路の接続態様と、それらを接続するヒューズ膜Ｆの配列関係ならびにヒューズ膜Ｆに接続された複数種類の抵抗回路の接続関係を図解的に示す図である。

図９を参照して、第１接続電極１２には、抵抗回路網１４に含まれる基準抵抗回路Ｒ／１６の一端が接続されている。基準抵抗回路Ｒ／１６は、１６個の単位抵抗体Ｒの並列接続からなり、その他端は残りの抵抗回路が接続される接続用導体膜Ｃに接続されている。
ヒューズ膜Ｆ１と接続用導体膜Ｃとには、１２８個の単位抵抗体Ｒの直列接続からなる抵抗回路Ｒ１２８の一端および他端が接続されている。

ヒューズ膜Ｆ５と接続用導体膜Ｃとには、６４個の単位抵抗体Ｒの直列接続からなる抵抗回路Ｒ６４の一端および他端が接続されている。
ヒューズ膜Ｆ６と接続用導体膜Ｃとには、３２個の単位抵抗体Ｒの直列接続からなる抵抗回路Ｒ３２の一端および他端が接続されている。
ヒューズ膜Ｆ７と接続用導体膜Ｃとには、１６個の単位抵抗体Ｒの直列接続からなる抵抗回路Ｒ１６の一端および他端が接続されている。

ヒューズ膜Ｆ８と接続用導体膜Ｃとには、８個の単位抵抗体Ｒの直列接続からなる抵抗回路Ｒ８の一端および他端が接続されている。
ヒューズ膜Ｆ９と接続用導体膜Ｃとには、４個の単位抵抗体Ｒの直列接続からなる抵抗回路Ｒ４の一端および他端が接続されている。
ヒューズ膜Ｆ１０と接続用導体膜Ｃとには、２個の単位抵抗体Ｒの直列接続からなる抵抗回路Ｒ２の一端および他端が接続されている。

ヒューズ膜Ｆ１１と接続用導体膜Ｃとには、１個の単位抵抗体Ｒの直列接続からなる抵抗回路Ｒ１の一端および他端が接続されている。
ヒューズ膜Ｆ１２と接続用導体膜Ｃとには、２個の単位抵抗体Ｒの並列接続からなる抵抗回路Ｒ／２の一端および他端が接続されている。
ヒューズ膜Ｆ１３と接続用導体膜Ｃとには、４個の単位抵抗体Ｒの並列接続からなる抵抗回路Ｒ／４の一端および他端が接続されている。

ヒューズ膜Ｆ１４、Ｆ１５、Ｆ１６は電気的に接続されており、これらヒューズ膜Ｆ１４、Ｆ１５、Ｆ１６と接続用導体Ｃとには、８個の単位抵抗体Ｒの並列接続からなる抵抗回路Ｒ／８の一端および他端が接続されている。
ヒューズ膜Ｆ１７、Ｆ１８、Ｆ１９、Ｆ２０、Ｆ２１は電気的に接続されており、これらヒューズ膜Ｆ１７〜Ｆ２１と接続用導体膜Ｃとには、１６個の単位抵抗体Ｒの並列接続からなる抵抗回路Ｒ／１６の一端および他端が接続されている。

ヒューズ膜Ｆは、ヒューズ膜Ｆ１〜Ｆ２１の２１個備えられていて、これらは全て第２接続電極１３に接続されている。
かかる構成であるから、抵抗回路の一端が接続されたいずれかのヒューズ膜Ｆが溶断されると、そのヒューズ膜Ｆに一端が接続された抵抗回路は、抵抗回路網１４から電気的に切り離される。

図９の構成、すなわちチップ抵抗器３０に備えられた抵抗回路網１４の構成を、電気回路図で示すと図１０の通りである。全てのヒューズ膜Ｆが溶断されていない状態では、抵抗回路網１４は、第１接続電極１４および第２接続電極１３間に、基準抵抗回路Ｒ／１６と、１２種類の抵抗回路Ｒ／１６、Ｒ／８、Ｒ／４、Ｒ／２、Ｒ１、Ｒ２、Ｒ４、Ｒ８、Ｒ１６、Ｒ３２、Ｒ６４、Ｒ１２８の並列接続回路との直列接続回路を構成している。

そして、基準抵抗回路Ｒ／１６以外の１２種類の抵抗回路には、それぞれ、ヒューズ膜Ｆが直列に接続されている。よって、この抵抗回路網１４を有するチップ抵抗器３０では、要求される抵抗値に応じて、ヒューズ膜Ｆを選択的に、たとえばレーザー光で溶断すれば、溶断されたヒューズ膜Ｆに対応する抵抗回路（ヒューズ膜Ｆが直列に接続された抵抗回路）は、抵抗回路網１４から電気的に分離され、チップ抵抗器３０の抵抗値を調整することができる。

換言すれば、この実施形態に係るチップ抵抗器３０も、複数種類の抵抗回路に対応して設けられたヒューズ膜を選択的に溶断することにより、複数種類の抵抗回路を抵抗回路網から電気的に分離することができる。そして、複数種類の抵抗回路は、それぞれ、その抵抗値が決まっているので、いわばデジタル的に抵抗回路網１４の抵抗値を調整して、要求される抵抗値を有するチップ抵抗器３０とすることができる。

また、複数種類の抵抗回路は、等しい抵抗値を有する単位抵抗体Ｒが、直列に１個、２個、４個、８個、１６個、３２個、６４個および１２８個と、等比数列的に単位抵抗体Ｒの個数が増加されて接続された複数種類の直列抵抗回路ならびに等しい抵抗値の単位抵抗体Ｒが並列に２個、４個、８個、１６個と、等比数列的に単位抵抗体Ｒの個数が増加されて接続された複数種類の並列抵抗回路を備えている。よって、ヒューズ膜Ｆを選択的に溶断することにより、抵抗回路網１４全体の抵抗値を、細かく、かつデジタル的に、任意の抵抗値に設定することができる。

なお、図１０に示す電気回路においては、基準抵抗回路Ｒ／１６および、並列接続された抵抗回路のうち、抵抗値の小さな抵抗回路には、過電流が流れる傾向があり、抵抗設定時に、抵抗に流せる定格電流を大きく設計しなければならない。
そこで、電流を分散させるために、図１０に示す電気回路を、図１１Ａに示す電気回路構成となるように、抵抗回路網の接続構造を変更してもよい。すなわち、基準抵抗回路Ｒ／１６を無くし、かつ、並列接続される抵抗回路は、最小の抵抗値をｒとし、抵抗値ｒの抵抗単位体Ｒ１を複数組並列に接続した構成１４０を含む回路に変えるのである。

図１１Ｂは、具体的な抵抗値を示した電気回路図であり、８０Ωの単位抵抗体とヒューズ膜Ｆとの直列接続を複数組並列に接続した構成１４０を含む回路とされている。これにより、流れる電流の分散を図ることができる。
図１２は、第１発明のさらに他の実施形態に係るチップ抵抗器に備えられる抵抗回路網１４の回路構成を電気回路図で示した図である。図１２に示す抵抗回路網１４の特徴は、複数種類の抵抗回路の直列接続と、複数種類の抵抗回路の並列接続とが直列に接続された回路構成となっていることである。

直列接続される複数種類の抵抗回路には、先の実施形態と同様、各抵抗回路毎に、並列にヒューズ膜Ｆが接続されていて、直列接続された複数種類の抵抗回路は、全てヒューズ膜Ｆで短絡状態とされている。従って、ヒューズ膜Ｆを溶断すると、そのヒューズ膜Ｆで短絡されていた抵抗回路が、抵抗回路網１４に電気的に組み込まれることになる。
一方、並列接続された複数種類の抵抗回路には、それぞれ、直列にヒューズ膜Ｆが接続されている。従って、ヒューズ膜Ｆを溶断することにより、ヒューズ膜Ｆが直列に接続されている抵抗回路を、抵抗回路の並列接続から電気的に切り離すことができる。

かかる構成とすれば、たとえば、１ｋΩ以下の小抵抗は並列接続側で作り、１ｋΩ以上の抵抗回路を直列接続側で作ることができる。よって、数Ωの小抵抗から数ＭΩの大抵抗までの広範な範囲の抵抗回路を、等しい基本設計で構成した抵抗回路網１４を用いて作ることができる。
また、より精度良く抵抗値を設定する場合は、要求抵抗値に近い直列接続側抵抗回路のヒューズ膜を予めカットしておけば、細かな抵抗値の調整を並列接続側の抵抗回路のヒューズ膜を溶断することにより行うことができ、所望の抵抗値への合わせ込みの精度が上がる。

図１３は、１０Ω〜１ＭΩの抵抗値を有するチップ抵抗器における抵抗回路網１４の具体的な構成例を示す電気回路図である。
図１３に示す抵抗回路網１４も、ヒューズ膜Ｆで短絡された複数種類の抵抗回路の直列接続と、ヒューズ膜Ｆが直列接続された複数種類の抵抗回路の並列接続とが直列に接続された回路構成となっている。

図１３の抵抗回路によれば、並列接続側において、１０〜１ｋΩの任意の抵抗値を、精度１％以内で設定できる。また、直列接続側の回路で、１ｋ〜１ＭΩの任意の抵抗値を、精度１％以内で設定できる。直列接続側の回路を使用する場合は、所望の抵抗値に近い抵抗回路のヒューズ膜Ｆを予め溶断し、所望の抵抗値に合わせ込んでおくことで、より精度良く抵抗値を設定できるという利点がある。

なお、ヒューズ膜Ｆは、接続用導体膜Ｃと同一のレイヤーを用いる場合のみを説明したが、接続用導電膜Ｃ部分は、その上に更に別の導体膜を積層するようにし、導体膜の抵抗値を下げるようにしてもよい。また、抵抗体膜をなくして、接続用導体膜Ｃのみとしても良い。なお、この場合であっても、ヒューズ膜Ｆの上に導体膜を積層しなければ、ヒューズ膜Ｆの溶断性が悪くなることはない。

図１４Ａおよび図１４Ｂは、第１発明のさらに他の実施形態に係るチップ抵抗器９０の要部構造を説明するための図解的な平面図である。
たとえば、前述したチップ抵抗器１０（図１、図２参照）や、チップ抵抗器３０（図８参照）では、抵抗回路を構成する抵抗体膜ライン２０と導体膜片２１の関係を平面視で表わすと、図１４Ａに示す構成になっている。すなわち、図１４Ａに示すように、所定間隔Ｒの領域の抵抗体膜ライン２０部分が、一定の抵抗値ｒの単位抵抗体Ｒを形成している。そして単位抵抗体Ｒの両側には導体膜片２１が積層され、当該導体膜片２１で抵抗体膜ライン２０が短絡されている。

ここで、前述したチップ抵抗器１０およびチップ抵抗器３０では、単位抵抗体Ｒを形成している抵抗体膜ライン２０部分の長さは、たとえば１２μｍであり、抵抗体膜ライン２０の幅は、たとえば１．５μｍであり、単位抵抗（シート抵抗）は１０Ω／□である。このため、単位抵抗体Ｒの抵抗値ｒは、ｒ＝８０Ωである。
ところで、たとえば図１、図２に示すチップ抵抗器１０において、抵抗回路網１４の配置領域を拡げることなく、抵抗回路網１４の抵抗値を高めて、チップ抵抗器１０の高抵抗化を図りたいといった要望がある。

そこで、この実施形態に係るチップ抵抗器９０では、抵抗回路網１４のレイアウトを変更するとともに、抵抗回路網に含まれる抵抗回路を構成する単位抵抗体を、平面視において、図１４Ｂに示す形状および大きさとした。
図１４Ｂを参照して、抵抗体膜ライン２０は、幅１．５μｍで直線状に延びるライン状の抵抗体膜ライン２０を含む。そして、抵抗体膜ライン２０において、所定間隔Ｒ’の抵抗体膜ライン２０部分が、一定の抵抗値ｒ’の単位抵抗体Ｒ’を形成している。単位抵抗体Ｒ’の長さは、たとえば１７μｍにする。こうすれば、単位抵抗体Ｒ’の抵抗値ｒ’は、図１４Ａに示す単位抵抗体Ｒに比べて、ほぼ２倍のｒ’＝１６０Ωの単位抵抗体とすることができる。

また、抵抗体膜ライン２０上に積層される導体膜片２１の長さは、図１４Ａに示すものにおいても、図１４Ｂに示すものにおいても、同じ長さで構成することができる。それゆえ、抵抗回路網１４に含まれる抵抗回路を構成する各単位抵抗体Ｒ’のレイアウトパターンを変更し、単位抵抗体Ｒ’が直列状に接続できるレイアウトパターンとすることにより、チップ抵抗器９０は高抵抗化が実現されたものとなる。

図１５Ａは、第１発明のさらに他の実施形態に係るチップ抵抗器１００の要部構造を示す図解的な断面図であり、図１５Ｂは、図１５Ａの矢印Ｂに沿って見た図解的な部分平面図である。
まず、図１５Ａを参照して、チップ抵抗器１００は、基板としてのシリコン基板１１を有し、シリコン基板１１の上面に絶縁層（ＳｉＯ_２）１９が形成されている。絶縁層１９の表面は回路形成面となっている。チップ抵抗器１００では、回路形成面である絶縁層１９の表面から、シリコン基板１１に向かって所定の深さまで掘り下げられたトレンチ１０１がドライエッチング等により形成され、トレンチ１０１の内壁面および底面は、たとえば熱酸化によりＳｉＯ_２の絶縁膜１０２で覆われている。絶縁膜１０２は、シリコン基板１１の上面に形成された絶縁層１９とつながって一体的になっている。

シリコン基板１１上面の絶縁層１９およびトレンチ１０１内の絶縁膜１０２上に、抵抗体膜１０３が形成されている。抵抗体膜１０３は、ＴｉＮ、ＴｉＯＮまたはＴｉＳｉＯＮにより形成される。
抵抗体膜１０３は、各トレンチ１０１を横断するように、トレンチ１０１の内壁面および底面に沿って、絶縁膜１０２の上に設けられている。

図１５Ｂを参照して、トレンチ１０１は、シリコン基板１１の面方向に長手に延びており、複数のトレンチ１０１が等間隔で平行に、直線状に形成されている。そして、絶縁層１９の上面およびトレンチ１０１を横断するようにトレンチ１０１の内壁面に沿って、絶縁膜１０２の上に形成された抵抗体膜１０３は、トレンチ１０１を順に横断して延びている。また、抵抗体膜１０３は、トレンチ１０１の長さ方向に直交方向に延びている。抵抗体膜１０３は、平行に延びる複数本の抵抗体膜（以下「抵抗体膜ライン」という）とされており、平行に延びる複数の抵抗体膜ライン１０３を含んでいる。

そして、絶縁層１９上に配置される部分の抵抗体膜ライン１０３には、導体膜片２１としてのアルミニウム膜が積層されている。抵抗体膜１０３における導体膜片２１が積層された部分では、抵抗体膜１０３の抵抗は導体膜片２１で短絡されている。
従って、図１５Ａおよび図１５Ｂに示すチップ抵抗器１００では、トレンチ１０１の内壁面および底面に沿って延びる抵抗体膜ライン１０３部分が、単位抵抗体Ｒ”を形成している。単位抵抗体Ｒ”を形成する抵抗体膜ライン１０３の長さは、トレンチ１０１の深さを調整す
ることにより所定の長さに設定できる（たとえば、トレンチ１０１の深さは、数１０μｍ〜１００μｍとすることができる。）。このため、単位抵抗体Ｒ”の抵抗値を高くすることができる。その結果、チップ抵抗器１００は、全体として、高抵抗化が図られたチップ抵抗器となる。

なお、この実施形態では、抵抗値精度の向上のために、導電膜２１を設けているが、高抵抗化を優先させる場合には、導電膜２１を設けない構成とすることもできる。
第１発明は、以上説明した高抵抗化を図ったチップ抵抗器において、各高抵抗化のための構成を適宜組み合わせて作ったより高抵抗なチップ抵抗器とすることも可能である。
図１６は、上述したチップ抵抗器に他の回路を組み込んだディスクリート部品１の回路構成を示す図である。

ディスクリート部品１は、たとえば、ダイオード５５と抵抗回路１４とを直列接続したものである。このディスクリート部品１は、ダイオード５５を含むチップ型ディスクリート部品となっている。なお、この例のようなチップ型に限らず、上述した抵抗回路１４を有するディスクリート部品として第１発明は適用できる。
第１発明は、以上説明した実施形態に限定されるものではなく、特許請求の範囲に記載された事項の範囲内で種々の設計変更を施すことが可能である。例えば、トレンチの代わりに、基板上に凸版パターンを形成し、その表面に沿って抵抗体膜を形成するようにし、抵抗体膜の長さを長くして高抵抗化を図るようにしてもよい。
［２］第２発明について
第２発明は、次のような特徴を有している。

Ａ１．回路形成面を有する基板と、前記基板上に形成された第１接続電極および第２接続電極と、前記基板上に形成され、一端側が前記第１接続電極に接続され、他端側が前記第２接続電極に接続されている抵抗回路網とを含み、前記抵抗回路網は、前記基板上に形成された第１抵抗体膜で構成される第１抵抗回路と、前記第１抵抗回路の上に層間絶縁膜を介して積層形成された第２抵抗体膜で構成される第２抵抗回路と、前記第１抵抗回路および前記第２抵抗回路を直列的に接続するための接続回路とを含み、さらに、前記抵抗回路網に含まれる任意の抵抗回路を前記抵抗回路網に電気的に組み込み、または、前記抵抗回路網から電気的に分離するために溶断可能なヒューズ膜を含むことを特徴とする、チップ抵抗器。

Ａ２．前記第１抵抗体膜および前記第２抵抗体膜は、一定の幅を有し、直線状に延びるライン状の抵抗体膜ラインを含むことを特徴とする、「Ａ１．」に記載のチップ抵抗器。
Ａ３．前記第１抵抗回路および前記第２抵抗回路は、平面視において同一レイアウトパターンに形成されていることを特徴とする、「Ａ１．」または「Ａ２．」に記載のチップ抵抗器である。

Ａ４．前記第１抵抗回路および前記第２抵抗回路のうちの少なくとも一方は、前記抵抗体膜ライン上に、ライン方向に一定間隔を開けて積層された複数の導体膜片を含み、前記導体膜片が積層されていない前記一定間隔を開けた部分の抵抗体膜ライン部分が１つの単位抵抗体を構成していることを特徴とする、「Ａ２.」に記載のチップ抵抗器。
Ａ５．前記第１抵抗回路は、前記複数の導体膜片を含み、前記導体膜片の積層レイヤーと同一レイヤーに、前記導体膜片と同一材料で前記ヒューズ膜が形成されていることを特徴とする、「Ａ４．」に記載のチップ抵抗器。

Ａ６．前記抵抗回路網は、互いに抵抗値の異なる複数種類の抵抗回路を含むことを特徴とする、「Ａ１．」〜「Ａ５．」のいずれかに記載のチップ抵抗器。
Ａ７．前記ヒューズ膜は、前記抵抗回路網に含まれる複数種類の抵抗回路を、選択的に前記抵抗回路網に電気的に組み込み、または、前記抵抗回路網から電気的に分離するために溶断可能なものであることを特徴とする、「Ａ６．」に記載のチップ抵抗器。

Ａ８．前記第１抵抗回路は、前記第１抵抗体膜で形成された複数の単位抵抗体を有し、前記第２抵抗回路は、前記第２抵抗体膜で形成された複数の単位抵抗体を有し、前記第１抵抗回路に含まれる各単位抵抗体に対し、前記第２抵抗回路に含まれる各単位抵抗体が前記接続回路により直列に接続されていることを特徴とする、「Ａ１.」に記載のチップ抵抗器。

Ａ９．前記第１抵抗体膜および第２抵抗体膜は、ＴｉＮ、ＴｉＯＮまたはＴｉＳｉＯＮで形成されていることを特徴とする、「Ａ１．」〜「Ａ８．」のいずれかに記載のチップ抵抗器。
Ａ１０．素子形成面を有する基板と、前記素子形成面に形成された第１抵抗体膜と、前記第１抵抗体膜を覆う層間絶縁膜と、前記層間絶縁膜上に形成された第２抵抗体膜と、前記第１抵抗体膜および第２抵抗体膜を直列接続するためのビアと、前記素子形成面に配置され、前記第１抵抗体膜または第２抵抗体膜と接続される一対の外部接続電極と、を含むことを特徴とするチップ抵抗器。

Ａ１１．前記第１抵抗体膜および前記第２抵抗体膜が、前記素子形成面を見下ろす平面視において、重なり合った重なり領域を有しており、当該重なり領域において前記ビアにより両抵抗体膜が互いに電気的に接続されていることを特徴とする、「Ａ１０．」に記載のチップ抵抗器。
Ａ１２．前記第１抵抗体膜および前記第２抵抗体膜は、ＴｉＮ、ＴｉＯＮまたはＴｉＳｉＯＮで形成されていることを特徴とする、「Ａ１０．」または「Ａ１１．」に記載のチップ抵抗器。

Ａ１３．前記第１抵抗体膜および前記第２抵抗体膜は、それぞれ、所定の抵抗回路形態にパターニングされていることを特徴とする、「Ａ１０．」〜「Ａ１２．」のいずれかに記載のチップ抵抗器。
Ａ１４．回路形成面を有する基板と、前記基板上に形成された第１接続電極および第２接続電極と、前記基板上に形成され、一端側が前記第１接続電極に接続され、他端側が前記第２接続電極に接続されている抵抗回路網とを含み、前記抵抗回路網は、前記基板上の前記第１接続電極および第２接続電極間に位置する回路形成面に形成された第１抵抗回路と、前記第１接続電極および第２接続電極の少なくとも一方の下に形成された第２抵抗回路と、前記第１抵抗回路および前記第２抵抗回路を直列的に接続するための接続回路とを含むことを特徴とする、チップ抵抗器。

Ａ１５．前記抵抗回路網に含まれる任意の抵抗回路を前記抵抗回路網に電気的に組み込み、または、前記抵抗回路網から電気的に分離するために溶断可能なヒューズ膜を含むことを特徴とする、「Ａ１４．」に記載のチップ抵抗器。
Ａ１６．前記チップ抵抗器を平面視で見たときに、前記抵抗回路網が形成された領域の面積と、前記第１接続電極および第２接続電極または前記一対の外部接続電極が配置された領域の面積とがほぼ等しい面積比であることを特徴とする、「Ａ１．」〜「Ａ１５．」のいずれかに記載のチップ抵抗器。

「Ａ１.」に記載の発明によれば、抵抗回路網が、層間絶縁膜を介して積層形成された第１抵抗回路および第２抵抗回路を含んでおり、チップ抵抗器の小型化および高抵抗化を達成することができる。
また、複数のヒューズ膜の任意のヒューズ膜を溶断して、任意の抵抗回路を抵抗回路網に電気的に組み込んだり、抵抗回路網から電気的に分離したりすることにより、抵抗回路網の抵抗値の調整が行えるとともに、チップ抵抗器の抵抗値を、基本設計を変えることなく、複数種類の要求抵抗値に合致させることができる。これにより、同一の基本設計のチップ抵抗器であって、その抵抗値を、要求される抵抗値としたチップ抵抗器を提供することができる。しかも、要求される抵抗値が高抵抗であった場合にも、好適に対処することができる。

「Ａ２.」に記載の発明では、抵抗体膜ラインを用いて、第１抵抗回路および第２抵抗回路を、それぞれ、高抵抗化することができる。
「Ａ３．」に記載の発明によれば、第１層の第１抵抗回路の設計および第２層の第２抵抗回路の設計を同じ設計とすることができる。よって、回路設計が容易で、製造の容易な高抵抗化されたチップ抵抗器とすることができる。

「Ａ４．」に記載の発明によれば、抵抗値を正確に設定でき、かつ、抵抗値の調整が容易な高抵抗化されたチップ抵抗器とすることができる。
「Ａ５．」に記載の発明によれば、製造が容易で、比較的少ないプロセスにより簡単に複数種類の金属膜（導体膜）を一度に形成することができる。
「Ａ６．」に記載の発明によれば、抵抗値の調整がし易い高抵抗化されたチップ抵抗器とすることができる。

「Ａ７．」に記載の発明によれば、「Ａ６．」に記載の発明と同様に、抵抗値の調整が容易な高抵抗化されたチップ抵抗器とすることができる。
「Ａ８.」に記載の発明によれば、高抵抗化されたチップ抵抗器を提供できる。
「Ａ９．」に記載の発明によれば、抵抗体膜を良好に形成できるチップ抵抗器を提供できる。

「Ａ１０．」に記載の発明によれば、小型化と高抵抗化の双方を実現可能なチップ抵抗器を提供することができる。
「Ａ１１．」に記載の発明によれば、第１抵抗体膜および第２抵抗体膜を、ビアを利用して容易に直列接続可能なチップ抵抗器とすることができる。
「Ａ１２．」に記載の発明によれば、抵抗体膜を良好に形成できるチップ抵抗器とすることができる。

「Ａ１３．」に記載の発明によれば、第１抵抗体膜および第２抵抗体膜を、それぞれの抵抗回路に適したパターニングとすることができ、所望の高抵抗値を有するチップ抵抗器を提供することができる。
「Ａ１４．」に記載の発明によれば、従来抵抗回路の配置対象外であった外部電極下方を利用して、高抵抗化を実現したチップ抵抗器を提供することができる。

「Ａ１５．」に記載の発明によれば、抵抗体膜を良好に形成できるチップ抵抗器とすることができる。
「Ａ１６．」に記載の発明によれば、極小型のチップ抵抗器であって、高抵抗化されたチップ抵抗器を提供することができる。
第２発明の実施の形態を、添付図面を参照して詳細に説明する。

図１８Ａは、第２発明の一実施形態に係るチップ抵抗器２１０の外観構成を示す図解的な斜視図であり、図１８Ｂは、チップ抵抗器２１０が基板上に実装された状態を示す側面図である。
図１８Ａを参照して、第２発明の一実施形態に係るチップ抵抗器２１０は、基板２１１上に形成された第１接続電極２１２と、第２接続電極２１３と、抵抗回路網２１４とを備えている。基板２１１は、平面視略長方形状の直方体形状で、一例として、長辺方向の長さＬ＝０．３ｍｍ、短辺方向の幅Ｗ＝０．１５ｍｍ、厚みＴ＝０．１ｍｍ程度の大きさの微少なチップである。基板２１１は、たとえばシリコン、ガラス、セラミック等で形成することができる。以下の実施形態では、基板２１１がシリコン基板の場合を例にとって説明する。

チップ抵抗器２１０は、図３７に示すように、ウエハＷａ（シリコンウエハなどの半導体ウエハ、あるいは導体ウエハや非導電性のウエハなどでもよい）上に格子状に多数個のチップ抵抗器２１０が形成され、ウエハＷａが切断されて個々のチップ抵抗器２１０に分離されることにより得られる。
シリコン基板２１１上において、第１接続電極２１２はシリコン基板２１１の一方短辺３１１に沿って設けられた短辺３１１方向に長手の矩形電極である。第２接続電極２１３は、シリコン基板２１１上の他方短辺３１２に沿って設けられた短辺３１２方向に長手の矩形電極である。抵抗回路網２１４は、シリコン基板２１１上の第１接続電極２１２と第２接続電極２１３とで挟まれた中央領域（回路形成面または素子形成面）に設けられている。そして、抵抗回路網２１４の一端側は第１接続電極２１２に電気的に接続されており、抵抗回路網２１４の他端側は第２接続電極２１３に電気的に接続されている。これら第１接続電極２１２、第２接続電極２１３および抵抗回路網２１４は、たとえば一例として、シリコン基板２１１上に半導体製造プロセスを用いて設けることができる。

第１接続電極２１２および第２接続電極２１３は、それぞれ、外部接続電極として機能する。チップ抵抗器２１０が回路基板２１５に実装された状態においては、図１８Ｂに示すように、第１接続電極２１２および第２接続電極２１３が、それぞれ、回路基板２１５の回路（図示せず）と半田２１６により電気的かつ機械的に接続される。なお、外部接続電極として機能する第１接続電極２１２および第２接続電極２１３は、半田濡れ性の向上および信頼性の向上のために、金（Ａｕ）で形成するか、または表面に金メッキを施すことが望ましい。

図１９は、チップ抵抗器２１０の平面図であり、第１接続電極２１２、第２接続電極２１３および抵抗回路網２１４の配置関係ならびに抵抗回路網２１４の平面視の構成（レイアウトパターン）が示されている。
図１９を参照して、チップ抵抗器２１０は、シリコン基板上面の一方短辺３１１に長辺が沿うように配置された平面視略矩形をした第１接続電極２１２と、シリコン基板上面の他方短辺３１２に長辺が沿うように配置された平面視略矩形をした第２接続電極２１３と、第１接続電極２１２および第２接続電極２１３間の平面視矩形の領域に設けられた抵抗回路網２１４とを含んでいる。

抵抗回路網２１４には、シリコン基板２１１上にマトリックス状に配列された等しい抵抗値を有する多数個の単位抵抗体Ｒ（図１９の例では、行方向（シリコン基板の長手方向）に沿って８個の単位抵抗体Ｒが配列され、列方向（シリコン基板の幅方向）に沿って４４個の単位抵抗体Ｒが配列され、合計３５２個の単位抵抗体Ｒを含む構成）を有している。そして、これら多数個の単位抵抗体Ｒの１〜６４個の所定の個数が電気的に接続されて、接続された単位抵抗体Ｒの数に応じた複数種類の抵抗回路が形成されている。形成された複数種類の抵抗回路は導体膜Ｃ（導体で形成された配線膜）で所定の態様に接続されている。

さらに、抵抗回路を抵抗回路網２１４に電気的に組み込んだり、または、抵抗回路網２１４から電気的に分離したりするために溶断可能な複数のヒューズ膜Ｆが設けられている。複数のヒューズ膜Ｆは、第２接続電極２１３の内側辺沿いに、配置領域が直線状になるように配列されている。より具体的には、複数のヒューズ膜Ｆおよび接続用導体膜Ｃが隣接するように配列され、その配列方向が直線状になるように配置されている。

図２０Ａは、図１９に示す抵抗回路網２１４の一部分を拡大して描いた平面図であり、図２０Ｂおよび図２０Ｃは、それぞれ、抵抗回路網２１４における単位抵抗体Ｒの構造を説明するために描いた長さ方向の縦断面図（図２０ＡのＢ−Ｂ線に沿う断面図）および幅方向の縦断面図（図２０ＡのＣ−Ｃ線に沿う断面図）である。
図２０Ａ、図２０Ｂおよび図２０Ｃを参照して、単位抵抗体Ｒの構成について説明をする。

基板としてのシリコン基板２１１の上面には絶縁層（ＳｉＯ_２）２１９が形成され、絶縁層２１９上に抵抗体膜２２０が配置されている。抵抗体膜２２０は、ＴｉＮ、ＴｉＯＮまたはＴｉＳｉＯＮにより形成される。この抵抗体膜２２０は、第１接続電極２１２と第２接続電極２１３との間を平行に直線状に延びる複数本の抵抗体膜（以下「抵抗体膜ライン」という）とされており、抵抗体膜ライン２２０は、ライン方向に所定の位置で切断されている場合がある。抵抗体膜ライン２２０上には、導体膜片２２１としてのアルミニウム膜が積層されている。各導体膜片２２１は、抵抗体膜ライン２２０上に、ライン方向に一定間隔Ｒを開けて積層されている。

この構成の抵抗体膜ライン２２０および導体膜片２２１の電気的特徴を回路記号で示すと、図２１Ａ〜図２１Ｃの通りである。すなわち、図２１Ａに示すように、所定間隔Ｒの領域の抵抗体膜ライン２２０部分が、それぞれ、一定の抵抗値ｒの単位抵抗体Ｒを形成している。導体膜片２２１が積層された領域は、当該導体膜片２２１で抵抗体膜ライン２２０が短絡されている。よって、図２１Ｂに示す抵抗ｒの単位抵抗体Ｒの直列接続からなる抵抗回路が形成されている。

また、隣接する抵抗体膜ライン２２０同士は抵抗体膜ライン２２０および導体膜片２２１で接続されているから、図２０Ａに示す抵抗回路網は、図２１Ｃに示す抵抗回路を構成している。
ここで、抵抗回路網２１４の製造プロセスの一例を簡単に説明する。（１）シリコン基板２１１の表面を熱酸化し、絶縁層２１９としての二酸化シリコン（ＳｉＯ_２）層を形成する。（２）そして、スパッタリングにより、絶縁層２１９の上にＴｉＮ、ＴｉＯＮまたはＴｉＳｉＯＮの抵抗体膜２２０を全面に形成する。（３）さらに、スパッタリングにより、抵抗体膜２２０の上にアルミニウム（Ａｌ）の導体膜２２１を積層する。（４）その後、フォトリソグラフィプロセスを用い、たとえばドライエッチングにより導体膜２２１および抵抗体膜２２０を選択的に除去し、図２０Ａに示すように、平面視で、行方向に延びる一定幅の抵抗体膜ライン２２０および導体膜２２１が一定間隔をあけて列方向に配列される構成を得る。このとき、部分的に抵抗体膜ライン２２０および導体膜２２１が切断された領域も形成される。（５）続いて、抵抗体膜ライン２２０の上に積層された導体膜２２１を選択的に除去する。この結果、抵抗体膜ライン２２０上に一定間隔Ｒをあけて導体膜片２２１が積層された構成が得られる。（６）その後、保護膜としてのＳｉＮ膜２２２が堆積され、さらにその上に保護層であるポリイミド層２２３が積層される。

この実施形態では、シリコン基板上２１１に形成された抵抗回路網２１４に含まれる単位抵抗体Ｒは、抵抗体膜ライン２２０と、抵抗体膜ライン２２０上に、ライン方向に一定間隔をあけて積層された複数の導体膜片２２１とを含み、導体膜片２２１が積層されていない一定間隔Ｒ部分の抵抗体膜ライン２２０が、１個の単位抵抗体Ｒを構成している。単位抵抗体Ｒを構成している抵抗体膜ライン２２０は、その形状および大きさが全て等しい。よって、基板上に作り込んだ同形同大の抵抗体膜は、ほぼ同値になるという特性に基づき、シリコン基板２１１上にマトリックス状に配列された多数個の単位抵抗体Ｒは、等しい抵抗値を有している。

抵抗体膜ライン２２０上に積層された導体膜片２２１は、単位抵抗体Ｒを形成するとともに、複数個の単位抵抗体Ｒを接続して抵抗回路を構成するための接続用導体膜の役目も果たしている。
図２２Ａは、図１９に示すチップ抵抗器２１０の平面図の一部分を拡大して描いたヒューズ膜Ｆを含む領域の部分拡大平面図であり、図２２Ｂは、図２２ＡのＢ−Ｂに沿う断面構造を示す図である。

図２２Ａおよび図２２Ｂに示すように、ヒューズ膜Ｆも、抵抗体膜２２０上に積層された導体膜２２１により形成されている。すなわち、単位抵抗体Ｒを形成する抵抗体膜ライン２２０上に積層された導体膜片２２１と同じレイヤーに、導体膜片２２１と同じ金属材料であるアルミニウム（Ａｌ）により形成されている。なお、導体膜片２２１は、前述したように、抵抗回路を形成するために、複数個の単位抵抗体Ｒを電気的に接続する接続用導体膜Ｃとしても用いられている。

つまり、抵抗体膜２２０上に積層された同一レイヤーにおいて、単位抵抗体Ｒ形成用の導体膜、抵抗回路を形成するための接続用導体膜、抵抗回路網２１４を構成するための接続用導体膜、ヒューズ膜、ならびに抵抗回路網２１４を第１接続電極２１２および第２接続電極２１３に接続するための導体膜が、同一の金属材料（たとえばアルミニウム）を用いて、同じ製造プロセス（たとえばスパッタリングおよびフォトリソグラフィプロセス）によって形成されている。これにより、このチップ抵抗器２１０の製造プロセスが簡略化され、また、各種導体膜を共通のマスクを利用して同時に形成できる。さらに、抵抗体膜２２０とのアライメント性も向上する。

図２３は、図１９に示す抵抗回路網２１４における複数種類の抵抗回路を接続する接続用導体膜Ｃおよびヒューズ膜Ｆの配列関係と、その接続用導体膜Ｃおよびヒューズ膜Ｆに接続された複数種類の抵抗回路との接続関係を図解的に示す図である。
図２３を参照して、第１接続電極２１２には、抵抗回路網２１４に含まれる基準抵抗回路Ｒ８の一端が接続されている。基準抵抗回路Ｒ８は、８個の単位抵抗体Ｒの直列接続からなり、その他端はヒューズ膜Ｆ１に接続されている。

ヒューズ膜Ｆ１と接続用導体膜Ｃ２とには、６４個の単位抵抗体Ｒの直列接続からなる抵抗回路Ｒ６４の一端および他端が接続されている。
接続用導体膜Ｃ２とヒューズ膜Ｆ４とには、３２個の単位抵抗体Ｒの直列接続からなる抵抗回路Ｒ３２の一端および他端が接続されている。
ヒューズ膜Ｆ４と接続用導体膜Ｃ５とには、３２個の単位抵抗体Ｒの直列接続からなる抵抗回路体Ｒ３２の一端および他端が接続されている。

接続用導体膜Ｃ５とヒューズ膜Ｆ６とには、１６個の単位抵抗体Ｒの直列接続からなる抵抗回路Ｒ１６の一端および他端が接続されている。
ヒューズ膜Ｆ７および接続用導体膜Ｃ９には、８個の単位抵抗体Ｒの直列接続からなる抵抗回路Ｒ８の一端および他端が接続されている。
接続用導体膜Ｃ９およびヒューズ膜Ｆ１０には、４個の単位抵抗体Ｒの直列接続からなる抵抗回路Ｒ４の一端および他端が接続されている。

ヒューズ膜Ｆ１１および接続用導体膜Ｃ１２には、２個の単位抵抗体Ｒの直列接続からなる抵抗回路Ｒ２の一端および他端が接続されている。
接続用導体膜Ｃ１２およびヒューズ膜Ｆ１３には、１個の単位抵抗体Ｒからなる抵抗回路体Ｒ１の一端および他端が接続されている。
ヒューズ膜Ｆ１３および接続用導体膜Ｃ１５には、２個の単位抵抗体Ｒの並列接続からなる抵抗回路Ｒ／２の一端および他端が接続されている。

接続用導体膜Ｃ１５およびヒューズ膜Ｆ１６には、４個の単位抵抗体Ｒの並列接続からなる抵抗回路Ｒ／４の一端および他端が接続されている。
ヒューズ膜Ｆ１６および接続用導体膜Ｃ１８には、８個の単位抵抗体Ｒの並列接続からなる抵抗回路Ｒ／８の一端および他端が接続されている。
接続用導体膜Ｃ１８およびヒューズ膜Ｆ１９には、１６個の単位抵抗体Ｒの並列接続からなる抵抗回路Ｒ／１６の一端および他端が接続されている。

ヒューズ膜Ｆ１９および接続用導体膜Ｃ２２には、３２個の単位抵抗体Ｒの並列接続からなる抵抗回路Ｒ／３２が接続されている。
複数のヒューズ膜Ｆおよび接続用導体膜Ｃは、それぞれ、ヒューズ膜Ｆ１、接続用導体膜Ｃ２、ヒューズ膜Ｆ３、ヒューズ膜Ｆ４、接続用導体膜Ｃ５、ヒューズ膜Ｆ６、ヒューズ膜Ｆ７、接続用導体膜Ｃ８、接続用導体膜Ｃ９、ヒューズ膜Ｆ１０、ヒューズ膜Ｆ１１、接続用導体膜Ｃ１２、ヒューズ膜Ｆ１３、ヒューズ膜Ｆ１４、接続用導体膜Ｃ１５、ヒューズ膜Ｆ１６、ヒューズ膜Ｆ１７、接続用導体膜Ｃ１８、ヒューズ膜Ｆ１９、ヒューズ膜Ｆ２０、接続用導体膜Ｃ２１、接続用導体膜Ｃ２２が、直線状に配置されて直列に接続されている。各ヒューズ膜Ｆが溶断されると、ヒューズ膜Ｆに隣接接続された接続用導体膜Ｃとの間の電気的接続が遮断される構成である。

この構成を、電気回路図で示すと図２４の通りである。すなわち、全てのヒューズ膜Ｆが溶断されていない状態では、抵抗回路網２１４は、第１接続電極２１２および第２接続電極２１３間に設けられた８個の単位抵抗体Ｒの直列接続からなる基準抵抗回路Ｒ８（抵抗値８ｒ）の抵抗回路を構成している。たとえば、１個の単位抵抗体Ｒの抵抗値ｒをｒ＝８０Ωとすれば、８ｒ＝６４０Ωの抵抗回路により、第１接続電極２１２および第２接続電極２１３が接続されたチップ抵抗器２１０が構成されている。

そして、基準抵抗回路Ｒ８以外の複数種類の抵抗回路には、それぞれ、ヒューズ膜Ｆが並列的に接続され、各ヒューズ膜Ｆによりこれら複数種類の抵抗回路は短絡された状態となっている。つまり、基準抵抗回路Ｒ８には、１２種類１３個の抵抗回路Ｒ６４〜Ｒ／３２が直列に接続されているが、各抵抗回路は、それぞれ並列に接続されたヒューズ膜Ｆにより短絡されているので、電気的にみると、各抵抗回路は抵抗回路網２１４に組み込まれてはいない。

この実施形態に係るチップ抵抗器２１０は、要求される抵抗値に応じて、ヒューズ膜Ｆを選択的に、たとえばレーザー光で溶断する。それにより、並列的に接続されたヒューズ膜Ｆが溶断された抵抗回路は、抵抗回路網２１４に組み込まれることになる。よって、抵抗回路網２１４の全体の抵抗値を、溶断されたヒューズ膜Ｆに対応する抵抗回路が直列に接続されて組み込まれた抵抗値を有する抵抗回路網とすることができる。

換言すれば、この実施形態に係るチップ抵抗器２１０は、複数種類の抵抗回路に対応して設けられたヒューズ膜を選択的に溶断することにより、複数種類の抵抗回路（たとえば、Ｆ１、Ｆ４、Ｆ１３が溶断されると、抵抗回路Ｒ６４、Ｒ３２、Ｒ１の直列接続）を抵抗回路網に組み込むことができる。そして、複数種類の抵抗回路は、それぞれ、その抵抗値が決まっているので、いわばデジタル的に抵抗回路網２１４の抵抗値を調整して、要求される抵抗値を有するチップ抵抗器２１０とすることができる。

また、複数種類の抵抗回路は、等しい抵抗値を有する単位抵抗体Ｒが、直列に１個、２個、４個、８個、１６個、３２個、および６４個と、等比数列的に単位抵抗体Ｒの個数が増加されて接続された複数種類の直列抵抗回路ならびに等しい抵抗値の単位抵抗体Ｒが並列に２個、４個、８個、１６個、および３２個と、等比数列的に単位抵抗体Ｒの個数が増加されて接続された複数種類の並列抵抗回路を備えている。そして、これらがヒューズ膜Ｆで短絡された状態で直列に接続されている。よって、ヒューズ膜Ｆを選択的に溶断することにより、抵抗回路網２１４全体の抵抗値を、小さな抵抗値から大きな抵抗値まで、広範囲の間で、任意の抵抗値に設定することができる。

図２５は、第２発明の他の実施形態に係るチップ抵抗器２３０の平面図であり、第１接続電極２１２、第２接続電極２１３および抵抗回路網２１４の配置関係ならびに抵抗回路網２１４の平面視の構成が示されている。
チップ抵抗器２３０が、前述したチップ抵抗器２１０と異なるところは、抵抗回路網２１４における単位抵抗体Ｒの接続態様である。

すなわち、チップ抵抗器２３０の抵抗回路網２１４には、シリコン基板上にマトリックス状に配列された等しい抵抗値を有する多数個の単位抵抗体Ｒ（図２５の構成では、行方向（シリコン基板の長手方向）に沿って８個の単位抵抗体Ｒが配列され、列方向（シリコン基板の幅方向）に沿って４４個の単位抵抗体Ｒが配列され、合計３５２個の単位抵抗体Ｒを含む構成）を有している。そして、これら多数個の単位抵抗体Ｒの１〜１２８個の所定個数が電気的に接続されて、複数種類の抵抗回路が形成されている。形成された複数種類の抵抗回路は、回路網接続手段としての導体膜およびヒューズ膜Ｆにより並列態様で接続されている。複数のヒューズ膜Ｆは、第２接続電極２１３の内側辺沿いに、配置領域が直線状になるように配列されており、ヒューズ膜Ｆが溶断されると、ヒューズ膜に接続された抵抗回路が抵抗回路網２１４から電気的に分離される構成である。

なお、抵抗回路網２１４を構成する多数個の単位抵抗体Ｒの構造や、接続用導体膜、ヒューズ膜Ｆの構造は、先に説明したチップ抵抗器２１０における対応する部位の構造と同様であるから、ここでの説明については省略する。
図２６は、図２５に示す抵抗回路網における複数種類の抵抗回路の接続態様と、それらを接続するヒューズ膜Ｆの配列関係ならびにヒューズ膜Ｆに接続された複数種類の抵抗回路の接続関係を図解的に示す図である。

図２６を参照して、第１接続電極２１２には、抵抗回路網２１４に含まれる基準抵抗回路Ｒ／１６の一端が接続されている。基準抵抗回路Ｒ／１６は、１６個の単位抵抗体Ｒの並列接続からなり、その他端は残りの抵抗回路が接続される接続用導体膜Ｃに接続されている。
ヒューズ膜Ｆ１と接続用導体膜Ｃとには、１２８個の単位抵抗体Ｒの直列接続からなる抵抗回路Ｒ１２８の一端および他端が接続されている。

ヒューズ膜Ｆ５と接続用導体膜Ｃとには、６４個の単位抵抗体Ｒの直列接続からなる抵抗回路Ｒ６４の一端および他端が接続されている。
ヒューズ膜Ｆ６と接続用導体膜Ｃとには、３２個の単位抵抗体Ｒの直列接続からなる抵抗回路Ｒ３２の一端および他端が接続されている。
ヒューズ膜Ｆ７と接続用導体膜Ｃとには、１６個の単位抵抗体Ｒの直列接続からなる抵抗回路Ｒ１６の一端および他端が接続されている。

ヒューズ膜Ｆ８と接続用導体膜Ｃとには、８個の単位抵抗体Ｒの直列接続からなる抵抗回路Ｒ８の一端および他端が接続されている。
ヒューズ膜Ｆ９と接続用導体膜Ｃとには、４個の単位抵抗体Ｒの直列接続からなる抵抗回路Ｒ４の一端および他端が接続されている。
ヒューズ膜Ｆ１０と接続用導体膜Ｃとには、２個の単位抵抗体Ｒの直列接続からなる抵抗回路Ｒ２の一端および他端が接続されている。

ヒューズ膜Ｆ１１と接続用導体膜Ｃとには、１個の単位抵抗体Ｒの直列接続からなる抵抗回路Ｒ１の一端および他端が接続されている。
ヒューズ膜Ｆ１２と接続用導体膜Ｃとには、２個の単位抵抗体Ｒの並列接続からなる抵抗回路Ｒ／２の一端および他端が接続されている。
ヒューズ膜Ｆ１３と接続用導体膜Ｃとには、４個の単位抵抗体Ｒの並列接続からなる抵抗回路Ｒ／４の一端および他端が接続されている。

ヒューズ膜Ｆ１４、Ｆ１５、Ｆ１６は電気的に接続されており、これらヒューズ膜Ｆ１４、Ｆ１５、Ｆ１６と接続用導体Ｃとには、８個の単位抵抗体Ｒの並列接続からなる抵抗回路Ｒ／８の一端および他端が接続されている。
ヒューズ膜Ｆ１７、Ｆ１８、Ｆ１９、Ｆ２０、Ｆ２１は電気的に接続されており、これらヒューズ膜Ｆ１７〜Ｆ２１と接続用導体膜Ｃとには、１６個の単位抵抗体Ｒの並列接続からなる抵抗回路Ｒ／１６の一端および他端が接続されている。

ヒューズ膜Ｆは、ヒューズ膜Ｆ１〜Ｆ２１の２１個備えられていて、これらは全て第２接続電極２１３に接続されている。
かかる構成であるから、抵抗回路の一端が接続されたいずれかのヒューズ膜Ｆが溶断されると、そのヒューズ膜Ｆに一端が接続された抵抗回路は、抵抗回路網２１４から電気的に切り離される。

図２６の構成、すなわちチップ抵抗器２３０に備えられた抵抗回路網２１４の構成を、電気回路図で示すと図２７の通りである。全てのヒューズ膜Ｆが溶断されていない状態では、抵抗回路網２１４は、第１接続電極２１４および第２接続電極２１３間に、基準抵抗回路Ｒ／１６と、１２種類の抵抗回路Ｒ／１６、Ｒ／８、Ｒ／４、Ｒ／２、Ｒ１、Ｒ２、Ｒ４、Ｒ８、Ｒ１６、Ｒ３２、Ｒ６４、Ｒ１２８の並列接続回路との直列接続回路を構成している。

そして、基準抵抗回路Ｒ／１６以外の１２種類の抵抗回路には、それぞれ、ヒューズ膜Ｆが直列に接続されている。よって、この抵抗回路網２１４を有するチップ抵抗器２３０では、要求される抵抗値に応じて、ヒューズ膜Ｆを選択的に、たとえばレーザー光で溶断すれば、溶断されたヒューズ膜Ｆに対応する抵抗回路（ヒューズ膜Ｆが直列に接続された抵抗回路）は、抵抗回路網２１４から電気的に分離され、チップ抵抗器２３０の抵抗値を調整することができる。

換言すれば、この実施形態に係るチップ抵抗器２３０も、複数種類の抵抗回路に対応して設けられたヒューズ膜を選択的に溶断することにより、複数種類の抵抗回路を抵抗回路網から電気的に分離することができる。そして、複数種類の抵抗回路は、それぞれ、その抵抗値が決まっているので、いわばデジタル的に抵抗回路網２１４の抵抗値を調整して、要求される抵抗値を有するチップ抵抗器３０とすることができる。

また、複数種類の抵抗回路は、等しい抵抗値を有する単位抵抗体Ｒが、直列に１個、２個、４個、８個、１６個、３２個、６４個および１２８個と、等比数列的に単位抵抗体Ｒの個数が増加されて接続された複数種類の直列抵抗回路ならびに等しい抵抗値の単位抵抗体Ｒが並列に２個、４個、８個、１６個と、等比数列的に単位抵抗体Ｒの個数が増加されて接続された複数種類の並列抵抗回路を備えている。よって、ヒューズ膜Ｆを選択的に溶断することにより、抵抗回路網２１４全体の抵抗値を、細かく、かつデジタル的に、任意の抵抗値に設定することができる。

なお、図２７に示す電気回路においては、基準抵抗回路Ｒ／１６および、並列接続された抵抗回路のうち、抵抗値の小さな抵抗回路には、過電流が流れる傾向があり、抵抗設定時に、抵抗に流せる定格電流を大きく設計しなければならない。
そこで、電流を分散させるために、図２７に示す電気回路を、図２８Ａに示す電気回路構成となるように、抵抗回路網の接続構造を変更してもよい。すなわち、基準抵抗回路Ｒ／１６を無くし、かつ、並列接続される抵抗回路は、最小の抵抗値をｒとし、抵抗値ｒの抵抗単位体Ｒ１を複数組並列に接続した構成３４０を含む回路に変えるのである。

図２８Ｂは、具体的な抵抗値を示した電気回路図であり、８０Ωの単位抵抗体とヒューズ膜Ｆとの直列接続を複数組並列に接続した構成３４０を含む回路とされている。これにより、流れる電流の分散を図ることができる。
図２９は、この発明のさらに他の実施形態に係るチップ抵抗器に備えられる抵抗回路網２１４の回路構成を電気回路図で示した図である。図２９に示す抵抗回路網２１４の特徴は、複数種類の抵抗回路の直列接続と、複数種類の抵抗回路の並列接続とが直列に接続された回路構成となっていることである。

直列接続される複数種類の抵抗回路には、先の実施形態と同様、各抵抗回路毎に、並列にヒューズ膜Ｆが接続されていて、直列接続された複数種類の抵抗回路は、全てヒューズ膜Ｆで短絡状態とされている。従って、ヒューズ膜Ｆを溶断すると、そのヒューズ膜Ｆで短絡されていた抵抗回路が、抵抗回路網２１４に電気的に組み込まれることになる。
一方、並列接続された複数種類の抵抗回路には、それぞれ、直列にヒューズ膜Ｆが接続されている。従って、ヒューズ膜Ｆを溶断することにより、ヒューズ膜Ｆが直列に接続されている抵抗回路を、抵抗回路の並列接続から電気的に切り離すことができる。

かかる構成とすれば、たとえば、１ｋΩ以下の小抵抗は並列接続側で作り、１ｋΩ以上の抵抗回路を直列接続側で作ることができる。よって、数Ωの小抵抗から数ＭΩの大抵抗までの広範な範囲の抵抗回路を、等しい基本設計で構成した抵抗回路網２１４を用いて作ることができる。
また、より精度良く抵抗値を設定する場合は、要求抵抗値に近い直列接続側抵抗回路のヒューズ膜を予めカットしておけば、細かな抵抗値の調整を並列接続側の抵抗回路のヒューズ膜を溶断することにより行うことができ、所望の抵抗値への合わせ込みの精度が上がる。

図３０は、１０Ω〜１ＭΩの抵抗値を有するチップ抵抗器における抵抗回路網２１４の具体的な構成例を示す電気回路図である。
図３０に示す抵抗回路網２１４も、ヒューズ膜Ｆで短絡された複数種類の抵抗回路の直列接続と、ヒューズ膜Ｆが直列接続された複数種類の抵抗回路の並列接続とが直列に接続された回路構成となっている。

図３０の抵抗回路によれば、並列接続側において、１０〜１ｋΩの任意の抵抗値を、精度１％以内で設定できる。また、直列接続側の回路で、１ｋ〜１ＭΩの任意の抵抗値を、精度１％以内で設定できる。直列接続側の回路を使用する場合は、所望の抵抗値に近い抵抗回路のヒューズ膜Ｆを予め溶断し、所望の抵抗値に合わせ込んでおくことで、より精度良く抵抗値を設定できるという利点がある。

なお、ヒューズ膜Ｆは、接続用導体膜Ｃと同一のレイヤーを用いる場合のみを説明したが、接続用導電膜Ｃ部分は、その上に更に別の導体膜を積層するようにし、導体膜の抵抗値を下げるようにしてもよい。なお、この場合であっても、ヒューズ膜Ｆの上に導体膜を積層しなければ、ヒューズ膜Ｆの溶断性が悪くなることはない。
図３１Ａは、第２発明のさらに他の実施形態に係るチップ抵抗器２６０の要部構造を示す図解的な断面図である。図３１Ｂは、図３１Ａの図解的な平面図である。図３１Ｃは、図３１Ａのチップ抵抗器２６０の回路図である。

このチップ抵抗器２６０の特徴は、抵抗回路網２１４が、第１抵抗回路２６１および第２抵抗回路２６２の２層構造を有していることである。
すなわち、チップ抵抗器２６０は、たとえばシリコン基板２１１を有し、その上面に絶縁層（ＳｉＯ_２）２１９が形成され、絶縁層２１９上に第１抵抗体膜２６３が配置されている。第１抵抗体膜２６３は、ＴｉＮ、ＴｉＯＮまたはＴｉＳｉＯＮにより形成される。第１抵抗体膜２６３は、所定の幅（たとえば１．５μｍ程度）と長さ（たとえば８〜１５μｍ程度）の平面視長手短冊状の単位抵抗体膜が一定間隔を隔てて長さ方向に配列されたレイアウト構成を有している。この第１抵抗体膜２６３を覆うように絶縁層（ＳｉＯ_２）２６４が形成されている。そして、絶縁層２６４上に、第１抵抗体膜２６３と互い違いになるように、第２抵抗体膜２６５が設けられている。第２抵抗体膜２６５も、ＴｉＮ、ＴｉＯＮまたはＴｉＳｉＯＮにより形成される。

第２抵抗体膜２６５は、第１抵抗体膜２６３と等しい幅および長さの平面視長手短冊状の単位抵抗体膜が、その長さ方向に一定間隔を開けて配列されたレイアウトを備える。そして図３１Ａ〜図３１Ｃに示されるチップ抵抗器２６０の場合は、第１抵抗体膜２６３の存在しない位置の上方に第２抵抗体膜２６５が位置するように積層されている。抵抗体膜の長さ方向に見ると、第１抵抗体膜２６３と第２抵抗体膜２６５とは互い違いに配列されている。なお、第１抵抗体膜２６３と第２抵抗体膜２６５とは、交差したり、並走するように配置するのが好ましい。

そして、第１抵抗体膜２６３の長さ方向両端部と、第２抵抗体膜２６５の長さ方向両端部とは、上下方向に対向する端部領域を有し、その端部領域同士は、絶縁層２６４に形成されたビア２６６によって電気的に接続されている。ビア２６６内には、たとえばアルミニウムが充填されている。
第２抵抗体膜２６５上は、保護膜としてのたとえばＳｉＮ膜２２２で覆われ、さらにその上に、保護層であるポリイミド層２２３が積層されている。

かかる構成であるから、たとえば第１抵抗体膜２６３および第２抵抗体膜２６５が、それぞれ、抵抗値ｒの単位抵抗体Ｒを形成している場合、図３１Ａおよび図３１Ｂに示すチップ抵抗器２６０の部分的な抵抗回路は、図３１Ｃに示す回路図として表わされる。
このように、チップ抵抗器２６０の抵抗回路網２１４を、第１抵抗回路２６１および第２抵抗回路２６２の２層構造を有するものにすることにより、チップ抵抗器２６０の抵抗値を、抵抗回路網２１４の配置面積を増加することなく約２倍まで高めることができる。

より具体的には、下層に配置された第１抵抗体膜２６３と、上層に配置された第２抵抗体膜２６５とを、順次直列に接続することにより、抵抗回路網２１４の抵抗値を約２倍にすることができる。
なお、図３１Ａ〜図３１Ｃに示されるチップ抵抗器２６０では、抵抗回路網２１４が第１抵抗回路２６１および第２抵抗回路２６２の２層構成を有する旨説明した。しかし、抵抗回路網２１４は、抵抗回路の２層構成に限らず、３層以上の多層構成とすることも可能である。それにより、抵抗回路網２１４の抵抗値を、単層の抵抗回路の場合に比べ、飛躍的に高めることができる。

チップ抵抗器２６０におけるその他の構成、すなわちヒューズ膜を有すること等は、図１９、図２２、図２３等を参照して説明した先の実施形態に係るチップ抵抗器２１０の構成と同様である。
図３２および図３３は、第２発明のさらに他の実施形態に係るチップ抵抗器２７０の要部の構造を表わす図解的な縦断面図である。図３２および図３３は、それぞれ、図２０Ｂおよび図２０Ｃと対比して描いた縦断面図であり、図１９に示すチップ抵抗器２１０との構造上の違いを示している。

図３２および図３３を参照して、チップ抵抗器２７０の特徴は、抵抗回路網２１４に含まれる抵抗体膜が、単層構成ではなく、２層構成となっていることである。
すなわち、基板としてのたとえばシリコン基板２１１の上面には絶縁層（ＳｉＯ_２）２１９が形成され、絶縁層２１９上に第１抵抗体膜２２０が配置されている。第１抵抗体膜２２０は、ＴｉＮ、ＴｉＯＮまたはＴｉＳｉＯＮにより形成される。第１抵抗体膜２２０は、平行に直線状に延びる複数本の抵抗体膜（以下「抵抗体膜ライン」という）とされており、第１抵抗体膜ライン２２０は、ライン方向に所定の位置で切断されている場合がある。第１抵抗体膜ライン２２０上には、第１導体膜片２２１としてのアルミニウム膜が積層されている。各第１導体膜片２２１は、第１抵抗体膜ライン２２０上に、ライン方向に一定間隔Ｒを開けて積層されている。

そして、第１抵抗体膜ライン２２０および第１導体膜片２２１上を覆うように層間絶縁膜としてのＳｉＯ_２の絶縁層２７１が形成されている。この絶縁層２７１上には、第２抵抗体膜２７２が配置されている。第２抵抗体膜２７２も、ＴｉＮ、ＴｉＯＮまたはＴｉＳｉＯＮにより形成される。第２抵抗体膜２７２のレイアウトは、第１抵抗体膜２２０のレイアウトと全く同じにされており、平面視では両者はオーバラップするレイアウト配置となっている。第２抵抗体膜２７２も、平行に直線状に延びる複数本の抵抗体膜（以下「抵抗体膜ライン」という）とされており、第２抵抗体膜ライン２７２は、第１抵抗体膜ライン２２０と同様、ライン方向に所定の位置で切断されている場合がある。第２抵抗体膜ライン２７２上には、第２導体膜片２７３としてのアルミニウム膜が積層されている。各第２導体膜片２７３は、第２抵抗体膜ライン２７２上に、ライン方向に一定間隔Ｒを開けて積層されている。

そして、第２抵抗体膜ライン２７２および第２導体膜片２７３上には、保護膜としてのＳｉＮ膜２２２が堆積され、さらにその上に、保護層であるポリイミド層２２３が積層されている。
チップ抵抗器２７０は、かかる構造を有するので、抵抗回路網２１４に含まれる複数種類の抵抗回路が、第１抵抗体膜ライン２２０および第１導体膜片２２１からなる第１層と、第２抵抗体膜ライン２７２および第２導体膜片２７３からなる第２層との２層構造を含んでいる。第１層の抵抗回路と第２層の抵抗回路とは、全く同じレイアウトパターンを有している。よって、複数種類の抵抗回路が、それぞれ対をなすように、上下に積層された構成をしている。そして、複数種類の抵抗回路は、単位抵抗体Ｒ毎に第１層と第２層との抵抗体が直列接続されているのではなく、抵抗回路毎に、第１層の抵抗回路と第２層の抵抗回路とが直列に接続されている。

その結果、抵抗回路網２１４に含まれる複数種類の抵抗回路は、図１９〜図２４を参照して説明した第１の実施形態（チップ抵抗器２１０）に比べて、それぞれ２倍の抵抗値を有する抵抗回路となっている。
これにより、チップ抵抗器２７０は、第１の実施形態のチップ抵抗器２１０に比べて、２倍の抵抗値を有するチップ抵抗器２７０とすることができる。チップ抵抗器２７０は、高抵抗で、かつ抵抗値を所望の抵抗値にデジタル的に調整できるチップ抵抗器とすることができる。

図３２および図３３を参照して説明したチップ抵抗器２７０において、さらに抵抗値を高める場合には、第１層の第１導体膜片２２１、または、第２層の第２導体膜片２７３を設けない構成とすることもできる。
すなわち、たとえば第１層の第１抵抗体膜ライン２２０において、第１導体膜片２２１を設けない場合、第１抵抗体膜ラインが長く延びた抵抗値の高い抵抗体膜ライン２２０とすることができる。よって、単位抵抗体Ｒが直列に接続されたものよりも、抵抗値を上げることができる。

同様に、第２抵抗体膜ライン２７２に対し、第２導体膜片２７３を設けない構成とすることによっても、第２層の抵抗回路の抵抗値を高くすることができる。
そして、全体としてみると、チップ抵抗器２７０の高抵抗化を実現することができる。
上述した実施形態に係るチップ抵抗器２７０は、第１層および第２層の２層構造の抵抗回路に限定されるものではない。３層以上の多層構造の抵抗回路を設け、チップ抵抗器２７０をより高抵抗化することも可能である。

図３４は、この発明のさらに他の実施形態に係るチップ抵抗器２８０の平面図であり、図３５は、図３４のＡ−Ａに沿う断面構造を図解的に示した断面図である。
チップ抵抗器２８０の特徴は、抵抗値を高めるために、第１接続電極２１２および第２接続電極２１３の下に、抵抗回路２８１が形成されていることである。チップ抵抗器２８０においては、一対の外部接続電極としての第１接続電極２１２および第２接続電極２１３が必須である。これら外部接続電極２１２、２１３を設けるための配置面積は、チップ抵抗器２８０を平面視で観察した場合、全面積の約２分の１が外部電極配置用に用いられる。

それゆえ、この実施形態では、第１接続電極２１２および第２接続電極２１３間の、本来の抵抗回路網２１４の配置領域に加えて、第１接続電極２１２および第２接続電極２１３の下方に、抵抗回路２８１を設ける構造を有している。
図３５を参照して、第１接続電極２１２下に設けられる抵抗回路２８１は、抵抗回路網２１４に含まれる抵抗回路と同様に、シリコン基板２１１の上に絶縁層（ＳｉＯ_２）２１９が形成され、その上に配置された抵抗体膜２８２を含んでいる。この実施形態においても、抵抗体膜２８２は、ＴｉＮ、ＴｉＯＮまたはＴｉＳｉＯＮにより形成される。抵抗体膜２８２は、紙面に直交方向に延びており、その上には間欠的に導体膜片２８３が積層されている。導体膜片２８３はアルミニウム膜である。

そして、その上には、抵抗回路２８１を第１接続電極２１２と電気的に接続するために、接続用アルミニウム膜２８４が設けられている。図では、アルミニウム膜２８４が、紙面に直交方向に延びて形成された抵抗体膜２８２の上に間欠的に設けられた特定の導体膜片２８３とのみ接続されているので、抵抗回路２８１の抵抗値を所望の値にすることができる。

アルミニウム膜２８４上には、第１接続電極２１２が積層されている。第１接続電極２１２は、Ｎｉで形成された拡散防止層３２１と、ニッケルと金とを良好に接合するために、Ｎｉ層３２１上に積層されたパラジウム（Ｐｄ）層３２２と、Ｐｄ層３２２上に積層された金（Ａｕ）のパッド層３２３を含んでいる。
チップ抵抗器２８０は、第１接続電極２１２および第２接続電極２１３、すなわち外部接続電極の下に設けられた抵抗回路２８１を有している。チップ抵抗器２８０は、基板２１１の上面の素子形成領域全面に、抵抗回路が備えられた構成をしている。よって、抵抗回路を多く設けることができ、高抵抗化を図ることができる。

なお、外部接続電極２１２、２１３の少なくとも一方の下に抵抗回路を設けることにより、高抵抗化を実現できる。
第２発明は、以上説明した高抵抗化を図ったチップ抵抗器において、各高抵抗化のための構成を適宜組み合わせて作ったより高抵抗なチップ抵抗器とすることも可能である。
図３６は、上述したチップ抵抗器に他の回路を組み込んだディスクリート部品２０１の回路構成を示す図である。

ディスクリート部品２０１は、たとえば、ダイオード２５５と抵抗回路２１４とを直列接続したものである。このディスクリート部品２０１は、ダイオード２５５を含むチップ型ディスクリート部品となっている。なお、この例のようなチップ型に限らず、上述した抵抗回路２１４を有するディスクリート部品としてこの発明は適用できる。
この明細書および図面から抽出される特徴の例を以下に示す。

［項１］一方の表面に回路形成面を有する基板と、前記基板における回路形成面側の表面上に形成された第１接続電極および第２接続電極と、前記基板における回路形成面側の表面上に形成され、一端側が前記第１接続電極に接続され、他端側が前記第２接続電極に接続されている抵抗回路網とを含み、前記基板の回路形成面には、当該回路形成面から所定の深さまで掘り下げられたトレンチが形成されており、前記抵抗回路網は、前記トレンチを横断するように前記トレンチの内壁面に沿って設けられた抵抗体膜を有する抵抗回路を含み、前記基板における回路形成面側の表面が実装対象に対向するように配置された状態で、前記実装対象に実装されることを特徴とする、チップ抵抗器。

項１に記載のチップ抵抗器によれば、基板の回路形成面にトレンチが形成されており、そのトレンチの内壁面に沿って延びる抵抗体膜を有する抵抗回路が備えられている。従って、抵抗回路に備えられる抵抗体膜の長さを長くでき、抵抗値を上げることができる。また、高抵抗化を図るために、回路形成面を拡げなくてもよいから、チップ抵抗器の小型化および高抵抗化の両方を達成することができる。

［項２］前記抵抗回路網は、複数の抵抗回路を含んでおり、任意の抵抗回路を前記抵抗回路網に電気的に取り込み、または、前記抵抗回路網から電気的に分離するために溶断可能なヒューズ膜をさらに含むことを特徴とする、項１に記載のチップ抵抗器。
項２に記載のチップ抵抗器によれば、ヒューズ膜を溶断して、任意の抵抗回路を抵抗回路網に電気的に組み込んだり、抵抗回路網から電気的に分離することができる。よって、抵抗回路網の抵抗値の調整が行えるとともに、チップ抵抗器の抵抗値を、基本設計を変えることなく、複数種類の要求抵抗値に合致させることができる。これにより、同一の基本設計のチップ抵抗器であって、その抵抗値を、要求される抵抗値としたチップ抵抗器を提供することができる。しかも、要求される抵抗値が高抵抗であった場合にも、好適に対処することができる。

［項３］前記抵抗体膜は、一定の幅を有し、直線状に延びるライン状の抵抗体膜ラインを含むことを特徴とする、項１または２に記載のチップ抵抗器。
項３に記載のチップ抵抗器によれば、抵抗体膜ラインを用いて、抵抗回路の抵抗値を高抵抗化することができる。
［項４］前記抵抗体膜は、前記トレンチの内側面から当該トレンチ外の前記回路形成面にまで延びて形成されており、前記抵抗体膜において前記回路形成面に形成された部分に接して形成された配線膜をさらに含むことを特徴とする、項１〜３のいずれかに記載のチップ抵抗器。

項４に記載のチップ抵抗器によれば、トレンチ内に延びる抵抗体膜を、それぞれ、単位抵抗体とすることができる。また、トレンチ内に延びる抵抗体膜を、容易にヒューズ膜や第１接続電極または第２接続電極に接続することができる。
［項５］前記トレンチは、前記回路形成面を平面視で見たとき、所定の方向に延びており、前記抵抗体膜は、前記トレンチを横断するように前記トレンチの内壁面に沿って設けられるとともに前記トレンチが延びる長さ方向に直交方向に延びる、平行に配列された複数の抵抗体膜ラインを含むことを特徴とする、項３に記載のチップ抵抗器。

項５に記載のチップ抵抗器によれば、高抵抗化を実現したチップ抵抗器とすることができる。
［項６］前記抵抗体膜は、ＴｉＮ、ＴｉＯＮまたはＴｉＳｉＯＮで形成されていることを特徴とする、項１〜５のいずれかに記載のチップ抵抗器。
項６に記載のチップ抵抗器によれば、抵抗体膜を良好に形成できるチップ抵抗器とすることができる。

［項７］一方の表面に回路形成面を有する基板と、前記基板における回路形成面側の表面上に形成された第１接続電極および第２接続電極と、前記基板における回路形成面側の表面上に形成され、一端側が前記第１接続電極に接続され、他端側が前記第２接続電極に接続されている抵抗回路網とを含み、前記抵抗回路網は、前記基板の回路形成面に形成され、一定の幅で直線状に延びるライン状の抵抗体膜ラインを有する抵抗回路を含み、前記基板における回路形成面側の表面が実装対象に対向するように配置された状態で、前記実装対象に実装されることを特徴とする、チップ抵抗器。

項７に記載のチップ抵抗器によれば、抵抗値を正確に設定でき、かつ、高抵抗化が可能なチップ抵抗器とすることができる。
［項８］前記抵抗回路網は、複数の抵抗回路を含んでおり、
任意の抵抗回路を前記抵抗回路網に電気的に組み込み、または、前記抵抗回路網から電気的に分離するために溶断可能なヒューズ膜をさらに含むことを特徴とする、項７に記載のチップ抵抗器。

項８に記載のチップ抵抗器によれば、抵抗値の調整が容易な高抵抗化されたチップ抵抗器とすることができる。
［項９］前記抵抗体膜ライン上に、ライン方向に一定間隔を開けて積層された導体膜を備え、前記導体膜が積層されていない前記一定間隔部分の抵抗体膜ラインが１個の単位抵抗体を構成していることを特徴とする、項７または８に記載のチップ抵抗器。

項９に記載のチップ抵抗器によれば、単位抵抗体の直列接続により抵抗値を正確に設定できるチップ抵抗器とすることができる。
［項１０］前記抵抗体膜ライン上に積層された前記導体膜と、前記ヒューズ膜とは同一レイヤーに形成された同一材料の金属膜を含むことを特徴とする、項９に記載のチップ抵抗器。

項１０に記載のチップ抵抗器によれば、製造が容易で、比較的少ないプロセスにより簡単に複数種類の金属膜（導体膜）を一度に形成することができる。
［項１１］前記抵抗回路は、前記単位抵抗体が複数個直列に接続されたものを含むことを特徴とする、項８〜１０のいずれかに記載のチップ抵抗器。
項１１に記載のチップ抵抗器によれば、抵抗値の調整がし易い高抵抗化されたチップ抵抗器とすることができる。

［項１２］前記抵抗体膜ラインは、ＴｉＮ、ＴｉＯＮまたはＴｉＳｉＯＮで形成されていることを特徴とする、項７〜１１のいずれかに記載のチップ抵抗器。
項１２に記載のチップ抵抗器によれば、抵抗体膜を良好に形成できるチップ抵抗器を提供できる。
［項１３］前記抵抗回路網の表面を覆うポリイミドからなる保護層をさらに含む、項１〜１２のいずれかに記載のチップ抵抗器。

１０，３０，９０，１００ チップ抵抗器
１１ 基板
１２ 第１接続電極（外部接続電極）
１３ 第２接続電極（外部接続電極）
１４ 抵抗回路網
２０，１０３ 抵抗体膜（抵抗体膜ライン）
２１ 導体膜（配線膜）
１０１ トレンチ
１０２ 絶縁膜
Ｒ，Ｒ’，Ｒ” 単位抵抗体
Ｆ ヒューズ膜
Ｃ 接続用導体膜

Claims (8)

1. 実装時において実装対象に対向する対向面となる一方の表面に回路形成面が設定され、前記回路形成面には複数のトレンチが平行な筋状に形成されたシリコン製の基板と、
   一端部および他端部を有し、前記基板の前記回路形成面に形成された抵抗回路網であって、前記抵抗回路網は、多数個の単位抵抗体Ｒを含み、各単位抵抗体Ｒは、所定幅で長手の抵抗体膜と、前記抵抗体膜上に積層され、前記抵抗体膜を長さ方向に所定長さを残して短絡している前記抵抗体膜と等しい幅の導体膜片とを含み、
   前記各トレンチにおいて、トレンチの一方側面、底面および他方側面に沿ってトレンチを横断する方向に前記単位抵抗体Ｒにおける前記短絡されずに残っている抵抗体膜が絶縁膜を介して配置されており、
   それによって、等比数列状に設定された抵抗値をそれぞれ有する複数の抵抗回路が備えられ、
   前記複数の抵抗回路に切り離し可能にそれぞれ接続され、任意の抵抗回路を電気的に取り込み、または、任意の抵抗回路を電気的に分離する複数のヒューズを含み、
   前記基板の前記回路形成面上に形成され、前記抵抗回路網を被覆する保護層と、
   前記抵抗回路網の前記一端部に接続されるように前記保護層を貫通して形成され、前記保護層を被覆する被覆部を有し、前記基板の前記回路形成面上のみに形成された第１接続電極と、
   前記抵抗回路網の前記他端部に接続されるように前記保護層を貫通して形成され、前記保護層を被覆する被覆部を有し、前記基板の前記回路形成面上のみに形成された第２接続電極と、を含む、チップ抵抗器。
2. 前記複数の抵抗回路は、公比が２の等比数列状に設定された抵抗値をそれぞれ有している、請求項１に記載のチップ抵抗器。
3. 前記複数のヒューズは、前記トレンチ外の領域において前記複数の抵抗回路にそれぞれ接続されている、請求項１または２に記載のチップ抵抗器。
4. 前記複数の抵抗回路は、ライン状に延びる抵抗体膜ラインをそれぞれ含む、請求項１〜３のいずれか一項に記載のチップ抵抗器。
5. 前記複数の抵抗体膜ラインは、互いに間隔を空けて平行に配列されている、請求項４に記載のチップ抵抗器。
6. 前記回路形成面における前記トレンチ外の領域において前記複数の抵抗回路に接して形成された配線膜をさらに含む、請求項１〜５のいずれか一項に記載のチップ抵抗器。
7. 前記複数の抵抗回路は、ＴｉＮ、ＴｉＯＮまたはＴｉＳｉＯＮをそれぞれ含む、請求項１〜６のいずれか一項に記載のチップ抵抗器。
8. 前記保護層は、ポリイミドからなる、請求項１〜７のいずれか一項に記載のチップ抵抗器。

Images