CN103858184B - 贴片电阻器及具有电阻电路网的电子设备 - Google Patents

贴片电阻器及具有电阻电路网的电子设备 Download PDF

Info

Publication number
CN103858184B
CN103858184B CN201280047251.4A CN201280047251A CN103858184B CN 103858184 B CN103858184 B CN 103858184B CN 201280047251 A CN201280047251 A CN 201280047251A CN 103858184 B CN103858184 B CN 103858184B
Authority
CN
China
Prior art keywords
film
resistance
unit
resistive element
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201280047251.4A
Other languages
English (en)
Other versions
CN103858184A (zh
Inventor
玉川博词
近藤靖浩
不破保博
冈田博行
额贺荣二
松浦胜也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to CN201710794531.6A priority Critical patent/CN107680758B/zh
Publication of CN103858184A publication Critical patent/CN103858184A/zh
Application granted granted Critical
Publication of CN103858184B publication Critical patent/CN103858184B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20—Resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C1/00—Details
    • H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C13/00—Resistors not provided for elsewhere
    • H01C13/02—Structural combinations of resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0676—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type comprising combinations of diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0802—Resistors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/006—Apparatus or processes specially adapted for manufacturing resistors adapted for manufacturing resistor chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/22—Apparatus or processes specially adapted for manufacturing resistors adapted for trimming
    • H01C17/24—Apparatus or processes specially adapted for manufacturing resistors adapted for trimming by removing or adding resistive material
    • H01C17/242—Apparatus or processes specially adapted for manufacturing resistors adapted for trimming by removing or adding resistive material by laser
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Non-Adjustable Resistors (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)

Abstract

提供一种通过同一设计结构容易地应对多种所要求的电阻值的小型且微细化的贴片电阻器。贴片电阻器(10)是在基板上具有电阻电路网(14)的结构。电阻电路网(14)包括以矩阵状排列的具有相等的电阻值的多个电阻体(R)。电阻体(R)的1个或多个被电连接，形成多种电阻单位体。利用连接用导体膜(C)及熔断膜(F)以规定的方式连接多种电阻单位体。若选择性地熔断熔断膜(F)，则可将电阻单位体以电方式组入电阻电路网(14)中，或者从电阻电路网电分离电阻单位体，能够将电阻电路网(14)的电阻值设为所要求的电阻值。

Description

贴片电阻器及具有电阻电路网的电子设备
技术领域
本发明涉及作为分立部件的贴片电阻器及具有电阻电路网的电子设备。
背景技术
在现有技术中，贴片电阻器的结构是包括陶瓷等绝缘基板、在该基板表面丝网印刷糊状材料而形成的电阻膜、和与电阻膜相连的电极。并且，为了使贴片电阻器的电阻值与目标值一致，进行了向电阻膜照射激光光线来雕刻修调槽的激光修调。更具体而言，采用了在测量电阻膜的电阻值的同时、雕刻修调槽直到测量值成为目标值为止的方法(参照专利文献1)。
在先技术文献
专利文献
专利文献1：JP特开2001-76912号公报
发明内容
发明要解决的问题
现有技术中的贴片电阻器通过在陶瓷等绝缘基板的表面上丝网印刷电阻膜而形成。在电阻膜的形成中，设计了目标电阻值的电阻膜，但由于实际印刷出的电阻膜与目标电阻值之间存在偏差，因此要通过激光修调使电阻值变成与目标值一致。因此，无法应对范围较大的电阻值。
本发明基于以上的背景而完成，主要目的在于，提供一种在基板上具有电阻电路网的、不同于现有技术中的贴片电阻器的新结构的贴片电阻器。
本发明的其他目的在于，提供一种可通过同一设计结构容易地应对多种需求的电阻值的具有电阻电路网的电子设备。
用于解决问题的手段
方式1记载的发明是一种贴片电阻器，其特征在于，包括：基板；第 1连接电极和第2连接电极，形成在所述基板上；和电阻电路网，形成在所述基板上，且一端侧与所述第1连接电极连接，另一端侧与所述第2 连接电极连接，所述电阻电路网包括：以矩阵状排列在所述基板上且具有相等的电阻值的多个电阻体；将所述电阻体中1个或多个电连接而构成的多种电阻单位体；以规定的方式连接了所述多种电阻单位体的电路网连接单元；以及分别与所述电阻单位体对应地设置、且为了以电方式将该电阻单位体组入所述电阻电路网中或者从所述电阻电路网电分离该电阻单位体而能够熔断的多个熔断膜。
方式2记载的发明的特征在于，在方式1记载的贴片电阻器中，所述电阻体包括：在所述基板上延伸的电阻膜线；和在所述电阻膜线上沿着线方向隔着恒定间隔而层叠的导体膜，所述导体膜未被层叠的所述恒定间隔部分的电阻膜线构成1个电阻体。方式3记载的发明的特征在于，在方式 2记载的贴片电阻器中，所述电阻体的导体膜、所述电阻单位体所包含的连接用导体膜、所述电路网连接单元所包含的连接用导体膜及所述熔断膜包括：在同一层上形成的同一材料的金属膜。
方式4记载的发明的特征在于，在方式1～3的任一项记载的贴片电阻器中，所述电阻单位体包括：串联连接了多个所述电阻体的电阻单位体。方式5记载的发明的特征在于，在方式1～3的任一项记载的贴片电阻器中，所述电阻单位体包括：并联连接了多个所述电阻体的电阻单位体。方式6记载的发明的特征在于，在方式1～5的任一项记载的贴片电阻器中，所述多种电阻单位体中，所连接的所述电阻体的个数已被设定，且电阻值相互呈等比数列。
方式7记载的发明的特征在于，在方式1～6的任一项记载的贴片电阻器中，所述电路网连接单元包括：串联连接所述多种电阻单位体的连接用导电膜。方式8记载的发明的特征在于，在方式1～7的任一项记载的贴片电阻器中，所述电路网连接单元包括：并联连接所述多种电阻单位体的连接用导电膜。
方式9记载的发明的特征在于，在方式1～8的任一项记载的贴片电阻器中，所述多个熔断膜沿着所述多个电阻体的矩阵状排列的一端而被排列成直线状。
方式10记载的发明的特征在于，在方式1记载的贴片电阻器中，所述电阻单位体由预先确定的个数的电阻体的连接而构成，并且所述电阻单位体包括已组入所述电阻电路网中且不能分离的基准电阻单位体。
方式11记载的发明的特征在于，在方式1～10的任一项记载的贴片电阻器中，所述电阻体的电阻膜线由TiN、TiON或TiSiON形成。方式 12记载的发明的特征在于，在方式2～11的任一项记载的贴片电阻器中，所述电阻膜线及所述导体膜是统一被图案化而形成的。
方式13记载的发明是一种电子设备，其特征在于，包括：基板；第 1连接电极和第2连接电极，形成在所述基板上；电阻电路网，形成在所述基板上，且具有通过一端侧与所述第1连接电极连接而另一端侧与所述第2连接电极连接的布线膜连接着的多个电阻体；和为了以电方式将所述电阻体组入所述电阻电路网中或者从所述电阻电路网电分离该电阻体而能够熔断的多个熔断膜。
方式14记载的发明的特征在于，在方式13记载的电子设备中，所述电阻体由TiON或TiSiON构成。方式15记载的发明的特征在于，在方式 13或14记载的电子设备中，所述电阻体及所述布线膜是统一被图案化的。
发明效果
根据方式1记载的发明，能够在基板上制作电阻电路网，能够通过一次性制造而制造出多个品质良好的贴片电阻器。此外，由于形成电阻电路网，因此能够实现电阻电路网的微小化，与现有技术相比能够实现小型的贴片电阻器。另外，电阻电路网包括矩阵状排列的具有相等的电阻值的多个电阻体，通过改变这些多个电阻体的连接方式，能够容易地应对所要求的电阻值的变更。
另外，通过改变多种电阻单位体的连接方式，也能够容易地应对所要求的电阻值的变化。此外，熔断多个熔断膜的任意的熔断膜，来以电方式将电阻单位体组入电阻电路网中、或者从电阻电路网电分离电阻单位体，从而在调整电阻电路网的电阻值的同时，无须改变基本设计就能够使贴片电阻器的电阻值满足多种所要求的电阻值。由此，能够提供一种同一基本设计的、其电阻值为所要求的电阻值的贴片电阻器。
在方式2记载的发明中，以矩阵状排列的具有相等的电阻值的多个电阻体分别包括在电阻膜线及其电阻膜线上沿着线方向隔着恒定间隔层叠的导体膜。因此，导体膜未被层叠的电阻膜区域起到1个电阻体的作用。该电阻膜区域将所层叠的导体膜的间隔设置成恒定间隔，从而能够成为同一大小的形状。并且，利用在基板上制作的同一大小且同一形状的电阻体 (电阻膜)的电阻值几乎为同值的这一特性，能够利用共同的布局图案来简单地形成多个电阻体。
根据方式3记载的发明，在同一层上用金属膜来形成电阻体的导体膜、电阻单位体所包含的连接用导体膜、电路网连接单元所包含的连接用导体膜及熔断膜，通过蚀刻等来去除金属膜中的无用部分，从而能够通过比较少的工序一次性简单地形成多种金属膜(导体膜)。
根据方式4记载的发明，串联连接多个电阻体而形成了电阻单位体，因此能够构成电阻值大的电阻单位体。根据方式5记载的发明，由于并联连接多个电阻体而形成了电阻单位体，因此能够构成电阻值小且电阻值间的误差少的电阻单位体。
根据方式6记载的发明，电阻单位体其彼此的电阻值呈等比数列，因此能够在相对小的电阻值到相对大的电阻值的范围内将电阻单位体的电阻值设定为多种电阻值。由此，通过电阻单位体的连接方式来要求贴片电阻器的所要求的电阻值是在一定范围内，也能够通过同一设计内容来应对。根据方式7记载的发明，能够串联连接电阻单位体来构成电阻值大的贴片电阻器。
根据方式8记载的发明，通过并联连接电阻单位体，从而能够提供一种细致地调整贴片电阻器的电阻值来应对各种所要求的电阻值的贴片电阻器。根据方式9记载的发明，由于沿着电阻体的矩阵状排列的一端以直线状排列了熔断膜，因此能够提供一种选择性地熔断熔断膜时其熔断处理容易的贴片电阻器。
根据方式10记载的发明，由于包括基准电阻单位体，因此能够提供一种容易设定贴片电阻器的电阻值的电阻器。根据方式11记载，电阻体由TiN、TiON或TiSiON形成，因此容易制造。根据方式12记载，若对电阻体膜和导体膜统一进行图案化，则能够简化制造工艺，并且还能够提高电路精度。
根据方式13至15记载的发明，熔断多个熔断膜中的任意的熔断膜，从而以电方式将电阻体组入电阻电路网中、或者从电阻电路网电分离电阻体来进行电阻电路网的电阻值的调整，无须改变基本设计就能够满足多种所要求的电阻值。由此，能够提供一种具有同一基本设计的电阻电路网且其电阻值为所要求的电阻值的电子设备。
附图说明
图1(A)是表示本发明的一实施方式的贴片电阻器10的外观结构的示意性立体图，图1(B)是表示在基板上安装了贴片电阻器10的状态的侧视图。
图2是贴片电阻器10的俯视图，表示第1连接电极12、第2连接电极13和电阻电路网14的配置关系以及俯视电阻电路网14时的结构的图。
图3A是放大了图2所示的电阻电路网14的一部分的俯视图。
图3B是用于说明电阻电路网14中的电阻体R的结构的长度方向的纵向截面图。
图3C是用于说明电阻电路网14中的电阻体R的结构的宽度方向的纵向截面图。
图4是用电路符号及电路图表示了电阻体膜线20及导体膜21的电特征的图。
图5(A)是放大了图2所示的贴片电阻器的俯视图的一部分的包括熔断膜F的区域的部分放大俯视图，图5(B)是表示沿着图5(A)的 B-B的截面结构的图。
图6是示意性表示图2所示的电阻电路网14中的连接多种电阻单位体的连接用导体膜C及熔断膜F的排列关系、与连接到该连接用导体膜 C及熔断膜F上的多种电阻单位体之间的连接关系的图。
图7是电阻电路网14的电路图。
图8是贴片电阻器30的俯视图，是表示第1连接电极12、第2连接电极13和电阻电路网14的配置关系以及俯视电阻电路网14时的结构的图。
图9是示意性表示图8所示的电阻电路网14中的连接多种电阻单位体的连接用导体膜C及熔断膜F的配置关系、与连接到该连接用导体膜 C及熔断膜F上的多种电阻单位体之间的连接关系的图。
图10是电阻电路网14的电路图。
图11(A)、(B)是表示图10所示的电路的变形例的电路图。
图12是本发明的另一实施方式的电阻电路网14的电路图。
图13是表示显示了具体的电阻值的贴片电阻器中的电阻电路网的结构例的电路图。
图14是本发明的一实施例的电子设备1的电路图。
图15是说明从晶片切出了贴片电阻器的情况下的示意图。
图16(a)是用于说明第1参考例的一实施方式的电子设备的结构的示意性立体图，图16(b)是表示在电路基板安装了电子设备的状态的示意性侧视图。
图17是电子设备的俯视图，是表示第1连接电极、第2连接电极及元件的配置关系以及俯视元件时的结构的图。
图18A是放大了图17所示的元件的一部分的俯视图。
图18B是用于说明元件中的电阻体的结构的沿着图18A的B-B的长度方向的纵向截面图。
图18C是用于说明元件中的电阻体的结构的沿着图18A的C-C的宽度方向的纵向截面图。
图19是用电路符号及电路图表示了电阻体膜线及布线膜的电特征的图。
图20(a)是放大了图17所示的电子设备的俯视图的一部分的包括熔断膜的区域的部分放大俯视图，图20(b)是表示沿着图20(a)的B-B 的截面结构的图。
图21是第1参考例的实施方式的元件的电路图。
图22是第1参考例的其他实施方式的元件的电路图。
图23是第1参考例的另一实施方式的元件的电路图。
图24是电子设备的示意性截面图。
图25A是表示图24所示的电子设备的制造方法的示意性截面图。
图25B是表示图25A之后的工序的示意性截面图。
图25C是表示图25B之后的工序的示意性截面图。
图25D是表示图25C之后的工序的示意性截面图。
图25E是表示图25D之后的工序的示意性截面图。
图25F是表示图25E之后的工序的示意性截面图。
图26是在图25B的工序中形成槽时所使用的抗蚀剂图案的一部分的示意性俯视图。
图27(a)是在图25B的工序中形成槽之后的晶片的示意性俯视图，图27(b)是图27(a)的部分放大图。
图28(a)及(b)是表示在图25D的工序中向晶片粘贴聚酰亚胺薄膜的状态的示意性立体图。
图29(a)是电子设备的俯视图，图29(b)是第1变形例的电子设备的俯视图，图29(c)是第2变形例的电子设备的俯视图。
图30(a)是表示电子设备的另一实施方式的元件的电路结构的图，图30(b)是表示电子设备的又一实施方式的元件的电路结构的图。
图31(A)是表示第2参考例的一实施方式的贴片电阻器10的外观结构的示意性立体图，图31(B)是表示在基板上安装了贴片电阻器10 的状态的侧视图。
图32是贴片电阻器10的俯视图，是表示第1连接电极12、第2连接电极13和电阻电路网14的配置关系以及俯视电阻电路网14时的结构的图。
图33A是放大了图32所示的电阻电路网14的一部分的俯视图。
图33B是用于说明电阻电路网14中的电阻体R的结构的长度方向的纵向截面图。
图33C是用于说明电阻电路网14中的电阻体R的结构的宽度方向的纵向截面图。
图34是用电路符号及电路图表示了电阻膜线20及导体膜21的电特征的图。
图35(A)是放大了图32所示的贴片电阻器的俯视图的一部分的包括熔断膜F的区域的部分放大俯视图，图35(B)是表示沿着图35(A) 的B-B的截面结构的图。
图36是示意性表示图32所示的电阻电路网14中的连接多种电阻单位体的连接用导体膜C及熔断膜F的排列关系、与连接到该连接用导体膜C及熔断膜F上的多种电阻单位体之间的连接关系的图。
图37是电阻电路网14的电路图。
图38是贴片电阻器30的俯视图，表示第1连接电极12、第2连接电极13和电阻电路网14的配置关系以及俯视电阻电路网14时的结构的图。
图39是示意性表示图38所示的电阻电路网14中的连接多种电阻单位体的连接用导体膜C及熔断膜F的配置关系、与连接到该连接用导体膜C及熔断膜F上的多种电阻单位体之间的连接关系的图。
图40是电阻电路网14的电路图。
图41是表示将电阻电路网14中的任意区域的布线膜设为层叠双层结构时的结构例的截面结构图。
图42(A)、(B)是表示图40所示的电路的变形例的电路图。
图43是第2参考例的又一实施方式的电阻电路网14的电路图。
图44是表示显示了具体的电阻值的贴片电阻器中的电阻电路网的结构例的电路图。
图45是第2参考例的一实施例的电子设备1的电路图。
图46是说明从晶片切出贴片电阻器的情况的示意图。
图47(a)是用于说明第3参考例的一实施方式的电子设备的结构的示意性立体图，图47(b)是表示在电路基板安装了电子设备的状态的示意性侧视图。
图48是电子设备的俯视图，是表示第1连接电极、第2连接电极及元件的配置关系以及俯视元件时的结构的图。
图49A是放大了图48所示的元件的一部分的俯视图。
图49B是用于说明元件中的电阻体的结构的沿着图49A的B-B的长度方向的纵向截面图。
图49C是用于说明元件中的电阻体的结构的沿着图49A的C-C的宽度方向的纵向截面图。
图50是用电路符号及电路图表示了电阻体膜线及布线膜的电特征的图。
图51(a)是放大了图48所示的电子设备的俯视图的一部分的包括熔断膜的区域的部分放大俯视图，图51(b)是表示沿着图51(a)的B-B 的截面结构的图。
图52是第3参考例的实施方式的元件的电路图。
图53是第3参考例的另一实施方式的元件的电路图。
图54是第3参考例的又一实施方式的元件的电路图。
图55是电子设备的示意性截面图。
图56A是表示图55所示的电子设备的制造方法的示意性截面图。
图56B是表示图56A之后的工序的示意性截面图。
图56C是表示图56B之后的工序的示意性截面图。
图56D是表示图56C之后的工序的示意性截面图。
图56E是表示图56D之后的工序的示意性截面图。
图56F是表示图56E之后的工序的示意性截面图。
图57是在图56B的工序中形成槽时所使用的抗蚀剂图案的部分示意性俯视图。
图58(a)是在图56B的工序中形成槽之后的晶片的示意性俯视图，图58(b)是图58(a)的部分放大图。
图59(a)及(b)是表示在图56D的工序中向晶片粘贴聚酰亚胺薄膜的状态的示意性立体图。
图60(a)是电子设备的俯视图，图60(b)是第1变形例的电子设备的俯视图，图60(c)是第2变形例的电子设备的俯视图。
图61(a)是表示电子设备的另一实施方式的元件的电路结构的图，图61(b)是表示电子设备的又一实施方式的元件的电路结构的图。
图62(A)是表示第4参考例的一实施方式的贴片电阻器10的外观结构的示意性立体图，图62(B)是表示在基板上安装了贴片电阻器10 的状态的侧视图。
图63是贴片电阻器10的俯视图，是表示第1连接电极12、第2连接电极13和电阻电路网14的配置关系以及俯视电阻电路网14时的结构的图。
图64A是放大了图63所示的电阻电路网14的一部分的俯视图。
图64B是用于说明电阻电路网14中的电阻体R的结构的长度方向的纵向截面图。
图64C是用于说明电阻电路网14中的电阻体R的结构的宽度方向的纵向截面图。
图65是用电路符号及电路图表示了电阻膜线20及布线膜21的电特征的图。
图66是用于说明第4参考例的一实施方式的制造工艺(电阻体膜形成工艺)的图，(A)示意性表示溅射的一例，(B)示意性表示溅射的其他例。
图67(A)是放大了图63所示的贴片电阻器的俯视图的一部分的包括熔断膜F的区域的部分放大俯视图，图67(B)是表示沿着图67(A) 的B-B的截面结构的图。
图68是示意性表示图63所示的电阻电路网14中的连接多种电阻单位体的连接用布线膜C及熔断膜F的排列关系、与连接到该连接用布线膜C及熔断膜F上的多种电阻单位体之间的连接关系的图。
图69是电阻电路网14的电路图。
图70是贴片电阻器30的俯视图，是表示第1连接电极12、第2连接电极13和电阻电路网14配置关系以及俯视电阻电路网14时的结构的图。
图71是示意性表示图70的电阻电路网14中的连接多种电阻单位体的连接用布线膜C及熔断膜F的配置关系、与连接到该连接用布线膜C 及熔断膜F上的多种电阻单位体之间的连接关系的图。
图72是电阻电路网14的电路图。
图73(A)、(B)是表示图72所示的电路的变形例的电路图。
图74是第4参考例的另一实施方式的电阻电路网14的电路图。
图75是表示显示了具体的电阻值的贴片电阻器中的电阻电路网的结构例的电路图。
图76是示意性表示从晶片切出贴片电阻器10的图。
图77(a)是用于说明第5参考例的一实施方式的电子设备的结构的示意性立体图，图77(b)是表示在电路基板安装了电子设备的状态的示意性侧视图。
图78是电子设备的俯视图，是表示第1连接电极、第2连接电极及元件的配置关系以及俯视元件时的结构的图。
图79A是放大了图78所示的元件的一部分的俯视图。
图79B是用于说明元件中的电阻体的结构的沿着图79A的B-B的长度方向的纵向截面图。
图79C是用于说明元件中的电阻体的结构的沿着图79A的C-C的宽度方向的纵向截面图。
图80是用电路符号及电路图表示了电阻体膜线及布线膜的电特征的图。
图81(a)是放大了图78所示的电子设备的俯视图的一部分的包括熔断膜的区域的部分放大俯视图，图81(b)是表示沿着图81(a)的B-B 的截面结构的图。
图82是第5参考例的实施方式的元件的电路图。
图83是第5参考例的另一实施方式的元件的电路图。
图84是第5参考例的又一实施方式的元件的电路图。
图85是电子设备的示意性截面图。
图86A是表示图85所示的电子设备的制造方法的示意性截面图。
图86B是表示图86A之后的工序的示意性截面图。
图86C是表示图86B之后的工序的示意性截面图。
图86D是表示图86C之后的工序的示意性截面图。
图86E是表示图86D之后的工序的示意性截面图。
图86F是表示图86E之后的工序的示意性截面图。
图87是在图86B的工序中形成槽时所使用的抗蚀剂图案的部分示意性俯视图。
图88(a)是在图86B的工序中形成槽之后的晶片的示意性俯视图，图88(b)是图88(a)的部分放大图。
图89(a)及(b)是表示在图86D的工序中向晶片粘贴聚酰亚胺薄膜的状态的示意性立体图。
图90(a)是电子设备的俯视图，图90(b)是第1变形例的电子设备的俯视图，图90(c)是第2变形例的电子设备的俯视图。
图91(a)是表示电子设备的另一实施方式的元件的电路结构的图，图91(b)是表示电子设备的又一实施方式的元件的电路结构的图。
图92(a)是用于说明第6参考例的一实施方式的电子设备的结构的示意性立体图，图92(b)是表示在电路基板安装了电子设备的状态的示意性侧视图。
图93是电子设备的俯视图，是表示第1连接电极、第2连接电极及元件的配置关系以及俯视元件时的结构的图。
图94A是放大了图93所示的元件的一部分的俯视图。
图94B是用于说明元件中的电阻体的结构的沿着图94A的B-B的长度方向的纵向截面图。
图94C是用于说明元件中的电阻体的结构的沿着图94A的C-C的宽度方向的纵向截面图。
图95是用电路符号及电路图表示了电阻体膜线及布线膜的电特征的图。
图96(a)是放大了图93所示的电子设备的俯视图的一部分的包括熔断膜的区域的部分放大俯视图，图96(b)是沿着图96(a)的B-B的截面结构的图。
图97是第6参考例的实施方式的元件的电路图。
图98是第6参考例的另一实施方式的元件的电路图。
图99是第6参考例的又一实施方式的元件的电路图。
图100是电子设备的示意性截面图。
图101A是表示图100所示的电子设备的制造方法的示意性截面图。
图101B是表示图101A之后的工序的示意性截面图。
图101C是表示图101B之后的工序的示意性截面图。
图101D是表示图101C之后的工序的示意性截面图。
图101E是表示图101D之后的工序的示意性截面图。
图101F是表示图101E之后的工序的示意性截面图。
图102是在图101B的工序中形成槽时所使用的抗蚀剂图案的部分示意性俯视图。
图103(a)是在图101B的工序中形成槽之后的晶片的示意性俯视图，图103(b)是图103(a)的部分放大图。
图104(a)及(b)是表示在图101D的工序中向晶片粘贴聚酰亚胺薄膜的状态的示意性立体图。
图105(a)是电子设备的俯视图，图105(b)是第1变形例的电子设备的俯视图，图105(c)是第2变形例的电子设备的俯视图。
图106(a)是表示电子设备的另一实施方式的元件的电路结构的图，图106(b)是表示电子设备的又一实施方式的元件的电路结构的图。
图107(a)是用于说明第7参考例的一实施方式的贴片电阻器的结构的示意性立体图，图107(b)是表示在电路基板安装了贴片电阻器的状态的示意性侧视图。
图108是贴片电阻器的俯视图，是表示第1连接电极、第2连接电极及元件的配置关系以及俯视元件时的结构的图。
图109A是放大了图108所示的元件的一部分的俯视图。
图109B是用于说明元件的电阻体的结构的沿着图109A的B-B的长度方向的纵向截面图。
图109C是用于说明元件的电阻体的结构的沿着图109A的C-C的宽度方向的纵向截面图。
图110是用电路符号及电路图表示了电阻体膜线及布线膜的电特征的图。
图111(a)是放大了图108所示的贴片电阻器的俯视图的一部分的包括熔断膜的区域的部分放大俯视图，图111(b)是表示沿着图111(a) 的B-B的截面结构的图。
图112是第7参考例的实施方式的元件的电路图。
图113是第7参考例的另一实施方式的元件的电路图。
图114是第7参考例的又一实施方式的元件的电路图。
图115是贴片电阻器的示意性截面图。
图116A是表示图115所示的贴片电阻器的制造方法的示意性截面图。
图116B是表示图116A之后的工序的示意性截面图。
图116C是表示图116B之后的工序的示意性截面图。
图116D是表示图116C之后的工序的示意性截面图。
图116E是表示图116D之后的工序的示意性截面图。
图116F是表示图116E之后的工序的示意性截面图。
图116G是表示图116F之后的工序的示意性截面图。
图117是在图116B的工序中形成槽时所使用的抗蚀剂图案的部分示意性俯视图。
图118(a)是在图116B的工序中形成槽之后的基板的示意性俯视图，图118(b)是图118(a)的部分放大图。
图119A是第7参考例的一实施方式的贴片电阻器的制造工艺中的示意性截面图。
图119B是比较例的贴片电阻器的制造工艺中的示意性截面图。
图120(a)及(b)是表示在图116D的工序中向基板粘贴聚酰亚胺薄膜的状态的示意性立体图。
图121是表示刚刚结束图116G的工序后的贴片电阻器的半成品的示意性立体图。
图122是表示图116G之后的工序的第1示意图。
图123是表示图116G之后的工序的第2示意图。
具体实施方式
以下，参照附图详细说明本发明的实施方式。图1(A)是表示本发明的一实施方式的贴片电阻器10的外观结构的示意性立体图，图1(B) 是表示在基板上安装了贴片电阻器10的状态的侧视图。参照图1(A)，本发明的一实施方式的贴片电阻器10具备在作为基板的基板11上形成的第1连接电极12、第2连接电极13和电阻电路网14。基板11是俯视时大致长方形状的长方体形状，作为一例，是长边方向的长度L＝0.3mm、短边方向的宽度W＝0.15mm、基板11的厚度T＝0.1mm左右大小的微小的芯片。
如图15所示，在晶片上以格子状形成了多个贴片电阻器10，切断晶片而分离成各个贴片电阻器10，从而得到该贴片电阻器10。在基板11 上，第1连接电极12是沿着基板11的一个短边111设置的在短边111方向上较长的矩形电极。第2连接电极13是沿着基板11上的另一短边112 设置的在短边112方向上较长的矩形电极。电阻电路网14被设置在由基板11上的第1连接电极12和第2连接电极13夹持的中央区域中。并且，电阻电路网14的一端侧与第1连接电极12电连接，电阻电路网14的另一端侧与第2连接电极13电连接。这些第1连接电极12、第2连接电极 13和电阻电路网14是如后述那样通过例如半导体制造工艺而在基板11上设置的。因此，作为基板11，可以使用硅基板(硅晶片)等半导体基板(半导体晶片)。另外，基板11也可以是绝缘基板等其他种类的基板。
第1连接电极12和第2连接电极13分别可作为外部连接电极而工作。在电路基板15安装了贴片电阻器10的状态下，如图1(B)所示，分别通过电路基板15的电路(未图示)和焊锡以电及机械方式连接第1连接电极12和第2连接电极13。另外，对于作为外部连接电极起作用的第1 连接电极12和第2连接电极13而言，为了提高焊锡润湿性以及可靠性，优选由金(Au)形成，或者在表面实施镀金。
图2是贴片电阻器10的俯视图，表示第1连接电极12、第2连接电极13和电阻电路网14的配置关系以及俯视电阻电路网14时的结构。参照图2，贴片电阻器10包括沿着基板上表面的一个短边111配置的在宽度方向上较长的俯视时大致为矩形的第1连接电极12、沿着基板上表面的另一短边112配置的在宽度方向上较长的平面时大致为矩形的第2连接电极13、和设置在第1连接电极12和第2连接电极13间的俯视时为矩形的区域上的电阻电路网14。
电阻电路网14具备在基板11上以矩阵状排列的具有相等的电阻值的多个电阻体R(在图2的例中，沿着行方向(基板的长边方向)排列有8 个电阻体R，沿着列方向(基板的宽度方向)排列有44个电阻体，共计 352个电阻体R结构)。并且，这些多个电阻体R的1个～64个被电连接，形成多种电阻单位体。以规定的方式通过作为电路网连接单元的导体膜 (由导体形成的布线膜)而连接所形成的多种电阻单位体。另外，为了将电阻单位体以电方式组入到电阻电路网14、或者从电阻电路网14电分离，设置了可熔断的多个熔断膜F。沿着第2连接电极13的内侧边排列多个熔断膜F，以使配置区域成为直线状。更具体而言，多个熔断膜F及连接用导体膜C被配置成直线状。
图3A是放大了图2所示的电阻电路网14的一部分的俯视图，图3B 及图3C是分别用于说明电阻电路网14中的电阻体R的结构的长度方向的纵向截面图及宽度方向的纵向截面图。参照图3A、图3B及图3C，说明电阻体R的结构。在作为基板的基板11的上表面形成有绝缘层(SiO2) 19，在绝缘层19上配置有构成电阻体R的电阻体膜20。电阻体膜20由 TiN或TiON形成。该电阻体膜20将第1连接电极12与第2连接电极13 之间设置成以线状延伸的多根电阻体膜(以下称作“电阻体膜线”)，电阻体膜线20有时会在线方向上的规定位置处被切断。在电阻体膜线20上层叠有作为导体膜21的铝膜。导体膜21沿着线方向隔着恒定间隔R被层叠在电阻体膜线20上。
图4用电路符号表示了该结构的电阻体膜线20及导体膜21的电特征。即，如图4(A)所示，规定间隔R的区域的电阻体膜线20部分分别形成一定电阻值r的电阻体R。层叠了导体膜21的区域中，由于该导体膜21而使得电阻体膜线20短路。由此，形成由图4(B)所示的电阻r的电阻体R的串联连接构成的电阻电路。
此外，通过电阻体膜20及导体膜21连接了相邻的电阻体膜线20彼此，因此图3A所示的电阻电路网构成图4(C)所示的电阻电路。在此，简单说明电阻电路网14的制造工艺。(1)热氧化基板11的表面，形成作为绝缘层19的二氧化硅(SiO2)层。(2)然后，通过溅射，在绝缘层19 的整个面上形成TiN、TiON或TiSiON的电阻体膜20。(3)然后，通过溅射，在电阻体膜20上层叠铝(Al)的导体膜21。(4)之后，采用光刻工艺，例如通过干蚀刻选择性地去除导体膜21及电阻体膜20，如图3A 所示，获得俯视时隔着恒定间隔在列方向上排列有恒定宽度的电阻体膜线 20及导体膜21的结构。此时，在一部分还形成切断了电阻体膜线20及导体膜21的区域。(5)接着，选择性地去除在电阻体膜线20上层叠的导体膜21。其结果，获得在电阻体膜线20上隔着恒定间隔R层叠了导体膜 21的结构。(6)之后，堆积作为保护膜的SiN膜22，进一步在该膜上层叠作为保护层的聚酰亚胺层23。
在该实施方式中，形成在基板11上的包括在电阻电路网14中的电阻体R包括电阻体膜线20、和在电阻体膜线20上沿着线方向隔着恒定间隔被层叠的导体膜21，未层叠导体膜21的恒定间隔R部分的电阻体膜线 20构成1个电阻体R。构成电阻体R的电阻体膜线20的形状及大小全部相同。因此，基于在基板上制作的相同形状且相同大小的电阻体膜具有大致相同电阻值的这一特性，在基板11上以矩阵状排列的多个电阻体R具有相等的电阻值。
层叠在电阻体膜线20上的导体膜21形成电阻体R，同时还起到连接多个电阻体R而构成电阻单位体的连接用导体膜的作用。图5(A)是表示放大了图2所示的贴片电阻器10的俯视图的一部分的包括熔断膜F的区域的部分放大俯视图，图5(B)是表示沿着图5(A)的B-B的截面结构的图。
如图5(A)、(B)所示，熔断膜F也由在形成电阻体R的电阻体膜 20上被层叠的导体膜21形成。即，以与在形成电阻体R的电阻体膜线 20上被层叠的导体膜21相同的层(layer)，由与导体膜21相同的金属材料、即铝(Al)形成。另外，如上所述，为了形成电阻单位体，导体膜 21还可被用作电连接多个电阻体R的连接用导体膜21。
也就是说，在层叠于电阻体膜20上的同一层中，利用同一金属材料(例如铝)通过相同的制造工艺(溅射及光刻工序)，形成电阻体R形成用的导体膜、用于形成电阻单位体的连接用导体膜、用于构成电阻电路网 14的连接用导体膜、熔断膜、以及用于将电阻电路网14连接到第1连接电极12和第2连接电极13的导体膜。由此，简化了该贴片电阻器10的制造工艺，而且可利用同一掩模同时形成各种导体膜。并且还可提高与电阻体膜20的校准性。
图6是示意性表示图2所示的电阻电路网14中的连接多种电阻单位体的连接用导体膜C及熔断膜F的排列关系、与连接到该连接用导体膜 C及熔断膜F上的多种电阻单位体之间的连接关系的图。参照图6，第1 连接电极12与包含在电阻电路网14中的基准电阻单位体R8的一端相连。基准电阻单位体R8由8个电阻体R的串联连接构成，其另一端与熔断膜 F1相连。熔断膜F1和连接用导体膜C2与由64个电阻体R的串联连接构成的电阻单位体R64的一端及另一端相连。连接用导体膜C2和熔断膜 F4与由32个电阻体R的串联连接构成的电阻单位体R32的一端及另一端连接。熔断膜F4和连接用导体膜C5与由32个电阻体R的串联连接构成的电阻单位体R32的一端及另一端连接。连接用导体膜C5和熔断膜 F6与由16个电阻体R的串联连接构成的电阻单位体R16的一端及另一端连接。熔断膜F7及连接用导体膜C9与由8个电阻体R的串联连接构成的电阻单位体R8的一端及另一端连接。连接用导体膜C9及熔断膜F10 与由4个电阻体R的串联连接构成的电阻单位体R4的一端及另一端连接。熔断膜F11及连接用导体膜C12与由2个电阻体R的串联连接构成的电阻单位体R2的一端及另一端连接。连接用导体膜C12及熔断膜F13 与由1个电阻体R构成的电阻单位体R1的一端及另一端连接。熔断膜 F13及连接用导体膜C15与由2个电阻体R的并联连接构成的电阻单位体R／2的一端及另一端连接。连接用导体膜C15及熔断膜F16与由4个电阻体R的并联连接构成的电阻单位体R／4的一端及另一端连接。熔断膜F16及连接用导体膜C18与由8个电阻体R的并联连接构成的电阻单位体R／8的一端及另一端连接。连接用导体膜C18及熔断膜F19与由16 个电阻体R的并联连接构成的电阻单位体R／16的一端及另一端连接。熔断膜F19及连接用导体膜C22与由32个电阻体R的并联连接构成的电阻单位体R／32连接。
多个熔断膜F及连接用导体膜C中，熔断膜F1、连接用导体膜C2、熔断膜F3、熔断膜F4、连接用导体膜C5、熔断膜F6、熔断膜F7、连接用导体膜C8、连接用导体膜C9、熔断膜F10、熔断膜F11、连接用导体膜C12、熔断膜F13、熔断膜F14、连接用导体膜C15、熔断膜F16、熔断膜F17、连接用导体膜C18、熔断膜F19、熔断膜F20、连接用导体膜 C21、连接用导体膜C22分别被配置成直线状且被串联连接。具有如下的构成：若各熔断膜F熔断，则和与熔断膜F相邻连接的连接用导体膜C 之间的电连接被切断。
用电路图表示该构成的话，则如图7所示。即，在所有的熔断膜F 未熔断的状态下，电阻电路网14构成在第1连接电极12和第2连接电极 13间设置的由8个电阻体R的串联连接构成的基准电阻单位体R8(电阻值8r)的电阻电路。例如，若将1个电阻体R的电阻值r设为r＝80Ω，则通过8r＝640Ω的电阻电路而构成连接了第1连接电极12和第2连接电极13的贴片电阻器10。
于是，在基准电阻单位体R8以外的多种电阻单位体上分别并联连接熔断膜F，这些多种电阻单位体因各熔断膜F而成为被短路的状态。也就是说，基准电阻单位体R8串联连接了12种13个电阻单位体R64～R／32，各电阻单位体因分别并联连接的熔断膜F而被短路，因此在电特性上，各电阻单位体不会被组入电阻电路网14中。
该实施方式的贴片电阻器10根据所要求的电阻值，选择性地例如通过激光来熔断熔断膜F。由此，并联连接的熔断膜F被熔断的电阻单位体被组入电阻电路网14中。因此，能够设置成使电阻电路网14的整个电阻值具有以串联连接与被熔断的熔断膜F对应的电阻单位体的方式组成的电阻值的电阻电路网。
换言之，该实施方式的贴片电阻器10能够通过选择性地熔断与多种电阻单位体对应地设置的熔断膜，从而将多种电阻单位体(例如，若F1、 F4、F13被熔断，则是电阻单位体R64、R32、R1的串联连接)组入电阻电路网中。并且，多种电阻单位体其电阻值已定，因此换句话说，通过数字地调整电阻电路网14的电阻值就能够设置具有所要求的电阻值的贴片电阻器10。
此外，多种电阻单位体具备：具有相等的电阻值的电阻体R以1个、 2个、4个、8个、16个、32个及64个这样的等比数列增加电阻体R的个数而串联连接了这些电阻体R的多种串联电阻单位体、和相等电阻值的电阻体R以2个、4个、8个、16个、及32个这样的等比数列增加电阻体R的个数而并联连接了这些电阻体R的多种并联电阻单位体，它们以因熔断膜F而被短路的状态串联连接着，因此通过选择性地熔断熔断膜F，能够将电阻电路网14整体的电阻值在较小的电阻值到较大的电阻值的较宽的范围内设定为任意的电阻值。
图8表示本发明的其他实施方式的贴片电阻器30的俯视图，表示第 1连接电极12、第2连接电极13及电阻电路网4的配置关系以及俯视电阻电路网14时的结构。贴片电阻器30不同于上述的贴片电阻器10是因为电阻电路网14中的电阻体R的连接方式不同。即，贴片电阻器30的电阻电路网14中，具备在基板上以矩阵状排列的具有相等的电阻值的多个电阻体R(在图8的构成中，沿着行方向(基板的长边方向)排列了8 个电阻体R，沿着列方向(基板的宽度方向)排列了44个电阻体，共计 352个电阻体R的构成)。并且，电连接这些多个电阻体R的1个～128 个，形成多种电阻单位体。通过作为电路网连接单元的导体膜及熔断膜F，以并联方式连接了所形成的多种电阻单位体。沿着第2连接电极13的内侧边排列多个熔断膜F，以使配置区域呈直线状，具有如下结构：若熔断膜F被熔断，则从电阻电路网14电分离与熔断膜连接的电阻单位体。
另外，构成电阻电路网14的多个电阻体R的结构、连接用导体膜、熔断膜F的结构与之前说明的贴片电阻器10中的对应部位的结构相同，因此在此省略说明。图9是示意性表示图8所示的电阻电路网中的多种电阻单位体的连接方式、连接多种电阻单位体的熔断膜F的排列关系以及与熔断膜F连接着的多种电阻单位体的连接关系的图。
参照图9，第1连接电极12连接着包含在电阻电路网14中的基准电阻单位体R／16的一端。基准电阻单位体R／16由16个电阻体R的并联连接构成，其另一端与连接了余下的电阻单位体的连接用导体膜C连接。熔断膜F1和连接用导体膜C与由128个电阻体R的串联连接构成的电阻单位体R128的一端及另一端连接。熔断膜F5和连接用导体膜C与由64 个电阻体R的串联连接构成的电阻单位体R64的一端及另一端连接。熔断膜F6和连接用导体膜C与由32个电阻体R的串联连接构成的电阻单位体R32的一端及另一端连接。熔断膜F7和连接用导体膜C与由16个电阻体R的串联连接构成的电阻单位体R16的一端及另一端连接。熔断膜F8和连接用导体膜C与由8个电阻体R的串联连接构成的电阻单位体 R8的一端及另一端连接。熔断膜F9和连接用导体膜C与由4个电阻体R 的串联连接构成的电阻单位体R4的一端及另一端连接。熔断膜F10和连接用导体膜C与由2个电阻体R的串联连接构成的电阻单位体R2的一端及另一端连接。熔断膜F11和连接用导体膜C与由1个电阻体R的串联连接构成的电阻单位体R1的一端及另一端连接。熔断膜F12和连接用导体膜C与由2个电阻体R的并联连接构成的电阻单位体R／2的一端及另一端连接。熔断膜F13和连接用导体膜C与由4个电阻体R的并联连接构成的电阻单位体R／4的一端及另一端连接。熔断膜F14、F15、F16被电连接，这些熔断膜F14、F15、F16和连接用导体膜C与由8个电阻体 R的并联连接构成的电阻单位体R／8的一端及另一端连接。熔断膜F17、 F18、F19、F20、F21被电连接，这些熔断膜F17～F21和连接用导体膜C 与由16个电阻体R的并联连接构成的电阻单位体R／16的一端及另一端连接。
熔断膜F具备熔断膜F1～F21的21个，它们全部与第2连接电极13 连接着。由于是这样的结构，因此若连接了电阻单位体的一端的任一个熔断膜F被熔断，则从电阻电路网14电切断一端与该熔断膜F连接的电阻单位体。
若用电路图表示图9的结构、即贴片电阻器30所具备的电阻电路网 14的结构的话，则如图10所示。在所有的熔断膜F未被熔断的状态下，电阻电路网14在第1连接电极12和第2连接电极13之间构成基准电阻单位体R8与12种电阻单位体R／16、R／8、R／4、R／2、R1、R2、R4、R8、 R16、R32、R64、R128的并联连接电路之间的串联连接电路。
并且，基准电阻单位体R／16以外的12种电阻单位体分别与熔断膜F 串联连接着。由此，在具有该电阻电路网14的贴片电阻器30中，根据所要求的电阻值，选择性地例如通过激光熔断熔断膜F，则与被熔断的熔断膜F对应的电阻单位体(串联连接了熔断膜F的电阻单位体)会从电阻电路网14被电分离，能够调整贴片电阻器30的电阻值。
换言之，该实施方式的贴片电阻器30也能够通过选择性地熔断与多种电阻单位体对应地设置的熔断膜，从而从电阻电路网电分离多种电阻单位体。并且，多种电阻单位体其电阻值已定，因此换句话说，通过数字地调整电阻电路网14的电阻值，就能够设置成具有所要求的电阻值的贴片电阻器30。
此外，多种电阻单位体具有以1个、2个、4个、8个、16个、32个、 64个及128个这样的等比数列增加电阻体R的个数而串联连接了具有相等电阻值的电阻体R的多种串联电阻单位体、和以2个、4个、8个、16 个这样的等比数列增加电阻体R的个数来并联连接了具有相等电阻值的电阻体R的多种并联电阻单位体，因此通过选择性地熔断熔断膜F，能够细微且数字地将电阻电路网14整体的电阻值设定为任意的电阻值。
另外，在图10所示的电路中，在基准电阻单位体R／16及被并联连接的电阻单位体当中电阻值小的电阻单位体中具有流动过电流的倾向，在设定电阻时，必须要设计较大的流过电阻的额定电流。因此，也可以为了使电流分散，变更电阻电路网的连接结构以使图10所示的电路成为图11 (A)所示的电路结构。即，不存在基准电阻单位体R／16，且并联连接的电阻单位体中将最小的电阻值设为r，变更为包括将电阻值r的电阻单位体R1并联连接成多组的结构140的电路。图11(B)是表示了具体的电阻值的电路图，是包括将80Ω的电阻单位体、熔断膜F的串联连接并联连接成多组的结构140的电路。由此，能够实现流过的电流的分散。
图12是用电路图表示了本发明的又一实施方式的贴片电阻器所具备的电阻电路网14的电路结构的图。图12所示的电阻电路网14的特征是成为串联连接了多种电阻单位体的串联连接与多种电阻单位体的并联连接的电路结构。被串联连接的多种电阻单位体与之前的实施方式相同，各个电阻单位体的每一个并联连接了熔断膜F，被串联连接的多种电阻单位体的全部因熔断膜F而处于短路状态。因此，若熔断熔断膜F，则通过该熔断膜F而被短路的电阻单位体会被以电方式组入电阻电路网14中。
另一方面，被并联连接的多种电阻单位体分别串联连接了熔断膜F。因此，通过熔断熔断膜F，从而可从电阻单位体的并联连接中电切离串联连接有熔断膜F的电阻单位体。根据该结构，例如，可在并联连接侧生成1kΩ以下的小电阻，在串联连接侧生成1kΩ以上的电阻电路。由此，能够使用由相同的基本设计构成的电阻电路网14来生成从几Ω的小电阻到几MΩ的大电阻为止的宽范围的电阻电路。
此外，在设定精度更高的电阻值的情况下，若预先剪切出接近所要求的电阻值的串联连接侧电阻电路的熔断膜，则能够通过熔断并联连接侧的电阻电路的熔断膜来进行细微的电阻值的调整，能够提高与期望的电阻值之间的一致性的精度。图13是表示具有10Ω～1MΩ的电阻值的贴片电阻器中的电阻电路网14的具体的结构例的电路图。
图13所示的电阻电路网14也是对通过熔断膜F而被短路的多种电阻单位体的串联连接、和串联连接了熔断膜F的多种电阻单位体的并联连接进行了串联连接的电路结构。根据图13的电阻电路，在并联连接侧能够在精度1％以内设定10～1kΩ的任意的电阻值。此外，串联连接侧的电路能够在精度1％以内设定1k～1MΩ的任意的电阻值。在使用串联连接侧的电路的情况下，预先熔断接近期望的电阻值的电阻单位体的熔断膜 F，使得与期望的电阻值一致，从而具有能够设定更高精度的电阻值的优点。
另外，说明了熔断膜F使用与连接用导体膜C相同的层的情形，但是连接用导体膜C部分也可以是在其上进一步层叠其他导体膜来降低导体膜的电阻值的结果。另外，此时，只要不在熔断膜F上层叠导体膜，熔断膜F的熔断性就不会恶化。图14是表示在上述的贴片电阻器中组入了其他电路的电子设备1的电路结构的图。
电子设备1例如串联连接了二极管55和电阻电路网14。该电子设备 1是包括二极管55的片型电子设备。另外，并不限于如该例这样的贴片型，作为具有上述的电阻电路网14的电子设备，也可以应用本发明。本发明并不限于以上说明的实施方式，在权利要求书记载的事项范围内能够实施各种设计变更。<第1参考例的发明>(1)第1参考例的发明的特征例如，第1参考例的发明的特征如以下的A1～A11。(A1)一种贴片部件，包括具有元件形成面和与元件形成面正交的多个侧面的大致长方体形状的基板、在所述基板的所述元件形成面上形成的元件、与所述元件相连的布线膜、和在所述基板的所述元件形成面上形成的外部连接电极，所述多个侧面交叉的角部被整形为圆(round)形状。
根据该结构，由于贴片部件的角部是圆形状，因此能够防止碎片的产生，可提高生产率。(A2)根据A1记载的贴片部件，还包括在所述基板上形成的保护膜，以覆盖所述元件及布线膜，所述保护膜的角部具有圆形状。根据该结构，能够通过保护膜来保护元件及布线膜，并且能够防止在保护膜的角部中产生碎片。(A3)根据A2记载的贴片部件，所述元件包括由在所述基板上形成的薄膜电阻体形成的电阻，形成有所述布线膜与所述电阻连接的布线。
由此，贴片部件可构成为贴片电阻器。(A4)根据A3记载的贴片部件，所述薄膜电阻体及布线膜的一部分可被用作熔丝元件。通过熔断熔丝元件，在贴片电阻器中能够产生期望的值的电阻。(A5)根据A2～A4的任一项记载的贴片部件，所述保护膜还覆盖所述基板的侧面。
此时，由于侧面被保护膜覆盖，因此在该侧面能够防止产生短路路径。 (A6)根据A2～A5的任一项记载的贴片部件，还包括覆盖所述保护膜的上表面的树脂膜。(A7)根据A6记载的贴片部件，所述外部连接电极经由贯通所述树脂膜及保护膜的贯通孔而与所述布线膜连接。(A8)根据 A6或A7记载的贴片部件，所述树脂膜由薄膜构成，在所述侧面比所述保护膜更突出。
根据该结构，在贴片部件与周边物体相接触时，树脂膜中比保护膜更突出的伸长部最先与周边物体相接触，会缓和因接触带来的冲击，因此能够防止冲击到达元件等处。(A9)根据A1～A8的任一项记载的贴片部件，在所述侧面中的至少1个侧面中形成有凹部或凸部。
此时，能够通过凹部或凸部而使贴片部件的外形成为非对称的状态，通过该外形能够识别贴片部件的贴片方向(安装于布线基板时的贴片部件的朝向)，因此通过贴片部件的外观就能够掌握贴片方向。(A10)一种贴片部件的制造方法，包括：在基板的元件形成面上形成元件的工序；利用等离子蚀刻，在所述基板中形成与所述元件形成面正交的多个侧面，并且将所述多个侧面交叉的角部整形为圆形状的工序。
根据该方法，能够制造角部被整形为圆形状的贴片部件。(A11)一种贴片部件的制造方法，在基板的元件形成面上形成元件的工序；在所述基板中形成与所述元件形成面正交的多个侧面，并且将所述多个侧面交叉的角部整形为圆形状的工序。
根据该方法，也能够制造角部被整形为圆形状的贴片部件。(2)第1 参考例的发明的实施方式以下，参照附图详细说明第1参考例的实施方式。另外，图16～图30所示的符号只有在这些附图中有效，即便在其他实施方式中使用了这些符号也不会表示与该实施方式的符号相同的要素。
图16(a)是用于说明第1参考例的一实施方式的电子设备的结构的示意性立体图，图16(b)是表示在电路基板安装了电子设备的状态的示意性侧视图。该电子设备1是微小的贴片部件，如图16(a)所示是长方体形状。关于电子设备1的尺寸，长边方向的长度L约为0.3mm，短边方向的宽度W约为0.15mm，厚度T约为0.1mm。
该电子设备1是通过在晶片上以格子状形成多个电子设备1后切断晶片来分离成每一个电子设备1而得到的。电子设备1主要具备基板2、成为外部连接电极的第1连接电极3和第2连接电极4、和元件5。这些第 1连接电极3、第2连接电极4及元件5例如是采用半导体制造工艺在基板2上形成的。因此，作为基板2，可以使用硅基板(硅晶片)等半导体基板(半导体晶片)。另外，基板2也可以是绝缘基板等其他种类的基板。
基板2是大致长方体的贴片形状。在基板2中，图16(a)的上表面是元件形成面2A。元件形成面2A是基板2的表面，大致是长方形状。基板2的厚度方向上的元件形成面2A的相反侧的面是背面2B。元件形成面2A和背面2B是大致相同形状。此外，基板2除了元件形成面2A 及背面2B以外，还具有与这些面正交而延伸的侧面2C、侧面2D、侧面 2E及侧面2F。
侧面2C被架设在元件形成面2A及背面2B的长边方向一端边缘(图 16(a)中的左前侧的边缘)之间，侧面2D被架设在元件形成面2A及背面2B的长边方向另一端边缘(图16(a)中右后侧的边缘)之间。侧面 2C及侧面2D是该长边方向上的基板2的两个端面。侧面2E被架设在元件形成面2A及背面2B的短边方向的一端边缘(图16(a)中左后侧的边缘)之间，侧面2F被架设在元件形成面2A及背面2B的短边方向的另一端边缘(图16(a)中右前侧的边缘)之间。侧面2E及侧面2F是该短边方向上的基板2的两个端面。
在基板2中，元件形成面2A、侧面2C、侧面2D、侧面2E及侧面 2F被保护膜23覆盖。因此，严格来讲，在图16(a)中，元件形成面2A、侧面2C、侧面2D、侧面2E及侧面2F位于保护膜23的内侧(里侧)，并没有露出在外部。另外，元件形成面2A上的保护膜23被树脂膜24覆盖。树脂膜24从元件形成面2A分别突出至侧面2C、侧面2D、侧面2E 及侧面2F中的元件形成面2A侧的端部(图16(a)中的上端部)。将在后面详细叙述保护膜23及树脂膜24。
在基板2中，在相当于大致长方形的元件形成面2A的一边A(侧面 2C、2D、2E及2F中的任一个，如后述那样，在此是侧面2C)的部分中形成有在厚度方向上切缺基板2的凹部10。一边A也是俯视时的电子设备1的一边。图16(a)中的凹部10形成于侧面2C，在基板2的厚度方向上延伸且向侧面2D侧凹入。凹部10在厚度方向上贯通着基板2，该厚度方向上的凹部10的端部分别从元件形成面2A及背面2B露出。凹部 10在侧面2C延伸的方向(前述的短边方向)上小于侧面2C。从厚度方向(电子设备1的厚度方向)看基板2的俯视时的凹部10的形状是其长边位于所述短边方向上的长方形状(矩形状)。另外，俯视时的凹部10 的形状也可以是朝向凹部10凹入的方向(侧面2D侧)宽度变窄的梯形状，也可以是朝向凹入方向变细的三角形状，还可以是U字形状(凹成 U字的形状)。无论是哪种形状，只要是这种简单形状的凹部10，就能够通过简单的方法来形成。此外，在此，凹部10形成于侧面2C，但是可以不是侧面2C，而是形成在侧面2C～2F中的至少1个面上。
凹部10用于表示将电子设备1安装在电路基板9(参照图16(b)) 时的电子设备1的朝向(贴片方向)。俯视时的电子设备1(严格来讲是基板2)的轮廓是在其一边A具有凹部10的矩形，因此在长边方向上是非对称的外形。也就是说，该非对称的外形在侧面2C、2D、2E及2F中的至少一个面(一边A)上具有表示贴片方向的凹部10，电子设备1通过该非对称的外形来表示长边方向上的凹部侧是贴片方向。由此，只要将俯视时的电子设备1的基板2的外形设为非对称，就能够识别电子设备1 的贴片方向。也就是说，无需标识工序也可以通过电子设备1的外形来识别贴片方向。特别是，由于电子设备1的非对称的外形是在一边A具有表示贴片方向的凹部10的矩形，因此在电子设备1中能够将连接一边A 和相反侧的一边B的长边方向上的凹部10侧设为贴片方向。因此，例如，使俯视时的电子设备1的长边方向和左右方向一致，此时一边A位于左端时，只要能够将电子设备1正确地安装于电路基板9，在安装时，能够通过凹部10从电子设备1的外观来掌握使电子设备1的朝向匹配为俯视时一边A位于左端。
并且，在长方体的基板2中，构成侧面2C、侧面2D、侧面2E及侧面2F中相邻的侧面彼此的边界的角部(该侧面彼此交叉的部分)11被整形为被倒角后的圆形状(呈圆弧)。此外，在基板2中，构成凹部10与凹部10的周边侧面2C之间的边界的角部(在侧面2C中凹部10的角部) 12也被整形为被倒角后的圆形状。在此，角部12除了凹部10与其周边的侧面2C(凹部10以外的部分)之间的边界外，还存在于凹部10的最深部侧，俯视时存在于4个部位。
由此，在俯视时的基板2的轮廓中，弯曲的部分(角部11、12)都是圆形状。因此，在圆形状的角部11、12中能够防止产生碎片。由此，在制造电子设备1时，能够提高成品率(提高生产率)。第1连接电极3 和第2连接电极4形成在基板2的元件形成面2A上，部分从树脂膜24 露出。第1连接电极3和第2连接电极4分别例如通过按照Ni(镍)、Pd (钯)及Au(金)的顺序在元件形成面2A上层叠这些金属而构成。在元件形成面2A的长边方向上隔着间隔而配置第1连接电极3和第2连接电极4，这些连接电极的长边在元件形成面2A的短边方向上。在图16(a) 中，在元件形成面2A的靠近侧面2C的位置设有第1连接电极3，在靠近侧面2D的位置设有第2连接电极4。前述的侧面2C的凹部10凹进去的深度是不会干扰第1连接电极3的程度。但是，在这种情况下也可以根据凹部10而在第1连接电极3中也设置凹部(成为凹部10的一部分)。
元件5是电路元件，形成在基板2的元件形成面2A中的第1连接电极3与第2连接电极4之间的区域中，其上面被保护膜23及树脂膜24 覆盖。该实施方式的元件5是由电路网构成的电阻56，该电路网在元件形成面2A上以矩阵状排列由TiN(氮化钛)或TiON(氧氮化钛)构成的多个薄膜状电阻体(薄膜电阻体)R而成。元件5与后述的布线膜22 相连，经由布线膜22而与第1连接电极3和第2连接电极4连接。由此，在电子设备1中，在第1连接电极3与第2连接电极4之间形成有由元件 5构成的电阻电路。因此，该实施方式的电子设备1成为贴片电阻器。
如图16(b)所示，使第1连接电极3和第2连接电极4与电路基板 9对置，通过焊料13以电及机械方式连接到电路基板9的电路(未图示)，从而能够将电子设备1倒装连接到电路基板9。另外，对于作为外部连接电极而发挥作用的第1连接电极3和第2连接电极4而言，为了提高焊料润湿性及可靠性，优选由金(Au)形成，或在表面实施镀金。
图17是电子设备的俯视图，是表示第1连接电极、第2连接电极及元件的配置关系以及俯视元件时的结构的图。参照图17，成为电阻电路网的元件5作为一例而具有由沿着行方向(基板2的长边方向)排列的8 个电阻体R、和沿着列方向(基板2的宽度方向)排列的44个电阻体R 构成的共计352个电阻体R。各个电阻体R具有相等的电阻值。
这些多个电阻体R以1个～64个的规定个数被组合电连接，从而形成了多种电阻单位体(单位电阻)。所形成的多种电阻单位体经由连接用导体膜C而被连接成规定的方式。另外，在基板2的元件形成面2A上，为了向元件5电方式组入电阻单位体、或者从元件5电分离电阻单位体，设置可熔断的多个熔断膜F。多个熔断膜F及连接用导体膜C沿着第2 连接电极4的内侧边被排列成配置区域呈直线状。更具体而言，多个熔断膜F及连接用导体膜C被配置成直线状。
图18A是放大了图17所示的元件的一部分的俯视图。图18B是用于说明元件中的电阻体的结构的沿着图18A的B-B的长度方向的纵向截面图。图18C是用于说明元件中的电阻体的结构的沿着图18A的C-C的宽度方向的纵向截面图。参照图18A、图18B及图18C，说明电阻体R的结构。
电子设备1除了前述的布线膜22、保护膜23及树脂膜24外还具备绝缘膜20和电阻体膜21(参照图18B及图18C)。绝缘膜20、电阻体膜 21、布线膜22、保护膜23及树脂膜24形成在基板2(元件形成面2A) 上。绝缘膜20由SiO2(二氧化硅)构成。绝缘膜20覆盖基板2的元件形成面2A的整个区域。绝缘膜20的厚度约为
电阻体膜21构成电阻体R。电阻体膜21由TiN或TiON构成，且被层叠在绝缘膜20的表面上。电阻体膜21的厚度约为电阻体膜 21构成使第1连接电极3与第2连接电极4之间延伸为线状的多根线(以下称为“电阻体膜线21A”)，电阻体膜线21A有时会沿着线方向上的规定位置处被切断(参照图18A)。
在电阻体膜线21A上层叠布线膜22。布线膜22由Al(铝)或铝与 Cu(铜)的合金(AlCu合金)构成。布线膜22的厚度约为在电阻体膜线21A上沿着线方向隔着恒定间隔R而层叠布线膜22。用电路符号表示该结构的电阻体膜线21A及布线膜22的电特征的话，则如图19。即，如图19(a)所示，规定间隔R的区域的电阻体膜线21A的一部分分别形成具有一定电阻值r的1个电阻体R。
于是，在层叠了布线膜22的区域中通过电连接布线膜22相邻的电阻体R彼此，从而通过该布线膜22来使电阻体膜线21A短路。由此，形成图19(b)所示的由电阻r的电阻体R的串联连接构成的电阻电路。此外，相邻的电阻体膜线21A彼此通过电阻体膜21及布线膜22而被连接，因此图18A所示的元件5的电阻电路网构成图19(c)所示的(由前述的电阻体R的单位电阻构成)电阻电路。
在此，根据基板2上制造并嵌入的相同形状且相同大小的电阻体膜 21具有大致相同的电阻值的这一特性，在基板2上排列成矩阵状的多个电阻体R具有相等的电阻值。此外，层叠在电阻体膜线21A上的布线膜 22形成电阻体R，并且还起到连接多个电阻体R而构成电阻单位体的连接用布线膜的作用。
图20(a)是放大了图17所示的电子设备的俯视图的一部分的包括熔断膜的区域的部分放大俯视图，图20(b)是表示沿着图20(a)的B-B 的截面结构的图。如图20(a)及(b)所示，前述的熔断膜F及连接用导体膜C也由层叠在形成电阻体R的电阻体膜21上的布线膜22形成。即，在与层叠于形成电阻体R的电阻体膜线21A上的布线膜22相同的层上，通过与布线膜22相同的金属材料即Al或AlCu合金而构成熔断膜F 及连接用导体膜C。
也就是说，在层叠于电阻体膜21上的同一层上，作为布线膜22，使用同一金属材料(Al或AlCu合金)通过相同的制造工艺(后述的溅射及光刻工艺)，形成用于形成电阻体R的布线膜、熔断膜F、连接用导体膜 C、以及用于将元件5连接到第1连接电极3和第2连接电极4的布线膜
另外，熔断膜F不仅可以指布线膜22的一部分，还可以指电阻体R (电阻体膜21)的一部分和电阻体膜21上的布线膜22的一部分的统称 (熔丝元件)。此外，仅说明了熔断膜F使用与连接用导体膜C同一层的情况，但是连接用导体膜C部分也可以在其上还层叠其他导体膜，从而降低导体膜的电阻值。另外，在该情况下，只要在熔断膜F上不层叠导体膜就不会使熔断膜F的熔断性恶化。
图21是第1参考例的实施方式的元件的电路图。参照图21，元件5 通过从第1连接电极3开始按照基准电阻单位体R8、电阻单位体R64、2 个电阻单位体R32、电阻单位体R16、电阻单位体R8、电阻单位体R4、电阻单位体R2、电阻单位体R1、电阻单位体R／2、电阻单位体R／4、电阻单位体R／8、电阻单位体R／16、电阻单位体R／32的顺序串联连接这些电阻单位体而构成。基准电阻单位体R8及电阻单位体R64～R2分别串联连接与自身后缀数(R64时是“64”)相同数量的电阻体R而构成。电阻单位体R1由1个电阻体R构成。电阻单位体R／2～R／32分别并联连接与自身后缀数(R／32时是“32”)相同数量的电阻体R而构成。电阻单位体的后缀数的意思与后述的图22及图23中也相同。
并且，与基准电阻单位体R8以外的电阻单位体R64～电阻单位体 R／32分别并联连接1个熔断膜F。熔断膜F彼此直接被串联连接或经由连接用导体膜C(参照图20(a))而被串联连接。如图21所示，在所有熔断膜F未被熔断的状态下，元件5构成在第1连接电极3和第2连接电极4之间设置的由8个电阻体R的串联连接构成的基准电阻单位体R8 (电阻值8r)的电阻电路。例如，若将1个电阻体R的电阻值r设为r＝ 80，由8r＝64Ω的电阻电路构成连接了第1连接电极3和第2连接电极4的贴片电阻器(电子设备1)。
此外，在所有的熔断膜F未被熔断的状态下，基准电阻单位体R8以外的多种电阻单位体呈被短路的状态。也就是说，基准电阻单位体R8上串联连接有12种13个电阻单位体R64～R／32，各电阻单位体分别通过被并联连接的熔断膜F而成为短路状态，因此在电特性上看，各电阻单位体并未被组入元件5中。
在该实施方式的电子设备1中，根据所要求的电阻值，可选择性地例如通过激光来熔断熔断膜F。由此，并联连接的熔断膜F被熔断的电阻单位体会被组入元件5中。因此，能够将元件5整体的电阻值设置成串联连接地组入了与被熔断的熔断膜F对应的电阻单位体而得到的电阻值。
特别是，多种电阻单位体中具备：具有相等的电阻值的电阻体R以1 个、2个、4个、8个、16个、32个…这样的等比数列增加电阻体R的个数而串联连接了这些电阻体R的多种串联电阻单位体、和相等电阻值的电阻体R以2个、4个、8个、16个…这样的等比数列增加电阻体R的个数而并联连接了这些电阻体R的多种并联电阻单位体。因此，通过选择性地熔断熔断膜F(也包括前述的熔丝元件)，从而能够细致地且以数字方式将元件5(电阻56)整体的电阻值调整为任意的电阻值调整，在电子设备1中能够产生期望的值的电阻。
图22是第1参考例的其他实施方式的元件的电路图。也可以代替如前所述那样串联连接基准电阻单位体R8及电阻单位体R64～电阻单位体 R／32而构成元件5的方案，如图22所示那样构成元件5。详细而言，在第1连接电极3和第2连接电极4之间通过基准电阻单位体R／16、与12 种电阻单位体R／16、R／8、R／4、R／2、R1、R2、R4、R8、R16、R32、R64、 R128的并联连接电路之间的串联连接电路而构成元件5。
此时，基准电阻单位体R／16以外的12种电阻单位体分别与熔断膜F 串联连接。在所有的熔断膜F未被熔断的状态下，各电阻单位体被电组入到元件5中。根据所要求的电阻值，若选择性地例如通过激光来熔断熔断膜F，则从元件5电分离与被熔断的熔断膜F对应的电阻单位体(串联连接了熔断膜F的电阻单位体)，因此能够调整电子设备1整体的电阻值。
图23是第1参考例的又一实施方式的元件的电路图。图23所示的元件5的特征是，构成了将多种电阻单位体的串联连接、和多种电阻单位体的并联连接进行了串联连接的电路结构。在串联连接的多种电阻单位体中，与之前的实施方式相同，每个电阻单位体并联连接了熔断膜F，被串联连接的多种电阻单位体都会因熔断膜F而处于短路状态。因此，若熔断熔断膜F，则因该被熔断的熔断膜F而成为短路的电阻单位体在电特性上被组入元件5中。
另一方面，被并联连接的多种电阻单位体分别串联连接了熔断膜F。因此，通过熔断熔断膜F，从而能够从电阻单位体的并联连接中电切离被熔断的熔断膜F所串联连接着的电阻单位体。根据该结构，若例如在并联连接侧生成1kΩ以下的小电阻，在串联连接侧生成1kΩ以上的电阻电路，则可采用由相等的基本设计构成的电阻的电路网来生成几Ω的小电阻到几MΩ的大电阻的宽范围的电阻电路
图24是电子设备的示意性截面图。接着，参照图24，详细说明电子设备1。另外，为了便于说明，在图24中简化地表示了前述的元件5，并且对基板2以外的各要素附加了阴影。在此，说明前述的保护膜23及树脂膜24。
保护膜23由例如SiN(氮化硅)构成，其厚度约为保护膜 23完整地具有被设置在元件形成面2A的整个区域且从表面(图24的上侧)覆盖电阻体膜21及电阻体膜21上的各布线膜22(即，元件5)(也就是说，覆盖元件5的各电阻体R的上表面)的元件覆盖部23A、和覆盖基板2的4个侧面2C～2F(参照图16(a))各自的整个区域的侧面覆盖部23B。元件覆盖部23A和侧面覆盖部23B实际上具有大致相同的厚度，且互相连续。因此，保护膜23整体以大致相同的厚度连续覆盖着电阻体R的上表面及基板2的侧面2C～2F。
通过元件覆盖部23A，防止了电阻体R间的布线膜22以外处的短路 (相邻的电阻体膜线21A间的短路)。侧面覆盖部23B不仅覆盖侧面2C～ 2F各自的整个区域，还覆盖在绝缘膜20中向侧面2C～2F露出的部分。侧面覆盖部23B在侧面2C覆盖包括形成有凹部10的部分在内的整个区域(参照图16(a))。通过侧面覆盖部23B，防止了各侧面2C～2F中的短路(在该侧面产生短路路径的情形)。
参照图16(a)，保护膜23连续覆盖着基板2的元件形成面2A个4 个侧面2C～2F，因此具有沿着基板2的角部11及12的圆形状的角部26。此时，通过保护膜23来保护元件5及布线膜22，并且能够防止在保护膜 23的角部26产生碎片。
返回图24，树脂膜24与保护膜23一起保护电子设备1，由聚酰亚胺等树脂构成。树脂膜24的厚度约为5μm。树脂膜24覆盖着元件覆盖部 23A的表面的整个区域(保护膜23的上表面)，并且在基板2的4个侧面 2C～2F上的侧面覆盖部23B中覆盖着元件形成面2A侧的端部(图24的上端部)。也就是说，树脂膜24至少使4个侧面2C～2F上的侧面覆盖部 23B中的元件形成面2A相反侧(图24的下侧)的部分露出。
在这种树脂膜24中，俯视时与4个侧面2C～2F一致的的部分成为比这些侧面上的侧面覆盖部23B更向侧方(外侧)突出的圆弧状的伸长部24A。也就是说，树脂膜24(伸长部24A)在侧面2C～2F中比侧面覆盖部23B(保护膜23)更突出。这种树脂膜24具有在圆弧状的伸长部24A 中朝向侧方而凸出的圆形状的侧面24B。伸长部24A覆盖构成元件形成面2A与侧面2C～2F之间的边界的角部27。因此，电子设备1与周边物体相接触时，伸长部24A最先与周边物体接触，会缓和接触带来的冲击，因此能够防止冲击影响元件5等以及前述的角部27中的碎片。特别是，伸长部24A具有圆形状的侧面24B，因此能够顺利地缓和因接触带来的冲击。
另外，也可以获得树脂膜24完全没有覆盖侧面覆盖部23B的构成(使侧面覆盖部23B全部露出的构成)。在树脂膜24中，在俯视时分开的2 个位置处分别形成1个开口25。各开口25是在各自的厚度方向上连续地贯通树脂膜24及保护膜23(元件覆盖部23A)的贯通孔。因此，开口25 除了树脂膜24外还形成在保护膜23中。从各开口25露出布线膜22的一部分。在布线膜22中从各开口25露出的部分成为外部连接用的焊盘区域 22A。
2个开口25当中，一个开口25完全被第1连接电极3填充，另一个开口25完全被第2连接电极4填充。并且，第1连接电极3和第2连接电极4各自的一部分在树脂膜24的表面从开口25处突出。第1连接电极 3经由该一个开口25在该开口25的焊盘区域22A中与布线膜22电连接。第2连接电极4经由该另一个开口25在该开口25的焊盘区域22A中与布线膜22电连接。由此，第1连接电极3和第2连接电极4分别与元件 5电连接。在此，布线膜22形成分别与电阻体R的集合(电阻56)、第1 连接电极3和第2连接电极4连接的布线。
由此，形成有开口25的树脂膜24及保护膜23形成为从开口25使第 1连接电极3和第2连接电极4露出。因此，经由在树脂膜24的表面从开口25处突出的第1连接电极3和第2连接电极4，能实现电子设备1 与电路基板9之间的电连接(参照图16(b))。
图25A～图25F是表示图24所示的电子设备的制造方法的示意性截面图。首先，如图25A所示，准备晶片30。晶片30成为基板2的来源。因此，晶片30的表面30A是基板2的元件形成面2A，晶片30的背面30B 是基板2的背面2B。
于是，在晶片30的表面30A形成由SiO2等构成的绝缘膜20，在绝缘膜20上形成元件5(电阻体R及布线膜22)。具体而言，通过溅射，首先在绝缘膜20上的整个面上形成TiN或TiON的电阻体膜21，进一步在电阻体膜21上层叠铝(Al)的布线膜22。之后，利用光刻工艺，例如通过干蚀刻来选择性地去除电阻体膜21及布线膜22，如图18A所示，获得俯视时层叠有电阻体膜21的恒定宽度的电阻体膜线21A隔着恒定间隔而被排列在列方向上的构成。此时，还在一部分形成切断了电阻体膜线 21A及布线膜22的区域。接着，选择性地去除层叠在电阻体膜线21A上的布线膜22。其结果，获得在电阻体膜线21A上隔着恒定间隔R而层叠有布线膜22的结构的元件5。
参照图25A，根据形成在1片晶片30上的电子设备1的数量，在晶片30的表面30A上的多处形成元件5。接着，如图25B所示，为了覆盖绝缘膜20上的元件5整体，在晶片30的表面30A的整个区域形成抗蚀剂图案41。抗蚀剂图案41中形成有开口42。
图26是在图25B的工序中形成槽时所使用的抗蚀剂图案的一部分的示意性俯视图。在以矩阵状(也可以是格子状)配置了多个电子设备1 时，抗蚀剂图案41的开口42与俯视时相邻的电子设备1的轮廓之间的区域(图26中附加了阴影的部分)一致。因此，开口42的整体形状是具有多个相互正交的直线部分42A及42B的格子状。此外，直线部分42A及 42B(在此，直线部分42A)中都根据电子设备1的凹部10(参照图16 (a))而连续地设有从直线部分42A正交地突出的突出部分42C。
在此，电子设备1中，角部11、12是圆形状(参照图16(a))。由此，开口42中互相正交的直线部分42A及42B弯曲的同时互相连接着。此外，相互正交的直线部分42A及突出部分42C也是弯曲的同时互相连接着。因此，直线部分42A及42B的交叉部分43A、以及直线部分42A 及突出部分42C的交叉部分43B是角部较圆的圆形状。此外，在突出部分42C中，交叉部分43B以外的部分的角部也是圆的。
参照图25B，通过将抗蚀剂图案41作为掩模的等离子蚀刻，分别选择性地去除绝缘膜20及晶片30。由此，在俯视时与抗蚀剂图案41的开口42一致的位置上，形成贯通绝缘膜20而到达晶片30的厚度的部分厚度为止的槽44。槽44具有相互对置的侧面44A、和连接对置的侧面44A 的下端(晶片30的背面30B侧的一端)的底面44B。以晶片30的表面 30A为基准的槽44的深度约为100μm，槽44的宽度(对置的侧面44A 的间隔)约为20μm。
图27(a)是在图25B的工序中形成槽之后的晶片的示意性俯视图，图27(b)是图27(a)的部分放大图。参照图27(b)，槽44的整体形状俯视时是与抗蚀剂图案41的开口42(参照图26)一致的格子状。并且，在晶片30的表面30A，槽44中的矩形框体部分包围了形成有各元件5 的区域周围。在晶片30中形成有元件5的部分是电子设备1的半成品50。在晶片30的表面30A，在被槽44包围的区域中分别有1个半成品50，将这些半成品50排列配置成矩阵状。
此外，槽44在与抗蚀剂图案41的开口42中的突出部分42C(参照图26)对应的部分，形成为陷入半成品50的一边A的一部分中，由此，半成品50中形成有前述的凹部10(参照图16(a))。并且，根据在抗蚀剂图案41的开口42中成为圆形状的交叉部分43A及43B(参照图26)，俯视时的半成品50的角部60(成为电子设备1的角部11、12)被整形为圆形状。另外，该圆形状是通过利用等离子蚀刻而形成的，但是也可以代替等离子蚀刻而使用硅蚀刻(使用了药液的通常的蚀刻)。
由此，通过蚀刻晶片30，从而能够任意设定半成品50(换言之是最终的电子设备1)的外形，如该实施方式所示，能够设置成角部60(角部 11、12)为圆形状且在一边A具有凹部10的非对称的矩形(还可参照图 16(a))。此时，无需标识工序(通过激光器等标记表示贴片方向的记号等的工序)也能够制造可识别贴片方向的电子设备1。
形成槽44之后，去除抗蚀剂图案41，如图25C所示，在元件5的表面通过CVD(Chemical Vapor Deposition：化学气相沉积)法，形成由SiN 构成的保护膜(SiN膜)45。SiN膜45具有约为的厚度。SiN膜 45形成为不仅覆盖元件5表面的整个区域，而且还覆盖槽44的内表面(侧面44A及底面44B)。另外，SiN膜45是在侧面44A及底面44B上以大致恒定的厚度形成的薄膜，因此不需要完全填埋槽44。此外，SiN膜45 只要在槽44中形成在侧面44A的整个区域上即可，可以不形成在底面 44B上。
接着，如图25D所示，从槽44以外的SiN膜45之上向晶片30粘贴由聚酰亚胺构成的感光性树脂的薄膜46。图28(a)及(b)是表示在图 25D的工序中向晶片粘贴聚酰亚胺薄膜的状态的示意性立体图。具体而言，如图28(a)所示，从表面30A侧对晶片30(严格来讲是晶片30上的SiN膜45)覆盖聚酰亚胺薄膜46之后，通过如图28(b)所示那样旋转的辊47来向晶片30按压薄膜46。
如图25D所示，在槽44以外的SiN膜45表面的整个区域粘贴了薄膜46时，虽然薄膜46的一部分稍微进入到槽44侧，但是仅覆盖了槽44 的侧面44A上的SiN膜45中的元件5侧(表面30A侧)的一部分，薄膜 46不会到达槽44的底面44B。因此，在薄膜46与槽44的底面44B之间的槽44内，形成大小几乎与槽44相同的空间S。此时的薄膜46的厚度为10μm～30μm。
接着，对薄膜46实施热处理。由此，薄膜46的厚度热收缩至约5μ m为止。接着，如图25E所示，对薄膜46进行图案化，在薄膜46中选择性地去除俯视时与槽44及布线膜22的各焊盘区域22A一致的部分。具体而言，利用形成有俯视时与槽44及各焊盘区域22A匹配(一致)的图案的开口61的掩模62，基于该图案使薄膜46曝光并显影。由此，在槽44及各焊盘区域22A的上方薄膜46被分离，并且在薄膜46中被分离的边缘部分稍微向槽44侧下垂且同时重叠在槽44的侧面44A上的SiN 膜45上，在该边缘部分中自然地形成前述的(具有圆形状的侧面24B) 伸长部24A。
接着，通过将这样分离的薄膜46作为掩模的蚀刻，在SiN膜45中去除俯视时与各焊盘区域22A一致的部分。由此，形成开口25。在此， SiN膜45形成为使各焊盘区域22A露出。接着，通过非电解电镀，在各开口25中的焊盘区域22A上形成层叠Ni、Pd及Au而构成的Ni／Pd／Au 层叠膜。此时，使Ni／Pd／Au层叠膜从开口25突出至薄膜46的表面。由此，各开口25内的Ni／Pd／Au层叠膜成为图25F所示的第1连接电极3 和第2连接电极4。
接着，在第1连接电极3和第2连接电极4之间进行通电检查之后，从背面30B研磨晶片30。在此，在晶片30中构成槽44的侧面44A的部分的整个区域被SiN膜45覆盖，因此可在晶片30的研磨中，防止在该部分产生微小的破裂等，并且即使产生了微小的破裂也可以通过由SiN 膜45填埋该微小的破裂来抑制该微小的破裂的扩大。
然后，通过研磨，若使晶片30薄至到达槽44的底面44B(严格来讲是底面44B上的SiN膜45)位置的程度，则不存在连接相邻的半成品50 的物体，以槽44为边界分割晶片30，半成品50变成电子设备1，可单独进行分离。由此，完成电子设备1(参照图24)。在各电子设备1中，构成槽44的侧面44A的部分成为基板2的侧面2C～2F中的任一个。并且， SiN膜45成为保护膜23。此外，被分离的薄膜46成为树脂膜24。
即使电子设备1的贴片尺寸小，由于如上述那样先形成了槽44，因此通过从背面30B研磨晶片30，能够将电子设备1设为单独的一片。因此，与现有技术那样通过钻石轮划片机切割晶片30来使电子设备1成为单独的一片的情况相比，可省略切割工序，由此能够降低成本且缩短时间，能够实现成品率的提高。
如以上所述，在制造电子设备1时，在表面30A(元件形成面2A) 形成了多个元件5的晶片30中，若将用于将电子设备1一个个进行分割的槽44形成在表面30A的元件5的边界上，则槽44的侧面44A成为分割后的各电子设备1的侧面2C～2F。在对电子设备1进行分割之前，在槽44的侧面44A及晶片30的表面30A形成SiN膜45(保护膜23)。在此，如图25C所示，通过CVD法在电阻体R的上表面及槽44的内表面 (侧面44A及底面44B)连续地形成有大致相同厚度的CVD的保护膜 (CVD保护膜)23。此时，CVD保护膜23(SiN膜45)是在CVD工艺中在减压环境下形成的，因此作为侧面覆盖部23B可在基板2的侧面2C～ 2F(槽44的侧面44A)的整个区域附着CVD保护膜23。因此，在制造电子设备1时，能够在槽44的侧面44A均匀地形成保护膜23。
并且，形成保护膜23之后，如图25D所示，由覆盖元件形成面2A 的SiN膜45(成为保护膜23的元件覆盖部23A的部分)的薄膜46形成树脂膜24。树脂膜24由于至少在槽44的侧面44A的SiN膜45(成为保护膜23的侧面覆盖部23B的部分)处使与元件形成面2A相反的一侧(槽 44的底面44B侧)露出，因此在形成树脂膜24时(制造电子设备1时) 能够防止树脂膜24从底面44B侧填埋槽44。
具体而言，通过从保护膜23之上粘贴薄膜46，从而形成树脂膜24。此时，薄膜46不会从底面44B侧填埋槽44。因此，如图25F所示，能够使基板2薄至到达槽44的底面44B为止，能够在槽44中将基板2分割为各个电子设备1。以上，说明了第1参考例的实施方式，但是也可以通过其他方式实施第1参考例。
例如，在将晶片30分割为单独的电子设备1时，将晶片30从背面 30B侧研磨到槽44的底面44B(参照图25F)。代替该方式，也可以从背面30B选择性地进行蚀刻来去除SiN膜45中覆盖底面44B的部分、和晶片30中俯视时与槽44一致的部分，从而将晶片30分割为单独的电子设备1。
图29(a)是电子设备的俯视图，图29(b)是第1变形例的电子设备的俯视图，图29(c)是第2变形例的电子设备的俯视图。另外，在图 29(a)～14(c)中，为了便于说明，省略了元件5、保护膜23、树脂膜 24的图示。此外，前述的凹部10如图29(a)所示那样在电子设备1的一边A被设置在从该一边A的中点P偏离的位置上。在凹部10偏离了中点P的情况下，在一边A延伸的方向上，凹部10的中心10A与中点P 不一致。根据该结构，除了连接该一边A和该一边A相反侧的一边B的方向(长边方向)上的凹部10侧之外，还可以将该一边A延伸的方向(短边方向)上的凹部10侧作为前述的贴片方向。例如，在从元件形成面2A 侧看到的俯视图中，在使电子设备1的短边方向与前后方向(图29中的上下方向)一致的同时，使电子设备1的长边方向与左右方向一致，此时，凹部10位于靠左前方的(图29中的靠左上方)位置上，能够将电子设备 1正确地安装到电路基板9。由此，进行安装时，可从电子设备1的外观掌握必须使电子设备1的朝向匹配成俯视时凹部10位于靠左前方(从基板2的背面2B看电子设备1时是靠右前方)的位置上的情况。也就是说，能够从电子设备1的外观掌握必须使长边方向及短边方向这两个方向上的电子设备1的朝向匹配的情况。
如图29(b)所示，当然也可以将凹部10设置于在一边A上与中点 P一致的位置(凹部10的中心10A与中点P在短边方向上一致的位置) 上。此外，也可以代替凹部10，如图29(c)所示那样设置向外侧突出的凸部51。凸部51在俯视时可以是矩形状，也可以是U字形状(隆起成U 字的形状)或三角形状。当然，在侧面2C，凸部51中的角部(包括凸部 51的前端侧及根部侧的俯视时的4个角的部分)52也与其他角部11一样，呈被倒角的圆形状。在此，与凹部10相同，前述的侧面覆盖部23B(参照图16(a))在侧面2C覆盖包括形成有凸部51的部分在内的整个区域。此外，优选凹部10的深度或凸部51的高度(突出量)在20μm以下(第 1连接电极3或第2连接电极4的宽度的约5分之1以下)。并且，角部 11、角部12或角部52各自的倒角量，优选一边的距离在约20μm以下。
图30(a)是表示电子设备的另一实施方式的元件电路结构的图，图 30(b)是表示电子设备的又一实施方式的元件电路结构的图。在前述的实施方式中，由于将电子设备1作为贴片电阻器，因此第1连接电极3 和第2连接电极4间的元件5是电阻56，但是也可以是图30(a)所示的二极管55，还可以是如图30(b)所示那样串联连接了二极管55和电阻 56的部分。电子设备1由于具有二极管55而成为了贴片二极管，第1连接电极3和第2连接电极4有极性，但前述的贴片方向是与极性对应的方向。由此，可通过贴片方向表示第1连接电极3和第2连接电极4的极性，因此能够通过电子设备1的外观掌握该极性。也就是说，可知贴片方向中的某一侧(也就是说，第1连接电极3和第2连接电极4中哪一个)是正负极中的哪一极侧。因此，能够将电子设备1正确地安装到电路基板9(参照图16(b))，以使设有前述的凹部10或凸部51(参照图29)的一侧来到对应的极侧。
当然，第1参考例也可以适用于在元件5中代替二极管55而使用了电容器的贴片电容器或贴片电感器等、在芯片尺寸的基板2上制作了各种元件的元器件。<第2参考例的发明>(1)第2参考例的发明的特征例如，第2参考例的发明的特征有以下的B1～B13。(B1)一种贴片电阻器，特征在于，包括：基板；在所述基板上形成的第1连接电极和第2 连接电极；和在所述基板上形成且一端侧与所述第1连接电极连接而另一端侧与所述第2连接电极连接的电阻电路网，所述电阻电路网包括：在所述基板上以矩阵状排列的具有相等的电阻值的多个电阻体膜；包括与所述电阻体膜电连接的连接用布线膜，且1个或多个连接体膜通过连接用布线膜被电连接而构成的多种电阻单位体；以规定的方式连接了所述多种电阻单位体的电路网连接用布线膜；分别与所述电阻单位体对应地设置且为了将该电阻单位体以电方式组入所述电阻电路网中、或从所述电阻电路网电分离该电阻单位体而可被熔断的多个熔断膜，所述布线膜中的至少一部分具有包括层叠在所述电阻体膜上的第1布线层和在该第1布线层上层叠的第2布线层的层叠布线结构。
根据该结构，能够在基板上制作电阻电路网，可通过一次制造而制造出多个品质良好的贴片电阻器。此外，由于形成电阻电路网，因此能够实现电阻电路网的微小化，能够生成比现有技术更小的贴片电阻器。另外，电阻电路网包括以矩阵状排列的具有相等的电阻值的多个电阻体膜，通过改变这些多个电阻体膜的连接方式，能够容易地应对所要求的电阻值的变更。
另外，通过改变多种电阻单位体的连接方式，以能够容易地应对所要求的电阻值的变化。此外，熔断多个熔断膜中的任意的熔断膜，以电方式将电阻单位体组入电阻电路网，或者从电阻电路网电分离电阻单位体，从而可进行电阻电路网的电阻值的调整，同时无需变更基本设计就能够使贴片电阻器的电阻值满足多种要求的电阻值。由此，能够提供同一基本设计的、设置成其电阻值为所要求的电阻值的贴片电阻器。
并且，包含在电阻电路网中的布线膜的至少一部分，例如在以梳齿状并联连接了多个电阻体膜的区域中具有包括第1布线层、和在第1布线层上层叠的第2布线层的层叠布线结构。因此，因层叠结构，该区域的布线膜的电阻值变得更小，布线膜的电阻值不会影响电阻体的电阻值。其结果，无需改变整体的电阻值及多种电阻单位体的电阻比率等就能够构成高精度的电阻电路网。(B2)根据B1记载的贴片电阻器，特征在于，所述电阻体膜包括：在所述基板上延伸的电阻体膜线；和在所述电阻体膜线上沿着线方向隔着规定间隔而被层叠的布线膜，未层叠所述布线膜的所述恒定间隔部分的电阻体膜线构成1个电阻体膜。
在该结构中，以矩阵状排列的具有相等的电阻值的多个电阻体膜分别包括电阻体膜线、和在该电阻体膜线上沿着线方向隔着恒定间隔被层叠的布线膜。因此，未层叠布线膜的电阻体膜区域起到1个电阻体膜的作用。该电阻体膜区域通过将要层叠的布线膜的间隔设定成恒定间隔，从而可成为相同大小的相同形状。并且，利用在基板上制作的相同大小且相同形状的电阻体(电阻体膜)的电阻值几乎是同一电阻值的这一特性，可通过共用的布局图案简单地形成多个电阻体膜。(B3)根据B2记载的贴片电阻器，特征在于，划分所述电阻体膜的布线膜、包含在所述电阻单位体中的连接用布线膜、所述电路网连接用布线膜及所述熔断膜，包括在同一层上形成的同一材料的金属膜。
根据该结构，对于划分电阻体膜的布线膜、包含在电阻单位体中的连接用布线膜、包含在电路网连接单元中的连接用布线膜及熔断膜，在同一层上形成金属膜，通过蚀刻等去除该金属膜中的无用部分，从而能够通过比较少的工序简单地一次性形成多种金属膜(布线膜)。(B4)根据B1～ B3中的任一项记载的贴片电阻器，特征在于，所述电阻单位体包括将所述电阻体膜串联连接了多个的部分。
根据该结构，串联连接多个电阻体膜来形成电阻单位体，因此能够构成电阻值大的电阻单位体。(B5)根据B1～B3中的任一项记载的贴片电阻器，特征在于，所述电阻单位体包括将所述电阻体膜并联连接多个的部分。根据该结构，通过并联连接多个电阻体膜来形成电阻单位体，因此能够构成电阻值小且电阻值间的误差较少的电阻单位体。(B6)根据B5记载的贴片电阻器，特征在于，所述电阻体膜的并联连接包括所述布线膜呈梳齿状的梳齿形状部，所述梳齿形状部具有所述层叠布线结构。
根据该结构，对于多个电阻体膜的并联连接的连接用布线膜而言，在梳齿形状部中宽度较窄的布线膜的电阻值容易增加，但是由于在梳齿形状部中布线膜具有层叠布线结构，因此布线膜的电阻值不会对电阻电路网带来不良影响。(B7)根据B1～B6中的任一项记载的贴片电阻器，特征在于，在所述多种电阻单位体中，设定要连接的所述电阻体膜的个数，电阻值互相呈等比数列。
根据该结构，电阻单位体彼此的电阻值呈等比数列，因此能够在相对小的电阻值到相对大的电阻值范围内将电阻单位体的电阻值设定为多种。由此，即使通过电阻单位体的连接方式而向贴片电阻器所要求的要求电阻值范围较大，也能够通过同一设计内容来应对。(B8)根据B1～B7中的任一项记载的贴片电阻器，特征在于，所述电路网连接用布线膜包括串联连接所述多种电阻单位体的连接用布线膜。
根据该结构，可将电阻单位体串联连接而构成电阻值大的贴片电阻器。(B9)根据B1～B8中的任一项记载的贴片电阻器，特征在于，所述电路网连接用布线膜包括并联连接所述多种电阻单位体的连接用布线膜。根据该结构，通过将电阻单位体并联连接，从而能够细致地调整贴片电阻器的电阻值，能够提供可应对各种要求的电阻值的贴片电阻器。(B10)根据B9记载的贴片电阻器，特征在于，并联连接所述多种电阻单位体的电路网连接用布线膜包括梳齿形状部，该梳齿形状部具有所述层叠布线结构。
根据该结构，在并联连接了电阻单位体的情况下，在连接用布线膜中具有以梳齿状并联连接多个电阻体的部分，由于电阻体整体的电阻值变小，因此有时不能忽略布线膜的电阻值。因此，在该部分中构成为，将布线膜设置成层叠布线结构来进一步降低布线膜的电阻值，由此布线膜的电阻值不会对电阻电路网整体带来影响等。(B11)一种电子设备，特征在于，包括：基板；在所述基板上形成的第1连接电极和第2连接电极；在所述基板上形成、且具有通过一端侧与所述第1连接电极而另一端侧与所述第2连接电极连接的布线膜来连接的多个电阻体的电阻电路网；和为了将所述电阻体以电方式组入所述电阻电路网中、或从所述电阻电路网电分离所述电阻体而可被熔断的多个熔断膜，所述布线膜的至少一部分包括在所述电阻体膜上层叠的第1布线层、和在该第1布线层上层叠的第2布线层，所述熔断膜具有仅由第1布线膜或第2布线膜构成的层叠布线结构。 (B12)根据B11所述的电子设备，其特征在于，所述电阻体由TiON或 TiSiON构成。(B13)根据B11或B12所述的电子设备，其特征在于，统一对所述电阻体和所述布线膜进行图案化。
根据B11～B13的结构，熔断多个熔断膜中的任意熔断膜，将以电方式组入电阻电路网，或者从电阻电路网电分离电阻体，从而可进行电阻电路网的电阻值的调整，无需改变基本设计就能够满足多种要求电阻值。由此，能够提供一种具有同一基本设计的电阻电路网且将其电阻值设置成所要求的电阻值的电子设备。
另外，包含在电阻电路网中的布线膜中，至少其中的一部分例如在以梳齿状并联连接了多个电阻体的区域中具有包括第1布线层及在第1布线层上层叠的第2布线层的层叠布线结构。因此，由于层叠结构，相应区域的布线膜的电阻值进一步变小，布线膜的电阻值不会影响电阻体的电阻值。其结果，能够构成高精度的电阻电路网。(2)第2参考例的发明的实施方式以下，参照附图来详细说明第2参考例的实施方式。另外，图 31～图46所示的符号只在这些附图中有效，即使在其他实施方式中使用了，也不会表示与该其他实施方式的符号相同的要素。
图31(A)是表示第2参考例的一实施方式的贴片电阻器10的外观结构的示意性立体图，图31(B)是表示在基板上安装了贴片电阻器10 的状态的侧视图。参照图31(A)，第2参考例的一实施方式的贴片电阻器10具备在作为基板的基板11上形成的第1连接电极12、第2连接电极13、电阻电路网14。基板11是俯视时大致为长方形状的长方体形状，作为一例，是长边方向的长度为L＝0.3mm、短边方向的宽度为W＝ 0.15mm、基板11的厚度为T＝0.1mm左右大小的微小的芯片。
如图46所示，通过在晶片上以格子状形成多个贴片电阻器10，切断晶片而分离成各个贴片电阻器10，由此得到了该贴片电阻器10。在基板 11上，第1连接电极12是沿着基板11的一个短边111而设置的自身长边在短边111方向上的矩形电极。第2连接电极13是沿着基板11上的另一短边112而设置的自身长边在短边112方向上的矩形电极。电阻电路网 14被设置在由基板11上的第1连接电极12和第2连接电极13所夹持的的中央区域中。并且，电阻电路网14的一端侧与第1连接电极12电连接，电阻电路网14的另一端侧与第2连接电极13电连接。如后述那样，在基板11上例如利用半导体制造工艺而设置了这些第1连接电极12、第2连接电极13和电阻电路网14。因此，作为基板11可使用硅基板(硅晶片) 等半导体基板(半导体晶片)。另外，基板11也可以是绝缘基板等其他种类的基板。
第1连接电极12和第2连接电极13分别起到外部连接电极的作用。在贴片电阻器10被安装到电路基板15的状态下，如图31(B)所示，分别通过电路基板15的电路(未图示)和焊料以电及机械方式连接第1连接电极12和第2连接电极13。另外，对于起到外部连接电极作用的第1 连接电极12和第2连接电极13，为了提高焊料润湿性及可靠性，优选由金(Au)形成，或者在表面实施镀金。
图32是贴片电阻器10的俯视图，表示了第1连接电极12、第2连接电极13和电阻电路网14的配置关系以及电阻电路网14的俯视时的结构。参照图32，贴片电阻器10包括：沿着基板上表面的一个短边111而配置的在宽度方向上较长的俯视时大致为矩形的第1连接电极12；沿着基板上表面的另一个短边112而配置的在宽度方向上较长的俯视时大致为矩形的第2连接电极13；和在第1连接电极12和第2连接电极13之间的俯视时呈矩形的区域中设置的电阻电路网14。
电阻电路网14具有在基板11上以矩阵状排列的具有相等的电阻值的多个电阻体膜R(在图32的例中，沿着行方向(基板的长边方向)排列了8个电阻体膜R，沿着列方向(基板的宽度方向)排列了44个电阻体膜R，由共计352个电阻体膜R构成)。并且，这些多个电阻体膜R的1 个～64个被电连接，形成了多种电阻单位体。通过作为电路网连接单元的连接用布线膜，以规定的方式连接所形成的多种电阻单位体。另外，为了将电阻单位体以电方式组入电阻电路网14中或者从电阻电路网14电分离电阻单位体，设有可熔断的多个熔断膜F。多个熔断膜F沿着第2连接电极13的内侧边被排列成配置区域呈直线状。更具体而言，多个熔断膜 F及连接用布线膜C被配置成直线状。
图33A是放大了图32所示的电阻电路网14的一部分的俯视图，图 33B及图33C分别是用于说明电阻电路网14中的电阻体R的结构的长度方向的纵向截面图及宽度方向的纵向截面图。参照图33A、图33B及图 33C，说明电阻体膜R的结构。
在作为基板的基板11的上表面形成绝缘层(SiO2)19，在绝缘层19 上配置构成电阻体膜R的电阻体膜20。电阻体膜20由TiN或TiON形成。该电阻体膜20将第1连接电极12与第2连接电极13之间设为以线状延伸的多根电阻体膜(以下称为“电阻体膜线”)，在线方向上，电阻体膜线 20有时会在规定的位置处被切断。在电阻体膜线20上层叠作为布线膜21 的铝膜。在电阻体膜线20上沿着线方向隔着恒定间隔R而层叠有布线膜 21。
若用电路符号表示该结构的电阻体膜线20及布线膜21的电特征的话，则如图34所示。即，如图34(A)所示，规定间隔R的区域的电阻体膜线20的部分分别形成一定电阻值r的电阻体膜R。层叠有布线膜21 的区域中，该布线膜21使电阻体膜线20短路。由此，形成图34(B)所示的由电阻为r的电阻体膜R的串联连接构成的电阻电路。
此外，相邻的电阻体膜线20彼此通过电阻体膜20及布线膜21而被连接，因此图33A所示的电阻电路网构成图34(C)所示的电阻电路。在此，简单说明电阻电路网14的制造工艺。(1)热氧化基板11的表面，形成作为绝缘层19的二氧化硅(SiO2)层。(2)然后，通过溅射，在绝缘层19上的整个面上形成TiN、TiON或TiSiON的电阻体膜20。(3)进一步通过溅射，在电阻体膜20上层叠铝(Al)的布线膜21。(4)然后，利用光刻工艺，例如通过干蚀刻来选择性地去除布线膜21及电阻体膜20，如图33A所示那样，获得俯视时隔着恒定间隔在列方向上排列了恒定宽度的电阻体膜线20及布线膜21的结构。此时，在一部分还会形成电阻体膜线20及布线膜21被切断的区域。(5)接着，选择性地去除层叠在电阻体膜线20上的布线膜21。其结果，获得在电阻体膜线20上隔着恒定间隔R层叠了布线膜21的结构。(6)然后，堆积作为保护膜的SiN膜22，进一步在该膜22上层叠作为保护层的聚酰亚胺层23。
在该实施方式中，形成在基板11上的电阻电路网14所包含的电阻体膜R包括电阻体膜线20、和在电阻体膜线20上沿着线方向隔着恒定间隔被层叠的布线膜21，未层叠布线膜21的恒定间隔R部分的电阻体膜线 20构成1个电阻体膜R。构成电阻体膜R的电阻体膜线20其形状及大小完全相等。因此，基于在基板上制作的相同形状且相同大小的电阻体膜成为几乎相同电阻值的这一特性，在基板11上以矩阵状排列的多个电阻体膜R具有相等的电阻值。
层叠在电阻体膜线20上的布线膜21划分电阻体膜R的同时，还起到用于连接多个电阻体膜R而构成电阻单位体的连接用布线膜的作用。图35(A)是放大了图32所示的贴片电阻器10的俯视图的一部分的包括熔断膜F的区域的部分放大俯视图，图35(B)是表示沿着图35(A)的 B-B的截面结构的图。
如图35(A)、(B)所示，熔断膜F也由层叠在电阻体膜20上的布线膜21形成。即，在与层叠在电阻体膜线20上的布线膜21相同的层，由与布线膜21相同的金属材料、即铝(Al)形成。另外，如前述那样，为了形成电阻单位体，布线膜21还被用作电连接多个电阻体膜R的连接用布线膜21。
也就是说，在层叠在电阻体膜20上的同一层中，利用同一金属材料 (例如铝)，通过相同的制造工艺(溅射及光刻工艺)，形成划分电阻体膜 R的布线膜、用于形成电阻单位体的连接用布线膜、用于构成电阻电路网 14的连接用布线膜、熔断膜、以及用于将电阻电路网14连接到第1连接电极12和第2连接电极13的布线膜。由此，可简化该贴片电阻器10的制造工艺，而且可利用共用的掩模同时形成各种布线膜。另外，还可以提高与电阻体膜20之间的校准性。
图36是示意性表示连接图32所示的电阻电路网14中的多种电阻单位体的连接用布线膜C及熔断膜F的排列关系、与连接到该连接用布线膜C及熔断膜F上的多种电阻单位体之间的连接关系的图。参照图36，第1连接电极12与包含在电阻电路网14中的基准电阻单位体R8的一端连接。基准电阻单位体R8由8个电阻体膜R的串联连接构成，其另一端与熔断膜F1连接。熔断膜F1和连接用布线膜C2连接了由64个电阻体膜R的串联连接构成的电阻单位体R64的一端及另一端。连接用布线膜 C2和熔断膜F4连接了由32个电阻体膜R的串联连接构成的电阻单位体 R32的一端及另一端。熔断膜F4和连接用布线膜C5连接了由32个电阻体膜R的串联连接构成的电阻单位体R32的一端及另一端。连接用布线膜C5和熔断膜F6连接了由16个电阻体膜R的串联连接构成的电阻单位体R16的一端及另一端。熔断膜F7及连接用布线膜C9连接了由8个电阻体膜R的串联连接构成的电阻单位体R8的一端及另一端。连接用布线膜C9及熔断膜F10连接了由4个电阻体膜R的串联连接构成的电阻单位体R4的一端及另一端。熔断膜F11及连接用布线膜C12连接了由2个电阻体膜R的串联连接构成的电阻单位体R2的一端及另一端。连接用布线膜C12及熔断膜F13连接了由1个电阻体膜R构成的电阻单位体R1的一端及另一端。熔断膜F13及连接用布线膜C15连接了由2个电阻体膜 R的并联连接构成的电阻单位体R／2的一端及另一端。连接用布线膜C15 及熔断膜F16连接了由4个电阻体膜R的并联连接构成的电阻单位体R／4 的一端及另一端。熔断膜F16及连接用布线膜C18连接了由8个电阻体膜R的并联连接构成的电阻单位体R／8的一端及另一端。连接用布线膜C18及熔断膜F19连接了由16个电阻体膜R的并联连接构成的电阻单位体R／16的一端及另一端。熔断膜F19及连接用布线膜C22连接了由32 个电阻体膜R的并联连接构成的电阻单位体R／32。
多个熔断膜F及连接用布线膜C中，分别以直线状配置熔断膜F1、连接用布线膜C2、熔断膜F3、熔断膜F4、连接用布线膜C5、熔断膜F6、熔断膜F7、连接用布线膜C8、连接用布线膜C9、熔断膜F10、熔断膜 F11、连接用布线膜C12、熔断膜F13、熔断膜F14、连接用布线膜C15、熔断膜F16、熔断膜F17、连接用布线膜C18、熔断膜F19、熔断膜F20、连接用布线膜C21、连接用布线膜C22来对它们进行串联连接。若各熔断膜F被熔断，则该熔断后的位置和与熔断膜F相邻地连接的连接用布线膜C之间的电连接被切断。
若用电路图来表示该结构的话，则如图37。即，在所有的熔断膜F 未被熔断的状态下，电阻电路网14构成设置在第1连接电极12与第2 连接电极13之间的由8个电阻体R的串联连接构成的基准电阻单位体 R8(电阻值8r)的电阻电路。例如，若将1个电阻体R的电阻值r设为r ＝80Ω，则构成通过8r＝640Ω的电阻电路连接了第1连接电极12和第2 连接电极13的贴片电阻器10。
另外，基准电阻单位体R8以外的多种电阻单位体分别并联连接了熔断膜F，由于各熔断膜F，这些多种电阻单位体处于短路的状态。也就是说，基准电阻单位体R8串联连接了12种13个电阻单位体R64～R／32，各电阻单位体因与其并联连接着的熔断膜F而被短路，因此在电特性上，各电阻单位体未被组入电阻电路网14。
该实施方式的贴片电阻器10根据所要求的电阻值，选择性地例如通过激光来熔断熔断膜F。由此，并联连接着的熔断膜F被熔断的电阻单位体会被组入电阻电路网14中。由此，能够提供一种使电阻电路网14整体的电阻值具有串联连接与被熔断的熔断膜F对应的电阻单位体而被组成的电阻值的电阻电路网。
换言之，该实施方式的贴片电阻器10选择性地熔断与多种电阻单位体对应地设置的熔断膜，从而能够将多种电阻单位体(例如，若熔断F1、 F4、F13，则是电阻单位体R64、R32、R1的串联连接)组入电阻电路网中。并且，多种电阻单位体的电阻值分别已被决定，换言之只要以数字方式调整电阻电路网14的电阻值，就能够设置成具有所要求的电阻值的贴片电阻器10。
此外，多种电阻单位体具备：具有相等的电阻值的电阻体膜R以1 个、2个、4个、8个、16个、32个及64个这样的等比数列增加电阻体膜R的个数而被串联连接的多种串联电阻单位体、和相等电阻值的电阻体膜R以2个、4个、8个、16个、及32个这样的等比数列增加电阻体膜R的个数而被并联连接的多种并联电阻单位体，它们以因熔断膜F而被短路的状态串联连接着，因此通过选择性地熔断熔断膜F，能够将电阻电路网14整体的电阻值在较小的电阻值到较大的电阻值的较宽的范围内设定为任意的电阻值。
图38是第2参考例的另一实施方式的贴片电阻器30的俯视图，表示了第1连接电极12、第2连接电极13及电阻电路网4的配置关系、以及电阻电路网14的俯视时的结构。贴片电阻器30与前述的贴片电阻器10 的不同点在于电阻电路网14中的电阻体膜R的连接方式。即，贴片电阻器30的电阻电路网14包括在基板上以矩阵状排列的具有相等的电阻值的多个电阻体膜R(在图38的结构中，沿着行方向(基板的长边方向)排列了8个电阻体膜R，沿着列方向(基板的宽度方向)排列了44个电阻体膜R，由共计352个电阻体膜R构成)。并且，这些多个电阻体膜R的 1个～128个被电连接，形成多种电阻单位体。通过作为电路网连接单元的布线膜及熔断膜F以并联方式连接着所形成的多种电阻单位体。沿着第2连接电极13的内侧边按照配置区域呈直线状的方式排列多个熔断膜 F，若熔断膜F被熔断，则从电阻电路网14电分离与熔断膜F连接的电阻单位体。
另外，由于构成电阻电路网14的多个电阻体膜R的结构、连接用布线膜、熔断膜F的结构与之前说明过的贴片电阻器10中的对应部位的结构相同，因此在此省略说明。图39是示意性表示图38所示的电阻电路网中的多种电阻单位体的连接方式、连接多种电阻单位体的熔断膜F的排列关系、以及连接在熔断膜F上的多种电阻单位体的连接关系的图。
参照图39，第1连接电极12连接了包含在电阻电路网14中的基准电阻单位体R／16的一端。基准电阻单位体R／16由16个电阻体膜R的并联连接构成，其另一端被连接到连接着余下的电阻单位体的连接用布线膜 C。熔断膜F1和连接用布线膜C连接了由128个电阻体膜R的串联连接构成的电阻单位体R128的一端及另一端。熔断膜F5和连接用布线膜C 连接了由64个电阻体膜R的串联连接构成的电阻单位体R64的一端及另一端。熔断膜F6和连接用布线膜C连接了由32个电阻体膜R的串联连接构成的电阻单位体R32的一端及另一端。熔断膜F7和连接用布线膜C 连接了由16个电阻体膜R的串联连接构成的电阻单位体R16的一端及另一端。熔断膜F8和连接用布线膜C连接了由8个电阻体膜R的串联连接构成的电阻单位体R8的一端及另一端。熔断膜F9和连接用布线膜C连接了由4个电阻体膜R的串联连接构成的电阻单位体R4的一端及另一端。熔断膜F10和连接用布线膜C连接了由2个电阻体膜R的串联连接构成的电阻单位体R2的一端及另一端。熔断膜F11和连接用布线膜C连接了由1个电阻体膜R的串联连接构成的电阻单位体R1的一端及另一端。熔断膜F12和连接用布线膜C连接了由2个电阻体膜R的并联连接构成的电阻单位体R／2的一端及另一端。熔断膜F13和连接用布线膜C 连接了由4个电阻体膜R的并联连接构成的电阻单位体R／4的一端及另一端。熔断膜F14、F15、F16被电连接，这些熔断膜F14、F15、F16和连接用布线膜C连接了由8个电阻体膜R的并联连接构成的电阻单位体 R／8的一端及另一端。熔断膜F17、F18、F19、F20、F21被电连接，这些熔断膜F17～F21和连接用布线膜C连接了由16个电阻体膜R的并联连接构成的电阻单位体R／16的一端及另一端。
熔断膜F具备熔断膜F1～F21的21个熔断膜，它们全部与第2连接电极13连接着。由于是这种构成，因此若连接着电阻单位体的一端的任一个熔断膜F被熔断，则可从电阻电路网14电切离一端与该熔断膜F连接着的电阻单位体。
用电路图表示图39的结构、即贴片电阻器30所具备的电阻电路网 14的结构的话，则如图40。在所有的熔断膜F未被熔断的状态下，电阻电路网14在第1连接电极12和第2连接电极13之间，构成基准电阻单位体R／16、与12种电阻单位体R／16、R／8、R／4、R／2、R1、R2、R4、R8、 R16、R32、R64、R128的并联连接电路之间的串联连接电路。
并且，基准电阻单位体R／16以外的12种电阻单位体分别串联连接了熔断膜F。由此，在具有该电阻电路网14的贴片电阻器30中，根据所要求的电阻值，若选择性地例如通过激光熔断熔断膜F，则从电阻电路网 14电分离与被熔断的熔断膜F对应的电阻单位体(串联连接了熔断膜F 的电阻单位体)，能够调整贴片电阻器10的电阻值。
换言之，该实施方式的贴片电阻器30也能够通过选择性地熔断与多种电阻单位体对应地设置的熔断膜，从电阻电路网电分离多种电阻单位体。并且，多种电阻单位体各自的电阻值已被决定，因此只要以数字方式调整电阻电路网14的电阻值就能够设置成具有所要求的电阻值的贴片电阻器30。
此外，多种电阻单位体具备：具有相等的电阻值的电阻体膜R以1 个、2个、4个、8个、16个、32个、64个及128个这样的等比数列增加电阻体膜R的个数而被串联连接的多种串联电阻单位体、和相等电阻值的电阻体膜R以2个、4个、8个及16个这样的等比数列增加电阻体膜R 的个数而被并联连接的多种并联电阻单位体，因此通过选择性地熔断熔断膜F，能够将电阻电路网14整体的电阻值较细致地以数字方式设定为任意的电阻值。
但是，在前述的图32所示的贴片电阻器10中的被虚线包围的A的区域、以及在图38所示的贴片电阻器30中的被虚线包围的B的区域中，布线膜和电阻体膜R形成了所谓的梳齿形状的连接方式。由此，若与连接用布线膜以梳齿状并联连接多个电阻体膜R，则电阻体膜R整体的电阻值变小，不能忽略布线膜自身电阻值的影响。因此，在该区域中，如图 41所示，只要将布线膜21设为层叠双层结构(在布线膜21上层叠了布线膜29的结构)，减少该部分的布线膜21、29的电阻值，使得该部分的布线膜21、29的电阻值不会影响电阻电路网整体即可。
在将连接用布线膜整体设为层叠双层结构的情况下，熔断膜F的部分也成为双层结构，熔断膜F的厚度增加，有可能难以通过激光来熔断熔断膜F。因此，只要至少将除了熔断膜F以外的连接用布线膜在整个区域内设为层叠双层结构来降低其电阻值即可。熔断膜F的区域中，布线膜21是单层结构，因此作为制造工艺，可在电阻体膜20上层叠铝的布线膜21，利用光刻工艺，将布线膜21及电阻体膜20构成为规定的图案之后，将构成被图案化的熔断膜F的区域设置成掩模，通过溅射在布线膜 21上层叠第2层金属布线膜，从而形成熔断膜F的区域。
或者，也可以是对电阻电路网14进行图案化之后仅在期望的区域(例如梳齿形状部)的布线膜上层叠第2层导体膜(布线膜29)的结构。另外，在设置为层叠布线结构的情况下，可以将第1层(下层)21的布线材料例如设为Al，将第2层(上层)29的布线材料设为与第1层21相同的布线材料Al，或者也可以将两层的布线材料设为其他的布线材料(例如Cu)。
但是，在图40所示的电路中，对于基准电阻单位体R/16及被并联连接的电阻单位体中的电阻值小的电阻单位体而言，有可能会有过电流流过，在设定电阻时，必须要将流过电阻的额定电流设计得较大。因此，为了使电流分散，也可以变更电阻电路网的连接结构，使得图40所示的电路成为图42(A)所示的电路结构。即，变更为如下的电路：删除基准电阻单位体R/16，被并联连接的电阻单位体中，将最小的电阻值设为r，包括将电阻值为r的电阻单位体R1并联连接多组而得到的结构140。图42 (B)是表示了具体的电阻值的电路图，是包括将80Ω的电阻单位体和熔断膜F的串联连接并联连接成多组而得到的结构140的电路。由此，能够实现流经电流的分散。
图43是用电路图表示了第2参考例的又一实施方式的贴片电阻器所具备的电阻电路网14的电路结构的图。图43所示的电阻电路网14的特征是成为了如下的电路结构：串联连接了多种电阻单位体的串联连接、和多种电阻单位体的并联连接。在被串联连接的多种电阻单位体中，与之前的实施方式相同，各电阻单位体并联连接了熔断膜F，被串联连接的多种电阻单位体通过熔断膜F而全部呈短路状态。因此，若熔断熔断膜F，则在电特性上，因该熔断膜F而处于短路状态的电阻单位体会被组入电阻电路网14中。
另一方面，被并联连接的多种电阻单位体分别串联连接着熔断膜F。因此，通过熔断熔断膜F，能够从电阻单位体的并联连接电切离串联连接着熔断膜F的电阻单位体。根据该结构，例如，可在并联连接侧生成1k Ω以下的小电阻，并在串联连接侧生成1kΩ以上的电阻电路。因此，能够使用由相等的基本设计构成的电阻电路网14来生成电阻值在几Ω到几 MΩ的大范围内变化的电阻电路。
此外，在更高精度地设定电阻值的情况下，若预先切断接近所要求的电阻值的串联连接侧电阻电路的熔断膜，则可通过熔断并联连接侧的电阻电路的熔断膜来进行细致的电阻值的调整，可提高与期望的电阻值之间的匹配性的精度。图44是表示具有10Ω～1MΩ的电阻值的贴片电阻器中的电阻电路网14的具体的结构例的电路图。
图44所示的电阻电路网14也是对因熔断膜F而处于短路状态的多种电阻单位体的串联连接、和因熔断膜F而处于串联连接状态的多种电阻单位体的并联连接进行了串联连接的电路结构。根据图44的电阻电路，在并联连接侧，能够在精度1％以内设定10～1kΩ的任意的电阻值。此外，可通过串联连接侧的电路，在精度1％以内设定1k～1MΩ的任意的电阻值。在使用串联连接侧的电路的情况下，预先熔断接近期望的电阻值的电阻单位体的熔断膜F，使得与期望的电阻值匹配，具有能够更高精度地设定电阻值的优点。
图45是表示在上述的贴片电阻器中组入了其他电路的电子设备1的电路结构的图。电子设备1例如串联连接了二极管55和电阻电路网14。该电子设备1是包括二极管55的片型电子设备。另外，并不限于如该例的贴片型，作为具有上述的电阻电路网14的电子设备，也可以应用第2 参考例。<第3参考例的发明>(1)第3参考例的发明的特征例如，第1参考例的发明的特征是以下的C1～C11。(C1)一种贴片部件，包括：基板，具有元件形成面和与该元件形成面正交的多个侧面；在所述基板上形成的电路元件；以及在所述基板上形成的外部连接电极，所述基板在俯视时具有表示贴片方向的非对称的外形。
根据该结构，只要将贴片部件中的基板的外形设置为俯视时呈非对称，就能够识别贴片部件的贴片方向。也就是说，无需标识工序，通过贴片部件的外形就能够识别贴片方向。(C2)根据C1记载的贴片部件，所述非对称的外形在所述侧面中的一边上具有表示所述贴片方向的凹部或凸部。
根据该结构，可将连接具有凹部或凸部的一边、和该一边的相反侧的一边的方向上的凹部或凸部侧作为贴片方向。(C3)根据C2记载的贴片部件，所述凹部或凸部配置在偏离了所述一边的中点的位置上。根据该结构，还可将该一边延伸的方向上的凹部或凸部侧作为贴片方向。(C4)根据C2或C3记载的贴片部件，所述凹部或凸部是矩形状或U字状。
可简单地形成矩形状或U字状的简单形状的凹部或凸部。(C5)根据C2～C4的任一项记载的贴片部件，还包括覆盖所述元件形成面及多个侧面的保护膜。(C6)根据C5记载的贴片部件，所述保护膜在所述侧面还覆盖形成有所述凹部或凸部的部分。(C7)根据C2～C6的任一项记载的贴片部件，在所述侧面，所述凹部或凸部中的角部被倒角。
根据该结构，能够防止在角部产生碎片(缺陷)。(C8)根据C1～C7 的任一项记载的贴片部件，所述贴片方向是与所述外部连接电极的极性对应的方向。根据该结构，通过贴片方向就能够表示外部连接电极的极性，因此能够通过贴片部件的外观掌握该极性。(C9)根据C8记载的贴片部件，所述电路元件包括二极管或电容器。(C10)一种贴片部件的制造方法，包括：在基板的元件形成面形成电路元件的工序；利用等离子蚀刻在所述基板形成与所述元件形成面正交的多个侧面，并且在所述多个侧面中的一边上形成表示贴片方向的凹部或凸部的工序。
根据该方法，可将基板的外形设置成由凹部或凸部表示贴片方向的非对称形，因此能够制造无需标识工序就能够识别贴片方向的贴片部件。 (C11)一种贴片部件的制造方法，包括：在基板的元件形成面形成电路元件的工序；在所述基板形成与所述元件形成面正交的多个侧面，并且在所述多个侧面中的一边上形成表示贴片方向的凹部或凸部的工序。
根据该方法，可将基板的外形设置成由凹部或凸部表示贴片方向的非对称形，因此能够制造无需标识工序就能够识别贴片方向的贴片部件。 (2)第3参考例的发明的实施方式以下，参照附图详细说明第3参考例的实施方式。另外，图47～图61中示出的符号仅在这些附图中有效，即使在其他实施方式中使用也不会表示与该其他实施方式的符号相同的要素。
图47(a)是用于说明第3参考例的一实施方式的电子设备的结构的示意性立体图，图47(b)是表示在电路基板安装了电子设备的状态的示意性侧视图。该电子设备1是微小的贴片部件，如图47(a)所示，呈长方体形状。关于电子设备1的尺寸，长边方向的长度L约为0.3mm，短边方向的宽度W约为0.15mm，厚度T约为0.1mm。
在晶片上以格子状形成多个电子设备1之后切断晶片来分离成各个电子设备1，由此得到了该电子设备1。电子设备1主要具备基板2、成为外部连接电极的第1连接电极3和第2连接电极4、和元件5。这些第 1连接电极3、第2连接电极4及元件5例如通过半导体制造工艺而形成在基板2上。因此，作为基板2，可以使用硅基板(硅晶片)等半导体基板(半导体晶片)。另外，基板2也可以是绝缘基板等其他种类的基板。
基板2是大致长方体的片形状。在基板2中，图47(a)中的上表面是元件形成面2A。元件形成面2A是基板2的表面，大致是长方形状。在基板2的厚度方向与上元件形成面2A相反一侧的面是背面2B。元件形成面2A和背面2B几乎是相同形状。此外，基板2除了元件形成面2A 及背面2B以外，还具有与这些面正交而延伸的侧面2C、侧面2D、侧面 2E及侧面2F。
侧面2C架设在元件形成面2A及背面2B中的长边方向一端边缘(图 47(a)中的左前侧的边缘)之间，侧面2D架设在元件形成面2A及背面 2B中的长边方向另一端边缘(图47(a)中的右方纸面内侧的边缘)之间。侧面2C及侧面2D是该长边方向上的基板2的两个端面。侧面2E 架设在元件形成面2A及背面2B中的短边方向一端边缘(图47(a)中的左方纸面内侧的边缘)之间，侧面2F架设在元件形成面2A及背面2B 中的短边方向另一端边缘(图47(a)中的右前侧的边缘)之间。侧面2E 及侧面2F是该短边方向上的基板2的两个端面。
在基板2中，由保护膜23覆盖元件形成面2A、侧面2C、侧面2D、侧面2E及侧面2F。因此，严格来讲，在图47(a)中，元件形成面2A、侧面2C、侧面2D、侧面2E及侧面2F位于保护膜23的内侧(背面侧)，并未露出在外部。另外，元件形成面2A上的保护膜23被树脂膜24覆盖着。树脂膜24从元件形成面2A突出到侧面2C、侧面2D、侧面2E及侧面2F分别在元件形成面2A侧的端部为止(图47(a)中的上端部)。将在后面详细叙述保护膜23及树脂膜24。
在基板2中，相当于大致长方形的元件形成面2A的一边A(侧面2C、 2D、2E及2F中的任一个，在此如后述那样是侧面2C)的部分中，形成有在厚度方向上切缺基板2的凹部10。一边A也是俯视时的电子设备1 的一边。图47(a)中的凹部10形成在侧面2C，沿着基板2的厚度方向延伸且凹向侧面2D侧。凹部10在厚度方向上贯通基板2，该厚度方向上的凹部10的端部分别从元件形成面2A及背面2B露出。凹部10在侧面 2C延伸的方向(前述的短边方向)上小于侧面2C。从厚度方向(也是电子设备1的厚度方向)观察基板2时的俯视时的凹部10的形状是长边位于所述短边方向上的长方形状(矩形状)。另外，俯视时的凹部10的形状可以是宽度朝向凹部10凹入的方向(侧面2D侧)变窄的梯形状，也可以是朝向凹入的方向变细的三角形状，还可以是U字形状(凹成U字的形状)。无论如何，只要是这种简单形状的凹部10，就能够简单地形成。此外，凹部10在此形成在侧面2C，但是也可以不形成在侧面2C，而是形成在侧面2C～2F中的至少1个侧面上。
在将电子设备1安装于电路基板9(参照图47(b))时，凹部10表示电子设备1的朝向(贴片方向)。俯视时的电子设备1(严格来讲，基板2)的轮廓是在一边A上具有凹部10的矩形，因此在长边方向上具有非对称的外形。也就是说，该非对称的外形在侧面2C、2D、2E及2F中的任一个侧面(一边A)上具有表示贴片方向的凹部10，电子设备1通过该非对称的外形，能够表示长边方向上的凹部侧就是贴片方向。由此，只要将电子设备1中的基板2的外形设置成俯视时呈非对称，就能够识别电子设备1的贴片方向。也就是说，无需标识工序，通过电子设备1的外形也能够识别贴片方向。特别是，电子设备1的非对称外形是在一边A 具有表示贴片方向的凹部10的矩形，因此在电子设备1中，能够将连接一边A和相反侧的一边B的长边方向上的凹部10侧设为贴片方向。因此，例如，使得俯视时电子设备1的长边方向与左右方向一致，此时，当一边 A位于左端时就能够正确地在电路基板9安装电子设备1，由此在安装时，通过凹部10，从电子设备1的外观就能够掌握使电子设备1的朝向匹配成在俯视时一边A位于左端。
并且，在长方体的基板2中，侧面2C、侧面2D、侧面2E及侧面2F 中构成相邻的彼此的边界的角部(相邻部分彼此交叉的部分)11被整形为被倒角后的圆形状(呈圆弧)。此外，在基板2中，构成凹部10与凹部 10的周边侧面2C之间的边界的角部(侧面2C中的凹部10的角部)12 也被整形为被倒角后的圆形状。在此，角部12不仅存在于凹部10与其周边的侧面2C(凹部10以外的部分)之间的边界，还存在于凹部10的最深部侧，俯视时有4处。
由此，在俯视时的基板2的轮廓中，弯曲的部分(角部11、12)都是圆形状。因此，在圆形状中的角部11、12中能够防止碎片的产生。由此，在制造电子设备1时，能够提高成品率(生产率的提高)。第1连接电极3和第2连接电极4形成在基板2的元件形成面2A上，一部分从树脂膜24露出。例如按Ni(镍)、Pd(钯)及Au(金)的顺序将这些金属层叠在元件形成面2A上而构成第1连接电极3和第2连接电极4。在元件形成面2A的长边方向上隔着间隔而配置第1连接电极3和第2连接电极4，这些电极的长边位于元件形成面2A的短边方向。图47(a)中，在元件形成面2A中，在偏向侧面2C的位置处设有第1连接电极3，在偏向侧面2D的位置处设有第2连接电极4。前述的侧面2C的凹部10的深度不会干扰第1连接电极3。但是，也可以根据情况，根据凹部10而在第1连接电极3中也设置凹部(成为凹部10的一部分)。
元件5是电路元件，形成在基板2的元件形成面2A中的第1连接电极3与第2连接电极4之间的区域内，其上面被保护膜23及树脂膜24 覆盖着。该实施方式的元件5是由电路网构成的电阻56，其中，在元件形成面2A上以矩阵状排列由TiN(氮化钛)或TiON(氧氮化钛)构成的多个薄膜状的电阻体(薄膜电阻体)R而形成了电路网。元件5与后述的布线膜22相连，经由布线膜22而与第1连接电极3和第2连接电极4 连接。由此，在电子设备1中，在第1连接电极3与第2连接电极4之间形成有由元件5构成的电阻电路。因此，该实施方式的电子设备1成为贴片电阻器。
如图47(b)所示，使第1连接电极3和第2连接电极4与电路基板 9对置，通过焊料13以电及机械方式连接到电路基板9的电路(未图示) 上，从而能够将电子设备1倒装连接到电路基板9。另外，对于起到外部连接电极作用的第1连接电极3和第2连接电极4而言，为了提高焊料润湿性及可靠性，优选由金(Au)形成、或在表面实施镀金。
图48是电子设备的俯视图，是表示第1连接电极、第2连接电极及元件的配置关系以及俯视元件时的结构的图。参照图48，成为电阻电路网的元件5作为一例而具有由沿着行方向(基板2的长边方向)排列的8 个电阻体R、和沿着列方向(基板2的宽度方向)排列的44个电阻体R 构成的共计352个电阻体R。各个电阻体R具有相等的电阻值。
这些多个电阻体R按1个～64个的规定个数被组合电连接，从而形成了多种电阻单位体(单位电阻)。所形成的多种电阻单位体经由连接用导体膜C而以规定的方式被连接着。另外，为了在基板2的元件形成面 2A向元件5电组入电阻单位体、或从元件5电分离电阻单位体，设有可熔断的多个熔断膜F。沿着第2连接电极4的内侧边以配置区域成为直线状的方式排列了多个熔断膜F及连接用导体膜C。更具体而言，以直线状配置了多个熔断膜F及连接用导体膜C。
图49A是放大了图48所示的元件的一部分的俯视图。图49B是用于说明元件中的电阻体的结构的沿着图49A的B-B的长度方向的纵向截面图。图49C是用于说明元件中的电阻体的结构的沿着图49A的C-C的宽度方向的纵向截面图。参照图49A、图49B及图49C来说明电阻体R的结构。
电子设备1除了前述的布线膜22、保护膜23及树脂膜24以外，还具备绝缘膜20和电阻体膜21(参照图49B及图49C)。绝缘膜20、电阻体膜21、布线膜22、保护膜23及树脂膜24形成在基板2(元件形成面 2A)上。绝缘膜20由SiO2(二氧化硅)构成。绝缘膜20覆盖着基板2的元件形成面2A的整个区域。绝缘膜20的厚度约为
电阻体膜21构成电阻体R。电阻体膜21由TiN或TiON构成，且被层叠在绝缘膜20的表面上。电阻体膜21的厚度约为电阻体膜 21构成在第1连接电极3与第2连接电极4之间以线状延伸的多根线(以下称为“电阻体膜线21A”)，电阻体膜线21A有时会在线方向上的规定位置处被切断(参照图49A)。
在电阻体膜线21A上层叠有布线膜22。布线膜22由Al(铝)或铝与Cu(铜)的合金(AlCu合金)构成。布线膜22的厚度约为在电阻体膜线21A上沿着线方向隔着恒定间隔R层叠有布线膜22。用电路符号表示该结构的电阻体膜线21A及布线膜22的电特征的话，则如图 50。即，如图50(a)所示，规定间隔R的区域的电阻体膜线21A部分分别形成具有一定电阻值r的1个电阻体R。
并且，在层叠有布线膜22的区域中，通过电连接布线膜22相邻的电阻体R彼此，从而因该布线膜22使得电阻体膜线21A短路。因此，形成由图50(b)所示的电阻r的电阻体R的串联连接构成的电阻电路。此外，相邻的电阻体膜线21A彼此通过电阻体膜21及布线膜22而连接着，因此图49A所示的元件5的电阻电路网构成图50(c)所示的(由前述的电阻体R的单位电阻构成)电阻电路。
在此，基于在基板2上制造的相同形状且相同大小的电阻体膜21成为大致相同的电阻值的这一特性，在基板2上以矩阵状排列的多个电阻体 R具有相等的电阻值。此外，层叠在电阻体膜线21A上的布线膜22形成电阻体R，并且还起到连接多个电阻体R而构成电阻单位体的连接用布线膜的作用。
图51(a)是放大了图48所示的电子设备的俯视图的一部分的包括熔断膜在内的区域的部分放大俯视图，图51(b)是表示沿着图51(a) 的B-B的截面结构的图。如图51(a)及(b)所示，前述的熔断膜F及连接用导体膜C也由在形成电阻体R的电阻体膜21上被层叠的布线膜 22形成。即，在与层叠于形成电阻体R的电阻体膜线21A上的布线膜22 相同的层上，通过与布线膜22相同的金属材料、即Al或AlCu合金来形成熔断膜F及连接用导体膜C。
也就是说，在层叠于电阻体膜21上的同一层上，利用同一金属材料 (Al或AlCu合金)通过相同的制造工艺(后述的溅射及光刻工艺)而形成用于形成电阻体R的布线膜、熔断膜F、连接用导体膜C、以及用于将元件5连接到第1连接电极3和第2连接电极4的布线膜，作为布线膜 22。
另外，熔断膜F除了是布线膜22的一部分外，也可以指电阻体R(电阻体膜21)的一部分与电阻体膜21上的布线膜22的一部分的总称(熔丝元件)。此外，仅说明了熔断膜F使用与连接用导体膜C相同的层的情况，但是也可以在连接用导体膜C部分之上进一步层叠其他导体膜，从而降低导体膜的电阻值。另外，此时，只要不在熔断膜F上层叠导体膜，就不会使熔断膜F的熔断性恶化。
图52是第3参考例的实施方式的元件的电路图。参照图52，元件5 通过从第1连接电极3开始将基准电阻单位体R8、电阻单位体R64、两个电阻单位体R32、电阻单位体R16、电阻单位体R8、电阻单位体R4、电阻单位体R2、电阻单位体R1、电阻单位体R／2、电阻单位体R／4、电阻单位体R／8、电阻单位体R／16、电阻单位体R／32按照这样的顺序串联连接而构成。基准电阻单位体R8及电阻单位体R64～R2分别串联连接与自身后缀数(R64时是“64”)相同数量的电阻体R而构成。电阻单位体 R1由1个电阻体R构成。电阻单位体R／2～R／32分别并联连接与自身后缀数(R／32时是“32”)相同数量的电阻体R而构成。电阻单位体的后缀数的意思在后述的图53及图54中也是相同的。
并且，分别对基准电阻单位体R8以外的电阻单位体R64～电阻单位体R／32并联连接1个熔断膜F。熔断膜F彼此直接或经由连接用导体膜C(参照图51(a))而被串联连接着。如图52所示，在所有的熔断膜F 未被熔断的状态下，元件5构成由设置在第1连接电极3与第2连接电极 4之间的8个电阻体R的串联连接构成的基准电阻单位体R8(电阻值8r) 的电阻电路。例如，若将1个电阻体R的电阻值r设为r＝80Ω，则通过 8r＝64Ω的电阻电路来构成连接了第1连接电极3和第2连接电极4的贴片电阻器(电子设备1)。
此外，在所有的熔断膜F未被熔断的状态下，基准电阻单位体R8以外的多种电阻单位体呈被短路的状态。也就是说，基准电阻单位体R8串联连接了12种13个电阻单位体R64～R／32，但由于各电阻单位体分别因与其并联连接的熔断膜F而成为短路状态，因此在电特性上，各电阻单位体未被组入元件5中。
在该实施方式的电子设备1中，根据所要求的电阻值，选择性地例如通过激光来熔断熔断膜F。由此，熔断了并联连接着的熔断膜F的电阻单位体被组入元件5中。由此，能够将元件5整体的电阻值设为与所熔断的熔断膜F对应的电阻单位体被串联连接后组成的电阻值。
特别是，多种电阻单位体具备：具有相等的电阻值的电阻体膜R以1 个、2个、4个、8个、16个、32个…这样的等比数列增加电阻体R的个数而串联连接了这些电阻体R的多种串联电阻单位体、和相等电阻值的电阻体R以2个、4个、8个及16个…这样的等比数列增加电阻体R的个数而并联连接了这些电阻体R的多种并联电阻单位体。因此，通过选择性地熔断熔断膜F(还包括前述的熔丝元件)，能够将元件5(电阻56) 整体的电阻值较细致地以数字方式调整为任意的电阻值，在电子设备1 中能够产生期望值的电阻。
图53是第3参考例的其他实施方式的元件的电路图。如前述那样，代替串联连接基准电阻单位体R8及电阻单位体R64～电阻单位体R／32 来构成元件5的情况，也可以如图53所示那样构成元件5。详细而言，在第1连接电极3和第2连接电极4之间，也可以通过基准电阻单位体 R／16、与12种电阻单位体R／16、R／8、R／4、R／2、R1、R2、R4、R8、R16、 R32、R64、R128的并联连接电路之间的串联连接电路而构成元件5。
此时，基准电阻单位体R／16以外的12种电阻单位体分别串联连接着熔断膜F。在所有的熔断膜F未被熔断的状态下，在电特性上各电阻单位体都被组入元件5中。根据所要求的电阻值，若选择性地例如通过激光来熔断熔断膜F，则可从元件5电分离与所熔断的熔断膜F对应的电阻单位体(串联连接了熔断膜F的电阻单位体)，因此能够调整电子设备1整体的电阻值。
图54是表示第3参考例的又一实施方式的元件的电路图。图54所示的元件5的特征是成为了对多种电阻单位体的串联连接和多种电阻单位体的并联连接进行了串联连接的电路结构。与之前的实施方式相同，对被串联连接的多种电阻单位体按每个电阻单位体并联连接着熔断膜F，通过所有熔断膜F，使被串联连接的多种电阻单位体成为短路状态。因此，若熔断熔断膜F，则在电特性上，因该被熔断的熔断膜F而处于短路状态的电阻单位体被组入元件5中。
另一方面，被并联连接的多种电阻单位体分别串联连接着熔断膜F。因此，通过熔断熔断膜F，能够从电阻单位体的并联连接中电切离被熔断的熔断膜F串联连接的电阻单位体。根据该结构，例如，在并联连接侧生成1kΩ以下的小电阻，在串联连接侧生成1kΩ以上的电阻电路，能够利用由相等的基本设计构成的电阻的电路网来生成几Ω的小电阻到几MΩ的大电阻的宽范围的电阻电路。
图55是电子设备的示意性截面图。接着，参照图55，详细说明电子设备1。另外，为了便于说明，在图55中简化前述的元件5，并且对基板 2以外的各要素附加阴影。在此，说明前述的保护膜23及树脂膜24。
保护膜23例如由SiN(氮化硅)构成，其厚度约为保护膜 23整体上具有：元件覆盖部23A，设置在元件形成面2A的整个区域上，从表面(图55的上侧)覆盖电阻体膜21及电阻体膜21上的各布线膜22 (即，元件5)(也就是说，覆盖元件5中的各电阻体R的上表面)；和侧面覆盖部23B，分别覆盖基板2的4个侧面2C～2F(参照图47(a))的整个区域。元件覆盖部23A和侧面覆盖部23B实际上具有大致相同的厚度，且互相连续。因此，保护膜23整体以大致相同的厚度连续覆盖着电阻体R的上表面及基板2的侧面2C～2F。
通过元件覆盖部23A，防止了电阻体R间的布线膜22以外处的短路 (相邻的电阻体膜线21A间的短路)。侧面覆盖部23B不仅分别覆盖侧面 2C～2F的整个区域，还可以覆盖绝缘膜20中露出在侧面2C～2F的部分。侧面覆盖部23B在侧面2C覆盖包括形成有凹部10的部分在内的整个区域(参照图47(a))。通过侧面覆盖部23B，防止了各侧面2C～2F中的短路(在该侧面产生短路路径的情况)。
参照图47(a)，由于保护膜23连续地覆盖着基板2的元件形成面2A 和4个侧面2C～2F，因此具有沿着基板2的角部11及12的圆形状的角部26。此时，可通过保护膜23来保护元件5及布线膜22，并且能够防止在保护膜23的角部26产生碎片。
返回图55，树脂膜24与保护膜23一起保护电子设备1，由聚酰亚胺等树脂构成。树脂膜24的厚度约为5μm。树脂膜24在整个区域上覆盖着元件覆盖部23A的表面(保护膜23的上表面)，并且在基板2的4个侧面2C～2F上的侧面覆盖部23B覆盖着元件形成面2A侧的端部(图55 中的上端部)。也就是说，树脂膜24至少在4个侧面2C～2F上的侧面覆盖部23B中使元件形成面2A相反侧(图55中的下侧)的部分露出。
在这种树脂膜24中，俯视时与4个侧面2C～2F一致的部分成为比这些侧面上的侧面覆盖部23B更向侧方(外侧)突出的圆弧状的伸长部 24A。也就是说，树脂膜24(伸长部24A)在侧面2C～2F上比侧面覆盖部23B(保护膜23)更凸出。这种树脂膜24在圆弧状的伸长部24A中朝向侧方具有凸出的圆形状的侧面24B。伸长部24A覆盖构成元件形成面 2A与侧面2C～2F各自之间的边界的角部27。因此，当电子设备1与周边物体接触时，伸长部24A最先与周边物体接触，能够缓和因接触带来的冲击，所以能够防止冲击波及元件5等的情况以及前述的角部27中的碎片。特别是，伸长部24A具有圆形状的侧面24B因此能够顺利地缓和因接触带来的冲击。
另外，也可以是树脂膜24完全没有覆盖侧面覆盖部23B的构成(使侧面覆盖部23B的全部露出的结构)。在树脂膜24中，在俯视时的相分离的两个位置处各形成一个开口25。各开口25是在各自的厚度方向上连续地贯通树脂膜24及保护膜23(元件覆盖部23A)的贯通孔。因此，开口25除了树脂膜24之外，还可以在保护膜23中形成。从各开口25露出布线膜22的一部分。在布线膜22中从各开口25露出的部分成为外部连接用焊盘区域22A。
2个开口25当中，一个开口25被第1连接电极3完全填埋，另一个开口25被第2连接电极4完全填埋。并且，第1连接电极3和第2连接电极4的一部分在树脂膜24的表面从开口25凸出。第1连接电极3经由该一个开口25，在该开口25的焊盘区域22A中与布线膜22电连接。第 2连接电极4经由该另一个开口25，在该开口25的焊盘区域22A中与布线膜22电连接。由此，第1连接电极3和第2连接电极4分别与元件5 电连接。在此，布线膜22形成电阻体R的集合(电阻56)、分别与第1 连接电极3和第2连接电极4连接的布线。
由此，形成有开口25的树脂膜24及保护膜23构成为，使第1连接电极3和第2连接电极4从开口25露出。因此，经由在树脂膜24的表面从开口25凸出的第1连接电极3和第2连接电极4，实现电子设备1与电路基板9之间的电连接(参照图47(b))。
图56A～图56F是表示图55所示的电子设备的制造方法的示意性截面图。首先，如图56A所示，准备由Si构成的晶片30。晶片30成为基板2的来源。因此，晶片30的表面30A是基板2的元件形成面2A，晶片30的背面30B是基板2的背面2B。
并且，在晶片30的表面30A形成由SiO2等构成的绝缘膜20，在绝缘膜20上形成元件5(电阻体R及布线膜22)。具体而言，通过溅射，首先在绝缘膜20上的整个面上形成TiN或TiON的电阻体膜21，进一步在电阻体膜21上层叠铝(Al)的布线膜22。之后，利用光刻工艺，例如通过干蚀刻来选择性地去除电阻体膜21及布线膜22，如图49A所示，获得俯视时层叠有电阻体膜21的恒定宽度的电阻体膜线21A隔着恒定间隔而排列在列方向上的结构。此时，一部分是电阻体膜线21A及布线膜22 被切断的区域。接着，选择性地去除在电阻体膜线21A上层叠的布线膜 22。其结果，获得在电阻体膜线21A上隔着恒定间隔R而层叠了布线膜 22的结构的元件5。
参照图56A，元件5根据形成在1片晶片30上的电子设备1的数量，形成在晶片30的表面30A上的多个位置上。接着，如图56B所示，在晶片30的表面30A的整个区域形成抗蚀剂图案41，以覆盖绝缘膜20上的全部元件5。抗蚀剂图案41中形成有开口42。
图57是在图56B的工序中形成槽时所使用的抗蚀剂图案的部分示意性俯视图。抗蚀剂图案41的开口42与以矩阵状(也可以是格子状)配置了多个电子设备1的情况下俯视时的相邻的电子设备1的轮廓之间的区域 (在图57中附加了阴影的部分)一致。因此，开口42的整体形状是具有多个相互正交的直线部分42A及42B的格子状。此外，在直线部分42A 及42B中的任一方(在此，是直线部分42A)根据电子设备1的凹部10 (参照图47(a))而连续地设置从直线部分42A以正交的方式突出的突出部分42C。
在此，在电子设备1中，角部11、12是圆形状(参照图47(a))。由此，在开口42中相互正交的直线部分42A及42B被弯曲的同时相互相连着。此外，互相正交的直线部分42A及突出部分42C也被弯曲的同时相互相连着。因此，直线部分42A和42B的交叉部分43A、以及直线部分42A和突出部分42C的交叉部分43B是角部较圆的圆形状。此外，在突出部分42C中除交叉部分43B以外的部分的角部也是圆的。
参照图56B，通过将抗蚀剂图案41作为掩模的等离子蚀刻，分别选择性地去除绝缘膜20及晶片30。由此，在俯视时与抗蚀剂图案41的开口42一致的位置处，形成贯通绝缘膜20后到达晶片30的厚度的一部分的槽44。槽44具有相互对置的侧面44A、和连接对置的侧面44A的下端 (晶片30的背面30B侧的端)的底面44B。以晶片30的表面30A为基准的槽44的深度约为100μm，槽44的宽度(对置的侧面44A的间隔) 约为20μm。
图58(a)是在图56B的工序中形成槽之后的晶片的示意性俯视图，图58(b)是图58(a)的部分放大图。参照图58(b)，槽44的整体形状呈在俯视时与抗蚀剂图案41的开口42(参照图57)一致的格子状。并且，在晶片30的表面30A，槽44中的矩形框体部分包围着形成有各元件 5的区域的周围。晶片30中形成有元件5的部分是电子设备1的半成品 50。在晶片30的表面30A，在被槽44包围的区域中各有1个半成品50，这些半成品50被整齐地配置成矩阵状。
此外，槽44形成为在与抗蚀剂图案41的开口42中的突出部分42C (参照图57)对应的部分凹入半成品50的一边A的一部分中，因此半成品50中形成有前述的凹部10(参照图47(a))。并且，根据在抗蚀剂图案41的开口42中成为圆形状的交叉部分43A及43B(图57参照)，俯视时的半成品50的角部60(电子设备1的角部11、12)被整形为圆形状。另外，该圆形状是通过利用等离子蚀刻而形成的，但是也可以代替等离子蚀刻而利用硅蚀刻(使用了药液的通常的蚀刻)。
通过这样对晶片30进行蚀刻，能够任意地设定半成品50(换言之，最终的电子设备1)的外形，如该实施方式，可设置成将角部60(角部 11、12)变成圆形状且在一边A具有凹部10的非对称的矩形(还是参照图47(a))。此时，无需标识工序(通过激光等来标记表示贴片方向的记号等的工序)，也能够制造可识别贴片方向的电子设备1。
形成槽44之后，去除抗蚀剂图案41，如图56C所示，在元件5的表面通过CVD(Chemical Vapor Deposition：化学气相沉积)法形成由SiN 构成的保护膜(SiN膜)45。SiN膜45的厚度约为SiN膜45不仅覆盖元件5的表面的整个区域，还覆盖槽44的内表面(侧面44A及底面44B)。另外，SiN膜45是在侧面44A及底面44B上以大致恒定的厚度形成的薄膜，因此不能完全填埋槽44。此外，在槽44中，SiN膜45 只要形成在侧面44A的整个区域上即可，因此可以不形成在底面44B上。
接着，如图56D所示，针对晶片30，从槽44以外的SiN膜45之上粘贴由聚酰亚胺构成的感光性树脂的薄膜46。图59(a)及(b)是表示在图56D的工序中将聚酰亚胺薄膜粘贴到晶片的状态的示意性立体图。具体而言，如图59(a)所示，从表面30A侧向晶片30(严格来讲是晶片30上的SiN膜45)覆盖聚酰亚胺薄膜46之后，如图59(b)所示那样通过旋转的辊47将薄膜46按压到晶片30。
如图56D所示，在槽44以外的SiN膜45的表面的整个区域上粘贴了薄膜46时，薄膜46的一部分会从槽44侧稍微流进槽44中，但是只会覆盖槽44的侧面44A上的SiN膜45中的元件5侧(表面30A侧)的一部分，薄膜46不会到达槽44的底面44B。因此，在薄膜46与槽44的底面44B之间的槽44内形成有与槽44大致相同大小的空间S。此时的薄膜 46的厚度为10μm～30μm。
接着，对薄膜46实施热处理。由此，薄膜46的厚度热收缩至约5μ m。接着，如图56E所示，对薄膜46进行图案化，选择性地去除在薄膜 46中俯视时与槽44及布线膜22的各焊盘区域22A一致的部分。具体而言，利用俯视时与槽44及各焊盘区域22A匹配(一致)的图案的形成有开口61的掩模62，通过该图案使薄膜46曝光后显影。由此，在槽44及各焊盘区域22A的上方分离薄膜46，并且在薄膜46中被分离的边缘部分稍微向槽44侧下垂且同时与槽44的侧面44A上的SiN膜45重叠，因此在该边缘部分自然地形成前述的(具有圆形状的侧面24B)的伸长部24A。
接着，通过将这样分离的薄膜46作为掩模的蚀刻，在SiN膜45中去除俯视时与各焊盘区域22A一致的部分。由此，形成开口25。在此， SiN膜45覆盖各焊盘区域22A。接着，通过非电解电镀，在各开口25中的焊盘区域22A上形成层叠Ni、Pd及Au而构成的Ni／Pd／Au层叠膜。此时，使Ni／Pd／Au的层叠膜从开口25凸出至薄膜46的表面。由此，各开口25内的Ni／Pd／Au层叠膜成为图56F所示的第1连接电极3和第2连接电极4。
接着，进行第1连接电极3和第2连接电极4之间的通电检查之后，从背面30B研磨晶片30。在此，由于通过SiN膜45覆盖了晶片30中构成槽44的侧面44A的部分的整个区域，因此能够在晶片30的研磨中防止在该部分产生微小的破裂等，即便产生了微小的破裂，也能够通过SiN 膜45填埋该微小的破裂，以抑制该微小的破裂的扩大。
然后，通过研磨，使晶片30薄到可到达槽44的底面44B(严格来讲，是底面44B上的SiN膜45)，不再需要连接相邻的半成品50的部分，因此以槽44作为边界来分割晶片30，半成品50成为电子设备1，从而独立地进行分离。由此，完成电子设备1(参照图55)。在各电子设备1中，构成槽44的侧面44A的部分成为基板2的侧面2C～2F中的任一个侧面。并且，SiN膜45成为保护膜23。此外，分离后的薄膜46成为树脂膜24。
即使电子设备1的片尺寸小，也能够通过先形成槽44之后再从背面 30B研磨晶片30，从而使电子设备1成为独立的一片。因此，与现有技术的通过钻石轮划片机切割晶片30来使电子设备1成为独立的一片的情况相比，通过切割工序的省略，能够实现成本的降低、时间的缩短，可提高成品率。
如以上所述，在制造电子设备1时，在表面30A(元件形成面2A) 上形成有多个元件5的晶片30中，若使将电子设备1分割为一个个独立设备的槽44形成在表面30A中的元件5的边界，则槽44的侧面44A成为分割后的各电子设备1的侧面2C～2F。在分割电子设备1之前，在槽 44的侧面44A及晶片30的表面30A形成SiN膜45(保护膜23)。在此，如图56C所示，通过CVD法在电阻体R的上表面及槽44的内表面(侧面44A及底面44B)连续地形成大致相同厚度的CVD的保护膜(CVD 保护膜)23。此时，CVD保护膜23(SiN膜45)是在CVD工艺中在减压环境下形成的，因此CVD保护膜23可附着在基板2的侧面2C～2F(槽 44的侧面44A)的整个区域上，作为侧面覆盖部23B。因此，在制造电子设备1时，能够在槽44的侧面44A均匀地形成保护膜23。
于是，在形成保护膜23之后，如图56D所示，由覆盖元件形成面2A 的SiN膜45(保护膜23的成为元件覆盖部23A的部分)的薄膜46来形成树脂膜24。树脂膜24至少在槽44的侧面44A的SiN膜45(成为保护膜23的侧面覆盖部23B的部分)中使元件形成面2A的相反侧(槽44的底面44B侧)露出，因此能够防止在形成树脂膜24时(制造电子设备 1时)槽44被树脂膜24从底面44B侧开始填埋。
具体而言，从保护膜23上粘贴薄膜46，从而形成树脂膜24。此时，不会因薄膜46而从底面44B侧填埋槽44。因此，如图56F所示，若使基板2薄至到达槽44的底面44B，则能够在槽44处将基板2分割为各个电子设备1。以上，说明了第3参考例的实施方式，但是也可以进一步通过其他方式来实施第3参考例。
例如，在将晶片30分割为独立的电子设备1时，从背面30B侧到槽 44的底面44B研磨了晶片30(参照图56F)。取而代之，也可以选择性地从背面30B对SiN膜45中覆盖着底面44B的部分、和晶片30中俯视时与槽44一致的部分进行蚀刻来去除，从而将晶片30分割为独立的电子设备1。
图60(a)是电子设备的俯视图，图60(b)是第1变形例的电子设备的俯视图，图60(c)是第2变形例的电子设备的俯视图。另外，为了便于说明，在图60(a)～14(c)中分别省略了元件5、保护膜23、树脂膜24的图示。此外，前述的凹部10如图60(a)所示那样在电子设备1的一边A被设置在从该一边A的中点P偏离的位置上。在凹部10从中点P偏离的情况下，在一边A延伸的方向上，凹部10的中心10A和中点 P不一致。根据该结构，不仅是连接该一边A和该一边A的相反侧的一边B的方向(长边方向)上的凹部10侧，而且还可以将该一边A延伸的方向(短边方向)上的凹部10侧作为前述的贴片方向。例如，从元件形成面2A侧看到的俯视图中使电子设备1的短边方向与前后方向(图60 中的上下方向)一致、并使电子设备1的长边方向与左右方向一致，且此时凹部10位于靠左前方(图60中的靠左上方)的位置上时，能够将电子设备1正确地安装到电路基板9。由此，在进行安装时，通过电子设备1 的外观就能够掌握必须使电子设备1的朝向匹配成俯视时凹部10位于左前方(从基板2的背面2B看电子设备1时靠右前方)。也就是说，从电子设备1的外观就能够掌握必须使长边方向及短边方向这两个方向上的电子设备1的朝向匹配的情况。
当然，如图60(b)所示，也可以将凹部10设置在一边A上与中点 P一致的位置(凹部10的中心10A与中点P在短边方向一致的位置)上。此外，也可以代替凹部10，如图60(c)那样设置向外侧突出的凸部51。凸部51在俯视时可以是矩形状，也可以是U字形状(隆起成U字的形状) 或三角形状。当然，在侧面2C中，凸部51中的角部(凸部51的包括前端侧及根部侧的俯视时的4个角的部分)52也与其他角部11一样呈被倒角后的圆形状。在此，前述的侧面覆盖部23B(参照图47(a))也与凹部10相同，在侧面2C覆盖包括形成有凸部51的部分在内的整个区域。此外，优选凹部10的深度或凸部51的高度(突出量)在20μm以下(第 1连接电极3或第2连接电极4的宽度的约5分之1以下)。并且，优选角部11、角部12、角部52各自的倒角量，其一边的距离约在20μm以下。
图61(a)是表示电子设备的另一实施方式的元件的电路结构的图，图61(b)是电子设备的又一实施方式的元件的电路结构的图。在前述的实施方式中，由于将电子设备1设置成了贴片电阻器，因此第1连接电极 3和第2连接电极4间的元件5是电阻56，但是也可以是图61(a)所示的二极管55，还可以是如图61(b)所示那样串联连接二极管55和电阻 56而得到的元件。电子设备1通过具备二极管55而成为贴片二极管，第 1连接电极3和第2连接电极4中具有极性，前述的贴片方向成为与极性相应的方向。由此，能够通过贴片方向来表示第1连接电极3和第2连接电极4的极性，因此可通过电子设备1的外观来掌握该极性。也就是说，可以知道贴片方向中的哪一侧(也就是说，第1连接电极3和第2连接电极4中的哪一个)是正负中的哪个极侧。因此，能够将电子设备1正确地安装到电路基板9(参照图47(b))，使得设有前述的凹部10或凸部51 (参照图60)的一侧来到对应的极侧。
当然，第3参考例可适用于作为元件5代替二极管55而使用了电容器的贴片电容器、贴片电感器等在芯片尺寸的基板2插入各种元件而得到的元器件中。<第4参考例的发明>(1)第4参考例的发明的特征例如，第4参考例的发明的特征是以下的D1～D9。(D1)一种贴片部件的制造方法，特征在于，包括：通过供给氮和氧的同时进行的金属的溅射，在基板上形成电阻体膜的工序；在所述电阻体膜上形成布线膜的工序；对所述布线膜及电阻体膜同时进行图案化的工序；和仅对所述布线膜进行图案化的工序。
根据该方法，在基板上形成电阻体膜时，所供给的氮和氧作为杂质而被掺入电阻体膜中，因此能够将所形成的电阻体膜的电阻值设为期望的值 (目标值)。此外，在电阻体膜上层叠布线膜，同时对层叠于电阻体膜的布线膜和电阻体膜进行图案化，因此电阻体膜及布线膜通过图案化而形成相等的形状之后，仅对图案化后的电阻体膜上的布线膜进行图案化来选择性地去除布线膜，因此能够制作具有期望的布线方式的由电阻体膜构成的电阻电路网，能够实现电阻电路网的微细化以及贴片部件的微细化。 (D2)根据D1记载的贴片部件的制造方法，特征在于，在形成所述电阻体膜的工序中，对与金属一起溅射硅而形成在基板上的金属的电阻体膜掺杂硅。
根据该方法，在形成电阻体膜的工序中，与金属一起溅射硅，并同时供给氮和氧，因此可在金属电阻体膜掺杂硅原子、氮原子及氧原子。由此，能够使电阻体膜的电阻值成为期望的电阻值，同时能够将电阻温度系数 (TCR：Temperature Coeficient ofResistance)调整为期望的值。(D3)根据D1或D2记载的贴片部件的制造方法，特征在于，形成所述电阻体膜的工序包括调整氮的供给流量及氧的供给流量的工序。
根据该方法，通过调整氮的供给流量及氧的供给流量，从而能够调整向金属的电阻体膜掺入的氮原子及氧原子的量，可在例如10Ω／□至1000 Ω／□这样的宽范围内调整电阻体膜的电阻值。(D4)根据D1～D3中的任一项记载的贴片部件的制造方法，特征在于，对所述布线膜及电阻体膜同时进行图案化的工序包括以下工序：对所述布线膜执行图案化，以使所述布线膜包括外部连接用电极、电连接多个薄膜电阻体中的1个或多个电阻体而形成多种电阻单位体的电阻单位体形成布线膜、用于将所述多种电阻单位体以规定的方式连接的电阻单位体连接用布线膜、和用于将所述多种电阻单位体电组入电阻电路网中或者从电阻电路网中电分离所述多种电阻单位体的可熔断的多个熔断膜；仅对所述布线膜进行图案化的工序从被图案化的布线膜及电阻体膜中选择去除部分布线膜，且将其下层的电阻体膜实现为多个薄膜电阻体。
根据该方法，在电阻体膜上层叠布线膜，对该布线膜进行图案化，从而能够在同一层上同时形成构成外部连接用电极和电阻单位体的电阻单位体形成布线膜、电阻单位体连接用布线膜、以及熔断膜，能够简化处理。 (D5)一种贴片部件，特征在于，具有在基板上被图案化的电阻体膜、部分与所述电阻体膜重叠的布线膜、和形成在所述布线膜的上表面的保护膜，由所述电阻体膜及布线膜形成基于单位电阻体的电阻电路。(D6)根据D5记载的贴片部件，特征在于，所述电阻体膜由TiON或TiSiON构成。(D7)根据D5或D6记载的贴片部件，特征在于，统一对所述电阻体膜和所述布线膜进行图案化。(D8)根据D5～D7的任一项记载的贴片部件，特征在于，与所述电阻膜重叠的布线膜包括熔断膜，该熔断膜包括可被熔断的贴片电阻器。(D9)根据D5～D8的任一项记载的贴片部件，特征在于，由树脂膜覆盖所述保护膜的上表面。
根据D5～D9记载的结构，能够提供一种小型且具备具有消耗式电阻值的电阻电路的贴片部件或贴片电阻器。(2)第4参考例的发明的实施方式以下，参照附图来详细说明第4参考例的实施方式。另外，图62～图76所示的符号仅在这些图中有效，即使在其他实施方式中使用也不会表示与该其他实施方式的符号相同的要素。
图62(A)是表示通过第4参考例的制造方法制作的一实施方式的贴片电阻器10的外观结构的示意性立体图，图62(B)是表示在基板上安装了贴片电阻器10的状态的侧视图。参照图62(A)，第4参考例的一实施方式的贴片电阻器10具备形成在作为基板的基板11上的第1连接电极 12、第2连接电极13和电阻电路网14。基板11是俯视时大致呈长方形状的长方体形状，作为一例，是长边方向的长度L＝0.3mm、短边方向的宽度W＝0.15mm、基板11的厚度T＝0.1mm左右大小的微小的芯片。
如图76所示，该贴片电阻器10是通过如下方式而得到的：在晶片上以格子状形成多个贴片电阻器10，切断晶片，分离成各个贴片电阻器10。在基板11上，沿着基板11的一个短边111而设置第1连接电极12，该第1连接电极12是其长边位于短边111方向的矩形电极。沿着基板11 上的另一短边112设置第2连接电极13，该第2连接电极13是其长边位于短边112方向的矩形电极。电阻电路网14被设置在由基板11上的第1 连接电极12和第2连接电极13夹持的中央区域内。并且，电阻电路网 14的一端侧与第1连接电极12电连接，电阻电路网14的另一端侧与第2 连接电极13电连接。如后述那样，在基板11上例如采用半导体制造工艺来设置了这些第1连接电极12、第2连接电极13和电阻电路网14。因此，作为基板11，可使用硅基板(硅晶片)等半导体基板(半导体晶片)。另外，基板11也可以是绝缘基板等其他种类的基板。
第1连接电极12和第2连接电极13分别起到外部连接电极(外部连接用焊盘)的作用。在电路基板15上安装了贴片电阻器10的状态下，如图62(B)所示，通过焊料，以电及机械方式将第1连接电极12和第2 连接电极13分别与电路基板15的电路(未图示)连接。另外，为了提高焊料润湿性及可靠性，期望起到外部连接电极作用的第1连接电极12和第2连接电极13由金(Au)形成，或者对其表面实施镀金。
图63是贴片电阻器10的俯视图，表示了第1连接电极12、第2连接电极13和电阻电路网14的配置关系以及电阻电路网14的俯视时的结构。参照图63，贴片电阻器10包括：沿着基板上表面的一个短边111配置的、长边位于基板的宽度方向上的、俯视时大致为矩形的第1连接电极 12；沿着基板上表面的另一短边112配置的、长边位于基板的宽度方向上的、俯视时大致为矩形的第2连接电极13；和设置在第1连接电极12与第2连接电极13之间的俯视时为矩形的区域中的电阻电路网14。
电阻电路网14具备在基板上以矩阵状排列的具有相等的电阻值的多个电阻体R(在图63的例中，沿着行方向(基板的长边方向)排列了8 个电阻体R，沿着列方向(基板的宽度方向)排列了44个电阻体，共计由352个电阻体R构成)。并且，电连接这些多个电阻体R的1个～64 个，形成多种电阻单位体。通过作为电路网连接单元的连接用布线膜以规定的方式连接了所形成的多种电阻单位体。而且，设置有用于向电阻电路网14中电组入电阻单位体、或者从电阻电路网14电分离电阻单位体的可熔断的多个熔断膜F。多个熔断膜F沿着第2连接电极13的内侧边被排列成其配置区域呈直线状。更具体而言，以直线状配置了多个熔断膜F 及连接用布线膜C。
图64A是放大了图63所示的电阻电路网14的一部分的俯视图，图 64B、图64C是用于说明电阻电路网14中的电阻体R的结构的长度方向的纵向截面图及宽度方向的纵向截面图。参照图64A、图64B及图64C，说明电阻体R的结构。在作为基板的基板11的上表面形成绝缘层(SiO2) 19，在绝缘层19上配置构成电阻体R的电阻体膜20。电阻体膜20由TiN 或TiON形成。该电阻体膜20是以线状在第1连接电极12与第2连接电极13之间延伸的多根电阻体膜(以下称为“电阻体膜线”)，电阻体膜线 20有时会在线方向上的规定位置处被切断。在电阻体膜线20上层叠作为布线膜21的铝膜。在电阻体膜线20上沿着线方向隔着恒定间隔R层叠布线膜21。
若用电路符号表示该结构的电阻体膜线20及布线膜21的电特征的话，则如图65所示。即，如图65(A)所示，规定间隔R的区域的电阻体膜线20部分分别形成一定电阻值r的电阻体R。层叠了布线膜21的区域因该布线膜21而使电阻体膜线20处于短路状态。因此，形成图65(B) 所示的由电阻r的电阻体R的串联连接构成的电阻电路。
此外，由于相邻的电阻体膜线20彼此通过电阻体膜20及布线膜21 连接着，因此图64A所示的电阻电路网构成图65(C)所示的电阻电路。在此，说明电阻电路网14的制造工艺。(1)热氧化基板11的表面，形成作为绝缘层19的二氧化硅(SiO2)层。(2)然后，在绝缘层19上的整个面上形成TiN、TiON或TiSiON的电阻体膜20。(形成电阻体膜的工序) 形成电阻体膜的工序如图66所示那样通过溅射来进行。
即，作为一例，如图66(A)所示那样，在高真空腔内配置形成了绝缘层19的基板11和作为目标体的金属(该实施方式中配置钛(Ti)板 27)。然后，吹入氩气(Ar)，同时供给氮(N2)和氧(O2)。对目标体27 施加负的高电压，从而通过高电压使氩气成为等离子状态，形成正离子来使氩离子撞击目标体27。由此，从目标体27飞出材料元素、即钛原子(Ti)，该钛原子堆积在绝缘层19上而形成电阻体膜20。此时，通过所供给的氮和氧，在电阻体膜20中掺杂氮原子(N)及氧原子(O)，电阻体膜20 例如由TiON形成。
形成电阻体膜的工序也可以如图66(B)所示那样，作为目标体，与钛(Ti)板27一起配置硅(Si)板28，使氩离子撞击这些钛板27及硅板 28来进行溅射。此时，作为氮和氧，供给O2／N2O及N2／N2O的混合气体。其结果，在绝缘层19上堆积TiSiON膜而形成作为电阻体膜20。
在图66(A)所示的电阻体膜20的形成工序中，通过调整氮和氧的供给流量，从而能够将电阻体膜20的电阻值调整为期望的电阻值。此外，在图66(B)所示的电阻体膜20的形成工序中，通过调整氮和氧的供给量，能够将电阻体膜20的电阻值调整为期望的电阻值，并且还能够将电阻体膜20的电阻温度系数(TCR)调整为目标值。
因此，如图66(B)所示，在供给氮和氧的同时进行的溅射中，在对作为金属的钛进行溅射的同时，对硅也进行溅射，由此在钛电阻体膜中掺杂硅、氮和氧，将电阻体膜20的电阻值及电阻温度系数(TCR)这两者设为期望的值，从而能够进行高精度的电阻体膜的制造。(3)接着，进行在电阻体膜20上形成布线膜21的工序。形成布线膜21的工序通过例如对铝(Al)进行溅射来执行。(4)然后，利用光刻工艺，例如通过干蚀刻选择性地去除布线膜21及电阻体膜20，如图64(A)所示，获得俯视时恒定宽度的电阻体膜线20及布线膜21隔着恒定间隔排列在列方向上的结构。此时，也形成一部分电阻体膜线20及布线膜21被切断的区域。(5) 接着，选择性地去除层叠在电阻体膜线20上的布线膜21。其结果，获得在电阻体膜线20上隔着恒定间隔R而层叠了布线膜21的结构。(6)然后，堆积作为保护膜的SiN膜22，进一步在该SiN膜22上层叠作为保护层的聚酰亚胺层23。
在该实施方式中，形成在基板11上的包含于电阻电路网14的电阻体 R包括电阻体膜线20、和在电阻体膜线20上沿着线方向隔着恒定间隔被层叠的布线膜21，未层叠布线膜21的恒定间隔R部分的电阻体膜线20 构成1个电阻体R。构成电阻体R的电阻体膜线20其形状及大小全部相等。因此，基于在基板上生成出的相同形状且相同大小的电阻体膜为大致相同的电阻值的这一特性，在基板11上以矩阵状排列的多个电阻体R具有相等的电阻值。
层叠在电阻体膜线20上的布线膜21形成电阻体R，同时还起到连接多个电阻体R而构成电阻单位体的连接用布线膜的作用。图67(A)是放大了图63所示的贴片电阻器10的俯视图的一部分的包括熔断膜F的区域的部分放大俯视图，图67(B)是表示沿着图67(A)的B-B的截面结构的图。
如图67(A)、(B)所示，熔断膜F也由在形成电阻体R的电阻体膜 20上层叠的布线膜21形成。即，在与层叠于形成电阻体R的电阻体膜线 20上的布线膜21相同的层上，由与布线膜21相同的金属材料、即铝(Al) 形成。另外，如前所述，布线膜21形成电阻单位体，因此还被用作电连接多个电阻体R的连接用布线膜21。
也就是说，在层叠在电阻体膜20上的同一层，采用同一种金属材料 (例如铝)，通过相同的制造工艺(溅射及光刻工艺)，形成电阻体R形成用的布线膜、用于形成电阻单位体的连接用布线膜、用于构成电阻电路网14的连接用布线膜、熔断膜、以及用于将电阻电路网14连接到第1 连接电极12和第2连接电极13的布线膜。由此，可简化该贴片电阻器 10的制造工艺，而且能够利用同一掩模同时形成各种布线膜。另外，还可以提高与电阻体膜20的校准性。
图68是示意性表示连接图63所示的电阻电路网14中的多种电阻单位体的连接用布线膜C及熔断膜F的排列关系、与连接在该连接用布线膜C及熔断膜F上的多种电阻单位体之间的连接关系的图。参照图68，第1连接电极12与电阻电路网14所包含的基准电阻单位体R8的一端连接。基准电阻单位体R8由8个电阻体R的串联连接构成，其另一端与熔断膜F1连接。熔断膜F1和连接用布线膜C2被连接到由64个电阻体R 的串联连接构成的电阻单位体R64的一端及另一端。连接用布线膜C2和熔断膜F4被连接到由32个电阻体R的串联连接构成的电阻单位体R32 的一端及另一端。熔断膜F4和连接用布线膜C5被连接到由32个电阻体 R的串联连接构成的电阻单位体R32的一端及另一端。连接用布线膜C5 和熔断膜F6被连接到由16个电阻体R的串联连接构成的电阻单位体R16 的一端及另一端。熔断膜F7及连接用布线膜C9被连接到由8个电阻体 R的串联连接构成的电阻单位体R8的一端及另一端。连接用布线膜C9 及熔断膜F10被连接到由4个电阻体R的串联连接构成的电阻单位体R4 的一端及另一端。熔断膜F11及连接用布线膜C12被连接到由2个电阻体R的串联连接构成的电阻单位体R2的一端及另一端。连接用布线膜 C12及熔断膜F13被连接到由1个电阻体R构成的电阻单位体R1的一端及另一端。熔断膜F13及连接用布线膜C15被连接到由2个电阻体R的并联连接构成的电阻单位体R／2的一端及另一端。连接用布线膜C15及熔断膜F16被连接到由4个电阻体R的并联连接构成的电阻单位体R／4 的一端及另一端。熔断膜F16及连接用布线膜C18被连接到由8个电阻体R的并联连接构成的电阻单位体R／8的一端及另一端。连接用布线膜C18及熔断膜F19被连接到由16个电阻体R的并联连接构成的电阻单位体R／16的一端及另一端。熔断膜F19及连接用布线膜C22被连接到由32 个电阻体R的并联连接构成的电阻单位体R／32。
多个熔断膜F及连接用布线膜C分别以直线状配置熔断膜F1、连接用布线膜C2、熔断膜F3、熔断膜F4、连接用布线膜C5、熔断膜F6、熔断膜F7、连接用布线膜C8、连接用布线膜C9、熔断膜F10、熔断膜F11、连接用布线膜C12、熔断膜F13、熔断膜F14、连接用布线膜C15、熔断膜F16、熔断膜F17、连接用布线膜C18、熔断膜F19、熔断膜F20、连接用布线膜C21、连接用布线膜C22来对这些膜进行了串联连接。若各熔断膜F被熔断，则与相邻连接于熔断膜F的连接用布线膜C之间的电连接被切断。
若用电路图表示这种构成的话，则如图69。即，在所有的熔断膜F 未被熔断的状态下，电阻电路网14构成由设置在第1连接电极12与第2 连接电极13之间的8个电阻体R的串联连接构成的基准电阻单位体R8 (电阻值8r)的电阻电路。例如，若将1个电阻体R的电阻值r设为r＝ 80Ω，则通过8r＝640Ω的电阻电路，构成连接了第1连接电极12和第2 连接电极13的贴片电阻器10。
并且，基准电阻单位体R8以外的多种电阻单位体分别并联连接了熔断膜F，通过各熔断膜F，使这些多种电阻单位体呈短路的状态。也就是说，基准电阻单位体R8与12种13个电阻单位体R64～R／32串联连接着，但是各电阻单位体因与其并联连接的熔断膜F而处于短路状态，因此在电特性上，各电阻单位体未被组入电阻电路网14中。
该实施方式的贴片电阻器10根据所要求的电阻值，选择性地例如通过激光来熔断熔断膜F。由此，向电阻电路网14中组入并联连接的熔断膜F被熔断的电阻单位体。由此，能够使电阻电路网14成为整体的电阻值具有串联连接与被熔断的熔断膜F对应的电阻单位体而被组入电阻电路网中的电阻值的电阻电路网。
换言之，该实施方式的贴片电阻器10通过选择性地熔断与多种电阻单位体对应设置的熔断膜，从而能够向电阻电路网中组入多种电阻单位体 (例如，若F1、F4、F13被熔断，则是电阻单位体R64、R32、R1的串联连接)。并且，多种电阻单位体各自的电阻值分别已定，也就是说以数字方式调整电阻电路网14的电阻值就能够设置成具有所要求的电阻值的贴片电阻器10。
此外，多种电阻单位体具备：具有相等的电阻值的电阻体膜R以1 个、2个、4个、8个、16个、32个及64个这样的等比数列增加电阻体 R的个数而串联连接了这些电阻体R的多种串联电阻单位体、和相等电阻值的电阻体R以2个、4个、8个、16个及32个这样的等比数列增加电阻体R的个数而并联连接了这些电阻体R的多种并联电阻单位体，在因熔断膜F而处于短路的状态下串联连接了这些电阻体，因此通过选择性地熔断熔断膜F，能够将电阻电路网14整体的电阻值在从小的电阻值到大的电阻值这样的宽范围内设定为任意的电阻值。
图70是另一实施方式的贴片电阻器30的俯视图，表示第1连接电极 12、第2连接电极13及电阻电路网4的配置关系、以及电阻电路网14 的俯视时的结构。贴片电阻器30与前述的贴片电阻器10的不同点在于，电阻电路网14中的电阻体R的连接方式。即，贴片电阻器30的电阻电路网14具有在基板上以矩阵状排列的电阻值相等的多个电阻体R(在图 70的结构中，沿着行方向(基板的长边方向)排列了8个电阻体R，沿着列方向(基板的宽度方向)排列了44个电阻体，由共计352个电阻体 R构成)。并且，这些多个电阻体R的1个～128个被电连接，形成多种电阻单位体。提高作为电路网连接单元的布线膜及熔断膜F以并联方式连接所形成的多种电阻单位体。多个熔断膜F沿着第2连接电极13的内侧边被排列成配置区域呈直线状，若熔断膜F被熔断，则可从电阻电路网14电分离与熔断膜连接的电阻单位体。
另外，构成电阻电路网14的多个电阻体R的结构、连接用布线膜、熔断膜F的结构，与之前说明过的贴片电阻器10中的对应部位的结构相同，因此在此省略说明。图71是示意性表示图70所示的电阻电路网中的多种电阻单位体的连接方式、和连接多种电阻单位体的熔断膜F的排列关系以及与熔断膜F连接的多种电阻单位体的连接关系的图。
参照图71，第1连接电极12与电阻电路网14所包含的基准电阻单位体R／16的一端连接。基准电阻单位体R／16由16个电阻体R的并联连接构成，其另一端与连接有余下的电阻单位体的连接用布线膜C相连。熔断膜F1和连接用布线膜C与由128个电阻体R的串联连接构成的电阻单位体R128的一端及另一端连接。熔断膜F5和连接用布线膜C与由64 个电阻体R的串联连接构成的电阻单位体R64的一端及另一端连接。熔断膜F6和连接用布线膜C与由32个电阻体R的串联连接构成的电阻单位体R32的一端及另一端连接。熔断膜F7和连接用布线膜C与由16个电阻体R的串联连接构成的电阻单位体R16的一端及另一端连接。熔断膜F8和连接用布线膜C与由8个电阻体R的串联连接构成的电阻单位体 R8的一端及另一端连接。熔断膜F9和连接用布线膜C与由4个电阻体R 的串联连接构成的电阻单位体R4的一端及另一端连接。熔断膜F10和连接用布线膜C与由2个电阻体R的串联连接构成的电阻单位体R2的一端及另一端连接。熔断膜F11和连接用布线膜C与由1个电阻体R的串联连接构成的电阻单位体R1的一端及另一端连接。熔断膜F12和连接用布线膜C与由2个电阻体R的并联连接构成的电阻单位体R／2的一端及另一端连接。熔断膜F13和连接用布线膜C与由4个电阻体R的并联连接构成的电阻单位体R／4的一端及另一端连接。熔断膜F14、F15、F16被电连接，这些熔断膜F14、F15、F16和连接用布线膜C与由8个电阻体 R的并联连接构成的电阻单位体R／8的一端及另一端连接。熔断膜F17、 F18、F19、F20、F21被电连接，这些熔断膜F17～F21和连接用布线膜C 与由16个电阻体R的并联连接构成的电阻单位体R／16的一端及另一端连接。
熔断膜F具备熔断膜F1～F21的21个熔断膜，它们全部与第2连接电极13连接着。根据该结构，若与若电阻单位体的一端连接的任一个熔断膜F被熔断，则可从电阻电路网14电切离一端连接在该熔断膜F的电阻单位体。
若用电路图表示图71的结构、即贴片电阻器30所具备的电阻电路网 14的结构的话，则如图72。在所有的熔断膜F都未被熔断的状态下，电阻电路网14在第1连接电极12和第2连接电极13之间，构成基准电阻单位体R8与12种电阻单位体R／16、R／8、R／4、R／2、R1、R2、R4、R8、 R16、R32、R64、R128的并联连接电路之间的串联连接电路。
并且，基准电阻单位体R／16以外的12种电阻单位体分别串联连接了熔断膜F。因此，在具有该电阻电路网14的贴片电阻器30中，若根据所要求的电阻值选择性地例如通过激光来熔断熔断膜F，则可从电阻电路网 14电分离与被熔断的熔断膜F对应的电阻单位体(串联连接了熔断膜F 的电阻单位体)，能够调整贴片电阻器10的电阻值。
换言之，该实施方式的贴片电阻器30也通过选择性地熔断与多种电阻单位体对应地设置的熔断膜，从而能够从电阻电路网电分离多种电阻单位体。并且，多种电阻单位体各自的电阻值已被决定，换言之通过以数字方式调整电阻电路网14的电阻值就能够设为具有所要求的电阻值的贴片电阻器30。
此外，多种电阻单位体具备：具有相等的电阻值的电阻体膜R以1 个、2个、4个、8个、16个、32个、64个及128个这样的等比数列增加电阻体R的个数而串联连接了这些电阻体R的多种串联电阻单位体、和相等电阻值的电阻体R以2个、4个、8个、16这样的等比数列增加电阻体R的个数而并联连接了这些电阻体R的多种并联电阻单位体，因此通过选择性地熔断熔断膜F，能够将电阻电路网14整体的电阻值细致地以数字方式设定为任意的电阻值。
另外，在图72所示的电路中，在基准电阻单位体R/16及被并联连接的电阻单位体中电阻值小的电阻单位体中有可能会流过过电流，在设定电阻时，必须将流过电阻的额定电流设计得较大。因此，为了使电流分散，也可以将图72所示的电路变更电阻电路网的连接结构，使其成为图73 (A)所示的电路结构。即，变更为如下的电路：删除基准电阻单位体 R/16，且将并联连接的电阻单位体的最小电阻值设为r，包括将电阻值r 的电阻单位体R1并联连接多组而得到的结构140。图73(B)是表示了具体的电阻值的电路图，是包括结构140的电路，结构140是将80Ω的电阻单位体和熔断膜F的串联连接并联连接多组而得到的。由此，能够使流过的电流分散。
图74是用电路图表示了又一实施方式的贴片电阻器所具备的电阻电路网14的电路结构的图。图74所示的电阻电路网14的特征在于，变成了多种电阻单位体的串联连接、与多种电阻单位体的并联连接被串联连接的电路结构。在被串联连接的多种电阻单位体上，与之前的实施方式相同，按各电阻单位体并联连接熔断膜F，被串联连接的多种电阻单位体全部因熔断膜F而呈短路状态。因此，若熔断熔断膜F，则因该熔断膜F而成为了短路状态的电阻单位体就以电方式被组入电阻电路网14中。
另一方面，被并联连接的多种电阻单位体分别串联连接了熔断膜F。因此，通过熔断熔断膜F，能够从电阻单位体的并联连接电切离串联连接着熔断膜F的电阻单位体。根据该结构，例如，在并联连接侧生成1kΩ以下的小电阻，在串联连接侧生成1kΩ以上的电阻电路。因此，能够利用由相等的基本设计构成的电阻电路网14来生成从几Ω的小电阻到几MΩ的大电阻这样宽范围的电阻电路。
此外，在更高精度地设定电阻值的情况下，若预先切断接近所要求的电阻值的串联连接侧电阻电路的熔断膜，则可通过熔断并联连接侧的电阻电路的熔断膜来进行细致的电阻值的调整，因此可提高组入期望的电阻值的精度。图75是表示具有10Ω～1MΩ的电阻值的贴片电阻器中的电阻电路网14的具体的结构例的电路图。
图75所示的电阻电路网14也是对因熔断膜F而呈短路状态的多种电阻单位体的串联连接、和串联连接了熔断膜F的多种电阻单位体的并联连接进行串联连接的电路结构。根据图75的电阻电路，在并联连接侧，能够在精度1％以内设定10～1kΩ的任意的电阻值。此外，在串联连接侧的电路中，能够在精度1％以内设定1k～1MΩ的任意的电阻值。在使用串联连接侧的电路的情况下，具有以下优点：预先熔断接近期望的电阻值的电阻单位体的熔断膜F，组合成期望的电阻值，从而能够更高精度地设定电阻值。
在以上的说明中，详细说明了通过第4参考例的制造方法制造出的贴片电阻器。但是，第4参考例的制造方法并不限于贴片电阻器，也可以应用于作为分立部件的其他贴片部件、包括电阻体的复合元件或包括电阻体的电子设备中。<第5参考例的发明>(1)第5参考例的发明的特征例如，第5参考例的发明的特征是以下的E1～E10。(E1)一种电子设备，包括：具有元件形成面及侧面的基板；在所述基板的所述元件形成面上形成的元件；具有覆盖所述元件的元件覆盖部、和覆盖所述基板的侧面的侧面覆盖部的保护膜；以及在所述保护膜的所述侧面覆盖部的全部或该侧面覆盖部中的所述元件形成面相反侧的一部分露出的状态下覆盖所述元件覆盖部的树脂膜。
根据该结构，在制造电子设备时，在元件形成面上形成了多个元件的晶片中，若在元件形成面中的元件的边界形成用于将电子设备一个个进行分割的槽，则槽的侧面成为分割后的各电子设备的侧面。并且，在对电子设备进行分割之前，在槽的侧面及元件形成面形成保护膜之后，形成覆盖元件形成面的保护膜(成为元件覆盖部的部分)的树脂膜。树脂膜至少露出槽的侧面的保护膜(成为侧面覆盖部的部分)中的元件形成面相反侧(槽的底面侧)，因此能够防止在形成树脂膜时(制造电子设备时)槽从底面侧被树脂膜填埋。(E2)根据E1记载的电子设备，所述树脂膜具有比所述保护膜的侧面覆盖部更向侧方突出的伸长部。
根据该结构，电子设备与周边物体接触时，最先由伸长部与周边物体接触，能够缓和接触引起的冲击，因此能够防止冲击波及到元件等。(E3) 根据E1或E2记载的电子设备，所述树脂膜具有朝向侧方凸出的圆形状的侧面。根据该结构，伸长部能够顺利缓和接触引起的冲击。(E4)根据 E1～E3的任一项记载的电子设备，所述基板的侧面的角部是圆形状，该圆形状是利用等离子蚀刻或硅蚀刻而形成的。
根据该结构，能够防止在角部产生碎片(缺口)。(E5)根据E1～E4 的任一项记载的电子设备，所述元件包括由单位电阻构成的电阻电路。 (E6)根据E1～E5的任一项记载的电子设备，包括在所述元件形成面形成且与所述元件相连的布线膜、和经由贯通所述树脂膜及保护膜的贯通孔而与所述布线膜连接的外部连接电极。(E7)根据E1～E6的任一项记载的电子设备，所述树脂膜由感光性树脂薄膜构成。(E8)一种电子设备的制造方法，包括：在基板的元件形成面形成元件的元件形成工序；在形成有所述元件的区域周围形成槽的工序；形成覆盖所述元件的表面及所述槽的内表面的保护膜的工序；从所述保护膜上粘贴树脂薄膜并在所述树脂薄膜与所述槽的底面之间的该槽内形成空间的工序；对该树脂薄膜进行图案化以使所述树脂薄膜在所述槽的上方被分离的工序；和使所述基板薄到从所述元件形成面相反侧的面到达所述槽的底面为止，由此在所述槽中分割所述基板的工序。
如该方法所示，若从保护膜之上粘贴树脂薄膜，槽不会从底面侧被填埋。因此，若使基板薄至到达槽的底面，则能够在槽中将基板分割为各个电子设备。(E9)根据E8记载的电子设备的制造方法，所述树脂薄膜是感光性树脂薄膜，对所述树脂薄膜进行图案化的工序包括以与所述槽匹配的图案使所述感光性树脂薄膜曝光而显影的工序。
根据该方法，可在显影后的树脂薄膜中被分离的边缘部分形成前述的伸长部。(E10)根据E8或E9记载的电子设备的制造方法，分割所述基板的工序包括选择性地蚀刻覆盖所述保护膜的所述槽的底面的部分的工序。(2)第5参考例的发明的实施方式以下，参照附图来详细说明第5 参考例的实施方式。另外，图77～图91所示的符号仅在这些附图中有效，即使在其他实施方式中使用也不会表示与该其他实施方式的符号相同的要素。
图77(a)是用于说明第5参考例的一实施方式的电子设备的结构的示意性立体图，图77(b)是表示将电子设备安装到电路基板的状态的示意性侧视图。该电子设备1是微小的贴片部件，如图77(a)所示，是长方体形状。电子设备1的尺寸是，长边方向的长度L约为0.3mm，短边方向的宽度W约为0.15mm，厚度T约为0.1mm。
通过在晶片(硅晶片)上以格子状形成多个电子设备1之后切断晶片来分离成各个电子设备1，从而获得该电子设备1。电子设备1主要具备基板2、成为外部连接电极的第1连接电极3和第2连接电极4、以及元件5。这些第1连接电极3、第2连接电极4及元件5是利用半导体制造工艺在基板2上形成的。因此，作为基板2，可以使用硅基板(硅晶片) 等半导体基板(半导体晶片)。另外，基板2也可以是绝缘基板等其他种类的基板。
基板2大致是长方体的芯片形状。在基板2中，图77(a)的上表面是元件形成面2A。元件形成面2A是基板2的表面，大致是长方形状。在基板2的厚度方向上与元件形成面2A相反一侧的面是背面2B。元件形成面2A和背面2B是大致相同形状。此外，基板2除了元件形成面2A 及背面2B以外，还具有与这些面正交着延伸的侧面2C、侧面2D、侧面 2E及侧面2F。
侧面2C被假设在元件形成面2A及背面2B中的长边方向的一端边缘(图77(a)中的左前侧的边缘)之间，侧面2D被假设在元件形成面 2A及背面2B中的长边方向的另一端边缘(图77(a)中的右方里侧的边缘)之间。侧面2C及侧面2D是该长边方向上的基板2的两个端面。侧面2E被假设在元件形成面2A及背面2B中的短边方向的一端边缘(图 77(a)中的左方里侧的边缘)之间，侧面2F被假设在元件形成面2A及背面2B中的短边方向的另一端边缘(图77(a)中的右前侧的边缘)之间。侧面2E及侧面2F是该短边方向上的基板2的两个端面。
在基板2中，通过保护膜23覆盖了元件形成面2A、侧面2C、侧面 2D、侧面2E及侧面2F。因此，严格来讲，在图77(a)中，元件形成面 2A、侧面2C、侧面2D、侧面2E及侧面2F位于保护膜23的内侧(里侧)，不会露出在外部。另外，元件形成面2A上的保护膜23被树脂膜24覆盖。树脂膜24从元件形成面2A凸出至侧面2C、侧面2D、侧面2E及侧面2F 各自的元件形成面2A侧的端部(图77(a)中的上端部)。以后详细说明保护膜23及树脂膜24。
在基板2中，在相当于大致长方形的元件形成面2A的一边A(是侧面2C、2D、2E及2F中的任一个，在此，如后述那样是侧面2C)的部分，形成有在厚度方向上切缺基板2的凹部。一边A也是俯视时的电子设备1 的一边。图77(a)中的凹部10形成在侧面2C，在基板2的厚度方向上延伸，同时凹向侧面2D侧。凹部10在厚度方向上贯通基板2，该厚度方向上的凹部10的端部分别从元件形成面2A及背面2B露出。凹部10在侧面2C延伸的方向(前述的短边方向)上比侧面2C小。从厚度方向(也是电子设备1的厚度方向)看基板2的俯视时的凹部10的形状是其长边位于所述短边方向上的长方形状(矩形状)。另外，俯视时的凹部10的形状也可以是朝向凹部10凹入的方向(侧面2D侧)宽度变窄的梯形状，还可以是朝向凹入方向变细的三角形状，也可以是U字形状(凹成U字的形状)。无论是哪种形状，只要是这种简单形状的凹部10，就能够简单地形成。此外，凹部10在此是形成在侧面2C上，但是也可以不是侧面 2C，而是形成在侧面2C～2F中的至少1个侧面上。
凹部10表示在电路基板9(参照图77(b))安装电子设备1时的电子设备1的朝向(贴片方向)。俯视时的电子设备1(严格来讲是基板2) 的轮廓是在其一边A具有凹部10的矩形，因此在长边方向具有非对称的外形。也就是说，该非对称的外形在侧面2C、2D、2E及2F中的至少一个侧面(一边A)上具有表示贴片方向的凹部10，电子设备1通过该非对称的外形，能够表示长边方向的凹部侧是贴片方向。由此，只要将电子设备1中的基板2的外形设为俯视时的非对称，就能够识别电子设备1 的贴片方向。也就是说，无需标识工序，通过电子设备1的外形就能够识别贴片方向。特别是，由于电子设备1中的非对称的外形是在其一边A 具有表示贴片方向的凹部10的矩形，因此在电子设备1中，能够将连接一边A和相反侧的一边B的长边方向上的凹部10侧设为贴片方向。因此，例如，只要俯视时使电子设备1的长边方向与左右方向一致，此时当一边 A位于左端时能够将电子设备1正确地安装到电路基板9，因此安装时，通过凹部10从电子设备1的外观就能够掌握必须将电子设备1的朝向匹配成俯视时使一边A位于左端的情况。
并且，在长方体的基板2中，在侧面2C、侧面2D、侧面2E及侧面 2F中构成相邻的彼此的边界的角部(该相邻的侧面彼此交叉的部分)11 被整形为被倒角后的圆形状(形成圆弧)。此外，在基板2中，构成凹部 10与凹部10周边的侧面2C之间的边界的角部(在侧面2C中的凹部10 的角部)12也被整形为被倒角后的圆形状。在此，角部12不仅是凹部10 与其周边的侧面2C(凹部10以外的部分)之间的边界，还存在于凹部 10的最深部侧，俯视时有四处角部。
由此，在俯视时的基板2的轮廓中弯曲的部分(角部11、12)都是圆形状。因此，圆形状中的角部11、12能够防止碎片的产生。由此，在电子设备1的制造中，能够实现成品率的提高(生产率的提高)。第1连接电极3和第2连接电极4形成在基板2的元件形成面2A上，部分从树脂膜24露出。第1连接电极3和第2连接电极4都是例如在元件形成面 2A上以Ni(镍)、Pd(钯)及Au(金)的顺序层叠这些金属而构成的。在元件形成面2A的长边方向上隔着间隔而配置第1连接电极3和第2连接电极4，这些电极的长边位于元件形成面2A的短边方向上。在图77(a) 中，在元件形成面2A中，在偏向侧面2C的位置处设有第1连接电极3，在偏向侧面2D的位置处设有第2连接电极4。前述的侧面2C的凹部10 凹进去的深度是不会干扰第1连接电极3的程度。但是，此时也可以根据凹部10在第1连接电极3中也设置凹部(成为凹部10的一部分)。
元件5是电路元件，在基板2的元件形成面2A中的第1连接电极3 与第2连接电极4之间的区域形成该元件5，并且由保护膜23及树脂膜 24覆盖其上表面。该实施方式的元件5是由电路网构成的电阻56，在元件形成面2A上以矩阵状排列由TiN(氮化钛)或TiON(氧氮化钛)构成的多个薄膜状的电阻体(薄膜电阻体)R而获得该电路网。元件5与后述的布线膜22连接着，且经由布线膜22而与第1连接电极3和第2连接电极4连接。由此，在电子设备1中，在第1连接电极3与第2连接电极 4之间形成基于元件5的电阻电路。因此，该实施方式的电子设备1成为贴片电阻器。
如图77(b)所示，使第1连接电极3和第2连接电极4与电路基板 9对置，通过焊料13以电及机械方式连接到电路基板9的电路(未图示) 上，能够在电路基板9倒装连接电子设备1。另外，为了提高焊料润湿性及可靠性，期望起到外部连接电极作用的第1连接电极3和第2连接电极 4由金(Au)形成、或者在表面实施镀金。
图78是电子设备的俯视图，是表示第1连接电极、第2连接电极及元件的配置关系以及俯视元件时的结构的图。参照图78，成为电阻电路网的元件5作为一例而具有由沿着行方向(基板2的长边方向)排列的8 个电阻体R、和沿着列方向(基板2的宽度方向)排列的44个电阻体R 构成的共计352个电阻体R。各个电阻体R都具有相等的电阻值。
通过将这些多个电阻体R按1个～64个这样的规定个数组合起来电连接，从而形成多种电阻单位体(单位电阻)。经由连接用导体膜C以规定的方式连接所形成的多种电阻单位体。另外，为了在基板2的元件形成面2A上向元件5电组入电阻单位体、或者从元件5电分离电阻单位体，而设置有可熔断的多个熔断膜F。多个熔断膜F及连接用导体膜C沿着第2连接电极4的内侧边被排列成配置区域呈直线状。更具体而言，以直线状配置了多个熔断膜F及连接用导体膜C。
图79A是放大了图78所示的元件的一部分的俯视图。图79B是用于说明元件中的电阻体的结构的沿着图79A的B-B的长度方向的纵向截面图。图79C是用于说明元件中的电阻体的结构的沿着图79A的C-C的宽度方向的纵向截面图。参照图79A、图79B及图79C，说明电阻体R的结构。
电子设备1除了前述的布线膜22、保护膜23及树脂膜24外，还具备绝缘膜20和电阻体膜21(参照图79B及图79C)。绝缘膜20、电阻体膜21、布线膜22、保护膜23及树脂膜24形成在基板2(元件形成面2A) 上。绝缘膜20由SiO2(二氧化硅)构成。绝缘膜20覆盖基板2的元件形成面2A的整个区域。绝缘膜20的厚度约为
电阻体膜21构成电阻体R。电阻体膜21由TiN或TiON构成，被层叠在绝缘膜20的表面上。电阻体膜21的厚度约为电阻体膜21 构成在第1连接电极3与第2连接电极4之间延伸为线状的多根线(以下称为“电阻体膜线21A”)，电阻体膜线21A有时会在线方向的规定位置处被切断(参照图79A)。
在电阻体膜线21A上层叠布线膜22。布线膜22由Al(铝)或铝与 Cu(铜)的合金(AlCu合金)构成。布线膜22的厚度约为在电阻体膜线21A上沿着线方向隔着恒定间隔R层叠了布线膜22。用电路符号表示该结构的电阻体膜线21A及布线膜22的电特征的话，则如图80。即，如图80(a)所示，规定间隔R的区域的电阻体膜线21A部分分别形成具有一定电阻值r的1个电阻体R。
并且，在层叠有布线膜22的区域中，通过电连接布线膜22相邻的电阻体R彼此，从而提高该布线膜22使电阻体膜线21A呈短路状态。由此，形成图80(b)所示的由电阻r的电阻体R的串联连接构成的电阻电路。此外，通过电阻体膜21及布线膜22连接了相邻的电阻体膜线21A彼此，因此图79A所示的元件5的电阻电路网构成图80(c)所示的(由前述的电阻体R的单位电阻构成)电阻电路。
在此，插入基板2上的相同形状且相同大小的电阻体膜21根据具有大致相同电阻值的这一特性，在基板2上以矩阵状排列的多个电阻体R 具有相等的电阻值。此外，层叠在电阻体膜线21A上的布线膜22形成电阻体R的同时，还起到连接多个电阻体R而构成电阻单位体的连接用布线膜的作用。
图81(a)是放大了图78所示的电子设备的俯视图的一部分的包括熔断膜的区域的部分放大俯视图，图81(b)是表示沿着图81(a)的B-B 的截面结构的图。如图81(a)及(b)所示，前述的熔断膜F及连接用导体膜C也由层叠在形成电阻体R的电阻体膜21上的布线膜22形成。即，在与层叠在形成电阻体R的电阻体膜线21A上的布线膜22相同的层，通过与布线膜22相同的金属材料、即Al或AlCu合金而形成了熔断膜F 及连接用导体膜C。
也就是说，在层叠在电阻体膜21上的同一层，作为布线膜22，可利用同一种金属材料(Al或AlCu合金)通过相同的制造工艺(后述的溅射及光刻工艺)形成用于形成电阻体R的布线膜、熔断膜F、连接用导体膜 C、以及用于将元件5连接到第1连接电极3和第2连接电极4的布线膜。
另外，熔断膜F不仅指布线膜22的一部分，还指电阻体R(电阻体膜21)的一部分与电阻体膜21上的布线膜22的一部分的集合(熔丝元件)。此外，仅说明了熔断膜F使用与连接用导体膜C相同的层的情况，但是连接用导体膜C部分也可以在其上进一步层叠其他导体膜来降低导体膜的电阻值。另外，此时，只要不在熔断膜F上层叠导体膜，就不会使熔断膜F的熔断性恶化。
图82是第5参考例的实施方式的元件的电路图。参照图82，元件5 以基准电阻单位体R8、电阻单位体R64、2个电阻单位体R32、电阻单位体R16、电阻单位体R8、电阻单位体R4、电阻单位体R2、电阻单位体 R1、电阻单位体R／2、电阻单位体R／4、电阻单位体R／8、电阻单位体R／16、电阻单位体R／32的顺序从第1连接电极3串联连接这些电阻单位体而构成。基准电阻单位体R8及电阻单位体R64～R2分别串联连接与自身后缀数(R64时是“64”)相同数量的电阻体R而构成。电阻单位体R1由1 个电阻体R构成。电阻单位体R／2～R／32分别并联连接与自身后缀数(R／32 时是“32”)相同数量的电阻体R而构成。电阻单位体的后缀数字的意思在后述的图83及图84中也是相同的。
并且，对基准电阻单位体R8以外的电阻单位体R64～电阻单位体 R／32分别并联连接一个熔断膜F。熔断膜F彼此直接或经由连接用导体膜C(参照图81(a))而被串联连接着。如图82所示，在所有的熔断膜 F未被熔断的状态下，元件5构成由在第1连接电极3与第2连接电极4 之间设置的8个电阻体R的串联连接构成的基准电阻单位体R8(电阻值 8r)的电阻电路。例如，若将1个电阻体R的电阻值r设为r＝80Ω，则构成通过8r＝64Ω的电阻电路连接了第1连接电极3和第2连接电极4 的贴片电阻器(电子设备1)。
此外，在所有的熔断膜F未被熔断的状态下，基准电阻单位体R8以外的多种电阻单位体呈短路的状态。也就是说，基准电阻单位体R8串联连接了12种13个电阻单位体R64～R／32，各电阻单位体因分别与其并联连接的熔断膜F而呈短路的状态，因此从电特性上看，各电阻单位体并未被组入元件5中。
该实施方式的电子设备1中，根据所要求的电阻值，选择性地例如通过激光来熔断熔断膜F。由此，向元件5中组入并联连接着的熔断膜F被熔断的电阻单位体。因此，能够将元件5整体的电阻值设为串联连接与被熔断的熔断膜F对应的电阻单位体而组成的电阻值。
特别是，多种电阻单位体具备：具有相等的电阻值的电阻体R以1 个、2个、4个、8个、16个、32个…这样的等比数列增加电阻体R的个数而串联连接了这些电阻体R的多种串联电阻单位体、和相等电阻值的电阻体R以2个、4个、8个、16这样的等比数列增加电阻体R的个数而并联连接了这些电阻体R的多种并联电阻单位体。因此通过选择性地熔断熔断膜F(也包括前述的熔丝元件)，能够将元件5(电阻56)整体的电阻值细致地以数字方式调整为任意的电阻值，在电子设备1中能够产生期望值的电阻。
图83是第5参考例的另一实施方式的元件的电路图。如前所述，代替串联连接基准电阻单位体R8及电阻单位体R64～电阻单位体R／32来构成元件5的方式，也可以如图83那样构成元件5。详细而言，在第1 连接电极3与第2连接电极4之间，也可以通过基准电阻单位体R／16、与12种电阻单位体R／16、R／8、R／4、R／2、R1、R2、R4、R8、R16、R32、 R64、R128的并联连接电路之间的串联连接电路构成元件5。
此时，基准电阻单位体R／16以外的12种电阻单位体分别串联连接了熔断膜F。在所有的熔断膜F未被熔断的状态下，在电特性上各电阻单位体已被组入元件5中。根据所要求的电阻值，选择性地例如通过激光熔断熔断膜F，则可从元件5电分离与被熔断的熔断膜F对应的电阻单位体(串联连接了熔断膜F的电阻单位体)，因此能够调整电子设备1整体的电阻值。
图84是第5参考例的又一实施方式的元件的电路图。图84所示的元件5的特征是，成为了对多种电阻单位体的串联连接、和多种电阻单位体的并联连接进行了串联连接的电路结构。被串联连接的多种电阻单位体与之前的实施方式同样地按每个电阻单位体并联连接了熔断膜F，被串联连接的多种电阻单位体全部因熔断膜F而呈短路状态。因此，若熔断熔断膜F，则在电特性上，因该被熔断的熔断膜F而处于短路状态的电阻单位体被组入元件5中。
另一方面，被并联连接的多种电阻单位体分别串联连接着熔断膜F。因此，通过熔断熔断膜F，从而能够从电阻单位体的并联连接电切离被熔断的熔断膜F串联连接着的电阻单位体。根据该结构，例如，在并联连接侧生成1kΩ以下的小电阻，在串联连接侧生成1kΩ以上的电阻电路，能够利用由相等的基本设计构成的电阻的电路网来生成从几Ω的小电阻到几MΩ的大电阻这样宽范围的电阻电路。
图85是电子设备的示意性截面图。接着，参照图85，详细说明电子设备1。另外，为了便于说明，在图85中简化了前述的元件5，并且对基板2以外的各要素附加了阴影。在此，说明前述的保护膜23及树脂膜24。
保护膜23例如由SiN(氮化硅)构成，其厚度约为在元件形成面2A的整个区域设置保护膜23，保护膜23整体具有从表面(图85 的上侧)覆盖电阻体膜21及电阻体膜21上的各布线膜22(即，元件5) (也就是说，覆盖元件5中的各电阻体R的上表面)的元件覆盖部23A、和覆盖基板2的4个侧面2C～2F(参照图77(a))各自的整个区域的侧面覆盖部23B。元件覆盖部23A和侧面覆盖部23B实际上具有相同的厚度，互相连续。因此，保护膜23整体以大致相同的厚度连续地覆盖了电阻体R的上表面及基板2的侧面2C～2F。
通过元件覆盖部23A，可防止电阻体R间的布线膜22以外处的短路 (相邻的电阻体膜线21A间的短路)。侧面覆盖部23B除了侧面2C～2F 各自的整个区域之外，还覆盖在绝缘膜20中露出到侧面2C～2F的部分。侧面覆盖部23B在侧面2C覆盖包括形成有凹部10的部分在内的整个区域(参照图77(a))。通过侧面覆盖部23B，能够防止各侧面2C～2F中的短路(在该侧面产生短路路径)。
参照图77(a)，保护膜23连续地覆盖了基板2的元件形成面2A和 4个侧面2C～2F，因此具有沿着基板2的角部11及12的圆形状的角部 26。此时，可通过保护膜23来保护元件5及布线膜22，通过能够防止在保护膜23的角部26产生碎片。
返回图85，树脂膜24与保护膜23一起保护电子设备1，由聚酰亚胺等树脂构成。树脂膜24的厚度约为5μm。树脂膜24在整个区域上覆盖元件覆盖部23A的表面(保护膜23的上表面)，同时在基板2的4个侧面2C～2F上的侧面覆盖部23B中覆盖元件形成面2A侧的端部(图85 中的上端部)。也就是说，树脂膜24至少使4个侧面2C～2F上的侧面覆盖部23B中的元件形成面2A相反侧(图85中的下侧)的部分露出。
在这种树脂膜24中，俯视时与4个侧面2C～2F一致的部分成为比这些侧面上的侧面覆盖部23B更向侧方(外侧)突出的圆弧状的伸长部 24A。也就是说，树脂膜24(伸长部24A)在侧面2C～2F比侧面覆盖部 23B(保护膜23)更凸出。这种树脂膜24在圆弧状的伸长部24A中具有朝向侧方凸出的圆形状的侧面24B。伸长部24A覆盖构成元件形成面2A 与侧面2C～2F中的每个侧面之间的边界的角部27。因此，当电子设备1 与周边物体接触时，最先伸长部24A与周边物体接触，能够缓和接触带来的冲击，因此不会使冲击波及到元件5等中，并且能够防止在前述的角部27中产生碎片。特别是，伸长部24A具有圆形状的侧面24B，因此能够顺利地缓和接触带来的冲击。
另外，也可以是树脂膜24完全不覆盖侧面覆盖部23B的结构(使侧面覆盖部23B全部露出的结构)。在树脂膜24中，在俯视时分开的两个位置处分别形成一个开口25。各开口25是在各自的厚度方向上连续地贯通树脂膜24及保护膜23(元件覆盖部23A)的贯通孔。因此，开口25 除了在树脂膜24中形成之外，也可以在保护膜23中形成。从各开口25 使布线膜22的一部分露出。在布线膜22中从各开口25露出的部分成为外部连接用的焊盘区域22A。
两个开口25中，一个开口25被第1连接电极3完全填埋，另一个开口25被第2连接电极4完全填埋。并且，第1连接电极3和第2连接电极4的一部分分别在树脂膜24的表面从开口25凸出。第1连接电极3 经由该一个开口25而在开口25中的焊盘区域22A中与布线膜22电连接。第2连接电极4经由该另一个开口25在该开口25中的焊盘区域22A中与布线膜22电连接。由此，第1连接电极3和第2连接电极4分别与元件5电连接。在此，布线膜22形成电阻体R的集合(电阻56)、和分别与第1连接电极3及第2连接电极4连接的布线。
由此，形成有开口25的树脂膜24及保护膜23，形成为从开口25使第1连接电极3和第2连接电极4露出。因此，经由在树脂膜24的表面从开口25凸出的第1连接电极3和第2连接电极4，能够实现电子设备1 与电路基板9之间的电连接(参照图77(b))。
图86A～图86F是表示图85所示的电子设备的制造方法的示意性截面图。首先，如图86A所示，准备由Si构成的晶片30。晶片30成为基板2的来源。因此，晶片30的表面30A是基板2的元件形成面2A，晶片30的背面30B是基板2的背面2B。
然后，在晶片30的表面30A形成由SiO2等构成的绝缘膜20，在绝缘膜20上形成元件5(电阻体R及布线膜22)。具体而言，通过溅射，首先在绝缘膜20上的整个面上形成TiN或TiON的电阻体膜21，然后在电阻体膜21上层叠铝(Al)的布线膜22。之后，利用光刻工艺，例如通过干蚀刻来选择性地去除电阻体膜21及布线膜22，如图79A所示，获得俯视时沿着列方向隔着恒定间隔排列了层叠有电阻体膜21的恒定宽度的电阻体膜线21A。此时，一部分还会形成电阻体膜线21A及布线膜22被切断的区域。接着，选择性地去除层叠在电阻体膜线21A上的布线膜22。其结果，获得在电阻体膜线21A上隔着恒定间隔R层叠了布线膜22的结构的元件5。
参照图86A，根据在1片晶片30中形成的电子设备1的数量，在晶片30的表面30A上的多处形成元件5。接着，如图86B所示，为了全部覆盖绝缘膜20上的元件5，在晶片30的表面30A的整个区域上形成抗蚀剂图案41。抗蚀剂图案41中形成有开口42。
图87是在图86B的工序中形成槽时所使用的抗蚀剂图案的部分示意性俯视图。在以矩阵状(也可以是格子状)配置了多个电子设备1的情况下，抗蚀剂图案41的开口42在俯视时与相邻的电子设备1的轮廓间的区域(在图87中附加了阴影的部分)一致。因此，开口42的整体形状是具有多个互相正交的直线部分42A及42B的格子状。此外，在直线部分42A 及42B中的任一个上(在此，是直线部分42A)，根据电子设备1的凹部 10(参照图77(a))，连续地设置从直线部分42A正交地突出的突出部分 42C。
在此，在电子设备1中，角部11、12是圆形状(参照图77(a))。由此，在开口42中互相正交的直线部分42A及42B弯曲的同时互相连接着。此外，互相正交的直线部分42A及突出部分42C也弯曲的同时互相连接着。因此，直线部分42A和42B的交叉部分43A、以及直线部分42A 和突出部分42C的交叉部分43B是角部圆的圆形状。此外，在突出部分 42C中，交叉部分43B以外的部分的角部也是圆形状。
参照图86B，通过将抗蚀剂图案41作为掩模的等离子蚀刻，分别选择性地去除绝缘膜20及晶片30。由此，在俯视时与抗蚀剂图案41的开口42一致的位置，形成贯通绝缘膜20而到达晶片30的一部分厚度为止的槽44。槽44具有相互对置的侧面44A、和连接对置的侧面44A的下端 (晶片30的背面30B侧的端)的底面44B。以晶片30的表面30A为基准的槽44的深度约为100μm，槽44的宽度(对置的侧面44A的间隔) 约为20μm。
图88(a)是在图86B的工序中形成槽之后的晶片的示意性俯视图，图88(b)是图88(a)的部分放大图。参照图88(b)，槽44的整体形状是俯视时与抗蚀剂图案41的开口42(参照图87)一致的格子状。并且，在晶片30的表面30A，槽44中的矩形框体部分包围了形成有各元件5 的区域周围。在晶片30中形成有元件5的部分是电子设备1的半成品50。在晶片30的表面30A，被槽44包围的区域中各有一个半成品50，这些半成品50被排列配置成矩阵状。
此外，槽44形成为在抗蚀剂图案41的与开口42中的突出部分42C (参照图87)对应的部分凹陷入了半成品50的一边A的中途部分，由此，半成品50中形成有前述的凹部10(参照图77(a))。并且，根据在抗蚀剂图案41的开口42中呈圆形状的交叉部分43A及43B(参照图87)，俯视时的半成品50的角部60(成为电子设备1的角部11、12)被整形为圆形状。另外，该圆形状是通过利用等离子蚀刻而形成的，但是也可以代替等离子蚀刻而是使用硅蚀刻(使用了药液的通常的蚀刻)。
由此，通过对晶片30进行蚀刻，从而能够任意地设定半成品50(换言之，最终的电子设备1)的外形，如该实施方式那样，能够设为角部60 (角部11、12)为圆形状且在一边A具有凹部10的非对称的矩形(还参照图77(a))。此时，无需标识工序(通过激光等标记表示贴片方向的记号等的工序)，就能够制造可识别贴片方向的电子设备1。
形成槽44之后，去除抗蚀剂图案41，如图86C所示，在元件5的表面通过CVD(Chemical Vapor Deposition：化学气相沉积)形成由SiN构成的保护膜(SiN膜)45。SiN膜45具有约为的厚度。SiN膜45 形成为不仅覆盖元件5表面的全部区域，而且还覆盖槽44的内表面(侧面44A及底面44B)。另外，SiN膜45是在侧面44A及底面44B上以大致恒定的厚度形成的薄膜，因此不会完全填埋槽44。此外，SiN膜45在槽44中只要在侧面44A的整个区域上形成即可，因此可以不形成在底面 44B上。
接着，如图86D所示，从槽44以外的SiN膜45上对晶片30粘贴由聚酰亚胺构成的感光性树脂的薄膜46。图89(a)及(b)是表示在图86D 的工序中向晶片粘贴聚酰亚胺薄膜的状态的示意性立体图。具体而言，如图89(a)所示，从表面30A侧向晶片30(严格来讲是晶片30上的SiN 膜45)覆盖聚酰亚胺薄膜46之后，如图89(b)所示通过旋转的辊47 来将薄膜46按压到晶片30。
如图86D所示，在将薄膜46粘贴到槽44以外的SiN膜45的表面的整个区域上时，薄膜46的一部分会有一些进入槽44侧，但是只会覆盖槽 44的侧面44A上的SiN膜45中的元件5侧(表面30A侧)的一部分，薄膜46不会到达槽44的底面44B。因此，在薄膜46与槽44的底面44B 之间的槽44内，形成与槽44大致相同大小的空间S。此时的薄膜46的厚度是10μm～30μm。
接着，对薄膜46实施热处理。由此，薄膜46的厚度热收缩至约5μ m为止。接着，如图86E所示，对薄膜46进行图案化，在薄膜46中选择性地去除俯视时与槽44及布线膜22的各焊盘区域22A一致的部分。具体而言，利用形成有俯视时与槽44及各焊盘区域22A匹配(一致)的图案的开口61的掩模62，使薄膜46通过该图案曝光并显影。由此，在槽44及各焊盘区域22A的上方分离了薄膜46，并且薄膜46中被分离的边缘部分稍微向槽44侧下垂而与槽44的侧面44A上的SiN膜45重叠，因此在该边缘部分自然地形成前述的(具有圆形状的侧面24B)的伸长部 24A。
接着，通过将这样分离的薄膜46作为掩模的蚀刻，在SiN膜45去除俯视时与各焊盘区域22A一致的部分。由此，形成开口25。在此，SiN 膜45会使各焊盘区域22A露出。接着，通过非电解电镀，在各开口25 的焊盘区域22A上形成通过层叠Ni、Pd及Au而构成的Ni／Pd／Au层叠膜。此时，使Ni／Pd／Au层叠膜从开口25凸出至薄膜46的表面为止。由此，各开口25内的Ni／Pd／Au层叠膜成为图86F所示的第1连接电极3和第2 连接电极4。
接着，进行第1连接电极3与第2连接电极4之间的通电检查之后，从背面30B研磨晶片30。在此，晶片30中，构成槽44的侧面44A的部分全部被SiN膜45覆盖着，因此在晶片30的研磨中能够防止在该部分产生微小的破裂等，同时即使产生了微小的破裂，也能通过由SiN膜45 填埋该微小的破裂来抑制该微小的破裂扩大。
并且，若通过研磨，使晶片30薄至到达槽44的底面44B(严格来讲是底面44B上的SiN膜45)，则不需要连接相邻的半成品50的部分，因此以槽44作为边界来分割晶片30，半成品50成为电子设备1，分离成独立的部件。由此，完成电子设备1(参照图85)。在各电子设备1中，构成槽44的侧面44A的部分是基板2的侧面2C～2F中的任一个。并且， SiN膜45成为保护膜23。此外，分离的薄膜46成为树脂膜24。
即使电子设备1的芯片尺寸小，通过如上述那样先形成槽44之后再从背面30B研磨晶片30，从而能够使电子设备1成为独立的一片。因此，与现有技术中通过钻石轮划片机切割晶片30来使电子设备1成为独立的一片的情况相比，省略了切割工序，因此能够降低成本并缩短时间，能够实现成品率的提高。
根据以上所述，在制造电子设备1时，在表面30A(元件形成面2A) 形成有多个元件5的晶片30中，若在表面30A中的元件5的边界形成将电子设备1分割为一个个独立的一片的槽44，则槽44的侧面44A成为分割后的各电子设备1的侧面2C～2F。在分割成电子设备1之前，在槽44 的侧面44A及晶片30的表面30A形成SiN膜45(保护膜23)。在此，如图86C所示，通过CVD法在电阻体R的上表面及槽44的内表面(侧面 44A及底面44B)连续地形成大致相同厚度的CVD的保护膜(CVD保护膜)23。此时，在CVD工艺中在减压环境下形成CVD保护膜23(SiN膜45)，因此可使CVD保护膜23作为侧面覆盖部23B而附着在基板2 的侧面2C～2F(槽44的侧面44A)的整个区域上。因此，在制造电子设备1时，能够在槽44的侧面44A均匀地形成保护膜23。
并且，在形成保护膜23之后，如图86D所示，由覆盖元件形成面2A 的SiN膜45(成为保护膜23的元件覆盖部23A的部分)的薄膜46形成树脂膜24。树脂膜24至少使槽44的侧面44A的SiN膜45(成为保护膜 23的侧面覆盖部23B的部分)中元件形成面2A的相反侧(槽44的底面 44B侧)露出，因此在形成树脂膜24时(制造电子设备1时)能够防止槽44从底面44B侧被树脂膜24填埋。
具体而言，从保护膜23上粘贴薄膜46，从而形成树脂膜24。此时，薄膜46不会从底面44B侧填埋槽44。因此，如图86F所示，若使基板2 薄至到达槽44的底面44B，则能够将基板2在槽44处分割为各个电子设备1。以上，说明了第5参考例的实施方式，但是也可以通过其他方式实施第5参考例。
例如，在将晶片30分割为独立的电子设备1时，从背面30B侧开始将晶片30研磨到了槽44的底面44B为止(图86F参照)。取而代之，也可以从背面30B选择性地进行蚀刻来去除SiN膜45中覆盖着底面44B的部分、和晶片30中俯视时与槽44一致的部分，从而将晶片30分割为独立的电子设备1。
图90(a)是电子设备的俯视图，图90(b)是第1变形例的电子设备的俯视图，图90(c)是第2变形例的电子设备的俯视图。另外，在图 90(a)～90(c)中分别为了便于说明，省略了元件5、保护膜23、树脂膜24的图示。此外，前述的凹部10如图90(a)所示那样在电子设备1 的一边A被设置在从该一边A的中点P偏离的位置上。在凹部10偏离了中点P的情况下，在一边A延伸的方向上，凹部10的中心10A和中点P 不一致。根据该结构，除了连接该一边A和该一边A相反侧的一边B的方向(长边方向)上的凹部10侧外，还可以将该一边A延伸的方向(短边方向)上的凹部10侧也作为前述的贴片方向。例如，从元件形成面2A 侧看到的俯视图中使电子设备1的短边方向与前后方向(图90中的上下方向)一致、且使电子设备1的长边方向与左右方向一致，此时，当凹部 10位于偏向左前方(图90中偏向左上方)的位置时，能够将电子设备1 正确地安装到电路基板9。由此，在安装时，能够通过电子设备1的外观掌握必须使电子设备1的朝向匹配成在俯视时凹部10位于偏向左前方(从基板2的背面2B看电子设备1时是偏向右前方法)的位置的情况。也就是说，能够从电子设备1的外观掌握必须使长边方向及短边方向这两个方向的电子设备1的朝向匹配的情况。
当然，如图90(b)所示，也可以将凹部10设置在一边A上与中点 P一致的位置(凹部10的中心10A和中点P在短边方向上一致的位置) 上。此外，也可以代替凹部10，如图90(c)所示那样设置向外方突出的凸部51。凸部51俯视时可以是矩形状，也可以是U字形状(隆起成U 字的形状)或三角形状。当然，在侧面2C中，凸部51中的角部(凸部 51的包括前端侧及根部侧的俯视时的4个角的部分)52也与其他角部11 一样是被倒角的圆形状。在此，与凹部10的情况相同，前述的侧面覆盖部23B(参照图77(a))在侧面2C覆盖着包括形成有凸部51的部分在内的整个区域。此外，优选凹部10的深度或凸部51的高度(突出量)在 20μm以下(第1连接电极3和第2连接电极4的宽度的约5分之1以下)。并且，优选角部11、角部12、角部52各自的倒角量的一边的距离约在20μm以下。
图91(a)是表示电子设备的另一实施方式的元件的电路结构的图，图91(b)是表示电子设备的又一实施方式的元件的电路结构的图。前述的实施方式中，电子设备1是贴片电阻器，因此第1连接电极3与第2 连接电极4之间的元件5是电阻56，但是也可以是图91(a)所示的二极管5，还可以是如图91(b)所示那样串联连接了二极管55和电阻56的结构。电子设备1具有二极管55，因此是贴片二极管，第1连接电极3 和第2连接电极4具有极性，前述的贴片方向成为对应于极性的方向。由此，可根据贴片方向来表示第1连接电极3和第2连接电极4的极性，因此，通过电子设备1的外观就能掌握该极性。也就是说，可知贴片方向中的某一侧(也就是说，第1连接电极3和第2连接电极4中的哪一个)是正负中的哪个极侧。因此，只要将设有前述的凹部10或凸部51(参照图 90)的一侧成为对应的极侧，就能将电子设备1正确地安装到电路基板9 (图77(b)参照)。
当然，第5参考例也能够应用于元件5代替二极管55而使用电容器的贴片电容器、贴片电感器等在芯片尺寸的基板2上生成了各种元件的元器件中。<第6参考例的发明>(1)第6参考例的发明的特征例如，第6参考例的发明的特征是以下的F1～F10。(F1)一种电子设备，包括：具有元件形成面及侧面的基板；在所述基板的所述元件形成面形成的电阻体；和以大致相同的厚度连续地覆盖所述电阻体的上表面及所述基板的侧面的保护膜。
根据该结构，在制造电子设备时，在元件形成面形成有多个电阻体的晶片中，若在元件形成面中的形成有电阻体的区域的边界形成将电子设备一个个进行分割的槽，则槽的侧面成为分割后的各电子设备中的基板的侧面。并且，例如通过CVD法在电阻体的上表面及槽的内表面(侧面及底面)连续地形成大致相同厚度的保护膜，则该保护膜可作为侧面覆盖部而附着在基板的侧面的整个区域上。因此，在制造电子设备时，能够在槽的侧面均匀地形成保护膜。(F2)根据F1记载的电子设备，在所述基板的元件形成面形成有多个所述电阻体，还包括电连接所述多个电阻体的布线膜，所述保护膜还覆盖所述布线膜。
根据该结构，布线膜被保护膜覆盖着，因此能够防止电阻体间的布线膜以外处的短路。(F3)根据F2记载的电子设备，还包括由感光性树脂薄膜构成且覆盖所述保护膜的树脂膜。(F4)根据F3记载的电子设备，还包括经由贯通所述树脂膜及保护膜的贯通孔而与所述布线膜连接的外部连接电极。(F5)根据F4记载的电子设备，所述树脂膜及保护膜使所述外部连接电极露出。
根据该结构，经由外部连接电极，能够实现电子设备与安装电子设备的布线基板之间的电连接。(F6)根据F1～F5的任一项记载的电子设备，所述电阻体形成由单位电阻构成的电阻电路。(F7)根据F1～F6的任一项记载的电子设备，所述基板的侧面的角部呈圆形状。
根据该结构，能够防止在角部产生碎片(缺口)。(F8)一种电子设备的制造方法，包括：在基板的元件形成面形成电阻体的电阻体形成工序；在形成有所述电阻体的区域周围形成槽的工序；通过CVD法形成覆盖所述电阻体的表面及所述槽的内表面的保护膜的工序；和从所述元件形成面相反侧的面开始使所述基板薄至到达所述槽的底面为止，从而在所述槽中分割所述基板的工序。
根据该方法，通过CVD法在槽的内表面(侧面及底面)形成保护膜，从而该保护膜可作为侧面覆盖部而附着在基板的侧面的整个区域上。因此，在制造电子设备时，能够在槽的侧面均匀地形成保护膜。(F9)根据 F8记载的电子设备的制造方法，还包括在所述基板的元件形成面形成用于电连接电阻体的布线膜的工序，所述保护膜还覆盖所述布线膜。
此时，在完成的电子设备中，布线膜被保护膜覆盖着，因此能够防止电阻体间的布线膜以外处的短路。(F10)根据F9记载的电子设备的制造方法，所述保护膜使所述布线膜的外部连接用焊盘区域露出。此时，经由与外部连接用焊盘区域连接的外部连接电极，能够实现电子设备与安装电子设备的布线基板之间的电连接。(2)第6参考例的发明的实施方式以下，参照附图详细说明第6参考例的实施方式。另外，图92～图106 示出的符号仅在这些附图中有效，即使在其他实施方式使用也不会表示与该其他实施方式的符号相同的要素。
图92(a)是用于说明第6参考例的一实施方式的电子设备的结构的示意性立体图，图92(b)是表示在电路基板安装了电子设备的状态的示意性侧视图。该电子设备1是微小的贴片部件，如图92(a)所示，是长方体形状。关于电子设备1的尺寸，长边方向的长度L约为0.3mm，短边方向的宽度W约为0.15mm，厚度T约为0.1mm。
通过在晶片上以格子状形成多个电子设备1之后切断晶片来分离成各个电子设备1，由此获得该电子设备1。电子设备1主要具备基板2、成为外部连接电极的第1连接电极3和第2连接电极4、以及元件5。这些第1连接电极3、第2连接电极4及元件5是利用半导体制造工艺在基板2上形成的。因此，作为基板2，可使用硅基板(硅晶片)等半导体基板(半导体晶片)。另外，基板2也可以是绝缘基板等其他种类的基板。
基板2的大致长方体的芯片形状。在基板2中，图92(a)中的上表面是元件形成面2A。元件形成面2A是基板2的表面，大致为长方形状。基板2的厚度方向上的元件形成面2A相反侧的面是背面2B。元件形成面2A和背面2B是大致相同的形状。此外，基板2除了元件形成面2A 及背面2B以外，还具有与这些面正交着延伸的侧面2C、侧面2D、侧面 2E及侧面2F。
侧面2C被架设在元件形成面2A及背面2B的长边方向一端边缘(图 92(a)中的左前侧的边缘)之间，侧面2D被架设在元件形成面2A及背面2B的长边方向另一端边缘(图92(a)中右后侧的边缘)之间。侧面 2C及侧面2D是该长边方向上的基板2的两个端面。侧面2E被架设在元件形成面2A及背面2B的短边方向的一端边缘(图92(a)中左后侧的边缘)之间，侧面2F被架设在元件形成面2A及背面2B的短边方向的另一端边缘(图92(a)中右前侧的边缘)之间。侧面2E及侧面2F是该短边方向上的基板2的两个端面。
在基板2中，元件形成面2A、侧面2C、侧面2D、侧面2E及侧面 2F被保护膜23覆盖。因此，严格来讲，在图92(a)中，元件形成面2A、侧面2C、侧面2D、侧面2E及侧面2F位于保护膜23的内侧(里侧)，并没有露出在外部。另外，元件形成面2A上的保护膜23被树脂膜24覆盖。树脂膜24从元件形成面2A分别突出至侧面2C、侧面2D、侧面2E 及侧面2F中的元件形成面2A侧的端部(图92(a)中的上端部)。将在后面详细叙述保护膜23及树脂膜24。
在基板2中，在相当于大致长方形的元件形成面2A的一边A(侧面 2C、2D、2E及2F中的任一个，如后述那样，在此是侧面2C)的部分中形成有在厚度方向上切缺基板2的凹部10。一边A也是俯视时的电子设备1的一边。图92(a)中的凹部10形成于侧面2C，在基板2的厚度方向上延伸且向侧面2D侧凹入。凹部10在厚度方向上贯通着基板2，该厚度方向上的凹部10的端部分别从元件形成面2A及背面2B露出。凹部 10在侧面2C延伸的方向(前述的短边方向)上小于侧面2C。从厚度方向(电子设备1的厚度方向)看基板2的俯视时的凹部10的形状是其长边位于所述短边方向上的长方形状(矩形状)。另外，俯视时的凹部10 的形状也可以是朝向凹部10凹入的方向(侧面2D侧)宽度变窄的梯形状，也可以是朝向凹入方向变细的三角形状，还可以是U字形状(凹成 U字的形状)。无论是哪种形状，只要是这种简单形状的凹部10，就能够通过简单的方法来形成。此外，凹部10在此是形成于侧面2C，但是也可以不是侧面2C，而是形成在侧面2C～2F中的至少1个面上。
凹部10用于表示将电子设备1安装在电路基板9(参照图92(b)) 时的电子设备1的朝向(贴片方向)。俯视时的电子设备1(严格来讲是基板2)的轮廓是在其一边A具有凹部10的矩形，因此在长边方向上是非对称的外形。也就是说，该非对称的外形在侧面2C、2D、2E及2F中的至少一个面(一边A)上具有表示贴片方向的凹部10，电子设备1通过该非对称的外形来表示长边方向上的凹部侧是贴片方向。由此，只要将俯视时的电子设备1的基板2的外形设为非对称，就能够识别电子设备1 的贴片方向。也就是说，无需标识工序也可以通过电子设备1的外形来识别贴片方向。特别是，由于电子设备1的非对称的外形是在一边A具有表示贴片方向的凹部10的矩形，因此在电子设备1中能够将连接一边A 和相反侧的一边B的长边方向上的凹部10侧设为贴片方向。因此，例如，使俯视时的电子设备1的长边方向和左右方向一致，此时一边A位于左端时，只要能够将电子设备1正确地安装于电路基板9，在安装时，能够通过凹部10从电子设备1的外观来掌握使电子设备1的朝向匹配为俯视时一边A位于左端。
并且，在长方体的基板2中，构成侧面2C、侧面2D、侧面2E及侧面2F中相邻的侧面彼此的边界的角部(该侧面彼此交叉的部分)11被整形为被倒角后的圆形状(圆弧)。此外，在基板2中，构成凹部10与凹部10的周边侧面2C之间的边界的角部(在侧面2C中凹部10的角部)12 也被整形为被倒角后的圆形状。在此，角部12除了凹部10与其周边的侧面2C(凹部10以外的部分)之间的边界之外，还存在于凹部10的最深部侧，俯视时存在于4个部位。
由此，在俯视时的基板2的轮廓中，弯曲的部分(角部11、12)都是圆形状。因此，在圆形状的角部11、12中能够防止产生碎片。由此，在制造电子设备1时，能够提高成品率(提高生产率)。第1连接电极3 和第2连接电极4形成在基板2的元件形成面2A上，部分从树脂膜24 露出。第1连接电极3和第2连接电极4分别例如通过按照Ni(镍)、Pd (钯)及Au(金)的顺序在元件形成面2A上层叠这些金属而构成。在元件形成面2A的长边方向上隔着间隔而配置第1连接电极3和第2连接电极4，这些连接电极的长边在元件形成面2A的短边方向上。在图92(a) 中，在元件形成面2A的靠近侧面2C的位置设有第1连接电极3，在靠近侧面2D的位置设有第2连接电极4。前述的侧面2C的凹部10凹进去的深度是不会干扰第1连接电极3的程度。但是，在这种情况下也可以根据凹部10而在第1连接电极3中也设置凹部(成为凹部10的一部分)。
元件5是电路元件，形成在基板2的元件形成面2A中的第1连接电极3与第2连接电极4之间的区域中，其上面被保护膜23及树脂膜24 覆盖。该实施方式的元件5是由电路网构成的电阻56，该电路网在元件形成面2A上以矩阵状排列由TiN(氮化钛)或TiON(氧氮化钛)构成的多个薄膜状电阻体(薄膜电阻体)R而成。元件5与后述的布线膜22 相连，经由布线膜22而与第1连接电极3和第2连接电极4连接。由此，在电子设备1中，在第1连接电极3与第2连接电极4之间形成有由元件 5构成的电阻电路。因此，该实施方式的电子设备1成为贴片电阻器。
如图92(b)所示，使第1连接电极3和第2连接电极4与电路基板 9对置，通过焊料13以电及机械方式连接到电路基板9的电路(未图示)，从而能够将电子设备1倒装连接到电路基板9。另外，对于作为外部连接电极而发挥作用的第1连接电极3和第2连接电极4而言，为了提高焊料润湿性及可靠性，优选由金(Au)形成，或在表面实施镀金。
图93是电子设备的俯视图，是表示第1连接电极、第2连接电极及元件的配置关系以及俯视元件时的结构的图。参照图93，成为电阻电路网的元件5作为一例而具有由沿着行方向(基板2的长边方向)排列的8 个电阻体R、和沿着列方向(基板2的宽度方向)排列的44个电阻体R 构成的共计352个电阻体R。各个电阻体R具有相等的电阻值。
这些多个电阻体R以1个～64个的规定个数被组合电连接，从而形成了多种电阻单位体(单位电阻)。所形成的多种电阻单位体经由连接用导体膜C而被连接成规定的方式。另外，在基板2的元件形成面2A上，为了向元件5电方式组入电阻单位体、或者从元件5电分离电阻单位体，而设置可熔断的多个熔断膜F。多个熔断膜F及连接用导体膜C沿着第2 连接电极4的内侧边被排列成配置区域呈直线状。更具体而言，多个熔断膜F及连接用导体膜C被配置成直线状。
图94A是放大了图93所示的元件的一部分的俯视图。图94B是用于说明元件中的电阻体的结构的沿着图94A的B-B的长度方向的纵向截面图。图94C是用于说明元件中的电阻体的结构的沿着图94A的C-C的宽度方向的纵向截面图。参照图94A、图94B及图94C，说明电阻体R的结构。
电子设备1除了前述的布线膜22、保护膜23及树脂膜24外还具备绝缘膜20和电阻体膜21(参照图94B及图94C)。绝缘膜20、电阻体膜 21、布线膜22、保护膜23及树脂膜24形成在基板2(元件形成面2A) 上。绝缘膜20由SiO2(二氧化硅)构成。绝缘膜20覆盖基板2的元件形成面2A的整个区域。绝缘膜20的厚度约为
电阻体膜21构成电阻体R。电阻体膜21由TiN或TiON构成，被层叠在绝缘膜20的表面上。电阻体膜21的厚度约为电阻体膜21 构成使第1连接电极3与第2连接电极4之间延伸为线状的多根线(以下称为“电阻体膜线21A”)，电阻体膜线21A有时会在线方向上的规定位置处被切断(参照图94A)。
在电阻体膜线21A上层叠布线膜22。布线膜22由Al(铝)或铝与 Cu(铜)的合金(AlCu合金)构成。布线膜22的厚度约为在电阻体膜线21A上沿着线方向隔着恒定间隔R而层叠布线膜22。用电路符号表示该结构的电阻体膜线21A及布线膜22的电特征的话，则如图95。即，如图95(a)所示，规定间隔R的区域的电阻体膜线21A的一部分分别形成具有一定电阻值r的1个电阻体R。
并且，在层叠了布线膜22的区域中通过电连接布线膜22相邻的电阻体R彼此，从而通过该布线膜22来使电阻体膜线21A短路。由此，形成图95(b)所示的由电阻r的电阻体R的串联连接构成的电阻电路。此外，相邻的电阻体膜线21A彼此通过电阻体膜21及布线膜22而被连接，因此图94A所示的元件5的电阻电路网构成图95(c)所示的(由前述的电阻体R的单位电阻构成)电阻电路。
在此，基于基板2上制造并嵌入的相同形状且相同大小的电阻体膜 21具有大致相同的电阻值的这一特性，在基板2上排列成矩阵状的多个电阻体R具有相等的电阻值。此外，层叠在电阻体膜线21A上的布线膜 22形成电阻体R，并且还起到连接多个电阻体R而构成电阻单位体的连接用布线膜的作用。
图96(a)是放大了图93所示的电子设备的俯视图的一部分的包括熔断膜的区域的部分放大俯视图，图96(b)是表示沿着图96(a)的B-B 的截面结构的图。如图96(a)及(b)所示，前述的熔断膜F及连接用导体膜C也由层叠在形成电阻体R的电阻体膜21上的布线膜22形成。即，在与层叠于形成电阻体R的电阻体膜线21A上的布线膜22相同的层上，通过与布线膜22相同的金属材料、即Al或AlCu合金而构成熔断膜 F及连接用导体膜C。
也就是说，在层叠于电阻体膜21上的同一层上，作为布线膜22，使用同一金属材料(Al或AlCu合金)通过相同的制造工艺(后述的溅射及光刻工艺)，形成用于形成电阻体R的布线膜、熔断膜F、连接用导体膜 C、以及用于将元件5连接到第1连接电极3和第2连接电极4的布线膜。
另外，熔断膜F不仅可以指布线膜22的一部分，还可以指电阻体R (电阻体膜21)的一部分和电阻体膜21上的布线膜22的一部分的统称 (熔丝元件)。此外，仅说明了熔断膜F使用与连接用导体膜C同一层的情况，但是连接用导体膜C部分也可以在其上还层叠其他导体膜，从而降低导体膜的电阻值。另外，在该情况下，只要在熔断膜F上不层叠导体膜就不会使熔断膜F的熔断性恶化。
图97是第6参考例的实施方式的元件的电路图。参照图97，元件5 通过从第1连接电极3开始按照基准电阻单位体R8、电阻单位体R64、2 个电阻单位体R32、电阻单位体R16、电阻单位体R8、电阻单位体R4、电阻单位体R2、电阻单位体R1、电阻单位体R／2、电阻单位体R／4、电阻单位体R／8、电阻单位体R／16、电阻单位体R／32的顺序串联连接这些电阻单位体而构成。基准电阻单位体R8及电阻单位体R64～R2分别串联连接与自身后缀数(R64时是“64”)相同数量的电阻体R而构成。电阻单位体R1由1个电阻体R构成。电阻单位体R／2～R／32分别并联连接与自身后缀数(R／32时是“32”)相同数量的电阻体R而构成。电阻单位体的后缀数的意思与后述的图98及图99中也相同。
于是，与基准电阻单位体R8以外的电阻单位体R64～电阻单位体 R／32分别并联连接1个熔断膜F。熔断膜F彼此直接被串联连接或经由连接用导体膜C(参照图96(a))而被串联连接。如图97所示，在所有熔断膜F未被熔断的状态下，元件5构成在第1连接电极3和第2连接电极4之间设置的由8个电阻体R的串联连接构成的基准电阻单位体R8 (电阻值8r)的电阻电路。例如，若将1个电阻体R的电阻值r设为r＝ 80，由8r＝64Ω的电阻电路构成连接了第1连接电极3和第2连接电极4的贴片电阻器(电子设备1)。
此外，在所有的熔断膜F未被熔断的状态下，基准电阻单位体R8以外的多种电阻单位体呈被短路的状态。也就是说，基准电阻单位体R8上串联连接有12种13个电阻单位体R64～R／32，各电阻单位体分别通过被并联连接的熔断膜F而成为短路状态，因此在电特性上看，各电阻单位体并未被组入元件5中。
在该实施方式的电子设备1中，根据所要求的电阻值，可选择性地例如通过激光来熔断熔断膜F。由此，并联连接的熔断膜F被熔断的电阻单位体会被组入元件5中。因此，能够将元件5整体的电阻值设置成串联连接与被熔断的熔断膜F对应的电阻单位体而得到的电阻值。
特别是，多种电阻单位体具备：具有相等的电阻值的电阻体R以1 个、2个、4个、8个、16个、32个…这样的等比数列增加电阻体R的个数而串联连接了这些电阻体R的多种串联电阻单位体、和相等电阻值的电阻体R以2个、4个、8个、16个…这样的等比数列增加电阻体R的个数而并联连接了这些电阻体R的多种并联电阻单位体。因此，通过选择性地熔断熔断膜F(也包括前述的熔丝元件)，从而能够细致地以数字方式将元件5(电阻56)整体的电阻值调整为任意的电阻值调整，在电子设备1中能够产生期望的值的电阻。
图98是第6参考例的其他实施方式的元件的电路图。也可以代替如前所述那样串联连接基准电阻单位体R8及电阻单位体R64～电阻单位体 R／32而构成元件5的方案，如图98所示那样构成元件5。详细而言，在第1连接电极3和第2连接电极4之间通过基准电阻单位体R／16、与12 种电阻单位体R／16、R／8、R／4、R／2、R1、R2、R4、R8、R16、R32、R64、 R128的并联连接电路之间的串联连接电路而构成元件5。
此时，基准电阻单位体R／16以外的12种电阻单位体分别与熔断膜F 串联连接。在所有的熔断膜F未被熔断的状态下，各电阻单位体被电组入到元件5中。根据所要求的电阻值，若选择性地例如通过激光来熔断熔断膜F，则从元件5电分离与被熔断的熔断膜F对应的电阻单位体(串联连接了熔断膜F的电阻单位体)，因此能够调整电子设备1整体的电阻值。
图99是第6参考例的又一实施方式的元件的电路图。图96所示的元件5的特征是，构成了将多种电阻单位体的串联连接、和多种电阻单位体的并联连接进行了串联连接的电路结构。在串联连接的多种电阻单位体中，与之前的实施方式相同，每个电阻单位体并联连接了熔断膜F，被串联连接的多种电阻单位体都会因熔断膜F而处于短路状态。因此，若熔断熔断膜F，则因该被熔断的熔断膜F而成为短路的电阻单位体在电特性上被组入元件5中。
另一方面，被并联连接的多种电阻单位体分别串联连接了熔断膜F。因此，通过熔断熔断膜F，从而能够从电阻单位体的并联连接中电切离被熔断的熔断膜F所串联连接着的电阻单位体。根据该结构，例如在并联连接侧生成1kΩ以下的小电阻，在串联连接侧生成1kΩ以上的电阻电路，则可采用由相等的基本设计构成的电阻的电路网来生成从几Ω的小电阻到几MΩ的大电阻的宽范围的电阻电路
图100是电子设备的示意性截面图。接着，参照图100，详细说明电子设备1。另外，为了便于说明，在图99中简化表示了前述的元件5，并且对基板2以外的各要素附加了阴影。在此，说明前述的保护膜23及树脂膜24。
保护膜23由例如SiN(氮化硅)构成，其厚度约为保护膜 23完整地具有被设置在元件形成面2A的整个区域且从表面(图100的上侧)覆盖电阻体膜21及电阻体膜21上的各布线膜22(即元件5)(也就是说，覆盖元件5的各电阻体R的上表面)的元件覆盖部23A、和覆盖基板2的4个侧面2C～2F(参照图92(a))各自的整个区域的侧面覆盖部23B。元件覆盖部23A和侧面覆盖部23B实际上具有大致相同的厚度，且互相连续。因此，保护膜23整体以大致相同的厚度连续覆盖着电阻体 R的上表面及基板2的侧面2C～2F。
通过元件覆盖部23A，防止电阻体R间的布线膜22以外处的短路(相邻的电阻体膜线21A间的短路)。侧面覆盖部23B覆盖侧面2C～2F各自的整个区域外，还覆盖在绝缘膜20中向侧面2C～2F露出的部分。侧面覆盖部23B在侧面2C覆盖包括形成有凹部10的部分在内的整个区域(参照图92(a))。通过侧面覆盖部23B，防止了各侧面2C～2F中的短路(在该侧面产生短路路径的情形)。
参照图92(a)，保护膜23连续覆盖着基板2的元件形成面2A和4 个侧面2C～2F，因此具有沿着基板2的角部11及12的圆形状的角部26。此时，通过保护膜23来保护元件5及布线膜22，并且能够防止在保护膜 23的角部26产生碎片。
返回图100，树脂膜24与保护膜23一起保护电子设备1，由聚酰亚胺等树脂构成。树脂膜24的厚度约为5μm。树脂膜24覆盖着元件覆盖部23A的表面的整个区域(保护膜23的上表面)，并且在基板2的4个侧面2C～2F上的侧面覆盖部23B中覆盖着元件形成面2A侧的端部(图 100的上端部)。也就是说，树脂膜24至少使4个侧面2C～2F上的侧面覆盖部23B中的元件形成面2A相反侧(图100的下侧)的部分露出。
在这种树脂膜24中，俯视时与4个侧面2C～2F一致的的部分成为比这些侧面上的侧面覆盖部23B更向侧方(外侧)突出的圆弧状的伸长部24A。也就是说，树脂膜24(伸长部24A)在侧面2C～2F中比侧面覆盖部23B(保护膜23)更突出。这种树脂膜24具有在圆弧状的伸长部24A 中朝向侧方而凸出的圆形状的侧面24B。伸长部24A覆盖构成元件形成面2A与侧面2C～2F之间的边界的角部27。因此，电子设备1与周边物体相接触时，伸长部24A最先与周边物体接触，会缓和接触带来的冲击，因此能够防止冲击对元件5等带来的影响以及前述的角部27中的碎片。特别是，伸长部24A具有圆形状的侧面24B，因此能够顺利地缓和接触带来的冲击。
另外，也可以获得树脂膜24完全没有覆盖侧面覆盖部23B的构成(使侧面覆盖部23B全部露出的构成)。在树脂膜24中，在俯视时分开的2 个位置处分别形成1个开口25。各开口25是在各自的厚度方向上连续地贯通树脂膜24及保护膜23(元件覆盖部23A)的贯通孔。因此，开口25 除了树脂膜24之外，还形成在保护膜23中。从各开口25露出布线膜22 的一部分。在布线膜22中从各开口25露出的部分成为外部连接用的焊盘区域22A。
2个开口25当中，一个开口25完全被第1连接电极3填充，另一个开口25完全被第2连接电极4填充。并且，第1连接电极3和第2连接电极4各自的一部分在树脂膜24的表面从开口25处突出。第1连接电极 3经由该一个开口25在该开口25的焊盘区域22A中与布线膜22电连接。第2连接电极4经由该另一个开口25在该开口25的焊盘区域22A中与布线膜22电连接。由此，第1连接电极3和第2连接电极4分别与元件 5电连接。在此，布线膜22形成分别与电阻体R的集合(电阻56)、第1 连接电极3和第2连接电极4连接的布线。
由此，形成有开口25的树脂膜24及保护膜23形成为从开口25使第 1连接电极3和第2连接电极4露出。因此，经由在树脂膜24的表面从开口25处突出的第1连接电极3和第2连接电极4，实现电子设备1与电路基板9之间的电连接(参照图92(b))。
图101A～图101F是表示图100所示的电子设备的制造方法的示意性截面图。首先，如图101A所示，准备晶片30。晶片30成为基板2的来源。因此，晶片30的表面30A是基板2的元件形成面2A，晶片30的背面30B是基板2的背面2B。
并且，在晶片30的表面30A形成由SiO2等构成的绝缘膜20，在绝缘膜20上形成元件5(电阻体R及布线膜22)。具体而言，通过溅射，首先在绝缘膜20上的整个面上形成TiN或TiON的电阻体膜21，进一步在电阻体膜21上层叠铝(Al)的布线膜22。之后，利用光刻工艺，例如通过干蚀刻来选择性地去除电阻体膜21及布线膜22，如图94A所示，获得俯视时层叠有电阻体膜21的恒定宽度的电阻体膜线21A隔着恒定间隔而被排列在列方向上的构成。此时，还在一部分形成切断了电阻体膜线 21A及布线膜22的区域。接着，选择性地去除层叠在电阻体膜线21A上的布线膜22。其结果，获得在电阻体膜线21A上隔着恒定间隔R而层叠有布线膜22的结构的元件5。
参照图101A，根据形成在1片晶片30上的电子设备1的数量，在晶片30的表面30A上的多处形成元件5。接着，如图101B所示，为了覆盖绝缘膜20上的元件5整体，在晶片30的表面30A的整个区域形成抗蚀剂图案41。抗蚀剂图案41中形成有开口42。
图102是在图101B的工序中形成槽时所使用的抗蚀剂图案的一部分的示意性俯视图。在以矩阵状(也可以是格子状)配置了多个电子设备1 时，抗蚀剂图案41的开口42与俯视时相邻的电子设备1的轮廓之间的区域(图26中附加了阴影的部分)一致。因此，开口42的整体形状是具有多个相互正交的直线部分42A及42B的格子状。此外，直线部分42A及 42B(在此，直线部分42A)中都根据电子设备1的凹部10(参照图92 (a))而连续地设有从直线部分42A正交地突出的突出部分42C。
在此，电子设备1中，角部11、12是圆形状(参照图92(a))。由此，开口42中互相正交的直线部分42A及42B弯曲的同时互相连接着。此外，相互正交的直线部分42A及突出部分42C也是在弯曲的同时互相连接着。因此，直线部分42A及42B的交叉部分43A、以及直线部分42A 及突出部分42C的交叉部分43B是角部较圆的圆形状。此外，在突出部分42C中，交叉部分43B以外的部分的角部也是圆的。
参照图101B，通过将抗蚀剂图案41作为掩模的等离子蚀刻，分别选择性地去除绝缘膜20及晶片30。由此，在俯视时与抗蚀剂图案41的开口42一致的位置上，形成贯通绝缘膜20而到达晶片30的厚度的部分厚度为止的槽44。槽44具有相互对置的侧面44A、和连接对置的侧面44A 的下端(晶片30的背面30B侧的一端)的底面44B。以晶片30的表面 30A为基准的槽44的深度约为100μm，槽44的宽度(对置的侧面44A 的间隔)约为20μm。
图103(a)是在图101B的工序中形成槽之后的晶片的示意性俯视图，图103(b)是图103(a)的部分放大图。参照图103(b)，槽44的整体形状俯视时是与抗蚀剂图案41的开口42(参照图102)一致的格子状。并且，在晶片30的表面30A，槽44中的矩形框体部分包围了形成有各元件5的区域周围。在晶片30中形成有元件5的部分是电子设备1的半成品50。在晶片30的表面30A，在被槽44包围的区域中分别有1个半成品50，将这些半成品50排列配置成矩阵状。
此外，槽44在与抗蚀剂图案41的开口42中的突出部分42C(参照图102)对应的部分，形成为陷入半成品50的一边A的一部分中，由此，半成品50中形成有前述的凹部10(参照图92(a))。并且，根据在抗蚀剂图案41的开口42中成为圆形状的交叉部分43A及43B(参照图102)，俯视时的半成品50的角部60(成为电子设备1的角部11、12)被整形为圆形状。另外，该圆形状是通过利用等离子蚀刻而形成的，但是也可以代替等离子蚀刻而使用硅蚀刻(使用了药液的通常的蚀刻)。
由此，通过蚀刻晶片30，从而能够任意设定半成品50(换言之是最终的电子设备1)的外形，如该实施方式所示，能够设置成角部60(角部 11、12)为圆形状且在一边A具有凹部10的非对称的矩形(还可参照图 92(a))。此时，无需标识工序(通过激光器等标记表示贴片方向的记号等的工序)也能够制造可识别贴片方向的电子设备1。
形成槽44之后，去除抗蚀剂图案41，如图101C所示，在元件5的表面通过CVD(Chemical Vapor Deposition：化学气相沉积)法，形成由 SiN构成的保护膜(SiN膜)45。SiN膜45具有约为的厚度。SiN 膜45形成为不仅覆盖元件5表面的整个区域，而且还覆盖槽44的内表面 (侧面44A及底面44B)。另外，SiN膜45是在侧面44A及底面44B上以大致恒定的厚度形成的薄膜，因此不需要完全填埋槽44。此外，SiN 膜45只要在槽44中形成在侧面44A的整个区域上即可，可以不形成在底面44B上。
接着，如图101D所示，从槽44以外的SiN膜45之上向晶片30粘贴由聚酰亚胺构成的感光性树脂的薄膜46。图104(a)及(b)是表示在图101D的工序中向晶片粘贴聚酰亚胺薄膜的状态的示意性立体图。具体而言，如图104(a)所示，从表面30A侧对晶片30(严格来讲是晶片30 上的SiN膜45)覆盖聚酰亚胺薄膜46之后，通过如图104(b)所示那样选转的辊47来向晶片30按压薄膜46。
如图101D所示，在槽44以外的SiN膜45表面的整个区域粘贴了薄膜46时，虽然薄膜46的一部分稍微进入到槽44侧，但是仅覆盖了槽44 的侧面44A上的SiN膜45中的元件5侧(表面30A侧)的一部分，薄膜 46不会到达槽44的底面44B。因此，在薄膜46与槽44的底面44B之间的槽44内，形成大小几乎与槽44相同的空间S。此时的薄膜46的厚度为10μm～30μm。
接着，对薄膜46实施热处理。由此，薄膜46的厚度热收缩至约5μ m为止。接着，如图101E所示，对薄膜46进行图案化，在薄膜46中选择性地去除俯视时与槽44及布线膜22的各焊盘区域22A一致的部分。具体而言，利用形成有俯视时与槽44及各焊盘区域22A匹配(一致)的图案的开口61的掩模62，基于该图案使薄膜46曝光并显影。由此，在槽44及各焊盘区域22A的上方薄膜46被分离，并且在薄膜46中被分离的边缘部分稍微向槽44侧下垂并重叠在槽44的侧面44A上的SiN膜45 上，在该边缘部分中自然地形成前述的(具有圆形状的侧面24B)伸长部 24A。
接着，通过将这样分离的薄膜46作为掩模的蚀刻，在SiN膜45中去除俯视时与各焊盘区域22A一致的部分。由此，形成开口25。在此， SiN膜45形成为使各焊盘区域22A露出。接着，通过非电解电镀，在各开口25中的焊盘区域22A上形成层叠Ni、Pd及Au而构成的Ni／Pd／Au 层叠膜。此时，使Ni／Pd／Au层叠膜从开口25突出至薄膜46的表面。由此，各开口25内的Ni／Pd／Au层叠膜成为图25F所示的第1连接电极3 和第2连接电极4。
接着，在第1连接电极3和第2连接电极4之间进行通电检查之后，从背面30B研磨晶片30。在此，在晶片30中构成槽44的侧面44A的部分的整个区域被SiN膜45覆盖，因此可在晶片30的研磨中，防止在该部分产生微小的破裂等，并且即使产生了微小的破裂也可以通过由SiN 膜45填埋该微小的破裂来抑制该微小的破裂的扩大。
然后，通过研磨，若使晶片30薄至到达槽44的底面44B(严格来讲是底面44B上的SiN膜45)位置的程度，则不存在连接相邻的半成品50 的物体，以槽44为边界分割晶片30，半成品50变成电子设备1，可单独进行分离。由此，完成电子设备1(参照图100)。在各电子设备1中，构成槽44的侧面44A的部分成为基板2的侧面2C～2F中的任一个。并且， SiN膜45成为保护膜23。此外，被分离的薄膜46成为树脂膜24。
即使电子设备1的贴片尺寸小，由于如上述那样先形成了槽44，因此通过从背面30B研磨晶片30，能够将电子设备1设为单独的一片。因此，与现有技术那样通过钻石轮划片机切割晶片30来使电子设备1成为单独的一片的情况相比，可省略切割工序，由此能够降低成本且缩短时间，能够实现成品率的提高。
如以上所述，在制造电子设备1时，在表面30A(元件形成面2A) 形成了多个元件5的晶片30中，若将用于将电子设备1分割成一个个独立体的槽44形成在表面30A的元件5的边界上，则槽44的侧面44A成为分割后的各电子设备1的侧面2C～2F。在对电子设备1进行分割之前，在槽44的侧面44A及晶片30的表面30A形成SiN膜45(保护膜23)。在此，如图101C所示，通过CVD法在电阻体R的上表面及槽44的内表面(侧面44A及底面44B)连续地形成有大致相同厚度的CVD的保护膜 (CVD保护膜)23。此时，CVD保护膜23(SiN膜45)是在CVD工艺中在减压环境下形成的，因此作为侧面覆盖部23B可在基板2的侧面2C～ 2F(槽44的侧面44A)的整个区域附着CVD保护膜23。因此，在制造电子设备1时，能够在槽44的侧面44A均匀地形成保护膜23。
并且，形成保护膜23之后，如图101D所示，由覆盖元件形成面2A 的SiN膜45(成为保护膜23的元件覆盖部23A的部分)的薄膜46形成树脂膜24。使树脂膜24至少在槽44的侧面44A的SiN膜45(成为保护膜23的侧面覆盖部23B的部分)中与元件形成面2A相反的一侧(槽44 的底面44B侧)露出，因此在形成树脂膜24时(制造电子设备1时)能够防止树脂膜24从底面44B侧填埋槽44。
具体而言，通过从保护膜23之上粘贴薄膜46，从而形成树脂膜24。此时，薄膜46不会从底面44B侧填埋槽44。因此，如图101F所示，能够使基板2薄至到达槽44的底面44B为止，能够在槽44中将基板2分割为各个电子设备1。以上，说明了第6参考例的实施方式，但是也可以通过其他方式实施第6参考例。
例如，在将晶片30分割为单独的电子设备1时，将晶片30从背面 30B侧研磨到槽44的底面44B(参照图101F)。代替该方式，也可以从背面30B选择性地进行蚀刻来去除SiN膜45中覆盖底面44B的部分、和晶片30中俯视时与槽44一致的部分，从而将晶片30分割为单独的电子设备1。
图105(a)是电子设备的俯视图，图105(b)是第1变形例的电子设备的俯视图，图105(c)是第2变形例的电子设备的俯视图。另外，在图105(a)～14(c)中，为了便于说明，省略了元件5、保护膜23、树脂膜24的图示。此外，前述的凹部10如图105(a)所示那样在电子设备1的一边A被设置在从该一边A的中点P偏离的位置上。在凹部10 偏离了中点P的情况下，在一边A延伸的方向上，凹部10的中心10A 与中点P不一致。根据该结构，除了连接该一边A和该一边A相反侧的一边B的方向(长边方向)上的凹部10侧之外，还可以将该一边A延伸的方向(短边方向)上的凹部10侧作为前述的贴片方向。例如，在从元件形成面2A侧看到的俯视图中，使电子设备1的短边方向与前后方向(图 105中的上下方向)一致的同时使电子设备1的长边方向与左右方向一致，此时，凹部10位于靠左前方的(图105中的靠左上方)位置上，能够将电子设备1正确地安装到电路基板9。由此，进行安装时，可从电子设备 1的外观掌握必须使电子设备1的朝向匹配成俯视时凹部10位于靠左前方(从基板2的背面2B看电子设备1时是靠右前方)的位置上的情况。也就是说，能够从电子设备1的外观掌握必须使长边方向及短边方向这两个方向上的电子设备1的朝向匹配的情况。
如图105(b)所示，当然也可以将凹部10设置于在一边A上与中点 P一致的位置(凹部10的中心10A与中点P在短边方向上一致的位置) 上。此外，也可以代替凹部10，如图105(c)所示那样设置向外侧突出的凸部51。凸部51在俯视时可以是矩形状，也可以是U字形状(隆起成 U字的形状)或三角形状。当然，在侧面2C，凸部51中的角部(包括凸部51的前端侧及根部侧的俯视时的4个角的部分)52也与其他角部11 一样，呈被倒角后的圆形状。在此，与凹部10相同，前述的侧面覆盖部 23B(参照图92(a))在侧面2C覆盖包括形成有凸部51的部分在内的整个区域。此外，优选凹部10的深度或凸部51的高度(突出量)在20 μm以下(第1连接电极3或第2连接电极4的宽度的约5分之1以下)。并且，角部11、角部12或角部52中的各自的倒角量优选一边的距离在约20μm以下。
图106(a)是表示电子设备的另一实施方式的元件电路结构的图，图106(b)是表示电子设备的又一实施方式的元件电路结构的图。在前述的实施方式中，由于将电子设备1作为了贴片电阻器，因此第1连接电极3和第2连接电极4间的元件5是电阻56，但是也可以是图106(a) 所示的二极管55，还可以是如图106(b)所示那样串联连接了二极管55 和电阻56的部分。电子设备1由于具有二极管55而成为了贴片二极管，第1连接电极3和第2连接电极4有极性，前述的贴片方向是与极性对应的方向。由此，可通过贴片方向表示第1连接电极3和第2连接电极4 的极性，因此能够通过电子设备1的外观掌握该极性。也就是说，可知贴片方向中的某一侧(也就是说，第1连接电极3和第2连接电极4中哪一个)是正负极中的哪一侧。因此，能够将电子设备1正确地安装到电路基板9(参照图92(b))，以使设有前述的凹部10或凸部51(参照图105) 的一侧来到对应的极侧。
当然，第6参考例也可以适用于在元件5中代替二极管55使用了电容器的贴片电容器或贴片电感器等、在芯片尺寸的基板2上生成了各种元件的元器件。<第7参考例的发明>(1)第7参考例的发明的特征例如，第7参考例的发明的特征有以下的G1～G18。(G1)一种贴片电阻器，包括：具有元件形成面的基板；形成在所述元件形成面上的电阻体；与所述电阻体连接且具有修调对象区域的布线膜；和形成为在所述修调对象区域覆盖所述布线膜的绝缘膜，所述绝缘膜是通过化学气相沉积法形成的CVD绝缘膜。
根据该结构，若为了对修调对象区域的布线膜进行激光修调而向该区域的布线膜照射激光，则激光透过该区域的布线膜上的绝缘膜之后到达布线膜。此时，激光的能量容易集中在布线膜中，因此能够实现布线膜的可靠的修调。特别是，由于该绝缘膜是CVD绝缘膜，因此能够使修调对象区域整个区域中的绝缘膜的膜质量稳定，所以在该区域的任何部分都能够实现布线膜的可靠的修调。
此外，由于布线膜被绝缘膜覆盖着，因此即使因激光修调而产生了碎片，该碎片也不会成为异物而与布线膜接触由此引起短路。也就是说，能够防止修调引起的短路。(G2)根据G1记载的贴片电阻器，所述绝缘膜具有的厚度。
根据该结构，能够有效地使激光的能量集中于布线膜，因此能够有效地实现布线膜的可靠的修调。另外，若绝缘膜比薄，则会削弱使激光的能量有效地集中于布线膜中的效果，相反若绝缘膜比厚，则很难通过激光来切断绝缘膜，因此很难对布线膜实施修调。(G3)根据 G2记载的贴片电阻器，所述绝缘膜是通过CVD形成的SiN膜。(G4)根据G1～G3的任一项记载的贴片电阻器，所述电阻体由具有相同的电阻值的多个电阻体形成，在所述修调对象区域中能够变更所述多个电阻体的连接状态。(G5)根据G1～G3的任一项记载的贴片电阻器，在所述修调对象区域的布线膜下方形成有所述电阻体。(G6)根据G1～G5的任一项记载的贴片电阻器，所述绝缘膜还兼备覆盖所述元件形成面的保护膜的作用。
根据该结构，通过绝缘膜能够实现布线膜的可靠的修调，同时不仅能够防止修调引起的短路，还能够保护元件形成面。(G7)根据G1～G6的任一项记载的贴片电阻器，所述布线膜在所述修调对象区域中具有被熔断的部分。
根据该结构，在贴片电阻器中，根据被熔断的部分，能够调整电阻值。 (G8)根据G7记载的贴片电阻器，在所述基板与所述电阻体之间具有不同于所述绝缘膜的绝缘层。(G9)根据G8记载的贴片电阻器，在所述布线膜被熔断的位置处，与所述布线膜一起削掉所述绝缘层的一部分。 (G10)根据G1～G9的任一项记载的贴片电阻器，所述布线膜配置在所述修调对象区域中，包括布线间距离比所述修调对象区域以外的部分大的布线。
根据该结构，通过修调(熔断)该布线，从而能够调整贴片电阻器的电阻值。(G11)根据G1～G10的任一项记载的贴片电阻器，所述布线膜包括铝，所述绝缘膜包括氮化硅。根据该结构，CVD时的绝缘膜的氮化硅的生成温度低于布线膜的铝的熔化温度，因此无需使布线膜熔断就可在布线膜上形成绝缘膜。(G12)一种贴片电阻器的制造方法，包括：在基板的元件形成面形成电阻体的工序；在所述元件形成面形成与所述电阻体连接的布线膜的工序；和以覆盖所述布线膜的修调对象区域的方式形成绝缘膜的工序。
根据该方法，若为了对修调对象区域的布线膜进行激光修调而向该区域的布线膜照射激光，则激光透过该区域的布线膜上的绝缘膜之后到达布线膜。此时，激光的能量容易集中在布线膜中，因此能够实现布线膜的可靠的修调。此外，由于布线膜被绝缘膜覆盖着，即使因激光修调而产生了碎片，该碎片也不会成为异物而与布线膜接触由此引起短路。也就是说，能够防止修调引起的短路。(G13)根据G12记载的贴片电阻器的制造方法，形成所述绝缘膜的工序包括通过化学气相沉积法来形成该绝缘膜的工序。
由此，能够使修调对象区域的整个区域中的绝缘膜的膜质量稳定，所以在该区域的任何部分都能够实现布线膜的可靠的修调。(G14)根据 G12或G13记载的贴片电阻器的制造方法，所述绝缘膜的厚度为 由此，能够有效地使激光的能量集中于布线膜中，所以能够有效地实现布线膜的可靠的修调。另外，若绝缘膜比薄，则会削弱使激光的能量有效地集中于布线膜中的效果，相反，若绝缘膜比厚，则很难通过激光来切断绝缘膜，因此很难对布线膜实施修调。(G15)根据G12～G14的任一项记载的贴片电阻器的制造方法，在所述修调对象区域的布线膜下方形成所述电阻体。(G16)根据G12～G15的任一项记载的贴片电阻器的制造方法，所述绝缘膜在所述元件形成面中延伸至所述修调对象区域以外的区域，且所述绝缘膜还兼备保护所述元件形成面的保护膜的作用。
由此，通过绝缘膜能够实现布线膜的可靠的修调，同时不仅能够防止因修调引起的短路，还能够保护元件形成面。(G17)根据G12～G16的任一项记载的贴片电阻器的制造方法，还包括在所述修调对象区域通过激光熔断所述布线膜使得成为所需的电阻值的工序。
由此，能够调整贴片电阻器的电阻值。(G18)根据G12～G17的任一项记载的贴片电阻器的制造方法，形成所述布线膜的工序包括在所述修调对象区域形成熔丝的工序。由此，通过修调熔丝，能够调整贴片电阻器的电阻值。(2)第7参考例的发明的实施方式以下，参照附图详细说明第7参考例的实施方式。另外，在图107～图123示出的符号仅在这些附图中有效，即使在其他实施方式中使用也不会表示与该其他实施方式的符号相同的要素。
图107(a)是用于说明第7参考例的一实施方式的贴片电阻器的结构的示意性立体图，图107(b)是表示在电路基板安装了贴片电阻器的状态的示意性侧视图。该贴片电阻器1是微小的贴片部件，如图107(a) 所示，是长方体形状。关于贴片电阻器1的尺寸，长边方向的长度L约为0.3mm，短边方向的宽度W约为0.15mm，厚度T约为0.1mm。
在基板上以格子状形成多个贴片电阻器1之后在该基板中形成槽，然后进行背面研磨(或在槽处分割该基板)来分离成独立的贴片电阻器1，从而获得该贴片电阻器1。贴片电阻器1主要具备基板2、成为外部连接电极的第1连接电极3和第2连接电极4、和元件5。
基板2是大致长方体的芯片形状。在基板2中，图107(a)中的上表面是元件形成面2A。元件形成面2A是基板2的表面，大致是长方形状。基板2的厚度方向上的元件形成面2A相反侧的面是背面2B。元件形成面2A和背面2B是大致相同的形状。此外，基板2除了元件形成面 2A及背面2B以外，还具有与这些面正交着延伸地连接这些面之间的侧面2C、侧面2D、侧面2E及侧面2F。
侧面2C架设在元件形成面2A及背面2B中的长边方向一端边缘(图 107(a)中的左前侧的边缘)之间，侧面2D架设在元件形成面2A及背面2B中的长边方向另一端边缘(图47(a)中的右方纸面内侧的边缘) 之间。侧面2C及侧面2D是该长边方向上的基板2的两个端面。侧面2E 架设在元件形成面2A及背面2B中的短边方向一端边缘(图107(a)中的左方纸面内侧的边缘)之间，侧面2F架设在元件形成面2A及背面2B 中的短边方向另一端边缘(图107(a)中的右前侧的边缘)之间。侧面 2E及侧面2F是该短边方向上的基板2的两个端面。侧面2C及侧面2D 分别与侧面2E及侧面2F交叉(严格来讲是正交)。
在基板2中，由保护膜23覆盖元件形成面2A的整个区域。因此，严格来讲，在图107(a)中，元件形成面2A的整个区域位于绝缘膜23 的内侧(裏侧)，未露出在外部。另外，元件形成面2A上的绝缘膜23被树脂膜24覆盖着。树脂膜24从元件形成面2A凸出至侧面2C、侧面2D、侧面2E及侧面2F中的元件形成面2A侧的端部(图107(a)中的上端部)。将在后面详细说明绝缘膜23及树脂膜24。
并且，在长方体的基板2中，背面2B、侧面2C、侧面2D、侧面2E 及侧面2F中相邻的面彼此交叉的交叉部11(构成该相邻的面彼此的边界的角部)11被整形为被倒角后的圆形状。在此，在各交叉部11中优选圆形状的曲率半径在20μm以下。
这样，俯视时(底面視)及侧面时的基板2的轮廓中，弯曲的部分(交叉部11)都是圆形状。因此，握住交叉部11来携带或搬移贴片电阻器1 时，能够防止在圆形状的各交叉部11(角部)中产生碎片。由此，在贴片电阻器1的制造中，能够实现成品率的提高(生产率的提高)。
第1连接电极3和第2连接电极4形成在基板2的元件形成面2A上，一部分从树脂膜24露出。第1连接电极3和第2连接电极4分别例如在元件形成面2A上按照Ni(镍)、Pd(钯)及Au(金)的顺序层叠这些金属而构成。在元件形成面2A的长边方向上隔着间隔配置第1连接电极3 和第2连接电极4，这些电极的长边位于元件形成面2A的短边方向上。在图107(a)中，元件形成面2A中，在偏向侧面2C的位置处设置第1 连接电极3，在偏向侧面2D的位置处设置第2连接电极4。
元件5是电路元件，形成在基板2的元件形成面2A中的第1连接电极3与第2连接电极4之间的区域内，从上面覆盖了绝缘膜23及树脂膜 24。该实施方式的元件5是由电路网构成的电阻56，该电路网是在元件形成面2A上以矩阵状排列由TiN(氮化钛)或TiON(氧氮化钛)构成的多个薄膜状的电阻体(薄膜电阻体)R而得到的。元件5(电阻体R) 与后述的布线膜22电连接，经由布线膜22而与第1连接电极3和第2 连接电极4电连接。由此，在贴片电阻器1中，在第1连接电极3与第2 连接电极4之间形成基于元件5的电阻电路。
如图107(b)所示，使第1连接电极3和第2连接电极4与电路基板9对置，通过焊料13以电及机械方式连接到电路基板9的电路(未图示)上，从而能够将电子设备1安装(倒装连接)到电路基板9。另外，对于起到外部连接电极作用的第1连接电极3和第2连接电极4而言，为了提高焊料润湿性及可靠性，优选由金(Au)形成、或在表面实施镀金。
图108是电子设备的俯视图，是表示第1连接电极、第2连接电极及元件的配置关系以及俯视元件时的结构的图。参照图108，成为电阻电路网的元件5作为一例而具有由沿着行方向(基板2的长边方向)排列的8 个电阻体R、和沿着列方向(基板2的宽度方向)排列的44个电阻体R 构成的共计352个电阻体R。各个电阻体R具有相等的电阻值。这些电阻体R具有相等的电阻值。也就是说，电阻体R的集合(元件5、电阻 56)由具有相同电阻值的多个电阻体R形成。
这些多个电阻体R按1个～64个的规定个数被组合电连接，从而形成多种电阻单位体(单位电阻)。所形成的多种电阻单位体经由连接用导体膜C而被连接成规定的方式。另外，为了在基板2的元件形成面2A向元件5以电方式组入电阻单位体、或者从元件5电分离电阻单位体，而设置有可熔断的多个熔断膜(熔丝)F。多个熔断膜F及连接用导体膜C沿着第2连接电极4的内侧边被排列成配置区域呈直线状。更具体而言，多个熔断膜F及连接用导体膜C被配置成直线状。
图109A是放大了图108所示的元件的一部分的俯视图。图109B是用于说明元件中的电阻体的结构的沿着图109A的B-B的长度方向的纵向截面图。图109C是用于说明元件中的电阻体的结构的沿着图109A的C-C 的宽度方向的纵向截面图。参照图109A、图109B及图109C来说明电阻体R的结构。
贴片电阻器1除了前述的布线膜22、保护膜23及树脂膜24以外，还具备绝缘膜20和电阻体膜21(参照图109B及图109C)。绝缘膜20、电阻体膜21、布线膜22、保护膜23及树脂膜24形成在基板2(元件形成面2A)上。绝缘膜20由SiO2(二氧化硅)构成。绝缘膜20覆盖着基板2的元件形成面2A的整个区域。绝缘膜20的厚度约为绝缘层20和绝缘膜23的不同的部分。
电阻体膜21构成电阻体R。电阻体膜21由TiN或TiON构成，被层叠在绝缘膜20的表面上。电阻体膜21的厚度约为电阻体膜21 构成在第1连接电极3与第2连接电极4之间以线状延伸的多根线(以下称为“电阻体膜线21A”)，电阻体膜线21A有时会在线方向上的规定位置处被切断(参照图109A)。
在电阻体膜线21A上层叠有布线膜22。布线膜22由Al(铝)或铝与Cu(铜)的合金(AlCu合金)构成。布线膜22的厚度约为在电阻体膜线21A上沿着线方向隔着恒定间隔R层叠有布线膜22。用电路符号表示该结构的电阻体膜线21A及布线膜22的电特征的话，则如图 110。即，如图110(a)所示，规定间隔R的区域的电阻体膜线21A部分分别形成具有一定电阻值r的1个电阻体R。
于是，在层叠有布线膜22的区域中，通过电连接布线膜22相邻的电阻体R彼此，从而因该布线膜22使得电阻体膜线21A短路。因此，形成由图110(b)所示的电阻r的电阻体R的串联连接构成的电阻电路。此外，相邻的电阻体膜线21A彼此通过电阻体膜21及布线膜22而连接着，因此，图109A所示的元件5的电阻电路网构成图110(c)所示的(由前述的电阻体R的单位电阻构成)电阻电路。
在此，根据在基板2上制造的相同形状且相同大小的电阻体膜21成为大致相同的电阻值的这一特性，在基板2上以矩阵状排列的多个电阻体 R具有相等的电阻值。此外，层叠在电阻体膜线21A上的布线膜22形成电阻体R，并且还起到连接多个电阻体R而构成电阻单位体的连接用布线膜的作用。
图111(a)是放大了图108所示的电子设备的俯视图的一部分的包括熔断膜在内的区域的部分放大俯视图，图111(b)是表示沿着图111 (a)的B-B的截面结构的图。如图111(a)及(b)所示，前述的熔断膜F及连接用导体膜C也由在形成电阻体R的电阻体膜21上被层叠的布线膜22形成。即，在与层叠于形成电阻体R的电阻体膜线21A上的布线膜22相同的层上，通过与布线膜22相同的金属材料、即Al或AlCu合金来形成熔断膜F及连接用导体膜C。
也就是说，在层叠于电阻体膜21上的同一层上，利用同一金属材料 (Al或AlCu合金)形成用于形成电阻体R的布线膜、熔断膜F、连接用导体膜C、以及用于将元件5连接到第1连接电极3和第2连接电极4 的布线膜，作为布线膜22。另外，区分熔断膜F和布线膜22是因为，为了容易切断而将熔断膜F形成得较细、以及为了配置成在熔断膜F的周边不存在其他电路要素。
在此，在布线膜22中，将配置了熔断膜F的区域设为修调对象区域 X(参照图108及图111(a))。修调对象区域X是沿着第2连接电极4 的内侧边的直线状区域，修调对象区域X中除了熔断膜F之外，还配置有连接用导体膜C。此外，在修调对象区域X的布线膜22下方形成有电阻体膜21(参照图111(b))。并且，熔断膜F是在布线膜22中布线间距离比修调对象区域X以外的部分大(远离于周边)的布线。
熔断膜F除了是布线膜22的一部分以外，也可以指电阻体R(电阻体膜21)的一部分与电阻体膜21上的布线膜22的一部分的总称(熔丝元件)。此外，仅说明了熔断膜F使用与连接用导体膜C相同的层的情况，但是也可以在连接用导体膜C部分之上进一步层叠其他导体膜，从而降低导体膜的电阻值。另外，此时，只要不在熔断膜F上层叠导体膜，就不会使熔断膜F的熔断性恶化。
图112是第7参考例的实施方式的元件的电路图。参照图112，元件 5通过从第1连接电极3开始将基准电阻单位体R8、电阻单位体R64、两个电阻单位体R32、电阻单位体R16、电阻单位体R8、电阻单位体R4、电阻单位体R2、电阻单位体R1、电阻单位体R／2、电阻单位体R／4、电阻单位体R／8、电阻单位体R／16、电阻单位体R／32按照这样的顺序串联连接而构成。基准电阻单位体R8及电阻单位体R64～R2分别串联连接与自身后缀数(R64时是“64”)相同数量的电阻体R而构成。电阻单位体 R1由1个电阻体R构成。电阻单位体R／2～R／32分别并联连接与自身后缀数(R／32时是“32”)相同数量的电阻体R而构成。电阻单位体的后缀数的意思在后述的图113及图114中也是相同的。
然后，分别对基准电阻单位体R8以外的电阻单位体R64～电阻单位体R／32并联连接1个熔断膜F。熔断膜F彼此直接或经由连接用导体膜 C(参照图111(a))而被串联连接着。如图112所示，在所有的熔断膜F 未被熔断的状态下，元件5构成由设置在第1连接电极3与第2连接电极 4之间的8个电阻体R的串联连接构成的基准电阻单位体R8(电阻值8r) 的电阻电路。例如，若将1个电阻体R的电阻值r设为r＝80Ω，则通过 8r＝64Ω的电阻电路来构成连接了第1连接电极3和第2连接电极4的贴片电阻器(电子设备1)。
此外，在所有的熔断膜F未被熔断的状态下，基准电阻单位体R8以外的多种电阻单位体呈被短路的状态。也就是说，基准电阻单位体R8串联连接了12种13个电阻单位体R64～R／32，但由于各电阻单位体分别因与其并联连接的熔断膜F而成为短路状态，因此，在电特性上，各电阻单位体并未被组入元件5中。
在该实施方式的贴片电阻器1中，根据所要求的电阻值，选择性地例如通过激光来熔断熔断膜F。由此，熔断了并联连接着的熔断膜F的电阻单位体被组入元件5中。由此，能够将元件5整体的电阻值设为与所熔断的熔断膜F对应的电阻单位体被串联连接后组成的电阻值。
特别是，多种电阻单位体具备：具有相等的电阻值的电阻体R以1 个、2个、4个、8个、16个、32个…这样的等比数列增加电阻体R的个数而串联连接了这些电阻体R的多种串联电阻单位体、和相等电阻值的电阻体R以2个、4个、8个及16个…这样的等比数列增加电阻体R的个数而并联连接了这些电阻体R的多种并联电阻单位体。因此，通过选择性地熔断熔断膜F(还包括前述的熔丝元件)，能够将元件5(电阻56) 整体的电阻值较细致地以数字方式调整为任意的电阻值，在贴片电阻器1 中能够产生期望值的电阻。
图113是第7参考例的其他实施方式的元件的电路图。如前述那样，代替串联连接基准电阻单位体R／16及电阻单位体R64～电阻单位体R／32 来构成元件5的情况，也可以如图113所示那样构成元件5。详细而言，在第1连接电极3和第2连接电极4之间，也可以通过基准电阻单位体 R／16、与12种电阻单位体R／16、R／8、R／4、R／2、R1、R2、R4、R8、R16、 R32、R64、R128的并联连接电路之间的串联连接电路而构成元件5。
此时，基准电阻单位体R／16以外的12种电阻单位体分别串联连接着熔断膜F。在所有的熔断膜F未被熔断的状态下，在电特性上各电阻单位体都被组入元件5中。根据所要求的电阻值，若选择性地例如通过激光来熔断熔断膜F，则可从元件5电分离与所熔断的熔断膜F对应的电阻单位体(串联连接了熔断膜F的电阻单位体)，因此，能够调整电子设备1整体的电阻值。
图114是表示第7参考例的又一实施方式的元件的电路图。图114 所示的元件5的特征是，成为了对多种电阻单位体的串联连接和多种电阻单位体的并联连接进行了串联连接的电路结构。与之前的实施方式相同，对被串联连接的多种电阻单位体按每个电阻单位体并联连接着熔断膜F，通过所有熔断膜F，使被串联连接的多种电阻单位体成为短路状态。因此，若熔断熔断膜F，则在电特性上，因该被熔断的熔断膜F而处于短路状态的电阻单位体被组入元件5中。
另一方面，被并联连接的多种电阻单位体分别串联连接着熔断膜F。因此，通过熔断熔断膜F，能够从电阻单位体的并联连接中电切离被熔断的熔断膜F串联连接的电阻单位体。根据该结构，例如，在并联连接侧生成1kΩ以下的小电阻，在串联连接侧生成1kΩ以上的电阻电路，能够利用由相等的基本设计构成的电阻的电路网来生成从几Ω的小电阻到几MΩ的大电阻的宽范围的电阻电路。
如以上所述，在该贴片电阻器1，在修调对象区域X能够变更多个电阻体R(电阻单位体)的连接状态。图115是贴片电阻器的示意性截面图。接着，参照图115，详细说明贴片电阻器1。另外，为了便于说明，在图 115中简化了前述的元件5，并且对基板2以外的各要素附加了阴影。
在此，说明前述的绝缘膜23及树脂膜24。绝缘膜23是例如由SiN (氮化硅)构成的膜，其厚度为(在此约为)。绝缘膜23设置在元件形成面2A的整个区域，从表面(图115的上侧)覆盖着电阻体膜21及电阻体膜21上的各布线膜22(即，元件5)，覆盖着元件5中的各电阻体R的上表面。因此，绝缘膜23还覆盖前述的修调对象区域X中的布线膜22(参照图111(b))。此外，绝缘膜23与元件5(布线膜22及电阻体膜21)相连，在电阻体膜21以外的区域也与绝缘层20 相连。由此，绝缘膜23起到覆盖元件形成面2A的整个区域来保护元件5 及绝缘层20的保护膜的作用。
此外，通过绝缘膜23，防止了电阻体R间的布线膜22以外处的短路 (相邻的电阻体膜线21A之间的短路)。另外，绝缘膜23中位于元件形成面2A的边缘的端部23A的表面弯曲成朝向侧方(沿着元件形成面2A 的方向的贴片电阻器1(基板2)的外方)隆起。
虽然未图示，但是绝缘膜23也可以从元件形成面2A凸出，覆盖侧面2C～2F中与元件形成面2A的边界部分、和绝缘层20中露出于侧面 2C～2F的部分。树脂膜24是与绝缘膜23一起保护贴片电阻器1的元件形成面2A的膜，由聚酰亚胺等树脂构成。树脂膜24的厚度约为5μm。树脂膜24覆盖绝缘膜23的表面(也包括被绝缘膜23覆盖的电阻体膜21 及布线膜22)的整个区域，并且覆盖着侧面2C～2F中与元件形成面2A 的边界部分(图115中的上端部)、和绝缘层20中露出于侧面2C～2F的部分。因此，4个侧面2C～2F中元件形成面2A相反侧(图115中的下侧)的部分作为贴片电阻器1的外表面而露出到外部。
由此，绝缘膜23覆盖电阻体膜21(薄膜电阻体R)及布线膜22的同时，树脂膜24覆盖绝缘膜23的表面，因此能够通过绝缘膜23及树脂膜24实现对薄膜电阻体R及布线膜22(元件形成面2A)的双重保护。另外，通过绝缘膜23及树脂膜24来防止异物附着于薄膜电阻体R及布线膜22，因此能够防止薄膜电阻体R及布线膜22中的短路。
在树脂膜24中，俯视时与4个侧面2C～2F一致的部分称为比这些侧面更向基板2的侧方(外方)隆起的圆弧状的隆起部24A。也就是说，树脂膜24(隆起部24A)在侧面2C～2F中比侧面2C～2F(对应的侧面) 更凸出。这种树脂膜24具有在圆弧状的隆起部24A朝向侧方凸出的圆形状侧面24B。
在此，在构成元件形成面2A分别与侧面2C～2F的边界的交叉部27 中，元件形成面2A分别与侧面2C～2F交叉，交叉部27是与所述圆形状 (交叉部11的圆形状)不同的有棱角的形状。因此，隆起部24A覆盖着各交叉部27。此时，通过树脂膜24来防止在交叉部27中产生碎片。此外，隆起部24A在交叉部27中比侧面2C～2F更向外方(沿着元件形成面2A的方向上的基板2的外方)隆起，贴片电阻器1与周边物体接触时，隆起部24A最先与周边物体接触，能够缓和接触带来的冲击，因此能够防止冲击波及到元件5等。特别是，隆起部24A具有圆形状的侧面24B，因此能够顺利地缓和接触带来的冲击。
此外，树脂膜24在侧面2C～2F中设置在朝向交叉部27侧(从背面 2B到元件形成面2A侧)远离的区域内。但是，也可以是树脂膜24完全没有覆盖侧面2C～2F的结构(使侧面2C～2F全部露出的结构)。在树脂膜24中，在俯视时分开的两个位置处各形成一个开口25。各开口25是在树脂膜24及绝缘膜23各自的厚度方向上连续地贯通这两个膜的贯通孔。因此，开口25除了树脂膜24外，还形成于绝缘膜23中。从各开口 25使布线膜22的一部分露出。布线膜22中从各开口25露出的部分成为外部连接用的焊盘区域22A。
两个开口25当中，一个开口25被第1连接电极3完全填埋，另一个开口25被第2连接电极4完全填埋。并且，第1连接电极3和第2连接电极4的一部分在树脂膜24的表面从开口25凸出。第1连接电极3经由该一个开口25，在该开口25的焊盘区域22A中与布线膜22电连接。第 2连接电极4经由该另一个开口25，在该开口25的焊盘区域22A中与布线膜22电连接。由此，第1连接电极3和第2连接电极4分别与元件5 电连接。在此，布线膜22形成电阻体R的集合(电阻56)、分别与第1 连接电极3和第2连接电极4连接的布线。
这样，形成有开口25的树脂膜24及保护膜23构成为：使第1连接电极3和第2连接电极4从开口25露出。因此，经由在树脂膜24的表面从开口25凸出的第1连接电极3和第2连接电极4，能够实现电子设备1 与电路基板9之间的电连接(参照图107(b))。
图116A～图116F是表示图115所示的贴片电阻器的制造方法的示意性截面图。首先，如图116A所示，准备作为基板2的来源的晶片30。此时，基板30的表面30A是基板2的元件形成面2A，基板30的背面30B 是基板2的背面2B。
然后，在基板30的表面30A形成由SiO2等构成的绝缘膜20，在绝缘膜20上形成元件5(与电阻体R及电阻体R连接的布线膜22)。具体而言，通过溅射，首先在绝缘膜20上的整个面上形成TiN或TiON的电阻体膜21，进一步在电阻体膜21上层叠铝(Al)的布线膜22。之后，利用光刻工艺，例如通过干蚀刻来选择性地去除电阻体膜21及布线膜22，如图109A所示，获得俯视时层叠有电阻体膜21的恒定宽度的电阻体膜线21A隔着恒定间隔而排列在列方向上的结构。此时，还部分形成电阻体膜线21A及布线膜22被切断的区域，并且在前述的修调对象区域X中形成熔断膜F及连接用导体膜C(参照图108)。接着，选择性地去除在电阻体膜线21A上层叠的布线膜22。其结果，获得在电阻体膜线21A上隔着恒定间隔R而层叠了布线膜22的结构的元件5。
参照图116A，根据形成在1片基板30上的贴片电阻器1的数量，在基板30的表面30A上的多个位置上形成元件5。若将在基板30中形成有元件5(前述的电阻56)的1个区域设为贴片电阻器区域Y，则在基板 30的表面30A形成分别具有电阻56的多个贴片电阻器区域Y(即，元件 5)。在基板30的表面30A，将相邻的贴片电阻器区域Y之间的区域设为边界区域Z。
接着，如图116A所示，通过CVD(Chemical Vapor Deposition：化学气相沉积)，在基板30的表面30A的整个区域形成由SiN构成的绝缘膜(CVD绝缘膜)45。形成后的CVD绝缘膜45具有(在此约为)的厚度。CVD绝缘膜45完全覆盖绝缘层20及绝缘层20 上的元件5(电阻体膜21、布线膜22)，并与这些层相连。因此，CVD 绝缘膜45也覆盖前述的修调对象区域X(图108参照)中的布线膜22。此外，CVD绝缘膜45形成在基板30表面30A的整个区域中，因此在表面30A中，延伸至修调对象区域X以外的区域。由此，CVD绝缘膜45成为保护表面30A(也包括表面30A上的元件5)的整个区域的保护膜。
接着，如图116B所示，为了完全覆盖CVD绝缘膜45，在基板30 表面30A的整个区域形成抗蚀剂图案41。在抗蚀剂图案41中形成有开口 42。图117是在图116B的工序中形成槽时所使用的抗蚀剂图案的一部分的示意性俯视图。
参照图117，在以矩阵状(也可以是格子状)配置了多个贴片电阻器 1(换言之，前述的贴片电阻器区域Y)的情况下，抗蚀剂图案41的开口42在俯视时与相邻的贴片电阻器1的轮廓间的区域(在图117中附加了阴影的部分，换言之是边界区域Z)一致。因此，开口42的整体形状是具有多个互相正交的直线部分42A及42B的格子状。
在抗蚀剂图案41中，开口42中相互正交的直线部分42A及42B在保持相互正交的状态的同时(不弯曲)相连着。因此，直线部分42A及 42B的交叉部分43在俯视时大致为90°，较尖。参照图116B，通过将抗蚀剂图案41作为掩模的等离子蚀刻，分别选择性地去除CVD绝缘膜45、绝缘层20及基板30。由此，在相邻的元件5(贴片电阻器区域Y) 之间的边界区域Z中基板30的材料被去除。其结果，在俯视时与抗蚀剂图案41的开口42一致的位置(边界区域Z)，形成贯通CVD绝缘膜45 及绝缘层20而到达基板30的厚度的一部分的槽44。槽44具有互相对置的侧面44A、和连接对置的侧面44A的下端(基板30的背面30B侧的端) 的底面44B。将基板30的表面30A作为基准的槽44的深度约为100μm，槽44的宽度(对置的侧面44A的间隔)约为20μm。
图118(a)是在图116B的工序中形成槽之后的基板的示意性俯视图，图118(b)是图118(a)的部分放大图。参照图118(b)，槽44的整体形状是俯视时与抗蚀剂图案41的开口42(参照图117)一致的格子状。并且，在基板30的表面30A，槽44的矩形框体部分(边界区域Z)包围着形成有各元件5的贴片电阻器区域Y的周围。基板30中形成有元件5 的部分是贴片电阻器1的半成品50。在基板30的表面30A，被槽44包围的贴片电阻器区域Y中各有1个半成品50，这些半成品50排列配置成矩阵状。
并且，根据抗蚀剂图案41的开口42中较尖的交叉部分43(参照图 117)，俯视时的半成品50的角部60(相当于贴片电阻器1的交叉部11) 大致呈直角。如图116B所示，形成槽44之后，去除抗蚀剂图案41，如图116C所示，通过利用了掩模65的蚀刻，选择性地去除CVD绝缘膜45。在掩模65中，在CVD绝缘膜45中俯视时与各焊盘区域22A(参照图115) 一致的部分中形成有开口66。由此，通过蚀刻，在CVD绝缘膜45中去除与开口66一致的部分，在该部分形成开口25。由此，CVD绝缘膜45 形成为在开口25中使各焊盘区域22A露出。在1个半成品50中形成两个开口25。
图119A是第7参考例的一实施方式的贴片电阻器的制造工艺中的示意性截面图。图119B是比较例的贴片电阻器的制造工艺中的示意性截面图。各半成品50中，如图116C所示在CVD绝缘膜45中形成两个开口 25之后，将电阻测量装置(未图示)的探针70接触各开口25的焊盘区域22A，检测元件5整体的电阻值。然后，如图119A所示那样，越过 CVD绝缘膜45，向任意的熔断膜F照射激光L，从而通过激光L来修调前述的修调对象区域X的布线膜22，熔断该熔断膜F。被熔断的熔断膜 F是在前述的修调对象区域X的布线膜22中被修调(熔断)的部分。由此，按照成为所需的电阻值的方式熔断(修调)熔断膜F，从而如前述那样能够调整半成品50(换言之，贴片电阻器1)整体的电阻值。
该实施方式中的激光L的功率(能量)是1.2μJ～2.7μJ，激光L的光斑直径为3μm～5μm。此外，使激光L透过CVD绝缘膜45之后，在CVD绝缘膜45中激光L所透过的部分被切断，在布线膜22被熔断的部位，电阻体膜21也被熔断，与布线膜22一起绝缘层20的一部分也被切掉。
如前所述，由CVD绝缘膜覆盖着构成熔断膜F的布线膜22整体。因此，向修调对象区域X的布线膜22照射的激光L透过修调对象区域X 的CVD绝缘膜45之后到达布线膜22(熔断膜F)。由此，激光L的能量有效地集中(蓄积)于熔断膜F中，因此能够通过激光L可靠且迅速地熔断(激光微调)熔断膜F。此外，使CVD绝缘膜45与布线膜22相连，从而可由CVD绝缘膜45可靠地覆盖布线膜22，因此能够使激光的能量有效地集中于布线膜22，所以能够有效地实现布线膜22的可靠的修调。
此外，由于CVD绝缘膜45覆盖着布线膜22，因此即使通过激光微调产生了碎片，该碎片也不会成为异物68而与布线膜22(元件5)接触由此引起短路。也就是说，能够防止因修调引起的短路。由此，关于熔断膜F的熔断(换言之，熔断膜F中的布线膜22的修调)，提高熔断性的同时提高成品率，因此能够实现贴片电阻器1的生产率的提高。
在此，CVD绝缘膜45是通过CVD法成膜的，因此与在布线膜22 上涂敷与CVD绝缘膜45相同材料来成膜的情况相比，能够使CVD绝缘膜45(特别是修调对象区域X的整个区域中的CVD绝缘膜45)的膜质量稳定。由此，能够通过CVD绝缘膜45无遗漏地覆盖布线膜22。因此，无论在修调对象区域X的哪个部分，都能够实现布线膜22的可靠的修调。也就是说，通过利用这种CVD绝缘膜45，能够可靠地提高熔断膜F的熔断性以及成品率。
此外，优选CVD绝缘膜45如前述那样具有的厚度。此时，能够使激光的能量有效地集中于布线膜22，因此能够有效地实现布线膜22的可靠的修调。另外，若CVD绝缘膜45比薄，则会削弱使激光L的能量有效地集中于熔断膜F中的效果。相反，若CVD绝缘膜45比厚，则很难通过激光L来切断CVD绝缘膜45，因此很难熔断(修调)熔断膜F。
此外，CVD时的CVD绝缘膜45的SiN的生成温度低于布线膜22 的Al或AlCu合金的熔化温度，因此能够在不会使布线膜22熔化的情况下，在布线膜22上形成CVD绝缘膜45。相反，若CVD绝缘膜45是SiO2 (二氧化硅)，则由于SiO2的生成温度高于Al或AlCu合金的熔化温度，因此在生成由SiO2构成的CVD绝缘膜45时布线膜22会熔化掉，因而不能在布线膜22上形成CVD绝缘膜45。
并且，与以上的第7参考例的不同点在于，如图119B所示，在布线膜22未被CVD绝缘膜45覆盖而是被露出的比较例中，激光L的能量不能够集中(蓄积)于熔断膜F，会在熔断膜F的周围分散。详细而言，激光L的能量在布线膜22的表面会被反射，或者在布线膜22内会被分散，或者会被电阻体膜21或绝缘层20吸收掉。因此，很难通过激光L来可靠地熔断熔断膜F，同时熔断也需要花费时间。另外，由于布线膜22(元件5)突出，因此前述的异物68会附着于元件5，有可能在元件5中产生短路。
并且，如前所述能够调整半成品50整体的电阻值之后，如图116D 所示那样CVD绝缘膜45的上面向基板30粘贴由聚酰亚胺构成的感光性树脂的薄膜46。图120(a)及(b)是表示在图116D的工序中将聚酰亚胺薄膜粘贴到基板的状态的示意性立体图。
具体而言，如图120(a)所示，从表面30A侧向基板30(严格来讲是基板30上的CVD绝缘膜45)覆盖聚酰亚胺薄膜46之后，如图120(b) 所示，通过旋转的辊47将薄膜46按压到基板30。如图116D所示，将薄膜46粘贴到CVD绝缘膜45表面的整个区域时，薄膜46的一部分会稍微流入槽44侧，但是只会覆盖槽44的侧面44A中的元件5侧(表面30A 侧)的一部分，薄膜46不会到达槽44的底面44B。因此，在薄膜46与槽44的底面44B之间的槽44内形成与槽44大致相同大小的空间S。此时的薄膜46的厚度是10μm～30μm。此外，薄膜46的一部分流入CVD绝缘膜45的各开口25而堵住了开口25。
接着，对薄膜46实施热处理。由此，薄膜46的厚度热收缩至约5μ m为止。接着，如图116E所示，对薄膜46进行图案化，在薄膜46中选择性地去除俯视时与槽44及布线膜22的各焊盘区域22A(开口25)一致的部分。具体而言，利用形成有俯视时与槽44及各焊盘区域22A匹配 (一致)的图案的开口61的掩模62，使薄膜46通过该图案曝光并显影。由此，在槽44及各焊盘区域22A的上方分离了薄膜46，并且薄膜46中被分离的边缘部分稍微向槽44侧下垂而与槽44的侧面44A上的SiN膜 45重叠，因此在该边缘部分自然地形成前述的(具有圆形状的侧面24B) 的隆起部24A。通过形成隆起部24A，由薄膜46覆盖前述的交叉部27。
此外，此时还去除薄膜46中流入到CVD绝缘膜45的各开口25的部分，使开口25开放。接着，通过非电解电镀，在各开口25的焊盘区域 22A上形成通过层叠Ni、Pd及Au而构成的Ni／Pd／Au层叠膜。此时， Ni／Pd／Au层叠膜从开口25凸出至薄膜46的表面。由此，各开口25内的 Ni／Pd／Au层叠膜成为图116F所示的第1连接电极3和第2连接电极4。
接着，进行第1连接电极3与第2连接电极4之间的通电检查之后，从背面30B研磨基板30。具体而言，形成槽44之后，如图116G所示，经由粘接剂72将由PET(聚对苯二甲酸乙二醇酯)构成的薄板状的支承材料71粘贴到各半成品50中的第1连接电极3和第2连接电极4侧(即，元件形成面2A)，从而支承材料71支撑各半成品50。在此，作为与粘接剂72成为一体的支承材料71，例如可以使用碾压薄膜。
在支承材料71支撑了各半成品50的状态下，从背面30B侧研磨基板30。通过研磨，若使基板30薄至到达槽44的底面44B(参照图116F) 位置，则不需要连接相邻的半成品50的部件，将槽44作为边界来分割基板30，将半成品50分离为单独的个体。也就是说，在槽44(换言之，边界区域Z)中切断(分断)基板30，由此切出各个半成品50。
之后，研磨各半成品50中的基板30的背面30B使其镜面化。各半成品50中，构成槽44的侧面44A的部分成为贴片电阻器1的基板2的侧面2C～2F中的任一个侧面，背面30B成为背面2B。也就是说，形成前述的槽44的工序(参照图116B)包括形成侧面2C～2F的工序。并且， CVD绝缘膜45成为绝缘膜23。此外，分离后的薄膜46成为树脂膜24。
即使贴片电阻器1的芯片尺寸小，如上所述那样通过先形成槽44之后再从背面30B研磨基板30，从而能够分离半成品50(贴片电阻器1)。因此，与现有技术中由钻石轮划片机切割基板30来分离贴片电阻器1的情况相比，可省略切割工序，由此降低成本以及缩短时间，能够提高成品率。
图121是表示刚刚结束图116G工序之后的贴片电阻器的半成品的示意性立体图。并且，在刚刚将半成品50分离成独立的一片之后的状态下，如图121所示，各半成品50继续紧贴在支承材料71上，被支承材料71 支撑着。此时，在各半成品50中，背面30B(背面2B)侧从支承材料 71处露出。如图121的用虚线圆包围的部分的放大图所示，在半成品50 中，背面2B、侧面2C、侧面2D、侧面2E及侧面2F中相邻的面彼此的交叉部11呈大致直角。
图122是表示图116G之后的工序的第1示意图。图123是表示图116G 之后的工序的第2示意图。参照图122，如前所述，从背面30B进行研磨而将半成品50分离成独立的一片之后，支承材料71中附着有半成品50 的一侧的相反侧的侧面(图122中的下侧面)的重心位置与旋转轴75相连。旋转轴75接受来自未图示的电动机(未图示)的驱动力，从而可围绕轴线在顺时针方向CW和逆时针方向CCW这两个方向上旋转。处于支撑半成品50的状态的支承材料71在沿着半成品50的背面30B的平面内与旋转轴75一起转动(一体旋转)。
并且，配置蚀刻喷嘴76，使其面向支承材料71中附着有半成品50 的一侧。蚀刻喷嘴76是例如与支承材料71平行地延伸的管状，在面向半成品50的位置形成有供给口77。蚀刻喷嘴76与装有药液等的箱(未图示)相连。参照图123，蚀刻喷嘴76在与支承材料71平行的状态下如虚线箭头所示那样能够以供给口77侧的相反侧作为支撑点P来摇摆。旋转轴75及蚀刻喷嘴76构成旋转蚀刻机80的一部分。
将半成品50分离为独立的一片来研磨背面30B之后，支承材料71 在顺时针方向CW及逆时针方向CCW的一个或两个方向上以规定图案旋转，并且蚀刻喷嘴76摇摆。在该状态下，从蚀刻喷嘴76的供给口77向被支承材料71支撑着的各半成品50的背面2B侧均匀地喷射蚀刻剂(蚀刻液)。由此，对被支承材料71支撑着的各半成品50从背面2B侧各向同性地进行化学蚀刻(湿蚀刻)。特别是，在各半成品50中，背面2B、侧面2C、侧面2D、侧面2E及侧面2F中相邻的面彼此的交叉部11被各向同性蚀刻。在蚀刻前的交叉部11较尖的情况下(参照图121)，通过伴随蚀刻的结晶缺陷等，各交叉部11的角部会被削掉，因此各交叉部11 通过各向同性蚀刻而最终被整形为圆形状(参照图123中被虚线圆包围的放大部分)。此外，各向同性蚀刻是在使支承材料71旋转的状态下进行的，由此向各半成品50的交叉部11均匀地喷射蚀刻剂，因此能够将各半成品 50的交叉部11均匀地整形为圆状。另外，对被支承材料71支撑着的多个半成品50(贴片电阻器1)进行各向同性蚀刻。由此，在多个半成品 50中，能够一次性将各半成品50的交叉部11整形为圆状。
此外，在进行各向同性蚀刻时，优选蚀刻液为雾状，且向各半成品 50的背面2B侧喷出(喷雾)。若蚀刻液为液状，则除了交叉部11之外，背面2B、侧面2C、侧面2D、侧面2E及侧面2F也会被蚀刻，但是若在蚀刻液为雾状的状态下喷到半成品50时，由于雾状的蚀刻液容易附着于交叉部11，从而使得交叉部11优先被蚀刻，因此能够在抑制背面2B、侧面2C、侧面2D、侧面2E及侧面2F的蚀刻的同时将各交叉部11整形为圆状。
若各交叉部11成为圆状，则结束蚀刻处理，完成贴片电阻器1(参照图115)。之后，从蚀刻喷嘴76向贴片电阻器1喷出清洗液(水)，清洗贴片电阻器1。此时，也可以使支承材料71旋转或者使蚀刻喷嘴76摇摆。清洗贴片电阻器1之后，从支承材料71剥离贴片电阻器1，例如安装到前述的电路基板9上(参照图107(b))。
在此，蚀刻液可以是酸性或碱性，在对交叉部11进行各向同性蚀刻的情况下，优选使用酸性蚀刻液。在使用碱性蚀刻液的情况下，由于对交叉部11进行了各向异性蚀刻，因此与使用酸性蚀刻液的情况相比，使各交叉部11成为圆状的工序更费时间。作为酸性蚀刻液的一例，可以使用在HF(氢氟酸)及HNO3(硝酸)的基液中混合了H2SO4(硫酸)和CH3COOH (醋酸)的液体。在该蚀刻液中，通过硫酸来调整黏度，通过醋酸来调整蚀刻速率。
以上，说明了第7参考例的实施方式，第7参考例也可以通过其他方式来实施。例如，在将基板30分割为独立的贴片电阻器1时，从背面30B 侧将基板30研磨到了槽44的底面44B为止(参照图116F)。取而代之，也可以选择性地从背面30B进行蚀刻来去除基板30中俯视时与槽44一致的部分，从而将基板30分割为独立的贴片电阻器1。此外，也可以通过切割刀(未图示)来切割基板30，从而分割为独立的贴片电阻器1。
此外，贴片电阻器1(第1连接电极3、第2连接电极4及元件5等) 也可以通过半导体制造工艺而形成在基板2上，此时，基板2或基板30 可以是由Si(硅)构成的基板。
符号说明
10、30 贴片电阻器
11 基板
12 第1连接电极
13 第2连接电极
14 电阻电路网
20 电阻体膜
21 导体膜(布线膜)
R 电阻体
F 熔断膜
C 连接用导体膜

Claims (15)

1.一种贴片电阻器，其特征在于，包括：
基板，具有表面、所述表面的相反侧的背面、以及架设在所述表面与所述背面之间的侧面；
第1连接电极和第2连接电极，选择性仅形成在所述基板的所述表面上，以使得所述基板的所述侧面露出；和
电阻电路网，形成在所述基板的所述表面上，且一端侧与所述第1连接电极连接，另一端侧与所述第2连接电极连接，
所述电阻电路网包括：
以矩阵状排列在所述基板上且具有相等的电阻值的多个电阻体；
将所述电阻体中1个或多个电连接而构成的多种电阻单位体；
以规定的方式连接了所述多种电阻单位体的电路网连接单元；以及
分别与所述电阻单位体对应地设置、且为了以电方式将该电阻单位体组入所述电阻电路网中或者从所述电阻电路网电分离该电阻单位体而能够熔断的多个熔断膜，
所述贴片电阻器包括覆盖所述电阻体的保护膜，
所述保护膜以直接与所述基板的所述侧面相接的方式覆盖该侧面。
2.根据权利要求1所述的贴片电阻器，其特征在于，
所述电阻体包括：
在所述基板上延伸的电阻膜线；和
在所述电阻膜线上沿着线方向隔着恒定间隔而层叠的导体膜，
所述导体膜未被层叠的所述恒定间隔部分的电阻膜线构成1个电阻体。
3.根据权利要求2所述的贴片电阻器，其特征在于，
所述电阻体的导体膜、所述电阻单位体所包含的连接用导体膜、所述电路网连接单元所包含的连接用导体膜及所述熔断膜包括：在同一层上形成的同一材料的金属膜。
4.根据权利要求1～3的任一项所述的贴片电阻器，其特征在于，
所述电阻单位体包括：串联连接了多个所述电阻体的电阻单位体。
5.根据权利要求1～3的任一项所述的贴片电阻器，其特征在于，
所述电阻单位体包括：并联连接了多个所述电阻体的电阻单位体。
6.根据权利要求1～3的任一项所述的贴片电阻器，其特征在于，
所述多种电阻单位体中，所连接的所述电阻体的个数已被设定，且电阻值相互呈等比数列。
7.根据权利要求1～3的任一项所述的贴片电阻器，其特征在于，
所述电路网连接单元包括：串联连接所述多种电阻单位体的连接用导电膜。
8.根据权利要求1～3的任一项所述的贴片电阻器，其特征在于，
所述电路网连接单元包括：并联连接所述多种电阻单位体的连接用导电膜。
9.根据权利要求1～3的任一项所述的贴片电阻器，其特征在于，
所述多个熔断膜沿着所述多个电阻体的矩阵状排列的一端而被排列成直线状。
10.根据权利要求1所述的贴片电阻器，其特征在于，
所述电阻单位体由预先确定的个数的电阻体的连接而构成，并且所述电阻单位体包括已组入所述电阻电路网中且不能分离的基准电阻单位体。
11.根据权利要求2或3所述的贴片电阻器，其特征在于，
所述电阻体的电阻膜线由TiN、TiON或TiSiON形成。
12.根据权利要求2或3所述的贴片电阻器，其特征在于，
所述电阻膜线及所述导体膜是统一被图案化而形成的。
13.一种电子设备，其特征在于，包括：
基板，具有表面、所述表面的相反侧的背面、以及架设在所述表面与所述背面之间的侧面；
第1连接电极和第2连接电极，选择性仅形成在所述基板的所述表面上，以使得所述基板的所述侧面露出；
电阻电路网，形成在所述基板的所述表面上，且一端侧与所述第1连接电极连接而另一端侧与所述第2连接电极连接，并具有通过布线膜连接着的多个电阻体；和
为了以电方式将所述电阻体组入所述电阻电路网中或者从所述电阻电路网电分离该电阻体而能够熔断的多个熔断膜，
所述电子设备包括覆盖所述电阻体的保护膜，
所述保护膜以直接与所述基板的所述侧面相接的方式覆盖该侧面。
14.根据权利要求13所述的电子设备，其特征在于，
所述电阻体由TiON或TiSiON构成。
15.根据权利要求13或14所述的电子设备，其特征在于，
所述电阻体及所述布线膜是统一被图案化的。
CN201280047251.4A 2011-09-29 2012-09-28 贴片电阻器及具有电阻电路网的电子设备 Active CN103858184B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710794531.6A CN107680758B (zh) 2011-09-29 2012-09-28 贴片电阻器及具有电阻电路网的电子设备

Applications Claiming Priority (19)

Application Number Priority Date Filing Date Title
JP2011-214766 2011-09-29
JP2011-214764 2011-09-29
JP2011214762 2011-09-29
JP2011-214767 2011-09-29
JP2011-214763 2011-09-29
JP2011-214761 2011-09-29
JP2011-214762 2011-09-29
JP2011214766 2011-09-29
JP2011214764 2011-09-29
JP2011-214765 2011-09-29
JP2011214763 2011-09-29
JP2011214761 2011-09-29
JP2011214765 2011-09-29
JP2011214767 2011-09-29
JP2011-289281 2011-12-28
JP2011289281 2011-12-28
JP2012208513A JP2013153129A (ja) 2011-09-29 2012-09-21 チップ抵抗器および抵抗回路網を有する電子機器
JP2012-208513 2012-09-21
PCT/JP2012/075029 WO2013047724A1 (ja) 2011-09-29 2012-09-28 チップ抵抗器および抵抗回路網を有する電子機器

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201710794531.6A Division CN107680758B (zh) 2011-09-29 2012-09-28 贴片电阻器及具有电阻电路网的电子设备

Publications (2)

Publication Number Publication Date
CN103858184A CN103858184A (zh) 2014-06-11
CN103858184B true CN103858184B (zh) 2017-09-29

Family

ID=47995749

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201710794531.6A Active CN107680758B (zh) 2011-09-29 2012-09-28 贴片电阻器及具有电阻电路网的电子设备
CN201280047251.4A Active CN103858184B (zh) 2011-09-29 2012-09-28 贴片电阻器及具有电阻电路网的电子设备

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201710794531.6A Active CN107680758B (zh) 2011-09-29 2012-09-28 贴片电阻器及具有电阻电路网的电子设备

Country Status (5)

Country Link
US (4) US9224731B2 (zh)
JP (1) JP2013153129A (zh)
KR (1) KR102044566B1 (zh)
CN (2) CN107680758B (zh)
WO (1) WO2013047724A1 (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013153129A (ja) 2011-09-29 2013-08-08 Rohm Co Ltd チップ抵抗器および抵抗回路網を有する電子機器
JP6547932B2 (ja) * 2013-12-27 2019-07-24 ローム株式会社 チップ部品およびその製造方法、ならびに当該チップ部品を備えた回路アセンブリおよび電子機器
JP6539035B2 (ja) * 2014-01-08 2019-07-03 ローム株式会社 チップ部品
CN104093224A (zh) * 2014-06-11 2014-10-08 浙江西德斯电气有限公司 基于大功率厚膜电阻电路的加热板及其并联丝网印刷方法
CN105514091B (zh) * 2014-09-22 2018-12-21 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法和电子装置
JP6938118B2 (ja) * 2016-06-27 2021-09-22 Koa株式会社 表面実装形薄膜抵抗ネットワーク
JP7186954B2 (ja) * 2017-03-31 2022-12-12 株式会社Flosfia 処理装置および処理方法
JP2019132791A (ja) * 2018-02-02 2019-08-08 ミネベアミツミ株式会社 ひずみゲージ
JP2019132790A (ja) * 2018-02-02 2019-08-08 ミネベアミツミ株式会社 ひずみゲージ
US11545480B2 (en) * 2018-06-29 2023-01-03 Texas Instruments Incorporated Integrated circuit with single level routing
EP3944316A1 (en) * 2020-07-21 2022-01-26 Nexperia B.V. An electrostatic discharge protection semiconductor structure and a method of manufacture
CN114460374A (zh) * 2020-11-09 2022-05-10 圣邦微电子（北京）股份有限公司 一种精准修调电阻的电路
CN112530936B (zh) * 2020-11-25 2022-03-18 清华大学 集成电路细致修调电阻阵列版图结构
CN114582803A (zh) * 2020-12-02 2022-06-03 联华电子股份有限公司 半导体管芯以及半导体装置的制作方法
CN114566340B (zh) * 2022-02-22 2023-09-19 西安微电子技术研究所 一种自动修调环形基板电阻的装置及操作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1162825A (zh) * 1996-03-11 1997-10-22 松下电器产业株式会社 电阻器及其制造方法
CN201936709U (zh) * 2011-03-01 2011-08-17 蚌埠市双环电子集团有限公司 厚膜片式固定电阻器

Family Cites Families (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5334319B2 (zh) * 1971-12-28 1978-09-20
US4152689A (en) * 1978-02-13 1979-05-01 American Components Inc. Electrical resistor package which remains unaffected by ambient stresses and humidity
US4228418A (en) * 1979-03-28 1980-10-14 The United States Of America As Represented By The Secretary Of The Army Modular trim resistive network
JPS577985A (en) * 1980-06-18 1982-01-16 Asahi Chem Ind Co Ltd Magnetoelectricity converting element and manufacture thereof
JPS59121854A (ja) 1982-12-27 1984-07-14 Toshiba Corp 半導体ｌｓｉ装置
US4792781A (en) * 1986-02-21 1988-12-20 Tdk Corporation Chip-type resistor
JPH01164001A (ja) * 1987-12-21 1989-06-28 Yamatake Honeywell Co Ltd 薄膜抵抗素子
JPH03181103A (ja) 1989-12-11 1991-08-07 Mitsubishi Electric Corp 混成集積回路基板抵抗
JPH0632643Y2 (ja) * 1990-07-03 1994-08-24 コーア株式会社 チツプ形ネツトワーク抵抗器
JP2925040B2 (ja) * 1991-06-27 1999-07-26 セントラル硝子株式会社 電波低反射着色ガラス
JPH05243020A (ja) * 1992-03-02 1993-09-21 Rohm Co Ltd チップネットワーク型抵抗器
DE4333065A1 (de) 1993-09-29 1995-03-30 Bosch Gmbh Robert Elektronische Schaltung
JP3358070B2 (ja) * 1993-11-17 2002-12-16 ローム株式会社 チップ抵抗器およびその抵抗値調整方法
US5844468A (en) * 1996-05-13 1998-12-01 Rohm Co. Ltd. Chip network electronic component
JPH10135016A (ja) * 1996-10-28 1998-05-22 Fujitsu Ltd 膜抵抗体
JP2001044001A (ja) * 1999-07-30 2001-02-16 Rohm Co Ltd 薄膜型抵抗器の構造及び抵抗値調整方法
TW552596B (en) * 1999-07-30 2003-09-11 Rohm Co Ltd Chip resistor and method of making the same
JP2001076912A (ja) 1999-09-06 2001-03-23 Rohm Co Ltd チップ抵抗器におけるレーザトリミング方法
WO2001093283A1 (en) * 2000-06-02 2001-12-06 Koninklijke Philips Electronics N.V. Passive component
US6609292B2 (en) * 2000-08-10 2003-08-26 Rohm Co., Ltd. Method of making chip resistor
JP2002164369A (ja) 2000-11-28 2002-06-07 Sony Corp 半導体装置およびその製造方法
US6507272B1 (en) * 2001-07-26 2003-01-14 Maxim Integrated Products, Inc. Enhanced linearity, low switching perturbation resistor string matrices
JP4009078B2 (ja) * 2001-09-27 2007-11-14 京セラ株式会社 薄膜電子部品
JP2003158002A (ja) 2001-11-22 2003-05-30 Matsushita Electric Ind Co Ltd チップ型電子部品とその製造方法
CN100492643C (zh) * 2002-06-11 2009-05-27 Nxp股份有限公司 电阻网络例如电阻梯形网络及其制造方法
WO2004023498A1 (en) 2002-09-03 2004-03-18 Vishay Intertechnology, Inc. Flip chip resistor and its manufacturing method
TW200507131A (en) * 2003-07-02 2005-02-16 North Corp Multi-layer circuit board for electronic device
WO2005112052A1 (ja) 2004-05-18 2005-11-24 Ngk Spark Plug Co., Ltd. 抵抗素子、その前駆体及び抵抗値調整方法
JP2006344776A (ja) * 2005-06-09 2006-12-21 Alpha Electronics Corp チップ抵抗器とその製造方法
JP4841914B2 (ja) * 2005-09-21 2011-12-21 コーア株式会社 チップ抵抗器
DE102006017796A1 (de) * 2006-04-18 2007-10-25 Epcos Ag Elektrisches Kaltleiter-Bauelement
GB0705579D0 (en) * 2007-03-23 2007-05-02 Pickering Interfaces Ltd Resistor network and variable resistor simulator
US8487718B2 (en) 2007-05-30 2013-07-16 Kyocera Corporation Capacitor, resonator, filter apparatus, communication device, and electric circuit
JP2009038281A (ja) 2007-08-03 2009-02-19 Hitachi Ulsi Systems Co Ltd 半導体装置およびその製造方法
JP5433957B2 (ja) * 2008-02-26 2014-03-05 株式会社リコー 半導体装置
JP2009231359A (ja) * 2008-03-19 2009-10-08 Hitachi Ltd 厚膜抵抗器
JP2010165780A (ja) 2009-01-14 2010-07-29 Fujikura Ltd 薄膜抵抗素子の製造方法
JP5234521B2 (ja) 2009-08-21 2013-07-10 Ｔｄｋ株式会社 電子部品及びその製造方法
US8284016B2 (en) * 2009-09-04 2012-10-09 Samsung Electro-Mechanics Co., Ltd. Array type chip resistor
JP2013153129A (ja) * 2011-09-29 2013-08-08 Rohm Co Ltd チップ抵抗器および抵抗回路網を有する電子機器
JP6227877B2 (ja) * 2013-02-26 2017-11-08 ローム株式会社 チップ抵抗器、およびチップ抵抗器の製造方法
JP5920303B2 (ja) * 2013-09-25 2016-05-18 株式会社村田製作所 電子部品およびその製造方法
JP2015130492A (ja) * 2013-12-05 2015-07-16 ローム株式会社 半導体モジュール
KR20180057831A (ko) * 2016-11-23 2018-05-31 삼성전기주식회사 저항 소자

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1162825A (zh) * 1996-03-11 1997-10-22 松下电器产业株式会社 电阻器及其制造方法
CN201936709U (zh) * 2011-03-01 2011-08-17 蚌埠市双环电子集团有限公司 厚膜片式固定电阻器

Also Published As

Publication number Publication date
JP2013153129A (ja) 2013-08-08
US9224731B2 (en) 2015-12-29
CN107680758B (zh) 2019-08-06
US10224391B2 (en) 2019-03-05
US10833145B2 (en) 2020-11-10
US20170365655A1 (en) 2017-12-21
US9735225B2 (en) 2017-08-15
KR20140080511A (ko) 2014-06-30
CN107680758A (zh) 2018-02-09
US20140225220A1 (en) 2014-08-14
US20160087027A1 (en) 2016-03-24
KR102044566B1 (ko) 2019-11-13
CN103858184A (zh) 2014-06-11
US20190148480A1 (en) 2019-05-16
WO2013047724A1 (ja) 2013-04-04

Similar Documents

Publication Publication Date Title
CN103858184B (zh) 贴片电阻器及具有电阻电路网的电子设备
CN108231418B (zh) 芯片部件
TWI446390B (zh) 電路保護器及其製造方法
CN105453192B (zh) 电阻器及其制造方法
US6771476B2 (en) Circuit protector
WO2003060929A1 (fr) Procede de fabrication d&#39;un pave resistif
JP6609646B2 (ja) チップ抵抗器および抵抗回路網を有する電子機器
CN108242296B (zh) 贴片电阻器
JP2003234057A (ja) ヒューズ抵抗器およびその製造方法
KR101058946B1 (ko) 다층 구조의 몰딩층이 형성된 시간지연 마이크로 퓨즈 및 그 제조방법
JP2007042953A (ja) チップ型電子部品
JP4306892B2 (ja) 回路保護素子の製造方法
JP2006164639A (ja) チップ型ヒューズ及びその製造方法
JP6871338B2 (ja) ディスクリート部品
JP7178982B2 (ja) チップ抵抗器およびチップ部品
JP2002279883A (ja) チップ型ヒューズ抵抗器及びその製造方法
JP6184088B2 (ja) チップ抵抗器の製造方法
JPH0677016A (ja) ヒユーズ抵抗器およびその製造方法
JPH0636675A (ja) ヒユーズ抵抗器およびその製造方法
JP2000030584A (ja) 基板型温度ヒュ−ズの製造方法
JPH08213216A (ja) チップ形ヒューズ抵抗器、及びその製造方法
JP2010114361A (ja) 半導体装置およびインダクタンスの調整方法
JPH11162322A (ja) 過電流保護装置におけるヒューズ素子の構造

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant