CN108231418B - 芯片部件 - Google Patents

芯片部件 Download PDF

Info

Publication number
CN108231418B
CN108231418B CN201810143749.XA CN201810143749A CN108231418B CN 108231418 B CN108231418 B CN 108231418B CN 201810143749 A CN201810143749 A CN 201810143749A CN 108231418 B CN108231418 B CN 108231418B
Authority
CN
China
Prior art keywords
film
resistor
chip
electrode
fuse
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810143749.XA
Other languages
English (en)
Other versions
CN108231418A (zh
Inventor
玉川博词
山本浩贵
松浦胜也
近藤靖浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Roma Co Ltd
Original Assignee
Roma Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Roma Co Ltd filed Critical Roma Co Ltd
Publication of CN108231418A publication Critical patent/CN108231418A/zh
Application granted granted Critical
Publication of CN108231418B publication Critical patent/CN108231418B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C1/00—Details
    • H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C10/00—Adjustable resistors
    • H01C10/16—Adjustable resistors including plural resistive elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C10/00—Adjustable resistors
    • H01C10/50—Adjustable resistors structurally combined with switching arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/006—Apparatus or processes specially adapted for manufacturing resistors adapted for manufacturing resistor chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/22—Apparatus or processes specially adapted for manufacturing resistors adapted for trimming
    • H01C17/23—Apparatus or processes specially adapted for manufacturing resistors adapted for trimming by opening or closing resistor geometric tracks of predetermined resistive values, e.g. snapistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/40—Structural association with built-in electric component, e.g. fuse
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F29/00—Variable transformers or inductances not covered by group H01F21/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F29/00—Variable transformers or inductances not covered by group H01F21/00
    • H01F29/08—Variable transformers or inductances not covered by group H01F21/00 with core, coil, winding, or shield movable to offset variation of voltage or phase shift, e.g. induction regulators
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H01F41/041—Printed circuit coils
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/14—Protection against electric or thermal overload
    • H01G2/16—Protection against electric or thermal overload with fusing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/38—Multiple capacitors, i.e. structural combinations of fixed capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/40—Structural combinations of fixed capacitors with other electric elements, the structure mainly consisting of a capacitor, e.g. RC combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G5/00—Capacitors in which the capacitance is varied by mechanical means, e.g. by turning a shaft; Processes of their manufacture
    • H01G5/01—Details
    • H01G5/011—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G5/00—Capacitors in which the capacitance is varied by mechanical means, e.g. by turning a shaft; Processes of their manufacture
    • H01G5/38—Multiple capacitors, e.g. ganged
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G5/00—Capacitors in which the capacitance is varied by mechanical means, e.g. by turning a shaft; Processes of their manufacture
    • H01G5/40—Structural combinations of variable capacitors with other electric elements not covered by this subclass, the structure mainly consisting of a capacitor, e.g. RC combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/13—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L33/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0802—Resistors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3478—Applying solder preforms; Transferring prefabricated solder patterns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10015—Non-printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10022—Non-printed resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/1003—Non-printed inductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10106—Light emitting diode [LED]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10212—Programmable component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/0415—Small preforms other than balls, e.g. discs, cylinders or pillars
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Non-Adjustable Resistors (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Led Device Packages (AREA)
  • Details Of Resistors (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

本发明提供一种芯片部件、芯片部件的制造方法以及芯片电阻器，能以通用的基本设计对应多种要求值且提高了形状尺寸精度及微细加工精度，期待安装性优良的芯片部件。芯片电阻器(芯片部件)包括：基板；含有在基板上形成的多个元件要素的元件电路网；设置在基板上，用于对元件电路网进行外部连接的外部连接电极；形成在基板上，以可断开的方式对多个元件要素与外部连接电极分别连接的多个熔断器；形成在外部连接电极的外部连接端的焊料层。芯片电阻器具备的外部连接电极由于在其外部连接端含有焊料层，因此在芯片电阻器的安装时无需焊料印刷，能容易安装。而且安装用的焊料量减少，不会产生焊料的溢出等，能成为一种可实现高密度安装的芯片电阻器。

Description

芯片部件
本申请是申请日为2012年12月26日、申请号为201280067947.3、发明名称为“芯片部件”的发明专利申请的分案申请。
技术领域
本发明涉及一种作为分立部件的芯片电阻器、芯片电容器等芯片部件。
背景技术
例如，在现有技术中，芯片电阻器具有包括陶瓷等的绝缘基板、在绝缘基板的表面对材料浆料进行丝网印刷而形成的电阻膜、和与电阻膜连接的电极的构成。并且，为了使芯片电阻器的电阻值与目标值一致，进行了对电阻膜照射激光光线来刻设修调槽的激光修调(laser trimming)(参照专利文献1)。
另外，在专利文献2中，作为芯片部件的其他例，公开了一种在底基板的表面隔着内部电极形成电介质层，在该电介质层上将可通过激光进行修调的上部电极与上述内部电极对置来形成的可激光修调电容器。上部电极的一部分被激光去掉，从而，使电极之间的静电电容最终成为所希望的值。
在先技术文献
专利文献
专利文献1：日本特开2001-76912号公报
专利文献2：日本特开2001-284166号公报
发明内容
(发明所要解决的课题)
现有的芯片电阻器，由于通过激光修调使电阻值调整成为目标值，因此无法应对大范围的电阻值。另外，芯片电阻器的小型化每年都在不断进步，因此即使要开发高电阻部件，也由于电阻膜的配置面积的制约而不易高电阻化。进而，如果不使芯片电阻器的形状尺寸精度提高，则容易导致基板安装时的运送错误等麻烦，因此形状尺寸精度的提高以及微细加工精度的提高成为芯片电阻器的制造上的重要课题。
另外，在上述的结构的芯片电容器中，在需要多种电容值的电容器的情况下，需要对与这多个电容值对应的多个种类分别单独地设计电容器。因此，在设计上需要花费很长的期间，且因此需要费很大的精力。并且，在由于搭载电容器的器械的规格变更而需要新的电容值的电容器时，无法迅速进行应对。
本发明的主要目的在于，在上述背景下，提供一种能够以通用的基本设计来对应多个种类的要求值、提高了形状尺寸精度以及微细加工精度、且安装性优良的芯片部件。
(用于解决课题的技术手段)
本发明之一是一种芯片部件，其特征在于，包括：基板；元件电路网，包括在所述基板上形成的多个元件要素；外部连接电极，设置在所述基板上，用于对所述元件电路网进行外部连接；多个熔断器，形成在所述基板上，分别将所述多个元件要素和所述外部连接电极以可断开的方式进行连接；和焊料层，形成在所述外部连接电极的外部连接端。
本发明之二在于，根据发明之一所述的芯片部件，其特征在于，所述元件电路网包括含有在所述基板上形成的多个电阻体的电阻电路网，所述芯片部件是芯片电阻器。
本发明之三在于，根据发明之二所述的芯片部件，其特征在于，所述电阻体包括：在所述基板上形成的电阻体膜；以及与所述电阻体膜层叠的布线膜。
本发明之四在于，根据发明之三所述的芯片部件，其特征在于，所述布线膜以及熔断器是形成在同一层的导体膜，在设置所述外部连接电极的基板上也设置有所述导体膜。
本发明之五在于，根据发明之一所述的芯片部件，其特征在于，所述元件电路网包括含有在所述基板上形成的多个电容器要素的电容器电路网，所述芯片部件是芯片电容器。
本发明之六在于，根据发明之五所述的芯片部件，其特征在于，所述电容器要素包括：在所述基板上形成的电容膜；以及夹着所述电容膜而对置的下部电极以及上部电极，所述下部电极以及所述上部电极包括被分离的多个电极膜部分，所述多个电极膜部分与所述多个熔断器分别连接。
本发明之七在于，根据发明之六所述的芯片部件，其特征在于，所述下部电极或者所述上部电极的一部分，还作为导体膜而设置在设有所述外部电极的基板区域。
本发明之八在于，根据发明之一所述的芯片部件，其特征在于，所述元件电路网包括在所述基板上形成的电感器(线圈)、以及与该电感器关联的布线，所述芯片部件是芯片电感器。
本发明之九在于，根据发明之一所述的芯片部件，其特征在于，所述元件电路网包括二极管电路网，该二极管电路网包括在所述基板上形成的具有结构造的多个二极管，所述芯片部件是芯片二极管。
本发明之十在于，根据发明之九所述的芯片部件，其特征在于，所述多个二极管是含有LED的LED电路网，所述芯片部件是芯片LED。
本发明之十一在于，根据发明之四至十中任一项所述的芯片部件，其特征在于，所述外部连接电极由在形成所述元件电路网的一部分的导体膜上层叠的导体材料构成。
本发明之十二在于，根据发明之十一所述的芯片部件，其特征在于，所述导体材料包括多层构造的导体材料膜。
本发明之十三在于，根据发明之四至十二中任一项所述的芯片部件，其特征在于，所述外部连接电极包括镍层、钯层、金层以及焊料层。
本发明之十四在于，根据发明之四至十二中任一项所述的芯片部件，其特征在于，所述外部连接电极包括铜层以及焊料层。
(发明效果)
根据发明之一，由于芯片部件所具备的外部连接电极，在其外部连接端含有焊料层，因此在芯片部件的安装时，不需要焊料印刷，能够成为一种可容易地安装的芯片部件。
另外，用于安装的焊料量减少，不会产生焊料的溢出等，能够成为一种可进行高密度安装的芯片部件。
根据本发明之二或三所述的发明，能够提供一种容易安装且可实现高密度安装的芯片电阻器。
根据本发明之四，在芯片部件为芯片电阻器的情况下，能够将外部连接电极与电阻电路网可靠地连接，且容易将外部连接电极向基板组入。
根据本发明之五或之六所述的发明，能够提供一种作为容易安装的芯片部件的芯片电容器。
根据本发明之七，容易在芯片电容器中设置外部连接电极，且能够以电气方式可靠地组入外部连接电极。
根据本发明之八，容易在芯片电感器中设置外部连接电极，且能够以电气方式可靠地组入外部连接电极。
根据本发明之九，容易在芯片二极管中设置外部连接电极，且能够以电气方式可靠地组入外部连接电极。
根据本发明之十，容易在芯片LED中设置外部连接电极，且能够以电气方式可靠地组入外部连接电极。
根据本发明之十一，能够提供一种向芯片部件良好地组入了外部连接电极的结构。
根据本发明之十二，能够成为一种导电性能优良且容易安装的芯片部件。
根据本发明之十三，能够成为一种不需要安装时的焊料印刷而容易安装的芯片部件。
根据本发明之十四，与本发明之十三同样地，能够成为一种不需要安装时的焊料印刷而容易安装的芯片部件。
附图说明
图1(A)是表示本发明的一实施方式涉及的芯片电阻器10的外观结构的图解立体图，图1(B)是表示将芯片电阻器10安装在基板上的状态下的侧视图。
图2是芯片电阻器10的俯视图，是表示第1连接电极12、第2连接电极13以及电阻电路网14的配置关系以及电阻电路网14的俯视结构的图。
图3A是将图2所示的电阻电路网14的一部分放大来描绘的俯视图。
图3B是为了说明电阻电路网14中的电阻体R的结构而描绘的长度方向的纵剖视图。
图3C是为了说明电阻电路网14中的电阻体R的结构而描绘的宽度方向的纵剖视图。
图4是用电路记号以及电气电路图示出电阻膜行20以及导体膜21的电气特征的图。
图5(A)是将图2所示的芯片电阻器的俯视图的一部分放大描绘的包括熔断器膜F在内的区域的部分放大俯视图，图5(B)是表示沿着图5 (A)的B-B的剖视结构的图。
图6是将对图2所示的电阻电路网14中的多个种类的电阻单位体进行连接的连接用导体膜C以及熔断器膜F的排列关系、与该连接用导体膜 C以及熔断器膜F连接的多个种类的电阻单位体之间的连接关系图解示出的图。
图7是电阻电路网14的电气电路图。
图8是芯片电阻器30的俯视图，是表示第1连接电极12、第2连接电极13以及电阻电路网14的配置关系以及电阻电路网14的俯视结构的图。
图9是将图8所示的电阻电路网14中的对多个种类的电阻单位体进行连接的连接用导体膜C以及熔断器膜F的配置关系、与该连接用导体膜 C以及熔断器膜F连接的多个种类的电阻单位体之间的连接关系图解示出的图。
图10是电阻电路网14的电气电路图。
图11是本发明的一实施方式涉及的芯片电容器的俯视图。
图12是从图11的切断面线XII-XII观察的剖视图。
图13是将上述芯片电容器的一部分结构分离示出的分解立体图。
图14是表示上述芯片电容器的内部电气结构的电路图。
图15是用于对本发明的其他实施方式涉及的芯片电容器的结构进行说明的俯视图。
图16是用于对本发明的又一其他实施方式涉及的芯片电容器的结构进行说明的分解立体图。
图17是表示作为本发明的特征的外部连接电极的结构的一例的图解式剖视图。
图18是表示应用于芯片电阻器10的其他外部连接电极结构的图解部分剖视图。
图19是对本发明的一实施方式涉及的外部连接电极应用于芯片电容器1的情况下的结构进行说明的图解部分剖视图。
图20是表示应用于芯片电容器1的其他外部连接电极的结构例的部分纵剖视图。
图21是对从半导体晶片(硅晶片)切出芯片电阻器的情况进行说明的图解图。
图22(A)是表示第1参考例的一实施方式涉及的芯片电阻器a10的外观结构的图解立体图，图22(B)是表示将芯片电阻器a10安装在基板上的状态的侧视图。
图23是芯片电阻器a10的俯视图，是表示第1连接电极a12、第2 连接电极a13以及电阻电路网a14的配置关系进而电阻电路网a14的俯视结构的图。
图24A是将图23所示的电阻电路网a14的一部分放大描绘的俯视图。
图24B是为了说明电阻电路网a14中的电阻体R的结构而描绘的长度方向的纵剖视图。
图24C是为了说明电阻电路网a14中的电阻体R的结构而描绘的宽度方向的纵剖视图。
图25是用电路记号以及电气电路图示出电阻膜行a20以及导体膜a21 的电气特征的图。
图26(A)是将图23所示的芯片电阻器的俯视图的一部分放大描绘的包括熔断器膜F在内的区域的部分放大俯视图，图26(B)是沿着图26 (A)的B-B的剖视结构的图。
图27是将图23所示的电阻电路网a14中的对多个种类的电阻单位体进行连接的连接用导体膜C以及熔断器膜F的排列关系、与该连接用导体膜C以及熔断器膜F连接的多个种类的电阻单位体之间的连接关系图解示出的图。
图28是电阻电路网a14的电气电路图。
图29是芯片电阻器a30的俯视图，是表示第1连接电极a12、第2 连接电极a13以及电阻电路网a14的配置关系进而电阻电路网a14的俯视结构的图。
图30是将图29所示的电阻电路网a14中的对多个种类的电阻单位体进行连接的连接用导体膜C以及熔断器膜F的配置关系、与该连接用导体膜C以及熔断器膜F连接的多个种类的电阻单位体之间的连接关系图解示出的图。
图31是电阻电路网a14的电气电路图。
图32是第1参考例的一实施方式涉及的芯片电容器的俯视图。
图33是从图32的切断面线XXXIII-XXXIII观察的剖视图。
图34是将上述芯片电容器的一部分的结构分离示出的分解立体图。
图35是表示上述芯片电容器的内部电气结构的电路图。
图36是用于对第1参考例的其他实施方式涉及的芯片电容器的结构进行说明的俯视图。
图37是用于对第1参考例的又一其他实施方式涉及的芯片电容器的结构进行说明的分解立体图。
图38是用于对作为第1参考例的特征的外部连接电极的结构的一例进行说明的图，(A)是芯片电阻器a10的部分俯视图，是示出切断处B -B的图，(B)是(A)中的沿B-B的切断部分的图解部分纵剖视图。
图39是对将第1参考例的一实施方式涉及的外部连接电极应用于芯片电容器a1的情况下的结构进行说明的图解部分剖视图。
图40是对从半导体晶片(硅晶片)切出芯片电阻器的情况进行说明的图解图。
图41是第2参考例的一实施方式涉及的芯片电阻器b1的立体图。
图42是第2参考例的一实施方式涉及的芯片电阻器b1的俯视图。
图43是图42的沿XLIII-XLIII的芯片电阻器b1的纵剖视图。
图44是表示芯片电阻器b1的制造工序的一例的流程图。
图45是表示芯片电阻器b1的制造工序的一工序的纵剖视图。
图46是表示芯片电阻器b1的制造工序的一工序的纵剖视图。
图47是表示芯片电阻器b1的制造工序的一工序的纵剖视图。
图48是表示芯片电阻器b1的制造工序的一工序的纵剖视图。
图49是表示芯片电阻器b1的制造工序的一工序的纵剖视图。
图50是表示芯片电阻器b1的制造工序的一工序的纵剖视图。
图51是表示芯片电阻器b1的制造工序的一工序的纵剖视图。
图52是表示芯片电阻器b1的制造工序的一工序的纵剖视图。
图53是表示芯片电阻器b1的制造工序的一工序的纵剖视图。
图54是表示芯片电阻器b1的制造工序的一工序的纵剖视图。
图55是表示芯片电阻器b1的制造工序的一工序的纵剖视图。
图56是表示从基板分离成各个芯片电阻器的处理工序的一例的图解图。
图57是表示从基板分离成各个芯片电阻器的处理工序的一例的图解图。
图58是表示从基板分离成各个芯片电阻器的处理工序的一例的图解图。
图59是表示从基板分离成各个芯片电阻器的处理工序的一例的图解图。
图60是第2参考例的其他实施方式涉及的芯片电阻器的纵剖视图。
图61是第2参考例的又一其他实施方式涉及的芯片电阻器的纵剖视图。
图62是第2参考例的又一其他实施方式涉及的芯片电阻器的俯视图。
图63是表示作为采用第2参考例的芯片电阻器的电子器械的一例的智能手机的外观的立体图。
图64是表示收纳在框体b202的内部的电子电路组件(assembly)b210 的结构的图解俯视图。
图65(A)是表示第3参考例的一实施方式涉及的芯片电阻器c10的外观结构的图解立体图，图65(B)是表示将芯片电阻器c10安装在基板上的状态的侧视图。
图66是芯片电阻器c10的俯视图，是表示第1连接电极c12、第2 连接电极c13以及电阻电路网c14的配置关系进而电阻电路网c14的俯视结构的图。
图67A是将图66所示的电阻电路网c14的一部分放大描绘的俯视图。
图67B是用于对电阻电路网c14中的电阻体R的结构进行说明而描绘的长度方向的纵剖视图。
图67C是用于对电阻电路网c14中的电阻体R的结构进行说明而描绘的宽度方向的纵剖视图。
图68是用电路记号以及电气电路图示出电阻膜行c20以及导体膜c21 的电气特征的图。
图69(A)是将图66所示的芯片电阻器的俯视图的一部分放大描绘的包括熔断器膜F在内的区域的部分放大俯视图，图69(B)是表示沿着图69(A)的B-B的剖视结构图。
图70是将图66所示的电阻电路网c14中对多个种类的电阻单位体进行连接的连接用导体膜C以及熔断器膜F的排列关系、与该连接用导体膜 C以及连接熔断器膜F的多个种类的电阻单位体之间的连接关系进行图解示出的图。
图71是电阻电路网c14的电气电路图。
图72是芯片电阻器c30的俯视图，是表示第1连接电极c12、第2 连接电极c13以及电阻电路网c14的配置关系进而电阻电路网c14的俯视结构的图。
图73是将图72所示的电阻电路网c14中的对多个种类的电阻单位体进行连接的连接用导体膜C以及熔断器膜F的配置关系、与该连接用导体膜C以及连接熔断器膜F的多个种类的电阻单位体之间的连接关系图解示出的图。
图74是电阻电路网c14的电气电路图。
图75(A)(B)是表示图74所示的电气电路的变形例的电气电路图。
图76是第3参考例的又一其他实施方式涉及的电阻电路网c14的电气电路图。
图77是表示对具体的电阻值进行显示的芯片电阻器中的电阻电路网的结构例的电气电路图。
图78是用于对第3参考例的又一其他实施方式涉及的芯片电阻器90 的要部结构进行说明的图解俯视图。
图79是表示芯片电阻器c10的制造工序的一例的流程图。
图80是表示熔断器膜F的熔断工序和之后形成的钝化膜c22以及树脂膜c23的图解式剖视图。
图81是表示从基板分离成各个芯片电阻器的处理工序的图解图。
图82是用于对从基板切出芯片电阻器的情况进行说明的图解图。
图83是表示作为采用了第3参考例的芯片电阻器的电子器械的一例的智能手机的外观的立体图。
图84是表示在框体c202的内部收纳的电子电路组件c210的结构的图解俯视图。
图85A是用于对第4参考例的一实施方式涉及的芯片电阻器的结构进行说明的示意立体图。
图85B是将芯片电阻器被安装在安装基板上的状态下的电路组件沿着芯片电阻器的长度方向切断时的示意剖视图。
图85C是将芯片电阻器被安装在安装基板的状态下的电路组件沿着芯片电阻器的短边方向切断时的示意剖视图。
图85D是从元件形成面侧观察被安装在安装基板的状态下的芯片电阻器的示意俯视图。
图85E是将芯片电阻器被安装在多层基板的状态下的电路组件沿着芯片电阻器的长度方向切断时的示意剖视图。
图86是芯片电阻器的俯视图，是表示第1连接电极、第2连接电极以及元件的配置关系进而元件的俯视结构的图。
图87A是将图86所示的元件的一部分放大描绘的俯视图。
图87B是为了对元件中的电阻体的结构进行说明而描绘的沿着图 87A的B-B的长度方向的纵剖视图。
图87C是为了对元件中的电阻体的结构进行说明而描绘的沿着图 87A的C-C的宽度方向的纵剖视图。
图88是用电路记号以及电气电路图表示电阻体膜行以及布线膜的电气特征的图。
图89(A)是将图86所示的芯片电阻器的俯视图的一部分放大描绘的包括熔断器在内的区域的部分放大俯视图，图89(b)是表示沿着图89 (A)的B-B的剖视结构的图。
图90是第4参考例的实施方式涉及的元件的电气电路图。
图91是第4参考例的其他实施方式涉及的元件的电气电路图。
图92是第4参考例的又一其他实施方式涉及的元件的电气电路图。
图93是芯片电阻器的示意剖视图。
图94A是表示图93所示的芯片电阻器的制造方法的图解式剖视图。
图94B是表示图94A的下一工序的图解式剖视图。
图94C是表示图94B的下一工序的图解式剖视图。
图94D是表示图94C的下一工序的图解式剖视图。
图94E是表示图94D的下一工序的图解式剖视图。
图94F是表示图94E的下一工序的图解式剖视图。
图94G是表示图94F的下一工序的图解式剖视图。
图95是在图94B的工序中为了形成槽而采用的抗蚀图案的一部分的示意俯视图。
图96是用于对第1连接电极以及第2连接电极的制造工序进行说明的图。
图97是第4参考例的其他实施方式涉及的芯片电容器的俯视图。
图98是从图97的切断面线XCVIII-XCVIII观察的剖视图。
图99是将所述芯片电容器的一部分结构分离示出的分解立体图。
图100是表示上述芯片电容器的内部电气结构的电路图。
图101是第4参考例的又一其他实施方式涉及的芯片二极管的俯视图。
图102是从图101的切断面线CII-CII观察的剖视图。
图103是从图101的切断面线CIII-CIII观察的剖视图。
图104是将芯片二极管中的阴极电极与阳极电极以及在其上形成的结构去掉，示出基板的元件形成面的结构的俯视图。
图105是表示作为采用第4参考例的芯片部件的电子器械的一例的智能手机的外观的立体图。
图106是表示在智能手机的框体的内部收纳的电路组件的结构的图解俯视图。
图107(a)是用于对第5参考例的一实施方式涉及的芯片电阻器的结构进行说明的示意立体图，图107(b)是表示将芯片电阻器安装在安装基板的状态的示意剖视图。
图108是芯片电阻器的俯视图，是表示第1连接电极、第2连接电极以及元件的配置关系进而元件的俯视结构的图。
图109A是将图108所示的元件的一部分放大描绘的俯视图。
图109B是为了对元件中的电阻体的结构进行说明而描绘的沿着图 109A的B-B的长度方向的纵剖视图。
图109C是为了对元件中的电阻体的结构进行说明而描绘的沿着图 109A的C-C的宽度方向的纵剖视图。
图110是用电路记号以及电气电路图示出电阻体膜行以及布线膜的电气特征的图。
图111(a)是将图108所示的芯片电阻器的俯视图的一部分放大描绘的包括熔断器在内的区域的部分放大俯视图，图111(b)是表示沿着图 111(a)的B-B的剖视结构的图。
图112是第5参考例的实施方式涉及的元件的电气电路图。
图113是第5参考例的其他实施方式涉及的元件的电气电路图。
图114是第5参考例的又一其他实施方式涉及的元件的电气电路图。
图115是芯片电阻器的示意剖视图。
图116A是表示图115所示的芯片电阻器的制造方法的图解式剖视图。
图116B是表示图116A的下一工序的图解式剖视图。
图116C是表示图116B的下一工序的图解式剖视图。
图116D是表示图116C的下一工序的图解式剖视图。
图116E是表示图116D的下一工序的图解式剖视图。
图116F是表示图116E的下一工序的图解式剖视图。
图116G是表示图116F的下一工序的图解式剖视图。
图116H是表示图116G的下一工序的图解式剖视图。
图117是表示在图116B的工序中为了形成第1槽而被采用的抗蚀图案的一部分的示意俯视图。
图118是用于对第1连接电极以及第2连接电极的制造工序进行说明的图。
图119是用于对将完成的芯片电阻器收纳在压纹载带(emboss carrier tape)中的样子进行说明的示意图。
图120是第5参考例中的第1变形例涉及的芯片电阻器的示意剖视图。
图121是第5参考例中的第2变形例涉及的芯片电阻器的示意剖视图。
图122是第5参考例中的第3变形例涉及的芯片电阻器的示意剖视图。
图123是第5参考例中的第4变形例涉及的芯片电阻器的示意剖视图。
图124是第5参考例中的第5变形例涉及的芯片电阻器的示意剖视图。
图125是第5参考例的其他实施方式涉及的芯片电容器的俯视图。
图126是从图125的切断面线CXXVI-CXXVI观察的剖视图。
图127是将上述芯片电容器的一部分结构分离示出的分解立体图。
图128是表示上述芯片电容器的内部电气结构的电路图。
图129是表示作为采用第5参考例的芯片部件的电子器械的一例的智能手机的外观的立体图。
图130是表示在智能手机的框体的内部收纳的电子电路组件的结构的图解俯视图。
图131(a)是用于对第6参考例的一实施方式涉及的芯片电阻器的结构进行说明的示意立体图，图131(b)是表示将芯片电阻器安装在安装基板的状态的示意剖视图。
图132是表示芯片电阻器的俯视图，是表示第1连接电极、第2连接电极以及元件的配置关系进而元件的俯视结构的图。
图133A是将图132所示的元件的一部分放大描绘的俯视图。
图133B是用于对元件中的电阻体的结构进行说明而描绘的沿着图 133A的B-B的长度方向的纵剖视图。
图133C是用于对元件中的电阻体的结构进行说明而描绘的沿着图 133A的C-C的宽度方向的纵剖视图。
图134是用电路记号以及电气电路图表示电阻体膜行以及布线膜的电气特征的图。
图135(a)是将图132所示的芯片电阻器的俯视图的一部分放大描绘的包括熔断器在内的区域的部分放大俯视图，图135(b)是表示沿着图 135(a)的B-B的剖视结构的图。
图136是第6参考例的实施方式涉及的元件的电气电路图。
图137是第6参考例的其他实施方式涉及的元件的电气电路图。
图138是第6参考例的又一其他实施方式涉及的元件的电气电路图。
图139是芯片电阻器的示意剖视图。
图140A是表示图139所示的芯片电阻器的制造方法的图解式剖视图。
图140B是表示图140A的下一工序的图解式剖视图。
图140C是表示图140B的下一工序的图解式剖视图。
图140D是表示图140C的下一工序的图解式剖视图。
图140E是表示图140D的下一工序的图解式剖视图。
图140F是表示图140E的下一工序的图解式剖视图。
图140G是表示图140F的下一工序的图解式剖视图。
图140H是表示图140G的下一工序的图解式剖视图。
图141是表示在图140B的工序中为了形成第1槽而采用的抗蚀图案的一部分的示意俯视图。
图142是用于对第1连接电极以及第2连接电极的制造工序进行说明的图。
图143是用于对将完成的芯片电阻器收纳在压纹载带的样子进行说明的示意图。
图144是第6参考例中的第1变形例涉及的芯片电阻器的示意剖视图。
图145是第6参考例中的第2变形例涉及的芯片电阻器的示意剖视图。
图146是第6参考例中的第3变形例涉及的芯片电阻器的示意剖视图。
图147是第6参考例中的第4变形例涉及的芯片电阻器的示意剖视图。
图148是第6参考例中的第5变形例涉及的芯片电阻器的示意剖视图。
图149是第6参考例的其他实施方式涉及的芯片电容器的俯视图。
图150是从图149的切断面线CL-CL观察的剖视图。
图151是将上述芯片电容器的一部分的结构分离示出的分解立体图。
图152是表示上述芯片电容器的内部电气结构的电路图。
图153是表示作为采用第6参考例的芯片部件的电子器械的一例的智能手机的外观的立体图。
图154是表示在智能手机的框体的内部收纳的电子电路组件的结构的图解俯视图。
图155(A)是表示第7参考例的一实施方式涉及的芯片电阻器g10 的外观结构的图解立体图，图155(B)是表示芯片电阻器g10被安装在基板上的状态下的侧视图。
图156是芯片电阻器g10的俯视图，是表示第1连接电极g12、第2 连接电极g13以及电阻电路网g14的配置关系进而电阻电路网g14的俯视结构的图。
图157A是将图156所示的电阻电路网g14的一部分放大描绘的俯视图。
图157B是为了对电阻电路网g14中的电阻体R的结构进行说明而描绘的长度方向的纵剖视图。
图157C是为了对电阻电路网g14中的电阻体R的结构进行说明而描绘的宽度方向的纵剖视图。
图158是用电路记号以及电气电路图表示电阻膜行g20以及导体膜 g21的电气特征的图。
图159(A)是对图156所示的芯片电阻器的俯视图的一部分进行放大描绘的包括熔断器F在内的区域的部分放大俯视图，图159(B)是表示沿着图159(A)的B-B的剖视结构的图。
图160是将图156所示的电阻电路网g14中的对多个种类的电阻单位体进行连接的连接用导体膜C以及熔断器F的排列关系、与该连接用导体膜C以及熔断器膜F连接的多个种类的电阻单位体之间的连接关系进行图解示出的图。
图161是电阻电路网g14的电气电路图。
图162是表示芯片电阻器g30的俯视图，是表示第1连接电极g12、第2连接电极g13以及电阻电路网g14的配置关系进而电阻电路网g14的俯视结构的图。
图163是将图162所示的电阻电路网g14中的对多个种类的电阻单位体进行连接的连接用导体膜C以及熔断器F的配置关系、与该连接用导体膜C以及连接于熔断器F的多个种类的电阻单位体之间的连接关系进行图解示出的图。
图164是电阻电路网g14的电气电路图。
图165(A)(B)是表示图164所示的电气电路的变形例的电气电路图。
图166是第7参考例的又一其他实施方式涉及的电阻电路网g14的电气电路图。
图167是表示对具体的电阻值进行显示的芯片电阻器中的电阻电路网的结构例的电气电路图。
图168是用于对第7参考例的又一其他实施方式涉及的芯片电阻器 g90的要部结构进行说明的图解俯视图。
图169是表示第7参考例的其他实施方式涉及的芯片电阻器的电极的配置结构(布局)的俯视图。
图170是表示芯片电阻器g10的制造工序的一例的流程图。
图171是表示熔断器膜F的熔断工序和之后形成的钝化膜g22以及树脂膜g23的图解式剖视图。
图172是表示从基板分离成各个芯片电阻器的处理工序的图解图。
图173是第7参考例的其他实施方式涉及的芯片电容器g301的俯视图。
图174是芯片电容器g301的剖视图，是从图173的切断面线CLXXIV -CLXXIV观察的切面图。
图175是表示芯片电容器g301的内部电气结构的电路图。
图176是用于对芯片电容器g301的制造工序的一例进行说明的流程图。
图177A是表示芯片电容器g301的制造工序的一工序的图。
图177B是表示芯片电容器g301的制造工序的一工序的图。
图177C是表示芯片电容器g301的制造工序的一工序的图，是用于对第7参考例的又一其他实施方式涉及的芯片电阻器g90的要部结构进行说明的图解俯视图。
图178是第7参考例的又一实施方式涉及的芯片二极管g401的立体图。
图179是第7参考例的又一实施方式涉及的芯片二极管g401的俯视图。
图180是按图179的CLXXX-CLXXX线获得的剖视图。
图181是按图179的CLXXXI-CLXXXI获得的剖视图。
图182是将阴极电极g403以及阳极电极g404进而其上形成的结构去掉，示出半导体基板g402的表面(元件形成面g402a)的结构的俯视图。
图183是示出芯片二极管g401的内部电气结构的电气电路图。
图184是用于对芯片二极管g401的制造工序的一例进行说明的工序图。
图185A是表示图184的制造工序中途的结构的剖视图，是与图180 对应的切面。
图185B是表示图184的制造工序中途的结构的剖视图，是与图180 对应的切面。
图186是表示第7参考例的一实施方式涉及的电路组件的结构例的图解立体图。
图187是表示作为采用第7参考例的芯片电阻器的电子器械的一例的智能手机的外观的立体图。
图188是表示在框体g202的内部收纳的电子电路组件g210的结构的图解俯视图。
符号说明
10、30 芯片电阻器
11 基板(硅基板)
12 第1连接电极(外部连接电极)
13 第2连接电极(外部连接电极)
14 电阻电路网
20、103 电阻体膜(电阻体膜行)
21 导体膜(布线膜)
F 熔断器膜
C 连接用导体膜
C1～C9 电容器要素
F1～F9 熔断器
1 芯片电容器
2 基板
3 第1外部电极
4 第2外部电极
5 电容器配置区域
7 熔断器单元
8 绝缘膜
9 钝化膜
50 树脂膜
51 下部电极膜
51A 电容器电极区域
51B 焊盘区域
51C 熔断器区域
52 电容膜
53 上部电极膜
53A 电容器电极区域
53B 焊盘区域
53C 熔断器区域
131～139 电极膜部分
141～149 电极膜部分
151～159 电极膜部分
31 芯片电容器
41 芯片电容器
47 熔断器单元
具体实施方式
以下，参照附图对本发明的实施方式详细进行说明。
图1(A)是表示本发明的一实施方式涉及的芯片电阻器10的外观结构的图解立体图，图1(B)是表示芯片电阻器10被安装在基板上的状态的侧视图。参照图1(A)，本发明的一实施方式涉及的芯片电阻器10具备：在基板11上形成的第1连接电极12；第2连接电极13；和电阻电路网14。基板11是俯视大约长方形状的长方体形状，作为一例，有长边方向的长度L＝0.3mm、短边方向的宽度W＝0.15mm、厚度T＝0.1mm 的程度的大小的微小芯片。基板11可以是俯视下角部被倒角的圆角形状。基板可以例如由硅、玻璃、陶瓷等形成。在以下的实施方式中，以基板11 为硅基板的情况为例进行说明。
芯片电阻器10通过下述方式获得，即，如图21所示，在半导体晶片 (硅晶片)上以晶格状形成多个芯片电阻器10，通过将半导体晶片(硅晶片)切断来分离成各个芯片电阻器10而得到。在硅基板11上，第1连接电极12是沿着硅基板11的一条短边111设置的在短边111方向上较长的矩形电极。第2连接电极13是沿着硅基板11上的另一短边112设置的在短边112方向上较长的矩形电极。电阻电路网14被设置在硅基板11上的夹在第1连接电极12与第2连接电极13之间的中央区域(电路形成面或者元件形成面)。并且，电阻电路网14的一端侧与第1连接电极12电连接，电阻电路网14的另一端侧与第2连接电极13电连接。这些第1连接电极12、第2连接电极13以及电阻电路网14，例如作为一例，采用半导体制造工艺设置在硅基板11上。换言之，能够使用用于制造半导体装置的装置、设备制造分立的芯片电阻器10。尤其是，通过采用后述的光刻工艺，能够形成微细且准确的布局图案的电阻电路网14。
第1连接电极12以及第2连接电极13分别作为外部连接电极发挥作用。在芯片电阻器10被安装在电路基板15的状态下，如图1(B)所示，第1连接电极12以及第2连接电极13分别与电路基板15的电路(未图示)通过焊料来电气式且机械式地连接。在该实施方式中，作为外部连接电极发挥作用的第1连接电极12以及第2连接电极13，由金(Au)或者铜(Cu)形成，在作为其连接端的表面，预先设置有焊料层。因此，在安装时不需要焊料印刷，成为容易安装的芯片电阻器。
图2是芯片电阻器10的俯视图，表示了第1连接电极12、第2连接电极13以及电阻电路网14的配置关系进而电阻电路网14的俯视结构(布局图案)。参照图2，芯片电阻器10包括：被配置成长边沿着硅基板上表面的一条短边111的俯视呈大约矩形的第1连接电极12；被配置成长边沿着硅基板上表面的另一短边112的俯视呈大约矩形的第2连接电极13；被设置在第1连接电极12与第2连接电极13之间的俯视为矩形的区域的电阻电路网14。
在电阻电路网14中，具有在硅基板11上排列成矩阵状的具有相等的电阻值的多个单位电阻体R(图2的示例是沿着行方向(硅基板的长度方向)排列8个单位电阻体R、沿着列方向(硅基板的宽度方向)排列44 个单位电阻体R而总计包括352个单位电阻体R的结构)。并且，这些单位电阻体R的1～64个的规定个数(通过由导体形成的布线膜)被电连接，形成与被连接的单位电阻体R的个数相应的多个种类的电阻电路。所形成的多个种类的电阻电路由导体膜C(由导体形成的布线膜)以规定的形式进行连接。
进而，为了将电阻电路以电气方式组入电阻电路网14中、或从电阻电路网14电气式分离，设置有可熔断的多个熔断器膜F(由导体形成的布线膜)。多个熔断器膜F沿着第2连接电极13的内侧边，使配置区域排列成直线状。更具体而言，多个熔断器膜F以及连接用导体膜C相邻排列，其排列方向被配置成直线状。
图3A是将图2所示的电阻电路网14的一部分放大描绘的俯视图，图 3B以及图3C分别为对电阻电路网14中的单位电阻体R的结构进行说明而描绘的长度方向的纵剖视图以及宽度方向的纵剖视图。参照图3A、图 3B以及图3C，对单位电阻体R的结构进行说明。在作为基板的硅基板11 的上表面形成有绝缘层(SiO2)19，在绝缘层19上配置电阻体膜20。电阻体膜20由TiN、TiON或者TiSiON形成。该电阻体膜20被设置为在第 1连接电极12与第2连接电极13之间平行且直线状地延伸的多条电阻体膜(以下称作“电阻体膜行”)，电阻体膜行20有些情况下在行方向在规定的位置被切断。在电阻体膜行20上，层叠作为导体膜片21的铝膜。各导体膜片21在电阻体膜行20上在行方向隔固定间隔R而被层叠。
若用电路记号表示该结构的电阻体膜行20以及导体膜片21的电气特征，则如图4所示。即，如图4(A)所示，规定间隔R的区域的电阻体膜行20部分，分别形成一定的电阻值r的单位电阻体R。层叠了导体膜片21的区域，因该导体膜片21而电阻体膜行20被短路。由此，形成由图4(B)所示的电阻r的单位电阻体R的串联连接而形成的电阻电路。
另外，相邻的电阻体膜行20之间，由电阻体膜行20以及导体膜片21 连接，因此图3A所示的电阻电路网构成图4(C)所示的电阻电路。在图 3B以及图3C所示的图解式剖视图中，附图标记11表示硅基板，19表示作为绝缘层的二氧化硅SiO2层、20表示在绝缘层19上形成的TiN、TiON 或者TiSiON的电阻体膜、21表示铝(Al)的布线膜、22表示作为保护膜的SiN膜，23表示作为保护层的聚酰亚胺层。
另外，关于该结构的电阻电路网14的制造工艺，后面将详细描述。在该实施方式中，硅基板11上形成的电阻电路网14中包括的单位电阻体 R包括：电阻体膜行20；和在电阻体膜行20上在行方向隔着固定间隔层叠的多个导体膜片21，未层叠导体膜片21的固定间隔R部分的电阻体膜行20，构成1个单位电阻体R。构成单位电阻体R的电阻体膜行20，其形状以及大小完全相等。从而，在基板上组入的形状大小相同的电阻体膜成为几乎相同值，基于该特性，在硅基板11上矩阵状地排列的多个单位电阻体R，具有相等的电阻值。
在电阻体膜行20上层叠的导体膜片21，形成单位电阻体R，并且还承担用于连接多个单位电阻体R来构成电阻电路的连接用布线膜的作用。图5(A)是将图2所示的芯片电阻器10的俯视图的一部分放大描绘的包括熔断器膜F在内的区域的部分放大俯视图，图5(B)是表示沿着图5 (A)的B-B的剖视结构的图。
如图5(A)(B)所示，熔断器膜F还能通过在电阻体膜20上层叠的布线膜21形成。即，在与形成单位电阻体R的电阻体膜行20上层叠的导体膜片21相同的层，采用作为与导体膜片21相同的金属材料的铝(Al) 形成。另外，导体膜片21如前所述，为了形成电阻电路，还能被用作对多个单位电阻体R进行电气式连接的连接用导体膜C。
即，在电阻体膜20上层叠的同一层中，单位电阻体R形成用的布线膜、用于形成电阻电路的连接用布线膜、用于构成电阻电路网14的连接用布线膜、熔断器膜、以及用于将电阻电路网14与第1连接电极12以及第2连接电极13连接的布线膜，采用相同的金属材料(例如铝)，通过相同的制造工艺(例如溅射以及光刻工艺)而形成。这样，该芯片电阻器 10的制造工艺被简化，而且能够利用共同的掩模同时形成各种布线膜。进而，与电阻体膜20之间的对准性也提高。
图6是将图2所示的电阻电路网14中的对多个种类的电阻电路进行连接的连接用导体膜C以及熔断器膜F的排列关系、与该连接用导体膜C 以及熔断器膜F连接的多个种类的电阻电路之间的连接关系图解示出的图。参照图6，在第1连接电极12连接电阻电路网14中包括的基准电阻电路R8的一端。基准电阻电路R8由8个单位电阻体R的串联连接组成，其另一端与熔断器膜F1连接。
在熔断器膜F1和连接用导体膜C2，连接由64个单位电阻体R的串联连接组成的电阻电路R64的一端以及另一端。在连接用导体膜C2和熔断器膜F4，连接由32个单位电阻体R的串联连接组成的电阻电路R32的一端以及另一端。在熔断器膜F4和连接用导体膜C5，连接由32个单位电阻体R的串联连接组成的电阻电路体R32的一端以及另一端。
在连接用导体膜C5和熔断器膜F6，连接由16个单位电阻体R的串联连接组成的电阻电路R16的一端以及另一端。在熔断器膜F7以及连接用导体膜C9，连接由8个单位电阻体R的串联连接组成的电阻电路R8 的一端以及另一端。在连接用导体膜C9以及熔断器膜F10，连接由4个单位电阻体R的串联连接组成的电阻电路R4的一端以及另一端。
在熔断器膜F11以及连接用导体膜C12，连接由2个单位电阻体R的串联连接组成的电阻电路R2的一端以及另一端。在连接用导体膜C12以及熔断器膜F13，连接由1个单位电阻体R组成的电阻电路体R1的一端以及另一端。在熔断器膜F13以及连接用导体膜C15，连接由2个单位电阻体R的并联连接组成的电阻电路R/2的一端以及另一端。
在连接用导体膜C15以及熔断器膜F16，连接由4个单位电阻体R的并联连接组成的电阻电路R/4的一端以及另一端。在熔断器膜F16以及连接用导体膜C18，连接由8个单位电阻体R的并联连接组成的电阻电路 R/8的一端以及另一端。在连接用导体膜C18以及熔断器膜F19，连接由 16个单位电阻体R的并联连接组成的电阻电路R/16的一端以及另一端。
在熔断器膜F19以及连接用导体膜C22，连接由32个单位电阻体R 的并联连接组成的电阻电路R/32。关于多个熔断器膜F以及连接用导体膜 C，分别将熔断器膜F1、连接用导体膜C2、熔断器膜F3、熔断器膜F4、连接用导体膜C5、熔断器膜F6、熔断器膜F7、连接用导体膜C8、连接用导体膜C9、熔断器膜F10、熔断器膜F11、连接用导体膜C12、熔断器膜F13、熔断器膜F14、连接用导体膜C15、熔断器膜F16、熔断器膜F17、连接用导体膜C18、熔断器膜F19、熔断器膜F20、连接用导体膜C21、连接用导体膜C22配置成直线状来串联连接。形成了一旦各熔断器膜F熔断则与熔断器膜F所相邻连接的连接用导体膜C之间的电气连接被切断的结构。
该结构若用电气电路图示出，则如图7所示。即，在所有的熔断器膜 F未被熔断的状态下，电阻电路网14构成在第1连接电极12以及第2连接电极13之间设置的由8个单位电阻体R的串联连接组成的基准电阻电路R8(电阻值8r)的电阻电路。例如，若将1个单位电阻体R的电阻值 r设为r＝80Ω，则构成了通过8r＝640Ω的电阻电路来连接了第1连接电极12以及第2连接电极13而得到的芯片电阻器10。
然后，在基准电阻电路R8以外的多个种类的电阻电路，分别并联连接熔断器膜F，通过各熔断器膜F而这些多个种类的电阻电路成为短路的状态。即，在基准电阻电路R8上串联连接了12种13个电阻电路R64～ R/32，但各电阻电路由于分别被并联连接的熔断器膜F短路，因此在电气上来看，各电阻电路没有被组入到电阻电路网14中。
该实施方式涉及的芯片电阻器10，根据被要求的电阻值，将熔断器膜 F选择性地通过例如激光而熔断。由此，并联连接的熔断器膜F被熔断的电阻电路，被组入到电阻电路网14中。从而能够将整个电阻电路网14的电阻值，设为具有与被熔断的熔断器膜F对应的电阻电路被串联连接组入的电阻值的电阻电路网。
换言之，该实施方式涉及的芯片电阻器10，通过将与多个种类的电阻电路对应地设置的熔断器膜选择性地熔断，能够将多个种类的电阻电路 (例如，若F1、F4、F13熔断则为电阻电路R64、R32、R1的串联连接) 组入到电阻电路网中。并且，多个种类的电阻电路，由于其电阻值是固定的，因此可以说能够对电阻电路网14的电阻值进行数字式调整，使之成为具有所要求的电阻值的芯片电阻器10。
另外，多个种类的电阻电路具备：将具有相等的电阻值的单位电阻体 R串联地以1个、2个、4个、8个、16个、32个和64个这样的等比数列的方式增加单位电阻体R的个数来连接的多个种类的串联电阻电路、以及将相等电阻值的单位电阻体R并联地以2个、4个、8个、16个和32个这样的等比数列的方式增加单位电阻体R的个数来连接的多个种类的并联电阻电路。并且，这些电路在通过熔断器膜F而短路的状态下被串联连接。从而，通过选择性地将熔断器膜F熔断，能够将电阻电路网14整体的电阻值在从小电阻值至大电阻值为止的宽范围内设定为任意的电阻值。
图8是表示本发明的其他实施方式涉及的芯片电阻器30的俯视图，表示第1连接电极12、第2连接电极13以及电阻电路网4的配置关系以及电阻电路网14的俯视结构。芯片电阻器30与前述的芯片电阻器10之间不同的地方在于，电阻电路网14中的单位电阻体R的连接方式。
即，在芯片电阻器30的电阻电路网14中，具有在硅基板上矩阵状地排列的具有相等的电阻值的多个单位电阻体R(在图8的结构中，是具有沿着行方向(硅基板的长度方向)排列8个单位电阻体R、沿着列方向(硅基板的宽度方向)排列44个单位电阻体R而总计包括352个单位电阻体 R的结构)。并且，这些多个单位电阻体R中的1～128个规定个数的单位电阻体被电连接，形成多个种类的电阻电路。所形成的多个种类的电阻电路，通过作为电路网连接单元的导体膜以及熔断器膜F以并联方式被连接。多个熔断器膜F的结构为，沿着第2连接电极13的内侧边，配置区域被排列成直线状，一旦熔断器膜F熔断，则与熔断器膜连接的电阻电路便从电阻电路网14电分离。
另外，构成电阻电路网14的多个单位电阻体R的结构、连接用导体膜、熔断器膜F的结构，与之前说明的芯片电阻器10中的对应的部位的结构同样，因而在此省略说明。图9是将图8所示的电阻电路网中的多个种类的电阻电路的连接方式、连接这些电阻电路的熔断器膜F的排列关系以及连接于熔断器膜F的多个种类的电阻电路的连接关系图解示出的图。
参照图9，第1连接电极12中连接有电阻电路网14中包括的基准电阻电路R/16的一端。基准电阻电路R/16，由16个单位电阻体R的并联连接组成，其另一端与连接剩下的电阻电路的连接用导体膜C连接。在熔断器膜F1和连接用导体膜C上，连接由128个单位电阻体R的串联连接组成的电阻电路R128的一端以及另一端。
在熔断器膜F5和连接用导体膜C上，连接由64个单位电阻体R的串联连接组成的电阻电路R64的一端以及另一端。在电阻膜F6和连接用导体膜C上，连接由32个单位电阻体R的串联连接组成的电阻电路R32 的一端以及另一端。在熔断器膜F7和连接用导体膜C上，连接由16个单位电阻体R的串联连接组成的电阻电路R16的一端以及另一端。
在熔断器膜F8和连接用导体膜C上，连接由8个单位电阻体R的串联连接组成的电阻电路R8的一端以及另一端。在熔断器膜F9和连接用导体膜C上，连接由4个单位电阻体R的串联连接组成的电阻电路R4的一端以及另一端。在熔断器膜F10和连接用导体膜C上，连接由2个单位电阻体R的串联连接组成的电阻电路R2的一端以及另一端。
在熔断器膜F11和连接用导体膜C上，连接由1个单位电阻体R的串联连接组成的电阻电路R1的一端以及另一端。在熔断器膜F12和连接用导体膜C上，连接由2个单位电阻体R的并联连接组成的电阻电路R/2 的一端以及另一端。在熔断器膜F13和连接用导体膜C上，连接由4个单位电阻体R的并联连接组成的电阻电路R/4的一端以及另一端。
熔断器膜F14、F15、F16被电连接，在这些熔断器膜F14、F15、F16 和连接用导体C上，连接由8个单位电阻体R的并联连接组成的电阻电路 R/8的一端以及另一端。熔断器膜F17、F18、F19、F20、F21被电连接，在这些熔断器膜F17～F21和连接用导体膜C上，连接由16个单位电阻体 R的并联连接组成的电阻电路R/16的一端以及另一端。
熔断器膜F具备21个熔断器膜F1～F21，这些熔断器膜全部与第2 连接电极13连接。由于是这样的结构，因此一旦连接电阻电路的一端的任一熔断器膜F熔断，则一端与该熔断器膜F连接的电阻电路便从电阻电路网14被电断开。
若用电气电路图表示图9的结构、即芯片电阻器30所具备的电阻电路网14的结构，则如图10所示。在所有的熔断器膜F都未熔断的状态下，电阻电路网14，在第1连接电极14以及第2连接电极13之间，构成基准电阻电路R/16、与12种电阻电路R/16、R/8、R/4、R/2、R1、R2、R4、 R8、R16、R32、R64、R128的并联连接电路之间的串联连接电路。
并且，在基准电阻电路R/16以外的12种电阻电路上，分别串联连接有熔断器膜F。从而，在具有该电阻电路网14的芯片电阻器30中，如果根据被要求的电阻值，对熔断器膜F选择性地通过例如激光进行熔断，则与熔断的熔断器膜F对应的电阻电路(熔断器膜F所串联连接的电阻电路) 便从电阻电路网14电分离，从而能够调整芯片电阻器10的电阻值。
换言之，该实施方式涉及的芯片电阻器30，也通过对与多个种类的电阻电路对应地设置的熔断器膜选择性地进行熔断，从而能够将多个种类的电阻电路从电阻电路网电分离。并且，多个种类的电阻电路，由于其各自的电阻值是固定的，因此可以说能够对电阻电路网14的电阻值进行数字式调整，使之成为具有所要求的电阻值的芯片电阻器30。
另外，多个种类的电阻电路具备：具有相等的电阻值的单位电阻体R 串联地以1个、2个、4个、8个、16个、32个、64个以及128个这样的等比数列的方式增加单位电阻体R的个数来连接的多个种类的串联电阻电路、以及相等电阻值的单位电阻体R并联地以2个、4个、8个、16个这样的等比数列的方式增加单位电阻体R的个数来连接的多个种类的并联电阻电路。从而，通过对熔断器膜F选择性地进行熔断，从而能够将电阻电路网14整体的电阻值精细且数字式地设定为任意的阻值。
图11是作为本发明的其他实施方式的芯片电容器的俯视图，图12是其剖视图，表示从图11的切断面线XII-XII观察的切面。进而，图13 是将上述芯片电容器的一部分的结构分离示出的分解立体图。芯片电容器 1具备：基板2、在基板2上配置的第1外部电极3、以及在该基板2上配置的第2外部电极4。基板2在该实施方式中，具有俯视下对四个角倒角而形成的矩形形状。矩形形状是例如0.3mm×0.15mm的程度的尺寸。在基板2的长度方向两端部，分别配置第1外部电极3以及第2外部电极 4。第1外部电极3以及第2外部电极4，在本实施方式中，具有在基板2 的短边方向延伸的大致矩形的平面形状，在与基板2的角对应的各2处，具有倒角部。在基板2上，在第1外部电极3以及第2外部电极4之间的电容器配置区域5内，配置有多个电容器要素C1～C9。多个电容器要素 C1～C9，经由多个熔断器单元7分别与第1外部电极3电连接。
如图12以及图13所示，在基板2的表面形成绝缘膜8，在绝缘膜8 的表面形成下部电极膜51。下部电极膜51遍及电容器配置区域5的大致整个区域，并且延伸至第2外部电极4正下方的区域而形成。更具体而言，下部电极膜51具有：作为电容器要素C1～C9的共同的下部电极发挥作用的电容器电极区域51A；和用于引出外部电极的焊盘区域51B。电容器电极区域51A位于电容器配置区域5，焊盘区域51B位于第2外部电极4的正下方。
在电容器配置区域5中，以覆盖下部电极膜51(电容器电极区域51A) 的方式形成电容膜(电介质膜)52。电容膜52遍及电容器电极区域51A 的整个区域而连续，在本实施方式中，进一步延伸至第1外部电极3的正下方的区域位置，并覆盖电容器配置区域5之外的绝缘膜8。在电容膜52 之上，形成上部电极膜53。图1中，为了清楚化，对上部电极膜53附加示出细小点。上部电极膜53具有：位于电容器配置区域5的电容器电极区域53A；位于第1外部电极3的正下方的焊盘区域53B；被配置在焊盘区域53B和电容器电极区域53A之间的熔断器区域53C。
在电容器电极区域53A中，上部电极膜53被分割成多个电极膜部分 131～139。在本实施方式中，各电极膜部分131～139均形成为矩形形状，从熔断器区域53C向第2外部电极4延伸为带状。多个电极膜部分131～ 139以多个种类的对置面积夹着电容膜52而与下部电极膜51对置。更具体而言，电极膜部分131～139的与下部电极膜51对应的对置面积，可以被规定为1∶2∶4∶8∶16∶32∶64∶128∶128。即，多个电极膜部分131～ 139，包括对置面积不同的多个电极膜部分，更详细而言，包括具有公比被设定成2的等比数列的对置面积的多个电极膜部分131～138(或者 131～137，139)。由此，通过各电极膜部分131～139和夹持电容膜12 而对置的下部电极膜51所分别构成的多个电容器要素C1～C9，包括彼此具有不同的电容值的多个电容器要素。在电极膜部分131～139的对置面积比如前述那样的情况下，电容器要素C1～C9的电容值之比，与该对置面积之比相等，成为1∶2∶4∶8∶16∶32∶64∶128∶128。即，多个电容器要素C1～C9，包括以公比成为2的等比数列的方式设定了电容值的多个电容器要素C1～C8(或者C1～C7，C9)。
在该实施方式中，电极膜部分131～135形成为宽度相等、长度之比设定为1∶2∶4∶8∶16的带状。另外，电极膜部分135，136，137，138， 139形成为长度相等、宽度之比设定为1∶2∶4∶8∶8的带状。电极膜部分135～139，遍及电容器配置区域5的从第1外部电极3侧的边缘至第2 外部电极4侧的边缘为止的范围延伸而形成，电极膜部分131～134形成为比电极膜部分135～139更短。
焊盘区域53B形成为与第1外部电极3大致相似的形状，具有大致矩形的平面形状，其中具有与基板2的角部对应的两个倒角部。沿着该焊盘区域53B的一条长边(相对于基板2的周边为内方侧的长边)，配置有熔断器区域53C。熔断器区域53C包括沿着焊盘区域53B的上述一条长边而排列的多个熔断器单元7。熔断器单元7采用与上部电极膜53的焊盘区域53B相同的材料一体化地形成。多个电极膜部分131～139与一个或者多个熔断器单元7一体化地形成，经由这些熔断器单元7连接于焊盘区域 53B，经由该焊盘区域53B与第1外部电极3电连接。面积比较小的电极膜部分131～136，通过一个熔断器单元7而连接于焊盘区域53B，面积比较大的电极膜部分137～139，经由多个熔断器单元7与焊盘区域53B连接。不需要使用所有的熔断器单元7。在本实施方式中，一部分熔断器单元7是未使用的。
熔断器单元7包括：用于与焊盘区域53B之间连接的第1宽幅部7A 和用于与电极膜部分131～139之间连接的第2宽幅部7B；以及对第1以及第2宽幅部7A，7B之间进行连接的窄幅部7C。窄幅部7C被构成为能够通过激光切断(熔断)。从而，能够使电极膜部分131～139中的无用的电极膜部分通过熔断器单元7的切断而从第1以及第2外部电极3，4 电断开。
虽然图11以及图13中省略了图示，但如图12所表示的那样，包括上部电极膜53的表面在内的芯片电容器1的表面被钝化膜9覆盖。钝化膜9例如由氮化膜组成，被形成为不仅覆盖芯片电容器1的上表面，还延伸至基板2的侧面来覆盖该侧面。进而，在钝化膜9之上，形成由聚酰亚胺树脂等形成的树脂膜50。树脂膜50被形成为覆盖芯片电容器1的上表面，进而到达基板2的侧面来覆盖该侧面上的钝化膜9。
钝化膜9以及树脂膜50是对芯片电容器1的表面进行保护的保护膜。在这些保护膜上，在与第1外部电极3以及第2外部电极4对应的区域分别形成焊盘开口26，27。焊盘开口26，27分别贯通钝化膜9以及树脂膜 50，以使上部电极膜53的焊盘区域53B的一部分区域、下部电极膜51的焊盘区域51B的一部分区域露出。进而，在本实施方式中，与第2外部电极4对应的焊盘开口27还贯通电容膜52。
在焊盘开口26，27分别埋入有第1外部电极3以及第2外部电极4。从而，第1外部电极3与上部电极膜53的焊盘区域53B接合，第2外部电极4与下部电极膜51的焊盘区域51B接合。第1以及第2外部电极3， 4被形成为从树脂膜50的表面突出。由此，能够相对于安装基板而以倒装芯片式接合芯片电容器1。
图14是表示芯片电容器1的内部电气结构的电路图。在第1外部电极3与第2外部电极4之间，并联连接多个电容器要素C1～C9。在各电容器要素C1～C9与第1外部电极3之间，串联安装由一个或者多个熔断器单元7分别构成的熔断器F1～F9。在熔断器F1～F9全部连接时，芯片电容器1的电容值，与电容器要素C1～C9的电容值的总和相等。若对从多个熔断器F1～F9中选择出的一个或者两个以上的熔断器进行切断，则与该被切断的熔断器对应的电容器要素断开，芯片电容器1的电容值减少该被断开的电容器要素的电容值。
因而，如果对焊盘区域51B，53B之间的电容值(电容器要素C1～ C9的总电容值)进行测定，之后根据所希望的电容值将从熔断器F1～F9 中适当地选择出的一个或者多个熔断器通过激光熔断，能够进行向所希望的电容值的契合(激光修调)。尤其是，如果将电容器要素C1～C8的电容值设定成公比为2的等比数列，则能够以与作为最小电容值(该等比数列的第一项的值)的电容器要素C1的电容值对应的精度，进行契合成目标电容值的微调整。
例如，电容器要素C1～C9的电容值可以规定成如下。
C1＝0.03125pF C2＝0.0625pF C3＝0.125pF C4＝0.25pF C5 ＝0.5pF C6＝1pFC7＝2pF C8＝4pF C9＝4pF
在该情况下，能够以0.03125pF的最小契合精度对芯片电容器1的容量进行微调整。另外，通过从熔断器F1～F9中适当地选择应切断的熔断器，从而能够提供0.1pF～10pF之间的任意电容值的芯片电容器1。
如上所述，根据本实施方式，在第1外部电极3以及第2外部电极4 之间，设置可通过熔断器F1～F9断开的多个电容器要素C1～C9。电容器要素C1～C9包括不同电容值的多个电容器要素，更具体而言，包括按照成为等比数列的方式设定了电容值的多个电容器要素。从而，通过从熔断器F1～F9中选择一个或者多个熔断器来通过激光进行熔断，从而能够提供一种不必变更设计就能够对应多个种类的电容值，且能够准确契合为所希望的电容值的芯片电容器1。
关于芯片电容器1的各部的详细情况，以下加以说明。基板2例如在俯视下具有：0.3mm×0.15mm、0.4mm×0.2mm、或者0.2mm×0.1mm 等的矩形形状(优选0.4mm×0.2mm以下的大小)。电容器配置区域5 大概成为具有与基板2的短边的长度相当的一边的正方形区域。基板2的厚度可以是150μm左右。基板2可以是例如通过从背面侧(未形成电容器要素C1～C9的表面)进行的磨削或者研磨而薄型化的基板。作为基板2 的材料，可以采用以硅基板为代表的半导体基板，也可以采用玻璃基板，还可以采用树脂膜。
绝缘膜8可以是氧化硅膜等的氧化膜。其膜厚可以是的程度。下部电极膜51优选为导电性膜，尤其是金属膜，可以是例如铝膜。由铝膜组成的下部电极膜51可以通过溅射法形成。上部电极膜53也同样地优选由导电性膜、尤其是金属膜构成，也可以是铝膜。由铝膜组成的上部电极膜53可以通过溅射法形成。用于将上部电极膜53的电容器电极区域53A分割为电极膜部分131～139、且将熔断器区域53C整形为多个熔断器单元7的图案形成，能够通过光刻以及蚀刻工艺来进行。
电容膜52例如能够由氮化硅膜构成，其膜厚可以设为 (例如)。电容膜52可以是通过等离子CVD(化学气相生长)形成的氮化硅膜。钝化膜9可以例如由氮化硅膜构成，通过例如等离子CVD 法形成。其膜厚也可以设为左右。树脂膜50如前述可以由聚酰亚胺膜及其他树脂膜构成。
图15是用于对本发明的又一其他实施方式涉及的芯片电容器31的结构进行说明的俯视图。在图15中，对于前述的图11所示的各部对应的部分附加相同的参照符号来表示。在前述的实施方式涉及的芯片电容器1中，上部电极膜53的电容器电极区域53A被分割为分别为带状的电极膜部分 131～139。这种情况下，如图11所示，在电容器配置区域5内产生无法作为电容器要素利用的区域，无法有效地运用小基板2上的有限的区域。
因而，在图15所示的实施方式中，多个电极膜部分131～139被分割为L字形的电极膜部分141～149。从而，例如，图15的结构中的电极膜部分149，能够以图11的结构的电极膜部分139的1.5倍的面积与下部电极膜51对置。从而，假设在图11的第1实施方式中与电极膜部分139 对应的电容器要素C9具有4pF的容量，则通过采用该实施方式中的电极膜部分149，电容器要素C9能够具有6pF的电容。这样，能够对电容器配置区域5内进行有效运用，能够在更宽的范围内设定芯片电容器1的电容值。
另外，即使在本实施方式中，由于也使之不受寄生电容的影响，因此基板2由具有100Ω·Cm以上的电阻率的半导体形成。图16是用于对本发明的又一其他实施方式涉及的芯片电容器41的结构进行说明的分解立体图，与在前述的实施方式的说明中采用的图13同样地表示芯片电容器 41的各部。
在本实施方式中，上部电极膜53的电容器电极区域53A形成遍及电容器配置区域5的大致整个区域而连续的连续膜图案，另一方面，下部电极膜51的电容器电极区域51A被分割为多个电极膜部分151～159。电极膜部分151～159可以形成与图11所示的实施方式中的电极膜部分131～ 139同样的形状以及面积比，也可以形成与图15所示的实施方式中的电极膜部分141～149同样的形状以及面积比。这样，通过电极膜部分151～ 159、电容膜52和上部电极膜53，构成多个电容器要素。该多个电容器要素的至少一部分构成电容值不同的(例如按照成等比数列的方式设定各电容值的)电容器要素群。
下部电极膜51进一步在电容器电极区域51A与焊盘区域51B之间具有熔断器区域51C。在熔断器区域51C，与之前的实施方式的熔断器单元 7同样的多个熔断器单元47沿着焊盘区域51B排成一列。各电极膜部分 151～159经由一个或者多个熔断器单元47与焊盘区域51B连接。
即使采用这样的结构，电极膜部分151～159也能够以彼此不同的对置面积与上部电极膜53对置，它们通过将熔断器单元47切断从而单独断开。因此，能得到与之前的实施方式的情况同样的效果。尤其是，通过预先使多个电极膜部分151～159的至少一部分以按照成为公比为2的等比数列的方式设定的对置面积与上部电极膜53对置地形成，从而与之前的实施方式的情况同样地，能够提供一种以高精度契合成所需要的电容值的芯片电容器。
另外，即使在本实施方式中，也为了使之不受寄生电容的影响而基板 2通过具有100Ω·Cm以上的电阻率的半导体形成。图17是表示作为本发明的特征的外部连接电极的结构的一例的图解式剖视图，应用于例如参照图1～5说明的芯片电阻器10的外部连接电极的结构，由图解的部分纵剖视图表示。
参照图17，在硅基板11上形成绝缘层(SiO2)19，在绝缘层19上配置电阻体膜20。电阻体膜20通过TiN、TiON或者TiSiON形成。并且，在电阻体膜20上的焊盘区域11A，层叠由铝系金属、例如铝形成的布线膜21。形成了电阻体膜20以及布线膜21的基板11的上表面，被例如由氮化硅(SiN)形成的钝化膜22覆盖，进而其上部被例如由聚酰亚胺形成的作为保护层的树脂膜23覆盖。树脂膜23不仅覆盖钝化膜22的上表面，还绕至基板11的侧方来将其上表面以及侧面覆盖。
作为外部连接电极的例如第1连接电极12按照以下方式形成。首先，对树脂膜23，针对与第1连接电极12的开口对应的区域进行曝光，之后进行显影工序，从而采用光刻进行树脂膜23的图案形成。这样，能形成树脂膜23的用于第1连接电极12的焊盘开口12A。之后，进行用于使树脂膜23硬化的热处理(聚酰亚胺固化)，通过热处理而聚酰亚胺膜(树脂膜)23被稳定化。接着，将在应形成第1连接电极12的位置具有贯通孔12A的聚酰亚胺膜23作为掩模，进行钝化膜22的蚀刻。这样，形成使布线膜21在第1连接电极12的焊盘区域11A中露出的焊盘开口12B。钝化膜22的蚀刻也可以通过反应性离子蚀刻(RIE)来进行。
接着，在焊盘开口12B、12A内，通过例如无电解镀覆法，使作为外部连接电极的第1连接电极12生长。焊盘开口12B、12A内的外部连接电极12的形成，优选首先在焊盘区域11A中露出的布线膜21上形成镍层 121，在镍层121上形成钯层122，进而在其之上形成金层，使之成为多层层叠构造膜。镍层121有利于与由铝系金属形成的布线膜21之间的紧贴性的提高，钯层122作为对在其上部层叠的金层123与由铝系金属膜形成的布线膜21之间的相互扩散进行抑制的扩散防止层发挥作用。通过使第1 连接电极12按照这样形成Ni、Pd、Au的3层构造或者多层构造，从而能够成为良好的连接电极。
本发明涉及的外部连接电极的特征在于，进一步在金层123的上表面 (外部连接电极的外部连接端)设置焊料层124。焊料层124能够通过将例如元件表面部浸渍(dip)在焊料槽中来进行层叠。焊料层124也可以按照仅层叠在金层123的表面的方式，使例如金层123的上表面与树脂层(聚酰亚胺层)23的上表面大致为同一平面。或者，金层123的上表面也可以处于比树脂层(聚酰亚胺层)23的上表面稍稍再凹陷的状态。另外，金层 123也可以是从树脂层(聚酰亚胺层)23的上表面突出一些的状态(图17 所示的状态)。
不管怎样，通过在外部连接电极(第1连接电极)12的连接端面设置焊料层124，从而在安装芯片电阻器10时，不需要用于安装的焊料印刷，具有能够容易安装芯片电阻器10的优点。另外，与在安装时实施焊料印刷的情况相比，焊料的使用量更少，能够节约焊料。进而，能够减少因焊料印刷而附着的焊料圆角(焊料层的扩展)，能够良好地安装微小的芯片电阻器10。
图18是表示应用于芯片电阻器10的其他外部连接电极结构的图解式部分剖视图。在图18中，对与图17相同或对应的部分附加相同的符号。图18所示的外部连接电极的特征在于，在焊盘开口12B、12A内露出的布线膜21上形成以铜(Cu)为材料的电极层125。铜层125在焊盘开口 12B、12A中，通过例如无电解镀覆而形成。并且，在该铜层125上层叠有焊料层124。
铜层125在本实施方式中，被设置至焊盘开口12B、12A的中途为止，不会将焊盘开口12B、12A内全部填埋上。在铜层125的上表面层叠焊料层124，焊料层124以从树脂层(聚酰亚胺层)23的上表面稍稍突出的状态隆起。即使采用该结构，也能够得到用于将芯片电阻器10的电路良好地与外部电路进行连接的外部连接电极结构。并且，能够成为一种在安装时省略焊料印刷工序而能够容易地安装芯片电阻器的结构。
图19是用于对将本发明的一实施方式涉及的外部连接电极应用于芯片电容器1的情况下的结构进行说明的图解式部分剖视图。在图19中，在基板2之上形成绝缘膜8，在其之上形成例如下部电极膜51。并且，基板2的上表面被钝化膜9覆盖，而且其上进一步被树脂膜50覆盖。
在该结构中，作为外部连接电极的第2外部电极4按照如下方式被形成。在应形成第2外部电极4的位置具有贯通孔的抗蚀图案，形成于钝化膜9上。将该抗蚀图案作为掩模来进行钝化膜9的蚀刻。从而，形成使下部电极膜51在焊盘区域51B中露出的焊盘开口27。钝化膜9的蚀刻，也可以通过反应性离子蚀刻来进行。
接着，在整个面涂敷树脂膜50。作为树脂膜50，采用感光性的聚酰亚胺。对于树脂膜50，通过针对与焊盘开口27对应的区域进行曝光工序、以及之后的显影工序，从而能够采用光刻进行树脂膜50的图案形成。由此，形成贯通了树脂膜50以及钝化膜9的焊盘开口27。之后，进行用于对树脂膜50进行硬化的热处理(固化处理)。然后，在焊盘开口27内，通过例如无电解镀覆法生长第2外部电极4。
第2外部电极4与图17中说明的芯片电阻器10中的外部连接电极同样地，优选为具有例如下述层的多层层叠构造膜：与下部电极膜51相接的镍层121；层叠在镍层121之上的钯层122；以及层叠在钯层122上的金层123。在第2外部电极4，进而在金层123上(连接端面)设置有焊料层124。焊料层124通过将例如元件表面部浸渍(浸漬)在焊料槽而被层叠。
这样，即使在芯片电容器1中，也通过在作为外部连接电极的第2外部电极4的连接端面层叠焊料层124，从而在芯片电容器1的安装时不需要焊料印刷，能够成为容易执行安装工序的芯片电容器。另外，与在安装时实施焊料印刷的情况相比，焊料的使用量更少，能够节约焊料。进一步，能够减少通过焊料印刷而附着的焊料圆角(焊料层的扩展)，能够良好地安装微小的芯片电容器1。
另外，以上的说明，举出芯片电容器1的第2外部电极4进行了说明，但第1外部电极3的结构也是同样的，并与第2外部电极4同时被制作。图20是表示应用于芯片电容器1的其他外部连接电极的结构例的部分纵剖视图。在图20中，对与图19相同的部分附加相同的编号。图20所示的外部连接电极(第2外部电极4)的特征与图18中说明的结构同样。即，在焊盘开口27露出的下部电极膜51上，通过例如无电解镀覆形成由铜 (Cu)形成的铜层125。铜层125被形成为填充至焊盘开口27的中途部。并在其上表面层叠有焊料层124。
即使采用该结构，也能够与前述的图18所示的实施方式同样地，成为容易安装的外部连接电极结构。以上，作为本发明的实施方式，针对芯片电阻器以及芯片电容器进行了说明，但本发明还可应用于芯片电阻器以及芯片电容器以外的芯片部件。
例如，作为其他芯片部件的示例，能够例示芯片电感器。芯片电感器例如具有下述结构：一种在基板上具有多层布线结构且在多层布线结构内具有电感器(线圈)以及与其关联的布线的部件，多层布线结构内的任意电感器通过熔断器而被组入电路中或者从电路断开。即使在该芯片电感器中，通过采用本发明的外部连接电极的结构，也能够成为容易安装且容易操作的芯片电感器(芯片部件)。
作为芯片部件的再其他示例，还可以例示芯片二极管。芯片二极管例如具有下述结构：一种在基板上具有多层布线结构且在多层布线结构内具有多个二极管以及与其关联的布线的部件，多层布线结构内的任意的二极管通过熔断器而被组入电路中或者从电路断开。通过选择组入电路中的二极管，从而能够变更芯片二极管的整流特性或者进行调整。另外，能够设定芯片二极管的电压降特性(电阻值)。进而，在二极管为LED(发光二级管)的芯片LED的情况下，选择组入电路中的LED，能够成为可选择发光色的芯片LED。对于这样的芯片二极管、芯片LED，能够采用本发明的外部连接电极的结构，从而能够成为一种容易安装且容易操作的芯片二极管、芯片LED之类的芯片部件。
此外，在权利要求书所记载的事项的范围内还可进行各种设计变更。
<第1参考例涉及的发明>
(1)第1参考例涉及的发明特征
例如，第1参考例涉及的发明特征在于以下的A1～A20。
(A1)一种芯片部件，包括：芯片部件主体；在上述芯片部件主体的表面形成的电极焊盘；覆盖上述芯片部件主体的表面，且具有使上述电极焊盘在底面露出的接触孔的保护膜；经由上述接触孔与上述电极焊盘电连接、且具有在从与电极焊盘的表面垂直的方向观察的俯视情况下在上述接触孔的整个周边部延伸至上述保护膜的表面并从与上述电极焊盘之间的接触区域进一步向外方突出的突出部的外部连接电极。
根据该结构，在芯片部件中，通过对外部连接电极的结构进行研究，从而能够实现芯片部件的可靠性的提高。尤其是，外部连接电极被形成为重叠在保护膜表面，使芯片部件的耐湿性提高，且从芯片部件的表面露出的外部连接电极的表面积增加，芯片部件的安装强度提高。进而，外部连接电极对抗外压的强度也提高。其结果，对于芯片部件、尤其是单面设置了一对电极的倒装芯片成为良好的结构。
(A2)根据A1所述的芯片部件，其特征在于，上述保护膜在上述接触孔的边缘部具有从上述接触区域向外方扩展的倾斜面，上述电极的突出部与上述倾斜面相接。
根据该结构，保护膜的倾斜面与外部连接电极的突出部相接，能够成为沿着保护膜牢固地被支承的外部连接电极。
(A3)根据上述A1或A2所述的芯片部件，其特征在于，上述保护膜包括：钝化膜、和在上述钝化膜上层叠的树脂膜，上述接触孔贯通上述钝化膜以及上述树脂膜而形成，上述树脂膜从上述钝化膜的面向上述接触孔的内边缘进一步向内方突出，形成沿着上述钝化膜与上述树脂膜之间的界面的阶梯。
根据该结构，设置了外部连接电极的保护膜的接触孔，由于在其内周面具备阶梯部，因此设置在接触孔的外部连接电极被牢固地固定在接触孔内，能够实现耐湿性的提高、对抗外压的强度提高。
(A4)根据A1～A3的任一项所述的芯片部件，其特征在于，上述电极具有凸弯曲面状的顶面。
根据该结构，由于外部连接电极的表面具有突出部，且具有凸弯曲面状的顶面，因此外部连接电极的表面积增加，能够使芯片部件的安装强度提高。
(A5)根据A1～A4的任一项所述的芯片部件，其特征在于，
进一步包括：在上述芯片部件主体上形成的多个元件要素；设置在上述芯片部件主体上，且将上述多个元件要素分别与上述外部连接电极以可切断的方式连接的多个熔断器。
根据该结构，能够成为一种芯片部件，能够以通用的基本设计应对各种值，并且具有A1～A4所记载的效果。
(A6)根据A5所述的芯片部件，其特征在于，上述元件要素是电阻体，该电阻体具有：形成于上述芯片部件主体上的电阻体膜；按照与上述电阻体膜相接的方式层叠的布线膜。
根据该结构，能够提供芯片电阻器作为芯片部件。
(A7)根据A5所述的芯片部件，其特征在于，
上述元件要素是电容器要素，该电容器要素具有：在上述芯片部件主体上形成的电容膜、和与上述电容膜相接的电极膜。
根据该结构，能够提供芯片电容器作为芯片部件。
(A8)根据A5所述的芯片部件，其特征在于，
上述元件要素包括：形成在上述芯片部件主体上的电感器(线圈)以及与之关联的布线。
根据该结构，能够提供芯片电感器作为芯片部件。
(A9)根据A5所述的芯片部件，其特征在于，
上述元件要素包括具有形成在上述芯片部件主体上的结构造的多个二极管。
根据该结构，能够提供芯片二极管作为芯片部件。
(A10)根据A9所述的芯片部件，其特征在于，
上述多个二极管包括LED。
根据该结构，能够提供芯片LED作为芯片部件。
(A11)一种芯片部件的制造方法，其特征在于，包括：
在芯片部件主体的表面形成电极焊盘的工序；形成将上述芯片部件主体的表面覆盖的保护膜的工序；在上述保护膜形成使上述电极焊盘在底面露出的接触孔的工序；形成经由上述接触孔与上述电极焊盘电连接，且具有在上述接触孔的整个周边部延伸至上述保护膜的表面而从与上述电极焊盘之间的接触区域进一步向外方突出的突出部的电极的工序。
根据该结构，能够制造具备A1所记载的结构以及效果的芯片部件。
(A12)根据A11所述的芯片部件的制造方法，其特征在于，进一步包括：通过对上述保护膜进行热处理，从而在上述接触孔的边缘部形成从上述接触区域向外方扩展的倾斜面的工序，形成上述电极使上述突出部与上述倾斜面相接。
根据该结构，能够制造具有A2所记载的结构以及效果的芯片部件。
(A13)根据A11或A12所述的芯片部件的制造方法，其特征在于，形成上述保护膜的工序包括：形成钝化膜的工序；和在上述钝化膜上层叠树脂膜的工序，形成上述接触孔的工序，是按照贯通上述钝化膜以及上述树脂膜的方式形成上述接触孔的工序，上述钝化膜的面向上述接触孔的内边缘，通过在上述树脂膜下被进行侧面蚀刻，从而从上述树脂膜的面向上述接触孔的内边缘进一步向外方后退，形成沿着上述钝化膜与上述树脂膜之间的界面的阶梯。
根据该结构，能够制造具有A3所记载的结构以及效果的芯片部件。
(A14)根据A11～A13中的任一项所述的芯片部件的制造方法，其特征在于，上述电极被形成为具有凸弯曲面状的顶面。
根据该结构，能够制造具有A4所记载的结构以及效果的芯片部件。
(A15)根据A11～A14中的任一项所述的芯片部件的制造方法，其特征在于，进一步包括：在上述芯片部件主体上形成多个元件要素的工序；在上述芯片部件主体上，形成将上述多个元件要素分别与上述外部连接电极以可切断的方式连接的多个熔断器的工序。
根据该结构，能够制造具有A6所记载的结构以及效果的芯片部件。
(A16)根据A15所述的芯片部件的制造方法，其特征在于，形成上述元件要素的工序包括：在上述芯片部件主体上形成电阻体膜的工序；和形成以与上述电阻体膜相接的方式层叠的布线膜的工序，上述元件要素是包括上述电阻体膜以及上述布线膜的电阻体。
根据该结构，能够制造作为具有A6所记载的结构以及效果的芯片部件的芯片电阻器。
(A17)根据A15所述的芯片部件的制造方法，其特征在于，形成上述元件要素的工序包括：在上述芯片部件主体上形成电容膜的工序；和形成与上述电容膜相接的电极膜的工序，上述元件要素是电容器要素。
根据该结构，能够制造作为具有A7所记载的结构以及效果的芯片部件的芯片电容器。
(A18)根据A15所述的芯片部件的制造方法，其特征在于，形成上述元件要素的工序，包括：在上述芯片部件主体上形成电感器以及与其关联的布线膜的工序，上述元件要素是线圈要素。
根据该结构，能够制造作为具有A8所记载的结构以及效果的芯片部件的芯片电感器。
(A19)根据A15所述的芯片部件的制造方法，其特征在于，形成上述元件要素的工序，包括在上述芯片部件主体上形成结构造的工序，上述元件要素是二极管要素。
根据该结构，能够制造作为具有A9所记载的结构以及效果的芯片部件的芯片二极管。
(A20)根据A15所述的芯片部件的制造方法，其特征在于，形成上述元件要素的工序，包括在上述芯片部件主体上形成结构造的工序，上述元件要素是LED要素。
根据该结构，能够制造作为具有A10所记载的结构以及效果的芯片部件的芯片LED。
(2)第1参考例所涉及的发明实施方式
以下，参照附图，对第1参考例的实施方式详细进行说明。另外，图 22～图40所示的符号仅在这些附图中有效，即便被使用于其他实施方式，也不表示与该其他实施方式的符号相同的要素。
图22(A)是表示第1参考例的一实施方式涉及的芯片电阻器a10的外观结构的图解立体图，图22(B)是表示将芯片电阻器a10安装在基板上的状态侧视图。参照图22(A)，第1参考例的一实施方式涉及的芯片电阻器a10具备：在基板a11上形成的第1连接电极a12；第2连接电极 a13；和电阻电路网a14。基板a11是俯视下大约长方形状的长方体形状，作为一例，有长边方向的长度L＝0.3mm、短边方向的宽度W＝0.15mm、厚度T＝0.1mm的程度的大小的微小芯片。基板a11可以是俯视下角部被倒角的圆角形状。基板可以例如由硅、玻璃、陶瓷等形成。在以下的实施方式中，以基板a11为硅基板的情况为例进行说明。
芯片电阻器a10如图40所示，在半导体晶片(硅晶片)上以晶格状形成多个芯片电阻器a10，能够通过切断半导体晶片(硅晶片)来分离成各个芯片电阻器a10而得到。在硅基板a11上，第1连接电极a12是在沿着硅基板a11的一条短边A111而设置的短边A111方向较长的矩形电极。第2连接电极a13是在沿着硅基板a11上的另一条短边A112设置的短边 A112方向较长的矩形电极。电阻电路网a14被设置在硅基板a11上的由第1连接电极a12和第2连接电极a13夹持的中央区域(电路形成面或者元件形成面)。并且，电阻电路网a14的一端侧与第1连接电极a12电连接，电阻电路网a14的另一端侧与第2连接电极a13电连接。这些第1连接电极a12、第2连接电极a13以及电阻电路网a14，例如作为一例，能够采用半导体制造工艺设置在硅基板a11上。换言之，能够使用用于制造半导体装置的装置、设备制造分立的芯片电阻器a10。尤其是，通过采用后述的光刻工艺，从而能够形成微细且准确的布局图案的电阻电路网a14。
第1连接电极a12以及第2连接电极a13，分别作为外部连接电极发挥作用。在芯片电阻器a10被安装在电路基板a15的状态下，如图22(B) 所示，第1连接电极a12以及第2连接电极a13，分别通过焊料与电路基板a15的电路(未图示)以电气方式且机械式连接。在本实施方式中，作为外部连接电极发挥作用的第1连接电极a12以及第2连接电极a13，由金(Au)或者铜(Cu)形成。
图23是芯片电阻器a10的俯视图，表示第1连接电极a12、第2连接电极a13以及电阻电路网a14的配置关系进而电阻电路网a14的俯视结构 (布局图案)。参照图23，芯片电阻器a10包括：被配置成长边沿着硅基板上面的一条短边A111的俯视呈大约矩形的第1连接电极a12；被配置成长边沿着硅基板上表面的另一条短边A112的俯视呈大约矩形的第2连接电极a13；被设置在第1连接电极a12以及第2连接电极a13之间的俯视为矩形的区域中的电阻电路网a14。
电阻电路网a14具有：在硅基板a11上以矩阵状排列的具有相等的电阻值的多个单位电阻体R(图23的示例中，沿着行方向(硅基板的长度方向)排列8个单位电阻体R，沿着列方向(硅基板的宽度方向)排列44 个单位电阻体R而总计包括352个单位电阻体R的结构)。并且，这些多个单位电阻体R的1～64个规定个数的单位电阻体(由导体形成的布线膜) 被电连接，形成与被连接的单位电阻体R的个数相应的多个种类的电阻电路。所形成的多个种类的电阻电路，通过导体膜C(由导体形成的布线膜) 以规定的方式连接。
进而，为了将电阻电路以电气方式组入电阻电路网a14中，或者从电阻电路网a14进行电分离，设置可熔断的多个熔断器膜F(由导体形成的布线膜)。多个熔断器膜F沿着第2连接电极a13的内侧边，使配置区域排列成直线状。更具体而言，多个熔断器膜F以及连接用导体膜C以相邻的方式排列，其排列方向被配置成直线状。
图24A是将图23所示的电阻电路网a14的一部分放大描绘的俯视图，图24B以及图24C分别是为了对电阻电路网a14中的单位电阻体R的结构进行说明而描绘的长度方向的纵剖视图以及宽度方向的纵剖视图。参照图24A、图24B以及图24C，针对单位电阻体R的结构进行说明。
在作为基板的硅基板a11的上表面形成绝缘层(SiO2)a19，在绝缘层 a19上配置电阻体膜a20。电阻体膜a20通过TiN、TiON或者TiSiON形成。该电阻体膜a20被设置为在第1连接电极a12与第2连接电极a13之间平行地以直线状延伸的多条电阻体膜(以下称作“电阻体膜行”)，电阻体膜行a20有些情况下在行方向在规定的位置被切断。在电阻体膜行a20 上，层叠作为导体膜片a21的铝膜。各导体膜片a21在电阻体膜行a20上，在行方向上隔着规定的间隔R而层叠。
若用电路记号表示该结构的电阻体膜行a20以及导体膜片a21的电气特征，则如图25所示。即，如图25(A)所示，规定间隔R的区域的电阻体膜行a20部分，分别形成固定的电阻值r的单位电阻体R。层叠了导体膜片a21的区域，通过该导体膜片a21将电阻体膜行a20短路。从而，形成由图25(B)所示的电阻r的单位电阻体R的串联连接组成的电阻电路。
另外，由于相邻的电阻体膜行a20彼此之间通过电阻体膜行a20以及导体膜片a21而被连接，因此图24A所示的电阻电路网，构成图25(C) 所示的电阻电路。在图24B以及图24C所示的图解式剖视图中，附图标记 a11表示硅基板，a19表示作为绝缘层的二氧化硅SiO2层，a20表示在绝缘层a19上形成的TiN、TiON或者TiSiON的电阻体膜，a21表示铝(Al)的布线膜，a22表示作为保护膜的SiN膜，a23表示作为保护层的聚酰亚胺层。
另外，关于该结构的电阻电路网a14的制造工艺，后面将详细描述。在本实施方式中，在硅基板11上形成的电阻电路网a14中包括的单位电阻体R包括：电阻体膜行a20、和在电阻体膜行a20上在行方向隔开规定间隔而层叠的多个导体膜片a21，未层叠导体膜片a21的固定间隔R部分的电阻体膜行a20，构成1个单位电阻体R。构成单位电阻体R的电阻体膜行a20其形状以及大小全部相等。从而，基于嵌入基板上的形状相同大小相同的电阻体膜成为大概相同值的特性，在硅基板a11上以矩阵状排列的多个单位电阻体R具有相等的电阻值。
在电阻体膜行a20上层叠的导体膜片a21形成单位电阻体R，并且，还实现用于连接多个单位电阻体R来构成电阻电路的连接用布线膜的作用。图26(A)是将图23所示的芯片电阻器a10的俯视图的一部分放大描绘的包括熔断器膜F在内的区域的部分放大俯视图，图26(B)是表示沿着图26(A)的B-B的剖视结构的图。
如图26(A)(B)所示，熔断器膜F还通过在电阻体膜a20上层叠的布线膜a21而形成。即，在与形成单位电阻体R的电阻体膜行a20上层叠的导体膜片a21相同的层，由作为与导体膜片a21相同的金属材料的铝 (Al)形成。另外，导体膜片a21如前所述，还被用作为了形成电阻电路而对多个单位电阻体R进行电连接的连接用导体膜C。
即，在层叠在电阻体膜a20上的同一层中，单位电阻体R形成用的布线膜、用于形成电阻电路的连接用布线膜、用于构成电阻电路网a14的连接用布线膜、熔断器膜、进而用于将电阻电路网a14与第1连接电极a12 以及第2连接电极a13连接的布线膜，采用相同的金属材料(例如铝)，通过相同的制造工艺(例如溅射以及光刻工艺)而形成。从而，该芯片电阻器a10的制造工艺被简化，另外，能够利用共同的掩模同时形成各种布线膜。进而，还提高与电阻体膜a20之间的对准性。
图27是将图23所示的电阻电路网a14中的对多个种类的电阻电路进行连接的连接用导体膜C以及熔断器膜F的排列关系、与该连接用导体膜 C以及熔断器膜F连接的多个种类的电阻电路之间的连接关系进行图解示出的图。参照图27，在第1连接电极a12上，连接电阻电路网a14中包括的基准电阻电路R8的一端。基准电阻电路R8由8个单位电阻体R的串联连接组成，其另一端与熔断器膜F1连接。
在熔断器膜F与连接用导体膜C2上，连接由64个单位电阻体R的串联连接组成的电阻电路R64的一端以及另一端。在连接用导体膜C2与熔断器膜F4上，连接由32个单位电阻体R的串联连接组成的电阻电路 R32的一端以及另一端。在熔断器膜F4与连接用导体膜C5上，连接由 32个单位电阻体R的串联连接组成的电阻电路体R32的一端以及另一端。
在连接用导体膜C5与熔断器膜F6上，连接由16个单位电阻体R的串联连接组成的电阻电路R16的一端以及另一端。在熔断器膜F7以及连接用导体膜C9上，连接由8个单位电阻体R的串联连接组成的电阻电路 R8的一端以及另一端。在连接用导体膜C9以及熔断器膜F10上，连接由 4个单位电阻体R的串联连接组成的电阻电路R4的一端以及另一端。
在熔断器膜F11以及连接用导体膜C12上，连接由2个单位电阻体R 的串联连接组成的电阻电路R2的一端以及另一端。在连接用导体膜C12 以及熔断器膜F13上，连接由1个单位电阻体R组成的电阻电路体R1的一端以及另一端。在熔断器膜F13以及连接用导体膜C15上，连接由2个单位电阻体R的并联连接组成的电阻电路R/2的一端以及另一端。
在连接用导体膜C15以及熔断器膜F16上，连接由4个单位电阻体R 的并联连接组成的电阻电路R/4的一端以及另一端。在熔断器膜F16以及连接用导体膜C18上，连接由8个单位电阻体R的并联连接组成的电阻电路R/8的一端以及另一端。在连接用导体膜C18以及熔断器膜F19上，连接由16个单位电阻体R的并联连接组成的电阻电路R/16的一端以及另一端。
在熔断器膜F19以及连接用导体膜C22上，连接由32个单位电阻体 R的并联连接组成的电阻电路R/32。针对多个熔断器膜F以及连接用导体膜C，分别将熔断器膜F1、连接用导体膜C2、熔断器膜F3、熔断器膜F4、连接用导体膜C5、熔断器膜F6、熔断器膜F7、连接用导体膜C8、连接用导体膜C9、熔断器膜F10、熔断器膜F11、连接用导体膜C12、熔断器膜F13、熔断器膜F14、连接用导体膜C15、熔断器膜F16、熔断器膜F17、连接用导体膜C18、熔断器膜F19、熔断器膜F20、连接用导体膜C21、以及连接用导体膜C22配置成直线状来串联连接。是一种若各熔断器膜F 熔断，则在与熔断器膜F相邻连接的连接用导体膜C之间的电连接被切断的结构。
若用电气电路图示出该结构，则如图28所示。即，在所有的熔断器膜F都未熔断的状态下，电阻电路网a14，构成在第1连接电极a12以及第2连接电极a13之间设置的由8个单位电阻体R的串联连接组成的基准电阻电路R8(电阻值8r)的电阻电路。例如，若将1个单位电阻体R的电阻值r设为r＝80Ω，则构成通过8r＝640Ω的电阻电路来连接了第1连接电极a12以及第2连接电极a13而成的芯片电阻器a10。
并且，在基准电阻电路R8以外的多个种类的电阻电路，分别并联连接熔断器膜F，通过各熔断器膜F，这些多个种类的电阻电路成为短路的状态。即，在基准电阻电路R8上，串联连接12种13个电阻电路R64～ R/32，但各电阻电路分别通过并联连接的熔断器膜F而短路，因此从电气上看，各电阻电路未被组入电阻电路网a14中。
本实施方式涉及的芯片电阻器a10，根据被要求的电阻值，将熔断器膜F选择性地通过例如激光进行熔断。从而，并联连接的熔断器膜F被熔断的电阻电路被组入到电阻电路网a14中。从而，能够成为电阻电路网a14 整体的电阻值具有将与被熔断的熔断器膜F对应的电阻电路串联而组入的电阻值的电阻电路网。
换言之，本实施方式涉及的芯片电阻器a10，通过将与多个种类的电阻电路对应地设置的熔断器膜选择性地进行熔断，从而能够将多个种类的电阻电路(例如，若F1、F4、F13熔断，则为电阻电路R64、R32、R1的串联连接)组入到电阻电路网。并且，多个种类的电阻电路，由于各自的电阻值是固定的，因此可以说能够成为对电阻电路网a14的电阻值进行数字式调整，具有所要求的电阻值的芯片电阻器a10。
另外，多个种类的电阻电路具备：具有相等的电阻值的单位电阻体R 串联地以1个、2个、4个、8个、16个、32个、64个这样的等比数列的方式增加单位电阻体R的个数来连接的多个种类的串联电阻电路、以及相等电阻值的单位电阻体R并联地以2个、4个、8个、16个、32个这样的等比数列的方式增加单位电阻体R的个数来连接的多个种类的并联电阻电路。并且，这些电路在通过熔断器膜F而短路的状态下被串联连接。从而，通过对熔断器膜F选择性地进行熔断，能够将电阻电路网14整体的电阻值在从小的电阻值至大的电阻值为止的宽范围内设定为任意的电阻值。
图29是第1参考例的其他实施方式涉及的芯片电阻器a30的俯视图，表示第1连接电极a12、第2连接电极a13以及电阻电路网4的配置关系进而电阻电路网a14的俯视结构。芯片电阻器a30与前述的芯片电阻器a10 的不同之处在于，电阻电路网a14中的单位电阻体R的连接方式。
即，芯片电阻器a30的电阻电路网a14中，具有在硅基板上以矩阵状排列的具有相等的电阻值的多个单位电阻体R(在图29的结构中，沿着行方向(硅基板的长度方向)排列8个单位电阻体R、沿着列方向(硅基板的宽度方向)排列44个单位电阻体R而总计包括352个单位电阻体R 的结构)。并且，这些多个单位电阻体R的1～128个规定个数单位电阻体R被电连接，形成多个种类的电阻电路。所形成的多个种类的电阻电路，通过作为电路网连接单元的导体膜以及熔断器膜F以并联方式被连接。多个熔断器膜F，沿着第2连接电极a13的内侧边，配置区域被排列成直线状，成为一旦熔断器膜F熔断，则与熔断器膜连接的电阻电路便从电阻电路网a14中电分离的结构。
另外，构成电阻电路网a14的多个单位电阻体R的结构、连接用导体膜、熔断器膜F的结构，由于与之前说明的芯片电阻器a10中对应的部位的结构相同，因而在此省略说明。图30是将图29所示的电阻电路网中的多个种类的电阻电路的连接方式、与对这些电阻电路进行连接的熔断器膜 F的排列关系以及连接于熔断器膜F的多个种类的电阻电路的连接关系进行图解示出的图。
参照图30，在第1连接电极a12，连接电阻电路网a14中包括的基准电阻电路R/16的一端。基准电阻电路R/16由16个单位电阻体R的并联连接组成，其另一端连接于其余电阻电路所连接的连接用导体膜C。在熔断器膜F1与连接用导体膜C上，连接由128个单位电阻体R的串联连接组成的电阻电路R128的一端以及另一端。
在熔断器膜F5与连接用导体膜C上，连接由64个单位电阻体R的串联连接组成的电阻电路R64的一端以及另一端。在电阻膜F6与连接用导体膜C上，连接由32个单位电阻体R的串联连接组成的电阻电路R32 的一端以及另一端。在熔断器膜F7和连接用导体膜C上，连接由16个单位电阻体R的串联连接组成的电阻电路R16的一端以及另一端。
在熔断器膜F8与连接用导体膜C上，连接由8个单位电阻体R的串联连接组成的电阻电路R8的一端以及另一端。在熔断器膜F9和连接用导体膜C上，连接由4个单位电阻体R的串联连接组成的电阻电路R4的一端以及另一端。在熔断器膜F10和连接用导体膜C上，连接由2个单位电阻体R的串联连接组成的电阻电路R2的一端以及另一端。
在熔断器膜F11和连接用导体膜C上，连接由1个单位电阻体R的串联连接组成的电阻电路R1的一端以及另一端。在熔断器膜F12和连接用导体膜C上，连接由2个单位电阻体R的并联连接组成的电阻电路R/2 的一端以及另一端。在熔断器膜F13和连接用导体膜C上，连接由4个单位电阻体R的并联连接组成的电阻电路R/4的一端以及另一端。
熔断器膜F14、F15、F16被电连接，在这些熔断器膜F14、F15、F16 与连接用导体C，连接由8个单位电阻体R的并联连接组成的电阻电路 R/8的一端以及另一端。熔断器膜F17、F18、F19、F20、F21被电连接，在这些熔断器膜F17～F21与连接用导体膜C上，连接由16个单位电阻体 R的并联连接组成的电阻电路R/16的一端以及另一端。
熔断器膜F具备21个熔断器膜F1～F21，这些熔断器膜全部与第2 连接电极a13连接。由于是这样的结构，因此一旦连接电阻电路的一端的任一熔断器膜F熔断，则一端与该熔断器膜F连接的电阻电路便从电阻电路网a14电断开。
若用电气电路图示出图30的结构、即芯片电阻器a30所具备的电阻电路网a14的结构，则如图31所示。在所有的熔断器膜F都未熔断的状态下，电阻电路网a14，在第1连接电极a14与第2连接电极a13之间，构成基准电阻电路R/16、与12种电阻电路R/16、R/8、R/4、R/2、R1、 R2、R4、R8、R16、R32、R64、R128的并联连接电路之间的串联连接电路。
然后，在基准电阻电路R/16以外的12种电阻电路，分别串联连接熔断器膜F。从而，在具有该电阻电路网a14的芯片电阻器a30中，根据被要求的电阻值，将熔断器膜F选择性地通过例如激光进行熔断，从而与被熔断的熔断器膜F对应的电阻电路(熔断器膜F串联连接的电阻电路)，能够从电阻电路网a14中电分离，能够对芯片电阻器a10的电阻值进行调整。
换言之，该实施方式涉及的芯片电阻器a30，也通过对与多个种类的电阻电路对应地设置的熔断器膜选择性地进行熔断，从而能够将多个种类的电阻电路从电阻电路网电断开。并且，多个种类的电阻电路，由于各自的电阻值分别为固定的，因此可以说能够成为一种对电阻电路网a14的电阻值进行调整，来具有所要求的电阻值的芯片电阻器a30。
另外，多个种类的电阻电路具备：具有相等的电阻值的单位电阻体R，串联地以1个、2个、4个、8个、16个、32个、64个以及128个这样的等比数列的方式增加单位电阻体R的个数来连接的多个种类的串联电阻电路、以及相等电阻值的单位电阻体R并联地以2个、4个、8个、16个这样的等比数列的方式增加单位电阻体R的个数来连接的多个种类的并联电阻电路。从而，通过对熔断器膜F选择性地进行熔断，从而能够将电阻电路网a14整体的电阻值精细且数字式地设定为任意的电阻值。
图32是作为第1参考例的其他实施方式的芯片电容器的俯视图，图 33表示图32的剖视图，表示沿着图32的切断面线XXXIII-XXXIII观察的切面。进而，图34是将上述芯片电容器的一部分结构分离示出的分解立体图。芯片电容器a1具备：基板a2、在基板a2上配置的第1外部电极 a3、和在该基板a2上配置的第2外部电极a4。基板a2在本实施方式中，具有俯视下将四角倒角而成的矩形形状。矩形形状是例如0.3mm×0.15mm 的程度的尺寸。在基板a2的长度方向两端部分别配置第1外部电极a3以及第2外部电极a4。第1外部电极a3以及第2外部电极a4，在本实施方式中，具有在基板a2的短边方向延伸的大致矩形的平面形状，在与基板 a2的角部对应的各2处具有倒角部。在基板a2上，在第1外部电极a3以及第2外部电极a4之间的电容器配置区域a5内，配置有多个电容器要素 C1～C9。多个电容器要素C1～C9经由多个熔断器单元a7分别与第1外部电极a3电连接。
如图33以及图34所示，在基板a2的表面形成绝缘膜a8，在绝缘膜 a8的表面形成下部电极膜a51。下部电极膜a51遍及电容器配置区域a5 的大致整个区域，并且延伸至第2外部电极a4的正下方的区域而形成。更具体而言，下部电极膜a51具有作为电容器要素C1～C9的共同的下部电极发挥作用的电容器电极区域a51A；和用于外部电极引出的焊盘区域a51B。电容器电极区域a51A位于电容器配置区域a5，焊盘区域a51B位于第2外部电极a4的正下方。
在电容器配置区域a5中，以覆盖下部电极膜a51(电容器电极区域a51A)的方式形成电容膜(电介质膜)a52。电容膜a52遍及电容器电极区域a51A的整个区域而连续，在本实施方式中，进一步延伸到第1外部电极a3的正下方的区域为止，对电容器配置区域a5外的绝缘膜a8进行覆盖。在电容膜a52之上，形成上部电极膜a53。在图22中，为了清楚化，对上部电极膜a53附加示出细小点。上部电极膜a53具有：位于电容器配置区域a5的电容器电极区域a53A；位于第1外部电极a3的正下方的焊盘区域a53B；和被配置在焊盘区域a53B与电容器电极区域a53A之间的熔断器区域a53C。
在电容器电极区域a53A，上部电极膜a53被分割成多个电极膜部分 a131～a139。在本实施方式中，各电极膜部分a131～a139都形成为矩形形状，从熔断器区域a53C向第2外部电极a4延伸为带状。多个电极膜部分 a131～a139以多个种类的对置面积夹着电容膜a52而与下部电极膜a51对置。更具体而言，电极膜部分a131～a139的相对于下部电极膜a51的对置面积，可以被规定为1∶2∶4∶8∶16∶32∶64∶128∶128。即，多个电极膜部分a131～a139包括对置面积不同的多个电极膜部分，更详细而言，包括具有按照公比成为2的等比数列的方式设定的对置面积的多个电极膜部分a131～a138(或者a131～a137，a139)。由此，通过各电极膜部分 a131～a139与以夹持电容膜12的方式对置的下部电极膜a51所分别构成的多个电容器要素C1～C9，包括具有彼此不同的电容值的多个电容器要素。在电极膜部分a131～a139的对置面积的比如前所述的情况下，电容器要素C1～C9的电容值之比，与该对置面积的比相等，成为1∶2∶4∶8 ∶16∶32∶64∶128∶128。即，多个电容器要素C1～C9包括按照公比成为2的等比数列的方式设定了电容值的多个电容器要素C1～C8(或者 C1～C7，C9)。
在本实施方式中，电极膜部分a131～a135形成宽度相等且长度比设定为1∶2∶4∶8∶16的带状。另外，电极膜部分a135，a136，a137，a138， a139形成长度相等且宽度比设定为1∶2∶4∶8∶8的带状。电极膜部分 a135～a139跨过电容器配置区域a5的从第1外部电极a3侧的边缘至第2 外部电极a4侧的边缘为止的范围延伸而形成，电极膜部分a131～a134形成为比电极膜部分a135～a139更短。
焊盘区域a53B形成与第1外部电极a3大致相似的形状，具有大致为矩形的平面形状形，其中具有与基板a2的角部对应的两个倒角部。沿着该焊盘区域a53B的一条长边(相对于基板a2的周边处于内方侧的长边) 配置熔断器区域a53C。熔断器区域a53C包括沿着焊盘区域a53B的上述一条长边排列的多个熔断器单元a7。熔断器单元a7由与上部电极膜a53 的焊盘区域a53B相同的材料一体式地形成。多个电极膜部分a131～a139 与一个或者多个熔断器单元a7一体式地形成，经由这些熔断器单元a7而与焊盘区域a53B连接，经由该焊盘区域a53B来与第1外部电极a3电连接。面积比较小的电极膜部分a131～a136通过一个熔断器单元a7而与焊盘区域a53B连接，面积比较大的电极膜部分137～a139经由多个熔断器单元a7而与焊盘区域a53B连接。不必采用所有的熔断器单元a7，在本实施方式中，一部分熔断器单元a7是未使用的。
熔断器单元a7包括：用于与焊盘区域a53B之间的连接的第1宽幅部 a7A和用于与电极膜部分a131～a139之间的连接的第2宽幅部a7B；用于对第1以及第2宽幅部a7A，a7B之间进行连接的窄幅部a7C。窄幅部a7C 被构成为能够通过激光切断(熔断)。从而，能够通过熔断器单元a7的切断使电极膜部分a131～a139中的无用的电极膜部分从第1以及第2外部电极a3，a4电断开。
虽然图32以及图34中省略了图示，但如图33所表示，包括上部电极膜a53的表面在内的芯片电容器a1的表面被钝化膜a9覆盖。钝化膜a9 例如由氮化膜形成，被形成为不仅覆盖芯片电容器a1的上表面，而且延伸至基板a2的侧面为止来将该侧面覆盖。进而，在钝化膜a9上，形成由聚酰亚胺树脂等形成的树脂膜a50。树脂膜a50被形成为覆盖芯片电容器 a1的上表面，进而到达基板a2的侧面来将该侧面上的钝化膜a9覆盖。
钝化膜a9以及树脂膜a50是对芯片电容器a1的表面进行保护的保护膜。在这些保护膜中，在与第1外部电极a3以及第2外部电极a4对应的区域分别形成焊盘开口a26，a27。焊盘开口a26，a27按照分别使上部电极膜a53的焊盘区域a53B的一部分区域、下部电极膜a51的焊盘区域a51B 的一部分区域露出的方式贯通钝化膜a9以及树脂膜a50。进而，在本实施方式中，与第2外部电极a4对应的焊盘开口a27还贯通电容膜a52。
在焊盘开口a26，a27分别填埋第1外部电极a3以及第2外部电极a4。这样，第1外部电极a3便与上部电极膜a53的焊盘区域a53B接合，第2 外部电极a4便与下部电极膜a51的焊盘区域a51B接合。第1以及第2外部电极a3，a4被形成为从树脂膜a50的表面突出。这样，便能够对安装基板以倒装芯片方式接合芯片电容器a1。
图35是表示芯片电容器a1的内部的电气结构的电路图。在第1外部电极a3与第2外部电极a4之间，并联连接多个电容器要素C1～C9。在各电容器要素C1～C9与第1外部电极a3之间，串联安装由一个或者多个熔断器单元a7分别构成的熔断器F1～F9。当熔断器F1～F9全部连接时，芯片电容器a1的电容值与电容器要素C1～C9的电容值总和相等。若从多个熔断器F1～F9中选择的一个或者两个以上的熔断器切断，则与该被切断的熔断器对应的电容器要素断开，芯片电容器a1的电容值减少该被断开的电容器要素的电容值。
因而，如果对焊盘区域a51B，A53B之间的电容值(电容器要素C1～ C9的总电容值)进行测定，之后根据所希望的电容值将从熔断器F1～F9 中适当选择出的一个或者多个熔断器通过激光进行熔断，则能够进行向所希望的电容值的契合(激光修调)。尤其是，如果电容器要素C1～C8的电容值被设定为公比呈2的等比数列，则可实现以与作为最小电容值(该等比数列的第一项的值)的电容器要素C1的电容值对应的精度向目标电容值的契合的微调整。
例如，电容器要素C1～C9的电容值也可以被规定为如下。
C1＝0.03125pF C2＝0.0625pF C3＝0.125pF C4＝0.25pF C5 ＝0.5pF C6＝1pFC7＝2pF C8＝4pF C9＝4pF
在该情况下，能够以0.03125pF的最小契合精度对芯片电容器a1的容量进行微调整。另外，通过从熔断器F1～F9中适当地选择应切断的熔断器，从而能够提供一种0.1pF～10pF之间的任意的电容值的芯片电容器a1。
按照以上所述，根据本实施方式，在第1外部电极a3以及第2外部电极a4之间，设置可通过熔断器F1～F9断开的多个电容器要素C1～C9。电容器要素C1～C9包括不同电容值的多个电容器要素，更具体而言，包括以成等比数列的方式设定了电容值的多个电容器要素。从而，通过从熔断器F1～F9中选择出一个多个熔断器通过激光进行熔断，从而能够提供一种不必变更设计便能够对应多个种类的电容值，且能够准确契合为所希望的电容值的芯片电容器a1。
关于芯片电容器a1的各部的详细情况，以下加以说明。基板a2也可以具有例如俯视中0.3mm×0.15mm、0.4mm×0.2mm、或者0.2mm×0.1mm 等的矩形形状(优选0.4mm×0.2mm以下的大小)。电容器配置区域 a5大概成为具有与基板a2的短边的长度相当的一边的正方形区域。基板 a2的厚度，可以是150μm左右。基板a2可以是例如通过从背面侧(未形成电容器要素C1～C9的表面)进行的磨削或者研磨而薄型化的基板。作为基板a2的材料，既可以采用以硅基板为代表的半导体基板，也可以采用玻璃基板，还可以采用树脂膜。
绝缘膜a8可以是氧化硅膜等的氧化膜。其膜厚可以是的程度。下部电极膜a51优选为导电性膜，尤其是金属膜，可以是例如铝膜。由铝膜组成的下部电极膜a51能够通过溅射法形成。优选上部电极膜 a53也同样地由导电性膜、尤其是金属膜构成，可以是铝膜。由铝膜形成的上部电极膜a53能够通过溅射法形成。用于将上部电极膜a53的电容器电极区域a53A分割为电极膜部分a131～a139、且将熔断器区域a53C整形为多个熔断器单元a7的图案形成，能够通过光刻以及蚀刻工艺来进行。
电容膜a52例如能够由氮化硅膜构成，其膜厚能够成为 (例如)。电容膜a52可以是通过等离子CVD(化学气相生长)形成的氮化硅膜。钝化膜a9可以例如由氮化硅膜构成，通过例如等离子CVD 法形成。该膜厚可以被设为左右。树脂膜a50如前所述可以由聚酰亚胺膜及其他树脂膜构成。
图36是用于对第1参考例的进一步其他实施方式涉及的芯片电容器 a31的结构进行说明的俯视图。在图36中，对与前述的图32所示的各部对应的部分，附加示出相同的参照符号。在前述的实施方式涉及的芯片电容器a1中，上部电极膜a53的电容器电极区域a53A被分割为分别为带状的电极膜部分a131～a139。这种情况下，如图32所示，电容器配置区域a5内会产生无法作为电容器要素利用的区域，无法有效运用小基板a2上的有限的区域。
因而，在图36所示的实施方式中，多个电极膜部分a131～a139被分割成L字形的电极膜部分a141～a149。从而，例如，图36的结构中的电极膜部分a149，能够以图32的结构的电极膜部分a139的1.5倍的面积与下部电极膜a51对置。从而，在图32的第1实施方式中，假设与电极膜部分a139对应的电容器要素C9具有4pF的电容，则通过采用本实施方式中的电极膜部分a149，从而电容器要素C9能够具有6pF的电容。这样，便能够有效运用电容器配置区域a5内的区域，在更宽的范围设定芯片电容器a1的电容值。
另外，在本实施方式中，为了使之不受寄生电容的影响，基板a2也采用具有100Ω·Cm以上的电阻率的半导体形成。图37是用于对第1参考例的进一步其他实施方式涉及的芯片电容器a41的结构进行说明的分解立体图，与在前述的实施方式的说明中采用的图34同样地表示芯片电容器a41的各部。
在本实施方式中，上部电极膜a53的电容器电极区域a53A形成遍及电容器配置区域a5的大致整个区域而连续的连续膜图案，另一方面，下部电极膜a51的电容器电极区域a51A被分割成多个电极膜部分a151～ a159。电极膜部分a151～a159，既可以以与图32所示的实施方式中的电极膜部分a131～a139同样的形状以及面积比形成，也可以以与图36所示的实施方式中的电极膜部分a141～a149同样的形状以及面积比形成。这样，通过电极膜部分a151～a159、电容膜a52、和上部电极膜a53，便构成多个电容器要素。该多个电容器要素的至少一部分构成电容值不同(按照例如成等比数列的方式设定各电容值)的电容器要素群。
下部电极膜a51进一步在电容器电极区域a51A与焊盘区域a51B之间具有熔断器区域a51C。在熔断器区域a51C，与之前的实施方式的熔断器单元a7同样的多个熔断器单元47沿着焊盘区域a51B排列成一列。各电极膜部分a151～a159经由一个或者多个熔断器单元47与焊盘区域a51B 连接。
即使采用这样的结构，电极膜部分a151～a159也能够以彼此不同的对置面积与上部电极膜a53对置，这些电极膜部分a151～a159通过将熔断器单元a47切断从而单独地断开。因此，能得到与之前的实施方式的情况同样的效果。尤其是，多个电极膜部分151～159的至少一部分，形成为以公比设定成为2的等比数列的对置面积来与上部电极膜a53对置，从而与之前的实施方式的情况同样地，能够提供一种以高精度契合为所需要的电容值的芯片电容器。
另外，在本实施方式中，也为了使之不受寄生电容的影响而基板a2 通过具有100Ω·Cm以上的电阻率的半导体形成。图38是用于对作为第 1参考例的特征的外部连接电极的结构的一例进行说明的图，(A)是芯片电阻器a10的部分俯视图，是表示切断处B-B的图，(B)是沿着(A) 中的B-B的切断部分的图解式部分纵剖视图。
参照例如图22～5说明的芯片电阻器a10，在半导体晶片(硅晶片) 上以晶格状形成多个芯片电阻器a10，沿着切断线(scribeline)100被切断而分离成各个芯片电阻器a10。芯片电阻器a10中的沿着B-B的第1连接电极a12部分的部分纵剖视图是图38(B)所示的结构。
参照图38(B)，在硅基板a11上形成绝缘层(SiO2)a19，在绝缘层 a19上配置电阻体膜a20。电阻体膜a20通过TiN、TiON或者TiSiON而形成。并且，在电阻体膜a20上的焊盘区域a11A，层叠由铝系金属、例如铝(Al)形成的布线膜a21。形成了电阻体膜a20以及布线膜a21的基板a11的上表面，被例如由氮化硅(SiN)形成的钝化膜a22覆盖，进而其上部被作为例如由聚酰亚胺形成的保护层的树脂膜a23覆盖。
作为外部连接电极的第1连接电极a12，按照如下方式形成。首先，对于树脂层a23，针对与第1连接电极的开口(接触孔)对应的区域进行曝光，之后进行显影工序，从而能采用光刻进行树脂膜a23的图案形成。这样，便能形成树脂膜a23的作为用于第1连接电极a12的接触孔的焊盘开口a12A。之后，进行用于对树脂膜a23进行硬化的热处理(聚酰亚胺固化)，通过热处理而聚酰亚胺膜(树脂膜)a23被稳定化。另外，通过该热处理，从而树脂膜a23的上部收缩，焊盘开口a12A成为开口直径向上方扩大式地斜向上倾斜的开口。
接着，将在应形成第1连接电极a12的位置具有接触孔(焊盘开口) a12A的聚酰亚胺膜a23作为掩模，来进行钝化膜a22的蚀刻。这样，便能形成作为使布线膜a21在第1连接电极a12的焊盘区域a11A露出的接触孔的焊盘开口a12B。焊盘开口a12B构成接触孔的一部分，用于形成该焊盘开口a12B的蚀刻，可以通过反应性离子蚀刻(RIE)进行。将聚酰亚胺膜a23作为掩模，进行钝化膜a22的蚀刻，形成焊盘开口a12B，结果便形成沿着树脂膜a23与钝化膜a22之间的界面的阶梯。即，钝化膜a22在与树脂膜a23之间的界面，按照内径比树脂膜a23的内径进一步扩展的方式被蚀刻。其结果，树脂膜a23在其内周面下方部，具有比钝化膜a22的内周面22a进一步向内方突出的阶梯部a23a。
接着，在作为接触孔的焊盘开口a12B、a12A内，通过例如无电解镀覆法，使作为外部连接电极的第1连接电极a12生长。焊盘开口a12B、a12A 内的外部连接电极a12的形成，优选首先在焊盘区域a11A中在露出的布线膜a21上形成镍层a121，在镍层a121上形成钯层a122，进而在其之上形成金层，来成为多层层叠构造膜。镍层a121有利于与由铝系金属形成的布线膜a21之间的紧贴性的提高，钯层a122作为对在其上部层叠的金层a123与由铝系金属膜形成的布线膜a21之间的相互扩散进行抑制的扩散防止层发挥作用。通过使第1连接电极a12按照这样形成Ni、Pd、Au 的3层构造或者多层构造，从而能够成为良好的连接电极。
第1参考例涉及的外部连接电极(第1连接电极a12)的特征在于，在焊盘开口a12B、a12A内填充构成外部连接电极的金属层，沿着作为内径向上方扩展的接触孔的焊盘开口a12A，紧贴金层a123的外周侧面。在从与布线膜a21的表面垂直的方向观察焊盘区域a11A的俯视中，在焊盘开口a12A的整个周边，具有向保护膜a23的表面延伸且比焊盘区域a11A 中的布线膜a21的上表面露出区域进一步向外方突出的突出部a123a。突出部a123a在作为接触孔的焊盘开口a12A的整个周边向外方突出。
其结果，第1连接电极a12的金层a123与焊盘开口a12A的倾斜面紧贴，焊盘开口a12A与金层a123之间的紧贴面积增加。因此，作为外部连接电极的第1连接电极a12，在与保护膜a23之间的紧贴性上面优良，水分不易通过金层a123与焊盘开口a12A之间的间隙向焊盘区域a11A内侵入，芯片电阻器a10的耐湿性提高。另外，由于从芯片电阻器a10的树脂层23表面露出的第1连接电极a12的表面积增加，因此第1连接电极a12 对抗外压的强度提高。由此，能够将芯片电阻器a10作为倒装芯片成为良好的结构。
进而，第1连接电极a12的上表面(金层a123的上表面)鼓起成凸弯曲形状，实现安装时的接触面积的增加。另外，在作为接触孔的焊盘开口a12B、a12A内，形成阶梯a23a，通过该阶梯a23a，从而构成第1连接电极a12的金属层与焊盘开口a12B、a12A之间的结合性提高。
图39是用于对第1参考例的一实施方式涉及的外部连接电极应用于芯片电容器a1的情况下的结构进行说明的图解式部分剖视图。在图39中，在基板a2上形成绝缘膜a8，在其之上形成例如下部电极膜a51。并且，基板a2的上表面被钝化膜a9覆盖，进而钝化膜a9之上被树脂膜a50覆盖。
在该结构中，作为外部连接电极的第2外部电极a4，按照以下方式，以与在芯片电阻器a10形成开口(接触孔)的情况同样的工序形成。首先，对树脂膜a50，针对与第2外部电极a4的开口(接触孔)对应的区域进行曝光，之后进行显影工序，从而采用光刻进行树脂膜a50的图案形成。这样，便形成树脂膜a50的作为用于第2外部电极a4的接触孔的焊盘开口a27A。之后，进行用于对树脂膜a50进行硬化的热处理(聚酰亚胺固化)，通过热处理而聚酰亚胺膜(树脂膜)50被稳定化。另外，通过该热处理，从而树脂膜a50的上部收缩，焊盘开口a27A成为开口直径朝向上方张开式地斜向上倾斜的开口。
然后，将在应形成第2连接电极a4的位置具有接触孔(焊盘开口) a27A的聚酰亚胺膜a50作为掩模，来进行钝化膜a9的蚀刻。这样，便能形成作为使布线膜a51在第2连接电极a4的焊盘区域a51A露出的接触孔的焊盘开口a27B。焊盘开口a27B构成接触孔的一部分，用于形成该焊盘开口a27B的蚀刻，可以通过反应性离子蚀刻(RIE)进行。将聚酰亚胺膜 a50作为掩模，进行钝化膜a9的蚀刻，形成焊盘开口a27B，结果便形成沿着树脂膜a50与钝化膜a9之间的界面的阶梯。即，钝化膜a9在与树脂膜a50之间的界面，按照内径比树脂膜a50的内径进一步扩展的方式被蚀刻。其结果，树脂膜a50在其内周面下方部，具有比钝化膜a9的内周面 a27B进一步向内方突出的阶梯部a23a。
接着，在作为接触孔的焊盘开口a27B、a27A内，通过例如无电解镀覆法，使第2外部电极a4生长。第2外部电极a4与由图38(B)说明的芯片电阻器a10中的外部电极同样地，优选为具有下述层的多层层叠构造膜：例如与下部电极膜a51相接的镍层a121；层叠在镍层a121上的钯层 a122；和层叠在钯层a122上的金层。
第2外部电极a4还成为外部连接电极，该外部连接电极被充满在作为按照内径朝向上方变大的方式形成的接触孔的焊盘开口a27B、a27A内，紧贴树脂层50的倾斜面，且具有俯视下比下部电极膜a51的露出区域进一步向外方突出的突出部a123a。另外，第2外部电极a4具有向上方突起的上表面。由此，能够实现作为外部连接电极的第2外部电极的耐湿性的提高、对抗外压的强度的提高等。
以上，作为第1参考例的实施方式，针对芯片电阻器以及芯片电容器进行了说明，但第1参考例还可应用于芯片电阻器以及芯片电容器以外的芯片部件。例如，作为其他芯片部件的示例，可以例示芯片电感器。芯片电感器是例如在基板上具有多层布线结构，在多层布线结构内具有电感器 (线圈)以及与之关联的布线的部件，是多层布线结构内的任意的电感器通过熔断器能够组入到电路中或者从电路断开的结构。即使在该芯片电感器中，通过采用第1参考例的外部连接电极的结构，从而能够实现耐湿性优良，实现对抗外压的强度提高，容易操作的芯片电感器(芯片部件)。
作为再另外的芯片部件的示例，还可以例示芯片二极管。芯片二极管是例如在基板上具有多层布线结构，在多层布线结构内具有多个二极管以与之关联的布线的部件，是多层布线结构内的任意的二极管能够通过熔断器组入电路中或者从电路断开的结构。通过选择组入电路中的二极管，从而能够对芯片二极管的整流特性进行变更或者进行调整。另外，能够设定芯片二极管的电压降特性(电阻值)。进而，在二极管为LED(发光二极管)的芯片LED的情况下，选择在电路中组入的LED，使之作为能选择发光色的芯片LED。即使对于这样的芯片二极管、芯片LED，也能够采用第1参考例的外部连接电极的结构，从而能够成为一种耐湿性优良、对抗外压的强度提高、容易操作的芯片二极管、芯片LED这样的芯片部件。
<第2参考例涉及的发明>
(1)第2参考例涉及的发明特征
例如，第2参考例涉及的发明特征，在于以下的B1～B13。
(B1)一种芯片电阻器，其特征在于，包括：基板；由在上述基板上形成的铝系金属组成的电阻体膜；在上述基板上隔开间隔而设置，且与上述电阻体膜在不同的位置相连接的一对电极；和在使上述一对电极露出的状态下覆盖上述电阻体膜的保护膜。
根据该结构，由铝系金属组成的电阻体膜能够适用光刻来形成微细图案。因此，在源基板上设定的多个微细的芯片电阻器区域内形成电阻体膜，在芯片电阻器区域的边界通过将源基板切断，从而能够量产微小尺寸的芯片电阻器。但是，铝系金属由于耐水性低，因此在第2参考例中，由保护膜覆盖电阻体膜。由此，能够实现小型且可靠性高的芯片电阻器，能够有利于电子器械等的小型化。
(B2)根据上述B1所述的芯片电阻器，其中上述铝系金属包括从Al、 AlSi、AlSiCu以及AlCu中选择出的一种以上。
根据该结构，铝系金属是从Al、AlSi、AlSiCu以及AlCu中选择出的 1种以上的金属，能够实现一种能耐受保护膜形成时的热处理(350℃～ 450℃)、可靠性高的芯片电阻器。另外，上述铝系金属能够利用现有的装置进行加工，不必采用新的制造设备，便能够制作第2参考例的芯片电阻器。
(B3)根据上述B1或B2所述的芯片电阻器，其特征在于，上述保护膜包括：与上述电阻体膜相接的氮化膜；和在上述氮化膜上层叠的树脂膜。
根据该结构，保护膜由于至少是氮化膜以及树脂膜的双层构造，因此能够成为一种耐水性、耐伤性、耐应力强度提高了的芯片电阻器。另外，保护膜除了上述结构以外，还能够成为一种氮化膜/氧化膜/树脂膜的3层构造。
(B4)根据上述B3所述的芯片电阻器，其特征在于，上述树脂膜包括聚酰亚胺膜。
根据该结构，由于树脂膜包括聚酰亚胺膜，因此能够可靠地实现耐伤性以及耐应力强度的提高。
(B5)根据B1～B4中的任一项所述的芯片电阻器，其特征在于，上述一对电极之间的电阻值为50mΩ以下。
根据该结构，由于一对电极之间的电阻体膜的电阻值为50mΩ以下，因此能够实现一种利用作为所谓的跳线(jumper)电阻的芯片电阻器。
(B6)根据B1～B5中任一项所述的芯片电阻器，其特征在于，
俯视下的外形是正交的2边分别为0.4mm以下以及0.2mm以下的长方形。
根据该结构，能够提供一种尺寸微小、且能够耐受某种程度的电流的芯片电阻器、尤其是跳线电阻。
(B7)根据B1～B6中任一项所述的芯片电阻器，其特征在于，上述电阻体膜的膜厚包括0.5～3.0μm的厚度。
根据该结构，能够在微小尺寸的基板上得到所希望的电阻值的电阻体膜。
(B8)根据B1～B7中任一项所述的芯片电阻器，其特征在于，上述电阻体膜包括：在上述基板的一个表面的大致整个面形成的一块膜体，且该外周边部按照与上述基板的表面的外周边部相比位于更内侧的方式，与上述基板的表面的外周边部隔开固定间隔而形成于上述一表面上。
根据该结构，能够由保护膜覆盖电阻体膜的侧面来使耐水性以及耐腐蚀性提高，且在从源基板分离成各个芯片电阻器时，能够确保用于分离的蚀刻余地(margin)。
(B9)根据B1～B8中任一项所述的芯片电阻器，其特征在于，
上述基板包括：硅、玻璃、陶瓷中的任一种。
根据该结构，能够利用各种绝缘基板来提供一种微小的芯片电阻器。
(B10)根据B1～B9中任一项所述的芯片电阻器，其特征在于，
还包括在上述基板表面形成的作为绝缘膜的氧化膜，上述电阻体膜形成于上述氧化膜上。
根据该结构，不管基板的种类如何，都能够通过氧化膜将电阻体膜与基板绝缘，且通过氧化膜能够停止用于形成电阻体膜图案的蚀刻，能够得到所希望的特性的芯片电阻器。
(B11)一种电路组件，其特征在于，包括：安装基板；和在上述安装基板安装的B1～B10中任一项所述的芯片电阻器。
根据该结构，能够成为小型的电路组件。
(B12)根据B11所记载的电路组件，其特征在于，在上述安装基板安装上述芯片电阻器作为跳线电阻。
根据该结构，能够实现小型的电路组件。
(B13)一种电子器械，其特征在于，包括：框体；和在上述框体收纳的B11或者12所记载的电路组件。
根据该结构，能够提供一种小型且高性能的电子器械。
(2)第2参考例所涉及的发明实施方式
以下，参照附图详细说明第2参考例的实施方式。另外，图41～图 64所示的符号，仅在这些附图中有效，即使被使用于其他实施方式中，也不表示与该其他实施方式的符号相同的要素。
图41是第2参考例的一实施方式涉及的芯片电阻器b1的立体图。图 42是第2参考例的一实施方式涉及的芯片电阻器b1的俯视图。图43是沿着图42的XLIII-XLIII的芯片电阻器b1的纵剖视图。参照图41～图43，第2参考例的一实施方式涉及的芯片电阻器b1包括：基板b2；在基板b2 上形成的由铝系金属组成的电阻体膜b3；在基板b2上隔开间隔，且与电阻体膜电连接而设置的一对电极b4、b5；在使一对电极b4、b5露出的状态下覆盖电阻体膜b3的保护膜b6。
基板1是俯视大约长方形状的长方体形状，作为一例，是长边方向的长度L＝0.4mm、短边方向的宽度W＝0.2mm、厚度T＝0.1～0.15mm 的程度的大小的微小芯片。基板b2的长度L以及幅W，也可以是上述的尺寸以下。例如，更优选基板b2是L＝0.3mm、宽度W＝0.15mm的程度的微小尺寸。
基板b2也可以成为俯视下四角的角被倒角的圆角形状。基板b2可以例如由硅、玻璃、陶瓷等形成。在以下的实施方式中，以基板b2为硅的情况为例进行说明。基板b2可以将其厚度设为80～150μm，在基板b2的表面形成作为用于将基板b2与其上层区域绝缘的绝缘膜的氧化膜(SiO2膜)7。氧化膜b7的厚度也可以是0.3～2.5μm。
在氧化膜b7上，层叠电阻体膜b3。电阻体膜b3可以通过铝系金属形成，其厚度可以是0.5～3.0μm。另外，电阻体膜b3的电阻率Rs可以是Rs＝8mΩ/□～40mΩ/□。电阻体膜b3优选通过从Al、AlSi、AlSiCu、以及AlCu中选择出的1种以上的金属形成。
电阻体膜b3在本实施方式中，在基板b2的上表面隔着氧化膜b7遍及整个面而形成，成为1张膜体。另外，电阻体膜b3其外周边部相对于基板b2(氧化膜b7)的外周边部以一定尺寸缩入内方。换言之，在俯视下，电阻体膜b3的轮廓，与基板b2(氧化膜b7)的轮廓相比小一圈，在电阻体膜b3的外周边部的外侧存在氧化膜b7。这样设置是为了如后述那样，用保护膜b6完全覆盖电阻体膜b3的周围。
在电阻体膜b3之上，第1电极b4以及第2电极b5这一对电极，被设置为与电阻体膜b3在不同的位置连接。更具体而言，第1电极b4是沿着基板b2的一条短边而设置，且一条短边方向较长的俯视大约矩形的电极。第2电极b5是沿着基板b2的另一条短边而设置，且短边方向较长的俯视大约矩形的电极。第1电极b4和第2电极b5在俯视下其间隔L1可以是L1＝100～220μm。
另外，如图62所示，也可以对电极b4、b5的配置位置以及形状进行变更。即，图62所示的芯片电阻器b10，变为上述的结构，沿着基板b2 的一条长边设置第1电极b4，成为一条长边方向较长的俯视大约矩形的长电极b4，沿着基板b2的另一条长边设置第2电极b5，成为长边方向较长的俯视大约矩形的长电极b5。这种情况下，第1电极b4和第2电极b5，在俯视下其间隔变短，能够降低连接第1电极b4与第2电极b5之间的电阻体膜b3的电阻值。另外，电极b4、B5的表面接触面积变大，还产生芯片电阻器的安装强度提高的优点。
第1电极b4、第2电极b5都成为从电阻体膜b3侧向上方依次层叠了镍(Ni)层b11-钯(Pd)层b12-金(Au)层b13的3种金属的层叠构造，这种情况下，例如Ni层b11可以是3～15μm，Pd层b12可以是0.25μm 以下，Au层b13可以是0.1μm以下的厚度。通过将第1电极b4、第2 电极b5设为上述的层叠构造，从而在将芯片电阻器b1作为倒装芯片安装于基板时，能够实现向安装基板的接合强度的提高及耐腐蚀性的提高。
电阻体膜b3的上表面以及外周边由保护膜b6覆盖。保护膜b6在使电极b4、5的上表面露出的状态下，进行层叠以覆盖电阻体膜b3的外周边部以及上表面，且覆盖电极b4、B5的周围。
在本实施方式中，保护膜b6成为2层构造。与电阻体膜b3相接的下层的保护膜b6，由氮化膜b61形成。氮化膜b61将电阻体膜b3的上表面以及外周边部完全覆盖。氮化膜b61的厚度也可以是0.3～2.5μm。在氮化膜b61之上层叠聚酰亚胺膜b62。聚酰亚胺膜b62的厚度也可以是2～ 5μm。
另外，在本实施方式中，聚酰亚胺膜b62被层叠在氮化膜b61的上表面，未覆盖氮化膜b61的外周边、即电阻体膜b3的外周边部。但是，也可改变该结构，如图60所示，可以设置聚酰亚胺膜b62，使得聚酰亚胺膜 b62覆盖电阻体膜b3的外周边部。通过将保护膜b6设为氮化膜b61以及聚酰亚胺膜b62的2层构造，从而存在氮化膜b61的耐水性高，能够良好地保护电阻体膜b3防止因水而引起劣化的优点。另外，聚酰亚胺膜b62 在耐伤性、耐应力强度方面优良，能够成为一种对抗来自基板b2的上表面侧的物理伤害的耐性优良的芯片电阻器b1。
本实施方式涉及的芯片电阻器b1，在作为倒装芯片向基板安装时，电极b4、b5之间的电阻值为50mΩ以下，能够利用作为所谓的跳线电阻。图44是表示上述的芯片电阻器b1的制造工序的一例的流程图。另外，图 45～图56是表示芯片电阻器b1的制造工序的一工序的纵剖视图。接着，根据该流程图的制造工序，或者参照图45～56，针对芯片电阻器b1的制造方法详细进行说明。
步骤S1：首先，基板b2(更详细而言，在芯片电阻器b1被单片化之前的源基板)被配置在规定的处理室，在其表面，通过例如热氧化法，形成作为氧化膜b7的二氧化硅(SiO2)层(图45)。步骤S2：接着，通过例如溅射法，采用铝系金属、优选从Al、AlSi、AlSiCu、以及AlCu中选择出的1种以上的铝系金属材料，将电阻体膜b3层叠形成在氧化膜b7的整个表面。所层叠形成的电阻体膜b3的膜厚，如前所述，可以被设置为 0.5～3.0μm的程度(图46)。
步骤S3：接着，采用光刻工艺，在电阻体膜b3的表面形成抗蚀图案 R1(第1抗蚀图案的形成)。该抗蚀图案R1被设置为一种为了将在氧化膜b7的外周边部上层叠的电阻体膜b3去掉，而将电阻体膜b3的大致整个上表面(电阻体膜b3的除外周边部之外的整个区域)覆盖的图案(图 47)。
步骤S4：然后，进行第1蚀刻工序。即，将步骤S3所形成的第1抗蚀图案作为掩模，电阻体膜b3的外周边部，通过例如反应性离子蚀刻 (RIE)而被蚀刻。然后，在蚀刻之后，第1抗蚀图案被剥离。电阻体膜 b3的外周边部的蚀刻，可以不是通过RIE，而是通过湿式蚀刻来进行(图 48)。
步骤S5：接着，按照将在基板b2上形成的电阻体膜b3的整个表面以及其外周边部覆盖的方式，形成例如氮化膜(SiN膜)b61。氮化膜b61 的形成，可以通过等离子CVD法进行，也可以形成例如膜厚0.3～2.5μm 的程度的氮化膜(图49)。
步骤S6：接着，在氮化膜b61的整个表面涂敷树脂膜b62。作为树脂膜b62，采用例如感光性的聚酰亚胺(图50)。
另外，该步骤S6中，也可以在涂敷树脂膜b62之前，按照覆盖氮化膜b61的表面的方式形成氧化膜，在该氧化膜上涂敷树脂膜。步骤S7：通过对树脂膜(聚酰亚胺膜)62，执行对与第1、第2电极b4、B5的开口对应的区域的曝光工序、以及之后的显影工序，从而采用光刻进行树脂膜 b62的图案形成。由此，在树脂膜b62形成用于第1电极b4以及第2电极 b5的焊盘开口b40、b50(图51)。
步骤S8：之后，进行用于对树脂膜b62进行硬化的热处理(聚酰亚胺固化)，通过热处理而聚酰亚胺膜b62被稳定化。热处理可以采用例如 170℃～700℃的程度的温度进行。其结果，还存在电阻体膜b3的特性稳定的优点。步骤S9：接着，将在应形成第1电极b4以及第2电极b5的位置具有贯通孔40、50的聚酰亚胺膜b62作为掩模进行氮化膜b61的蚀刻。从而，完成使电阻体膜b3在第1电极b4的区域以及第2电极b5的区域中露出的焊盘开口b40、b50。氮化膜b61的蚀刻也可以通过反应性离子蚀刻(RIE)来进行(图52)。
步骤S10：在两个焊盘开口内，通过例如无电解镀覆法，使作为一对电极的第1电极b4以及第2电极b5生长。第1电极b4以及第2电极b5，通过镍形成下方主要部件，优选在其最表面部薄薄地层叠钯以及金来作为表面层。因为通过将电极b4、b5设置为该结构，从而能够实现将芯片电阻器b1向基板接合的接合强度的提高以及耐腐蚀性的提高(图53)。
步骤S11：之后，为了将在基板表面(源基板的表面)排列形成的多个(例如50万个)各芯片电阻器b1分离成各个芯片电阻器b1，从而通过光刻形成第2抗蚀图案。抗蚀剂膜在源基板的表面为了保护各芯片电阻器 b1而设置，且被形成为使得各芯片电阻器b1之间被蚀刻。
步骤S12：然后，执行等离子切割。等离子切割是将第2抗蚀图案R2 作为掩模的蚀刻，在各芯片电阻器b1之间形成从源基板b2的表面起规定深度的槽。之后，抗蚀剂膜被剥离(图54、55)。步骤S13：然后，例如图56所示，在表面贴附保护带b100。
步骤S14：接着，进行源基板b2的背面磨削，芯片电阻器b1被分离成各个芯片电阻器b1(图55、56、57)。步骤S15：然后，如图58所示，在背面侧粘贴载带(热发泡片)b110，被分离成各个芯片电阻器b1的多个芯片电阻器b1，以被排列在载带b110上的状态被保持。另一方面，在表面贴附的保护带b100被除掉(图58、59)。
步骤S16：热发泡片b110通过被加热，从而其内部包括的热发泡粒子 b101膨胀，由此与载带b110表面接着的各芯片电阻器b1，从载带b110 被剥离而分离成个体。图61是第2参考例的其他实施方式涉及的芯片电阻器的纵剖视图。图61所示的芯片电阻器b1的保护膜b6，成为氮化膜 b61、氧化膜b63以及树脂膜(也可以说聚酰亚胺膜)b62的三层构造。其他结构与之前说明的芯片电阻器b1的结构相同。
图63是表示作为采用第2参考例的芯片电阻器的电子器械的一例的智能手机的外观的立体图。智能手机b201在扁平的长方体形状的框体 b202的内部收纳电子部件而构成。框体b202在表侧以及背侧具有长方形状的一对主面，其一对主面通过四个侧面而被结合。在框体b202的一个主面，由液晶面板、有机EL面板等构成的显示面板b203的显示面露出。显示面板b203的显示面构成触摸面板，对使用者提供输入界面。
显示面板b203形成占框体b202的一个主面的大部分的长方形形状。操作按钮b204被配置成沿着显示面板b203的一条短边。在本实施方式中，多个(三个)操作按钮b204沿着显示面板b203的短边而排列。使用者通过对操作按钮b204以及触摸面板进行操作，从而对智能手机b201进行操作，能够调出必要的功能并使之执行。
在显示面板b203的另外一条短边的附近，配置扬声器b205。扬声器 b205还能被用作既提供用于电话功能的接听筒，又用于对音乐数据等进行再生的音响化单元。另一方面，在操作按钮b204的附近，在框体b202的一个侧面配置麦克风b206。麦克风b206，除了提供用于电话功能的送话筒之外，还可以被用作用于录音的麦克风。
图64是表示在框体b202的内部收纳的电子电路组件b210的结构的图解俯视图。电子电路组件b210包括：布线基板b211、和在布线基板b211 的安装面安装的电路部件。多个电路部件包括：多个集成电路元件(IC) b212-b220、和多个芯片部件。多个IC包括：传送处理ICb212、OneSeg (单波段)电视接收ICb213、GPS接收ICb214、FM调谐器ICb215、电源ICb216、闪存b217、微型计算机b218、电源ICb219以及基带ICb220。多个芯片部件包括：芯片电感器b221，b225，b235、芯片电阻器b222， b224，b233、芯片电容器b227，b230，b234、以及芯片二极管b228，b231。这些芯片部件能够采用第2参考例涉及的结构。
传送处理ICb212内置用于生成对显示面板b203的显示控制信号，且接收来自显示面板b203的表面的触摸面板的输入信号的电子电路。为了与显示面板b203之间的连接，在传送处理ICb212连接柔性布线b209。 OneSeg电视接收ICb213，内置构成用于接收OneSeg播放(将便携式设备作为接收对象的地面数字电视播放)的电波的接收机的电子电路。在OneSeg电视接收ICb213的附近，配置多个芯片电感器b221、和多个芯片电阻器b222。OneSeg电视接收ICb213、芯片电感器b221以及芯片电阻器b222，构成OneSeg播放接收电路223。芯片电感器b221以及芯片电阻器b222，分别具有使之准确契合的电感以及电阻，对OneSeg播放接收电路b223提供高精度的电路常数。
GPS接收ICb214内置接收来自GPS卫星的电波并输出智能手机b201 的位置信息的电子电路。FM调谐器ICb215与在其附近安装于布线基板 b211的多个芯片电阻器b224以及多个芯片电感器b225一起构成FM播放接收电路226。芯片电阻器b224以及芯片电感器b225分别具有被准确契合的电阻值以及电感，且对FM播放接收电路b226提供高精度的电路常数。
在电源ICb216的附近，多个芯片电容器b227以及多个芯片二极管 b228被安装在布线基板b211的安装面。电源ICb216与芯片电容器b227 以及芯片二极管b228一起构成电源电路229。闪存B217是对操作系统程序、在智能手机b201的内部生成的数据、通过通信功能从外部取得的数据以及程序等进行记录的存储装置。
微型计算机b218内置CPU、ROM以及RAM，是通过执行各种运算处理从而实现智能手机b201的多个功能的运算处理电路。更具体而言，通过微型计算机b218的作用，能实现用于图像处理、用于各种应用程序的运算处理。在电源ICb219的附近，多个芯片电容器b230以及多个芯片二极管b231被安装于布线基板b211的安装面。电源ICb219与芯片电容器b230以及芯片二极管b231一起构成电源电路b232。
在基带ICb220的附近，多个芯片电阻器b233、多个芯片电容器b234、以及多个芯片电感器b235被安装于布线基板b211的安装面。基带ICb220 与芯片电阻器b233、芯片电容器b234以及芯片电感器b235一起构成基带通信电路b236。基带通信电路b236提供用于电话通信以及数据通信的通信功能。
通过这样的结构，从而通过电源电路b229，b232适当地被调整后的电力被提供给传送处理ICb212、GPS接收ICb214、OneSeg播放接收电路 b223、FM播放接收电路b226、基带通信电路b236、闪存B217以及微型计算机b218。微型计算机b218响应经由传送处理ICb212输入的输入信号来进行运算处理，从传送处理ICb212对显示面板b203输出显示控制信号来使显示面板b203进行各种显示。
若通过触摸面板或者操作按钮b204的操作指示OneSeg播放的接收，则通过OneSeg播放接收电路b223的作用来接收OneSeg播放。然后，将被接收的图像输出给显示面板b203，使被接收的声音从扬声器b205音响化的运算处理，通过微型计算机b218而被执行。另外，在需要智能手机 b201的位置信息时，微型计算机b218，获取GPS接收ICb214输出的位置信息，并执行采用了该位置信息的运算处理。
进而，若通过触摸面板或者操作按钮b204的操作来输入FM播放接收指令，则微型计算机b218将FM播放接收电路b226起动，执行用于使所接收的声音从扬声器b205输出的运算处理。闪存B217被用于通过通信获取的数据的存储、微型计算机b218的运算、存储通过来自触摸面板的输入而作成的数据。微型计算机b218根据需要对闪存B217写入数据，或者从闪存B217读出数据。
电话通信或者数据通信的功能，通过基带通信电路b236来实现。微型计算机b218对基带通信电路b236进行控制，来进行用于对声音或者数据进行收发的处理。
<第3参考例涉及的发明>
(1)第3参考例涉及的发明特征
例如，第3参考例涉及的发明特征，是以下的C1～C15。
(C1)一种芯片电阻器，包括：具有相互对置的一对长边以及相互对置的一对短边的矩形基板；在上述基板上，沿着上述一对长边分别设置的一对电极；分别具有在上述基板上形成的电阻体膜以及按照与该电阻体膜相接的方式层叠的布线膜，且形成在上述一对电极之间的多个电阻体；以及被形成于上述一对电极之间，对上述多个电阻体分别进行连接的可切断的多个熔断器。
根据该结构，即使是小的尺寸，也能够增大电极面积来提高散热效率。即，即使是小的尺寸，也能够实现准确的电阻值，且由于散热效率良好，因此能够抑制因电阻体的温度特性引起的电阻值的变动。从而，能够以准确的电阻值实现小尺寸的芯片电阻值。根据现有结构，由于小型化时，芯片电阻器成为高温，因此担心被面临严酷的温度循环，从而担心温度循环耐性变差。进而，因芯片电阻器成为高温，从而担心与安装布线基板之间的焊料熔解，焊料接合可靠性变差。这些问题都能通过第3参考例来解决。
(C2)根据C1所述的芯片电阻器，其特征在于，上述一对电极遍及上述一对长边的整个长度且沿着长边而分别形成。
根据该结构，沿着基板的长度方向形成一对电极，并且，各电极遍及基板的整个长边而延伸，使电极面积变大，能实现散热特性的进一步提高。
(C3)根据C1或C2所述的芯片电阻器，其特征在于，上述长边的长度为0.4mm以下，上述短边的长度为0.2mm以下。
根据该结构，在小型的芯片电阻器中，能够形成大的电极，能够以准确的电阻值实现小尺寸的芯片电阻值。
(C4)根据C1～C3中任一项所述的芯片电阻器，其特征在于，上述一对电极之间的电阻值为20mΩ～100Ω。
根据该结构，尤其能够实现低电阻的芯片电阻器中的特性提高。
(C5)根据C1～C4中任一项所述的芯片电阻器，其特征在于，在上述基板上，上述一对电极中的第1连接电极，沿着基板的一条长边而设置，是长边方向较长的矩形电极，第2连接电极沿着基板的另一条长边而设置，是长边方向较长的矩形电极。
根据该结构，能够增大电极面积来提高散热效率。
(C6)根据C1～C5中任一项所述的芯片电阻器，其特征在于，上述一对连接电极沿着基板的一对长边而形成，在由基板上的第1连接电极c12 和第2连接电极c13夹持的中央区域设置电阻电路网。
根据该结构，由于散热效率良好，因此能够抑制因电阻体的温度特性而引起的电阻值的变动。
(C7)一种芯片部件，其特征在于，包括：具有相互对置的一对长边以及相互对置的一对短边的矩形的基板；在上述基板上，沿着上述一对长边而分别设置的一对电极；分别具有在上述基板上形成的布线膜的多个功能元件；具有与上述多个功能元件的上述布线膜一体化的布线膜，且将上述多个功能元件与上述电极分别连接的可切断的多个熔断器。
根据该结构，即使采用小尺寸，也能够增大电极面积来提高散热效率。即，即使采用小尺寸，散热效率也优良，因此能够抑制因功能元件的温度特性引起的性能变动。从而，能够以准确的特性实现小尺寸的芯片部件。
(C8)根据C7所述的芯片部件，其特征在于，上述功能元件包括：具有在上述基板上形成的电阻体膜以及按照与上述电阻体膜相接的方式层叠的布线膜的电阻体，上述芯片部件是芯片电阻器。
根据该结构，能够成为具有上述作用效果的芯片电阻器。
(C9)根据C7所述的芯片部件，其特征在于，
上述功能元件，包括：具有在上述基板上形成的电容膜以及与上述电容膜连接的系布线膜的电容器元件，上述芯片部件是芯片电容器。
根据该结构，能够成为具有上述作用效果的芯片电容器。
(C10)根据C7所述的芯片部件，其特征在于，
上述功能元件包括：具有在上述基板上形成的线圈形成膜以及与上述线圈形成膜连接的布线膜的线圈元件，上述芯片部件是芯片电感器。
根据该结构，能够成为具有上述作用效果的芯片电感器。
(C11)根据C7所述的芯片部件，其特征在于，上述功能元件包括：具有在上述基板上形成的结构造部以及与上述结构造部连接的布线膜的单方向导电性元件，上述芯片部件是芯片二极管。根据该结构，能够成为一种具有上述作用效果的芯片二极管。
(C12)根据C7～C11中任一项所述的芯片部件，其特征在于，进一步包括：由与上述熔断器的上述布线膜一体化的布线膜组成的电极焊盘，在上述电极焊盘连接上述电极。
根据该结构，能够容易进行电极的设置，能够成为一种在微细的基板上准确地配置电极的芯片部件。
(C13)根据C7～C12中任一项所述的芯片部件，其特征在于，
至少一个上述熔断器被切断，且进一步包括按照覆盖该熔断器的切断部的方式在上述基板上形成的绝缘性的保护膜。
根据该结构，被切断的熔断器被绝缘性的保护膜覆盖，能够成为一种耐水性提高了的芯片部件。
(C14)根据C7～C13中任一项所述的芯片部件，其特征在于，
上述一对电极遍及上述一对长边的整个长度且沿着长边分别形成。
根据该结构，能够以极其细小的图案准确地进行功能元件配置以及熔断器配置，能够制作特性值稳定的芯片部件。另外，能够采用同一设计制造可应对多种特性值的芯片部件。
(C15)根据C7～C14中任一项所述的芯片部件，其特征在于，上述长边的长度为0.4mm以下，上述短边的长度为0.2mm以下。
根据该结构，在电极焊盘的图案形成中，电极的配置位置固定，能够制造小型且电极的配置位置准确、容易安装的芯片部件。
(2)第3参考例涉及的发明实施方式
以下，参照附图对第3参考例的实施方式详细进行说明。以下的实施方式中，采用作为芯片部件的一例的芯片电阻器，具体进行说明。
另外，图65～图84所示的符号，仅在这些附图中有效，即使被使用于其他实施方式中，也不表示与该其他实施方式的符号相同的要素。
图65(A)是表示第3参考例的一实施方式涉及的芯片电阻器c10的外观结构的图解立体图，图65(B)是表示芯片电阻器c10被安装在基板上的状态的侧视图。参照图65(A)，第3参考例的一实施方式涉及的芯片电阻器c10具备：在基板c11上形成的第1连接电极c12、第2连接电极c13、和电阻电路网c14。基板c11为俯视大约长方形状的长方体形状，作为一例，是长边方向的长度L＝0.3mm、短边方向的宽度W＝0.15mm、厚度T＝0.1mm的程度大小的微小芯片。基板c11也可以是俯视倒角的圆角形状。基板例如能够由硅、玻璃、陶瓷等形成。在以下的实施方式中，以基板c11为硅基板的情况为例进行说明。
芯片电阻器c10如图82所示，在基板上按晶格状形成多个芯片电阻器c10，通过将基板切断来分离成各个芯片电阻器c10而得到。在基板c11 上，第1连接电极c12沿着基板c11的一条长边c111而设置，是长边C111 方向较长的矩形电极。第2连接电极c13沿着基板c11上的另一条长边c112 而设置，是长边C112方向较长的矩形电极。本实施方式的特征在于，按照上述那样沿着基板c11的一对长边C111、112形成一对连接电极。电阻电路网c14被设置在基板c11上的由第1连接电极c12与第2连接电极c13 夹持的中央区域(电路形成面或者元件形成面)。并且，电阻电路网c14 的一端侧与第1连接电极c12电连接，电阻电路网c14的另一端侧与第2 连接电极c13电连接。这些第1连接电极c12、第2连接电极c13以及电阻电路网c14，例如作为一例，采用微细加工工艺设置在基板c11上。尤其是，通过采用后述的光刻工艺，从而能够形成微细且准确的布局图案的电阻电路网c14。
第1连接电极c12以及第2连接电极c13，分别作为外部连接电极发挥功能。在芯片电阻器c10被安装在电路基板c15的状态下，如图65(B) 所示，第1连接电极c12以及第2连接电极c13分别通过焊料而与电路基板c15的电路(未图示)电气式且机械式相连接。另外，作为外部连接电极发挥功能的第1连接电极c12以及第2连接电极c13，为了提高焊料润湿性以及提高可靠性，优选至少表面区域由金(Au)形成，或者对表面实施镀金处理。
图66是芯片电阻器c10的俯视图，表示第1连接电极c12、第2连接电极c13以及电阻电路网C1的配置关系以及电阻电路网c14的俯视结构 (布局图案)。参照图66，芯片电阻器c10包括：按照长边沿着基板c11 上表面的一条长边c111的方式配置的俯视为长方形呈大约矩形的第1连接电极c12；按照长边沿着基板c11上表面的另一条长边c112的方式配置的俯视为长方形呈大约矩形的第2连接电极c13；以及在第1连接电极c12 以及第2连接电极c13之间的俯视矩形的区域设置的电阻电路网c14。
电阻电路网c14具有：在基板c11上以矩阵状排列的具有相等的电阻值的多个单位电阻体R(图66的示例中，沿着列方向(基板c11的宽度 (短边)方向)排列8个单位电阻体R，沿着行方向(基板c11的长度方向)排列44个单位电阻体R而总计包括352个单位电阻体R的结构)。并且，这些多个单位电阻体R的1～64个规定个数单位电阻体通过导体膜 C(导体膜C，优选为由Al、AlSi、AlSiCu、或者AlCu等的铝系金属形成的布线膜)而电连接，且形成与被连接的单位电阻体R的个数相应的多个种类的电阻电路。
进而，为了将电阻电路电气式组入电阻电路网c14中，或者从电阻电路网c14电气式分离，因此设置可熔断的多个熔断器膜F(优选是由与导体膜C相同材料的Al、AlSi、AlSiCu、或者AlCu等的铝系金属膜形成的布线膜，以下还称作“熔断器“)。多个熔断器膜F沿着第2连接电极c13 的内侧边，将配置区域排列成直线状。更具体而言，多个熔断器膜F以及连接用导体膜C按照相邻的方式排列，排列方向被配置成直线状。
图67A是将图66所示的电阻电路网c14的一部分放大描绘的俯视图，图67B以及图67C，分别为为了对电阻电路网c14中的单位电阻体R的结构进行说明而描绘的长度方向的纵剖视图以及宽度方向的纵剖视图。参照图67A、图67B以及图67C，针对单位电阻体R的结构进行说明。
在基板c11的上表面形成绝缘层(SiO2)c19，在绝缘层c19上配置电阻体膜c20。电阻体膜c20由包括从由NiCr、NiCrAl、NiCrSi、NiCrSiAl、TaN、TaSiO2、TiN、TiNO以及TiSiON组成的群中选择出的1种以上成分的材料组成。通过由这样的材料形成电阻体膜c20，从而能够由光刻实现微细加工。另外，不易因温度特性的影响而改变电阻值，能够制作准确的电阻值的芯片电阻器。该电阻体膜c20被设置为在第1连接电极c12与第2连接电极c13之间平行地呈直线状延伸的多条电阻体膜(以下称作“电阻体膜行”)，电阻体膜行c20有些情况下在行方向上规定的位置被切断。在电阻体膜行c20上，层叠作为导体膜片c21的例如铝膜。各导体膜片c21 在电阻体膜行c20上在行方向隔开固定间隔R而层叠。
若将该结构的电阻体膜行c20以及导体膜片c21的电气特征用电路记号表示，则如图68所示。即，如图68(A)所示，规定间隔R的区域的电阻体膜行c20部分，分别形成固定的电阻值r的单位电阻体R。层叠了导体膜片c21的区域中因该导体膜片c21而将电阻体膜行c20短路。从而，形成图68(B)所示的由电阻r的单位电阻体R的串联连接组成的电阻电路。
另外，相邻的电阻体膜行c20之间，由电阻体膜行c20以及导体膜片 c21连接，因此图67A所示的电阻电路网构成图68(C)所示的电阻电路。在图67B以及图67C所示的图解式剖视图中，附图标记c11表示硅基板， c19表示作为绝缘层的二氧化硅SiO2层，c20表示在绝缘层c19上形成的电阻体膜，c21表示铝(Al)的布线膜，c22表示作为保护膜的SiN膜， c23表示作为保护层的聚酰亚胺层。
电阻体膜c20的材质，如上所述，由包括从由NiCr、NiCrAl、NiCrSi、 NiCrSiAl、TaN、TaSiO2、TiN、TiNO、以及TiSiON组成的群中选择出的 1种以上的成分的材料组成。另外，电阻体膜c20的膜厚优选为 若将电阻体膜c20的膜厚设置为该范围，则能够将电阻体膜c20的温度系数实现为50ppm/℃～200ppm/℃，成为不易受到温度特性的影响的芯片电阻器。
另外，如果电阻体膜c20的温度系数不足1000ppm/℃，则能够得到实用方面良好的芯片电阻器。进而，电阻体膜c20优选为包括具有1μm～ 1.5μm的线宽的线状要素的结构。因为能够兼顾电阻电路的微细化和良好的温度特性。布线膜c21也可以置换Al，而由AlSi、AlSiCu、或者AlCu 等的铝系金属膜形成。通过按照这样由铝系金属膜形成布线膜c21(包括熔断器膜F)，从而能实现工艺加工精度的提高。
另外，关于该结构的电阻电路网c14的制造工艺，后面进行详细描述。在本实施方式中，形成在基板上11的电阻电路网c14中包括的单位电阻体R包括：电阻体膜行c20、和在电阻体膜行c20上在行方向隔开固定间隔而层叠的多个导体膜片c21，未层叠导体膜片c21的固定间隔R部分的电阻体膜行c20，构成1个单位电阻体R。构成单位电阻体R的电阻体膜行c20，其形状以及大小完全相等。从而，基于嵌入基板上的形状相同大小相同的电阻体膜，成为大致相同值的特性，在硅基板c11上以矩阵状排列的多个单位电阻体R，具有相等的电阻值。
层叠在电阻体膜行c20上的导体膜片c21，既形成单位电阻体R，还实现用于连接多个单位电阻体R来构成电阻电路的连接用布线膜的作用。图69(A)是将图66所示的芯片电阻器c10的俯视图的一部分放大描绘的包括熔断器膜F在内的区域的部分放大俯视图，图69(B)是沿着图69 (A)的B-B的剖视结构的图。
如图69(A)(B)所示，熔断器膜F还通过层叠在电阻体膜c20上的布线膜c21而形成。即，在与形成单位电阻体R的电阻体膜行c20上层叠的导体膜片c21相同的层，采用作为与导体膜片c21相同的金属材料的铝(Al)形成熔断器膜F。另外，导体膜片c21如前所述，也可以为了形成电阻电路而用作对多个单位电阻体R进行电连接的连接用导体膜C。
即，在电阻体膜c20上层叠的同一层中，单位电阻体R形成用的布线膜、用于形成电阻电路的连接用布线膜、用于构成电阻电路网c14的连接用布线膜、熔断器膜、以及用于将电阻电路网c14与第1连接电极c12以及第2连接电极c13连接的布线膜，采用相同的铝系金属材料(例如铝)，通过相同的制造工艺(例如溅射以及光刻工艺)而形成。由此，该芯片电阻器c10的制造工艺被简略化，另外，能够利用共同的掩模同时形成各种布线膜。进而，与电阻体膜c20之间的对准性也提高。
图70是将图66所示的电阻电路网c14中的对多个种类的电阻电路进行连接的连接用导体膜C以及熔断器膜F的排列关系、与该连接用导体膜 C以及熔断器膜F连接的多个种类的电阻电路之间的连接关系图解性地使出的图。
参照图70，在第1连接电极c12上，连接电阻电路网c14中包括的基准电阻电路R8的一端。基准电阻电路R8由8个单位电阻体R的串联连接组成，其另一端与熔断器膜F1连接。
在熔断器膜F1与连接用导体膜C2上，连接由64个单位电阻体R的串联连接组成的电阻电路R64的一端以及另一端。在连接用导体膜C2和熔断器膜F4上，连接由32个单位电阻体R的串联连接组成的电阻电路 R32的一端以及另一端。在熔断器膜F4和连接用导体膜C5上，连接由 32个单位电阻体R的串联连接组成的电阻电路体R32的一端以及另一端。
在连接用导体膜C5与熔断器膜F6上，连接由16个单位电阻体R的串联连接组成的电阻电路R16的一端以及另一端。在熔断器膜F7以及连接用导体膜C9上，连接由8个单位电阻体R的串联连接组成的电阻电路 R8的一端以及另一端。在连接用导体膜C9以及熔断器膜F10上，连接由 4个单位电阻体R的串联连接组成的电阻电路R4的一端以及另一端。
在熔断器膜F11以及连接用导体膜C12上，连接由2个单位电阻体R 的串联连接组成的电阻电路R2的一端以及另一端。在连接用导体膜C12 以及熔断器膜F13上，连接由1个单位电阻体R组成的电阻电路体R1的一端以及另一端。在熔断器膜F13以及连接用导体膜C15上，连接由2个单位电阻体R的并联连接组成的电阻电路R/2的一端以及另一端。
在连接用导体膜C15以及熔断器膜F16上，连接由4个单位电阻体R 的并联连接组成的电阻电路R/4的一端以及另一端。在熔断器膜F16以及连接用导体膜C18上，连接由8个单位电阻体R的并联连接组成的电阻电路R/8的一端以及另一端。在连接用导体膜C18以及熔断器膜F19上，连接由16个单位电阻体R的并联连接组成的电阻电路R/16的一端以及另一端。
在熔断器膜F19以及连接用导体膜C22上，连接由32个单位电阻体 R的并联连接组成的电阻电路R/32。针对多个熔断器膜F以及连接用导体膜C，分别将熔断器膜F1、连接用导体膜C2、熔断器膜F3、熔断器膜F4、连接用导体膜C5、熔断器膜F6、熔断器膜F7、连接用导体膜C8、连接用导体膜C9、熔断器膜F10、熔断器膜F11、连接用导体膜C12、熔断器膜F13、熔断器膜F14、连接用导体膜C15、熔断器膜F16、熔断器膜F17、连接用导体膜C18、熔断器膜F19、熔断器膜F20、连接用导体膜C21、连接用导体膜C22配置成直线状来串联连接。成为若各熔断器膜F熔断则与熔断器膜F相邻相邻的连接用导体膜C之间的电连接被切断的结构。
若用电气电路图示出该结构，则如图71所示。即，在所有的熔断器膜F都未熔断的状态下，电阻电路网c14构成在第1连接电极c12以及第 2连接电极c13之间设置的由8个单位电阻体R的串联连接组成的基准电阻电路R8(电阻值8r)的电阻电路。例如，若将1个单位电阻体R的电阻值r设为r＝80Ω，则构成通过8r＝640Ω的电阻电路而第1连接电极c12 以及第2连接电极c13被连接而成的芯片电阻器c10。
然后，在基准电阻电路R8以外的多个种类的电阻电路，分别并联连接熔断器膜F，通过各熔断器膜F，这些多个种类的电阻电路成为短路的状态。即，在基准电阻电路R8上串联连接12种13个电阻电路R64～R/32，但各电阻电路由于分别通过并联连接的熔断器膜F而短路，因此从电气上看，各电阻电路并未组入到电阻电路网c14中。
本实施方式涉及的芯片电阻器c10，根据被要求的电阻值，而将熔断器膜F选择性地通过例如通过激光进行熔断。这样，并联连接的熔断器膜 F被熔断的电阻电路，便被组入到电阻电路网c14中。从而，能够成为电阻电路网c14整体的电阻值具有将与被熔断的熔断器膜F对应的电阻电路串联连接而组入的电阻值的电阻电路网。
换言之，本实施方式涉及的芯片电阻器c10，通过将与多个种类的电阻电路对应地设置的熔断器膜选择性地熔断，从而能够将多个种类的电阻电路(例如，若F1、F4、F13熔断，则为电阻电路R64、R32、R1的串联连接)组入到电阻电路网中。并且，多个种类的电阻电路，由于其电阻值分别是固定的，因此能够对电阻电路网c14的电阻值进行数字式调整，成为一种具有所要求的电阻值的芯片电阻器c10。
另外，多个种类的电阻电路，具有：将具有相等的电阻值的单位电阻体R串联地以1个、2个、4个、8个、16个、32个和64个这样的等比数列的方式增加单位电阻体R的个数来连接的多个种类的串联电阻电路以及将相等电阻值的单位电阻体R并联地以2个、4个、8个、16个和32 个这样的等比数列的方式增加单位电阻体R的个数来连接的多个种类的并联电阻电路。并且，这些电阻电路在通过熔断器膜F而短路的状态下被串联连接。从而，通过将熔断器膜F选择性地熔断，从而能够将电阻电路网c14整体的电阻值在从较小的电阻值至较大的电阻值为止的大范围之间设定为任意的电阻值。
图72是第3参考例的其他实施方式涉及的芯片电阻器c30的俯视图，表示第1连接电极c12、第2连接电极c13以及电阻电路网4的配置关系以及电阻电路网c14的俯视结构。在本实施方式中，沿着基板c11的一对长边，设置第1连接电极c12以及第2连接电极c13。
芯片电阻器c30与前述的芯片电阻器c10之间的不同点在于，电阻电路网c14中的单位电阻体R的连接方式。即，在芯片电阻器c30的电阻电路网c14，具有在基板c11上按矩阵状排列的具有相等电阻值的多个单位电阻体R(在图72的结构中，沿着列方向(基板c11的短边(宽度)方向)排列8个单位电阻体R，沿着行方向(基板c11的长度方向)排列44 个单位电阻体R而总计包括352个单位电阻体R的结构)。并且，这些多个单位电阻体R的1～128个规定个数的单位电阻体R被电连接，形成多个种类的电阻电路。所形成的多个种类的电阻电路，通过作为电路网连接单元的导体膜以及熔断器膜F以并联方式相连接。多个熔断器膜F沿着第 2连接电极c13的内侧边而配置区域排列成直线状，成为若熔断器膜F熔断则与熔断器膜连接的电阻电路从电阻电路网c14被电分离的结构。
另外，构成电阻电路网c14的多个单位电阻体R的材质以及结构、连接用导体膜、熔断器膜F的材质以及结构，与之前说明的芯片电阻器c10 中对应部位的结构相同，因而在此省略说明。图73是将图72所示的电阻电路网中的多个种类的电阻电路的连接方式、对这些电阻电路进行连接的熔断器膜F的排列关系以及与熔断器膜F连接的多个种类的电阻电路的连接关系进行图解示出的图。
参照图73，在第1连接电极c12连接电阻电路网c14中包括的基准电阻电路R/16的一端。基准电阻电路R/16，由16个单位电阻体R的并联连接组成，其另一端与连接剩下的电阻电路的连接用导体膜C连接。在熔断器膜F1与连接用导体膜C上，连接由128个单位电阻体R的串联连接组成的电阻电路R128的一端以及另一端。
在熔断器膜F5与连接用导体膜C上，连接由64个单位电阻体R的串联连接组成的电阻电路R64的一端以及另一端。在电阻膜F6与连接用导体膜C上，连接由32个单位电阻体R的串联连接组成的电阻电路R32 的一端以及另一端。在熔断器膜F7与连接用导体膜C上，连接由16个单位电阻体R的串联连接组成的电阻电路R16的一端以及另一端。
在熔断器膜F8与连接用导体膜C上，连接由8个单位电阻体R的串联连接组成的电阻电路R8的一端以及另一端。在熔断器膜F9与连接用导体膜C上，连接由4个单位电阻体R的串联连接组成的电阻电路R4的一端以及另一端。在熔断器膜F10与连接用导体膜C上，连接由2个单位电阻体R的串联连接组成的电阻电路R2的一端以及另一端。
在熔断器膜F11与连接用导体膜C上，连接由1个单位电阻体R的串联连接组成的电阻电路R1的一端以及另一端。在熔断器膜F12与连接用导体膜C上，连接由2个单位电阻体R的并联连接组成的电阻电路R/2 的一端以及另一端。在熔断器膜F13与连接用导体膜C上，连接由4个单位电阻体R的并联连接组成的电阻电路R/4的一端以及另一端。
熔断器膜F14、F15、F16被电连接，在这些熔断器膜F14、F15、F16 与连接用导体C上，连接由8个单位电阻体R的并联连接组成的电阻电路 R/8的一端以及另一端。熔断器膜F17、F18、F19、F20、F21被电连接，在这些熔断器膜F17～F21与连接用导体膜C上，连接由16个单位电阻体 R的并联连接组成的电阻电路R/16的一端以及另一端。
熔断器膜F具备21个熔断器膜F1～F21，它们全部与第2连接电极 c13连接。由于是这样的结构，因此一旦连接了电阻电路的一端的任一熔断器膜F熔断，则一端与该熔断器膜F连接的电阻电路便与电阻电路网c14 电断开。
若用电气电路图示出图73的结构、即芯片电阻器c30所具备的电阻电路网c14的结构，则在所有的熔断器膜F都未熔断的状态下，电阻电路网c14在第1连接电极c14以及第2连接电极c13之间，构成基准电阻电路R/16、与12种电阻电路R/16、R/8、R/4、R/2、R1、R2、R4、R8、R16、 R32、R64、R128的并联连接电路之间的串联连接电路。
并且，在基准电阻电路R/16以外的12种电阻电路上，分别串联连接熔断器膜F。从而，在具有该电阻电路网c14的芯片电阻器c30中，根据所要求的电阻值，如果将熔断器膜F选择性地例如通过激光进行熔断，则与被熔断的熔断器膜F对应的电阻电路(熔断器膜F串联连接而成的电阻电路)便与电阻电路网c14电分离，能够对芯片电阻器c10的电阻值进行调整。
换言之，本实施方式涉及的芯片电阻器c30，也通过将与多个种类的电阻电路对应地设置的熔断器膜选择性地熔断，从而能够将多个种类的电阻电路从电阻电路网电断开。并且，多个种类的电阻电路，由于其电阻值分别为固定的，因此可以说能够对电阻电路网c14的电阻值进行数字式调整，成为一种具有所要求的电阻值的芯片电阻器c30。
另外，多个种类的电阻电路具备：具有相等的电阻值的单位电阻体R 串联地以1个、2个、4个、8个、16个、32个、64个以及128个这样的等比数列的方式增加单位电阻体R的个数来连接的多个种类的串联电阻电路、以及相等电阻值的单位电阻体R并联地以2个、4个、8个、16个这样的等比数列的方式增加单位电阻体R的个数来连接的多个种类的并联电阻电路。从而，通过将熔断器膜F选择性地熔断，从而能够将电阻电路网c14整体的电阻值精细且数字式地设定为任意的电阻值。
另外，在图74所示的电气电路中，在基准电阻电路R/16以及、并联连接的电阻电路中电阻值较小的电阻电路中，存在有过电流流动的倾向，在电阻设定时，必须使电阻中流动的额定电流设计的大。因而，为了使电流分散，也可以变更电阻电路网的连接结构，使得图74所示的电气电路成为图75(A)所示的电气电路结构。即，去掉基准电阻电路R/16，且将并联连接的电阻电路变更为将最小的电阻值设为r，将电阻值r的电阻单位体R1按多个组并联连接的结构C140在内的电路。
图75(B)是表示具体的电阻值的电气电路图，被设定为包括将80Ω的单位电阻体与熔断器膜F之间的串联连接按多个组并联连接的结构 C140在内的电路。这样，能够实现所流动的电流的分散。图76是用电气电路图示出第3参考例的进一步其他实施方式涉及的芯片电阻器所具备的电阻电路网c14的电路结构的图。图76所示的电阻电路网c14的特征在于，成为多个种类的电阻电路的串联连接、与多个种类的电阻电路的并联连接串联地连接的电路结构。
在串联连接的多个种类的电阻电路中，与之前的实施方式同样地，按每个电阻电路，并联地连接熔断器膜F，串联连接的多个种类的电阻电路，全部通过熔断器膜F而成为短路状态。因此，如果将熔断器膜F熔断，则通过该熔断器膜F而短路的电阻电路，便被电气式地组入到电阻电路网 c14中。另一方面，在并联连接的多个种类的电阻电路中，分别串联地连接熔断器膜F。因此，通过将熔断器膜F熔断，从而能够将熔断器膜F串联地连接而成的电阻电路从电阻电路的并联连接中电气式地断开。
通过设置为该结构，从而例如，1kΩ以下的小电阻能够在并联连接侧制作，1kΩ以上的电阻电路能够在串联连接侧制作。从而，能够采用由通用的基本设计构成的电阻电路网c14，来制作从数Ω的小电阻至数MΩ的大电阻为止的大范围的电阻电路。另外，在更高精度地设定电阻值的情况下，如果预先将与要求电阻值接近的串联连接侧电阻电路的熔断器膜切断，则能够通过将并联连接侧的电阻电路的熔断器膜熔断来进行精细的电阻值的调整，能够提高向所希望的电阻值的契合的精度。
图77是表示具有10Ω～1MΩ的电阻值的芯片电阻器中的电阻电路网 c14的具体结构例的电气电路图。图77所示的电阻电路网c14，也成为一种通过熔断器膜F而短路的多个种类的电阻电路的串联连接、与熔断器膜 F被串联连接而成的多个种类的电阻电路的并联连接之间串联连接而构成的电路结构。
根据图77的电阻电路，能够在并联连接侧，将10～1kΩ的任意电阻值设定在精度1％以内。另外，能够由串联连接侧的电路将1k～1MΩ的任意电阻值设定在精度1％以内。在使用串联连接侧的电路的情况下，通过预先将与所希望的电阻值接近的电阻电路的熔断器膜F熔断，并契合为所希望的电阻值，从而具有能够更高精度地设定电阻值的优点。
另外，虽然仅针对熔断器膜F采用与连接用导体膜C相同的层的情况进行了说明，但连接用导电膜C部分，既可以在其之上进一步层叠别的导体膜，也可以降低导体膜的电阻值。另外，也可以去掉电阻体膜，仅设置为连接用导体膜C。另外，即使在该情况下，只要没有在熔断器膜F上层叠导体膜，则熔断器膜F的熔断性不会变差。
图78是用于对第3参考例的进一步其他实施方式涉及的芯片电阻器 90的要部结构进行说明的图解俯视图。例如，在前述的芯片电阻器c10(参照图65、图66)、芯片电阻器c30(参照图72)中，若俯视来表示构成电阻电路的电阻体膜行c20与导体膜片c21的关系，则成为图78(A)所示的结构。即，如图78(A)所示，规定间隔R的区域的电阻体膜行c20 部分，形成固定电阻值r的单位电阻体R。然后，在单位电阻体R的两侧层叠导体膜片c21，通过该导体膜片c21将电阻体膜行c20短路。
在此，在前述的芯片电阻器c10以及芯片电阻器c30中，形成单位电阻体R的电阻体膜行c20部分的长度是例如12μm，电阻体膜行c20的宽度为例如1.5μm，单位电阻(表面电阻)是10Ω/□。因此，单位电阻体R 的电阻值r为r＝80Ω。但是，在例如图65、图66所示的芯片电阻器c10 中，存在不扩大电阻电路网c14的配置区域，而提高电阻电路网c14的电阻值，来实现芯片电阻器c10的高电阻化的期望。
因而，在本实施方式涉及的芯片电阻器90中，将对电阻电路网c14 的布局进行变更，并且构成电阻电路网中所包括的电阻电路的单位电阻体，在俯视下设置为图78(B)所示的形状以及大小。参照图78(B)，电阻体膜行c20，包括宽度为1.5μm且呈直线状地延伸的线状的电阻体膜行c20。并且，在电阻体膜行c20中，规定间隔R′的电阻体膜行c20部分，形成固定的电阻值r′的单位电阻体R′。单位电阻体R′的长度设定为例如17μm。这样，单位电阻体R′的电阻值r′，与图78(A)所示的单位电阻体R相比，能够成为大约2倍的R′＝160Ω的单位电阻体。
另外，在电阻体膜行c20上层叠的导体膜片c21的长度，无论是在图 78(A)所示的导体膜片中，还是在图78(B)所示的导体膜片中，都能够以相同的长度构成。因而，通过对构成电阻电路网c14中包括的电阻电路的各单位电阻体R′的布局图案进行变更，设置为单位电阻体R′能够串联状地连接的布局图案，从而芯片电阻器90能够实现高电阻化。
图79是表示参照图65～71说明的芯片电阻器c10的制造工序的一例的流程图。接着，按照该流程图的制造工序，根据需要，参照图65～71，针对芯片电阻器c10的制造方法详细进行说明。
步骤S1：首先，基板c11(实际被切割为各个芯片电阻器c10之前的硅晶片(参照图81))被配置在固定的处理室，在其表面，通过例如热氧化法，形成作为绝缘层c19的二氧化硅(SiO2)层。
步骤S2：接着，通过例如溅射法，将包括从由NiCr、NiCrAl、NiCrSi、 NiCrSiAl、TaN、TaSiO2、TiN、TiON、以及TiSiON组成的群中选择出的 1种以上成分在内的材料、例如TiN、TiON或者TiSiON的电阻体膜c20 形成在绝缘层c19的整个表面。
步骤S3：接着，通过例如溅射法，在电阻体膜c20的整个表面层叠形成例如铝(Al)的布线膜c21。被层叠的电阻体膜c20以及布线膜c21的2 层膜的总计膜厚可以设计为左右。布线膜c21，也可以替换Al，而由AlSi、AlSiCu、或者AlCu等的铝系金属膜形成。通过由Al、AlSi、AlSiCu、或者AlCu等的铝系金属膜形成布线膜c21，从而实现工艺加工精度的提高。
步骤S4：接着，采用光刻工艺，在布线膜c21的表面，形成与电阻电路网c14的俯视结构(包括导体膜C以及熔断器膜F的布局图案)对应的抗蚀图案(第1抗蚀图案的形成)。
步骤S5：然后，进行第1蚀刻工序。即，将由步骤S4形成的第1抗蚀图案作为掩模，将层叠了电阻体膜c20以及布线膜c21的2层膜，通过例如反应性离子蚀刻(RIE)进行蚀刻。然后，在蚀刻之后，将第1抗蚀图案剥离。
步骤S6：再次采用光刻工艺形成第2抗蚀图案。由步骤S6形成的第 2抗蚀图案，是将在电阻体膜c20上层叠的布线膜c21选择性地去掉，来形成单位电阻体R(图66中附上细小点来表示的区域)图案。
步骤S7：将由步骤S6形成的第2抗蚀图案作为掩模，通过例如湿式蚀刻，仅将布线膜c21选择性地蚀刻(第2蚀刻工序)。在蚀刻后，将第 2抗蚀图案剥离。这样，便能得到图66所示的电阻电路网c14的布局图案。
步骤S8：在该阶段，测定在基板表面形成的电阻电路网c14的电阻值(电路网c14整体的电阻值)。该测定是通过例如使多探针(multi probe pin)与图66所示的和第1连接电极c12连接的一侧的电阻电路网c14的端部、以及与第2连接电极c13连接的一侧的熔断器膜以及电阻电路网c14 的端部接触来进行测定的。通过该测定，能够判定所制造的电阻电路网c14 在初始状态是否良好。
步骤S9：接着，形成例如由氮化膜形成的覆膜c22a，以覆盖在基板 c11上形成的电阻电路网c14的整个面。覆膜c22a可以替换氮化膜(SiN 膜)，而采用氧化膜(SiO2膜)。该覆膜c22a的形成，既可以通过等离子CVD法进行，也可以形成例如膜厚左右的氮化硅膜(SiN膜)。覆膜c22a对被图案形成的布线膜c21、电阻体膜c20以及熔断器膜F进行覆盖。
步骤S10：从该状态，对熔断器膜F选择性地进行熔断，来进行用于使芯片电阻器c10契合为所希望的电阻值的激光修调。即，如图80(A) 所示，对根据在步骤S8进行的所有电阻值测定的测定结果所选择的熔断器膜F照射激光，将该熔断器膜F以及位于其下的电阻体膜c20熔断。由此，通过熔断器膜F而短路的对应的电阻电路被组入电阻电路网c14中，能够将电阻电路网c14的电阻值契合为所希望的电阻值。当对熔断器膜F 照射激光时，通过覆膜c22a的作用，在熔断器膜F的附近储蓄激光的能量，由此，熔断器膜F以及其下层的电阻体膜c20熔断。
步骤S11：接着，如图80(B)所示，通过例如等离子CVD法，在覆膜c22a上堆积氮化硅膜，形成钝化膜c22。前述的覆膜c22a，在最终形态下，与钝化膜c22一体化，构成该钝化膜c22的一部。熔断器膜F以及其下层的电阻体膜c20的切断后形成的钝化膜c22，进入在熔断器膜F以及其下层的电阻体膜c20的熔断时同时被破坏的覆膜c22a的开口22B内，对熔断器膜F以及其下层的电阻体膜c20的切面进行保护。因此，钝化膜 c22，防止在熔断器膜F切断处有异物进入或者水分进入。钝化膜c22，只要是整体为例如的程度的厚度即可，可以形成具有例如左右的膜厚。另外，如上述，钝化膜c22也可以是硅氧化膜。
步骤S12：接着，如图80(C)所示，在整个面涂敷树脂膜c23。作为树脂膜c23，采用例如感光性的聚酰亚胺的涂敷膜c23。
步骤S13：通过对该树脂膜c23，执行针对与上述第1连接电极c12、第2连接电极c13的开口对应的区域的曝光工序、以及之后的显影工序，从而能够采用光刻进行树脂膜的图案形成。这样，便在树脂膜c23形成用于第1连接电极c12以及第2连接电极c13的焊盘开口。
步骤S14：之后，进行用于对树脂膜c23进行硬化的热处理(聚酰亚胺固化)，通过热处理而聚酰亚胺膜c23被稳定化。热处理，可以采用例如170℃～700℃的程度的温度进行。其结果，还存在电阻体(电阻体膜 c20以及被图案形成的布线膜c21)的特性稳定的优点。
步骤S15：接着，将在应形成第1连接电极c12以及第2连接电极c13 的位置具有贯通孔的聚酰亚胺膜c23作为掩模进行钝化膜c22的蚀刻。从而，能够形成使布线膜c21在第1连接电极c12的区域以及第2连接电极 c13的区域露出的焊盘开口。钝化膜c22的蚀刻，也可以通过反应性离子蚀刻(RIE)进行。
步骤S16：对从两个焊盘开口露出的布线膜c21接触多探针，进行用于确认芯片电阻器的电阻值成为所希望的电阻值的电阻值测定(后期测定)。按照这样，通过进行后期测定，换言之，通过进行最初的测定(初始测定)→熔断器膜F的熔断(激光修复)→后期测定这样的一连串的处理，从而对芯片电阻器c10的修调处理能力大幅提高。
步骤S17：在两个焊盘开口内，通过例如无电解镀覆法，使作为外部连接电极的第1连接电极c12以及第2连接电极c13生长。
步骤S18：之后，为了将在晶片表面排列形成的多个(例如50万个) 各芯片电阻器分离为各个芯片电阻器c10，因而通过光刻形成第3抗蚀图案。抗蚀剂膜是在晶片的表面为了保护例如图82中的各芯片电阻器c10 而设置的，被形成为使得各芯片电阻器c10之间被蚀刻。
步骤S19：然后，执行等离子切割。等离子切割是以第3抗蚀图案作为掩模的蚀刻，距离作为基板的硅晶片的表面为规定深度的槽，在各芯片电阻器c10之间被形成。之后，抗蚀剂膜被剥离。
步骤S20：然后，例如如图81(A)所示，在表面粘贴保护带c100。
步骤S21：接着，进行硅晶片的背面磨削，将芯片电阻器分离为各个芯片电阻器c10(图81(A)(B))。
步骤S22：然后，如图81(C)所示，在背面侧贴上载带(热发泡片) c200，被分离成各个芯片电阻器的多个芯片电阻器c10，以被排列在载带 c200上的状态被保持。另一方面，粘贴在表面的保护带被去掉(图81(D))。
步骤S23：热发泡片c200，因被加热，从而其内部所含的热发泡粒子 c201膨胀，从而与载带c200表面粘接的各芯片电阻器c10被从载带c200 剥离而被分离成个体(图81(E)(F))。
以上，作为第3参考例的实施方式，采用芯片电阻器进行了说明，但第3参考例也可以应用于芯片电阻器以外的芯片部件。
例如，作为其他芯片部件的示例，可以例示芯片电容器。芯片电容器，具备：基板、在基板上配置的第1外部电极、和在该基板上配置的第2外部电极。并且，在第1外部电极以及第2外部电极之间设置电容器配置区域，配置作为功能元件的多个电容器要素。多个电容器要素，经由多个熔断器而分别与第1外部电极电连接。
即使在该芯片电容器中，通过应用第3参考例，在基板表面的短边方向两侧，沿着基板的长度方向配置第1外部电极以及第2外部电极，从而也能够解决所述的课题。
进而，作为其他芯片部件的示例，可以例示芯片电感器。芯片电感器，是例如在基板上具有多层布线结构，在多层布线结构内具有电感器(线圈) 以及与之关联的布线的部件，是能够将多层布线结构内的任意电感器通过熔断器而组入电路中或者从电路断开的结构。在该芯片电感器中，通过第 3参考例的外部连接电极的结构，即在基板表面的短边方向两侧沿着基板的长度方向分别配置外部连接电极，从而也能够解决上述课题。
作为进一步其他芯片部件的示例，还可以例示芯片二极管。芯片二极管是例如在基板上具有多层布线结构，且在多层布线结构内具有多个二极管以及与之关联的布线的部件，是能够将多层布线结构内的任意二极管通过熔断器组入电路中或者从电路断开的结构。通过选择组入电路中的二极管，从而能够对芯片二极管的整流特性进行变更或者进行调整。另外，能够设定芯片二极管的电压降特性(电阻值)。进而，在二极管为LED(发光二极管)的芯片LED的情况下，能够选择组入电路中的LED，使之成为能选择发光色的芯片LED。即使对于这样的芯片二极管、芯片LED，通过第3参考例的外部连接电极的结构，即在基板表面的短边方向两侧沿着基板的长度方向分别配置外部连接电极，从而也能够解决所述课题。并且，由此，能够成为小型且高性能的容易操作的芯片二极管、芯片LDE 这样的芯片部件。
图83是表示采用第3参考例的芯片部件的电子器械的一例的智能手机的外观的立体图。智能手机c201，是在扁平的长方体形状的框体c202 的内部收纳电子部件而构成的。框体c202，在表侧以及背侧具有长方形状的一对主面，其一对主面通过4个侧面而相结合。在框体c202的一个主面，露出由液晶面板、有机EL面板等构成的显示面板c203的显示面。显示面板c203的显示面，构成触摸面板，提供对使用者的输入界面。
显示面板c203，形成为占框体c202的一个主面的大部分的长方形形状。配置操作按钮c204使之沿着显示面板c203的一个短边。在本实施方式中，多个(三个)操作按钮c204沿着显示面板c203的短边排列。使用者，通过对操作按钮c204以及触摸面板进行操作，从而能够对智能手机 c201进行操作，能够调出必要的功能来使之执行。
在显示面板c203的另一个短边的附近，配置扬声器c205。扬声器c205，提供用于电话功能的接听筒，并且还被用作用于对音乐数据等进行再生的音响化单元。另一方面，在操作按钮c204的附近，在框体c202的一个侧面配置麦克风c206。麦克风c206，除了提供用于电话功能的话筒之外，还能够被用作录音用的麦克风。
图84是表示在框体c202的内部收纳的电子电路组件c210的结构的图解俯视图。电子电路组件c210包括：布线基板c211、和被安装在布线基板c211的安装面的电路部件。多个电路部件，包括：多个集成电路元件(IC)c212-c220、和多个芯片部件。多个IC包括：传送处理ICc212、 OneSeg电视接收ICc213、GPS接收ICc214、FM调谐器ICc215、电源 ICc216、闪存C217、微型计算机c218、电源ICc219以及基带ICc220。多个芯片部件包括：芯片电感器c221，c225，c235、芯片电阻器c222，c224，c233、芯片电容器c227，c230，c234、以及芯片二极管c228，c231。这些芯片部件能够采用第3参考例涉及的结构。
传送处理ICc212内置用于生成对显示面板c203的显示控制信号，且接收来自显示面板c203的表面的触摸面板的输入信号的电子电路。为了与显示面板c203之间的连接，而在传送处理ICc212连接柔性布线c209。 OneSeg电视接收ICc213，内置构成用于接收OneSeg播放(以便携式设备作为接收对象的地面数字电视播放)的电波的接收机的电子电路。在OneSeg电视接收ICc213的附近配置：多个芯片电感器c221、和多个芯片电阻器c222。OneSeg电视接收ICc213、芯片电感器c221以及芯片电阻器 c222，构成OneSeg播放接收电路c223。芯片电感器c221以及芯片电阻器 c222，分别具有准确被契合的电感以及电阻，对OneSeg播放接收电路c223 提供高精度的电路常数。
GPS接收ICc214，内置接收来自GPS卫星的电波来输出智能手机c201 的位置信息的电子电路。FM调谐器ICc215，与在其附近安装于布线基板 c211的多个芯片电阻器c224以及多个芯片电感器c225一起构成FM播放接收电路c226。芯片电阻器c224以及芯片电感器c225，分别具有被准确契合的电阻值以及电感，对FM播放接收电路c226提供高精度的电路常数。
在电源ICc216的附近，多个芯片电容器c227以及多个芯片二极管 c228被安装在布线基板c211的安装面。电源ICc216，与芯片电容器c227 以及芯片二极管c228一起构成电源电路c229。闪存C217，是用于对操作系统程序、在智能手机c201的内部生成的数据、通过通信功能从外部取得的数据以及程序等进行记录的存储装置。
微型计算机c218，是内置CPU、ROM以及RAM，通过执行各种运算处理，从而实现智能手机c201的多个功能的运算处理电路。更具体而言，通过微型计算机c218的作用，实现用于图像处理、各种应用程序的运算处理。在电源ICc219的附近，多个芯片电容器c230以及多个芯片二极管c231被安装在布线基板c211的安装面。电源ICc219，与芯片电容器 c230以及芯片二极管c231一起构成电源电路c232。
在基带ICc220的附近，多个芯片电阻器c233、多个芯片电容器c234、以及多个芯片电感器c235被安装在布线基板c211的安装面。基带ICc220 与芯片电阻器c233、芯片电容器c234以及芯片电感器c235一起构成基带通信电路c236。基带通信电路c236提供用于电话通信以及数据通信的通信功能。
通过这样的结构，由电源电路c229，c232适当地调整后的电力被提供给传送处理ICc212、GPS接收ICc214、OneSeg播放接收电路c223、FM 播放接收电路c226、基带通信电路c236、闪存C217以及微型计算机c218。微型计算机c218，响应经由传送处理ICc212而输入的输入信号来进行运算处理，从传送处理ICc212对显示面板c203输出显示控制信号来使显示面板c203进行各种显示。
若通过触摸面板或者操作按钮c204的操作来指示OneSeg播放的接收，则通过OneSeg播放接收电路c223的作用来接收OneSeg播放。然后，将被接收的图像输出给显示面板c203，使被接收的声音从扬声器c205进行音响化的运算处理，通过微型计算机c218而执行。另外，在需要智能手机c201的位置信息时，微型计算机c218，取得GPS接收ICc214输出的位置信息，并执行采用了该位置信息的运算处理。
进而，若通过触摸面板或者操作按钮c204的操作而输入FM播放接收指令，则微型计算机c218，起动FM播放接收电路c226，执行用于使被接收的声音从扬声器c205输出的运算处理。闪存C217，被用于通过通信取得的数据的存储、微型计算机c218的运算、以及对通过来自触摸面板的输入而制作的数据进行存储。微型计算机c218，根据需要，对闪存C217写入数据，或者从闪存C217读出数据。
电话通信或者数据通信的功能，通过基带通信电路c236而实现。微型计算机c218，对基带通信电路c236进行控制，来进行用于对声音或者数据进行收发的处理。
<第4参考例涉及的发明>
(1)第4参考例涉及的发明特征
例如，第4参考例涉及的发明特征，是以下的D1～D18。
(D1)一种芯片部件，两个电极彼此隔开间隔而形成于基板上，且从上述基板的周边部隔开间隔而被配置在一个表面。
根据该结构，在芯片部件中，由于各电极从基板的周边部向内方离开配置，因此在将芯片部件安装于安装基板时，对各电极与安装基板的连接盘(land)进行接合的焊料，从基板的周边部向内方配置，不会向该周边部的外部溢出，或者即使溢出，其溢出量也很少。其结果，能够抑制安装基板中的芯片部件的实质的安装面积使其较小。即，该芯片部件，能以较小的安装面积安装在安装基板上。
(D2)根据D1所述的芯片部件，其特征在于，在上述一个表面以外的表面不具有电极。
根据该结构，电极由于仅设置在芯片部件的单面(上述一个表面)，因此在芯片部件中该单面以外的表面，成为没有电极(凹凸)的平坦面。由此，在例如使自动安装机的吸附喷嘴吸附于芯片部件来移动的情况下，能够使吸附喷嘴吸附在该平坦面。从而，能够使吸附喷嘴可靠地吸附于芯片部件，不会使芯片部件在中途从吸附喷嘴脱落地可靠地进行运送。
(D3)根据D1或者D2所述的芯片部件，是一种包括形成在上述基板上，且被连接在上述两个电极之间的电阻体的芯片电阻器。
根据该结构，该芯片电阻器，能以较小的安装面积安装在安装基板上。
(D4)根据D3所述的芯片部件，进一步包括：多个上述电阻体；和被设置在上述基板上，以可对上述多个电阻体分别进行断开的方式与上述电极连接的多个熔断器。
根据该结构，在该芯片部件(芯片电阻器)中，通过选择一个或者多个熔断器来进行切断，从而能够容易且迅速地对应多个种类的电阻值。换言之，通过组合电阻值不同的多个电阻体，从而能够以共同的设计实现各种电阻值的芯片电阻器。
(D5)根据D1或D2所述的芯片部件，是包括形成在上述基板上且被连接在上述两个电极之间的电容器元件的芯片电容器。
根据该结构，该芯片电容器，能以较小的安装面积安装在安装基板上。
(D6)根据D5记载的芯片部件，还包括：构成上述电容器元件的多个上述电容器要素；和设置在上述基板上，且以可对上述多个电容器要素分别进行断开的方式连接于上述电极的多个熔断器。
根据该结构，在该芯片部件(芯片电容器)中，通过选择一个或者多个熔断器进行切断，从而能够容易且迅速地对应多个种类的电容值。换言之，通过对电容值不同的多个电容器要素进行组合，从而能够以共同的设计实现各种电容值的芯片电容器。
(D7)根据D1或D2记载的芯片部件，是包括形成在上述基板上、且被连接在上述两个电极之间的二极管元件的芯片二极管。
根据该结构，该芯片二极管，能以较小的安装面积安装在安装基板上。
(D8)根据D7记载的芯片部件，还包括：构成上述二极管元件的多个二极管要素；和设置在上述基板上，且以可对上述多个二极管要素分别进行切换的方式连接于上述电极的多个熔断器。
根据该结构，在该芯片部件(芯片二极管)中，通过选择一个或者多个熔断器来进行切断，从而由于能够将多个二极管要素的组合图案设置为任意的图案，因此能够以共同的设计实现各种各样电气特性的芯片二极管。
(D9)根据D1或D2记载的芯片部件，包括形成在上述基板上且被连接在上述两个电极之间的电感器元件。
根据该结构，该芯片电感器，能以较小的安装面积安装在安装基板上。
(D10)根据D9记载的芯片部件，还包括：构成上述电感器元件的多个电感器要素；和连接在上述基板上，以能对上述多个电感器要素分别进行断开的方式连接于上述电极的多个熔断器。
根据该结构，在该芯片部件(芯片电感器)中，通过选择一个或者多个熔断器来进行切断，从而能够将多个电感器要素的组合图案设置为任意的图案，因此能够以共通的设计实现各种各样电气特性的芯片电感器。
(D11)根据D1～D10中任一项所述的芯片部件，上述电极包括Ni 层和Au层，上述Au层在最表面露出。
根据该结构，在电极中，由于Ni层的表面被Au层覆盖，因此能够防止Ni层氧化。
(D12)根据D11记载的芯片部件，上述电极还包括：介于上述Ni 层和上述Au层之间设置的Pd层。
根据该结构，在电极中，通过使Au层变薄，从而即使Au层形成贯通孔(针孔)，由于介于Ni层与Au层之间设置的Pd层堵塞该贯通孔，因此能够防止Ni层从该贯通孔向外部露出而氧化。
(D13)一种电路组件，包括：根据D1～D12中任一项所述的芯片部件；和在与上述芯片部件的一个表面对置的安装面，具有与上述两个电极焊料接合的两个连接盘的安装基板。
根据该结构，在该电路组件中，能以较小的安装面积在安装基板安装芯片部件。
(D14)根据D13记载的电路组件，在从上述安装面的法线方向观看时，上述焊料控制在上述芯片部件的范围内。
根据该结构，焊料可靠地不会向基板的周边部的外部溢出。其结果，能够抑制安装基板中的芯片部件的实质的安装面积使之较小。
(D15)根据D13或者D14记载的电路组件，还包括：作为上述安装基板的第1安装基板；层叠在上述第1安装基板，且具有对上述芯片部件进行收纳的开口的第2安装基板。
根据该结构，在该电路组件中，能够通过第1安装基板以及第2安装基板来构成多层基板，能以较小的安装面积在多层基板安装芯片部件。
(D16)根据D15记载的电路组件，还包括层叠在上述第2安装基板，堵塞上述第2安装基板的开口的第3安装基板。
根据该结构，在该电路组件中，能够通过第1安装基板、第2安装基板以及第3安装基板构成多层基板，能以较小的安装面积在多层基板安装芯片部件。
(D17)优选电子器械具有以上所述的芯片部件。
(D18)优选电子器械具备以上所述的电路组件。
(2)第4参考例涉及的发明实施方式
以下，参照附图对第4参考例的实施方式详细进行说明。另外，图85～图106所示的符号，仅在这些附图中有效，即使被使用在实施方式中，也不表示与该实施方式的符号相同的要素。
图85A是用于对第4参考例的一实施方式涉及的芯片电阻器的结构进行说明的示意立体图。该芯片电阻器d1是微小的芯片部件，如图85A所示，呈长方体形状。芯片电阻器d1的平面形状，是正交的二边(长边d81、短边d82)分别为0.4mm以下、0.2mm以下的矩形。关于芯片电阻器 d1的尺寸，优选长度L(长边d81的长度)为约0.3mm，宽度W(短边 d82的长度)为约0.15mm，厚度T为约0.1mm。
该芯片电阻器d1，是在基板上将多个芯片电阻器d1形成晶格状之后在该基板形成槽，然后进行背面研磨(或者通过槽将该基板分割)来分离成各个芯片电阻器d1而得到的。芯片电阻器d1，主要具备：构成芯片电阻器d1的主体的基板d2；成为外部连接电极的第1连接电极d3以及第2 连接电极d4；以及通过第1连接电极d3以及第2连接电极d4来进行外部连接的元件d5。
基板d2是大约长方体的芯片形状。在基板d2中，图85A中的成为上表面的一个表面是元件形成面d2A。元件形成面d2A，在基板d2中是形成元件d5的表面，为大约长方形状。在基板d2的厚度方向，与元件形成面d2A相反侧的面是背面d2B。元件形成面d2A与背面d2B，为大约相同尺寸且相同形状，且相互平行。将在元件形成面d2A中的通过一对长边 d81以及短边d82划分的矩形状的边缘称作周边部d85，将背面d2B中的由一对长边d81以及短边d82划分的矩形状的边称作周边部d90。从与元件形成面d2A(背面d2B)正交的法线方向观看，周边部d85和周边部d90 重叠(参照后述的图85D)。
基板d2具有多个侧面(侧面d2C、侧面d2D、侧面d2E以及侧面d2F)，作为元件形成面d2A以及背面d2B以外的表面。该多个侧面与元件形成面d2A以及背面d2B分别交差(详细而言为正交)地延伸，并对元件形成面d2A以及背面d2B之间进行连接。侧面d2C，被架设在元件形成面 d2A以及背面d2B中的长度方向一方侧(图85A中的左前侧)的短边d82 之间，侧面d2D被架设在元件形成面d2A以及背面d2B中的长度方向另一侧(图85A中的右内侧)的短边d82之间。侧面d2C以及侧面d2D，是基板d2在该长度方向的两端面。侧面d2E被架设在元件形成面d2A以及背面d2B中的短边方向一侧(图85A中的左内侧)的长边d81之间，侧面d2F被架设在元件形成面d2A以及背面d2B中的短边方向另一侧(图 85A中的右前侧)的长边d81之间。侧面d2E以及侧面d2F，是基板d2 在该短边方向的两端面。侧面d2C以及侧面d2D，各自与侧面d2E以及侧面d2F分别交差(详细而言为正交)。因此，在元件形成面d2A～侧面d2F 中相邻的两个面之间呈直角。
基板d2中，元件形成面d2A以及侧面d2C～d2F各自的整个区域被钝化膜d23覆盖。因此，严格来讲，图85A中，元件形成面d2A以及侧面d2C～d2F各自的整个区域，位于钝化膜d23的内侧(背侧)，未向外部露出。进而，芯片电阻器d1具有树脂膜d24。树脂膜d24，将元件形成面d2A上的钝化膜d23的整个区域(周边部d85以及其内侧区域)覆盖。关于钝化膜d23以及树脂膜d24，以后详细说明。
第1连接电极d3以及第2连接电极d4，在基板d2的元件形成面d2A 上形成比周边部d85更靠近内侧的区域(从周边部d85隔开间隔的位置)，并使之从元件形成面d2A上的树脂膜d24部分地露出。换言之，树脂膜 d24，覆盖元件形成面d2A(严格来讲元件形成面d2A上的钝化膜d23)，以使得第1连接电极d3以及第2连接电极d4露出。第1连接电极d3以及第2连接电极d4，分别通过例如使Ni(镍)、Pd(钯)以及Au(金) 按照该顺序依次层叠在元件形成面d2A上而构成。第1连接电极d3以及第2连接电极d4，在元件形成面d2A的长度方向相互隔开间隔而配置，是在元件形成面d2A的短边方向较长的长方形状。在图85A中，在元件形成面d2A，在靠近侧面d2C的位置设置第1连接电极d3，在靠近侧面 d2D的位置设置第2连接电极d4。
第1连接电极d3以及第2连接电极d4，在从前述的法线方向观察的俯视情况下，为大约相同尺寸且相同的形状。第1连接电极d3，具有俯视中呈4条边的一对长边d3A以及短边d3B。长边d3A和短边d3B，在俯视下正交。第2连接电极d4，具有在俯视下呈4条边的1对长边d4A以及短边d4B。长边d4A和短边d4B在俯视下正交。长边d3A以及长边d4A，与基板d2的短边d82平行地延伸，短边d3B以及短边d4B，与基板d2的长边d81平行地延伸。第1连接电极d3的表面，在长边d3A侧的两端部向基板d2侧弯曲。第2连接电极d4的表面，也在长边d4A侧的两端部向基板d2侧弯曲。
在俯视下，第1连接电极d3中的一对长边d3A中、与基板d2在元件形成面d2A的周边部d85最近的长边d3A(图85A中左前侧的长边d3A) 的整个区域，从最近的周边部d85(短边d82)向基板d2的内方离开基板 d2在长度方向的距离G。第2连接电极d4中的1对长边d4A中、离基板 d2的元件形成面d2A的周边部d85最近的长边d4A(图85A中右内侧的长边d4A)的整个区域，在俯视下，也从最近的周边部d85(短边d82) 向基板d2的内方离开基板d2在长度方向的距离G。距离G是例如5μm。
俯视中，第1连接电极d3的各短边d3B的整个区域，从最近的周边部d85(长边d81)向基板d2的内方离开基板d2在短边方向的距离K。第2连接电极d4的各短边d4B的整个区域，在俯视下也从最近的周边部 d85(长边d81)向基板d2的内方离开基板d2在短边方向上的距离K。距离K是例如5μm。
在本实施方式中，由于距离G以及距离K均为5μm相等，因此第1 连接电极d3以及第2连接电极d4分别在俯视下从周边部d85向基板d2 的内方离开相等的距离。但是，距离G以及距离K分别为可任意变更。并且，芯片电阻器d1，在形成了第1连接电极d3以及第2连接电极d4 的元件形成面d2A以外的表面(即，背面d2B以及侧面d2C～d2F)不具有电极。
元件d5是电路元件，形成在基板d2的元件形成面d2A中的位于第1 连接电极d3与第2连接电极d4之间的区域，且通过钝化膜d23以及树脂膜d24从上进行覆盖。本实施方式的元件d5是电阻d56。电阻d56，由在元件形成面d2A上按矩阵状排列具有相等的电阻值的多个(单位)电阻体 R而成的电路网而构成。电阻体R，由TiN(氮化钛)、TiON(氧氮化钛) 或者TiSiON组成。元件d5，与后述的布线膜d22电连接，经由布线膜d22 与第1连接电极d3和第2连接电极d4电连接。即，元件d5，形成在基板 d2上，被连接在第1连接电极d3以及第2连接电极d4之间。
图85B是将芯片电阻器被安装在安装基板的状态下的电路组件沿着芯片电阻器的长度方向进行切断时的示意剖视图。图85C是将芯片电阻器被安装在安装基板的状态下的电路组件沿着芯片电阻器的短边方向而进行切断时的示意剖视图。另外，在图85B以及图85C中，仅针对要部示出剖面。
如图85B所示，芯片电阻器d1被安装在安装基板d9。该状态下的芯片电阻器d1以及安装基板d9，构成电路组件d100。图85B中的安装基板d9的上表面是安装面d9A。在安装面d9A，形成与安装基板d9的内部电路(未图示)连接的一对(两个)连接盘d88。各连接盘d88，例如由Cu 组成。在各连接盘d88的表面，设置焊料d13使之从该表面突出。
在将芯片电阻器d1安装在安装基板d9的情况下，通过使自动安装机 (未图示)的吸附喷嘴d91吸附在芯片电阻器d1的背面d2B后移动吸附喷嘴d91，从而运送芯片电阻器d1。这时，吸附喷嘴d91，吸附在背面d2B 在长度方向中的大约中央部分。如前所述，第1连接电极d3以及第2连接电极d4，被仅设置在芯片电阻器d1的单面(元件形成面d2A)，因此在芯片电阻器d1中元件形成面d2A以外的表面d2B～d2F(尤其是，背面 d2B)，成为没有电极(凹凸)的平坦面。从而，在使吸附喷嘴d91吸附于芯片电阻器d1而移动的情况下，能够使吸附喷嘴d91吸附在平坦的背面d2B。换言之，如果是平坦的背面d2B，则能够增加吸附喷嘴d91可以吸附的部分的余地。从而，能够使吸附喷嘴d91可靠地吸附于芯片电阻器 d1，不会使芯片电阻器d1在中途从吸附喷嘴d91脱落而可靠地进行运送。
然后，使吸附了芯片电阻器d1的吸附喷嘴d91移动至安装基板d9为止。此时，芯片电阻器d1的元件形成面d2A与安装基板d9的安装面d9A 相互对置。在该状态下，使吸附喷嘴d91移动来按压至安装基板d9，在芯片电阻器d1中，使第1连接电极d3与一方的连接盘d88的焊料d13接触，使第2连接电极d4与另一方的连接盘d88的焊料d13接触。接着，若对焊料d13进行加热，则焊料d13熔化。之后，若焊料d13冷却而凝固，则第1连接电极d3与该一方的连接盘d88经由焊料d13而接合，第2连接电极d4与该另一方的连接盘d88经由焊料d13而接合。即，两个连接盘 d88分别在第1连接电极d3以及第2连接电极d4中与对应的电极焊料接合。这样，芯片电阻器d1向安装基板d9的安装(倒装芯片连接)完成之后，便完成电路组件d100。另外，关于作为外部连接电极发挥功能的第1 连接电极d3以及第2连接电极d4，为了提高焊料润湿性以及提高可靠性，优选由金(Au)形成，或者如后所述，在表面实施镀金处理。
在完成状态的电路组件d100中，芯片电阻器d1的元件形成面d2A与安装基板d9的安装面d9A，隔开间隙而对置，同时平行地延伸(还参照图85C)。该间隙的尺寸，相当于在第1连接电极d3或者第2连接电极 d4中从元件形成面d2A突出的部分的厚度与焊料d13的厚度之间的总计。图85D是从元件形成面侧观看被安装在安装基板的状态下的芯片电阻器的示意俯视图。如图85D所示，视为试着从安装面d9A(元件形成面d2A) 的法线方向(与这些面正交的方向)观看电路组件d100(严格来讲、芯片电阻器d1与安装基板d9之间的接合部分)。在该情况下，对第1连接电极d3与一方的连接盘d88进行接合的焊料d13，尽管向第1连接电极d3 的轮廓(前述的长边d3A以及短边d3B)之外溢出一些，但控制在芯片电阻器d1的范围内(基板d2的周边部d85的内侧)。同样地，对第2连接电极d4与另一方的连接盘d88进行接合的焊料d13，尽管向第2连接电极 d4的轮廓(前述的长边d4A以及短边d4B)之外溢出一些，但控制在芯片电阻器d1的范围内(基板d2的周边部d85的内侧)。
这样，在芯片电阻器d1中，第1连接电极d3以及第2连接电极d42 被配置为从基板d2的周边部d85向内方离开。因此，对第1连接电极d3 以及第2连接电极d4与连接盘d88进行接合的焊料d13，从基板d2的周边部d85向内方被配置，不会作为焊料圆角向周边部d85的外部溢出，或者即使溢出，其溢出量也很少。其结果，能够抑制安装基板d9中的芯片电阻器d1的实质的安装面积使其较小。即，该芯片电阻器d1能以较小的安装面积安装在安装基板d9上，在电路组件d100中，能以较小的安装面积将芯片电阻器d1安装在安装基板d9上。因此，在使多个芯片电阻器d1 相邻安装的情况下，由于能够缩小相邻的芯片电阻器d1的间隔，因此可实现芯片电阻器d1的高密度安装。
图85E是在将芯片电阻器被安装在多层基板的状态下的电路组件沿着芯片电阻器的长度方向切断时的示意剖视图。至此为止，针对在一个安装基板d9安装了芯片电阻器d1的电路组件d100进行了说明(参照图 85B)，但还可以是如图85E所示那样，在所谓的多层基板安装了芯片电阻器d1的电路组件d100。该情况下，电路组件d100包括：作为前述的安装基板d9的第1安装基板d9；和第2安装基板d15。第1安装基板d9以及第2安装基板d15构成多层基板。
在第1安装基板d9的安装面d9A，前述的1对连接盘d88相互隔开间隔而形成。在各连接盘d88中在与对方的连接盘d88最近的端部的表面，设置前述的焊料d13。第2安装基板15，经由连接盘d88而层叠在第1安装基板d9上。在第2安装基板15，形成使第2安装基板15在壁厚方向贯通的开口15A。开口15A具有能收纳芯片电阻器d1的大小。在开口15A，露出1对连接盘d88的双方的焊料d13。在这样的电路组件d100中，芯片电阻器d1在能完全收纳在第2安装基板15的开口15A中的状态下，安装在第1安装基板d9。
另外，具有多层基板的电路组件d100，除了包括第1安装基板d9以及第2安装基板d15之外，进一步还可以包括第3安装基板d16。第3安装基板d16被层叠在第2安装基板d15上，从与第1安装基板d9侧相反的一侧堵塞开口15A。这样，开口15A内的芯片电阻器d1，便成为密闭的状态。
这样，在该电路组件d100中，便能够通过第1安装基板d9以及第2 安装基板d15(根据需要还有第3安装基板d16)构成多层基板，能以较小的安装面积在多层基板安装芯片电阻器d1。接着，主要对芯片电阻器 d1中的其他结构进行说明。图86是芯片电阻器的俯视图，是表示第1连接电极、第2连接电极以及元件的配置关系以及元件的俯视结构(布局图案)的图。
参照图86，元件d5成为电阻电路网。具体而言，元件d5具有：由沿着行方向(基板d2的长度方向)排列的8个电阻体R、和沿着列方向(基板d2的宽度方向)排列的44个电阻体R构成的总计352个电阻体R。这些电阻体R，是构成元件d5的电阻电路网的多个元件要素。
这些多个电阻体R通过按1个～64个的规定个数被集中进行电连接，从而形成多个种类的电阻电路。被形成的多个种类的电阻电路，以规定的方式与导体膜D(由导体形成的布线膜)连接。进而，在基板d2的元件形成面d2A，为了将电阻电路以电气方式组入元件d5中，或者从元件d5 进行分离而设置可切断(熔断)的多个熔断器F。多个熔断器F以及导体膜D沿着第1连接电极d3的内侧边使配置区域排列成直线状。更具体而言，多个熔断器F以及导体膜D被相邻地配置，其排列方向成为直线状。多个熔断器F将多个种类的电阻电路(每个电阻电路的多个电阻体R)以相对于第1连接电极d3分别可切断(可断开)的方式进行连接。
图87A是将图86所示的元件的一部分放大描绘的俯视图。图87B是为了对元件中的电阻体的结构进行说明而描绘的沿着图87A的B-B的长度方向的纵剖视图。图87C是为了对元件中的电阻体的结构进行说明而描绘的沿着图87A的C-C的宽度方向的纵剖视图。参照图87A、图87B以及图87C，针对电阻体R的结构进行说明。
芯片电阻器d1，除了具备前述的布线膜d22、钝化膜d23以及树脂膜d24之外，还具备绝缘层d20和电阻体膜d21(参照图87B以及图87C)。绝缘层d20、电阻体膜d21、布线膜d22、钝化膜d23以及树脂膜d24，被形成在基板d2(元件形成面d2A)上。绝缘层d20由SiO2(氧化硅)形成。绝缘层d20，对基板d2的元件形成面d2A的整个区域进行覆盖。绝缘层 d20的厚度为大约
电阻体膜d21被形成在绝缘层d20上。电阻体膜d21，采用TiN、TiON 或者TiSiON形成。电阻体膜d21的厚度为大约电阻体膜d21，构成在第1连接电极d3与第2连接电极d4之间平行地以直线状延伸的多条电阻体膜(以下称作“电阻体膜行d21A”)，电阻体膜行d21A，有些情况下在行方向上在规定的位置被切断(参照图87A)。
在电阻体膜行d21A上，层叠布线膜d22。布线膜d22，由Al(铝) 或者铝和Cu(铜)的合金(AlCu合金)组成。布线膜d22的厚度为大约布线膜d22，在电阻体膜行d21A上在行方向上隔开固定间隔R而层叠，并与电阻体膜行d21A相接。
若用电路记号表示该结构的电阻体膜行d21A以及布线膜d22的电气特征，则如图88所示。即，如图88(A)所示，规定间隔R的区域的电阻体膜行d21A部分，分别形成具有固定的电阻值r的一个电阻体R。并且，在层叠了布线膜d22的区域，布线膜d22通过对相邻的电阻体R之间进行电连接，从而能通过该布线膜d22将电阻体膜行d21A短路。由此，形成图88(B)所示的由电阻r的电阻体R的串联连接组成的电阻电路。
另外，由于相邻的电阻体膜行d21A之间通过电阻体膜d21以及布线膜d22而连接，因此图87A所示的元件d5的电阻电路网，构成图88(C) 所示的(由前述的电阻体R的单位电阻组成的)电阻电路。这样，电阻体膜d21以及布线膜d22，便构成电阻体R、电阻电路(即元件d5)。并且，各电阻体R包括：电阻体膜行d21A(电阻体膜d21)、和在电阻体膜行 d21A上在行方向上隔开固定间隔而层叠的多个布线膜d22，未层叠布线膜 d22的固定间隔R部分的电阻体膜行d21A，构成1个电阻体R。构成电阻体R的部分的电阻体膜行d21A，其形状以及大小完全相等。从而，在基板d2上按矩阵状排列的多个电阻体R具有相等的电阻值。
另外，层叠在电阻体膜行d21A上的布线膜d22形成电阻体R，同时还实现用于连接多个电阻体R来构成电阻电路的导体膜D的作用(参照图86)。图89(A)是对图86所示的芯片电阻器的俯视图的一部分进行放大描绘的包括熔断器在内的区域的部分放大俯视图，图89(b)是表示沿着图89(A)的B-B的剖视结构的图。
如图89(A)以及(B)所示，前述的熔断器F以及导体膜D，也通过在形成电阻体R的电阻体膜d21上层叠的布线膜d22而形成。即，在与形成电阻体R的电阻体膜行d21A上层叠的布线膜d22相同的层，通过作为与布线膜d22相同的金属材料的Al或者AlCu合金来形成熔断器F以及导体膜D。另外，如前所述，布线膜d22还被用作为了形成电阻电路而对多个电阻体R进行电连接的导体膜D。
即，在电阻体膜d21上层叠的同一层，用于形成电阻体R的布线膜、用于将熔断器F、导体膜D、进而元件d5与第1连接电极d3以及第2连接电极d4连接的布线膜，作为布线膜d22，采用相同的金属材料(Al或者AlCu合金)形成。另外，使熔断器F与布线膜d22不同(加以区别)，是因为熔断器F为了容易切断而形成得较细、以及熔断器F的周围被配置成不存在其他电路要素。
在此，在布线膜d22中，将配置了熔断器F的区域称作修调对象区域 X(参照图86以及图89(a))。修调对象区域X是沿着第1连接电极 d3的内侧边的直线状区域，在修调对象区域X，不仅配置熔断器F，还配置导体膜D。另外，在修调对象区域X的布线膜d22的下方还形成电阻体膜d21(参照图89(b))。另外，熔断器F是在布线膜d22与修调对象区域X以外的部分相比布线之间的距离更大(远离周围)的布线。
另外，熔断器F不仅是指布线膜d22的一部分，还指电阻体R(电阻体膜d21)的一部分与电阻体膜d21上的布线膜d22的一部分的汇总(熔断器元件)。另外，虽然针对熔断器F仅说明了与导体膜D相同的层的情况，但在导体膜D中，也可以还在其之上进一步层叠别的导体膜，降低导体膜D整体的电阻值。另外，即使在该情况下，如果不在熔断器F上层叠导体膜，熔断器F的熔断性也不会变差。
图90是第4参考例的实施方式涉及的元件的电气电路图。参照图90，元件d5通过将基准电阻电路R8、电阻电路R64、两个电阻电路R32、电阻电路R16、电阻电路R8、电阻电路R4、电阻电路R2、电阻电路R1、电阻电路R/2、电阻电路R/4、电阻电路R/8、电阻电路R/16、以及电阻电路R/32从第1连接电极d3起按照该顺序依次串联连接而构成。基准电阻电路R8以及电阻电路R64～R2，各自通过对与自身的末尾的数字(R64 的情况下为“64”)相同数量的电阻体R进行串联连接而构成。电阻电路 R1由一个电阻体R构成。电阻电路R/2～R/32各自通过与自身的末尾的数字(R/32的情况下为“32”)相同数量的电阻体R进行并联连接而构成。关于电阻电路的末尾数字的意义，在后述的图91以及图92中也相同。
然后，对基准电阻电路R8以外的电阻电路R64～电阻电路R/32的各个电路，分别逐一并联连接熔断器F。熔断器F之间，直接或者经由导体膜D(参照图89(a))而串联连接。如图90所示，在所有的熔断器F都未熔断的状态下，元件d5构成在第1连接电极d3以及第2连接电极d4 之间设置的由8个电阻体R的串联连接组成的基准电阻电路R8的电阻电路。例如，若将1个电阻体R的电阻值r设为r＝8Ω，则通过8r＝64Ω的电阻电路(基准电阻电路R8)构成第1连接电极d3以及第2连接电极d4 相连接的芯片电阻器d1。
另外，在所有的熔断器F都未熔断的状态下，基准电阻电路R8以外的多个种类第电阻电路成为短路的状态。即，虽然在基准电阻电路R8串联连接12种13个电阻电路R64～R/32，但由于各电阻电路分别通过并联连接的熔断器F而短路，因此从电气上来看，各电阻电路未被组入元件d5 中。
在本实施方式涉及的芯片电阻器d1中，根据被要求的电阻值，将熔断器F选择性地例如通过激光进行熔断。这样，并联连接的熔断器F被熔断的电阻电路，便被组入到元件d5中。从而，便能够使元件d5整体的电阻值成为与被熔断的熔断器F对应的电阻电路被串联连接地被组入而形成的电阻值。
尤其是，多个种类的电阻电路具备：具有相等的电阻值的电阻体R串联地以1个、2个、4个、8个、16个、32个...这样的公比为2的等比数列的方式增加电阻体R的个数来连接的多个种类的串联电阻电路；以及相等电阻值的电阻体R并联地以2个、4个、8个、16个...这样的公比为2 的等比数列的方式增加电阻体R的个数来连接的多个种类的并联电阻电路。因此，通过选择性地对熔断器F(还包括前述的熔断器元件)进行熔断，从而能够将元件d5(电阻d56)整体的电阻值精细且数字式地调整为任意的电阻值，能够使芯片电阻器d1中产生所希望的值的电阻。
图91是第4参考例的其他实施方式涉及的元件的电气电路图。如图 90所示，代替将基准电阻电路R8以及电阻电路R64～电阻电路R/32串联连接来构成元件d5，也可以如图91所示那样构成元件d5。详细而言，也可以在第1连接电极d3以及第2连接电极d4之间，通过基准电阻电路 R/16、与12种电阻电路R/16、R/8、R/4、R/2、R1、R2、R4、R8、R16、 R32、R64、R128的并联连接电路之间的串联连接电路来构成元件d5。
这种情况下，在基准电阻电路R/16以外的12种电阻电路，分别串联连接熔断器F。在所有的熔断器F都未熔断的状态下，各电阻电路被以电气式组入元件d5中。根据被要求的电阻值，如果将熔断器F选择性地例如通过激光进行熔断，则由于与被熔断的熔断器F对应的电阻电路(熔断器F被串联连接而成的电阻电路)，便从元件d5电分离，因此能够调整芯片电阻器d1整体的电阻值。
图92是第4参考例的进一步其他实施方式涉及的元件的电气电路图。图92所示的元件d5的特征在于，将多个种类的电阻电路的串联连接、与多个种类的电阻电路的并联连接之间进行串联连接而成的电路结构。对被串联连接的多个种类的电阻电路，与之前的实施方式同样地，按每个电阻电路并联地连接熔断器F，由此串联连接的多个种类的电阻电路全部通过熔断器F而成为短路状态。因此，若熔断器F熔断，则通过该熔断的熔断器F而短路的电阻电路，便被电气式地组入元件d5中。
另一方面，在并联连接的多个种类的电阻电路中，分别串联地连接熔断器F。因此，通过将熔断器F熔断，从而便能够将串联连接了被熔断的熔断器F的电阻电路从电阻电路的并联连接中电断开。根据该结构，例如，如果在并联连接侧制作1kΩ以下的小电阻，在串联连接侧制作1kΩ以上的电阻电路，则能够采用由通用的基本设计构成的电阻的电路网制作数Ω的小电阻至数MΩ的大电阻的大范围的电阻电路。即，在芯片电阻器d1 中，通过选择一个或者多个熔断器F来进行切断，从而能够容易且迅速地对应多个种类的电阻值。换言之，通过对电阻值不同的多个电阻体R进行组合，从而能够由共同的设计实现各种各样电阻值的芯片电阻器d1。
按照以上这样，在该芯片电阻器d1中，在修调对象区域X可变更多个电阻体R(电阻电路)的连接状态。图93是芯片电阻器的示意剖视图。接着，参照图93，针对芯片电阻器d1进一步详细进行说明。另外，为了方便说明，在图93中，针对前述的元件d5进行了简略示出，并且对基板 d2以外的各要素附上阴影。
在此，针对前述的钝化膜d23以及树脂膜d24进行说明。钝化膜d23 例如由SiN(氮化硅)形成，其厚度为(在此，大约为)。钝化膜d23，遍及元件形成面d2A以及侧面d2C～d2F的各个面的大致整个区域而设置。元件形成面d2A上的钝化膜d23，从表面(图93的上侧) 对电阻体膜d21以及电阻体膜d21上的各布线膜d22(即，元件d5)进行被覆，来覆盖元件d5中的各电阻体R的上表面。因此，钝化膜d23还覆盖前述的修调对象区域X中的布线膜d22(参照图89(b))。另外，钝化膜d23与元件d5(布线膜d22以及电阻体膜d21)相接，且在电阻体膜 d21以外的区域还与绝缘层d20相接。这样，元件形成面d2A上的钝化膜d23，便作为覆盖元件形成面d2A的整个区域来保护元件d5以及绝缘层 d20的保护膜而发挥作用。另外，在元件形成面d2A，通过钝化膜d23，防止电阻体R之间的布线膜d22以外的短路(相邻的电阻体膜行d21A之间的短路)。
另一方面，在侧面d2C～d2F的各个面设置的钝化膜d23，作为对侧面d2C～d2F各自进行保护的保护层而发挥功能。侧面d2C～d2F各自与元件形成面d2A之间的边界是前述的周边部d85，钝化膜d23还覆盖该边界(周边部d85)。在钝化膜d23中，将覆盖周边部d85的部分(与周边部d85重叠的部分)称作端部23A。另外，由于钝化膜d23是极其薄的膜，因此，在本实施方式中，将对侧面d2C～d2F的每一个进行覆盖的钝化膜 d23视为基板d2的一部分。因此，将对侧面d2C～d2F的每一个进行覆盖的钝化膜d23视作侧面d2C～d2F本身。
树脂膜d24与钝化膜d23一起对芯片电阻器d1的元件形成面d2A进行保护，由聚酰亚胺等的树脂形成。树脂膜d24的厚度为大约5μm。树脂膜d24对元件形成面d2A上的钝化膜d23的表面(还包括被钝化膜d23被覆的电阻体膜d21以及布线膜d22)的整个区域进行被覆。因此，树脂膜 d24的周边部，在俯视下与钝化膜d23的端部23A(元件形成面d2A的周边部d85)一致。
在树脂膜d24中，在俯视下分离的两个位置，各形成一个开口d25。各开口d25是将树脂膜d24以及钝化膜d23在各自的厚度方向连续地贯通的贯通孔。因此，开口d25不仅形成于树脂膜d24还形成于钝化膜d23。从各开口d25露出布线膜d22的一部分。在布线膜d22中从各开口d25露出的部分，成为外部连接用的焊盘区域d22A。
两个开口d25中的一个开口d25，通过第1连接电极d3而被埋上，另一个开口d25，通过第2连接电极d4而被埋上。在此，第1连接电极d3 以及第2连接电极d4，各自从元件形成面d2A侧起依次具有：Ni层d33、 Pd层d34以及Au层d35。因而，在第1连接电极d3以及第2连接电极 d4的每一个中，在Ni层d33与Au层d35之间夹设有Pd层d34。在第1 连接电极d3以及第2连接电极d4的每一个中，Ni层d33占各连接电极的大部分，Pd层d34以及Au层d35，与Ni层d33相比形成得格外薄。Ni 层d33，在芯片电阻器d1被安装于安装基板d9中时(参照图85B以及图85C)，具有对各开口d25的焊盘区域d22A中的布线膜d22的Al、与前述的焊料d13进行中继的作用。
这样，在第1连接电极d3以及第2连接电极d4中，由于Ni层d33 的表面被Au层d35覆盖，因此能够防止Ni层d33氧化。另外，在第1连接电极d3以及第2连接电极d4中，即使通过使Au层d35变薄而在Au 层d35出现贯通孔(针孔)，在Ni层d33与Au层d35之间夹入的Pd层 d34也会堵塞该贯通孔，因此能够防止Ni层d33从该贯通孔向外部露出而氧化。
然后，在第1连接电极d3以及第2连接电极d4的每一个中，Au层 d35露出至最表面，从树脂膜d24的开口d25面向外部。第1连接电极d3，经由一个开口d25，在该开口d25中的焊盘区域d22A中与布线膜d22电连接。第2连接电极d4经由另一个开口d25，而在该开口d25中的焊盘区域d22A与布线膜d22电连接。在第1连接电极d3以及第2连接电极d4 的每一个中，Ni层d33与焊盘区域d22A连接。这样，第1连接电极d3 以及第2连接电极d4的每一个与元件d5电连接。在此，布线膜d22形成与电阻体R的汇总(电阻d56)、第1连接电极d3以及第2连接电极d4 的每一个连接的布线。
这样，形成了开口d25的树脂膜d24以及钝化膜d23，在从开口d25 使第1连接电极d3以及第2连接电极d4露出的状态下覆盖元件形成面 d2A。因此，能够经由在树脂膜d24的表面从开口d25伸出的第1连接电极d3以及第2连接电极d4，实现在芯片电阻器d1与安装基板d9之间的电连接(参照图85B以及图85C)。
图94A～图94G是表示图93所示的芯片电阻器的制造方法的图解式剖视图。首先，如图94A所示，准备成为基板d2的原料的基板d30。在该情况下，基板d30的表面d30A是基板d2的元件形成面d2A，基板d30 的背面d30B成为基板d2的背面d2B。
然后，对基板d30的表面d30A进行热氧化，来在表面d30A形成由 SiO2等形成的绝缘层d20，在绝缘层d20上形成元件d5(电阻体R以及与电阻体R连接的布线膜d22)。具体而言，通过溅射，首先，在绝缘层d20 上在整个面形成TiN、TiON或者TiSiON的电阻体膜d21，进而，在电阻体膜d21上层叠铝(Al)的布线膜d22，使之与电阻体膜d21相接。之后，采用光刻工艺，通过例如RIE(Reactive Ion Etching：反应性离子蚀刻)等的干蚀刻将电阻体膜d21以及布线膜d22选择性地去除来进行图案形成，如图87A所示，得到俯视下将电阻体膜d21层叠而成的具有一定宽度的电阻体膜行d21A隔开固定间隔而在列方向上排列而成的结构。这时，还能形成将电阻体膜行d21A以及布线膜d22部分地切断的区域，并且在前述的修调对象区域X中形成熔断器F以及导体膜D(参照图86)。接着，通过例如湿式蚀刻将在电阻体膜行d21A上层叠的布线膜d22选择性地去除。其结果，能得到在电阻体膜行d21A上隔开固定间隔R而层叠了布线膜d22的结构的元件d5。此时，为了确认电阻体膜d21以及布线膜d22 是否已按目标尺寸形成，也可以对元件d5整体的电阻值进行测定。
参照图94A，根据形成在一块基板d30上的芯片电阻器d1的数量，来在基板d30的表面d30A上的多处形成元件d5。在基板d30中，若将形成了元件d5(前述的电阻d56)的一个区域称作芯片部件区域Y，则在基板d30的表面d30A，形成(设定)分别具有电阻d56的多个芯片部件区域Y(即，元件d5)。一个芯片部件区域Y，与俯视下的已完成的一个芯片电阻器d1(参照图93)一致。并且，在基板d30的表面d30A，将相邻的芯片部件区域Y之间的区域称作边界区域Z。边界区域Z呈带状，在俯视下按晶格状延伸。在通过边界区域Z划分的一个格子中配置一个芯片部件区域Y。边界区域Z的宽度为1μm～60μm(例如20μm)极其窄，能够在基板d30中确保较多的芯片部件区域Y，结果可进行芯片电阻器d1的大量生产。
接着，如图94A所示，通过CVD(Chemical VaporDeposition：化学气相生长)法，遍及基板d30的表面d30A的整个区域形成由SiN组成的绝缘膜d45。绝缘膜d45，对绝缘层d20以及绝缘层d20上的元件d5(电阻体膜d21、布线膜d22)全部进行覆盖，并与它们相接。因此，绝缘膜 d45，还覆盖前述的修调对象区域X(参照图86)中的布线膜d22。另外，绝缘膜d45，由于是在基板d30的表面d30A遍及整个区域而形成的，因此在表面d30A，绝缘膜d45延伸至修调对象区域X以外的区域而形成。这样，绝缘膜d45，成为对表面d30A(还包括表面d30A上的元件d5)整个区域进行保护的保护膜。
接着，如图94B所示，遍及基板d30的表面d30A的整个区域来形成抗蚀图案d41，以覆盖绝缘膜d45。在抗蚀图案d41形成开口d42。图95 是在图94B的工序中为了形成槽而被采用的抗蚀图案的一部分的示意俯视图。
参照图95，抗蚀图案d41的开口d42，在将多个芯片电阻器d1(换言之，前述的芯片部件区域Y)配置成矩阵状(也叫晶格状)的情况下，与俯视中相邻的芯片电阻器d1的轮廓之间的区域(在图95中是附加了阴影的部分，换言之，是边界区域Z)一致(对应)。因此，开口d42的整体形状，成为具有多个相互正交的直线部分d42A以及d42B的晶格状。
在抗蚀图案d41中，在开口d42中相互正交的直线部分d42A以及 d42B，既保持相互正交的状态(不弯曲)又相连接。因此，直线部分d42A 以及d42B的交差部分d43，在俯视下呈大约90°地伸出。参照图94B，通过将抗蚀图案d41作为掩模的等离子蚀刻，从而能够选择性地去除绝缘膜 d45、绝缘层d20以及基板d30的每一个。这样，在相邻的元件d5(芯片部件区域Y)之间的边界区域Z，基板d30的材料便被去除。其结果，在俯视下与抗蚀图案d41的开口d42一致的位置(边界区域Z)，贯通绝缘膜d45以及绝缘层d20来形成从基板d30的表面d30A到达基板d30的厚度中途的规定深度的槽d44。槽d44通过相互对置的1对侧壁d44A、与对该1对侧壁d44A的下端(基板d30的背面d30B侧的一端)之间进行连结的底壁d44B而划分。以基板d30的表面d30A为基准的槽d44的深度为约100μm，槽d44的宽度(对置的侧壁d44A的间隔)为大约20μm，遍及深度方向整个区域为固定。
基板d30中的槽d44的整体形状，在俯视下呈与抗蚀图案d41的开口 d42(参照图95)一致的晶格状。并且，在基板d30的表面d30A，槽d44 中的矩形框体部分(边界区域Z)包围形成了各元件d5的芯片部件区域Y 的周围。在基板d30中形成了元件d5的部分，是芯片电阻器d1的半成品 d50。在基板d30的表面d30A，在被槽d44包围的每个芯片部件区域Y设置一个半成品d50，这些半成品d50以矩阵状被排列配置。这样，通过形成槽d44，从而将基板d30分离成基板d2，每个基板d2包含多个芯片部件区域Y。
如图94B所示，在形成槽d44之后，将抗蚀图案d41去除，如图94C 所示，通过采用了掩模d65的蚀刻，从而将绝缘膜d45选择性地去除。关于掩模d65，在绝缘膜d45中俯视中与各焊盘区域d22A(参照图93)一致的部分，形成开口d66。这样，通过蚀刻，将绝缘膜d45中与开口d66 一致的部分去除，并在该部分形成开口d25。由此，绝缘膜d45被形成为使得在开口d25中使各焊盘区域d22A露出。针对一个半成品d50，形成两个开口d25。
在各半成品d50中，在绝缘膜d45形成两个开口d25之后，使电阻测定装置(未图示)的探头d70与各开口d25的焊盘区域d22A接触，来检测元件d5整体的电阻值。然后，通过隔着绝缘膜d45将激光(未图示) 照射至任意的熔断器F(参照图86)，从而由激光对前述的修调对象区域 X的布线膜d22进行修调，来将该熔断器F熔断。这样，通过对熔断器F 进行熔断(修调)使之成为需要的电阻值，从而如前所述，能够调整半成品d50(换言之芯片电阻器d1)整体的电阻值。这时，由于绝缘膜d45成为将元件d5覆盖的覆膜，因此能够防止在熔断时产生的碎片等附着在元件d5而产生短路。另外，因绝缘膜d45对熔断器F(电阻体膜d21)进行覆盖，因此能够将激光的能量储蓄在熔断器F中来将熔断器F可靠地熔断。
之后，通过CVD法在绝缘膜d45上形成SiN，使绝缘膜d45变厚。这时，如图94D所示，还在槽d44的内周面(前述的侧壁d44A的划分面 44C、底壁d44B的上表面)的整个区域，形成绝缘膜d45。最终的绝缘膜 d45(图94D所示的状态)，具有(在此为大约)的厚度。这时，绝缘膜d45的一部分进入各开口d25而将开口d25堵塞。
之后，从绝缘膜d45之上开始对基板d30喷射涂敷由聚酰亚胺形成的感光性树脂的液体，如图94D所示形成感光性树脂的树脂膜d46。此时，隔着具有俯视中仅覆盖槽d44的图案的掩模(未图示)，对基板d30涂敷该液体，使得该液体不进入槽d44内。其结果，该液状的感光性树脂仅形成在基板d30上，在基板d30上成为树脂膜d46。表面d30A上的树脂膜 d46的表面，沿着表面d30A变得平坦。
另外，由于该液体未进入槽d44内，因此未在槽d44内形成树脂膜d46。另外，除了对感光性树脂的液体进行喷射涂敷之外，还可以通过对该液体进行旋涂或者将由感光性树脂形成的薄片粘贴在基板d30的表面d30A，从而来形成树脂膜d46。接着，对树脂膜d46实施热处理(固化处理)。这样，树脂膜d46的厚度便进行热收缩，并且树脂膜d46硬化使得膜质稳定。
接着，如图94E所示，对树脂膜d46进行图案形成，将在表面d30A 上的树脂膜d46中俯视中与布线膜d22的各焊盘区域d22A(开口d25)一致的部分选择性地除去。具体而言，采用形成了俯视中与各焊盘区域d22A 匹配(一致)的图案的开口d61的掩模d62，以该图案对树脂膜d46进行曝光来进行显影。这样，在各焊盘区域d22A的上方便将树脂膜d46分离。接着，通过采用了未图示的掩模的RIE将各焊盘区域d22A上的绝缘膜d45 去除，从而各开口d25打开而露出焊盘区域d22A。
接着，通过无电解镀覆，将对Ni、Pd以及Au进行层叠而构成的Ni/Pd/Au层叠膜形成于各开口d25中的焊盘区域d22A上，从而如图94F 所示，在焊盘区域d22A上形成第1连接电极d3以及第2连接电极d4。图96是用于对第1连接电极以及第2连接电极的制造工序进行说明的图。
详细而言，参照图96，首先，将焊盘区域d22A的表面净化，来将该表面的有机物(还包括碳的污垢等污点、油脂性的污垢污迹)去除(脱脂) (步骤S1)。接着，将该表面的氧化膜去除(步骤S2)。接着，在该表面实施锌酸盐处理，将该表面中的(布线膜d22的)Al置换成Zn(步骤 S3)。接着，将该表面上的Zn通过硝酸等剥离，在焊盘区域d22A中，露出新的Al(步骤S4)。
接着，通过将焊盘区域d22A浸渍在镀覆液中，从而对焊盘区域d22A 中的新的Al的表面实施Ni镀覆。这样，镀覆液中的Ni便被化学还原而析出，且在该表面形成Ni层d33(步骤S5)。接着，通过将Ni层d33浸渍在别的镀覆液中，从而对该Ni层d33的表面实施Pd镀覆。这样，镀覆液中的Pd便被化学还原而析出，在该Ni层d33的表面形成Pd层d34(步骤S6)。
接着，通过将Pd层d34进一步浸渍在别的镀覆液中，从而对该Pd层 d34的表面实施Au镀覆。这样，镀覆液中的Au便被化学还原而析出，在该Pd层d34的表面形成Au层d35(步骤S7)。从而，一旦形成第1连接电极d3以及第2连接电极d4，并使形成后的第1连接电极d3以及第2 连接电极d4干燥(步骤S8)，则第1连接电极d3以及第2连接电极d4 的制造工序完成。另外，在前后的步骤之间，适当地实施用水对半成品d50 进行清洗的工序。另外，锌酸盐处理可以实施多次。
图94F中，示出在各半成品d50中形成了第1连接电极d3以及第2 连接电极d4之后的状态。按照以上这样，由于通过无电解镀覆形成第1 连接电极d3以及第2连接电极d4，因此与通过电解镀覆形成第1连接电极d3以及第2连接电极d4的情况相比，能够削减与第1连接电极d3以及第2连接电极d4有关的形成工序的工序数(例如，电解镀覆中所需要的光刻工序、抗蚀剂掩模的剥离工序等)来提高芯片电阻器d1的生产率。进而，在无电解镀覆的情况下，由于不需要电解镀覆中所需要的抗蚀剂掩模，因此由于不会因抗蚀剂掩模的位置偏离而导致与第1连接电极d3以及第2连接电极d4有关的形成位置产生偏离，因此能够提高第1连接电极d3以及第2连接电极d4的形成位置精度来提高成品率。
这样，在形成第1连接电极d3以及第2连接电极d4之后，进行第1 连接电极d3以及第2连接电极d4之间的通电检查，之后从背面d30B对基板d30进行磨削。具体而言，在形成槽d44之后，如图94G所示那样，将由PET(聚对苯二甲酸乙二醇酯)形成的薄板状、且具有粘接面d72的支承带d71，在其粘接面d72粘贴于各半成品d50中的第1连接电极d3 以及第2连接电极d4侧(即，表面d30A)。这样，各半成品d50便被支承带d71支承。在此，作为支承带d71，可以采用例如多层胶带。
在各半成品d50被支承带d71支承的状态下，从背面d30B侧对基板 d30进行磨削。通过磨削，若基板d30薄型化至槽d44的底壁d44B(参照图94F)的上表面，则由于对相邻半成品d50进行连结的部分被除去，因此基板d30被以槽d44为边界进行分割，半成品d50分离成个体而成为芯片电阻器d1的完成品。即，在槽d44(换言之，边界区域Z)中将基板 d30切断(分断)，由此，切出各个芯片电阻器d1。另外，也可以通过将基板d30从背面d30B侧蚀刻至槽d44的底壁d44B，从而来切出芯片电阻器d1。
在已完成的各芯片电阻器d1中，形成槽d44的侧壁d44A的划分面 44C的部分，成为基板d2的侧面d2C～d2F中的某一个，背面d30B成为背面d2B。即，如前所述，通过蚀刻形成槽d44的工序(参照图94B)，被包括在形成侧面d2C～d2F的工序中。另外，绝缘膜d45成为钝化膜d23，分离的树脂膜d46成为树脂膜d24。
按照以上所述，如果在形成槽d44之后从背面d30B侧对基板d30进行磨削，则能够将形成在基板d30的多个芯片部件区域Y同时分割成各个芯片电阻器d1(芯片部件)(能够一次得到多个芯片电阻器d1的单片)。从而，通过缩短多个芯片电阻器d1的制造时间，从而能够实现芯片电阻器d1的生产率的提高。
另外，也可以将所完成的芯片电阻器d1中的基板d2的背面d2B通过研磨或蚀刻形成镜面后使背面d2B变得干净。以上针对第4参考例的实施方式进行了说明，但第4参考例进一步还可以采用其他方式来实施。例如，作为第4参考例的芯片部件的一例，虽然在前述的实施方式中公开了芯片电阻器d1，但第4参考例还能够应用于芯片电容器、芯片二极管或芯片电感器之类的芯片部件。以下，针对芯片电容器以及芯片二极管，按顺序进行说明。
图97是第4参考例的其他实施方式涉及的芯片电容器的俯视图。图 98是从图97的切断面线XCVIII-XCVIII观看的剖视图。图99是将上述芯片电容器的一部分结构分离示出的分解立体图。在以下描述的芯片电容器d101中，对与前述的芯片电阻器d1中已说明的部分对应的部分，附加相同的参照符号，针对该部分省略详细说明。在芯片电容器d101中，关于附加与芯片电阻器d1中说明的部分相同参照符号的部分，只要没有特别提及，则具有与芯片电阻器d1中说明的部分相同的结构，能够实现与芯片电阻器d1中说明的部分(尤其是关于与第1连接电极d3以及第2连接电极d4相关的部分)相同的作用效果。
参照图97，芯片电容器d101与芯片电阻器d1同样地具备：基板d2、被配置在基板d2上(基板d2的元件形成面d2A侧)的第1连接电极d3、和被配置在该基板d2上的第2连接电极d4。基板d2在本实施方式中，在俯视下具有矩形形状。在基板d2的长度方向两端部分别配置第1连接电极d3以及第2连接电极d4。第1连接电极d3以及第2连接电极d4，在本实施方式中，具有在基板d2的短边方向延伸的大致矩形的平面形状。在芯片电容器d101中，与芯片电阻器d1同样地，第1连接电极d3以及第2连接电极d4，在基板d2的元件形成面d2A与周边部d85隔开间隔地被配置。因此，在将芯片电容器d101安装于安装基板d9而成的电路组件 d100(参照图85B～图85E)中，与芯片电阻器d1的情况同样地，能以较小的安装面积在安装基板d9上安装芯片电容器d101。即，芯片电容器d101 能以较小的安装面积安装在安装基板d9上。
在基板d2的元件形成面d2A，在第1连接电极d3以及第2连接电极 d4之间的电容器配置区域d105内，形成多个电容器要素C1～C9。多个电容器要素C1～C9，是构成前述的元件d5(在此为电容器元件)的多个元件要素，被连接在第1连接电极d3以及第2连接电极d4之间。详细而言，多个电容器要素C1～C9，被电连接成能经由多个熔断器单元d107(相当于前述的熔断器F)分别与第2连接电极d4断开。
如图98以及图99所示，在基板d2的元件形成面d2A形成绝缘层d20，在绝缘层d20的表面形成下部电极膜d111。下部电极膜d111遍及电容器配置区域d105的大致整个区域。进而，下部电极膜d111延伸形成至第1 连接电极d3的正下方的区域为止。更具体而言，下部电极膜d111，具有：在电容器配置区域d105中作为电容器要素C1～C9的共同的下部电极发挥功能的电容器电极区域d111A；和被配置在第1连接电极d3的正下方的外部电极引出用的焊盘区域d111B。电容器电极区域d111A位于电容器配置区域d105，焊盘区域d111B位于第1连接电极d3的正下方来与第1连接电极d3接触。
在电容器配置区域d105中形成电容膜(电介质膜)d112以将下部电极膜d111(电容器电极区域d111A)覆盖并相接。电容膜d112遍及电容器电极区域d111A(电容器配置区域d105)的整个区域而形成。电容膜 d112，在本实施方式中，进一步将电容器配置区域d105外的绝缘层d20 覆盖。
在电容膜d112上，形成上部电极膜d113。在图97中，为了清晰化，将上部电极膜d113着色示出。上部电极膜d113具有：位于电容器配置区域d105的电容器电极区域d113A；位于第2连接电极d4的正下方来与第 2连接电极d4接触的焊盘区域d113B；和被配置在电容器电极区域d113A 与焊盘区域d113B之间的熔断器区域d113C。
在电容器电极区域d113A中，上部电极膜d113被分割(分离)成多个电极膜部分(上部电极膜部分)d131～d139。在本实施方式中，各电极膜部分d131～d139均形成为矩形形状，从熔断器区域d113C向第1连接电极d3延伸成带状。多个电极膜部分d131～d139以多个种类的对置面积夹着电容膜d112(与电容膜d112相接)而与下部电极膜d111对置。更具体而言，电极膜部分d131～d139的与下部电极膜d111对置的对置面积，也可以规定成1∶2∶4∶8∶16∶32∶64∶128∶128。即，多个电极膜部分 d131～d139包括：对置面积不同的多个电极膜部分，更详细而言，包括具有被设定成公比呈2的等比数列的对置面积的多个电极膜部分d131～ d138(或者d131～d137，d139)。从而，通过各电极膜部分d131～d139 和以夹着电容膜d112而对置的下部电极膜d111所分别构成的多个电容器要素C1～C9，包括彼此具有不同的电容值的多个电容器要素。在电极膜部分d131～d139的对置面积的比如前所述那样的情况下，电容器要素 C1～C9的电容值的比，与该对置面积的比相等，成为1∶2∶4∶8∶16∶ 32∶64∶128∶128。即，多个电容器要素C1～C9，包括电容值被设定成使公比呈2的等比数列的多个电容器要素C1～C8(或者C1～C7，C9)。
在本实施方式中，电极膜部分d131～d135形成宽度相等、长度比设定为1∶2∶4∶8∶16的带状。另外，电极膜部分d135，d136，d137，d138， d139形成长度相等、且宽度比设定成1∶2∶4∶8∶8的带状。电极膜部分 d135～d139被形成为跨越从电容器配置区域d105的第2连接电极d4侧的边缘至第1连接电极d3侧的边缘为止的范围而延伸，电极膜部分d131～ d134比电极膜部分d135～d139形成得更短。
焊盘区域d113B被形成为与第2连接电极d4相等的相似形，具有大致矩形的平面形状。如图98所示，焊盘区域d113B中的上部电极膜d113，与第2连接电极d4相接。熔断器区域d113C，在基板d2上沿着焊盘区域 d113B的一个长边(相对于基板d2的周边位于内方侧的长边)而配置。熔断器区域d113C包括沿着焊盘区域d113B的上述一条长边而排列的多个熔断器单元d107。
熔断器单元d107采用与上部电极膜d113的焊盘区域d113B相同的材料一体式地形成。多个电极膜部分d131～d139，与一个或者多个熔断器单元d107一体式地形成，并经由这些熔断器单元d107与焊盘区域d113B连接，经由该焊盘区域d113B与第2连接电极d4电连接。如图97所示，面积比较小的电极膜部分d131～d136，通过一个熔断器单元d107而与焊盘区域d113B连接，面积比较大的电极膜部分d137～d139，经由多个熔断器单元d107而与焊盘区域d113B连接。不需要使用所有的熔断器单元 d107，在本实施方式中，一部分熔断器单元d107是未使用的。
熔断器单元d107包括：用于与焊盘区域d113B连接的第1宽幅部 d107A；用于与电极膜部分d131～d139连接的第2宽幅部d107B；以及对第1以及第2宽幅部d107A，7B之间进行连接的窄幅部d107C。窄幅部 d107C被构成为能够通过激光而切断(熔断)。由此，能够将电极膜部分d131～d139中无用的电极膜部分，通过熔断器单元d107的切断而从第1 以及第2连接电极d3，d4电断开。
虽然图97以及图99中省略了图示，但如图98所表示，包括上部电极膜d113的表面在内的芯片电容器d101的表面，被前述的钝化膜d23覆盖。钝化膜d23例如由氮化膜组成，被形成为不仅延伸至芯片电容器d101 的上表面，还延伸至基板d2的侧面d2C～d2F为止来将侧面d2C～d2F的整个区域覆盖。进而，在钝化膜d23上形成前述的树脂膜d24。树脂膜d24 对元件形成面d2A进行覆盖。
钝化膜d23以及树脂膜d24是对芯片电容器d101的表面进行保护的保护膜。在钝化膜d23以及树脂膜d24中，在与第1连接电极d3以及第2 连接电极d4对应的区域分别形成前述的开口d25。开口d25贯通钝化膜 d23以及树脂膜d24，以使得下部电极膜d111的焊盘区域d111B的一部分区域、上部电极膜d113的焊盘区域d113B的一部分区域露出。进而，在本实施方式中，与第1连接电极d3对应的开口d25，还贯通电容膜d112。
在开口d25分别埋入第1连接电极d3以及第2连接电极d4。由此，第1连接电极d3与下部电极膜d111的焊盘区域d111B接合，第2连接电极d4与上部电极膜d113的焊盘区域d113B接合。第1以及第2外部电极 d3，d4被形成为从树脂膜d24的表面突出。由此，能够在安装基板上以倒装芯片方式接合芯片电容器d101。
图100是表示上述芯片电容器的内部电气结构的电路图。在第1连接电极d3与第2连接电极d4之间并联连接多个电容器要素C1～C9。在各电容器要素C1～C9与第2连接电极d4之间，串联安装由一个或者多个熔断器单元d107分别构成的熔断器F1～F9。
在熔断器F1～F9全部被连接时，芯片电容器d101的电容值与电容器要素C1～C9的电容值总和相等。若将从多个熔断器F1～F9中选择出的一个或者两个以上的熔断器切断，则与该被切断的熔断器对应的电容器要素被断开，芯片电容器d101的电容值减少该被断开的电容器要素的电容值的量。
因而，如果对焊盘区域d111B，d113B之间的电容值(电容器要素C1～ C9的总电容值)进行测定，之后根据所希望的电容值，将从熔断器F1～F9中适当地选择出的一个或者多个熔断器通过激光进行熔断，则能够进行向所希望的电容值的契合(激光修调)。尤其是，如果电容器要素C1～ C8的电容值被设定成公比2的等比数列，则能够以与作为最小电容值(该等比数列的第一项的值)的电容器要素C1的电容值对应的精度进行向目标电容值的契合的微调整。
例如，电容器要素C1～C9的电容值也可以被规定成如下。
C1＝0.03125pF C2＝0.0625pF C3＝0.125pF C4＝0.25pF C5 ＝0.5pF C6＝1pFC7＝2pF C8＝4pF C9＝4pF
在该情况下，能够以0.03125pF的最小契合精度对芯片电容器d101 的容量进行微调整。另外，通过从熔断器F1～F9中适当地选择应切断的熔断器，从而能够提供10pF～18pF之间的任意电容值的芯片电容器d101。
如以上所述，根据本实施方式，在第1连接电极d3以及第2连接电极d4之间，设置可通过熔断器F1～F9断开的多个电容器要素C1～C9。电容器要素C1～C9包括不同电容值的多个电容器要素、更具体而言是电容值被设定成呈等比数列方式的多个电容器要素。由此，通过从熔断器 F1～F9中选择一个或多个熔断器来通过激光进行熔断，从而不必变更设计便能够对应多个种类的电容值，从而能够以共同的设计实现能够准确契合到所希望的电容值的芯片电容器d101。
以下，针对芯片电容器d101的各部的详细情况加以说明。参照图97，基板d2，也可以在例如俯视中具有0.3mm×0.15mm、0.4mm×0.2mm 等的矩形形状(优选为0.4mm×0.2mm以下的大小)。电容器配置区域 d105，大致成为具有与基板d2的短边的长度相当的一边的正方形区域。基板d2的厚度也可以是150μm左右。参照图98，基板d2也可以是例如，通过从背面侧(未形成电容器要素C1～C9的表面)的磨削或者研磨而被薄型化的基板。作为基板d2的材料，既可以采用以硅基板为代表的半导体基板，也可以采用玻璃基板，还可以采用树脂膜。
绝缘层d20可以是氧化硅膜等的氧化膜。其膜厚可以是的程度。下部电极膜d111优选为导电性膜，尤其优选金属膜，也可以是例如铝膜。由铝膜构成的下部电极膜d111，能够通过溅射法而形成。上部电极膜d113也同样地，优选导电性膜，尤其优选由金属膜构成，也可以是铝膜。由铝膜构成的上部电极膜d113，能够通过溅射法形成。用于将上部电极膜d113的电容器电极区域d113A分割成电极膜部分d131～d139，进而将熔断器区域d113C整形为多个熔断器单元d107的图案形成，能够通过光刻以及蚀刻工艺来进行。
电容膜d112例如能够由氮化硅膜构成，其膜厚可以设为 (例如)。电容膜d112可以是通过等离子CVD(化学气相生长) 形成的氮化硅膜。钝化膜d23可以例如由氮化硅膜构成，通过例如等离子CVD法形成。其膜厚也可以设置为左右。树脂膜d24如前所述，能够由聚酰亚胺膜及其他树脂膜构成。
第1以及第2连接电极d3，d4可以例如由将与下部电极膜d111或者上部电极膜d113相接的镍层；在该镍层上层叠的钯层；和在该钯层上层叠的金层层叠而成的层叠构造膜组成，例如，通过镀覆法(更具体而言，无电解镀覆法)形成。镍层有利于对下部电极膜d111或者上部电极膜d113 的紧贴性的提高，钯层作为对上部电极膜或者下部电极膜的材料与第1以及第2连接电极d3，d4的最上层的金之间的相互扩散进行抑制的扩散防止层发挥功能。
这样的芯片电容器d101的制造工序，与在形成元件d5之后的芯片电阻器d1的制造工序相同。在芯片电容器d101中形成元件d5(电容器元件) 的情况下，首先，在前述的基板d30(基板d2)的表面，通过热氧化法以及/或者CVD法形成由氧化膜(例如氧化硅膜)构成的绝缘层d20。接着，通过例如溅射法，在绝缘层d20的整个表面形成由铝膜构成的下部电极膜d111。下部电极膜d111的膜厚可以被设置为左右。接着，在该下部电极膜的表面，通过光刻形成与下部电极膜d111的最终形状对应的抗蚀图案。通过将该抗蚀图案作为掩模，来蚀刻下部电极膜，从而能得到图 97等所示的图案的下部电极膜d111。下部电极膜d111的蚀刻可以通过例如反应性离子蚀刻来进行。
接着，通过例如等离子CVD法将由氮化硅膜等构成的电容膜d112形成于下部电极膜d111上。在未形成下部电极膜d111的区域，在绝缘层d20 的表面形成电容膜d112。接着，在该电容膜d112上形成上部电极膜d113。上部电极膜d113例如由铝膜构成，能够通过溅射法形成。该膜厚可以被设置为左右。接着，在上部电极膜d113的表面通过光刻形成与上部电极膜d113的最终形状对应的抗蚀图案。通过将该抗蚀图案作为掩模的蚀刻，从而上部电极膜d113被图案形成为最终形状(参照图97等)。由此，上部电极膜d113被整形为在电容器电极区域d113A具有被分割成多个电极膜部分d131～d139的部分，在熔断器区域d113C具有多个熔断器单元d107，且具有与这些熔断器单元d107连接的焊盘区域d113B的图案。用于上部电极膜d113的图案形成的蚀刻，既可以通过采用了磷酸等的蚀刻液的湿式蚀刻来进行，也可以通过反应性离子蚀刻来进行。
通过以上过程，形成芯片电容器d101中的元件d5(电容器要素C1～ C9、熔断器单元d107)。在形成元件d5之后，通过等离子CVD法形成绝缘膜d45，使之将元件d5(未形成上部电极膜d113、上部电极膜d113 的区域中的电容膜d112)全部覆盖(参照图94A)。之后，在形成槽d44 之后(参照图94B)，形成开口d25(参照图94C)。然后，对从开口d25 露出的上部电极膜d113的焊盘区域d113B与下部电极膜d111的焊盘区域 d111B抵接探头d70，来测定多个电容器要素C1～C9的总电容值(参照图94C)。基于该测定出的总电容值，根据作为目的的芯片电容器d101 的电容值，来选择应断开的电容器要素、即应切断的熔断器。
从该状态起进行用于对熔断器单元d107进行熔断的激光修调。即，对构成根据上述总电容值的测定结果而选择出的熔断器的熔断器单元 d107照射激光，将该熔断器单元d107的窄幅部d107C(参照图97)熔断。这样，对应的电容器要素便从焊盘区域d113B被断开。在对熔断器单元 d107照射激光时，在作为覆膜的绝缘膜d45的作用下，激光能量蓄积在熔断器单元d107的附近，由此，熔断器单元d107便熔断。从而，能够将芯片电容器d101的电容值可靠地设置为目的电容值。
接着，通过例如等离子CVD法在覆膜(绝缘膜d45)上沉积氮化硅膜，形成钝化膜d23。前述的覆膜，在最终形态下，与钝化膜d23一体化，构成该钝化膜d23的一部分。在熔断器切断后形成的钝化膜d23，进入在熔断器熔断时同时被破坏的覆膜的开口内，覆盖熔断器单元d107的切面并进行保护。因此，钝化膜d23防止在熔断器单元d107的切断处进入异物或者水分渗入。这样，能够制造可靠性高的芯片电容器d101。钝化膜d23整体上形成具有例如左右的膜厚。
接着，形成前述的树脂膜d46(参照图94D)。之后，被树脂膜d46、钝化膜d23堵塞的开口d25被打开(图参照94E)，在开口d25内通过例如无电解镀覆法使第1连接电极d3以及第2连接电极d4生长(参照图 94F)。之后，与芯片电阻器d1的情况同样地，若从背面d30B对基板d30 进行磨削(参照图94G)，则能够切出芯片电容器d101的单片。
在利用了光刻工序的上部电极膜d113的图案形成中，能够精度良好地形成微小面积的电极膜部分d131～d139，进而能够形成微细图案的熔断器单元d107。然后，在上部电极膜d113的图案形成之后，经过总电容值的测定，来决定应切断的熔断器。通过将该被决定的熔断器切断，从而能够得到被准确地契合所希望的电容值的芯片电容器d101。
接着，针对芯片二极管进行说明。图101是第4参考例的进一步其他实施方式涉及的芯片二极管的俯视图。图102是从图101的切断面线CII -CII观看的剖视图。图103是从图101的切断面线CIII-CIII观看的剖视图。在以下描述的芯片二极管d151中，对于与在前述的芯片电阻器d1、芯片电容器d101中说明的部分对应的部分，附加相同的参照符号，并针对该部分省略详细说明。在芯片二极管d151中，关于附加了与芯片电阻器d1、芯片电容器d101中已说明的部分相同的参照符号的部分，只要没有特别提及，则具有与在芯片电阻器d1、芯片电容器d101中已说明的部分相同的结构，能够实现与在芯片电阻器d1、芯片电容器d101中已说明的部分(尤其关于与第1连接电极d3以及第2连接电极d4相关的部分) 相同的作用效果。
参照图101，芯片二极管d151与芯片电阻器d1、芯片电容器d101同样地具备基板d2。基板d2是p+型的半导体基板(例如硅基板)。基板d2 在俯视下形成为矩形。进而，芯片二极管d151还具备：在基板d2上形成的阴极电极d153、阳极电极d154以及多个二极管单元Di1～Di4。阴极电极d153以及阳极电极d154，将这些多个二极管单元Di1～Di4并联连接。二极管单元Di1～Di4，是构成元件d5(在此为二极管元件)的多个二极管要素。
在基板d2的两端部，配置用于与阴极电极d153之间的连接的阴极焊盘d155；和用于与阳极电极d154之间的连接的阳极焊盘d156。在这些焊盘d155，d156之间，设置二极管单元区域d157。在阴极焊盘d155上，形成前述的第1连接电极d3，在阳极焊盘d156上形成前述的第2连接电极 d4。前述的元件d5(二极管单元Di1～Di4的汇总)，经由阴极电极d153 以及阳极电极d154而被连接在第1连接电极d3以及第2连接电极d4之间。
二极管单元区域d157，在本实施方式中形成为矩形。在二极管单元区域d157内配置多个二极管单元Di1～Di4。多个二极管Di1～Di4在本实施方式中设置了4个，沿着基板d2的长度方向以及短边方向，以矩阵状等间隔地进行二维排列。图104是在芯片二极管中将阴极电极以及阳极电极进而在其之上形成的结构去掉，示出基板的元件形成面的结构的俯视图。参照图104，在二极管单元Di1～Di4的各区域内，分别在p+型的基板d2 的表层区域形成n+型区域d160。n+型区域d160按每个二极管单元被分离。这样，二极管单元Di1～Di4便分别具有按每个二极管单元分离的pn结区域d161。
多个二极管单元Di1～Di4，在本实施方式中形成相等的大小以及相等的形状，具体而言，形成为矩形形状，在各二极管单元的矩形区域内，形成多角形形状的n+型区域d160。在本实施方式中，n+型区域d160形成正八角形，具有：分别沿着形成二极管单元Di1～Di4的矩形区域的4边的四条边；和分别与二极管单元Di1～Di4的矩形区域的四个角部对置的另外四条边。在基板d2的表层区域，进一步在从n+型区域d160隔开规定的间隔而分离的状态下形成p+型区域d162。p+型区域d162，在二极管单元区域d157内，形成回避了配置阴极电极d153的区域的图案(参照图102)。
如图102以及图103所示，在基板d2的表面形成前述的绝缘层d20 (图101中省略图示)。在绝缘层d20形成：使二极管单元Di1～Di4的各个n+型区域d160的表面露出的接触孔d166；和使p+型区域d162露出的接触孔d167。在绝缘层d20的表面，形成阴极电极d153以及阳极电极 d154。阴极电极d153，从绝缘层d20的表面进入接触孔d166内，在该接触孔d166内与二极管单元Di1～Di4的各n+型区域d160欧姆接触。阳极电极d154，从绝缘层d20的表面向接触孔d167的内方延伸，在接触孔d167 内与p+型区域d162欧姆接触。阴极电极d153以及阳极电极d154，在本实施方式中，由采用相同的材料形成的电极膜组成。
作为该电极膜，可以应用将Ti膜作为下层，将Al膜作为上层的Ti/Al 层叠膜、AlCu膜。此外，还可以采用AlSi膜作为电极膜。若采用AlSi膜，则不必在基板d2的表面设置p+型区域d162，便能够使阳极电极d154与基板d2欧姆接触。因此，能够省去用于形成p+型区域d162的工序。
阴极电极d153以及阳极电极d154之间，通过切口(slit)d168而被分离。参照图101，在本实施方式中，切口d168，形成与n+型区域d160 的平面形状匹配的框形状(即正八角形框状)，以与二极管单元Di1～Di4 的n+型区域d160进行镶边。相应地，阴极电极d153，在各二极管单元 Di1～Di4的区域具有与n+型区域d160的形状匹配的平面形状(即正八角形形状)的单元接合部d153a，该单元接合部d153a之间通过直线状的架桥部d153b而连接，进而，通过直线状的其他的架桥部d153c而与在阴极焊盘d155的正下方形成的大的矩形形状的外部连接部d153d连接。另一方面，阳极电极d154，以隔开与大致一定宽度的切口d168对应的间隔来包围阴极电极d153的方式形成于绝缘层d20的表面，且向阳极焊盘d156 的正下方的矩形区域延伸地一体式形成。
参照图102，阴极电极d153以及阳极电极d154被前述的钝化膜d23 (图101中省略图示)覆盖，进而在钝化膜d23上形成聚酰亚胺等的树脂膜d24。按照贯通钝化膜d23以及树脂膜d24的方式，形成使阴极焊盘d155 露出的开口d25；和使阳极焊盘d156露出的开口d25。进而，在使阴极焊盘d155露出的开口d25，埋入前述的第1连接电极d3，在使阳极焊盘d156露出的开口d25，埋入前述的第2连接电极d4。第1连接电极d3以及第2 连接电极d4，从树脂膜d24的表面突出。在芯片二极管d151中，与芯片电阻器d1、芯片电容器d101同样地，第1连接电极d3以及第2连接电极 d4在基板d2的元件形成面d2A与周边部d85隔开间隔地被配置。因此，在芯片二极管d151被安装于安装基板d9的电路组件d100(图85B～图 85E)中，与芯片电阻器d1、芯片电容器d101的情况同样地，能以较小的安装面积在安装基板d9上安装芯片二极管d151。即，芯片二极管d151，能以较小的安装面积安装在安装基板d9上。
在各二极管单元Di1～Di4中，在p型的基板d2与n+型区域d160之间形成pn结区域d161，因此，分别形成pn结二极管。并且，多个二极管单元Di1～Di4的n+型区域d160与阴极电极d153共同连接，二极管单元 Di1～Di4的共同的p型区域即p+型的基板d2经由p+型区域d162与阳极电极d154共同连接。由此，在基板d2上形成的多个二极管单元Di1～Di4，全部并联连接。
由二极管单元Di1～Di4分别构成的pn结二极管，通过将阴极侧通过阴极电极d153共同连接，阳极侧通过阳极电极d154共同连接，从而全部并联连接，由此，整体作为一个二极管发挥功能。根据本实施方式的结构，芯片二极管d151具有多个二极管单元Di1～Di4，各二极管单元Di1～Di4 具有pn结区域d161。pn结区域d161，按每个二极管单元Di1～Di4而分离。因此，芯片二极管d151的pn结区域d161的周围长度、即基板d2中的n+型区域d160的总计周围长度(总延长)变长。由此，能够避免电场在pn结区域d161的附近集中，能够实现电场的分散，因此能够实现ESD (electrostatic discharge，静电释放)耐量的提高。即，即使在形成小型的芯片二极管d151的情况下，由于也能够使pn结区域d161的总周围长度变大，因此能够兼顾芯片二极管d151的小型化和ESD耐量的确保。
以下对芯片二极管d151的制造工序进行概述。首先，在p+型基板d2 的表面形成热氧化膜等的绝缘层d20，在其之上形成抗蚀剂掩模。通过经由该抗蚀剂掩模进行的n型杂质(例如磷)的离子注入或者扩散，从而形成n+型区域d160。进而，形成具有与p+型区域d162匹配的开口的其他抗蚀剂掩模，通过经由该抗蚀剂掩模进行的p型杂质(例如砷)的离子注入或者扩散，从而形成p+型区域d162。在将抗蚀剂掩模剥离，并根据需要将绝缘层d20厚膜化(例如通过CVD厚膜化)之后，在绝缘层d20上形成具有与接触孔d166，d167匹配的开口的进一步其他抗蚀剂掩模。通过经由该抗蚀剂掩模的蚀刻，从而在绝缘层d20形成接触孔d166，d167。
接着，通过例如溅射在绝缘层d20上形成构成阴极电极d153以及阳极电极d154的电极膜。并且，在该电极膜上，形成具有与切口d168对应的开口图案的抗蚀剂膜，通过经由该抗蚀剂膜的蚀刻，从而在电极膜形成切口d168。由此，上述电极膜被分离成阴极电极d153以及阳极电极d154。
接着，在将抗蚀剂膜剥离之后，通过例如CVD法形成氮化膜等的钝化膜d23，进而通过涂敷聚酰亚胺等从而形成树脂膜d24。然后，通过对这些钝化膜d23以及树脂膜d24，实施利用了光刻的蚀刻，从而形成1对开口d25。之后，在一个开口d25形成第1连接电极d3，在另一个开口d25 形成第2连接电极d4。这样，便能够得到前述的结构的芯片二极管d151。
另外，虽然示出了在芯片二极管d151中，将4个二极管单元Di形成于基板d2上的例子，但也可以在基板d2上形成2个或者3个二极管单元 Di，还可以形成4个以上的二极管单元Di。另外，在该芯片二极管d151 中，在基板d2上设置前述的多个熔断器F(架桥部d153b，d153c被用作熔断器F)，各二极管单元Di，也可以以可经由熔断器F断开的方式与第 1连接电极d3以及第2连接电极d4连接。在该情况下，在芯片二极管d151 中，通过选择一个或者多个熔断器F来进行切断，从而由于能够将多个二极管单元Di1～Di4的组合图案设置为任意的图案，因此能够以共同的设计实现电气特性各种各样的芯片二极管d151。
以上，针对第4参考例的芯片部件(芯片电阻器d1、芯片电容器d101、芯片二极管d151)进行了说明，但第4参考例还可以采用其他方式来实施。例如，在前述的实施方式中，在芯片电阻器d1的情况下，例示了具有多个电阻电路，该多个电阻电路具有公比呈r(0＜r、r≠1)＝2的等比数列的电阻值，但该等比数列的公比也可以是2以外的数。另外，在芯片电容器d101的情况下，虽然例示了具有多个电容器要素，且电容器要素具有公比呈r(0＜r、r≠1)＝2的等比数列的电容值，但该等比数列的公比也可以是2以外的数。
另外，芯片电阻器d1、芯片电容器d101中，虽然在基板d2的表面形成了绝缘层d20，但如果基板d2是绝缘性的基板，则还可以省去绝缘层 d20。另外，在芯片电容器d101中，虽然示出了仅上部电极膜d113被分割成多个电极膜部分的结构，但也可以是仅下部电极膜d111被分割成多个电极膜部分，或者上部电极膜d113以及下部电极膜d111双方均被分割成多个电极膜部分。进而，在前述的实施方式中，虽然示出了上部电极膜或者下部电极膜与熔断器单元被一体化的例子，但也可以采用与上部电极膜或者下部电极膜不同的另外的导体膜形成熔断器单元。另外，虽然在前述的芯片电容器d101中，形成了具有上部电极膜d113以及下部电极膜 d111的1层电容器结构，但也可以在上部电极膜d113上隔着电容膜层叠别的电极膜，来层叠多个电容器结构。
在芯片电容器d101中，也可以采用导电性基板作为基板d2，采用该导电性基板作为下部电极，形成电容膜d112，使之与导电性基板的表面相接。这种情况下，也可以从导电性基板的背面引出一个外部电极。另外，在将第4参考例应用于芯片电感器的情况下，在该芯片电感器中，形成在前述的基板d2上的元件d5，包括含有多个电感器要素(元件要素)的电感器元件，且被连接在第1连接电极d3以及第2连接电极d4之间。元件 d5被设置在前述的多层基板的多层布线中，由布线膜d22形成。另外，在芯片电感器中，在基板d2上设置前述的多个熔断器F，各电感器要素以可经由熔断器F断开的方式与第1连接电极d3以及第2连接电极d4连接。
这种情况下，在芯片电感器中，通过选择一个或者多个熔断器F来进行切断，从而能够将多个电感器要素的组合图案设置为任意的图案，因此能够以共同的设计实现电气特性各种各样的芯片电感器。另外，在该芯片电感器中，与芯片电阻器d1、芯片电容器d101、芯片二极管d151同样地，将第1连接电极d3以及第2连接电极d4在基板d2的元件形成面d2A与周边部d85隔开间隔地配置。因此，即使是将芯片电感器安装于安装基板 d9的电路组件d100(图85B～图85E)，也能以较小的安装面积在安装基板d9上安装芯片电感器。即，芯片电感器能以较小的安装面积安装在安装基板d9上。
另外，在前述的第1连接电极d3以及第2连接电极d4中，还能够省略在Ni层d33与Au层d35之间设置的Pd层d34。由于Ni层d33与Au 层d35之间的粘接性良好，因此若在Au层d35未出现前述的针孔，则也可以省略Pd层d34。图105是表示采用第4参考例的芯片部件的电子器械的一例即智能手机的外观的立体图。智能手机d201，由在扁平的长方体形状的框体d202的内部收纳电子部件而构成。框体d202在表侧以及背侧具有长方形状的一对主面，其一对主面通过四个侧面相结合。在框体d202 的一个主面，露出由液晶面板、有机EL面板等构成的显示面板d203的显示面。显示面板d203的显示面构成触摸面板，提供对使用者的输入界面。
显示面板d203形成为占框体d202的一个主面的大部分的长方形形状。沿着显示面板d203的一个短边配置操作按钮d204。在本实施方式中，多个(三个)操作按钮d204沿着显示面板d203的短边排列。使用者能够通过对操作按钮d204以及触摸面板进行操作，从而进行对智能手机d201 的操作，调出必要的功能来使之执行。
在显示面板d203的另一个短边的附近配置扬声器d205。扬声器d205 提供用于电话功能的接听筒，并且还被用作用于对音乐数据等进行再生的音响化单元。另一方面，在操作按钮d204的附近，在框体d202的一个侧面配置麦克风d206。麦克风d206除了提供用于电话功能的话筒之外，还能够被用作录音用的麦克风。
图106是表示在框体d202的内部收纳的电路组件d100的结构的图解俯视图。电路组件d100包括：前述的安装基板d9(也可以是前述的多层基板)、和在安装基板d9的安装面d9A安装的电路部件。多个电路部件包括：多个集成电路元件(IC)d212-d220、和多个芯片部件。多个IC 包括：传送处理ICd212、OneSeg电视接收ICd213、GPS接收ICd214、FM 调谐器ICd215、电源ICd216、闪存d217、微型计算机d218、电源ICd219 以及基带ICd220。多个芯片部件(相当于第4参考例的芯片部件)，包括：芯片电感器d221，d225，d235、芯片电阻器d222，d224，d233、芯片电容器d227，d230，d234、以及芯片二极管d228，d231。
传送处理ICd212内置用于生成对显示面板d203的显示控制信号，且接收来自显示面板d203的表面的触摸面板的输入信号的电子电路。为了与显示面板d203之间的连接，在传送处理ICd212上连接柔性布线209。 OneSeg电视接收ICd213，内置构成用于接收OneSeg播放(将便携式设备作为接收对象的地面数字电视播放)的电波的接收机的电子电路。在OneSeg电视接收ICd213的附近，配置多个芯片电感器d221、和多个芯片电阻器d222。OneSeg电视接收ICd213、芯片电感器d221以及芯片电阻器d222，构成OneSeg播放接收电路d223。芯片电感器d221以及芯片电阻器d222，分别具有被准确契合的电感以及电阻，对OneSeg播放接收电路d223赋予高精度的电路常数。
GPS接收ICd214内置接收来自GPS卫星的电波并输出智能手机d201 的位置信息的电子电路。FM调谐器ICd215，与在其附近安装在安装基板 d9的多个芯片电阻器d224以及多个芯片电感器d225一起，构成FM播放接收电路d226。芯片电阻器d224以及芯片电感器d225，分别具有被准确契合的电阻值以及电感，对FM播放接收电路d226赋予高精度的电路常数。
在电源ICd216的附近，多个芯片电容器d227以及多个芯片二极管 d228被安装在安装基板d9的安装面。电源ICd216，与芯片电容器d227 以及芯片二极管d228一起，构成电源电路d229。闪存d217是用于对操作系统程序、在智能手机d201的内部生成的数据、通过通信功能从外部获取的数据以及程序等进行记录的存储装置。
微型计算机d218是内置CPU、ROM以及RAM，通过执行各种运算处理，从而实现智能手机d201的多个功能的运算处理电路。更具体而言，通过微型计算机d218的作用，能实现图像处理、用于各种应用程序的运算处理。在电源ICd219的附近，多个芯片电容器d230以及多个芯片二极管d231被安装在安装基板d9的安装面。电源ICd219，与芯片电容器d230 以及芯片二极管d231一起，构成电源电路d232。
在基带ICd220的附近，多个芯片电阻器d233、多个芯片电容器d234、以及多个芯片电感器d235被安装在安装基板d9的安装面d9A。基带 ICd220与芯片电阻器d233、芯片电容器d234以及芯片电感器d235一起，构成基带通信电路d236。基带通信电路d236提供用于电话通信以及数据通信的通信功能。
通过这样的结构，通过电源电路d229，d232被适当地调整的电力，被提供给传送处理ICd212、GPS接收ICd214、OneSeg播放接收电路d223、 FM播放接收电路d226、基带通信电路d236、闪存d217以及微型计算机 d218。微型计算机d218，响应经由传送处理ICd212而被输入的输入信号来进行运算处理，从传送处理ICd212对显示面板d203输出显示控制信号来使显示面板d203进行各种显示。
若通过触摸面板或者操作按钮d204的操作指示OneSeg播放的接收，则通过OneSeg播放接收电路d223的作用来接收OneSeg播放。并且，将被接收的图像输出给显示面板d203，通过微型计算机d218执行用于使所接收的声音从扬声器d205进行音响化的运算处理。另外，在需要智能手机d201的位置信息时，微型计算机d218获取GPS接收ICd214输出的位置信息，并执行采用了该位置信息的运算处理。
进而，若通过触摸面板或者操作按钮d204的操作输入FM播放接收指令，则微型计算机d218，起动FM播放接收电路d226，并执行用于使所接收的声音从扬声器d205输出的运算处理。闪存d217被用于通过通信而获取的数据的存储、微型计算机d218的运算、对通过来自触摸面板的输入而制作的数据进行存储。微型计算机d218根据需要对闪存d217写入数据，或者从闪存d217读出数据。
电话通信或者数据通信的功能，通过基带通信电路d236来实现。微型计算机d218，对基带通信电路d236进行控制来进行用于对声音或者数据进行收发的处理。
<第5参考例涉及的发明>
(1)第5参考例涉及的发明特征
例如，第5参考例涉及的发明特征是以下的E1～E13。
(E1)一种芯片部件的制造方法，包括：在基板上形成包括多个元件要素的元件的工序；以可分别将上述多个元件要素断开的方式形成与外部连接电极连接的多个熔断器的工序；通过无电解镀覆在上述基板上形成用于对上述元件进行外部连接的上述外部连接电极的工序。
由于采用该方法，通过无电解镀覆形成外部连接电极，因此与通过电解镀覆形成外部连接电极的情况相比，能够削减电极形成工序的工序数来提高芯片部件的生产率。进而，在无电解镀覆的情况下，由于不需要在电解镀覆中所需要的抗蚀剂掩模，因此不会产生因抗蚀剂掩模的位置偏离而导致的电极形成位置的偏离，因而能够提高电极的形成位置精度来提高成品率。另外，根据该方法，通过选择一个或者多个熔断器来进行切断，从而能够将元件中的多个元件要素的组合图案设置为任意的图案，因此能够以共同的设计实现元件的电气特性各种各样的芯片部件。
(E2)根据E1记载的芯片部件的制造方法，上述外部连接电极包括： Ni层和Au层，上述Au层在最表面露出。
根据该方法，通过无电解镀覆形成Ni层，在Ni层上形成Au层，由此能够形成外部连接电极。并且，在这样的外部连接电极中，由于Ni层的表面被Au层覆盖，因此能够防止Ni层氧化。
(E3)根据E2记载的芯片部件的制造方法，上述外部连接电极还包括：在上述Ni层与上述Au层之间设置的Pd层。
根据该方法，通过无电解镀覆形成Ni层，在Ni层上形成Pd层，在 Pd层上形成Au层，从而能够形成外部连接电极。并且，在这样的外部连接电极中，即使通过使Au层变薄而在Au层中出现贯通孔(针孔)，由于Ni层与Au层之间设置的Pd层堵塞该贯通孔，因此也能够防止Ni层从该贯通孔向外部露出而氧化。
(E4)根据E1记载的芯片部件的制造方法，上述元件要素是电阻体，上述芯片部件是芯片电阻器。
根据该方法，在该芯片部件(芯片电阻器)中，通过选择一个或者多个熔断器来进行切断，从而能够容易且迅速地对应多个种类的电阻值。换言之，通过对电阻值不同的多个电阻体进行组合，从而能够以共同的设计实现各种各样电阻值的芯片电阻器。
(E5)根据E4记载的芯片部件的制造方法，形成上述电阻体的工序包括：在上述基板的表面上形成电阻体膜的工序；形成布线膜使之与上述电阻体膜相接的工序；通过对上述电阻体膜以及上述布线膜进行图案形成，从而形成多个上述电阻体的工序。
根据该方法，由于在电阻体膜中相邻布线膜之间的部分成为电阻体，因此只要在电阻体膜层叠布线膜来对电阻体膜以及布线膜进行图案形成，便能够简易地形成多个电阻体。
(E6)根据E5记载的芯片部件的制造方法，在对上述电阻体膜以及上述布线膜进行图案形成的工序中，形成上述熔断器。
根据该方法，通过对电阻体膜以及布线膜进行图案形成，从而还能够与多个电阻体一起将熔断器也一并形成。
(E7)根据E6记载的芯片部件的制造方法，上述布线膜包括应形成上述外部连接电极的焊盘，在上述焊盘上形成上述外部连接电极。
根据该方法，通过对布线膜的焊盘进行无电解镀覆，从而能够在该焊盘上形成外部连接电极。
(E8)根据E1记载的芯片部件的制造方法，上述元件要素是电容器要素，上述芯片部件是芯片电容器。
根据该方法，在该芯片部件(芯片电容器)中，通过选择一个或者多个熔断器来进行切断，从而能够容易且迅速地对应多个种类的电容值。换言之，通过对电容值不同的多个电容器要素进行组合，从而能够以共同的设计实现各种电容值的芯片电容器。
(E9)根据E8记载的芯片部件的制造方法，形成上述电容器要素的工序，包括：在上述基板的表面上形成电容膜的工序；形成与上述电容膜相接的电极膜的工序；通过将上述电极膜分割成多个电极膜部分，从而形成与上述多个电极膜部分对应的多个电容器要素的工序。
根据该方法，能够形成与电极膜部分的数目相应的多个电容器要素。
(E10)根据E9记载的芯片部件的制造方法，上述电极膜包括应形成上述外部连接电极的焊盘，在上述焊盘上形成上述外部连接电极。
根据该方法，通过对电极膜的焊盘进行无电解镀覆，从而在该焊盘上形成外部连接电极。
(E11)根据E7或者E10记载的芯片部件的制造方法，还包括在上述基板上覆盖上述元件，形成使上述焊盘露出的保护膜的工序，在从上述保护膜露出的焊盘上形成上述外部连接电极。
根据该方法，通过对从保护膜露出的焊盘进行无电解镀覆，从而能够仅在该焊盘上形成外部连接电极。
(E12)根据E1记载的芯片部件的制造方法，上述元件要素是电感器要素，上述芯片部件是芯片电感器。
根据该方法，在该芯片部件(芯片电感器)中，通过选择一个或者多个熔断器来进行切断，从而由于能够将多个电感器要素的组合图案设置为任意的图案，因此能够以共同的设计实现电气特性各种各样的芯片电感器。
(E13)根据E1记载的芯片部件的制造方法，上述元件要素是二极管要素，上述芯片部件是芯片二极管。
根据该方法，在该芯片部件(芯片二极管)中，通过选择一个或者多个熔断器进行切断，从而由于能够将多个二极管要素的组合图案设置为任意的图案，因此能够以共同的设计实现电气特性各种各样的芯片二极管。
(2)第5参考例涉及的发明实施方式
以下，参照附图对第5参考例的实施方式详细进行说明。另外，图 107～图130所示的符号，仅在这些附图中有效，即使被使用于其他实施方式中，也不表示与该其他实施方式的符号相同的要素。
图107(a)是用于对第5参考例的一实施方式涉及的芯片电阻器的结构进行说明的示意立体图，图107(b)是表示将芯片电阻器安装于安装基板的状态的示意剖视图。该芯片电阻器e1是微小的芯片部件，如图107 (a)所示，呈长方体形状。芯片电阻器e1的平面形状是矩形。关于芯片电阻器e1的尺寸，例如，长度L(长边e81的长度)为大约0.6mm，宽度W(短边e82的长度)为大约0.3mm，厚度T为大约0.2mm。
该芯片电阻器e1，通过在基板上将多个芯片电阻器e1形成晶格状，然后，在该基板形成了槽之后，进行背面研磨(或者用槽将该基板分断) 来分离成各个芯片电阻器e1而得到。芯片电阻器e1主要具备：构成芯片电阻器e1的主体的基板e2；成为一对外部连接电极的第1连接电极e3以及第2连接电极e4；以及通过第1连接电极e3以及第2连接电极e4进行外部连接的元件e5。
基板e2是大约长方体的芯片形状。在基板e2中，图107(a)中的上表面为表面e2A。表面e2A是基板e2中形成元件e5的面(元件形成面)，大约为长方形状。在基板e2的厚度方向与表面e2A相反侧的面，为背面 e2B。表面e2A与背面e2B为大约相同形状，相互平行。但是，背面e2B 比表面e2A更大。因此，在从与表面e2A正交的方向观察的俯视情况下，表面e2A纳入背面e2B的内侧。将表面e2A中的通过一对长边e81以及短边e82划分的矩形状的端缘称作边缘部e85，将背面e2B中的通过一对长边e81以及短边e82划分的矩形状的端缘称作边缘部e90。
基板e2，除了表面e2A以及背面e2B之外，还具有多个侧面(侧面 e2C、侧面e2D、侧面e2E以及侧面e2F)。该多个侧面，与表面e2A以及背面e2B的每一个面交差(详细而言正交)地延伸，且连结在表面e2A 以及背面e2B之间。侧面e2C被架设在表面e2A以及背面e2B中的长度方向一侧(图107(a)中的左前侧)的短边e82之间，侧面e2D被架设在表面e2A以及背面e2B中的长度方向另一侧(图107(a)中的右内侧) 的短边e82之间。侧面e2C以及侧面e2D，是基板e2在该长度方向的两端面。侧面e2E被架设在表面e2A以及背面e2B中的短边方向一侧(图 107(a)中的左内侧)的长边e81之间，侧面e2F被架设在表面e2A以及背面e2B中的短边方向另一侧(图107(a)中的右前侧)的长边e81之间。侧面e2E以及侧面e2F是基板e2在该短边方向的两端面。侧面e2C以及侧面e2D的每一个与侧面e2E以及侧面e2F的每一个交差(详细而言正交)。
通过以上，在表面e2A～侧面e2F中相邻的面彼此呈大约直角。侧面 e2C、侧面e2D、侧面e2E以及侧面e2F的每一个面(以下称作“各侧面”)，具有：表面e2A侧的粗糙面区域S、和背面e2B侧的纹状图案区域P。各侧面在粗糙面区域S，如图107(a)的细小点所示，成为不规则图案且为粗涩的粗糙面。各侧面在纹状图案区域P中，以规则的图案留下了呈后述的切割区的磨削痕迹的多条线条(锯齿标记)V。这样，各侧面中存在粗糙面区域S以及纹状图案区域P，是因芯片电阻器e1的制造工序而引起的，详细情况后面再进行说明。
在各侧面，粗糙面区域S占表面e2A侧的大约一半，纹状图案区域P 占背面e2B侧的大约一半。在各侧面，纹状图案区域P比粗糙面区域S更加向基板e2的外方(俯视中的基板e2的外侧)突出，这样，便在粗糙面区域S与纹状图案区域P之间形成阶梯N。阶梯N连接粗糙面区域S的下边缘与纹状图案区域P的上边缘之间而与表面e2A以及背面e2B平行地延伸。各侧面的阶梯N相连，作为整体在俯视下呈位于表面e2A的边缘部e85与背面e2B的边缘部e90之间的矩形框体状。
由于按照这样在各侧面设置阶梯N，因此如前所述，背面e2B比表面 e2A更大。在基板e2中，表面e2A以及侧面e2C～e2F的各个面的整个区域(在各侧面，粗糙面区域S以及纹状图案区域P的双方)被钝化膜e23 覆盖。因此，严格来讲，在图107(a)中，表面e2A以及侧面e2C～e2F 的各个面的整个区域，位于钝化膜e23的内侧(里侧)，未向外部露出。在此，在钝化膜e23中，将覆盖表面e2A的部分称作表面被覆部e23A，将覆盖侧面e2C～e2F的每一个面的部分称作侧面被覆部e23B。
进而，芯片电阻器e1具有树脂膜e24，树脂膜e24形成于钝化膜e23 上，是至少将表面e2A的整个区域覆盖的保护膜(保护树脂膜)。关于钝化膜e23以及树脂膜e24，以后详细说明。第1连接电极e3以及第2连接电极e4，在基板e2的表面e2A上形成在比边缘部e85更靠内侧的区域，并从表面e2A上的树脂膜e24部分露出。换言之，树脂膜e24，覆盖表面 e2A(严格来讲表面e2A上的钝化膜e23)，以使第1连接电极e3以及第 2连接电极e4露出。第1连接电极e3以及第2连接电极e4的每一个，通过将例如，Ni(镍)、Pd(钯)以及Au(金)按照该顺序层叠在表面e2A 上而构成。第1连接电极e3以及第2连接电极e4，在表面e2A的长度方向隔开间隔地配置，在表面e2A的短边方向较长。在图107(a)中，在表面e2A，在靠近侧面e2C的位置设置第1连接电极e3，在靠近侧面e2D 的位置设置第2连接电极e4。
元件e5是元件电路网，形成在基板e2上(表面e2A上)，详细而言形成在基板e2的表面e2A中的第1连接电极e3与第2连接电极e4之间的区域，通过钝化膜e23(表面被覆部e23A)以及树脂膜e24从上进行被覆。本实施方式的元件e5是电阻e56。电阻e56，通过将具有相等电阻值的多个(单位)电阻体R在表面e2A上按矩阵状排列而成的电阻电路网而构成。各电阻体R由TiN(氮化钛)、TiON(氮氧化钛)或者TiSiON构成。元件e5与后述的布线膜e22电连接，经由布线膜e22与第1连接电极 e3和第2连接电极e4电连接。
如图107(b)所示，使第1连接电极e3以及第2连接电极e4与安装基板e9对置，通过焊料e13来与安装基板e9中的1对连接端子e88电气式且机械式连接。由此，能够将芯片电阻器e1安装(倒装芯片连接)于安装基板e9。另外，作为外部连接电极发挥功能的第1连接电极e3以及第2连接电极e4，为了提高焊料润湿性以及提高可靠性，因此优选由金 (Au)形成，或者对表面实施镀金。
图108是芯片电阻器的俯视图，是表示第1连接电极、第2连接电极以及元件的配置关系进而元件的俯视结构(布局图案)的图。参照图108，作为电阻电路网的元件e5，具有：由沿着行方向(基板e2的长度方向) 排列的8个电阻体R、和沿着列方向(基板e2的宽度方向)排列的44个电阻体R构成的总计352个电阻体R。这些电阻体R，是构成元件e5的电阻电路网的多个元件要素。
这些多个电阻体R，通过按1个～64个的每规定个数集中进行电连接，从而形成多个种类的电阻电路。所形成的多个种类的电阻电路，通过导体膜D(由导体形成的布线膜)以规定的方式连接。进而，在基板e2的表面e2A，设置多个熔断器(熔断器)F，该熔断器用于将电阻电路电组入元件e5中或者与元件e5电分离而切断(熔断)。多个熔断器F以及导体膜D沿着第2连接电极e3的内侧边被排列成使配置区域成为直线状。更具体而言，多个熔断器F以及导体膜D相邻地配置，其排列方向成为直线状。多个熔断器F将多个种类的电阻电路(每个电阻电路的多个电阻体R) 的每一个以可与第2连接电极e3切断(可断开)的方式连接。
图109A是将图108所示的元件的一部分放大描绘的俯视图。图109B 是为了对元件中的电阻体的结构进行说明而描绘的沿着图109A的B-B 的长度方向的纵剖视图。图109C是为了对元件中的电阻体的结构进行说明而描绘的沿着图109A的C-C的宽度方向的纵剖视图。参照图109A、图109B以及图109C，针对电阻体R的结构进行说明。
芯片电阻器e1，除了前述的布线膜e22、钝化膜e23以及树脂膜e24 之外，还具备绝缘层e20和电阻体膜e21(参照图109B以及图109C)。绝缘层e20、电阻体膜e21、布线膜e22、钝化膜e23以及树脂膜e24，形成在基板e2(表面e2A)上。绝缘层e20由SiO2(氧化硅)组成。绝缘层 e20，将基板e2的表面e2A的整个区域覆盖。绝缘层e20的厚度为大约
电阻体膜e21形成在绝缘层e20上。电阻体膜e21，由TiN、TiON或者TiSiON形成。电阻体膜e21的厚度为大约电阻体膜e21，构成在第1连接电极e3与第2连接电极e4之间平行地以直线状延伸的多个电阻体膜(以下称作“电阻体膜行e21A”)，电阻体膜行e21A，有些情况下在行方向上在规定的位置被切断(参照图109A)。
在电阻体膜行e21A上层叠布线膜e22。布线膜e22，由Al(铝)或者铝与Cu(铜)的合金(AlCu合金)组成。布线膜e22的厚度为大约布线膜e22，在电阻体膜行e21A上在行方向上隔开固定间隔R而层叠，且与电阻体膜行e21A相接。
若用电路记号示出该结构的电阻体膜行e21A以及布线膜e22的电气特征，则如图110所示。即，如图110(a)所示，规定间隔R的区域的电阻体膜行e21A部分，分别形成具有一定的电阻值r的一个电阻体R。并且，在层叠了布线膜e22的区域中，布线膜e22通过将相邻电阻体R之间电连接，从而通过该布线膜e22将电阻体膜行e21A短路。由此，形成图110(b)所示的电阻r的电阻体R的串联连接组成的电阻电路。
另外，由于相邻的电阻体膜行e21A之间，通过电阻体膜e21以及布线膜e22而连接，因此图109A所示的元件e5的电阻电路网，构成图110 (C)所示的(由前述的电阻体R的单位电阻组成)电阻电路。这样，电阻体膜e21以及布线膜e22便构成电阻体R、电阻电路(即，元件e5)。并且，各电阻体R包括：电阻体膜行e21A(电阻体膜e21)；和在电阻体膜行e21A上在行方向上隔开固定间隔而被层叠的多个布线膜e22，未层叠布线膜e22的固定间隔R部分的电阻体膜行e21A，构成1个电阻体R。构成电阻体R的部分中的电阻体膜行e21A，其形状以及大小全部相等。由此，在基板e2上按矩阵状排列的多个电阻体R，具有相等的电阻值。
另外，在电阻体膜行e21A上层叠的布线膜e22，形成电阻体R，并且还实现用于连接多个电阻体R来构成电阻电路的导体膜D的作用(参照图108)。图111(a)是将图108所示的芯片电阻器的俯视图的一部分放大描绘的包括熔断器在内的区域的部分放大俯视图，图111(b)是表示沿着图111(a)的B-B的剖视结构的图。
如图111(a)以及(b)所示，前述的熔断器F以及导体膜D，还通过在形成电阻体R的电阻体膜e21上层叠的布线膜e22而形成。即，在与层叠在形成电阻体R的电阻体膜行e21A上的布线膜e22相同的层，通过与布线膜e22相同金属材料的Al或者AlCu合金来形成熔断器F以及导体膜D。另外，布线膜e22，如前所述，还被用作为了形成电阻电路而对多个电阻体R进行电连接的导体膜D。
即，在电阻体膜e21上层叠的同一层中，用于形成电阻体R的布线膜、熔断器F、导体膜D、进而用于将元件e5与第1连接电极e3以及第2连接电极e4连接的布线膜，作为布线膜e22而采用相同的金属材料(Al或者AlCu合金)形成。另外，使熔断器F与布线膜e22不同(加以区别)，是由于熔断器F形成得较细使得容易切断，以及、熔断器F的周围被配置成不存在其他电路要素。
在此，在布线膜e22中，将配置了熔断器F的区域称作修调对象区域 X(参照图108以及图111(a))。修调对象区域X，是沿着第2连接电极e3的内侧边的直线状区域，在修调对象区域X不仅配置熔断器F，还配置导体膜D。另外，还在修调对象区域X的布线膜e22的下方形成电阻体膜e21(参照图111(b))。并且，熔断器F是在布线膜e22中与修调对象区域X以外的部分相比布线之间的距离更大的(离开周围的)布线。
另外，熔断器F不仅指布线膜e22的一部分，还指电阻体R(电阻体膜e21)的一部分与电阻体膜e21上的布线膜e22的一部分的汇总(熔断器元件)。另外，虽然仅对熔断器F与导体膜D利用同一层的情况进行了说明，但在导体膜D中，也可以在其上进一步层叠别的导体膜，降低导体膜D整体的电阻值。另外，即使在该情况下，也不是不在熔断器F上层叠导体膜则熔断器F的熔断性就变差。
图112是第5参考例的实施方式涉及的元件的电气电路图。参照图 112，元件e5，通过将基准电阻电路R8、电阻电路R64、两个电阻电路 R32、电阻电路R16、电阻电路R8、电阻电路R4、电阻电路R2、电阻电路R1、电阻电路R/2、电阻电路R/4、电阻电路R/8、电阻电路R/16、电阻电路R/32按照该顺序与第1连接电极e3进行串联连接而构成。基准电阻电路R8以及电阻电路R64～R2，分别通过将与自身的末尾数(R64的情况下为“64”)相同数量的电阻体R串联连接而构成。电阻电路R1由一个电阻体R构成。电阻电路R/2～R/32分别通过将与自身的末尾数(R/32 的情况下为“32”)相同数量的电阻体R并联连接而构成。关于电阻电路的末尾数的意义，在后述的图113以及图114中也相同。
然后，针对基准电阻电路R8以外的电阻电路R64～电阻电路R/32的每一个电路，分别并联连接一个熔断器F。熔断器F之间，直接或者经由导体膜D(参照图111(a))而串联连接。如图112所示，在所有的熔断器F都未熔断的状态下，元件e5，构成在第1连接电极e3以及第2连接电极e4之间设置的由8个电阻体R的串联连接组成的基准电阻电路R8 的电阻电路。例如，如果设1个电阻体R的电阻值r为r＝8Ω，则构成通过8r＝64Ω的电阻电路(基准电阻电路R8)而第1连接电极e3以及第2 连接电极e4相连接的芯片电阻器e1。
另外，在所有的熔断器F都未熔断的状态下，基准电阻电路R8以外的多个种类的电阻电路成为短路的状态。即，虽然在基准电阻电路R8中串联连接12种13个电阻电路R64～R/32，但各电阻电路，由于分别通过并联连接的熔断器F而短路，因此从电气上看，各电阻电路未被组入元件 e5中。
在本实施方式涉及的芯片电阻器e1中，根据被要求的电阻值，将熔断器F选择性地例如通过激光进行熔断。这样，并联地连接的熔断器F被熔断的电阻电路便被组入到元件e5中。从而，能够使元件e5的整体电阻值，成为与被熔断的熔断器F对应的电阻电路被串联连接而组入后形成的电阻值。
尤其是，多个种类的电阻电路具备：具有相等电阻值的电阻体R，串联地按1个、2个、4个、8个、16个、32个...这样的公比为2的等比数列的方式增加电阻体R的个数来连接的多个种类的串联电阻电路；以及相等电阻值的电阻体R并联地按2个、4个、8个、16个...这样的公比为2 的等比数列的方式增加电阻体R的个数来连接的多个种类的并联电阻电路。因此，通过将熔断器F(还包括前述的熔断器元件)选择性地熔断，从而能够将元件e5(电阻e56)整体的电阻值精细且数字式地调整成为任意的电阻值，使芯片电阻器e1中产生所希望的值的电阻。
图113是第5参考例的其他实施方式涉及的元件的电气电路图。
如图112所示，代替将基准电阻电路R8以及电阻电路R64～电阻电路R/32串联连接来构成元件e5，也可以如图113所示那样构成元件e5。详细而言，也可以在第1连接电极e3以及第2连接电极e4之间，通过基准电阻电路R/16、与12种电阻电路R/16、R/8、R/4、R/2、R1、R2、R4、 R8、R16、R32、R64、R128的并联连接电路之间的串联连接电路，来构成元件e5。
这种情况下，在基准电阻电路R/16以外的12种电阻电路，分别串联连接熔断器F。在所有的熔断器F都未熔断的状态下，各电阻电路被以电气方式组入元件e5中。如果根据所要求的电阻值，将熔断器F选择性地例如通过激光进行熔断，则与被熔断的熔断器F对应的电阻电路(熔断器 F串联连接的电阻电路)，便从元件e5电分离，因此能够调整芯片电阻器e1整体的电阻值。
图114是第5参考例的进一步其他实施方式涉及的元件的电气电路图。图114所示的元件e5的特征在于，多个种类的电阻电路的串联连接、和多个种类的电阻电路的并联连接之间串联连接所构成的电路结构。在串联连接的多个种类的电阻电路中，与之前的实施方式同样地，按每个电阻电路，并联地连接熔断器F，串联连接的多个种类的电阻电路，全部通过熔断器F而成为短路状态。因此，若将熔断器F熔断，则通过该被熔断的熔断器F而短路的电阻电路，便被以电气方式组入元件e5中。
另一方面，在并联连接的多个种类的电阻电路中，分别串联连接熔断器F。因此，通过将熔断器F熔断，从而能够将被熔断的熔断器F串联地连接而成的电阻电路从电阻电路的并联连接中电断开。根据该结构，例如，如果在并联连接侧制作1kΩ以下的小电阻，在串联连接侧制作1kΩ以上的电阻电路，则能够采用由通用的基本设计构成的电阻的电路网制作数Ω的小电阻至数MΩ的大电阻的大范围的电阻电路。即，在芯片电阻器e1 中，通过选择一个或者多个熔断器F来进行切断，从而能够容易且迅速地对应多个种类的电阻值。换言之，通过对电阻值不同的多个电阻体R进行组合，从而能够以共同的设计实现各种各样的电阻值的芯片电阻器e1。
按照以上方式，在该芯片电阻器e1中，可在修调对象区域X中变更多个电阻体R(电阻电路)的连接状态。图115是芯片电阻器的示意剖视图。接着，参照图115，针对芯片电阻器e1详细进行说明。另外，为了方便说明，在图115中，针对前述的元件e5进行了简化示出，并且对基板 e2以外的各要素附加阴影。
在此，针对前述的钝化膜e23以及树脂膜e24进行说明。钝化膜e23 例如由SiN(氮化硅)构成，其厚度为(在此为约)。钝化膜e23，如前所述，包括：遍及表面e2A的整个区域而设置的表面被覆部e23A；和遍及侧面e2C～e2F的各个面的整个区域而设置的侧面被覆部e23B。表面被覆部e23A，从表面(图115的上侧)对电阻体膜e21以及电阻体膜e21上的各布线膜e22(即，元件e5)进行被覆，并覆盖元件 e5中的各电阻体R的上表面。因此，表面被覆部e23A，还将前述的修调对象区域X中的布线膜e22覆盖(参照图111(b))。另外，表面被覆部e23A，与元件e5(布线膜e22以及电阻体膜e21)相接，在电阻体膜e21以外的区域还与绝缘层e20相接。这样，表面被覆部e23A，便作为将表面e2A的整个区域覆盖来保护元件e5以及绝缘层e20的保护膜来发挥功能。另外，在表面e2A，通过表面被覆部e23A，能防止电阻体R之间的布线膜e22以外的短路(相邻电阻体膜行e21A之间的短路)。
另一方面，在侧面e2C～e2F的每个面设置的侧面被覆部e23B，作为对侧面e2C～e2F的各个面进行保护的保护层发挥功能。侧面被覆部e23B，在侧面e2C～e2F的每一个面，将粗糙面区域S以及纹状图案区域P全部覆盖，将粗糙面区域S与纹状图案区域P之间的阶梯N也不漏掉地进行覆盖。另外，虽然侧面e2C～e2F的每个面与表面e2A之间的边界，是前述的边缘部e85，但钝化膜e23还覆盖该边界(边缘部e85)。在钝化膜e23 中，将覆盖边缘部e85的部分(与边缘部e85重叠的部分)称作端部e23C。
树脂膜e24与钝化膜e23一起，对芯片电阻器e1的表面e2A进行保护，由聚酰亚胺等的树脂构成。树脂膜e24，在俯视的表面e2A中，以覆盖第1连接电极e3以及第2连接电极e4以外的区域的方式，被形成于钝化膜e23的表面被覆部e23A(还包括前述的端部e23C)上。因此，树脂膜e24，对表面e2A上的表面被覆部e23A的表面(还包括被表面被覆部 e23A被覆的元件e5、熔断器F)的整个区域。另一方面，树脂膜e24不对侧面e2C～e2F进行覆盖。因此，树脂膜e24的外周的边缘e24A，在俯视下与侧面被覆部e23B一致，边缘e24A中的树脂膜e24的侧端面e24B，与侧面被覆部e23B(严格来讲，各侧面的粗糙面区域S中的侧面被覆部 e23B)处于同一平面，且在基板e2的厚度方向上延伸。树脂膜e24的表面e24C，平坦地延伸以与基板e2的表面e2A处于平行。在芯片电阻器e1 中的基板e2的表面e2A侧承受了应力的情况下，树脂膜e24的表面e24C (尤其是，第1连接电极e3与第2连接电极e4之间的区域的表面e24C)，作为应力分散面发挥功能，对该应力进行分散。
另外，在树脂膜e24中，在俯视下分离的两个位置各形成一个开口e25。各开口e25是将树脂膜e24以及钝化膜e23(表面被覆部e23A)在各自的厚度方向连续地贯通的贯通孔。因此，开口e25不仅形成于树脂膜e24，还形成于钝化膜e23。使布线膜e22的一部分从各开口e25露出。在布线膜e22中，从各开口e25露出的部分，成为外部连接用的焊盘区域e22A (焊盘)。各开口e25，在表面被覆部e23A中，沿着表面被覆部e23A的厚度方向(与基板e2的厚度方向相同)延伸，在树脂膜e24中，随着从表面被覆部e23A侧朝向树脂膜e24的表面e24C，基板e2的长度方向(图 115中的左右方向)慢慢扩大。因此，在树脂膜e24中，对开口e25进行划分的划分面e24D，成为相对于基板e2的厚度方向交差的倾斜面。另外，在树脂膜e24中在对各开口e25进行镶边的部分，存在从上述长度方向对开口e25进行划分的1对划分面e24D，但这些划分面e24D的间隔，随着从表面被覆部e23A侧朝向树脂膜e24的表面e24C而逐渐扩大。另外，在树脂膜e24中，在对各开口e25镶边的部分，存在从基板e2的短边方向对开口e25进行划分的另一对划分面e24D(图115中未表示出)，这些划分面e24D的间隔，也随着从表面被覆部e23A侧朝向树脂膜e24的表面 e24C而逐渐扩大。
两个开口e25中一方的开口e25，被第1连接电极e3填埋，另一个开口e25，被第2连接电极e4填埋。第1连接电极e3以及第2连接电极e4 的每一个，根据朝向树脂膜e24的表面e24C扩大的开口e25，相应地朝向树脂膜e24的表面e24C扩大。因此，第1连接电极e3以及第2连接电极 e4的各自的纵剖面(在沿着基板e2的长度方向以及厚度方向的平面切断时的切面)，呈在基板e2的表面e2A侧具有上底，在树脂膜e24的表面 e24C侧具有下底的梯形状。另外，该下底成为第1连接电极e3以及第2 连接电极e4各自的表面e3A，e4A，但在表面e3A，e4A的每一个面中，开口e25侧的端部向基板e2的表面e2A侧弯曲。另外，在开口e25朝向树脂膜e24的表面e24C没有扩大的情况下(对开口e25进行划分的划分面e24D在基板e2的厚度方向上延伸)，表面e3A，e4A的每一个面，在包括开口e25侧的端部在内的所有区域，成为沿着基板e2的表面e2A的平坦面。
另外，如前所述，第1连接电极e3以及第2连接电极e4各自通过将Ni、Pd以及Au按照该顺序层叠在表面e2A上而构成，因此从表面e2A 侧起按顺序具有Ni层e33、Pd层e34以及Au层e35。因此，在第1连接电极e3以及第2连接电极e4的各自中，在Ni层e33与Au层e35之间夹入Pd层e34。在第1连接电极e3以及第2连接电极e4的每一个中，Ni 层e33占各连接电极的大部分，Pd层e34以及Au层e35，与Ni层e33相比形成得格外薄。Ni层e33，在将芯片电阻器e1安装于安装基板e9时(参照图107(b))，具有对各开口e25的焊盘区域e22A中的布线膜e22的Al、和前述的焊料e13进行中继的作用。
在第1连接电极e3以及第2连接电极e4中，由于Ni层e33的表面隔着Pd层e34而被Au层e35覆盖，因此能够防止Ni层e33氧化。另外，即使通过使Au层e35变薄而在Au层e35中出现贯通孔(针孔)，也由于在Ni层e33与Au层e35之间夹入的Pd层e34堵塞该贯通孔，因此能够防止Ni层e33从该贯通孔向外部露出而氧化。
并且，在第1连接电极e3以及第2连接电极e4的每一个中，Au层 e35作为表面e3A，e4A而露出至最表面，在树脂膜e24的表面e24A中从开口e25面向外部。第1连接电极e3经由一个开口e25，在该开口e25中的焊盘区域e22A中与布线膜e22电连接。第2连接电极e4经由另一个开口e25，在该开口e25中的焊盘区域e22A中与布线膜e22电连接。在第1 连接电极e3以及第2连接电极e4的每一个中，Ni层e33与焊盘区域e22A 连接。这样，第1连接电极e3以及第2连接电极e4的每一个与元件e5 电连接。在此，布线膜e22形成与电阻体R的汇总(电阻e56)、和第1 连接电极e3以及第2连接电极e4的每一个连接的布线。
这样，形成了开口e25的树脂膜e24以及钝化膜e23，在使第1连接电极e3以及第2连接电极e4从开口e25露出的状态下翻盖表面e2A。因此，能够在树脂膜e24的表面e24C中经由被开口e25露出的第1连接电极e3以及第2连接电极e4，实现芯片电阻器e1与安装基板e9之间的电连接(参照图107(b))。
在此，树脂膜e24的厚度、即从基板e2的表面e2A到树脂膜e24的表面e24C为止的高度H，为第1连接电极e3以及第2连接电极e4各自的(距离表面e2A的)高度J以上。在图115中，作为第1实施方式，高度H与高度J相等，树脂膜e24的表面e24C、与第1连接电极e3以及第 2连接电极e4各自的表面e3A，e4A处于同一平面。
图116A～图116H是表示图115所示的芯片电阻器的制造方法的图解式剖视图。首先，如图116A所示，准备成为基板e2的原料的基板e30。这种情况下，基板e30的表面e30A为基板e2的表面e2A，基板e30的背面e30B为基板e2的背面e2B。
然后，对基板e30的表面e30A进行热氧化，来在表面e30A形成由 SiO2等构成的绝缘层e20，在绝缘层e20上形成元件e5(电阻体R以及与电阻体R连接的布线膜e22)。具体而言，通过溅射，首先，在绝缘层e20 上整个面形成TiN、TiON或者TiSiON的电阻体膜e21，进而，在电阻体膜e21上层叠铝(Al)的布线膜e22，使得与电阻体膜e21相接。之后，采用光刻工艺，通过例如RIE(Reactive Ion Etching：反应性离子蚀刻)等的干蚀刻将电阻体膜e21以及布线膜e22选择性地去除来进行图案形成，如图109A所示，得到俯视中层叠了电阻体膜e21而成的一定宽度的电阻体膜行e21A隔开固定间隔在列方向上排列的结构。此时，还形成将电阻体膜行e21A以及布线膜e22部分地切断的区域，并且在前述的修调对象区域X中形成熔断器F以及导体膜D(参照图108)。接着，通过例如湿式蚀刻，将在电阻体膜行e21A上层叠的布线膜e22选择性地去除来进行图案形成。其结果，得到在电阻体膜行e21A上隔开固定间隔R而层叠了布线膜e22的结构的元件e5(换言之，多个电阻体R)。这样，仅通过在电阻体膜e21层叠布线膜e22来对电阻体膜e21以及布线膜e22进行图案形成，便能够与多个电阻体R一起将熔断器F也一并简易地形成。另外，为了确认电阻体膜e21以及布线膜e22是否按目标尺寸形成，也可以对元件e5整体的电阻值进行测定。
参照图116A，元件e5，根据在一张基板e30上形成的芯片电阻器e1 的数目，来在基板e30的表面e30A上的多处形成。若将基板e30中形成了(1个)元件e5(前述的电阻e56)的一个区域称作芯片部件区域Y，则在基板e30的表面e30A上，形成(设定)分别具有电阻e56的多个芯片部件区域Y(即，元件e5)。一个芯片部件区域Y，与对已完成的一个芯片电阻器e1(参照图115)进行俯视所见的形状一致。并且，在基板e30 的表面e30A中，将相邻芯片部件区域Y之间的区域称作边界区域Z。边界区域Z呈带状，俯视下呈晶格状延伸。在通过边界区域Z划分的一个格子中配置一个芯片部件区域Y。由于边界区域Z的宽度极其窄，为1μm～ 60μm(例如20μm)，因此能够在基板e30中确保较多的芯片部件区域Y，结果可以实现芯片电阻器e1的大量生产。
接着，如图116A所示，通过CVD(Chemical Vapor Deposition：化学气相生长)法，遍及基板e30的表面e30A的整个区域形成由SiN构成的绝缘膜e45。绝缘膜e45，将绝缘层e20以及绝缘层e20上的元件e5(电阻体膜e21、布线膜e22)完全覆盖并与之相接。因此，绝缘膜e45，还将前述的修调对象区域X(参照图108)中的布线膜e22覆盖。另外，由于绝缘膜e45，在基板e30的表面e30A遍及整个区域而形成，因此在表面 e30A，延伸至修调对象区域X以外的区域而形成。由此，绝缘膜e45，成为对表面e30A(还包括表面e30A上的元件e5)整个区域进行保护的保护膜。
接着，如图116B所示，遍及基板e30的表面e30A的整个区域而形成抗蚀图案e41，使之将绝缘膜e45完全覆盖。在抗蚀图案e41形成开口e42。图117是在图116B的工序中为了形成第1槽而采用的抗蚀图案的一部分的示意俯视图。
参照图117，抗蚀图案e41的开口e42，与将多个芯片电阻器e1(换言之前述的芯片部件区域Y)配置成矩阵状(也可以是晶格状)的情况下俯视中相邻芯片电阻器e1的轮廓之间的区域(在图117中附加了阴影的部分，换言之边界区域Z)一致(对应)。因此，开口e42的整体形状呈具有多个相互正交的直线部分e42A以及E42B的晶格状。
关于抗蚀图案e41，在开口e42中相互正交的直线部分e42A以及 e42B，既保持相互正交的状态(不弯曲)又相连接。因此，直线部分e42A 以及e42B的交差部分e43在俯视下呈大约90°地伸出。参照图116B，通过将抗蚀图案e41作为掩模的等离子蚀刻，从而能够选择性地去除绝缘膜 e45、绝缘层e20以及基板e30的每一个。这样，在相邻元件e5(芯片部件区域Y)之间的边界区域Z，基板e30的材料便被蚀刻(除去)。其结果，在俯视下与抗蚀图案e41的开口e42一致的位置(边界区域Z)，贯通绝缘膜e45以及绝缘层e20来形成从基板e30的表面e30A到达基板e30 的厚度中途的规定深度的第1槽e44。第1槽e44通过相互对置的1对侧面e44A、与对该1对侧面e44A的下端(基板e30的背面e30B侧的端) 之间进行连结的底面e44B而划分。以基板e30的表面e30A为基准的第1 槽e44的深度，为已完成的芯片电阻器e1的厚度T(参照图107(a)) 的一半左右，第1槽e44的宽度(对置的侧面e44A的间隔)M为20μm 左右，在深度方向整个区域内为固定值。即使在蚀刻过程中，尤其通过采用等离子蚀刻，从而也能够高精度地形成第1槽e44。
基板e30中的第1槽e44的整体形状，在俯视下呈与抗蚀图案e41的开口e42(参照图117)一致的晶格状。并且，在基板e30的表面e30A，第1槽e44中的矩形框体部分(边界区域Z)包围形成了各元件e5的芯片部件区域Y的周围。在基板e30中形成了元件e5的部分，是芯片电阻器e1的半成品e50。在基板e30的表面e30A，在被第1槽e44包围的每个芯片部件区域Y设置一个半成品e50，这些半成品e50以矩阵状被排列配置。
在如图116B所示地形成了第1槽e44之后，将抗蚀图案e41去除，如图116C所示，具有切割锯e47的切割机器(未图示)运转。切割锯e47 是圆板形状的砂轮，在其周端面形成切断齿部。切割锯e47的宽度Q(厚度)比第1槽e44的宽度M更小。在此，在第1槽e44的中央位置(从相互对置的1对侧面e44A起位于等距离的位置)，设定切割线U。切割锯 e47，在其厚度方向的中央位置47A在俯视下与切割线U一致的状态下，沿着切割线U在第1槽e44内移动，此时，从第1槽e44的底面e44B切削基板e30。若切割锯e47的移动完成，则在基板e30形成从第1槽e44 的底面e44B往下挖掘的规定深度的第2槽e48。
第2槽e48从第1槽e44的底面e44B起连续地以规定深度向基板e30 的背面e30B侧洼下。第2槽e48通过相互对置的1对侧面e48A、与对该 1对侧面e48A的下端(基板e30的背面e30B侧的端)之间进行连结的底面e48B而划分。以第1槽e44的底面e44B为基准的第2槽e48的深度，是已完成的芯片电阻器e1的厚度T的一半左右，第2槽e48的宽度(对置的侧面e48A的间隔)，与切割锯e47的宽度Q相同，遍及深度方向的整个区域而成为固定。在第1槽e44以及第2槽e48中，在基板e30的厚度方向相邻的侧面e44A与侧面e48A之间，形成在与该厚度方向正交的方向(沿着基板e30的表面e30A的方向)延伸的阶梯E49。因此，连续的第1槽e44以及第2槽e48的汇总，成为朝向背面e30B侧变细的凸状。侧面e44A成为已完成的芯片电阻器e1中的各侧面(侧面e2C～e2F的每一个)的粗糙面区域S，侧面e48A成为芯片电阻器e1中的各侧面的纹状图案区域P，阶梯E49成为芯片电阻器e1中的各侧面的阶梯N。
在此，通过蚀刻形成第1槽e44，从而各侧面e44A以及底面e44B成为不规则图案且为粗涩的粗糙面。另一方面，通过切割锯e47形成第2槽 e48，从而在各侧面e48A，呈切割锯e47的磨削痕迹的多条线条以规则的图案留下。该线条即使对侧面e48A进行蚀刻也无法完全消失，在已完成的芯片电阻器e1中，成为前述的线条V(参照图107(a))。
接着，如图116D所示，通过采用掩模e65的蚀刻将绝缘膜e45选择性地去除。关于掩模e65，在绝缘膜e45中俯视中与各焊盘区域e22A(参照图115)一致的部分，形成开口e66。这样，通过蚀刻，将绝缘膜e45 中与开口e66一致的部分去除，并在该部分形成开口e25。从而，绝缘膜 e45被形成为在开口e25中使各焊盘区域e22A露出。针对一个半成品e50，形成两个开口e25。
在各半成品e50中，在绝缘膜e45形成两个开口e25之后，使电阻测定装置(未图示)的探头e70与各开口e25的焊盘区域e22A接触，来检测元件e5整体的电阻值。并且，通过隔着绝缘膜e45将激光(未图示) 向任意的熔断器F(参照图108)照射，从而通过激光对前述的修调对象区域X的布线膜e22进行修调，来将该熔断器F熔断。这样，通过将熔断器F熔断(修调)来使之成为必要的电阻值，从而如前所述，能够调整半成品e50(换言之，芯片电阻器e1)整体的电阻值。这时，由于绝缘膜e45 成为将元件e5覆盖的覆膜，因此能够防止在熔断时产生的碎片等附着在元件e5而产生短路。另外，由于绝缘膜e45对熔断器F(电阻体膜e21) 进行覆盖，因此能够将激光的能量积蓄在熔断器F中来将熔断器F可靠地熔断。
之后，通过CVD法在绝缘膜e45上形成SiN，使绝缘膜e45变厚。这时，如图116E所示，还在第1槽e44以及第2槽e48的内周面(前述的侧面e44A、底面e44B、侧面e48A以及底面e48B)的整个区域形成绝缘膜e45。因此，绝缘膜e45还被形成在前述的阶梯E49上。第1槽e44以及第2槽e48各自的内周面中的绝缘膜e45(图116E所示的状态的绝缘膜 e45)，具有(在此为大约)的厚度。这时，绝缘膜 e45的一部分，进入各开口e25从而将开口e25堵塞。
之后，从绝缘膜e45之上对基板e30喷射涂敷由聚酰亚胺构成的感光性树脂的液体，如图116E所示地形成感光性树脂的树脂膜e46。此时，隔着在俯视下具有仅将第1槽e44以及第2槽e48覆盖的图案的掩模(未图示)，对基板e30涂敷该液体，以使得该液体不进入第1槽e44以及第2 槽e48内。其结果，该液状的感光性树脂便仅形成在基板e30上，在基板 e30上，成为树脂膜e46(树脂膜)。表面e30A上的树脂膜e46的表面e46A，沿着表面e30A变得平坦。
另外，由于该液体未进入第1槽e44以及第2槽e48内，因此在第1 槽e44以及第2槽e48内未形成树脂膜e46。另外，除了对感光性树脂的液体进行喷射涂敷之外，还可以通过对该液体旋涂，或者将由感光性树脂构成的薄片粘贴在基板e30的表面e30A，从而形成树脂膜e46。
接着，对树脂膜e46实施热处理(固化处理)。从而，树脂膜e46的厚度进行热收缩，并且树脂膜e46硬化后膜质稳定。接着，如图116F所示，对树脂膜e46进行图案形成，在表面e30A上的树脂膜e46，将俯视中与布线膜e22的各焊盘区域e22A(开口e25)一致的部分选择性地去除。具体而言，采用形成了俯视中与各焊盘区域e22A匹配(一致)的图案的开口e61的掩模e62，将树脂膜e46按照该图案进行曝光并显影。由此，便在各焊盘区域e22A的上方将树脂膜e46分离来形成开口e25。此时，在树脂膜e46中对开口e25镶边的部分进行热收缩，在该部分对开口e25进行划分的划分面e46B，成为与基板e30的厚度方向交差的倾斜面。由此，开口e25如前所述，成为随着朝向树脂膜e46的表面e46A(成为树脂膜 e24的表面e24C)而扩大的状态。
接着，通过采用了未图示的掩模的RIE，将各焊盘区域e22A上的绝缘膜e45去除，从而各开口e25被打开而焊盘区域e22A露出。接着，将通过无电解镀覆来层叠Ni、Pd以及Au而构成的Ni/Pd/Au层叠膜形成于各开口e25中的焊盘区域e22A上，从而如图116G所示地在焊盘区域e22A 上形成第1连接电极e3以及第2连接电极e4。
图118是用于对第1连接电极以及第2连接电极的制造工序进行说明的图。详细而言，参照图118，首先，通过将焊盘区域e22A的表面净化，从而该表面的有机物(还包括碳的污垢等污点、油脂性的污迹)去除(脱脂)(步骤S1)。接着，该表面的氧化膜被去除(步骤S2)。接着，在该表面实施锌酸盐处理，将该表面的(布线膜e22的)Al置换为Zn(步骤S3)。接着，该表面上的Z通过硝酸等被剥离，在焊盘区域e22A中，新的Al便露出(步骤S4)。
接着，通过将焊盘区域e22A浸渍在镀覆液中，从而对焊盘区域e22A 中新的Al表面实施Ni镀覆。这样，镀覆液中的Ni便被化学还原而析出，且在该表面形成Ni层e33(步骤S5)。接着，通过将Ni层e33浸渍在其他镀覆液中，从而对该Ni层e33的表面实施Pd镀覆。由此，镀覆液中的 Pd便被化学还原而析出，在该Ni层e33的表面形成Pd层e34(步骤S6)。
接着，通过将Pd层e34进一步浸渍在其他镀覆液中，从而对该Pd层 e34的表面实施Au镀覆。这样，镀覆液中的Au便被化学还原而析出，在该Pd层e34的表面形成Au层e35(步骤S7)。由此，形成第1连接电极e3以及第2连接电极e4，并使形成后的第1连接电极e3以及第2连接电极e4干燥(步骤S8)，则第1连接电极e3以及第2连接电极e4的制造工序完成。另外，在前后的步骤之间，适当地实施用水对半成品e50进行清洗的工序。另外，也可以实施多次锌酸盐处理。
在图116G中，示出在各半成品e50中形成了第1连接电极e3以及第 2连接电极e4之后的状态。在第1连接电极e3以及第2连接电极e4的每一个中，表面e3A，e4A与树脂膜e46的表面e46A处于同一平面。另外，在树脂膜e46中划分开口e25的划分面e46B如前述那样地倾斜，相应地，在第1连接电极e3以及第2连接电极e4的每一个中，在表面e3A，e4A 开口e25的边缘侧的端部向基板e30的背面e30B侧弯曲。因此，在第1 连接电极e3以及第2连接电极e4的每一个中，Ni层e33、Pd层e34以及 Au层e35的每一层中的开口e25的边缘侧的端部，向基板e30的背面e30B 侧弯曲。
按照以上那样，由于通过无电解镀覆形成第1连接电极e3以及第2 连接电极e4，因此与通过电解镀覆形成第1连接电极e3以及第2连接电极e4的情况相比，能够削减有关第1连接电极e3以及第2连接电极e4 的形成工序的工序数(例如，电解镀覆所需要的光刻工序、抗蚀剂掩模的剥离工序等)来提高芯片电阻器e1的生产率。进一步，在无电解镀覆的情况下，由于不需要电解镀覆中所需要的抗蚀剂掩模，因此不会因抗蚀剂掩模的位置偏离而引起在关于第1连接电极e3以及第2连接电极e4的形成位置产生偏离，因此能够提高第1连接电极e3以及第2连接电极e4的形成位置精度来提高成品率。另外，通过对从树脂膜e24露出的焊盘区域 e22A进行无电解镀覆，从而能够仅在该焊盘区域e22A上形成第1连接电极e3以及第2连接电极e4。
另外，在电解镀覆的情况下，镀覆液中含有Ni、Sn的情况是通常情况。因此，因在第1连接电极e3以及第2连接电极e4的表面e3A，e4A 残留的Sn氧化，从而会在第1连接电极e3以及第2连接电极e4与安装基板e9的连接端子e88(参照图107(b))之间产生连接不良，但在采用无电解镀覆的第5参考例中，不会出现这样的问题。
这样，在形成第1连接电极e3以及第2连接电极e4，然后在进行了第1连接电极e3以及第2连接电极e4之间的通电检查之后，基板e30被从背面e30B进行磨削。具体而言，如图116H所示，由PET(聚对苯二甲酸乙二醇酯)构成的薄板状且具有粘接面e72的支承带e71，在粘接面 e72被粘贴在各半成品e50中的第1连接电极e3以及第2连接电极e4侧 (即，表面e30A)。这样，各半成品e50便被支承带e71支承。在此，作为支承带e71，能够采用例如多层胶带。
在各半成品e50被支承带e71支承的状态下，从背面e30B侧对基板 e30进行磨削。通过磨削，若基板e30被薄型化使得背面e30B到达第2 槽e48的底面e48B(参照图116G)，则连结相邻半成品e50的部分消失，因此基板e30被以第1槽e44以及第2槽e48为边界而分割，半成品e50 分离成个体而成为芯片电阻器e1的完成品。即，在第1槽e44以及第2 槽e48(换言之，边界区域Z)中基板e30被切断(分断)，由此，切出各个芯片电阻器e1。对背面e30B进行磨削之后的基板e30(基板e2)的厚度为150μm～400μm(150μm以上400μm以下)。
在已完成的各芯片电阻器e1中，组成第1槽e44的侧面e44A的部分，成为基板e2的侧面e2C～e2F中的任一方的粗糙面区域S，组成第2槽e48 的侧面e48A的部分，成为基板e2的侧面e2C～e2F中的任一方的纹状图案区域P，侧面e44A与侧面e48A之间的阶梯E49，成为前述的阶梯N。然后，在已完成的各芯片电阻器e1中，背面e30B成为背面e2B。即，如前所述，形成第1槽e44以及第2槽e48的工序(参照图116B以及图116C) 被包括在形成侧面e2C～e2F的工序中。另外，绝缘膜e45成为钝化膜e23，树脂膜e46成为树脂膜e24。
例如，即使通过蚀刻形成的第1槽e44(参照图116B)的深度不一样，如果通过切割锯e47形成第2槽e48(参照图116C)，则第1槽e44以及第2槽e48整体的深度(从基板e30的表面e30A至第2槽e48的底部为止的深度)也成为一样。因此，在对基板e30的背面e30B进行磨削来对芯片电阻器e进行单片化时，能够减少至从基板e30分离为止的芯片电阻器e1之间的时间差来使各芯片电阻器e1几乎同时从基板e30分离。由此，能够抑制因先分离的芯片电阻器e1与基板e30反复发生碰撞导致芯片电阻器e1中产生碎屑的不利情况。另外，芯片电阻器e1的表面e2A侧的角部(角落部e11)，由于被通过蚀刻形成的第1槽e44划分，因此在角落部e11，与通过切割锯e47进行划分的情况相比，不易产生碎屑。以上工序的结果是，能够在芯片电阻器e1的单片化时抑制碎屑，且能够避免产生单片化不良。即，能够实现芯片电阻器e1的表面e2A侧的角落部e11 (参照图107(a))的形状的控制。另外，与通过蚀刻形成第1槽e44以及第2槽e48的两方的情况相比，还能够缩短芯片电阻器e1的单片化所消耗的时间，提高芯片电阻器e1的生产率。
尤其是，在被单片化的芯片电阻器e1中的基板e2的厚度比较大，为 150μm～400μm的情况下，仅通过蚀刻难以形成从基板e30的表面e30A 到达第2槽e48的底面e48B的槽(参照图116C)，且耗费时间。但是，在这样的情况下，通过并用蚀刻以及切割锯e47的切割来形成第1槽e44 以及第2槽e48然后对基板e30的背面e30B进行磨削，能够缩短芯片电阻器e1的单片化所消耗的时间。因而，能够提高芯片电阻器e1的生产率。
另外，若通过切割使第2槽e48到达基板e30的背面e30B(使第2 槽e48贯通基板e30)，则在已完成的芯片电阻器e1中，会在背面e2B与侧面e2C～e2F之间的角落部产生碎屑。但是，如第5参考例所述，若在使第2槽e48不到达背面e30B地对第2槽e48进行半切割(参照图116C)，然后对背面e30B进行研磨，则不易在背面e2B与侧面e2C～e2F之间的角落部产生碎屑。
另外，若仅通过蚀刻形成从基板e30的表面e30A到达第2槽e48的底面e48B的槽，则因蚀刻率的偏差，完成后的槽的侧面没有沿着基板e2 的厚度方向，槽的剖面难以形成为矩形状。即，槽的侧面产生偏差。但是，如第5参考例所示，通过并用蚀刻以及切割，从而与仅进行蚀刻的情况相比，能够降低第1槽e44以及第2槽e48整体的槽侧面(侧面e44A以及侧面e48A的每一个面)中的偏差，使该槽侧面沿着基板e2的厚度方向。
另外，由于切割锯e47的宽度Q比第1槽e44的宽度M更小，因此通过切割锯e47形成的第2槽e48的宽度Q比第1槽e44的宽度M更小，第2槽e48位于第1槽e44的内侧(参照图116C)。因此，在通过切割锯 e47形成第2槽e48时，切割锯e47不会扩大第1槽e44的宽度。从而，应该由第1槽e44划分的芯片电阻器e1的表面e2A侧的角落部e11被切割锯e47划分，能够可靠地抑制在角落部e11产生碎屑。
另外，虽然在形成第2槽e48后通过对背面e30B进行磨削来对芯片电阻器e1进行单片化，但也可在形成第2槽e48之前先对背面e30B进行磨削，然后通过切割形成第2槽e48。另外，还假设通过将基板e30从背面e30B侧蚀刻至第2槽e48的底面e48B从而切出芯片电阻器e1的情况。
按照以上所述，如果在形成第1槽e44以及第2槽e48之后从背面e30B 侧对基板e30进行磨削，则能够将在基板e30形成的多个芯片部件区域Y 同时分割成各个芯片电阻器e1(芯片部件)(能够一次得到多个芯片电阻器e1的单片)。从而，通过缩短多个芯片电阻器e1的制造时间，能够实现芯片电阻器e1的生产率的提高。其中，若采用直径为8英寸的基板e30，则能够切出50万个左右的芯片电阻器e1。
即，即使芯片电阻器e1的芯片尺寸小，也能够这样通过在先形成第1 槽e44以及第2槽e48之后从背面e30B对基板e30进行磨削，从而一次对芯片电阻器e1进行单片化。另外，由于通过蚀刻能够高精度地形成第1 槽e44，因此在各个芯片电阻器e1中在通过第1槽e44划分的侧面e2C～ e2F的粗糙面区域S侧，能够实现外形尺寸精度的提高。尤其是，如果采用等离子蚀刻，则能够更加高精度地形成第1槽e44。另外，根据抗蚀图案e41(参照图117)，由于能够对第1槽e44的间隔进行微细化，因此能够实现在相邻的第1槽e44之间形成的芯片电阻器e1的小型化。另外，在蚀刻的情况下，在芯片电阻器e1的侧面e2C～e2F的粗糙面区域S，能够降低在相邻的面之间的角落部e11(参照图107(a))产生碎屑的情况，能够实现芯片电阻器e1的外观的提高。
另外，也可以通过对已完成的芯片电阻器e1中的基板e2的背面e2B 进行研磨或蚀刻，从而形成镜面来使背面e2B洁净。如图116H所示的那样完成的芯片电阻器e1，在被从支承带e71剥离之后，被运送至固定的空间并由该空间保管。在将芯片电阻器e1安装于安装基板e9(参照图107 (b))的情况下，通过使芯片电阻器e1的背面e2B吸附于自动安装机的吸附喷嘴e91(参照图107(b))后移动吸附喷嘴e91，从而对芯片电阻器e1进行搬送。此时，吸附喷嘴e91吸附于背面e2B的长度方向的大约中央部分。并且，参照图107(b)，能够使吸附了芯片电阻器e1的吸附喷嘴e91移动至安装基板e9。在安装基板e9中，根据芯片电阻器e1的第 1连接电极e3以及第2连接电极e4，设置前述的1对连接端子e88。连接端子e88例如由Cu构成。在各连接端子e88的表面，设置焊料e13使之从该表面突出。
因而，通过使吸附喷嘴e91移动来按压在安装基板e9，从而在芯片电阻器e1中，使第1连接电极e3与一方的连接端子e88的焊料e13接触，使第2连接电极e4与另一方的连接端子e88的焊料e13接触。在该状态下，若对焊料e13进行加热，则焊料e13熔化。之后，若焊料e13冷却并凝固，则第1连接电极e3与该一方的连接端子e88经由焊料e13而接合，第2 连接电极e4与该另一方的连接端子e88经由焊料e13而接合，完成芯片电阻器e1向安装基板e9的安装。
图119是用于对将已完成的芯片电阻器收纳在压纹载带的样子进行说明的示意图。另一方面，有些情况下也将如图116H所示完成的芯片电阻器e1收纳在图119所示的压纹载带e92。压纹载带e92是例如由聚碳酸酯树脂等形成的胶带(带状体)。在压纹载带e92形成多个洞穴e93使之在压纹载带e92的长度方向排列。各洞穴e93被划分为向压纹载带e92的一个面(背面)洼陷的凹状的空间。
在将已完成的芯片电阻器e1(参照图116H)收纳于压纹载带e92的情况下，通过将芯片电阻器e1的背面e2B(长度方向的大约中央部分)吸附于搬送装置的吸附喷嘴e91(参照图107(b))后移动吸附喷嘴e91，从而将芯片电阻器e1从支承带e71剥离。然后，使吸附喷嘴e91移动至与压纹载带e92的洞穴e93对置的位置。此时，在被吸附喷嘴e91吸附的芯片电阻器e1中，表面e2A侧的第1连接电极e3以及第2连接电极e4以及树脂膜e24与洞穴e93对置。
在此，在将芯片电阻器e1收纳于压纹载带e92的情况下，压纹载带 e92被载置在平坦的支承台e95上。使吸附喷嘴e91向洞穴e93侧移动(参照粗线箭头)，将表面e2A侧处于与洞穴e93对置的姿势的芯片电阻器e1 收纳至洞穴e93内。然后，若芯片电阻器e1的表面e2A侧与洞穴e93的底e93A接触，则完成对压纹载带e92收纳芯片电阻器e1的工序。在使吸附喷嘴e91移动来使芯片电阻器e1的表面e2A侧与洞穴e93的底e93A接触时，表面e2A侧的第1连接电极e3以及第2连接电极e4以及树脂膜e24，被按下向被支承台e95支承的底e93A。
在完成对压纹载带e92收纳芯片电阻器e1的工序之后，在压纹载带 e92的表面，粘贴剥离盖e94，各洞穴e93的内部被剥离盖e94密闭。这样，能防止异物入侵各洞穴e93内。在从压纹载带e92取出芯片电阻器e1的情况下，剥离盖e94被从压纹载带e92剥离来将洞穴e93打开。之后，通过自动安装机，从洞穴e93中取出芯片电阻器e1来如上述那样进行安装。
这样在安装芯片电阻器e1的情况、将芯片电阻器e1收纳于压纹载带 e92的情况，进而对芯片电阻器e1进行应力试验的情况下，若对芯片电阻器e1的背面e2B(长度方向的大约中央部分)施加力来将第1连接电极 e3以及第2连接电极e4向某处(称作“被接触部”)按压，则在基板e2的表面e2A作用应力。另外，该被接触部，在安装芯片电阻器e1的情况下，是安装基板e9，在将芯片电阻器e1向压纹载带e92收纳时，是通过支承台e95支承的洞穴e93的底e93A，在应力试验时，是对受到应力的芯片电阻器e1进行支承的支承面。
这种情况下，考虑基板e2的表面e2A的树脂膜e24的高度H(参照图115)小于第1连接电极e3以及第2连接电极e4各自的高度J(参照图 115)，第1连接电极e3以及第2连接电极e4的表面e3A，e4A从基板 e2的表面e2A最突出(即，树脂膜e24薄)的芯片电阻器e1(参照后述的图120)。这样的芯片电阻器e1，在表面e2A侧，由于仅第1连接电极 e3以及第2连接电极e4与前述的被接触部接触(2点接触)，因此对芯片电阻器e1施加的应力，集中在第1连接电极e3以及第2连接电极e4 的每一个与基板e2之间的接合部。从而，存在芯片电阻器e1的电气特性恶化的担心。进而，通过该应力，在芯片电阻器e1内(尤其是，基板e2 在长度方向的大约中央部分)产生变形，在严重的情况下，存在基板e2 以该大约中央部分为起点破裂的担心。
然而，在第5参考例中，如前所述，树脂膜e24变厚，使得树脂膜e24 的高度H成为第1连接电极e3以及第2连接电极e4各自的高度J以上(参照图115)。从而，对芯片电阻器e1施加的应力，不仅被第1连接电极 e3以及第2连接电极e4承接，还被树脂膜e24承接。即，由于能够在芯片电阻器e1中使承受应力的部分的面积增大，因此能够分散对芯片电阻器e1施加的应力。这样，能够抑制在芯片电阻器e1中对第1连接电极e3 以及第2连接电极e4施加的应力的集中。尤其是，由于通过树脂膜e24 的表面e24C，能够更有效地分散对芯片电阻器e1施加的应力。由此，由于能够更加抑制对芯片电阻器e1施加的应力的集中，因此能够实现芯片电阻器e1的强度提高。其结果，能够抑制安装时、耐久试验时、向压纹载带e92收纳时的芯片电阻器e1的破坏。其结果，能够使安装、向压纹载带e92收纳的成品率提高，进而由于芯片电阻器e1不易破坏，因此还能够使芯片电阻器e1的操作性提高。
接着，针对芯片电阻器e1的变形例进行说明。图120～图124是第1～第5变形例涉及的芯片电阻器的示意剖视图。在第1～第5变形例中，针对与至此为止在芯片电阻器e1中说明的部分对应的部分，附加相同的参照符号，并省略针对该部分的详细说明。关于第1连接电极e3以及第2 连接电极e4，在图115中，第1连接电极e3的表面e3A以及第2连接电极e4的表面e4A，与树脂膜e24的表面e24C成为同一平面，如果不考虑分散在安装时等对芯片电阻器e1施加的应力，则如图120所示的第1变形例所示，第1连接电极e3的表面e3A以及第2连接电极e4的表面e4A，也可以朝向从基板e2的表面e2A离开的方向(图120中的上方)比树脂膜e24的表面e24C更加突出。此时，树脂膜e24的高度H，比第1连接电极e3以及第2连接电极e4各自的高度J更低。
相反，与图115的情况相比，如果想要分散安装时等对芯片电阻器e1 施加的应力，则如图121所示的第2变形例所示，只要使树脂膜e24的高度H比第1连接电极e3以及第2连接电极e4各自的高度J更高即可。这样，树脂膜e24变厚，第1连接电极e3的表面e3A以及第2连接电极e4 的表面e4A，与树脂膜e24的表面e24C相比，向基板e2的表面e2A侧(图 120中的下方)偏离。这种情况下，由于第1连接电极e3以及第2连接电极e4，成为与树脂膜e24的表面e24C相比更加向基板e2侧埋没的状态，因此不会发生前述的第1连接电极e3以及第2连接电极e4中的2点接触本身。因此，能够进一步抑制应力在芯片电阻器e1中的集中。但是，在将第2变形例的芯片电阻器e1安装于安装基板e9的情况下，需要预先使安装基板e9的各连接端子e88上的焊料e13变厚至到达第1连接电极e3 的表面e3A以及第2连接电极e4的表面e4A，预防第1连接电极e3以及第2连接电极e4与焊料e13之间的连接不良(参照图107(b))。
另外，在基板e2的表面e2A上的绝缘层e20，该端面e20A(俯视中与表面e2A的边缘部e85一致的部分)，在基板e2的厚度方向(图115、图120以及图121中的上下方向)上延伸，但也可以如图122～图124所示那样地倾斜。详细而言，绝缘层e20的端面e20A，随着从基板e2的表面e2A向绝缘层e20的表面靠近而向基板e2的内方倾斜。根据这样的端面e20A，在钝化膜e23中覆盖该端面e20A的部分(前述的端部e23C) 也沿着端面e20A倾斜。
在图122～图124所示的第3～第5变形例的芯片电阻器e1中，树脂膜e24的边缘e24A的位置存在差异。首先，图122所示的第3变形例的芯片电阻器e1中、绝缘层e20的端面e20A以及钝化膜e23的端部e23C 倾斜，除了这点以外，与图115的芯片电阻器e1相同。因此，俯视中，树脂膜e24的边缘e24A，与钝化膜e23的侧面被覆部e23B匹配，仅以侧面被覆部e23B的厚度量定位在比基板e2的表面e2A的边缘部e85(基板 e2的表面e2A侧的边缘)更靠近外侧。这样，虽然使边缘e24A与侧面被覆部e23B匹配，但在为了形成前述的树脂膜e46而对感光性树脂的液体进行喷射涂敷时(参照图116E)，需要采用未图示的掩模使该液体不进入第1槽e44以及第2槽e48内。另外，即使该液体进入第1槽e44以及第2槽e48内，之后在对树脂膜e46进行图案形成时(参照图116F)，只要在掩模e62中在俯视下与第1槽e44以及第2槽e48一致的部分也形成开口e61即可。这样，通过树脂膜e46的图案形成，能够将第1槽e44以及第2槽e48内的树脂膜e46去除，使树脂膜e24的边缘e24A与侧面被覆部e23B匹配。
在此，由于树脂膜e24是树脂制的薄膜，因此因冲击而产生裂纹的担心小。因此，由于树脂膜e24能够可靠地保护基板e2的表面e2A(尤其元件e5以及熔断器F)与基板e2的表面e2A的边缘部e85免受冲击破坏，因此能够提供一种耐冲击性优良的芯片电阻器e1。另一方面，在图123所示的第4变形例的芯片电阻器e1中，在俯视下，树脂膜e24的边缘e24A 不与钝化膜e23的侧面被覆部e23B匹配，向侧面被覆部e23B的内侧后退，详细而言，与基板e2的表面e2A的边缘部e85相比，向基板e2的内侧后退。这种情况下，由于树脂膜e24也能够可靠地保护基板e2的表面e2A (尤其元件e5以及熔断器F)免受冲击破坏，因此能够提供一种耐冲击性优良的芯片电阻器e1。为了使树脂膜e24的边缘e24A向基板e2的内侧后退，只要在对树脂膜e46进行图案形成时，预先在掩模e62中俯视下与基板e2(基板e30)的边缘部e85重叠的部分也形成开口e61即可(参照图 116F)。这样，通过树脂膜e46的图案形成，从而将俯视下与基板e2(基板e30)的边缘部e85重叠的区域的树脂膜e46去除，结果，能够使树脂膜e24的边缘e24A向基板e2的内侧后退。
然后，在图124所示的第5变形例的芯片电阻器e1中，俯视中，树脂膜e24的边缘e24A，与钝化膜e23的侧面被覆部e23B不匹配。详细而言，树脂膜e24比侧面被覆部e23B进一步向外方突出，从外部对侧面被覆部e23B的整个区域进行覆盖。即，在第5变形例中，树脂膜e24对钝化膜e23的表面被覆部e23A以及侧面被覆部e23B的两方进行覆盖。这种情况下，由于树脂膜e24能够可靠地保护基板e2的表面e2A(尤其元件 e5以及熔断器F)与基板e2的侧面e2C～e2F免受冲击破坏，因此能够提供一种耐冲击性优良的芯片电阻器e1。如果树脂膜e24想要对表面被覆部 e23A以及侧面被覆部e23B的双方进行覆盖，则在为了形成前述的树脂膜 e46而对感光性树脂的液体进行喷射涂敷时(参照图116E)，只要使该液体进入第1槽e44以及第2槽e48内并附着在侧面被覆部e23B即可。另外，在前述那样对该液体进行旋涂的情况下，由于该液体没有成为膜状，而将第1槽e44以及第2槽e48完全填埋，因此不优选。另一方面，在将由感光性树脂组成的薄片粘贴在基板e30的表面e30A来形成树脂膜e46 的情况下，因该薄片不会进入第1槽e44以及第2槽e48内，故而无法对侧面被覆部e23B的整个区域进行覆盖，因此不优选。从而，为了由树脂膜e24对表面被覆部e23A以及侧面被覆部e23B双方进行覆盖，对感光性树脂的液体进行喷射涂敷是有效的。
以上针对第5参考例的实施方式进行了说明，但第5参考例还可以采用其他方式来实施。例如，作为第5参考例的芯片部件的一例，在前述的实施方式中，公开了芯片电阻器e1，第5参考例还能够应用于芯片电容器、芯片电感器、芯片二极管之类的芯片部件。以下针对芯片电容器进行说明。
图125是第5参考例的其他实施方式涉及的芯片电容器的俯视图。图 126是从图125的切断面线CXXVI-CXXVI观看的剖视图。图127是将上述芯片电容器的一部分结构分离示出的分解立体图。在此后描述的芯片电容器e101中，对与在前述的芯片电阻器e1中说明的部分对应的部分，附加相同的参照符号，并针对该部分省略详细说明。在芯片电容器e101中，关于与在芯片电阻器e1中说明的部分附加相同的参照符号的部分，只要没有特别提及，就具有与芯片电阻器e1中说明的部分相同的结构，能够实现与芯片电阻器e1中说明的部分相同的作用效果。
参照图125，芯片电容器e101与芯片电阻器e1同样地具备：基板e2；在基板e2上(基板e2的表面e2A侧)配置的第1连接电极e3、和在该基板e2上配置的第2连接电极e4。基板e2，在本实施方式中在俯视下具有矩形形状。在基板e2的长度方向两端部分别配置第1连接电极e3以及第 2连接电极e4。第1连接电极e3以及第2连接电极e4，在本实施方式中，具有在基板e2的短边方向上延伸的大致矩形的平面形状。在基板e2的表面e2A，在第1连接电极e3以及第2连接电极e4之间的电容器配置区域 e105内，配置有多个电容器要素C1～C9。多个电容器要素C1～C9，是构成前述的元件e5的多个元件要素(电容器元件)，被电连接成可经由多个熔断器单元e107(相当于前述的熔断器F)分别与第2连接电极e4 断开。通过这些电容器要素C1～C9构成的元件e5，成为电容器电路网。
如图126以及图127所示，在基板e2的表面e2A形成绝缘层e20，在绝缘层e20的表面形成下部电极膜e111。下部电极膜e111，遍及电容器配置区域e105的大致整个区域。进而，下部电极膜e111延伸至第1连接电极e3的正下方的区域而形成。更具体而言，下部电极膜e111具有：在电容器配置区域e105中作为电容器要素C1～C9的共同的下部电极而发挥功能的电容器电极区域e111A；和在第1连接电极e3的正下方配置的用于引出外部电极的焊盘区域e111B(焊盘)。电容器电极区域e111A位于电容器配置区域e105，焊盘区域e111B位于第1连接电极e3的正下方并与第1连接电极e3接触。
在电容器配置区域e105中，以覆盖下部电极膜e111(电容器电极区域e111A)并相接的方式形成电容膜(电介质膜)e112。电容膜e112遍及电容器电极区域e111A(电容器配置区域e105)的整个区域而形成。电容膜e112，在本实施方式中，进一步将电容器配置区域e105外的绝缘层e20 覆盖。
在电容膜e112上，形成上部电极膜e113使之与电容膜e112相接。在图125中，为了清楚化，将上部电极膜e113着色示出。上部电极膜e113 具有：位于电容器配置区域e105的电容器电极区域e113A；位于第2连接电极e4的正下方并与第2连接电极e4接触的焊盘区域e113B(焊盘)；和被配置在电容器电极区域e113A与焊盘区域e113B之间的熔断器区域e113C。
在电容器电极区域e113A中，上部电极膜e113被分割(分离)成多个电极膜部分(上部电极膜部分)e131～e139。在本实施方式中，各电极膜部分e131～e139均形成为矩形形状，并从熔断器区域e113C向第1连接电极e3呈带状延伸。多个电极膜部分e131～e139以多个种类的对置面积夹着电容膜e112(与电容膜e112相接)与下部电极膜e111对置。更具体而言，电极膜部分e131～e139的与下部电极膜e111对置的对置面积可以被规定为1∶2∶4∶8∶16∶32∶64∶128∶128。即，多个电极膜部分 e131～e139，包括对置面积不同的多个电极膜部分，更详细而言，包括具有公比被设定成为2的等比数列的对置面积的多个电极膜部分e131～138 (或者e131～e137，e139)。由此，通过与各电极膜部分e131～e139之间夹着电容膜e112而对置的下部电极膜e111、和电容膜e112而分别构成的多个电容器要素C1～C9，包括具有彼此不同的电容值的多个电容器要素。在电极膜部分e131～e139的对置面积比如前所述的情况下，电容器要素C1～C9的电容值比与该对置面积的比相等，成为1∶2∶4∶8∶16∶ 32∶64∶128∶128。即，多个电容器要素C1～C9包括按照公比成为2的等比数列的方式设定了电容值的多个电容器要素C1～C8(或者C1～C7， C9)。
在本实施方式中，电极膜部分e131～135形成宽度相等，长度比设定成1∶2∶4∶8∶16的带状。另外，电极膜部分e135，e136，e137，e138， e139形成长度相等且宽度比设定成1∶2∶4∶8∶8的带状。电极膜部分 e135～e139，遍及电容器配置区域e105的从第2连接电极e4侧的端缘至第1连接电极e3侧的端缘为止的范围而延伸形成，电极膜部分e131～e134 比电极膜部分e135～e139形成得更短。
焊盘区域e113B形成为与第2连接电极e4大致相似的形状，具有大致矩形的平面形状。如图126所示，焊盘区域e113B中的上部电极膜e113 与第2连接电极e4相接。熔断器区域e113C沿着焊盘区域e113B的一条长边(相对于基板e2的周边处于内侧的长边)而配置。熔断器区域e113C 包括沿着焊盘区域e113B的上述一条长边而排列的多个熔断器单元e107。
熔断器单元e107采用与上部电极膜e113的焊盘区域e113B相同的材料一体式地形成。多个电极膜部分e131～e139，与一个或者多个熔断器单元e107一体式地形成，并经由这些熔断器单元e107与焊盘区域e113B连接，经由该焊盘区域e113B与第2连接电极e4电连接。如图125所示，面积比较小的电极膜部分e131～136，通过一个熔断器单元e107与焊盘区域e113B连接，面积比较大的电极膜部分e137～e139，经由多个熔断器单元e107与焊盘区域e113B连接。不需要使用所有的熔断器单元e107，在本实施方式中，一部分熔断器单元e107是未使用的。
熔断器单元e107包括：用于与焊盘区域e113B之间的连接的第1宽幅部e107A；用于与电极膜部分e131～e139之间的连接的第2宽幅部 e107B；和对第1以及第2宽幅部e107A，e107B之间进行连接的窄幅部 e107C。窄幅部e107C被构成为能够通过激光进行切断(熔断)。由此，能够将电极膜部分e131～e139中无用的电极膜部分，通过熔断器单元e107 的切断而与第1以及第2连接电极e3，e4电断开。
图125以及图127中虽然省略了图示，但如图126所表示，包括上部电极膜e113的表面在内的芯片电容器e101的表面，被前述的钝化膜e23 覆盖。钝化膜e23例如由氮化膜构成，不仅延伸至芯片电容器e101的上表面，还延伸至基板e2的侧面e2C～e2F，来对侧面e2C～e2F的整个区域进行覆盖。进而，在钝化膜e23上形成前述的树脂膜e24。
钝化膜e23以及树脂膜e24，是对芯片电容器e101的表面进行保护的保护膜。在其中与第1连接电极e3以及第2连接电极e4对应的区域，分别形成前述的开口e25。开口e25贯通钝化膜e23以及树脂膜e24，以分别使下部电极膜e111的焊盘区域e111B的一部分区域、上部电极膜e113的焊盘区域e113B的一部分区域露出。进而，在本实施方式中，与第1连接电极e3对应的开口e25还贯通电容膜e112。
在开口e25分别埋入第1连接电极e3以及第2连接电极e4。由此，第1连接电极e3与下部电极膜e111的焊盘区域e111B接合，第2连接电极e4与上部电极膜e113的焊盘区域e113B接合。在本实施方式中，第1 以及第2外部电极e3，e4被形成为各自的表面e3A，e4A与树脂膜e24的表面e24A大约处于同一平面。与芯片电阻器e1同样地，能够以倒装芯片方式在安装基板e9接合芯片电容器e101。
图128是表示上述芯片电容器的内部的电气结构的电路图。在第1连接电极e3与第2连接电极e4之间并联连接多个电容器要素C1～C9。在各电容器要素C1～C9与第2连接电极e4之间，串联设置由一个或者多个熔断器单元e107分别构成的熔断器F1～F9。
当熔断器F1～F9全部连接时，芯片电容器e101的电容值与电容器要素C1～C9的电容值的总和相等。若对从多个熔断器F1～F9中选择出的一个或者两个以上的熔断器进行切断，则与该被切断的熔断器对应的电容器要素断开，芯片电容器e101的电容值减少该断开的电容器要素的电容值。
因而，如果对焊盘区域e111B，e113B之间的电容值(电容器要素C1～ C9的总电容值)进行测定，之后根据所希望的电容值将从熔断器F1～F9 中适当地选择出的一个或者多个熔断器通过激光进行熔断，则能够进行向所希望的电容值的契合(激光修调)。尤其是，如果电容器要素C1～C8 的电容值被设定为使公比为2的等比数列，则能够实现以与作为最小电容值(该等比数列的初项的值)的电容器要素C1的电容值对应的精度向目标电容值的契合的微调整。
例如，电容器要素C1～C9的电容值可以被规定为如下。
C1＝0.03125pF C2＝0.0625pF C3＝0.125pF C4＝0.25pF C5 ＝0.5pF C6＝1pFC7＝2pF C8＝4pFC9＝4pF
这种情况下，能够以0.03125pF的最小契合精度对芯片电容器e101 的容量进行微调整。另外，通过从熔断器F1～F9中适当地选择应切断的熔断器，从而能够提供一种10pF～18pF之间的任意电容值的芯片电容器 e101。
如以上所述，根据本实施方式，在第1连接电极e3以及第2连接电极e4之间，设置可通过熔断器F1～F9断开的多个电容器要素C1～C9。电容器要素C1～C9，包括不同电容值的多个电容器要素，更具体而言，包括电容值被设定成为等比数列的多个电容器要素。由此，通过从熔断器 F1～F9中选择一个或者多个熔断器来通过激光进行熔断，从而不必变更设计便能够对应多个种类的电容值，能够以共同的设计实现能够准确契合所希望的电容值的芯片电容器e101。
关于芯片电容器e101的各部的详细情况，以下加以说明。参照图125，基板e2也可以具有例如在俯视下0.3mm×0.15mm、0.4mm×0.2mm 等的矩形形状(优选0.4mm×0.2mm以下的大小)。电容器配置区域 e105大概成为具有与基板e2的短边长度相当的一边的正方形区域。基板 e2的厚度可以是150μm左右。参照图126，基板e2可以是例如通过从背面侧(未形成电容器要素C1～C9的表面)进行的磨削或者研磨从而被薄型化的基板。作为基板e2的材料，既可以采用以硅基板为代表的半导体基板，也可以采用玻璃基板，还可以采用树脂膜。
绝缘层e20也可以是氧化硅膜等的氧化膜。该膜厚也可以是 的程度。下部电极膜e111优选为导电性膜，尤其优选金属膜，例如可以是铝膜。由铝膜构成的下部电极膜e111，能够通过溅射法形成。上部电极膜e113也同样地，优选由导电性膜、尤其由金属膜构成，也可以是铝膜。由铝膜构成的上部电极膜e113，能够通过溅射法形成。将上部电极膜e113的电容器电极区域e113A分割成电极膜部分e131～e139，进而用于将熔断器区域e113C整形为多个熔断器单元e107的图案形成，能够通过光刻以及蚀刻工艺来进行。
电容膜e112例如能够由氮化硅膜构成，其膜厚设为(例如)。电容膜e112也可以是通过等离子CVD(化学气相生长)形成的氮化硅膜。钝化膜e23例如由氮化硅膜构成，能够通过例如等离子 CVD法形成。其膜厚也可以设置为左右。树脂膜e24，如前所述，能够由聚酰亚胺膜等其他树脂膜构成。
第1以及第2连接电极e3，e4可由层叠构造膜构成，该层叠构造膜层叠了例如与下部电极膜e111或者上部电极膜e113相接的Ni层e33、在该Ni层e33上层叠的Pd层e34、和在该Pd层e34上层叠的Au层e35，能够通过例如无电解镀覆法形成。Ni层e33有利于对下部电极膜e111或者上部电极膜e113的紧贴性的提高，Pd层e34作为对上部电极膜或者下部电极膜的材料与第1以及第2连接电极e3，e4的最上层的金之间的相互扩散进行抑制的扩散防止层发挥功能。
这样的芯片电容器e101的制造工序，与形成了元件e5之后的芯片电阻器e1的制造工序相同。在芯片电容器e101中形成元件e5(电容器元件) 的情况下，首先，在前述的基板e30(基板e2)的表面，通过热氧化法以及/或者CVD法，形成由氧化膜(例如氧化硅膜)构成的绝缘层e20。接着，通过例如溅射法，在绝缘层e20的整个表面形成由铝膜构成的下部电极膜e111。下部电极膜e111的膜厚也可以设为左右。接着，在该下部电极膜的表面，通过光刻形成与下部电极膜e111的最终形状对应的抗蚀图案。通过将该抗蚀图案作为掩模来蚀刻下部电极膜，从而得到如图 125等所示的图案的下部电极膜e1 11。下部电极膜e111的蚀刻通过例如反应性离子蚀刻进行。
接着，通过例如等离子CVD法，在下部电极膜e111上形成由氮化硅膜等构成的电容膜e112。在未形成下部电极膜e111的区域，在绝缘层e20 的表面形成电容膜e112。接着，在该电容膜e112上形成上部电极膜e113。上部电极膜e113例如由铝膜构成，能够通过溅射法形成。该膜厚也可以设为左右。接着，在上部电极膜e113的表面通过光刻形成与上部电极膜e113的最终形状对应的抗蚀图案。通过将该抗蚀图案作为掩模的蚀刻，从而上部电极膜e113被图案形成为最终形状(参照图125等)。由此，上部电极膜e113被整形为在电容器电极区域e113A具有被分割成多个电极膜部分e131～e139的部分，在熔断器区域e113C具有多个熔断器单元e10，且具有与这些熔断器单元e107连接的焊盘区域e113B的图案。通过对上部电极膜e113进行分割，从而能够形成与电极膜部分e131～e139 的数目相应的多个电容器要素C1～C9。用于上部电极膜e113的图案形成的蚀刻，可以通过采用了磷酸等的蚀刻液的湿式蚀刻进行，也可以通过反应性离子蚀刻进行。
通过以上工序，形成芯片电容器e101中的元件e5(电容器要素C1～ C9、熔断器单元e107)。在形成了元件e5之后，通过等离子CVD法，绝缘膜e45被形成为将元件e5(上部电极膜e113、未形成上部电极膜e113 的区域中的电容膜e112)全部覆盖(参照图116A)。之后，在形成第1 槽e44以及第2槽e48之后(参照图116B以及图116C)形成开口e25(参照图116D)。然后，向从开口e25露出的上部电极膜e113的焊盘区域e113B 和下部电极膜e111的焊盘区域e111B抵接探头e70，测定多个电容器要素 C0～C9的总电容值(参照图116D)。基于该所测定的总电容值，根据作为目的的芯片电容器e101的电容值，选择应断开的电容器要素、即应切断的熔断器。
从该状态起，进行用于将熔断器单元e107熔断的激光修调。即，对构成根据上述总电容值的测定结果选择出的熔断器的熔断器单元e107照射激光，将该熔断器单元e107的窄幅部e107C(参照图125)熔断。由此，对应的电容器要素便从焊盘区域e113B断开。当对熔断器单元e107照射激光时，通过作为覆膜的绝缘膜e45的作用，在熔断器单元e107的附近积蓄激光的能量，由此熔断器单元e107熔断。这样，便能够将芯片电容器e101的电容值可靠地设为目的的电容值。
接着，通过例如等离子CVD法，在覆膜(绝缘膜e45)上沉积氮化硅膜，形成钝化膜e23。前述的覆膜，在最终形态下，与钝化膜e23一体化，构成该钝化膜e23的一部分。在熔断器的切断后形成的钝化膜e23，进入在熔断器熔断时同时被破坏的覆膜的开口内，覆盖熔断器单元e107的切面来进行保护。因此，钝化膜e23防止异物进入熔断器单元e107的切断处或者水分入侵熔断器单元e107的切断处。这样，能制造可靠性高的芯片电容器e101。钝化膜e23也可以整体上形成具有例如左右的膜厚。
接着，形成前述的树脂膜e46(参照图116E)。之后，被树脂膜e46、钝化膜e23堵塞的开口e25打开(图参照116F)，焊盘区域e111B以及焊盘区域e113B，经由开口e25而从树脂膜e46(树脂膜e24)露出。之后，在开口e25中从树脂膜e46露出的焊盘区域e111B上以及焊盘区域e113B 上，通过例如无电解镀覆法形成第1连接电极e3以及第2连接电极e4(参照图116G)。
之后，与芯片电阻器e1的情况同样地，若从背面e30B对基板e30进行磨削(参照图116H)，则能够切出芯片电容器e101的单片。在利用了光刻工序的上部电极膜e113的图案形成中，能够高精度地形成微小面积的电极膜部分e131～e139，进而能够形成微细图案的熔断器单元e107。然后，在上部电极膜e113的图案形成之后，经过总电容值的测定，决定应切断的熔断器。通过将该被决定出的熔断器切断，从而能够得到被准确契合所希望的电容值的芯片电容器e101。即，在该芯片电容器e101中，通过选择一个或者多个熔断器来进行切断，从而能够容易且迅速地对应多个种类的电容值。换言之，通过对电容值不同的多个电容器要素C1～C9进行组合，从而能够以共同的设计实现各种电容值的芯片电容器e101。
以上，针对第5参考例的芯片部件(芯片电阻器e1、芯片电容器e101) 进行了说明，但第5参考例进一步还可以采用其他方式来实施。例如，在前述的实施方式中，在芯片电阻器e1的情况下，虽然例示了多个电阻电路具有公比呈r(0＜r、r≠1)＝2的等比数列的电阻值的多个电阻电路的示例，但该等比数列的公比也可以是2以外的数。另外，在芯片电容器e101 的情况下，虽然也例示了电容器要素具有公比呈r(0＜r、r≠1)＝2的等比数列的电容值的多个电容器要素的示例，但该等比数列的公比也可以是 2以外的数。
另外，在芯片电阻器e1、芯片电容器e101中，虽然在基板e2的表面形成绝缘层e20，但如果基板e2是绝缘性的基板，则还可以省去绝缘层e20。另外，在芯片电容器e101中，虽然示出了仅上部电极膜e113被分割成多个电极膜部分的结构，但也可以是仅下部电极膜e111被分割成多个电极膜部分，或者上部电极膜e113以及下部电极膜e111两方均被分割成多个电极膜部分。进而，在前述的实施方式中，虽然示出了上部电极膜或者下部电极膜与熔断器单元一体化的示例，但也可以由与上部电极膜或者下部电极膜不同的其他导体膜形成熔断器单元。另外，在前述的芯片电容器 e101中，虽然形成了具有上部电极膜e113以及下部电极膜e111的1层电容器结构，但也可以通过在上部电极膜e113上隔着电容膜层叠其他的电极膜来层叠多个电容器结构。
在芯片电容器e101中，另外也可以采用导电性基板作为基板e2，采用该导电性基板作为下部电极，形成电容膜e112使之与导电性基板的表面相接。在该情况下，也可以从导电性基板的背面引出一方的外部电极。另外，在将第5参考例应用于芯片电感器的情况下，在该芯片电感器中在前述的基板e2上形成的元件e5，包括含有多个电感器要素(元件要素)的电感器电路网(电感器元件)。这种情况下，元件e5，被设置在基板 e2的表面e2A上形成的多层布线中，通过布线膜e22形成。在该芯片电感器中，通过选择一个或者多个熔断器F来进行切断，从而由于能够将电感器电路网中的多个电感器要素的组合图案设置为任意的图案，因此能够以共同的设计实现电感器电路网的电气特性各种各样的芯片电感器。
然后，在将第5参考例应用于芯片二极管的情况下，在该芯片二极管中形成在前述的基板e2上的元件e5，包括含有多个二极管要素(元件要素)的二极管电路网(二极管元件)。二极管元件形成在基板e2上。在该芯片二极管中，通过选择一个或者多个熔断器F来进行切断，能够将二极管电路网中的多个二极管要素的组合图案设置为任意的图案，因此能够以共同的设计实现二极管电路网的电气特性各种各样的芯片二极管。
芯片电感器以及芯片二极管的任一者，都能够实现与芯片电阻器e1、芯片电容器e101的情况相同的作用效果。另外，在前述的第1连接电极 e3以及第2连接电极e4中，还能够省去在Ni层e33与Au层e35之间夹设的Pd层e34。由于Ni层e33与Au层e35之间的粘接性良好，因此如果在Au层e35未形成前述的针孔，则也可以省去Pd层e34。
另外，如果将在如前述地通过蚀刻形成第1槽e44时采用的抗蚀图案 e41的开口e42的交差部分43(参照图117)设置为圆形状，则在已完成的芯片部件中，能够将基板e2的表面e2A侧的角落部(粗糙面区域S中的角落部)11整形为圆状。另外，在芯片电阻器e1中说明的变形例1～5 (图120～图124)的结构，在芯片电容器e101、芯片电感器以及芯片二极管的任一者中都可应用。
图129是表示作为第5参考例的采用芯片部件的电子器械的一例的智能手机的外观的立体图。智能手机e201，在扁平的长方体形状的框体e202 的内部收纳电子部件而构成。框体e202在表侧以及背侧具有长方形状的一对主面，其一对主面由四个侧面而结合。在框体e202的一个主面，露出由液晶面板、有机EL面板等构成的显示面板e203的显示面。显示面板 e203的显示面，构成触摸面板，对使用者提供输入界面。
显示面板e203，形成占框体e202的一个主面的大部分的长方形形状。配置操作按钮e204，使之沿着显示面板e203的一条短边。在本实施方式中，多个(三个)操作按钮e204沿着显示面板e203的短边排列。使用者，通过对操作按钮e204以及触摸面板进行操作，从而进行对智能手机e201 的操作，能够调出必要的功能并使之执行。
在显示面板e203另一条短边的附近，配置扬声器e205。扬声器e205，既提供用于电话功能的话筒，还被用作用于对音乐数据等进行再生的音响化单元。另一方面，在操作按钮e204的附近，在框体e202的一个侧面配置麦克风E206。麦克风E206，除了提供用于电话功能的话筒之外，还能够被用作录音用的麦克风。
图130是表示在框体e202的内部收纳的电子电路组件e210的结构的图解俯视图。电子电路组件e210包括：布线基板e211、和在布线基板e211 的安装面安装的电路部件。多个电路部件包括：多个集成电路元件(IC) e212-e220、和多个芯片部件。多个IC包括：传送处理ICe212、OneSeg 电视接收ICe213、GPS接收ICe214、FM调谐器ICe215、电源ICe216、闪存e217、微型计算机e218、电源ICe219以及基带ICe220。多个芯片部件(相当于第5参考例的芯片部件)，包括：芯片电感器e221，e225，e235、芯片电阻器e222，e224，e233、芯片电容器e227，e230，e234、以及芯片二极管e228，e231。
传送处理ICe212内置用于生成对显示面板e203的显示控制信号，且接收来自显示面板e203的表面的触摸面板的输入信号的电子电路。为了与显示面板e203之间的连接，在传送处理ICe212上连接柔性布线E209。 OneSeg电视接收ICe213，内置构成用于对OneSeg播放(以便携式设备作为接收对象的地面数字电视播放)的电波进行接收的接收机的电子电路。在OneSeg电视接收ICe213的附近配置多个芯片电感器e221、以及多个芯片电阻器e222。OneSeg电视接收ICe213、芯片电感器e221以及芯片电阻器e222，构成OneSeg播放接收电路e223。芯片电感器e221以及芯片电阻器e222分别具有被准确契合的电感以及电阻，对OneSeg播放接收电路 e223提供高精度的电路常数。
GPS接收ICe214内置接收来自GPS卫星的电波并对智能手机e201 的位置信息进行输出的电子电路。FM调谐器ICe215，与在其附近安装于布线基板e211的多个芯片电阻器e224以及多个芯片电感器e225一起构成 FM播放接收电路e226。芯片电阻器e224以及芯片电感器e225分别具有被准确契合的电阻值以及电感，对FM播放接收电路e226提供高精度的电路常数。
在电源ICe216的附近，多个芯片电容器e227以及多个芯片二极管 e228被安装在布线基板e211的安装面。电源ICe216，与芯片电容器e227 以及芯片二极管e228一起构成电源电路e229。闪存e217是用于对操作系统程序、在智能手机e201的内部生成的数据、通过通信功能从外部获取的数据以及程序等进行记录的存储装置。
微型计算机e218是内置CPU、ROM以及RAM，且通过执行各种运算处理，从而实现智能手机e201的多个功能的运算处理电路。更具体而言，通过微型计算机e218的作用，实现图像处理、用于各种应用程序的运算处理。在电源ICe219的附近，多个芯片电容器e230以及多个芯片二极管e231被安装在布线基板e211的安装面。电源ICe219，与芯片电容器 e230以及芯片二极管e231一起，构成电源电路e232。
在基带ICe220的附近，多个芯片电阻器e233、多个芯片电容器e234、以及多个芯片电感器e235被安装在布线基板e211的安装面。基带ICe220 与芯片电阻器e233、芯片电容器e234以及芯片电感器e235一起构成基带通信电路e236。基带通信电路e236提供用于电话通信以及数据通信的通信功能。
通过这样的结构，通过电源电路e229，e232被适当地调整后的电力，被提供给传送处理ICe212、GPS接收ICe214、OneSeg播放接收电路e223、 FM播放接收电路e226、基带通信电路e236、闪存e217以及微型计算机 e218。微型计算机e218响应经由传送处理ICe212输入的输入信号来进行运算处理，从传送处理ICe212对显示面板e203输出显示控制信号来使显示面板e203进行各种显示。
若通过触摸面板或者操作按钮e204的操作指示OneSeg播放的接收，则通过OneSeg播放接收电路e223的作用从而接收OneSeg播放。然后，将所接收的图像输出给显示面板e203，用于使所接收的声音从扬声器e205 音响化的运算处理，通过微型计算机e218来执行。另外，在需要智能手机e201的位置信息时，微型计算机e218获取GPS接收ICe214输出的位置信息，并执行采用了该位置信息的运算处理。
进而，若通过触摸面板或者操作按钮e204的操作输入了FM播放接收指令，则微型计算机e218起动FM播放接收电路e226，执行用于使所接收的声音从扬声器e205输出的运算处理。闪存e217被用于通过通信获取的数据的存储、存储通过微型计算机e218的运算、来自触摸面板的输入而制作的数据。微型计算机e218根据需要对闪存e217写入数据，或者从闪存e217读出数据。
电话通信或者数据通信的功能，通过基带通信电路e236而实现。微型计算机e218对基带通信电路e236进行控制来进行用于对声音或者数据进行收发的处理。
<第6参考例涉及的发明>
(1)第6参考例涉及的发明特征
例如，第6参考例涉及的发明特征在于以下的F1～F15。
(F1)一种芯片部件，包括：在基板上形成的元件；为了对上述元件进行外部连接而形成于上述基板上的外部连接电极；和形成于上述基板上，对上述元件进行覆盖，且使上述外部连接电极露出的保护树脂膜，上述保护树脂膜的表面距离上述基板的表面的高度，为上述外部连接电极距离上述基板的表面的高度以上。
根据该结构，在安装芯片部件的情况下、对芯片部件进行应力试验的情况下，即使将芯片部件中的外部连接电极侧向某处按压，此时对芯片部件施加的应力不仅被外部连接电极承接，还被保护树脂膜也承接。即，由于能够使在芯片部件中承受应力的部分的面积增大，因此能够分散对芯片部件施加的应力。由此，能够抑制芯片部件对应的应力的集中。
(F2)根据F1记载的芯片部件，包括一对上述外部连接电极，上述保护树脂膜被配置在上述一对外部连接电极之间，具有平坦的应力分散面。
根据该结构，通过保护树脂膜的应力分散面，能够更有效地分散对芯片部件施加的应力。这样，能够更加抑制芯片部件对应的应力的集中。
(F3)根据F1或者F2记载的芯片部件，上述元件包括多个元件要素，还包括被设置在上述基板上，且可将上述多个元件要素分别断开地与上述外部连接电极连接的多个熔断器。
根据该结构，在该芯片部件中，通过选择一个或者多个熔断器来进行切断，从而由于能够将元件中的多个元件要素的组合图案设置为任意的图案，从而能够以共同的设计实现元件的电气特性各种各样的芯片部件。
(F4)根据F3记载的芯片部件，上述元件要素是电阻体，上述芯片部件是芯片电阻器。
根据该结构，在该芯片部件(芯片电阻器)中，通过选择一个或者多个熔断器来进行切断，从而能够容易且迅速地对应多个种类的电阻值。换言之，通过对电阻值不同的多个电阻体进行组合，从而能够以共同的设计实现各种各样电阻值的芯片电阻器。
(F5)根据F3记载的芯片部件，上述元件要素是电容器要素，上述芯片部件是芯片电容器。
根据该结构，在该芯片部件(芯片电容器)中，通过选择一个或者多个熔断器来进行切断，从而能够容易且迅速地对应多个种类的电容值。换言之，通过组合电容值不同的多个电容器要素，从而能够以共同的设计实现各种各样电容值的芯片电容器。
(F6)根据F3记载的芯片部件，上述元件要素是电感器要素，上述芯片部件是芯片电感器。
根据该结构，在该芯片部件(芯片电感器)中，通过选择一个或者多个熔断器来进行切断，能够将多个电感器要素的组合图案设计为任意的图案，因此能够以共同的设计实现电气特性各种各样的芯片电感器。
(F7)根据F3记载的芯片部件，上述元件要素是二极管要素，上述芯片部件是芯片二极管。
根据该结构，在该芯片部件(芯片二极管)中，由于通过选择一个或者多个熔断器来进行切断，能够将多个二极管要素的组合图案设计成任意的图案，因此能够以共同的设计实现电气特性各种各样的芯片二极管。
(F8)优选上述保护树脂膜由聚酰亚胺构成。
(F9)根据F1～F8中任一项记载的芯片部件，在上述保护树脂膜中，形成在厚度方向贯通上述保护树脂膜，且配置上述外部连接电极的开口。
这种情况下，在保护树脂膜中，能够使外部连接电极从开口露出。
(F10)上述开口可以随着朝向上述保护树脂膜的表面而扩大。
(F11)在上述外部连接电极的表面，端部向基板的表面侧弯曲。
(F12)根据F1～F11中任一项记载的芯片部件，上述外部连接电极包括Ni层和Au层，上述Au层在最表面露出。
在该情况下，在外部连接电极中，由于Ni层的表面被Au层覆盖，因此能够防止Ni层氧化。
(F13)根据F12记载的芯片部件，上述外部连接电极还包括在上述 Ni层与上述Au层之间设置的Pd层。
这种情况下，在外部连接电极中，即便通过使Au层变薄而在Au层中出现了贯通孔(针孔)，也由于在Ni层与Au层之间设置的Pd层堵塞该贯通孔，因此能够防止Ni层从该贯通孔向外部露出而氧化。
(F14)还包括被配置在上述基板与上述保护树脂膜之间，对上述基板的表面进行覆盖的钝化膜。
(F15)上述钝化膜也可以对上述基板的侧面进行覆盖。
(2)第6参考例涉及的发明实施方式
以下，参照附图对第6参考例的实施方式详细进行说明。另外，图 131～图154所示的符号，仅在这些附图中有效，即使被用于其他实施方式中，也不表示与该其他实施方式的符号相同的要素。
图131(a)是用于对第6参考例的一实施方式涉及的芯片电阻器的结构进行说明的示意立体图，图131(b)是表示将芯片电阻器安装在安装基板的状态的示意剖视图。该芯片电阻器f1是微小的芯片部件，如图131(a) 所示，呈长方体形状。芯片电阻器f1的平面形状是矩形。关于芯片电阻器 f1的尺寸，例如，长度L(长边f81的长度)为大约0.6mm，宽度W(短边f82的长度)为大约0.3mm，厚度T为大约0.2mm。
该芯片电阻器f1在基板上将多个芯片电阻器f1形成晶格状，然后在该基板形成了槽之后，进行背面研磨(或者用槽将该基板分断)来分离成各个芯片电阻器f1而得到。芯片电阻器f1主要具备：构成芯片电阻器f1 的主体的基板f2；成为一对外部连接电极的第1连接电极f3以及第2连接电极f4；和通过第1连接电极f3以及第2连接电极f4进行外部连接的元件f5。
基板f2是大约长方体的芯片形状。在基板f2中，图131(a)中的上表面是表面f2A。表面f2A是基板f2中形成元件f5的面(元件形成面)，大约为长方形状。在基板f2的厚度方向，与表面f2A相反侧的面是背面 f2B。表面f2A与背面f2B几乎为相同形状且相互平行。其中，背面f2B 比表面f2A更大。因此，在从与表面f2A正交的方向观察的俯视情况下，表面f2A纳入背面f2B的内侧。将表面f2A中的通过一对长边f81以及短边f82划分的矩形状的端缘称作边缘部f85，将背面f2B中的通过一对长边f81以及短边f82划分的矩形状的端缘称作边缘部f90。
基板f2除了具有表面f2A以及背面f2B以外，还具有多个侧面(侧面f2C、侧面f2D、侧面f2E以及侧面f2F)。该多个侧面与表面f2A以及背面f2B的每一个面交差(详细而言正交)延伸，并对表面f2A以及背面 f2B之间进行连结。侧面f2C被架设在表面f2A以及背面f2B中的长度方向一侧(图131(a)中的左前侧)的短边f82之间，侧面f2D被架设在表面f2A以及背面f2B中的长度方向另一侧(图131(a)中的右内侧)的短边f82之间。侧面f2C以及侧面f2D是该长度方向中的基板f2的两端面。侧面f2E被架设在表面f2A以及背面f2B中的短边方向的一侧(图131(a) 中的左内侧)的长边f81之间，侧面f2F被架设在表面f2A以及背面f2B 中的短边方向另一侧(图131(a)中的右前侧)的长边f81之间。侧面f2E 以及侧面f2F是该短边方向的基板f2的两端面。侧面f2C以及侧面f2D的每一个面，与侧面f2E以及侧面f2F分别交差(详细而言正交)。
通过以上设置，表面f2A～侧面f2F中相邻的面之间便形成大约直角。侧面f2C、侧面f2D、侧面f2E以及侧面f2F的每一个面(以下称作“各侧面”)具有：表面f2A侧的粗糙面区域S、和背面f2B侧的纹状图案区域P。各侧面在粗糙面区域S，如图131(a)的细小点所示，成为具有不规则图案且粗涩的粗糙面。各侧面在纹状图案区域P，以规则的图案留下了形成后述的切割锯的磨削痕迹的多个纹路(锯齿标记)V。这样，在各侧面存在粗糙面区域S以及纹状图案区域P，是因为芯片电阻器f1的制造工序而引起，详细情况随后说明。
在各侧面，粗糙面区域S占表面f2A侧的大约一半，纹状图案区域P 占背面f2B侧的大约一半。在各侧面，纹状图案区域P比粗糙面区域S更加向基板f2的外方(俯视中的基板f2的外侧)突出，这样，便在粗糙面区域S与纹状图案区域P之间形成阶梯N。阶梯N连结粗糙面区域S的下边缘与纹状图案区域P的上边缘之间而与表面f2A以及背面f2B平行延伸。各侧面的阶梯N相连，作为整体，形成俯视中位于表面f2A的边缘部 f85与背面f2B的边缘部f90之间的矩形框体状。
这样，由于在各侧面设置阶梯N，因此如前所述，背面f2B比表面f2A 更大。在基板f2，表面f2A以及侧面f2C～f2F的各自的整个区域(在各侧面，粗糙面区域S以及纹状图案区域P的双方)被钝化膜f23覆盖。因此，严格来讲，在图131(a)中，表面f2A以及侧面f2C～f2F的各自的整个区域，位于钝化膜f23的内侧(背侧)，不向外部露出。在此，在钝化膜f23中，将覆盖表面f2A的部分称作表面被覆部f23A，将覆盖侧面 f2C～f2F的每一个面的部分称作侧面被覆部f23B。
进而，芯片电阻器f1具有树脂膜f24。树脂膜f24形成于钝化膜f23 上，是至少覆盖表面f2A的整个区域的保护膜(保护树脂膜)。关于钝化膜f23以及树脂膜f24，以后进行详细说明。第1连接电极f3以及第2连接电极f4，在基板f2的表面f2A上形成于比边缘部f85更靠近内侧的区域，且从表面f2A上的树脂膜f24部分地露出。换言之，树脂膜f24覆盖表面 f2A(严格来讲表面f2A上的钝化膜f23)，以使得第1连接电极f3以及第2连接电极f4露出。第1连接电极f3以及第2连接电极f4的每一个通过将例如Ni(镍)、Pd(钯)以及Au(金)按照该顺序层叠在表面f2A 上而构成。第1连接电极f3以及第2连接电极f4，在表面f2A的长度方向隔着间隔而配置，在表面f2A的短边方向较长。在图131(a)中，在表面f2A，在靠近侧面f2C的位置设置第1连接电极f3，在靠近侧面f2D的位置设置第2连接电极f4。
元件f5是元件电路网，形成在基板f2上(表面f2A上)，详细而言，形成在基板f2的表面f2A中的第1连接电极f3与第2连接电极f4之间的区域，通过钝化膜f23(表面被覆部f23A)以及树脂膜f24从上进行被覆。本实施方式的元件f5是电阻f56。电阻f56由将具有相等电阻值的多个(单位)电阻体R在表面f2A上按矩阵状排列而成的电阻电路网而构成。各电阻体R由TiN(氮化钛)、TiON(氧化氮化钛)或者TiSiON构成。元件 f5与后述的布线膜f22电连接，并经由布线膜f22与第1连接电极f3和第 2连接电极f4电连接。
如图131(b)所示，使第1连接电极f3以及第2连接电极f4与安装基板f9对置，通过焊料f13与安装基板f9中的1对连接端子f88电气式且机械式连接。由此，能够将芯片电阻器f1安装(倒装芯片连接)在安装基板f9。另外，作为外部连接电极发挥功能的第1连接电极f3以及第2连接电极f4，为了提高焊料润湿性以及可靠性，优选由金(Au)形成，或者对表面实施镀金。
图132是芯片电阻器的俯视图，是表示第1连接电极、第2连接电极以及元件的配置关系进而元件的俯视结构的构成(布局图案)的图。参照图132，作为电阻电路网的元件f5，具有：由沿着行方向(基板f2的长度方向)排列的8个电阻体R；和沿着列方向(基板f2的宽度方向)排列的 44个电阻体R构成的总计352个电阻体R。这些电阻体R是构成元件f5 的电阻电路网的多个元件要素。
这些多个电阻体R按1个～64个的每规定个数被集中来进行电连接，从而形成多个种类的电阻电路。所形成的多个种类的电阻电路，通过导体膜D(由导体形成的布线膜)以规定的方式连接。进而，在基板f2的表面 f2A，设置为了将电阻电路电气式组入元件f5中或者与元件f5电分离而可切断(熔断)的多个熔断器(熔断器)F。多个熔断器F以及导体膜D，沿着第2连接电极f3的内侧边进行排列使得配置区域成为直线状。更具体而言，多个熔断器F以及导体膜D相邻地配置，其排列方向成为直线状。多个熔断器F将多个种类的电阻电路(每个电阻电路的多个电阻体R)的每一个电阻电路以可切断(可断开)的方式与第2连接电极f3连接。
图133A是将图132所示的元件的一部分放大描绘的俯视图。图133B 是用于对元件中的电阻体的结构进行说明而描绘的沿着图133A的B-B 的长度方向的纵剖视图。图133C是为了对元件中的电阻体的结构进行说明而描绘的沿着图133A的C-C的宽度方向的纵剖视图。参照图133A、图133B以及图133C，针对电阻体R的结构进行说明。
芯片电阻器f1，除了具备前述的布线膜f22、钝化膜f23以及树脂膜 f24之外，还具备绝缘层f20和电阻体膜f21(参照图133B以及图133C)。绝缘层f20、电阻体膜f21、布线膜f22、钝化膜f23以及树脂膜f24形成于基板f2(表面f2A)上。绝缘层f20由SiO2(氧化硅)构成。绝缘层f20 对基板f2的表面f2A的整个区域进行覆盖。绝缘层f20的厚度是大约
电阻体膜f21形成于绝缘层f20上。电阻体膜f21，由TiN、TiON或者TiSiON形成。电阻体膜f21的厚度为大约电阻体膜f21，构成在第1连接电极f3与第2连接电极f4之间平行地以直线状延伸的多条电阻体膜(以下称作“电阻体膜行f21A”)，有些情况下，电阻体膜行f21A 在行方向上规定的位置被切断(参照图133A)。
在电阻体膜行f21A上层叠布线膜f22。布线膜f22由Al(铝)或者铝与Cu(铜)之间的合金(AlCu合金)构成。布线膜f22的厚度为大约布线膜f22在电阻体膜行f21A上在行方向上隔开固定间隔R而层叠，且与电阻体膜行f21A相接。
若用电路记号示出该结构的电阻体膜行f21A以及布线膜f22的电气特征，则如图134所示。即，如图134(A)所示，规定间隔R的区域的电阻体膜行f21A部分，分别形成具有一定电阻值r的一个电阻体R。并且，在层叠了布线膜f22的区域，布线膜f22通过将相邻电阻体R之间电连接，从而通过该布线膜f22将电阻体膜行f21A短路。由此，形成如图134(B) 所示的由电阻r的电阻体R的串联连接组成的电阻电路。
另外，相邻的电阻体膜行f21A彼此通过电阻体膜f21以及布线膜f22 相连接，因此图133A所示的元件f5的电阻电路网，构成图134(C)所示的(由前述的电阻体R的单位电阻组成的)电阻电路。这样，电阻体膜 f21以及布线膜f22，构成电阻体R、电阻电路(即，元件f5)。并且，各电阻体R包括：电阻体膜行f21A(电阻体膜f21)、和在电阻体膜行f21A 上在行方向上隔开固定间隔而层叠的多个布线膜f22，未层叠布线膜f22 的固定间隔R部分的电阻体膜行f21A，构成1个电阻体R。关于构成电阻体R的部分中的电阻体膜行f21A，其形状以及大小完全相等。从而，在基板f2上按矩阵状排列的多个电阻体R，具有相等的电阻值。
另外，在电阻体膜行f21A上层叠的布线膜f22，形成电阻体R，并且还实现用于连接多个电阻体R来构成电阻电路的导体膜D的作用(参照图132)。图135(a)，是将图132所示的芯片电阻器的俯视图的一部分放大描绘的包括熔断器在内的区域的部分放大俯视图，图135(b)是表示沿着图135(a)的B-B的剖视结构的图。
如图135(a)以及(b)所示，前述的熔断器F以及导体膜D，也通过在形成电阻体R的电阻体膜f21上层叠的布线膜f22形成。即，在与层叠在形成电阻体R的电阻体膜行f21A上的布线膜f22相同的层，采用作为与布线膜f22相同的金属材料的Al或者AlCu合金形成熔断器F以及导体膜D。另外，布线膜f22，如前所述，为了形成电阻电路，还能被用作对多个电阻体R进行电连接的导体膜D。
即，在层叠在电阻体膜f21上的同一层，用于形成电阻体R的布线膜、用于将熔断器F、导体膜D、进而元件f5与第1连接电极f3以及第2连接电极f4连接的布线膜，作为布线膜f22，采用相同的金属材料(Al或者 AlCu合金)形成。另外，使熔断器F与布线膜f22不同(加以区别)，是因为熔断器F被形成的较细使得容易切断，以及、在熔断器F的周围被配置成不存在其他电路要素。
在此，在布线膜f22中，将配置了熔断器F的区域作为修调对象区域 X(参照图132以及图135(a))。修调对象区域X，是沿着第2连接电极f3的内侧边的直线状区域，在修调对象区域X不仅配置熔断器F，还配置导体膜D。另外，在修调对象区域X的布线膜f22的下方还形成电阻体膜f21(参照图135(b))。并且，熔断器F，是与布线膜f22中修调对象区域X以外的部分相比布线间距离更大(离开周围)的布线。
另外，熔断器F，不仅指布线膜f22的一部分，还指电阻体R(电阻体膜f21)的一部分与电阻体膜f21上的布线膜f22的一部分的汇总(熔断器元件)。另外，虽然仅针对熔断器F采用与导体膜D相同的层的情况进行了说明，但导体膜D中，也可以在其之上进一步层叠其他导体膜，降低导体膜D整体的电阻值。另外，在该情况下，不在熔断器F上层叠导体膜，熔断器F的熔断性也不会变差。
图136是第6参考例的实施方式涉及的元件的电气电路图。参照图 136，元件f5通过将基准电阻电路R8、电阻电路R64、两个电阻电路R32、电阻电路R16、电阻电路R8、电阻电路R4、电阻电路R2、电阻电路R1、电阻电路R/2、电阻电路R/4、电阻电路R/8、电阻电路R/16、电阻电路 R/32按照该顺序与第1连接电极f3串联连接而构成。基准电阻电路R8以及电阻电路R64～R2的每一个，通过将与自身的末尾数(R64的情况下为“64”)相同数量的电阻体R串联连接而构成。电阻电路R1由一个电阻体 R构成。电阻电路R/2～R/32的每一个通过将与自身的末尾数(R/32的情况下为“32”)相同数量的电阻体R并联连接而构成。关于电阻电路的末尾数的意义，在后述的图137以及图138中也相同。
并且，对于基准电阻电路R8以外的电阻电路R64～电阻电路R/32的每一个电路，并联连接一个熔断器F。熔断器F彼此直接或者经由导体膜 D(参照图135(a))而串联连接。如图136所示，在所有的熔断器F都未熔断的状态下，元件f5，构成在第1连接电极f3以及第2连接电极f4 之间设置的由8个电阻体R的串联连接组成的基准电阻电路R8的电阻电路。例如，如果设1个电阻体R的电阻值r为r＝8Ω，则通过8r＝64Ω的电阻电路(基准电阻电路R8)构成连接了第1连接电极f3以及第2连接电极f4的芯片电阻器f1。
另外，在所有的熔断器F都未熔断的状态下，基准电阻电路R8以外的多个种类的电阻电路，成为短路了的状态。即，虽然在基准电阻电路 R8上串联连接了12种13个电阻电路R64～R/32，但各电阻电路由于分别通过并联连接的熔断器F而短路，因此从电气上看，各电阻电路未被组入元件f5中。
在本实施方式涉及的芯片电阻器f1中，根据所要求的电阻值，将熔断器F选择性地例如通过激光进行熔断。这样，并联连接的熔断器F被熔断的电阻电路便被组入元件f5中。从而，能够将元件f5整体的电阻值设置为与被熔断的熔断器F对应的电阻电路串联连接而组入的电阻值。
尤其是，多个种类的电阻电路，具备：将具有相等电阻值的电阻体R 串联地以1个、2个、4个、8个、16个、32个...这样的公比为2的等比数列的方式增加电阻体R的个数来连接的多个种类的串联电阻电路；以及相等电阻值的电阻体R并联地以2个、4个、8个、16个...这样的公比为 2的等比数列的方式增加电阻体R的个数来连接的多个种类的并联电阻电路。因此，通过将熔断器F(还包括前述的熔断器元件)选择性地熔断，从而能够将元件f5(电阻f56)整体的电阻值精细且数字式地调整为任意的电阻值，能够使芯片电阻器f1中产生所希望的值的电阻。
图137是第6参考例的其他实施方式涉及的元件的电气电路图。代替如图136所示的将基准电阻电路R8以及电阻电路R64～电阻电路R/32串联连接而构成元件f5，也可以构成图137所示的元件f5。详细而言，可以在第1连接电极f3以及第2连接电极f4之间，通过基准电阻电路R/16和12种电阻电路R/16、R/8、R/4、R/2、R1、R2、R4、R8、R16、R32、R64、 R128的并联连接电路之间形成的串联连接电路构成元件f5。
这种情况下，在基准电阻电路R/16以外的12种电阻电路中，分别串联连接熔断器F。在所有的熔断器F都未熔断的状态下，将各电阻电路电气式组入元件f5中。如果根据所要求的电阻值，将熔断器F选择性地例如通过激光进行熔断，则与被熔断的熔断器F对应的电阻电路(熔断器F 串联连接而成的电阻电路)与元件f5电分离，因此能够调整芯片电阻器f1整体的电阻值。
图138是第6参考例的进一步其他实施方式涉及的元件的电气电路图。如图138所示的元件f5的特征在于，多个种类的电阻电路的串联连接、和多个种类的电阻电路的并联连接之间进一步串联连接而成的电路结构。在串联连接的多个种类的电阻电路中，与之前的实施方式同样地，按每个电阻电路并联地连接熔断器F，串联连接的多个种类的电阻电路全部通过熔断器F而成为短路状态。因此，若将熔断器F熔断，则通过该被熔断的熔断器F而短路的电阻电路被电气式组入元件f5中。
另一方面，在并联连接的多个种类的电阻电路中，分别串联连接熔断器F。因此，通过将熔断器F熔断，能够将被熔断的熔断器F串联地连接而成的电阻电路从电阻电路的并联连接中电断开。根据该结构，例如，如果在并联连接侧制作1kΩ以下的小电阻，在串联连接侧制作1kΩ以上的电阻电路，则能够采用由通用的基本设计构成的电阻的电路网来制作从数Ω的小电阻至数MΩ的大电阻为止的大范围的电阻电路。即，在芯片电阻器f1中，通过选择一个或者多个熔断器F来进行切断，从而能够容易且迅速地对应多个种类的电阻值。换言之，通过组合电阻值不同的多个电阻体R，从而能够以共同的设计实现各种电阻值的芯片电阻器f1。
以上，在该芯片电阻器f1中，能够在修调对象区域X中变更多个电阻体R(电阻电路)的连接状态。图139是芯片电阻器的示意剖视图。接着，参照图139，针对芯片电阻器f1进一步详细进行说明。另外，为了便于说明，在图139中，针对前述的元件f5简化进行示出，并且对基板f2 以外的各要素附加阴影。
在此，针对前述的钝化膜f23以及树脂膜f24进行说明。钝化膜f23 例如由SiN(氮化硅)构成，其厚度为(在此为大约)。钝化膜f23，如前所述，包括：遍及表面f2A的整个区域而设置的表面被覆部f23A；和遍及侧面f2C～f2F的每一个面的整个区域而设置的侧面被覆部f23B。表面被覆部f23A，从表面(图139的上侧)对电阻体膜f21以及电阻体膜f21上的各布线膜f22(即元件f5)进行被覆，来覆盖元件 f5中的各电阻体R的上面。因此，表面被覆部f23A，还将前述的修调对象区域X中的布线膜f22覆盖(参照图135(b))。另外，表面被覆部 f23A与元件f5(布线膜f22以及电阻体膜f21)相接，在电阻体膜f21以外的区域还与绝缘层f20也相接。由此，表面被覆部f23A，作为覆盖表面 f2A的整个区域来保护元件f5以及绝缘层f20的保护膜而发挥功能。另外，在表面f2A，通过表面被覆部f23A，能防止电阻体R之间的因布线膜f22 以外的短路(相邻电阻体膜行f21A之间的短路)。
另一方面，在侧面f2C～f2F的每一个面设置的侧面被覆部f23B，作为对侧面f2C～f2F的每一个面进行保护的保护层而发挥功能。侧面被覆部f23B，在侧面f2C～f2F的每一个面，将粗糙面区域S以及纹状图案区域P全部覆盖，将粗糙面区域S与纹状图案区域P之间的阶梯N也不漏掉地进行覆盖。另外，侧面f2C～f2F的每一个面与表面f2A之间的边界是前述的边缘部f85，钝化膜f23还将该边界(边缘部f85)覆盖。在钝化膜f23中，将覆盖边缘部f85的部分(与边缘部f85重叠的部分)称作端部f23C。
树脂膜f24与钝化膜f23一起对芯片电阻器f1的表面f2A进行保护，由聚酰亚胺等的树脂构成。树脂膜f24按照在俯视下的表面f2A中将第1 连接电极f3以及第2连接电极f4以外的区域全部覆盖的方式，形成于钝化膜f23的表面被覆部f23A(还包括前述的端部f23C)上。因此，树脂膜f24将表面f2A上的表面被覆部f23A的表面(还包括被表面被覆部f23A 被覆的元件f5、熔断器F)的整个区域。另一方面，树脂膜f24未将侧面 f2C～f2F覆盖。因此，树脂膜f24的外周的边缘24A，在俯视下与侧面被覆部f23B匹配，边缘24A中的树脂膜f24的侧端面f24B，与侧面被覆部 f23B(严格来讲，各侧面的粗糙面区域S中的侧面被覆部f23B)处于同一平面，且在基板f2的厚度方向延伸。树脂膜f24的表面f24C，平坦地延伸，以成为与基板f2的表面f2A平行。在对芯片电阻器f1中的基板f2的表面f2A侧施加应力的情况下，树脂膜f24的表面f24C(尤其是，第1连接电极f3与第2连接电极f4之间的区域的表面f24C)，作为应力分散面发挥功能，对该应力进行分散。
另外，在树脂膜f24中，在俯视下分离的两个位置，各形成一个开口 f25。各开口f25是将树脂膜f24以及钝化膜f23(表面被覆部f23A)在各自的厚度方向连续地贯通的贯通孔。因此，开口f25不仅形成于树脂膜f24，还形成于钝化膜f23。从各开口f25露出布线膜f22的一部分。在布线膜f22 中从各开口f25露出的部分，成为外部连接用的焊盘区域f22A(焊盘)。各开口f25，在表面被覆部f23A中，沿着表面被覆部f23A的厚度方向(与基板f2的厚度方向相同)而延伸，在树脂膜f24中，随着从表面被覆部f23A 侧朝向树脂膜f24的表面f24C，在基板f2的长度方向(图139中的左右方向)上慢慢扩大。因此在树脂膜f24中对开口f25进行划分的划分面f24D，成为与基板f2的厚度方向交差的倾斜面。另外，在树脂膜f24中对各开口 f25进行镶边的部分，存在从上述长度方向对开口f25进行划分的1对划分面f24D，但这些划分面f24D的间隔，随着从表面被覆部f23A侧朝向树脂膜f24的表面f24C而逐渐扩大。另外，在树脂膜f24中对各开口f25 进行镶边的部分，存在从基板f2的短边方向对开口f25进行划分的其他1 对划分面f24D(图139中未体现出)，但这些划分面f24D的间隔，也随着从表面被覆部f23A侧朝向树脂膜f24的表面f24C而逐渐扩大。
两个开口f25中的一个开口f25被第1连接电极f3埋上，另一个开口 f25被第2连接电极f4埋上。第1连接电极f3以及第2连接电极f4的每一个，与朝向树脂膜f24的表面f24C扩大的开口f25相应地朝向树脂膜f24 的表面f24C扩大。因此，第1连接电极f3以及第2连接电极f4各自的纵剖面(在沿着基板f2的长度方向以及厚度方向的平面中切断时的切面)，呈在基板f2的表面f2A侧具有上底，在树脂膜f24的表面f24C侧具有下底的梯形状。另外，该下底成为第1连接电极f3以及第2连接电极f4各自的表面f3A，f4A，但在表面f3A，f4A的每一个中，开口f25侧的端部向基板f2的表面f2A侧弯曲。另外，在开口f25未朝向树脂膜f24的表面f24C扩大的情况下(对开口f25进行划分的划分面f24D在基板f2的厚度方向上延伸)，表面f3A，f4A的每一个面在包括开口f25侧的端部的所有区域中，成为沿着基板f2的表面f2A的平坦面。
另外，如前所述，由于第1连接电极f3以及第2连接电极f4的每一个，通过将Ni、Pd以及Au按照该顺序层叠在表面f2A上而构成，因此从表面f2A侧起按顺序具有Ni层f33、Pd层f34以及Au层f35。因而，在第1连接电极f3以及第2连接电极f4的每一个中，在Ni层f33与Au层 f35之间夹设Pd层f34。在第1连接电极f3以及第2连接电极f4的每一个中，Ni层f33占各连接电极的大部分，Pd层f34以及Au层f35与Ni 层f33相比形成格外薄。Ni层f33在将芯片电阻器f1安装于安装基板f9 时(参照图131(b))，具有对各开口f25的焊盘区域f22A中的布线膜 f22的Al、与前述的焊料f13进行中继的作用。
在第1连接电极f3以及第2连接电极f4中，由于Ni层f33的表面隔着Pd层f34而被Au层f35覆盖，因此能够防止Ni层f33氧化。另外，即使通过使Au层f35变薄而在Au层f35中形成贯通孔(针孔)，也由于在 Ni层f33与Au层f35之间夹入的Pd层f34堵塞该贯通孔，因此能够防止 Ni层f33从该贯通孔向外部露出而氧化。
并且，在第1连接电极f3以及第2连接电极f4的每一个中，Au层f35 作为表面f3A，f4A露出至最表面，在树脂膜f24的表面f24A从开口f25 面向外部。第1连接电极f3经由一方的开口f25，在该开口f25中的焊盘区域f22A与布线膜f22电连接。第2连接电极f4经由另一个开口f25，在该开口f25中的焊盘区域f22A与布线膜f22电连接。在第1连接电极f3 以及第2连接电极f4的每一个中，Ni层f33与焊盘区域f22A连接。这样，第1连接电极f3以及第2连接电极f4的每一个与元件f5电连接。在此，布线膜f22形成与电阻体R的汇总(电阻f56)、以及与第1连接电极f3 以及第2连接电极f4的每一个连接的布线。
这样，形成了开口f25的树脂膜f24以及钝化膜f23，在从开口f25使第1连接电极f3以及第2连接电极f4露出的状态下覆盖表面f2A。因此，在树脂膜f24的表面f24C，经由从开口f25露出的第1连接电极f3以及第 2连接电极f4，实现芯片电阻器f1与安装基板f9之间的电连接(参照图 131(b))。
在此，树脂膜f24的厚度、即从基板f2的表面f2A至树脂膜f24的表面f24C为止的高度H，为第1连接电极f3以及第2连接电极f4各自的(距离表面f2A的)高度J以上。在图139中，作为第1实施方式，高度H和高度J相同，树脂膜f24的表面f24C、与第1连接电极f3以及第2连接电极f4各自的表面f3A，f4A成为同一平面。
图140A～图140H是表示图139所示的芯片电阻器的制造方法的图解式剖视图。首先，如图140A所示，准备成为基板f2的原料的基板f30。这种情况下，基板f30的表面f30A是基板f2的表面f2A，基板f30的背面f30B是基板f2的背面f2B。
然后，对基板f30的表面f30A进行热氧化，来在表面f30A形成由SiO2等组成的绝缘层f20，在绝缘层f20上形成元件f5(电阻体R以及与电阻体R连接的布线膜f22)。具体而言，通过溅射，首先，在绝缘层f20上的整个面形成TiN、TiON或者TiSiON的电阻体膜f21，进而在电阻体膜 f21上层叠铝(Al)的布线膜f22，使之与电阻体膜f21相接。之后，采用光刻工艺，通过例如RIE(Reactive Ion Etching：反应性离子蚀刻)等的干蚀刻将电阻体膜f21以及布线膜f22选择性地去除来进行图案形成，如图 133A所示，俯视中，得到层叠电阻体膜f21而成的一定宽度的电阻体膜行 f21A隔开固定间隔在列方向上排列而成的结构。这时，还形成将电阻体膜行f21A以及布线膜f22部分地切断的区域，并且在前述的修调对象区域X 中形成熔断器F以及导体膜D(参照图132)。接着，通过例如湿式蚀刻将在电阻体膜行f21A上层叠的布线膜f22选择性地去除来进行图案形成。其结果，得到在电阻体膜行f21A上隔开固定间隔R而层叠布线膜f22而成的结构的元件f5(换言之，多个电阻体R)。这样，仅在电阻体膜f21层叠布线膜f22来对电阻体膜f21以及布线膜f22进行图案形成，便能够与多个电阻体R一起，将熔断器F也一并简易地形成。另外，为了确认电阻体膜f21以及布线膜f22是否按目标尺寸形成，也可以对元件f5整体的电阻值进行测定。
参照图140A，根据在一块基板f30上形成的芯片电阻器f1的个数，来在基板f30的表面f30A上的多处形成元件f5。若将基板f30中形成了(一个)元件f5(前述的电阻f56)的一个区域称作芯片部件区域Y，则在基板f30的表面f30A上，形成(设定)分别具有电阻f56的多个芯片部件区域Y(即，元件f5)。一个芯片部件区域Y，与俯视下的已完成的一个芯片电阻器f1(参照图139)一致。然后，在基板f30的表面f30A，将相邻芯片部件区域Y之间的区域称作边界区域Z。边界区域Z呈带状，俯视下按晶格状延伸。在通过边界区域Z划分的一个格子中配置一个芯片部件区域Y。边界区域Z的宽度极其窄，为1μm～60μm(例如20μm)，因此能够在基板f30中确保较多的芯片部件区域Y，结果可实现芯片电阻器f1的大量生产。
接着，如图140A所示，通过CVD(Chemical Vapor Deposition：化学气相生长)法，遍及基板f30的表面f30A的整个区域形成由SiN构成的绝缘膜f45。绝缘膜f45将绝缘层f20以及绝缘层f20上的元件f5(电阻体膜f21、布线膜f22)全部覆盖并与之相接。因此，绝缘膜f45还将前述的修调对象区域X(参照图132)中的布线膜f22覆盖。另外，绝缘膜f45，由于在基板f30的表面f30A遍及整个区域而形成，因此在表面f30A，延伸至修调对象区域X以外的区域而形成。这样，绝缘膜f45，便成为对表面f30A(还包括表面f30A上的元件f5)的整个区域进行保护的保护膜。
接着，如图140B所示，遍及基板f30的表面f30A的整个区域形成抗蚀图案f41，使之将绝缘膜f45全部覆盖。在抗蚀图案f41形成开口f42。
图141是在图140B的工序中为了形成第1槽而采用的抗蚀图案的一部分的示意俯视图。
参照图141，抗蚀图案f41的开口f42，在将多个芯片电阻器f1(换言之前述的芯片部件区域Y)配置成矩阵状(也可以是晶格状)的情况下，与俯视下相邻的芯片电阻器f1的轮廓之间的区域(图141中附加了阴影的部分，换言之，边界区域Z)一致(对应)。因此，开口f42的整体形状成为具有多个相互正交的直线部分f42A以及f42B的晶格状。
在抗蚀图案f41中，在开口f42中相互正交的直线部分f42A以及f42B，保持相互正交的状态(不弯曲地)地相连结。因此，直线部分f42A以及 f42B的交差部分f43，在俯视下呈大约90°地伸出。参照图140B，通过采用抗蚀图案f41作为掩模的等离子蚀刻，从而将绝缘膜f45、绝缘层f20 以及基板f30的每一个选择性地去除。这样，在相邻元件f5(芯片部件区域Y)之间的边界区域Z中，基板f30的材料被蚀刻(去除)。其结果，俯视中在与抗蚀图案f41的开口f42一致的位置(边界区域Z)，形成贯通绝缘膜f45以及绝缘层f20从基板f30的表面f30A到达基板f30的厚度中途的规定深度的第1槽f44。第1槽f44，通过将相互对置的1对侧面f44A、和该1对侧面f44A的下端(基板f30的背面f30B侧的端)之间相连结的底面f44B而划分。以基板f30的表面f30A为基准的第1槽f44的深度，是已完成的芯片电阻器f1的厚度T(参照图131(a))的一半左右，第1 槽f44的宽度(对置的侧面f44A的间隔)M是20μm左右，遍及深度方向整个区域成为固定值。即使在蚀刻过程中，尤其通过采用等离子蚀刻，也能够高精度地形成第1槽f44。
基板f30中的第1槽f44的整体形状，成为俯视中与抗蚀图案f41的开口f42(参照图141)一致的晶格状。并且，在基板f30的表面f30A，第1槽f44中的矩形框体部分(边界区域Z)将形成了各元件f5的芯片部件区域Y的周围包围。在基板f30中形成了元件f5的部分为芯片电阻器 f1的半成品f50。在基板f30的表面f30A在被第1槽f44包围的芯片部件区域Y分别设有一个半成品f50，这些半成品f50被排列配置成矩阵状。
在如图140B所示地形成了第1槽f44之后，将抗蚀图案f41去除，如图140C所示，具有切割锯f47的切割机器(未图示)运转。切割锯f47 为圆板形状的砂轮，在其周端面形成切断齿部。切割锯f47的宽度Q(厚度)，比第1槽f44的宽度M更小。在此，在第1槽f44的中央位置(与相互对置的1对侧面f44A处于等距离的位置)设定切割线U。切割锯f47 在其厚度方向的中央位置47A在俯视下与切割线U一致的状态下，沿着切割线U在第1槽f44内移动，此时，从第1槽f44的底面f44B对基板 f30进行磨削。若切割锯f47的移动完成，则在基板f30形成从第1槽f44 的底面f44B往下挖的规定深度的第2槽f48。
第2槽f48从第1槽f44的底面f44B起连续地以规定深度向基板f30 的背面f30B侧凹陷。第2槽f48，通过相互对置的1对侧面f48A、和对该1对侧面f48A的下端(基板f30的背面f30B侧的端)之间进行连结的底面f48B而划分。以第1槽f44的底面f44B为基准的第2槽f48的深度，是已完成的芯片电阻器f1的厚度T的一半左右，第2槽f48的宽度(对置的侧面f48A的间隔)，与切割锯f47的宽度Q相同，遍及深度方向的整个区域成为固定。在第1槽f44以及第2槽f48中，在基板f30的厚度方向上在相邻侧面f44A与侧面f48A之间，形成沿着与该厚度方向正交的方向(沿着基板f30的表面f30A的方向)延伸的阶梯f49。因此，连续的第 1槽f44以及第2槽f48的汇总，成为朝向背面f30B侧变细的凸状。侧面 f44A，成为已完成的芯片电阻器f1中的各侧面(侧面f2C～f2F的每一个) 的粗糙面区域S，侧面f48A成为芯片电阻器f1中的各侧面的纹状图案区域P，阶梯f49成为芯片电阻器f1中的各侧面的阶梯N。
在此，通过利用蚀刻形成第1槽f44，从而各侧面f44A以及底面f44B 成为具有不规则图案且粗涩的粗糙面。另一方面，通过利用切割锯f47形成第2槽f48，从而在各侧面f48A，以规则的图案留下了形成切割锯f47 的磨削痕迹的多个条纹。该条纹，即使对侧面f48A进行蚀刻也不会完全消失，在已完成的芯片电阻器f1中，成为前述的条纹V(参照图131(a))。
接着，通过如图140D所示地采用掩模f65的蚀刻，从而将绝缘膜f45 选择性地去除。关于掩模f65，在绝缘膜f45中俯视下与各焊盘区域f22A (参照图139)一致的部分形成有开口f66。这样，通过蚀刻，在绝缘膜 f45中与开口f66一致的部分被去除，在该部分形成开口f25。这样，绝缘膜f45便形成为在开口f25中使各焊盘区域f22A露出。针对一个半成品f50，形成两个开口f25。
在各半成品f50中，在绝缘膜f45形成两个开口f25之后，使电阻测定装置(未图示)的探头f70与各开口f25的焊盘区域f22A接触，对元件 f5的整体的电阻值进行检测。并且，通过隔着绝缘膜f45将激光(未图示) 照射至任意的熔断器F(参照图132)，从而由激光对前述的修调对象区域X的布线膜f22进行修调，来将该熔断器F熔断。这样，通过将熔断器 F熔断(修调)，使之成为所需要的电阻值，从而如前所述，能够调整半成品f50(换言之，芯片电阻器f1)整体的电阻值。这时，由于绝缘膜f45 成为将元件f5覆盖的覆膜，因此能够防止在熔断时产生的碎片等附着在元件f5而产生短路。另外，由于绝缘膜f45对熔断器F(电阻体膜f21)进行覆盖，因此激光的能量能够积蓄在熔断器F中来将熔断器F可靠地熔断。
之后，通过CVD法在绝缘膜f45上形成SiN，使绝缘膜f45变厚。这时，如图140E所示，还在第1槽f44以及第2槽f48的内周面(前述的侧面f44A、底面f44B、侧面f48A以及底面f48B)的整个区域形成绝缘膜 f45。因此，绝缘膜f45还形成在前述的阶梯f49上。第1槽f44以及第2 槽f48各自的内周面中的绝缘膜f45(图140E所示的状态下的绝缘膜f45)，具有(在此为大约)的厚度。此时，绝缘膜f45的一部分，进入各开口f25而堵塞开口f25。
之后，将由聚酰亚胺构成的感光性树脂的液体从绝缘膜f45上对基板 f30进行喷射涂敷，如图140E所示地形成感光性树脂的树脂膜f46。此时，隔着俯视中具有仅将第1槽f44以及第2槽f48覆盖的图案的掩模(未图示)，对基板f30涂敷该液体，以使得该液体不进入第1槽f44以及第2 槽f48内。其结果，该液状的感光性树脂仅形成在基板f30上，在基板f30 上成为树脂膜f46(树脂膜)。表面f30A上的树脂膜f46的表面f46A，沿着表面f30A变得平坦。
另外，由于该液体不进入第1槽f44以及第2槽f48内，因此在第1 槽f44以及第2槽f48内不形成树脂膜f46。另外，除了对感光性树脂的液体进行喷射涂敷之外，还可以通过对该液体进行旋涂，或者将由感光性树脂构成的薄片粘贴在基板f30的表面f30A，从而形成树脂膜f46。
接着，对树脂膜f46实施热处理(固化处理)。由此，因树脂膜f46 的厚度产生热收缩，并且树脂膜f46硬化使得膜质稳定。接着，如图140F 所示，对树脂膜f46进行图案形成，在表面f30A上的树脂膜f46中将俯视中与布线膜f22的各焊盘区域f22A(开口f25)一致的部分选择性地去除。具体而言，采用俯视中形成了与各焊盘区域f22A匹配(一致)的图案的开口f61的掩模f62，根据该图案对树脂膜f46进行曝光来进行显影。由此，在各焊盘区域f22A的上方将树脂膜f46分离来形成开口f25。此时，在树脂膜f46中对开口f25镶边的部分进行热收缩，在该部分对开口f25进行划分的划分面f46B，成为相对于基板f30的厚度方向交差的倾斜面。由此，开口f25，如前所述，成为随着朝向树脂膜f46的表面f46A(成为树脂膜 f24的表面f24C)而扩大的状态。
接着，通过采用了未图示的掩模的RIE将各焊盘区域f22A上的绝缘膜f45去除，从而各开口f25开放而使得焊盘区域f22A露出。接着，通过无电解镀覆，将层叠Ni、Pd以及Au而构成的Ni/Pd/Au层叠膜形成于各开口f25中的焊盘区域f22A上，从而如图140G所示地，在焊盘区域f22A 上形成第1连接电极f3以及第2连接电极f4。
图142是用于对第1连接电极以及第2连接电极的制造工序进行说明的图。详细而言，参照图142，首先，将焊盘区域f22A的表面净化，来将该表面的有机物(还包括碳的污垢等污点、油脂性的污迹)去除(脱脂) (步骤S1)。接着，将该表面的氧化膜去除(步骤S2)。接着，在该表面实施锌酸盐处理，该表面中的(布线膜f22的)Al被置换为Zn(步骤 S3)。接着，将该表面上的Zn通过硝酸等剥离，在焊盘区域f22A露出新的Al(步骤S4)。
接着，通过将焊盘区域f22A浸渍在镀覆液中，从而对焊盘区域f22A 中的新的Al的表面实施Ni镀覆。这样，镀覆液中的Ni便被化学还原而析出，在该表面形成Ni层f33(步骤S5)。接着，通过将Ni层f33浸渍在其他镀覆液中，从而对该Ni层f33的表面实施Pd镀覆。这样，镀覆液中的Pd便被被化学还原而析出，在该Ni层f33的表面形成Pd层f34(步骤S6)。
接着，通过将Pd层f34进一步浸渍在其他镀覆液中，从而对该Pd层 f34的表面实施Au镀覆。这样，镀覆液中的Au便被化学还原而析出，该在Pd层f34的表面形成Au层f35(步骤S7)。由此，形成第1连接电极 f3以及第2连接电极f4，若使形成后的第1连接电极f3以及第2连接电极f4干燥(步骤S8)，则完成第1连接电极f3以及第2连接电极f4的制造工序。另外，在前后的步骤之间，适当实施用水对半成品f50进行清洗的工序。另外，也可以多次实施锌酸盐处理。
在图140G中，示出在各半成品f50中形成第1连接电极f3以及第2 连接电极f4后的状态。在第1连接电极f3以及第2连接电极f4的每一个中，表面f3A，f4A与树脂膜f46的表面f46A成为同一平面。另外，根据在树脂膜f46中对开口f25进行划分的划分面f46B如前述那样地倾斜，相应地在第1连接电极f3以及第2连接电极f4的每一个中，在表面f3A，f4A 中，开口f25的边缘侧的端部向基板f30的背面f30B侧弯曲。因此，在第 1连接电极f3以及第2连接电极f4的每一个中，Ni层f33、Pd层f34以及Au层f35的每一个中的开口f25的边缘侧的端部，向基板f30的背面f30B 侧弯曲。
如以上所述，由于通过无电解镀覆形成第1连接电极f3以及第2连接电极f4，因此与通过电解镀覆形成第1连接电极f3以及第2连接电极f4 的情况相比，能够削减关于第1连接电极f3以及第2连接电极f4的形成工序的工序数(例如，电解镀覆中所需要的光刻工序、抗蚀剂掩模的剥离工序等)来提高芯片电阻器f1的生产率。进而，在无电解镀覆的情况下，由于不需要在电解镀覆中所需要的抗蚀剂掩模，因此不会因抗蚀剂掩模的位置偏离而导致在第1连接电极f3以及第2连接电极f4的形成位置产生偏离，因而能够提高第1连接电极f3以及第2连接电极f4的形成位置精度来提高成品率。另外，通过对从树脂膜f24露出的焊盘区域f22A进行无电解镀覆，从而仅在该焊盘区域f22A上形成第1连接电极f3以及第2 连接电极f4。
另外，在电解镀覆的情况下，在镀覆液中含有Ni、Sn的情况是常规情况。因此，虽然因在第1连接电极f3以及第2连接电极f4的表面f3A， f4A残留的Sn氧化，导致第1连接电极f3以及第2连接电极f4与安装基板f9的连接端子f88(参照图131(b))之间可能产生连接不良，但在采用无电解镀覆的第6参考例中，不存在这样的问题。
按照这样形成第1连接电极f3以及第2连接电极f4之后，在进行第 1连接电极f3以及第2连接电极f4之间的通电检查之后，从背面f30B对基板f30进行磨削。具体而言，如图140H所示，由PET(聚对苯二甲酸乙二醇酯)构成的薄板状且具有粘接面f72的支承带f71，在粘接面f72，粘贴在各半成品f50中的第1连接电极f3以及第2连接电极f4侧(即表面f30A)。这样，各半成品f50被支承带f71支承。在此，作为支承带f71，采用例如多层胶带。
在各半成品f50被支承带f71支承的状态下，从背面f30B侧对基板f30 进行磨削。通过磨削，若基板f30薄型化至背面f30B到达第2槽f48的底面f48B(参照图140G)，则由于不存在对相邻半成品f50进行连结的部分，因此基板f30以第1槽f44以及第2槽f48为边界被分割，半成品f50 分离成为个体而形成芯片电阻器f1的完成品。即，在第1槽f44以及第2 槽f48(换言之，边界区域Z)中，基板f30被切断(分断)，由此，切出各个芯片电阻器f1。对背面f30B进行磨削之后的基板f30(基板f2)的厚度，为150μm～400μm(150μm以上400μm以下)。
在已完成的各芯片电阻器f1中，形成第1槽f44的侧面f44A的部分，成为基板f2的侧面f2C～f2F中的任一个的粗糙面区域S，形成第2槽f48 的侧面f48A的部分，成为基板f2的侧面f2C～f2F的任一个的纹状图案区域P，侧面f44A与侧面f48A之间的阶梯f49，成为前述的阶梯N。然后，在已完成的各芯片电阻器f1中，背面f30B成为背面f2B。即，如前所述，形成第1槽f44以及第2槽f48的工序(参照图140B以及图140C)，被包括在形成侧面f2C～f2F的工序中。另外，绝缘膜f45成为钝化膜f23，树脂膜f46成为树脂膜f24。
例如，即使通过蚀刻形成的第1槽f44(参照图140B)的深度不一样，如果通过切割锯f47形成第2槽f48(参照图140C)，则第1槽f44以及第2槽f48的整体的深度(从基板f30的表面f30A至第2槽f48的底部为止的深度)也一样。因此，在对基板f30的背面f30B进行磨削来将芯片电阻器f1单片化时，能够减少至从基板f30分离为止的芯片电阻器f1之间的时间差来使各芯片电阻器f1几乎同时从基板f30分离。这样，能够抑制因之前被分离的芯片电阻器f1与基板f30反复发生碰撞而导致芯片电阻器 f1产生碎屑这样的不利现象。另外，芯片电阻器f1的表面f2A侧的角部 (角落部f11)，由于通过由蚀刻形成的第1槽f44而划分，因此与角落部f11通过切割锯f47划分的情况相比，不易产生碎屑。以上处理的结果是，在芯片电阻器f1的单片化时能够抑制碎屑，且能够避免产生单片化不良。即，可实现芯片电阻器f1的表面f2A侧的角落部f11(参照图131(a)) 中的形状的控制。另外，与通过蚀刻形成第1槽f44以及第2槽f48两方的情况相比，能够缩短芯片电阻器f1的单片化所消耗的时间，还能够提高芯片电阻器f1的生产率。
尤其是，在被单片化的芯片电阻器f1中的基板f2的厚度比较大，为 150μm～400μm的情况下，仅通过蚀刻难以形成从基板f30的表面f30A到达第2槽f48的底面f48B的槽(参照图140C)，且耗费时间。但是，即使在这样的情况下，通过并用蚀刻以及采用切割锯f47的切割来形成第1 槽f44以及第2槽f48，然后对基板f30的背面f30B进行磨削，从而也能够缩短芯片电阻器f1的单片化所消耗的时间。因而，能够提高芯片电阻器 f1的生产率。
另外，若通过切割使第2槽f48到达基板f30的背面f30B(若使第2 槽f48贯通基板f30)，则在已完成的芯片电阻器f1中，背面f2B与侧面 f2C～f2F之间的角落部可能产生碎屑。但是，如果如第6参考例那样，进行半切割使得第2槽f48不到达背面f30B(参照图140C)，然后对背面 f30B进行研磨，则背面f2B与侧面f2C～f2F之间的角落部不易产生碎屑。
另外，若仅通过蚀刻形成从基板f30的表面f30A到达第2槽f48的底面f48B的槽，则因蚀刻率的偏差，导致完成后的槽的侧面没有沿着基板 f2的厚度方向，槽的剖面难以形成为矩形状。即，槽的侧面产生偏差。但是，若通过如第6参考例那样并用蚀刻以及切割，从而与仅采用蚀刻的情况下相比，能够降低第1槽f44以及第2槽f48整体的槽侧面(侧面f44A 以及侧面f48A的每一个)中的偏差，使该槽侧面沿着基板f2的厚度方向。
另外，由于切割锯f47的宽度Q比第1槽f44的宽度M更小，因此通过切割锯f47形成的第2槽f48的宽度Q，比第1槽f44的宽度M更小，第2槽f48位于第1槽f44的内侧(参照图140C)。因此，在通过切割锯 f47形成第2槽f48时，切割锯f47不会扩大第1槽f44的宽度。从而，能够可靠地抑制应由第1槽f44划分的芯片电阻器f1的表面f2A侧的角落部 f11被切割锯f47划分导致角落部f11产生碎屑的情况。
另外，在形成第2槽f48之后对背面f30B进行磨削，从而对芯片电阻器f1进行单片化，但也可以在形成第2槽f48之前，先对背面f30B进行磨削，来通过切割形成第2槽f48。另外，还能假设通过将基板f30从背面f30B侧蚀刻至第2槽f48的底面f48B，从而切出芯片电阻器f1的情况。
如以上所示，如果在形成第1槽f44以及第2槽f48之后从背面f30B 侧对基板f30进行磨削，则能够将在基板f30形成的多个芯片部件区域Y 一并分割为各个芯片电阻器f1(芯片部件)(能够一次得到多个芯片电阻器f1的单片)。从而，通过缩短多个芯片电阻器f1的制造时间，从而能够实现芯片电阻器f1的生产率的提高。其中，若采用直径为8英寸的基板f30，则能够切出50万个左右的芯片电阻器f1。
即，即使芯片电阻器f1的芯片尺寸小，通过按照这样在先形成第1 槽f44以及第2槽f48之后从背面f30B对基板f30进行磨削，从而能够将芯片电阻器f1一次单片化。另外，由于通过蚀刻能够高精度地形成第1 槽f44，因此在各个芯片电阻器f1中通过第1槽f44划分的侧面f2C～f2F 的粗糙面区域S侧，能够实现外形尺寸精度的提高。尤其是，如果采用等离子蚀刻，则能够更加高精度地形成第1槽f44。另外，由于根据抗蚀图案f41(参照图141)，能够对第1槽f44的间隔微细化，因此能够实现在相邻第1槽f44之间形成的芯片电阻器f1的小型化。另外，在蚀刻的情况下，能够降低在芯片电阻器f1的侧面f2C～f2F的粗糙面区域S中相邻面之间的角落部f11(参照图131(a))产生碎屑的情况，能够实现芯片电阻器f1的外观的提高。
另外，也可通过对已完成的芯片电阻器f1中的基板f2的背面f2B进行研磨或蚀刻而形成镜面使背面f2B变得干净。如图140H所示地完成的芯片电阻器f1，在从支承带f71剥离之后，被运送至规定的空间来由该空间保管。在将芯片电阻器f1安装于安装基板f9(参照图131(b))的情况下，通过在自动安装机的吸附喷嘴f91(参照图131(b))吸附芯片电阻器f1的背面f2B后移动吸附喷嘴f91，从而对芯片电阻器f1进行运送。此时，吸附喷嘴f91吸附在背面f2B的长度方向的大约中央部分。然后，参照图131(b)，使吸附了芯片电阻器f1的吸附喷嘴f91移动至安装基板f9。在安装基板f9，根据芯片电阻器f1的第1连接电极f3以及第2连接电极f4，设置前述的1对连接端子f88。连接端子f88例如由Cu构成。在各连接端子f88的表面设置焊料f13，使之从该表面突出。
因而，使吸附喷嘴f91移动来按压在安装基板f9，从而在芯片电阻器 f1中，使第1连接电极f3与一方的连接端子f88的焊料f13接触，使第2 连接电极f4与另一方的连接端子f88的焊料f13接触。在该状态下，若对焊料f13进行加热，则焊料f13熔化。之后，若焊料f13冷却而凝固，则第1连接电极f3与该一方的连接端子f88经由焊料f13而相接合，第2连接电极f4与该另一方的连接端子f88经由焊料f13而相接合，完成芯片电阻器f1向安装基板f9的安装。
图143是用于对将已完成的芯片电阻器收纳在压纹载带的样态进行说明的示意图。另一方面，还有些情况下将如图140H所示地完成的芯片电阻器f1收纳在图143所示的压纹载带f92。压纹载带f92，是例如由聚碳酸酯树脂等形成的胶带(带状体)。在压纹载带f92形成多个洞穴f93，使之在压纹载带f92的长度方向排列。各洞穴f93被划分为向压纹载带f92 的一个面(背面)凹陷的凹状空间。
在将已完成的芯片电阻器f1(参照图140H)收纳在压纹载带f92的情况下，通过在搬送装置的吸附喷嘴f91(参照图131(b))吸附芯片电阻器f1的背面f2B(长度方向的大约中央部分)后移动吸附喷嘴f91，从而将芯片电阻器f1从支承带f71剥离。然后，使吸附喷嘴f91移动至与压纹载带f92的洞穴f93对置的位置。这时，在被吸附喷嘴f91吸附的芯片电阻器f1中，表面f2A侧的第1连接电极f3以及第2连接电极f4以及树脂膜f24与洞穴f93对置。
在此，在将芯片电阻器f1收纳在压纹载带f92的情况下，压纹载带f92 被载置在平坦的支承台f95上。使吸附喷嘴f91向洞穴f93侧移动(参照粗线箭头)，将表面f2A侧处于与洞穴f93对置的姿势的芯片电阻器f1收纳至洞穴f93内。然后，若芯片电阻器f1的表面f2A侧与洞穴f93的底93A 接触，则完成对压纹载带f92进行的芯片电阻器f1的收纳。在使吸附喷嘴 f91移动来使芯片电阻器f1的表面f2A侧与洞穴f93的底93A接触时，表面f2A侧的第1连接电极f3以及第2连接电极f4以及树脂膜f24，被按压向通过支承台f95支承的底93A。
在完成对压纹载带f92收纳芯片电阻器f1之后，在压纹载带f92的表面，粘贴剥离盖F94，将各洞穴f93的内部通过剥离盖F94而密闭。这样，能防止异物入侵各洞穴f93内。在从压纹载带f92取出芯片电阻器f1的情况下，剥离盖F94从压纹载带f92剥落而将洞穴f93打开。之后，通过自动安装机从洞穴f93中取出芯片电阻器f1，如前述那样地进行安装。
在按照这样安装芯片电阻器f1的情况下、将芯片电阻器f1收纳在压纹载带f92的情况下、进而对芯片电阻器f1进行应力试验的情况下，若对芯片电阻器f1的背面f2B(长度方向的大约中央部分)施加力来使第1连接电极f3以及第2连接电极f4向某处(称作“被接触部”)按压，则对基板f2的表面f2A作用应力。另外，所谓该被接触部，在安装芯片电阻器f1的情况下，是安装基板f9，在将芯片电阻器f1向压纹载带f92收纳时，是通过支承台f95支承的洞穴f93的底93A，在应力试验时，是对承受应力的芯片电阻器f1进行支承的支承面。
这种情况下，考虑基板f2的表面f2A中的树脂膜f24的高度H(参照图139)，小于第1连接电极f3以及第2连接电极f4各自的高度J(参照图139)，第1连接电极f3以及第2连接电极f4的表面f3A，f4A从基板 f2的表面f2A最突出(即，树脂膜f24薄)的芯片电阻器f1(参照后述的图144)。这样的芯片电阻器f1，由于在表面f2A侧仅第1连接电极f3以及第2连接电极f4与前述的被接触部接触(2点接触)，因此对芯片电阻器f1施加的应力，集中在第1连接电极f3以及第2连接电极f4的每一个与基板f2之间的接合部。从而，存在芯片电阻器f1的电气特性恶化的担心。进而，存在因该应力导致芯片电阻器f1内(尤其基板f2的长度方向的大约中央部分)产生变形，在严重的情况下，基板f2以该大约中央部分为起点而分裂的担心。
然而，在第6参考例中，如前所述，树脂膜f24变厚，使得树脂膜f24 的高度H成为第1连接电极f3以及第2连接电极f4各自的高度J以上(参照图139)。由此，对芯片电阻器f1施加的应力，不仅被第1连接电极f3 以及第2连接电极f4承接，还被树脂膜f24承接。即，由于能够使在芯片电阻器f1中承受应力的部分的面积增大，因此能够分散对芯片电阻器f1 施加的应力。这样，能够抑制芯片电阻器f1中第1连接电极f3以及第2 连接电极f4对应的应力的集中。尤其是，通过树脂膜f24的表面f24C，能够更有效地分散对芯片电阻器f1施加的应力。这样，由于能够更加抑制芯片电阻器f1对应的应力的集中，因此能够实现芯片电阻器f1的强度提高。其结果，能够抑制安装时、耐久试验时、向压纹载带f92收纳时的芯片电阻器f1的破坏。其结果，能够使安装、向压纹载带f92收纳的成品率提高，进而由于芯片电阻器f1不易破坏，因此能够使芯片电阻器f1的操作性提高。
接着，针对芯片电阻器f1的变形例进行说明。图144～图148是第1～第5变形例涉及的芯片电阻器的示意剖视图。在第1～第5变形例中，对于与至此为止在芯片电阻器f1中说明的部分对应的部分，附加相同的参照符号，并省略关于该部分的详细说明。关于第1连接电极f3以及第2连接电极f4，在图139中，第1连接电极f3的表面f3A以及第2连接电极f4的表面f4A成为与树脂膜f24的表面f24C相同的平面。如果不考虑分散在安装时等对芯片电阻器f1施加的应力，则如图144所示的第1变形例那样，第1连接电极f3的表面f3A以及第2连接电极f4的表面f4A，朝向从基板f2的表面f2A远离的方向(图144中的上方)比树脂膜f24的表面 f24C更突出。此时，树脂膜f24的高度H，变得比第1连接电极f3以及第2连接电极f4各自的高度J更低。
相反，与图139的情况相比，如果想要分散在安装时等对芯片电阻器 f1施加的应力，则如图145所示的第2变形例那样，只要使树脂膜f24的高度H比第1连接电极f3以及第2连接电极f4各自的高度J更高即可。这样，树脂膜f24变厚，第1连接电极f3的表面f3A以及第2连接电极f4 的表面f4A，与树脂膜f24的表面f24C相比，更加向基板f2的表面f2A 侧(图144中的下方)偏移。这种情况下，由于第1连接电极f3以及第2 连接电极f4，成为与树脂膜f24的表面f24C相比更加向基板f2侧埋没的状态，因此不会发生前述的第1连接电极f3以及第2连接电极f4中的2 点接触自身。因此，能够更加抑制芯片电阻器f1对应的应力的集中。其中，在将第2变形例的芯片电阻器f1安装于安装基板f9的情况下，需要事先使安装基板f9的各连接端子f88上的焊料f13变厚，以到达第1连接电极 f3的表面f3A以及第2连接电极f4的表面f4A，来预防第1连接电极f3 以及第2连接电极f4与焊料f13之间的连接不良(参照图131(b))。
另外，在基板f2的表面f2A上的绝缘层f20，其端面f20A(俯视中与表面f2A的边缘部f85一致的部分)在基板f2的厚度方向(图139、图144 以及图145中的上下方向)上延伸，但也可以如图146～图148所示那样地倾斜。详细而言，绝缘层f20的端面f20A，随着从基板f2的表面f2A 向绝缘层f20的表面接近而朝向基板f2的内方地倾斜。根据这样的端面f20A，在钝化膜f23中覆盖该端面f20A的部分(前述的端部f23C)，也沿着端面f20A倾斜。
在图146～图148所示的第3～第5变形例的芯片电阻器f1中，树脂膜f24的边缘24A的位置存在差异。首先，图146所示的第3变形例的芯片电阻器f1，除了绝缘层f20的端面f20A以及钝化膜f23的端部f23C倾斜这点以外，与图139的芯片电阻器f1相同。因此，在俯视下，树脂膜 f24的边缘24A，与钝化膜f23的侧面被覆部f23B匹配，仅以侧面被覆部 f23B的厚度量定位在比基板f2的表面f2A的边缘部f85(基板f2的表面 f2A侧的边缘)更靠近外侧。这样，如果使边缘24A与侧面被覆部f23B 匹配，则在为了形成前述的树脂膜f46而对感光性树脂的液体进行喷射涂敷时(参照图140E)，需要事先采用未图示的掩模使该液体不进入第1 槽f44以及第2槽f48内。另外，即使该液体进入第1槽f44以及第2槽 f48内，之后在对树脂膜f46进行图案形成时(参照图140F)，只要在掩模f62中在俯视下与第1槽f44以及第2槽f48一致的部分也形成开口f61 即可。这样，通过树脂膜f46的图案形成，将第1槽f44以及第2槽f48 内的树脂膜f46去除，能够使树脂膜f24的边缘24A与侧面被覆部f23B 匹配。
在此，由于树脂膜f24是树脂制，因此因冲击而导致产生裂纹的担心少。因而，树脂膜f24能够可靠地保护基板f2的表面f2A(尤其是，元件 f5以及熔断器F)、与基板f2的表面f2A的边缘部f85免受冲击破坏，因此能够提供一种耐冲击性优良的芯片电阻器f1。另一方面，在图147所示的第4变形例的芯片电阻器f1中，俯视中，树脂膜f24的边缘24A，不与钝化膜f23的侧面被覆部f23B匹配，与侧面被覆部f23B相比更向内方后退，详细而言，与基板f2的表面f2A的边缘部f85相比，更向基板f2的内方后退。这种情况下，由于树脂膜f24也能够可靠地保护基板f2的表面 f2A(尤其元件f5以及熔断器F)免受冲击破坏保护，因此能够提供一种耐冲击性优良的芯片电阻器f1。为了使树脂膜f24的边缘24A向基板f2 的内方后退，在对树脂膜f46进行图案形成时，只要在掩模f62中，俯视下与基板f2(基板f30)的边缘部f85重叠的部分也形成开口f61即可(参照图140F)。这样，通过树脂膜f46的图案形成，将俯视中与基板f2(基板f30)的边缘部f85重叠的区域的树脂膜f46去除，结果，能够使树脂膜f24的边缘24A向基板f2的内方后退。
然后，在图148所示的第5变形例的芯片电阻器f1中，俯视下，树脂膜f24的边缘24A，不与钝化膜f23的侧面被覆部f23B匹配。详细而言，树脂膜f24与侧面被覆部f23B相比更向外方突出，从外部对侧面被覆部 f23B的整个区域进行覆盖。即，在第5变形例中，树脂膜f24对钝化膜f23 的表面被覆部f23A以及侧面被覆部f23B双方进行覆盖。这种情况下，由于树脂膜f24能够可靠地保护基板f2的表面f2A(尤其元件f5以及熔断器 F)、与基板f2的侧面f2C～f2F免受冲击破坏，因此能够提供一种耐冲击性优良的芯片电阻器f1。如果想要树脂膜f24覆盖表面被覆部f23A以及侧面被覆部f23B双方，则在为了形成前述的树脂膜f46而对感光性树脂的液体进行喷射涂敷时(参照图140E)，只要该液体进入第1槽f44以及第 2槽f48内而附着于侧面被覆部f23B即可。另外，在如前述那样地对该液体进行旋涂的情况下，由于该液体未成为膜状，会将第1槽f44以及第2 槽f48完全填埋，因此不优选。另一方面，在将由感光性树脂构成的薄片粘贴于基板f30的表面f30A来形成树脂膜f46的情况下，由于该薄片不进入第1槽f44以及第2槽f48内，因此无法将侧面被覆部f23B的整个区域覆盖，故而不优选。由此，为了使树脂膜f24将表面被覆部f23A以及侧面被覆部f23B的双方覆盖，对感光性树脂的液体进行喷射涂敷是有效的。
以上针对第6参考例的实施方式进行了说明，但第6参考例还能够采用其他方式来实施。例如，作为第6参考例的芯片部件的一例，在前述的实施方式中，虽然公开了芯片电阻器f1，但第6参考例还能够应用于芯片电容器、芯片电感器、芯片二极管之类的芯片部件。以下，针对芯片电容器进行说明。
图149是第6参考例的其他实施方式涉及的芯片电容器的俯视图。图 150是从图149的切断面线CL-CL观看的剖视图。图151是将上述芯片电容器的一部分结构分离示出的分解立体图。在以下描述的芯片电容器 f101中，针对与前述的芯片电阻器f1中说明的部分对应的部分，附加相同的参照符号，并省略针对该部分的详细说明。在芯片电容器f101中，被附加了与芯片电阻器f1中说明的部分相同的参照符号的部分，只要没有特别提及，则具有与在芯片电阻器f1中说明的部分相同的结构，能够实现与芯片电阻器f1中说明的部分相同的作用效果。
参照图149，芯片电容器f101与芯片电阻器f1同样地，具备：基板 f2、配置在基板f2上(基板f2的表面f2A侧)的第1连接电极f3、和在相同的基板f2上配置的第2连接电极f4。基板f2在本实施方式中，在俯视下具有矩形形状。在基板f2的长度方向两端部分别配置第1连接电极 f3以及第2连接电极f4。第1连接电极f3以及第2连接电极f4，在本实施方式中，具有在基板f2的短边方向上延伸的大致矩形的平面形状。在基板f2的表面f2A，在第1连接电极f3以及第2连接电极f4之间的电容器配置区域f105内，配置有多个电容器要素C1～C9。多个电容器要素C1～ C9，是构成前述的元件f5的多个元件要素(电容器元件)，被电连接成可经由多个熔断器单元f107(相当于前述的熔断器F)而分别与第2连接电极f4断开。由这些电容器要素C1～C9构成的元件f5，成为电容器电路网。
如图150以及图151所示，在基板f2的表面f2A形成绝缘层f20，在绝缘层f20的表面形成下部电极膜f111。下部电极膜f111，遍及电容器配置区域f105的大致整个区域。进而，下部电极膜f111，延伸至第1连接电极f3的正下方的区域而形成。更具体而言，下部电极膜f111，具有：在电容器配置区域f105作为电容器要素C1～C9的共同的下部电极而发挥功能的电容器电极区域f111A；和被配置在第1连接电极f3的正下方的用于引出外部电极的焊盘区域f111B(焊盘)。电容器电极区域f111A位于电容器配置区域f105，焊盘区域f111B位于第1连接电极f3的正下方来与第1连接电极f3接触。
在电容器配置区域f105中形成电容膜(电介质膜)f112，使之覆盖下部电极膜f111(电容器电极区域f111A)并相接。电容膜f112遍及电容器电极区域f111A(电容器配置区域f105)的整个区域而形成。电容膜f112 在本实施方式中，进一步将电容器配置区域f105以外的绝缘层f20覆盖。
在电容膜f112上，形成上部电极膜f113，使之与电容膜f112相接。在图149中，为了清楚化，将上部电极膜f113着色示出。上部电极膜f113 具有：位于电容器配置区域f105的电容器电极区域f113A；位于第2连接电极f4的正下方来与第2连接电极f4接触的焊盘区域f113B(焊盘)；和被配置在电容器电极区域f113A与焊盘区域f113B之间的熔断器区域f113C。
在电容器电极区域f113A中，上部电极膜f113被分割(分离)成多个电极膜部分(上部电极膜部分)f131～f139。在本实施方式中，各电极膜部分f131～f139均形成为矩形形状，从熔断器区域f113C朝向第1连接电极f3延伸为带状。多个电极膜部分f131～f139，以多个种类的对置面积夹着电容膜f112(与电容膜f112相接)而与下部电极膜f111对置。更具体而言，电极膜部分f131～f139的与下部电极膜f111对应的对置面积，也可以被规定为1∶2∶4∶8∶16∶32∶64∶128∶128。即，多个电极膜部分f131～f139，包括对置面积不同的多个电极膜部分，更详细而言，包括具有公比被设定成2的等比数列的对置面积的多个电极膜部分f131～f138 (或者f131～f137，f139)。从而，由与各电极膜部分f131～f139夹着电容膜f112而对置的下部电极膜f111和电容膜f112所分别构成的多个电容器要素C1～C9，包括具有彼此不同的电容值的多个电容器要素。在电极膜部分f131～f139的对置面积的比如前所述的情况下，电容器要素C1～ C9的电容值的比，与该对置面积的比相等，成为1∶2∶4∶8∶16∶32∶ 64∶128∶128。即，多个电容器要素C1～C9，包括：电容值被设定成使得公比呈2的等比数列的多个电容器要素C1～C8(或者C1～C7，C9)。
在本实施方式中、电极膜部分f131～135形成为宽度相等、长度比设定成1∶2∶4∶8∶16的带状。另外，电极膜部分f135，f136，f137，f138， f139，形成长度相等、宽度比设定为1∶2∶4∶8∶8的带状。电极膜部分 f135～f139，遍及从电容器配置区域f105的第2连接电极f4侧的端缘起至第1连接电极f3侧的端缘为止的范围而延伸形成，电极膜部分f131～f134 形成为比电极膜部分f135～f139更短。
焊盘区域f113B，形成与第2连接电极f4大致相似的形状，且具有大致矩形的平面形状。如图150所示，焊盘区域f113B中的上部电极膜f113，与第2连接电极f4相接。
熔断器区域f113C，沿着焊盘区域f113B的一条长边(相对于基板f2 的周边为内方侧的长边)而配置。熔断器区域f113C，包括沿着焊盘区域 f113B的上述一条长边而排列的多个熔断器单元f107。
熔断器单元f107，由与上部电极膜f113的焊盘区域f113B相同的材料一体式地形成。多个电极膜部分f131～f139，与一个或者多个熔断器单元f107一体式地形成，经由这些熔断器单元f107与焊盘区域f113B连接，经由该焊盘区域f113B与第2连接电极f4电连接。如图149所示，面积比较小的电极膜部分f131～f136，通过一个熔断器单元f107与焊盘区域f113B连接，面积比较大的电极膜部分f137～f139，经由多个熔断器单元 f107与焊盘区域f113B连接。不必采用所有的熔断器单元f107，在本实施方式中，一部分熔断器单元f107是未使用的。
熔断器单元f107，包括：用于与焊盘区域f113B之间的连接的第1宽幅部f107A；用于与电极膜部分f131～f139之间的连接的第2宽幅部 f107B；和用于对第1以及第2宽幅部f107A，7B之间进行连接的窄幅部 f107C。窄幅部f107C被构成为能够通过激光进行切断(熔断)。由此，能够将电极膜部分f131～f139中无用的电极膜部分，通过熔断器单元f107 的切断从而与第1以及第2连接电极f3，f4电断开。
虽然在图149以及图151中省略了图示，但如图150所示，包括上部电极膜f113的表面在内的芯片电容器f101的表面，被前述的钝化膜f23 覆盖。钝化膜f23例如由氮化膜组成，不仅延伸至芯片电容器f101的上表面，还延伸至基板f2的侧面f2C～f2F，来将侧面f2C～f2F的整个区域全部覆盖。进而，在钝化膜f23上，形成前述的树脂膜f24。
钝化膜f23以及树脂膜f24，是对芯片电容器f101的表面进行保护的保护膜。在其中与第1连接电极f3以及第2连接电极f4对应的区域，分别形成前述的开口f25。开口f25分别贯通钝化膜f23以及树脂膜f24，以使得下部电极膜f111的焊盘区域f111B的一部分区域、上部电极膜f113 的焊盘区域f113B的一部分区域露出。进而，在本实施方式中，与第1连接电极f3对应的开口f25，还贯通电容膜f112。
在开口f25，分别埋入第1连接电极f3以及第2连接电极f4。这样，第1连接电极f3便与下部电极膜f111的焊盘区域f111B接合，第2连接电极f4便与上部电极膜f113的焊盘区域f113B接合。在本实施方式中，第1以及第2外部电极f3，f4各自的表面f3A，f4A，被形成为与树脂膜 f24的表面f24A大约处于同一平面。与芯片电阻器f1同样地，能够将芯片电容器f101与安装基板f9倒装芯片接合。
图152是表示上述芯片电容器的内部电气结构的电路图。在第1连接电极f3与第2连接电极f4之间并联连接多个电容器要素C1～C9。在各电容器要素C1～C9与第2连接电极f4之间，串联夹入由一个或者多个熔断器单元f107分别构成的熔断器F1～F9。
在将熔断器F1～F9全部连接时，芯片电容器f101的电容值，与电容器要素C1～C9的电容值的总和相等。若将从多个熔断器F1～F9中选择出的一个或者两个以上的熔断器切断，则与该被切断的熔断器对应的电容器要素被断开，芯片电容器f101的电容值减少该被断开的电容器要素的电容值。
因而，对焊盘区域f111B，f113B之间的电容值(电容器要素C1～C9 的总电容值)进行测定，之后，根据所希望的电容值若将从熔断器F1～ F9中适当地选择出的一个或者多个熔断器通过激光进行熔断，则能够进行向所希望的电容值的契合(激光修调)。尤其是，如果将电容器要素C1～ C8的电容值设定成使公比为2的等比数列，则能够以与作为最小电容值(该等比数列的初项的值)的电容器要素C1的电容值对应的精度进行向目标电容值的契合的微调整。
例如，电容器要素C1～C9的电容值也可以被规定为如下。
C1＝0.03125pF C2＝0.0625pF C3＝0.125pF C4＝0.25pF C5 ＝0.5pF C6＝1pFC7＝2pF C8＝4pF C9＝4pF
这种情况下，能够以0.03125pF的最小契合精度对芯片电容器f101 的容量进行微调整。另外，通过从熔断器F1～F9中适当地选择应切断的熔断器，从而能够提供10pF～18pF之间的任意的电容值的芯片电容器 f101。
如以上所述，根据本实施方式，在第1连接电极f3以及第2连接电极 f4之间，设置可通过熔断器F1～F9断开的多个电容器要素C1～C9。电容器要素C1～C9，包括不同电容值的多个电容器要素、更具体而言，电容值被设定成为等比数列的多个电容器要素。由此，通过从熔断器F1～F9 中选择一个或者多个熔断器来通过激光进行熔断，则不必变更设计便能够对应多个种类的电容值，且能够以共同的设计实现能够准确契合所希望的电容值的芯片电容器f101。
关于芯片电容器f101的各部的详细情况，以下加以说明。参照图149，基板f2，在例如俯视中，也可以具有0.3mm×0.15mm、0.4mm×0.2mm 等的矩形形状(优选0.4mm×0.2mm以下的大小)。电容器配置区域f105，大致成为具有与基板f2的短边的长度相当的一边的正方形区域。基板f2 的厚度也可以是150μm左右。参照图150，基板f2可以是例如通过从背面侧(未形成电容器要素C1～C9的表面)进行的磨削或者研磨从而薄型化的基板。作为基板f2的材料，可以采用以硅基板为代表的半导体基板，也可以采用玻璃基板，还可以采用树脂膜。
绝缘层f20也可以是氧化硅膜等的氧化膜。其膜厚可以是 的程度。下部电极膜f111优选为导电性膜，尤其优选金属膜，也可以是例如铝膜。由铝膜构成的下部电极膜f111，能够通过溅射法形成。上部电极膜f113也同样地，优选导电性膜，尤其优选由金属膜构成，可以是铝膜。由铝膜构成的上部电极膜f113，能够通过溅射法形成。将上部电极膜f113的电容器电极区域f113A分割成电极膜部分f131～f139，进而用于将熔断器区域f113C整形为多个熔断器单元f107的图案形成，可以通过光刻以及蚀刻工艺进行。
电容膜f112可以例如由氮化硅膜构成，其膜厚可以设置为 (例如)。电容膜f112可以是通过等离子CVD(化学气相生长)形成的氮化硅膜。钝化膜f23可以例如由氮化硅膜构成，可以通过例如等离子CVD法形成。其膜厚可以设置为左右。树脂膜f24如前所述可以由聚酰亚胺膜及其他树脂膜构成。
第1以及第2连接电极f3，f4可以由层叠构造膜构成，该层叠构造膜层叠了例如与下部电极膜f111或者上部电极膜f113相接的Ni层f33、在该Ni层f33上层叠的Pd层f34在该Pd层f34上层叠的Au层f35，可以通过例如无电解镀覆法形成。Ni层f33有助于对下部电极膜f111或者上部电极膜f113的紧贴性的提高，Pd层f34作为对上部电极膜或者下部电极膜的材料与第1以及第2连接电极f3，f4的最上层的金之间相互扩散进行抑制的扩散防止层发挥功能。
这样的芯片电容器f101的制造工序，与形成了元件f5之后的芯片电阻器f1的制造工序相同。在芯片电容器f101中形成元件f5(电容器元件) 的情况下，首先，在前述的基板f30(基板f2)的表面，通过热氧化法以及/或者CVD法，形成由氧化膜(例如氧化硅膜)构成的绝缘层f20。接着，通过例如溅射法，在绝缘层f20的整个表面形成由铝膜构成的下部电极膜f111。下部电极膜f111的膜厚可以设置为左右。接着，在该下部电极膜的表面，通过光刻形成与下部电极膜f111的最终形状对应的抗蚀图案。通过将该抗蚀图案作为掩模来蚀刻下部电极膜，从而得到图149 等所示的图案的下部电极膜f111。下部电极膜f111的蚀刻，可以通过例如反应性离子蚀刻进行。
接着，通过例如等离子CVD法，将由氮化硅膜等构成的电容膜f112 形成在下部电极膜f111上。在未形成下部电极膜f111的区域，在绝缘层 f20的表面形成电容膜f112。接着，在该电容膜f112上，形成上部电极膜 f113。上部电极膜f113例如由铝膜构成，能够通过溅射法形成。其膜厚也可以设置为左右。接着，在上部电极膜f113的表面通过光刻形成与上部电极膜f113的最终形状对应的抗蚀图案。通过将该抗蚀图案作为掩模的蚀刻，从而上部电极膜f113被图案形成为最终形状(参照图149等)。由此，上部电极膜f113，在电容器电极区域f113A具有被分割成多个电极膜部分f131～f139的部分，在熔断器区域f113C具有多个熔断器单元f107，整形为具有与这些熔断器单元f107连接的焊盘区域f113B的图案。通过将上部电极膜f113分割，从而能够形成与电极膜部分f131～f139的数目相应的多个电容器要素C1～C9。用于上部电极膜f113的图案形成的蚀刻，即可以通过采用磷酸等的蚀刻液的湿式蚀刻进行，也可以通过反应性离子蚀刻进行。
通过以上步骤，形成芯片电容器f101中的元件f5(电容器要素C1～ C9、熔断器单元f107)。在形成元件f5之后，通过等离子CVD法，形成绝缘膜f45，使之将元件f5(上部电极膜f113、未形成上部电极膜f113的区域中的电容膜f112)完全覆盖(参照图140A)。之后，在形成第1槽 f44以及第2槽f48之后(参照图140B以及图140C)，形成开口f25(参照图140D)。然后，将探头f70压入从开口f25露出的上部电极膜f113 的焊盘区域f113B和下部电极膜f111的焊盘区域f111B，测定多个电容器要素C0～C9的总电容值(参照图140D)。基于该被测定的总电容值，根据作为目的的芯片电容器f101的电容值，来选择应断开的电容器要素、即应切断的熔断器。
从该状态起，进行用于对熔断器单元f107进行熔断的激光修调。即，向构成根据上述总电容值的测定结果而选择出的熔断器的熔断器单元 f107照射激光，将该熔断器单元f107的窄幅部f107C(参照图149)熔断。由此，对应的电容器要素便从焊盘区域f113B断开。在对熔断器单元f107 照射激光时，通过作为覆膜的绝缘膜f45的作用，在熔断器单元f107的附近积蓄激光的能量，从而熔断器单元f107熔断。由此，能够将芯片电容器 f101的电容值可靠地设定为目的电容值。
接着，通过例如等离子CVD法，在覆膜(绝缘膜f45)上沉积氮化硅膜，形成钝化膜f23。前述的覆膜在最终形态下，与钝化膜f23一体化，构成该钝化膜f23的一部分。熔断器切断后所形成的钝化膜f23，进入在熔断器熔断时同时被破坏的覆膜的开口内，对熔断器单元f107的切面进行覆盖并保护。因此，钝化膜f23防止异物进入熔断器单元f107的切断处或者水分入侵熔断器单元f107的切断处。由此，能够制造可靠性高的芯片电容器f101。钝化膜f23也可以整体形成具有例如左右的膜厚。
接着，形成前述的树脂膜f46(参照图140E)。之后，通过树脂膜f46、钝化膜f23堵塞的开口f25被打开(参照图140F)，焊盘区域f111B以及焊盘区域f113B经由开口f25而从树脂膜f46(树脂膜f24)露出。之后，在开口f25中从树脂膜f46露出的焊盘区域f111B上以及焊盘区域f113B 上，通过例如无电解镀覆法，形成第1连接电极f3以及第2连接电极f4 (参照图140G)。
之后，与芯片电阻器f1的情况同样地，若从背面f30B对基板f30进行磨削(参照图140H)，则能切出芯片电容器f101的单片。在利用了光刻工序的上部电极膜f113的图案形成中，能够精度良好地形成微小面积的电极膜部分f131～f139，进而能够形成微细图案的熔断器单元f107。然后，在上部电极膜f113的图案形成后，经过总电容值的测定，决定应切断的熔断器。通过将该所决定出的熔断器切断，从而能够得到被准确契合所希望的电容值的芯片电容器f101。即，在该芯片电容器f101中，通过选择一个或者多个熔断器来进行切断，从而能够容易且迅速地对应于多个种类的电容值。换言之，通过对电容值不同的多个电容器要素C1～C9进行组合，从而能够以共同的设计实现各种电容值的芯片电容器f101。
以上，针对第6参考例的芯片部件(芯片电阻器f1、芯片电容器f101) 进行了说明，但第6参考例还可以采用其他方式来实施。例如，在前述的实施方式中，在芯片电阻器f1的情况下，例示了多个电阻电路具有公比呈 r(0＜r、r≠1)＝2的等比数列的电阻值的多个电阻电路的例子，但也可以是该等比数列的公比为2以外的数。另外，在芯片电容器f101的情况下，也例示了电容器要素具有公比呈r(0＜r、r≠1)＝2的等比数列的电容值的多个电容器要素，但该等比数列的公比也可以是2以外的数。
另外，在芯片电阻器f1、芯片电容器f101中，虽然在基板f2的表面形成绝缘层f20，但如果基板f2是绝缘性的基板，则还可以将绝缘层f20 省去。另外，在芯片电容器f101中，示出了仅上部电极膜f113被分割成多个电极膜部分的结构，但也可以是仅下部电极膜f111被分割成多个电极膜部分，或者上部电极膜f113以及下部电极膜f111双方均被分割成多个电极膜部分。进而，在前述的实施方式中，例示了上部电极膜或者下部电极膜与熔断器单元被一体化的例子，但也可以采用与上部电极膜或者下部电极膜不同的导体膜形成熔断器单元。另外，虽然在前述的芯片电容器 f101中，形成具有上部电极膜f113以及下部电极膜f111的1层电容器结构，但也可以在上部电极膜f113上隔着电容膜层叠其他电极膜，来层叠多个电容器结构。
在芯片电容器f101中，另外，也可以采用导电性基板作为基板f2，采用该导电性基板作为下部电极，形成电容膜f112，使之与导电性基板的表面相接。这种情况下，也可以从导电性基板的背面引出一方的外部电极。另外，在将第6参考例应用于芯片电感器的情况下，在该芯片电感器中形成在前述的基板f2上的元件f5，包括含有多个电感器要素(元件要素) 的电感器电路网(电感器元件)。在该情况下，元件f5被设置在形成于基板f2的表面f2A上的多层布线中，由布线膜f22形成。在该芯片电感器中，通过选择一个或者多个熔断器F来进行切断，从而由于能够将电感器电路网中的多个电感器要素的组合图案设置为任意的图案，因此能够以共同的设计实现电感器电路网的电气特性各种各样的芯片电感器。
然后，在将第6参考例应用于芯片二极管的情况下，在该芯片二极管中形成在前述的基板f2上的元件f5，包括含有多个二极管要素(元件要素)的二极管电路网(二极管元件)。二极管元件形成在基板f2上。在该芯片二极管中，通过选择一个或者多个熔断器F来进行切断，从而能够将二极管电路网中的多个二极管要素的组合图案设置为任意的图案，因此能够以共同的设计实现二极管电路网的各种各样电气特性的芯片二极管。
在芯片电感器以及芯片二极管的任一者中都能够实现与芯片电阻器 f1、芯片电容器f101的情况相同的作用效果。另外，在前述的第1连接电极f3以及第2连接电极f4中，还能够省去在Ni层f33与Au层f35之间夹入的Pd层f34。由于Ni层f33与Au层f35之间的粘接性良好，因此如果在Au层f35未形成前述的针孔，则也可以省去Pd层f34。
另外，如前所述，如果将通过蚀刻形成第1槽f44时采用的抗蚀图案 f41的开口f42的交差部分f43(参照图141)设置为圆形状，则在已完成的芯片部件中，能够使基板f2的表面f2A侧的角落部(粗糙面区域S中的角落部)11整形为圆状。另外，在芯片电阻器f1中已说明的变形例1～ 5(图144～图148)的结构，在芯片电容器f101、芯片电感器以及芯片二极管的任一当中都可应用。
图153是表示采用了第6参考例的芯片部件的电子器械的一例的智能手机的外观的立体图。智能手机f201通过在扁平的长方体形状的框体f202 的内部收纳电子部件而构成。框体f202在表侧以及背侧具有长方形状的一对主面，其一对主面通过四个侧面而结合。在框体f202的一个主面，露出由液晶面板、有机EL面板等构成的显示面板f203的显示面。显示面板f203 的显示面构成触摸面板，对使用者提供输入界面。
显示面板f203，形成占框体f202的一个主面的大部分的长方形形状。配置操作按钮f204，使之沿着显示面板f203的一条短边。在本实施方式中，多个(三个)操作按钮f204沿着显示面板f203的短边排列。使用者通过操作操作按钮f204以及触摸面板，从而进行对智能手机f201的操作，调出必要的功能来使之执行。
在显示面板f203的另一条短边的附近，配置扬声器f205。扬声器f205，既提供用于电话功能的话筒，又被用作用于对音乐数据等进行再生的音响化单元。另一方面，在操作按钮f204的附近，在框体f202的一个侧面配置麦克风f206。麦克风f206除了提供用于电话功能的话筒之外，还被用作录音用的麦克风。
图154是表示在框体f202的内部收纳的电子电路组件f210的结构的图解俯视图。电子电路组件f210包括：布线基板f211、和在布线基板f211 的安装面安装的电路部件。多个电路部件包括：多个集成电路元件(IC) f212-f220、和多个芯片部件。多个IC包括：传送处理ICf212、OneSeg 电视接收ICf213、GPS接收ICf214、FM调谐器ICf215、电源ICf216、闪存f217、微型计算机f218、电源ICf219以及基带ICf220。多个芯片部件 (与第6参考例的芯片部件相当)，包括：芯片电感器f221，f225，f235、芯片电阻器f222，f224，f233、芯片电容器f227，f230，f234、以及芯片二极管f228，f231。
传送处理ICf212内置用于生成对显示面板f203的显示控制信号，且接收来自显示面板f203的表面的触摸面板的输入信号的电子电路。为了与显示面板f203之间的连接，因而在传送处理ICf212上连接柔性布线F209。 OneSeg电视接收ICf213，内置构成用于接收OneSeg播放(以便携式设备作为接收对象的地面数字电视播放)的电波的接收机的电子电路。在 OneSeg电视接收ICf213的附近，配置多个芯片电感器f221、和多个芯片电阻器f222。OneSeg电视接收ICf213、芯片电感器f221以及芯片电阻器 f222，构成OneSeg播放接收电路f223。芯片电感器f221以及芯片电阻器 f222，分别具有被准确契合的电感以及电阻，对OneSeg播放接收电路f223 赋予高精度的电路常数。
GPS接收ICf214内置接收来自GPS卫星的电波来输出智能手机f201 的位置信息的电子电路。FM调谐器ICf215与在其附近安装在布线基板 f211的多个芯片电阻器f224以及多个芯片电感器f225一起，构成FM播放接收电路f226。芯片电阻器f224以及芯片电感器f225，分别具有被准确契合的电阻值以及电感，对FM播放接收电路f226赋予高精度的电路常数。
在电源ICf216的附近，多个芯片电容器f227以及多个芯片二极管f228 被安装在布线基板f211的安装面。电源ICf216与芯片电容器f227以及芯片二极管f228一起，构成电源电路f229。闪存f217是用于对操作系统程序、在智能手机f201的内部生成的数据、通过通信功能从外部获取的数据以及程序等进行记录的存储装置。
微型计算机f218是内置CPU、ROM以及RAM，通过执行各种运算处理从而实现智能手机f201的多个功能的运算处理电路。更具体而言，通过微型计算机f218的作用，实现图像处理、用于各种应用程序的运算处理。在电源ICf219的附近，多个芯片电容器f230以及多个芯片二极管f231被安装在布线基板f211的安装面。电源ICf219与芯片电容器f230以及芯片二极管f231一起，构成电源电路f232。
在基带ICf220的附近，多个芯片电阻器f233、多个芯片电容器f234、以及多个芯片电感器f235被安装在布线基板f211的安装面。基带ICf220 与芯片电阻器f233、芯片电容器f234以及芯片电感器f235一起构成基带通信电路f236。基带通信电路f236提供用于电话通信以及数据通信的通信功能。
通过这样的结构，由电源电路f229，F232适当地调整后的电力被提供给传送处理ICf212、GPS接收ICf214、OneSeg播放接收电路f223、FM 播放接收电路f226、基带通信电路f236、闪存f217以及微型计算机f218。微型计算机f218响应经由传送处理ICf212输入的输入信号来进行运算处理，从传送处理ICf212对显示面板f203输出显示控制信号来使显示面板 f203进行各种显示。
若通过触摸面板或者操作按钮f204的操作来指示OneSeg播放的接收，则通过OneSeg播放接收电路f223的作用来接收OneSeg播放。然后，用于将所接收的图像输出给显示面板f203，且使所接收的声音从扬声器 f205中音响化的运算处理，通过微型计算机f218来执行。另外，在需要智能手机f201的位置信息时，微型计算机f218获取GPS接收ICf214所输出的位置信息，执行采用了该位置信息的运算处理。
进而，若通过触摸面板或者操作按钮f204的操作来输入FM播放接收指令，则微型计算机f218，起动FM播放接收电路f226，执行用于使所接收的声音从扬声器f205输出的运算处理。闪存f217被用于通过通信获取的数据的存储、对通过微型计算机f218的运算、来自触摸面板的输入而制作的数据进行存储。微型计算机f218根据需要对闪存f217写入数据，或者从闪存f217中读出数据。
电话通信或者数据通信的功能，通过基带通信电路f236实现。微型计算机f218，对基带通信电路f236进行控制，来进行用于对声音或者数据进行收发的处理。
<第7参考例涉及的发明>
(1)第7参考例涉及的发明特征
例如，第7参考例涉及的发明特征在于以下的G1～G18。
(G1)一种芯片电阻器，其特征在于，包括：具有相互对置的一对长边以及相互对置的一对短边的矩形基板；在上述基板上沿着上述一对长边中的第1长边设置的第1电极；在上述基板上沿着上述一对长边中的第2 长边设置的第2电极；含有形成在上述基板上的电阻体膜以及被层叠成与上述电阻体膜相接的布线膜，且形成在上述第1电极以及上述第2电极之间的多个电阻电路；和形成在上述第1电极以及上述第2电极之间，对上述多个电阻电路分别进行连接的可切断的多个熔断器。
根据该结构，即使采用小尺寸也能够增大电极面积来提高散热效率。并且，由于散热效率良好，因此能够抑制因电阻体的温度特性引起的电阻值的变动。从而，能够以准确的电阻值实现小尺寸的芯片电阻值。在现有结构中，在小型化时，由于芯片电阻器成为高温，因此担心被面临严酷的温度循环，从而担心温度循环耐性变差。进而，因芯片电阻器成为高温，从而担心与安装布线基板之间的焊料熔解，焊料接合可靠性变差。这些问题都能通过第7参考例来解决。
另外，容易实现低电阻的芯片电阻器。原因在于，能够扩大多个电阻电路中的电阻体膜的宽度，且能够缩短长度。
(G2)根据G1所述的芯片电阻器，其特征在于，上述第1电极以及上述第2电极中的至少一方，沿着对应的上述长边的整个范围而形成。
根据该结构，沿着基板的长度方向形成一对电极，并且，各电极遍及基板的整个长边而延伸，使电极面积变大，能实现散热特性的进一步提高。
(G3)根据G2所述的芯片电阻器，其特征在于，上述第1电极以及上述第2电极中的至少一方，沿着对应的上述长边的整个范围而连续形成。
根据该结构，在小型的芯片电阻器中，能够形成大电极，能够以准确的电阻值实现小尺寸的芯片电阻值。
(G4)根据G2所述的芯片电阻器，其特征在于，上述第1电极以及上述第2电极中的至少一方，包括沿着对应的上述长边隔开间隔而配置的多个电极部分。
(G5)根据G1或者G2所述的芯片电阻器，其特征在于，上述第1 电极包括沿着上述第1长边配置的电极部分，上述第2电极包括沿着上述第2长边隔开间隔配置的多个电极部分，上述第1电极以及上述第2电极的上述各电极部分，被配置成在沿着上述短边的方向上来看不具有重叠的部分。
根据G4以及G5的结构，由于第1电极以及第2电极与芯片电阻器的短边方向对置，因此第1电极以及第2电极的间隔短。故而，在与安装基板焊料接合时，存在焊料在第1以及第2电极之间短路的可能性。因而，通过在长边方向上错开第1电极以及第2电极的配置，便消除了问题。
(G6)根据G1～G5中的任一项所述的芯片电阻器，上述长边的长度为0.4mm以下，上述短边的长度为0.2mm以下。
根据该结构，即使采用小尺寸也能够增大电极面积来提高散热效率。即，即使采用小尺寸，也由于散热效率良好，因此能够抑制因功能元件的温度特性而引起的性能变动。从而，能够以准确的特性实现小尺寸的芯片部件。
(G7)根据G1～G6中任一项所述的芯片电阻器，其特征在于，上述第1电极以及第2电极之间的电阻值为1mΩ～1GΩ。
根据该结构，能够以低电阻值实现小型的芯片电阻器。
(G8)一种芯片部件，其特征在于，包括：具有相互对置的一对长边以及相互对置的一对短边的矩形基板；在上述基板上沿着上述一对长边中的第1长边而设置的第1电极；在上述基板上沿着上述一对长边中的第2 长边而设置的第2电极；以及形成在由上述第1电极以及第2电极夹持的上述基板的表面区域的功能元件。
(G9)根据G8记载的芯片部件，其特征在于，上述第1电极以及上述第2电极中的至少一方，沿着对应的上述长边的整个范围而形成。
(G10)根据G9记载的芯片部件，其特征在于，上述第1电极以及上述第2电极中的至少一方，沿着对应的上述长边的整个范围而连续地形成。
(G11)根据G8～G10中的任一项记载的芯片部件，其特征在于，包括形成在上述第1电极以及上述第2电极之间，对上述多个电阻电路分别进行连接的可切断的多个熔断器，上述功能元件包括二极管，上述芯片部件是芯片二极管。
(G12)根据G8～G10中的任一项记载的芯片部件，其特征在于，上述功能元件包括电感器，上述芯片部件是芯片电感器。
(G13)根据G8～G10中的任一项记载的芯片部件，其特征在于，上述功能元件包括电容器，上述芯片部件是芯片电容器。
(G14)根据G8～G13中的任一项记载的芯片部件，其特征在于，包括形成在上述第1电极以及上述第2电极之间，且选择性地对上述功能元件进行连接的可切断的多个熔断器。
(G15)根据G8～G14中的任一项记载的芯片部件，其特征在于，上述长边的长度是0.4mm以下，上述短边的长度是0.2mm以下。
根据G8～G15的结构，即使采用小尺寸，也能够增大电极面积来提高散热效率。并且，由于散热效率良好，因此能够抑制因功能元件的温度特性而引起的变动，能够提供一种特性提高了的芯片部件。
(G16)一种电路组件，其特征在于，包括：安装基板、安装在上述安装基板的G1～7中的任一项所述的芯片电阻器或者G8～G15中的任一项所述的芯片部件。
(G17)根据G16所述的电路组件，其特征在于，上述安装基板是沿着规定的弯曲方向被弯曲的柔性基板，使上述一对长边沿着与上述柔性基板的弯曲方向正交的方向来将上述芯片电阻器或者芯片部件安装在上述安装基板。
根据G16以及G17的结构，芯片电阻器、芯片部件，由于电极面积大，因此与安装基板之间的接合面积大，能够牢固地与安装基板接合。因此，即使产生安装基板与芯片电阻器、芯片部件之间的热膨胀系数差，接合部也不易剥落。另外，由于接合部之间的距离短，因此对芯片电阻器施加的弯曲应力小，不易产生芯片电阻器、芯片部件的破损。尤其是，在配置芯片电阻器、芯片部件的长边，使之与安装基板的弯曲方向正交时，从安装基板对芯片电阻器、芯片部件施加的弯曲应力成为最小。进而，由于从电阻元件、功能元件到电极的距离短，因此散热路径短，且电极面积大，故而散热面积大。因此，不易因温度循环而受到破坏，能够提供一种热压力少的电路组件。
(G18)一种电子器械，其特征在于，包括：框体、和收纳在上述框体的G16或者G17记载的电路组件。
根据该结构，能够提供小型且高性能的电子器械。
(2)第7参考例涉及的发明实施方式
以下，参照附图对第7参考例的实施方式进行详细说明。另外，图 155～图188所示的符号，仅在这些附图中有效，即使被使用于其他实施方式中，也不表示与该其他实施方式的符号相同的要素。
(2-1)芯片电阻器的实施方式的说明
图155(A)是表示第7参考例的一实施方式涉及的芯片电阻器g10 的外观结构的图解立体图，图155(B)是表示将芯片电阻器g10安装在基板上的状态的侧视图。参照图155(A)，第7参考例的一实施方式涉及的芯片电阻器g10具备：在基板g11上形成的第1连接电极g12；第2 连接电极g13；和电阻电路网g14。基板g11在俯视下为大约长方形状的长方体形状，作为一例，是长边方向的长度L＝0.3mm、短边方向的宽度W＝0.15mm、厚度T＝0.1mm的程度的大小的微小芯片。基板g11，也可以是俯视下被倒角的圆角形状。基板例如能够由硅、玻璃、陶瓷等形成。在以下的实施方式中，以基板g11为硅基板的情况为例进行说明。
在基板g11上，第1连接电极g12沿着基板g11的一条长边g111而设置，是长边g111方向较长的矩形电极。第2连接电极g13沿着基板g11 上的另一条长边g112而设置，是长边g112方向较长的矩形电极。本实施方式的特征在于，这样沿着基板g11的一对长边g111、112形成一对连接电极。电阻电路网g14被设置在由基板g11上的第1连接电极g12和第2 连接电极g13夹持的中央区域(电路形成面或者元件形成面)。并且，电阻电路网g14的一端侧与第1连接电极g12电连接，电阻电路网g14的另一端侧与第2连接电极g13电连接。这些第1连接电极g12、第2连接电极g13以及电阻电路网g14，例如作为一例，能够采用微细加工工艺设置在基板g11上。尤其是，通过采用后述的光刻工艺，能够形成微细且准确的布局图案的电阻电路网g14。
第1连接电极g12以及第2连接电极g13，分别作为外部连接电极发挥功能。在芯片电阻器g10被安装在电路基板g15的状态下，如图155(B) 所示，第1连接电极g12以及第2连接电极g13分别通过焊料而与电路基板g15的电路(未图示)电气式或者机械式连接。另外，作为外部连接电极发挥功能的第1连接电极g12以及第2连接电极g13，为了提高焊料润湿性以及提高可靠性，优选至少表面区域由金(Au)形成，或者对表面实施镀金。
图156是芯片电阻器g10的俯视图，示出第1连接电极g12、第2连接电极g13以及电阻电路网g14的配置关系进而电阻电路网g14的俯视结构(布局图案)。参照图156，芯片电阻器g10包括：第1连接电极g12，其被配置成使长边沿着基板g11上表面的一条长边g111，俯视下较长且呈大约矩形；第2连接电极g13，其被配置成使长边沿着基板g11上表面的另一条长边g112，俯视下较长且大约呈矩形；和电阻电路网g14，其被设在第1连接电极g12以及第2连接电极g13之间的俯视矩形的区域中。
在电阻电路网g14中，具有在基板g11上按矩阵状排列的具有相等的电阻值的多个单位电阻体R(在图156的示例中，沿着行方向(基板g11 的宽度(短边)方向)排列8个单位电阻体R，沿着列方向(基板g11的长度方向)排列44个单位电阻体R，包括总计352个单位电阻体R的结构)。并且，这些多个单位电阻体R的1～64个的规定个数通过导体膜C (导体膜C优选为由Al、AlSi、AlSiCu、或者AlCu等的铝系金属形成的布线膜)电连接，形成与所连接的单位电阻体R的个数相应的多个种类的电阻电路。
进而，为了将电阻电路电气式组入电阻电路网g14中或者从电阻电路网g14电分离而设置可熔断的多个熔断器F(优选由作为与导体膜C相同的材料的Al、AlSi、AlSiCu、或者AlCu等的铝系金属膜形成的布线膜，以下称作“熔断器”)。多个熔断器F沿着第2连接电极g13的内侧边排列成使配置区域成为直线状。更具体而言，多个熔断器F以及连接用导体膜、即布线膜C被排列成相邻，且被配置成使其排列方向成为直线状。
图157A是将图156所示的电阻电路网g14的一部分放大描绘的俯视图，图157B以及图157C，分别为对电阻电路网g14中的单位电阻体R的结构进行说明而描绘的长度方向的纵剖视图以及宽度方向的纵剖视图。参照图157A、图157B以及图157C，针对单位电阻体R的结构进行说明。
在基板g11的上表面形成绝缘层(SiO2)g19，在绝缘层g19上配置电阻体膜g20。电阻体膜g20由包括从由NiCr、NiCrAl、NiCrSi、NiCrSiAl、 TaN、TaSiO2、TiN、TiNO以及TiSiON组成的群中选择出的1种以上的成分在内的材料构成。通过采用这样的材料形成电阻体膜g20，从而可实现采用光刻的微细加工。另外，电阻值不易因温度特性的影响而发生变化，能够制作准确的电阻值的芯片电阻器。该电阻体膜g20被设置为在第1连接电极g12与第2连接电极g13之间平行地直线状延伸的多个电阻体膜(以下称作“电阻体膜行”)，有些情况下，电阻体膜行g20在行方向上在规定的位置被切断。在电阻体膜行g20上，层叠作为导体膜片g21的例如铝膜。各导体膜片g21，在电阻体膜行g20上在行方向上隔开固定间隔R而层叠。
若用电路记号示出该结构的电阻体膜行g20以及导体膜片g21的电气特征，则如图158所示。即，如图158(A)所示，规定间隔R的区域的电阻体膜行g20部分，分别形成一定电阻值r的单位电阻体R。层叠了导体膜片g21的区域，通过该导体膜片g21而将电阻体膜行g20短路。从而，形成由图158(B)所示的电阻r的单位电阻体R的串联连接形成的电阻电路。
另外，由于相邻的电阻体膜行g20彼此通过电阻体膜行g20以及导体膜片g21而连接，因此图157A所示的电阻电路网，构成图158(C)所示的电阻电路。在图157B以及图157C所示的图解式剖视图中，附图标记 g11表示基板，g19表示作为绝缘层的二氧化硅SiO2层，g20表示在绝缘层g19上形成的电阻体膜，g21表示铝(Al)的布线膜，g22表示作为保护膜的SiN膜，g23表示作为保护层的聚酰亚胺层。
电阻体膜g20的材质，如上述那样，由包括从由NiCr、NiCrAl、NiCrSi、 NiCrSiAl、TaN、TaSiO2、TiN、TiNO以及TiSiON组成的群中选择出的1 种以上的成分的材料构成。另外，电阻体膜g20的膜厚优选为如果将电阻体膜g20的膜厚设置为该范围，则能够将电阻体膜g20的温度系数实现在50ppm/℃～200ppm/℃，成为不易受到温度特性的影响的芯片电阻器。
另外，如果电阻体膜g20的温度系数小于1000ppm/℃，则能够得到实用上良好的芯片电阻器。进而，电阻体膜g20优选包括具有1μm～1.5μm 的线宽的线状要素的结构。因为能够兼顾电阻电路的微细化和良好的温度特性。布线膜g21，也可以替换Al，而由AlSi、AlSiCu或者AlCu等的铝系金属膜形成。通过这样由铝系金属膜形成布线膜g21(包括熔断器F)，从而实现工艺加工精度的提高。
另外，关于该结构的电阻电路网g14的制造工艺，之后详细描述。在本实施方式中，形成在基板g11上的电阻电路网g14中包括的单位电阻体 R，包括：电阻体膜行g20；和在电阻体膜行g20上在行方向上隔着固定间隔层叠的多个导体膜片g21，未层叠导体膜片g21的固定间隔R部分的电阻体膜行g20，构成1个单位电阻体R。构成单位电阻体R的电阻体膜行g20，其形状以及大小完全相等。从而，基于在基板上制作的形状相同大小相同的电阻体膜几乎成为相同值这样的特性，在基板g11上按矩阵状排列的多个单位电阻体R，具有相等的电阻值。
在电阻体膜行g20上层叠的导体膜片g21，形成单位电阻体R，并且还实现用于连接多个单位电阻体R来构成电阻电路的连接用布线膜的作用。图159(A)是将图156所示的芯片电阻器g10的俯视图的一部分放大来描绘的包括熔断器F在内的区域的部分放大俯视图，图159(B)是表示沿着图159(A)的B-B的剖视结构的图。
如图159(A)(B)所示，熔断器F也通过层叠在电阻体膜g20上的布线膜g21形成。即，在与层叠在形成单位电阻体R的电阻体膜行g20上的导体膜片g21相同的层，采用作为与导体膜片g21相同的金属材料的铝 (Al)形成。另外，导体膜片g21如前所述，为了形成电阻电路，因此还被用作对多个单位电阻体R进行电连接的连接用导体膜C。
即，在层叠在电阻体膜g20上的同一层，单位电阻体R形成用的布线膜、用于形成电阻电路的连接用布线膜、用于构成电阻电路网g14的连接用布线膜、用于将熔断器F进而电阻电路网g14与第1连接电极g12以及第2连接电极g13连接的布线膜，采用相同的铝系金属材料(例如铝)，通过相同的制造工艺(例如溅射以及光刻工艺)形成。这样，能简化该芯片电阻器g10的制造工艺，能够利用共同的掩模同时形成各种布线膜。进而，还提高与电阻体膜g20之间的对准性。
图160是将对图156所示的电阻电路网g14中的多个种类的电阻电路进行连接的连接用导体膜C以及熔断器F的排列关系、与该连接用导体膜 C以及熔断器F连接的多个种类的电阻电路之间的连接关系图解示出的图。参照图160，在第1连接电极g12，连接电阻电路网g14中所含的基准电阻电路R8的一端。基准电阻电路R8由8个单位电阻体R的串联连接形成，其另一端与熔断器F1连接。
在熔断器F1与连接用导体膜C2上，连接由64个单位电阻体R的串联连接组成的电阻电路R64的一端以及另一端。在连接用导体膜C2与熔断器F4上，连接由32个单位电阻体R的串联连接组成的电阻电路R32 的一端以及另一端。在熔断器F4与连接用导体膜C5上，连接由32个单位电阻体R的串联连接组成的电阻电路体R32的一端以及另一端。
在连接用导体膜C5与熔断器F6上，连接由16个单位电阻体R的串联连接组成的电阻电路R16的一端以及另一端。在熔断器F7以及连接用导体膜C9上，连接由8个单位电阻体R的串联连接组成的电阻电路R8 的一端以及另一端。在连接用导体膜C9以及熔断器F10上，连接由4个单位电阻体R的串联连接组成的电阻电路R4的一端以及另一端。
在熔断器F11以及连接用导体膜C12上，连接由2个单位电阻体R 的串联连接组成的电阻电路R2的一端以及另一端。在连接用导体膜C12 以及熔断器F13上，连接由1个单位电阻体R组成的电阻电路体R1的一端以及另一端。在熔断器F13以及连接用导体膜C15上，连接由2个单位电阻体R的并联连接组成的电阻电路R/2的一端以及另一端。
在连接用导体膜C15以及熔断器F1 6上，连接由4个单位电阻体R 的并联连接组成的电阻电路R/4的一端以及另一端。在熔断器F16以及连接用导体膜C18上，连接由8个单位电阻体R的并联连接组成的电阻电路 R/8的一端以及另一端。在连接用导体膜C18以及熔断器F19上，连接由 16个单位电阻体R的并联连接组成的电阻电路R/16的一端以及另一端。
在熔断器F19以及连接用导体膜C22上，连接由32个单位电阻体R 的并联连接组成的电阻电路R/32。多个熔断器F以及连接用导体膜C，分别是将熔断器F1、连接用导体膜C2、熔断器F3、熔断器F4、连接用导体膜C5、熔断器F6、熔断器F7、连接用导体膜C8、连接用导体膜C9、熔断器F10、熔断器F11、连接用导体膜C12、熔断器F13、熔断器F14、连接用导体膜C15、熔断器F16、熔断器F17、连接用导体膜C18、熔断器 F19、熔断器F20、连接用导体膜C21、连接用导体膜C22配置成直线状来串联连接而成。是若各熔断器F熔断则与熔断器F相邻连接的连接用导体膜C之间的电连接被切断的结构。
若用电气电路图示出该结构，则如图161所示。即，在所有的熔断器 F都未熔断的状态下，电阻电路网g14构成在第1连接电极g12以及第2 连接电极g13之间设置的由8个单位电阻体R的串联连接组成的基准电阻电路R8(电阻值8r)的电阻电路。例如，若将1个单位电阻体R的电阻值r设置为r＝80Ω，则通过8r＝640Ω的电阻电路，构成连接了第1连接电极g12以及第2连接电极g13的芯片电阻器g10。
然后，在基准电阻电路R8以外的多个种类的电阻电路上，分别并联连接熔断器F，通过各熔断器F使得这些多个种类的电阻电路成为短路的状态。即，虽然在基准电阻电路R8上串联连接了12种13个电阻电路R64～ R/32，但各电阻电路由于分别因并联连接的熔断器F而短路，因此从电气上看，各电阻电路未被组入电阻电路网g14中。
本实施方式涉及的芯片电阻器g10，根据所要求的电阻值，将熔断器 F选择性地例如通过激光进行熔断。这样，并联连接的熔断器F被熔断的电阻电路，便被组入电阻电路网g14中。从而，能够设置为电阻电路网g14 整体的电阻值具有与被熔断的熔断器F对应的电阻电路串联连接地被组入所得的电阻值的电阻电路网。
换言之，本实施方式涉及的芯片电阻器g10，通过将与多个种类的电阻电路对应地设置的熔断器F选择性地熔断，从而能够将多个种类的电阻电路(例如，若F1、F4、F13熔断，则为电阻电路R64、R32、R1的串联连接)组入电阻电路网中。并且，多个种类的电阻电路，由于各自的电阻值是固定的，因此能够以所谓的数字式对电阻电路网g14的电阻值进行调整，使之成为具有所要求的电阻值的芯片电阻器g10。
另外，多个种类的电阻电路具备：具有相等电阻值的单位电阻体R串联地以1个、2个、4个、8个、16个、32个和64个这样的等比数列的方式增加单位电阻体R的个数来连接的多个种类的串联电阻电路、以及相等电阻值的单位电阻体R并联地以2个、4个、8个、16个和32个这样的等比数列的方式增加单位电阻体R的个数来连接的多个种类的并联电阻电路。并且，这些电路电路在通过熔断器F而短路的状态下串联连接。从而，通过将熔断器F选择性地熔断，从而能够将电阻电路网g14整体的电阻值在小电阻值至大电阻值为止的大范围内设定为任意的电阻值。
图162是第7参考例的其他实施方式涉及的芯片电阻器g30的俯视图，示出第1连接电极g12、第2连接电极g13以及电阻电路网4的配置关系以及电阻电路网g14的俯视结构。在本实施方式中，也沿着基板g11的一对长边，设置第1连接电极g12以及第2连接电极g13。
芯片电阻器g30与前述的芯片电阻器g10的不同之处在于，电阻电路网g14中的单位电阻体R的连接方式。即，在芯片电阻器g30的电阻电路网g14，具有在基板g11上按矩阵状排列的具有相等电阻值的多个单位电阻体R(在图162的结构中，沿着行方向(基板g11的短边(宽度)方向) 排列8个单位电阻体R，沿着列方向(基板g11的长度方向)排列44个单位电阻体R而总计包括352个单位电阻体R的结构)。并且，这些多个单位电阻体R的1～128个的规定个数被电连接，形成多个种类的电阻电路。所形成的多个种类的电阻电路，通过作为电路网连接单元的导体膜以及熔断器F以并联方式相连接。多个熔断器F沿着第2连接电极g13的内侧边排列使得配置区域为直线状，是若熔断器F熔断则熔断器F所连接的电阻电路与电阻电路网g14电分离的结构。
另外，构成电阻电路网g14的多个单位电阻体R的材质以及结构、连接用导体膜、熔断器F的材质以及结构，由于与之前说明的芯片电阻器g10 中对应的部位的结构相同，因而在此省略说明。图163是将图162所示的电阻电路网中的多个种类的电阻电路的连接方式、与对这些电阻电路进行连接的熔断器F的排列关系以及与熔断器F连接的多个种类的电阻电路的连接关系图解示出的图。
参照图163，在第1连接电极g12，连接电阻电路网g14中包括的基准电阻电路R/16的一端。基准电阻电路R/16，由16个单位电阻体R的并联连接组成，其另一端与连接剩下的电阻电路的连接用导体膜C连接。在熔断器F1与连接用导体膜C上，连接由128个单位电阻体R的串联连接组成的电阻电路R128的一端以及另一端。
在熔断器F5与连接用导体膜C上，连接由64个单位电阻体R的串联连接组成的电阻电路R64的一端以及另一端。在电阻膜F6与连接用导体膜C上，连接由32个单位电阻体R的串联连接组成的电阻电路R32的一端以及另一端。在熔断器F7与连接用导体膜C上，连接由16个单位电阻体R的串联连接组成的电阻电路R16的一端以及另一端。
在熔断器F8与连接用导体膜C上，连接由8个单位电阻体R的串联连接组成的电阻电路R8的一端以及另一端。在熔断器F9与连接用导体膜 C上，连接由4个单位电阻体R的串联连接组成的电阻电路R4的一端以及另一端。在熔断器F10与连接用导体膜C上，连接由2个单位电阻体R 的串联连接组成的电阻电路R2的一端以及另一端。
在熔断器F11与连接用导体膜C上，连接由1个单位电阻体R的串联连接组成的电阻电路R1的一端以及另一端。在熔断器F12与连接用导体膜C上，连接由2个单位电阻体R的并联连接组成的电阻电路R/2的一端以及另一端。在熔断器F13与连接用导体膜C上，连接由4个单位电阻体R的并联连接组成的电阻电路R/4的一端以及另一端。
熔断器F14、F15、F16被电连接，在这些熔断器F14、F15、F16与连接用导体C上，连接由8个单位电阻体R的并联连接组成的电阻电路R/8 的一端以及另一端。熔断器F17、F18、F19、F20、F21被电连接，在这些熔断器F17～F21与连接用导体膜C上，连接由16个单位电阻体R的并联连接组成的电阻电路R/16的一端以及另一端。
熔断器F具备21个熔断器F1～F21，这些熔断器全部与第2连接电极g13连接。由于是这样的结构，因此若连接电阻电路的一端的任一熔断器F熔断，则一端与该熔断器F连接的电阻电路，便与电阻电路网g14电断开。
若用电气电路图示出图163的结构、即芯片电阻器g30所具备的电阻电路网g14的结构，则如图164所示。在所有的熔断器F都未熔断的状态下，电阻电路网g14在第1连接电极g14以及第2连接电极g13之间，构成基准电阻电路R/16、与12种电阻电路R/16、R/8、R/4、R/2、R1、R2、 R4、R8、R16、R32、R64、R128的并联连接电路之间的串联连接电路。
然后，在基准电阻电路R/16以外的12种电阻电路，分别串联连接熔断器F。从而，在具有该电阻电路网g14的芯片电阻器g30中，如果根据所要求的电阻值，将熔断器F选择性地例如通过激光进行熔断，则与被熔断的熔断器F对应的电阻电路(熔断器F串联连接而成的电阻电路)，便与电阻电路网g14电分离，能够对芯片电阻器g10的电阻值进行调整。
换言之，本实施方式涉及的芯片电阻器g30，也能够通过将与多个种类的电阻电路对应地设置的熔断器F选择性地熔断，从而将多个种类的电阻电路与电阻电路网电分离。并且，多个种类的电阻电路由于各自的电阻值是固定的，因此能够以所谓的数字式对电阻电路网g14的电阻值进行调整，使之成为具有所要求的电阻值的芯片电阻器g30。
另外，多个种类的电阻电路具备：将具有相等电阻值的单位电阻体R 串联地以1个、2个、4个、8个、16个、32个、64个以及128个这样的等比数列的方式增加单位电阻体R的个数来连接的多个种类的串联电阻电路；以及相等电阻值的单位电阻体R并联地以2个、4个、8个、16个这样的等比数列的方式增加单位电阻体R的个数来连接的多个种类的并联电阻电路。由此，通过将熔断器F选择性地熔断，从而能够将电阻电路网g14整体的电阻值精细且数字式地设定为任意的电阻值。
另外，在图164所示的电气电路中，在基准电阻电路R/16以及并联连接的电阻电路中电阻值小的电阻电路中，存在流过过电流的倾向，在电阻设定时，必须将电阻中流动的额定电流设计得大。因而，为了使电流分散，也可以对电阻电路网的连接结构进行变更，使得图164所示的电气电路成为图165(A)所示的电气电路结构。即，去掉基准电阻电路R/16，且并联连接的电阻电路变成包括将最小电阻值作为r，将多组电阻值r的电阻单位体R1并联连接而成的结构g140的电路。
图165(B)是表示具体电阻值的电气电路图，被设置为包括将80Ω的单位电阻体与熔断器F之间的串联连接并联连接多组而成的结构g140 在内的电路。这样，能够实现所流动的电流的分散。图166是用电气电路图表示第7参考例的进一步其他实施方式涉及的芯片电阻器所具备的电阻电路网g14的电路结构的图。图166所示的电阻电路网g14的特征在于，多个种类的电阻电路的串联连接、与多个种类的电阻电路的并联连接之间进一步串联连接而成的电路结构。
在串联连接的多个种类的电阻电路中，与之前的实施方式同样地，按每个电阻电路，并联连接熔断器F，然后串联连接而成的多个种类的电阻电路，全部通过熔断器F而成为短路状态。因此，若将熔断器F熔断，则通过该熔断器F而短路的电阻电路，便被电气式组入电阻电路网g14中。另一方面，在并联连接的多个种类的电阻电路上分别串联连接熔断器F。因此，通过将熔断器F熔断，从而能够将熔断器F所串联连接的电阻电路从电阻电路的并联连接中电断开。
如果设置为该结构，则例如能够在并联连接侧制作1kΩ以下的小电阻，在串联连接侧制作1kΩ以上的电阻电路。由此，能够采用由通用的基本设计构成的电阻电路网g14，制作数Ω的小电阻至数MΩ的大电阻为止的大范围的电阻电路。另外，在精度良好地设定电阻值的情况下，如果预先将与要求电阻值接近的串联连接侧电阻电路的熔断器F切断，则能够通过将并联连接侧的电阻电路的熔断器F熔断，来进行精细的电阻值的调整，提高向所希望的电阻值的契合的精度。
图167是表示具有10Ω～1MΩ的电阻值的芯片电阻器中的电阻电路网g14的具体结构例的电气电路图。如图167所示的电阻电路网g14，也成为通过熔断器F而短路的多个种类的电阻电路的串联连接、与串联连接熔断器F而成的多个种类的电阻电路的并联连接之间进一步串联连接而成的电路结构。
根据图167的电阻电路，能够在并联连接侧将10～1kΩ的任意电阻值设定在精度1％以内。另外，在串联连接侧的电路中，能够将1k～1MΩ的任意电阻值设定在精度1％以内。在使用串联连接侧的电路的情况下，通过预先将与所希望的电阻值接近的电阻电路的熔断器F熔断，并契合至所希望的电阻值，从而存在能够高精度地设定电阻值的优点。
另外，虽然仅说明了熔断器F采用与连接用导体膜C同一层的情况，但连接用导电膜C部分也可以在其之上进一步层叠其他导体膜，降低导体膜的电阻值。另外，可以去掉电阻体膜，而仅设置为连接用导体膜C。另外，即使在该情况下，如果不在熔断器F上层叠导体膜，熔断器F的熔断性也不会变差。
图168是用于对第7参考例的进一步其他实施方式涉及的芯片电阻器 g90的要部结构进行说明的图解俯视图。例如，在前述的芯片电阻器g10 (参照图155、图156)、芯片电阻器g30(参照图162)中，若俯视来表示构成电阻电路的电阻体膜行g20与导体膜片g21之间的关系，则成为图 168(A)所示的结构。即，如图168(A)所示，规定间隔R的区域的电阻体膜行g20部分，形成固定电阻值r的单位电阻体R。然后，在单位电阻体R的两侧层叠导体膜片g21，通过该导体膜片g21将电阻体膜行g20 短路。
在此，在前述的芯片电阻器g10以及芯片电阻器g30中，形成单位电阻体R的电阻体膜行g20部分的长度是例如12μm，电阻体膜行g20的宽度为例如1.5μm，单位电阻(表面电阻)为10Ω/□。因此，单位电阻体r 的电阻值r为r＝80Ω。其中，在例如图155、图156所示的芯片电阻器g10 中，希望不扩展电阻电路网g14的配置区域地提高电阻电路网g14的电阻值，实现芯片电阻器g10的高电阻化。
因而，在本实施方式涉及的芯片电阻器g90中，变更电阻电路网g14 的布局，将构成电阻电路网中所含的电阻电路的单位电阻体设置为俯视中如图168(B)所示的形状以及大小。参照图168(B)，电阻体膜行g20，包括以宽度1.5μm按直线状延伸的线状的电阻体膜行g20。并且，在电阻体膜行g20中，规定间隔R′的电阻体膜行g20部分，形成固定的电阻值 r′的单位电阻体R′。单位电阻体R′的长度设置为例如17μm。这样，单位电阻体R′的电阻值r′，与图168(A)所示的单位电阻体R相比，能够成为大致2倍的R′＝160Ω的单位电阻体。
另外，在电阻体膜行g20上层叠的导体膜片g21的长度，不管是在图 168(A)所示的芯片电阻器中，还是在图168(B)所示的芯片电阻器中，都能够由相同的长度构成。因而，通过对构成电阻电路网g14中所含的电阻电路的各单位电阻体R′的布局图案进行变更，设置为单位电阻体R′能够串联状连接的布局图案，从而芯片电阻器g90能实现高电阻化。
图169是表示第7参考例的其他实施方式涉及的芯片电阻器的电极的配置结构(布局)的俯视图。如图169(A)所示的芯片电阻器g40，在基板g11上，沿着基板g11的一条长边g111而设置，具有长边g111方向较长的第1连接电极g12。另外，具有沿着基板g11的另一条长边g112而设置，且长边g112方向较长的第2连接电极g13。基板g11的宽度W为 300μm，长度L为150μm。基板g11上的第1连接电极g12以及第2连接电极g13，其宽度W为300μm，其长度为50μm，因此由这些电极g12、 13夹持的电阻电路网形成区域g14，成为宽度W为300μm、其长度为50μm 的细长的区域。并且，长度/宽度(L/W)的比例设置为0.17。
如本实施例的芯片电阻器g40所示，若在基板g11上，将3分之1的区域设为电阻电路网形成区域g14，将剩余的3分之2的区域设为夹持电阻电路网形成区域g14地配置的较长的电极g12、g13，则能够增大电极 g12、g13的表面积，增大电极g12、g13与安装基板之间的接合面积。从而成为抗热压力强的芯片电阻器g40。
另外，通过将电阻电路网形成区域g14设置为由电极g12、g13夹持的细长的区域，从而该区域的长度L变短，宽度W扩大。因而，能够使在电阻电路网形成区域g14形成的电阻体膜的宽度扩大，且缩短长度，能够实现低电阻的芯片电阻器g40。图169(B)是其他实施方式涉及的芯片电阻器g50的俯视图。在该芯片电阻器g50中，基板g11上在长度方向上被3等分来分成三个区域。在第1区域g201，设置第1连接电极g12，第 2区域g202被设置为电阻电路网形成区域g14，在第3区域g203形成第2 连接电极g13A、g13B。
虽然第1连接电极g12，沿着基板g11的一条长边g111而设置，但并非遍及一条长边g111的整个范围而设置。以一条长边g111的中央部分为中心来延伸，并非在一条长边g111的两端部分配置第1连接电极g12。虽然第2连接电极g13A、g13B沿着另一条长边g112设置，但包括沿着另一条长边g112隔开间隔而配置的两个电极部分g13A以及g13B。更具体而言，成为除去另一条长边g112的中央部分，具有沿着两端部分延伸的两个电极部分g13A以及g13B的配置结构。
另外，若在基板g11的短边方向上观察第1连接电极g12以及第2连接电极g13A、g13B，则第1连接电极g12与第2连接电极g13A、g13B 被配置成不具有重叠的部分。通过将电极g12、g13A、g13B设置为该配置结构，从而在将芯片电阻器g200焊料接合在安装基板时，能够避免焊料在第1连接电极g12以及第2连接电极g13A、g13B之间短路的可能性。
第7参考例涉及的芯片电阻器中的电极的配置结构，并不限定于图 169(A)(B)所示的结构。例如，可采用将第1连接电极g12设置为包括沿着一条长边g111隔开间隔地配置的多个电极部分的配置结构，第2 连接电极g13也设置为包括沿着另一条长边g112隔开间隔地配置的多个电极部分的配置结构。并且，这些第1连接电极g12的多个电极部分、与第2连接电极g13的多个电极部分，可以设置成相互错开配置的结构，使得在短边方向上看不具有重叠部分，即，不夹着电阻电路网形成区域g14 而对置。
另外，在图169(B)所示的芯片电阻器g50中，也可以设置成在第1 区域g201以及第3区域g203中的未设置电极的区域，配置了电阻电路网的结构。该结构的情况下，电阻电路网的配置区域增加，能够增加电阻值的选择范围。或者，存在容易实现更高电阻的芯片电阻器的优点。
图170是表示参照图155～161说明的芯片电阻器g10的制造工序的一例的流程图。接着，根据该流程图的制造工序，且根据需要参照图155～ 161，针对芯片电阻器g10的制造方法详细进行说明。步骤S1：首先，将基板g11配置在规定的处理室，在其表面，通过例如热氧化法，形成作为绝缘层g19的二氧化硅(SiO2)层。
步骤S2：接着，通过例如溅射法，将包括从由NiCr、NiCrAl、NiCrSi、 NiCrSiAl、TaN、TaSiO2、TiN、TiNO、以及TiSiON构成的群中选择出的 1种以上在内的材料、例如TiN、TiON或者TiSiON的电阻体膜g20形成于绝缘层g19的表面整个区域。步骤S3：接着，通过例如溅射法，在电阻体膜g20的表面整个区域，层叠形成例如铝(Al)的布线膜g21。所层叠的电阻体膜g20以及布线膜g21的2层膜的总计膜厚可以设置为左右。布线膜g21也可以替换Al，而由AlSi、AlSiCu、或者AlCu等的铝系金属膜形成。通过由Al、AlSi、AlSiCu或者AlCu等的铝系金属膜形成布线膜g21，从而实现工艺加工精度的提高。
步骤S4：接着，采用光刻工艺，在布线膜g21的表面，形成与电阻电路网g14的俯视结构(包括导体膜C以及熔断器膜F的布局图案)对应的抗蚀图案(第1抗蚀图案的形成)。步骤S5：然后，进行第1蚀刻工序。即，将在步骤S4形成的第1抗蚀图案作为掩模，通过例如反应性离子蚀刻(RIE)蚀刻电阻体膜g20以及布线膜g21这样的被层叠的2层膜。然后，在蚀刻后将第1抗蚀图案剥离。
步骤S6：再次采用光刻工艺形成第2抗蚀图案。步骤S6中形成的第 2抗蚀图案，是将在电阻体膜g20上层叠的布线膜g21选择性地去除，来形成单位电阻体R(图156中附加细小点而示出的区域)的图案。步骤S7：将步骤S6中形成的第2抗蚀图案作为掩模，通过例如湿式蚀刻，选择性地仅蚀刻布线膜g21(第2蚀刻工序)。蚀刻后，将第2抗蚀图案剥离。这样，便能得到图156所示的电阻电路网g14的布局图案。
步骤S8：在该阶段，测定在基板表面形成的电阻电路网g14的电阻值 (电路网g14整体的电阻值)。该测定是通过使例如多探针与连接图156 所示的第1连接电极g12的一侧的电阻电路网g14的端部、和连接第2连接电极g13的一侧的熔断器膜以及电阻电路网g14的端部接触来进行测定的。通过该测定，能够判定所制造的电阻电路网g14的初始状态中的良好与否。
步骤S9：接着，形成例如由氮化膜构成的覆膜g22a，使得将基板g11 上形成的电阻电路网g14的整个面覆盖。覆膜g22a也可以置换氮化膜(SiN 膜)而采用氧化膜(SiO2膜)。该覆膜g22a的形成，可以通过等离子CVD 法进行，也可以形成例如膜厚左右的氮化硅膜(SiN膜)。覆膜g22a 将被图案形成的布线膜g21、电阻体膜g20以及熔断器F覆盖。
步骤S10：从该状态起，将熔断器F选择性地熔断，来进行用于将芯片电阻器g10向所希望的电阻值契合的激光修调。即，如图171(A)所示，对根据在步骤S8进行的所有电阻值测定的测定结果而选择出的熔断器F照射激光，将该熔断器F以及位于其下的电阻体膜g20熔断。这样，通过熔断器F而短路的对应的电阻电路便被组入电阻电路网g14中，能够使电阻电路网g14的电阻值契合所希望的电阻值。在对熔断器F照射激光时，通过覆膜g22a的作用，在熔断器F的附近积蓄激光的能量，从而，熔断器F以及其下层的电阻体膜g20熔断。
步骤S11：接着，如图171(B)所示，通过例如等离子CVD法，在覆膜g22a上沉积氮化硅膜，形成钝化膜g22。前述的覆膜g22a，在最终形态下，与钝化膜g22一体化，构成该钝化膜g22的一部分。熔断器F以及其下层的电阻体膜g20的切断后形成的钝化膜g22，进入在熔断器F以及其下层的电阻体膜g20的熔断时同时被破坏的覆膜g22a的开口22B内，对熔断器F以及其下层的电阻体膜g20的切面进行保护。因此，钝化膜g22，防止在熔断器F的切断处进入异物，或者水分入侵。钝化膜g22，整体上只要是例如的程度的厚度即可，也可以形成为具有例如的程度的膜厚。
另外，如上所述，钝化膜g22也可以是硅氧化膜。步骤S12：接着，如图171(C)所示地，在整个面涂敷树脂膜g23。作为树脂膜g23，采用例如感光性的聚酰亚胺的涂敷膜g23。步骤S13：通过对该树脂膜g23，执行对与上述第1连接电极g12、第2连接电极g13的开口对应的区域的曝光工序、以及之后的显影工序，从而能够进行采用光刻的树脂膜的图案形成。这样，便在树脂膜g23形成用于第1连接电极g12以及第2连接电极 g13的焊盘开口。
步骤S14：之后，进行用于对树脂膜g23进行硬化的热处理(聚酰亚胺固化)，通过热处理将聚酰亚胺膜g23稳定化。热处理可以采用例如 170℃～700℃的程度的温度进行。其结果，还存在电阻体(电阻体膜g20 以及图案形成的布线膜g21)的特性稳定的优点。步骤S15：接着，将在应形成第1连接电极g12以及第2连接电极g13的位置具有贯通孔的聚酰亚胺膜g23作为掩模进行钝化膜g22的蚀刻。由此，形成使布线膜g21在第1连接电极g12的区域以及第2连接电极g13的区域中露出的焊盘开口。钝化膜g22的蚀刻，可以通过反应性离子蚀刻(RIE)进行。
步骤S16：在从两个焊盘开口露出的布线膜g21接触多探针，进行用于确认芯片电阻器的电阻值成为所希望的电阻值的电阻值测定(后期测定)。这样，若进行后期测定，换言之，进行最初的测定(初始测定)→熔断器F的熔断(激光修复)→后期测定这样的一连串的处理，从而芯片电阻器g10对应的修调处理能力大幅提高。
步骤S17：在两个焊盘开口内，通过例如无电解镀覆法，使作为外部连接电极的第1连接电极g12以及第2连接电极g13生长。步骤S18：之后，为了将在基板表面排列形成的多个(例如50万个)各芯片电阻器分离成各个芯片电阻器g10，因而通过光刻形成第3抗蚀图案。抗蚀剂膜，为了在基板表面保护各芯片电阻器g10而设置，被形成为对各芯片电阻器 g10之间进行蚀刻。
步骤S19：然后，执行等离子切割。等离子切割，是将第3抗蚀图案作为掩模的蚀刻，距离基板表面规定深度的槽，形成于各芯片电阻器g10 之间。之后，抗蚀剂膜被剥离。步骤S20：然后，如例如图172(A)所示那样地，在表面粘贴保护带100。
步骤S21：接着，进行基板的背面磨削，芯片电阻器被分离成各个芯片电阻器g10(图172(A)(B))。步骤S22：然后，如图172(C)所示地，在背面侧粘贴载带(热发泡片)g200，被分离成各个芯片电阻器的多个芯片电阻器g10，以排列在载带g200上的状态被保持。另一方面，将粘贴在表面的保护带去掉(图172(D))。
步骤S23：热发泡片g200因被加热而其内部所含的热发泡粒子201 膨胀，由此与载带g200表面粘接的各芯片电阻器g10从载带g200剥离而被分离成个体(图172(E)(F))。
(2-2)芯片电容器的实施方式的说明
图173是第7参考例的其他实施方式涉及的芯片电容器g301的俯视图，图174是其剖视图，表示从图173的切断面线CLXXIV-CLXXIV观看的切面。
芯片电容器g301具备：基板g302、在基板g302上配置的第1外部电极g303、和在该基板g302上配置的第2外部电极g304。基板g302在本实施方式中俯视下具有将四角倒角后的矩形形状。矩形形状是例如0.3mm×0.15mm的程度的尺寸。在基板g302的短边方向两端部分别配置第1外部电极g303以及第2外部电极g304。第1外部电极g303以及第 2外部电极g304在本实施方式中具有在基板g302的长度方向上延伸的大致矩形的长平面形状，在与基板g302的角对应的各两处具有倒角部。
即，在芯片电容器g301中，也具备一对长电极g303、g304。在基板g302上，在第1外部电极g303以及第2外部电极g304之间的电容器配置区域g305内，配置有多个电容器要素C1～C9。多个电容器要素C1～C9，经由多个熔断器单元g307分别与第1外部电极g303电连接。
如图174所示，在基板g302的表面形成绝缘膜g308，在绝缘膜g308 的表面形成下部电极膜g311。下部电极膜g311既遍及电容器配置区域 g305的大致整个区域，又延伸至第2外部电极g304的正下方的区域而形成。更具体来讲，下部电极膜g311具有：作为电容器要素C1～C9的共同的下部电极发挥功能的电容器电极区域g311A；和用于引出外部电极的焊盘区域g311B。电容器电极区域g311A位于电容器配置区域g305，焊盘区域g311B位于第2外部电极g304的正下方。
在电容器配置区域g305形成电容膜(电介质膜)g312，使之覆盖下部电极膜g311(电容器电极区域g311A)。电容膜g312遍及电容器电极区域g311A的整个区域而连续，在本实施方式中，进一步延伸至第1外部电极g303的正下方的区域，来将电容器配置区域g305外的绝缘膜g308 覆盖。
在电容膜g312上形成上部电极膜g313。在图173中，为了清楚化，对上部电极膜g313附加细小点而示出。上部电极膜g313具有：位于电容器配置区域5的电容器电极区域g313A；位于第1外部电极g303的正下方的焊盘区域g313B；和被配置在焊盘区域g313B与电容器电极区域 g313A之间的熔断器区域g313C。
在电容器电极区域g313A中，上部电极膜g313被分割成多个电极膜部分g131～139。在本实施方式中，各电极膜部分g131～g139均形成为矩形形状，从熔断器区域g313C朝向第2外部电极g304呈带状延伸。多个电极膜部分g131～g139，以多个种类的对置面积夹着电容膜g312而与下部电极膜g311对置。更具体而言，电极膜部分g131～g139的与下部电极膜g311对应的对置面积，也可以被规定成1∶2∶4∶8∶16∶32∶64∶128 ∶128。即，多个电极膜部分g131～g139包括对置面积不同的多个电极膜部分，更详细而言，包括具有被设定成公比为2的等比数列的对置面积的多个电极膜部分g131～g138(或者g131～g137，g139)。这样，通过各电极膜部分g131～g139和夹着电容膜g312而对置的下部电极膜g311所分别构成的多个电容器要素C1～C9，包括具有彼此不同的电容值的多个电容器要素。在电极膜部分g131～g139的对置面积比如前所述的情况下，电容器要素C1～C9的电容值的比与该对置面积的比相等，成为1∶2∶4 ∶8∶16∶32∶64∶128∶128。即，多个电容器要素C1～C9包括：电容值被设定成公比为2的等比数列的多个电容器要素C1～C8(或者C1～C7， C9)。
在本实施方式中，电极膜部分g131～g135形成宽度相等，长度比设定成1∶2∶4∶8∶16的带状。另外，电极膜部分g135，g136，g137，g138， g139形成长度相等，宽度比设定成1∶2∶4∶8∶8的带状。电极膜部分 g135～g139遍及从电容器配置区域g305的第1外部电极g303侧的端缘至第2外部电极g304侧的端缘为止的范围而延伸形成，电极膜部分g131～ g134比电极膜部分g135～g139形成更短。
焊盘区域g313B被形成为与第1外部电极g3大致相似的形状，且具有大致矩形的平面形状，该平面形状具有与基板g302的角部对应的两个倒角部。沿着该焊盘区域g313B的一条长边(相对于基板g302的周边为内方侧的长边)配置熔断器区域g313C。熔断器区域g313C包括：沿着焊盘区域g313B的上述一条长边而排列的多个熔断器单元g307。熔断器单元g307采用与上部电极膜g313的焊盘区域g313B相同的材料一体式地形成。多个电极膜部分g131～g139与一个或者多个熔断器单元g307一体式地形成，经由这些熔断器单元g307与焊盘区域g313B连接，经由该焊盘区域g313B与第1外部电极g303电连接。面积比较小的电极膜部分g131～ g136通过一个熔断器单元g307与焊盘区域g313B连接，面积比较大的电极膜部分g137～g139经由多个熔断器单元g307与焊盘区域g313B连接。不必采用所有的熔断器单元g307，在本实施方式中，一部分熔断器单元 g307是未使用的。
熔断器单元g307包括：用于与焊盘区域g313B之间的连接的第1宽幅部g307A；用于与电极膜部分g131～g139之间的连接的第2宽幅部 g307B；和对第1以及第2宽幅部g307A，g307B之间进行连接的窄幅部 g307C。窄幅部g307C被构成为能够通过激光切断(熔断)。由此，能够通过熔断器单元g307的切断，将电极膜部分g131～139中无用的电极膜部分从第1以及第2外部电极g303，g304电断开。
图173中虽然省略了图示，但如图174所示，包括上部电极膜g313 的表面在内的芯片电容器g301的表面被钝化膜g309覆盖。钝化膜g309 例如由氮化膜构成，被形成为不仅延伸至芯片电容器g301的上表面，还延伸至基板g302的侧面，来将该侧面也覆盖。进而，在钝化膜g309上，形成由聚酰亚胺树脂等构成的树脂膜g310。树脂膜g310对芯片电容器 g301的上表面进行覆盖，进而形成至基板g302的侧面，来将该侧面上的钝化膜g309覆盖。
钝化膜g309以及树脂膜g310是对芯片电容器g301的表面进行保护的保护膜。在其之上，与第1外部电极g303以及第2外部电极g304对应的区域，分别形成焊盘开口g321，g322。焊盘开口g321，g322分别贯通钝化膜g309以及树脂膜g310，以使得上部电极膜g313的焊盘区域g313B 的一部分区域、下部电极膜g311的焊盘区域g311B的一部分区域露出。进而，在本实施方式中，与第2外部电极g304对应的焊盘开口g322，还贯通电容膜g312。
在焊盘开口g321，g322，分别埋入第1外部电极g303以及第2外部电极g304。这样，第1外部电极g303与上部电极膜g313的焊盘区域g313B 接合，第2外部电极g304与下部电极膜g311的焊盘区域g311B接合。第 1以及第2外部电极g303，g304被形成为从树脂膜g310的表面突出。由此，能够将芯片电容器g301以倒装芯片式接合在安装基板。
图175是表示芯片电容器g301的内部电气结构的电路图。在第1外部电极g303与第2外部电极g304之间，并联连接多个电容器要素C1～ C9。在各电容器要素C1～C9与第1外部电极g303之间，串联夹入由一个或者多个熔断器单元g307分别构成的熔断器F1～F9。
当熔断器F1～F9全部连接时，芯片电容器g301的电容值与电容器要素C1～C9的电容值的总和相等。若将从多个熔断器F1～F9中选择出的一个或者两个以上的熔断器切断，则与该被切断的熔断器对应的电容器要素断开，芯片电容器g301的电容值减少该被断开的电容器要素的电容值。
因而，对焊盘区域g311B，g313B之间的电容值(电容器要素C1～ C9的总电容值)进行测定，之后，如果将根据所希望的电容值从熔断器F1～F9中适当地选择出的一个或者多个熔断器通过激光进行熔断，则能够进行向所希望的电容值的契合(激光修调)。尤其是，如果将电容器要素C1～C8的电容值设定成使公比呈2的等比数列，则能够以与作为最小电容值(该等比数列的初项的值)的电容器要素C1的电容值对应的精度进行向目标电容值的契合的微调整。
例如，电容器要素C1～C9的电容值也可以规定成如下。
C1＝0.03125pF C2＝0.0625pF C3＝0.125pF C4＝0.25pF C5 ＝0.5pF C6＝1pFC7＝2pF C8＝4pF C9＝4pF
这种情况下，能够以0.03125pF的最小契合精度对芯片电容器g301 的容量进行微调整。另外，通过从熔断器F1～F9中适当地选择应切断的熔断器，从而能够提供一种0.1pF～10pF之间的任意的电容值的芯片电容器g301。
如以上所述，根据本实施方式，在第1外部电极g303以及第2外部电极g304之间，设置可通过熔断器F1～F9断开的多个电容器要素C1～ C9。电容器要素C1～C9包括不同电容值的多个电容器要素，更具体而言，包括电容值被设定成等比数列的多个电容器要素。由此，通过从熔断器 F1～F9中选择一个或者多个熔断器来通过激光进行熔断，从而不必变更设计便能够对应多个种类的电容值，且提供一种能够准确契合所希望的电容值的芯片电容器g301。
关于芯片电容器g301的各部的详细情况，以下加以说明。
基板g302也可以具有例如俯视中0.3mm×0.15mm、0.4mm×0.2mm、或者0.2mm×0.1mm等的矩形形状(优选为0.4mm×0.2mm以下的大小)。电容器配置区域g305大致成为被沿着基板g302的长边形成的一对外部电极g303、g304夹持的长方形区域。基板g302的厚度也可以是 150μm左右。基板g302也可以是例如通过从背面侧(未形成电容器要素 C1～C9的表面)进行的磨削或者研磨而薄型化的基板。作为基板g302的材料，可以采用以硅基板为代表的半导体基板，也可以采用玻璃基板，还可以采用树脂膜。
绝缘膜g308，也可以是氧化硅膜等的氧化膜。其膜厚可以是 的程度。下部电极膜g311优选为导电性膜，尤其优选金属膜，可以是例如铝膜。由铝膜构成的下部电极膜g311，可以通过溅射法形成。上部电极膜g313也同样地，优选导电性膜，尤其优选由金属膜构成，也可以是铝膜。由铝膜构成的上部电极膜g313，可以通过溅射法形成。用于将上部电极膜g313的电容器电极区域g313A分割成电极膜部分g131～g139、且将熔断器区域g313C整形为多个熔断器单元g307的图案形成，能够通过光刻以及蚀刻工艺进行。
电容膜g312例如能够由氮化硅膜构成，其膜厚可以设置为 (例如)。电容膜g312也可以是通过等离子CVD(化学气相生长)形成的氮化硅膜。钝化膜g309例如能够由氮化硅膜构成，能够通过例如等离子CVD法形成。其膜厚可以设置为的程度。树脂膜 g310如前所述可以由聚酰亚胺膜及其他树脂膜构成。
第1以及第2外部电极g303，g304，可以由层叠构造膜形成，该层叠构造膜是例如将与下部电极膜g311或者上部电极膜g313相接的镍层、在该镍层上层叠的钯层、和在该钯层上层叠的金层层叠而成的，例如，通过镀覆法(更具体而言，无电解镀覆法)形成。镍层有助于对下部电极膜g311 或者上部电极膜g313的紧贴性的提高，钯层作为对上部电极膜或者下部电极膜的材料与第1以及第2外部电极g303，g304的最上层的金之间的相互扩散进行抑制的扩散防止层发挥功能。
图176是用于对芯片电容器g301的制造工序的一例进行说明的流程图。作为基板g302，准备电阻率为100Ω·Cm以上的半导体基板。接着，在基板g302的表面，通过热氧化法以及/或者CVD法，形成由氧化膜(例如氧化硅膜)构成的绝缘膜g308(步骤S1)。接着，通过例如溅射法，在绝缘膜g308的表面整个区域形成由铝膜构成的下部电极膜g311(步骤 S2)。下部电极膜g311的膜厚可以设置为的程度。接着，在该下部电极膜的表面，通过光刻形成与下部电极膜g311的最终形状对应的抗蚀图案(步骤S3)。通过将该抗蚀图案作为掩模来蚀刻下部电极膜，从而得到图173等所示的图案的下部电极膜g311(步骤S4)。下部电极膜g311 的蚀刻，通过例如反应性离子蚀刻来进行。
接着，通过例如等离子CVD法，在下部电极膜g311上形成由氮化硅膜等构成的电容膜g312(步骤S5)。在未形成下部电极膜g311的区域，在绝缘膜g308的表面形成电容膜g312。接着，在该电容膜g312上，形成上部电极膜g313(步骤S6)。上部电极膜g313例如由铝膜构成，能够通过溅射法形成。其膜厚可以设置为的程度。接着，在上部电极膜 g313的表面通过光刻形成与上部电极膜g313的最终形状对应的抗蚀图案 (步骤S7)。通过将该抗蚀图案作为掩模的蚀刻，从而上部电极膜g313 被图案形成为最终形状(参照图173等)(步骤S8)。由此，上部电极膜 g313被整形为在电容器电极区域g313A具有多个电极膜部分g131～g139，在熔断器区域g313C具有多个熔断器单元g307，且具有与这些熔断器单元g307连接的焊盘区域g313B的图案。用于上部电极膜g313的图案形成的蚀刻，可以通过采用了磷酸等蚀刻液的湿式蚀刻进行，也可以通过反应性离子蚀刻进行。
之后，将检查用探头压入上部电极膜g313的焊盘区域g313B与下部电极膜g311的焊盘区域g311B，来测定多个电容器要素C1～C9的总电容值(步骤S9)。基于该被测定的总电容值，根据作为目的的芯片电容器 g301的电容值来选择应断开的电容器要素、即应切断的熔断器(步骤S10)。
接着，如图177A所示，在基板g302上的整个面形成例如由氮化膜构成的覆膜g326(步骤S11)。该覆膜g326的形成可以通过等离子CVD法进行，也可以形成例如膜厚的程度的氮化硅膜。覆膜g326对被图案形成的上部电极膜g313进行覆盖，在未形成上部电极膜g313的区域对电容膜g312进行覆盖。覆膜g326在熔断器区域g313C对熔断器单元g307 进行覆盖。
从该状态起，进行用于对熔断器单元g307进行熔断的激光修调(步骤S12)。即，如图177B所示，向构成根据上述总电容值的测定结果而选择的熔断器的熔断器单元g307照射激光g327，来将该熔断器单元g307 的窄幅部g307C熔断。这样，对应的电容器要素便从焊盘区域g313B断开。当向熔断器单元g307照射激光g327时，通过覆膜g326的作用，在熔断器单元g307的附近积蓄激光g327的能量，由此将熔断器单元g307熔断。
接着，如图177C所示，通过例如等离子CVD法，在覆膜g326上沉积氮化硅膜，形成钝化膜g309(步骤S13)。前述的覆膜g326在最终形态下，与钝化膜g309一体化，构成该钝化膜g309的一部分。在熔断器的切断后形成的钝化膜g309，进入在熔断器熔断时同时被破坏的覆膜g326 的开口内，对熔断器单元g307的切面进行保护。因此，钝化膜g309防止在熔断器单元g307的切断处进入异物或者水分入侵。钝化膜g309也可以整体形成具有例如左右的膜厚。
接着，将在应形成第1以及第2外部电极g303，g304的位置具有贯通孔的抗蚀图案形成于钝化膜g309上(步骤S14)。将该抗蚀图案作为掩模来进行钝化膜g309的蚀刻。由此，形成使下部电极膜311在焊盘区域 g311B露出的焊盘开口；和使上部电极膜g313在焊盘区域g313B露出的焊盘开口(步骤S15)。钝化膜g309的蚀刻可以通过反应性离子蚀刻进行。在钝化膜g309的蚀刻时，同样由氮化膜形成的电容膜g312也进行开口，由此，下部电极膜g311的焊盘区域g311B露出。
接着，在整个面涂敷树脂膜(步骤S16)。作为树脂膜，采用例如感光性的聚酰亚胺的涂敷膜。通过对该树脂膜，进行对与上述焊盘开口对应的区域的曝光工序、以及之后的显影工序，从而能够采用光刻进行树脂膜的图案形成(步骤S17)。这样，便形成贯通了树脂膜g310以及钝化膜 g309的焊盘开口g321，g322。之后，进行用于对树脂膜进行硬化的热处理(固化处理)(步骤S18)，进而在焊盘开口g321，g322内，通过例如无电解镀覆法，使第1外部电极g303以及第2外部电极g304生长(步骤 S19)。这样便能得到图173等所示的结构的芯片电容器g301。
在利用了光刻工序的上部电极膜g313的图案形成中，能够高精度地形成微小面积的电极膜部分g131～g139，进而能够形成微细图案的熔断器单元g307。然后，在上部电极膜g313的图案形成后，经过总电容值的测定，来决定应切断的熔断器。通过将该被决定的熔断器切断，从而能够得到被准确契合所希望的电容值的芯片电容器g301。
然后，各芯片电容器g301从源基板分离，得到各个芯片电容器g301。
(2-3)芯片二极管的实施方式的说明
图178是第7参考例的另一实施方式涉及的芯片二极管g401的立体图，图179是其俯视图，图180是按图179的CLXXX-CLXXX线提取的剖视图。进而，图181是按图179的CLXXXI-CLXXXI提取的剖视图。
芯片二极管g401包括：p+型的半导体基板g402(例如硅基板)；在半导体基板g402形成的多个二极管单元D1～D4；和将这些多个二极管单元D1～D4并联连接的阴极电极g403以及阳极电极g404。半导体基板g402 包括：一对主面g402a，g402b、和与该一对主面g402a，g402b正交的多个侧面g402c，将上述一对主面g402a，g402b中的一方(主面g402a)设置为元件形成面。以下，将该主面g402a称作“元件形成面g402a”。元件形成面g402a，在俯视下形成为矩形，例如，长度方向的长度L可以是 0.4mm左右，短边方向的长度W可以是0.2mm左右。另外，芯片二极管g401的整体厚度T也可以是0.1mm左右。
在元件形成面g402a的短边方向的两端部，配置阴极电极g403的外部连接电极g403B；和阳极电极g404的外部连接电极g404B。这些外部连接电极g403B，g404B，如图所示，被设置为沿着元件形成面g402a的长度方向的长电极，在这些外部连接电极g403B、g404B之间的元件形成面 g402a，设置二极管单元区域g407。
在与元件形成面g402a的一条长边(在本实施方式中与阴极侧外部连接电极g403B接近的长边)相连的一个侧面g402c，形成在半导体基板g402 的厚度方向上延伸并刻出的多个凹部7(例如最大四个凹部)。各凹部7，在本实施方式中，遍及半导体基板g402的厚度方向的整个区域而延伸。各凹部7在俯视下从元件形成面g402a的一条短边向内方凹陷，在本实施方式中，具有朝向元件形成面g402a的内方变为窄幅的梯形形状。当然，该平面形状是一例，可以是矩形形状，也可以是三角形形状，还可以是部分圆状(例如圆弧形状)等的凹弯曲形状。
凹部7表示芯片二极管g401的朝向(芯片方向)。更具体而言，凹部7提供表示阴极侧外部连接电极g403B的位置的阴极标记。这样，成为在芯片二极管g401的安装时能够根据其外观掌握极性的结构。另外，凹部7除了芯片电容器g401的极性方向之外，还可以作为用于对型名、制造年月日等其他信息进行显示的标印发挥功能。
半导体基板g402具有：在与四个侧面g402c中相邻的一对侧面的交差部对应的四个角落具有四个角落部g409。该四个角落部g409在本实施方式中整形为圆形状。角落部g409在从元件形成面g402a的法线方向观察的俯视情况下，具有向外侧突出的圆滑的弯曲面。这样，便成为能够抑制芯片二极管g401的制造工序、安装时的碎屑的结构。
二极管单元区域g407，在本实施方式中形成为矩形。在二极管单元区域g407内配置多个二极管单元D1～D4。多个二极管单元D1～D4在本实施方式中设置4个，沿着半导体基板g402的长度方向以及短边方向，按矩阵状等间隔地呈二维排列。图182是表示去掉阴极电极g403以及阳极电极g404进而在其之上形成的结构，示出半导体基板g402的表面(元件形成面g402a)的结构的俯视图。在二极管单元D1～D4的各区域内，分别在p+型的半导体基板g402的表层区域形成n+型区域g410。n+型区域 g410按每个二极管单元被分离。这样，二极管单元D1～D4分别具有按每个二极管单元分离的pn结区域g411。
多个二极管单元D1～D4在本实施方式中形成相等大小以及相等形状，具体而言形成为矩形形状，在各二极管单元的矩形区域内，形成多角形形状的n+型区域g410。在本实施方式中，n+型区域g410形成正八角形，具有：分别沿着形成二极管单元D1～D4的矩形区域的4边的四条边、和分别与二极管单元D1～D4的矩形区域的四个角部对置的另外四条边。
如图180以及图181所示，在半导体基板g402的元件形成面g402a，形成由氧化膜等构成的绝缘膜g415(图179中省略图示)。在绝缘膜g415，形成使二极管单元D1～D4各自的n+型区域g410的表面露出的接触孔 g416(阴极接触孔)；和使元件形成面g402a露出的接触孔g417(阳极接触孔)。在绝缘膜g415的表面，形成阴极电极g403以及阳极电极g404。阴极电极g403包括：在绝缘膜g415的表面形成的阴极电极膜g403A；和与阴极电极膜g403A接合的外部连接电极g403B。阴极电极膜g403A具有：与多个二极管单元D1，D3连接的引出电极L1；与多个二极管D2， D4连接的引出电极L2；和与引出电极L1，L2(阴极引出电极)一体式地形成的阴极焊盘g405。阴极焊盘g405，在元件形成面g402a的一端部形成为矩形。在该阴极焊盘g405连接外部连接电极g403B。这样，外部连接电极g403B，便与引出电极L1，L2共同连接。阴极焊盘g405以及外部连接电极g403B，构成阴极电极g403的外部连接部(阴极外部连接部)。
阳极电极g404包括：在绝缘膜g415的表面形成的阳极电极膜g404A；和与阳极电极膜g404A接合的外部连接电极g404B。阳极电极膜g404A 与p+型半导体基板g402连接，在元件形成面g402a的一端部附近具有阳极焊盘g406。阳极焊盘g406由在阳极电极膜g404A中配置在元件形成面 g402a的一端部的区域构成。在该阳极焊盘g406连接外部连接电极g404B。阳极焊盘g406以及外部连接电极g404B，构成阳极电极g404的外部连接部(阳极外部连接部)。在阳极电极膜g404A中阳极焊盘g406以外的区域，是从阳极接触孔g417引出的阳极引出电极。
引出电极L1从绝缘膜g415的表面进入二极管单元D1，D3的接触孔 g416内，在各接触孔g416内与二极管单元D1，D3的各n+型区域g10欧姆接触。在引出电极L1中，在接触孔g416内与二极管单元D1，D3连接的部分，构成单元连接部C1，C3。同样地，引出电极L2从绝缘膜g415 的表面进入二极管单元D2，D4的接触孔g416内，在各接触孔g416内与二极管单元D2，D4的各n+型区域g410欧姆接触。在引出电极L2中，在接触孔g416内与二极管单元D2，D4连接的部分，构成单元连接部C2， C4。阳极电极膜g404A从绝缘膜g415的表面向接触孔g417的内方延伸，在接触孔g417内与p+型的半导体基板g402欧姆接触。阴极电极膜g403A 以及阳极电极膜g404A，在本实施方式中由相同的材料构成。
作为电极膜，在本实施方式中，采用AlSi膜。若采用AlSi膜则在半导体基板g402的表面不设置p+型区域就能使阳极电极膜g404A与p+型的半导体基板g402欧姆接触。即，使阳极电极膜g404A与p+型的半导体基板g402直接接触来形成欧姆接合。因此能省去用于形成p+型区域的工序。
阴极电极膜g403A与阳极电极膜g404A之间，通过切口g418而分离。引出电极L1沿着从二极管单元D1通过二极管单元D3到达阴极焊盘g405 的直线形成直线状。同样地，引出电极L2沿着从二极管单元D2通过二极管单元D4到达阴极焊盘g405的直线形成直线状。引出电极L1，L2在从 n+型区域g410到达阴极焊盘g405的这一段分别具有一样的宽度W1，W2，这些宽度W1，W2比单元连接部C1，C2，C3，C4的宽度更大。单元连接部C1～C4的宽度由与引出电极L1，L2的引出方向正交的方向的长度定义。引出电极L1，L2的前端部整形为与n+型区域g410的平面形状匹配。引出电极L1，L2的基端部与阴极焊盘g405连接。切口g418被形成为对引出电极L1，L2镶边。另一方面，阳极电极膜g404A形成在绝缘膜g415的表面，使得隔开与大致固定宽度的切口g418对应的间隔，来包围阴极电极膜g403A。阳极电极膜g404A一体式地具有：沿着元件形成面 g402a的长度方向延伸的梳齿状部分、和由矩形区域构成的阳极焊盘g406。
阴极电极膜g403A以及阳极电极膜g404A，被例如由氮化膜构成的钝化膜g420(图179中省略图示)覆盖，进而在钝化膜g420上形成聚酰亚胺等的树脂膜g421。以贯通钝化膜g420以及树脂膜g421的方式，形成使阴极焊盘g405露出的焊盘开口g422、和使阳极焊盘g406露出的焊盘开口 g423。在焊盘开口g422，g423分别填埋外部连接电极g403B，g404B。钝化膜g420以及树脂膜g421构成保护膜，既抑制或者防止水分入侵引出电极L1，L2以及pn结区域g411，又对来自外部的冲击等进行吸收，有助于芯片二极管g401的耐久性的提高。
外部连接电极g403B，g404B，既可以在比树脂膜g421的表面更低的位置(与半导体基板g402接近的位置)具有表面，也可以从树脂膜g421 的表面突出，在比树脂膜g421更高的位置(远离半导体基板g402的位置) 具有表面。图180示出外部连接电极g403B，g404B从树脂膜g421的表面突出的例子。外部连接电极g403B，g404B也可以例如由具有与电极膜g403A，g404A相接的Ni膜；形成在Ni膜上的Pd膜；和形成在Pd膜上的Au膜的Ni/Pd/Au层叠膜构成。这样的层叠膜能够通过镀覆法形成。
在各二极管单元D1～D4中，在p型的半导体基板g402与n+型区域 g410之间形成pn结区域g411，因此，分别形成pn结二极管。并且，多个二极管单元D1～D4的n+型区域g410与阴极电极g403共同连接，作为二极管单元D1～D4的共同的p型区域的p+型的半导体基板g402与阳极电极g404共同连接。由此，在半导体基板g402上形成的多个二极管单元 D1～D4全部并联连接。
图183是表示芯片二极管g401的内部的电气结构的电气电路图。由二极管单元D1～D4所分别构成的pn结二极管，其阴极侧通过阴极电极 g403共同连接，阳极侧通过阳极电极g404共同连接，从而全部被并联连接，由此，整体作为一个二极管发挥功能。
根据本实施方式的结构，芯片二极管g401具有多个二极管单元D1～ D4，各二极管单元D1～D4具有pn结区域g411。pn结区域g411，按每个二极管单元D1～D4被分离。因此，芯片二极管g401中pn结区域g411 的周围长度、即半导体基板g402中的n+型区域g410的周围长度总计(总延长)变长。这样，由于能够避免电场在pn结区域g411的附近的集中，实现电场的分散，因此能够实现ESD耐量的提高。即，即使在将芯片二极管g401形成为小型的情况下，也能够使pn结区域g411的总周围长度变大，因此能够兼顾芯片二极管g401的小型化和确保ESD耐量。
在本实施方式中，由于在半导体基板g402的与阴极侧外部连接电极 g403B接近的长边形成表示阴极方向的凹部7，因此不需要在半导体基板 g402的背面(与元件形成面g402a相反侧的主面)标印阴极标记。凹部7，能够在进行用于从晶片(源基板)切出芯片二极管g401的加工时同时形成。另外，即使在芯片二极管g401的尺寸微小而标印困难的情况下，也能形成凹部7来表示阴极的方向。因此，能够省去用于标印的工序，且即使对于微小尺寸的芯片二极管g401也能够附加阴极标记。
图184是用于对芯片二极管g401的制造工序的一例进行说明的工序图。另外，图185A以及图185B是表示图184的制造工序中途的结构的剖视图，表示与图180对应的切面。首先，准备作为半导体基板g402的源基板的p+型半导体晶片W。半导体晶片W的表面是元件形成面，与半导体基板g402的元件形成面g402a对应。在元件形成面，与多个芯片二极管g401对应的多个芯片二极管区域g401A按矩阵状排列而设置。在相邻的芯片二极管区域g401A之间，设置边界区域。边界区域，是具有大致固定的宽度的带状区域，在正交的两个方向上延伸来形成晶格状。在对半导体晶片W进行了必要的工序之后，通过沿着边界区域将半导体晶片W 断开，从而得到多个芯片二极管g401。
对半导体晶片W执行的工序的一例，如下所述。首先，在p+型半导体晶片W的元件形成面，形成热氧化膜、CVD氧化膜等的绝缘膜g415(例如的厚度)(S1)，在其上形成抗蚀剂掩模(S2)。通过采用了该抗蚀剂掩模的蚀刻，从而与n+型区域g410对应的开口便形成于绝缘膜g415(S3)。进而，在对抗蚀剂掩模进行剥离之后，在从形成在绝缘膜g415的开口露出的半导体晶片W的表层部导入n型杂质(S4)。n 型杂质的导入，可以通过使作为n型杂质的磷沉积在表面的工序(所谓的磷沉积)来进行，也可以通过n型杂质离子(例如磷离子)的注入来进行。所谓磷沉积，是指通过将半导体晶片W搬入扩散炉内，在扩散路径内流动POCL3气体来进行的热处理，使磷沉积到在绝缘膜g415的开口内露出的半导体晶片W的表面的处理。在根据需要将绝缘膜g415厚膜化(例如通过形成CVD氧化膜从而厚膜化左右)之后(S5)，来进行用于将导入半导体晶片W的杂质离子激活的热处理(驱动)(S6)。这样，便在半导体晶片W的表层部形成n+型区域g410。
接着，具有与接触孔g416，g417匹配的开口的进一步其他抗蚀剂掩模形成在绝缘膜g415上(S7)。通过经由该抗蚀剂掩模的蚀刻，从而在绝缘膜g415形成接触孔g416，g417(S8)，之后，抗蚀剂掩模被剥离。接着，通过例如溅射，构成阴极电极g403以及阳极电极g404的电极膜便形成在绝缘膜g415上(S9)。在本实施方式中，形成由AlSi构成的电极膜(例如厚度)。然后，在该电极膜上，形成具有与切口g418对应的开口图案的其他抗蚀剂掩模(S10)，通过经由该抗蚀剂掩模的蚀刻 (例如反应性离子蚀刻)，从而在电极膜形成切口g418(S11)。切口g418 的宽度可以是3μm左右。这样，上述电极膜便被分离成阴极电极膜g403A 以及阳极电极膜g404A。
接着，在将抗蚀剂膜剥离之后，通过例如CVD法形成氮化膜等的钝化膜g420(S12)，进而通过涂敷聚酰亚胺等，从而形成树脂膜g421(S13)。例如，在涂敷赋予了感光性的聚酰亚胺，并按与焊盘开口g423，g424对应的图案进行曝光之后，对该聚酰亚胺膜进行显影(步骤S14)。这样，便形成具有与焊盘开口g423，g424对应的开口的树脂膜g421。之后，根据需要，进行用于对树脂膜进行固化的热处理(S15)。然后，通过以树脂膜g421为掩模的干蚀刻(例如反应性离子蚀刻)，从而在钝化膜g420 形成焊盘开口g422，g423(S16)。之后，在焊盘开口g422，g423内形成外部连接电极g403B，g404B(S17)。外部连接电极g403B，g404B的形成，可以通过镀覆(优选无电解镀覆)来进行。
接着，形成具有与边界区域匹配的晶格状的开口的抗蚀剂掩模g83(参照图185A)(S18)。经由该抗蚀剂掩模g83进行等离子蚀刻，从而，如图185A所示，将半导体晶片W从该元件形成面蚀刻至规定的深度。这样，便沿着边界区域g8形成切断用的槽g81(S19)。在将抗蚀剂掩模g83剥离之后，如图185B所示，半导体晶片W被从背面Wb磨削至槽g81的底部为止(S20)。由此，多个芯片二极管区域g401A被单片化，能够得到前述结构的芯片二极管g401。
以上，作为第7参考例的实施方式，针对芯片电阻器、芯片电容器以及芯片二极管进行了说明，但第7参考例还可以应用于芯片电阻器、芯片电容器以及芯片二极管以外的芯片部件。例如，作为其他芯片部件的示例，可以例示芯片电感器。芯片电感器是例如在基板上具有多层布线结构，且在多层布线结构内具有电感器(线圈)以及与之关联的布线的部件，是多层布线结构内的任意电感器通过熔断器能够组入电路中或者从电路断开的结构，一对连接用电极向外部露出。即使在该芯片电感器中，通过将连接用电极作为第7参考例的长电极，从而能够成为适于安装且容易操作的芯片电感器(芯片部件)。
图186是表示第7参考例的一实施方式涉及的电路组件的结构例的图解立体图。图186所示的电路组件g90包括：柔性基板g91、和在柔性基板g91上安装的芯片电阻器g10。柔性基板g91被配置成向箭头A1方向弯曲。芯片电阻器g10被安装为使基板g11的长边沿着与柔性基板g91的弯曲方向A1正交的箭头A2方向。柔性基板g9不向箭头A2方向弯曲。由此，芯片电阻器g10的长边方向较长的第1连接电极g12以及第2连接电极g13，通过焊料被牢固地接合在柔性基板g91的表面。并且，由于在柔性基板g91在芯片电阻器g10的长边方向不产生弯曲，因此不担心芯片电阻器g10从柔性基板g91剥落或者分离。
另外，即使柔性基板g9被加以箭头A1方向的弯曲，该方向也是芯片电阻器g10的短边方向，其尺寸也较短。由此，柔性基板g91的弯曲(弯曲)也几乎不会对被安装的芯片电阻器g10产生坏影响。关于在柔性基板 g91上安装的芯片电阻器g10，第1连接电极g12以及第2连接电极g13 与基板g11的短边方向对置，它们之间的间隔短。因此，即使柔性基板g91 向箭头A1方向弯曲，对芯片电阻器g10施加的弯曲应力也较小，不易产生芯片电阻器g10的破损。
另外，上述的芯片电阻器g10的安装方式也可以按照如下方式进行变更。即，在柔性基板上安装芯片电阻器g10时，也可以使柔性基板的不想弯曲的方向、与芯片电阻器g10的连接电极的长度方向一致。这种情况下，通过所安装的芯片电阻器g10的长电极的作用，从而具有柔性基板不易弯曲，能够实现所期望的目的的效果。
上述的说明中，以向柔性基板安装芯片电阻器g10为例进行了说明，但同样能够适用于第7参考例的其他芯片部件、即芯片电容器、芯片二极管、芯片电感器的情况下的安装结构。图187是表示采用了第7参考例的芯片电阻器的电子器械的一例的智能手机的外观的立体图。智能手机g201 通过在扁平的长方体形状的框体g202的内部收纳电子部件而构成。框体 g202在表侧以及背侧具有长方形状的一对主面，其一对主面通过四个侧面而相结合。在框体g202的一个主面，露出由液晶面板、有机EL面板等构成的显示面板g203的显示面。显示面板g203的显示面，构成触摸面板，对使用者提供输入界面。
显示面板g203形成占框体g202的一个主面的大部分的长方形形状。配置操作按钮g204，使其沿着显示面板g203的一条短边。在本实施方式中，多个(三个)的操作按钮g204沿着显示面板g203的短边排列。使用者通过对操作按钮g204以及触摸面板进行操作，从而能够进行对智能手机g201的操作，能够调出所需要的功能来使之执行。
在显示面板g203的另一条短边的附近，配置扬声器g205。扬声器g205 既提供用于电话功能的话筒，还被用作用于对音乐数据等进行再生的音响化单元。另一方面，在操作按钮g204的附近，在框体g202的一个侧面配置麦克风g206。麦克风g206，除了提供用于电话功能的话筒之外，还能够被用作录音用的麦克风。
图188是表示在框体g202的内部收纳的电子电路组件g210的结构的图解俯视图。电子电路组件g210包括：布线基板g211、和在布线基板g211 的安装面安装的电路部件。多个电路部件包括：多个集成电路元件(IC) g212-g220、和多个芯片部件。多个IC包括：传送处理ICg212、OneSeg 电视接收ICg213、GPS接收ICg214、FM调谐器ICg215、电源ICg216、闪存g217、微型计算机g218、电源ICg219以及基带ICg220。多个芯片部件包括：芯片电感器g221，g225，g235、芯片电阻器g222，g224，g233、芯片电容器g227，g230，g234、以及芯片二极管g228，g231。这些芯片部件能采用第7参考例所涉及的结构。
传送处理ICg212内置用于生成对显示面板g203的显示控制信号，且接收来自显示面板g203的表面的触摸面板的输入信号的电子电路。为了与显示面板g203之间的连接，在传送处理ICg212连接柔性布线209。 OneSeg电视接收ICg213，内置构成用于接收OneSeg播放(以便携式设备作为接收对象的地面数字电视播放)的电波的接收机的电子电路。在OneSeg电视接收ICg213的附近，配置：多个芯片电感器g221、和多个芯片电阻器g222。OneSeg电视接收ICg213、芯片电感器g221以及芯片电阻器g222构成OneSeg播放接收电路g223。芯片电感器g221以及芯片电阻器g222分别具有被准确契合的电感以及电阻，对OneSeg播放接收电路 g223赋予高精度的电路常数。
GPS接收ICg214内置接收来自GPS卫星的电波并输出智能手机g201 的位置信息的电子电路。FM调谐器ICg215与在其附近安装在布线基板 g211的多个芯片电阻器g224以及多个芯片电感器g225一起构成FM播放接收电路g226。芯片电阻器g224以及芯片电感器g225分别具有被准确契合的电阻值以及电感，对FM播放接收电路g226提供高精度的电路常数。
在电源ICg216的附近，多个芯片电容器g227以及多个芯片二极管 g228被安装在布线基板g211的安装面。电源ICg216与芯片电容器g227 以及芯片二极管g228一起构成电源电路g229。闪存g217是用于对操作系统程序、智能手机g201的内部生成的数据、通过通信功能从外部获取的数据以及程序等进行记录的存储装置。
微型计算机g218是内置CPU、ROM以及RAM，且通过执行各种运算处理，从而实现智能手机g201的多个功能的运算处理电路。更具体而言，通过微型计算机g218的作用，实现图像处理、用于各种应用程序的运算处理。在电源ICg219的附近，多个芯片电容器g230以及多个芯片二极管g231被安装在布线基板g211的安装面。电源ICg219与芯片电容器 g230以及芯片二极管g231一起构成电源电路g232。
在基带ICg220的附近，多个芯片电阻器g233、多个芯片电容器g234、以及多个芯片电感器g235被安装在布线基板g211的安装面。基带ICg220 与芯片电阻器g233、芯片电容器g234以及芯片电感器g235一起构成基带通信电路g236。基带通信电路g236提供用于电话通信以及数据通信的通信功能。
采用这样的结构，通过电源电路g229，232被适当地调整后的电力提供给传送处理ICg212、GPS接收ICg214、OneSeg播放接收电路g223、FM 播放接收电路g226、基带通信电路g236、闪存g217以及微型计算机g218。微型计算机g218响应经由传送处理ICg212输入的输入信号来进行运算处理，从传送处理ICg212向显示面板g203输出显示控制信号，使显示面板 g203进行各种显示。
若通过触摸面板或者操作按钮g204的操作来指示OneSeg播放的接收，则通过OneSeg播放接收电路g223的作用来接收OneSeg播放。然后，用于将所接收的图像输出给显示面板g203，且将所接收的声音从扬声器 g205音响化的运算处理，通过微型计算机g218来执行。另外，在需要智能手机g201的位置信息时，微型计算机g218获取GPS接收ICg214输出的位置信息，执行采用了该位置信息的运算处理。
进而，若通过触摸面板或者操作按钮g204的操作来输入FM播放接收指令，则微型计算机g218起动FM播放接收电路g226，执行用于使所接收的声音从扬声器g205输出的运算处理。闪存g217被用于通过通信获取的数据的存储、通过微型计算机g218的运算、来自触摸面板的输入而制作的数据的存储。微型计算机g218根据需要对闪存g217写入数据，而且从闪存g217读出数据。
电话通信或者数据通信的功能通过基带通信电路g236来实现。微型计算机g218对基带通信电路g236进行控制，进行用于对声音或者数据进行收发的处理。

Claims (9)

1.一种芯片部件，其特征在于，包括：
芯片部件主体；
电极焊盘，形成在所述芯片部件主体的表面；
保护膜，覆盖所述芯片部件主体的表面，并且具有使所述电极焊盘在底面露出的接触孔；和
外部连接电极，经由所述接触孔与所述电极焊盘电连接，在从与电极焊盘的表面垂直的方向观察的俯视情况下在所述接触孔的周边部全周延伸至所述保护膜的表面，并且具有比与所述电极焊盘之间的接触区域更向外侧突出的突出部，
所述保护膜包括钝化膜和在所述钝化膜上层叠的树脂膜，
所述接触孔贯通所述钝化膜以及所述树脂膜而形成，
所述树脂膜比所述钝化膜的面向所述接触孔的内边缘更向内侧突出，从而形成有沿着所述钝化膜与所述树脂膜的界面的阶梯。
2.根据权利要求1所述的芯片部件，其特征在于，
所述保护膜在所述接触孔的边缘部具有从所述接触区域向外侧扩展的倾斜面，
所述电极的突出部与所述倾斜面相接。
3.根据权利要求1或2所述的芯片部件，其特征在于，
所述电极具有凸弯曲面状的顶面。
4.根据权利要求1或2所述的芯片部件，其特征在于，
所述芯片部件还包括：
多个元件要素，形成在所述芯片部件主体上；和
多个熔断器，设置在所述芯片部件主体上，分别将所述多个元件要素以能够切断的方式连接至所述外部连接电极。
5.根据权利要求4所述的芯片部件，其特征在于，
所述元件要素是电阻体，该电阻体具有：
形成在所述芯片部件主体上的电阻体膜；和
按照与所述电阻体膜相接的方式层叠的布线膜。
6.根据权利要求4所述的芯片部件，其特征在于，
所述元件要素是电容器要素，该电容器要素具有：
形成在所述芯片部件主体上的电容膜；和
与所述电容膜相接的电极膜。
7.根据权利要求4所述的芯片部件，其特征在于，
所述元件要素包括形成在所述芯片部件主体上的电感器以及与该电感器关联的布线。
8.根据权利要求4所述的芯片部件，其特征在于，
所述元件要素包括具有形成在所述芯片部件主体上的结构造的多个二极管。
9.根据权利要求8所述的芯片部件，其特征在于，
所述多个二极管包括LED。
CN201810143749.XA 2012-01-27 2012-12-26 芯片部件 Active CN108231418B (zh)

Applications Claiming Priority (19)

Application Number Priority Date Filing Date Title
JP2012015574 2012-01-27
JP2012-015573 2012-01-27
JP2012015573 2012-01-27
JP2012-015574 2012-01-27
JP2012-039181 2012-02-24
JP2012-039182 2012-02-24
JP2012039182 2012-02-24
JP2012039181 2012-02-24
JP2012-042301 2012-02-28
JP2012042301 2012-02-28
JP2012060556 2012-03-16
JP2012-060556 2012-03-16
JP2012081628 2012-03-30
JP2012-081628 2012-03-30
JP2012-085668 2012-04-04
JP2012085668 2012-04-04
JP2012-272742 2012-12-13
JP2012272742A JP2013232620A (ja) 2012-01-27 2012-12-13 チップ部品
CN201280067947.3A CN104067360B (zh) 2012-01-27 2012-12-26 芯片部件

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201280067947.3A Division CN104067360B (zh) 2012-01-27 2012-12-26 芯片部件

Publications (2)

Publication Number Publication Date
CN108231418A CN108231418A (zh) 2018-06-29
CN108231418B true CN108231418B (zh) 2019-12-31

Family

ID=48873236

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201280067947.3A Active CN104067360B (zh) 2012-01-27 2012-12-26 芯片部件
CN201810143749.XA Active CN108231418B (zh) 2012-01-27 2012-12-26 芯片部件

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201280067947.3A Active CN104067360B (zh) 2012-01-27 2012-12-26 芯片部件

Country Status (4)

Country Link
US (3) US9646747B2 (zh)
JP (1) JP2013232620A (zh)
CN (2) CN104067360B (zh)
WO (1) WO2013111497A1 (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6539035B2 (ja) * 2014-01-08 2019-07-03 ローム株式会社 チップ部品
US10401996B2 (en) * 2014-03-05 2019-09-03 Mitsubishi Electric Corporation Display panel and display apparatus
JP6723689B2 (ja) * 2014-05-16 2020-07-15 ローム株式会社 チップ部品およびその製造方法、ならびにそれを備えた回路アセンブリおよび電子機器
KR20160000753A (ko) * 2014-06-25 2016-01-05 삼성전기주식회사 박막형 커패시터 소자 및 이의 제조 방법
JP6491431B2 (ja) * 2014-07-15 2019-03-27 デクセリアルズ株式会社 ヒューズ素子、及びヒューズエレメント
KR102303244B1 (ko) 2015-04-15 2021-09-17 삼성디스플레이 주식회사 디스플레이 장치 및 그 제조방법
JP6205390B2 (ja) * 2015-06-30 2017-09-27 國立成功大學Ｎａｔｉｏｎａｌ Ｃｈｅｎｇ Ｋｕｎｇ Ｕｎｉｖｅｒｓｉｔｙ 車用硫化防止チップ抵抗器の製造方法
CN105355349B (zh) * 2015-11-12 2018-05-22 广东风华高新科技股份有限公司 薄膜电阻器及其制备方法
KR102491874B1 (ko) 2015-11-26 2023-01-27 삼성디스플레이 주식회사 디스플레이 장치의 제조 방법 및 그 장치
JP6674677B2 (ja) * 2016-02-17 2020-04-01 ローム株式会社 チップ部品およびその製造方法
US11094447B2 (en) * 2017-03-30 2021-08-17 Rohm Co., Ltd. Chip inductor and method for manufacturing the same
US10643780B2 (en) * 2017-04-12 2020-05-05 Intel Corporation Flexible inductor and method of providing same
KR102367881B1 (ko) 2017-07-03 2022-02-25 삼성디스플레이 주식회사 표시 장치
CN110637346B (zh) * 2017-07-19 2021-10-26 松下知识产权经营株式会社 芯片电阻器
CN109147654A (zh) * 2018-10-30 2019-01-04 京东方科技集团股份有限公司 显示基板及显示装置
JP7150571B2 (ja) * 2018-11-13 2022-10-11 ローム株式会社 チップコンデンサおよびチップコンデンサの製造方法
JPWO2021117345A1 (zh) * 2019-12-12 2021-06-17
CN114286513B (zh) * 2021-11-30 2024-02-06 通元科技(惠州)有限公司 一种非对称预应力消除型led背板及其制作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1122945A (zh) * 1993-11-26 1996-05-22 株式会社村田制作所 可变电容器
CN1288591A (zh) * 1998-01-20 2001-03-21 时至准钟表股份有限公司 半导体装置和制造方法及其安装构造和安装方法
CN1381061A (zh) * 2000-05-25 2002-11-20 松下电器产业株式会社 电容器
CN1525498A (zh) * 2003-02-28 2004-09-01 广东风华高新科技集团有限公司 片式网络电阻器的制备方法及其制备的片式网络电阻器
CN101320726A (zh) * 2007-02-13 2008-12-10 卡西欧计算机株式会社 混入磁性体粉末的半导体装置及其制造方法

Family Cites Families (61)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3381081A (en) * 1965-04-16 1968-04-30 Cts Corp Electrical connection and method of making the same
JPS59121854A (ja) 1982-12-27 1984-07-14 Toshiba Corp 半導体ｌｓｉ装置
JPS636804A (ja) * 1986-06-26 1988-01-12 日本電気株式会社 ネツトワ−ク抵抗の製造方法
JPH0622190B2 (ja) 1987-04-02 1994-03-23 日本電気株式会社 厚膜コンデンサ
JPH0634431B2 (ja) 1987-07-29 1994-05-02 株式会社東芝 セラミックス回路基板
IL94340A (en) * 1990-05-09 1994-05-30 Vishay Israel Ltd Selectable high precision resistor and technique for production thereof
JP2538631Y2 (ja) * 1990-05-30 1997-06-18 京セラ株式会社 チップ状素子ネットワークデバイス
US5219787A (en) * 1990-07-23 1993-06-15 Microelectronics And Computer Technology Corporation Trenching techniques for forming channels, vias and components in substrates
DE4333065A1 (de) 1993-09-29 1995-03-30 Bosch Gmbh Robert Elektronische Schaltung
KR960015900A (ko) * 1994-10-06 1996-05-22 반도체 장치 및 그 제조방법
KR0169820B1 (ko) * 1995-08-22 1999-01-15 김광호 금속 회로 기판을 갖는 칩 스케일 패키지
JPH09306710A (ja) * 1996-05-13 1997-11-28 Rohm Co Ltd チップネットワーク電子部品
US5844468A (en) * 1996-05-13 1998-12-01 Rohm Co. Ltd. Chip network electronic component
JPH10135016A (ja) 1996-10-28 1998-05-22 Fujitsu Ltd 膜抵抗体
US6118180A (en) * 1997-11-03 2000-09-12 Lsi Logic Corporation Semiconductor die metal layout for flip chip packaging
JP2000294402A (ja) * 1999-04-12 2000-10-20 Matsushita Electric Ind Co Ltd 多連チップ抵抗器およびその製造方法
TW552596B (en) * 1999-07-30 2003-09-11 Rohm Co Ltd Chip resistor and method of making the same
JP3766570B2 (ja) * 1999-08-25 2006-04-12 ローム株式会社 薄膜型抵抗器の構造
JP2001076912A (ja) 1999-09-06 2001-03-23 Rohm Co Ltd チップ抵抗器におけるレーザトリミング方法
JP2001284166A (ja) 2000-03-31 2001-10-12 Kyocera Corp レーザートリマブルコンデンサ
JP2002057433A (ja) 2000-08-08 2002-02-22 Rohm Co Ltd チップ型電子部品及びこれを用いた実装構造
JP4009078B2 (ja) * 2001-09-27 2007-11-14 京セラ株式会社 薄膜電子部品
JP2003007510A (ja) * 2002-06-19 2003-01-10 Mitsubishi Materials Corp チップ型サーミスタ
US6727798B2 (en) 2002-09-03 2004-04-27 Vishay Intertechnology, Inc. Flip chip resistor and its manufacturing method
JP2004165637A (ja) 2002-10-21 2004-06-10 Matsushita Electric Ind Co Ltd 半導体装置
US7612429B2 (en) 2002-10-31 2009-11-03 Rohm Co., Ltd. Chip resistor, process for producing the same, and frame for use therein
US6897761B2 (en) * 2002-12-04 2005-05-24 Cts Corporation Ball grid array resistor network
US6882266B2 (en) * 2003-01-07 2005-04-19 Cts Corporation Ball grid array resistor network having a ground plane
JP3952963B2 (ja) * 2003-02-21 2007-08-01 ヤマハ株式会社 半導体装置及びその製造方法
JP4016340B2 (ja) * 2003-06-13 2007-12-05 ソニー株式会社 半導体装置及びその実装構造、並びにその製造方法
JP2005093579A (ja) * 2003-09-16 2005-04-07 Toshiba Corp 半導体装置
CN100503248C (zh) * 2004-06-02 2009-06-24 佳能株式会社 头基板、记录头、头盒、记录装置以及信息输入输出方法
US8022544B2 (en) * 2004-07-09 2011-09-20 Megica Corporation Chip structure
JP4528062B2 (ja) * 2004-08-25 2010-08-18 富士通株式会社 半導体装置およびその製造方法
US7241646B2 (en) * 2005-03-03 2007-07-10 Texas Instruments Incorporated Semiconductor device having voltage output function trim circuitry and method for same
US7485967B2 (en) * 2005-03-10 2009-02-03 Sanyo Electric Co., Ltd. Semiconductor device with via hole for electric connection
JP2006344776A (ja) * 2005-06-09 2006-12-21 Alpha Electronics Corp チップ抵抗器とその製造方法
JP4841914B2 (ja) 2005-09-21 2011-12-21 コーア株式会社 チップ抵抗器
TWI263353B (en) * 2005-11-15 2006-10-01 Advanced Semiconductor Eng Chip structure and manufacturing method of the same
JP2007284166A (ja) 2006-04-13 2007-11-01 Fuji Xerox Co Ltd 画像形成装置及び給紙装置
KR20070112644A (ko) * 2006-05-22 2007-11-27 삼성전자주식회사 어레이 기판, 이를 갖는 액정표시장치, 및 이의 검사 방법
JP4818005B2 (ja) * 2006-07-14 2011-11-16 Ｏｋｉセミコンダクタ株式会社 半導体装置及びその製造方法
JP2008071831A (ja) * 2006-09-12 2008-03-27 Teoss Corp 貫通電極を備えるｉｃチップ、および該ｉｃチップの製造方法
TWI397158B (zh) 2007-02-13 2013-05-21 Teramikros Inc 混有磁性體粉末之半導體裝置及其製造方法
US8487718B2 (en) 2007-05-30 2013-07-16 Kyocera Corporation Capacitor, resonator, filter apparatus, communication device, and electric circuit
JP5067039B2 (ja) * 2007-06-25 2012-11-07 パナソニック株式会社 半導体装置の製造方法
US8350385B2 (en) * 2007-07-30 2013-01-08 Nxp B.V. Reduced bottom roughness of stress buffering element of a semiconductor component
US8129846B2 (en) * 2007-11-08 2012-03-06 Sanyo Electric Co., Ltd. Board adapted to mount an electronic device, semiconductor module and manufacturing method therefor, and portable device
JP2009182144A (ja) 2008-01-30 2009-08-13 Koa Corp 抵抗器およびその製造方法
JP2009231359A (ja) * 2008-03-19 2009-10-08 Hitachi Ltd 厚膜抵抗器
JP5141502B2 (ja) 2008-11-07 2013-02-13 パナソニック株式会社 チップ形金属板抵抗器とその製造方法
JP2010165780A (ja) 2009-01-14 2010-07-29 Fujikura Ltd 薄膜抵抗素子の製造方法
CN105140136B (zh) * 2009-03-30 2018-02-13 高通股份有限公司 使用顶部后钝化技术和底部结构技术的集成电路芯片
US8339835B2 (en) * 2009-06-03 2012-12-25 Panasonic Corporation Nonvolatile memory element and semiconductor memory device including nonvolatile memory element
JP5234521B2 (ja) 2009-08-21 2013-07-10 Ｔｄｋ株式会社 電子部品及びその製造方法
TW201108369A (en) * 2009-08-28 2011-03-01 Chipmos Technologies Inc Semiconductor structure and fabricating method thereof
US8227926B2 (en) * 2009-10-23 2012-07-24 Ati Technologies Ulc Routing layer for mitigating stress in a semiconductor die
US8501580B2 (en) * 2010-02-26 2013-08-06 Jerry Hu Process of fabricating semiconductor device with low capacitance for high-frequency circuit protection
US8237277B2 (en) * 2010-03-23 2012-08-07 Casio Computer Co., Ltd. Semiconductor device provided with tin diffusion inhibiting layer, and manufacturing method of the same
US20120098120A1 (en) * 2010-10-21 2012-04-26 Taiwan Semiconductor Manufacturing Company, Ltd. Centripetal layout for low stress chip package
US9093332B2 (en) * 2011-02-08 2015-07-28 Taiwan Semiconductor Manufacturing Company, Ltd. Elongated bump structure for semiconductor devices

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1122945A (zh) * 1993-11-26 1996-05-22 株式会社村田制作所 可变电容器
CN1288591A (zh) * 1998-01-20 2001-03-21 时至准钟表股份有限公司 半导体装置和制造方法及其安装构造和安装方法
CN1381061A (zh) * 2000-05-25 2002-11-20 松下电器产业株式会社 电容器
CN1525498A (zh) * 2003-02-28 2004-09-01 广东风华高新科技集团有限公司 片式网络电阻器的制备方法及其制备的片式网络电阻器
CN101320726A (zh) * 2007-02-13 2008-12-10 卡西欧计算机株式会社 混入磁性体粉末的半导体装置及其制造方法

Also Published As

Publication number Publication date
JP2013232620A (ja) 2013-11-14
WO2013111497A1 (ja) 2013-08-01
US20170221611A1 (en) 2017-08-03
CN104067360A (zh) 2014-09-24
US9646747B2 (en) 2017-05-09
US20190148040A1 (en) 2019-05-16
CN108231418A (zh) 2018-06-29
US10210971B2 (en) 2019-02-19
US10763016B2 (en) 2020-09-01
CN104067360B (zh) 2018-03-09
US20150034981A1 (en) 2015-02-05

Similar Documents

Publication Publication Date Title
CN108231418B (zh) 芯片部件
US10593480B2 (en) Chip capacitor, circuit assembly, and electronic device
CN107946270B (zh) 芯片二极管以及双向齐纳二极管芯片
US10224391B2 (en) Chip resistor and electronic equipment having resistance circuit network
JP6259184B2 (ja) チップ部品およびその製造方法
WO2013099688A1 (ja) チップ抵抗器およびその製造方法
JP4072816B2 (ja) 複合モジュール及びその製造方法
US9024446B2 (en) Element mounting substrate and semiconductor module
US20070284970A1 (en) Piezoelectric oscillator and method of manufacturing the same
US20150162327A1 (en) Semiconductor module
US8847391B2 (en) Non-circular under bump metallization (UBM) structure, orientation of non-circular UBM structure and trace orientation to inhibit peeling and/or cracking
JP6626135B2 (ja) チップ部品
US8786110B2 (en) Semiconductor device and manufacturing method thereof
JP6757213B2 (ja) 半導体装置の製造方法
JP7421877B2 (ja) 半導体装置
KR101011931B1 (ko) 반도체 디바이스 및 그 제조 방법
JP2008021792A (ja) デバイスとその製造方法並びに電子機器
JP2020036029A (ja) チップ部品およびチップ部品の製造方法
JP2019145833A (ja) チップ抵抗器
JP2019149571A (ja) チップ抵抗器
JP2003007740A (ja) 回路装置の製造方法
JP2010118697A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant