JP7150571B2 - チップコンデンサおよびチップコンデンサの製造方法 - Google Patents
チップコンデンサおよびチップコンデンサの製造方法 Download PDFInfo
- Publication number
- JP7150571B2 JP7150571B2 JP2018213218A JP2018213218A JP7150571B2 JP 7150571 B2 JP7150571 B2 JP 7150571B2 JP 2018213218 A JP2018213218 A JP 2018213218A JP 2018213218 A JP2018213218 A JP 2018213218A JP 7150571 B2 JP7150571 B2 JP 7150571B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- layer
- wiring portion
- substrate
- contact hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000003990 capacitor Substances 0.000 title claims description 173
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 239000000758 substrate Substances 0.000 claims description 123
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 24
- 238000000034 method Methods 0.000 claims description 24
- 230000000149 penetrating effect Effects 0.000 claims description 19
- 230000001681 protective effect Effects 0.000 claims description 18
- 238000001312 dry etching Methods 0.000 claims description 14
- 229910052681 coesite Inorganic materials 0.000 claims description 12
- 229910052906 cristobalite Inorganic materials 0.000 claims description 12
- 239000000377 silicon dioxide Substances 0.000 claims description 12
- 235000012239 silicon dioxide Nutrition 0.000 claims description 12
- 229910052682 stishovite Inorganic materials 0.000 claims description 12
- 229910052905 tridymite Inorganic materials 0.000 claims description 12
- 238000007747 plating Methods 0.000 claims description 6
- 229920001721 polyimide Polymers 0.000 claims description 5
- 239000011159 matrix material Substances 0.000 claims description 4
- 239000000463 material Substances 0.000 description 26
- 238000001020 plasma etching Methods 0.000 description 25
- 238000010586 diagram Methods 0.000 description 17
- 229910052782 aluminium Inorganic materials 0.000 description 16
- 238000005229 chemical vapour deposition Methods 0.000 description 16
- 229910052802 copper Inorganic materials 0.000 description 16
- 238000000206 photolithography Methods 0.000 description 14
- 239000004020 conductor Substances 0.000 description 9
- 229910016570 AlCu Inorganic materials 0.000 description 8
- 229910000789 Aluminium-silicon alloy Inorganic materials 0.000 description 8
- 238000004544 sputter deposition Methods 0.000 description 8
- 239000007788 liquid Substances 0.000 description 7
- 239000011347 resin Substances 0.000 description 6
- 229920005989 resin Polymers 0.000 description 6
- 238000005530 etching Methods 0.000 description 4
- 239000000919 ceramic Substances 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 229920000139 polyethylene terephthalate Polymers 0.000 description 2
- 239000005020 polyethylene terephthalate Substances 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000003985 ceramic capacitor Substances 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- -1 polyethylene terephthalate Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
- H01G4/012—Form of non-self-supporting electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
- H01G2/02—Mountings
- H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
- H01G2/065—Mountings specially adapted for mounting on a printed-circuit support for surface mounting, e.g. chip capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
- H01G4/306—Stacked capacitors made by thin film techniques
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
前記チップコンデンサの製造方法は、基板上に、互いに分離された第1パッド部および第2パッド部を有する第1導電層を形成する工程と、前記第1導電層を覆うように第1絶縁層を形成する工程と、前記第1パッド部と前記第2パッド部との間のコンデンサ領域において前記第1絶縁層上に、第1下部電極、前記第1下部電極を覆う第1誘電体層、および前記第1誘電体層上の第1上部電極を含む第1コンデンサ単位を形成する工程と、前記第1上部電極を覆うように前記第1コンデンサ単位上に第2絶縁層を形成する工程と、前記第2絶縁層および前記第1誘電体層を貫通して前記第1下部電極を露出させる第1コンタクト孔、前記第2絶縁層を貫通して前記第1上部電極を露出させる第2コンタクト孔、前記第2絶縁層、前記第1誘電体層および前記第1絶縁層を貫通して前記第1パッド部を露出させる第3コンタクト孔、ならびに、前記第2絶縁層、前記第1誘電体層および前記第1絶縁層を貫通して前記第2パッド部を露出させる第4コンタクト孔を同時に形成する工程と、前記第2絶縁層上に、前記第1コンタクト孔を介して前記第1下部電極に接続されると共に、前記第3コンタクト孔を介して前記第1パッド部に接続される第1配線部と、前記第2コンタクト孔を介して前記第1上部電極に接続されると共に、前記第4コンタクト孔を介して前記第2パッド部に接続される第2配線部とを含む第2導電層を形成する工程と、前記第1パッド部上に、前記第1配線部に電気的に接続されるように第1外部電極を形成する工程と、前記第2パッド部上に、前記第2配線部に電気的に接続されるように第2外部電極を形成する工程とを含む。
本発明の一実施形態に係るチップコンデンサでは、前記第1上部電極は、前記第2導電層に対向する第2コンデンサ領域と、前記第2コンデンサ領域から前記第1方向の反対側の第2方向に引き出された第2接続領域とを含み、前記第2配線部は、前記第2接続領域に接続されていてもよい。
本発明の一実施形態に係るチップコンデンサは、前記第2導電層の一部からなる第2下部電極、前記第2下部電極を覆うように形成された第2誘電体層、および前記第2誘電体層上に形成された第2上部電極を含む第2コンデンサ単位と、前記第2上部電極を覆うように前記第2コンデンサ単位上に形成された第3絶縁層と、前記第3絶縁層上に形成され、前記第3絶縁層および前記第2誘電体層を貫通して前記第2下部電極に接続されており、かつ、前記第3絶縁層および前記第2誘電体層を貫通して前記第1配線部に接続された第3配線部と、前記第3絶縁層を貫通して前記第2上部電極に接続されており、かつ、前記第3絶縁層および前記第2誘電体層を貫通して前記第2配線部に接続された第4配線部とを含む第3導電層とを含んでいてもよい。
本発明の一実施形態に係るチップコンデンサでは、前記第1コンデンサ単位の前記第2配線部と、前記第2コンデンサ単位の前記第4配線部とは、前記基板の表面に垂直な第3方向視において、互いに重複しないように配置されていてもよい。
本発明の一実施形態に係るチップコンデンサでは、前記複数の凹部は、行列状に配列されていてもよい。
本発明の一実施形態に係るチップコンデンサは、前記基板の表面上の表面絶縁膜を覆うように形成された表面保護膜をさらに含み、前記第1外部電極および前記第2外部電極は、それぞれ、前記表面保護膜の表面から突出した第1突出部および第2突出部を含んでいてもよい。
本発明の一実施形態に係るチップコンデンサでは、前記表面絶縁膜は、SiO2膜またはSiN膜からなり、前記表面保護膜は、ポリイミド膜からなっていてもよい。
本発明の一実施形態に係るチップコンデンサの製造方法では、前記第1コンタクト孔、前記第2コンタクト孔、前記第3コンタクト孔および前記第4コンタクト孔は、ドライエッチングによって形成されてもよい。
図1は、本発明の一実施形態に係るチップコンデンサ1の模式的な斜視図である。図2は、本発明の一実施形態に係るチップコンデンサ1の模式的な平面図である。図3は、図2のIII-III線に沿う断面図である。図4は、図2のIV-IV線に沿う断面図である。図5は、図2のV-V線に沿う断面図である。なお、図3~図5において、互いに対応する構成要素が開示されている場合でも、図の視認性向上の観点から、符号を省略することがある。
基板2の長手方向に沿う長辺の長さL1は、たとえば0.4mm~2mmである。短手方向に沿う短辺の長さL2は、たとえば0.2mm~2mmである。基板2の厚さTは、たとえば0.1mm~0.5mmである。基板2のサイズをかかるサイズとすることにより、チップコンデンサ1をいわゆるチップ部品として構成することができるから、多種の用途に適用できる。
基板2の第1面3、第2面4および第3面5は、それぞれ、基板2の表面、裏面および側面と称されてもよい。また、第3面5は、この実施形態では、基板2が平面視長方形状に形成されている関係上、基板2の長手方向に対向する1対の面と、基板2の短手方向に対向する1対の面との合計4つの面に区画されている。一方で、第3面5は、たとえば、基板2が平面視円形、平面視楕円形、または平面視長方形であっても各角部が面取りされている場合(図2に示すように、ラウンド形状のコーナー部6を有する場合)には、図1とは異なり、明確に複数の面に区画されていなくてもよい。
図1および図3~図5に示すように、基板2の第1面3には、当該基板2の第1面3全域を被覆するように絶縁層9が配置されている。絶縁層9は、たとえば、SiO2膜やSiN膜であってもよい。絶縁層9の厚さは、たとえば、20000Å~40000Åであってもよい。
第1導電層10は、互いに分離された第1部分11および第2部分12を含む。
基板2の第1面3上には、第1導電層10を覆うように第1絶縁層16が配置されている。第1絶縁層16は、たとえば、SiO2膜やSiN膜であってもよい。第1絶縁層16の厚さは、たとえば、5000Å~20000Åであってもよい。
第2絶縁層26上には、さらに、第2下部電極27、第2下部電極27を覆うように形成された第2誘電体層28、および第2誘電体層28上に形成された第2上部電極29を含む第2コンデンサ単位30が配置されている。第2コンデンサ単位30は、第2誘電体層28を上下から挟む第2下部電極27および第2上部電極29によって構成されている。
第2誘電体層28は、たとえば、SiO2膜やSiN膜であってもよい。第2誘電体層28の厚さは、たとえば、5000Å~20000Åであってもよい。
また、図3に示すように、第1パッド部13上において、第2絶縁層26、第1誘電体層18および第1絶縁層16を貫通して第1パッド部13を露出させる第3コンタクト孔35が形成されている。また、第2パッド部14上において、第2絶縁層26、第1誘電体層18および第1絶縁層16を貫通して第2パッド部14を露出させる第4コンタクト孔36が形成されている。
これらの配線部37,38は、図2に示すように、基板2の短手方向の一方側の領域において、コンデンサ領域15から互いに反対向きに延びている。また、配線部37,38は、共通の第2絶縁層26上に配置された第2下部電極27を含めて、第2絶縁層26上の第2導電層と称してもよい。
図4に示すように、第2下部電極27は、基板2の第1面3に垂直な第3方向において第2上部電極29に対向する第4コンデンサ領域39と、第4コンデンサ領域39から基板2の第1面3に平行な第1方向(基板2の長手方向の一方側に向く方向)に引き出され、基板2の第1面3に垂直な第3方向において第2上部電極29と対向しない第4接続領域40とを一体的に含む。
第3絶縁層44上には、さらに、第3下部電極45、第3下部電極45を覆うように形成された第3誘電体層46、および第3誘電体層46上に形成された第3上部電極47を含む第3コンデンサ単位48が配置されている。第3コンデンサ単位48は、第3誘電体層46を上下から挟む第3下部電極45および第3上部電極47によって構成されている。
第3誘電体層46は、たとえば、SiO2膜やSiN膜であってもよい。第3誘電体層46の厚さは、たとえば、5000Å~20000Åであってもよい。
また、図4に示すように、第1パッド部13上において、第3絶縁層44および第2誘電体層28を貫通して第3コンタクト孔35に連通する第7コンタクト孔53が形成されている。また、第2パッド部14上において、第3絶縁層44および第2誘電体層28を貫通して第4コンタクト孔36に連通する第8コンタクト孔54が形成されている。
これらの配線部55,56は、図2に示すように、基板2の短手方向の中央領域において、コンデンサ領域15から互いに反対向きに延びている。また、配線部55,56は、共通の第3絶縁層44上に配置された第3下部電極45を含めて、第3絶縁層44上の第3導電層と称してもよい。
また、第4配線部56は、第6コンタクト孔52を介して第2上部電極29に接続されており、かつ、第8コンタクト孔54を介して第2配線部38に接続されている。これにより、第4配線部56は、第2配線部38を介して第2パッド部14に電気的に接続されている。
第4絶縁層62上には、さらに、最上層導電層63が配置されている。最上層導電層63は、たとえば、CuやAlを含む導電材料、たとえばCu、Al、AlSiまたはAlCuからなっていてもよい。最上層導電層63の厚さは、たとえば、3000Å~40000Åであってもよい。
また、図5に示すように、第1パッド部13上において、第4絶縁層62および第3誘電体層46を貫通して第3コンタクト孔35および第7コンタクト孔53に連通する第11コンタクト孔68が形成されている。また、第2パッド部14上において、第4絶縁層62および第3誘電体層46を貫通して第4コンタクト孔36および第8コンタクト孔54に連通する第12コンタクト孔69が形成されている。
これらの配線部70,71は、図2に示すように、基板2の短手方向の他方側の領域において、コンデンサ領域15から互いに反対向きに延びている。また、配線部70,71は、共通の第4絶縁層62上に配置された最上層導電層63の一部として構成されていてもよい。
また、第6配線部71は、第10コンタクト孔67を介して第3上部電極47に接続されており、かつ、第12コンタクト孔69を介して第4配線部56に接続されている。これにより、第6配線部71は、第2配線部38および第4配線部56を介して第2パッド部14に電気的に接続されている。
また、表面絶縁膜72は、基板2の第1面3上の領域を覆う第1部分73と、基板2の第3面5を覆う第2部分74とを一体的に含む。これにより、基板2は、第2面4が露出する面である一方、その他の面全体が表面絶縁膜72によって覆われている。
また、表面保護膜75は、第1外部電極7と第2外部電極8との間において、基板2の長手方向の中央部が上方(基板2の第1面3から離れる方向)に膨らむように形成されている。
また、表面絶縁膜72および表面保護膜75には、第2パッド部14と対向する位置に第2パッド開口77が形成されている。これにより、第6配線部71が第2パッド開口77に露出している。
第1突出部78は、基板2の第1面3に垂直な第3方向視において、第1絶縁層16、第1誘電体層18、第2絶縁層26、第1配線部37、第2誘電体層28、第3絶縁層44、第3配線部55、第4絶縁層62および第5配線部70の積層構造を覆うように、第1パッド部13上の領域から基板2の内方領域(基板2の長手方向の他方側)に延びるように形成されている。
図6A~図6Pは、チップコンデンサ1の製造工程を工程順に説明するための図である。図6A~図6Pでは、図の視認性向上の観点から、前述の図1~図5で説明した構成要素のうち、製造工程の説明に必要な構成要素の符号だけを示し、その他の符号については省略する。また、図6A~図6Pは、図2の特定位置での断面を示すものではない。
次に、図6Bに示すように、たとえばスパッタリングによって、絶縁層9上に、第1導電層10の材料が全面に形成される。その後、フォトリソグラフィプロセスを用い、たとえばRIE(Reactive Ion Etching:反応性イオンエッチング)等のドライエッチングによって当該材料膜が選択的に除去されてパターニングされる。これにより、絶縁層9上に第1導電層10が形成される。
次に、たとえばスパッタリングによって、第1絶縁層16上に、第1下部電極17の材料が全面に形成される。その後、フォトリソグラフィプロセスを用い、たとえばRIE(Reactive Ion Etching:反応性イオンエッチング)等のドライエッチングによって当該材料膜が選択的に除去されてパターニングされる。これにより、第1絶縁層16上に第1下部電極17が形成される。
次に、たとえばスパッタリングによって、第1誘電体層18上に、第1上部電極19の材料が全面に形成される。その後、フォトリソグラフィプロセスを用い、たとえばRIE(Reactive Ion Etching:反応性イオンエッチング)等のドライエッチングによって当該材料膜が選択的に除去されてパターニングされる。これにより、第1誘電体層18上に第1上部電極19が形成される。
次に、図6Dに示すように、フォトリソグラフィプロセスを用い、たとえばRIE(Reactive Ion Etching:反応性イオンエッチング)等のドライエッチングによって第2絶縁層26、第1誘電体層18および第1絶縁層16が選択的に除去されてパターニングされる。これにより、第1コンタクト孔33、第2コンタクト孔34、第3コンタクト孔35および第4コンタクト孔36が同時に形成される。
次に、たとえばスパッタリングによって、第2誘電体層28上に、第2上部電極29の材料が全面に形成される。その後、フォトリソグラフィプロセスを用い、たとえばRIE(Reactive Ion Etching:反応性イオンエッチング)等のドライエッチングによって当該材料膜が選択的に除去されてパターニングされる。これにより、第2誘電体層28上に第2上部電極29が形成される。
次に、図6Gに示すように、フォトリソグラフィプロセスを用い、たとえばRIE(Reactive Ion Etching:反応性イオンエッチング)等のドライエッチングによって第3絶縁層44および第2誘電体層28が選択的に除去されてパターニングされる。これにより、第5コンタクト孔51、第6コンタクト孔52、第7コンタクト孔53および第8コンタクト孔54が同時に形成される。
次に、たとえばスパッタリングによって、第3誘電体層46上に、第3上部電極47の材料が全面に形成される。その後、フォトリソグラフィプロセスを用い、たとえばRIE(Reactive Ion Etching:反応性イオンエッチング)等のドライエッチングによって当該材料膜が選択的に除去されてパターニングされる。これにより、第3誘電体層46上に第3上部電極47が形成される。
次に、図6Jに示すように、フォトリソグラフィプロセスを用い、たとえばRIE(Reactive Ion Etching:反応性イオンエッチング)等のドライエッチングによって第4絶縁層62および第3誘電体層46が選択的に除去されてパターニングされる。これにより、第9コンタクト孔66、第10コンタクト孔67、第11コンタクト孔68および第12コンタクト孔69が同時に形成される。
次に、表面保護膜75に熱処理(キュア処理)が施される。これにより、表面保護膜75の厚みが熱収縮するとともに、表面保護膜75が硬化して膜質が安定する。
次に、図6Oに示すように、たとえば無電解めっきによって、Ni、PdおよびAuを積層するによって、第1外部電極7および第2外部電極8が同時に形成される。
以上のように、本発明の一実施形態によれば、第1コンデンサ単位20の形成の際に、第1コンタクト孔33、第2コンタクト孔34、第3コンタクト孔35および第4コンタクト孔36が同時に形成される。そのため、基板2上の導電層および絶縁層の層数が増えても、工程数の増加を抑制することができる。これは、第2コンデンサ単位30および第3コンデンサ単位48を形成するときも同様である。つまり、従来は、層数が1つ増えるごとに、当該層に対するフォトリソグラフィ→エッチング→フォトレジストの剥離と工程が3つ増えていたが、前述の実施形態によれば、そのような増加を抑制することができる。
たとえば、前述の実施形態では、基板2上に第1コンデンサ単位20、第2コンデンサ単位30および第3コンデンサ単位48の3つのコンデンサ単位が形成されていたが、第1コンデンサ単位20のみであってもよいし、4つ以上のコンデンサ単位が形成されていてもよい。
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
2 基板
3 第1面
4 第2面
5 第3面
6 コーナー部
7 第1外部電極
8 第2外部電極
9 絶縁層
10 第1導電層
11 第1部分
12 第2部分
13 第1パッド部
14 第2パッド部
15 コンデンサ領域
16 第1絶縁層
17 第1下部電極
18 第1誘電体層
19 第1上部電極
20 第1コンデンサ単位
21 第1コンデンサ領域
22 第1接続領域
23 第3コンデンサ領域
24 第1延出部
25 第2延出部
26 第2絶縁層
27 第2下部電極
28 第2誘電体層
29 第2上部電極
30 第2コンデンサ単位
31 第2コンデンサ領域
32 第2接続領域
33 第1コンタクト孔
34 第2コンタクト孔
35 第3コンタクト孔
36 第4コンタクト孔
37 第1配線部
38 第2配線部
39 第4コンデンサ領域
40 第4接続領域
41 第5コンデンサ領域
42 第3延出部
43 第4延出部
44 第3絶縁層
45 第3下部電極
46 第3誘電体層
47 第3上部電極
48 第3コンデンサ単位
49 第6コンデンサ領域
50 第6接続領域
51 第5コンタクト孔
52 第6コンタクト孔
53 第7コンタクト孔
54 第8コンタクト孔
55 第3配線部
56 第4配線部
57 第7コンデンサ領域
58 第7接続領域
59 第8コンデンサ領域
60 第5延出部
61 第6延出部
62 第4絶縁層
63 最上層導電層
64 第9コンデンサ領域
65 第9接続領域
66 第9コンタクト孔
67 第10コンタクト孔
68 第11コンタクト孔
69 第12コンタクト孔
70 第5配線部
71 第6配線部
72 表面絶縁膜
73 第1部分
74 第2部分
75 表面保護膜
76 第1パッド開口
77 第2パッド開口
78 第1突出部
79 第2突出部
80 複数の凹部
81 複数の凹部
82 ウエハ
83 溝
84 底面
Claims (20)
- 基板と、
前記基板上に形成され、互いに分離された第1パッド部および第2パッド部を含む第1導電層と、
前記第1導電層を覆うように形成された第1絶縁層と、
前記第1パッド部と前記第2パッド部との間のコンデンサ領域において前記第1絶縁層上に形成され、第1下部電極、前記第1下部電極を覆うように形成された第1誘電体層、および前記第1誘電体層上に形成された第1上部電極を含む第1コンデンサ単位と、
前記第1上部電極を覆うように前記第1コンデンサ単位上に形成された第2絶縁層と、
前記第2絶縁層上に形成され、前記第2絶縁層および前記第1誘電体層を貫通して前記第1下部電極に接続されており、かつ、前記第2絶縁層、前記第1誘電体層および前記第1絶縁層を貫通して前記第1パッド部に接続された第1配線部と、前記第2絶縁層を貫通して前記第1上部電極に接続されており、かつ、前記第2絶縁層、前記第1誘電体層および前記第1絶縁層を貫通して前記第2パッド部に接続された第2配線部とを含む第2導電層と、
前記第2導電層の一部からなる第2下部電極、前記第2下部電極を覆うように形成された第2誘電体層、および前記第2誘電体層上に形成された第2上部電極を含む第2コンデンサ単位と、
前記第2上部電極を覆うように前記第2コンデンサ単位上に形成された第3絶縁層と、
前記第3絶縁層上に形成され、前記第3絶縁層および前記第2誘電体層を貫通して前記第2下部電極に接続されており、かつ、前記第3絶縁層および前記第2誘電体層を貫通して前記第1配線部に接続された第3配線部と、前記第3絶縁層を貫通して前記第2上部電極に接続されており、かつ、前記第3絶縁層および前記第2誘電体層を貫通して前記第2配線部に接続された第4配線部とを含む第3導電層と、
前記第1パッド部上に配置され、前記第1配線部に電気的に接続された第1外部電極と、
前記第2パッド部上に配置され、前記第2配線部に電気的に接続された第2外部電極とを含む、チップコンデンサ。 - 前記第1コンデンサ単位の前記第1配線部と、前記第2コンデンサ単位の前記第3配線部とは、前記基板の表面に垂直な第3方向視において、互いに重複しないように配置されている、請求項1に記載のチップコンデンサ。
- 前記第1コンデンサ単位の前記第2配線部と、前記第2コンデンサ単位の前記第4配線部とは、前記基板の表面に垂直な第3方向視において、互いに重複しないように配置されている、請求項1または2に記載のチップコンデンサ。
- 基板と、
前記基板上に形成され、互いに分離された第1パッド部および第2パッド部を含む第1導電層と、
前記第1導電層を覆うように形成された第1絶縁層と、
前記第1パッド部と前記第2パッド部との間のコンデンサ領域において前記第1絶縁層上に形成され、第1下部電極、前記第1下部電極を覆うように形成された第1誘電体層、および前記第1誘電体層上に形成された第1上部電極を含む第1コンデンサ単位と、
前記第1上部電極を覆うように前記第1コンデンサ単位上に形成された第2絶縁層と、
前記第2絶縁層上に形成され、前記第2絶縁層および前記第1誘電体層を貫通して前記第1下部電極に接続されており、かつ、前記第2絶縁層、前記第1誘電体層および前記第1絶縁層を貫通して前記第1パッド部に接続された第1配線部と、前記第2絶縁層を貫通して前記第1上部電極に接続されており、かつ、前記第2絶縁層、前記第1誘電体層および前記第1絶縁層を貫通して前記第2パッド部に接続された第2配線部とを含む第2導電層と、
前記第1パッド部上に配置され、前記第1配線部に電気的に接続された第1外部電極と、
前記第2パッド部上に配置され、前記第2配線部に電気的に接続された第2外部電極と、
前記第2導電層を覆うように前記基板の表面上に形成され、かつ前記基板の側面を一体的に覆う表面絶縁膜とを含む、チップコンデンサ。 - 前記基板の表面上の表面絶縁膜を覆うように形成された表面保護膜をさらに含み、
前記第1外部電極および前記第2外部電極は、それぞれ、前記表面保護膜の表面から突出した第1突出部および第2突出部を含む、請求項4に記載のチップコンデンサ。 - 前記第1突出部および前記第2突出部は、前記基板の表面に垂直な第3方向視において、前記第1絶縁層、前記第1誘電体層および前記第2絶縁層の積層構造を覆うように、それぞれ、前記第1パッド部および前記第2パッド部上の領域から前記基板の内方領域に延びるように形成されている、請求項5に記載のチップコンデンサ。
- 前記表面絶縁膜は、SiO2膜またはSiN膜からなり、前記表面保護膜は、ポリイミド膜からなる、請求項5または6に記載のチップコンデンサ。
- 前記第1下部電極は、前記第1上部電極に対向する第1コンデンサ領域と、前記第1コンデンサ領域から前記基板の表面に平行な第1方向に引き出された第1接続領域とを含み、
前記第1配線部は、前記第1接続領域に接続されている、請求項1~7のいずれか一項に記載のチップコンデンサ。 - 前記第1上部電極は、前記第2導電層に対向する第2コンデンサ領域と、前記第2コンデンサ領域から前記第1方向の反対側の第2方向に引き出された第2接続領域とを含み、
前記第2配線部は、前記第2接続領域に接続されている、請求項8に記載のチップコンデンサ。 - 前記第1下部電極の前記第1コンデンサ領域は、前記第1上部電極の前記第2コンデンサ領域よりも広い面積を有している、請求項9に記載のチップコンデンサ。
- 前記第1外部電極および前記第2外部電極の少なくとも一方は、前記基板の表面側に向かって窪んだ複数の凹部が形成された上面を有している、請求項1~10のいずれか一項に記載のチップコンデンサ。
- 前記複数の凹部は、行列状に配列されている、請求項11に記載のチップコンデンサ。
- 前記第2導電層を覆うように前記基板の表面上に形成され、かつ前記基板の側面を一体的に覆う表面絶縁膜をさらに含む、請求項1~3のいずれか一項に記載のチップコンデンサ。
- 前記基板の表面上の表面絶縁膜を覆うように形成された表面保護膜をさらに含み、
前記第1外部電極および前記第2外部電極は、それぞれ、前記表面保護膜の表面から突出した第1突出部および第2突出部を含む、請求項13に記載のチップコンデンサ。 - 前記第1突出部および前記第2突出部は、前記基板の表面に垂直な第3方向視において、前記第1絶縁層、前記第1誘電体層および前記第2絶縁層の積層構造を覆うように、それぞれ、前記第1パッド部および前記第2パッド部上の領域から前記基板の内方領域に延びるように形成されている、請求項14に記載のチップコンデンサ。
- 前記表面絶縁膜は、SiO2膜またはSiN膜からなり、前記表面保護膜は、ポリイミド膜からなる、請求項14または15に記載のチップコンデンサ。
- 前記第1外部電極および前記第2外部電極は、めっき成長によって形成されためっき層を含む、請求項1~16のいずれか一項に記載のチップコンデンサ。
- 基板上に、互いに分離された第1パッド部および第2パッド部を有する第1導電層を形成する工程と、
前記第1導電層を覆うように第1絶縁層を形成する工程と、
前記第1パッド部と前記第2パッド部との間のコンデンサ領域において前記第1絶縁層上に、第1下部電極、前記第1下部電極を覆う第1誘電体層、および前記第1誘電体層上の第1上部電極を含む第1コンデンサ単位を形成する工程と、
前記第1上部電極を覆うように前記第1コンデンサ単位上に第2絶縁層を形成する工程と、
前記第2絶縁層および前記第1誘電体層を貫通して前記第1下部電極を露出させる第1コンタクト孔、前記第2絶縁層を貫通して前記第1上部電極を露出させる第2コンタクト孔、前記第2絶縁層、前記第1誘電体層および前記第1絶縁層を貫通して前記第1パッド部を露出させる第3コンタクト孔、ならびに、前記第2絶縁層、前記第1誘電体層および前記第1絶縁層を貫通して前記第2パッド部を露出させる第4コンタクト孔を同時に形成する工程と、
前記第2絶縁層上に、前記第1コンタクト孔を介して前記第1下部電極に接続されると共に、前記第3コンタクト孔を介して前記第1パッド部に接続される第1配線部と、前記第2コンタクト孔を介して前記第1上部電極に接続されると共に、前記第4コンタクト孔を介して前記第2パッド部に接続される第2配線部とを含む第2導電層を形成する工程と、
前記第1コンデンサ単位上に、前記第2導電層の一部からなる第2下部電極、前記第2下部電極を覆うように形成された第2誘電体層、および前記第2誘電体層上に形成された第2上部電極を含む第2コンデンサ単位を形成する工程と、
前記第2上部電極を覆うように前記第2コンデンサ単位上に第3絶縁層を形成する工程と、
前記第3絶縁層および前記第2誘電体層を貫通して前記第2下部電極に接続され、かつ、前記第3絶縁層および前記第2誘電体層を貫通して前記第1配線部に接続された第3配線部と、前記第3絶縁層を貫通して前記第2上部電極に接続され、かつ、前記第3絶縁層および前記第2誘電体層を貫通して前記第2配線部に接続された第4配線部とを含む第3導電層を形成する工程と、
前記第1パッド部上に、前記第1配線部に電気的に接続されるように第1外部電極を形成する工程と、
前記第2パッド部上に、前記第2配線部に電気的に接続されるように第2外部電極を形成する工程とを含む、チップコンデンサの製造方法。 - 基板上に、互いに分離された第1パッド部および第2パッド部を有する第1導電層を形成する工程と、
前記第1導電層を覆うように第1絶縁層を形成する工程と、
前記第1パッド部と前記第2パッド部との間のコンデンサ領域において前記第1絶縁層上に、第1下部電極、前記第1下部電極を覆う第1誘電体層、および前記第1誘電体層上の第1上部電極を含む第1コンデンサ単位を形成する工程と、
前記第1上部電極を覆うように前記第1コンデンサ単位上に第2絶縁層を形成する工程と、
前記第2絶縁層および前記第1誘電体層を貫通して前記第1下部電極を露出させる第1コンタクト孔、前記第2絶縁層を貫通して前記第1上部電極を露出させる第2コンタクト孔、前記第2絶縁層、前記第1誘電体層および前記第1絶縁層を貫通して前記第1パッド部を露出させる第3コンタクト孔、ならびに、前記第2絶縁層、前記第1誘電体層および前記第1絶縁層を貫通して前記第2パッド部を露出させる第4コンタクト孔を同時に形成する工程と、
前記第2絶縁層上に、前記第1コンタクト孔を介して前記第1下部電極に接続されると共に、前記第3コンタクト孔を介して前記第1パッド部に接続される第1配線部と、前記第2コンタクト孔を介して前記第1上部電極に接続されると共に、前記第4コンタクト孔を介して前記第2パッド部に接続される第2配線部とを含む第2導電層を形成する工程と、
前記第2導電層を覆うように前記基板の表面上に形成され、かつ前記基板の側面を一体的に覆う表面絶縁膜を形成する工程とを含む、チップコンデンサの製造方法。 - 前記第1コンタクト孔、前記第2コンタクト孔、前記第3コンタクト孔および前記第4コンタクト孔は、ドライエッチングによって形成される、請求項18または19に記載のチップコンデンサの製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018213218A JP7150571B2 (ja) | 2018-11-13 | 2018-11-13 | チップコンデンサおよびチップコンデンサの製造方法 |
US16/677,591 US11101071B2 (en) | 2018-11-13 | 2019-11-07 | Chip capacitor and manufacturing method thereof |
CN201911100351.9A CN111180205B (zh) | 2018-11-13 | 2019-11-12 | 芯片电容器及芯片电容器的制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018213218A JP7150571B2 (ja) | 2018-11-13 | 2018-11-13 | チップコンデンサおよびチップコンデンサの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020080384A JP2020080384A (ja) | 2020-05-28 |
JP7150571B2 true JP7150571B2 (ja) | 2022-10-11 |
Family
ID=70550285
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018213218A Active JP7150571B2 (ja) | 2018-11-13 | 2018-11-13 | チップコンデンサおよびチップコンデンサの製造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US11101071B2 (ja) |
JP (1) | JP7150571B2 (ja) |
CN (1) | CN111180205B (ja) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012164714A (ja) | 2011-02-03 | 2012-08-30 | Rohm Co Ltd | 半導体装置の製造方法および半導体装置 |
WO2015151786A1 (ja) | 2014-04-03 | 2015-10-08 | 株式会社村田製作所 | 可変容量デバイスおよびその製造方法 |
JP2016058442A (ja) | 2014-09-05 | 2016-04-21 | 太陽誘電株式会社 | 薄膜キャパシタ |
JP2017195321A (ja) | 2016-04-22 | 2017-10-26 | ローム株式会社 | チップコンデンサ |
JP2018125556A (ja) | 2018-04-10 | 2018-08-09 | ローム株式会社 | チップ部品およびその製造方法 |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100206621B1 (ko) * | 1994-08-26 | 1999-07-01 | 사토 게니치로 | 칩형 후막 콘덴서 및 그의 제조 방법 |
JPH08111431A (ja) * | 1994-10-07 | 1996-04-30 | Mitsubishi Electric Corp | Icテスト用プローブパッド及びその製造方法 |
JPH08306862A (ja) * | 1995-05-01 | 1996-11-22 | Nippon Telegr & Teleph Corp <Ntt> | 半導体集積回路用静電容量素子とその製造方法 |
JP3958173B2 (ja) * | 2002-09-27 | 2007-08-15 | 京セラ株式会社 | 可変コンデンサ装置 |
KR101051219B1 (ko) * | 2003-10-06 | 2011-07-21 | 니혼도꾸슈도교 가부시키가이샤 | 박막 전자부품 및 그 제조방법 |
US20060157792A1 (en) * | 2005-01-19 | 2006-07-20 | Kyocera Corporation | Laminated thin film capacitor and semiconductor apparatus |
JP4752340B2 (ja) | 2005-06-13 | 2011-08-17 | 株式会社村田製作所 | 誘電体セラミック組成物、および積層セラミックコンデンサ |
WO2007046173A1 (ja) * | 2005-10-18 | 2007-04-26 | Murata Manufacturing Co., Ltd. | 薄膜キャパシタ |
KR20100055709A (ko) * | 2008-11-18 | 2010-05-27 | 삼성전자주식회사 | 표시 기판 및 이를 구비한 표시 장치 |
US8891245B2 (en) * | 2011-09-30 | 2014-11-18 | Ibiden Co., Ltd. | Printed wiring board |
JP2013232620A (ja) * | 2012-01-27 | 2013-11-14 | Rohm Co Ltd | チップ部品 |
JP6259184B2 (ja) * | 2012-02-03 | 2018-01-10 | ローム株式会社 | チップ部品およびその製造方法 |
CN104769691A (zh) * | 2012-11-02 | 2015-07-08 | 罗姆股份有限公司 | 片状电容器、电路组件以及电子设备 |
WO2016162938A1 (ja) * | 2015-04-07 | 2016-10-13 | 株式会社野田スクリーン | 半導体装置 |
US10607779B2 (en) * | 2016-04-22 | 2020-03-31 | Rohm Co., Ltd. | Chip capacitor having capacitor region directly below external electrode |
KR101792414B1 (ko) * | 2016-05-19 | 2017-11-01 | 삼성전기주식회사 | 박막 커패시터 및 그 제조방법 |
KR101951939B1 (ko) * | 2016-08-26 | 2019-02-25 | 엘지디스플레이 주식회사 | 표시장치 |
KR102691313B1 (ko) * | 2016-09-06 | 2024-08-05 | 삼성전기주식회사 | 박막 커패시터 |
KR102620535B1 (ko) * | 2016-09-06 | 2024-01-03 | 삼성전기주식회사 | 적층형 커패시터 및 그 실장 기판 |
KR20180058042A (ko) * | 2016-11-23 | 2018-05-31 | 삼성전기주식회사 | 박막 커패시터 |
KR101942729B1 (ko) * | 2016-11-24 | 2019-01-28 | 삼성전기 주식회사 | 박막 커패시터 |
-
2018
- 2018-11-13 JP JP2018213218A patent/JP7150571B2/ja active Active
-
2019
- 2019-11-07 US US16/677,591 patent/US11101071B2/en active Active
- 2019-11-12 CN CN201911100351.9A patent/CN111180205B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012164714A (ja) | 2011-02-03 | 2012-08-30 | Rohm Co Ltd | 半導体装置の製造方法および半導体装置 |
WO2015151786A1 (ja) | 2014-04-03 | 2015-10-08 | 株式会社村田製作所 | 可変容量デバイスおよびその製造方法 |
JP2016058442A (ja) | 2014-09-05 | 2016-04-21 | 太陽誘電株式会社 | 薄膜キャパシタ |
JP2017195321A (ja) | 2016-04-22 | 2017-10-26 | ローム株式会社 | チップコンデンサ |
JP2018125556A (ja) | 2018-04-10 | 2018-08-09 | ローム株式会社 | チップ部品およびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
US20200152380A1 (en) | 2020-05-14 |
JP2020080384A (ja) | 2020-05-28 |
CN111180205A (zh) | 2020-05-19 |
US11101071B2 (en) | 2021-08-24 |
CN111180205B (zh) | 2021-10-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20220028602A1 (en) | Inductor component | |
JP4450071B2 (ja) | 電子部品 | |
JP6927544B2 (ja) | 薄膜キャパシター及びその製造方法 | |
TWI766918B (zh) | 貫通電極基板、半導體裝置及貫通電極基板之製造方法 | |
JP2015070058A (ja) | 積層薄膜キャパシタの製造方法 | |
US11452209B2 (en) | Electronic component and its manufacturing method | |
JPWO2018008625A1 (ja) | キャパシタ | |
JP2017195321A (ja) | チップコンデンサ | |
JP6795327B2 (ja) | チップコンデンサ | |
WO2022065108A1 (ja) | 電子部品 | |
JP7150571B2 (ja) | チップコンデンサおよびチップコンデンサの製造方法 | |
JP2017130671A (ja) | チップ部品 | |
US11776947B2 (en) | Electronic component and manufacturing method therefor | |
US20230138154A1 (en) | Electronic component and manufacturing method therefor | |
JP7427966B2 (ja) | 電子部品 | |
JP7529562B2 (ja) | 電子部品及びその製造方法 | |
JP7067616B2 (ja) | キャパシタおよびその製造方法 | |
JP7435528B2 (ja) | インダクタ部品 | |
JP2017079237A (ja) | 半導体装置 | |
JP7099838B2 (ja) | チップ部品およびチップ部品の製造方法 | |
US20240203972A1 (en) | Electronic component and apparatus | |
JP6101465B2 (ja) | チップ部品 | |
TWI409935B (zh) | 薄膜元件 | |
JP2014072239A (ja) | チップ部品 | |
TWI419297B (zh) | 具有被動元件結構之半導體結構及其製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20211015 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220817 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220825 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220907 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220922 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220928 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7150571 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |