JPH08306862A

JPH08306862A - 半導体集積回路用静電容量素子とその製造方法

Info

Publication number: JPH08306862A
Application number: JP7107246A
Authority: JP
Inventors: Hideo Akitani; 秀夫秋谷; Katsuyuki Machida; 克之町田; Kazushige Minegishi; 一茂峯岸; Toshihiko Kumazaki; 利彦熊崎
Original assignee: Nippon Telegraph and Telephone Corp
Current assignee: Nippon Telegraph and Telephone Corp
Priority date: 1995-05-01
Filing date: 1995-05-01
Publication date: 1996-11-22

Abstract

(57)【要約】【目的】誘電体層の厚さ、および静電容量部の面積を精
密に制御することが可能で、精度の高い大きな静電容量
値と、高い耐破壊電圧を持つ高性能で信頼性の高い静電
容量素子を安定して高歩留まりで作製し得る構造のＭＩ
Ｍ静電容量素子およびその製造方法を提供する。【構成】下部電極用金属層と、下部電極用金属層上に、
誘電体層を介して配設された上部電極用金属層を少なく
とも備えた金属−絶縁膜−金属（ＭＩＭ）型静電容量素
子において、上部電極用金属層上に、層間絶縁膜を挟
み、スルーホールを介して接続された上部電極用金属層
とは異なる別の金属配線層と、下部電極用金属層上に、
誘電体層と層間絶縁膜とを挟み、スルーホールを介して
接続された下部電極用金属層とは異なる別の金属配線層
とを少なくとも配設した構造とする。【効果】大きな静電容量値を小さな占有面積で達成でき
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、金属−絶縁膜−金属
（ＭＩＭ）構造の静電容量素子に係り、特に集積回路用
に高い容量値精度と高い耐電圧特性を実現した半導体集
積回路用容量素子およびその製造方法に関する。

【０００２】

【従来の技術】半導体集積回路の高性能化の進展によ
り、デジタル論理回路のみならずアナログ信号処理回路
や、電源供給系回路などの集積回路中に大容量の静電容
量素子を組み込む必要性が高まってきている。従来、一
般に用いられている静電容量素子としては、半導体基板
中のｐｎ接合容量を用いたものや、金属あるいは導電性
多結晶Ｓｉなどの電極と結晶性半導体基板との間に、薄
いＳｉＯ₂層等を挟んだＭＯＳ型静電容量、あるいは２
層の導電性多結晶Ｓｉ間に薄いＳｉＯ₂等を挟んだ２層
ポリシリコン型等がある。これらは、電極の一方、ある
いは双方が半導体基板中の不純物拡散層や導電性の多結
晶シリコンを用いているため電気抵抗が高いこと、ま
た、半導体基板中の空乏層の厚さや形状が印加電界強度
によって変化するため、容量値が電圧に対し一定でない
などの問題があった。このような観点から、上下電極を
金属膜で形成した平行平板型の金属−絶縁膜−金属（Ｍ
ＩＭ）型容量素子が求められるようになった。ＭＩＭ型
素子は、トランジスタ等の半導体素子を作った後に、集
積回路の相互配線層に配設することが容易であり、通常
の多層配線プロセスに若干の工程を付加することにより
実現できるため、設計の自由度、製造コストの低さなど
メリットが大きいという利点がある。ここで、従来のＭ
ＩＭ型静電容量素子構造とその製造方法について、図６
（ａ）〜（ｅ）に示す工程図を用いて説明する。半導体
基板１の表面の絶縁膜２上に、所定の形状に加工された
下部電極用金属層３からなる下部電極部３′を設け、こ
の上に、下部電極用金属層を含めて全面に、層間絶縁膜
６を堆積し〔図６（ａ）〕、静電容量となるべき部分以
外をレジストマスク９で覆って、静電容量部の層間絶縁
膜６のみをエッチングによって除去して静電容量部の窓
１１を形成し〔図６（ｂ）〕、その上に静電容量用の誘
電体層４を堆積する〔図６（ｃ）〕。さらに、レジスト
マスク１０に基づいて、下部電極を引き出すためのスル
ーホール（接続孔）７を、誘電体層４と層間絶縁膜６の
積層膜を貫いて形成する〔図６（ｄ）〕。この後、電極
引き出し用の金属層を全面に形成し、ホト・エッチング
により静電容量素子の上部電極用金属層５と接続した上
部電極引き出し配線８と、下部電極用引き出し配線８′
を分離形成することによりＭＩＭ静電容量素子が得られ
る〔図６（ｅ）〕。上述した従来技術においては、以下
に示す二つの重大な問題が生じる。すなわち、第１の問
題は、静電容量値が所定の値に揃わないことである。静
電容量値Ｃの大きさは、Ｃ＝ε_oε_rＳ／ｄ ……（数１）で表わされる。ここで、ε_oは真空の誘電率、ε_rは比誘
電率、Ｓは電極面積、ｄは上下電極間の誘電体層厚さ示
す。（数１）式から明らかなように静電容量値Ｃの変動
は、誘電体層厚さｄと、電極面積Ｓの変動により直接影
響を受ける。誘電体層厚さｄの変動は、堆積工程でのば
らつきによっても生じるが、この外に従来の製造工程で
は避けられなかったエッチング膜減りの問題がある。従
来の方法では、上部電極用金属層５を堆積する際に、ス
ルーホール７を通して下部電極用金属層３との電気接続
を良好ならしめるため、堆積前に下部電極用金属層３の
表面酸化層を除去する必要がある。この方法として、Ａ
r等の不活性ガスプラズマ中で生成されるイオン粒子の
衝突作用が一般に用いられる。いわゆる逆スパッタエッ
チング法であり、例えば、配線金属として用いられるア
ルミニウムの酸化物であるアルミナ（Ａｌ₂Ｏ₃）のよう
な化学的ドライエッチングでは除去し難いものでも効率
良く除去できるため広く用いられている。しかし、この
手法では、材料種の違いによるエッチング選択性が小さ
いため、スルーホール中の酸化層を除去する際、同時に
誘電体層４もエッチングされる。したがって、誘電体層
４の堆積時には、この逆スパッタ工程での膜厚の減り分
を見越して厚めに堆積する必要がある。ところが逆スパ
ッタ法は、スパッタ雰囲気中の酸素や水分などの残留ガ
ス量によりエッチレートが変動しやすく、膜厚の減り量
も変動幅が大きくならざるを得ない。また、逆スパッタ
工程後は、再び酸化層が形成されるのを防ぐため、基板
（ウエハ）を大気中に取り出すことなく、上部電極用金
属層５を真空装置内で連続して堆積する必要がある。こ
のため、逆スパッタ後の膜厚を直に監視することが難し
く、誘電体層厚さｄを設計通りに仕上げることは極めて
困難であった。したがって、誘電体層厚さｄを出来るだ
け一定に揃えるためには、頻繁にエッチレート、膜厚の
減り量のチェックが必要で多大の時間とコストが掛かる
という問題がある。一方、電極面積Ｓは静電容量部の窓
の開口面積に相当するが、上記窓の寸法は製造工程の条
件によって設計値からずれることがある。層間絶縁膜６
の厚みが一般に厚いため、窓開け工程で残部が生じない
ように膜厚に比べ過剰なエッチングを行う必要があり、
このために加工マスクとして用いられるレジストマスク
９の消耗が著しくなり、窓パタン端部のレジストマスク
９の膜厚が減少するために、窓パタン端部の位置がエッ
チングに伴って次第に移動する。これにより、エッチン
グ加工後の静電容量部の窓１１の仕上り寸法は、設計寸
法からずれが生じ、このずれ量は一定しないため静電容
量値Ｃの精度を劣化していた。第２の問題は、静電容量
の耐電圧特性が劣化することである。一般に、集積回路
の配線金属用に用いられるアルミニウムは、室温から数
百度の範囲の比較的低い温度領域においても、温度サイ
クルや応力集中などにより原子移動を起こし、堆積時に
は一様であった膜でも、時間が経過すると突起などの変
形が生じることが良く知られている。このために、隣接
する電極・配線との間でリーク電流が生じやすくなった
り、層間絶縁膜４が突き破られて短絡したりする故障が
発生することがある。ＭＩＭ型静電容量素子において
も、上下の電極材料に用いられるアルミニウム膜が同様
の現象を引き起こすことがあり、特に薄い誘電体層４と
大きな素子面積の場合に、破壊的な短絡に至る欠陥を生
じる確率がいっそう高くなる。従来技術によれば、誘
電体層厚さｄは堆積当初の値より、逆スパッタ工程での
エッチングによる膜減り分だけ薄くなるため、これによ
り破壊電圧が低下することになり、しかも上述した事情
により、その膜減り量を精確に制御することができない
ため、所望する耐圧以下の不良品が生じ易く歩留まりが
低下するという問題があった。

【０００３】

【発明が解決しようとする課題】本発明の目的は上述し
た従来技術における問題点を解消するものであり、金属
−絶縁膜−金属（ＭＩＭ）構造の静電容量素子、特に集
積回路用として精度の高い静電容量値と高い耐電圧特性
を有する半導体集積回路用容量素子を実現するために、
誘電体層の厚さ、および静電容量部の面積を精密に制御
することが可能で、所望の静電容量値と、所要の耐破壊
電圧を持つ高性能の静電容量素子を安定して高歩留まり
で、容易に作製し得る構造の半導体集積回路用静電容量
素子およびその製造方法を提供することにある。

【０００４】

【課題を解決するための手段】上記本発明の目的を達成
するために、基本的には、本発明の金属−絶縁膜−金属
（ＭＩＭ）構造の静電容量素子において、上部電極層の
上に形成された層間絶縁膜に設けられたスルーホール接
続孔を通じて、各電極用金属層とは異なる別の金属層か
らなる各電極引き出し配線を配設した構造の静電容量素
子とするものである。そして、具体的には、本発明の特
許請求の範囲に記載のような構成とするものである。す
なわち、本発明は請求項１に記載のように、半導体基板
上に、絶縁膜を介して設けられた下部電極用金属層と、
該下部電極用金属層上に、誘電体層を介して配設された
上部電極用金属層を少なくとも備えた金属−絶縁膜−金
属（ＭＩＭ）型静電容量素子において、上部電極用金属
層上に、層間絶縁膜を挟み、スルーホールを介して接続
された上部電極用金属層とは異なる別の金属配線層と、
上記下部電極用金属層上に、上記誘電体層と層間絶縁膜
とを挟み、スルーホールを介して接続された下部電極用
金属層とは異なる別の金属配線層とを少なくとも配設し
た構造の半導体集積回路用静電容量素子とするものであ
る。また、本発明は請求項２に記載のように、半導体基
板上に、絶縁膜を介して設けられた下部電極用金属層
と、該下部電極用金属層上に、それぞれ誘電体層を介し
て配設された１層以上の複数の中間電極用金属層と、該
中間電極用金属層上に、誘電体層を介して配設された上
部電極用金属層を有する複層化した金属−絶縁膜−金属
（ＭＩＭ）型静電容量素子において、上記中間電極用金
属層上に、誘電体層と層間絶縁膜を挟み、スルーホール
を介して接続された中間電極用金属層とは異なる別の金
属配線層と、上記上部電極用金属層上に、層間絶縁膜を
挟み、スルーホールを介して接続された上部電極用金属
層とは異なる別の金属配線層と、上記下部電極用金属層
上に、誘電体膜と層間絶縁膜を挟みスルーホールを介し
て接続された下部電極用金属層とは異なる別の金属配線
層とを少なくとも配設した構造の半導体集積回路用静電
容量素子とするものである。さらに、本発明は請求項３
に記載のように、半導体基板上に絶縁膜を介して設けら
れた下部電極用金属層と、該下部電極用金属層上に、誘
電体層を介して配設された上部電極用金属層を少なくと
も備えた金属−絶縁膜−金属（ＭＩＭ）型静電容量素子
を製造する方法において、下部電極用金属層の形成後
に、誘電体層と上部電極用金属層とを連続して堆積する
工程と、上部電極用金属層を、上部電極パタンに基づい
てエッチング加工する工程と、上部電極用金属層を含む
基板の全面を層間絶縁膜により被覆し、スルーホールパ
タンにしたがって、上部電極用金属層の表面および下部
電極用金属層の表面に到達するスルーホールをエッチン
グにより形成する工程と、上部、下部電極引き出し配線
用の金属層を堆積し、上部、下部電極引き出し配線を接
続する工程を少なくとも含む半導体集積回路用静電容量
素子の製造方法とするものである。また、本発明は請求
項４に記載のように、半導体基板上に絶縁膜を介して設
けられた下部電極用金属層と、該下部電極用金属層上
に、それぞれ誘電体層を介して配設された１層以上の複
数の中間電極用金属層と、該中間電極用金属層上に、誘
電体層を介して配設された上部電極用金属層を有する複
層化した金属−絶縁膜−金属（ＭＩＭ）型静電容量素子
を製造する方法において、複数の電極用金属層の中の一
つの電極用金属層を堆積して加工した後、誘電体層を堆
積し、直ちに次の電極用金属層を堆積して加工する工程
を、複数回繰り返すことにより、各誘電体層個々にはス
ルーホールを開けることなく複層化したＭＩＭ（金属−
絶縁膜−金属）構造を形成する工程と、最上部の電極用
金属層を堆積して加工した後、最上部の電極用金属層を
含む基板の全面を層間絶縁膜により堆積し被覆する工程
と、各電極用金属層あるいは各電極用金属層の表面に到
達するスルーホールをエッチングにより形成する工程
と、各電極引き出し配線用の金属層を堆積し、各電極引
き出し配線を接続する工程を少なくとも含む半導体集積
回路用静電容量素子の製造方法とするものである。

【０００５】

【作用】本発明の半導体集積回路用静電容量素子は、請
求項１に記載のように、半導体基板上に、絶縁膜を介し
て設けられた下部電極用金属層と、該下部電極用金属層
上に、誘電体層を介して配設された上部電極用金属層を
少なくとも備えた金属−絶縁膜−金属（ＭＩＭ）型静電
容量素子において、上部電極用金属層上に、層間絶縁膜
を挟み、スルーホールを介して接続された上部電極用金
属層とは異なる別の金属配線層と、上記下部電極用金属
層上に、上記誘電体層と層間絶縁膜とを挟み、スルーホ
ールを介して接続された下部電極用金属層とは異なる別
の金属配線層とを少なくとも配設した構造としているた
め、誘電体層の厚さ、および静電容量部の面積を精密に
制御することができ、所望の静電容量値と、所要の耐破
壊電圧を有する信頼性の高い静電容量素子を安定して高
歩留まりで実現することができる。また、本発明は請求
項２に記載のように、半導体基板上に、絶縁膜を介して
設けられた下部電極用金属層と、該下部電極用金属層上
に、それぞれ誘電体層を介して配設された１層以上の複
数の中間電極用金属層と、該中間電極用金属層上に、誘
電体層を介して配設された上部電極用金属層を有する複
層化した金属−絶縁膜−金属（ＭＩＭ）型静電容量素子
において、上記中間電極用金属層上に、誘電体層と層間
絶縁膜を挟み、スルーホールを介して接続された中間電
極用金属層とは異なる別の金属配線層と、上記上部電極
用金属層上に、層間絶縁膜を挟み、スルーホールを介し
て接続された上部電極用金属層とは異なる別の金属配線
層と、上記下部電極用金属層上に、誘電体膜と層間絶縁
膜を挟みスルーホールを介して接続された下部電極用金
属層とは異なる別の金属配線層とを少なくとも配設した
構造としているので、上記請求項１の効果に加えて、大
きい静電容量値を小さな占有面積で達成することができ
るため、高密度、高性能で信頼性の高い半導体集積回路
を得ることができる。また、本発明は請求項３に記載の
ように、半導体基板上に絶縁膜を介して設けられた下部
電極用金属層と、該下部電極用金属層上に、誘電体層を
介して配設された上部電極用金属層を少なくとも備えた
金属−絶縁膜−金属（ＭＩＭ）型静電容量素子を製造す
る方法において、下部電極用金属層の形成後に、誘電体
層と上部電極用金属層とを連続して堆積する工程と、上
部電極用金属層を、上部電極パタンに基づいてエッチン
グ加工する工程と、上部電極用金属層を含む基板の全面
を層間絶縁膜により被覆し、スルーホールパタンにした
がって、上部電極用金属層の表面および下部電極用金属
層の表面に到達するスルーホールをエッチングにより形
成する工程と、上部、下部電極引き出し配線用の金属層
を堆積し、上部、下部電極引き出し配線を接続する工程
を少なくとも含む半導体集積回路用静電容量素子の製造
方法としている。したがって、誘電体層を堆積した上
に、続けて上部電極用金属層を設けることにより、誘電
体層の堆積厚さは、その後の工程で変化することが無く
なり、従来技術で生じていた膜減りの問題は解消され、
また堆積時の膜厚そのもので単位面積当たりの容量が決
定されることから、堆積膜厚のみに着目して、その変動
を小さくするように製造工程における品質管理を容易に
行うことができ、高精度の静電容量値の制御が可能とな
る。また、静電容量値は対向する電極面積で決まるの
で、下部電極の側面部も容量値に寄与することになり、
より大きい静電容量値が得られる。さらに、図３に示す
誘電体層厚さと耐圧歩留まりのように、ＭＩＭ容量の耐
電圧特性も格段に向上する。また、図４に示すＭＩＭ容
量の破壊電圧のヒストグラムのように、高い破壊電圧強
度が得られる。また、本発明は請求項４に記載のよう
に、半導体基板上に絶縁膜を介して設けられた下部電極
用金属層と、該下部電極用金属層上に、それぞれ誘電体
層を介して配設された１層以上の複数の中間電極用金属
層と、該中間電極用金属層上に、誘電体層を介して配設
された上部電極用金属層を有する複層化した金属−絶縁
膜−金属（ＭＩＭ）型静電容量素子を製造する方法にお
いて、複数の電極用金属層の中の一つの電極用金属層を
堆積して加工した後、誘電体層を堆積し、直ちに次の電
極用金属層を堆積して加工する工程を、複数回繰り返す
ことにより、各誘電体層個々にはスルーホールを開ける
ことなく複層化したＭＩＭ（金属−絶縁膜−金属）構造
を形成する工程と、最上部の電極用金属層を堆積して加
工した後、最上部の電極用金属層を含む基板の全面を層
間絶縁膜により堆積し被覆する工程と、各電極用金属層
あるいは各電極用金属層の表面に到達するスルーホール
をエッチングにより形成する工程と、各電極引き出し配
線用の金属層を堆積し、各電極引き出し配線を接続する
工程を少なくとも含む半導体集積回路用静電容量素子の
製造方法としている。したがって、上記請求項５の効果
に加え、上部電極引き出し配線と下部電極引き出し配線
を接続して容量素子の一方の端子とし、１個以上複数の
中間電極を他方の端子として複層化することにより大容
量のＭＩＭ静電容量素子を高歩留まりで容易に作製する
ことができ、単位占有面積あたり大きい静電容量値を小
さな占有面積で達成することができるため、高密度、高
性能で信頼性の高い半導体集積回路を極めて容易に作製
することができる。

【０００６】

【実施例】

＜実施例１＞図１（ａ）〜（ｄ）、図２（ｅ）〜（ｇ）
は、本発明の実施例で示すＭＩＭ静電容量素子の作製過
程を示す工程図である。図１（ａ）は、半導体基板１上
に、絶縁膜２としてＳｉＯ₂膜を約５００ｎｍの厚さに
形成し、続けて、ＴｉＮ／Ａｌ／ＴｉＮ／Ｔｉからなる
下部電極用金属層３を形成した。下部電極用金属層３の
厚さは約６４０ｎｍであり、スパッタ法により各層を連
続で堆積した。この上に、ホトレジストパタンを形成
し、リアクティブイオンエッチング（ＲＩＥ：反応性イ
オンエッチング）により、所定の下部電極部３′を加工
した。この加工において、同時に下部電極引き出し配線
部３″が形成され、これによりＭＩＭ静電容量の下部電
極引き出し配線部３″や、その他の集積回路中の素子の
電極あるいは相互配線の一部が一括して形成される。次
に、図１（ｂ）に示すように、静電容量用の誘電体層４
として、ＳｉＯ₂膜をＥＣＲプラズマＣＶＤ法により約
８０ｎｍ〜１５０ｎｍの厚さに堆積した。さらに、図１
（ｃ）に示すように、上部電極用金属層５として、Ａl
／Ｔi膜を連続スパッタ法により約１５０ｎｍの厚さに
堆積した。次に、図１（ｄ）に示すように、ホトリソグ
ラフィにより上部電極パタンを形成し、ＲＩＥにより加
工して上部電極用金属層５を得た。この上部電極用金属
層５は、単に静電容量素子の電荷を蓄える一方の電極と
しての充分な導電性と、後のスルーホールエッチング工
程で突き抜けないだけの厚さがあれば充分であるので、
その膜厚は通常の配線層の厚さより薄くできる。したが
って、上部電極の加工寸法精度は高くなり、静電容量値
の精度も向上する。次に、図２（ｅ）に示すように、層
間絶縁膜６として、ＳｉＯ₂膜を約９００ｎｍの厚さに
堆積した。そして、図２（ｆ）に示すように、層間絶縁
膜６に所定のレジストパタンを形成し、スルーホールの
エッチングを行った。この時、層間絶縁膜６（本実施例
ではＳｉＯ₂膜）のエッチング速度が、上部電極用金属
層５（本実施例ではＡl膜）のそれに比べ充分大きいよ
うにエッチング条件を選択した。すなわち、前者のエッ
チング速度は約４５ｎｍ／分であったが、後者について
は測定できないほど小さかった。このようにして、層間
絶縁膜６の膜厚のばらつきも考慮した充分なエッチング
時間で加工すると、上部電極引き出し用のスルーホール
７′と、下部電極引き出し配線８′を含む下部電極引き
出し用のスルーホール７とを一括して開けることができ
る。しかも、上部電極金属膜５はエッチング速度が極め
て小さいためほとんど侵食されず、エッチング量が過
剰、あるいは、ばらついても誘電体層４まで侵されるこ
とはない。次に、図２（ｇ）に示すように、ウエハ（基
板）全面に、各電極引き出し配線用の金属膜としてＡl
合金膜をスパッタ法で約５００ｎｍの厚さに堆積した。
このとき従来技術と同様に、逆スパッタ法でスルーホー
ル底面の上部電極用金属層５の表面の酸化層を除去した
が、容量素子部は上部電極用金属層５が露出しているの
みで、誘電体層４は、その下に保護されているため膜減
りは生じない。この上に、各電極引き出し配線用の配線
パタンをホトリソグラフィで形成し、ＲＩＥにより加工
して、静電容量素子の上部電極引き出し配線８および下
部電極引き出し配線８′と、多層配線の相互接続を行う
ことにより、本発明のＭＩＭ静電容量素子が完成する。
このように、本発明のＭＩＭ静電容量素子の製造工程に
おいて、誘電体層４を堆積した後、続けて上部電極用金
属層５を堆積することにより、誘電体層４の堆積厚さ
は、その後の工程で変化することが無くなり、従来技術
において生じていた膜減りの問題は避けられ、また堆積
時の膜厚そのもので単位面積当たりの静電容量を決定す
ることができるから、堆積膜の厚さのみに着目して、そ
の変動を小さくする工程の品質管理を行うことにより、
高精度に静電容量値を制御することが可能となる。な
お、図１（ｄ）の工程において、上部電極用金属層５
が、下部電極用金属層３の端より一回り内側に描かれて
いるが、逆に、下部電極用金属層３より外側に配設して
も良い。静電容量値は、対向する電極面積により決まる
ので、本実施例の場合、下部電極用金属層３の側面部も
静電容量値に寄与することになり、より大きい静電容量
値が得られる。また、本実施例においてＭＩＭ静電容量
の耐電圧特性も格段に向上させることができた。図３
は、電極間に２ＭＶ／ｃｍの電界強度を印加した時のリ
ーク電流が、３.４×１０~⁷Ａ／ｃｍ²以上となる静電容
量素子を不良品として、集計した時の耐圧歩留り（％）
を誘電体層の厚さ（ｎｍ）に対して示している。なお、
従来例を比較のために併せて示している。従来の静電容
量素子では、１００ｎｍの誘電体層で３０％以下の歩留
りしか得られず、極めて悪い結果となった。膜厚が増加
するにしたがって歩留まりも向上するが、１５５ｎｍで
も８５％以下の良品しか得られなかった。一方、本発明
の実施例の静電容量素子では、誘電体層厚さ１００nｍ
以上では、ほぼ１００％の歩留まりを示し、８０ｎｍま
で薄くしても９０％に近い値で顕著な改善効果をうるこ
とができた。また、図４は、容量絶縁間厚さ１００ｎｍ
の素子における破壊電圧のヒストグラムを示す。従来の
素子では、１.２５ＭＶ／ｃｍ辺りにピークがあり、ほ
とんどの素子が２ＭＶ／ｃｍ以下の電界強度で破壊する
のに対し、本発明の実施例の素子では、すべて２ＭＶ／
ｃｍ以上示し、分布のピークは４ＭＶ／ｃｍ以上となっ
ている。以上の結果から明らかなように、本発明の実施
例による静電容量素子では、容量用のＳｉＯ₂膜を１０
０ｎｍ程度の薄さにしても高い耐電圧歩留まりで作製す
ることができるから、単位面積当たりの静電容量値を大
きくすることができ、集積回路中の占有面積を抑えたま
ま大容量の静電容量素子を実現することができる。この
場合に、３０Ｖ〜４０Ｖ以上の高い破壊電圧が得られる
から実用上充分な信頼性が得られる。また、いっそう大
きい耐電圧性を必要とする場合には、誘電体層の厚さを
大きくする必要が生じるが、その材料として窒化Ｓｉ膜
などの比誘電率の大きいものを用いれば、静電容量値を
減じることなく、誘電体層の厚さを増加させることが可
能となる。この場合も、誘電体層の厚さは堆積時のまま
変化しないから、誘電体層の材料の変更は、本発明の素
子構造および製造方法になんら本質的な違いをもたらさ
ない。

【０００７】＜実施例２＞上記実施例１では、より大容
量のＭＩＭ静電容量素子を、高歩留まりで実現すること
ができたが、より小さい素子専有面積で、大きな静電容
量を必要とする場合には本発明のＭＩＭ静電素子を多重
に積層することが有効である。本実施例においては、Ｍ
ＩＭ静電素子を多重に積層した素子構造の一例を示す。
図５は、本実施例で例示する複層化したＭＩＭ静電素子
の断面構造を示す模式図である。実施例１と同様に、半
導体基板１上に絶縁膜２、下部電極用金属層３および、
これに繋がる下部電極引き出し配線部３″を形成したの
ち、この上に第１の誘電体層４′としてＳｉＯ₂膜を約
１００ｎｍの厚さに、中間電極用金属層１２としてＴｉ
膜を約１００ｎｍの厚さに、それぞれ堆積し、次にＴi
膜を中間電極パタンに加工し、さらに第２の誘電体層
４″としてＳiＯ₂膜を約１００ｎｍの厚さに、上部電極
用金属層５としてＡl／Ｔi膜を連続スパッタ法で約１５
０ｎｍの厚さに堆積した。実施例１と同様に、上部電極
を加工したのち層間絶縁膜６としてＳｉＯ₂膜を６００
ｎｍの厚さに堆積し、スルーホールを上部電極引き出し
部、中間電極引き出し部、下部電極引き出し部のそれぞ
れの部位に達するまでエッチングを行う。この上に、各
電極引き出し配線用の金属層を形成し、各電極引き出し
配線となる所定のパタンに加工して、図５に示すよう
に、上部電極引き出し配線８と、下部電極引き出し配線
８′を接続して容量素子の一方の端子となし、中間電極
引き出し配線１２′を、他方の端子とした複層化ＭＩＭ
静電容量素子を作製した。このような素子構造とするこ
とにより、単位占有面積当りの静電容量値は、実施例１
に示す素子の約２倍の値が得られ、集積回路中の専有面
積を大きく削減することができ集積密度を著しく向上す
ることができる。本実施例では、ただ一つの中間電極と
２層の誘電体層を持つ複層化ＭＩＭ静電容量素子を示し
たが、中間電極と中間の誘電体層の層数は、本実施例に
限られることはなく、所要の工程歩留りが得られる範囲
で増加することが可能である。また、上下および中間の
各電極間の相互接続関係は、本実施例に限られることは
なく、回路構成上必要となる任意の接続を実現すること
ができる。また、材料の選択肢については、静電容量用
の絶縁膜ばかりでなく、上部電極材料にも他の材料を用
いることができる。本発明の製造方法によれば、上部電
極の電気的接続のためのスルーホールを上部電極上に、
他の層間配線接続用スルーホールと同時にエッチングし
て形成する。このとき、エッチングは下部電極用金属層
の表面に達するまで充分に行う必要があるが、層間絶縁
膜の厚さは、上部電極配線部も他の電極配線部もほぼ同
じであるので、通常、上部電極用金属層の表面はオーバ
ーエッチングの間、エッチングに用いられる反応性ガス
プラズマ粒子に曝されることになる。また、各電極引き
出し用金属層を堆積するときには、逆スパッタ処理を受
けることになるので、やはり相当量のスパッタリングが
生じる。この場合、上部電極材料が、例えばアルミニウ
ムのみであると、プラズマ粒子の衝突エネルギーの影響
で、アルミニウム膜に変形が生じ易い。その結果、従来
技術における第２の問題として述べたように、上下電極
間のリークや最悪の場合には短絡破壊を引き起こすこと
がある。そこで例えば、上述した本発明の実施例１およ
び２では、アルミニウム層と静電容量用の絶縁膜の間に
原子移動を起こし難い熱的に安定な、ＴｉやＴｉＮのよ
うな高融点金属（または化合物）の薄膜を挿入配設して
いる。これはＴｉ系膜以外のＭｏ、Ｗなどの高融点金属
を主体とした膜でも同様の効果が得られるものであり、
配線部の電気抵抗を低くするために、アルミニウム膜な
ど低抵抗金属と積層構造にすることもでき、本発明の効
果になんら相違は生じない。

【０００８】

【発明の効果】以上詳細に説明したごとく、本発明の半
導体集積回路用静電容量素子およびその製造方法によれ
ば、薄い誘電体層を用いて、高精度で高い耐電圧特性の
静電容量素子を実現することができ、また、大きな静電
容量値を小さな占有面積で達成できるため、高性能、高
密度、高信頼性の半導体集積回路を得ることができる。

【図面の簡単な説明】

【図１】本発明の実施例１において例示したＭＩＭ型静
電容量素子の作製工程を示す模式図。

【図２】本発明の実施例１において例示したＭＩＭ型静
電容量素子の作製工程および素子構造の一例を示す模式
図。

【図３】本発明の実施例１において例示したＭＩＭ型静
電容量素子の耐圧歩留りの誘電体層厚さ依存性を示すグ
ラフ。

【図４】本発明の実施例１において例示したＭＩＭ型静
電容量素子の破壊電圧のヒストグラムを示す図。

【図５】本発明の実施例２において例示した複層化ＭＩ
Ｍ型静電容量素子の構造の一例を示す模式図。

【図６】従来のＭＩＭ型静電容量素子の作製工程および
素子構造の一例を示す模式図。

【符号の説明】

１…半導体基板２…絶縁膜３…下部電極用金属層３′…下部電極部３″…下部電極引き出し配線部４…誘電体層４′…第１の誘電体層４″…第２の誘電体層５…上部電極用金属層６…層間絶縁膜７、７′…スルーホール８…上部電極引き出し配線８′…下部電極引き出し配線９、１０…レジストマスク１１…容量部の窓１２…中間電極用金属層１２′…中間電極引き出し配線

───────────────────────────────────────────────────── フロントページの続き (72)発明者峯岸一茂東京都武蔵野市吉祥寺市本町１丁目14番５号エヌティティエレクトロニクステクノロジー株式会社内 (72)発明者熊崎利彦東京都武蔵野市吉祥寺本町１丁目14番５号エヌティティエレクトロニクステクノロジー株式会社内

Claims

【特許請求の範囲】

【請求項１】半導体基板上に、絶縁膜を介して設けられ
た下部電極用金属層と、該下部電極用金属層上に、誘電
体層を介して配設された上部電極用金属層を少なくとも
備えた金属−絶縁膜−金属（ＭＩＭ）型静電容量素子に
おいて、上部電極用金属層上に、層間絶縁膜を挟み、ス
ルーホールを介して接続された上部電極用金属層とは異
なる別の金属配線層と、上記下部電極用金属層上に、上
記誘電体層と層間絶縁膜とを挟み、スルーホールを介し
て接続された下部電極用金属層とは異なる別の金属配線
層とを少なくとも配設してなることを特徴とする半導体
集積回路用静電容量素子。
【請求項２】半導体基板上に、絶縁膜を介して設けられ
た下部電極用金属層と、該下部電極用金属層上に、それ
ぞれ誘電体層を介して配設された１層以上の複数の中間
電極用金属層と、該中間電極用金属層上に、誘電体層を
介して配設された上部電極用金属層を有する複層化した
金属−絶縁膜−金属（ＭＩＭ）型静電容量素子におい
て、上記中間電極用金属層上に、誘電体層と層間絶縁膜
を挟み、スルーホールを介して接続された中間電極用金
属層とは異なる別の金属配線層と、上記上部電極用金属
層上に、層間絶縁膜を挟み、スルーホールを介して接続
された上部電極用金属層とは異なる別の金属配線層と、
上記下部電極用金属層上に、誘電体膜と層間絶縁膜を挟
みスルーホールを介して接続された下部電極用金属層と
は異なる別の金属配線層とを少なくとも配設してなるこ
とを特徴とする半導体集積回路用静電容量素子。
【請求項３】半導体基板上に、絶縁膜を介して設けられ
た下部電極用金属層と、該下部電極用金属層上に、誘電
体層を介して配設された上部電極用金属層を少なくとも
備えた金属−絶縁膜−金属（ＭＩＭ）型静電容量素子を
製造する方法において、下部電極用金属層の形成後に、誘電体層と上部電極用金
属層とを連続して堆積する工程と、上部電極用金属層を、上部電極パタンに基づいてエッチ
ング加工する工程と、上部電極用金属層を含む基板の全面を層間絶縁膜により
被覆し、スルーホールパタンにしたがって、上部電極用
金属層の表面および下部電極用金属層の表面に到達する
スルーホールをエッチングにより形成する工程と、上部、下部電極引き出し配線用の金属層を堆積し、上
部、下部電極引き出し配線を接続する工程を少なくとも
含むことを特徴とする半導体集積回路用静電容量素子の
製造方法。
【請求項４】半導体基板上に、絶縁膜を介して設けられ
た下部電極用金属層と、該下部電極用金属層上に、それ
ぞれ誘電体層を介して配設された１層以上の複数の中間
電極用金属層と、該中間電極用金属層上に、誘電体層を
介して配設された上部電極用金属層を有する複層化した
金属−絶縁膜−金属（ＭＩＭ）型静電容量素子を製造す
る方法において、複数の電極用金属層の中の一つの電極用金属層を堆積し
て加工した後、誘電体層を堆積し、直ちに次の電極用金
属層を堆積して加工する工程を、複数回繰り返すことに
より、各誘電体層個々にはスルーホールを開けることな
く複層化したＭＩＭ（金属−絶縁膜−金属）構造を形成
する工程と、最上部の電極用金属層を堆積して加工した後、最上部の
電極用金属層を含む基板の全面を層間絶縁膜により堆積
し被覆する工程と、各電極用金属層あるいは各電極用金属層の表面に到達す
るスルーホールをエッチングにより形成する工程と、各電極引き出し配線用の金属層を堆積し、各電極引き出
し配線を接続する工程を少なくとも含むことを特徴とす
る半導体集積回路用静電容量素子の製造方法。