JP2003174092A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JP2003174092A JP2003174092A JP2001370246A JP2001370246A JP2003174092A JP 2003174092 A JP2003174092 A JP 2003174092A JP 2001370246 A JP2001370246 A JP 2001370246A JP 2001370246 A JP2001370246 A JP 2001370246A JP 2003174092 A JP2003174092 A JP 2003174092A
- Authority
- JP
- Japan
- Prior art keywords
- film
- capacitor
- tan
- tantalum
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 キャパシタ絶縁膜としてＴａＯを用いたキャ
パシタ構造において、安定なキャパシタ特性が得られる
と共に、電極膜厚を厚くすることなく十分小さな電極抵
抗を実現する。 【解決手段】 半導体基板上に、ＴａＯからなるキャパ
シタ絶縁膜２２を下部電極２１と上部電極２３で挟んで
構成されたキャパシタを有する半導体装置であって、下
部電極２１をＴａＮ膜２１１／Ｔａ膜２１２／ＴａＮ膜
２１３の三層構造に形成し、上部電極２３をＴａＮ膜２
３１／Ｔａ膜２３２／ＴａＮ膜２３３の三層構造に形成
し、かつＴａ膜２１２，２３２の膜厚をＴａＮ膜２１
１，２１３，２３１，２３３の膜厚よりも厚く形成し
た。
パシタ構造において、安定なキャパシタ特性が得られる
と共に、電極膜厚を厚くすることなく十分小さな電極抵
抗を実現する。 【解決手段】 半導体基板上に、ＴａＯからなるキャパ
シタ絶縁膜２２を下部電極２１と上部電極２３で挟んで
構成されたキャパシタを有する半導体装置であって、下
部電極２１をＴａＮ膜２１１／Ｔａ膜２１２／ＴａＮ膜
２１３の三層構造に形成し、上部電極２３をＴａＮ膜２
３１／Ｔａ膜２３２／ＴａＮ膜２３３の三層構造に形成
し、かつＴａ膜２１２，２３２の膜厚をＴａＮ膜２１
１，２１３，２３１，２３３の膜厚よりも厚く形成し
た。
Description
【０００１】
【発明の属する技術分野】本発明は、絶縁膜としてＴａ
Ｏ（酸化タンタル）を用いたＭＩＭ（金属／絶縁膜／金
属）キャパシタに係わり、特に電極構造の改良をはかっ
た半導体装置及びその製造方法に関する。
Ｏ（酸化タンタル）を用いたＭＩＭ（金属／絶縁膜／金
属）キャパシタに係わり、特に電極構造の改良をはかっ
た半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】従来、高周波デバイスに使用されている
キャパシタには、上部・下部電極の双方にポリシリコン
を用い、キャパシタ絶縁膜としてＯＮＯ（シリコン酸化
膜／シリコン窒化膜／シリコン酸化膜の積層構造）を用
いたＰＩＰ構造が採用されている。しかし、ポリシリコ
ンを用いた電極では、抵抗が大きい、空乏化が起こると
いった問題がある。このため、電極に金属や金属窒化
膜、例えばＴｉＮ（窒化チタン）を用いたＭＩＭ（金属
／キャパシタ絶縁膜／金属）構造が採用されつつある。
キャパシタには、上部・下部電極の双方にポリシリコン
を用い、キャパシタ絶縁膜としてＯＮＯ（シリコン酸化
膜／シリコン窒化膜／シリコン酸化膜の積層構造）を用
いたＰＩＰ構造が採用されている。しかし、ポリシリコ
ンを用いた電極では、抵抗が大きい、空乏化が起こると
いった問題がある。このため、電極に金属や金属窒化
膜、例えばＴｉＮ（窒化チタン）を用いたＭＩＭ（金属
／キャパシタ絶縁膜／金属）構造が採用されつつある。
【０００３】また、キャパシタ容量の増加、キャパシタ
面積の縮小の要求より、従来のＯＮＯ膜からＳｉＮ（窒
化シリコン）単層や、高誘電体膜であるＴａＯ（酸化タ
ンタル）を用いたＭＩＭ構造が検討されている（特開平
5-63147 号公報，特開平 11-233723 号公報，特開 200
1-77317 号公報）。特に、キャパシタ容量の増大効果が
大きいＴａＯを用いたＭＩＭ構造は、チップ面積を小さ
くできることから期待が大きい。
面積の縮小の要求より、従来のＯＮＯ膜からＳｉＮ（窒
化シリコン）単層や、高誘電体膜であるＴａＯ（酸化タ
ンタル）を用いたＭＩＭ構造が検討されている（特開平
5-63147 号公報，特開平 11-233723 号公報，特開 200
1-77317 号公報）。特に、キャパシタ容量の増大効果が
大きいＴａＯを用いたＭＩＭ構造は、チップ面積を小さ
くできることから期待が大きい。
【０００４】現在まで、ＴａＯを用いたＭＩＭキャパシ
タの電極にはＴｉＮが広く検討されているが、ＴａＯを
ＴｉＮ上に成膜する際、ＴｉＮ表面が酸化され、ＴｉＯ
（酸化チタン）などのチタン酸化膜が形成される。この
ようにＴｉＯがＴａＯ／ＴｉＮ界面に形成されると、キ
ャパシタリーク特性が劣化する、容量の電圧依存性が大
きくなるなどの問題を招く。また、ＴｉＮとＴａＯはＴ
ｉ化合物とＴａ化合物の違いがあり、これらを同じマス
クを用いてキャパシタパターンにエッチングするのは困
難であった。そこで最近、ＴａＯ成膜時に下層電極表面
が酸化されてもキャパシタ絶縁膜と同じＴａＯが形成さ
れ、キャパシタ特性に影響を与えないＴａＮ電極の検討
がなされている。
タの電極にはＴｉＮが広く検討されているが、ＴａＯを
ＴｉＮ上に成膜する際、ＴｉＮ表面が酸化され、ＴｉＯ
（酸化チタン）などのチタン酸化膜が形成される。この
ようにＴｉＯがＴａＯ／ＴｉＮ界面に形成されると、キ
ャパシタリーク特性が劣化する、容量の電圧依存性が大
きくなるなどの問題を招く。また、ＴｉＮとＴａＯはＴ
ｉ化合物とＴａ化合物の違いがあり、これらを同じマス
クを用いてキャパシタパターンにエッチングするのは困
難であった。そこで最近、ＴａＯ成膜時に下層電極表面
が酸化されてもキャパシタ絶縁膜と同じＴａＯが形成さ
れ、キャパシタ特性に影響を与えないＴａＮ電極の検討
がなされている。
【０００５】しかし、ＴａＮは従来のＴｉＮに比べ約３
倍と比抵抗が高いためＴａＮ電極の抵抗が大きくなる。
従って、所望の低抵抗を得るためには膜厚を大きくする
必要があり、キャパシタ段差が大きくなる。例えば、デ
バイス特性から要求されている電極抵抗２０Ω／□を満
たすには、下部電極だけでＴｉＮの４０ｎｍに対してＴ
ａＮでは１２０ｎｍもの厚さを要する。そのため、キャ
パシタを形成する層が制限される、配線層と配線層との
接続孔のアスペクト比が増大する、などの問題が生じて
いる。また、ＴａＮはスパッタ法で形成されるが、応力
がＴｉＮに比べ２〜３倍と大きいため成膜ダストが大き
いなどの問題がある。
倍と比抵抗が高いためＴａＮ電極の抵抗が大きくなる。
従って、所望の低抵抗を得るためには膜厚を大きくする
必要があり、キャパシタ段差が大きくなる。例えば、デ
バイス特性から要求されている電極抵抗２０Ω／□を満
たすには、下部電極だけでＴｉＮの４０ｎｍに対してＴ
ａＮでは１２０ｎｍもの厚さを要する。そのため、キャ
パシタを形成する層が制限される、配線層と配線層との
接続孔のアスペクト比が増大する、などの問題が生じて
いる。また、ＴａＮはスパッタ法で形成されるが、応力
がＴｉＮに比べ２〜３倍と大きいため成膜ダストが大き
いなどの問題がある。
【０００６】
【発明が解決しようとする課題】このように従来、キャ
パシタ絶縁膜としてＴａＯを用いたキャパシタ構造にお
いては、ＴａＮを電極材料として用いると、電極の抵抗
が大きくなる、電極の厚さを厚くしなければならない、
などの問題があった。さらに、ＴａＮをスパッタ法によ
り厚く形成すると、成膜ダストが大きいなどの問題があ
った。
パシタ絶縁膜としてＴａＯを用いたキャパシタ構造にお
いては、ＴａＮを電極材料として用いると、電極の抵抗
が大きくなる、電極の厚さを厚くしなければならない、
などの問題があった。さらに、ＴａＮをスパッタ法によ
り厚く形成すると、成膜ダストが大きいなどの問題があ
った。
【０００７】本発明は、上記事情を考慮して成されたも
ので、その目的とするところは、キャパシタ絶縁膜とし
てＴａＯを用いたキャパシタ構造において、安定なキャ
パシタ特性が得られると共に、電極膜厚を厚くすること
なく十分小さな電極抵抗を実現することのできる半導体
装置及びその製造方法を提供することにある。
ので、その目的とするところは、キャパシタ絶縁膜とし
てＴａＯを用いたキャパシタ構造において、安定なキャ
パシタ特性が得られると共に、電極膜厚を厚くすること
なく十分小さな電極抵抗を実現することのできる半導体
装置及びその製造方法を提供することにある。
【０００８】
【課題を解決するための手段】（構成）上記課題を解決
するために本発明は、次のような構成を採用している。
するために本発明は、次のような構成を採用している。
【０００９】即ち本発明は、半導体基板上に、ＴａＯ膜
からなるキャパシタ絶縁膜を上下の電極で挟んで構成さ
れたキャパシタを有する半導体装置であって、前記キャ
パシタの各電極のうち少なくとも一方は、(1) Ｔａ膜と
ＴａＮ膜との積層構造で、キャパシタ絶縁膜側がＴａ
Ｎ、又は(2) ＴａＮ膜／Ｔａ膜／ＴａＮ膜の三層構造で
あり、かつＴａ膜の膜厚をＴａＮ膜の膜厚よりも厚く形
成してなることを特徴とする。
からなるキャパシタ絶縁膜を上下の電極で挟んで構成さ
れたキャパシタを有する半導体装置であって、前記キャ
パシタの各電極のうち少なくとも一方は、(1) Ｔａ膜と
ＴａＮ膜との積層構造で、キャパシタ絶縁膜側がＴａ
Ｎ、又は(2) ＴａＮ膜／Ｔａ膜／ＴａＮ膜の三層構造で
あり、かつＴａ膜の膜厚をＴａＮ膜の膜厚よりも厚く形
成してなることを特徴とする。
【００１０】また本発明は、半導体基板上に、ＴａＯ膜
からなるキャパシタ絶縁膜を上下の電極で挟んで構成さ
れたキャパシタを有する半導体装置であって、前記キャ
パシタの各電極のうち少なくとも一方は、ＴｉＮ膜とＴ
ａＮ膜との積層構造でキャパシタ絶縁膜側がＴａＮ膜で
あり、かつＴｉＮ膜の膜厚をＴａＮ膜の膜厚よりも厚く
形成してなることを特徴とする。
からなるキャパシタ絶縁膜を上下の電極で挟んで構成さ
れたキャパシタを有する半導体装置であって、前記キャ
パシタの各電極のうち少なくとも一方は、ＴｉＮ膜とＴ
ａＮ膜との積層構造でキャパシタ絶縁膜側がＴａＮ膜で
あり、かつＴｉＮ膜の膜厚をＴａＮ膜の膜厚よりも厚く
形成してなることを特徴とする。
【００１１】また本発明は、半導体基板上に、ＴａＯ膜
からなるキャパシタ絶縁膜を上下の電極で挟んで構成さ
れたキャパシタを有する半導体装置の製造方法であっ
て、半導体基板上に絶縁膜を形成する工程と、前記絶縁
膜上に、下部電極としてＴａ膜及びＴａＮ膜の二層構
造、又はＴａＮ膜，Ｔａ膜，及びＴａＮ膜の三層構造を
順次スパッタ法により形成する工程と、前記下部電極上
に、前記キャパシタ絶縁膜としてのＴａＯ膜をスパッタ
法により形成する工程と、前記ＴａＯ膜上にスパッタ法
により上部電極を形成する工程と、を含むことを特徴と
する。
からなるキャパシタ絶縁膜を上下の電極で挟んで構成さ
れたキャパシタを有する半導体装置の製造方法であっ
て、半導体基板上に絶縁膜を形成する工程と、前記絶縁
膜上に、下部電極としてＴａ膜及びＴａＮ膜の二層構
造、又はＴａＮ膜，Ｔａ膜，及びＴａＮ膜の三層構造を
順次スパッタ法により形成する工程と、前記下部電極上
に、前記キャパシタ絶縁膜としてのＴａＯ膜をスパッタ
法により形成する工程と、前記ＴａＯ膜上にスパッタ法
により上部電極を形成する工程と、を含むことを特徴と
する。
【００１２】（作用）本発明によれば、ＴａＯ膜をキャ
パシタ絶縁膜に用いたキャパシタ構造において、上部・
下部電極の少なくとも一方に、Ｔａ膜（又はＴｉＮ膜）
とＴａＮ膜の積層又はＴａＮ／Ｔａ（又はＴｉＮ）／Ｔ
ａＮの積層構造を用い、Ｔａ膜（又はＴｉＮ膜）の膜厚
をＴａＮ膜の膜厚よりも厚くしているので、ＴａＮ単層
を電極として用いた場合に比して電極抵抗を低下させる
ことができる。しかも、Ｔａ膜（又はＴｉＮ膜）がＴａ
Ｏ膜に直接接することはなく、ＴａＯ膜と直接接するの
はＴａＮ膜のみであるため、安定なキャパシタ特性が得
られる。
パシタ絶縁膜に用いたキャパシタ構造において、上部・
下部電極の少なくとも一方に、Ｔａ膜（又はＴｉＮ膜）
とＴａＮ膜の積層又はＴａＮ／Ｔａ（又はＴｉＮ）／Ｔ
ａＮの積層構造を用い、Ｔａ膜（又はＴｉＮ膜）の膜厚
をＴａＮ膜の膜厚よりも厚くしているので、ＴａＮ単層
を電極として用いた場合に比して電極抵抗を低下させる
ことができる。しかも、Ｔａ膜（又はＴｉＮ膜）がＴａ
Ｏ膜に直接接することはなく、ＴａＯ膜と直接接するの
はＴａＮ膜のみであるため、安定なキャパシタ特性が得
られる。
【００１３】また、ＴａとＴａＮの積層構造をスパッタ
法で堆積することにより、従来ＴａＮのみをスパッタ法
で堆積する際に問題であったダストの発生が大幅に低減
するため、スパッタ装置のメンテナンスサイクルを大幅
に伸ばすことができる。さらに、シールドライフも延び
るため生産性が向上する。なお、ダストの発生が低減す
るのは、延性が高いＴａの存在により積層膜の密着性が
増すためである。
法で堆積することにより、従来ＴａＮのみをスパッタ法
で堆積する際に問題であったダストの発生が大幅に低減
するため、スパッタ装置のメンテナンスサイクルを大幅
に伸ばすことができる。さらに、シールドライフも延び
るため生産性が向上する。なお、ダストの発生が低減す
るのは、延性が高いＴａの存在により積層膜の密着性が
増すためである。
【００１４】
【発明の実施の形態】以下、本発明の詳細を図示の実施
形態によって説明する。
形態によって説明する。
【００１５】（第１の実施形態）図１は、本発明の第１
の実施形態に係わるＭＩＭキャパシタの構造を示す断面
である。
の実施形態に係わるＭＩＭキャパシタの構造を示す断面
である。
【００１６】図中１１は下部電極であり、この下部電極
１１は、最下層から膜厚３２ｎｍのＴａ膜１１２と膜厚
１０ｎｍのＴａＮ膜１１１との二層構造になっている。
この下部電極１１上に、キャパシタ絶縁膜であるＴａＯ
膜１２が６０ｎｍの厚さに形成されている。ここで、
「ＴａＯ」はＴａ2Ｏ5 その他の組成の酸化タンタルを
総称するものとする。そして、ＴａＯ膜１２上に上部電
極１３が形成され、この上部電極は、膜厚１０ｎｍのＴ
ａＮ膜１３１と膜厚３２ｎｍのＴａ膜１３２との二層構
造となっている。即ち、下部電極１１及び上部電極１３
の何れにおいてもＴａとＴａＮの二層構造が採用され、
ＴａＯ膜１２に接しているのはＴａＮ膜１１１，１３１
となっている。
１１は、最下層から膜厚３２ｎｍのＴａ膜１１２と膜厚
１０ｎｍのＴａＮ膜１１１との二層構造になっている。
この下部電極１１上に、キャパシタ絶縁膜であるＴａＯ
膜１２が６０ｎｍの厚さに形成されている。ここで、
「ＴａＯ」はＴａ2Ｏ5 その他の組成の酸化タンタルを
総称するものとする。そして、ＴａＯ膜１２上に上部電
極１３が形成され、この上部電極は、膜厚１０ｎｍのＴ
ａＮ膜１３１と膜厚３２ｎｍのＴａ膜１３２との二層構
造となっている。即ち、下部電極１１及び上部電極１３
の何れにおいてもＴａとＴａＮの二層構造が採用され、
ＴａＯ膜１２に接しているのはＴａＮ膜１１１，１３１
となっている。
【００１７】下部及び上部電極のＴａ膜１１２，１３２
はＡｒを用いたスパッタ法で形成し、ＴａＮ膜１１１，
１３１はＡｒ／Ｎ2 混合ガス中での反応性スパッタ法で
形成した。また、ＴａＯ膜１２はＡｒ／Ｏ2 の混合ガス
中でスパッタする反応性スパッタ法で形成した。スパッ
タ条件としては、例えばＴａＮは、Ａｒ：２０sccm、Ｎ
2：４０sccmが供給された雰囲気中でＴａターゲットに
２．３ｋＷのＤＣパワーを印加し、反応性スパッタを行
う。このときのスパッタレートは４０ｎｍ／sec であ
る。また、ＴａＯは、Ａｒ：４０sccm、Ｏ2：４５sccm
が供給された雰囲気中でＴａターゲットに２．３ｋＷの
ＤＣパワーを印加し、反応性スパッタを行う。このとき
のスパッタレートは３４ｎｍ／sec である。
はＡｒを用いたスパッタ法で形成し、ＴａＮ膜１１１，
１３１はＡｒ／Ｎ2 混合ガス中での反応性スパッタ法で
形成した。また、ＴａＯ膜１２はＡｒ／Ｏ2 の混合ガス
中でスパッタする反応性スパッタ法で形成した。スパッ
タ条件としては、例えばＴａＮは、Ａｒ：２０sccm、Ｎ
2：４０sccmが供給された雰囲気中でＴａターゲットに
２．３ｋＷのＤＣパワーを印加し、反応性スパッタを行
う。このときのスパッタレートは４０ｎｍ／sec であ
る。また、ＴａＯは、Ａｒ：４０sccm、Ｏ2：４５sccm
が供給された雰囲気中でＴａターゲットに２．３ｋＷの
ＤＣパワーを印加し、反応性スパッタを行う。このとき
のスパッタレートは３４ｎｍ／sec である。
【００１８】である。
【００１９】このように各膜を全てスパッタ法で形成す
る場合は、下部電極１１から上部電極１３まで連続でス
パッタすることが可能である。この場合、ガスを変える
のみで同一チャンバで連続して成膜できることから、成
膜に要する時間の短縮及び製造コストの低減をはかるこ
とができる。なお、ＴａＯ膜１２の形成には、スパッタ
法に限らずＣＶＤ法を利用することも可能である。ＣＶ
Ｄ法の場合、ＰＥＴ（ペンタエトキシタンタル）Ｔａ
（ＯＣ2 Ｈ5 ）を気化して反応チャンバに送り、全圧４
０Ｐａに保持し、ウェハ温度３７０〜４５０℃で成膜す
る。成膜速度は１ｎｍ／sec 〜１０ｎｍ／sec の範囲内
で制御可能である。
る場合は、下部電極１１から上部電極１３まで連続でス
パッタすることが可能である。この場合、ガスを変える
のみで同一チャンバで連続して成膜できることから、成
膜に要する時間の短縮及び製造コストの低減をはかるこ
とができる。なお、ＴａＯ膜１２の形成には、スパッタ
法に限らずＣＶＤ法を利用することも可能である。ＣＶ
Ｄ法の場合、ＰＥＴ（ペンタエトキシタンタル）Ｔａ
（ＯＣ2 Ｈ5 ）を気化して反応チャンバに送り、全圧４
０Ｐａに保持し、ウェハ温度３７０〜４５０℃で成膜す
る。成膜速度は１ｎｍ／sec 〜１０ｎｍ／sec の範囲内
で制御可能である。
【００２０】本実施形態のように各電極１１，１３をＴ
ａとＴａＮの積層構造にした場合、Ｔａの比抵抗がＴａ
Ｎのそれよりも低いため、ＴａＮ単層で電極を形成した
場合よりも電極抵抗を下げることができる。但し、Ｔａ
の膜厚が薄いとこの効果は小さいので、Ｔａの膜厚をＴ
ａＮよりも厚く形成しなければならない。また、ＴａＮ
／Ｔａの積層構造をスパッタ法により同一チャンバで成
膜することで、ＴａＮのみを成膜するよりも成膜ダスト
の発生が抑えられる。これは、ＴａＮの膜厚が薄くて良
いことに加え、ＴａＮよりも延性が高いＴａをＴａＮの
形成前又は形成後に成膜することで密着性が増し、スパ
ッタチャンバ内の防着板からの膜剥がれが抑えられたた
めである。
ａとＴａＮの積層構造にした場合、Ｔａの比抵抗がＴａ
Ｎのそれよりも低いため、ＴａＮ単層で電極を形成した
場合よりも電極抵抗を下げることができる。但し、Ｔａ
の膜厚が薄いとこの効果は小さいので、Ｔａの膜厚をＴ
ａＮよりも厚く形成しなければならない。また、ＴａＮ
／Ｔａの積層構造をスパッタ法により同一チャンバで成
膜することで、ＴａＮのみを成膜するよりも成膜ダスト
の発生が抑えられる。これは、ＴａＮの膜厚が薄くて良
いことに加え、ＴａＮよりも延性が高いＴａをＴａＮの
形成前又は形成後に成膜することで密着性が増し、スパ
ッタチャンバ内の防着板からの膜剥がれが抑えられたた
めである。
【００２１】図１の構造の場合、下部電極１１のＴａ膜
１１２はβ−Ｔａ、上部電極１３のＴａ膜１３２はα−
ＴａであることがＸ線回折分析により判明した。α−Ｔ
ａの比抵抗は約７０μΩ・ｃｍであり、β−Ｔａの比抵
抗は約１８０μΩ・ｃｍであり、何れもＴａＮの比抵抗
２４０μΩ・ｃｍよりも低いものである。従って、Ｔａ
の膜厚をＴａＮの膜厚よりも厚くすることにより、Ｔａ
Ｎ単層の場合と同じ膜厚であれば電極抵抗の低抵抗化を
はかることができ、ＴａＮ単層の場合と同じ抵抗であれ
ば電極の薄膜化をはかることができる。
１１２はβ−Ｔａ、上部電極１３のＴａ膜１３２はα−
ＴａであることがＸ線回折分析により判明した。α−Ｔ
ａの比抵抗は約７０μΩ・ｃｍであり、β−Ｔａの比抵
抗は約１８０μΩ・ｃｍであり、何れもＴａＮの比抵抗
２４０μΩ・ｃｍよりも低いものである。従って、Ｔａ
の膜厚をＴａＮの膜厚よりも厚くすることにより、Ｔａ
Ｎ単層の場合と同じ膜厚であれば電極抵抗の低抵抗化を
はかることができ、ＴａＮ単層の場合と同じ抵抗であれ
ば電極の薄膜化をはかることができる。
【００２２】このように本実施形態によれば、キャパシ
タ絶縁膜にＴａＯ膜を用いたＭＩＭキャパシタの電極と
して、ＴａＮ単層ではなく、ＴａとＴａＮの積層電極を
用いることにより、電極抵抗を大幅に低下させることが
できる。このため、従来の電極膜厚より大幅な薄膜化が
可能である。しかも、ＴａＯにＴａを直接接触させるの
ではなく、ＴａＯに接するのはＴａＮのみであり、電極
接触部にＴａ以外の酸化膜が生じることはなく、しかも
Ｔａの酸化膜も形成されにくいため、安定なキャパシタ
特性が得られる。また、ＴａとＴａＮを積層することに
より、スパッタ中のダストが大幅に低減でき、スパッタ
装置のメンテナンスサイクルを大幅に伸ばすことができ
る。
タ絶縁膜にＴａＯ膜を用いたＭＩＭキャパシタの電極と
して、ＴａＮ単層ではなく、ＴａとＴａＮの積層電極を
用いることにより、電極抵抗を大幅に低下させることが
できる。このため、従来の電極膜厚より大幅な薄膜化が
可能である。しかも、ＴａＯにＴａを直接接触させるの
ではなく、ＴａＯに接するのはＴａＮのみであり、電極
接触部にＴａ以外の酸化膜が生じることはなく、しかも
Ｔａの酸化膜も形成されにくいため、安定なキャパシタ
特性が得られる。また、ＴａとＴａＮを積層することに
より、スパッタ中のダストが大幅に低減でき、スパッタ
装置のメンテナンスサイクルを大幅に伸ばすことができ
る。
【００２３】（第２の実施形態）図２は、本発明の第２
の実施形態に係わるＭＩＭキャパシタの構造を示す断面
図である。
の実施形態に係わるＭＩＭキャパシタの構造を示す断面
図である。
【００２４】下部電極２１は、最下層から厚さ１０ｎｍ
のＴａＮ膜２１３，厚さ２９ｎｍのＴａ膜２１２，厚さ
１０ｎｍのＴａＮ膜２１１の三層構造になっている。こ
の下部電極２１の上に、キャパシタ絶縁膜であるＴａＯ
膜２２が６５ｎｍの厚さに形成されている。そして、Ｔ
ａＯ膜２２の上に上部電極２３として、厚さ１０ｎｍの
ＴａＮ膜２３１，厚さ２９ｎｍのＴａ膜２３２，厚さ１
０ｎｍのＴａＮ膜２３３の三層構造が形成されている。
即ち、下部電極２１及び上部電極２３の何れにおいても
ＴａＮ／Ｔａ／ＴａＮの三層構造が採用され、ＴａＯ膜
２２に接しているのはＴａＮ膜２１１，２３１となって
いる。
のＴａＮ膜２１３，厚さ２９ｎｍのＴａ膜２１２，厚さ
１０ｎｍのＴａＮ膜２１１の三層構造になっている。こ
の下部電極２１の上に、キャパシタ絶縁膜であるＴａＯ
膜２２が６５ｎｍの厚さに形成されている。そして、Ｔ
ａＯ膜２２の上に上部電極２３として、厚さ１０ｎｍの
ＴａＮ膜２３１，厚さ２９ｎｍのＴａ膜２３２，厚さ１
０ｎｍのＴａＮ膜２３３の三層構造が形成されている。
即ち、下部電極２１及び上部電極２３の何れにおいても
ＴａＮ／Ｔａ／ＴａＮの三層構造が採用され、ＴａＯ膜
２２に接しているのはＴａＮ膜２１１，２３１となって
いる。
【００２５】上部及び下部電極のＴａ膜２１２，２３２
はＡｒを用いたスパッタ法、ＴａＮ膜２１１，２１３，
２３１，２３３はＡｒ／Ｎ2 混合ガス中での反応性スパ
ッタ法で連続形成した。ＴａＯ膜２２は、Ａｒ／Ｏ2 の
混合ガス中でスパッタする反応性スパッタ法又はＣＶＤ
法で形成しても良い。ＴａＯ膜２２をスパッタ法で形成
する場合は、下部電極２１から上部電極２３まで連続で
スパッタすることが可能である。この場合、同一チャン
バでも別チャンバでも実現可能である。
はＡｒを用いたスパッタ法、ＴａＮ膜２１１，２１３，
２３１，２３３はＡｒ／Ｎ2 混合ガス中での反応性スパ
ッタ法で連続形成した。ＴａＯ膜２２は、Ａｒ／Ｏ2 の
混合ガス中でスパッタする反応性スパッタ法又はＣＶＤ
法で形成しても良い。ＴａＯ膜２２をスパッタ法で形成
する場合は、下部電極２１から上部電極２３まで連続で
スパッタすることが可能である。この場合、同一チャン
バでも別チャンバでも実現可能である。
【００２６】図２の構造の場合、上部電極２３のＴａ膜
２３２のみではなく、下部電極２１のＴａ膜２１２もα
−ＴａであることがＸ線回折分析により判明した。これ
は、ＴａＮ上に形成したＴａが安定してα−Ｔａの構造
になるためである。先にも説明したように、α−Ｔａの
比抵抗は約７０μΩ・ｃｍであり、β−Ｔａの約１８０
μΩ・ｃｍよりもさらに低い。従って、本実施形態の方
が、下部電極２１に関して第１の実施形態よりも更に低
抵抗化が可能である。
２３２のみではなく、下部電極２１のＴａ膜２１２もα
−ＴａであることがＸ線回折分析により判明した。これ
は、ＴａＮ上に形成したＴａが安定してα−Ｔａの構造
になるためである。先にも説明したように、α−Ｔａの
比抵抗は約７０μΩ・ｃｍであり、β−Ｔａの約１８０
μΩ・ｃｍよりもさらに低い。従って、本実施形態の方
が、下部電極２１に関して第１の実施形態よりも更に低
抵抗化が可能である。
【００２７】このように本実施形態によれば、キャパシ
タ絶縁膜にＴａＯ膜を用いたＭＩＭキャパシタの電極と
して、ＴａＮ単層ではなく、ＴａＮ／Ｔａ／ＴａＮの三
層構造の電極を用いることにより、第１の実施形態と同
様に、電極抵抗の低抵抗化又は電極膜厚の薄膜化、キャ
パシタ特性の安定化、スパッタ装置のメンテナンスサイ
クルの延長化、などの効果が得られる。これに加えて本
実施形態では、上部電極２３のＴａ膜２３２のみではな
く、下部電極２１のＴａ膜２１２もα−Ｔａであること
から、第１の実施形態よりも電極の更なる低抵抗化が可
能である。
タ絶縁膜にＴａＯ膜を用いたＭＩＭキャパシタの電極と
して、ＴａＮ単層ではなく、ＴａＮ／Ｔａ／ＴａＮの三
層構造の電極を用いることにより、第１の実施形態と同
様に、電極抵抗の低抵抗化又は電極膜厚の薄膜化、キャ
パシタ特性の安定化、スパッタ装置のメンテナンスサイ
クルの延長化、などの効果が得られる。これに加えて本
実施形態では、上部電極２３のＴａ膜２３２のみではな
く、下部電極２１のＴａ膜２１２もα−Ｔａであること
から、第１の実施形態よりも電極の更なる低抵抗化が可
能である。
【００２８】具体的には、従来のようにＴａＮ単層を電
極に用いた場合、シート抵抗として２０Ω／□を得るた
めに１２０ｎｍの膜厚が必要であった。これに対し、本
実施形態のように三層構造を採用することにより、同じ
シート抵抗を得るのに、例えばＴａＮ（１０ｎｍ）／Ｔ
ａ（２９ｎｍ）／ＴａＮ（１０ｎｍ）のトータル４９ｎ
ｍとすれば良く、従来より６０％も膜厚が低減できる。
極に用いた場合、シート抵抗として２０Ω／□を得るた
めに１２０ｎｍの膜厚が必要であった。これに対し、本
実施形態のように三層構造を採用することにより、同じ
シート抵抗を得るのに、例えばＴａＮ（１０ｎｍ）／Ｔ
ａ（２９ｎｍ）／ＴａＮ（１０ｎｍ）のトータル４９ｎ
ｍとすれば良く、従来より６０％も膜厚が低減できる。
【００２９】また本実施形態では、下部電極２１だけで
はなく上部電極２３も三層構造にしているので、各電極
２１，２３を全く同じプロセスで作製することができ、
プロセスの簡略化をはかることができる。
はなく上部電極２３も三層構造にしているので、各電極
２１，２３を全く同じプロセスで作製することができ、
プロセスの簡略化をはかることができる。
【００３０】（第３の実施形態）図３は、本発明の第３
の実施形態に係わる半導体装置の構造を示す断面図であ
る。
の実施形態に係わる半導体装置の構造を示す断面図であ
る。
【００３１】Ｓｉ基板３０上に絶縁膜３５が形成され、
その上に第２の実施形態と同様に、ＴａＮ／Ｔａ／Ｔａ
Ｎの三層構造の下部電極３１、キャパシタ絶縁膜として
のＴａＯ膜３２、ＴａＮ／Ｔａ／ＴａＮの三層構造の上
部電極３３、からなるＭＩＭキャパシタが形成されてい
る。そして、これらの上に層間絶縁膜３６が堆積され、
下部電極３１には配線３８が接続され、上部電極３３に
は配線３９が接続されている。
その上に第２の実施形態と同様に、ＴａＮ／Ｔａ／Ｔａ
Ｎの三層構造の下部電極３１、キャパシタ絶縁膜として
のＴａＯ膜３２、ＴａＮ／Ｔａ／ＴａＮの三層構造の上
部電極３３、からなるＭＩＭキャパシタが形成されてい
る。そして、これらの上に層間絶縁膜３６が堆積され、
下部電極３１には配線３８が接続され、上部電極３３に
は配線３９が接続されている。
【００３２】次に、本実施形態における半導体装置の製
造工程について説明する。
造工程について説明する。
【００３３】まず、図４（ａ）に示すように、Ｓｉ基板
３０上にＴＥＯＳからなる絶縁膜３５を形成し、その上
にＴａターゲットを用いてＡｒとＮ2 混合ガス中で反応
性スパッタを行い、ＴａＮ膜３１３を１０ｎｎの厚さに
成膜した。続いて、ＡｒガスのみでＴａ膜３１２を２９
ｎｍの厚さにスパッタで成膜し、さらにＡｒとＮ2 の混
合ガス中で反応性スパッタすることによりＴａＮ膜３１
１を１０ｎｍの厚さに成膜した。これにより、ＴａＮ／
Ｔａ／ＴａＮの三層構造の下部電極３１が形成される。
３０上にＴＥＯＳからなる絶縁膜３５を形成し、その上
にＴａターゲットを用いてＡｒとＮ2 混合ガス中で反応
性スパッタを行い、ＴａＮ膜３１３を１０ｎｎの厚さに
成膜した。続いて、ＡｒガスのみでＴａ膜３１２を２９
ｎｍの厚さにスパッタで成膜し、さらにＡｒとＮ2 の混
合ガス中で反応性スパッタすることによりＴａＮ膜３１
１を１０ｎｍの厚さに成膜した。これにより、ＴａＮ／
Ｔａ／ＴａＮの三層構造の下部電極３１が形成される。
【００３４】次いで、下部電極３１の上に、キャパシタ
絶縁膜であるＴａＯ膜３２をＴａターゲットを用いてＡ
ｒとＯ2 の混合ガス中で反応性スパッタにより６５ｎｍ
の厚さに形成した。このとき、下部電極表面のＴａＮが
若干酸化されＴａＯに変換されるが、これはキャパシタ
絶縁膜３２と同じ材料なので問題とならない。しかる
後、下部電極３１と同様にＴａターゲットを用いてＡｒ
とＮ2 混合ガス中で反応性スパッタを行いＴａＮ膜３３
１を１０ｎｍ成膜し、続いてＡｒガスのみでＴａ膜３３
２を２９ｎｍスパッタ成膜し、さらにＡｒとＮ２の混合
ガス中で反応性スパッタすることによりＴａＮ膜３３３
を１０ｎｍ形成した。これにより、ＴａＮ／Ｔａ／Ｔａ
Ｎの三層構造の上部電極３３が形成される。
絶縁膜であるＴａＯ膜３２をＴａターゲットを用いてＡ
ｒとＯ2 の混合ガス中で反応性スパッタにより６５ｎｍ
の厚さに形成した。このとき、下部電極表面のＴａＮが
若干酸化されＴａＯに変換されるが、これはキャパシタ
絶縁膜３２と同じ材料なので問題とならない。しかる
後、下部電極３１と同様にＴａターゲットを用いてＡｒ
とＮ2 混合ガス中で反応性スパッタを行いＴａＮ膜３３
１を１０ｎｍ成膜し、続いてＡｒガスのみでＴａ膜３３
２を２９ｎｍスパッタ成膜し、さらにＡｒとＮ２の混合
ガス中で反応性スパッタすることによりＴａＮ膜３３３
を１０ｎｍ形成した。これにより、ＴａＮ／Ｔａ／Ｔａ
Ｎの三層構造の上部電極３３が形成される。
【００３５】次いで、図４（ｂ）に示すように、リソグ
ラフィとＲＩＥにより上部電極３３を加工し、さらにＴ
ａＯ膜３２と下部電極３１を加工する。続いて、図４
（ｃ）に示すように、全面に層間絶縁膜３６としてＴＥ
ＯＳを形成する。その後、層間絶縁膜３６に対して配線
用の溝と接続孔３７を形成した。
ラフィとＲＩＥにより上部電極３３を加工し、さらにＴ
ａＯ膜３２と下部電極３１を加工する。続いて、図４
（ｃ）に示すように、全面に層間絶縁膜３６としてＴＥ
ＯＳを形成する。その後、層間絶縁膜３６に対して配線
用の溝と接続孔３７を形成した。
【００３６】これ以降は、バリアメタルとしてのＴａＮ
膜３８１，３９１とＣｕ膜３８２，３９２を埋め込んで
配線層３８，３９を形成することによって、前記図３に
示す構造のＭＩＭキャパシタが完成することになる。
膜３８１，３９１とＣｕ膜３８２，３９２を埋め込んで
配線層３８，３９を形成することによって、前記図３に
示す構造のＭＩＭキャパシタが完成することになる。
【００３７】このような製造方法により、下部電極３
１、上部電極３３ともに配線抵抗は２０Ω／□が得られ
た。また、絶縁膜３５の誘電率を下げるためフッ素が添
加してある場合、下部電極３１として、Ｔａが絶縁膜３
５に直接接する場合は膜剥がれの問題があったが、本実
施形態のようにＴａＮが絶縁膜３５に接する場合は膜剥
がれの問題は生じない。
１、上部電極３３ともに配線抵抗は２０Ω／□が得られ
た。また、絶縁膜３５の誘電率を下げるためフッ素が添
加してある場合、下部電極３１として、Ｔａが絶縁膜３
５に直接接する場合は膜剥がれの問題があったが、本実
施形態のようにＴａＮが絶縁膜３５に接する場合は膜剥
がれの問題は生じない。
【００３８】（変形例）なお、本発明は上述した各実施
形態に限定されるものではない。実施形態では、上部，
下部電極の両方をＴａＮ／Ｔａの二層構造又はＴａＮ／
Ｔａ／ＴａＮの三層構造にしたが、一方のみを上記の二
層構造又は三層構造にしても良い。電極とキャパシタ絶
縁膜との界面における酸化膜の発生を抑制する観点から
は、上部電極よりも下部電極の方を上記の積層構造にす
るのが望ましい。また、積層構造の形成のためのスパッ
タやＣＶＤにおける成長条件は、適宜変更可能である。
さらに、積層構造の各部の膜厚は仕様に応じて適宜変更
可能である。
形態に限定されるものではない。実施形態では、上部，
下部電極の両方をＴａＮ／Ｔａの二層構造又はＴａＮ／
Ｔａ／ＴａＮの三層構造にしたが、一方のみを上記の二
層構造又は三層構造にしても良い。電極とキャパシタ絶
縁膜との界面における酸化膜の発生を抑制する観点から
は、上部電極よりも下部電極の方を上記の積層構造にす
るのが望ましい。また、積層構造の形成のためのスパッ
タやＣＶＤにおける成長条件は、適宜変更可能である。
さらに、積層構造の各部の膜厚は仕様に応じて適宜変更
可能である。
【００３９】また実施形態では、電極としてＴａとＴａ
Ｎを用いたが、この代わりに図５（ａ）に示すようなＴ
ｉＮとＴａＮの二層構造、又は図５（ｂ）に示すような
ＴａＮ／ＴｉＮ／ＴａＮの三層構造にしても良い。ここ
で、図中の５１は下部電極、５２はＴａＯからなるキャ
パシタ絶縁膜、５３は上部電極であり、５１１，５１
３，５３１，５３３はＴａＮ膜、５１２，５３２はＴｉ
Ｎ膜を示している。ＴｉＮはＴａと同様に比抵抗の低い
ものであり、従ってＴａの代わりにＴｉＮを用いても本
発明の効果が得られる。そして、Ｔａの代わりにＴｉＮ
を用いた場合、ＴａＮからの窒素の拡散を防止できる利
点もある。
Ｎを用いたが、この代わりに図５（ａ）に示すようなＴ
ｉＮとＴａＮの二層構造、又は図５（ｂ）に示すような
ＴａＮ／ＴｉＮ／ＴａＮの三層構造にしても良い。ここ
で、図中の５１は下部電極、５２はＴａＯからなるキャ
パシタ絶縁膜、５３は上部電極であり、５１１，５１
３，５３１，５３３はＴａＮ膜、５１２，５３２はＴｉ
Ｎ膜を示している。ＴｉＮはＴａと同様に比抵抗の低い
ものであり、従ってＴａの代わりにＴｉＮを用いても本
発明の効果が得られる。そして、Ｔａの代わりにＴｉＮ
を用いた場合、ＴａＮからの窒素の拡散を防止できる利
点もある。
【００４０】また、下部電極側にキャパシタ絶縁膜（Ｔ
ａＯ）と同種のＴａを用い、上部電極側にキャパシタ絶
縁膜（ＴａＯ）とは異種のＴｉＮを用いることにより、
前記図４に示すように、キャパシタ絶縁膜に対して上部
電極を選択的にエッチングし、キャパシタ絶縁膜及び下
部電極を同時にエッチングすることが容易となる。さら
に、上部電極側にＴｉＮを用いることにより、上部コン
タクトが取りやすい利点もある。これは、コンタクトを
形成する際にコンタクト部分に酸化膜が形成され、Ｔａ
の場合はＴａＯが、ＴｉＮの場合はＴｉＯが生成される
が、ＴａＯよりもＴｉＯの方がウェットエッチングで除
去しやすいためである。
ａＯ）と同種のＴａを用い、上部電極側にキャパシタ絶
縁膜（ＴａＯ）とは異種のＴｉＮを用いることにより、
前記図４に示すように、キャパシタ絶縁膜に対して上部
電極を選択的にエッチングし、キャパシタ絶縁膜及び下
部電極を同時にエッチングすることが容易となる。さら
に、上部電極側にＴｉＮを用いることにより、上部コン
タクトが取りやすい利点もある。これは、コンタクトを
形成する際にコンタクト部分に酸化膜が形成され、Ｔａ
の場合はＴａＯが、ＴｉＮの場合はＴｉＯが生成される
が、ＴａＯよりもＴｉＯの方がウェットエッチングで除
去しやすいためである。
【００４１】その他、本発明の要旨を逸脱しない範囲
で、種々変形して実施することができる。
で、種々変形して実施することができる。
【００４２】
【発明の効果】以上詳述したように本発明によれば、Ｔ
ａＯをキャパシタ絶縁膜として用いたＭＩＭキャパシタ
において安定なキャパシタ特性が得られると共に、電極
膜厚を厚くすることなく十分小さな抵抗を実現すること
ができる。
ａＯをキャパシタ絶縁膜として用いたＭＩＭキャパシタ
において安定なキャパシタ特性が得られると共に、電極
膜厚を厚くすることなく十分小さな抵抗を実現すること
ができる。
【図１】第１の実施形態に係わるＭＩＭキャパシタの構
造を示す断面図。
造を示す断面図。
【図２】第２の実施形態に係わるＭＩＭキャパシタの構
造を示す断面図。
造を示す断面図。
【図３】第３の実施形態に係わる半導体装置の構造を示
す断面図。
す断面図。
【図４】第３の実施形態における半導体装置の製造工程
を示す断面図。
を示す断面図。
【図５】本発明の変形例を示す断面図。
１１，２１，３１…下部電極
１２，２２，３２…キャパシタ絶縁膜
１３，２３，３３…上部電極
３０…Ｓｉ基板
３５…絶縁膜
３６…層間絶縁膜
３７…配線溝及び接続孔
３８，３９…埋め込み配線
１１１，２１１，２１３，３１１，３１３…下部電極側
のＴａＮ膜 １３１，２３１，２３３，３３１，３３３…上部電極側
のＴａＮ膜 １１２，２１２，３１２…下部電極側のＴａ膜 １３２，２３２，３３２…上部電極側のＴａ膜 ３８１，３９１…配線用のＴａＮ膜 ３８２，３９２…配線用のＣｕ膜
のＴａＮ膜 １３１，２３１，２３３，３３１，３３３…上部電極側
のＴａＮ膜 １１２，２１２，３１２…下部電極側のＴａ膜 １３２，２３２，３３２…上部電極側のＴａ膜 ３８１，３９１…配線用のＴａＮ膜 ３８２，３９２…配線用のＣｕ膜
─────────────────────────────────────────────────────
フロントページの続き
Ｆターム(参考） 5F033 HH11 HH21 HH32 HH33 JJ01
JJ11 JJ21 JJ32 KK21 KK32
KK33 MM02 MM05 MM08 MM12
MM13 NN06 NN07 PP15 PP16
QQ08 QQ09 QQ13 QQ37 QQ98
RR03 RR04 RR11 SS03 SS04
SS09 SS11 VV10 XX10 XX14
5F038 AC05 AC15 EZ14 EZ20
Claims (11)
- 【請求項１】半導体基板上に、タンタル酸化膜からなる
キャパシタ絶縁膜を上下の電極で挟んで構成されたキャ
パシタを有する半導体装置であって、 前記キャパシタの各電極のうち少なくとも一方は、タン
タル膜とタンタル窒化膜との積層構造でキャパシタ絶縁
膜側がタンタル窒化膜であり、かつタンタル膜の膜厚を
タンタル窒化膜の膜厚よりも厚く形成してなることを特
徴とする半導体装置。 - 【請求項２】前記キャパシタの下部電極を、タンタル膜
とタンタル窒化膜との積層構造に形成したことを特徴と
する請求項１記載の半導体装置。 - 【請求項３】前記キャパシタの上部電極及び下部電極の
両方を、タンタル膜とタンタル窒化膜との積層構造に形
成したことを特徴とする請求項１記載の半導体装置。 - 【請求項４】半導体基板上に、タンタル酸化膜からなる
キャパシタ絶縁膜を上下の電極で挟んで構成されたキャ
パシタを有する半導体装置であって、 前記キャパシタの各電極のうち少なくとも一方は、タン
タル窒化膜／タンタル膜／タンタル窒化膜の三層構造で
あり、かつタンタル膜の膜厚を各タンタル窒化膜の膜厚
よりも厚く形成してなることを特徴とする半導体装置。 - 【請求項５】前記キャパシタの下部電極を、タンタル窒
化膜／タンタル膜／タンタル窒化膜の三層構造に形成し
たことを特徴とする請求項４記載の半導体装置。 - 【請求項６】前記キャパシタの上部電極及び下部電極の
両方を、タンタル窒化膜／タンタル膜／タンタル窒化膜
の三層構造に形成したことを特徴とする請求項４記載の
半導体装置。 - 【請求項７】前記電極を構成するタンタル膜は、α−Ｔ
ａであることを特徴とする請求項４〜６の何れかに記載
の半導体装置。 - 【請求項８】半導体基板上に、タンタル酸化膜からなる
キャパシタ絶縁膜を一対の電極で挟んで構成されたキャ
パシタを有する半導体装置であって、 前記キャパシタの各電極のうち少なくとも一方は、チタ
ン窒化膜とタンタル窒化膜との積層構造でキャパシタ絶
縁膜側がタンタル窒化膜であり、かつチタン窒化膜の膜
厚をタンタル窒化膜の膜厚よりも厚く形成してなること
を特徴とする半導体装置。 - 【請求項９】半導体基板上に、タンタル酸化膜からなる
キャパシタ絶縁膜を上下の電極で挟んで構成されたキャ
パシタを有する半導体装置の製造方法であって、 半導体基板上に絶縁膜を形成する工程と、 前記絶縁膜上に、下部電極としてタンタル膜とタンタル
窒化膜を、この順にスパッタ法により形成する工程と、 前記下部電極上に、前記キャパシタ絶縁膜としてのタン
タル酸化膜をスパッタ法により形成する工程と、 前記タンタル酸化膜上にスパッタ法により上部電極を形
成する工程と、 を含むことを特徴とする半導体装置の製造方法。 - 【請求項１０】半導体基板上に、タンタル酸化膜からな
るキャパシタ絶縁膜を上下の電極で挟んで構成されたキ
ャパシタを有する半導体装置の製造方法であって、 半導体基板上に絶縁膜を形成する工程と、 前記絶縁膜上に、下部電極としてタンタル窒化膜，タン
タル膜，及びタンタル窒化膜の三層構造を、スパッタ法
により形成する工程と、 前記下部電極上に、前記キャパシタ絶縁膜としてのタン
タル酸化膜をスパッタ法により形成する工程と、 前記タンタル酸化膜上にスパッタ法により上部電極を形
成する工程と、 を含むことを特徴とする半導体装置の製造方法。 - 【請求項１１】前記下部電極，キャパシタ絶縁膜，及び
上部電極を、スパッタ法により連続して形成することを
特徴とする請求項９又は１０記載の半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001370246A JP2003174092A (ja) | 2001-12-04 | 2001-12-04 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001370246A JP2003174092A (ja) | 2001-12-04 | 2001-12-04 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003174092A true JP2003174092A (ja) | 2003-06-20 |
Family
ID=19179498
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001370246A Pending JP2003174092A (ja) | 2001-12-04 | 2001-12-04 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003174092A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009010388A (ja) * | 2007-06-26 | 2009-01-15 | Dongbu Hitek Co Ltd | Ｍｉｍキャパシタ及びその製造方法 |
| CN100466262C (zh) * | 2003-12-15 | 2009-03-04 | 三星电子株式会社 | 半导体器件的电容器及其制造方法 |
| JP2011228462A (ja) * | 2010-04-19 | 2011-11-10 | Taiyo Yuden Co Ltd | 薄膜キャパシタ |
| KR101128701B1 (ko) * | 2005-04-19 | 2012-03-23 | 매그나칩 반도체 유한회사 | Ｍｉｍ 커패시터 및 그 제조방법 |
-
2001
- 2001-12-04 JP JP2001370246A patent/JP2003174092A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100466262C (zh) * | 2003-12-15 | 2009-03-04 | 三星电子株式会社 | 半导体器件的电容器及其制造方法 |
| KR101128701B1 (ko) * | 2005-04-19 | 2012-03-23 | 매그나칩 반도체 유한회사 | Ｍｉｍ 커패시터 및 그 제조방법 |
| JP2009010388A (ja) * | 2007-06-26 | 2009-01-15 | Dongbu Hitek Co Ltd | Ｍｉｍキャパシタ及びその製造方法 |
| JP2011228462A (ja) * | 2010-04-19 | 2011-11-10 | Taiyo Yuden Co Ltd | 薄膜キャパシタ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3976462B2 (ja) | 半導体装置の製造方法 | |
| US7981761B2 (en) | Method of manufacturing semiconductor device having MIM capacitor | |
| JP4002647B2 (ja) | 半導体素子の薄膜キャパシタ製造方法 | |
| JPH0685173A (ja) | 半導体集積回路用キャパシタ | |
| US20020079522A1 (en) | Inter-wiring-layer capacitors | |
| KR20020062775A (ko) | 캐패시터 소자 및 이의 제조방법 | |
| US8110861B1 (en) | MIM capacitor high-k dielectric for increased capacitance density | |
| JP5458514B2 (ja) | 半導体装置の製造方法、及び半導体装置 | |
| US6635529B2 (en) | Method of fabricating semiconductor device | |
| US7670899B2 (en) | Capacitor of semiconductor device and method of manufacturing the same | |
| JP3943033B2 (ja) | キャパシタ及びその製造方法 | |
| JP3820003B2 (ja) | 薄膜キャパシタの製造方法 | |
| WO2008114609A1 (ja) | 半導体装置及びその製造方法 | |
| JP4571836B2 (ja) | 半導体装置およびその製造方法 | |
| JP2003174092A (ja) | 半導体装置及びその製造方法 | |
| US7268038B2 (en) | Method for fabricating a MIM capacitor having increased capacitance density and related structure | |
| KR100556535B1 (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| JP2001210807A (ja) | 半導体素子のキャパシタ製造方法 | |
| JP2001185687A (ja) | 集積回路装置及びその製造方法 | |
| JP2002313953A (ja) | 半導体素子のキャパシタ製造方法 | |
| JP2000340769A (ja) | キャパシタの電極構造 | |
| KR100624326B1 (ko) | 반도체장치의 커패시터 제조방법 | |
| JPH08306862A (ja) | 半導体集積回路用静電容量素子とその製造方法 | |
| JP2001077326A (ja) | 半導体装置およびその製造方法 | |
| KR100321688B1 (ko) | 캐패시터 형성 방법 |