JP2001210807A - 半導体素子のキャパシタ製造方法 - Google Patents
半導体素子のキャパシタ製造方法Info
- Publication number
- JP2001210807A JP2001210807A JP2000397147A JP2000397147A JP2001210807A JP 2001210807 A JP2001210807 A JP 2001210807A JP 2000397147 A JP2000397147 A JP 2000397147A JP 2000397147 A JP2000397147 A JP 2000397147A JP 2001210807 A JP2001210807 A JP 2001210807A
- Authority
- JP
- Japan
- Prior art keywords
- film
- capacitor
- lower electrode
- contact hole
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 56
- 239000004065 semiconductor Substances 0.000 title claims abstract description 26
- 238000000034 method Methods 0.000 title claims abstract description 25
- 238000004519 manufacturing process Methods 0.000 title abstract description 30
- 239000010408 film Substances 0.000 claims abstract description 91
- 238000009792 diffusion process Methods 0.000 claims abstract description 27
- 238000005530 etching Methods 0.000 claims abstract description 16
- 239000007772 electrode material Substances 0.000 claims abstract description 12
- 239000010409 thin film Substances 0.000 claims abstract description 6
- 238000007740 vapor deposition Methods 0.000 claims abstract description 5
- 239000011229 interlayer Substances 0.000 claims description 28
- 239000010410 layer Substances 0.000 claims description 25
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 21
- 229920005591 polysilicon Polymers 0.000 claims description 21
- 239000012790 adhesive layer Substances 0.000 claims description 14
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 13
- 239000000758 substrate Substances 0.000 claims description 13
- 238000010438 heat treatment Methods 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 4
- 229910052697 platinum Inorganic materials 0.000 claims description 4
- 239000010936 titanium Substances 0.000 claims description 4
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 claims description 3
- 229910002367 SrTiO Inorganic materials 0.000 claims description 3
- 239000012298 atmosphere Substances 0.000 claims description 3
- 230000004888 barrier function Effects 0.000 claims description 3
- 229940110728 nitrogen / oxygen Drugs 0.000 claims description 3
- 229910052707 ruthenium Inorganic materials 0.000 claims description 3
- 238000004544 sputter deposition Methods 0.000 claims description 3
- 229910021341 titanium silicide Inorganic materials 0.000 claims description 3
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 2
- 229910052741 iridium Inorganic materials 0.000 claims description 2
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 claims description 2
- 150000004767 nitrides Chemical class 0.000 claims description 2
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 claims description 2
- 229910052760 oxygen Inorganic materials 0.000 abstract description 10
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 abstract description 9
- 239000001301 oxygen Substances 0.000 abstract description 9
- 229910052751 metal Inorganic materials 0.000 abstract description 5
- 239000002184 metal Substances 0.000 abstract description 5
- 239000000126 substance Substances 0.000 abstract description 2
- 229910052454 barium strontium titanate Inorganic materials 0.000 description 13
- 230000002265 prevention Effects 0.000 description 9
- 238000007796 conventional method Methods 0.000 description 6
- 229910052715 tantalum Inorganic materials 0.000 description 4
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- 238000011160 research Methods 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- HTXDPTMKBJXEOW-UHFFFAOYSA-N dioxoiridium Chemical compound O=[Ir]=O HTXDPTMKBJXEOW-UHFFFAOYSA-N 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 239000002994 raw material Substances 0.000 description 2
- 239000000376 reactant Substances 0.000 description 2
- WOCIAKWEIIZHES-UHFFFAOYSA-N ruthenium(iv) oxide Chemical compound O=[Ru]=O WOCIAKWEIIZHES-UHFFFAOYSA-N 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 239000007983 Tris buffer Substances 0.000 description 1
- UQZIWOQVLUASCR-UHFFFAOYSA-N alumane;titanium Chemical compound [AlH3].[Ti] UQZIWOQVLUASCR-UHFFFAOYSA-N 0.000 description 1
- 229910052788 barium Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000006396 nitration reaction Methods 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 229910052712 strontium Inorganic materials 0.000 description 1
- LENZDBCJOHFCAS-UHFFFAOYSA-N tris Chemical compound OCC(N)(CO)CO LENZDBCJOHFCAS-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B99/00—Subject matter not provided for in other groups of this subclass
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
- Electrodes Of Semiconductors (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
て下部構造の有効表面積を確保し難くて、キャパシタプ
ラグと下部電極間にミスアラインが発生するという問題
点を解決すること。 【解決手段】 本発明は、接着層及び拡散防止膜をプラ
グ用第1コンタクトホール内にプラグ形態で形成し、酸
化膜を用いて第2コンタクトホールを形成し、下部電極
物質を蒸着した後酸化膜を除去して下部電極を形成する
ことにより、エッチングの容易でない下部電極のエッチ
ング工程を省略することができて、下部電極の有効表面
積を増大させることができ、金属/酸素拡散防止膜とB
ST誘電体膜との直接的な接触を避けることができるた
め、BST薄膜蒸着時の酸素拡散を防止することがで
き、キャパシタの電気的特性を改善することができるよ
うにした半導体素子のキャパシタ製造方法を提供する。
Description
シタ製造方法に係り、特にDRAMでのソフトエラーを
防止し、安定的な動作を維持し、漏れ電流特性に優れた
半導体素子のキャパシタ製造方法に関する。
とキャパシタの性能向上のための研究が必須的である。
特にDRAMにおいてソフトエラーを防止し、安定的な
動作を維持するためには単位セル当り25fF以上の静
電容量が必要であり、漏れ電流も十分低くなければなら
ない。しかし、既存のSi3N4/SiO2(NO)やT
a2O5等の誘電体は誘電率が十分でないため、ギガDR
AM時代の高誘電定数キャパシタとしてSrTiO3と
(Ba、Sr)TiO3(Barium Strontium Titanate;
以下、「BST」という)のような高誘電体の研究が活
発に行なわれており、且つストレージノードに対する下
部電極の研究も活発に行なわれている。
STなどの高誘電率薄膜を用いた従来のキャパシタ形成
方法を図1及び図2に基づいて説明する。
キャパシタ製造方法を説明するために示した素子の断面
図である。
基板11上に第1層間絶縁膜12及び第2層間絶縁膜1
3を順次形成する。その後、基板11とキャパシタの垂
直配線のために第2及び第1層間絶縁膜13、12の選
択領域をエッチングしてコンタクトホールを形成した
後、ポリシリコンで埋め込み、平坦化してキャパシタプ
ラグ14を形成する。次に、全体構造上に接着層15及
び拡散防止膜16を形成し、拡散防止膜16上に下部電
極物質を形成した後、下部電極物質、拡散防止膜16及
び接着層15をパターニングして下部電極17を完成す
る。その後、全体構造上にBSTを用いた誘電体膜18
及び上部電極19を形成してキャパシタ製造を完了す
る。
半導体素子のデザインルール(Design Rule)が小さくな
るにつれて下部電極17の一定高さで80°以上の角度
を維持しなければならないが、エッチングの難しさによ
って一定高さ以上使用し難いという問題点がある。さら
に、誘電体膜18の形成時に下部電極側面の接着層15
及び拡散防止膜16が露出されるという問題点もある。
キャパシタ製造方法を説明するために示した素子の断面
図である。
基板21上に第1層間絶縁膜22及び第2層間絶縁膜2
3を順次形成した後、基板11とキャパシタの垂直配線
のために第2及び第1層間絶縁膜23、22の選択領域
をエッチングしてコンタクトホールを形成する。その
後、コンタクトホールの内部が一定深さだけ埋め込まれ
るようにポリシリコン層を形成し、ポリシリコン層上に
接着層25及び拡散防止膜26を形成した後、平坦化す
る。これにより、コンタクトホールの内部はポリシリコ
ン層によるキャパシタプラグ24、キャパシタプラグ2
4上に形成された接着層25及び拡散防止膜26によっ
て埋め込まれることになる。次に、全体構造上に下部電
極物質を形成し、パターニングして下部電極27を形成
した後、全体構造上にBSTを用いた誘電体膜28及び
上部電極を形成することにより、キャパシタ製造を完了
する。
シタ製造方法では、誘電体膜28の形成時に接着層25
と金属/酸素拡散防止膜26が露出されることを防止す
るため、接着層25及び拡散防止膜26がコンタクトホ
ールの内部にのみ位置するようにプラグ形態で形成させ
る試みが行なわれている。しかし、下部電極マスクとコ
ンタクトマスク間の整列誤差を避けることができず、こ
れにより拡散防止膜プラグが露出され、BST誘電体膜
の形成後に漏れ電流特性が劣化してしまうという問題点
がある。
は、BSTを用いたスタックトキャパシタ製造時の難点
である下部電極エッチング工程を省略しながら下部電極
を所望の高さに形成することができ、これにより下部電
極エッチング時に発生する虞のあるキャパシタプラグと
下部電極間のミスアラインを防止することができ、金属
/酸素拡散防止膜と誘電体膜とが直接接触することを防
止して誘電体膜形成時の酸素拡散を防止することができ
る半導体素子のキャパシタ製造方法を提供することにあ
る。
の本発明に係る半導体素子のキャパシタ製造方法は、下
部構造の設けられた基板上に第1層間絶縁膜を形成し、
キャパシタが形成されるべき部分の第1層間絶縁膜をエ
ッチングして第1コンタクトホールを形成する段階と、
前記第1コンタクトホールを含む全体構造上にポリシリ
コン層を形成しエッチングする段階と、前記ポリシリコ
ン層上に接着層及び拡散防止膜を順次形成し平坦化して
前記第1コンタクトホールを埋め込む段階と、前記拡散
防止膜の設けられた全体構造上に第2層間絶縁膜及びO
3−PSG膜を順次形成した後、前記O3−PSG膜及び
第2層間絶縁膜の選択領域を除去して第2コンタクトホ
ールを形成する段階と、前記第2コンタクトホールの設
けられた全体構造上に下部電極物質を形成し、前記O3
−PSG膜上の下部電極物質を除去した後、O3−PS
G膜を除去することにより、下部電極を完成する段階
と、前記下部電極の設けられた全体構造上に誘電体膜及
び上部電極を順次形成する段階とを含んでなることを特
徴とする。
実施例を詳細に説明する。
子のキャパシタ製造方法を説明するために順次示した素
子の断面図である。
子分離膜、トランジスタなど第1層間絶縁膜を形成する
前までに半導体基板に形成される全ての構成要素)の設
けられた基板31上に第1層間絶縁膜32を形成し、キ
ャパシタが形成されるべき部分の第1層間絶縁膜32に
基板31とキャパシタの垂直配線のための第1コンタク
トホールを形成する。その後、図5に示すように、ポリ
シリコン層33を形成し、全面エッチングする。例え
ば、ポリシリコン層を第1層間絶縁膜の上部が露出され
るまで研磨した後、ポリシリコンエッチング剤を用いて
エッチングする方法や、ポリシリコンエッチング剤を使
用する全面エッチ(blanket etch)で第1層間絶縁膜の上
部が露出されるまでエッチングした後、オーバーエッチ
ングを適用する方法などにより、図3aの状態となる。
ここで、ポリシリコン層33は500〜5000Åの厚
さに形成した後、全面エッチングして第1コンタクトホ
ールの境界面41から内側に500〜3000Å(図3
aにおいて、符号33aで示される厚み)まで残留する
ようにするか、選択的ポリシリコンを所望の高さまで蒸
着する。
上に接着層34を形成する。接着層は全体構造上に接着
層34の厚さとするために必要なチタンまたはタンタル
を蒸着した後、素子にオーミック特性を持たせるために
熱処理してチタンシリサイド膜またはタンタルシリサイ
ド膜を形成した後、第1層間絶縁膜32部分の未反応チ
タンまたは未反応タンタルを除去することにより形成さ
れる。ここで、チタンまたはタンタルはスパッタリング
またはCVD法を用いて200〜2000Åの厚さに形
成し、熱処理工程は急速熱窒化処理(Rapid Thermal Nit
ridation;RTN)で550〜950℃の温度で30〜
120秒間実施する。
止膜35を形成し平坦化した後、全体構造上に第2層間
絶縁膜36及びO3−PSG膜37を順次形成する。こ
こで、拡散防止膜35はスパッタリングまたはCVD法
でチタンアルミニウムナイトライド(TiAlN)、タ
ンタルナイトライド(TaN)、チタンナイトライド
(TiN)及びチタンシリナイトライド(TiSiN)
のいずれか一つを200〜7000Åの厚さに蒸着して
形成し、平坦化工程は化学的機械的研磨(CMP)工程
を用いて実施する。また、第2層間絶縁膜36は200
〜2000Åの厚さに形成し、O3−PSG膜37は2
00〜7000Åの厚さに形成する。
トリソグラフィ及びエッチング工程によって、キャパシ
タが形成されるべき部分のO3−PSG膜37及び第2
層間絶縁膜36を除去して第2コンタクトホールを形成
する。なお、本明細書において、“選択された領域”
は、マスクによって選択された領域を意味する。
ルの設けられた全体構造上に下部電極物質を堆積させ、
O3−PSG膜37上の下部電極物質を除去した後、O3
−PSG膜37を除去することにより、下部電極38が
完成される。ここで、下部電極物質としては白金(P
t)、ルテニウム(Ru)及びイリジウム(Ir)のい
ずれか一つを用いて形成する。特に、白金(Pt)を用
いる場合にはMeCpPtMe3(Methylcyclopenta-dienyltrime
thylplatinum); [(CH3)3(CH3C5H4)Pt] 反応原料、(EtC
p)PtEt3 (Ethyl-Cyclopentadienyl-Pt-Triethyl ); [(C
2H5C5H4)2Pt(C2H5)3]反応原料、または(EtCp)PtMe3 (Et
hyl-Cyclopentadienyl-Pt-Trimethyl );[(C2H5C5H4)2Pt
(CH3)3]反応原料を用いて250〜550℃の温度条
件、0.1〜5Torr(13.3〜665Pa)の圧
力条件、Ar、O2、H2を0〜500sccmに供給す
る条件でCVD法によって100〜2000Åの厚さに
蒸着して形成する。また、ルテニウム(Ru)を用いる
場合にはRu(EtCp)2 (BisEthyl-Cyclopentadienyl-Ru;
Ru(C2H5C5H4)2)またはRu(DPM)3 (Ru-tridipivaloylmeth
ane;Ru(C11H19O2)3)またはR-3(Tris(2,4-Octanediona
to)-Ru;Ru(C8H13O2)3)を反応原料として使用する。そ
して、O3−PSG膜37上の下部電極物質を除去する
ときには全面エッチングまたはCMP法を使用する。
られた全体構造上に誘電体膜39を形成し、図3gに示
すように、誘電体膜39上に上部電極40を形成してキ
ャパシタの製造を完了する。
の温度でBSTまたはSRTiO3高誘電率薄膜を10
0〜1000Åの厚さに蒸着して形成するか、300〜
550℃の温度でBSTを100〜1000Åの厚さに
蒸着し、後続の熱工程を行なった後、300〜750℃
の温度でBSTを100〜1000Åの厚さに蒸着して
二重膜で形成する。また、上部電極40はCVD法によ
って500〜2000Åの厚さに白金(Pt)、二酸化
ルテニウム(RuO2)及び二酸化イリジウム(Ir
O2)のいずれか一つを蒸着した後、基板全体を熱処理
によって300〜750℃の温度条件及び窒素雰囲気で
10〜60分間熱処理することにより形成する。そし
て、誘電体膜39及び上部電極40を形成した後は後続
の熱処理工程としてそれぞれ300〜750℃の温度条
件及び窒素/酸素雰囲気で10〜240秒間急速熱処理
RTPを行う。
ックトキャパシタの特性を改善するために下部構造を形
成し、第1コンタクトホールを形成した後、ポリシリコ
ン層を形成し、第1コンタクトホール内に接着層を形成
した後拡散防止層を形成する。その後、第2コンタクト
ホールを形成し、下部電極を蒸着した後絶縁膜を除去し
てスタック構造の下部電極を形成する。そして、BST
のような高誘電薄膜と上部電極を形成することにより、
キャパシタの製造を完成する。このような方法によるス
タックトキャパシタ製造の際にエッチングの容易でない
下部電極のエッチング工程を省略することができて、下
部電極を所望の高さだけ形成してキャパシタストレージ
ノードの有効表面積を増大させることができ、下部電極
のエッチング時に発生する虞のあるキャパシタプラグ
(即ち、ポリシリコン層)と下部電極間のミスアライン
(Misalign)を防止することができ、金属/酸素拡散防止
膜とBST誘電体膜との直接的な接触を避けることがで
きるため、BST薄膜蒸着時の酸素拡散を防止すること
ができ、キャパシタの電気的特性を改善することができ
る。
拡散防止膜をプラグ用第1コンタクトホール内にプラグ
形態で形成し、酸化膜を用いて第2コンタクトホールを
形成し、下部電極物質を蒸着した後酸化膜を除去して下
部電極を形成することにより、エッチングの容易でない
下部電極のエッチング工程を省略することができて、下
部電極の有効表面積を増大させることができ、下部電極
のエッチング時に発生する虞のあるキャパシタプラグと
下部電極間のミスアラインを防止することができ、金属
/酸素拡散防止膜とBST誘電体膜との直接的な接触を
避けることができるため、BST薄膜蒸着時の酸素拡散
を防止することができ、キャパシタの電気的特性を改善
することができる効果を奏する
製造方法を説明するために示した素子の断面図である。
製造方法を説明するために示した素子の断面図である。
シタ製造方法を説明するために順次示した素子の断面図
の一つである。
シタ製造方法を説明するために順次示した素子の断面図
の一つである。
シタ製造方法を説明するために順次示した素子の断面図
の一つである。
シタ製造方法を説明するために順次示した素子の断面図
の一つである。
シタ製造方法を説明するために順次示した素子の断面図
の一つである。
シタ製造方法を説明するために順次示した素子の断面図
の一つである。
シタ製造方法を説明するために順次示した素子の断面図
の一つである。
製造方法を説明するために順次示した素子の断面図の一
つであり、図5に続く。
のキャパシタ製造方法を説明するために順次示した素子
の断面図の一つであり、図3aに続く。
Claims (9)
- 【請求項1】 下部構造の設けられた基板上に第1層間
絶縁膜を形成し、キャパシタが形成されるべき部分の第
1層間絶縁膜をエッチングして第1コンタクトホールを
形成する段階と、 前記第1コンタクトホールを含む全体構造上にポリシリ
コン層を形成しエッチングする段階と、 前記ポリシリコン層上に接着層及び拡散防止膜を順次形
成し、平坦化して前記第1コンタクトホールを埋め込む
段階と、 前記拡散防止膜の設けられた全体構造上に第2層間絶縁
膜及びO3−PSG膜を順次形成した後、前記O3−PS
G膜及び第2層間絶縁膜の選択された領域を除去して第
2コンタクトホールを形成する段階と、 前記第2コンタクトホールの設けられた全体構造上に下
部電極物質を堆積させ、前記O3−PSG膜上の下部電
極物質を除去した後、O3−PSG膜を除去することに
より、下部電極を完成する段階と、 前記下部電極の設けられた全体構造上に誘電体膜及び上
部電極を順次形成する段階とを含んでなることを特徴と
する半導体素子のキャパシタ製造方法。 - 【請求項2】 前記ポリシリコン層は500〜5000
Åの厚さに形成した後、全面エッチングして第1コンタ
クトホールの境界面から内側に500〜3000Åまで
残留するように形成することを特徴とする請求項1記載
の半導体素子のキャパシタ製造方法。 - 【請求項3】 前記拡散防止膜を、スパッタリングまた
はCVD法でチタンアルミニウムナイトライド(TiA
lN)、タンタルナイトライド(TaN)、チタンナイ
トライド(TiN)及びチタンシリナイトライド(Ti
SiN)のいずれかを200〜7000Åの厚さに形成
することを特徴とする請求項1記載の半導体素子のキャ
パシタ製造方法。 - 【請求項4】 前記第2層間絶縁膜を、200〜200
0Åの厚さに形成することを特徴とする請求項1記載の
半導体素子のキャパシタ製造方法。 - 【請求項5】 前記O3−PSG膜を、200〜700
0Åの厚さに形成することを特徴とする請求項1記載の
半導体素子のキャパシタ製造方法。 - 【請求項6】 前記下部電極を、白金、ルテニウム及び
イリジウムのいずれか一つを用いて形成することを特徴
とする請求項1記載の半導体素子のキャパシタ製造方
法。 - 【請求項7】 前記誘電体膜を、300〜750℃の温
度でBSTまたはSrTiO3高誘電率薄膜を100〜
1000Åの厚さに蒸着して形成することを特徴とする
請求項1記載の半導体素子のキャパシタ製造方法。 - 【請求項8】 前記誘電体膜の形成後、300〜750
℃の温度条件及び窒素/酸素雰囲気で10〜240秒間
急速熱処理工程を行なう段階をさらに含むことを特徴と
する請求項1記載の半導体素子のキャパシタ製造方法。 - 【請求項9】 前記上部電極の形成後、300〜750
℃の温度条件及び窒素/酸素雰囲気で10〜240秒間
急速熱処理工程を行なう段階をさらに含むことを特徴と
する請求項1記載の半導体素子のキャパシタ製造方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019990062961A KR100358069B1 (ko) | 1999-12-27 | 1999-12-27 | 반도체 소자의 캐패시터 제조방법 |
KR1999-62961 | 1999-12-27 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001210807A true JP2001210807A (ja) | 2001-08-03 |
JP4771589B2 JP4771589B2 (ja) | 2011-09-14 |
Family
ID=19630347
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000397147A Expired - Fee Related JP4771589B2 (ja) | 1999-12-27 | 2000-12-27 | 半導体素子のキャパシタ製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US6468874B1 (ja) |
JP (1) | JP4771589B2 (ja) |
KR (1) | KR100358069B1 (ja) |
TW (1) | TW462106B (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006245612A (ja) * | 2006-05-26 | 2006-09-14 | Elpida Memory Inc | 容量素子の製造方法 |
US7892916B2 (en) | 2004-12-03 | 2011-02-22 | Fujitsu Semiconductor Limited | Semiconductor device and fabricating method thereof |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100503963B1 (ko) * | 2000-12-08 | 2005-07-26 | 주식회사 하이닉스반도체 | 반도체 소자의 캐패시터 제조 방법 |
KR100443361B1 (ko) * | 2002-04-26 | 2004-08-09 | 주식회사 하이닉스반도체 | 전기화학증착법을 이용한 캐패시터 제조방법 |
KR100879744B1 (ko) * | 2002-12-30 | 2009-01-21 | 주식회사 하이닉스반도체 | 반도체장치의 캐패시터 제조방법 |
US7230292B2 (en) | 2003-08-05 | 2007-06-12 | Micron Technology, Inc. | Stud electrode and process for making same |
US11631464B2 (en) | 2020-05-21 | 2023-04-18 | Macronix International Co., Ltd. | Memory apparatus and associated control method for reducing erase disturb of non-volatile memory |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08172171A (ja) * | 1994-07-18 | 1996-07-02 | Hyundai Electron Ind Co Ltd | 半導体素子のキャパシター製造方法 |
JPH098253A (ja) * | 1995-04-19 | 1997-01-10 | Nec Corp | 薄膜キャパシタ及びその製造方法 |
JPH0982915A (ja) * | 1995-09-18 | 1997-03-28 | Toshiba Corp | 半導体装置の製造方法 |
JPH11186524A (ja) * | 1997-12-24 | 1999-07-09 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4397077A (en) | 1981-12-16 | 1983-08-09 | Inmos Corporation | Method of fabricating self-aligned MOS devices and independently formed gate dielectrics and insulating layers |
JPS62204567A (ja) | 1986-03-04 | 1987-09-09 | Seiko Epson Corp | 多層配線容量結合半導体装置 |
US5103276A (en) | 1988-06-01 | 1992-04-07 | Texas Instruments Incorporated | High performance composed pillar dram cell |
US5106776A (en) | 1988-06-01 | 1992-04-21 | Texas Instruments Incorporated | Method of making high performance composed pillar dRAM cell |
US4895520A (en) | 1989-02-02 | 1990-01-23 | Standard Microsystems Corporation | Method of fabricating a submicron silicon gate MOSFETg21 which has a self-aligned threshold implant |
US5219778A (en) | 1990-10-16 | 1993-06-15 | Micron Technology, Inc. | Stacked V-cell capacitor |
KR970009976B1 (ko) | 1991-08-26 | 1997-06-19 | 아메리칸 텔리폰 앤드 텔레그라프 캄파니 | 증착된 반도체상에 형성된 개선된 유전체 |
KR950002948B1 (ko) * | 1991-10-10 | 1995-03-28 | 삼성전자 주식회사 | 반도체 장치의 금속층간 절연막 형성방법 |
US5313089A (en) | 1992-05-26 | 1994-05-17 | Motorola, Inc. | Capacitor and a memory cell formed therefrom |
US5716875A (en) | 1996-03-01 | 1998-02-10 | Motorola, Inc. | Method for making a ferroelectric device |
US5923056A (en) | 1996-10-10 | 1999-07-13 | Lucent Technologies Inc. | Electronic components with doped metal oxide dielectric materials and a process for making electronic components with doped metal oxide dielectric materials |
FR2758567B1 (fr) * | 1997-01-20 | 1999-02-19 | Inst Francais Du Petrole | Procede de craquage de charges hydrocarbonees a l'aide d'un catalyseur comprenant une zeolithe nu-86 desaluminee |
US6153490A (en) * | 1997-07-01 | 2000-11-28 | Texas Instruments Incorporated | Method for forming integrated circuit capacitor and memory |
US5960270A (en) | 1997-08-11 | 1999-09-28 | Motorola, Inc. | Method for forming an MOS transistor having a metallic gate electrode that is formed after the formation of self-aligned source and drain regions |
US6066525A (en) | 1998-04-07 | 2000-05-23 | Lsi Logic Corporation | Method of forming DRAM capacitor by forming separate dielectric layers in a CMOS process |
US5907780A (en) | 1998-06-17 | 1999-05-25 | Advanced Micro Devices, Inc. | Incorporating silicon atoms into a metal oxide gate dielectric using gas cluster ion beam implantation |
JP3439370B2 (ja) * | 1999-04-21 | 2003-08-25 | Necエレクトロニクス株式会社 | 半導体メモリ装置の製造方法 |
US6319766B1 (en) * | 2000-02-22 | 2001-11-20 | Applied Materials, Inc. | Method of tantalum nitride deposition by tantalum oxide densification |
-
1999
- 1999-12-27 KR KR1019990062961A patent/KR100358069B1/ko not_active IP Right Cessation
-
2000
- 2000-11-28 US US09/722,357 patent/US6468874B1/en not_active Expired - Fee Related
- 2000-12-19 TW TW089127160A patent/TW462106B/zh not_active IP Right Cessation
- 2000-12-27 JP JP2000397147A patent/JP4771589B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08172171A (ja) * | 1994-07-18 | 1996-07-02 | Hyundai Electron Ind Co Ltd | 半導体素子のキャパシター製造方法 |
JPH098253A (ja) * | 1995-04-19 | 1997-01-10 | Nec Corp | 薄膜キャパシタ及びその製造方法 |
JPH0982915A (ja) * | 1995-09-18 | 1997-03-28 | Toshiba Corp | 半導体装置の製造方法 |
JPH11186524A (ja) * | 1997-12-24 | 1999-07-09 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7892916B2 (en) | 2004-12-03 | 2011-02-22 | Fujitsu Semiconductor Limited | Semiconductor device and fabricating method thereof |
JP2006245612A (ja) * | 2006-05-26 | 2006-09-14 | Elpida Memory Inc | 容量素子の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
KR20010060564A (ko) | 2001-07-07 |
KR100358069B1 (ko) | 2002-10-25 |
JP4771589B2 (ja) | 2011-09-14 |
TW462106B (en) | 2001-11-01 |
US6468874B1 (en) | 2002-10-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6211005B1 (en) | Methods of fabricating integrated circuit ferroelectric memory devices including a material layer on the upper electrodes of the ferroelectric capacitors thereof | |
US6831323B2 (en) | Semiconductor device and method for fabricating the same | |
US6699725B2 (en) | Methods of fabricating ferroelectric memory devices having a ferroelectric planarization layer | |
JP3655113B2 (ja) | 半導体記憶装置の製造方法 | |
US7470595B2 (en) | Oxidizing a metal layer for a dielectric having a platinum electrode | |
JPH09289296A (ja) | 強誘電体キャパシタ及びその製造方法 | |
JP2010004082A (ja) | 半導体素子の製造方法 | |
JP2001237400A (ja) | 半導体素子のキャパシタ製造方法 | |
KR20030013587A (ko) | 강유전성 메모리 장치 및 그 제조방법 | |
JPH08330544A (ja) | 高誘電率キャパシタの下部電極の形成方法 | |
US5849618A (en) | Method for fabricating capacitor of semiconductor device | |
JP4771589B2 (ja) | 半導体素子のキャパシタ製造方法 | |
JP3643314B2 (ja) | キャパシタ・スタック構造の下部電極の製造方法 | |
US6534810B2 (en) | Semiconductor memory device having capacitor structure formed in proximity to corresponding transistor | |
US20010024862A1 (en) | Method for forming a lower electrode by using an electroplating method | |
US7642187B2 (en) | Method of forming wiring of a semiconductor memory device | |
JPH09289291A (ja) | 誘電体キャパシタ及び誘電体メモリ装置と、これらの製造方法 | |
KR100691495B1 (ko) | 반도체 메모리 소자의 캐패시터 형성 방법 | |
KR100420405B1 (ko) | 강유전체 메모리 소자에서의 캐패시터의 제조방법 | |
KR100598985B1 (ko) | 반도체 장치의 커패시터 제조방법 | |
KR100866709B1 (ko) | 반도체소자의 캐패시터 형성방법 | |
KR100465837B1 (ko) | 루테늄 하부전극을 구비한 캐패시터의 제조 방법 | |
KR20010106713A (ko) | 캐패시터 제조 방법 | |
KR20010106710A (ko) | 캐패시터의 제조 방법 | |
KR20020042310A (ko) | 점착성을 개선할 수 있는 강유전체 커패시터 및 그 형성방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060915 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081208 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100721 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101020 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110531 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110621 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140701 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |