JP5458514B2 - 半導体装置の製造方法、及び半導体装置 - Google Patents

半導体装置の製造方法、及び半導体装置 Download PDF

Info

Publication number
JP5458514B2
JP5458514B2 JP2008164701A JP2008164701A JP5458514B2 JP 5458514 B2 JP5458514 B2 JP 5458514B2 JP 2008164701 A JP2008164701 A JP 2008164701A JP 2008164701 A JP2008164701 A JP 2008164701A JP 5458514 B2 JP5458514 B2 JP 5458514B2
Authority
JP
Japan
Prior art keywords
film
dielectric film
electrode
annealing
subdielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008164701A
Other languages
English (en)
Other versions
JP2010010211A (ja
Inventor
正明 中林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Priority to JP2008164701A priority Critical patent/JP5458514B2/ja
Priority to US12/365,276 priority patent/US8003462B2/en
Publication of JP2010010211A publication Critical patent/JP2010010211A/ja
Application granted granted Critical
Publication of JP5458514B2 publication Critical patent/JP5458514B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7687—Thin films associated with contacts of capacitors
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/0641—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/403—Oxides of aluminium, magnesium or beryllium
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/405—Oxides of refractory metals or yttrium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Memories (AREA)

Description

本発明は、ＭＩＭ（Metal Insulator Metal）キャパシタを含む半導体装置の製造方法、及びＭＩＭキャパシタを含む半導体装置に関する。
アナログ素子及び高周波素子等に用いられるＭＩＭキャパシタは、素子の高集積化に伴い微細化が進んでいる。微細化に伴うキャパシタンスの低下を補償するために、誘電体膜をより薄くする必要がある。ところが、誘電体膜を薄くすることは、リーク電流の増大につながる。このため、誘電体膜の薄膜化には限界がある。
リーク電流の増大を生じさせることなく、かつ大きなキャパシタンスを維持するために、誘電体膜に、従来のＳｉＯＮ等に比べて誘電率の高い高誘電率材料が採用されつつある。高誘電率材料の例として、アルミナ（Ａｌ２Ｏ３）、酸化タンタル（Ｔａ２Ｏ５）等が挙げられる。また、ＭＩＭキャパシタの下部電極には、一般的に窒化チタン（ＴｉＮ）が用いられる。
下部電極を構成するＴｉＮが、誘電体膜の成膜時の酸化性雰囲気に晒されると、下部電極の表面が酸化されて酸化チタンが形成される。下部電極の表面に形成された酸化チタンは、リーク電流増大や歩留まり低下の要因になる。ＴｉＮ膜の上にＡｌＮ膜を形成し、その上に酸化物誘電体膜を形成することにより、ＴｉＮ膜の酸化を防止することができる（特許文献１）。
Ａｌの下部電極上に、Ｔａ２Ｏ５膜を形成し、熱処理を行うことにより、両者の界面にＡｌ２Ｏ３膜を形成することができる。Ａｌ２Ｏ３膜を形成することにより、耐圧を高めることができる（特許文献２）。
特開２００４−３９７２８号公報 特開２００２−１６４５０６号公報
次世代デバイスでは、リーク電流の増大を招くことなく、かつ単位面積当たりのキャパシタ容量をより大きくする技術が求められている。従来の構造では、次世代デバイスに求められるリーク電流及びキャパシタ容量を実現することが困難である。
上記課題を解決する半導体装置の製造方法は、
半導体基板の上に、ＴｉＡｌＮを含む第１の電極膜を形成する工程と、
前記第１の電極膜上に、酸化タンタルを含む第１誘電体膜を形成する工程と、
前記第１の電極膜と前記第１誘電体膜とが形成されている状態でアニールを行うことにより、前記第１の電極膜中のアルミニウムと前記第１誘電体膜中の酸素とを反応させて、前記第１の電極膜と前記第１誘電体膜との界面に、酸化アルミニウムを含む第２誘電体膜を形成する工程と、
前記第１誘電体膜と前記第２誘電体膜とを介して前記第１の電極膜に対向する位置に第２の電極膜を形成する工程と
を有する。
この製造方法により作製される半導体装置は、
半導体基板の上に配置され、ＴｉＡｌＮを含む第１の電極、酸化アルミニウムを含む第２誘電体膜、酸化タンタルを含む第１誘電体膜、及び第２の電極が、この順番にまたは逆の順番に積層され、該第１の電極と第２誘電体膜とが相互に接し、該第２誘電体膜と第１誘電体膜とが相互に接するキャパシタを有する。
アニールで、第２誘電体膜を形成することにより、ＣＶＤ等で形成する場合に比べて、薄くても全面を連続的に覆う膜が得られる。このため、リーク電流の増大を抑制することができる。
図１Ａ〜図１Ｆを参照して、実施例による半導体装置の製造方法について説明する。図１Ａ〜図１Ｆは、製造途中段階における主要部の断面図を示す。
図１Ａに示すように、シリコン等の半導体基板１０の表層部に、シャロートレンチアイソレーション（ＳＴＩ）等による素子分離絶縁膜１１を形成する。半導体基板１０には、直径３００ｍｍのウエハを用いた。素子分離絶縁膜１１で囲まれた活性領域に、ＭＩＳＦＥＴ１２を形成する。ＭＩＳＦＥＴ１２を覆うように、半導体基板１０の上に、層間絶縁膜１５を形成する。層間絶縁膜１５にビアホールを形成し、ビアホール内にタングステン等の導電プラグ１６を充填する。導電プラグ１６は、例えばＭＩＳＦＥＴ１２のソースに接続される。
層間絶縁膜１６の上に２層目の層間絶縁膜１７を形成する。層間絶縁膜１７内に、例えばシングルダマシン法により配線１８を形成する。配線１８は、導電プラグ１６に接続される。層間絶縁膜１７の上に、３層目の層間絶縁膜１９を形成する。層間絶縁膜１９にビアホールを形成し、このビアホール内にタングステン等の導電プラグ２０を充填する。導電プラグ２０は、配線１８に接続される。
層間絶縁膜１９の上に、ＴｉＡｌＮからなる下部電極膜３０を形成する。下部電極膜３０は、例えばＤＣマグネトロン反応性スパッタリングにより形成される。成膜条件は、例えば下記の通りである。
・ターゲット ＡｌＴｉ合金
・基板温度 ３００℃
・スパッタガス Ａｒ（流量５００ｓｃｃｍ）＋Ｎ２（流量２５ｓｃｃｍ）
・ＤＣ印加パワー １ｋＷ
・圧力 ４０Ｐａ（０．３Ｔｏｒｒ）
下部電極膜３０の上に、Ｔａ２Ｏ５からなる主誘電体膜３１を形成する。主誘電体膜３１は、例えばプラズマ励起化学気相成長（ＰＥ−ＣＶＤ）により形成される。成膜条件は、例えば下記の通りである。
・Ｔａ原料 ペンタエトキシタンタル（Ｔａ（ＯＥｔ）５）
・酸化ガス Ｏ２（流量１００ｓｃｃｍ）
・キャリアガス Ａｒ（流量５００ｓｃｃｍ）
・基板温度 ３００℃
・ＲＦパワー ４５０Ｗ
・圧力 １．３×１０３Ｐａ（１０Ｔｏｒｒ）
主誘電体膜３１の上に、Ａｌ２Ｏ３からなる上部副誘電体膜３２を形成する。上部副誘電体膜３２は、例えばＰＥ−ＣＶＤにより形成される。成膜条件は、例えば下記の通りである。
・Ａｌ原料 トリメチルアルミニウム（ＴＭＡ）
・酸化ガス Ｏ２（流量１５０ｓｃｃｍ）
・キャリアガス Ａｒ（流量５００ｓｃｃｍ）
・基板温度 ３００℃
・ＲＦパワー ６００Ｗ
・圧力 １．３×１０３Ｐａ（１０Ｔｏｒｒ）
図１Ｂに示すように、Ｎ２またはＡｒ雰囲気において、アニールを行う。このアニールには、例えばラピッドサーマルアニール（ＲＴＡ）が用いられる。アニール条件は、例えば下記の通りである。
・圧力 １．０×１０５Ｐａ（７６０Ｔｏｒｒ）
・Ｎ２またはＡｒ流量 ３ｓｌｍ
・アニール時間 １分
・アニール温度 ４００℃〜６００℃
このアニールにより、下部電極膜３０内のＡｌと、主誘電体膜３１内のＯとが反応し、両者の界面にＡｌ２Ｏ３からなる下部副誘電体膜３５が形成される。下部副誘電体膜３５が形成されていることは、Ｘ線光電子分光分析（ＸＰＳ）により確認した。ＸＰＳの結果については、後に図２Ａ〜図２Ｃを参照して説明する。
図１Ｃに示すように、上部副誘電体膜３２の上に、ＴｉＮからなる上部電極膜３８を形成する。上部電極膜３８は、例えばＤＣマグネトロン反応性スパッタリングにより形成される。成膜条件は、例えば下記の通りである。
・ターゲット Ｔｉ
・スパッタガス Ａｒ（流量５００ｓｃｃｍ）＋Ｎ２（流量５００ｓｃｃｍ）
・ＤＣ印加パワー １ｋＷ
・圧力 ６７Ｐａ（０．５Ｔｏｒｒ）
・成膜時間 ３分
図１Ｄに示すように、上部電極膜３８から下部電極膜３０までの各膜を同一のエッチングマスクを用いてパターニングする。これらの膜のエッチングは、例えば２周波誘導結合型プラズマエッチング装置を用いて行う。エッチング条件は、例えば下記の通りである。
・エッチングガス ＣＨＦ３（流量３０ｓｃｃｍ）＋Ａｒ（流量１００ｓｃｃｍ）
・圧力 ２．０Ｐａ（１５ｍＴｏｒｒ）
・エッチング時間 ４４秒
・ＲＦパワー １００Ｗ／５００Ｗ
ＴｉＡｌＮからなる下部電極３０ａ、Ａｌ２Ｏ３からなる下部副誘電体膜３５ａ、Ｔａ２Ｏ５からなる主誘電体膜３１ａ、Ａｌ２Ｏ３からなる上部副誘電体膜３２ａ、及びＴｉＮからなる上部電極３８ａにより、ＭＩＭキャパシタ４０が構成される。平面視において、ＭＩＭキャパシタ４０は、その下の導電プラグ２０を内包する。
図１Ｅに示すように、層間絶縁膜１９の上にさらに層間絶縁膜４５を形成する。層間絶縁膜４５はＭＩＭキャパシタ４０を被覆する。
図１Ｆに示すように、層間絶縁膜４５にビアホールを形成し、このビアホール内に導電プラグ４６を充填する。導電プラグ４６は、平面視においてＭＩＭキャパシタ４０に内包され、上部電極３８ａに接続される。上部電極３８ａは、接地線または電源線に接続される。
図２Ａ〜図２Ｃを参照して、ＴｉＡｌＮ下部電極膜３０とＴａ２Ｏ５主誘電体膜３１との界面に、アニールによってＡｌ２Ｏ３下部副誘電体膜３５が形成されることの検証結果について説明する。
図２Ｂに、作製した試料のアニール前の断面図を示す。基板上に厚さ５ｎｍのＴｉＡｌＮ下部電極膜３０が形成され、その上に厚さ５ｎｍのＴａ２Ｏ５主誘電体膜３１が形成されている。下部電極膜３０の成膜には、Ｔｉに対するＡｌの含有量の比Ａｌ／Ｔｉ＝３０原子％のＡｌＴｉ合金ターゲットを用いた。アニールは、Ｎ２雰囲気中で４００℃で行った。
アニール前、及びアニール後の試料について、ＸＰＳでＡｌの２ｐ３／２スペクトルを観察した。ＴｉＡｌＮに起因するピークは７３．９ｅＶの位置に現れ、Ａｌ２Ｏ３に起因するピークは７４．１ｅＶの位置に現れる。
図２Ａに、ＴｉＡｌＮに起因するピークと、Ａｌ２Ｏ３に起因するピークとの高さの割合を算出した結果を示す。アニール前では、Ａｌ２Ｏ３に起因するピークは観察されなかったが、アニール後は、Ａｌ２Ｏ３に起因するピークが観察された。この評価結果から、アニール前には、図２Ｂに示すように、Ａｌ２Ｏ３膜は形成されていないが、アニール後の試料では、図２Ｃに示すように、ＴｉＡｌＮ下部電極膜３０とＴａ２Ｏ５主誘電体膜３１との界面にＡｌ２Ｏ３下部副誘電体膜３５が形成されていることがわかる。アニール後の試料において、ＴｉＡｌＮに起因するピークが観察されるのは、Ａｌ２Ｏ３下部副誘電体膜３５が薄いため、その下のＴｉＡｌＮが検知されるためである。下部副誘電体膜３５の厚さは０．５３ｎｍであった。
上記実施例によるＭＩＭキャパシタ及び従来のＭＩＭキャパシタ（比較例）を作製し、単位面積当たりのキャパシタ容量及びリーク電流を測定した。
図３Ａに、実施例によるＭＩＭキャパシタの断面図を示し、図３Ｂに、比較例によるＭＩＭキャパシタの断面図を示す。実施例によるＭＩＭキャパシタのＡｌ２Ｏ３下部副誘電体膜３５は、アニールによって形成される。比較例のＭＩＭキャパシタは、下部電極となるＴｉＮ膜、ＡｌＮ膜、Ａｌ２Ｏ３膜、Ｔａ２Ｏ５膜、Ａｌ２Ｏ３膜、ＡｌＮ膜、及び上部電極となるＴｉＮ膜の７層で構成される。比較例のＭＩＭキャパシタの上下のＡｌ２Ｏ３膜は、いずれもＣＶＤで形成される。
実施例の試料では、Ｔａ２Ｏ５主誘電体膜３１の厚さを６ｎｍとし、Ａｌ２Ｏ３上部副誘電体膜３２の厚さを４ｎｍとした。比較例の試料では、下部ＡｌＮ膜、Ｔａ２Ｏ５膜、上部Ａｌ２Ｏ３膜、及び上部ＡｌＮ膜の厚さを、それぞれ５０ｎｍ、６ｎｍ、４ｎｍ、及び５０ｎｍとした。
図３Ｃに、実施例及び比較例によるＭＩＭキャパシタの単位面積当たりのキャパシタ容量と、Ａｌ２Ｏ３下部副誘電体膜の厚さとの関係を示す。横軸は、下部副誘電体膜の厚さを単位「ｎｍ」で表し、縦軸は、キャパシタ容量を単位「ｆＦ／μｍ２」で表す。黒丸記号及び白四角記号が、それぞれ実施例及び比較例のＭＩＭキャパシタの測定結果を示す。下部副誘電体膜が厚くなるに従って、キャパシタ容量が低下している。実施例及び比較例において、キャパシタ容量がほぼ等しくなるように、各誘電体膜の厚さが設定されている。
図３Ｄに、実施例によるＭＩＭキャパシタの単位面積当たりのリーク電流と、下部副誘電体膜の厚さとの関係を示す。横軸は、下部副誘電体膜の厚さを単位「ｎｍ」で表し、縦軸は、リーク電流を単位「ｆＡ／μｍ２」で表す。リーク電流は、ＭＩＭキャパシタの電極間に３Ｖの直流電圧を印加して測定した。黒丸記号及び白四角記号が、それぞれ実施例及び比較例のＭＩＭキャパシタの測定結果を示す。
比較例の試料では、下部副誘電体膜の厚さが１．５ｎｍ以下になると、リーク電流が急激に増加する。これに対し、実施例の試料では、下部副誘電体膜の厚さが少なくとも０．５ｎｍ〜２ｎｍの範囲内でほぼ一定であり、下部副誘電体膜の厚さが１．５ｎｍ以下になっても、リーク電流の急激な増大は見られない。
この評価結果から、下部副誘電体膜をアニールで形成することにより、ＣＶＤで形成する場合に比べて、キャパシタ容量を大きく維持したまま、リーク電流の増大を抑制できることがわかる。
図４Ａ〜図４Ｄを参照して、アニール、ＣＶＤ、及びスパッタリングにより形成したＡｌ２Ｏ３膜の膜質の評価結果について説明する。
図４Ａに、試料Ｓ１、Ｓ２、及びＳ３の元素濃度割合をＸＰＳにより測定した結果を示す。いずれの試料も、厚さ１５０ｎｍのＴｉＡｌＮ膜の上に、厚さ２ｎｍのＡｌ２Ｏ３膜、及び厚さ３ｎｍのＴａ２Ｏ５膜が形成されたものである。試料Ｓ１のＡｌ２Ｏ３膜は、実施例による下部副誘電体膜３５の形成と同じアニールを用いて形成した。試料Ｓ２のＡｌ２Ｏ３膜はＣＶＤにより形成し、試料Ｓ３のＡｌ２Ｏ３膜はスパッタリングにより形成した。
試料Ｓ１においては、Ｔｉが検知されず、実質的にＡｌとＯのみが検知されている。この結果から、図４Ｂに示すように、ＴｉＡｌＮ膜の全面をＡｌ２Ｏ３膜が連続的に覆っていると考えられる。これに対し、試料Ｓ２及びＳ３においては、Ａｌ２Ｏ３膜の下地のＴｉが検知されている。この結果から、試料Ｓ２及びＳ３においては、図４Ｃ及び図４Ｄに示すように、Ａｌ２Ｏ３膜がＴｉＡｌＮ膜の全面を連続的に覆っておらず、Ｔａ２Ｏ５膜がＴｉＡｌＮ膜に直接接触する領域が存在すると考えられる。試料Ｓ２の方が、試料Ｓ３よりも、Ｔｉの検出割合が低い。このことから、Ａｌ２Ｏ３膜によるＴｉＡｌＮ膜の被覆率は、試料Ｓ２の方が試料Ｓ３よりも高いと考えられる。
２ｎｍ程度の薄いＡｌ２Ｏ３膜をＣＶＤやスパッタリングで形成すると、ＴｉＡｌＮ等の下部電極膜の全面を覆うことが困難である。Ａｌ２Ｏ３のバンドギャップはＴａ２Ｏ５のバンドギャップよりも広いため、Ａｌ２Ｏ３膜を配置することは、リーク電流の抑制に有効である。図３Ｄに示したように、Ａｌ２Ｏ３下部副誘電体膜を薄くしたときに、比較例の試料においてリーク電流が急激に増大するのは、ＴｉＡｌＮ下部電極膜とＴａ２Ｏ５主誘電体膜とが、Ａｌ２Ｏ３下部副誘電体膜を介することなく、直接接触することに起因すると考えられる。
これに対し、実施例のように、アニールによってＡｌ２Ｏ３下部副誘電体膜を形成する場合には、Ａｌ２Ｏ３膜を薄くしてもＴｉＡｌＮからなる下部電極の全面を連続的に覆うことができる。このため、Ａｌ２Ｏ３下部副誘電体膜を薄くしたときのリーク電流の増大が抑制されていると考えられる。
図５Ａに、実施例によるＭＩＭキャパシタのＡｌ２Ｏ３下部副誘電体膜の厚さとキャパシタ容量との関係を示し、図５Ｂに、Ａｌ２Ｏ３下部副誘電体膜の厚さとリーク電流との関係を示す。図５Ａ及び図５Ｂの横軸は、Ａｌ２Ｏ３下部副誘電体膜の厚さを単位「ｎｍ」で表し、図５Ａの縦軸は単位面積当たりのキャパシタ容量を単位「ｆＦ／μｍ２」で表し、図５Ｂの縦軸は、単位面積当たりのリーク電流を単位「「ｆＡ／μｍ２」で表す。
下部副誘電体膜の厚さを０．５ｎｍ以下にすると、リーク電流が急激に増大することが分かる。これは、下部副誘電体膜が下部電極膜の全面を連続的に覆っていないためと考えられる。リーク電流を抑制するために、下部副誘電体膜の厚さを０．５ｎｍ以上にすることが好ましい。
図６Ａに、実施例によるＭＩＭキャパシタのＴｉＡｌＮ下部電極の厚さとキャパシタ容量との関係を示し、図６Ｂに、ＴｉＡｌＮ下部電極の厚さとリーク電流との関係を示す。図６Ａ及び図６Ｂの横軸は、下部電極の厚さを単位「ｎｍ」で表し、図６Ａの縦軸は単位面積当たりのキャパシタ容量を単位「ｆＦ／μｍ２」で表し、図６Ｂの縦軸は、単位面積当たりのリーク電流を単位「ｆＡ／μｍ２」で表す。
下部電極の形成には、Ｔｉに対するＡｌの含有量の比Ａｌ／Ｔｉ＝３０原子％のＡｌＴｉ合金ターゲットを用いた。Ｔａ２Ｏ５主誘電体膜の厚さは５ｎｍとし、Ａｌ２Ｏ３上部副誘電体膜の厚さは６ｎｍとした。ＴｉＮ上部電極の厚さは１５０ｎｍとした。下部副誘電体膜を形成するためのアニール温度は４００℃とした。
キャパシタ容量は、下部電極の厚さには殆ど依存しない。ところが、リーク電流は、下部電極の厚さが５ｎｍ未満になると、急激に増大する。これは、アニール時に、下部電極から十分な量のＡｌが供給されなくなり、全面を連続的に覆うＡｌ２Ｏ３膜を形成できないためと考えられる。リーク電流の急激な増加を防止するために、ＴｉＡｌＮ下部電極の厚さを５ｎｍ以上にすることが好ましい。
図７を参照して、下部電極のＡｌとＴｉとの含有量の好適値について説明する。下部電極のＡｌとＴｉとの含有量を変えて複数の試料を作製し、Ａｌ２Ｏ３下部副誘電体膜の厚さを測定した。
図７に、下部副誘電体膜を形成するためのアニール温度と、Ａｌ２Ｏ３下部副誘電体膜の厚さとの関係を示す。横軸はアニール温度を単位「℃」で表し、縦軸は、形成されたＡｌ２Ｏ３下部副誘電体膜の厚さを単位「ｎｍ」で表す。アニール温度を６００℃よりも高くすると、Ａｌ２Ｏ３、及びＴａ２Ｏ５が結晶化してしまうため、アニール温度は４００℃〜６００℃の範囲内で変化させた。アニール時間は６０秒とした。
図中の菱形、正方形、三角、及びエックス記号は、それぞれＴｉに対するＡｌの含有量の比Ａｌ／Ｔｉ＝２０原子％、３０原子％、５０原子％、及び６０原子％のＡｌＴｉ合金ターゲットを用いてＴｉＡｌＮ膜を形成した試料における下部副誘電体膜の厚さを示す。なお、実際に形成されるＴｉＡｌＮ膜のＡｌとＴｉの含有量の比は、ＡｌＴｉ合金ターゲットのＡｌとＴｉの含有量の比とほぼ等しい。
図５Ａ及び図５Ｂに示した評価結果から、下部副誘電体膜の厚さは０．５ｎｍ以上にすることが好ましい。Ａｌ／Ｔｉ＝２０原子％のＡｌＴｉ合金ターゲットを用いると、アニール温度を６００℃まで高くしても、０．５ｎｍ以上の厚さのＡｌ２Ｏ３膜が形成されない。これは、アニール時に、下部電極から十分な量のＡｌが供給されないためであると考えられる。十分な厚さのＡｌ２Ｏ３下部副誘電体膜を形成するために、下部電極膜のＴｉＡｌＮのアニール前におけるＴｉに対するＡｌの含有量の比Ａｌ／Ｔｉを３０原子%以上にすることが好ましい。
また、含有量の比Ａｌ／Ｔｉを６０原子％にすると、Ａｌ２Ｏ３膜の成膜速度が速くなりすぎ、膜厚の制御が困難になる。Ａｌ２Ｏ３下部副誘電体膜の膜厚の制御性を高くするために、ＴｉＡｌＮ下部電極膜のアニール前におけるＴｉに対するＡｌの含有量の比Ａｌ／Ｔｉを５０原子％以下とすることが好ましい。
図８Ａ及び図８Ｂを参照して、アニールを行う好適な時期について説明する。図１Ａ〜図１Ｆに示した実施例では、Ａｌ２Ｏ３上部副誘電体膜３２を形成した後にアニールを行った。その他に、ＴｉＡｌＮ下部電極膜３０を形成した直後、Ｔａ２Ｏ５主誘電体膜３１を形成した直後、及びＴｉＮ上部電極膜３８を形成した直後のいずれかにアニールを行った複数の試料を作製した。
図８Ａに、アニール温度とキャパシタ容量との関係を示し、図８Ｂに、アニール温度とリーク電流との関係を示す。図８Ａ及び図８Ｂの横軸は、アニール温度を単位「℃」で表し、図８Ａの縦軸は単位面積当たりのキャパシタ容量を単位「ｆＦ／μｍ２」で表し、図８Ｂの縦軸は、単位面積当たりのリーク電流を単位「ｆＡ／μｍ２」で表す。図中の菱形、正方形、三角、及びエックス記号は、それぞれＴｉＡｌＮ下部電極膜形成直後、Ｔａ２Ｏ５主誘電体膜形成直後、Ａｌ２Ｏ３上部副誘電体膜形成直後、及びＴｉＮ上部電極膜形成直後にアニールを行った試料の測定結果を示す。
ＴｉＡｌＮ下部電極膜を形成した後、Ｔａ２Ｏ５主誘電体膜を形成する前にアニールを行った試料は、他の試料に比べて大きなキャパシタ容量が得られているが、リーク電流も多い。これは、ＴｉＡｌＮ下部電極膜の表面が、アニール雰囲気中に残留する酸素によって酸化され、酸化に起因する荒れが生じているためと考えられる。なお、ＴｉＮ表面が露出している場合には、同一の条件でアニールを行っても、酸化は生じない。ＴｉＡｌＮ下部電極膜を形成した後、Ｔａ２Ｏ５主誘電体膜を形成する前にアニールを行った試料では、表面に析出するＡｌが酸化されるため、表面荒れが生じたと考えられる。
また、Ｔａ２Ｏ５主誘電体膜を形成した後は、いずれの段階でアニールを行っても、キャパシタ容量及びリーク電流に有意な差はない。従って、アニールは、Ｔａ２Ｏ５主誘電体膜を形成した後、どの段階でおこなってもよい。
図９に、アニール温度とＡｌ２Ｏ３下部副誘電体膜の厚さとの関係を示す。図９に示した評価の対象となった試料は、Ｔａ２Ｏ５主誘電体膜を形成した後に、アニールを行った。ＴｉＡｌＮ下部電極膜のＴｉに対するＡｌの含有量の比Ａｌ／Ｔｉは５０原子％とした。アニール時間は６０秒とした。
アニール温度が３５０℃以下の場合には、下部副誘電体膜の厚さを０．５ｎｍ以上にすることが困難である。このため、図５Ｂに示した評価結果からわかるように、リーク電流が多くなってしまう。リーク電流の増大を防止するために、アニール温度を４００℃以上にすることが好ましい。また、アニール温度を６００℃よりも高くすると、Ａｌ２Ｏ３やＴａ２Ｏ５が結晶化してしまう。従って、アニール温度を６００℃以下にすることが好ましい。
上記実施例では、導電プラグ２０の直上に配置したいわゆるスタック構造のＭＩＭキャパシタについて説明したが、上記実施例は、プレーナ構造のＭＩＭキャパシタにも適用可能である。
図１０に、プレーナ構造のＭＩＭキャパシタの断面図を示す。以下、図１Ｆに示したスタック構造のＭＩＭキャパシタとの相違点に着目して説明する。
プレーナ構造のＭＩＭキャパシタにおいては、下部副誘電体膜３５ａから上部電極３８ａまでの積層構造の平面形状が、下部電極３０ａの平面形状よりも小さくされている。スタック構造のＭＩＭキャパシタにおいては、下部電極３０ａが、その下方に配置された導電プラグ２０に接続されていたが、プレーナ構造では、ＭＩＭキャパシタの直下には導電プラグが配置されない。その代わりに、下部電極３０ａは、上部電極３８ａの脇を通過する導電プラグ３８に接続される。
プレーナ構造においても、Ａｌ２Ｏ３下部副誘電体膜３５ａは、Ｔａ２Ｏ５主誘電体膜３１ａを形成した後のアニールにより、形成される。このため、スタック構造の実施例と同様に、キャパシタ容量を大きく保ったまま、リーク電流の増大を防止することができる。
また、上記実施例では、ＴｉＡｌＮ下部電極膜３０とＴａ２Ｏ５主誘電体膜３１との間の下部副誘電体膜３５を、アニールにより形成したが、上部副誘電体膜３２をアニールにより形成してもよいし、下部と上部の両方のＡｌ２Ｏ３誘電体膜３５、３２をアニールにより形成してもよい。上部副誘電体膜３２をアニールで形成する場合には、Ｔａ２Ｏ５主誘電体膜３１の上に、ＴｉＡｌＮ上部電極膜３８を形成し、その後アニールを行えばよい。主誘電体膜３１内のＯと上部電極膜３８内のＡｌとが反応することにより、両者の界面にＡｌ２Ｏ３からなる上部副誘電体膜３２が形成される。
上記実施例では、下部電極膜３０の材料を「ＴｉＡｌＮ」と表記したが、実施例中の説明から、この表記は、ＴｉとＡｌとＮとの組成比が１：１：１であることを意味していないことは明らかである。同様に、上部電極膜３８の材料を「ＴｉＮ」と表記したが、この表記は、ＴｉとＮとの組成比が１：１であることを意味していない。さらに、上記実施例では、誘電体膜の材料に「Ａｌ２Ｏ３」、「Ｔａ２Ｏ５」という表記を用いたが、実際に形成される誘電体膜の元素組成比じゃ、化学量論的組成比に一致するとは限らない。実際の誘電体膜の元素組成比が化学量論的組成比からずれたとしても、上記実施例で説明した効果と同等の効果を得ることができる。
以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。
（１Ａ）〜（１Ｃ）は、実施例による半導体装置の製造途中段階における主要部の断面図である。 （１Ｄ）〜（１Ｆ）は、実施例による半導体装置の製造途中段階における主要部の断面図である。 （２Ａ）は、アニール前後のＡｌのＴｉＡｌＮに起因するピークの高さとＡｌ２Ｏ３に起因するピークの高さとの割合を示すグラフであり、（２Ｂ）はアニール前の試料の断面図であり、（２Ｃ）はアニール後の試料の断面図である。 （３Ａ）及び（３Ｂ）は、それぞれ実施例及び比較例によるＭＩＭキャパシタの断面図であり、（３Ｃ）は、Ａｌ２Ｏ３下部副誘電体膜の厚さとキャパシタ容量との関係を示すグラフであり、（３Ｄ）は、Ａｌ２Ｏ３下部副誘電体膜の厚さとリーク電流との関係を示すグラフである。 （４Ａ）は、Ａｌ２Ｏ３膜をアニール、ＣＶＤ、及びスパッタリングで形成した試料Ｓ１〜Ｓ３の元素濃度割合を示すグラフであり、（４Ｂ）〜（４Ｄ）は、それぞれ試料Ｓ１〜Ｓ３の断面図である。 （５Ａ）は、Ａｌ２Ｏ３下部副誘電体膜の厚さとキャパシタ容量との関係を示すグラフであり、（５Ｂ）は、Ａｌ２Ｏ３下部副誘電体膜の厚さとリーク電流との関係を示すグラフである。 （６Ａ）は、ＴｉＡｌＮ下部電極の厚さとキャパシタ容量との関係を示すグラフであり、（６Ｂ）は、ＴｉＡｌＮ下部電極の厚さとリーク電流との関係を示すグラフである。 ＴｉＡｌＮ下部電極のＡｌとＴｉとの含有量の比が異なる試料ごとに、アニール温度とＡｌ２Ｏ３下部副誘電体膜の厚さとの関係を示すグラフである。 （８Ａ）は、アニールを行う時期が異なる試料ごとに、アニール温度とキャパシタ容量との関係を示すグラフであり、（８Ｂ）は、アニール温度とリーク電流との関係を示すグラフである。 アニール温度と、Ａｌ２Ｏ３下部副誘電体膜の厚さとの関係を示すグラフである。 プレーナ構造のＭＩＭキャパシタの断面図である。
符号の説明
１０ 半導体基板
１１ 素子分離絶縁膜
１２ ＭＩＳＦＥＴ
１５、１７、１９ 層間絶縁膜
１６、２０ 導電プラグ
１８ 配線
３０ 下部電極膜
３０ａ 下部電極
３１、３１ａ 主誘電体膜
３２、３２ａ 上部副誘電体膜
３５、３５ａ 下部副誘電体膜
３８ 上部電極膜
３８ａ 上部電極
４０ ＭＩＭキャパシタ
４５ 層間絶縁膜
４６、４８ 導電プラグ

Claims (9)

  1. 半導体基板の上に、ＴｉＡｌＮを含む第１の電極膜を形成する工程と、
    前記第１の電極膜上に、酸化タンタルを含む第１誘電体膜を形成する工程と、
    前記第１の電極膜と前記第１誘電体膜とが形成されている状態でアニールを行うことにより、前記第１の電極膜中のアルミニウムと前記第１誘電体膜中の酸素とを反応させて、前記第１の電極膜と前記第１誘電体膜との界面に、酸化アルミニウムを含む第２誘電体膜を形成する工程と、
    前記第１誘電体膜と前記第２誘電体膜とを介して前記第１の電極膜に対向する位置に第２の電極膜を形成する工程と
    を有する半導体装置の製造方法。
  2. 前記第１の電極膜を形成する工程で形成される該第１の電極膜の厚さが５ｎｍ以上である請求項１に記載の半導体装置の製造方法。
  3. 前記第１の電極膜を形成する工程で形成される該第１の電極膜のＴｉに対するＡｌの含有量の比が３０原子％〜５０原子％の範囲内である請求項１または２に記載の半導体装置の製造方法。
  4. 前記第２誘電体膜を形成する工程のアニール温度を４００℃〜６００℃の範囲内とする請求項１乃至３のいずれか１項に記載の半導体装置の製造方法。
  5. 前記第１誘電体膜と前記第２の電極膜との間に、さらに、酸化アルミニウムを含む第３誘電体膜を形成する工程を有する請求項１乃至４のいずれか１項に記載の半導体装置の製造方法。
  6. 前記第２誘電体膜を形成する工程のアニールは、Ｎ ２ またはＡｒ雰囲気において行われる請求項１乃至５のいずれか１項に記載の半導体装置の製造方法。
  7. 半導体基板の上に配置され、ＴｉＡｌＮを含む第１の電極、酸化アルミニウムを含む第２誘電体膜、酸化タンタルを含む第１誘電体膜、及び第２の電極が、この順番にまたは逆の順番に積層され、該第１の電極と第２誘電体膜とが相互に接し、該第２誘電体膜と第１誘電体膜とが相互に接するキャパシタを有する半導体装置。
  8. 前記第２誘電体膜の厚さが０．５ｎｍ以上である請求項７に記載の半導体装置。
  9. さらに、前記第１誘電体膜と前記第２の電極との間に、酸化アルミニウムを含む第３誘電体膜が配置されている請求項７または８に記載の半導体装置。
JP2008164701A 2008-06-24 2008-06-24 半導体装置の製造方法、及び半導体装置 Expired - Fee Related JP5458514B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008164701A JP5458514B2 (ja) 2008-06-24 2008-06-24 半導体装置の製造方法、及び半導体装置
US12/365,276 US8003462B2 (en) 2008-06-24 2009-02-04 Manufacture method for semiconductor device having MIM capacitor, and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008164701A JP5458514B2 (ja) 2008-06-24 2008-06-24 半導体装置の製造方法、及び半導体装置

Publications (2)

Publication Number Publication Date
JP2010010211A JP2010010211A (ja) 2010-01-14
JP5458514B2 true JP5458514B2 (ja) 2014-04-02

Family

ID=41431032

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008164701A Expired - Fee Related JP5458514B2 (ja) 2008-06-24 2008-06-24 半導体装置の製造方法、及び半導体装置

Country Status (2)

Country Link
US (1) US8003462B2 (ja)
JP (1) JP5458514B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011034536A1 (en) * 2009-09-18 2011-03-24 Intermolecular, Inc. Fabrication of semiconductor stacks with ruthenium-based materials
US8541867B2 (en) * 2011-06-28 2013-09-24 International Business Machines Corporation Metal insulator metal structure with remote oxygen scavenging
US8912061B2 (en) 2011-06-28 2014-12-16 International Business Machines Corporation Floating gate device with oxygen scavenging element
US8716088B2 (en) 2012-06-27 2014-05-06 International Business Machines Corporation Scavenging metal stack for a high-K gate dielectric
FR2996679A1 (fr) * 2012-10-09 2014-04-11 St Microelectronics Crolles 2 Procede de depot d'une couche de tialn peu diffusive et grille isolee comprenant une telle couche
US20170040108A1 (en) * 2015-08-06 2017-02-09 Murata Manufacturing Co., Ltd. Capacitor
US9564310B1 (en) 2015-11-18 2017-02-07 International Business Machines Corporation Metal-insulator-metal capacitor fabrication with unitary sputtering process
US20210305356A1 (en) * 2020-03-26 2021-09-30 Taiwan Semiconductor Manufacturing Co., Ltd. Barrier layer for metal insulator metal capacitors

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6485988B2 (en) * 1999-12-22 2002-11-26 Texas Instruments Incorporated Hydrogen-free contact etch for ferroelectric capacitor formation
US6475854B2 (en) * 1999-12-30 2002-11-05 Applied Materials, Inc. Method of forming metal electrodes
JP2002164506A (ja) * 2000-11-27 2002-06-07 Toshiba Corp 半導体装置及びその製造方法
JP2004039728A (ja) * 2002-07-01 2004-02-05 Toshiba Corp 半導体装置及びその製造方法
JP2004134451A (ja) * 2002-10-08 2004-04-30 Renesas Technology Corp 半導体装置及びその製造方法
JP2004152796A (ja) * 2002-10-28 2004-05-27 Toshiba Corp 半導体装置及びその製造方法
US6919233B2 (en) * 2002-12-31 2005-07-19 Texas Instruments Incorporated MIM capacitors and methods for fabricating same

Also Published As

Publication number Publication date
JP2010010211A (ja) 2010-01-14
US20090316331A1 (en) 2009-12-24
US8003462B2 (en) 2011-08-23

Similar Documents

Publication Publication Date Title
JP5458514B2 (ja) 半導体装置の製造方法、及び半導体装置
EP1368822B1 (en) Rhodium-rich oxygen barriers
US7485915B2 (en) Semiconductor device and method having capacitor and capacitor insulating film that includes preset metal element
US6140671A (en) Semiconductor memory device having capacitive storage therefor
TWI401745B (zh) Semiconductor device and manufacturing method thereof
US9887083B2 (en) Methods of forming capacitors
US8563413B2 (en) Semiconductor device with buried gate and method for fabricating the same
JP5883263B2 (ja) 半導体デバイスで使用する金属−絶縁体−金属キャパシタの製造方法
US11784214B2 (en) Method for fabricating metal-insulator-metal capacitor
JP3943033B2 (ja) キャパシタ及びその製造方法
US20100164064A1 (en) Capacitor and Method for Manufacturing the Same
JP4571836B2 (ja) 半導体装置およびその製造方法
JP2009239047A (ja) 窒化ジルコニウム界面層を有するキャパシター構造
US10403709B2 (en) Method for manufacturing semiconductor device
JP2003017581A (ja) 半導体装置及びその製造方法
JP2004039728A (ja) 半導体装置及びその製造方法
US6653198B2 (en) Method for fabricating capacitor in semiconductor device and capacitor fabricated thereby
US6407419B1 (en) Semiconductor device and manufacturing method thereof
JP2003174092A (ja) 半導体装置及びその製造方法
JP5955045B2 (ja) 半導体装置の製造方法及び半導体装置
KR100585003B1 (ko) 캐패시터 및 그 제조 방법
KR100683489B1 (ko) 반도체 소자의 캐패시터 형성방법
KR20070098275A (ko) 반도체 장치의 커패시터 제조 방법
KR20020055251A (ko) 커패시터 제조 방법
JP2024067682A (ja) 半導体装置の製造方法および半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110125

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130301

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130409

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130528

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131217

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131230

R150 Certificate of patent or registration of utility model

Ref document number: 5458514

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees