JP2004134451A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2004134451A JP2004134451A JP2002294940A JP2002294940A JP2004134451A JP 2004134451 A JP2004134451 A JP 2004134451A JP 2002294940 A JP2002294940 A JP 2002294940A JP 2002294940 A JP2002294940 A JP 2002294940A JP 2004134451 A JP2004134451 A JP 2004134451A
- Authority
- JP
- Japan
- Prior art keywords
- film
- layer
- semiconductor device
- oxygen
- diffusion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
- H01L23/5223—Capacitor integral with wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5226—Via connections in a multilevel interconnection structure
Abstract
【課題】Cu配線上に誘電体層Ta2O5を用いたMIMキャパシタにおいて、Ta2O5の誘電率を高く保ったままで、熱処理によるTa2O5中の酸素の拡散防止に適したバリア層材料とそれを用いたMIMキャパシタの製造方法を提供することである。
【解決手段】Cu膜とTa2O5膜7間にCuの拡散防止・酸化防止のためのTa膜5を挿入することにより、キャパシタのリーク電流密度を低減した。また、Ta膜5とTa2O5膜7の間にAl2O3膜6を挿入することにより、MIMキャパシタ形成後の熱処理によるTa2O5膜7中の酸素がTa膜5中へ拡散するのを抑制し、熱処理後のMIMキャパシタのリーク電流を低減することができる。
【選択図】 図1
【解決手段】Cu膜とTa2O5膜7間にCuの拡散防止・酸化防止のためのTa膜5を挿入することにより、キャパシタのリーク電流密度を低減した。また、Ta膜5とTa2O5膜7の間にAl2O3膜6を挿入することにより、MIMキャパシタ形成後の熱処理によるTa2O5膜7中の酸素がTa膜5中へ拡散するのを抑制し、熱処理後のMIMキャパシタのリーク電流を低減することができる。
【選択図】 図1
Description
【0001】
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法に係り、特に、金属−絶縁体−金属(Metal−Insulator−Metal;MIM)容量素子の大容量化、プロセスの低温化に係る半導体装置及びその製造方法に関する。
【0002】
【従来の技術】
モバイル機器やデジタル家電向けのLSIとしてデジタル・アナログ回路混載化が検討されている。特にRF(Radio Frequency)向けアナログ回路ではMOSトランジスタだけでなく、受動素子であるキャパシタ・インダクタ・抵抗などの集積化や高性能化(低損失化)が必要となる。その実現のためには、基板との寄生容量を低減する観点から、出来る限り基板から離れた上部配線層間へ上下の電極を導電化した多結晶シリコンではなく、金属で形成したMIM構造キャパシタを配置することが望ましい。特に低抵抗なCu配線プロセスと整合性をもつキャパシタの製造方法は強く求められている技術である。
【0003】
例えば、不揮発性メモリをもったLSIでは、メモリセルへの書き込み・消去動作などを行うため高電圧を発生させる必要がある。例えば3.3Vの外部電圧に対して昇圧し15V程度の電圧を発生させるには、メモリのマット面積に対し約1/4もの面積の容量が必要になり、チップサイズを決める要因になる。よって、高密度容量素子はこうした高電圧を必要とするLSIにとって必須である。また、一般にLSIでは電源として2000pF程度の容量を持っている。これは容量密度1fF/μm2の容量では、2×106μm2が必要となり負担となる。そのためここでも高密度容量素子は有効である。
【0004】
しかし、配線層形成後の熱処理プロセスは、配線材料の耐熱性のため比較的低温(400℃以下)に限定されてしまう。そのため、DRAM(DynamicRandom Access Memory)用電荷蓄積素子として研究開発されてきたTa2O5を誘電体層として用いた場合、誘電体層を結晶化することで良好なキャパシタを形成するこれまでのプロセスは適用することが出来ない。そこで低温プロセスでも十分な信頼性をもったキャパシタの製造方法を提供することが重要である。
【0005】
例えば、Cuは絶縁物や半導体上で非常に大きい拡散係数を示すため、Cu電極上へ直接誘電体層Ta2O5層を堆積させMIMキャパシタを形成すると、CuとTa2O5の界面で合金を形成し、その界面で障壁低下が生じキャパシタ特性を劣化させることが知られている。そこで、特許文献1に記載のようにCuの拡散防止を目的とするバリア層としてTaN層を挿入する手段をとった、MIMキャパシタの製造方法が考案されている。
またLSI形成プロセスではキャパシタ形成後も、層間絶縁膜形成時やCu配線の抵抗率を下げるための不活性雰囲気中でのアニール処理など、400℃程度と低温であるが様々な熱処理工程が施される。そこでキャパシタもこの熱処理に対する耐性を持つことが必須である。例えばTa上に誘電体層Ta2O5を直接堆積した場合には、熱処理によりTa2O5から金属Ta電極への酸素拡散が起き、酸素欠損欠陥が生じるため、Ta2O5/Ta界面で酸素欠損欠陥を介して流れるリーク電流が増加して所望の耐圧が確保できなくなる。
そのため特許文献2に記載のように、熱処理時の非晶質Ta2O5から下部電極金属中への酸素拡散を防止するために、Ta2O5へ不純物を添加する手法を用いたMIMキャパシタの製造方法が考えられている。
【0006】
【特許文献1】
特開2001−85645号公報
【特許文献2】
特開平10−256081号公報
【特許文献3】
特開2001−237375号公報
【特許文献4】
米国特許第6,072,210号明細書
【特許文献5】
米国特許第6,168,991B1号明細書
【0007】
【発明が解決しようとする課題】
本発明の目的は、誘電体層にTa2O5を用いて、Cu配線プロセスを用いたLSI集積化プロセスと融和したMIMキャパシタの製造方法を提供することである。
【0008】
具体的な課題を以下に説明する。
特許文献1に記載のようにCuは絶縁物や半導体上で非常に大きい拡散係数を示すため、Cu電極上へ直接誘電体層Ta2O5膜を堆積させMIMキャパシタを形成すると、CuとTa2O5の界面で合金を形成し、その界面で障壁低下が生じキャパシタを劣化させる原因となる。そこで、特許文献1に記載のようにCuの拡散防止を目的とするバリア層としてTaN層を挿入する手段をとり、MIMキャパシタの製造方法を提供している。しかし、上記従来技術で用いられているCu拡散防止バリア層のTaNは、金属電極Cuの抵抗率と比較して高くMIMキャパシタの損失を増大させてしまうという問題点があった。本発明の目的は、Cu拡散防止層として抵抗率が低く、MIMキャパシタの損失増大を伴わない材料を提供することである。
【0009】
また、特許文献2に記載のように誘電体層としてTa2O5を用いたMIMキャパシタでは200℃以上の熱処理で劣化が起こる。これはTa2O5中の酸素が下部の電極へ拡散して酸素欠損欠陥が生じ、MIMキャパシタの耐圧低下及び、リーク電流の増加を引き起こしていると考えられている。そこで、特許文献2に記載のように誘電体層Ta2O5に窒素またはシリコンをドーピングして、誘電体層中の酸素が熱処理により拡散するのを抑制している。しかしながら上記従来技術では、誘電体層の誘電率が低下してしまい高誘電率材料であるTa2O5の利点を生かしきれておらず、キャパシタの容量密度の低下を招いていた。
【0010】
本発明の目的は、誘電体層Ta2O5の誘電率は高く保ったままで、熱処理による誘電体層の酸素拡散防止のためのバリア層に適した材料を提供することである。
【0011】
【課題を解決するための手段】
上記課題は、図1に例示するように、Cu電極上にTa膜を形成する第1の工程と、前記Ta膜上にAl2O3膜を形成する第2の工程と、前記Al2O3膜上にTa2O5膜を形成する第3の工程と、前記の膜を形成後に不活性雰囲気中または微量酸素雰囲気で熱処理する第4の工程とを有することを特徴とする半導体装置およびその製造方法によって解決される。
【0012】
前記第1の工程で形成するTa膜は誘電体層形成時、及び形成後にCuが拡散して誘電体層まで到達するのを抑制する働きと、Cu電極が酸化されるのを抑制する働きをする。MIMキャパシタにおいて、Cuと誘電体層の間にCuの拡散防止層を挿入することは公知であり、例えば特許文献3、特許文献4及び特許文献4記載されている。しかし、これらの公知例では拡散防止層の材料としてTa以外にもTiやWなどを列記しており、これらの拡散防止層の目的はCuの拡散防止を目的としたものである。また、反応防止の機能についても、Cuなどの金属材料に限定しており、酸素の拡散防止については考慮されていない。
前記第2の工程で形成するAl2O3膜は、Ta2O5中の酸素が熱処理により、下部Ta膜へ拡散して、酸素欠損欠陥を生じて欠陥を通したリーク電流密度の上昇を抑制する働きをする。
【0013】
また、上記した半導体装置の製造方法においてAl2O3を用いているが、前記Al2O3を形成する工程は、例えばAlNでも同様の効果を得ることができる。
【0014】
また、上記した半導体装置の製造方法において、更に上部へCuの電極を用いる際には誘電体層Ta2O5を形成する第3の工程の後、その上部にAl2O3膜を形成する第4の工程と、前記Al2O3膜上にTa膜を形成する第5の工程と、前記Ta膜上にCu電極を形成する第6の工程とを有することを特徴とする半導体装置の製造方法としてもよい。すなわち、Ta2O5形成時の下地への影響が最も強く現れるため、下部電極に酸素拡散防止膜であるAl2O3膜を堆積することが有効であるが、上部電極側にも酸素拡散防止膜を挿入することで効果を高めることができる。
【0015】
Ta2O5膜の形成方法としては、化学的気相成長法(CVD法)やスパッタリング法が挙げられる。下地の酸化を抑制するためには、Ta2O5膜を低温で形成する必要がある。CVD法ではTaの有機金属、例えばペントエトキシタンタルと酸素を原料として、加熱した基板上にTa2O5膜を堆積する。Taの有機化合物を十分に分解して、膜中に残留する炭素量を低減するためには、400℃以上の温度が必要である。このため、CVD法によるTa2O5膜の形成では下地が酸化されやすい。一方、スパッタリング法の場合、基板温度が300℃以下でも絶縁性の高いTa2O5膜が形成できるため、下地の酸化を抑制することができる。
【0016】
このため、前記第2の工程のTa2O5膜の形成工程は、スパッタリング法により、300℃以下の形成温度で行うことが望ましい。ただし、ALCVD法(Atomic Layer Cemical Vapor Deposition)などの低温化が可能な形成方法を用いてもよい。
【0017】
【発明の実施の形態】
以下、本発明の実施の形態について実施例に基づいて説明する。
【0018】
本発明の効果を実証するために、電極にCu、誘電体膜にTa2O5を用いたMIMキャパシタを製作してその電気特性を評価した。
まず、MIMキャパシタの形成工程を図1に従って説明する。
シリコン基板1上に、Ta金属ターゲットを用いたDCスパッタリング法によって、膜厚が5nmのTaN膜2と膜厚が25nmのTa膜3を形成した。TaN膜2は、ArとN2の混合雰囲気中での反応性スパッタリングによって形成した。
次に、電極として膜厚が100nmのCu膜4と、反応防止層として膜厚が25nmのTa膜5を順に形成した。
【0019】
次に、酸素拡散防止層として膜厚が3nmのAl2O3膜6を形成した。
次に、Ta金属ターゲットを用い、ArとO2の混合雰囲気中で反応性スパッタリング法によって、膜厚が16nmのTa2O5膜7を形成した。形成条件は、形成温度が室温、ArガスとO2ガスの比率が70:15である。
Ta2O5膜7の形成後、後熱処理を行った。後熱処理の条件は、N2ガス気流中400℃で3分間である。後熱処理後に、Au上部電極8を蒸着し、キャパシタを完成させた。
【0020】
電気的特性を図2から図4で説明する。
図2は反応防止層のTa膜5上に直接Ta2O5形成したキャパシタにおける、リーク電流密度の熱処理による変化を示した図である。図中の積層表記は基板に近い層を、後に“/”により区切って表現することにする(図中の表記ではTaよりも下の層の積層構造は省略しており、Ta膜の下には図2から図4のいずれの図面でもCu/Ta/TaN/Siが省略されている)。Ta2O5膜の形成後に熱処理を行わない場合(as−depo)、リーク電流密度は低くTaの反応防止膜がCuの拡散を抑制してキャパシタの劣化を防いでいることが分かる。しかし、N2中400℃の後熱処理を行うと、正電圧印加側でリーク電流密度が増加している。これは、下部Ta膜と、Ta2O5膜の間で後熱処理によってTa2O5中酸素が下部Ta中へ拡散してその界面で酸素欠損欠陥が生じて、その欠陥を通してリーク電流が流れやすくなったためである。
【0021】
図3は反応防止層のTa膜5と誘電体層Ta2O5膜7の間に、酸素拡散防止層としてAl2O3、またはAlNを挿入した場合と、何も挿入しない場合のキャパシタの後熱処理後のリーク電流密度の差を示した図である。酸素拡散防止層として何も挿入しない場合にはN2中400℃の後熱処理により、正電圧印加側でリーク電流密度が増加している。一方、酸素拡散防止層としてAl2O3、またはAlN膜を挿入した場合では、後熱処理後もリーク電流密度は低く抑えられており、酸素拡散防止層が誘電体層Ta2O5中の酸素が下部Ta層へ拡散するのを抑制していることが分かる。
【0022】
図4は酸素拡散防止膜としてAl2O3、またはAlNを挿入した場合のキャパシタの容量密度の周波数依存性について示した図である。酸素拡散防止層としてAl2O3膜を用いた場合には周波数1MHz付近まで良好な特性を示していることが分かる。一方、AlN膜を用いた場合には周波数100kHz付近から容量密度の低下が生じている。
【0023】
以上、具体的な実験結果を示しながら本発明の効果を説明したが、膜の形成条件や熱処理条件は、本発明の内容を大きく逸脱しない範囲内で変更が可能であることは言うまでもない。
例えば、Al2O3膜の形成方法は、スパッタリング法に限らず、CVD法を用いてもよい。ただし下地の酸化を抑制するために、形成温度は300℃以下にすることが望ましい。
【0024】
また、Ta2O5膜の形成方法は、スパッタリング法に限らず、CVD法を用いてもよい。ただし、下地の酸化を抑制するために、形成温度は300℃以下にすることが望ましい。
また上部、下部電極材料については、Cu、Al、Pt、Ruの中から選択することができるが、Alを選択した際には、バリア層としてTiNを用いるとよい。
【0025】
<実施例1>
以下、本発明の実施例を図面に基づいて詳細に説明する。なお、実施例を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。
実施例1を図5で説明する。これは、例えば半導体基板にMISFET(Metal Insulator Semiconductor Field Effect Transistor)が形成された半導体集積回路装置の製造方法に本発明を適用したものである。
【0026】
まず、単結晶シリコン基板に、素子分離領域、MISFET、およびMISFETの半導体領域に接続されたプラグ9を形成する。本実施の形態では、ここまでの工程は省略し、以下ではプラグ9形成以降の工程を示す。
【0027】
まず、半導体基板の全面に、たとえばプラズマCVD法にて窒化シリコン膜を堆積し、膜厚が約100nmのエッチストッパ膜10を形成する。エッチストッパ膜10は、その上層の絶縁膜に配線形成用の溝部や孔を形成する際に、その掘り過ぎによって下層に損傷を与えたり、加工寸法精度が劣化したりすることを回避するためのものである。
【0028】
次に、エッチストッパ膜10の表面にCVD法でフッ素を添加した酸化シリコン(SiOF)膜を堆積し、膜厚が約400nmの絶縁膜11を堆積する。絶縁膜11としてSiOF膜を用いた場合、そのSiOF膜は低誘電率膜であるので、半導体集積回路装置の配線の総合的な誘電率を下げることが可能であり、配線遅延を改善できる。
【0029】
次に、エッチストッパ膜10および絶縁膜11を、フォトリソグラフィ技術およびドライエッチング技術を用いて加工し、配線溝(溝部)を形成する。
次に、配線溝の底部に露出するプラグ9の表面の反応層を除去するために、アルゴン(Ar)雰囲気中にてスパッタエッチングによる半導体基板の表面処理を行う。このときのスパッタエッチング量は、P−TEOS(Plasma TetraethylOrthoSilicate)酸化膜に換算して約2nm〜18nm程度、好ましくは約10nm程度とする。なお、本実施例1においては、アルゴン雰囲気中におけるスパッタエッチングによりプラグの表面の反応層を除去する場合を例示したが、たとえば水素(H2)や一酸化炭素(CO)のような還元性ガスや、還元性ガスと不活性ガスとの混合雰囲気中でのアニール処理により反応層を十分に除去できるなら、このアニール処理とスパッタエッチング処理を置き換えてもよい。アニール処理の場合は、スパッタエッチング時による絶縁膜11の損失や、電子によるゲート酸化膜のチャージングダメージを防ぐことができる。
【0030】
次に、半導体基板の全面にバリア導電性膜(第1導電性膜)12aとなる、例えばTaN膜を堆積する。バリア導電性膜12aの膜厚は、配線溝の内部を除いた絶縁膜11の表面において約2nm〜18nm程度、好ましくは約10nmとなるようにする。
バリア導電性膜12aは、スパッタリング法により堆積してもよいし、無機または有機材料を用いたCVD(Chemical Vapor Deposition)法により堆積してもよい。
なお本実施例ではバリア導電性膜12aにTaN膜を用いる例を示したが、このバリア導電性膜はTa膜でもよいし、絶縁膜11表面へ、先ずTaNを堆積し、その上へTaを堆積すると言った積層膜構造を用いてもよい。
【0031】
次に、Cuのシード膜を堆積する(図示せず)。このシード膜は、半導体基板の温度を約0℃〜100℃程度、好ましくは約100℃程度に保ち、約3×10−2Pa程度以下の圧力下における長距離スパッタリング法によって堆積する。その膜厚は、配線溝の内部を除いたバリア導電性膜12aの表面において約100nm〜200nm程度、好ましくは約150nm程度となるようにする。本実施の形態においては、シード膜の堆積に長距離スパッタリング法を用いる場合を例示するが、Cuスパッタリング原子をイオン化することでスパッタリングの指向性を高めるイオン化スパッタリング法を用いてもよい。また、シード膜の堆積はCVD法によって行ってもよい。
【0032】
次に、Cuシード膜が堆積された半導体基板の全面に、Cu膜を配線溝に埋め込むように形成し、この埋め込み膜とシード膜とを合わせて導電性膜(第2導電性膜)12bとする。Cuの埋め込み膜は、たとえば電解めっき法にて形成する。めっき液としては、たとえば硫酸(H2SO4)に10%の硫酸銅(CuSO4)および銅膜のカバレージ向上用の添加剤を加えたものを用いる。導電性膜12bの形成に電解めっき法を用いた場合、成長速度を電気的に制御できるので、配線溝の内部における導電性膜12bのカバレージを向上することができる。
【0033】
なお、本実施例においては、導電性膜12bの堆積に電解めっき法を用いる場合を例示しているが、無電解めっき法を用いてもよい。無電解めっき法を用いた場合、電荷の印加を必要としないので、電界印加に起因する半導体基板のダメージを、電解めっき法を用いた場合よりも低減することができる。
また、導電性膜12bを形成する工程に続けて、アニール処理によってその銅膜を流動化させることにより、導電性膜12bの配線溝への埋め込み性をさらに向上させることもできる。
【0034】
次に、絶縁膜11上の余分なバリア導電性膜12a、および導電性膜12bを除去し、配線溝内にバリア導電性膜12a、および導電性膜12bを残すことで埋め込み配線12を形成する。バリア導電性膜12a、および導電性膜12bの除去は、CMP法を用いた研磨により行う。
続いて、たとえば0.1%アンモニア水溶液と純水とを用いた2段階のブラシスクラブ洗浄により、半導体基板の表面に付着した研磨砥粒および銅を除去した後、埋め込み配線12および絶縁膜11上に窒化シリコン膜を堆積してバリア絶縁膜13を形成する。この窒化シリコン膜の堆積には、たとえばプラズマCVD法を用いることができ、その膜厚は約50nmとする。バリア絶縁膜13は、埋め込み配線12の導電性膜12bを構成する銅の拡散を抑制する機能を有する。これによりバリア導電性膜12aとともに絶縁膜11および後で説明する絶縁膜14への銅の拡散を防止してそれらの絶縁性を保持し、半導体集積回路装置の信頼性を高めることができる。また、バリア絶縁膜13は、後の工程において、エッチングを行なう際のエッチストッパ層としても機能する。
【0035】
次に、バリア絶縁膜13の表面に、膜厚が70〜100nm程度の絶縁膜14を堆積する。この絶縁膜14は、たとえばフッ素を添加したCVD酸化膜などのSiOF膜とする。
次に、MIMキャパシタシタを埋め込むための溝部14aを形成する。溝部14aは、フォトリソグラフィ技術およびドライエッチング技術を用いて加工して形成する(図5)。
続いて、溝部14aの底部に露出した埋め込み配線12の表面の反応層を除去するためのスパッタエッチングを行う。このときのスパッタエッチング量は、P−TEOS酸化膜に換算して約2nm〜18nm程度、好ましくは約10nm程度とする。
【0036】
次に、Ta金属ターゲットを用いたDCスパッタリング法によって、Ta膜15を堆積する。このTa膜は、Cuからなる導電性膜12bの拡散を抑制する拡散防止層としての機能を有する。また、後で形成するAl2O3膜16の堆積時および後熱処理時に、Cuからなる導電性膜12bが酸化されるのを防止する機能を有する。
【0037】
本実施例においては、Ta膜15の堆積にDCスパッタリング法を用いる場合を例示したが、CVD法を用いてもよい。また、Ta膜15の膜厚は、約10nm〜50nm程度、好ましくは約25nmとなるようにする。
次に、Al2O3膜16を堆積する。このAl2O3膜16は、Al金属ターゲットを用いた、ArとO2の混合雰囲気におけるDC反応性スパッタリング法によって堆積する。
【0038】
本実施例においては、Al2O3膜16の堆積にDC反応性スパッタリング法を用いる場合を例示したが、他のスパッタリング法を用いてもよいし、CVD法を用いてもよい。また、Al2O3膜16の膜厚は、約1nm〜6nm程度、好ましくは約3nmとなるようにする。
【0039】
次に、Ta2O5膜17を堆積する。このTa2O5膜17は、半導体基板の温度を約0℃〜300℃程度、好ましくは約50℃程度に保ち、Ta金属ターゲットを用いた、ArとO2の混合雰囲気中におけるDC反応性スパッタリング法によって堆積する。
【0040】
本実施例においては、Ta2O5膜17の堆積にDC反応性スパッタリング法を用いる場合を例示したが、他のスパッタリング法を用いてもよいし、CVD法を用いてもよい。また、Ta2O5膜17の膜厚は、約5nm〜20nm程度、好ましくは約10nmとなるようにする。
次に、Al2O3膜16を堆積した工程と同様の工程により、Al2O3膜18を堆積する。このAl2O3膜18は、後で形成するTa膜19へTa2O5中の酸素が熱処理により拡散することを抑制する機能を有する。
次に、Ta膜15を堆積した工程と同様の工程により、Ta膜19を堆積する。このTa膜19は、後で形成するCu膜25bの拡散と酸化を抑制する機能を有する。
【0041】
次に、絶縁膜14上の余分なTa膜15、Al2O3膜16、Ta2O5膜17、Al2O3膜18、及びTa膜19を除去し、溝内にTa膜15、Al2O3膜16、Ta2O5膜17、Al2O3膜18、及びTa膜19を残すことでMIMキャパシタを形成する。Ta膜15、Al2O3膜16、Ta2O5膜17、Al2O3膜18、及びTa膜19の除去は、CMP法を用いた研磨により行う。(図6)
続いて、たとえば0.1%アンモニア水溶液と純水とを用いた2段階のブラシスクラブ洗浄により、半導体基板の表面に付着した研磨砥粒を除去する。
【0042】
次に、MIMキャパシタおよび、絶縁膜14上へ膜厚が約400nmの絶縁膜20を堆積する。この絶縁膜20は、たとえばフッ素を添加したCVD酸化膜などのSiOF膜とする。
【0043】
次に、絶縁膜20上に窒化シリコン膜を堆積してエッチストッパ膜21を形成する。この窒化シリコン膜の堆積には、たとえばプラズマCVD法を用いることができ、その膜厚は約50nmとする。エッチストッパ膜21は、後で説明する埋め込み配線25の配線溝24を形成する際に、掘りすぎ過ぎを回避するためのものである。
次に、エッチストッパ膜21の表面に膜厚が約400nmの絶縁膜22を堆積する。この絶縁膜22は、たとえばフッ素を添加したCVD酸化膜などのSiOF膜とする。
【0044】
次に、エッチストッパ膜21および絶縁膜22を、フォトリソグラフィ技術およびドライエッチング技術を用いて加工し、コンタクト孔23を形成する。
次に、エッチストッパ膜21および絶縁膜22を、フォトリソグラフィ技術およびドライエッチング技術を用いて加工し、配線溝24を形成する
次に、コンタクト孔23の底部の露出面の反応層を除去するためのスパッタエッチングを行う。このときのスパッタエッチング量は、P−TEOS酸化膜に換算して約2nm〜18nm程度、好ましくは約10nm程度とする。
【0045】
次に、半導体基板の全面にバリア導電性膜(第1導電性膜)25aとなる、例えばTaN膜を堆積する。バリア導電性膜25aの膜厚は、コンタクト孔23および配線溝24の内部を除いた絶縁膜22の表面において約2nm〜18nm程度、好ましくは約10nmとなるようにする。
バリア導電性膜25aは、スパッタリング法により堆積してもよいし、無機または有機材料を用いたCVD法により堆積してもよい。
なお本実施例ではバリア導電性膜25aにTaN膜を用いる例を示したが、このバリア導電性膜はTa膜でもよいし、絶縁膜22表面へ、先ずTaNを堆積し、その上へTaを堆積すると言った積層膜構造を用いてもよい。
【0046】
次に、Cuのシード膜を堆積する(図示せず)。このシード膜は、半導体基板の温度を約0℃〜100℃程度、好ましくは約100℃程度に保ち、約3×10−2Pa程度以下の圧力下における長距離スパッタリング法によって堆積する。その膜厚は、コンタクト孔23および配線溝24の内部を除いたバリア導電性膜25aの表面において約100nm〜200nm程度、好ましくは約150nm程度となるようにする。本実施例においては、シード膜の堆積に長距離スパッタリング法を用いる場合を例示するが、Cuスパッタリング原子をイオン化することでスパッタリングの指向性を高めるイオン化スパッタリング法を用いてもよい。また、シード膜の堆積はCVD法によって行ってもよい。
【0047】
次に、Cuシード膜が堆積された半導体基板の全面に、Cu膜をコンタクト孔23および配線溝24に埋め込むように形成し、この埋め込み膜とシード膜とを合わせて導電性膜(第2導電性膜)25bとする。Cuの埋め込み膜は、たとえば電解めっき法にて形成する。
また、導電性膜25bを形成する工程に続けて、アニール処理によってその銅膜を流動化させることにより、導電性膜25bのコンタクト孔23および配線溝24への埋め込み性をさらに向上させることもできる。
【0048】
次に、絶縁膜22上の余分なバリア導電性膜25a、および導電性膜25bを除去し、コンタクト孔および配線溝内にバリア導電性膜25a、および導電性膜25bを残すことで埋め込み配線25を形成する。バリア導電性膜25a、および導電性膜25bの除去は、CMP法を用いた研磨により行う。
上記、コンタクト孔と配線溝を形成し、プラグと配線を同時に形成した構造を一般にデュアルダマシン構造と呼ぶ。本実施例では、コンタクト孔23を形成し、続いて配線溝24を形成し、その後コンタクト孔23と配線溝24へ同時に導電性膜を埋め込む手法を用いているが、デュアルダマシン構造の他の形成方法を用いてもよい。
【0049】
以上の工程により、Cuからなる下部電極(導電性膜12b)、Taからなる反応防止層(Ta膜15)、Al2O3からなる酸素拡散防止層(Al2O3膜16)、Ta2O5からなる誘電体層(Ta2O5膜17)、Al2O3からなる酸素拡散防止膜(Al2O3膜18)、Taからなる反応防止層(Ta膜19)、およびCuからなる上部電極(Cu膜25b)で構成されるMIM構造キャパシタが完成する。(図7)
ここで、Ta膜15、Al2O3膜16、Ta2O5膜17、Al2O3膜18、Ta膜19の加工について付け加えておく。
本実施例においては、MIMキャパシタを溝の中へ埋め込んで形成する工程を説明したが、キャパシタとしての機能を失わない形状に加工されるのであれば、これに限らない。ただし、MIMキャパシタ形成溝14aの上から見た形状はCuからなる導電性膜12bよりも大きい形状に加工して、そこにTa膜が埋め込まれる必要がある。これは、Cuからなる導電性膜12bが露出すると、絶縁膜中に拡散するためである。また、Cu膜25bは、Ta膜19によってTa2O5膜17と分離されなければならない。一部でも接していると、CuがTa2O5膜17中に拡散するためである。
【0050】
また、絶縁膜14上の余分なTa膜15、Al2O3膜16、Ta2O5膜17、Al2O3膜18、及びTa膜19をCMP法を用いて除去した後の形状は図16(a)に示す様になっており、Ta膜15とTa膜18の間の距離はAl2O3膜16、Ta2O5膜17、Al2O3膜18の膜厚を足した距離しか離れておらず、MIMキャパシタの耐圧が低下する場合には、図16(b)に示す様に、Ta膜15とTa膜18をフッ硝酸を用いたウエットエッチングで約5nm程度除去して、Ta膜15とTa膜18間の物理的距離を大きくすることで、MIMキャパシタの耐圧を向上することが可能である。
【0051】
以上の工程により、本実施例の半導体集積回路装置が略完成する。図7の断面図に示す構造の平面図を図12に示す。図12(a)では、MIMキャパシタ143の下部電極142下層へと続くビア139と接続されている。また上部電極141は上層へと続くビア140に接続さている様子を示している。図12(b)では、下部電極142は上層へ続くビア140と接続されている様子を示してる。このように、MIMキャパシタよりも上層の配線層でMIMキャパシタの下部電極とコンタクトをとってもよい。
ここでは、図および本文でも触れてはいないが、下部Cu電極を形成する際に、ディッシングを防ぐために、電極形成溝中に絶縁膜のパターンを一部残しておくことで、下部電極表面のディッシングを防ぐことが可能である。
また、大きな容量を持つキャパシタを形成する際に、その大容量のキャパシタを1つの大きな面積をもつ素子で実現しても構わないが、断面図を図13に、平面図を図14へ示す様に小さな短冊状のMIMキャパシタ130を並べることで櫛状のキャパシタを形成しMIM構造を実現して、MIM構造形成時のCMP工程において素子表面がディッシングを起こして平坦性が損なわれるのを抑制して、大容量キャパシタを実現することも可能である。
【0052】
また、本実施例を適用すれば、図15に示す様にMIMキャパシタ132、133は任意の配線層へ形成が可能なので、アナログ用途向けやデジタル用途向けといった使用用途の違いによるキャパシタ仕様の違い、例えば耐圧・容量密度の異なるキャパシタをそれぞれ異なる配線層に形成したり、対基板寄生容量を低く抑えたい場合には、出来るだけ上層の配線層へ形成したりすることができる。アナログ・デジタル混載LSIを実現することが可能である。
また、本実施例のMIM構造キャパシタは、寄生抵抗を低減するために金属電極を用いているが、キャパシタをローパスフィルタなどのフィルタを構成する一部の素子として用いる場合には、MIM構造の下部Ta膜15の下、および上部Ta膜19上のどちらか一方、もしくは両方にTaNなどの抵抗率の高い金属堆積して、これを抵抗素子として用いることにより容量素子と抵抗素子で構成されるフィルタを容易に形成することが可能となる。
【0053】
本実施例1によれば、Cu配線とTa2O5誘電体膜の間にTaからなる反応防止層と、Ta2O5誘電体膜とTa膜の間にAl2O3からなる酸素拡散防止層を挿入することにより、Cuの拡散と酸化を抑制し、またTa2O5中の酸素がTa中へ拡散することを抑制できるため、キャパシタのリーク電流密度を低減することができる。
【0054】
なお本実施例では、Ta2O5膜形成後の熱処理については触れなかったが、LSI製造プロセスでは様々な熱処理がある。配線層形成後の層間絶縁膜形成時には、還元雰囲気中で400℃程度の熱処理をされたことになる。これが、Ta2O5形成後の熱処理に相当する。
なお、本発明によれば、上述の本実施例に限らず、本願明細書の課題を解決する手段の欄にあげた各種手段がそれぞれ適用可能であることはいうまでもない。
【0055】
<実施例2>
発明の実施例2では、MIMキャパシタの形成工程が実施例1と異なる。それ以外の埋め込み配線などの形成工程は、実施の形態1と同様であるので以下の説明では省略する。本実施例を説明する図8では、単結晶シリコン基板に、素子分離領域、MISFET、およびMISFETの半導体領域に接続されたプラグを形成するまでの工程は、図示、説明伴に省略し、以下ではプラグおよび下部電極形成以降の工程のみを示す。
【0056】
MIMキャパシタ形成溝30aを形成するまでの工程は、実施例1と同じであるので、ここまでの工程の説明は省略する。
まず、Ta金属ターゲットを用いたDCスパッタリング法によって、絶縁膜29表面、および配線28表面上へTa膜31を堆積する。このTa膜は、Cuからなる導電性膜28bの拡散を抑制する拡散防止層としての機能を有する。また、後で形成するAl2O3膜32の堆積時および後熱処理時に、Cuからなる導電性膜28bが酸化されるのを防止する機能を有する。
【0057】
本実施例においては、Ta膜31の堆積にDCスパッタリング法を用いる場合を例示したが、CVD法を用いてもよい。また、Ta膜31の膜厚は、約10nm〜50nm程度、好ましくは約25nmとなるようにする。
次に、Al2O3膜32を堆積する。このAl2O3膜32は、Al金属ターゲットを用いた、ArとO2の混合雰囲気におけるDC反応性スパッタリング法によって堆積する。
【0058】
本実施例においては、Al2O3膜32の堆積にDC反応性スパッタリング法を用いる場合を例示したが、他のスパッタリング法を用いてもよいし、CVD法を用いてもよい。また、Al2O3膜32の膜厚は、約1nm〜6nm程度、好ましくは約3nmとなるようにする。
【0059】
次に、Ta2O5膜33を堆積する。このTa2O5膜33は、半導体基板の温度を約0℃〜300℃程度、好ましくは約50℃程度に保ち、Ta金属ターゲットを用いた、ArとO2の混合雰囲気中におけるDC反応性スパッタリング法によって堆積する。
【0060】
実施例においては、Ta2O5膜33の堆積にDC反応性スパッタリング法を用いる場合を例示したが、他のスパッタリング法を用いてもよいし、CVD法を用いてもよい。また、Ta2O5膜33の膜厚は、約5nm〜20nm程度、好ましくは約10nmとなるようにする。
次に、Al2O3膜32を堆積した工程と同様の工程により、Al2O3膜34を堆積する。このAl2O3膜34は、後で形成するTa膜35へTa2O5膜33中の酸素が熱処理により拡散することを抑制する機能を有する。
【0061】
次に、Ta膜31を堆積した工程と同様の工程により、Ta膜35を堆積する。このTa膜35は、後で形成するCu膜39bの拡散と酸化を抑制する機能を有する。
【0062】
次に、フォトリソグラフィ技術、ドライエッチング技術およびウエットエッチング技術を用いて、Ta膜31、Al2O3膜32、Ta2O5膜33、Al2O3膜34、Ta膜35を所望の形状に加工する。
この後の、上部電極コンタクトおよび、埋め込み配線形成工程は前記本実施例1と同様なので省略する。
【0063】
以上をもって、Cuからなる下部電極(導電性膜28b)、Taからなる反応防止層(Ta膜31)、Al2O3からなる酸素拡散防止層(Al2O3膜32)、Ta2O5からなる誘電体層(Ta2O5膜33)、Al2O3からなる酸素拡散防止膜(Al2O3膜34)、Taからなる反応防止層(Ta膜35)、およびCuからなる上部電極(Cu膜39b)で構成されるMIM構造キャパシタが完成する。(図8)
ここで、Ta膜31、Al2O3膜32、Ta2O5膜33、Al2O3膜34、およびTa膜35を加工する手順について付け加えておく。
【0064】
本実施例1でも述べたように、Ta膜31、Al2O3膜32、Ta2O5膜33、Al2O3膜34、Ta膜35を一括して加工する工程を例示したが、キャパシタとしての機能を失わない形状に加工されるのであれば、これに限らない。ただし、Ta膜31は、Cuからなる導電性膜28bよりも大きい形状に加工する必要がある。これは、Cuからなる導電性膜28bが露出すると、絶縁膜中に拡散するためである。また、Cu膜39bは、Ta膜35によってTa2O5膜33と分離されなければならない。一部でも接していると、CuがTa2O5膜33中に拡散するためである。
以上の工程により、本実施例の半導体集積回路装置ができる。
【0065】
本実施例によれば、Cu配線とTa2O5誘電体膜の間にTaからなる反応防止層と、Ta2O5誘電体膜とTa膜の間にAl2O3からなる酸素拡散防止層を挿入することにより、Cuの拡散と酸化を抑制し、またTa2O5中の酸素がTa中へ拡散することを抑制できるため、キャパシタのリーク電流密度を低減することができる。
なお、本発明によれば、上述の本実施例に限らず、本願明細書の課題を解決する手段の欄にあげた各種手段がそれぞれ適用可能であることはいうまでもない。
【0066】
<実施例3>
前記2つの実施例では、MIMキャパシタの下部Ta膜15および31と、上部Ta膜19および35はそれぞれその間にあるAl2O3膜、Ta2O5膜とAl2O3膜の膜厚の和の距離だけ離れており、非常に接近しているため前記2つの実施例ではMIMキャパシタの耐圧が低下する場合もある。そこで、実施例3では下部Ta膜と上部Ta膜の距離を大きくする方法を提供する。以下、実施例3を図9で説明する。
なお、埋め込み配線などの形成工程は、実施例1と同様であるので以下の説明では省略する。本実施例を説明する図9では、単結晶シリコン基板に、素子分離領域、MISFET、およびMISFETの半導体領域に接続されたプラグを形成するまでの工程は、図示、説明伴に省略し、以下ではプラグ形成以降の工程のみを説明する。
【0067】
埋め込み配線42を形成するまでの工程は実施例1と同様なので、本実施例の説明は、埋め込み配線42形成後の工程から説明をする。
埋め込み配線42形成後、埋め込み配線42および絶縁膜41上に窒化シリコン膜を堆積してバリア絶縁膜43を形成する。この窒化シリコンの堆積には、例えばプラズマCVD法を用いることができ、その膜厚は約50nmとする。バリア絶縁層43は埋め込み配線42の導電性膜42bを構成するCuの拡散を抑制する機能を有する。これによりバリア導電性膜42aとともに絶縁膜41および後で説明する絶縁膜45へのCuの拡散を防止してそれらの絶縁性を保持し、半導体集積回路装置の信頼性を高めることができる。また、バリア絶縁膜43は、後の工程において、エッチングを行う際のエッチストッパ層としても機能する。
【0068】
次にバリア絶縁膜43をフォトリソグラフィ技術およびドライエッチング技術を用いて加工して埋め込み配線42の上に溝を形成する。
次に、露出した埋め込み配線42の表面の反応層を除去するためのスパッタエッチングを行う。
【0069】
次に、Ta金属ターゲットを用いたDCスパッタリング法によって、Ta膜44を堆積する。このTa膜44は、Cuからなる導電性膜42bの拡散を抑制する拡散防止層としての機能を有する。また、後で形成するAl2O3膜46の堆積時および後熱処理時に、Cuからなる導電性膜42bが酸化されるのを防止する機能を有する。
【0070】
本実施例においては、Ta膜44の堆積にDCスパッタリング法を用いる場合を例示したが、CVD法を用いてもよい。また、Ta膜44の膜厚は約10nm〜50nm程度、好ましくは約25nmとなるようにする。
次にTa膜44を、フォトリソグラフィ技術およびドライエッチング技術を用いて所望の形状に加工する。(図9(a))
次に、Ta膜44および、バリア絶縁膜43の表面に、膜厚が約100nmの絶縁膜45を堆積する。この絶縁膜45は、たとえばフッ素を添加したCVD酸化膜などのSiOF膜とする。
次に、フォトリソグラフィ技術およびドライエッチング技術もしくはウエットエッチング技術を用いて絶縁膜45を所望の形状に加工する。
次に、Ta膜44および絶縁膜45表面へAl2O3膜46を堆積する。このAl2O3膜46は、Al金属ターゲットを用いた、ArとO2の混合雰囲気におけるDC反応性スパッタリング法によって堆積する。
本実施例においては、Al2O3膜46の堆積にDC反応性スパッタリング法を用いる場合を例示したが、他のスパッタリング法を用いてもよいし、CVD法を用いてもよい。また、Al2O3膜46の膜厚は、約1nm〜6nm程度、好ましくは約3nmとなるようにする。
次に、Ta2O5膜47を堆積する。このTa2O5膜47は、半導体基板の温度を約0℃〜300℃程度、好ましくは約50℃程度に保ち、Ta金属ターゲットを用いた、ArとO2の混合雰囲気中におけるDC反応性スパッタリング法によって堆積する。
【0071】
本実施例においては、Ta2O5膜47の堆積にDC反応性スパッタリング法を用いる場合を例示したが、他のスパッタリング法を用いてもよいし、CVD法を用いてもよい。また、Ta2O5膜47の膜厚は、約5nm〜20nm程度、好ましくは約10nmとなるようにする。
次に、Al2O3膜46を堆積した工程と同様の工程により、Al2O3膜48を堆積する。このAl2O3膜48は、後で形成するTa膜49へTa2O5膜47中の酸素が熱処理により拡散することを抑制する機能を有する。
【0072】
次に、Ta膜44を堆積した工程と同様の工程により、Ta膜49を堆積する。このTa膜49は、後で形成するCu膜53bの拡散と酸化を抑制する機能を有する。
次に、フォトリソグラフィ技術およびドライエッチング技術を用いて、Al2O3膜46、Ta2O5膜47、Al2O3膜48、Ta膜49を所望の形状に加工する。(図9(b))
以下、絶縁膜50を堆積した後、デュアルダマシン構造による埋め込み配線および、プラグ形成の工程は、実施例1と同様であるので省略する。
【0073】
以上をもって、Cuからなる下部電極(導電性膜42b)、Taからなる反応防止層(Ta膜44)、Al2O3からなる酸素拡散防止層(Al2O3膜46)、Ta2O5からなる誘電体層(Ta2O5膜47)、Al2O3からなる酸素拡散防止膜(Al2O3膜48)、Taからなる反応防止層(Ta膜49)、およびCuからなる上部電極(Cu膜53b)で構成されるMIM構造キャパシタが完成する。(図9(c))
ここで、Ta膜44、Al2O3膜46、Ta2O5膜47、Al2O3膜48、およびTa膜49を加工する手順について付け加えておく。
【0074】
本実施例においては、Al2O3膜46、Ta2O5膜47、Al2O3膜48、Ta膜49を一括して加工する工程を例示したが、キャパシタとしての機能を失わない形状に加工されるのであれば、これに限らない。ただし、Ta膜44は、Cuからなる導電性膜42bよりも大きい形状に加工する必要がある。これは、Cuからなる導電性膜42bが露出すると、絶縁膜中に拡散するためである。また、Cu膜53bは、Ta膜49によってTa2O5膜47と分離されなければならない。一部でも接していると、CuがTa2O5膜47中に拡散するためである。以上の工程により、本実施例の半導体集積回路装置ができる。
【0075】
実施例3によれば、Cu配線とTa2O5誘電体膜の間にTaからなる反応防止層と、Ta2O5誘電体膜とTa膜の間にAl2O3からなる酸素拡散防止層を挿入することにより、Cuの拡散と酸化を抑制し、またTa2O5中の酸素がTa中へ拡散することを抑制できるため、キャパシタのリーク電流密度を低減することができる。
なお、本発明によれば、上述の本実施例に限らず、本願明細書の課題を解決する手段の欄にあげた各種手段がそれぞれ適用可能であることはいうまでもない。
【0076】
<実施例4>
実施例4はAl配線を上部電極・下部電極として用いた場合の製造方法を提供するものである。本実施例を説明する図10では、単結晶シリコン基板に、素子分離領域、MISFET、およびMISFETの半導体領域に接続されたプラグを形成するまでの工程は、図示、説明伴に省略し、以下ではプラグ形成以降の工程をしている。
まず、半導体基板の全面にバリア導電性膜54、例えばTiN膜を堆積する。バリア導電性膜54の膜厚は、半導体基板表面において、約100nm程度となるようにする。
バリア導電性膜54は、スパッタリング法により堆積してもよいし、無機または有機材料を用いたCVD法により堆積してもよい。
次に、バリア導電性膜54の上に導電性膜55を、例えばAlとCuおよびSi数パーセントを合金化したものをスパッタリング法を用いて堆積する。導電性膜55の膜厚は、約800nm程度となるようにする。
次に、バリア導電性膜54を堆積したのと同様に、導電性膜55の上に、バリア導電性膜56を堆積する。
次に、バリア導電性膜56の上に、Ta金属ターゲットを用いたDCスパッタリング法によって、Ta膜57を堆積する。このTa膜57は、後で形成するAl2O3膜62の堆積時および後熱処理時に、導電性膜55が酸化されるのを防止する機能を有する。ただし、Cu配線と比べて酸化が少ないのでTa膜57を挿入しなくともよい。
【0077】
本実施例においては、Ta膜57の堆積にDCスパッタリング法を用いる場合を例示したが、CVD法を用いてもよい。また、Ta膜57の膜厚は約10nm〜50nm程度、好ましくは約25nmとなるようにする。
次に、バリア導電性膜54、導電性膜55、バリア導電性膜56、Ta膜57を、フォトリソグラフィ技術およびドライエッチング技術を用いて所望の形状に加工する。(図10(a))
次に、半導体基板表面および、Ta膜57表面にHDP−CVDを用いてSiO2膜を堆積し、膜厚が約400nmの絶縁膜58を堆積する。
次に、CMPを用いて絶縁膜58の表面を平坦化する。続いて、たとえば0.1%アンモニア水溶液と純水とを用いた2段階のブラシスクラブ洗浄により、半導体基板の表面に付着した研磨砥粒を除去する。
次に、フォトリソグラフィ技術およびドライエッチング技術を用いて、絶縁膜58を加工してコンタクト孔59を形成する。
次に、表面のコンタクト孔底部露出面の反応層を除去するためのスパッタエッチングを行う。このときのスパッタエッチング量は、P−TEOS酸化膜に換算して約2〜18nm程度、好ましくは約10nm程度とする。
【0078】
次に、Ta膜57および絶縁膜58表面にバリア導電性膜60、例えばTiNをスパッタリング法を用いて堆積する。
次に、バリア導電性膜60の上にCVD法を用いてW膜61を堆積する。
次に、絶縁膜58表面の余分なバリア導電性膜60とW膜61をCMP法を用いて除去する。続いて、たとえば0.1%アンモニア水溶液と純水とを用いた2段階のブラシスクラブ洗浄により、半導体基板の表面に付着した研磨砥粒を除去する。
【0079】
次に、フォトリソグラフィ技術、およびドライエッチング技術を用いて、MIMキャパシタ形成溝62を形成する。(図10(b))
次にMIMキャパシタ形成溝の底部露出面の反応層を除去するために、スパッタエッチングを行う。このときのスパッタエッチング量は、P−TEOS酸化膜に換算して約2〜18nm程度、好ましくは約10nm程度とする。
【0080】
次に、Ta膜57、絶縁膜58、プラグ60の表面上へAl2O3膜62を堆積する。このAl2O3膜62は、Al金属ターゲットを用いた、ArとO2の混合雰囲気におけるDC反応性スパッタリング法によって堆積する。
本実施の形態においては、Al2O3膜62の堆積にDC反応性スパッタリング法を用いる場合を例示したが、他のスパッタリング法を用いてもよいし、CVD法を用いてもよい。また、Al2O3膜62の膜厚は、約1nm〜6nm程度、好ましくは約3nmとなるようにする。
次に、Ta2O5膜63を堆積する。このTa2O5膜63は、半導体基板の温度を約0℃〜300℃程度、好ましくは約50℃程度に保ち、Ta金属ターゲットを用いた、ArとO2の混合雰囲気中におけるDC反応性スパッタリング法によって堆積する。
【0081】
本実施例においては、Ta2O5膜63の堆積にDC反応性スパッタリング法を用いる場合を例示したが、他のスパッタリング法を用いてもよいし、CVD法を用いてもよい。また、Ta2O5膜63の膜厚は、約5nm〜20nm程度、好ましくは約10nmとなるようにする。
次に、Al2O3膜62を堆積した工程と同様の工程により、Al2O3膜64を堆積する。このAl2O3膜64は、後で形成するTa膜65へTa2O5膜63中の酸素が熱処理により拡散することを抑制する機能を有する。
【0082】
次に、Ta膜57を堆積した工程と同様の工程により、Ta膜65を堆積する。このTa膜65は、後で形成する導電性膜67の酸化を抑制する機能を有する。
次に、フォトリソグラフィ技術、ドライエッチング技術およびウエットエッチング技術を用いて、Al2O3膜62、Ta2O5膜63、Al2O3膜64、Ta膜65を所望の形状に加工する。
【0083】
次に、絶縁膜58、プラグ60、Ta膜65表面に、バリア導電性膜66となる、例えばTiN膜を堆積する。バリア導電性膜65の膜厚は、絶縁膜58の表面において、約2nm〜18nm程度、好ましくは約10nmとなるようにする。
次に、バリア導電性膜66の上へ、導電性膜67を、例えばAlとCuおよびSi数パーセントを合金化したものをスパッタリング法を用いて堆積する。導電性膜67の膜厚は、約500nm〜800nmとなるようにする。
次に、フォトリソグラフィ技術およびドライエッチング技術を用いて、バリア導電性膜66、導電性膜67を所望の形状に加工する。
【0084】
以上をもって、Alからなる下部電極(導電性膜55)、Taからなる反応防止層(Ta膜57)、Al2O3からなる酸素拡散防止層(Al2O3膜62)、Ta2O5からなる誘電体層(Ta2O5膜63)、Al2O3からなる酸素拡散防止膜(Al2O3膜64)、Taからなる反応防止層(Ta膜65)、およびAlからなる上部電極(導電性膜67)で構成されるMIM構造キャパシタが完成する。(図10(c))
ここで、Al2O3膜62、Ta2O5膜63、Al2O3膜64、およびTa膜65を加工する手順について付け加えておく。
【0085】
本実施例においては、Al2O3膜62、Ta2O5膜63、Al2O3膜64、Ta膜65を一括して加工する工程を例示したが、キャパシタとしての機能を失わない形状に加工されるのであれば、これに限らない。
以上の工程により、本実施例の半導体集積回路装置ができる。
【0086】
実施例4によれば、Al配線とTa2O5誘電体膜の間にTaからなる反応防止層と、Ta2O5誘電体膜とTa膜の間にAl2O3からなる酸素拡散防止層を挿入することにより、Al配線の酸化を抑制し、またTa2O5中の酸素がTa中へ拡散することを抑制できるため、キャパシタのリーク電流密度を低減することができる。
なお、ここでのAl配線をタングステン配線に置き換えても同様の効果が得られる。
なお、本発明によれば、上述の実施例に限らず、本願明細書の課題を解決する手段の欄にあげた各種手段がそれぞれ適用可能であることはいうまでもない。
【0087】
<実施例5>
実施例5は、RFアナログデバイスとCMOSロジックデバイスをワンチップ内に集積した半導体集積回路の1例であり、そのロジック部、アナログ部、メモリ部の断面構造図である。この実施例5においては、図11の112、113、114が実施例1のMIMキャパシタに対応したものとなっている。ここでは、CMOS構造を前提として説明するが、バイポーラトランジスタとCMOSとを混在したいわゆるBiCMOS構造などにも本発明を適用できることはもちろんである。図11では、一つのP型シリコン基板P−SUB上にロジック部、アナログ部、メモリ部が形成されている。一つのP型シリコン基板P−SUB内部には、Nウェル領域102、103、104が島状に形成され、さらにそれぞれのNウェル領域の中に、Nウェル領域105、106、107およびPウェル領域108、109、110が図のように形成されている。またNウェル領域105、106、107にはPMOSトランジスタ、Pウェル領域108、109、110にはNMOSトランジスタが形成され、トランジスタの隣接部にはNウェル、Pウェル領域への給電部が示されている。さらに、アナログ部には多結晶シリコン配線層115で形成した抵抗成分が示されており、その他にはゲート酸化膜128、シリサイド層126、サイドスペーサ127、シリコン窒化膜125等が図に示されている。
【0088】
図11において、ロジック部のようにトランジスタをシリサイド化すると、拡散層領域におけるリーク電流が増加することがある。したがって、シリサイド化したトランジスタをメモリセルに利用すると、メモリセルのデータ保持特性を悪化させる場合がある。このような場合は、図11のようにPウェル領域110に形成したNMOSトランジスタをシリサイド化せずにメモリセルを形成してもよい。また特に図示していないが、多結晶シリコン配線層115は、シリサイド化をしないと抵抗値が大きくなるので、多結晶シリコン配線115上にタングステンW等を積層した、いわゆるポリメタル構造としてもよい。さらに多結晶シリコン配線層115上だけを選択的にシリサイド化して、拡散層領域をシリサイド化しないトランジスタ構造としてもよい。もちろん、リーク電流が保持特性に悪影響を及ぼさない程度であれば、ロジック部のトランジスタと同様にシリサイドしてもよい。その場合、シリサイド化させないための追加マスクが不要となり、より低コスト化できる。
【0089】
また、図11におけるウェル構造は、いわゆる3重ウェル構造であり、ロジック部、アナログ部、メモリ部をそれぞれNウェル領域102、103、104で分離している。これにより、ロジック部、アナログ部、メモリ部のそれぞれの領域は電気的に分離できるので互いの干渉を避けることができて安定に動作することが可能となる。また、それぞれの動作電圧に適したNウェル、Pウェルの電位を設定できる。もちろん、このように3重ウェル構造が必要ない場合には、Nウェル領域102、103、104のないより単純な構成にしてもよいし、メモリ部のみ、あるいはメモリ部とアナログ部のみをNウェル領域103、104で分離する、あるいは2つの領域を同じNウェル領域で囲むなど必要に応じて種々の変形が可能である。
【0090】
図11において、基板の上に示した破線は、Cu配線層(120〜124)とそのコンタクト層(116〜119)の位置を示している。MIMキャパシタ112、113、114は、それぞれロジック部、アナログ部、メモリ部で利用されている。例えば、ロジック部では電源に接続される配線にキャパシタを設けることにより、電源の静電容量を増加させて電源を安定化することに利用できる。これをアナログ部やメモリ部にも使うことももちろん可能である。さらにアナログ部のキャパシタ素子や後述するようにメモリ部におけるメモリセルに応用することができる。
【0091】
従来の1T1C型メモリセルにおいては、下部電極としては耐熱性等に優れた多結晶シリコンが主に用いられ、上部電極としてはTiNなどの耐酸化性を有する金属を用いてメモリキャパシタを形成していた。したがって、ロジックで用いられるCu配線層を、キャパシタの電極に用いることは困難であった。本実施例のMIMキャパシタは、下部電極として例えば第3層のCu配線層122を利用する。
【0092】
Cu配線層を形成した後、反応防止層としてTa膜を形成する。続いて、酸素拡散防止層としてAl2O3膜を形成する。続いて、Ta2O5誘電体膜を形成する。続いて、酸素拡散防止層としてAl2O3膜を形成する。続いて、反応防止層としてTa膜を形成し、さらに上部電極を形成する。このとき上部電極は第4層のCu配線層123とCu配線層122との間のビアホール118の層に形成される。このように、キャパシタの下部電極にCu配線層を利用すれば、ロジック部、アナログ部、メモリ部におけるキャパシタの片方の電極形成において、特別なプロセスが不要となる。またメモリ部においては、従来の立体構造を有する1T1C型メモリセルとは異なり、キャパシタが平面構造であるためロジックのCu配線層を容易に利用でき、さらに平面構造であることから加工が容易であり、歩留まり良くキャパシタを形成できる。
【0093】
本実施例5では、単純な平面構造のキャパシタであるといったことから、加工が容易であるためプロセスコストが低減できる。さらに、Cu配線層をMIMキャパシタの電極に利用することで、メモリ部、ロジック部、アナログ部のキャパシタを同様の構造、および同様の材料で形成、コスト低減、信頼性や歩留まりの向上が実現できる。
【0094】
以上、本発明者によってなされた発明をその実施例に基づき具体的に説明したが、本発明は前記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【0095】
【発明の効果】
本発明によれば、誘電率の高いTa2O5を用いたMIMキャパシタをCu電極上に形成できる。そのため、容量密度の高いMIMキャパシタを用いて高集積LSIを低コストで実現できる。
【図面の簡単な説明】
【図1】本発明の一実施例に係るキャパシタの縦断面図である。
【図2】Cu電極上に反応防止膜としてTa膜を堆積しその上へ直接Ta2O5膜を形成したキャパシタにおいて、リーク電流密度の熱処理による変化を説明する図である。
【図3】酸素拡散防止層としてAl2O3、AlN膜を用いた場合、及び何も挿入しない場合のリーク電流密度の熱処理による変化を説明する図である。
【図4】酸素拡散防止層として、Al2O3を用いた場合とAlN場合の容量密度の周波数依存性の違いを説明する図である。
【図5】本発明の実施例1を説明する工程の縦断面図である。
【図6】本発明の実施例1を説明する工程の縦断面図である。
【図7】本発明の実施例1を説明する工程の縦断面図である。
【図8】本発明の実施例2を説明する工程の縦断面図である。
【図9】本発明の実施例3を説明する工程の縦断面図である。
【図10】本発明の実施例4を説明する工程の縦断面図である。
【図11】本発明の実施例5を説明する工程の縦断面図である。
【図12】本発明の実施例1を説明する工程の平面図である。
【図13】本発明の実施例1を説明する工程の縦断面図である。
【図14】本発明の実施例1を説明する工程の平面図である。
【図15】本発明の実施例1を説明する工程の縦断面図である。
【図16】本発明の実施例1を説明する工程の縦断面図である。
【符号の説明】
1…シリコン基板、2…TaN膜、3…Ta膜、4…Cu膜、5…Ta膜、6,16,18…Al2O3膜、7,17…Ta2O5膜、8…Au電極、9…プラグ、10,13,21…エッチストッパ膜、11,14,20,22…絶縁膜、12a,25a…バリア導電性膜(第1導電性膜)、12b…導電性膜(第2導電性膜)、12,25…埋め込み配線、14a…MIMキャパシタ形成溝、15,19…Ta膜、23…コンタクト孔、24…配線溝、25b…導電性膜(第2導電性膜)、30a…MIMキャパシタ形成溝、39a,42a…バリア導電性膜(第1導電性膜)、39b、42b…導電性膜(第2導電性膜)、54,56…バリア導電性膜、55,67…導電性膜、60b…W膜、60…プラグ、61…MIMキャパシタ形成溝、101…P型シリコン基板、102,103…Nウェル領域、111…素子分離酸化膜、112,113…MIMキャパシタ、115…多結晶シリコン配線層、116,117…ビアホール、120…第1層のCu配線層、121…第2層のCu配線層、122…第3層のCu配線層、123…第4層のCu配線層、124…第5層のCu配線層、125…シリコン窒化膜、126…シリサイド層、127…サイドスペーサ、128…ゲート酸化膜。
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法に係り、特に、金属−絶縁体−金属(Metal−Insulator−Metal;MIM)容量素子の大容量化、プロセスの低温化に係る半導体装置及びその製造方法に関する。
【0002】
【従来の技術】
モバイル機器やデジタル家電向けのLSIとしてデジタル・アナログ回路混載化が検討されている。特にRF(Radio Frequency)向けアナログ回路ではMOSトランジスタだけでなく、受動素子であるキャパシタ・インダクタ・抵抗などの集積化や高性能化(低損失化)が必要となる。その実現のためには、基板との寄生容量を低減する観点から、出来る限り基板から離れた上部配線層間へ上下の電極を導電化した多結晶シリコンではなく、金属で形成したMIM構造キャパシタを配置することが望ましい。特に低抵抗なCu配線プロセスと整合性をもつキャパシタの製造方法は強く求められている技術である。
【0003】
例えば、不揮発性メモリをもったLSIでは、メモリセルへの書き込み・消去動作などを行うため高電圧を発生させる必要がある。例えば3.3Vの外部電圧に対して昇圧し15V程度の電圧を発生させるには、メモリのマット面積に対し約1/4もの面積の容量が必要になり、チップサイズを決める要因になる。よって、高密度容量素子はこうした高電圧を必要とするLSIにとって必須である。また、一般にLSIでは電源として2000pF程度の容量を持っている。これは容量密度1fF/μm2の容量では、2×106μm2が必要となり負担となる。そのためここでも高密度容量素子は有効である。
【0004】
しかし、配線層形成後の熱処理プロセスは、配線材料の耐熱性のため比較的低温(400℃以下)に限定されてしまう。そのため、DRAM(DynamicRandom Access Memory)用電荷蓄積素子として研究開発されてきたTa2O5を誘電体層として用いた場合、誘電体層を結晶化することで良好なキャパシタを形成するこれまでのプロセスは適用することが出来ない。そこで低温プロセスでも十分な信頼性をもったキャパシタの製造方法を提供することが重要である。
【0005】
例えば、Cuは絶縁物や半導体上で非常に大きい拡散係数を示すため、Cu電極上へ直接誘電体層Ta2O5層を堆積させMIMキャパシタを形成すると、CuとTa2O5の界面で合金を形成し、その界面で障壁低下が生じキャパシタ特性を劣化させることが知られている。そこで、特許文献1に記載のようにCuの拡散防止を目的とするバリア層としてTaN層を挿入する手段をとった、MIMキャパシタの製造方法が考案されている。
またLSI形成プロセスではキャパシタ形成後も、層間絶縁膜形成時やCu配線の抵抗率を下げるための不活性雰囲気中でのアニール処理など、400℃程度と低温であるが様々な熱処理工程が施される。そこでキャパシタもこの熱処理に対する耐性を持つことが必須である。例えばTa上に誘電体層Ta2O5を直接堆積した場合には、熱処理によりTa2O5から金属Ta電極への酸素拡散が起き、酸素欠損欠陥が生じるため、Ta2O5/Ta界面で酸素欠損欠陥を介して流れるリーク電流が増加して所望の耐圧が確保できなくなる。
そのため特許文献2に記載のように、熱処理時の非晶質Ta2O5から下部電極金属中への酸素拡散を防止するために、Ta2O5へ不純物を添加する手法を用いたMIMキャパシタの製造方法が考えられている。
【0006】
【特許文献1】
特開2001−85645号公報
【特許文献2】
特開平10−256081号公報
【特許文献3】
特開2001−237375号公報
【特許文献4】
米国特許第6,072,210号明細書
【特許文献5】
米国特許第6,168,991B1号明細書
【0007】
【発明が解決しようとする課題】
本発明の目的は、誘電体層にTa2O5を用いて、Cu配線プロセスを用いたLSI集積化プロセスと融和したMIMキャパシタの製造方法を提供することである。
【0008】
具体的な課題を以下に説明する。
特許文献1に記載のようにCuは絶縁物や半導体上で非常に大きい拡散係数を示すため、Cu電極上へ直接誘電体層Ta2O5膜を堆積させMIMキャパシタを形成すると、CuとTa2O5の界面で合金を形成し、その界面で障壁低下が生じキャパシタを劣化させる原因となる。そこで、特許文献1に記載のようにCuの拡散防止を目的とするバリア層としてTaN層を挿入する手段をとり、MIMキャパシタの製造方法を提供している。しかし、上記従来技術で用いられているCu拡散防止バリア層のTaNは、金属電極Cuの抵抗率と比較して高くMIMキャパシタの損失を増大させてしまうという問題点があった。本発明の目的は、Cu拡散防止層として抵抗率が低く、MIMキャパシタの損失増大を伴わない材料を提供することである。
【0009】
また、特許文献2に記載のように誘電体層としてTa2O5を用いたMIMキャパシタでは200℃以上の熱処理で劣化が起こる。これはTa2O5中の酸素が下部の電極へ拡散して酸素欠損欠陥が生じ、MIMキャパシタの耐圧低下及び、リーク電流の増加を引き起こしていると考えられている。そこで、特許文献2に記載のように誘電体層Ta2O5に窒素またはシリコンをドーピングして、誘電体層中の酸素が熱処理により拡散するのを抑制している。しかしながら上記従来技術では、誘電体層の誘電率が低下してしまい高誘電率材料であるTa2O5の利点を生かしきれておらず、キャパシタの容量密度の低下を招いていた。
【0010】
本発明の目的は、誘電体層Ta2O5の誘電率は高く保ったままで、熱処理による誘電体層の酸素拡散防止のためのバリア層に適した材料を提供することである。
【0011】
【課題を解決するための手段】
上記課題は、図1に例示するように、Cu電極上にTa膜を形成する第1の工程と、前記Ta膜上にAl2O3膜を形成する第2の工程と、前記Al2O3膜上にTa2O5膜を形成する第3の工程と、前記の膜を形成後に不活性雰囲気中または微量酸素雰囲気で熱処理する第4の工程とを有することを特徴とする半導体装置およびその製造方法によって解決される。
【0012】
前記第1の工程で形成するTa膜は誘電体層形成時、及び形成後にCuが拡散して誘電体層まで到達するのを抑制する働きと、Cu電極が酸化されるのを抑制する働きをする。MIMキャパシタにおいて、Cuと誘電体層の間にCuの拡散防止層を挿入することは公知であり、例えば特許文献3、特許文献4及び特許文献4記載されている。しかし、これらの公知例では拡散防止層の材料としてTa以外にもTiやWなどを列記しており、これらの拡散防止層の目的はCuの拡散防止を目的としたものである。また、反応防止の機能についても、Cuなどの金属材料に限定しており、酸素の拡散防止については考慮されていない。
前記第2の工程で形成するAl2O3膜は、Ta2O5中の酸素が熱処理により、下部Ta膜へ拡散して、酸素欠損欠陥を生じて欠陥を通したリーク電流密度の上昇を抑制する働きをする。
【0013】
また、上記した半導体装置の製造方法においてAl2O3を用いているが、前記Al2O3を形成する工程は、例えばAlNでも同様の効果を得ることができる。
【0014】
また、上記した半導体装置の製造方法において、更に上部へCuの電極を用いる際には誘電体層Ta2O5を形成する第3の工程の後、その上部にAl2O3膜を形成する第4の工程と、前記Al2O3膜上にTa膜を形成する第5の工程と、前記Ta膜上にCu電極を形成する第6の工程とを有することを特徴とする半導体装置の製造方法としてもよい。すなわち、Ta2O5形成時の下地への影響が最も強く現れるため、下部電極に酸素拡散防止膜であるAl2O3膜を堆積することが有効であるが、上部電極側にも酸素拡散防止膜を挿入することで効果を高めることができる。
【0015】
Ta2O5膜の形成方法としては、化学的気相成長法(CVD法)やスパッタリング法が挙げられる。下地の酸化を抑制するためには、Ta2O5膜を低温で形成する必要がある。CVD法ではTaの有機金属、例えばペントエトキシタンタルと酸素を原料として、加熱した基板上にTa2O5膜を堆積する。Taの有機化合物を十分に分解して、膜中に残留する炭素量を低減するためには、400℃以上の温度が必要である。このため、CVD法によるTa2O5膜の形成では下地が酸化されやすい。一方、スパッタリング法の場合、基板温度が300℃以下でも絶縁性の高いTa2O5膜が形成できるため、下地の酸化を抑制することができる。
【0016】
このため、前記第2の工程のTa2O5膜の形成工程は、スパッタリング法により、300℃以下の形成温度で行うことが望ましい。ただし、ALCVD法(Atomic Layer Cemical Vapor Deposition)などの低温化が可能な形成方法を用いてもよい。
【0017】
【発明の実施の形態】
以下、本発明の実施の形態について実施例に基づいて説明する。
【0018】
本発明の効果を実証するために、電極にCu、誘電体膜にTa2O5を用いたMIMキャパシタを製作してその電気特性を評価した。
まず、MIMキャパシタの形成工程を図1に従って説明する。
シリコン基板1上に、Ta金属ターゲットを用いたDCスパッタリング法によって、膜厚が5nmのTaN膜2と膜厚が25nmのTa膜3を形成した。TaN膜2は、ArとN2の混合雰囲気中での反応性スパッタリングによって形成した。
次に、電極として膜厚が100nmのCu膜4と、反応防止層として膜厚が25nmのTa膜5を順に形成した。
【0019】
次に、酸素拡散防止層として膜厚が3nmのAl2O3膜6を形成した。
次に、Ta金属ターゲットを用い、ArとO2の混合雰囲気中で反応性スパッタリング法によって、膜厚が16nmのTa2O5膜7を形成した。形成条件は、形成温度が室温、ArガスとO2ガスの比率が70:15である。
Ta2O5膜7の形成後、後熱処理を行った。後熱処理の条件は、N2ガス気流中400℃で3分間である。後熱処理後に、Au上部電極8を蒸着し、キャパシタを完成させた。
【0020】
電気的特性を図2から図4で説明する。
図2は反応防止層のTa膜5上に直接Ta2O5形成したキャパシタにおける、リーク電流密度の熱処理による変化を示した図である。図中の積層表記は基板に近い層を、後に“/”により区切って表現することにする(図中の表記ではTaよりも下の層の積層構造は省略しており、Ta膜の下には図2から図4のいずれの図面でもCu/Ta/TaN/Siが省略されている)。Ta2O5膜の形成後に熱処理を行わない場合(as−depo)、リーク電流密度は低くTaの反応防止膜がCuの拡散を抑制してキャパシタの劣化を防いでいることが分かる。しかし、N2中400℃の後熱処理を行うと、正電圧印加側でリーク電流密度が増加している。これは、下部Ta膜と、Ta2O5膜の間で後熱処理によってTa2O5中酸素が下部Ta中へ拡散してその界面で酸素欠損欠陥が生じて、その欠陥を通してリーク電流が流れやすくなったためである。
【0021】
図3は反応防止層のTa膜5と誘電体層Ta2O5膜7の間に、酸素拡散防止層としてAl2O3、またはAlNを挿入した場合と、何も挿入しない場合のキャパシタの後熱処理後のリーク電流密度の差を示した図である。酸素拡散防止層として何も挿入しない場合にはN2中400℃の後熱処理により、正電圧印加側でリーク電流密度が増加している。一方、酸素拡散防止層としてAl2O3、またはAlN膜を挿入した場合では、後熱処理後もリーク電流密度は低く抑えられており、酸素拡散防止層が誘電体層Ta2O5中の酸素が下部Ta層へ拡散するのを抑制していることが分かる。
【0022】
図4は酸素拡散防止膜としてAl2O3、またはAlNを挿入した場合のキャパシタの容量密度の周波数依存性について示した図である。酸素拡散防止層としてAl2O3膜を用いた場合には周波数1MHz付近まで良好な特性を示していることが分かる。一方、AlN膜を用いた場合には周波数100kHz付近から容量密度の低下が生じている。
【0023】
以上、具体的な実験結果を示しながら本発明の効果を説明したが、膜の形成条件や熱処理条件は、本発明の内容を大きく逸脱しない範囲内で変更が可能であることは言うまでもない。
例えば、Al2O3膜の形成方法は、スパッタリング法に限らず、CVD法を用いてもよい。ただし下地の酸化を抑制するために、形成温度は300℃以下にすることが望ましい。
【0024】
また、Ta2O5膜の形成方法は、スパッタリング法に限らず、CVD法を用いてもよい。ただし、下地の酸化を抑制するために、形成温度は300℃以下にすることが望ましい。
また上部、下部電極材料については、Cu、Al、Pt、Ruの中から選択することができるが、Alを選択した際には、バリア層としてTiNを用いるとよい。
【0025】
<実施例1>
以下、本発明の実施例を図面に基づいて詳細に説明する。なお、実施例を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。
実施例1を図5で説明する。これは、例えば半導体基板にMISFET(Metal Insulator Semiconductor Field Effect Transistor)が形成された半導体集積回路装置の製造方法に本発明を適用したものである。
【0026】
まず、単結晶シリコン基板に、素子分離領域、MISFET、およびMISFETの半導体領域に接続されたプラグ9を形成する。本実施の形態では、ここまでの工程は省略し、以下ではプラグ9形成以降の工程を示す。
【0027】
まず、半導体基板の全面に、たとえばプラズマCVD法にて窒化シリコン膜を堆積し、膜厚が約100nmのエッチストッパ膜10を形成する。エッチストッパ膜10は、その上層の絶縁膜に配線形成用の溝部や孔を形成する際に、その掘り過ぎによって下層に損傷を与えたり、加工寸法精度が劣化したりすることを回避するためのものである。
【0028】
次に、エッチストッパ膜10の表面にCVD法でフッ素を添加した酸化シリコン(SiOF)膜を堆積し、膜厚が約400nmの絶縁膜11を堆積する。絶縁膜11としてSiOF膜を用いた場合、そのSiOF膜は低誘電率膜であるので、半導体集積回路装置の配線の総合的な誘電率を下げることが可能であり、配線遅延を改善できる。
【0029】
次に、エッチストッパ膜10および絶縁膜11を、フォトリソグラフィ技術およびドライエッチング技術を用いて加工し、配線溝(溝部)を形成する。
次に、配線溝の底部に露出するプラグ9の表面の反応層を除去するために、アルゴン(Ar)雰囲気中にてスパッタエッチングによる半導体基板の表面処理を行う。このときのスパッタエッチング量は、P−TEOS(Plasma TetraethylOrthoSilicate)酸化膜に換算して約2nm〜18nm程度、好ましくは約10nm程度とする。なお、本実施例1においては、アルゴン雰囲気中におけるスパッタエッチングによりプラグの表面の反応層を除去する場合を例示したが、たとえば水素(H2)や一酸化炭素(CO)のような還元性ガスや、還元性ガスと不活性ガスとの混合雰囲気中でのアニール処理により反応層を十分に除去できるなら、このアニール処理とスパッタエッチング処理を置き換えてもよい。アニール処理の場合は、スパッタエッチング時による絶縁膜11の損失や、電子によるゲート酸化膜のチャージングダメージを防ぐことができる。
【0030】
次に、半導体基板の全面にバリア導電性膜(第1導電性膜)12aとなる、例えばTaN膜を堆積する。バリア導電性膜12aの膜厚は、配線溝の内部を除いた絶縁膜11の表面において約2nm〜18nm程度、好ましくは約10nmとなるようにする。
バリア導電性膜12aは、スパッタリング法により堆積してもよいし、無機または有機材料を用いたCVD(Chemical Vapor Deposition)法により堆積してもよい。
なお本実施例ではバリア導電性膜12aにTaN膜を用いる例を示したが、このバリア導電性膜はTa膜でもよいし、絶縁膜11表面へ、先ずTaNを堆積し、その上へTaを堆積すると言った積層膜構造を用いてもよい。
【0031】
次に、Cuのシード膜を堆積する(図示せず)。このシード膜は、半導体基板の温度を約0℃〜100℃程度、好ましくは約100℃程度に保ち、約3×10−2Pa程度以下の圧力下における長距離スパッタリング法によって堆積する。その膜厚は、配線溝の内部を除いたバリア導電性膜12aの表面において約100nm〜200nm程度、好ましくは約150nm程度となるようにする。本実施の形態においては、シード膜の堆積に長距離スパッタリング法を用いる場合を例示するが、Cuスパッタリング原子をイオン化することでスパッタリングの指向性を高めるイオン化スパッタリング法を用いてもよい。また、シード膜の堆積はCVD法によって行ってもよい。
【0032】
次に、Cuシード膜が堆積された半導体基板の全面に、Cu膜を配線溝に埋め込むように形成し、この埋め込み膜とシード膜とを合わせて導電性膜(第2導電性膜)12bとする。Cuの埋め込み膜は、たとえば電解めっき法にて形成する。めっき液としては、たとえば硫酸(H2SO4)に10%の硫酸銅(CuSO4)および銅膜のカバレージ向上用の添加剤を加えたものを用いる。導電性膜12bの形成に電解めっき法を用いた場合、成長速度を電気的に制御できるので、配線溝の内部における導電性膜12bのカバレージを向上することができる。
【0033】
なお、本実施例においては、導電性膜12bの堆積に電解めっき法を用いる場合を例示しているが、無電解めっき法を用いてもよい。無電解めっき法を用いた場合、電荷の印加を必要としないので、電界印加に起因する半導体基板のダメージを、電解めっき法を用いた場合よりも低減することができる。
また、導電性膜12bを形成する工程に続けて、アニール処理によってその銅膜を流動化させることにより、導電性膜12bの配線溝への埋め込み性をさらに向上させることもできる。
【0034】
次に、絶縁膜11上の余分なバリア導電性膜12a、および導電性膜12bを除去し、配線溝内にバリア導電性膜12a、および導電性膜12bを残すことで埋め込み配線12を形成する。バリア導電性膜12a、および導電性膜12bの除去は、CMP法を用いた研磨により行う。
続いて、たとえば0.1%アンモニア水溶液と純水とを用いた2段階のブラシスクラブ洗浄により、半導体基板の表面に付着した研磨砥粒および銅を除去した後、埋め込み配線12および絶縁膜11上に窒化シリコン膜を堆積してバリア絶縁膜13を形成する。この窒化シリコン膜の堆積には、たとえばプラズマCVD法を用いることができ、その膜厚は約50nmとする。バリア絶縁膜13は、埋め込み配線12の導電性膜12bを構成する銅の拡散を抑制する機能を有する。これによりバリア導電性膜12aとともに絶縁膜11および後で説明する絶縁膜14への銅の拡散を防止してそれらの絶縁性を保持し、半導体集積回路装置の信頼性を高めることができる。また、バリア絶縁膜13は、後の工程において、エッチングを行なう際のエッチストッパ層としても機能する。
【0035】
次に、バリア絶縁膜13の表面に、膜厚が70〜100nm程度の絶縁膜14を堆積する。この絶縁膜14は、たとえばフッ素を添加したCVD酸化膜などのSiOF膜とする。
次に、MIMキャパシタシタを埋め込むための溝部14aを形成する。溝部14aは、フォトリソグラフィ技術およびドライエッチング技術を用いて加工して形成する(図5)。
続いて、溝部14aの底部に露出した埋め込み配線12の表面の反応層を除去するためのスパッタエッチングを行う。このときのスパッタエッチング量は、P−TEOS酸化膜に換算して約2nm〜18nm程度、好ましくは約10nm程度とする。
【0036】
次に、Ta金属ターゲットを用いたDCスパッタリング法によって、Ta膜15を堆積する。このTa膜は、Cuからなる導電性膜12bの拡散を抑制する拡散防止層としての機能を有する。また、後で形成するAl2O3膜16の堆積時および後熱処理時に、Cuからなる導電性膜12bが酸化されるのを防止する機能を有する。
【0037】
本実施例においては、Ta膜15の堆積にDCスパッタリング法を用いる場合を例示したが、CVD法を用いてもよい。また、Ta膜15の膜厚は、約10nm〜50nm程度、好ましくは約25nmとなるようにする。
次に、Al2O3膜16を堆積する。このAl2O3膜16は、Al金属ターゲットを用いた、ArとO2の混合雰囲気におけるDC反応性スパッタリング法によって堆積する。
【0038】
本実施例においては、Al2O3膜16の堆積にDC反応性スパッタリング法を用いる場合を例示したが、他のスパッタリング法を用いてもよいし、CVD法を用いてもよい。また、Al2O3膜16の膜厚は、約1nm〜6nm程度、好ましくは約3nmとなるようにする。
【0039】
次に、Ta2O5膜17を堆積する。このTa2O5膜17は、半導体基板の温度を約0℃〜300℃程度、好ましくは約50℃程度に保ち、Ta金属ターゲットを用いた、ArとO2の混合雰囲気中におけるDC反応性スパッタリング法によって堆積する。
【0040】
本実施例においては、Ta2O5膜17の堆積にDC反応性スパッタリング法を用いる場合を例示したが、他のスパッタリング法を用いてもよいし、CVD法を用いてもよい。また、Ta2O5膜17の膜厚は、約5nm〜20nm程度、好ましくは約10nmとなるようにする。
次に、Al2O3膜16を堆積した工程と同様の工程により、Al2O3膜18を堆積する。このAl2O3膜18は、後で形成するTa膜19へTa2O5中の酸素が熱処理により拡散することを抑制する機能を有する。
次に、Ta膜15を堆積した工程と同様の工程により、Ta膜19を堆積する。このTa膜19は、後で形成するCu膜25bの拡散と酸化を抑制する機能を有する。
【0041】
次に、絶縁膜14上の余分なTa膜15、Al2O3膜16、Ta2O5膜17、Al2O3膜18、及びTa膜19を除去し、溝内にTa膜15、Al2O3膜16、Ta2O5膜17、Al2O3膜18、及びTa膜19を残すことでMIMキャパシタを形成する。Ta膜15、Al2O3膜16、Ta2O5膜17、Al2O3膜18、及びTa膜19の除去は、CMP法を用いた研磨により行う。(図6)
続いて、たとえば0.1%アンモニア水溶液と純水とを用いた2段階のブラシスクラブ洗浄により、半導体基板の表面に付着した研磨砥粒を除去する。
【0042】
次に、MIMキャパシタおよび、絶縁膜14上へ膜厚が約400nmの絶縁膜20を堆積する。この絶縁膜20は、たとえばフッ素を添加したCVD酸化膜などのSiOF膜とする。
【0043】
次に、絶縁膜20上に窒化シリコン膜を堆積してエッチストッパ膜21を形成する。この窒化シリコン膜の堆積には、たとえばプラズマCVD法を用いることができ、その膜厚は約50nmとする。エッチストッパ膜21は、後で説明する埋め込み配線25の配線溝24を形成する際に、掘りすぎ過ぎを回避するためのものである。
次に、エッチストッパ膜21の表面に膜厚が約400nmの絶縁膜22を堆積する。この絶縁膜22は、たとえばフッ素を添加したCVD酸化膜などのSiOF膜とする。
【0044】
次に、エッチストッパ膜21および絶縁膜22を、フォトリソグラフィ技術およびドライエッチング技術を用いて加工し、コンタクト孔23を形成する。
次に、エッチストッパ膜21および絶縁膜22を、フォトリソグラフィ技術およびドライエッチング技術を用いて加工し、配線溝24を形成する
次に、コンタクト孔23の底部の露出面の反応層を除去するためのスパッタエッチングを行う。このときのスパッタエッチング量は、P−TEOS酸化膜に換算して約2nm〜18nm程度、好ましくは約10nm程度とする。
【0045】
次に、半導体基板の全面にバリア導電性膜(第1導電性膜)25aとなる、例えばTaN膜を堆積する。バリア導電性膜25aの膜厚は、コンタクト孔23および配線溝24の内部を除いた絶縁膜22の表面において約2nm〜18nm程度、好ましくは約10nmとなるようにする。
バリア導電性膜25aは、スパッタリング法により堆積してもよいし、無機または有機材料を用いたCVD法により堆積してもよい。
なお本実施例ではバリア導電性膜25aにTaN膜を用いる例を示したが、このバリア導電性膜はTa膜でもよいし、絶縁膜22表面へ、先ずTaNを堆積し、その上へTaを堆積すると言った積層膜構造を用いてもよい。
【0046】
次に、Cuのシード膜を堆積する(図示せず)。このシード膜は、半導体基板の温度を約0℃〜100℃程度、好ましくは約100℃程度に保ち、約3×10−2Pa程度以下の圧力下における長距離スパッタリング法によって堆積する。その膜厚は、コンタクト孔23および配線溝24の内部を除いたバリア導電性膜25aの表面において約100nm〜200nm程度、好ましくは約150nm程度となるようにする。本実施例においては、シード膜の堆積に長距離スパッタリング法を用いる場合を例示するが、Cuスパッタリング原子をイオン化することでスパッタリングの指向性を高めるイオン化スパッタリング法を用いてもよい。また、シード膜の堆積はCVD法によって行ってもよい。
【0047】
次に、Cuシード膜が堆積された半導体基板の全面に、Cu膜をコンタクト孔23および配線溝24に埋め込むように形成し、この埋め込み膜とシード膜とを合わせて導電性膜(第2導電性膜)25bとする。Cuの埋め込み膜は、たとえば電解めっき法にて形成する。
また、導電性膜25bを形成する工程に続けて、アニール処理によってその銅膜を流動化させることにより、導電性膜25bのコンタクト孔23および配線溝24への埋め込み性をさらに向上させることもできる。
【0048】
次に、絶縁膜22上の余分なバリア導電性膜25a、および導電性膜25bを除去し、コンタクト孔および配線溝内にバリア導電性膜25a、および導電性膜25bを残すことで埋め込み配線25を形成する。バリア導電性膜25a、および導電性膜25bの除去は、CMP法を用いた研磨により行う。
上記、コンタクト孔と配線溝を形成し、プラグと配線を同時に形成した構造を一般にデュアルダマシン構造と呼ぶ。本実施例では、コンタクト孔23を形成し、続いて配線溝24を形成し、その後コンタクト孔23と配線溝24へ同時に導電性膜を埋め込む手法を用いているが、デュアルダマシン構造の他の形成方法を用いてもよい。
【0049】
以上の工程により、Cuからなる下部電極(導電性膜12b)、Taからなる反応防止層(Ta膜15)、Al2O3からなる酸素拡散防止層(Al2O3膜16)、Ta2O5からなる誘電体層(Ta2O5膜17)、Al2O3からなる酸素拡散防止膜(Al2O3膜18)、Taからなる反応防止層(Ta膜19)、およびCuからなる上部電極(Cu膜25b)で構成されるMIM構造キャパシタが完成する。(図7)
ここで、Ta膜15、Al2O3膜16、Ta2O5膜17、Al2O3膜18、Ta膜19の加工について付け加えておく。
本実施例においては、MIMキャパシタを溝の中へ埋め込んで形成する工程を説明したが、キャパシタとしての機能を失わない形状に加工されるのであれば、これに限らない。ただし、MIMキャパシタ形成溝14aの上から見た形状はCuからなる導電性膜12bよりも大きい形状に加工して、そこにTa膜が埋め込まれる必要がある。これは、Cuからなる導電性膜12bが露出すると、絶縁膜中に拡散するためである。また、Cu膜25bは、Ta膜19によってTa2O5膜17と分離されなければならない。一部でも接していると、CuがTa2O5膜17中に拡散するためである。
【0050】
また、絶縁膜14上の余分なTa膜15、Al2O3膜16、Ta2O5膜17、Al2O3膜18、及びTa膜19をCMP法を用いて除去した後の形状は図16(a)に示す様になっており、Ta膜15とTa膜18の間の距離はAl2O3膜16、Ta2O5膜17、Al2O3膜18の膜厚を足した距離しか離れておらず、MIMキャパシタの耐圧が低下する場合には、図16(b)に示す様に、Ta膜15とTa膜18をフッ硝酸を用いたウエットエッチングで約5nm程度除去して、Ta膜15とTa膜18間の物理的距離を大きくすることで、MIMキャパシタの耐圧を向上することが可能である。
【0051】
以上の工程により、本実施例の半導体集積回路装置が略完成する。図7の断面図に示す構造の平面図を図12に示す。図12(a)では、MIMキャパシタ143の下部電極142下層へと続くビア139と接続されている。また上部電極141は上層へと続くビア140に接続さている様子を示している。図12(b)では、下部電極142は上層へ続くビア140と接続されている様子を示してる。このように、MIMキャパシタよりも上層の配線層でMIMキャパシタの下部電極とコンタクトをとってもよい。
ここでは、図および本文でも触れてはいないが、下部Cu電極を形成する際に、ディッシングを防ぐために、電極形成溝中に絶縁膜のパターンを一部残しておくことで、下部電極表面のディッシングを防ぐことが可能である。
また、大きな容量を持つキャパシタを形成する際に、その大容量のキャパシタを1つの大きな面積をもつ素子で実現しても構わないが、断面図を図13に、平面図を図14へ示す様に小さな短冊状のMIMキャパシタ130を並べることで櫛状のキャパシタを形成しMIM構造を実現して、MIM構造形成時のCMP工程において素子表面がディッシングを起こして平坦性が損なわれるのを抑制して、大容量キャパシタを実現することも可能である。
【0052】
また、本実施例を適用すれば、図15に示す様にMIMキャパシタ132、133は任意の配線層へ形成が可能なので、アナログ用途向けやデジタル用途向けといった使用用途の違いによるキャパシタ仕様の違い、例えば耐圧・容量密度の異なるキャパシタをそれぞれ異なる配線層に形成したり、対基板寄生容量を低く抑えたい場合には、出来るだけ上層の配線層へ形成したりすることができる。アナログ・デジタル混載LSIを実現することが可能である。
また、本実施例のMIM構造キャパシタは、寄生抵抗を低減するために金属電極を用いているが、キャパシタをローパスフィルタなどのフィルタを構成する一部の素子として用いる場合には、MIM構造の下部Ta膜15の下、および上部Ta膜19上のどちらか一方、もしくは両方にTaNなどの抵抗率の高い金属堆積して、これを抵抗素子として用いることにより容量素子と抵抗素子で構成されるフィルタを容易に形成することが可能となる。
【0053】
本実施例1によれば、Cu配線とTa2O5誘電体膜の間にTaからなる反応防止層と、Ta2O5誘電体膜とTa膜の間にAl2O3からなる酸素拡散防止層を挿入することにより、Cuの拡散と酸化を抑制し、またTa2O5中の酸素がTa中へ拡散することを抑制できるため、キャパシタのリーク電流密度を低減することができる。
【0054】
なお本実施例では、Ta2O5膜形成後の熱処理については触れなかったが、LSI製造プロセスでは様々な熱処理がある。配線層形成後の層間絶縁膜形成時には、還元雰囲気中で400℃程度の熱処理をされたことになる。これが、Ta2O5形成後の熱処理に相当する。
なお、本発明によれば、上述の本実施例に限らず、本願明細書の課題を解決する手段の欄にあげた各種手段がそれぞれ適用可能であることはいうまでもない。
【0055】
<実施例2>
発明の実施例2では、MIMキャパシタの形成工程が実施例1と異なる。それ以外の埋め込み配線などの形成工程は、実施の形態1と同様であるので以下の説明では省略する。本実施例を説明する図8では、単結晶シリコン基板に、素子分離領域、MISFET、およびMISFETの半導体領域に接続されたプラグを形成するまでの工程は、図示、説明伴に省略し、以下ではプラグおよび下部電極形成以降の工程のみを示す。
【0056】
MIMキャパシタ形成溝30aを形成するまでの工程は、実施例1と同じであるので、ここまでの工程の説明は省略する。
まず、Ta金属ターゲットを用いたDCスパッタリング法によって、絶縁膜29表面、および配線28表面上へTa膜31を堆積する。このTa膜は、Cuからなる導電性膜28bの拡散を抑制する拡散防止層としての機能を有する。また、後で形成するAl2O3膜32の堆積時および後熱処理時に、Cuからなる導電性膜28bが酸化されるのを防止する機能を有する。
【0057】
本実施例においては、Ta膜31の堆積にDCスパッタリング法を用いる場合を例示したが、CVD法を用いてもよい。また、Ta膜31の膜厚は、約10nm〜50nm程度、好ましくは約25nmとなるようにする。
次に、Al2O3膜32を堆積する。このAl2O3膜32は、Al金属ターゲットを用いた、ArとO2の混合雰囲気におけるDC反応性スパッタリング法によって堆積する。
【0058】
本実施例においては、Al2O3膜32の堆積にDC反応性スパッタリング法を用いる場合を例示したが、他のスパッタリング法を用いてもよいし、CVD法を用いてもよい。また、Al2O3膜32の膜厚は、約1nm〜6nm程度、好ましくは約3nmとなるようにする。
【0059】
次に、Ta2O5膜33を堆積する。このTa2O5膜33は、半導体基板の温度を約0℃〜300℃程度、好ましくは約50℃程度に保ち、Ta金属ターゲットを用いた、ArとO2の混合雰囲気中におけるDC反応性スパッタリング法によって堆積する。
【0060】
実施例においては、Ta2O5膜33の堆積にDC反応性スパッタリング法を用いる場合を例示したが、他のスパッタリング法を用いてもよいし、CVD法を用いてもよい。また、Ta2O5膜33の膜厚は、約5nm〜20nm程度、好ましくは約10nmとなるようにする。
次に、Al2O3膜32を堆積した工程と同様の工程により、Al2O3膜34を堆積する。このAl2O3膜34は、後で形成するTa膜35へTa2O5膜33中の酸素が熱処理により拡散することを抑制する機能を有する。
【0061】
次に、Ta膜31を堆積した工程と同様の工程により、Ta膜35を堆積する。このTa膜35は、後で形成するCu膜39bの拡散と酸化を抑制する機能を有する。
【0062】
次に、フォトリソグラフィ技術、ドライエッチング技術およびウエットエッチング技術を用いて、Ta膜31、Al2O3膜32、Ta2O5膜33、Al2O3膜34、Ta膜35を所望の形状に加工する。
この後の、上部電極コンタクトおよび、埋め込み配線形成工程は前記本実施例1と同様なので省略する。
【0063】
以上をもって、Cuからなる下部電極(導電性膜28b)、Taからなる反応防止層(Ta膜31)、Al2O3からなる酸素拡散防止層(Al2O3膜32)、Ta2O5からなる誘電体層(Ta2O5膜33)、Al2O3からなる酸素拡散防止膜(Al2O3膜34)、Taからなる反応防止層(Ta膜35)、およびCuからなる上部電極(Cu膜39b)で構成されるMIM構造キャパシタが完成する。(図8)
ここで、Ta膜31、Al2O3膜32、Ta2O5膜33、Al2O3膜34、およびTa膜35を加工する手順について付け加えておく。
【0064】
本実施例1でも述べたように、Ta膜31、Al2O3膜32、Ta2O5膜33、Al2O3膜34、Ta膜35を一括して加工する工程を例示したが、キャパシタとしての機能を失わない形状に加工されるのであれば、これに限らない。ただし、Ta膜31は、Cuからなる導電性膜28bよりも大きい形状に加工する必要がある。これは、Cuからなる導電性膜28bが露出すると、絶縁膜中に拡散するためである。また、Cu膜39bは、Ta膜35によってTa2O5膜33と分離されなければならない。一部でも接していると、CuがTa2O5膜33中に拡散するためである。
以上の工程により、本実施例の半導体集積回路装置ができる。
【0065】
本実施例によれば、Cu配線とTa2O5誘電体膜の間にTaからなる反応防止層と、Ta2O5誘電体膜とTa膜の間にAl2O3からなる酸素拡散防止層を挿入することにより、Cuの拡散と酸化を抑制し、またTa2O5中の酸素がTa中へ拡散することを抑制できるため、キャパシタのリーク電流密度を低減することができる。
なお、本発明によれば、上述の本実施例に限らず、本願明細書の課題を解決する手段の欄にあげた各種手段がそれぞれ適用可能であることはいうまでもない。
【0066】
<実施例3>
前記2つの実施例では、MIMキャパシタの下部Ta膜15および31と、上部Ta膜19および35はそれぞれその間にあるAl2O3膜、Ta2O5膜とAl2O3膜の膜厚の和の距離だけ離れており、非常に接近しているため前記2つの実施例ではMIMキャパシタの耐圧が低下する場合もある。そこで、実施例3では下部Ta膜と上部Ta膜の距離を大きくする方法を提供する。以下、実施例3を図9で説明する。
なお、埋め込み配線などの形成工程は、実施例1と同様であるので以下の説明では省略する。本実施例を説明する図9では、単結晶シリコン基板に、素子分離領域、MISFET、およびMISFETの半導体領域に接続されたプラグを形成するまでの工程は、図示、説明伴に省略し、以下ではプラグ形成以降の工程のみを説明する。
【0067】
埋め込み配線42を形成するまでの工程は実施例1と同様なので、本実施例の説明は、埋め込み配線42形成後の工程から説明をする。
埋め込み配線42形成後、埋め込み配線42および絶縁膜41上に窒化シリコン膜を堆積してバリア絶縁膜43を形成する。この窒化シリコンの堆積には、例えばプラズマCVD法を用いることができ、その膜厚は約50nmとする。バリア絶縁層43は埋め込み配線42の導電性膜42bを構成するCuの拡散を抑制する機能を有する。これによりバリア導電性膜42aとともに絶縁膜41および後で説明する絶縁膜45へのCuの拡散を防止してそれらの絶縁性を保持し、半導体集積回路装置の信頼性を高めることができる。また、バリア絶縁膜43は、後の工程において、エッチングを行う際のエッチストッパ層としても機能する。
【0068】
次にバリア絶縁膜43をフォトリソグラフィ技術およびドライエッチング技術を用いて加工して埋め込み配線42の上に溝を形成する。
次に、露出した埋め込み配線42の表面の反応層を除去するためのスパッタエッチングを行う。
【0069】
次に、Ta金属ターゲットを用いたDCスパッタリング法によって、Ta膜44を堆積する。このTa膜44は、Cuからなる導電性膜42bの拡散を抑制する拡散防止層としての機能を有する。また、後で形成するAl2O3膜46の堆積時および後熱処理時に、Cuからなる導電性膜42bが酸化されるのを防止する機能を有する。
【0070】
本実施例においては、Ta膜44の堆積にDCスパッタリング法を用いる場合を例示したが、CVD法を用いてもよい。また、Ta膜44の膜厚は約10nm〜50nm程度、好ましくは約25nmとなるようにする。
次にTa膜44を、フォトリソグラフィ技術およびドライエッチング技術を用いて所望の形状に加工する。(図9(a))
次に、Ta膜44および、バリア絶縁膜43の表面に、膜厚が約100nmの絶縁膜45を堆積する。この絶縁膜45は、たとえばフッ素を添加したCVD酸化膜などのSiOF膜とする。
次に、フォトリソグラフィ技術およびドライエッチング技術もしくはウエットエッチング技術を用いて絶縁膜45を所望の形状に加工する。
次に、Ta膜44および絶縁膜45表面へAl2O3膜46を堆積する。このAl2O3膜46は、Al金属ターゲットを用いた、ArとO2の混合雰囲気におけるDC反応性スパッタリング法によって堆積する。
本実施例においては、Al2O3膜46の堆積にDC反応性スパッタリング法を用いる場合を例示したが、他のスパッタリング法を用いてもよいし、CVD法を用いてもよい。また、Al2O3膜46の膜厚は、約1nm〜6nm程度、好ましくは約3nmとなるようにする。
次に、Ta2O5膜47を堆積する。このTa2O5膜47は、半導体基板の温度を約0℃〜300℃程度、好ましくは約50℃程度に保ち、Ta金属ターゲットを用いた、ArとO2の混合雰囲気中におけるDC反応性スパッタリング法によって堆積する。
【0071】
本実施例においては、Ta2O5膜47の堆積にDC反応性スパッタリング法を用いる場合を例示したが、他のスパッタリング法を用いてもよいし、CVD法を用いてもよい。また、Ta2O5膜47の膜厚は、約5nm〜20nm程度、好ましくは約10nmとなるようにする。
次に、Al2O3膜46を堆積した工程と同様の工程により、Al2O3膜48を堆積する。このAl2O3膜48は、後で形成するTa膜49へTa2O5膜47中の酸素が熱処理により拡散することを抑制する機能を有する。
【0072】
次に、Ta膜44を堆積した工程と同様の工程により、Ta膜49を堆積する。このTa膜49は、後で形成するCu膜53bの拡散と酸化を抑制する機能を有する。
次に、フォトリソグラフィ技術およびドライエッチング技術を用いて、Al2O3膜46、Ta2O5膜47、Al2O3膜48、Ta膜49を所望の形状に加工する。(図9(b))
以下、絶縁膜50を堆積した後、デュアルダマシン構造による埋め込み配線および、プラグ形成の工程は、実施例1と同様であるので省略する。
【0073】
以上をもって、Cuからなる下部電極(導電性膜42b)、Taからなる反応防止層(Ta膜44)、Al2O3からなる酸素拡散防止層(Al2O3膜46)、Ta2O5からなる誘電体層(Ta2O5膜47)、Al2O3からなる酸素拡散防止膜(Al2O3膜48)、Taからなる反応防止層(Ta膜49)、およびCuからなる上部電極(Cu膜53b)で構成されるMIM構造キャパシタが完成する。(図9(c))
ここで、Ta膜44、Al2O3膜46、Ta2O5膜47、Al2O3膜48、およびTa膜49を加工する手順について付け加えておく。
【0074】
本実施例においては、Al2O3膜46、Ta2O5膜47、Al2O3膜48、Ta膜49を一括して加工する工程を例示したが、キャパシタとしての機能を失わない形状に加工されるのであれば、これに限らない。ただし、Ta膜44は、Cuからなる導電性膜42bよりも大きい形状に加工する必要がある。これは、Cuからなる導電性膜42bが露出すると、絶縁膜中に拡散するためである。また、Cu膜53bは、Ta膜49によってTa2O5膜47と分離されなければならない。一部でも接していると、CuがTa2O5膜47中に拡散するためである。以上の工程により、本実施例の半導体集積回路装置ができる。
【0075】
実施例3によれば、Cu配線とTa2O5誘電体膜の間にTaからなる反応防止層と、Ta2O5誘電体膜とTa膜の間にAl2O3からなる酸素拡散防止層を挿入することにより、Cuの拡散と酸化を抑制し、またTa2O5中の酸素がTa中へ拡散することを抑制できるため、キャパシタのリーク電流密度を低減することができる。
なお、本発明によれば、上述の本実施例に限らず、本願明細書の課題を解決する手段の欄にあげた各種手段がそれぞれ適用可能であることはいうまでもない。
【0076】
<実施例4>
実施例4はAl配線を上部電極・下部電極として用いた場合の製造方法を提供するものである。本実施例を説明する図10では、単結晶シリコン基板に、素子分離領域、MISFET、およびMISFETの半導体領域に接続されたプラグを形成するまでの工程は、図示、説明伴に省略し、以下ではプラグ形成以降の工程をしている。
まず、半導体基板の全面にバリア導電性膜54、例えばTiN膜を堆積する。バリア導電性膜54の膜厚は、半導体基板表面において、約100nm程度となるようにする。
バリア導電性膜54は、スパッタリング法により堆積してもよいし、無機または有機材料を用いたCVD法により堆積してもよい。
次に、バリア導電性膜54の上に導電性膜55を、例えばAlとCuおよびSi数パーセントを合金化したものをスパッタリング法を用いて堆積する。導電性膜55の膜厚は、約800nm程度となるようにする。
次に、バリア導電性膜54を堆積したのと同様に、導電性膜55の上に、バリア導電性膜56を堆積する。
次に、バリア導電性膜56の上に、Ta金属ターゲットを用いたDCスパッタリング法によって、Ta膜57を堆積する。このTa膜57は、後で形成するAl2O3膜62の堆積時および後熱処理時に、導電性膜55が酸化されるのを防止する機能を有する。ただし、Cu配線と比べて酸化が少ないのでTa膜57を挿入しなくともよい。
【0077】
本実施例においては、Ta膜57の堆積にDCスパッタリング法を用いる場合を例示したが、CVD法を用いてもよい。また、Ta膜57の膜厚は約10nm〜50nm程度、好ましくは約25nmとなるようにする。
次に、バリア導電性膜54、導電性膜55、バリア導電性膜56、Ta膜57を、フォトリソグラフィ技術およびドライエッチング技術を用いて所望の形状に加工する。(図10(a))
次に、半導体基板表面および、Ta膜57表面にHDP−CVDを用いてSiO2膜を堆積し、膜厚が約400nmの絶縁膜58を堆積する。
次に、CMPを用いて絶縁膜58の表面を平坦化する。続いて、たとえば0.1%アンモニア水溶液と純水とを用いた2段階のブラシスクラブ洗浄により、半導体基板の表面に付着した研磨砥粒を除去する。
次に、フォトリソグラフィ技術およびドライエッチング技術を用いて、絶縁膜58を加工してコンタクト孔59を形成する。
次に、表面のコンタクト孔底部露出面の反応層を除去するためのスパッタエッチングを行う。このときのスパッタエッチング量は、P−TEOS酸化膜に換算して約2〜18nm程度、好ましくは約10nm程度とする。
【0078】
次に、Ta膜57および絶縁膜58表面にバリア導電性膜60、例えばTiNをスパッタリング法を用いて堆積する。
次に、バリア導電性膜60の上にCVD法を用いてW膜61を堆積する。
次に、絶縁膜58表面の余分なバリア導電性膜60とW膜61をCMP法を用いて除去する。続いて、たとえば0.1%アンモニア水溶液と純水とを用いた2段階のブラシスクラブ洗浄により、半導体基板の表面に付着した研磨砥粒を除去する。
【0079】
次に、フォトリソグラフィ技術、およびドライエッチング技術を用いて、MIMキャパシタ形成溝62を形成する。(図10(b))
次にMIMキャパシタ形成溝の底部露出面の反応層を除去するために、スパッタエッチングを行う。このときのスパッタエッチング量は、P−TEOS酸化膜に換算して約2〜18nm程度、好ましくは約10nm程度とする。
【0080】
次に、Ta膜57、絶縁膜58、プラグ60の表面上へAl2O3膜62を堆積する。このAl2O3膜62は、Al金属ターゲットを用いた、ArとO2の混合雰囲気におけるDC反応性スパッタリング法によって堆積する。
本実施の形態においては、Al2O3膜62の堆積にDC反応性スパッタリング法を用いる場合を例示したが、他のスパッタリング法を用いてもよいし、CVD法を用いてもよい。また、Al2O3膜62の膜厚は、約1nm〜6nm程度、好ましくは約3nmとなるようにする。
次に、Ta2O5膜63を堆積する。このTa2O5膜63は、半導体基板の温度を約0℃〜300℃程度、好ましくは約50℃程度に保ち、Ta金属ターゲットを用いた、ArとO2の混合雰囲気中におけるDC反応性スパッタリング法によって堆積する。
【0081】
本実施例においては、Ta2O5膜63の堆積にDC反応性スパッタリング法を用いる場合を例示したが、他のスパッタリング法を用いてもよいし、CVD法を用いてもよい。また、Ta2O5膜63の膜厚は、約5nm〜20nm程度、好ましくは約10nmとなるようにする。
次に、Al2O3膜62を堆積した工程と同様の工程により、Al2O3膜64を堆積する。このAl2O3膜64は、後で形成するTa膜65へTa2O5膜63中の酸素が熱処理により拡散することを抑制する機能を有する。
【0082】
次に、Ta膜57を堆積した工程と同様の工程により、Ta膜65を堆積する。このTa膜65は、後で形成する導電性膜67の酸化を抑制する機能を有する。
次に、フォトリソグラフィ技術、ドライエッチング技術およびウエットエッチング技術を用いて、Al2O3膜62、Ta2O5膜63、Al2O3膜64、Ta膜65を所望の形状に加工する。
【0083】
次に、絶縁膜58、プラグ60、Ta膜65表面に、バリア導電性膜66となる、例えばTiN膜を堆積する。バリア導電性膜65の膜厚は、絶縁膜58の表面において、約2nm〜18nm程度、好ましくは約10nmとなるようにする。
次に、バリア導電性膜66の上へ、導電性膜67を、例えばAlとCuおよびSi数パーセントを合金化したものをスパッタリング法を用いて堆積する。導電性膜67の膜厚は、約500nm〜800nmとなるようにする。
次に、フォトリソグラフィ技術およびドライエッチング技術を用いて、バリア導電性膜66、導電性膜67を所望の形状に加工する。
【0084】
以上をもって、Alからなる下部電極(導電性膜55)、Taからなる反応防止層(Ta膜57)、Al2O3からなる酸素拡散防止層(Al2O3膜62)、Ta2O5からなる誘電体層(Ta2O5膜63)、Al2O3からなる酸素拡散防止膜(Al2O3膜64)、Taからなる反応防止層(Ta膜65)、およびAlからなる上部電極(導電性膜67)で構成されるMIM構造キャパシタが完成する。(図10(c))
ここで、Al2O3膜62、Ta2O5膜63、Al2O3膜64、およびTa膜65を加工する手順について付け加えておく。
【0085】
本実施例においては、Al2O3膜62、Ta2O5膜63、Al2O3膜64、Ta膜65を一括して加工する工程を例示したが、キャパシタとしての機能を失わない形状に加工されるのであれば、これに限らない。
以上の工程により、本実施例の半導体集積回路装置ができる。
【0086】
実施例4によれば、Al配線とTa2O5誘電体膜の間にTaからなる反応防止層と、Ta2O5誘電体膜とTa膜の間にAl2O3からなる酸素拡散防止層を挿入することにより、Al配線の酸化を抑制し、またTa2O5中の酸素がTa中へ拡散することを抑制できるため、キャパシタのリーク電流密度を低減することができる。
なお、ここでのAl配線をタングステン配線に置き換えても同様の効果が得られる。
なお、本発明によれば、上述の実施例に限らず、本願明細書の課題を解決する手段の欄にあげた各種手段がそれぞれ適用可能であることはいうまでもない。
【0087】
<実施例5>
実施例5は、RFアナログデバイスとCMOSロジックデバイスをワンチップ内に集積した半導体集積回路の1例であり、そのロジック部、アナログ部、メモリ部の断面構造図である。この実施例5においては、図11の112、113、114が実施例1のMIMキャパシタに対応したものとなっている。ここでは、CMOS構造を前提として説明するが、バイポーラトランジスタとCMOSとを混在したいわゆるBiCMOS構造などにも本発明を適用できることはもちろんである。図11では、一つのP型シリコン基板P−SUB上にロジック部、アナログ部、メモリ部が形成されている。一つのP型シリコン基板P−SUB内部には、Nウェル領域102、103、104が島状に形成され、さらにそれぞれのNウェル領域の中に、Nウェル領域105、106、107およびPウェル領域108、109、110が図のように形成されている。またNウェル領域105、106、107にはPMOSトランジスタ、Pウェル領域108、109、110にはNMOSトランジスタが形成され、トランジスタの隣接部にはNウェル、Pウェル領域への給電部が示されている。さらに、アナログ部には多結晶シリコン配線層115で形成した抵抗成分が示されており、その他にはゲート酸化膜128、シリサイド層126、サイドスペーサ127、シリコン窒化膜125等が図に示されている。
【0088】
図11において、ロジック部のようにトランジスタをシリサイド化すると、拡散層領域におけるリーク電流が増加することがある。したがって、シリサイド化したトランジスタをメモリセルに利用すると、メモリセルのデータ保持特性を悪化させる場合がある。このような場合は、図11のようにPウェル領域110に形成したNMOSトランジスタをシリサイド化せずにメモリセルを形成してもよい。また特に図示していないが、多結晶シリコン配線層115は、シリサイド化をしないと抵抗値が大きくなるので、多結晶シリコン配線115上にタングステンW等を積層した、いわゆるポリメタル構造としてもよい。さらに多結晶シリコン配線層115上だけを選択的にシリサイド化して、拡散層領域をシリサイド化しないトランジスタ構造としてもよい。もちろん、リーク電流が保持特性に悪影響を及ぼさない程度であれば、ロジック部のトランジスタと同様にシリサイドしてもよい。その場合、シリサイド化させないための追加マスクが不要となり、より低コスト化できる。
【0089】
また、図11におけるウェル構造は、いわゆる3重ウェル構造であり、ロジック部、アナログ部、メモリ部をそれぞれNウェル領域102、103、104で分離している。これにより、ロジック部、アナログ部、メモリ部のそれぞれの領域は電気的に分離できるので互いの干渉を避けることができて安定に動作することが可能となる。また、それぞれの動作電圧に適したNウェル、Pウェルの電位を設定できる。もちろん、このように3重ウェル構造が必要ない場合には、Nウェル領域102、103、104のないより単純な構成にしてもよいし、メモリ部のみ、あるいはメモリ部とアナログ部のみをNウェル領域103、104で分離する、あるいは2つの領域を同じNウェル領域で囲むなど必要に応じて種々の変形が可能である。
【0090】
図11において、基板の上に示した破線は、Cu配線層(120〜124)とそのコンタクト層(116〜119)の位置を示している。MIMキャパシタ112、113、114は、それぞれロジック部、アナログ部、メモリ部で利用されている。例えば、ロジック部では電源に接続される配線にキャパシタを設けることにより、電源の静電容量を増加させて電源を安定化することに利用できる。これをアナログ部やメモリ部にも使うことももちろん可能である。さらにアナログ部のキャパシタ素子や後述するようにメモリ部におけるメモリセルに応用することができる。
【0091】
従来の1T1C型メモリセルにおいては、下部電極としては耐熱性等に優れた多結晶シリコンが主に用いられ、上部電極としてはTiNなどの耐酸化性を有する金属を用いてメモリキャパシタを形成していた。したがって、ロジックで用いられるCu配線層を、キャパシタの電極に用いることは困難であった。本実施例のMIMキャパシタは、下部電極として例えば第3層のCu配線層122を利用する。
【0092】
Cu配線層を形成した後、反応防止層としてTa膜を形成する。続いて、酸素拡散防止層としてAl2O3膜を形成する。続いて、Ta2O5誘電体膜を形成する。続いて、酸素拡散防止層としてAl2O3膜を形成する。続いて、反応防止層としてTa膜を形成し、さらに上部電極を形成する。このとき上部電極は第4層のCu配線層123とCu配線層122との間のビアホール118の層に形成される。このように、キャパシタの下部電極にCu配線層を利用すれば、ロジック部、アナログ部、メモリ部におけるキャパシタの片方の電極形成において、特別なプロセスが不要となる。またメモリ部においては、従来の立体構造を有する1T1C型メモリセルとは異なり、キャパシタが平面構造であるためロジックのCu配線層を容易に利用でき、さらに平面構造であることから加工が容易であり、歩留まり良くキャパシタを形成できる。
【0093】
本実施例5では、単純な平面構造のキャパシタであるといったことから、加工が容易であるためプロセスコストが低減できる。さらに、Cu配線層をMIMキャパシタの電極に利用することで、メモリ部、ロジック部、アナログ部のキャパシタを同様の構造、および同様の材料で形成、コスト低減、信頼性や歩留まりの向上が実現できる。
【0094】
以上、本発明者によってなされた発明をその実施例に基づき具体的に説明したが、本発明は前記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【0095】
【発明の効果】
本発明によれば、誘電率の高いTa2O5を用いたMIMキャパシタをCu電極上に形成できる。そのため、容量密度の高いMIMキャパシタを用いて高集積LSIを低コストで実現できる。
【図面の簡単な説明】
【図1】本発明の一実施例に係るキャパシタの縦断面図である。
【図2】Cu電極上に反応防止膜としてTa膜を堆積しその上へ直接Ta2O5膜を形成したキャパシタにおいて、リーク電流密度の熱処理による変化を説明する図である。
【図3】酸素拡散防止層としてAl2O3、AlN膜を用いた場合、及び何も挿入しない場合のリーク電流密度の熱処理による変化を説明する図である。
【図4】酸素拡散防止層として、Al2O3を用いた場合とAlN場合の容量密度の周波数依存性の違いを説明する図である。
【図5】本発明の実施例1を説明する工程の縦断面図である。
【図6】本発明の実施例1を説明する工程の縦断面図である。
【図7】本発明の実施例1を説明する工程の縦断面図である。
【図8】本発明の実施例2を説明する工程の縦断面図である。
【図9】本発明の実施例3を説明する工程の縦断面図である。
【図10】本発明の実施例4を説明する工程の縦断面図である。
【図11】本発明の実施例5を説明する工程の縦断面図である。
【図12】本発明の実施例1を説明する工程の平面図である。
【図13】本発明の実施例1を説明する工程の縦断面図である。
【図14】本発明の実施例1を説明する工程の平面図である。
【図15】本発明の実施例1を説明する工程の縦断面図である。
【図16】本発明の実施例1を説明する工程の縦断面図である。
【符号の説明】
1…シリコン基板、2…TaN膜、3…Ta膜、4…Cu膜、5…Ta膜、6,16,18…Al2O3膜、7,17…Ta2O5膜、8…Au電極、9…プラグ、10,13,21…エッチストッパ膜、11,14,20,22…絶縁膜、12a,25a…バリア導電性膜(第1導電性膜)、12b…導電性膜(第2導電性膜)、12,25…埋め込み配線、14a…MIMキャパシタ形成溝、15,19…Ta膜、23…コンタクト孔、24…配線溝、25b…導電性膜(第2導電性膜)、30a…MIMキャパシタ形成溝、39a,42a…バリア導電性膜(第1導電性膜)、39b、42b…導電性膜(第2導電性膜)、54,56…バリア導電性膜、55,67…導電性膜、60b…W膜、60…プラグ、61…MIMキャパシタ形成溝、101…P型シリコン基板、102,103…Nウェル領域、111…素子分離酸化膜、112,113…MIMキャパシタ、115…多結晶シリコン配線層、116,117…ビアホール、120…第1層のCu配線層、121…第2層のCu配線層、122…第3層のCu配線層、123…第4層のCu配線層、124…第5層のCu配線層、125…シリコン窒化膜、126…シリサイド層、127…サイドスペーサ、128…ゲート酸化膜。
Claims (14)
- 半導体基板上に形成された酸化物誘電体キャパシタを有する半導体装置において、
前記半導体基板上に形成された第1の金属電極と、
前記第1の金属電極上に形成されたTa膜と、
前記Ta膜上に形成されたTa2O5膜と、
前記Ta2O5膜上に形成された第2の金属電極とを備え、
前記Ta膜と前記Ta2O5膜との間に、前記Ta2O5膜中の酸素が前記Ta膜へ拡散するのを抑制する層を介在させることを特徴とする半導体装置。 - 前記第1の金属電極はCuからなり、前記Ta2O5膜中の酸素が前記Ta膜へ拡散するのを抑制する層がAl2O3膜からなることを特徴とする請求項1に記載の半導体装置。
- 前記第1の金属電極はAlからなり、前記Ta2O5膜中の酸素が前記Ta膜へ拡散するのを抑制する層がAl2O3膜からなることを特徴とする請求項1に記載の半導体装置。
- 前記第1の金属電極はWからなり、前記Ta2O5膜中の酸素が前記Ta膜へ拡散するのを抑制する層がAl2O3膜からなることを特徴とする請求項1に記載の半導体装置。
- 前記Ta2O5膜中の酸素が前記Ta膜へ拡散するのを抑制する層は、AlN膜、SiO2膜、TiN膜、Ti02膜、または酸化ハフニウムの何れかからなることを特徴とする請求項1に記載の半導体装置。
- 半導体基板上に形成された酸化物誘電体キャパシタを有する半導体装置において、
前記半導体基板上に形成されたAl電極と、
前記Al電極上に形成されたTa2O5膜と、
前記Ta2O5膜上に形成された金属電極とを備え、
前記Al電極と前記Ta2O5膜との間に、Al2O3膜を介在させることを特徴とする半導体装置。 - 前記Ta2O5膜は、非晶質な膜であることを特徴とする請求項1または6に記載の半導体装置。
- 前記Cu電極は、絶縁膜中に埋め込まれたダマシン配線構造であることを特徴とする請求項2に記載の半導体装置。
- 前記Ta2O5膜上に、Al2O3膜が形成されていることを特徴とする請求項1または6に記載の半導体装置。
- 半導体基板上に形成された酸化物誘電体キャパシタを有する半導体装置の製造方法において、
前記半導体基板上に第1の金属電極を形成する工程と、
前記第1の金属電極上にTa膜を形成する工程と、
前記Ta膜上にTa2O5膜形成する工程と、
前記Ta2O5膜上に第2の金属電極を形成する工程とを備え、
前記Ta膜と前記Ta2O5膜との間に、前記Ta2O5膜中の酸素が前記Ta膜へ拡散するのを抑制する層を形成する工程を有することを特徴とする半導体装置の製造方法。 - 前記Ta2O5膜中の酸素が前記Ta膜へ拡散するのを抑制する層は、Al2O3膜であることを特徴とする請求項10に記載の半導体装置の製造方法。
- 前記Ta2O5膜は、Taターゲットを用いて酸素雰囲気中でスパッタリングにより形成され、その後不活性雰囲気中または微量酸素雰囲気中で前記Ta2O5膜を熱処理する工程を有することを特徴とする請求項10に記載の半導体装置の製造方法。
- 前記Ta2O5膜は、スパッタリング法により、酸素雰囲気で300℃以下の温度で形成することを特徴とする請求項10に記載の半導体装置の製造方法。
- 前記Al2O3膜は、スパッタリングにより、酸素雰囲気で300℃以下の温度で形成することを特徴とする請求項11に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002294940A JP2004134451A (ja) | 2002-10-08 | 2002-10-08 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002294940A JP2004134451A (ja) | 2002-10-08 | 2002-10-08 | 半導体装置及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004134451A true JP2004134451A (ja) | 2004-04-30 |
Family
ID=32285339
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002294940A Pending JP2004134451A (ja) | 2002-10-08 | 2002-10-08 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004134451A (ja) |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007150207A (ja) * | 2005-11-30 | 2007-06-14 | Tdk Corp | 誘電体素子とその製造方法 |
JP2007305654A (ja) * | 2006-05-09 | 2007-11-22 | Nec Corp | 半導体装置及びその製造方法 |
JP2008021761A (ja) * | 2006-07-12 | 2008-01-31 | Sumitomo Metal Mining Co Ltd | バルブ金属複合電極箔およびその製造方法 |
JP2008047811A (ja) * | 2006-08-21 | 2008-02-28 | Nec Electronics Corp | 半導体装置 |
WO2009090893A1 (ja) * | 2008-01-18 | 2009-07-23 | Nec Corporation | 容量素子及びこれを備えた半導体装置並びに容量素子の製造方法 |
US7582901B2 (en) | 2004-03-26 | 2009-09-01 | Hitachi, Ltd. | Semiconductor device comprising metal insulator metal (MIM) capacitor |
JP2010010211A (ja) * | 2008-06-24 | 2010-01-14 | Fujitsu Microelectronics Ltd | 半導体装置の製造方法、及び半導体装置 |
JP2010067661A (ja) * | 2008-09-09 | 2010-03-25 | Nec Electronics Corp | 半導体装置 |
JP2013030780A (ja) * | 2004-03-30 | 2013-02-07 | Samsung Electronics Co Ltd | 低ノイズ及び高性能のlsi素子、レイアウト及びその製造方法 |
US10085343B2 (en) | 2016-11-04 | 2018-09-25 | Tdk Corporation | Thin-film capacitor and electronic component embedded substrate |
-
2002
- 2002-10-08 JP JP2002294940A patent/JP2004134451A/ja active Pending
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7582901B2 (en) | 2004-03-26 | 2009-09-01 | Hitachi, Ltd. | Semiconductor device comprising metal insulator metal (MIM) capacitor |
JP2013030780A (ja) * | 2004-03-30 | 2013-02-07 | Samsung Electronics Co Ltd | 低ノイズ及び高性能のlsi素子、レイアウト及びその製造方法 |
JP2007150207A (ja) * | 2005-11-30 | 2007-06-14 | Tdk Corp | 誘電体素子とその製造方法 |
JP4670612B2 (ja) * | 2005-11-30 | 2011-04-13 | Tdk株式会社 | 誘電体素子とその製造方法 |
JP2007305654A (ja) * | 2006-05-09 | 2007-11-22 | Nec Corp | 半導体装置及びその製造方法 |
US8803285B2 (en) | 2006-05-09 | 2014-08-12 | Renesas Electronics Corporation | Semiconductor device capable of reducing interelectrode leak current and manufacturing method thereof |
JP4665854B2 (ja) * | 2006-07-12 | 2011-04-06 | 住友金属鉱山株式会社 | バルブ金属複合電極箔およびその製造方法 |
JP2008021761A (ja) * | 2006-07-12 | 2008-01-31 | Sumitomo Metal Mining Co Ltd | バルブ金属複合電極箔およびその製造方法 |
JP2008047811A (ja) * | 2006-08-21 | 2008-02-28 | Nec Electronics Corp | 半導体装置 |
JPWO2009090893A1 (ja) * | 2008-01-18 | 2011-05-26 | 日本電気株式会社 | 容量素子及びこれを備えた半導体装置並びに容量素子の製造方法 |
WO2009090893A1 (ja) * | 2008-01-18 | 2009-07-23 | Nec Corporation | 容量素子及びこれを備えた半導体装置並びに容量素子の製造方法 |
JP2010010211A (ja) * | 2008-06-24 | 2010-01-14 | Fujitsu Microelectronics Ltd | 半導体装置の製造方法、及び半導体装置 |
JP2010067661A (ja) * | 2008-09-09 | 2010-03-25 | Nec Electronics Corp | 半導体装置 |
US10085343B2 (en) | 2016-11-04 | 2018-09-25 | Tdk Corporation | Thin-film capacitor and electronic component embedded substrate |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10886214B2 (en) | Semiconductor device and method for manufacturing same | |
JP5794231B2 (ja) | 半導体装置、および半導体装置の製造方法 | |
JP2022140451A (ja) | 半導体デバイスの空隙スペーサを形成する方法および半導体デバイス | |
US7960226B2 (en) | Method of forming on-chip decoupling capacitor with bottom electrode layer having surface roughness | |
US6320244B1 (en) | Integrated circuit device having dual damascene capacitor | |
JP5360209B2 (ja) | 半導体装置及びその製造方法 | |
US8227893B2 (en) | Semiconductor device with capacitor element | |
US11164778B2 (en) | Barrier-free vertical interconnect structure | |
TWI608627B (zh) | 完全空乏型絕緣體覆矽(fdsoi)電容器 | |
US9985089B2 (en) | Vertical MIM capacitor | |
TW201013840A (en) | Structure and process for conductive contact integration | |
US20210376164A1 (en) | Semiconducting metal oxide transistors having a patterned gate and methods for forming the same | |
JP2004247559A (ja) | 半導体装置及びその製造方法 | |
JP2003234410A (ja) | キャパシタ及びその製造方法並びに半導体装置 | |
US9299643B2 (en) | Ruthenium interconnect with high aspect ratio and method of fabrication thereof | |
JPWO2009093633A1 (ja) | 容量素子を有する半導体装置 | |
JP2004134451A (ja) | 半導体装置及びその製造方法 | |
US20230361221A1 (en) | Semiconducting metal oxide transistors having a patterned gate and methods for forming the same | |
US11688684B2 (en) | Semiconductor structure and method for fabricating the same | |
JP4343486B2 (ja) | 半導体記憶装置の製造方法 | |
US11081543B2 (en) | Multi-spheroid BEOL capacitor | |
US11177163B2 (en) | Top via structure with enlarged contact area with upper metallization level | |
TW202306176A (zh) | 電晶體結構 | |
JP2011254049A (ja) | 半導体装置の製造方法 | |
JP2001135800A (ja) | キャパシタ及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050314 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080327 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080819 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20081216 |