JP2004247559A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2004247559A JP2004247559A JP2003036459A JP2003036459A JP2004247559A JP 2004247559 A JP2004247559 A JP 2004247559A JP 2003036459 A JP2003036459 A JP 2003036459A JP 2003036459 A JP2003036459 A JP 2003036459A JP 2004247559 A JP2004247559 A JP 2004247559A
- Authority
- JP
- Japan
- Prior art keywords
- lower electrode
- film
- metal layer
- insulating film
- memory cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 77
- 238000000034 method Methods 0.000 title claims abstract description 69
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 66
- 229910052751 metal Inorganic materials 0.000 claims abstract description 190
- 239000002184 metal Substances 0.000 claims abstract description 190
- 239000003990 capacitor Substances 0.000 claims abstract description 116
- 238000004544 sputter deposition Methods 0.000 claims abstract description 50
- 239000000758 substrate Substances 0.000 claims abstract description 26
- 239000010410 layer Substances 0.000 claims description 124
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 claims description 94
- 229910052707 ruthenium Inorganic materials 0.000 claims description 94
- 239000011229 interlayer Substances 0.000 claims description 52
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical group [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 51
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 claims description 34
- 229910001936 tantalum oxide Inorganic materials 0.000 claims description 34
- 238000005229 chemical vapour deposition Methods 0.000 claims description 28
- 238000010438 heat treatment Methods 0.000 claims description 19
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical group [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 17
- 229910052721 tungsten Inorganic materials 0.000 claims description 17
- 239000010937 tungsten Substances 0.000 claims description 17
- 230000000149 penetrating effect Effects 0.000 claims description 12
- 239000012298 atmosphere Substances 0.000 claims description 10
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 claims description 7
- 239000013078 crystal Substances 0.000 claims description 7
- 239000001257 hydrogen Substances 0.000 claims description 5
- 229910052739 hydrogen Inorganic materials 0.000 claims description 5
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 4
- 230000001590 oxidative effect Effects 0.000 claims description 4
- 230000008569 process Effects 0.000 abstract description 8
- 238000009413 insulation Methods 0.000 abstract 1
- 230000004888 barrier function Effects 0.000 description 57
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 24
- 229920005591 polysilicon Polymers 0.000 description 24
- 238000009792 diffusion process Methods 0.000 description 19
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 17
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 17
- 239000001301 oxygen Substances 0.000 description 17
- 229910052760 oxygen Inorganic materials 0.000 description 17
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 17
- 230000000694 effects Effects 0.000 description 15
- 230000000875 corresponding effect Effects 0.000 description 10
- 230000015572 biosynthetic process Effects 0.000 description 8
- 238000000206 photolithography Methods 0.000 description 7
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 6
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 6
- 239000010936 titanium Substances 0.000 description 6
- 229910052719 titanium Inorganic materials 0.000 description 6
- 238000001312 dry etching Methods 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 230000008901 benefit Effects 0.000 description 4
- 238000011156 evaluation Methods 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 229910021341 titanium silicide Inorganic materials 0.000 description 4
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 3
- 238000010790 dilution Methods 0.000 description 3
- 239000012895 dilution Substances 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 238000010030 laminating Methods 0.000 description 3
- 229910052757 nitrogen Inorganic materials 0.000 description 3
- 239000002245 particle Substances 0.000 description 3
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 2
- 229910052454 barium strontium titanate Inorganic materials 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 229910000449 hafnium oxide Inorganic materials 0.000 description 2
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 description 2
- 238000002407 reforming Methods 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- VEALVRVVWBQVSL-UHFFFAOYSA-N strontium titanate Chemical compound [Sr+2].[O-][Ti]([O-])=O VEALVRVVWBQVSL-UHFFFAOYSA-N 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- DSJQFJKOTYJXSD-UHFFFAOYSA-N C(C)[Ru]C1C=CC=C1 Chemical compound C(C)[Ru]C1C=CC=C1 DSJQFJKOTYJXSD-UHFFFAOYSA-N 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- 206010021143 Hypoxia Diseases 0.000 description 1
- 229910008482 TiSiN Inorganic materials 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- UQZIWOQVLUASCR-UHFFFAOYSA-N alumane;titanium Chemical compound [AlH3].[Ti] UQZIWOQVLUASCR-UHFFFAOYSA-N 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000000460 chlorine Substances 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- HTXDPTMKBJXEOW-UHFFFAOYSA-N dioxoiridium Chemical compound O=[Ir]=O HTXDPTMKBJXEOW-UHFFFAOYSA-N 0.000 description 1
- 238000002003 electron diffraction Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 description 1
- 229910000457 iridium oxide Inorganic materials 0.000 description 1
- QRXWMOHMRWLFEY-UHFFFAOYSA-N isoniazide Chemical compound NNC(=O)C1=CC=NC=C1 QRXWMOHMRWLFEY-UHFFFAOYSA-N 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 229910001925 ruthenium oxide Inorganic materials 0.000 description 1
- WOCIAKWEIIZHES-UHFFFAOYSA-N ruthenium(iv) oxide Chemical compound O=[Ru]=O WOCIAKWEIIZHES-UHFFFAOYSA-N 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/7687—Thin films associated with contacts of capacitors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
- H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Memories (AREA)
Abstract
【課題】工程数を低減しかつ合わせの余裕を確保しつつ、下部電極の底部のみが厚いＭＩＭ型キャパシタ及びその製造方法を提供する。
【解決手段】半導体基板の一主面上に形成されたメモリセル選択用ＭＩＳＦＥＴと、メモリセル選択用ＭＩＳＦＥＴのソース、ドレインの一方に第一の金属層を介して底部において電気的に接続された下部電極４１及び下部電極４１の上部に容量絶縁膜５１を介して形成された上部電極６１により構成される容量素子を有するメモリセルから成る半導体装置であって、下部電極４１の底部での膜厚を３０ｎｍ以上にする。ＰＣＭ法などの高イオン化率かつ高指向性のスパッタ法を下部電極４１の形成に適用し、キャパシタ底部のみを厚くする。
【選択図】 図１
【解決手段】半導体基板の一主面上に形成されたメモリセル選択用ＭＩＳＦＥＴと、メモリセル選択用ＭＩＳＦＥＴのソース、ドレインの一方に第一の金属層を介して底部において電気的に接続された下部電極４１及び下部電極４１の上部に容量絶縁膜５１を介して形成された上部電極６１により構成される容量素子を有するメモリセルから成る半導体装置であって、下部電極４１の底部での膜厚を３０ｎｍ以上にする。ＰＣＭ法などの高イオン化率かつ高指向性のスパッタ法を下部電極４１の形成に適用し、キャパシタ底部のみを厚くする。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は半導体装置及びその製造方法に関し、特に、ＭＩＭ型キャパシタとその製造方法に関する。
【０００２】
【従来の技術】
ＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）のメモリセルは、選択用トランジスタとキャパシタとから成り、微細加工技術の進展によるメモリセルの微細化に伴って、キャパシタの電荷蓄積量の減少が問題となっている。この問題を解決するため、キャパシタを立体化して電極の面積を増加させるとともに、キャパシタ構造をＭＩＳ（Ｍｅｔａｌ ＩｎｓｕｌａｔｏｒＳｉｌｉｃｏｎ）構造からＭＩＭ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｍｅｔａｌ）構造に移行させる研究が盛んである。
【０００３】
図４４は、ＭＩＭ型キャパシタの代表的従来例を示す縦断面図である。また、図４５は、ＭＩＭ型キャパシタを有するメモリセルの一例を示す縦断面図である。
【０００４】
図４５に示すメモリセルでは、シリコン基板１０の主面を分離絶縁膜２によって区画した活性領域に２つの選択用トランジスタが形成されており、各々の選択用トランジスタはシリコン基板１の主面上にゲート絶縁膜３を介して形成されたゲート電極４、及びソース領域、ドレイン領域となる一対の拡散層領域５、６から成り、各々の選択用トランジスタの拡散層領域５は一体として共有化されている。
【０００５】
選択用トランジスタは、層間絶縁膜２５、２６上に形成されたビット線８と前記一方の拡散層領域５とが層間絶縁膜２５を貫通するポリシリコンプラグ１２と、メタルプラグ７を介して接続されている。ビット線８は層間絶縁膜２１に覆われ、この層間絶縁膜２１上に形成された層間絶縁膜２２に設けられた孔内に下部電極としてルテニウム膜４１と、上部電極としてルテニウム膜６１と、容量絶縁膜として酸化タンタル膜５１を積層してキャパシタが構成されている。
【０００６】
下部電極４１はその底面でバリアメタル膜３２と接続され、バリアメタル膜３２はその下面でコンタクトメタル膜３１を介してポリシリコンプラグ１１と接続され、さらにポリシリコンプラグ１１はその下方のポリシリコンプラグ１２を介してトランジスタの拡散層領域６に接続されている。
【０００７】
このキャパシタの製造工程において、酸化タンタル膜５１のリーク電流を低減して、単位電極面積当たりの電荷蓄積容量を向上するため、酸化タンタル膜５１を酸化処理する工程が必要である。その工程の副作用として下部電極（ルテニウム膜）中を酸素が拡散して、バリアメタル膜３２の下部電極４１との界面部分が酸化される。バリアメタル膜３２に窒化チタン膜を用いた場合、下部電極４１との界面に酸化チタン膜が形成されて導通抵抗が増大する、また同時に伴う体積膨張によりキャパシタに応力が加わってキャパシタのリーク電流が増大する、という問題が生じる。
【０００８】
下部電極中の酸素の拡散を抑制するため下部電極の肉厚を大きくする方法があるが、ＣＶＤ法により下部電極の膜厚を大きくすると、通常は側壁部分と底部に同じ厚さの膜が成長する。そのため、側壁部分の肉厚の増加により電極の内周長が減少し、キャパシタの電荷蓄積量が低下する副作用が生じる（図４６）。
【０００９】
この副作用を防止しながら、下部電極中の酸素の拡散量を低減する方法として、キャパシタの下部電極の底部のみを、下部電極の他の部分とは別の工程で形成する方法が、特許文献１に記載されている。この方法によると、キャパシタ底部のバリアメタル膜の体積膨張に起因したキャパシタ特性の劣化抑制された点で一応の効果を奏している（図４７）。
【００１０】
【特許文献１】
特開２００２−８３９４０号公報
【００１１】
【発明が解決しようとする課題】
しかしながら、図４７に示す従来例では、孔底部分のみをキャパシタ部分とは別工程で形成するため工程数が増大するという問題がある。しかも、図４４の例と比較してホト・リソグラフィー技術を１工程多く要するため、層合わせのプロセス余裕が無くなる欠点がある。
【００１２】
そこで、本発明は、上記従来技術の問題点に鑑みて成されたものであり、その主な目的は、工程数を低減しつつ、また合わせ余裕を確保しつつ、下部電極の底部のみが厚いＭＩＭ型キャパシタ及びその製造方法を提供することにある。
【００１３】
また、本発明の他の目的は、下部電極とバリアメタル膜の界面が酸化せず、低リーク電流かつ導通抵抗が小さいＭＩＭ型キャパシタを提供することにある。
【００１４】
また、本発明のさらに他の目的は、層合わせのプロセス余裕を拡大して、下部電極とバリアメタル膜の界面抵抗を低減したＭＩＭ型キャパシタ及びその製造方法を提供することである。
【００１５】
【課題を解決するための手段】
本発明では、半導体基板の一主面上に形成されたメモリセル選択用ＭＩＳＦＥＴと、前記メモリセル選択用ＭＩＳＦＥＴのソース、ドレインの一方に第一の金属層を介して底部において電気的に接続された下部電極及び前記下部電極の上部に容量絶縁膜を介して形成された上部電極により構成される容量素子を有するメモリセルから成る半導体装置において、前記下部電極の底部での膜厚が３０ｎｍ以上である。
【００１６】
また、本発明では、半導体基板の一主面上に形成されたメモリセル選択用ＭＩＳＦＥＴと、前記メモリセル選択用ＭＩＳＦＥＴのソース、ドレインの一方に電気的に第一の金属層を介して底部において接続された下部電極及び前記下部電極の上部に容量絶縁膜を介して形成された上部電極により構成される容量素子を有するメモリセルから成る半導体装置において、前記下部電極は、層間絶縁膜に設けられた孔の側壁と底面に沿って設けられたコップ形状であり、前記下部電極の底部での膜厚が３０ｎｍ以上である。
【００１７】
また、本発明では、半導体基板の一主面上に形成されたメモリセル選択用ＭＩＳＦＥＴと、前記メモリセル選択用ＭＩＳＦＥＴのソース、ドレインの一方に電気的に第一の金属層を介して底部において接続された下部電極及び前記下部電極の上部に容量絶縁膜を介して形成された上部電極により構成される容量素子を有するメモリセルから成る半導体装置において、前記下部電極は、層間絶縁膜に設けられた孔の側壁と底面に沿って設けられたコップ形状であり、前記下部電極の底部での膜厚が３０ｎｍ以上であり、かつ、前記下部電極の側面部での膜厚が少なくとも３０ｎｍ以下である。
【００１８】
また、本発明では、半導体基板の一主面上に形成されたメモリセル選択用ＭＩＳＦＥＴと、前記メモリセル選択用ＭＩＳＦＥＴのソース、ドレインの一方に電気的に第一の金属層を介して底部において接続された下部電極及び前記下部電極の上部に容量絶縁膜を介して形成された上部電極により構成される容量素子を有するメモリセルから成る半導体装置において、前記下部電極は該中心部分に空洞を有する柱状形状であって、当該空洞と第一の金属層との距離の最小値が３０ｎｍ以上である。
【００１９】
ここで、前記下部電極の厚さは、少なくとも第一の金属層と接する部分において、３０ｎｍ以上であることが好ましい。
【００２０】
前記下部電極は、膜厚方向に貫く粒界の本数が、前記第一の金属層と接する部分において、３本以下であることが好ましい。
【００２１】
前記第一の金属層と接する部分における前記下部電極の結晶は、７０％以上の（００２）配向性を有することが好ましい。
【００２２】
また、本発明では、半導体基板の一主面上に形成されたメモリセル選択用ＭＩＳＦＥＴと、前記メモリセル選択用ＭＩＳＦＥＴのソース、ドレインの一方に第一の金属層及び第二の金属層を介して底部において電気的に接続された下部電極及び前記下部電極の上部に容量絶縁膜を介して形成された上部電極により構成される容量素子を有するメモリセルから成る半導体装置において、前記下部電極が、層間絶縁膜に設けられた孔の側壁と底面に沿って設けられたコップ形状であって、前記第一の金属層と前記第二の金属層は部分的に接しており、前記下部電極がその底面の全面において第二の金属層と接続されており、かつ、前記下部電極の底部での膜厚が３０ｎｍ以上である。
【００２３】
また、本発明では、半導体基板の一主面上に形成されたメモリセル選択用ＭＩＳＦＥＴと、前記メモリセル選択用ＭＩＳＦＥＴのソース、ドレインの一方に第一の金属層及び第二の金属層を介して底部において電気的に接続された下部電極及び前記下部電極の上部に容量絶縁膜を介して形成された上部電極により構成される容量素子を有するメモリセルから成る半導体装置において、前記下部電極が、層間絶縁膜に設けられた孔の側壁と底面に沿って設けられたコップ形状であって、前記第一の金属層と前記第二の金属層は部分的に接しており、前記下部電極がその底面の全面において第二の金属層と接続されており、かつ、前記下部電極の底部での膜厚が３０ｎｍ以上であり、かつ、前記下部電極の側面部での膜厚が少なくとも３０ｎｍ以下である。
【００２４】
また、本発明では、半導体基板の一主面上に形成されたメモリセル選択用ＭＩＳＦＥＴと、前記メモリセル選択用ＭＩＳＦＥＴのソース、ドレインの一方に第一の金属層及び第二の金属層を介して底部において電気的に接続された下部電極及び前記下部電極の上部に容量絶縁膜を介して形成された上部電極により構成される容量素子を有するメモリセルから成る半導体装置において、前記第一の金属層と前記第二の金属層は部分的に接しており、前記下部電極がその底面の全面において第二の金属層と接続されており、かつ、前記下部電極は該中心部分に空洞を有する柱状形状であって、当該空洞と第二の金属層との距離の最小値が３０ｎｍ以上である。
【００２５】
また、本発明では、前記半導体基板の一主面上に形成されたメモリセル選択用ＭＩＳＦＥＴと、前記メモリセル選択用ＭＩＳＦＥＴのソース、ドレインの一方に電気的に第一の金属層を介して底部において接続された下部電極及び前記下部電極の上部に容量絶縁膜を介して形成された上部電極により構成される容量素子を有するメモリセルから成る半導体装置の製造方法において、第一の金属層の上に層間絶縁膜を形成する工程と、前記層間絶縁膜に孔を開孔して孔底部に第一の金属層を露出させる工程と、第一の金属層と接する部分の膜厚が他の部分の膜厚よりも大きい下部電極を形成する工程と、容量絶縁膜を形成する工程と、容量絶縁膜を改質する工程と、上部電極を形成する工程とを有する。
【００２６】
また、本発明では、半導体基板の一主面上に形成されたメモリセル選択用ＭＩＳＦＥＴと、前記メモリセル選択用ＭＩＳＦＥＴのソース、ドレインの一方に電気的に第一の金属層を介して底部において接続された下部電極及び前記下部電極の上部に容量絶縁膜を介して形成された上部電極により構成される容量素子を有するメモリセルから成る半導体装置の製造方法において、第一の金属層の上に層間絶縁膜を形成する工程と、前記層間絶縁膜に孔を開孔して孔底部に第一の金属層を露出させる工程と、第一の金属層と接する部分の膜厚が他の部分の膜厚よりも大きい下部電極を形成する工程と、容量絶縁膜を形成する工程と、容量絶縁膜を改質する工程と、上部電極を形成する工程とを有する。
【００２７】
また、本発明では、半導体基板の一主面上に形成されたメモリセル選択用ＭＩＳＦＥＴと、前記メモリセル選択用ＭＩＳＦＥＴのソース、ドレインの一方に電気的に第一の金属層を介して底部において接続された中心部分に空洞を有する柱状形状の下部電極及び前記下部電極の上部に容量絶縁膜を介して形成された上部電極により構成される容量素子を有するメモリセルから成る半導体装置の製造方法において、第一の金属層の上に層間絶縁膜を形成する工程と、前記層間絶縁膜に孔を開孔して孔底部に第一の金属層を露出させる工程と、（下部電極内の空洞と第一の金属層との距離の最小値）≧３０ｎｍの関係を満たす下部電極を形成する工程と、容量絶縁膜を形成する工程と、
容量絶縁膜を改質する工程と、上部電極を形成する工程とを有する。
【００２８】
また、本発明では、半導体基板の一主面上に形成されたメモリセル選択用ＭＩＳＦＥＴと、前記メモリセル選択用ＭＩＳＦＥＴのソース、ドレインの一方に第一の金属層及び第二の金属層を介して底部において電気的に接続された下部電極及び前記下部電極の上部に容量絶縁膜を介して形成された上部電極により構成される容量素子を有するメモリセルから成り、前記第一の金属層と前記第二の金属層は部分的に接し、かつ、前記第二の金属層は前記下部電極と部分的に接している半導体装置の製造方法において、前記第一の金属層の上に層間絶縁膜を形成する工程と、前記層間絶縁膜の上部に孔を開孔して孔底部に前記第一の金属層を露出させる工程と、孔底部に前記第二の金属層を形成する工程と、前記下部電極を形成する工程と、前記容量絶縁膜を形成する工程と、前記容量絶縁膜を改質する工程と、前記上部電極を形成する工程とを有する。
【００２９】
【作用】
本発明は、ＰＣＭ法などの高イオン化率、かつ高指向性のスパッタ法を下部電極の形成に適用し、下部電極底部のみの膜厚を大きくしたことを特徴とする。ここで、ＰＣＭ（Ｐｏｉｎｔ Ｃｕｓｐ Ｍａｇｎｅｔｒｏｎ）法とは、磁場の制御により生成した高密度のプラズマを用いて、スパッタ粒子のイオン化率と指向性を高めたスパッタ法である。銅配線の銅めっきのシード層（種層）及びバリアメタル膜（タンタル膜、窒化タンタル膜）の成膜用に用いられている。
【００３０】
また、本発明は、下部電極底部の電極膜を膜厚方向に貫通する粒界が３個／ビット以下とすることを特徴とする。
【００３１】
さらに、本発明は、下部電極底部の電極膜の（００２）配向性が７０％以上であることを特徴とする。
【００３２】
本発明によれば、工程数の増大、層合わせでのプロセス余裕縮小の問題なく、下部電極底部のみが厚いＭＩＭ型キャパシタを得られる。また、得られたＭＩＭ型キャパシタは、下部電極とバリアメタル膜の界面が酸化せず、リーク電流と導通抵抗が小さい。
【００３３】
また、本発明は、下部電極の底部に積層してバリアメタル膜と同材料の第二のバリアメタル膜を設けた構造であることを特徴とする。よって、本発明によれば、層合わせのプロセス余裕を拡大して下部電極とバリアメタル膜の導通抵抗を低減することができる。
【００３４】
【発明の実施の形態】
本発明の上記および他の目的、特徴及び利点を明確にすべく、添付した図面を参照しながら、本発明の実施の形態を以下に詳述する。
【００３５】
（第１の実施の形態）
（１）構造
図１は、本発明の一実施の形態であるＭＩＭ型キャパシタを示す縦断面図である。
【００３６】
本実施の形態のキャパシタは、下層の素子を覆う層間絶縁膜２１上に形成され、該層間絶縁膜２１上に形成された層間絶縁膜２２に設けられた孔内に下部電極としてルテニウム膜４１と、上部電極としてルテニウム膜６１と、容量絶縁膜として酸化タンタル膜５１を積層してキャパシタが構成されている。
【００３７】
下部電極４１はその底面でバリアメタル膜３２と接続され、バリアメタル膜３２はその下面でコンタクトメタル膜３１を介してポリシリコンプラグ１１と接続され、さらにポリシリコンプラグ１１はその下方のポリシリコンプラグ（図４５の１２に相当）を介してトランジスタの拡散層領域（図４５の６に相当）と接続されている。
【００３８】
本実施の形態では、下部電極４１の底面部分が側壁部分よりも厚い（図１に矢印で表示）ために酸素の拡散が充分に抑制されるので、リーク電流が増大する、下部電極とバリアメタル膜の導通抵抗が増大するという問題が生じない。
【００３９】
（２）製造方法
図１に示すキャパシタの製造方法について、図２乃至図１１を用いて説明する。
【００４０】
まず、層間絶縁膜２１を貫いてコンタクト孔９１を貫通させる（図２）。コンタクト孔９１をポリシリコン膜で埋め込んだ後、エッチバックしてポリシリコンプラグ１１を形成する（図３）。
【００４１】
ポリシリコンプラグ１１上面のリセス部分にコンタクトメタル膜としてチタンシリサイド膜３１と、バリアメタル膜として窒化チタン膜３２を形成する（図４）。ここでは、チタンシリサイド膜３１を形成するため、孔上で１０ｎｍ厚相当のチタン膜をスパッタ法で成膜した後、７００℃の窒素雰囲気中での熱処理を施してリセス底部にチタンシリサイド膜を形成すると同時に、リセス側壁部のチタン膜を窒化チタン膜に変換する。リセス側壁部のチタン膜を窒化チタン膜に変換する理由は、後の酸化タンタル膜の酸化処理時に、チタン膜が酸化するのを防ぐためである（チタン膜は窒化チタン膜と比較して非常に酸化しやすい）。
【００４２】
続いて、ＣＭＰ（化学的機械的研磨）法により、リセス外のバリアメタル膜を除去する（図５）。次に、層間絶縁膜２２を形成し、該層間絶縁膜２２を貫くシリンダ孔９２を形成し、該シリンダ孔９２の底面部分にバリアメタル膜３２の表面を露出させる（図６）。
【００４３】
次に、下部電極としてルテニウム膜４１をスパッタ法とＣＶＤ（化学的気相成長）法により形成する（図７）。ここでは、まずＰＣＭスパッタ法により孔上で２０ｎｍ厚相当のルテニウム膜を形成する。この際、孔底部には１０ｎｍのルテニウム膜が、孔側壁部には非常に薄い（＜１ｎｍ）ルテニウム膜が形成される。
【００４４】
ＰＣＭ法によるルテニウム膜の形成は、全圧力は１５Ｐａ、アルゴン流量は１１０ｓｃｃｍ、ＲＦパワーは６０ＭＨｚで２０００Ｗ、成膜温度は３００℃で行った。続いて、ＣＶＤ法によりルテニウム膜を形成したが、孔側壁部ではスパッタ法により形成された薄いルテニウム膜がシード層（種層）として機能し、孔上部と孔側壁部と孔底部に均一に２０ｎｍ厚のルテニウム膜が成長した。
【００４５】
ＣＶＤ法によるルテニウム膜の形成は、エチル・シクロ・ペンタジエニル・ルテニウム（Ｒｕ（Ｃ２Ｈ５Ｃ５Ｈ４）２）と酸素を原料ガスとして用い、成膜温度は３２０℃、全圧力は４００Ｐａの条件で行った。スパッタ法とＣＶＤ法の両工程により、孔底部には３０ｎｍ厚、側壁には２０ｎｍ厚のルテニウム膜が形成された。
【００４６】
次に、ホトレジスト膜９９を孔内に形成して（図８）、孔内のルテニウム膜を保護しつつ、孔上部のルテニウム膜をエッチバック除去して（図９）、ホトレジスト膜９９を除去してコップ型の下部電極４１を得る（図１０）。その後、ルテニウム膜４１の配向性を向上するため、水素中（窒素希釈２０％）で熱処理する。
【００４７】
次に、１５ｎｍ厚の酸化タンタル膜５１をＣＶＤ法により形成し、酸化タンタル膜５１を改質するための熱処理を行う（図１１）。この熱処理は４１０℃のオゾン雰囲気中で１０分間行ったが、熱処理をオゾン雰囲気で行うのは、オゾンが酸素、酸化窒素など他の酸化性ガスよりも酸化力が強く、酸化タンタル膜を十分に改質できるためである。
【００４８】
また、熱処理温度は３６０℃以上４６０℃以下の範囲が望ましい。この理由は、３６０℃より低温では酸化タンタル膜が十分に改質されず、一方、４６０℃より高温では下部電極のルテニウム膜が酸化し、いずれの場合もキャパシタのリーク電流が増大するためである。
【００４９】
続いて、上部電極として、スパッタ法とＣＶＤ法によりルテニウム膜６１を形成し、その上に上部電極の抵抗低減のためスパッタ法によりタングステン膜７１を形成する。ルテニウム膜６１とタングステン膜７１をホトリソグラフィー技術とドライエッチング技術により、所望の上部電極形状に加工し、図１の構造のキャパシタを完成した。
【００５０】
上記第１の実施の形態による製造方法において、ホトリソグラフィー技術とドライエッチング技術を必要とする工程数は、コンタクト孔の開孔、下部電極用シリンダ孔の開孔、上部電極の加工の３回であり、従来の技術よりも一回少なく、工程数を削減できている。また、ホトアライメントの回数も少なくなるので、合わせ余裕の確保面積が小さくでき、その結果としてチップ面積を小さくできた。
【００５１】
本第１の実施の形態では、バリアメタル膜として窒化チタン膜を用いているが、代わりに窒化タンタル膜、窒化タングステン膜、窒化タングステンシリサイド（ＷＳｉＮ）膜、窒化タンタルシリサイド（ＴａＳｉＮ）膜、窒化チタンシリサイド（ＴｉＳｉＮ）膜、窒化チタンアルミニウム（ＴｉＡｌＮ）膜などを用いても良い。
【００５２】
また、下部電極、上部電極としてルテニウム膜に代えて白金（Ｐｔ）、イリジウム（Ｉｒ）、酸化ルテニウム膜、酸化イリジウム膜を用いても良い。また、容量絶縁膜として、酸化タンタル膜に代えて酸化アルミニウム膜、チタン酸ストロンチウム（ＳＴＯ）膜、チタン酸バリウムストロンチウム（ＢＳＴ）膜、酸化ハフニウム膜、酸化珪化ハフニウム膜などを用いても良い。
【００５３】
（３）特性評価、解析結果
前項（１）、（２）のキャパシタの特性評価結果、解析結果について詳述する。以下に述べる実験条件は、特記事項以外は上記キャパシタの製造方法に従った。
【００５４】
図１２は、下部電極とバリアメタル膜の導通抵抗を、下部電極底部のルテニウム膜厚の関数として示す。図１６の黒三角印は下部電極のルテニウム膜の形成時にコリメート・スパッタ法を、●（黒丸）印はＰＣＭスパッタ法をそれぞれ用いた結果である。
【００５５】
導通抵抗の評価には、前記キャパシタの製造工程における酸化タンタル膜の改質処理後に酸化タンタル膜５１をエッチバックする工程を追加して上部電極６１と下部電極４１を短絡させた構造の試料を用いた（図１３）。導通抵抗は、上部電極６１とポリシリコンプラグ１１に０．５Ｖ印可した時の値を示す。導通抵抗の規格は、ＤＲＡＭメモリセルのトランジスタのオン抵抗程度以下、すなわち２０ｋΩ・ビット以下とした。コリメート・スパッタ法を用いた場合、下部電極底部のルテニウム膜厚が３０ｎｍ以上で導通抵抗は２０ｋΩ・ビット以下となった。一方、ＰＣＭスパッタ法を用いた場合、実験した全ての膜厚範囲で２０ｋΩ・ビット以下となった。
【００５６】
図１４と図１５は、下部電極底部の断面ＴＥＭ（透過型電子顕微鏡）観察結果を示す。図１４はコリメート・スパッタ法を、図１５はＰＣＭスパッタ法をそれぞれ用いた結果である。下部電極の底面直径を含む断面を観察したものである。断面ＴＥＭ観察には、バリアメタル膜を全面に形成した構造の試料を用いた（図２６）。
【００５７】
コリメート・スパッタ法を用いた場合、下部電極底部のルテニウム膜をその膜厚方向に貫いて７本の粒界が認められる（図１４）。また、ルテニウム膜と窒化チタン（バリアメタル）膜の界面には酸化チタン膜が認められる。酸化チタン膜は電気抵抗が高く、ルテニウム膜と窒化チタン膜との間の導通抵抗が大きい原因であると考えられる。
【００５８】
一方、ＰＣＭスパッタ法を用いた場合、ルテニウム膜を貫いて３本の粒界が認められる（図１５）。また、ルテニウム膜と窒化チタン膜との界面には、酸化チタン膜は認められない。各種スパッタ方式、条件（成膜温度、圧力）について調べた結果、図１７に示すように、導通抵抗は下部電極底部のルテニウム膜厚と粒界密度に依存することを見出した。
【００５９】
図１７において、導通抵抗が２０ｋΩ・ビットを超える条件を△印で、２０ｋΩ・ビット以下の条件を●（黒丸）印及び黒三角印で示す。図中の●（黒丸）印はＰＣＭスパッタ法を用いた場合を、黒三角印及び△印はコリメート・スパッタ法を用いた場合を、それぞれ示す。
【００６０】
図１７に従うと、下部電極底部のルテニウム膜厚が３０ｎｍ以上の場合に、導通抵抗は２０ｋΩ・ビット以下となる。また、下部電極底部のルテニウム膜厚が３０ｎｍ以下でも、粒界密度が３本／ビット以下であれば、導通抵抗は２０ｋΩ・ビット以下となる。
【００６１】
このように、導通抵抗がルテニウム膜厚と粒界密度で整理できることは、一般に金属膜中の酸素の拡散が粒界を介して起こることにより説明できる。すなわち、ルテニウム膜を通した酸素の拡散は、ルテニウム膜が厚く、また粒界の密度が小さいほど抑制される。この場合、酸化チタン膜が形成されず、導通抵抗が低く保たれる。
【００６２】
次に、下部電極底部のルテニウム膜の配向性を電子線回折法により調べた。その結果、導通抵抗はルテニウム膜の配向性と相関することがわかった。ルテニウム膜の主な配向は（００２）と（１００）と（１０１）であるが、膜厚方向に（００２）配向性が大きいほど導通抵抗が小さい。ここで、
（００２）配向性＝Ｉ（００２）／（Ｉ（００２）＋Ｉ（１００）＋Ｉ（１０１））
と定義する。Ｉ（ａｂｃ）は（ａｂｃ）への配向強度である。各種スパッタ方式、条件について調べた結果、図１８に示すように、導通抵抗は下部電極底部のルテニウム膜厚と（００２）配向性により整理できた。図１８において、導通抵抗が２０ｋΩ・ビットを超える条件を△印で、２０ｋΩ・ビット以下の条件を●（黒丸）印及び黒三角印で示す。
【００６３】
図１８に従うと、下部電極底部のルテニウム膜厚が３０ｎｍ以上の場合に、導通抵抗は２０ｋΩ・ビット以下となる。また、下部電極底部のルテニウム膜厚が３０ｎｍ以下でも、（００２）配向性が７０％以上であれば、導通抵抗は２０ｋΩ・ビット以下となる。このように導通抵抗が（００２）配向性に依存することは、配向の境界に生じた粒界を介した酸素の拡散により説明できる。すなわち、金属膜の粒界は結晶配向の境界に生じ易いので、配向性が強いほど粒界の密度は小さくなる。この場合、ルテニウム膜を通した酸素の拡散が抑制されるので、酸化チタン膜が形成されず、導通抵抗が低く保たれる。
【００６４】
次に、キャパシタのＩ−Ｖ特性を調べた。図１６に示す断面構造の２７４ｋビットの並列アレイＴＥＧを用いて、バリアメタル膜の電位を固定して上部電極に電圧を印可し、バリアメタル膜と上部電極の間の電流を測定した。
【００６５】
各種スパッタ方式、条件について調べた結果、リーク電流が小さい条件は図１７の●（黒丸）印と黒三角印の条件と、大きい条件は△印の条件と、それぞれ一致することがわかった。ここでリーク電流の基準は±１Ｖで１ｅ−８Ａ／ｃｍ２とした。図１９はリーク電流が小さい代表条件（図１７の●（黒丸）印と黒三角印）でのキャパシタのＩ−Ｖ特性を示す。
【００６６】
この特性はＰＣＭスパッタ法により下部電極底部に３０ｎｍのルテニウム膜を形成（スパッタ法：１０ｎｍ、ＣＶＤ法：２０ｎｍ）した場合のものであるが、±１Ｖで１ｅ−９Ａ／ｃｍ２と実用的に十分な程度にリーク電流が抑えられている。一方、図２０はリーク電流が大きい代表条件（図１７の△印）でのＩ−Ｖ特性を示す。
【００６７】
この特性はコリメート・スパッタ法により下部電極底部に３０ｎｍのルテニウム膜を形成（スパッタ法：２ｎｍ、ＣＶＤ法：２０ｎｍ）した場合のものであるが、リーク電流が大きい。酸化タンタル膜の改質時にルテニウム膜と窒化チタン膜との界面に酸化チタン膜が形成され、同時に伴われた体積膨張により酸化タンタル膜に応力が加わるため、リーク電流が増加していると考えられる。
【００６８】
このように、図１７の●（黒丸）印と黒三角印の条件、すなわち下部電極底部のルテニウム膜厚が３０ｎｍ以上の場合、あるいは下部電極底部のルテニウム膜厚が３０ｎｍ以下でも粒界密度が３本／ビット以下の場合に、酸化チタン膜が形成される問題が無く、キャパシタのリーク電流が実用面で十分に小さくなる。
【００６９】
ＰＣＭスパッタ法を用いた場合、コリメート・スパッタ法を用いた場合よりも粒界密度が小さいく、また（００２）配向性が大きいが、これはＰＣＭ法でのスパッタ粒子が大きな運動エネルギーを持ち、これが下部電極底部でスパッタ粒子の熱エネルギーに変換され、結晶成長が促進されるためと考えられる。
【００７０】
また、酸化タンタル膜５１を形成する前に下部電極４１を熱処理すること、結晶成長が促進され、粒界密度が小さく、また配向性が大きくなる。この熱処理を水素などの還元性雰囲気で行うと、下部電極（ルテニウム膜）中の微量不純物（酸素、炭素など）を取り除くことにより結晶成長がさらに促進され、粒界密度の低減、また配向性向上の効果が大きくなる。
【００７１】
このように、下部電極の形成に高イオン化率のスパッタを用いること、下部電極を還元性雰囲気で熱処理することなどを適宜組み合わせることで、酸化チタン膜の形成が十分に抑制して、キャパシタのリーク電流と、導通抵抗を十分に小さくすることができる。
【００７２】
（第２の実施の形態）
（１）構造
図２１は、本発明の第２の実施の形態であるＭＩＭ型キャパシタを示す縦断面図である。本第２の実施の形態は、上記第１の実施の形態（図１）のポリシリコンプラグとバリアメタル膜に代えて、メタルプラグ３５を適用した応用例である。
【００７３】
本実施の形態のキャパシタの下部電極４１は、その底面でタングステン膜３７と窒化チタン膜３６から成るメタルプラグ３５と接続され、メタルプラグ３５はその下方でポリシリコンプラグ（図４５の１２に相当）を介してトランジスタの拡散層領域（図４５の６に相当）と接続されている。
【００７４】
下部電極４１の底面部分が厚いために酸素の拡散が充分に抑制されるので、窒化チタン膜よりも耐酸化性が劣るタングステン膜を直に下部電極４１に接続しても、メタルプラグ酸化により導通抵抗が増大する、リーク電流が増大するという問題が生じない。また、本実施の形態ではポリシリコンプラグに代えてメタルプラグ３５を用いることにより、この部分の抵抗を低減できる利点がある。
【００７５】
（２）製造方法
図２１に示すキャパシタの製造方法について、図２２乃至図２４を用いて説明する。
【００７６】
まず、層間絶縁膜２１を貫いてコンタクト孔９１を貫通させる（図２２）。コンタクト孔９１の内部と孔上に均一に２０ｎｍ厚の窒化チタン膜３６と、１００ｎｍ厚のタングステン膜３７をそれぞれＣＶＤ法により形成する。（図２３）。
【００７７】
続いて、ＣＭＰ法によりコンタクト孔外の窒化チタン膜とタングステン膜を除去する（図２４）。その後は、第１の実施の形態に準じて、キャパシタと上部電極を形成して、図２１に示す構造のキャパシタを完成した。
【００７８】
本実施の形態では、上記第１の実施の形態と比較して、ポリシリコン膜の形成及びそのエッチバック工程が削減されている。
【００７９】
（第３の実施の形態）
（１）構造
図２５は、本発明の第３の実施の形態であるＭＩＭ型キャパシタを示す縦断面図である。本第３の実施の形態は、上記第２の実施の形態（図２１）の下部電極と上部電極に、ルテニウム膜に代えて窒化チタン膜を適用した応用例である。
【００８０】
本実施の形態のキャパシタは、下層の素子を覆う層間絶縁膜２１上に形成され、該層間絶縁膜２１上に形成された層間絶縁膜２２に設けられた孔内に下部電極として窒化チタン膜４６と、上部電極として窒化チタン膜６６と、容量絶縁膜として酸化タンタル膜５１を積層してキャパシタが構成されている。
【００８１】
キャパシタの下部電極４６は、その底面でタングステン膜３７と窒化チタン膜３６から成るメタルプラグ３５と接続され、メタルプラグ３５はその下方でコンタクトメタル膜（図示せず）とポリシリコンプラグ（図示せず）を介してトランジスタの拡散層領域（図示せず）と接続されている。
【００８２】
下部電極と上部電極に窒化チタン膜を用いる場合、ルテニウム膜の場合と比較して、単位電極面積当たりの容量が低下する（酸化タンタル膜と電極界面に低容量の酸化チタン膜が形成されるため）、リーク電流が増加するなどの欠点がある。一方で、電極の材料コストを低減できる利点があり、ＤＲＡＭとロジック回路（ＳＲＡＭなど）を混載したＬＳＩ（大規模集積回路）への応用は有効である。
【００８３】
本実施の形態では、下部電極４６の底面部分が厚いことで酸素の拡散が充分に抑制されるので、メタルプラグ酸化により導通抵抗が増大する、リーク電流が増大するという問題が生じない。
【００８４】
（２）製造方法
図２５に示すキャパシタの製造方法について、図２６乃至図２９を用いて説明する。
【００８５】
まず、上記第２の実施の形態の図２２乃至図２４に示す製造方法に準じて、メタルプラグを形成する。
【００８６】
次に、層間絶縁膜２２を形成し、該層間絶縁膜２２を貫くシリンダ孔９２を形成し、該シリンダ孔９２の底面部分にメタルプラグ３５の表面を露出させる（図２６）。
【００８７】
次に、下部電極として窒化チタン膜４６をスパッタ法とＣＶＤ法により形成した（図２７）。ここでは、まずＰＣＭスパッタ法により孔上で２０ｎｍ厚相当の窒化チタン膜を形成する。この際、孔底部には１０ｎｍの窒化チタン膜が形成される。
【００８８】
続いて、ＣＶＤ法により２０ｎｍ厚の窒化チタン膜を形成する。スパッタ法とＣＶＤ法の両工程により、孔底部には３０ｎｍ厚、側壁には２０ｎｍ厚の窒化チタン膜が形成される。
【００８９】
次に、ホトレジスト膜（図８の９９に相当）により孔内の窒化チタン膜を保護しつつ、孔上部の窒化チタン膜をエッチバック除去してコップ型の下部電極４６を得る（図２８）。
【００９０】
次に、１５ｎｍ厚の酸化タンタル膜５１をＣＶＤ法により形成し、酸化タンタル膜５１を改質するために４１０℃オゾン雰囲気中で１０分間の熱処理を行う（図２９）。続いて、上部電極６６として、ＣＶＤ法により窒化チタン膜を形成し、その上に上部電極の抵抗低減のためスパッタ法によりタングステン膜７１を形成する。
【００９１】
窒化チタン膜６６とタングステン膜７１をホトリソグラフィー技術とドライエッチング技術により、所望の上部電極形状に加工し、図２５に示す構造のキャパシタを完成した。
【００９２】
（第４の実施の形態）
（１）構造
図３４は、本発明の第４の実施の形態であるＭＩＭ型キャパシタを示す縦断面図である。本第４の実施の形態は、上記第１の実施の形態（図１）とは異なる構造の下部電極への応用例である。
【００９３】
本実施の形態では、下部電極としてペデスタル（柱状）構造のルテニウム膜４１と、上部電極としてルテニウム膜６１と、容量絶縁膜として酸化タンタル膜５１を積層してキャパシタが構成されている。
【００９４】
下部電極４１はその底面でバリアメタル膜３２と接続され、バリアメタル膜３２はその下面でコンタクトメタル膜３１を介してポリシリコンプラグ１１と接続され、さらにポリシリコンプラグ１１はその下方でポリシリコンプラグ（図４５の１２に相当）を介してトランジスタの拡散層領域（図４５の６に相当）と接続されている。
【００９５】
本実施の形態では下部電極４１が「す」（空洞）９５を有する。この「す」（空洞）はシリンダ孔をＣＶＤ法により埋め込んだ膜を下部電極に用いる場合に必ず形成されるが、この「す」の先端からバリアメタル膜３２に向けて下部電極を貫いて、酸化タンタル膜５１の改質処理時に酸素が拡散する。
【００９６】
したがって、本実施の形態では、リーク電流と導通抵抗の増大について、下部電極の「す」の先端からバリアメタル膜までの距離、下部電極「す」の先端からバリアメタル膜まで貫く粒界の密度、下部電極底部の配向性で整理することができる。上記第１の実施の形態で述べたリーク電流と導通抵抗について、以下の２項目についての読み替えを行うことで本実施の形態に適用することができる。
【００９７】
（下部電極膜厚）→（下部電極「す」の先端からバリアメタル膜までの距離）
（下部電極膜を膜厚方向に貫く粒界密度）→（下部電極「す」の先端からバリアメタル膜まで貫く粒界の密度）
すなわち、「す」９５の先端からバリアメタル膜３２までの距離（図３０のａ）が３０ｎｍ以上、あるいはこの部分の粒界密度が３本以下、あるいは（００２）配向性が７０％以上の場合、キャパシタのリーク電流が増大する、下部電極とバリアメタル膜の導通抵抗が増大するという問題が生じない。
【００９８】
（２）製造方法
図３０に示すキャパシタの製造方法について、図３１乃至図３５を用いて説明する。まず、第１の実施の形態の図２乃至図５に示す製造方法に準じて、ポリシリコンプラグ１１とバリアメタル膜３２を形成する（図５）。
【００９９】
次に、層間絶縁膜２３と層間絶縁膜２２を順次形成し、これらの層間絶縁膜２３と層間絶縁膜２２を貫くシリンダ孔９２を形成し、該シリンダ孔９２の底面部分ではバリアメタル膜３２の表面を露出させる（図３１）。
【０１００】
次に、下部電極としてルテニウム膜４１をスパッタ法とＣＶＤ法により形成する（図３２）。ここでは、まずＰＣＭスパッタ法により孔上で２０ｎｍ厚相当のルテニウム膜を形成した。この際、孔底部には１０ｎｍのルテニウム膜が、孔側壁部には非常に薄い（＜１ｎｍ）ルテニウム膜が形成された。続いて、ＣＶＤ法によりルテニウム膜を形成したが、孔側壁部ではスパッタ法により形成された薄いルテニウム膜がシード層（種層）として機能し、孔上部と孔側壁部と孔底部に均一に７０ｎｍ厚のルテニウム膜が成長した。ルテニウム膜の中心部には「す」９５が形成されたが、この「す」９５の先端からバリアメタル膜３２の上面までの距離は３０ｎｍ以上となった。
【０１０１】
次に、孔上部のルテニウム膜をＣＭＰ法により除去して（図３３）、層間絶縁膜２２をウエットエッチングにより除去して（図３３）、ペデスタル（柱状）型の下部電極を得た（図３４）。その後、ルテニウム膜４１の配向性を向上するため、水素中（窒素希釈２０％）で熱処理する。
【０１０２】
次に、１５ｎｍ厚の酸化タンタル膜５１をＣＶＤ法により形成し、酸化タンタル膜５１を改質するために４１０℃オゾン雰囲気中で１０分間の熱処理を行う（図３５）。続いて、上部電極として、スパッタ法とＣＶＤ法によりルテニウム膜６１を形成し、その上に上部電極の抵抗低減のためスパッタ法によりタングステン膜７１を形成する。ルテニウム膜６１とタングステン膜７１をホトリソグラフィー技術とドライエッチング技術により、所望の上部電極形状に加工し、図３０の構造のキャパシタを完成した。
【０１０３】
（第５の実施の形態）
（１）構造
図４６は、本発明の第５の実施の形態であるＭＩＭ型キャパシタを示す縦断面図である。
【０１０４】
本実施の形態では、層間絶縁膜２２に設けられた孔内にルテニウム膜４１と、上部電極としてルテニウム膜６１と、容量絶縁膜として酸化タンタル膜５１を積層してキャパシタが構成されている。下部電極４１部に積層して第二のバリアメタル膜３３を第一のバリアメタル膜３２に接して設けてある。
【０１０５】
第一のバリアメタル膜３２は、第１の実施の形態と同様、その下面でコンタクトメタル膜３１を介してポリシリコンプラグ１１と接続され、さらにポリシリコンプラグ１１はその下方でポリシリコンプラグ（図４５の１２に相当）を介してトランジスタの拡散層領域（図４５の６に相当）と接続されている。
【０１０６】
導通抵抗は異種金属材料、すなわちルテニウム膜（下部電極）と窒化チタン膜（バリアメタル膜）とが接触する面積に反比例する。本実施の形態では、第１の実施の形態と比較して、ルテニウム膜と窒化チタン膜との接触部の面積が大きく、下部電極とバリアメタル膜の導通抵抗が低減される。
【０１０７】
また、バリアメタル膜とキャパシタの間のホトリソグラフィーの層合わせずれに対し、導通抵抗が影響されくいという利点もある。さらに、下部電極と接するバリアメタル膜はスパッタ法により形成された膜である方が、導通抵抗が小さくなるという利点がある。これは、ＣＶＤ法により形成されたバリアメタル膜（例として窒化チタン膜の場合）は塩素、酸素などの不純物を含有するため、この不純物に起因して酸化物膜が（酸化チタン膜）が形成されやすくなるためである。
【０１０８】
図３６に第１の実施の形態や第２の実施の形態を応用して、図３７及び図３８のようにすれば、さらに下部電極とバリアメタル膜の導通抵抗が低減されて効果的である。
【０１０９】
（２）製造方法
図３８に示すキャパシタの製造方法について、図３９乃至図４３を用いて説明する。
【０１１０】
まず、第１の実施の形態の図２乃至図５に示す製造方法に準じて、ポリシリコンプラグ１１と第一のバリアメタル膜３２を形成する（図５）。
【０１１１】
次に、層間絶縁膜２２を形成し、該層間絶縁膜２２を貫くシリンダ孔９２を形成し、該シリンダ孔９２の底面部分に第一のバリアメタル膜３２の表面を露出させる（図３９）。
【０１１２】
次に、ＰＣＭスパッタ法により孔上で２０ｎｍ厚相当の窒化チタン膜３３を形成する。この際、孔底部には１０ｎｍの窒化チタン膜が、孔側壁部には非常に薄い（＜１ｎｍ、図示せず）窒化チタン膜が形成される（図４０）。その後、下部電極としてルテニウム膜４１をスパッタ法とＣＶＤ法により形成する（図４１）。
【０１１３】
ここでは、まずＰＣＭスパッタ法により孔上で２０ｎｍ厚相当のルテニウム膜を形成した。この際、孔底部には１０ｎｍのルテニウム膜が、孔側壁部には非常に薄い（＜１ｎｍ）ルテニウム膜が形成された。続いて、ＣＶＤ法によりルテニウム膜を形成したが、孔側壁部ではスパッタ法により形成された薄いルテニウム膜がシード層（種層）として機能し、孔上部と孔側壁部と孔底部に均一に２０ｎｍ厚のルテニウム膜が成長した。スパッタ法とＣＶＤ法の両工程により、孔底部には３０ｎｍ厚、側壁には２０ｎｍ厚のルテニウム膜が形成された。
【０１１４】
次に、ホトレジスト膜（図８の９９に相当）により孔内のルテニウム膜を保護しつつ、孔上部のルテニウム膜と窒化チタン膜をエッチバック除去してコップ型の下部電極を得た（図４０）。その後、ルテニウム膜４１の配向性を向上するため、水素中（窒素希釈２０％）で熱処理する。
【０１１５】
次に、１５ｎｍ厚の酸化タンタル膜５１をＣＶＤ法により形成し、酸化タンタル膜５１を改質するために４１０℃オゾン雰囲気中で１０分間の熱処理を行う（図４１）。この際、下部電極の頭頂部にわずかに露出した窒化チタン膜は、酸化されて酸化チタンに変換される。続いて、上部電極として、スパッタ法とＣＶＤ法によりルテニウム膜６１を形成し、その上に上部電極の抵抗低減のためスパッタ法によりタングステン膜７１を形成する。ルテニウム膜６１とタングステン膜７１をホトリソグラフィー技術とドライエッチング技術により、所望の上部電極形状に加工し、図３８に示す構造のキャパシタを完成した。
【０１１６】
本実施の形態では、第二のバリアメタル膜３３として窒化チタン膜を用いているが、これに代えて窒化タンタル膜を用いることもできる。この場合には、窒化チタン膜を用いる場合よりもキャパシタのリーク電流を低減できる。以下にその理由を述べる。
【０１１７】
上記実施例５では酸化タンタル膜５１の改質熱処理（図４１）時に、下部電極の頭頂部に露出した窒化チタン膜が酸化チタン膜に変換され、この酸化チタン膜が容量絶縁膜（酸化タンタル膜５１）と直接接する部分が生じる。この部分では酸化タンタル膜５１から酸化チタンへ酸素の移動が起こりやすく（チタンよりもタンタルは酸化されやすいため）、酸化タンタル膜に生じた酸素の欠損がリーク電流を増大させる。一方、第二のバリアメタル膜３３として窒化タンタル膜を用いた場合には、上記のような酸素の移動が起こりにくいので、リーク電流が増大することが無い。
【０１１８】
また、本実施の形態では、第二のバリアメタル膜（窒化チタン膜）３３と下部電極のルテニウム膜４１を同時にエッチバック除去しているが、第二のバリアメタル膜３３の形成後に第二のバリアメタル膜３３のみをエッチバック除去し、その後、下部電極のルテニウム膜４１を形成し、ルテニウム膜４１のみをエッチバック除去することもできる。この場合工程数は増加するが、下部電極の頭頂部における酸化チタン膜と酸化タンタル膜が直接接する部分を生じなくできるので、リーク電流を低減できる。
【０１１９】
なお、本発明は上記各実施例に限定されず、本発明の技術思想の範囲内において、各実施例は適宜変更され得ることは明らかである。
【０１２０】
【発明の効果】
（１）本発明によれば、特別に工程数を増加すること無く、また合わせの余裕を確保しつつ、ＭＩＭ型キャパシタの下部電極の底面部分を側壁部分よりも厚く（≧３０ｎｍ）すること、粒界密度を３個／ビット以下とすること、配向性を７０％以上とすることができる効果がある。
【０１２１】
（２）本発明によれば、上記効果（１）により、ＭＩＭ型キャパシタのリーク電流を低減できる、また下部電極とバリアメタル膜の導通抵抗を低減できるという効果がある。
【０１２２】
（３）本発明によれば、上記効果（２）により、ＭＩＭ型キャパシタの信頼性を向上すること、及びＤＲＡＭの動作速度が向上するという効果がある。
【０１２３】
（４）本発明によれば、上記効果（１）により、メモリセルを微細化できるという効果がある。
【０１２４】
（５）本発明によれば、上記効果（４）により、同一容量の半導体記憶装置のチップサイズを縮小できるという効果がある。
【図面の簡単な説明】
【図１】本発明の第１の実施態様のキャパシタを示す縦断面図である。
【図２】本発明の第１の実施の形態のキャパシタの製造方法を工程毎に示す縦断面図である。
【図３】本発明の第１の実施の形態のキャパシタの製造方法を工程毎に示す縦断面図である。
【図４】本発明の第１の実施の形態のキャパシタの製造方法を工程毎に示す縦断面図である。
【図５】本発明の第１の実施の形態のキャパシタの製造方法を工程毎に示す縦断面図である。
【図６】本発明の第１の実施の形態のキャパシタの製造方法を工程毎に示す縦断面図である。
【図７】本発明の第１の実施の形態のキャパシタの製造方法を工程毎に示す縦断面図である。
【図８】本発明の第１の実施のキャパシタの製造方法を工程毎に示す縦断面図である。
【図９】本発明の第１の実施の形態のキャパシタの製造方法を工程毎に示す縦断面図である。
【図１０】本発明の第１の実施の形態のキャパシタの製造方法を工程毎に示す縦断面図である。
【図１１】本発明の第１の実施の形態のキャパシタの製造方法を工程毎に示す縦断面図である。
【図１２】導通抵抗の下部電極底部ルテニウム膜厚依存性を示す実験結果を示す図である。
【図１３】導通抵抗評価に用いた試料の縦断面図である。
【図１４】下部電極底部の断面ＴＥＭ観察結果を示す図である。
【図１５】下部電極底部の断面ＴＥＭ観察結果を示す図である。
【図１６】下部電極底部の断面ＴＥＭ観察試料の縦断面図である。
【図１７】導通抵抗のルテニウム膜厚、粒界依存性を示す実験結果を示す図である。
【図１８】導通抵抗のルテニウム膜厚、（００２）配向性依存性を示す実験結果を示す図である。
【図１９】キャパシタのＩ−Ｖ特性を示す図である。
【図２０】キャパシタのＩ−Ｖ特性を示す図である。
【図２１】本発明の第２の実施の形態のキャパシタを示す縦断面図である。
【図２２】本発明の第２の実施の形態のキャパシタの製造方法を工程毎に示す縦断面図である。
【図２３】本発明の第２の実施の形態のキャパシタの製造方法を工程毎に示す縦断面図である。
【図２４】本発明の第２の実施の形態のキャパシタの製造方法を工程毎に示す縦断面図である。
【図２５】本発明の第３の実施の形態のキャパシタを示す縦断面図である。
【図２６】本発明の第３の実施の形態のキャパシタの製造方法を工程毎に示す縦断面図である。
【図２７】本発明の第３の実施の形態のキャパシタの製造方法を工程毎に示す縦断面図である。
【図２８】本発明の第３の実施の形態のキャパシタの製造方法を工程毎に示す縦断面図である。
【図２９】本発明の第３の実施の形態のキャパシタの製造方法を工程毎に示す縦断面図である。
【図３０】本発明の第３の実施の形態のキャパシタを示す縦断面図である。
【図３１】本発明の第４の実施の形態のキャパシタの製造方法を工程毎に示す縦断面図である。
【図３２】本発明の第４の実施の形態のキャパシタの製造方法を工程毎に示す縦断面図である。
【図３３】本発明の第４の実施の形態のキャパシタの製造方法を工程毎に示す縦断面図である。
【図３４】本発明の第４の実施の形態のキャパシタの製造方法を工程毎に示す縦断面図である。
【図３５】本発明の第４の実施の形態のキャパシタの製造方法を工程毎に示す縦断面図である。
【図３６】本発明の第５の実施の形態のキャパシタを示す縦断面図である。
【図３７】本発明の第５の実施の形態のキャパシタを示す縦断面図である。
【図３８】本発明の第５の実施の形態のキャパシタを示す縦断面図である。
【図３９】本発明の第５の実施の形態のキャパシタの製造方法を工程毎に示す縦断面図である。
【図４０】本発明の第５の実施の形態のキャパシタの製造方法を工程毎に示す縦断面図である。
【図４１】本発明の第５の実施の形態のキャパシタの製造方法を工程毎に示す縦断面図である。
【図４２】本発明の第５の実施の形態のキャパシタの製造方法を工程毎に示す縦断面図である。
【図４３】本発明の第５の実施の形態のキャパシタの製造方法を工程毎に示す縦断面図である。
【図４４】ＭＩＭ型キャパシタの代表的従来例を示す縦断面図である。
【図４５】ＭＩＭ型キャパシタを有するメモリセルの従来例を示す縦断面図である。
【図４６】ＭＩＭ型キャパシタの従来例を示す縦断面図である。
【図４７】ＭＩＭ型キャパシタの従来例を示す縦断面図である。
【符号の説明】
２ 分離絶縁膜
３ ゲート絶縁膜
４ ゲート電極
５、６ 拡散層領域
８ ビット線
１０ シリコン基板
１１、１２ ポリシリコンプラグ
２１、２２、２３、２４、２５、２６ 層間絶縁膜
３１ コンタクトメタル膜、及びチタンシリサイド膜
３２ （第一の）バリアメタル膜、及び窒化チタン膜
３３ 第二のバリアメタル膜、及び窒化チタン膜
７、３５ メタルプラグ
３６ 窒化チタン膜
３７ タングステン膜
４１、４２ 下部電極、及びルテニウム膜
４６ 下部電極、及び窒化チタン膜
５１ 容量絶縁膜、及び酸化タンタル膜
６１ 上部電極、及びルテニウム膜
６６ 上部電極、及び窒化チタン膜
７１ タングステン膜
９１ コンタクト孔
９２ シリンダ孔
９５ 「す」（空洞）
９９ ホトレジスト膜
【発明の属する技術分野】
本発明は半導体装置及びその製造方法に関し、特に、ＭＩＭ型キャパシタとその製造方法に関する。
【０００２】
【従来の技術】
ＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）のメモリセルは、選択用トランジスタとキャパシタとから成り、微細加工技術の進展によるメモリセルの微細化に伴って、キャパシタの電荷蓄積量の減少が問題となっている。この問題を解決するため、キャパシタを立体化して電極の面積を増加させるとともに、キャパシタ構造をＭＩＳ（Ｍｅｔａｌ ＩｎｓｕｌａｔｏｒＳｉｌｉｃｏｎ）構造からＭＩＭ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｍｅｔａｌ）構造に移行させる研究が盛んである。
【０００３】
図４４は、ＭＩＭ型キャパシタの代表的従来例を示す縦断面図である。また、図４５は、ＭＩＭ型キャパシタを有するメモリセルの一例を示す縦断面図である。
【０００４】
図４５に示すメモリセルでは、シリコン基板１０の主面を分離絶縁膜２によって区画した活性領域に２つの選択用トランジスタが形成されており、各々の選択用トランジスタはシリコン基板１の主面上にゲート絶縁膜３を介して形成されたゲート電極４、及びソース領域、ドレイン領域となる一対の拡散層領域５、６から成り、各々の選択用トランジスタの拡散層領域５は一体として共有化されている。
【０００５】
選択用トランジスタは、層間絶縁膜２５、２６上に形成されたビット線８と前記一方の拡散層領域５とが層間絶縁膜２５を貫通するポリシリコンプラグ１２と、メタルプラグ７を介して接続されている。ビット線８は層間絶縁膜２１に覆われ、この層間絶縁膜２１上に形成された層間絶縁膜２２に設けられた孔内に下部電極としてルテニウム膜４１と、上部電極としてルテニウム膜６１と、容量絶縁膜として酸化タンタル膜５１を積層してキャパシタが構成されている。
【０００６】
下部電極４１はその底面でバリアメタル膜３２と接続され、バリアメタル膜３２はその下面でコンタクトメタル膜３１を介してポリシリコンプラグ１１と接続され、さらにポリシリコンプラグ１１はその下方のポリシリコンプラグ１２を介してトランジスタの拡散層領域６に接続されている。
【０００７】
このキャパシタの製造工程において、酸化タンタル膜５１のリーク電流を低減して、単位電極面積当たりの電荷蓄積容量を向上するため、酸化タンタル膜５１を酸化処理する工程が必要である。その工程の副作用として下部電極（ルテニウム膜）中を酸素が拡散して、バリアメタル膜３２の下部電極４１との界面部分が酸化される。バリアメタル膜３２に窒化チタン膜を用いた場合、下部電極４１との界面に酸化チタン膜が形成されて導通抵抗が増大する、また同時に伴う体積膨張によりキャパシタに応力が加わってキャパシタのリーク電流が増大する、という問題が生じる。
【０００８】
下部電極中の酸素の拡散を抑制するため下部電極の肉厚を大きくする方法があるが、ＣＶＤ法により下部電極の膜厚を大きくすると、通常は側壁部分と底部に同じ厚さの膜が成長する。そのため、側壁部分の肉厚の増加により電極の内周長が減少し、キャパシタの電荷蓄積量が低下する副作用が生じる（図４６）。
【０００９】
この副作用を防止しながら、下部電極中の酸素の拡散量を低減する方法として、キャパシタの下部電極の底部のみを、下部電極の他の部分とは別の工程で形成する方法が、特許文献１に記載されている。この方法によると、キャパシタ底部のバリアメタル膜の体積膨張に起因したキャパシタ特性の劣化抑制された点で一応の効果を奏している（図４７）。
【００１０】
【特許文献１】
特開２００２−８３９４０号公報
【００１１】
【発明が解決しようとする課題】
しかしながら、図４７に示す従来例では、孔底部分のみをキャパシタ部分とは別工程で形成するため工程数が増大するという問題がある。しかも、図４４の例と比較してホト・リソグラフィー技術を１工程多く要するため、層合わせのプロセス余裕が無くなる欠点がある。
【００１２】
そこで、本発明は、上記従来技術の問題点に鑑みて成されたものであり、その主な目的は、工程数を低減しつつ、また合わせ余裕を確保しつつ、下部電極の底部のみが厚いＭＩＭ型キャパシタ及びその製造方法を提供することにある。
【００１３】
また、本発明の他の目的は、下部電極とバリアメタル膜の界面が酸化せず、低リーク電流かつ導通抵抗が小さいＭＩＭ型キャパシタを提供することにある。
【００１４】
また、本発明のさらに他の目的は、層合わせのプロセス余裕を拡大して、下部電極とバリアメタル膜の界面抵抗を低減したＭＩＭ型キャパシタ及びその製造方法を提供することである。
【００１５】
【課題を解決するための手段】
本発明では、半導体基板の一主面上に形成されたメモリセル選択用ＭＩＳＦＥＴと、前記メモリセル選択用ＭＩＳＦＥＴのソース、ドレインの一方に第一の金属層を介して底部において電気的に接続された下部電極及び前記下部電極の上部に容量絶縁膜を介して形成された上部電極により構成される容量素子を有するメモリセルから成る半導体装置において、前記下部電極の底部での膜厚が３０ｎｍ以上である。
【００１６】
また、本発明では、半導体基板の一主面上に形成されたメモリセル選択用ＭＩＳＦＥＴと、前記メモリセル選択用ＭＩＳＦＥＴのソース、ドレインの一方に電気的に第一の金属層を介して底部において接続された下部電極及び前記下部電極の上部に容量絶縁膜を介して形成された上部電極により構成される容量素子を有するメモリセルから成る半導体装置において、前記下部電極は、層間絶縁膜に設けられた孔の側壁と底面に沿って設けられたコップ形状であり、前記下部電極の底部での膜厚が３０ｎｍ以上である。
【００１７】
また、本発明では、半導体基板の一主面上に形成されたメモリセル選択用ＭＩＳＦＥＴと、前記メモリセル選択用ＭＩＳＦＥＴのソース、ドレインの一方に電気的に第一の金属層を介して底部において接続された下部電極及び前記下部電極の上部に容量絶縁膜を介して形成された上部電極により構成される容量素子を有するメモリセルから成る半導体装置において、前記下部電極は、層間絶縁膜に設けられた孔の側壁と底面に沿って設けられたコップ形状であり、前記下部電極の底部での膜厚が３０ｎｍ以上であり、かつ、前記下部電極の側面部での膜厚が少なくとも３０ｎｍ以下である。
【００１８】
また、本発明では、半導体基板の一主面上に形成されたメモリセル選択用ＭＩＳＦＥＴと、前記メモリセル選択用ＭＩＳＦＥＴのソース、ドレインの一方に電気的に第一の金属層を介して底部において接続された下部電極及び前記下部電極の上部に容量絶縁膜を介して形成された上部電極により構成される容量素子を有するメモリセルから成る半導体装置において、前記下部電極は該中心部分に空洞を有する柱状形状であって、当該空洞と第一の金属層との距離の最小値が３０ｎｍ以上である。
【００１９】
ここで、前記下部電極の厚さは、少なくとも第一の金属層と接する部分において、３０ｎｍ以上であることが好ましい。
【００２０】
前記下部電極は、膜厚方向に貫く粒界の本数が、前記第一の金属層と接する部分において、３本以下であることが好ましい。
【００２１】
前記第一の金属層と接する部分における前記下部電極の結晶は、７０％以上の（００２）配向性を有することが好ましい。
【００２２】
また、本発明では、半導体基板の一主面上に形成されたメモリセル選択用ＭＩＳＦＥＴと、前記メモリセル選択用ＭＩＳＦＥＴのソース、ドレインの一方に第一の金属層及び第二の金属層を介して底部において電気的に接続された下部電極及び前記下部電極の上部に容量絶縁膜を介して形成された上部電極により構成される容量素子を有するメモリセルから成る半導体装置において、前記下部電極が、層間絶縁膜に設けられた孔の側壁と底面に沿って設けられたコップ形状であって、前記第一の金属層と前記第二の金属層は部分的に接しており、前記下部電極がその底面の全面において第二の金属層と接続されており、かつ、前記下部電極の底部での膜厚が３０ｎｍ以上である。
【００２３】
また、本発明では、半導体基板の一主面上に形成されたメモリセル選択用ＭＩＳＦＥＴと、前記メモリセル選択用ＭＩＳＦＥＴのソース、ドレインの一方に第一の金属層及び第二の金属層を介して底部において電気的に接続された下部電極及び前記下部電極の上部に容量絶縁膜を介して形成された上部電極により構成される容量素子を有するメモリセルから成る半導体装置において、前記下部電極が、層間絶縁膜に設けられた孔の側壁と底面に沿って設けられたコップ形状であって、前記第一の金属層と前記第二の金属層は部分的に接しており、前記下部電極がその底面の全面において第二の金属層と接続されており、かつ、前記下部電極の底部での膜厚が３０ｎｍ以上であり、かつ、前記下部電極の側面部での膜厚が少なくとも３０ｎｍ以下である。
【００２４】
また、本発明では、半導体基板の一主面上に形成されたメモリセル選択用ＭＩＳＦＥＴと、前記メモリセル選択用ＭＩＳＦＥＴのソース、ドレインの一方に第一の金属層及び第二の金属層を介して底部において電気的に接続された下部電極及び前記下部電極の上部に容量絶縁膜を介して形成された上部電極により構成される容量素子を有するメモリセルから成る半導体装置において、前記第一の金属層と前記第二の金属層は部分的に接しており、前記下部電極がその底面の全面において第二の金属層と接続されており、かつ、前記下部電極は該中心部分に空洞を有する柱状形状であって、当該空洞と第二の金属層との距離の最小値が３０ｎｍ以上である。
【００２５】
また、本発明では、前記半導体基板の一主面上に形成されたメモリセル選択用ＭＩＳＦＥＴと、前記メモリセル選択用ＭＩＳＦＥＴのソース、ドレインの一方に電気的に第一の金属層を介して底部において接続された下部電極及び前記下部電極の上部に容量絶縁膜を介して形成された上部電極により構成される容量素子を有するメモリセルから成る半導体装置の製造方法において、第一の金属層の上に層間絶縁膜を形成する工程と、前記層間絶縁膜に孔を開孔して孔底部に第一の金属層を露出させる工程と、第一の金属層と接する部分の膜厚が他の部分の膜厚よりも大きい下部電極を形成する工程と、容量絶縁膜を形成する工程と、容量絶縁膜を改質する工程と、上部電極を形成する工程とを有する。
【００２６】
また、本発明では、半導体基板の一主面上に形成されたメモリセル選択用ＭＩＳＦＥＴと、前記メモリセル選択用ＭＩＳＦＥＴのソース、ドレインの一方に電気的に第一の金属層を介して底部において接続された下部電極及び前記下部電極の上部に容量絶縁膜を介して形成された上部電極により構成される容量素子を有するメモリセルから成る半導体装置の製造方法において、第一の金属層の上に層間絶縁膜を形成する工程と、前記層間絶縁膜に孔を開孔して孔底部に第一の金属層を露出させる工程と、第一の金属層と接する部分の膜厚が他の部分の膜厚よりも大きい下部電極を形成する工程と、容量絶縁膜を形成する工程と、容量絶縁膜を改質する工程と、上部電極を形成する工程とを有する。
【００２７】
また、本発明では、半導体基板の一主面上に形成されたメモリセル選択用ＭＩＳＦＥＴと、前記メモリセル選択用ＭＩＳＦＥＴのソース、ドレインの一方に電気的に第一の金属層を介して底部において接続された中心部分に空洞を有する柱状形状の下部電極及び前記下部電極の上部に容量絶縁膜を介して形成された上部電極により構成される容量素子を有するメモリセルから成る半導体装置の製造方法において、第一の金属層の上に層間絶縁膜を形成する工程と、前記層間絶縁膜に孔を開孔して孔底部に第一の金属層を露出させる工程と、（下部電極内の空洞と第一の金属層との距離の最小値）≧３０ｎｍの関係を満たす下部電極を形成する工程と、容量絶縁膜を形成する工程と、
容量絶縁膜を改質する工程と、上部電極を形成する工程とを有する。
【００２８】
また、本発明では、半導体基板の一主面上に形成されたメモリセル選択用ＭＩＳＦＥＴと、前記メモリセル選択用ＭＩＳＦＥＴのソース、ドレインの一方に第一の金属層及び第二の金属層を介して底部において電気的に接続された下部電極及び前記下部電極の上部に容量絶縁膜を介して形成された上部電極により構成される容量素子を有するメモリセルから成り、前記第一の金属層と前記第二の金属層は部分的に接し、かつ、前記第二の金属層は前記下部電極と部分的に接している半導体装置の製造方法において、前記第一の金属層の上に層間絶縁膜を形成する工程と、前記層間絶縁膜の上部に孔を開孔して孔底部に前記第一の金属層を露出させる工程と、孔底部に前記第二の金属層を形成する工程と、前記下部電極を形成する工程と、前記容量絶縁膜を形成する工程と、前記容量絶縁膜を改質する工程と、前記上部電極を形成する工程とを有する。
【００２９】
【作用】
本発明は、ＰＣＭ法などの高イオン化率、かつ高指向性のスパッタ法を下部電極の形成に適用し、下部電極底部のみの膜厚を大きくしたことを特徴とする。ここで、ＰＣＭ（Ｐｏｉｎｔ Ｃｕｓｐ Ｍａｇｎｅｔｒｏｎ）法とは、磁場の制御により生成した高密度のプラズマを用いて、スパッタ粒子のイオン化率と指向性を高めたスパッタ法である。銅配線の銅めっきのシード層（種層）及びバリアメタル膜（タンタル膜、窒化タンタル膜）の成膜用に用いられている。
【００３０】
また、本発明は、下部電極底部の電極膜を膜厚方向に貫通する粒界が３個／ビット以下とすることを特徴とする。
【００３１】
さらに、本発明は、下部電極底部の電極膜の（００２）配向性が７０％以上であることを特徴とする。
【００３２】
本発明によれば、工程数の増大、層合わせでのプロセス余裕縮小の問題なく、下部電極底部のみが厚いＭＩＭ型キャパシタを得られる。また、得られたＭＩＭ型キャパシタは、下部電極とバリアメタル膜の界面が酸化せず、リーク電流と導通抵抗が小さい。
【００３３】
また、本発明は、下部電極の底部に積層してバリアメタル膜と同材料の第二のバリアメタル膜を設けた構造であることを特徴とする。よって、本発明によれば、層合わせのプロセス余裕を拡大して下部電極とバリアメタル膜の導通抵抗を低減することができる。
【００３４】
【発明の実施の形態】
本発明の上記および他の目的、特徴及び利点を明確にすべく、添付した図面を参照しながら、本発明の実施の形態を以下に詳述する。
【００３５】
（第１の実施の形態）
（１）構造
図１は、本発明の一実施の形態であるＭＩＭ型キャパシタを示す縦断面図である。
【００３６】
本実施の形態のキャパシタは、下層の素子を覆う層間絶縁膜２１上に形成され、該層間絶縁膜２１上に形成された層間絶縁膜２２に設けられた孔内に下部電極としてルテニウム膜４１と、上部電極としてルテニウム膜６１と、容量絶縁膜として酸化タンタル膜５１を積層してキャパシタが構成されている。
【００３７】
下部電極４１はその底面でバリアメタル膜３２と接続され、バリアメタル膜３２はその下面でコンタクトメタル膜３１を介してポリシリコンプラグ１１と接続され、さらにポリシリコンプラグ１１はその下方のポリシリコンプラグ（図４５の１２に相当）を介してトランジスタの拡散層領域（図４５の６に相当）と接続されている。
【００３８】
本実施の形態では、下部電極４１の底面部分が側壁部分よりも厚い（図１に矢印で表示）ために酸素の拡散が充分に抑制されるので、リーク電流が増大する、下部電極とバリアメタル膜の導通抵抗が増大するという問題が生じない。
【００３９】
（２）製造方法
図１に示すキャパシタの製造方法について、図２乃至図１１を用いて説明する。
【００４０】
まず、層間絶縁膜２１を貫いてコンタクト孔９１を貫通させる（図２）。コンタクト孔９１をポリシリコン膜で埋め込んだ後、エッチバックしてポリシリコンプラグ１１を形成する（図３）。
【００４１】
ポリシリコンプラグ１１上面のリセス部分にコンタクトメタル膜としてチタンシリサイド膜３１と、バリアメタル膜として窒化チタン膜３２を形成する（図４）。ここでは、チタンシリサイド膜３１を形成するため、孔上で１０ｎｍ厚相当のチタン膜をスパッタ法で成膜した後、７００℃の窒素雰囲気中での熱処理を施してリセス底部にチタンシリサイド膜を形成すると同時に、リセス側壁部のチタン膜を窒化チタン膜に変換する。リセス側壁部のチタン膜を窒化チタン膜に変換する理由は、後の酸化タンタル膜の酸化処理時に、チタン膜が酸化するのを防ぐためである（チタン膜は窒化チタン膜と比較して非常に酸化しやすい）。
【００４２】
続いて、ＣＭＰ（化学的機械的研磨）法により、リセス外のバリアメタル膜を除去する（図５）。次に、層間絶縁膜２２を形成し、該層間絶縁膜２２を貫くシリンダ孔９２を形成し、該シリンダ孔９２の底面部分にバリアメタル膜３２の表面を露出させる（図６）。
【００４３】
次に、下部電極としてルテニウム膜４１をスパッタ法とＣＶＤ（化学的気相成長）法により形成する（図７）。ここでは、まずＰＣＭスパッタ法により孔上で２０ｎｍ厚相当のルテニウム膜を形成する。この際、孔底部には１０ｎｍのルテニウム膜が、孔側壁部には非常に薄い（＜１ｎｍ）ルテニウム膜が形成される。
【００４４】
ＰＣＭ法によるルテニウム膜の形成は、全圧力は１５Ｐａ、アルゴン流量は１１０ｓｃｃｍ、ＲＦパワーは６０ＭＨｚで２０００Ｗ、成膜温度は３００℃で行った。続いて、ＣＶＤ法によりルテニウム膜を形成したが、孔側壁部ではスパッタ法により形成された薄いルテニウム膜がシード層（種層）として機能し、孔上部と孔側壁部と孔底部に均一に２０ｎｍ厚のルテニウム膜が成長した。
【００４５】
ＣＶＤ法によるルテニウム膜の形成は、エチル・シクロ・ペンタジエニル・ルテニウム（Ｒｕ（Ｃ２Ｈ５Ｃ５Ｈ４）２）と酸素を原料ガスとして用い、成膜温度は３２０℃、全圧力は４００Ｐａの条件で行った。スパッタ法とＣＶＤ法の両工程により、孔底部には３０ｎｍ厚、側壁には２０ｎｍ厚のルテニウム膜が形成された。
【００４６】
次に、ホトレジスト膜９９を孔内に形成して（図８）、孔内のルテニウム膜を保護しつつ、孔上部のルテニウム膜をエッチバック除去して（図９）、ホトレジスト膜９９を除去してコップ型の下部電極４１を得る（図１０）。その後、ルテニウム膜４１の配向性を向上するため、水素中（窒素希釈２０％）で熱処理する。
【００４７】
次に、１５ｎｍ厚の酸化タンタル膜５１をＣＶＤ法により形成し、酸化タンタル膜５１を改質するための熱処理を行う（図１１）。この熱処理は４１０℃のオゾン雰囲気中で１０分間行ったが、熱処理をオゾン雰囲気で行うのは、オゾンが酸素、酸化窒素など他の酸化性ガスよりも酸化力が強く、酸化タンタル膜を十分に改質できるためである。
【００４８】
また、熱処理温度は３６０℃以上４６０℃以下の範囲が望ましい。この理由は、３６０℃より低温では酸化タンタル膜が十分に改質されず、一方、４６０℃より高温では下部電極のルテニウム膜が酸化し、いずれの場合もキャパシタのリーク電流が増大するためである。
【００４９】
続いて、上部電極として、スパッタ法とＣＶＤ法によりルテニウム膜６１を形成し、その上に上部電極の抵抗低減のためスパッタ法によりタングステン膜７１を形成する。ルテニウム膜６１とタングステン膜７１をホトリソグラフィー技術とドライエッチング技術により、所望の上部電極形状に加工し、図１の構造のキャパシタを完成した。
【００５０】
上記第１の実施の形態による製造方法において、ホトリソグラフィー技術とドライエッチング技術を必要とする工程数は、コンタクト孔の開孔、下部電極用シリンダ孔の開孔、上部電極の加工の３回であり、従来の技術よりも一回少なく、工程数を削減できている。また、ホトアライメントの回数も少なくなるので、合わせ余裕の確保面積が小さくでき、その結果としてチップ面積を小さくできた。
【００５１】
本第１の実施の形態では、バリアメタル膜として窒化チタン膜を用いているが、代わりに窒化タンタル膜、窒化タングステン膜、窒化タングステンシリサイド（ＷＳｉＮ）膜、窒化タンタルシリサイド（ＴａＳｉＮ）膜、窒化チタンシリサイド（ＴｉＳｉＮ）膜、窒化チタンアルミニウム（ＴｉＡｌＮ）膜などを用いても良い。
【００５２】
また、下部電極、上部電極としてルテニウム膜に代えて白金（Ｐｔ）、イリジウム（Ｉｒ）、酸化ルテニウム膜、酸化イリジウム膜を用いても良い。また、容量絶縁膜として、酸化タンタル膜に代えて酸化アルミニウム膜、チタン酸ストロンチウム（ＳＴＯ）膜、チタン酸バリウムストロンチウム（ＢＳＴ）膜、酸化ハフニウム膜、酸化珪化ハフニウム膜などを用いても良い。
【００５３】
（３）特性評価、解析結果
前項（１）、（２）のキャパシタの特性評価結果、解析結果について詳述する。以下に述べる実験条件は、特記事項以外は上記キャパシタの製造方法に従った。
【００５４】
図１２は、下部電極とバリアメタル膜の導通抵抗を、下部電極底部のルテニウム膜厚の関数として示す。図１６の黒三角印は下部電極のルテニウム膜の形成時にコリメート・スパッタ法を、●（黒丸）印はＰＣＭスパッタ法をそれぞれ用いた結果である。
【００５５】
導通抵抗の評価には、前記キャパシタの製造工程における酸化タンタル膜の改質処理後に酸化タンタル膜５１をエッチバックする工程を追加して上部電極６１と下部電極４１を短絡させた構造の試料を用いた（図１３）。導通抵抗は、上部電極６１とポリシリコンプラグ１１に０．５Ｖ印可した時の値を示す。導通抵抗の規格は、ＤＲＡＭメモリセルのトランジスタのオン抵抗程度以下、すなわち２０ｋΩ・ビット以下とした。コリメート・スパッタ法を用いた場合、下部電極底部のルテニウム膜厚が３０ｎｍ以上で導通抵抗は２０ｋΩ・ビット以下となった。一方、ＰＣＭスパッタ法を用いた場合、実験した全ての膜厚範囲で２０ｋΩ・ビット以下となった。
【００５６】
図１４と図１５は、下部電極底部の断面ＴＥＭ（透過型電子顕微鏡）観察結果を示す。図１４はコリメート・スパッタ法を、図１５はＰＣＭスパッタ法をそれぞれ用いた結果である。下部電極の底面直径を含む断面を観察したものである。断面ＴＥＭ観察には、バリアメタル膜を全面に形成した構造の試料を用いた（図２６）。
【００５７】
コリメート・スパッタ法を用いた場合、下部電極底部のルテニウム膜をその膜厚方向に貫いて７本の粒界が認められる（図１４）。また、ルテニウム膜と窒化チタン（バリアメタル）膜の界面には酸化チタン膜が認められる。酸化チタン膜は電気抵抗が高く、ルテニウム膜と窒化チタン膜との間の導通抵抗が大きい原因であると考えられる。
【００５８】
一方、ＰＣＭスパッタ法を用いた場合、ルテニウム膜を貫いて３本の粒界が認められる（図１５）。また、ルテニウム膜と窒化チタン膜との界面には、酸化チタン膜は認められない。各種スパッタ方式、条件（成膜温度、圧力）について調べた結果、図１７に示すように、導通抵抗は下部電極底部のルテニウム膜厚と粒界密度に依存することを見出した。
【００５９】
図１７において、導通抵抗が２０ｋΩ・ビットを超える条件を△印で、２０ｋΩ・ビット以下の条件を●（黒丸）印及び黒三角印で示す。図中の●（黒丸）印はＰＣＭスパッタ法を用いた場合を、黒三角印及び△印はコリメート・スパッタ法を用いた場合を、それぞれ示す。
【００６０】
図１７に従うと、下部電極底部のルテニウム膜厚が３０ｎｍ以上の場合に、導通抵抗は２０ｋΩ・ビット以下となる。また、下部電極底部のルテニウム膜厚が３０ｎｍ以下でも、粒界密度が３本／ビット以下であれば、導通抵抗は２０ｋΩ・ビット以下となる。
【００６１】
このように、導通抵抗がルテニウム膜厚と粒界密度で整理できることは、一般に金属膜中の酸素の拡散が粒界を介して起こることにより説明できる。すなわち、ルテニウム膜を通した酸素の拡散は、ルテニウム膜が厚く、また粒界の密度が小さいほど抑制される。この場合、酸化チタン膜が形成されず、導通抵抗が低く保たれる。
【００６２】
次に、下部電極底部のルテニウム膜の配向性を電子線回折法により調べた。その結果、導通抵抗はルテニウム膜の配向性と相関することがわかった。ルテニウム膜の主な配向は（００２）と（１００）と（１０１）であるが、膜厚方向に（００２）配向性が大きいほど導通抵抗が小さい。ここで、
（００２）配向性＝Ｉ（００２）／（Ｉ（００２）＋Ｉ（１００）＋Ｉ（１０１））
と定義する。Ｉ（ａｂｃ）は（ａｂｃ）への配向強度である。各種スパッタ方式、条件について調べた結果、図１８に示すように、導通抵抗は下部電極底部のルテニウム膜厚と（００２）配向性により整理できた。図１８において、導通抵抗が２０ｋΩ・ビットを超える条件を△印で、２０ｋΩ・ビット以下の条件を●（黒丸）印及び黒三角印で示す。
【００６３】
図１８に従うと、下部電極底部のルテニウム膜厚が３０ｎｍ以上の場合に、導通抵抗は２０ｋΩ・ビット以下となる。また、下部電極底部のルテニウム膜厚が３０ｎｍ以下でも、（００２）配向性が７０％以上であれば、導通抵抗は２０ｋΩ・ビット以下となる。このように導通抵抗が（００２）配向性に依存することは、配向の境界に生じた粒界を介した酸素の拡散により説明できる。すなわち、金属膜の粒界は結晶配向の境界に生じ易いので、配向性が強いほど粒界の密度は小さくなる。この場合、ルテニウム膜を通した酸素の拡散が抑制されるので、酸化チタン膜が形成されず、導通抵抗が低く保たれる。
【００６４】
次に、キャパシタのＩ−Ｖ特性を調べた。図１６に示す断面構造の２７４ｋビットの並列アレイＴＥＧを用いて、バリアメタル膜の電位を固定して上部電極に電圧を印可し、バリアメタル膜と上部電極の間の電流を測定した。
【００６５】
各種スパッタ方式、条件について調べた結果、リーク電流が小さい条件は図１７の●（黒丸）印と黒三角印の条件と、大きい条件は△印の条件と、それぞれ一致することがわかった。ここでリーク電流の基準は±１Ｖで１ｅ−８Ａ／ｃｍ２とした。図１９はリーク電流が小さい代表条件（図１７の●（黒丸）印と黒三角印）でのキャパシタのＩ−Ｖ特性を示す。
【００６６】
この特性はＰＣＭスパッタ法により下部電極底部に３０ｎｍのルテニウム膜を形成（スパッタ法：１０ｎｍ、ＣＶＤ法：２０ｎｍ）した場合のものであるが、±１Ｖで１ｅ−９Ａ／ｃｍ２と実用的に十分な程度にリーク電流が抑えられている。一方、図２０はリーク電流が大きい代表条件（図１７の△印）でのＩ−Ｖ特性を示す。
【００６７】
この特性はコリメート・スパッタ法により下部電極底部に３０ｎｍのルテニウム膜を形成（スパッタ法：２ｎｍ、ＣＶＤ法：２０ｎｍ）した場合のものであるが、リーク電流が大きい。酸化タンタル膜の改質時にルテニウム膜と窒化チタン膜との界面に酸化チタン膜が形成され、同時に伴われた体積膨張により酸化タンタル膜に応力が加わるため、リーク電流が増加していると考えられる。
【００６８】
このように、図１７の●（黒丸）印と黒三角印の条件、すなわち下部電極底部のルテニウム膜厚が３０ｎｍ以上の場合、あるいは下部電極底部のルテニウム膜厚が３０ｎｍ以下でも粒界密度が３本／ビット以下の場合に、酸化チタン膜が形成される問題が無く、キャパシタのリーク電流が実用面で十分に小さくなる。
【００６９】
ＰＣＭスパッタ法を用いた場合、コリメート・スパッタ法を用いた場合よりも粒界密度が小さいく、また（００２）配向性が大きいが、これはＰＣＭ法でのスパッタ粒子が大きな運動エネルギーを持ち、これが下部電極底部でスパッタ粒子の熱エネルギーに変換され、結晶成長が促進されるためと考えられる。
【００７０】
また、酸化タンタル膜５１を形成する前に下部電極４１を熱処理すること、結晶成長が促進され、粒界密度が小さく、また配向性が大きくなる。この熱処理を水素などの還元性雰囲気で行うと、下部電極（ルテニウム膜）中の微量不純物（酸素、炭素など）を取り除くことにより結晶成長がさらに促進され、粒界密度の低減、また配向性向上の効果が大きくなる。
【００７１】
このように、下部電極の形成に高イオン化率のスパッタを用いること、下部電極を還元性雰囲気で熱処理することなどを適宜組み合わせることで、酸化チタン膜の形成が十分に抑制して、キャパシタのリーク電流と、導通抵抗を十分に小さくすることができる。
【００７２】
（第２の実施の形態）
（１）構造
図２１は、本発明の第２の実施の形態であるＭＩＭ型キャパシタを示す縦断面図である。本第２の実施の形態は、上記第１の実施の形態（図１）のポリシリコンプラグとバリアメタル膜に代えて、メタルプラグ３５を適用した応用例である。
【００７３】
本実施の形態のキャパシタの下部電極４１は、その底面でタングステン膜３７と窒化チタン膜３６から成るメタルプラグ３５と接続され、メタルプラグ３５はその下方でポリシリコンプラグ（図４５の１２に相当）を介してトランジスタの拡散層領域（図４５の６に相当）と接続されている。
【００７４】
下部電極４１の底面部分が厚いために酸素の拡散が充分に抑制されるので、窒化チタン膜よりも耐酸化性が劣るタングステン膜を直に下部電極４１に接続しても、メタルプラグ酸化により導通抵抗が増大する、リーク電流が増大するという問題が生じない。また、本実施の形態ではポリシリコンプラグに代えてメタルプラグ３５を用いることにより、この部分の抵抗を低減できる利点がある。
【００７５】
（２）製造方法
図２１に示すキャパシタの製造方法について、図２２乃至図２４を用いて説明する。
【００７６】
まず、層間絶縁膜２１を貫いてコンタクト孔９１を貫通させる（図２２）。コンタクト孔９１の内部と孔上に均一に２０ｎｍ厚の窒化チタン膜３６と、１００ｎｍ厚のタングステン膜３７をそれぞれＣＶＤ法により形成する。（図２３）。
【００７７】
続いて、ＣＭＰ法によりコンタクト孔外の窒化チタン膜とタングステン膜を除去する（図２４）。その後は、第１の実施の形態に準じて、キャパシタと上部電極を形成して、図２１に示す構造のキャパシタを完成した。
【００７８】
本実施の形態では、上記第１の実施の形態と比較して、ポリシリコン膜の形成及びそのエッチバック工程が削減されている。
【００７９】
（第３の実施の形態）
（１）構造
図２５は、本発明の第３の実施の形態であるＭＩＭ型キャパシタを示す縦断面図である。本第３の実施の形態は、上記第２の実施の形態（図２１）の下部電極と上部電極に、ルテニウム膜に代えて窒化チタン膜を適用した応用例である。
【００８０】
本実施の形態のキャパシタは、下層の素子を覆う層間絶縁膜２１上に形成され、該層間絶縁膜２１上に形成された層間絶縁膜２２に設けられた孔内に下部電極として窒化チタン膜４６と、上部電極として窒化チタン膜６６と、容量絶縁膜として酸化タンタル膜５１を積層してキャパシタが構成されている。
【００８１】
キャパシタの下部電極４６は、その底面でタングステン膜３７と窒化チタン膜３６から成るメタルプラグ３５と接続され、メタルプラグ３５はその下方でコンタクトメタル膜（図示せず）とポリシリコンプラグ（図示せず）を介してトランジスタの拡散層領域（図示せず）と接続されている。
【００８２】
下部電極と上部電極に窒化チタン膜を用いる場合、ルテニウム膜の場合と比較して、単位電極面積当たりの容量が低下する（酸化タンタル膜と電極界面に低容量の酸化チタン膜が形成されるため）、リーク電流が増加するなどの欠点がある。一方で、電極の材料コストを低減できる利点があり、ＤＲＡＭとロジック回路（ＳＲＡＭなど）を混載したＬＳＩ（大規模集積回路）への応用は有効である。
【００８３】
本実施の形態では、下部電極４６の底面部分が厚いことで酸素の拡散が充分に抑制されるので、メタルプラグ酸化により導通抵抗が増大する、リーク電流が増大するという問題が生じない。
【００８４】
（２）製造方法
図２５に示すキャパシタの製造方法について、図２６乃至図２９を用いて説明する。
【００８５】
まず、上記第２の実施の形態の図２２乃至図２４に示す製造方法に準じて、メタルプラグを形成する。
【００８６】
次に、層間絶縁膜２２を形成し、該層間絶縁膜２２を貫くシリンダ孔９２を形成し、該シリンダ孔９２の底面部分にメタルプラグ３５の表面を露出させる（図２６）。
【００８７】
次に、下部電極として窒化チタン膜４６をスパッタ法とＣＶＤ法により形成した（図２７）。ここでは、まずＰＣＭスパッタ法により孔上で２０ｎｍ厚相当の窒化チタン膜を形成する。この際、孔底部には１０ｎｍの窒化チタン膜が形成される。
【００８８】
続いて、ＣＶＤ法により２０ｎｍ厚の窒化チタン膜を形成する。スパッタ法とＣＶＤ法の両工程により、孔底部には３０ｎｍ厚、側壁には２０ｎｍ厚の窒化チタン膜が形成される。
【００８９】
次に、ホトレジスト膜（図８の９９に相当）により孔内の窒化チタン膜を保護しつつ、孔上部の窒化チタン膜をエッチバック除去してコップ型の下部電極４６を得る（図２８）。
【００９０】
次に、１５ｎｍ厚の酸化タンタル膜５１をＣＶＤ法により形成し、酸化タンタル膜５１を改質するために４１０℃オゾン雰囲気中で１０分間の熱処理を行う（図２９）。続いて、上部電極６６として、ＣＶＤ法により窒化チタン膜を形成し、その上に上部電極の抵抗低減のためスパッタ法によりタングステン膜７１を形成する。
【００９１】
窒化チタン膜６６とタングステン膜７１をホトリソグラフィー技術とドライエッチング技術により、所望の上部電極形状に加工し、図２５に示す構造のキャパシタを完成した。
【００９２】
（第４の実施の形態）
（１）構造
図３４は、本発明の第４の実施の形態であるＭＩＭ型キャパシタを示す縦断面図である。本第４の実施の形態は、上記第１の実施の形態（図１）とは異なる構造の下部電極への応用例である。
【００９３】
本実施の形態では、下部電極としてペデスタル（柱状）構造のルテニウム膜４１と、上部電極としてルテニウム膜６１と、容量絶縁膜として酸化タンタル膜５１を積層してキャパシタが構成されている。
【００９４】
下部電極４１はその底面でバリアメタル膜３２と接続され、バリアメタル膜３２はその下面でコンタクトメタル膜３１を介してポリシリコンプラグ１１と接続され、さらにポリシリコンプラグ１１はその下方でポリシリコンプラグ（図４５の１２に相当）を介してトランジスタの拡散層領域（図４５の６に相当）と接続されている。
【００９５】
本実施の形態では下部電極４１が「す」（空洞）９５を有する。この「す」（空洞）はシリンダ孔をＣＶＤ法により埋め込んだ膜を下部電極に用いる場合に必ず形成されるが、この「す」の先端からバリアメタル膜３２に向けて下部電極を貫いて、酸化タンタル膜５１の改質処理時に酸素が拡散する。
【００９６】
したがって、本実施の形態では、リーク電流と導通抵抗の増大について、下部電極の「す」の先端からバリアメタル膜までの距離、下部電極「す」の先端からバリアメタル膜まで貫く粒界の密度、下部電極底部の配向性で整理することができる。上記第１の実施の形態で述べたリーク電流と導通抵抗について、以下の２項目についての読み替えを行うことで本実施の形態に適用することができる。
【００９７】
（下部電極膜厚）→（下部電極「す」の先端からバリアメタル膜までの距離）
（下部電極膜を膜厚方向に貫く粒界密度）→（下部電極「す」の先端からバリアメタル膜まで貫く粒界の密度）
すなわち、「す」９５の先端からバリアメタル膜３２までの距離（図３０のａ）が３０ｎｍ以上、あるいはこの部分の粒界密度が３本以下、あるいは（００２）配向性が７０％以上の場合、キャパシタのリーク電流が増大する、下部電極とバリアメタル膜の導通抵抗が増大するという問題が生じない。
【００９８】
（２）製造方法
図３０に示すキャパシタの製造方法について、図３１乃至図３５を用いて説明する。まず、第１の実施の形態の図２乃至図５に示す製造方法に準じて、ポリシリコンプラグ１１とバリアメタル膜３２を形成する（図５）。
【００９９】
次に、層間絶縁膜２３と層間絶縁膜２２を順次形成し、これらの層間絶縁膜２３と層間絶縁膜２２を貫くシリンダ孔９２を形成し、該シリンダ孔９２の底面部分ではバリアメタル膜３２の表面を露出させる（図３１）。
【０１００】
次に、下部電極としてルテニウム膜４１をスパッタ法とＣＶＤ法により形成する（図３２）。ここでは、まずＰＣＭスパッタ法により孔上で２０ｎｍ厚相当のルテニウム膜を形成した。この際、孔底部には１０ｎｍのルテニウム膜が、孔側壁部には非常に薄い（＜１ｎｍ）ルテニウム膜が形成された。続いて、ＣＶＤ法によりルテニウム膜を形成したが、孔側壁部ではスパッタ法により形成された薄いルテニウム膜がシード層（種層）として機能し、孔上部と孔側壁部と孔底部に均一に７０ｎｍ厚のルテニウム膜が成長した。ルテニウム膜の中心部には「す」９５が形成されたが、この「す」９５の先端からバリアメタル膜３２の上面までの距離は３０ｎｍ以上となった。
【０１０１】
次に、孔上部のルテニウム膜をＣＭＰ法により除去して（図３３）、層間絶縁膜２２をウエットエッチングにより除去して（図３３）、ペデスタル（柱状）型の下部電極を得た（図３４）。その後、ルテニウム膜４１の配向性を向上するため、水素中（窒素希釈２０％）で熱処理する。
【０１０２】
次に、１５ｎｍ厚の酸化タンタル膜５１をＣＶＤ法により形成し、酸化タンタル膜５１を改質するために４１０℃オゾン雰囲気中で１０分間の熱処理を行う（図３５）。続いて、上部電極として、スパッタ法とＣＶＤ法によりルテニウム膜６１を形成し、その上に上部電極の抵抗低減のためスパッタ法によりタングステン膜７１を形成する。ルテニウム膜６１とタングステン膜７１をホトリソグラフィー技術とドライエッチング技術により、所望の上部電極形状に加工し、図３０の構造のキャパシタを完成した。
【０１０３】
（第５の実施の形態）
（１）構造
図４６は、本発明の第５の実施の形態であるＭＩＭ型キャパシタを示す縦断面図である。
【０１０４】
本実施の形態では、層間絶縁膜２２に設けられた孔内にルテニウム膜４１と、上部電極としてルテニウム膜６１と、容量絶縁膜として酸化タンタル膜５１を積層してキャパシタが構成されている。下部電極４１部に積層して第二のバリアメタル膜３３を第一のバリアメタル膜３２に接して設けてある。
【０１０５】
第一のバリアメタル膜３２は、第１の実施の形態と同様、その下面でコンタクトメタル膜３１を介してポリシリコンプラグ１１と接続され、さらにポリシリコンプラグ１１はその下方でポリシリコンプラグ（図４５の１２に相当）を介してトランジスタの拡散層領域（図４５の６に相当）と接続されている。
【０１０６】
導通抵抗は異種金属材料、すなわちルテニウム膜（下部電極）と窒化チタン膜（バリアメタル膜）とが接触する面積に反比例する。本実施の形態では、第１の実施の形態と比較して、ルテニウム膜と窒化チタン膜との接触部の面積が大きく、下部電極とバリアメタル膜の導通抵抗が低減される。
【０１０７】
また、バリアメタル膜とキャパシタの間のホトリソグラフィーの層合わせずれに対し、導通抵抗が影響されくいという利点もある。さらに、下部電極と接するバリアメタル膜はスパッタ法により形成された膜である方が、導通抵抗が小さくなるという利点がある。これは、ＣＶＤ法により形成されたバリアメタル膜（例として窒化チタン膜の場合）は塩素、酸素などの不純物を含有するため、この不純物に起因して酸化物膜が（酸化チタン膜）が形成されやすくなるためである。
【０１０８】
図３６に第１の実施の形態や第２の実施の形態を応用して、図３７及び図３８のようにすれば、さらに下部電極とバリアメタル膜の導通抵抗が低減されて効果的である。
【０１０９】
（２）製造方法
図３８に示すキャパシタの製造方法について、図３９乃至図４３を用いて説明する。
【０１１０】
まず、第１の実施の形態の図２乃至図５に示す製造方法に準じて、ポリシリコンプラグ１１と第一のバリアメタル膜３２を形成する（図５）。
【０１１１】
次に、層間絶縁膜２２を形成し、該層間絶縁膜２２を貫くシリンダ孔９２を形成し、該シリンダ孔９２の底面部分に第一のバリアメタル膜３２の表面を露出させる（図３９）。
【０１１２】
次に、ＰＣＭスパッタ法により孔上で２０ｎｍ厚相当の窒化チタン膜３３を形成する。この際、孔底部には１０ｎｍの窒化チタン膜が、孔側壁部には非常に薄い（＜１ｎｍ、図示せず）窒化チタン膜が形成される（図４０）。その後、下部電極としてルテニウム膜４１をスパッタ法とＣＶＤ法により形成する（図４１）。
【０１１３】
ここでは、まずＰＣＭスパッタ法により孔上で２０ｎｍ厚相当のルテニウム膜を形成した。この際、孔底部には１０ｎｍのルテニウム膜が、孔側壁部には非常に薄い（＜１ｎｍ）ルテニウム膜が形成された。続いて、ＣＶＤ法によりルテニウム膜を形成したが、孔側壁部ではスパッタ法により形成された薄いルテニウム膜がシード層（種層）として機能し、孔上部と孔側壁部と孔底部に均一に２０ｎｍ厚のルテニウム膜が成長した。スパッタ法とＣＶＤ法の両工程により、孔底部には３０ｎｍ厚、側壁には２０ｎｍ厚のルテニウム膜が形成された。
【０１１４】
次に、ホトレジスト膜（図８の９９に相当）により孔内のルテニウム膜を保護しつつ、孔上部のルテニウム膜と窒化チタン膜をエッチバック除去してコップ型の下部電極を得た（図４０）。その後、ルテニウム膜４１の配向性を向上するため、水素中（窒素希釈２０％）で熱処理する。
【０１１５】
次に、１５ｎｍ厚の酸化タンタル膜５１をＣＶＤ法により形成し、酸化タンタル膜５１を改質するために４１０℃オゾン雰囲気中で１０分間の熱処理を行う（図４１）。この際、下部電極の頭頂部にわずかに露出した窒化チタン膜は、酸化されて酸化チタンに変換される。続いて、上部電極として、スパッタ法とＣＶＤ法によりルテニウム膜６１を形成し、その上に上部電極の抵抗低減のためスパッタ法によりタングステン膜７１を形成する。ルテニウム膜６１とタングステン膜７１をホトリソグラフィー技術とドライエッチング技術により、所望の上部電極形状に加工し、図３８に示す構造のキャパシタを完成した。
【０１１６】
本実施の形態では、第二のバリアメタル膜３３として窒化チタン膜を用いているが、これに代えて窒化タンタル膜を用いることもできる。この場合には、窒化チタン膜を用いる場合よりもキャパシタのリーク電流を低減できる。以下にその理由を述べる。
【０１１７】
上記実施例５では酸化タンタル膜５１の改質熱処理（図４１）時に、下部電極の頭頂部に露出した窒化チタン膜が酸化チタン膜に変換され、この酸化チタン膜が容量絶縁膜（酸化タンタル膜５１）と直接接する部分が生じる。この部分では酸化タンタル膜５１から酸化チタンへ酸素の移動が起こりやすく（チタンよりもタンタルは酸化されやすいため）、酸化タンタル膜に生じた酸素の欠損がリーク電流を増大させる。一方、第二のバリアメタル膜３３として窒化タンタル膜を用いた場合には、上記のような酸素の移動が起こりにくいので、リーク電流が増大することが無い。
【０１１８】
また、本実施の形態では、第二のバリアメタル膜（窒化チタン膜）３３と下部電極のルテニウム膜４１を同時にエッチバック除去しているが、第二のバリアメタル膜３３の形成後に第二のバリアメタル膜３３のみをエッチバック除去し、その後、下部電極のルテニウム膜４１を形成し、ルテニウム膜４１のみをエッチバック除去することもできる。この場合工程数は増加するが、下部電極の頭頂部における酸化チタン膜と酸化タンタル膜が直接接する部分を生じなくできるので、リーク電流を低減できる。
【０１１９】
なお、本発明は上記各実施例に限定されず、本発明の技術思想の範囲内において、各実施例は適宜変更され得ることは明らかである。
【０１２０】
【発明の効果】
（１）本発明によれば、特別に工程数を増加すること無く、また合わせの余裕を確保しつつ、ＭＩＭ型キャパシタの下部電極の底面部分を側壁部分よりも厚く（≧３０ｎｍ）すること、粒界密度を３個／ビット以下とすること、配向性を７０％以上とすることができる効果がある。
【０１２１】
（２）本発明によれば、上記効果（１）により、ＭＩＭ型キャパシタのリーク電流を低減できる、また下部電極とバリアメタル膜の導通抵抗を低減できるという効果がある。
【０１２２】
（３）本発明によれば、上記効果（２）により、ＭＩＭ型キャパシタの信頼性を向上すること、及びＤＲＡＭの動作速度が向上するという効果がある。
【０１２３】
（４）本発明によれば、上記効果（１）により、メモリセルを微細化できるという効果がある。
【０１２４】
（５）本発明によれば、上記効果（４）により、同一容量の半導体記憶装置のチップサイズを縮小できるという効果がある。
【図面の簡単な説明】
【図１】本発明の第１の実施態様のキャパシタを示す縦断面図である。
【図２】本発明の第１の実施の形態のキャパシタの製造方法を工程毎に示す縦断面図である。
【図３】本発明の第１の実施の形態のキャパシタの製造方法を工程毎に示す縦断面図である。
【図４】本発明の第１の実施の形態のキャパシタの製造方法を工程毎に示す縦断面図である。
【図５】本発明の第１の実施の形態のキャパシタの製造方法を工程毎に示す縦断面図である。
【図６】本発明の第１の実施の形態のキャパシタの製造方法を工程毎に示す縦断面図である。
【図７】本発明の第１の実施の形態のキャパシタの製造方法を工程毎に示す縦断面図である。
【図８】本発明の第１の実施のキャパシタの製造方法を工程毎に示す縦断面図である。
【図９】本発明の第１の実施の形態のキャパシタの製造方法を工程毎に示す縦断面図である。
【図１０】本発明の第１の実施の形態のキャパシタの製造方法を工程毎に示す縦断面図である。
【図１１】本発明の第１の実施の形態のキャパシタの製造方法を工程毎に示す縦断面図である。
【図１２】導通抵抗の下部電極底部ルテニウム膜厚依存性を示す実験結果を示す図である。
【図１３】導通抵抗評価に用いた試料の縦断面図である。
【図１４】下部電極底部の断面ＴＥＭ観察結果を示す図である。
【図１５】下部電極底部の断面ＴＥＭ観察結果を示す図である。
【図１６】下部電極底部の断面ＴＥＭ観察試料の縦断面図である。
【図１７】導通抵抗のルテニウム膜厚、粒界依存性を示す実験結果を示す図である。
【図１８】導通抵抗のルテニウム膜厚、（００２）配向性依存性を示す実験結果を示す図である。
【図１９】キャパシタのＩ−Ｖ特性を示す図である。
【図２０】キャパシタのＩ−Ｖ特性を示す図である。
【図２１】本発明の第２の実施の形態のキャパシタを示す縦断面図である。
【図２２】本発明の第２の実施の形態のキャパシタの製造方法を工程毎に示す縦断面図である。
【図２３】本発明の第２の実施の形態のキャパシタの製造方法を工程毎に示す縦断面図である。
【図２４】本発明の第２の実施の形態のキャパシタの製造方法を工程毎に示す縦断面図である。
【図２５】本発明の第３の実施の形態のキャパシタを示す縦断面図である。
【図２６】本発明の第３の実施の形態のキャパシタの製造方法を工程毎に示す縦断面図である。
【図２７】本発明の第３の実施の形態のキャパシタの製造方法を工程毎に示す縦断面図である。
【図２８】本発明の第３の実施の形態のキャパシタの製造方法を工程毎に示す縦断面図である。
【図２９】本発明の第３の実施の形態のキャパシタの製造方法を工程毎に示す縦断面図である。
【図３０】本発明の第３の実施の形態のキャパシタを示す縦断面図である。
【図３１】本発明の第４の実施の形態のキャパシタの製造方法を工程毎に示す縦断面図である。
【図３２】本発明の第４の実施の形態のキャパシタの製造方法を工程毎に示す縦断面図である。
【図３３】本発明の第４の実施の形態のキャパシタの製造方法を工程毎に示す縦断面図である。
【図３４】本発明の第４の実施の形態のキャパシタの製造方法を工程毎に示す縦断面図である。
【図３５】本発明の第４の実施の形態のキャパシタの製造方法を工程毎に示す縦断面図である。
【図３６】本発明の第５の実施の形態のキャパシタを示す縦断面図である。
【図３７】本発明の第５の実施の形態のキャパシタを示す縦断面図である。
【図３８】本発明の第５の実施の形態のキャパシタを示す縦断面図である。
【図３９】本発明の第５の実施の形態のキャパシタの製造方法を工程毎に示す縦断面図である。
【図４０】本発明の第５の実施の形態のキャパシタの製造方法を工程毎に示す縦断面図である。
【図４１】本発明の第５の実施の形態のキャパシタの製造方法を工程毎に示す縦断面図である。
【図４２】本発明の第５の実施の形態のキャパシタの製造方法を工程毎に示す縦断面図である。
【図４３】本発明の第５の実施の形態のキャパシタの製造方法を工程毎に示す縦断面図である。
【図４４】ＭＩＭ型キャパシタの代表的従来例を示す縦断面図である。
【図４５】ＭＩＭ型キャパシタを有するメモリセルの従来例を示す縦断面図である。
【図４６】ＭＩＭ型キャパシタの従来例を示す縦断面図である。
【図４７】ＭＩＭ型キャパシタの従来例を示す縦断面図である。
【符号の説明】
２ 分離絶縁膜
３ ゲート絶縁膜
４ ゲート電極
５、６ 拡散層領域
８ ビット線
１０ シリコン基板
１１、１２ ポリシリコンプラグ
２１、２２、２３、２４、２５、２６ 層間絶縁膜
３１ コンタクトメタル膜、及びチタンシリサイド膜
３２ （第一の）バリアメタル膜、及び窒化チタン膜
３３ 第二のバリアメタル膜、及び窒化チタン膜
７、３５ メタルプラグ
３６ 窒化チタン膜
３７ タングステン膜
４１、４２ 下部電極、及びルテニウム膜
４６ 下部電極、及び窒化チタン膜
５１ 容量絶縁膜、及び酸化タンタル膜
６１ 上部電極、及びルテニウム膜
６６ 上部電極、及び窒化チタン膜
７１ タングステン膜
９１ コンタクト孔
９２ シリンダ孔
９５ 「す」（空洞）
９９ ホトレジスト膜
Claims (48)
- 半導体基板の一主面上に形成されたメモリセル選択用ＭＩＳＦＥＴと、前記メモリセル選択用ＭＩＳＦＥＴのソース、ドレインの一方に第一の金属層を介して底部において電気的に接続された下部電極及び前記下部電極の上部に容量絶縁膜を介して形成された上部電極により構成される容量素子を有するメモリセルから成る半導体装置において、
前記下部電極の底部での膜厚が３０ｎｍ以上であることを特徴とする半導体装置。 - 半導体基板の一主面上に形成されたメモリセル選択用ＭＩＳＦＥＴと、前記メモリセル選択用ＭＩＳＦＥＴのソース、ドレインの一方に電気的に第一の金属層を介して底部において接続された下部電極及び前記下部電極の上部に容量絶縁膜を介して形成された上部電極により構成される容量素子を有するメモリセルから成る半導体装置において、
前記下部電極は、層間絶縁膜に設けられた孔の側壁と底面に沿って設けられたコップ形状であり、前記下部電極の底部での膜厚が３０ｎｍ以上であることを特徴とする半導体装置。 - 半導体基板の一主面上に形成されたメモリセル選択用ＭＩＳＦＥＴと、前記メモリセル選択用ＭＩＳＦＥＴのソース、ドレインの一方に電気的に第一の金属層を介して底部において接続された下部電極及び前記下部電極の上部に容量絶縁膜を介して形成された上部電極により構成される容量素子を有するメモリセルから成る半導体装置において、
前記下部電極は、層間絶縁膜に設けられた孔の側壁と底面に沿って設けられたコップ形状であり、前記下部電極の底部での膜厚が３０ｎｍ以上であり、かつ、前記下部電極の側面部での膜厚が少なくとも３０ｎｍ以下であることを特徴とする半導体装置。 - 半導体基板の一主面上に形成されたメモリセル選択用ＭＩＳＦＥＴと、前記メモリセル選択用ＭＩＳＦＥＴのソース、ドレインの一方に電気的に第一の金属層を介して底部において接続された下部電極及び前記下部電極の上部に容量絶縁膜を介して形成された上部電極により構成される容量素子を有するメモリセルから成る半導体装置において、
前記下部電極は該中心部分に空洞を有する柱状形状であって、当該空洞と第一の金属層との距離の最小値が３０ｎｍ以上であることを特徴とする半導体装置。 - 前記下部電極の厚さが、少なくとも第一の金属層と接する部分において、３０ｎｍ以上であることを特徴とする請求項１乃至４に記載の半導体装置。
- 前記下部電極は、膜厚方向に貫く粒界の本数が、前記第一の金属層と接する部分において、３本以下であることを特徴とする請求項１乃至５に記載の半導体装置。
- 前記第一の金属層と接する部分における前記下部電極の結晶が、７０％以上の（００２）配向性を有することを特徴とする請求項１乃至６に記載の半導体装置。
- 半導体基板の一主面上に形成されたメモリセル選択用ＭＩＳＦＥＴと、前記メモリセル選択用ＭＩＳＦＥＴのソース、ドレインの一方に第一の金属層及び第二の金属層を介して底部において電気的に接続された下部電極及び前記下部電極の上部に容量絶縁膜を介して形成された上部電極により構成される容量素子を有するメモリセルから成る半導体装置において、
前記下部電極が、層間絶縁膜に設けられた孔の側壁と底面に沿って設けられたコップ形状であって、前記第一の金属層と前記第二の金属層は部分的に接しており、前記下部電極がその底面の全面において第二の金属層と接続されており、かつ、前記下部電極の底部での膜厚が３０ｎｍ以上であることを特徴とする半導体装置。 - 半導体基板の一主面上に形成されたメモリセル選択用ＭＩＳＦＥＴと、前記メモリセル選択用ＭＩＳＦＥＴのソース、ドレインの一方に第一の金属層及び第二の金属層を介して底部において電気的に接続された下部電極及び前記下部電極の上部に容量絶縁膜を介して形成された上部電極により構成される容量素子を有するメモリセルから成る半導体装置において、
前記下部電極が、層間絶縁膜に設けられた孔の側壁と底面に沿って設けられたコップ形状であって、前記第一の金属層と前記第二の金属層は部分的に接しており、前記下部電極がその底面の全面において第二の金属層と接続されており、かつ、前記下部電極の底部での膜厚が３０ｎｍ以上であり、かつ、前記下部電極の側面部での膜厚が少なくとも３０ｎｍ以下であることを特徴とする半導体装置。 - 半導体基板の一主面上に形成されたメモリセル選択用ＭＩＳＦＥＴと、前記メモリセル選択用ＭＩＳＦＥＴのソース、ドレインの一方に第一の金属層及び第二の金属層を介して底部において電気的に接続された下部電極及び前記下部電極の上部に容量絶縁膜を介して形成された上部電極により構成される容量素子を有するメモリセルから成る半導体装置において、
前記第一の金属層と前記第二の金属層は部分的に接しており、前記下部電極がその底面の全面において第二の金属層と接続されており、かつ、前記下部電極は該中心部分に空洞を有する柱状形状であって、当該空洞と第二の金属層との距離の最小値が３０ｎｍ以上であることを特徴とする半導体装置。 - 前記下部電極の厚さが、少なくとも第二の金属層と接する部分において、３０ｎｍ以上であることを特徴とする請求項８乃至１０に記載の半導体装置。
- 前記下部電極は、膜厚方向に貫く粒界の本数が、前記第二の金属層と接する部分において、３本以下であることを特徴とする請求項８乃至１１に記載の半導体装置。
- 前記第二の金属層と接する部分における前記下部電極の結晶が、７０％以上の（００２）配向性を有することを特徴とする請求項８乃至１２に記載の半導体装置。
- 前記第二の金属層は窒化チタン膜であることを特徴とする請求項８乃至１３に記載の半導体装置。
- 前記下部電極が金属膜であることを特徴とする請求項１乃至１４に記載の半導体装置。
- 前記下部電極がルテニウム膜であることを特徴とする請求項１乃至１５に記載の半導体装置。
- 前記下部電極が窒化チタン膜であることを特徴とする請求項１乃至１６に記載の半導体装置。
- 前記容量絶縁膜が酸化タンタル膜であることを特徴とする請求項１乃至１７に記載の半導体装置。
- 前記上部電極がルテニウム膜であることを特徴とする請求項１乃至１８に記載の半導体装置。
- 前記第一の金属層が窒化チタン膜であることを特徴とする請求項１乃至１９に記載の半導体装置。
- 前記第一の金属層がタングステン膜であることを特徴とする請求項１乃至１９に記載の半導体装置。
- 前記半導体基板の一主面上に形成されたメモリセル選択用ＭＩＳＦＥＴと、前記メモリセル選択用ＭＩＳＦＥＴのソース、ドレインの一方に電気的に第一の金属層を介して底部において接続された下部電極及び前記下部電極の上部に容量絶縁膜を介して形成された上部電極により構成される容量素子を有するメモリセルから成る半導体装置の製造方法において、
第一の金属層の上に層間絶縁膜を形成する工程と、
前記層間絶縁膜に孔を開孔して孔底部に第一の金属層を露出させる工程と、
第一の金属層と接する部分の膜厚が他の部分の膜厚よりも大きい下部電極を形成する工程と、
容量絶縁膜を形成する工程と、
容量絶縁膜を改質する工程と、
上部電極を形成する工程とを有することを特徴とする半導体装置の製造方法。 - 半導体基板の一主面上に形成されたメモリセル選択用ＭＩＳＦＥＴと、前記メモリセル選択用ＭＩＳＦＥＴのソース、ドレインの一方に電気的に第一の金属層を介して底部において接続された下部電極及び前記下部電極の上部に容量絶縁膜を介して形成された上部電極により構成される容量素子を有するメモリセルから成る半導体装置の製造方法において、
第一の金属層の上に層間絶縁膜を形成する工程と、
前記層間絶縁膜に孔を開孔して孔底部に第一の金属層を露出させる工程と、
第一の金属層と接する部分の膜厚が他の部分の膜厚よりも大きい下部電極を形成する工程と、
容量絶縁膜を形成する工程と、
容量絶縁膜を改質する工程と、
上部電極を形成する工程とを有することを特徴とする半導体装置の製造方法。 - 半導体基板の一主面上に形成されたメモリセル選択用ＭＩＳＦＥＴと、前記メモリセル選択用ＭＩＳＦＥＴのソース、ドレインの一方に電気的に第一の金属層を介して底部において接続された中心部分に空洞を有する柱状形状の下部電極及び前記下部電極の上部に容量絶縁膜を介して形成された上部電極により構成される容量素子を有するメモリセルから成る半導体装置の製造方法において、
第一の金属層の上に層間絶縁膜を形成する工程と、
前記層間絶縁膜に孔を開孔して孔底部に第一の金属層を露出させる工程と、
（下部電極内の空洞と第一の金属層との距離の最小値）≧３０ｎｍの関係を満たす下部電極を形成する工程と、
容量絶縁膜を形成する工程と、
容量絶縁膜を改質する工程と、
上部電極を形成する工程とを有することを特徴とする半導体装置の製造方法。 - 前記下部電極を形成する工程において、（第二の金属層内の空洞と第一の金属層との距離の最小値）≧３０ｎｍの関係を満たすように、層間絶縁膜に開孔されたに孔を前記下部電極形成用膜で埋め込む工程を有することを特徴とする請求項２４に記載の半導体装置の製造方法。
- 前記層間絶縁膜を形成する工程から前記容量絶縁膜を形成する工程までに、層間絶縁膜に孔を開孔する工程が１回のみであることを特徴とする請求項２２乃至２５に記載の半導体装置の製造方法。
- 前記下部電極を形成する工程において、前記下部電極の底面での膜厚が、前記下部電極の側面部分の膜厚よりも大きいことを特徴とする請求項２２乃至２６に記載の半導体装置の製造方法。
- 前記下部電極を形成する工程において、前記下部電極の底面での膜厚が３０ｎｍ以上であり、かつ、前記下部電極の側面部分の膜厚が少なくとも３０ｎｍを越えないことを特徴とする請求項２２乃至２７に記載の半導体装置の製造方法。
- 前記下部電極を形成する工程において、第一の金属層と接する部分の膜厚が他の部分の膜厚よりも大きい前記下部電極形成用膜を形成することを特徴とする請求項２２乃至２８に記載の半導体装置の製造方法。
- 前記下部電極を形成する工程において、少なくとも第一の金属層と接する部分の膜厚が３０ｎｍ以上であり、かつ、前記下部電極の側面部分の膜厚が少なくとも３０ｎｍを越えないことを特徴とする請求項２２乃至２９に記載の半導体装置の製造方法。
- 半導体基板の一主面上に形成されたメモリセル選択用ＭＩＳＦＥＴと、前記メモリセル選択用ＭＩＳＦＥＴのソース、ドレインの一方に第一の金属層及び第二の金属層を介して底部において電気的に接続された下部電極及び前記下部電極の上部に容量絶縁膜を介して形成された上部電極により構成される容量素子を有するメモリセルから成り、前記第一の金属層と前記第二の金属層は部分的に接し、かつ、前記第二の金属層は前記下部電極と部分的に接している半導体装置の製造方法において、
前記第一の金属層の上に層間絶縁膜を形成する工程と、
前記層間絶縁膜の上部に孔を開孔して孔底部に前記第一の金属層を露出させる工程と、
孔底部に前記第二の金属層を形成する工程と、
前記下部電極を形成する工程と、
前記容量絶縁膜を形成する工程と、
前記容量絶縁膜を改質する工程と、
前記上部電極を形成する工程とを有することを特徴とする半導体装置の製造方法。 - 前記下部電極を形成する工程において、少なくとも第二の金属層と接する部分の膜厚が３０ｎｍ以上であり、かつ、前記下部電極の側面部分の膜厚が少なくとも３０ｎｍを越えないことを特徴とする請求項３１に記載の半導体装置の製造方法。
- 前記第二の金属層が窒化チタン膜であることを特徴とする請求項３１乃至３２に記載の半導体装置の製造方法。
- 前記第一の金属層が窒化チタン膜であるを特徴とする請求項２２乃至３３に記載の半導体装置の製造方法。
- 前記第一の金属層がタングステン膜であることを特徴とする請求項２２乃至３４に記載の半導体装置の製造方法。
- 前記下部電極が金属膜であることを特徴とする請求項２２乃至３５に記載の半導体装置の製造方法。
- 前記下部電極がルテニウム膜であることを特徴とする請求項２２乃至３６に記載の半導体装置の製造方法。
- 前記下部電極が窒化チタン膜であることを特徴とする請求項２２乃至３７に記載の半導体装置の製造方法。
- 前記容量絶縁膜が酸化タンタル膜を含むことを特徴とする請求項２２乃至３８に記載の半導体装置の製造方法。
- 前記上部電極が金属膜であることを特徴とする請求項２２乃至３９に記載の半導体装置の製造方法。
- 前記上部電極がルテニウム膜であることを特徴とする請求項２２乃至４０に記載の半導体装置の製造方法。
- 前記下部電極を形成する工程が、スパッタ法による金属膜の成膜工程と、ＣＶＤ法による金属膜の成膜工程の両方を有することを特徴とする記載の請求項２２乃至４１に記載の半導体装置の製造方法。
- 前記下部電極を形成する工程が、ＰＣＭスパッタ法による金属膜の成膜工程を有することを特徴とする記載の請求項２２乃至４２に記載の半導体装置の製造方法。
- 前記下部電極を形成する工程が、コリメート・スパッタ法による金属膜の成膜工程を有することを特徴とする請求項２２乃至４３に記載の半導体装置の製造方法。
- 前記前記容量絶縁膜を改質する工程は、熱処理工程であることを特徴とする請求項２２乃至４４に記載の半導体装置の製造方法。
- 前記前記容量絶縁膜を改質する工程は、水素雰囲気中で行われる熱処理工程であることを特徴とする請求項２２乃至４５に記載の半導体装置の製造方法。
- 前記前記容量絶縁膜を改質する工程は、オゾン雰囲気での熱処理を含むことを特徴とする請求項２２乃至４６に記載の半導体装置の製造方法。
- 前記前記容量絶縁膜を改質する工程は、温度３６０℃以上４６０℃以下の酸化雰囲気での熱処理であることを特徴とする請求項２２乃至４７に記載の半導体装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003036459A JP2004247559A (ja) | 2003-02-14 | 2003-02-14 | 半導体装置及びその製造方法 |
| US10/777,704 US7224016B2 (en) | 2003-02-14 | 2004-02-13 | Memory with memory cells that include a MIM type capacitor with a lower electrode made for reduced resistance at an interface with a metal film |
| US11/563,442 US20070148896A1 (en) | 2003-02-14 | 2006-11-27 | Memory with memory cells that include a mim type capacitor with a lower electrode made for reduced resistance at an interface with a metal film |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003036459A JP2004247559A (ja) | 2003-02-14 | 2003-02-14 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004247559A true JP2004247559A (ja) | 2004-09-02 |
Family
ID=33021540
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003036459A Pending JP2004247559A (ja) | 2003-02-14 | 2003-02-14 | 半導体装置及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US7224016B2 (ja) |
| JP (1) | JP2004247559A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007324167A (ja) * | 2006-05-30 | 2007-12-13 | Seiko Epson Corp | 半導体装置及びその製造方法 |
| KR100942962B1 (ko) | 2007-12-21 | 2010-02-17 | 주식회사 하이닉스반도체 | 캐패시터 및 그 제조 방법 |
| US8278210B2 (en) | 2009-04-07 | 2012-10-02 | Renesas Electronics Corporation | Manufacturing method of semiconductor device |
| US9177813B2 (en) | 2009-05-18 | 2015-11-03 | Renesas Electronics Corporation | Manufacturing method of semiconductor device |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7126182B2 (en) * | 2004-08-13 | 2006-10-24 | Micron Technology, Inc. | Memory circuitry |
| JP4795677B2 (ja) | 2004-12-02 | 2011-10-19 | ルネサスエレクトロニクス株式会社 | 半導体装置およびそれを用いた半導体モジュール、ならびに半導体装置の製造方法 |
| JP4916168B2 (ja) * | 2004-12-28 | 2012-04-11 | 株式会社ハイニックスセミコンダクター | シリンダ構造のキャパシタを有する半導体メモリ装置の製造方法 |
| KR100780611B1 (ko) * | 2004-12-28 | 2007-11-29 | 주식회사 하이닉스반도체 | 비정질카본을 이용한 반도체메모리장치의 캐패시터 제조방법 |
| JP4455427B2 (ja) * | 2005-06-29 | 2010-04-21 | 株式会社東芝 | 半導体装置及びその製造方法 |
| JP2007141904A (ja) * | 2005-11-15 | 2007-06-07 | Elpida Memory Inc | キャパシタおよびその製造方法 |
| JP4833650B2 (ja) * | 2005-12-08 | 2011-12-07 | パナソニック株式会社 | 半導体装置及びその製造方法 |
| US8124528B2 (en) * | 2008-04-10 | 2012-02-28 | Micron Technology, Inc. | Method for forming a ruthenium film |
| JP2009266340A (ja) * | 2008-04-28 | 2009-11-12 | Fujitsu Ltd | 垂直磁気ヘッドの製造方法 |
| US20110101534A1 (en) * | 2009-11-04 | 2011-05-05 | International Business Machines Corporation | Automated short length wire shape strapping and methods of fabricting the same |
| KR102011933B1 (ko) * | 2013-03-06 | 2019-08-20 | 삼성전자 주식회사 | 비휘발성 메모리 소자 제조 방법 |
| KR102022873B1 (ko) * | 2013-03-12 | 2019-11-04 | 삼성전자 주식회사 | 비휘발성 메모리 소자 및 이의 제조 방법 |
| KR102253595B1 (ko) * | 2015-01-06 | 2021-05-20 | 삼성전자주식회사 | 캐패시터를 포함하는 반도체 소자 및 그 제조방법 |
| US20160225919A1 (en) * | 2015-02-03 | 2016-08-04 | Globalfoundries Inc. | Device structure with negative resistance characteristics |
| US10658588B2 (en) * | 2017-04-06 | 2020-05-19 | Sony Corporation | Memory cell switch device |
| US10879115B2 (en) * | 2017-11-21 | 2020-12-29 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device and forming method thereof |
| JP7179634B2 (ja) * | 2019-02-07 | 2022-11-29 | 株式会社東芝 | コンデンサ及びコンデンサモジュール |
| KR20200101762A (ko) | 2019-02-20 | 2020-08-28 | 삼성전자주식회사 | 집적회로 소자 및 그 제조 방법 |
| US11984365B2 (en) * | 2021-03-19 | 2024-05-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor structure inspection using a high atomic number material |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09102591A (ja) * | 1995-07-28 | 1997-04-15 | Toshiba Corp | 半導体装置及びその製造方法 |
| US6084261A (en) * | 1998-01-26 | 2000-07-04 | Wu; Shye-Lin | DRAM cell with a fork-shaped capacitor |
| KR100574678B1 (ko) * | 1998-05-25 | 2006-04-27 | 가부시키가이샤 히타치세이사쿠쇼 | 반도체장치 및 그 제조방법 |
| JP2000077620A (ja) * | 1998-08-31 | 2000-03-14 | Nec Corp | Ｄｒａｍ及びその製造方法 |
| JP4041396B2 (ja) * | 2000-08-11 | 2008-01-30 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
| US6455370B1 (en) * | 2000-08-16 | 2002-09-24 | Micron Technology, Inc. | Method of patterning noble metals for semiconductor devices by electropolishing |
| US6867448B1 (en) * | 2000-08-31 | 2005-03-15 | Micron Technology, Inc. | Electro-mechanically polished structure |
| JP4717988B2 (ja) | 2000-09-07 | 2011-07-06 | エルピーダメモリ株式会社 | 半導体装置及びその製造方法 |
| KR100387264B1 (ko) * | 2000-12-29 | 2003-06-12 | 주식회사 하이닉스반도체 | 반도체 소자의 캐패시터 제조 방법 |
| JP2002270794A (ja) | 2001-03-07 | 2002-09-20 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
| JP3839281B2 (ja) * | 2001-07-05 | 2006-11-01 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
| KR100401525B1 (ko) * | 2001-12-28 | 2003-10-17 | 주식회사 하이닉스반도체 | 캐패시터 및 그 제조방법 |
-
2003
- 2003-02-14 JP JP2003036459A patent/JP2004247559A/ja active Pending
-
2004
- 2004-02-13 US US10/777,704 patent/US7224016B2/en not_active Expired - Fee Related
-
2006
- 2006-11-27 US US11/563,442 patent/US20070148896A1/en not_active Abandoned
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007324167A (ja) * | 2006-05-30 | 2007-12-13 | Seiko Epson Corp | 半導体装置及びその製造方法 |
| KR100942962B1 (ko) | 2007-12-21 | 2010-02-17 | 주식회사 하이닉스반도체 | 캐패시터 및 그 제조 방법 |
| US8278210B2 (en) | 2009-04-07 | 2012-10-02 | Renesas Electronics Corporation | Manufacturing method of semiconductor device |
| US9177813B2 (en) | 2009-05-18 | 2015-11-03 | Renesas Electronics Corporation | Manufacturing method of semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| US20040248362A1 (en) | 2004-12-09 |
| US7224016B2 (en) | 2007-05-29 |
| US20070148896A1 (en) | 2007-06-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20070148896A1 (en) | Memory with memory cells that include a mim type capacitor with a lower electrode made for reduced resistance at an interface with a metal film | |
| TW508798B (en) | Semiconductor integrated circuit device and its manufacturing method | |
| TW410464B (en) | Semiconductor device having both memory and logic circuit and its manufacture | |
| US7919385B2 (en) | Semiconductor device and method of forming the same | |
| US6475855B1 (en) | Method of forming integrated circuitry, method of forming a capacitor and method of forming DRAM integrated circuitry | |
| JP4470144B2 (ja) | 半導体集積回路装置の製造方法 | |
| JP2002524872A5 (ja) | ||
| KR20010087296A (ko) | 반도체 장치 및 그 제조 방법 | |
| TW432691B (en) | Method for forming a DRAM capacitor and capacitor made thereby | |
| US7781820B2 (en) | Semiconductor memory device and method of manufacturing the same | |
| TW516217B (en) | Semiconductor device and method for fabricating the same | |
| US6458651B2 (en) | Method of forming a capacitor and an electrical connection thereto | |
| US7112839B2 (en) | Semiconductor device with transistor and capacitor and its manufacture method | |
| JP4053226B2 (ja) | 半導体集積回路装置およびその製造方法 | |
| JP4282450B2 (ja) | 半導体装置の製造方法 | |
| US20060199330A1 (en) | Method of manufacturing semiconductor memory having capacitor of high aspect ratio to prevent deterioration in insulating characteristics | |
| JP2008187097A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPH10163452A (ja) | 半導体記憶装置及びその製造方法 | |
| JPH09232542A (ja) | 半導体装置およびその製造方法 | |
| JP2002190580A (ja) | 半導体装置およびその製造方法 | |
| JPH11135749A (ja) | 半導体記憶装置 | |
| US6670232B2 (en) | Providing a conductive material in an opening | |
| JP2002190581A (ja) | 半導体装置及びその製造方法 | |
| JPH1117116A (ja) | 半導体装置およびその製造方法 | |
| JPH05110018A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050705 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20060630 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090527 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090721 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090819 |