JP2007324167A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2007324167A JP2007324167A JP2006149427A JP2006149427A JP2007324167A JP 2007324167 A JP2007324167 A JP 2007324167A JP 2006149427 A JP2006149427 A JP 2006149427A JP 2006149427 A JP2006149427 A JP 2006149427A JP 2007324167 A JP2007324167 A JP 2007324167A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- conductive film
- film
- conductive
- plug
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
【解決手段】本発明の半導体装置100は、基板10上の層間絶縁膜26に形成された貫通孔24内に設けられてなるプラグ20を介した導電接続構造を具備した半導体装置であり、前記プラグ20は、前記貫通孔24内に第1導電膜を埋め込んでなるプラグ導電層22を有しており、少なくとも前記プラグ導電層22上には、シリコンを含む導電材料からなる第2導電膜21が形成されており、前記第2導電膜21上には、自己配向性を有する導電材料からなる窒化チタン層12(第3導電膜)が形成されている。
【選択図】図1
Description
この構成によれば、プラグ導電層上にシリコンを含む導電材料からなる第2導電膜が設けられているので、かかる第2導電膜表面に対する表面改質処理(NH3プラズマ処理等のN−H結合を分子構造中に有するガスを励起したプラズマを照射する表面改質処理)を有効に機能させることができる。そして、上記表面改質処理後の第2導電膜上に自己配向性を有する導電材料を成膜してなる第3導電膜において優れた結晶配向性を得られるので、かかる第3導電膜を利用してキャパシタ等のデバイスを形成するならば、デバイスを構成する各層について優れた結晶配向性を得ることができる。
この構成によれば、プラグ表面と層間絶縁膜表面との境界の段差を解消して平坦化することができるので、前記段差に起因する第3導電膜の結晶配向性の低下を防止することができる。
この製造方法によれば、プラグ導電層上にシリコンを含有する導電材料からなる第2導電膜を形成しているので、プラグ導電層表面やシリコンを含まない導電材料からなる第2導電膜に表面改質処理を施す場合に比して、表面改質処理の効果を大幅に向上させることができる。これにより、第2導電膜上に形成した第3導電膜について、良好な結晶配向性を得ることができる。
図1は、本発明の一実施の形態の半導体装置(強誘電体メモリ装置)100を模式的に示す断面図である。図1に示すように、半導体装置100は、強誘電体キャパシタ30と、プラグ20と、強誘電体キャパシタ30のスイッチングトランジスタ18とを備えて構成されている。なお、本実施形態においては、1T/1C型(1トランジスタ/1キャパシタ型)のメモリセルについて説明するが、本発明が適用されるのは1T/1C型のメモリセルに限定されない。
次に、上記実施形態に係る半導体装置の製造方法について図面を参照しつつ説明する。
図2(a)〜図2(d)、及び図3(a)〜図3(c)は、それぞれ図1の半導体装置100の製造工程の一例を模式的に示す断面図である。なお、図2及び図3では、図1の半導体装置100のうちスイッチングトランジスタ18を簡略化して示している。
(S1)基板10上に形成した層間絶縁膜26に貫通孔24を形成する工程。(S2)貫通孔24内を含む層間絶縁膜26上に第1導電膜を形成し、層間絶縁膜26上の第1導電膜を除去することで貫通孔24内に埋め込まれたプラグ導電層22を形成する工程。(S3)プラグ導電層22上のリセスを含む層間絶縁膜26上に第2導電膜を形成する工程。(S4)層間絶縁膜26上の第2導電膜をCMP(Chemical Mechanical Polishing)処理により除去してプラグ導電層22上のリセス内に第2導電膜を埋め込み、プラグ20の形成領域を含む層間絶縁膜26の上面を平坦化する工程。(S5)プラグ20上にチタン層を形成し、窒素を含む雰囲気下で熱処理を行なうことにより、チタン層を窒化チタン層12に変換する工程。(S6)窒化チタン層12上にバリア層14、第1電極32、強誘電体層34、第2電極36を積層して形成する工程。
上記工程におけるNH3 プラズマ処理の条件として、例えば、チャンバ内に導入されるNH3 のガス流量を350sccm、チャンバ内の圧力を1Torr、基板温度を400℃、基板に供給される13.56MHz の高周波電源のパワーを100W、プラズマ発生領域に供給される350 kHzの高周波電源のパワーを55W、電極と半導体基板10との距離を350mils、プラズマ照射時間を60秒に設定する。
従って、本実施形態の製造方法によれば、層間絶縁膜26及びプラグ20上の全面で(002)配向のチタン層12aを形成することができる。
次いで、バリア層14上に、スパッタ法等を用いて例えば膜厚100nmのイリジウム膜を成膜することで、第1電極32を形成する。本実施形態では、バリア層14が良好な(111)配向を呈するものであるため、第1電極32についても良好な(111)配向のイリジウム膜を得ることができる。
以上の各層の成膜が終了したならば、所定のパターンのレジスト層を第2電極36上に形成し、このレジスト層R1をマスクとして、フォトリソグラフィ法によりパターニングを行なう。これにより、スタック型の強誘電体キャパシタ30を含む半導体装置100が得られる(図1参照)。この半導体装置100に含まれる強誘電体キャパシタ30は、バリア層14上に設けられた第1電極32と、第1電極32上に設けられた強誘電体層34と、強誘電体層34上に設けられた第2電極36とを有する。
まず、基板10上に形成された強誘電体キャパシタ30を覆う水素バリア膜を、スパッタ法ないしALD(Atomic Layer Deposition)法を用いてアルミニウム酸化物(AlOx)を成膜することで形成する。次いで、かかる水素バリア膜を覆う層間絶縁膜を、PE−TEOSやHDP(高密度プラズマCVD)を用いてシリコン酸化物膜を成膜することにより形成し、形成したシリコン酸化物膜の表面をCMP処理により平坦化する。上記層間絶縁膜を形成したならば、フォトリソグラフィ法及びドライエッチング法により層間絶縁膜及び水素バリア膜を貫通して上記第2電極36に達する貫通孔を形成し、かかる貫通孔内にプラグ20と同様の形成方法で、第1下地層及び第2下地層並びにプラグ導電層を形成することで、強誘電体キャパシタ30にコンタクトするプラグを形成することができる。
まず、プラグ導電層22上にシリコンを含有する導電材料、例えばシリコン含有チタン窒化物又はシリコン含有チタン合金窒化物からなる第2導電膜21を形成し、かかる第2導電膜21上を含む層間絶縁膜26上の領域にNH3プラズマ処理を施すようにしているので、第2導電膜21に含まれるシリコンの作用によりNH3プラズマ処理による表面改質作用を第2導電膜21の表面部21aにおいても有効に機能させることができる。これにより、シリコン酸化物からなる層間絶縁膜26表面のみならず、第2導電膜21の表面においてもチタン層12aを良好にc軸配向させることができ、これを窒化させた窒化チタン層12上に好ましい結晶配向性を有するバリア層14、第1電極32、強誘電体層34を形成することができる。これにより、ヒステリシス特性に優れた強誘電体キャパシタ30を形成することができる。
次に、本発明の第2実施形態について、図4及び図5を参照して説明する。
図4は、本実施形態の半導体装置の模式断面図である。図5は、本実施形態の半導体装置の製造工程を説明するための断面工程図である。
本実施形態の半導体装置200は、第1実施形態に係る半導体装置と同様の基本構成を具備しており、プラグ導電層22上の層構成に差異を有するのみである。従って図4及び図5において図1から図3に示した構成要素と共通のものには同一の符号を付し、詳細な説明は省略することとする。
まず、半導体基板10にスイッチングトランジスタ18等を形成し、スイッチングトランジスタ18等を覆って形成された層間絶縁膜26に貫通孔24を形成する。その後、貫通孔24内に第1下地層22a、第2下地層22b、及びプラグ導電層22を埋め込む。以上の工程は第1実施形態に係る製造方法と同様であるからここでは詳細は説明しない。
次に、図5(b)に示すように、下地導電膜23a上の全面に、例えばシリコン含有チタン窒化物からなる第2導電膜121を100nm〜500nm程度の膜厚に形成する。
Claims (12)
- 基板上の層間絶縁膜に形成された貫通孔内に設けられてなるプラグを介した導電接続構造を具備した半導体装置であって、
前記プラグは、前記貫通孔内に第1導電膜を埋め込んでなるプラグ導電層を有しており、
少なくとも前記プラグ導電層上には、シリコンを含む導電材料からなる第2導電膜が形成されており、
前記第2導電膜上には、自己配向性を有する導電材料からなる第3導電膜が形成されていることを特徴とする半導体装置。 - 前記第2導電膜が、前記プラグ導電層上に形成されたリセス内に埋め込まれていることを特徴とする請求項1に記載の半導体装置。
- 前記第2導電膜が、シリコンを含むチタン窒化物膜であることを特徴とする請求項1又は2に記載の半導体装置。
- 前記第2導電膜が、シリコンを含むチタン合金窒化物膜であることを特徴とする請求項1又は2に記載の半導体装置。
- 前記プラグ導電層と前記第2導電膜との間に、下地導電膜が形成されていることを特徴とする請求項1から4のいずれか1項に記載の半導体装置。
- 前記下地導電膜が、チタン窒化物膜又はチタン合金窒化物膜であることを特徴とする請求項5に記載の半導体装置。
- 前記下地導電膜の膜厚が10nm以下であることを特徴とする請求項5又は6に記載の半導体装置。
- 前記第3導電膜が、窒化チタン膜であることを特徴とする請求項1から7のいずれか1項に記載の半導体装置。
- 基板上の層間絶縁膜に形成された貫通孔内に設けられてなるプラグを介した導電接続構造を具備した半導体装置の製造方法であって、
前記基板上の層間絶縁膜に貫通孔を形成する工程と、
前記貫通孔内に第1導電膜を埋め込んでプラグ導電層を形成する工程と、
少なくとも前記プラグ導電層上にシリコンを含む導電材料からなる第2導電膜を形成する工程と、
前記第2導電膜上に、窒素と水素とが結合した分子構造を有するガスのプラズマを励起して照射する工程と、
前記プラズマを照射された前記第2導電膜上に自己配向性を有する導電材料からなる第3導電膜を形成する工程と、
を有することを特徴とする半導体装置の製造方法。 - 前記プラグ導電層上に前記第2導電膜を形成した後、当該第2導電膜にCMP処理を施すことで、前記プラグ導電層上に形成されているリセス内に前記第2導電膜を埋め込むことを特徴とする請求項9に記載の半導体装置の製造方法。
- 前記第2導電膜を形成する工程に先立って、前記リセスを含む前記層間絶縁膜上に下地導電膜を形成する工程を有することを特徴とする請求項10に記載の半導体装置の製造方法。
- 前記第3導電膜がチタンからなる層であり、当該チタン層の形成後に窒素雰囲気下での加熱処理により当該チタン層を窒化チタン層に変換する工程を有することを特徴とする請求項9から11のいずれか1項に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006149427A JP4828306B2 (ja) | 2006-05-30 | 2006-05-30 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006149427A JP4828306B2 (ja) | 2006-05-30 | 2006-05-30 | 半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007324167A true JP2007324167A (ja) | 2007-12-13 |
JP4828306B2 JP4828306B2 (ja) | 2011-11-30 |
Family
ID=38856737
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006149427A Expired - Fee Related JP4828306B2 (ja) | 2006-05-30 | 2006-05-30 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4828306B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009302333A (ja) * | 2008-06-13 | 2009-12-24 | Seiko Epson Corp | 強誘電体メモリ装置の製造方法 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07202019A (ja) * | 1993-12-28 | 1995-08-04 | Nec Corp | 半導体集積回路装置および製造方法 |
JPH10313103A (ja) * | 1997-05-13 | 1998-11-24 | Mitsubishi Electric Corp | キャパシタを有する半導体装置 |
JPH11233734A (ja) * | 1998-02-18 | 1999-08-27 | Sharp Corp | 半導体メモリ素子及びその製造方法 |
JP2000150809A (ja) * | 1998-11-10 | 2000-05-30 | Oki Electric Ind Co Ltd | 強誘電体を用いた半導体記憶素子の構造及びその製造方法 |
JP2003100909A (ja) * | 2001-06-12 | 2003-04-04 | Hynix Semiconductor Inc | キャパシタ及びそれを有する半導体素子の製造方法 |
JP2003163284A (ja) * | 2001-11-21 | 2003-06-06 | Hynix Semiconductor Inc | 半導体素子のキャパシタ及びその製造方法 |
JP2003347516A (ja) * | 2002-05-29 | 2003-12-05 | Nec Electronics Corp | 半導体装置の製造方法 |
JP2004247559A (ja) * | 2003-02-14 | 2004-09-02 | Elpida Memory Inc | 半導体装置及びその製造方法 |
JP2004349462A (ja) * | 2003-05-22 | 2004-12-09 | Renesas Technology Corp | 半導体装置の製造方法及び半導体装置 |
-
2006
- 2006-05-30 JP JP2006149427A patent/JP4828306B2/ja not_active Expired - Fee Related
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07202019A (ja) * | 1993-12-28 | 1995-08-04 | Nec Corp | 半導体集積回路装置および製造方法 |
JPH10313103A (ja) * | 1997-05-13 | 1998-11-24 | Mitsubishi Electric Corp | キャパシタを有する半導体装置 |
JPH11233734A (ja) * | 1998-02-18 | 1999-08-27 | Sharp Corp | 半導体メモリ素子及びその製造方法 |
JP2000150809A (ja) * | 1998-11-10 | 2000-05-30 | Oki Electric Ind Co Ltd | 強誘電体を用いた半導体記憶素子の構造及びその製造方法 |
JP2003100909A (ja) * | 2001-06-12 | 2003-04-04 | Hynix Semiconductor Inc | キャパシタ及びそれを有する半導体素子の製造方法 |
JP2003163284A (ja) * | 2001-11-21 | 2003-06-06 | Hynix Semiconductor Inc | 半導体素子のキャパシタ及びその製造方法 |
JP2003347516A (ja) * | 2002-05-29 | 2003-12-05 | Nec Electronics Corp | 半導体装置の製造方法 |
JP2004247559A (ja) * | 2003-02-14 | 2004-09-02 | Elpida Memory Inc | 半導体装置及びその製造方法 |
JP2004349462A (ja) * | 2003-05-22 | 2004-12-09 | Renesas Technology Corp | 半導体装置の製造方法及び半導体装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009302333A (ja) * | 2008-06-13 | 2009-12-24 | Seiko Epson Corp | 強誘電体メモリ装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4828306B2 (ja) | 2011-11-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100989086B1 (ko) | 반도체 장치와 그 제조 방법 | |
JP4827653B2 (ja) | 半導体装置とその製造方法 | |
JP5205741B2 (ja) | 半導体装置の製造方法 | |
US8278181B2 (en) | Semiconductor device and method of manufacturing the same | |
KR100878868B1 (ko) | 반도체 장치 | |
JP5568845B2 (ja) | 半導体装置の製造方法 | |
JP2008205115A (ja) | 強誘電体メモリ装置の製造方法および強誘電体メモリ装置 | |
JP4124237B2 (ja) | 強誘電体メモリ装置の製造方法 | |
JP4845624B2 (ja) | 半導体装置とその製造方法 | |
JP4802777B2 (ja) | 半導体装置及びその製造方法 | |
JP4605056B2 (ja) | 強誘電体メモリ装置の製造方法 | |
JP2005327847A (ja) | 半導体装置及びその製造方法 | |
JP4657545B2 (ja) | 半導体装置の製造方法 | |
JP4828306B2 (ja) | 半導体装置及びその製造方法 | |
JP4954614B2 (ja) | 強誘電体メモリ装置の製造方法 | |
JP4801078B2 (ja) | 半導体装置の製造方法 | |
JP5007723B2 (ja) | キャパシタを含む半導体装置及びその製造方法 | |
JP4802781B2 (ja) | 強誘電体メモリ装置の製造方法 | |
JP2008091693A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2009302333A (ja) | 強誘電体メモリ装置の製造方法 | |
JP2011091456A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20081219 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20090210 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090317 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20090318 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110303 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110308 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110509 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20110510 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110516 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20110517 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110525 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110621 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110804 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20110805 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110830 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110914 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140922 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4828306 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |