JP4802777B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP4802777B2 JP4802777B2 JP2006067428A JP2006067428A JP4802777B2 JP 4802777 B2 JP4802777 B2 JP 4802777B2 JP 2006067428 A JP2006067428 A JP 2006067428A JP 2006067428 A JP2006067428 A JP 2006067428A JP 4802777 B2 JP4802777 B2 JP 4802777B2
- Authority
- JP
- Japan
- Prior art keywords
- conductive film
- film
- layer
- conductive
- plug
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
また本発明の半導体装置の製造方法は、基板上の層間絶縁膜に形成された貫通孔内に設けられてなるプラグを介した導電接続構造を具備した半導体装置の製造方法であって、前記基板上の層間絶縁膜に貫通孔を形成する工程と、前記貫通孔内に第1導電膜を埋め込んでプラグ導電層を形成する工程と、前記プラグ導電層上に形成されたリセス内及び前記層間絶縁膜上に、前記リセスの深さよりも薄い膜厚のシリコン膜からなる第2導電膜を形成する工程と、前記第2導電膜の表面にアンモニアプラズマ処理を施す工程と、前記アンモニアプラズマ処理を施された前記第2導電膜上のリセス内に当該リセスの深さよりも薄い膜厚のチタン膜からなる第5導電膜を形成する工程と、前記第5導電膜上のリセス内にチタン窒化物膜又はチタン合金窒化物膜からなる第4導電膜を埋め込む工程と、前記第4導電膜上に自己配向性を有する導電材料からなる第3導電膜を形成する工程と、を有することを特徴とする。
本発明は、上記課題を解決するために、基板上の層間絶縁膜に形成された貫通孔内に設けられてなるプラグを介した導電接続構造を具備した半導体装置であって、前記プラグが前記貫通孔内に第1導電膜を埋め込んでなるプラグ導電層を有しており、少なくとも前記プラグ導電層上には、シリコンからなる第2導電膜と、自己配向性を有する導電材料からなる第3導電膜とが積層されていることを特徴とする。
この構成によれば、前記プラグ導電層上に形成されたシリコン膜によって、プラグ導電層の結晶構造の影響を断ち切ることができるため、第2導電膜上に積層される第3導電膜について良好な結晶配向性を得ることができ、かかる第3導電膜を利用したデバイスによれば、各構成層について良好な結晶配向性を具備した高性能のデバイスを実現することができる。また、シリコン膜は、その表面に対する分子構造中に窒素と水素との結合を有するガス(例えばアンモニアガス)を励起したプラズマを照射する表面改質処理が有効であり、かかる表面改質処理を行うことで、さらに良好な結晶配向性を有する第3導電膜を備えた半導体装置とすることができる。
この製造方法によれば、プラグ導電層上にシリコン膜からなる第2導電膜を形成しているので、プラグ導電層表面やシリコンを含まない導電材料からなる第2導電膜に表面改質処理を施す場合に比して、表面改質処理の効果を大幅に向上させることができる。これにより、第2導電膜上に形成した第3導電膜について、良好な結晶配向性を得ることができる。従って本製造方法によれば、上記第3導電膜を利用して形成したデバイスの各構成層で良好な結晶配向性が得られ、デバイス特性に優れる半導体装置を製造することができる。
図1は、本発明の一実施の形態の半導体装置(強誘電体メモリ装置)100を模式的に示す断面図である。図1に示すように、半導体装置100は、強誘電体キャパシタ30と、プラグ20と、強誘電体キャパシタ30のスイッチングトランジスタ18とを備えて構成されている。なお、本実施形態においては、1T/1C型(1トランジスタ/1キャパシタ型)のメモリセルについて説明するが、本発明が適用されるのは1T/1C型のメモリセルに限定されない。
本発明では、このように第2導電膜をリセス24aに埋め込み形成することで、プラグ20上を含む層間絶縁膜26上の領域について良好な平坦性が得られるようにするとともに、プラグ20表面に対する改質処理の効果を高め、プラグ20上における窒化チタン層(第3導電膜)12の結晶配向性を良好なものとしている。
図1を参照して説明した半導体装置100では、プラグ導電層22上のリセス24a内に第2導電膜21を埋め込むことで層間絶縁膜26上を平坦化した構成について説明したが、本発明に係る半導体装置では、第2導電膜21が貫通孔24の外側まで延設されている構造を採用することもできる。
以下、図2を参照して変形例に係る半導体装置について説明する。なお、図2に示す構成要素のうち図1に示した半導体装置100と共通のものには同一の符号を付して詳細な説明を省略することとする。
次に、上記実施形態に係る半導体装置の製造方法について図面を参照しつつ説明する。
図2(a)〜図2(d)、及び図3(a)〜図3(c)は、それぞれ図1の半導体装置100の製造工程の一例を模式的に示す断面図である。なお、図2及び図3では、図1の半導体装置100のうちスイッチングトランジスタ18を簡略化して示している。
(S1)基板10上に形成した層間絶縁膜26に貫通孔24を形成する工程。(S2)貫通孔24内を含む層間絶縁膜26上に第1導電膜を形成し、層間絶縁膜26上の第1導電膜を除去することで貫通孔24内に埋め込まれたプラグ導電層22を形成する工程。(S3)プラグ導電層22上のリセスを含む層間絶縁膜26上に第2導電膜を形成する工程。(S4)層間絶縁膜26上の第2導電膜をCMP(Chemical Mechanical Polishing)処理により除去してプラグ導電層22上のリセス内に第2導電膜を埋め込み、プラグ20の形成領域を含む層間絶縁膜26の上面を平坦化する工程。(S5)プラグ20上にチタン層を形成し、窒素を含む雰囲気下で熱処理を行なうことにより、チタン層を窒化チタン層12に変換する工程。(S6)窒化チタン層12上にバリア層14、第1電極32、強誘電体層34、第2電極36を積層して強誘電体キャパシタ30を形成する工程。
上記工程におけるNH3 プラズマ処理の条件として、例えば、チャンバ内に導入されるNH3 のガス流量を350sccm、チャンバ内の圧力を1Torr、基板温度を400℃、基板に供給される13.56MHz の高周波電源のパワーを100W、プラズマ発生領域に供給される350kHzの高周波電源のパワーを55W、電極と半導体基板10との距離を350mils、プラズマ照射時間を60秒に設定する。
従って、本実施形態の製造方法によれば、層間絶縁膜26及びプラグ20上の全面で(002)配向のチタン層12aを形成することができる。
次いで、バリア層14上に、スパッタ法等を用いて例えば膜厚100nmのイリジウム膜を成膜することで、第1電極32を形成する。本実施形態では、バリア層14が良好な(111)配向を呈するものであるため、第1電極32についても良好な(111)配向のイリジウム膜を得ることができる。
以上の各層の成膜が終了したならば、所定のパターンのレジスト層を第2電極36上に形成し、このレジスト層R1をマスクとして、フォトリソグラフィ法によりパターニングを行なう。これにより、スタック型の強誘電体キャパシタ30を含む半導体装置100が得られる(図1参照)。この半導体装置100に含まれる強誘電体キャパシタ30は、バリア層14上に設けられた第1電極32と、第1電極32上に設けられた強誘電体層34と、強誘電体層34上に設けられた第2電極36とを有する。
まず、基板10上に形成された強誘電体キャパシタ30を覆う水素バリア膜を、スパッタ法ないしALD(Atomic Layer Deposition)法を用いてアルミニウム酸化物(AlOx)を成膜することで形成する。次いで、かかる水素バリア膜を覆う層間絶縁膜を、PE−TEOSやHDP(高密度プラズマCVD)を用いてシリコン酸化物膜を成膜することにより形成し、形成したシリコン酸化物膜の表面をCMP処理により平坦化する。上記層間絶縁膜を形成したならば、フォトリソグラフィ法及びドライエッチング法により層間絶縁膜及び水素バリア膜を貫通して上記第2電極36に達する貫通孔を形成し、かかる貫通孔内にプラグ20と同様の形成方法で、第1下地層及び第2下地層並びにプラグ導電層を形成することで、強誘電体キャパシタ30にコンタクトするプラグを形成することができる。
まず、プラグ導電層22上にシリコン膜からなる第2導電膜21を埋め込み、かかる第2導電膜21上を含む層間絶縁膜26上の領域にNH3プラズマ処理を施すようにしているので、第2導電膜21のシリコン膜に対して良好に作用するNH3プラズマ処理によって良好に表面改質が成される。これにより、シリコン酸化物からなる層間絶縁膜26表面のみならず、第2導電膜21の表面においてもチタン層12aを良好にc軸配向させることができ、これを窒化させた窒化チタン層12上に好ましい結晶配向性を有するバリア層14、第1電極32、強誘電体層34を形成することができる。これにより、ヒステリシス特性に優れた強誘電体キャパシタ30を形成することができる。
次に、本発明の第2の実施形態である半導体装置200とその製造方法について、図4及び図5を参照して説明する。図4は本実施形態の半導体装置の模式断面図である。図5は、本実施形態の半導体装置の製造工程を説明するための断面工程図である。
本実施形態の半導体装置200は、第1実施形態に係る半導体装置と同様の基本構成を具備しており、プラグ導電層22上の層構成に差異を有するのみである。従って図4及び図5において図1から図3に示した構成要素と共通のものには同一の符号を付し、詳細な説明は省略することとする。
まず、半導体基板10にスイッチングトランジスタ18等を形成し、スイッチングトランジスタ18等を覆って形成された層間絶縁膜26に貫通孔24を形成する。その後、貫通孔24内に第1下地層22a、第2下地層22b、及びプラグ導電層22を埋め込む。以上の工程は第1実施形態に係る製造方法と同様である。
図4を参照して説明した半導体装置200では、プラグ導電層22上のリセス24a内に薄い第2導電膜21を形成した後、第4導電膜23を埋め込むことで層間絶縁膜26上を平坦化した構成について説明したが、本発明に係る半導体装置では、第2導電膜21と第4導電膜23との間に、さらに第5導電膜27が形成されている構造を採用することもできる。
以下、図6を参照して変形例に係る半導体装置について説明する。なお、図6に示す構成要素のうち図4に示した半導体装置200と共通のものには同一の符号を付して詳細な説明を省略することとする。
図5(a)に示したように、第2導電膜121(21)の表面にはNH3プラズマ処理が施されるため、かかる第2導電膜121上に自己配向性を有する導電材料を成膜するならば、優れた自己配向性を得ることができる。上記第2実施形態では、第2導電膜121上にチタン窒化物又はチタン合金窒化物からなる第4導電膜23aを成膜し、第4導電膜23aについて(002)配向を得るようになっていた。これに対して本実施形態では、第2導電膜21上に、チタン窒化物やチタン合金窒化物と比較しても良好な自己配向性を得られるチタンを成膜してさらに良好な(002)配向を呈する第5導電膜27を形成している。そして、第5導電膜27の結晶配向性を利用して、第5導電膜27上に形成する第4導電膜23の結晶配向性をさらに高め、これにより、第4導電膜23上に形成される強誘電体キャパシタ30の各構成層についてより良好な結晶配向性を得られるようにしている。従って本実施形態によれば、優れたヒステリシス特性を有する強誘電体キャパシタを備えた強誘電体メモリ装置を実現することができる。
Claims (3)
- 基板上の層間絶縁膜に形成された貫通孔内に設けられてなるプラグを介した導電接続構造を具備した半導体装置であって、
前記プラグが前記貫通孔内に第1導電膜を埋め込んでなるプラグ導電層を有しており、
少なくとも前記プラグ導電層上には、シリコンからなる第2導電膜と、自己配向性を有する導電材料からなる第3導電膜とが積層されており、
前記プラグ導電層上に形成されたリセス内に前記第2導電膜が形成され、前記第2導電膜上のリセス内にチタン窒化物膜又はチタン合金窒化物膜からなる第4導電膜が埋め込まれ、前記第4導電膜上にチタン窒化物膜又はチタン合金窒化物膜からなる前記第3導電膜が形成されており、
前記第2導電膜と前記第4導電膜との間にチタンからなる第5導電膜が介在していることを特徴とする半導体装置。 - 基板上の層間絶縁膜に形成された貫通孔内に設けられてなるプラグを介した導電接続構造を具備した半導体装置の製造方法であって、
前記基板上の層間絶縁膜に貫通孔を形成する工程と、
前記貫通孔内に第1導電膜を埋め込んでプラグ導電層を形成する工程と、
前記プラグ導電層上に形成されたリセス内及び前記層間絶縁膜上に、前記リセスの深さよりも薄い膜厚のシリコン膜からなる第2導電膜を形成する工程と、
前記第2導電膜の表面にアンモニアプラズマ処理を施す工程と、
前記アンモニアプラズマ処理を施された前記第2導電膜上のリセス内に当該リセスの深さよりも薄い膜厚のチタン膜からなる第5導電膜を形成する工程と、
前記第5導電膜上のリセス内にチタン窒化物膜又はチタン合金窒化物膜からなる第4導電膜を埋め込む工程と、
前記第4導電膜上に自己配向性を有する導電材料からなる第3導電膜を形成する工程と、
を有することを特徴とする半導体装置の製造方法。 - 前記第3導電膜がチタンからなる層であり、当該チタン層の形成後に窒素雰囲気下での加熱処理により当該チタン層を窒化チタン層に変換する工程を有することを特徴とする請求項2に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006067428A JP4802777B2 (ja) | 2006-03-13 | 2006-03-13 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006067428A JP4802777B2 (ja) | 2006-03-13 | 2006-03-13 | 半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007243115A JP2007243115A (ja) | 2007-09-20 |
JP4802777B2 true JP4802777B2 (ja) | 2011-10-26 |
Family
ID=38588315
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006067428A Expired - Fee Related JP4802777B2 (ja) | 2006-03-13 | 2006-03-13 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4802777B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10490741B2 (en) | 2013-06-05 | 2019-11-26 | SK Hynix Inc. | Electronic device and method for fabricating the same |
US9865806B2 (en) | 2013-06-05 | 2018-01-09 | SK Hynix Inc. | Electronic device and method for fabricating the same |
US11793316B1 (en) | 2018-03-08 | 2023-10-24 | Hickory Springs Manufacturing Company | Sleeper sofa with a solid support deck |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3245021B2 (ja) * | 1995-09-13 | 2002-01-07 | 株式会社東芝 | 半導体記憶装置の製造方法 |
US5798903A (en) * | 1995-12-26 | 1998-08-25 | Bell Communications Research, Inc. | Electrode structure for ferroelectric capacitor integrated on silicon |
TW421858B (en) * | 1997-06-30 | 2001-02-11 | Texas Instruments Inc | Integrated circuit capacitor and memory |
JP2002208678A (ja) * | 2001-01-11 | 2002-07-26 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JP2003273323A (ja) * | 2002-03-14 | 2003-09-26 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JP2004186517A (ja) * | 2002-12-05 | 2004-07-02 | Sony Corp | 強誘電体型不揮発性半導体メモリ及びその製造方法 |
JP4617227B2 (ja) * | 2005-09-01 | 2011-01-19 | 富士通セミコンダクター株式会社 | 強誘電体メモリ装置およびその製造方法 |
-
2006
- 2006-03-13 JP JP2006067428A patent/JP4802777B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2007243115A (ja) | 2007-09-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4535076B2 (ja) | 強誘電体キャパシタとその製造方法 | |
KR100989086B1 (ko) | 반도체 장치와 그 제조 방법 | |
JP4827653B2 (ja) | 半導体装置とその製造方法 | |
US8778756B2 (en) | Semiconductor device and method of manufacturing the same | |
KR100774898B1 (ko) | 반도체 장치의 제조 방법 | |
JP5205741B2 (ja) | 半導体装置の製造方法 | |
US8278181B2 (en) | Semiconductor device and method of manufacturing the same | |
JP4320679B2 (ja) | 強誘電体メモリ装置の製造方法 | |
JP4637733B2 (ja) | 半導体装置およびその製造方法 | |
JP4124237B2 (ja) | 強誘電体メモリ装置の製造方法 | |
JP4802777B2 (ja) | 半導体装置及びその製造方法 | |
JP4605056B2 (ja) | 強誘電体メモリ装置の製造方法 | |
JP4828306B2 (ja) | 半導体装置及びその製造方法 | |
JP4954614B2 (ja) | 強誘電体メモリ装置の製造方法 | |
US20080149977A1 (en) | Semiconductor device and method for manufacturing the same | |
JP5007723B2 (ja) | キャパシタを含む半導体装置及びその製造方法 | |
JP4802781B2 (ja) | 強誘電体メモリ装置の製造方法 | |
JP5304810B2 (ja) | 半導体装置の製造方法 | |
JP2006261329A (ja) | 強誘電体不揮発性メモリ | |
JP2009302333A (ja) | 強誘電体メモリ装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080612 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20080613 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100706 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100708 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100903 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20100906 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110712 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110725 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140819 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |