JP2002208678A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JP2002208678A
JP2002208678A JP2001004150A JP2001004150A JP2002208678A JP 2002208678 A JP2002208678 A JP 2002208678A JP 2001004150 A JP2001004150 A JP 2001004150A JP 2001004150 A JP2001004150 A JP 2001004150A JP 2002208678 A JP2002208678 A JP 2002208678A
Authority
JP
Japan
Prior art keywords
film
semiconductor device
electrode
ferroelectric film
ferroelectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2001004150A
Other languages
English (en)
Inventor
Kenji Maruyama
研二 丸山
Kazuaki Kurihara
和明 栗原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2001004150A priority Critical patent/JP2002208678A/ja
Priority to US09/960,296 priority patent/US20020090742A1/en
Priority to TW090123953A priority patent/TW504836B/zh
Priority to EP01308381A priority patent/EP1223622A3/en
Priority to KR10-2001-0062301A priority patent/KR100421506B1/ko
Publication of JP2002208678A publication Critical patent/JP2002208678A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/55Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/56Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 低コスト化を実現しうる半導体装置及びその
製造方法を提供する。 【解決手段】 第1の電極32と、第1の電極上に形成
された強誘電体膜36と、強誘電体膜上に形成された第
2の電極40とを有する半導体装置であって、第1の電
極と強誘電体膜との間と、強誘電体膜と第2の電極との
間とのうち、少なくとも一方に形成され、ペロブスカイ
ト型の結晶構造を有する中間層34、38を更に有して
いる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体装置及びそ
の製造方法に係り、特にキャパシタを有する半導体装置
及びその製造方法に関する。
【0002】
【従来の技術】FRAM(Ferro-electric Random Acce
ss Memory、強誘電体RAM)は、キャパシタの誘電体
として強誘電体膜を用いた不揮発性の半導体メモリであ
る。FRAMは、書き換え速度が数十ns程度と高速で
あり、書き換え可能回数が1×1010〜1×1012回と
繰り返し特性に優れており、しかも低消費電力であるこ
とから、大きな注目を集めている。また、FRAMは、
電源をオフにしてもデータを保持し得ることから、携帯
機器用メモリ等、様々な用途が期待されている。
【0003】このようなFRAMのキャパシタの構造に
ついて、図13を用いて説明する。図13は、従来のF
RAMのキャパシタを示す概念図である。
【0004】図示しないシリコン基板上には、図示しな
いシリコン酸化膜等を介して、下部電極132が形成さ
れている。下部電極132上には、強誘電体膜136が
形成されている。強誘電体膜136上には、上部電極1
40が形成されている。
【0005】これら下部電極132、強誘電体膜13
6、及び上部電極140により、FRAMのキャパシタ
142が構成されている。
【0006】このようなキャパシタ142の強誘電体膜
136としては、PZT(PbZr XTi1-X3)膜や
SBT(SrBi2Ta29)膜等が用いられている。
【0007】例えば、PZTより成る強誘電体膜136
の場合には、約600℃程度の高温の熱処理を行って、
強誘電性を示すペロブスカイト型の構造に結晶化する必
要がある。
【0008】このため、キャパシタの下部電極132や
上部電極140には、自己配向性が強く、反応性の低い
材料であるPtやIr等が用いられていた。
【0009】PtやIr等は(111)に自己配向しや
すい材料であるため、かかる材料を用いて下部電極や上
部電極を構成した場合には、下部電極や上部電極の表面
の結晶方位が揃いやすい。このため、PtやIr等を下
部電極や上部電極の材料として用いた場合には、強誘電
体膜の結晶方位が揃いやすくなり、良好なペロブスカイ
ト型の結晶構造を有する強誘電体膜を形成することが可
能となる。また、PtやIr等は、高温での熱処理によ
っても酸化されにくいという特質を有している。従っ
て、従来は、キャパシタの下部電極132や上部電極1
40の材料として、PtやIr等が用いられていた。
【0010】
【発明が解決しようとする課題】しかしながら、キャパ
シタの下部電極や上部電極の材料として用いられていた
PtやIr等は、高価な貴金属であり、市場価格が必ず
しも安定していないため、半導体装置の低コスト化にお
ける阻害要因となっていた。ここで、貴金属とは、卑金
属に対する語であり、一般的には、容易に化学的変化を
受けず、空気中で熱しても酸化されにくく、イオン化傾
向の小さい金属のことをいう。
【0011】また、キャパシタの下部電極や上部電極と
して用いることができる材料が、PtやIr等に狭く限
定されていたため、製造工程の簡略化や電気的特性の更
なる改善等において阻害要因となっていた。
【0012】本発明の目的は、低コスト化を実現しうる
半導体装置及びその製造方法を提供することにある。
【0013】また、本発明の他の目的は、従来用いるこ
とが困難であった材料を、強誘電体キャパシタの下部電
極や上部電極の材料として用いることができる半導体装
置及びその製造方法を提供することにある。
【0014】
【課題を解決するための手段】上記目的は、第1の電極
と、前記第1の電極上に形成された強誘電体膜と、前記
強誘電体膜上に形成された第2の電極とを有する半導体
装置であって、前記第1の電極と前記強誘電体膜との間
と、前記強誘電体膜と前記第2の電極との間とのうち、
少なくとも一方に形成され、ペロブスカイト型の結晶構
造を有する中間層を更に有することを特徴とする半導体
装置により達成される。第1の電極と強誘電体膜との間
や、強誘電体膜と第2の電極との間に、ペロブスカイト
型の結晶構造を有する中間層が形成されているので、強
誘電体キャパシタの下部電極や上部電極の材料として卑
金属を用いる場合であっても、強誘電性を示す結晶構造
を有する強誘電体膜を形成することができる。強誘電体
キャパシタの下部電極や上部電極の材料として卑金属を
用いることができるので、半導体装置の低コスト化を図
ることができる。また、強誘電体キャパシタの下部電極
や上部電極の材料として、従来用いることが困難であっ
た材料を用いることができるので、製造工程の簡略化や
更なる電気的特性の改善等を図ることが可能となる。
【0015】また、上記目的は、第1の電極と、前記第
1の電極上に形成された強誘電体膜と、前記強誘電体膜
上に形成された第2の電極とを有するキャパシタと、前
記第1の電極又は前記第2の電極に接続されたトランジ
スタとを有する半導体装置であって、前記第1の電極と
前記強誘電体膜との間と、前記強誘電体膜と前記第2の
電極との間とのうち、少なくとも一方に形成され、ペロ
ブスカイト型の結晶構造を有する中間層を更に有するこ
とを特徴とする半導体装置により達成される。第1の電
極と強誘電体膜との間や、強誘電体膜と第2の電極との
間に、ペロブスカイト型の結晶構造を有する中間層が形
成されているので、強誘電体キャパシタの下部電極や上
部電極の材料として卑金属を用いる場合であっても、強
誘電性を示す結晶構造を有する強誘電体膜を形成するこ
とができる。下部電極や上部電極の材料として卑金属を
用いることができるので、強誘電体キャパシタを有する
半導体装置の低コスト化を図ることができる。また、強
誘電体キャパシタの下部電極や上部電極の材料として、
従来用いることが困難であった材料を用いることができ
るので、製造工程の簡略化や更なる電気的特性の改善等
を図ることが可能となる。
【0016】また、上記目的は、第1の電極を形成する
工程と、前記第1の電極上に強誘電体膜を形成する工程
と、前記強誘電体膜上に第2の電極を形成する工程とを
有する半導体装置の製造方法であって、前記第1の電極
を形成する工程の後で、前記強誘電体膜を形成する工程
の前に、及び/又は、前記強誘電体膜を形成する工程の
後で、前記第2の電極を形成する工程の前に、ペロブス
カイト型に結晶化され得る中間層を形成する工程を更に
有することを特徴とする半導体装置の製造方法により達
成される。第1の電極と強誘電体膜との間や、強誘電体
膜と第2の電極との間に、ペロブスカイト型の結晶構造
を有する中間層を形成するので、強誘電体キャパシタの
下部電極や上部電極の材料として卑金属を用いる場合で
あっても、強誘電性を示す結晶構造を有する強誘電体膜
を形成することができる。強誘電体キャパシタの下部電
極や上部電極の材料として卑金属を用いることができる
ので、低コストで半導体装置を製造することができる。
また、強誘電体キャパシタの下部電極や上部電極の材料
として、従来用いることが困難であった材料を用いるこ
とができるので、製造工程の簡略化や更なる電気的特性
の改善等を図ることが可能となる。
【0017】
【発明の実施の形態】[第1実施形態]本発明の第1実
施形態による半導体装置及びその製造方法を図1乃至図
5を用いて説明する。図1は、本実施形態による半導体
装置を示す断面図である。図1(a)は、本実施形態に
よる半導体装置の構成を示す断面図である。図1(b)
は、本実施形態による半導体装置のキャパシタの構造を
示す断面図である。図2乃至図5は、本実施形態による
半導体装置の製造方法を示す工程断面図である。
【0018】(半導体装置)まず、本実施形態による半
導体装置を図1を用いて説明する。
【0019】図1に示すように、シリコン基板10上に
は素子領域12を画定する素子分離膜14が形成されて
いる。素子分離膜14により画定された素子領域12に
は、側面にサイドウォール絶縁膜16が形成されたゲー
ト電極18と、ソース/ドレイン拡散層20とを有する
トランジスタが形成されている。
【0020】更に全面には、膜厚600nmのシリコン
酸化膜より成る層間絶縁膜22が形成されている。層間
絶縁膜22には、ソース/ドレイン拡散層20に達する
コンタクトホール23が形成されている。コンタクトホ
ール23内には、導体プラグ24a、24bが形成され
ている。
【0021】層間絶縁膜22上には、膜厚100nmの
シリコン酸化窒化膜より成るストッパ膜26が形成され
ている。ストッパ膜26上には、膜厚250nmのシリ
コン酸化膜28が形成されている。
【0022】シリコン酸化膜28上には、膜厚200n
mのTiNより成る密着層30が形成されている。密着
層30上には、膜厚100nmのNiより成る下部電極
32が形成されている。
【0023】下部電極32上には、膜厚20nmのBT
O(BaTiO3)より成る中間層34が形成されてい
る。BTOは、ペロブスカイト型の結晶構造を有する誘
電体である。
【0024】中間層34上には、膜厚200nmのPZ
T(PbZrXTi1-X3)より成る強誘電体膜36が
形成されている。PZTは、Pbを含むペロブスカイト
型の結晶構造を有する酸化物強誘電体、即ち、鉛系酸化
物強誘電体である。
【0025】強誘電体膜36上には、膜厚20nmのB
TOより成る中間層38が形成されている。中間層38
上には、膜厚80nmのNiより成る上部電極40が形
成されている。
【0026】これら下部電極32、中間層34、強誘電
体膜36、中間層38、及び上部電極40により、メモ
リ用のキャパシタ42が構成されている。
【0027】更に全面には、膜厚300nmのシリコン
酸化膜44が形成されている。シリコン酸化膜44に
は、上部電極40に達するコンタクトホール46と、導
体プラグ24aに達するコンタクトホール48とが形成
されている。
【0028】シリコン酸化膜44上には、コンタクトホ
ール46、48を介して上部電極40と導体プラグ24
aとを接続する配線50が形成されている。
【0029】更に全面には、膜厚300nmのシリコン
酸化膜より成る層間絶縁膜52が形成されている。層間
絶縁膜52、シリコン酸化膜44、28、及びストッパ
膜26には、導体プラグ24bに達するコンタクトホー
ル54が形成されている。
【0030】層間絶縁膜52上には、コンタクトホール
54を介して導体プラグ24bに接続されたビット線5
6が形成されている。こうして、本実施形態による半導
体装置が構成されている。
【0031】本実施形態による半導体装置は、下部電極
32と上部電極40に卑金属であるNiが用いられてお
り、下部電極32と強誘電体膜36との間及び強誘電体
膜36と上部電極40との間に、それぞれBTOより成
る中間層34、38が形成されていることに主な特徴が
ある。ここで、卑金属とは、貴金属に対する語であり、
一般的には、化学的に安定でなく、空気中で熱すると酸
化されやすく、イオン化傾向の大きい金属のことをい
う。
【0032】PtやIr等は(111)に自己配向しや
すい材料であるため、かかる材料を用いて下部電極や上
部電極を構成した場合には、下部電極や上部電極の表面
の結晶方位が揃いやすい。このため、PtやIr等を下
部電極や上部電極の材料として用いた場合には、強誘電
体膜の結晶方位が揃いやすくなり、良好な強誘電性を示
すペロブスカイト型の結晶構造を有する強誘電体膜を形
成することが可能となる。また、PtやIr等は、高温
での熱処理によっても酸化されにくいという特質を有し
ている。従って、従来は、図13に示すように、キャパ
シタの下部電極132や上部電極140の材料として、
PtやIr等が用いられていた。
【0033】これに対し、Ni等の卑金属は、自己配向
しにくい材料であるため、かかる材料を用いて下部電極
や上部電極を構成した場合には、下部電極や上部電極の
表面の結晶方位が揃いにくい。このため、Ni等の卑金
属を下部電極や上部電極の材料として用いた場合には、
強誘電体膜の結晶方位が揃いにくく、良好なペロブスカ
イト型の結晶構造を有する強誘電体膜を形成することは
困難であった。
【0034】また、PZT膜中のPbやOは、Ni等の
卑金属中に拡散しやすい。このため、下部電極や上部電
極の材料としてNi等の卑金属を用いた場合には、PZ
T膜を結晶化する際の熱処理等により、PZT膜中のP
bやOが下部電極中や上部電極中に拡散し、PZT膜中
でPbやOの欠損が生じてしまう。PZT膜中でPbや
Oの欠損が生じると、PZT膜をペロブスカイト型の構
造に結晶化することが困難となり、良好な強誘電性を得
ることができなくなる。このため、かかる点からも、強
誘電体キャパシタの下部電極や上部電極の材料にNi等
の卑金属を用いることは困難であった。
【0035】また、下部電極や上部電極の材料としてN
i等の卑金属を用いた場合には、PZT膜中のOにより
下部電極や上部電極が酸化されてしまう。このため、か
かる点からも、強誘電体キャパシタの下部電極や上部電
極にNi等の卑金属を用いることは困難であった。
【0036】このように、従来は、強誘電体キャパシタ
の下部電極や上部電極の材料として、高価な貴金属であ
るPtやIr等を用いざるをえなかったため、半導体装
置の低コスト化における阻害要因となっていた。また、
強誘電体キャパシタの下部電極や上部電極の材料として
用いることができる材料がPtやIr等に狭く限定され
ていたため、製造工程の簡略化や更なる電気的特性の改
善等において阻害要因となっていた。
【0037】そこで、本実施形態では、下部電極32と
強誘電体膜36との間及び強誘電体膜36と上部電極4
0との間に、それぞれ、以下のような特質を有するBT
Oより成る中間層34、38を形成することにより、か
かる問題を解決しようとしている。
【0038】BTO膜は、キューリ温度が十分に高くな
いため、BTO膜のみを強誘電体膜として用いて温度特
性の良好な強誘電体キャパシタを構成することは困難で
ある。一方、BTO膜は、Ni等の卑金属より成る下部
電極上に直接形成した場合であっても、不活性雰囲気中
で熱処理を行うと、ペロブスカイト型の結晶を構成し得
るという特質を有している。
【0039】また、BTO膜は、PZT膜中のPbやO
が、Ni等の卑金属より成る下部電極中や上部電極中に
拡散するのを抑制し得るという特質をも有している。こ
のため、BTOより成る中間層を、下部電極とPZT膜
との間及びPZT膜と上部電極との間にそれぞれ形成す
れば、PZT膜中のPbやOが下部電極中や上部電極中
に拡散して、PZT膜が強誘電性を示さなくなってしま
うのを防止することができるとともに、下部電極や上部
電極が酸化されてしまうことをも防止することができ
る。
【0040】このように、本実施形態によれば、下部電
極上と強誘電体膜との間及び強誘電体膜と上部電極との
間に、上記のような特質を有するBTOより成る中間層
をそれぞれ形成しているので、下部電極や上部電極の材
料としてNi等の卑金属を用いる場合であっても、強誘
電性を示すペロブスカイト型の結晶構造を有する強誘電
体膜を形成することができる。本実施形態によれば、強
誘電体キャパシタの下部電極や上部電極にNi等の卑金
属を用いることができるので、半導体装置の低コスト化
を図ることができる。
【0041】また、本実施形態によれば、従来用いるこ
とが困難であったNi等の卑金属を、強誘電体キャパシ
タの下部電極や上部電極の材料として用いることができ
るので、製造工程の簡略化や更なる電気的特性の改善等
を図ることが可能となる。
【0042】(半導体装置の製造方法)次に、本実施形
態による半導体装置の製造方法を図2乃至図5を用いて
説明する。
【0043】まず、図2(a)に示すように、LOCO
S(LOCal Oxidation of Silicon)法により、シリコン
基板10の表面に、素子分離膜14を形成し、素子領域
12を画定する。
【0044】次に、素子領域12に、側面にサイドウォ
ール絶縁膜16が形成されたゲート電極18と、ソース
/ドレイン拡散層20とを有するトランジスタを形成す
る。
【0045】次に、図2(b)に示すように、全面に、
CVD(Chemical Vapor Deposition、化学気相堆積)
法により、シリコン酸化膜より成る膜厚600nmの層
間絶縁膜22を形成し、この後、CMP(Chemical Mec
hanical Polishing、化学的機械的研磨)法により層間
絶縁膜22の表面を平坦化する。
【0046】次に、フォトリソグラフィ技術により、層
間絶縁膜22に、ソース/ドレイン拡散層20に達する
コンタクトホール23を形成する。
【0047】次に、全面に、スパッタ法により、膜厚2
0nmのTi膜と膜厚50nmのTiN膜とを順次形成
することにより、Ti膜とTiN膜とより成る密着層
(図示せず)を形成する。次に、全面に、CVD法によ
り、厚さ600nmのタングステン層(図示せず)を形
成する。これにより、層間絶縁膜22上及びコンタクト
ホール23内に、密着層とタングステン層とが形成され
る。
【0048】次に、CMP法により、層間絶縁膜22の
表面が露出するまで、タングステン層と密着層とを研磨
し、これにより、コンタクトホール23内に埋め込まれ
た密着層とタングステン層とより成る導電プラグ24
a、24bを形成する。
【0049】次に、図2(c)に示すように、全面に、
CVD法により、膜厚100nmのシリコン酸化窒化膜
より成るストッパ膜26を形成する。
【0050】次に、全面に、膜厚250nmのシリコン
酸化膜28を形成する。
【0051】次に、図3(a)に示すように、全面に、
スパッタ法により、膜厚200nmのTiNより成る密
着層30を形成する。
【0052】次に、全面に、アルゴンイオンビームを用
いたスパッタ法により、不活性雰囲気中で、下部電極3
2を形成するための膜厚100nmのNi膜31を形成
する。
【0053】次に、全面に、アルゴンイオンビームを用
いたスパッタ法により、不活性雰囲気中で、中間層34
を形成するための膜厚20nmのBTO(BaTi
3)膜33を形成する。成膜条件は、例えば、Arガ
ス流量を10sccm、真空度を3Pa、印加電力を
1.5W、スパッタ時間を20秒、成膜温度を20〜2
00℃とすることができる。不活性雰囲気中でBTO膜
33を成膜するのは、Niより成る下部電極が酸化され
るのを防止するとともに、所望の組成のBTO膜を形成
するためである。スパッタ法によれば、ターゲットの経
時的な安定性が高いため、安定した組成でBTO膜33
を形成することができる。
【0054】なお、BTO膜33は、ゾル・ゲル(sol-
gel)法によっても形成することができる。ゾル・ゲル
法とは、有機金属溶液を原料とした湿式の成膜法であ
る。ゾル・ゲル法を用いれば、原料の混合比を適宜変更
することにより、BTO膜の組成を簡便に微調整するこ
とができる。
【0055】次に、図3(b)に示すように、全面に、
アルゴンイオンビームを用いたスパッタ法により、強誘
電体膜36を形成するための膜厚200nmのPZT
(PbZrXTi1-X3)膜35を形成する。成膜条件
は、例えば、Arガス流量を10sccm、真空度を3
Pa、印加電力を2kW、スパッタ時間を5分、成膜温
度を20〜200℃とすることができる。不活性雰囲気
中でPZT膜35を成膜するのは、BTO膜の組成が変
化してしまうのを回避するとともに、所望の組成のPZ
T膜を形成するためである。
【0056】なお、ここでは、ペロブスカイト構造に結
晶化されていないBTO膜33上に、PZT膜35を形
成するが、特段の問題はない。後述する熱処理により、
BTO膜33とPZT膜35等とを、一括してペロブス
カイト構造に結晶化することが可能だからである。
【0057】次に、全面に、アルゴンイオンビームを用
いたスパッタ法により、不活性雰囲気中で、中間層38
を形成するための膜厚20nmのBTO膜37を形成す
る。BTO膜37は、例えば、BTO膜33を形成する
際の条件と同様の条件で成膜することができる。なお、
BTO膜37は、BTO膜33と同様に、ゾル・ゲル法
によっても形成することができる。
【0058】次に、全面に、アルゴンイオンビームを用
いたスパッタ法により、不活性雰囲気中で、上部電極4
0を形成するための膜厚80nmのNi膜39を形成す
る。
【0059】次に、不活性雰囲気中で、600℃、10
分間の熱処理を3回繰り返す。不活性雰囲気としては、
例えばArガスを用いることができる。これにより、B
TO膜33、PZT膜35、及びBTO膜37が、ペロ
ブスカイト型の構造に結晶化される。なお、不活性雰囲
気中で熱処理を行うのは、BTO膜33、PZT膜3
5、及びBTO膜37等の組成が変化するのを回避し、
良質なペロブスカイト型の構造に結晶化するためであ
る。
【0060】次に、図4(a)に示すように、フォトリ
ソグラフィ技術により、Ni膜39、BTO膜37、P
ZT膜35、BTO膜33、Ni膜31、及び密着層3
0を、例えばドライエッチングによりパターニングす
る。これにより、Ni膜31より成る下部電極32と、
BTO膜33より成る中間層34と、PZT膜35より
成る強誘電体膜36と、BTO膜37より成る中間層3
8と、Ni膜39より成る上部電極40とより、キャパ
シタ42が形成される。
【0061】次に、図4(b)に示すように、全面に、
膜厚300nmのシリコン酸化膜44を形成する。
【0062】次に、フォトリソグラフィ技術により、シ
リコン酸化膜44に、上部電極40に達するコンタクト
ホール46を形成し、また、シリコン酸化膜44、2
8、及びストッパ膜26に、導体プラグ24aに達する
コンタクトホール48を形成する。
【0063】次に、全面に、TiN膜を形成する。この
後、フォトリソグラフィ技術を用いてTiN膜をパター
ニングすることにより、コンタクトホール46、48を
介して上部電極40と導体プラグ24aとを接続する配
線50を形成する。
【0064】次に、図5に示すように、全面に、膜厚3
00nmのシリコン酸化膜より成る層間絶縁膜52を形
成する。
【0065】次に、フォトリソグラフィ技術により、層
間絶縁膜52、シリコン酸化膜44、28、及びストッ
パ膜26に、導体プラグ24bの上面に達するコンタク
トホール54を形成する。
【0066】次に、全面に、膜厚600nmのAl膜を
形成する。この後、フォトリソグラフィ技術を用いてA
l膜をパターニングすることにより、コンタクトホール
54を介して導体プラグ24bに接続されるビット線5
6を形成する。
【0067】こうして本実施形態による半導体装置が製
造される。
【0068】(半導体装置の製造方法の変形例)次に、
本実施形態による半導体装置の製造方法の変形例につい
て図2乃至図4を用いて説明する。
【0069】本変形例による半導体装置の製造方法は、
BTO膜33を形成した段階で、BTO膜33をペロブ
スカイト構造に結晶化する熱処理を行い、更に、PZT
膜35、BTO膜37及びNi膜39を形成した後で、
PZT膜35及びBTO膜37をペロブスカイト構造に
結晶化する熱処理を行うことに主な特徴がある。
【0070】まず、BTO膜33を形成する工程まで
は、図2(a)乃至図3(a)を用いて上述した半導体
装置の製造方法と同様であるので説明を省略する。
【0071】次に、不活性雰囲気中で、600℃、10
分間の熱処理を3回繰り返し行う。不活性雰囲気として
は、例えばArガスを用いることができる(図3(a)
参照)。
【0072】この後、図3(b)を用いて上述した半導
体装置の製造方法と同様にして、PZT膜35、BTO
膜37、及びNi膜39を順次形成する。
【0073】次に、不活性雰囲気中で、600℃、5分
間の熱処理を3回繰り返し行う。不活性雰囲気として
は、例えばArガスを用いることができる。
【0074】この後の半導体装置の製造方法は、図4
(a)乃至図5を用いて上述した半導体装置の製造方法
と同様であるので説明を省略する。
【0075】こうして、本変形例による半導体装置が製
造される(図5参照)。
【0076】このように、BTO膜33を形成した段階
で、まずBTO膜33をペロブスカイト構造に結晶化す
る熱処理を行い、更に、PZT膜35、BTO膜37及
びNi膜39を形成した後で、PZT膜35及びBTO
膜37をペロブスカイト構造に結晶化する熱処理を行う
場合であっても、図1に示す半導体装置を製造すること
ができる。
【0077】(半導体装置の変形例(その1))次に、
本実施形態による半導体装置の変形例(その1)を図6
(a)を用いて説明する。図6(a)は、本変形例によ
る半導体装置を示す断面図である。なお、図6及び図7
では、キャパシタを除く構成要素については省略されて
いる。
【0078】図6(a)に示すキャパシタ42aは、中
間層34a、38aの材料として、BST(BaXSr
1-XTiO3)が用いられていることに主な特徴がある。
【0079】BST膜は、BTO(BaTiO3)膜と
同様に、上述したような特質を有している。BST膜
は、キューリ温度が十分に高くないため、BST膜のみ
を用いて温度特性の良好な強誘電体キャパシタを構成す
ることは困難である。一方、BST膜は、Ni等の自己
配向性の弱い卑金属より成る下部電極上に直接形成した
場合であっても、熱処理により、ペロブスカイト構造に
結晶化し得るという特質を有している。また、BST膜
もBTO膜と同様に、PZT膜中のPbやOが、Ni等
の卑金属より成る下部電極中や上部電極中に拡散するの
を抑制し得るという特質をも有している。
【0080】従って、本変形例のように、BSTを中間
層の材料として用いた場合であっても、下部電極や上部
電極の材料として卑金属を用いた強誘電体キャパシタを
得ることができる。
【0081】(半導体装置の変形例(その2))次に、
本実施形態による半導体装置の変形例(その2)を図6
(b)を用いて説明する。図6(b)は、本変形例によ
る半導体装置を示す断面図である。
【0082】図6(b)に示すキャパシタ42bは、中
間層34b、38bの材料として、STO(SrTiO
3)が用いられていることに主な特徴がある。
【0083】STO膜も、BTO膜と同様に上述した特
質を有している。
【0084】従って、本変形例のように、STOを中間
層の材料として用いた場合であっても、下部電極や上部
電極の材料として卑金属を用いた強誘電体キャパシタを
得ることができる。
【0085】(半導体装置の変形例(その3))次に、
本実施形態による半導体装置の変形例(その3)を図6
(c)を用いて説明する。図6(c)は、本変形例によ
る半導体装置を示す断面図である。
【0086】図6(c)に示すキャパシタ42cは、中
間層34c、38cの材料として、CaTiO3膜が用
いられていることに主な特徴がある。
【0087】CaTiO3膜も、BTO膜と同様に上述
した特質を有している。
【0088】従って、本変形例のように、CaTiO3
を中間層の材料として用いた場合であっても、下部電極
や上部電極の材料として卑金属を用いた強誘電体キャパ
シタを得ることができる。
【0089】(半導体装置の変形例(その4))次に、
本実施形態による半導体装置の変形例(その4)を図7
(a)を用いて説明する。図7(a)は、本変形例によ
る半導体装置を示す断面図である。
【0090】図7(a)に示すキャパシタ42dは、強
誘電体膜の材料として、PZTにLaが添加されたPL
ZT((Pb1-YLaY)(Zr1-XTiX)O3)が用い
られていることに主な特徴がある。
【0091】PLZT膜も、PZT膜と同様、強誘電性
を示すペロブスカイト型の結晶構造を有する鉛系酸化物
強誘電体膜である。
【0092】本変形例で強誘電体膜の材料としてPLZ
Tが用いられているのは、水素雰囲気中での熱処理を行
った際に、強誘電体膜中から酸素が抜けてしまうのを抑
制するためである。
【0093】一般の半導体装置の製造プロセスでは、水
素雰囲気中で熱処理が行われる場合がある。このため、
強誘電体膜としてPZT膜を用いた場合には、PZT膜
中の酸素が水素と結合しやすいため、水素雰囲気中での
熱処理によりPZT膜中から酸素が抜けてしまい、PZ
T膜において酸素の欠損が生じる場合がある。PZT膜
において酸素の欠損が生じると、良質なペロブスカイト
型の結晶構造が得られなくなり、良好な強誘電性を示す
キャパシタが得られなくなる。
【0094】本変形例のように強誘電体膜の材料として
PLZTを用いた場合には、添加されたLaにより、P
LZT膜中から酸素が抜けてしまうのを抑制することが
できる。従って、本変形例によれば、水素雰囲気中で熱
処理が行われた場合であっても、良質なペロブスカイト
型の結晶構造を維持することができ、良好な強誘電性を
示すキャパシタを得ることが可能となる。
【0095】PLZT膜の組成比は、例えばXを0.
6、Yを0.01とすることができる。なお、PLZT
膜の組成比は、これに限定されるものではなく、所望の
特性を有する強誘電体キャパシタが得られるよう適宜設
定することができる。
【0096】このように、本変形例では、強誘電体膜と
してPLZT膜を用いているので、水素雰囲気中での熱
処理が行われた場合であっても、PLZT膜中から酸素
が抜けてしまうのを抑制することができる。従って、本
実施形態によれば、良好なペロブスカイト型の結晶構造
を確保することができ、電気的特性の良好な強誘電体キ
ャパシタを有する半導体装置を提供することができる。
【0097】(半導体装置の変形例(その5))次に、
本実施形態による半導体装置の変形例(その5)を図7
(b)を用いて説明する。図7(b)は、本変形例によ
る半導体装置を示す断面図である。
【0098】図7(b)に示すキャパシタ42eは、中
間層34a、38aの材料としてBSTが用いられてお
り、強誘電体膜36aの材料としてPLZTが用いられ
ていることに主な特徴がある。
【0099】このようにBSTより成る中間層34a、
38aとPLZTより成る強誘電体膜36aとを組み合
わせた場合であっても、下部電極32や上部電極40の
材料として卑金属を用いた強誘電体キャパシタを得るこ
とができる。
【0100】(半導体装置の変形例(その6))次に、
本実施形態による半導体装置の変形例(その6)を図7
(c)を用いて説明する。図7(c)は、本変形例によ
る半導体装置を示す断面図である。
【0101】図7(c)に示すキャパシタ42fは、下
部電極32a及び上部電極40aの材料としてCuが用
いられていることに主な特徴がある。
【0102】即ち、図1に示す半導体装置では、下部電
極32及び上部電極40の材料としてNiが用いられて
いたが、本変形例では、Cuが用いられている。Cu
は、電気抵抗が小さく、しかも耐熱性が高いことから、
近時、半導体装置の配線材料等として注目を集めている
材料である。従って、本変形例によれば、配線等と一体
に上部電極や下部電極を形成することも可能となる。
【0103】このように、中間層、強誘電体膜、下部電
極及び上部電極は、所望の特性を有する強誘電体キャパ
シタが得られるよう、材料や組成や組み合わせ等を適宜
設定することができる。
【0104】[第2実施形態]本発明の第2実施形態に
よる半導体装置及びその製造方法を図8及び図9を用い
て説明する。図8は、本実施形態による半導体装置を示
す断面図である。図8(a)は、本実施形態による半導
体装置の構成を示す断面図である。図8(b)は、本実
施形態による半導体装置のキャパシタの構造を示す断面
図である。図9は、本実施形態による半導体装置の製造
方法を示す工程断面図である。図1乃至図7に示す第1
実施形態による半導体装置及びその製造方法と同一の構
成要素には、同一の符号を付して説明を省略または簡潔
にする。
【0105】(半導体装置)まず、本実施形態による半
導体装置について図8を用いて説明する。
【0106】本実施形態による半導体装置は、下部電極
の材料としてNiが用いられており、上部電極の材料と
してPtが用いられていることに主な特徴がある。
【0107】図8に示すように、Niより成る下部電極
32上には、BTOより成る中間層34が形成されてい
る。中間層34上には、PZTより成る強誘電体膜36
が形成されている。
【0108】強誘電体膜36上には、Ptより成る上部
電極58が直接形成されている。本実施形態では、上部
電極58の材料としてPtが用いられているため、強誘
電体膜36と上部電極58との間に中間層を形成するこ
とを要しない。
【0109】これら下部電極32、中間層34、強誘電
体膜36、及び上部電極58により、メモリ用のキャパ
シタ42gが構成されている。
【0110】本実施形態によれば、少なくとも下部電極
32に安価な卑金属であるNiが用いられているため、
下部電極及び上部電極の両方に高価な貴金属が用いられ
ている図13に示す従来の半導体装置と比べて、低コス
トで半導体装置を提供することができる。
【0111】(半導体装置の製造方法)次に、本実施形
態による半導体装置の製造方法について図9を用いて説
明する。
【0112】まず、BTO膜33を形成する工程まで
は、図2(a)乃至図3(a)に示す第1実施形態によ
る半導体装置の製造方法と同様であるので説明を省略す
る。
【0113】次に、図9(a)に示すように、第1実施
形態と同様にして、強誘電体膜36を形成するための膜
厚200nmのPZT膜35を形成する。
【0114】次に、全面に、スパッタ法により、上部電
極58を形成するための膜厚100nmのPt膜57を
形成する。
【0115】この後の半導体装置の製造方法は、図4
(a)乃至図5に示す第1実施形態による半導体装置の
製造方法と同様であるので、説明を省略する。
【0116】こうして本実施形態による半導体装置が製
造される(図9(b)参照)。
【0117】このように、本実施形態によれば、少なく
とも下部電極には安価な卑金属が用いられているため、
下部電極及び上部電極の両方に高価な貴金属が用いられ
ている図13に示す従来の半導体装置と比べて、低コス
トで半導体装置を提供することができる。
【0118】[第3実施形態]本発明の第3実施形態に
よる半導体装置及びその製造方法を図10及び図11を
用いて説明する。図10は、本実施形態による半導体装
置を示す断面図である。図10(a)は、本実施形態に
よる半導体装置の構成を示す断面図である。図10
(b)は、本実施形態による半導体装置のキャパシタの
構造を示す断面図である。図11は、本実施形態による
半導体装置の製造方法を示す工程断面図である。図1乃
至図9に示す第1又は第2実施形態による半導体装置及
びその製造方法と同一の構成要素には、同一の符号を付
して説明を省略または簡潔にする。
【0119】(半導体装置)まず、本実施形態による半
導体装置について図10を用いて説明する。
【0120】図10に示す半導体装置は、強誘電体膜6
0として、AをTl、Pb、Bi又は希土類元素のうち
少なくともいずれかの元素とし、BをBi、Pb、C
a、Sr又はBaのうち少なくともいずれかの元素と
し、CをTi、Nb、Ta、W、Mo、Fe、Co、C
r又はZrのうち少なくともいずれかの元素とし、Yを
2、3、4又は5のいずれかとする、(AO)2(BY-1
Y3Y+1)膜が用いられていることに主な特徴があ
る。
【0121】第1及び第2実施形態では、強誘電体膜3
6としてPZT膜のような鉛系酸化物強誘電体膜を用い
たが、本実施形態のような強誘電体膜を用いた場合であ
っても、特段の問題はない。即ち、本実施形態のような
強誘電体膜を用いた場合であっても、良好な強誘電性を
示す結晶構造を構成することができ、良好な電気的特性
を有する強誘電体キャパシタを得ることができる。
【0122】上記の(AO)2(BY-1Y3Y+1)膜に
おいて、例えばAをBi、BをSr、CをTa、Yを2
とすれば、SBT(SrBi2Ta29)膜となる。
【0123】SBT膜は、ペロブスカイト構造とBi2
3とが層状に重なり合った結晶構造を有する強誘電体
膜、即ちビスマス層状構造強誘電体膜である。
【0124】ビスマス層状構造強誘電体膜は、鉛系酸化
物強誘電体膜と同様に、良好な強誘電性を示す膜であ
る。
【0125】SBT膜のようなビスマス層状構造強誘電
体膜も、PZT膜を用いた場合と同様に、中間層34、
38を形成することによって、下部電極32や上部電極
40にNi等の卑金属を用いた場合であっても、良好な
強誘電性を示す強誘電体膜60を得ることができる。
【0126】このように、本実施形態によれば、上記の
ような強誘電体膜を用いた場合であっても、下部電極や
上部電極の材料として卑金属を用いた強誘電体キャパシ
タを得ることができる。
【0127】また、本実施形態によれば、上記のような
強誘電体膜を用いた場合であっても、下部電極や上部電
極の材料として用いることができる材料が、PtやIr
等に狭く限定されないため、製造工程の簡略化や更なる
電気的特性の改善等を図ることも可能となる。
【0128】(半導体装置の製造方法)次に、本実施形
態による半導体装置の製造方法を図11を用いて説明す
る。
【0129】まず、BTO膜31を形成する工程まで
は、図2(a)乃至図3(a)に示す第1実施形態によ
る半導体装置の製造方法と同様であるので説明を省略す
る。
【0130】次に、図11(a)に示すように、全面
に、アルゴンイオンビームを用いたスパッタ法により、
強誘電体膜60を形成するための膜厚200nmのSB
T膜59を形成する。成膜条件は、例えば、Arガス流
量を10sccm、真空度を3Pa、印加電力を2k
W、スパッタ時間を5分、成膜温度を20〜200℃と
することができる。
【0131】次に、第1実施形態と同様にして、中間層
38を形成するためのBTO膜37と、上部電極40を
形成するためのNi膜39とを順次形成する。
【0132】この後の半導体装置の製造方法は、図4
(a)乃至図5に示す第1実施形態による半導体装置の
製造方法と同様であるので、説明を省略する。
【0133】こうして本実施形態による半導体装置が製
造される(図11(b)参照)。
【0134】(変形例(その1))次に、本実施形態に
よる半導体装置の変形例(その1)を図12(a)を用
いて説明する。図12(a)は、本変形例による半導体
装置を示す断面図である。
【0135】図12(a)に示すキャパシタ42hは、
上記の(AO)2(BY-1Y3Y+1)膜において、Aを
Bi、BをBa、CをTi、Yを3とする強誘電体膜、
即ちBi2Ba2Ti312膜が強誘電体膜60aとして
用いられていることに主な特徴がある。
【0136】Bi2Ba2Ti312膜も、SBT膜と同
様、ビスマス層状構造の強誘電体膜である。
【0137】このように、強誘電体膜の材料としてBi
2Ba2Ti312を用いた場合であっても、下部電極や
上部電極の材料として卑金属を用いた強誘電体キャパシ
タを得ることができる。
【0138】(変形例(その2))次に、本実施形態に
よる半導体装置の変形例(その2)を図12(b)を用
いて説明する。図12(b)は、本変形例による半導体
装置を示す断面図である。
【0139】図12(b)に示すキャパシタ42iは、
上記の(AO)2(BY-1Y3Y+1)膜において、Aを
Bi、BをCa、CをTi、Yを4とする強誘電体膜、
即ちBi2Ca3Ti415膜が強誘電体膜60a強誘電
体膜60bの材料としてBi2Ca3Ti415が用いら
れていることに主な特徴がある。
【0140】Bi2Ca3Ti415膜も、SBT膜と同
様、ビスマス層状構造の強誘電体膜である。
【0141】このように、強誘電体膜の材料としてBi
2Ca3Ti415を用いた場合であっても、下部電極や
上部電極の材料として卑金属を用いた強誘電体キャパシ
タを得ることができる。
【0142】[変形実施形態]本発明は上記実施形態に
限らず種々の変形が可能である。
【0143】例えば、上記実施形態では、中間層にBT
O等を用いる場合を例に説明したが、中間層は上記実施
形態で列挙した材料に限定されるものではなく、上記の
特質を有する材料、即ち、自己配向性の弱い材料より成
る下部電極上に形成する場合であってもペロブスカイト
構造に結晶化することができ、下部電極や上部電極の材
料として卑金属を用いた場合であっても下部電極や上部
電極の酸化を防止することができ、しかも、強誘電体膜
中の元素が下部電極や上部電極中に移動してしまうのを
抑制し得る材料であれば、広く用いることができる。
【0144】例えば、上記のような要件を満足する材料
として、BTOに、Ca、Sr、Tl、Pb、Bi、希
土類元素、Nb、Ta、W、Mo、Fe、Co、Cr、
又はZrの少なくともいずれかの元素が更に添加された
材料が考えられる。具体的には、例えば、Ba(BiX
NbYTi1-X-Y)O3、Ba(BiXTaYTi1-X-Y)O
3、Ba(BiXYTi1-X-Y)O3、Ba(BiXMoY
Ti1-X-Y)O3、Ba(BiXFeYTi1-X-Y)O3、B
a(BiXCoYTi1-X-Y)O3、Ba(BiXCrYTi
1-X-Y)O3、Ba(BiXZrYTi1-X-Y)O3等を中間
層の材料として用いることができる。これらの材料につ
いては、組成比は、例えばXを0.25、Yを0.25
とすることができる。
【0145】また、中間層の材料として、(BaXCaY
Sr1-X-Y)TiO3、(BaXTlYSr1-X-Y)TiO3
等を用いることもできる。これらの材料については、組
成比は、例えば組成比Xを0.5、Yを0.25とする
ことができる。また、中間層の材料として、(BaX
1-X)TiO3等を用いることもできる。この材料の組
成比は、例えばXを0.5とすることができる。また、
中間層の材料として、BaX(ErYTi1-Y)O3等を用
いることもできる。この材料については、組成比は、例
えばXを0.5、Yを0.5とすることができる。な
お、これら組成比については、所望の特性を有する中間
層が得られるよう、適宜設定することができる。
【0146】また、上記実施形態では、強誘電体膜の材
料として鉛系酸化物強誘電体等を用いる場合を例に説明
したが、強誘電体膜の材料は上記実施形態で示した強誘
電体に限定されるものではなく、他のあらゆる材料より
成る強誘電体膜を適宜用いることができる。
【0147】また、第1及び第2実施形態では、鉛系酸
化物強誘電体の例としてPZT等を例に説明したが、鉛
系酸化物強誘電体は、上記実施形態で列挙した材料に限
定されるものではなく、他のあらゆる鉛系酸化物強誘電
体を適宜用いることができる。例えば、PZTにLa、
Sr又はCaの少なくともいずれかの元素が更に添加さ
れていてもよい。例えば、PZTにLaとCaとSrと
が添加された鉛系酸化物強誘電体であるPLCSZTを
用いることができる。
【0148】また、上記実施形態では、下部電極や上部
電極の材料としてNiやCuを用いる場合を例に説明し
たが、他のあらゆる卑金属を適宜用いることができる。
例えばCr等を用いることができる。
【0149】また、上記実施形態では、下部電極や上部
電極の材料としてNiを用いる場合を例に説明したが、
Niに他の元素が添加されていてもよい。例えば、Ni
に、Sc、Ti、V、Cr、Mo、Fe、Co、Cu、
Y、Zr、Nb、Mn、Ta、W、Ir又はPtの少な
くともいずれかの元素が更に添加されていてもよい。
【0150】また、上記実施形態では、下部電極や上部
電極の材料としてCuを用いる場合についても説明した
が、Cuに他の元素が添加されていてもよい。例えば、
Cuに、Sc、Ti、V、Cr、Mo、Fe、Co、N
i、Y、Zr、Nb、Mn、Ta、W、Ir又はPtの
少なくともいずれかの元素が更に添加されていてもよ
い。
【0151】また、上記実施形態では、下部電極や上部
電極の材料としてNi等の卑金属を用いて低コスト化を
図る場合を例に説明したが、比較的安価な貴金属を用い
て低コスト化を図ってもよい。例えば、PtやIr等よ
り安価なAu等を用いれば、従来の半導体装置と比べて
低コストで半導体装置を提供することができる。
【0152】また、第2実施形態では、貴金属より成る
上部電極の材料としてPtを用いる場合を例に説明した
が、貴金属より成る上部電極の材料はPtに限定される
ものではない。例えば、Pt合金を用いてもよいし、I
rやIr合金等を用いてもよい。
【0153】また、第2実施形態では、下部電極に卑金
属を用い、上部電極に貴金属を用いる場合を例に説明し
たが、下部電極に貴金属を用い、上部電極に卑金属を用
いてもよい。この場合には、強誘電体膜と上部電極との
間に中間層を形成することを要する。
【0154】また、第3実施形態では、ビスマス層状構
造強誘電体の例としてBST等を例に説明したが、ビス
マス層状構造強誘電体は、第3実施形態に列挙した材料
に限定されるものではなく、他のあらゆるビスマス層状
構造強誘電体を適宜用いることができる。
【0155】また、第3実施形態では、A、B、C及び
Yの設定について、ビスマス層状構造強誘電体となる場
合を例に説明したが、A、B、C及びYの設定はビスマ
ス層状構造強誘電体になる場合に限定されるものではな
く、所望の特性を有する強誘電体が得られるようA、
B、C及びYを適宜設定することができる。
【0156】また、上記実施形態では、FRAMに適用
する場合を例に説明したが、適用する対象はFRAMに
限定されるものではなく、強誘電体膜を用いたあらゆる
半導体装置に適用することができる。
【0157】また、上記実施形態では、中間層や強誘電
体膜をスパッタ法やゾル・ゲル法を用いて形成する場合
を例に説明したが、中間層や強誘電体膜はスパッタ法や
ゾル・ゲル法のみならず、他の成膜方法により形成して
もよい。
【0158】また、上記実施形態では、中間層や強誘電
体膜を形成する際に用いる不活性雰囲気として、アルゴ
ンガスを例に説明したが、アルゴンガスのみならず、他
のあらゆる不活性ガスを用いることができる。例えば、
ヘリウムガス、ネオンガス、クリプトンガス、窒素ガ
ス、キセノンガス、又はこれらの混合ガス等を適宜用い
ることもできる。
【0159】[付記] (付記1) 第1の電極と、前記第1の電極上に形成さ
れた強誘電体膜と、前記強誘電体膜上に形成された第2
の電極とを有する半導体装置であって、前記第1の電極
と前記強誘電体膜との間と、前記強誘電体膜と前記第2
の電極との間とのうち、少なくとも一方に形成され、ペ
ロブスカイト型の結晶構造を有する中間層を更に有する
ことを特徴とする半導体装置。
【0160】(付記2) 付記1記載の半導体装置にお
いて、前記中間層は、BaTiO3層、SrTiO3層、
又はCaTiO3層であることを特徴とする半導体装
置。
【0161】(付記3) 付記1又は2記載の半導体装
置において、前記中間層は、Ca、Sr、Tl、Pb、
Bi、希土類元素、Nb、Ta、W、Mo、Fe、C
o、Cr、又はZrのうち少なくともいずれかの元素が
更に添加されていることを特徴とする半導体装置。
【0162】(付記4) 付記1乃至3のいずれかに記
載の半導体装置において、前記第1の電極及び/又は前
記第2の電極は、卑金属であることを特徴とする半導体
装置。
【0163】(付記5) 付記4記載の半導体装置にお
いて、前記卑金属は、Ni、Cu又はCrであることを
特徴とする半導体装置。
【0164】(付記6) 付記1乃至5のいずれかに記
載の半導体装置において、前記強誘電体膜は、鉛系酸化
物強誘電体膜であることを特徴とする半導体装置。
【0165】(付記7) 付記6記載の半導体装置にお
いて、前記鉛系酸化物強誘電体膜は、PbZrXTi1-X
3膜であることを特徴とする半導体装置。
【0166】(付記8) 付記7記載の半導体装置にお
いて、前記PbZrXTi1-X3膜は、La、Sr又は
Caのうち少なくともいずれかの元素が更に添加されて
いることを特徴とする半導体装置。
【0167】(付記9) 付記1乃至5のいずれかに記
載の半導体装置において、前記強誘電体膜は、AをT
l、Pb、Bi又は希土類元素のうち少なくともいずれ
かの元素とし、BをBi、Pb、Ca、Sr又はBaの
うち少なくともいずれかの元素とし、CをTi、Nb、
Ta、W、Mo、Fe、Co、Cr又はZrのうち少な
くともいずれかの元素とし、Yを2、3、4又は5のい
ずれかとする、(AO) 2(BY-1Y3Y+1)膜である
ことを特徴とする半導体装置。
【0168】(付記10) 付記9記載の半導体装置に
おいて、前記強誘電体膜は、ビスマス層状構造強誘電体
膜であることを特徴とする半導体装置。
【0169】(付記11) 付記10記載の半導体装置
において、前記ビスマス層状構造強誘電体膜は、SrB
2Ta29膜、Bi2Ba2Ti312膜又はBi2Ca3
Ti 415膜であることを特徴とする半導体装置。
【0170】(付記12) 第1の電極と、前記第1の
電極上に形成された強誘電体膜と、前記強誘電体膜上に
形成された第2の電極とを有するキャパシタと、前記第
1の電極又は前記第2の電極に接続されたトランジスタ
とを有する半導体装置であって、前記第1の電極と前記
強誘電体膜との間と、前記強誘電体膜と前記第2の電極
との間とのうち、少なくとも一方に形成され、ペロブス
カイト型の結晶構造を有する中間層を更に有することを
特徴とする半導体装置。
【0171】(付記13) 第1の電極を形成する工程
と、前記第1の電極上に強誘電体膜を形成する工程と、
前記強誘電体膜上に第2の電極を形成する工程とを有す
る半導体装置の製造方法であって、前記第1の電極を形
成する工程の後で、前記強誘電体膜を形成する工程の前
に、及び/又は、前記強誘電体膜を形成する工程の後
で、前記第2の電極を形成する工程の前に、ペロブスカ
イト型に結晶化され得る中間層を形成する工程を更に有
することを特徴とする半導体装置の製造方法。
【0172】(付記14) 付記13記載の半導体装置
の製造方法において、前記中間層を形成する工程では、
不活性雰囲気中で前記中間層を形成することを特徴とす
る半導体装置の製造方法。
【0173】
【発明の効果】以上の通り、本発明によれば、下部電極
上と強誘電体膜との間及び強誘電体膜と上部電極との間
に、自己配向性の弱い材料より成る下部電極上に形成す
る場合であってもペロブスカイト構造に結晶化すること
ができ、下部電極や上部電極の材料として卑金属を用い
た場合であっても下部電極や上部電極の酸化を防止する
ことができ、しかも、強誘電体膜中の元素が下部電極や
上部電極中に移動してしまうのを抑制し得る材料より成
る中間層をそれぞれ形成しているので、強誘電体キャパ
シタの下部電極や上部電極の材料として卑金属等の自己
配向性の弱い材料を用いる場合であっても、強誘電性を
示す結晶構造を有する強誘電体膜を形成することができ
る。本発明によれば、強誘電体キャパシタの下部電極や
上部電極の材料として安価な卑金属等を用いることがで
きるので、半導体装置の低コスト化を図ることができ
る。
【0174】また、本発明によれば、強誘電体キャパシ
タの下部電極や上部電極の材料として従来用いることが
困難であった材料を用いることができるので、製造工程
の簡略化や更なる電気的特性の改善等を図ることが可能
となる。
【図面の簡単な説明】
【図1】本発明の第1実施形態による半導体装置を示す
断面図である。
【図2】本発明の第1実施形態による半導体装置の製造
方法を示す工程断面図(その1)である。
【図3】本発明の第1実施形態による半導体装置の製造
方法を示す工程断面図(その2)である。
【図4】本発明の第1実施形態による半導体装置の製造
方法を示す工程断面図(その3)である。
【図5】本発明の第1実施形態による半導体装置の製造
方法を示す工程断面図(その4)である。
【図6】本発明の第1実施形態の変形例による半導体装
置を示す断面図である。
【図7】本発明の第1実施形態の変形例による半導体装
置を示す断面図である。
【図8】本発明の第2実施形態による半導体装置を示す
断面図である。
【図9】本発明の第2実施形態による半導体装置の製造
方法を示す工程断面図である。
【図10】本発明の第3実施形態による半導体装置を示
す断面図である。
【図11】本発明の第3実施形態による半導体装置の製
造方法を示す工程断面図である。
【図12】本発明の第3実施形態の変形例による半導体
装置を示す断面図である。
【図13】従来のFRAMのキャパシタを示す概念図で
ある。
【符号の説明】
10…シリコン基板 12…素子領域 14…素子分離膜 16…サイドウォール絶縁膜 18…ゲート電極 20…ソース/ドレイン拡散層 22…層間絶縁膜 23…コンタクトホール 24a、24b…導体プラグ 26…ストッパ膜 28…シリコン酸化膜 30…密着層 31…Ni膜 32、32a…下部電極 33…BTO膜 34、34a〜34c…中間層 35…PZT膜 36、36a…強誘電体膜 37…BTO膜 38、38a〜38c…中間層 39…Ni膜 40、40a…上部電極 42、42a〜42i…キャパシタ 44…シリコン酸化膜 46…コンタクトホール 48…コンタクトホール 50…配線 52…層間絶縁膜 54…コンタクトホール 56…ビット線 57…Pt膜 58…上部電極 59…SBT膜 60、60a、60b…強誘電体膜 132…下部電極 136…強誘電体膜 140…上部電極 142…キャパシタ
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5F083 AD49 FR02 GA21 JA14 JA15 JA17 JA31 JA38 JA39 JA40 JA56 MA06 MA19 PR22 PR33 PR40

Claims (10)

    【特許請求の範囲】
  1. 【請求項1】 第1の電極と、前記第1の電極上に形成
    された強誘電体膜と、前記強誘電体膜上に形成された第
    2の電極とを有する半導体装置であって、 前記第1の電極と前記強誘電体膜との間と、前記強誘電
    体膜と前記第2の電極との間とのうち、少なくとも一方
    に形成され、ペロブスカイト型の結晶構造を有する中間
    層を更に有することを特徴とする半導体装置。
  2. 【請求項2】 請求項1記載の半導体装置において、 前記中間層は、BaTiO3層、SrTiO3層、又はC
    aTiO3層であることを特徴とする半導体装置。
  3. 【請求項3】 請求項1又は2記載の半導体装置におい
    て、 前記第1の電極及び/又は前記第2の電極は、卑金属で
    あることを特徴とする半導体装置。
  4. 【請求項4】 請求項3記載の半導体装置において、 前記卑金属は、Ni、Cu又はCrであることを特徴と
    する半導体装置。
  5. 【請求項5】 請求項1乃至4のいずれか1項に記載の
    半導体装置において、 前記強誘電体膜は、鉛系酸化物強誘電体膜であることを
    特徴とする半導体装置。
  6. 【請求項6】 請求項5記載の半導体装置において、 前記鉛系酸化物強誘電体膜は、PbZrXTi1-X3
    であることを特徴とする半導体装置。
  7. 【請求項7】 請求項1乃至4のいずれか1項に記載の
    半導体装置において、 前記強誘電体膜は、AをTl、Pb、Bi又は希土類元
    素のうち少なくともいずれかの元素とし、BをBi、P
    b、Ca、Sr又はBaのうち少なくともいずれかの元
    素とし、CをTi、Nb、Ta、W、Mo、Fe、C
    o、Cr又はZrのうち少なくともいずれかの元素と
    し、Yを2、3、4又は5のいずれかとする、(AO)
    2(BY-1Y3Y+1)膜であることを特徴とする半導体
    装置。
  8. 【請求項8】 請求項7記載の半導体装置において、 前記強誘電体膜は、ビスマス層状構造強誘電体膜である
    ことを特徴とする半導体装置。
  9. 【請求項9】 第1の電極と、前記第1の電極上に形成
    された強誘電体膜と、前記強誘電体膜上に形成された第
    2の電極とを有するキャパシタと、前記第1の電極又は
    前記第2の電極に接続されたトランジスタとを有する半
    導体装置であって、 前記第1の電極と前記強誘電体膜との間と、前記強誘電
    体膜と前記第2の電極との間とのうち、少なくとも一方
    に形成され、ペロブスカイト型の結晶構造を有する中間
    層を更に有することを特徴とする半導体装置。
  10. 【請求項10】 第1の電極を形成する工程と、前記第
    1の電極上に強誘電体膜を形成する工程と、前記強誘電
    体膜上に第2の電極を形成する工程とを有する半導体装
    置の製造方法であって、 前記第1の電極を形成する工程の後で、前記強誘電体膜
    を形成する工程の前に、及び/又は、前記強誘電体膜を
    形成する工程の後で、前記第2の電極を形成する工程の
    前に、ペロブスカイト型に結晶化され得る中間層を形成
    する工程を更に有することを特徴とする半導体装置の製
    造方法。
JP2001004150A 2001-01-11 2001-01-11 半導体装置及びその製造方法 Withdrawn JP2002208678A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2001004150A JP2002208678A (ja) 2001-01-11 2001-01-11 半導体装置及びその製造方法
US09/960,296 US20020090742A1 (en) 2001-01-11 2001-09-24 Semiconductor device and method for fabricating the same
TW090123953A TW504836B (en) 2001-01-11 2001-09-27 Semiconductor device and method for fabricating the same
EP01308381A EP1223622A3 (en) 2001-01-11 2001-10-01 Semiconductor device and method for fabrication thereof
KR10-2001-0062301A KR100421506B1 (ko) 2001-01-11 2001-10-10 반도체 장치 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001004150A JP2002208678A (ja) 2001-01-11 2001-01-11 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2002208678A true JP2002208678A (ja) 2002-07-26

Family

ID=18872380

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001004150A Withdrawn JP2002208678A (ja) 2001-01-11 2001-01-11 半導体装置及びその製造方法

Country Status (5)

Country Link
US (1) US20020090742A1 (ja)
EP (1) EP1223622A3 (ja)
JP (1) JP2002208678A (ja)
KR (1) KR100421506B1 (ja)
TW (1) TW504836B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100390845B1 (ko) * 2001-06-30 2003-07-12 주식회사 하이닉스반도체 반도체 소자의 강유전체 캐패시터 및 그 형성방법
US7029984B2 (en) 2003-06-06 2006-04-18 Fujitsu Limited Method for fabricating semiconductor device
JP2007150207A (ja) * 2005-11-30 2007-06-14 Tdk Corp 誘電体素子とその製造方法
JP2007243115A (ja) * 2006-03-13 2007-09-20 Seiko Epson Corp 半導体装置及びその製造方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030075778A1 (en) * 1997-10-01 2003-04-24 Patrick Klersy Programmable resistance memory element and method for making same
TW201738888A (zh) * 2016-04-18 2017-11-01 Univ Chang Gung 記憶體之結構
US20220181433A1 (en) * 2020-12-09 2022-06-09 Intel Corporation Capacitors with built-in electric fields

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3106255B2 (ja) * 1991-08-16 2000-11-06 ローム株式会社 強誘電体デバイス
EP0568064B1 (en) * 1992-05-01 1999-07-14 Texas Instruments Incorporated Pb/Bi-containing high-dielectric constant oxides using a non-Pb/Bi-containing perovskite as a buffer layer
US5471364A (en) * 1993-03-31 1995-11-28 Texas Instruments Incorporated Electrode interface for high-dielectric-constant materials
JP3435966B2 (ja) * 1996-03-13 2003-08-11 株式会社日立製作所 強誘電体素子とその製造方法
TW345723B (en) * 1996-07-09 1998-11-21 Hitachi Ltd Semiconductor memory and process for producing the same
KR100247919B1 (ko) * 1996-12-31 2000-03-15 윤종용 강유전체막을구비한캐패시터
JP3087672B2 (ja) * 1997-01-07 2000-09-11 日本電気株式会社 薄膜キャパシタ
JPH10247664A (ja) * 1997-03-04 1998-09-14 Hitachi Ltd 半導体集積回路装置およびその製造方法
KR19980082687A (ko) * 1997-05-08 1998-12-05 김영환 다층 구조를 이용한 강유전체 캐패시터 및 그 제조 방법
WO1999025014A1 (fr) * 1997-11-10 1999-05-20 Hitachi, Ltd. Element dielectrique et mode de fabrication
JP3092659B2 (ja) * 1997-12-10 2000-09-25 日本電気株式会社 薄膜キャパシタ及びその製造方法
KR20000014388A (ko) * 1998-08-20 2000-03-15 윤종용 강유전체 메모리 커패시터 및 그 제조방법
JP3468706B2 (ja) * 1998-09-17 2003-11-17 富士通株式会社 半導体装置およびその製造方法
KR20010045568A (ko) * 1999-11-05 2001-06-05 윤종용 후속 열처리에 의한 결함생성이 억제되는 커패시터 제조방법
JP2001189430A (ja) * 1999-12-28 2001-07-10 Toshiba Corp 強誘電体キャパシタ
US6518609B1 (en) * 2000-08-31 2003-02-11 University Of Maryland Niobium or vanadium substituted strontium titanate barrier intermediate a silicon underlayer and a functional metal oxide film

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100390845B1 (ko) * 2001-06-30 2003-07-12 주식회사 하이닉스반도체 반도체 소자의 강유전체 캐패시터 및 그 형성방법
US7029984B2 (en) 2003-06-06 2006-04-18 Fujitsu Limited Method for fabricating semiconductor device
JP2007150207A (ja) * 2005-11-30 2007-06-14 Tdk Corp 誘電体素子とその製造方法
JP4670612B2 (ja) * 2005-11-30 2011-04-13 Tdk株式会社 誘電体素子とその製造方法
JP2007243115A (ja) * 2006-03-13 2007-09-20 Seiko Epson Corp 半導体装置及びその製造方法

Also Published As

Publication number Publication date
TW504836B (en) 2002-10-01
KR100421506B1 (ko) 2004-03-09
EP1223622A2 (en) 2002-07-17
KR20020060563A (ko) 2002-07-18
EP1223622A3 (en) 2004-07-28
US20020090742A1 (en) 2002-07-11

Similar Documents

Publication Publication Date Title
JP3929513B2 (ja) 誘電体キャパシタおよびその製造方法
JP3319994B2 (ja) 半導体記憶素子
KR100308241B1 (ko) 반도체장치의 제조방법
JP3661850B2 (ja) 半導体装置およびその製造方法
JPH09260600A (ja) 半導体メモリ素子の製造方法
JP3665570B2 (ja) コンデンサ電極装置
JP2001126955A (ja) 半導体装置およびその製造方法
JP2004186517A (ja) 強誘電体型不揮発性半導体メモリ及びその製造方法
JPH11111930A (ja) 半導体記憶素子の製造方法
JP2002208678A (ja) 半導体装置及びその製造方法
JPH07245236A (ja) 誘電体キャパシタおよびその製造方法
US20010051381A1 (en) Method for manufacturing a ferroelectric memory
WO2000046856A1 (fr) Condensateur et son procede de fabrication
JP3981142B2 (ja) 強誘電体キャパシタおよびその製造方法
JP2002231903A (ja) 誘電体素子およびその製造方法
JP2003197874A (ja) 半導体装置の製造方法
JP2000022109A (ja) 半導体装置およびその製造方法
JP4402875B2 (ja) 強誘電体型不揮発性半導体メモリの製造方法
KR100498608B1 (ko) 강유전체 캐패시터 제조 방법
JP2003243628A (ja) 強誘電体薄膜、強誘電体キャパシタ、及び強誘電体メモリ素子の製造方法
KR100288688B1 (ko) 반도체메모리소자의제조방법
JP3823294B2 (ja) 有機金属気相成長法
KR20020002614A (ko) 씨드층 제거 공정을 생략할 수 있는 반도체 메모리 소자제조 방법
KR100616211B1 (ko) 반도체 소자의 캐패시터 제조 방법
KR100223893B1 (ko) 반도체 메모리소자의 제조방법

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20080401