JP3435966B2 - 強誘電体素子とその製造方法 - Google Patents

強誘電体素子とその製造方法

Info

Publication number
JP3435966B2
JP3435966B2 JP05577296A JP5577296A JP3435966B2 JP 3435966 B2 JP3435966 B2 JP 3435966B2 JP 05577296 A JP05577296 A JP 05577296A JP 5577296 A JP5577296 A JP 5577296A JP 3435966 B2 JP3435966 B2 JP 3435966B2
Authority
JP
Japan
Prior art keywords
ferroelectric
thin film
orientation
ferroelectric thin
conductive oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP05577296A
Other languages
English (en)
Other versions
JPH09245525A (ja
Inventor
俊秀 生田目
孝明 鈴木
知司 大石
高橋　　研
邦裕 前田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP05577296A priority Critical patent/JP3435966B2/ja
Priority to TW086102504A priority patent/TW348320B/zh
Priority to EP97103968A priority patent/EP0795898A3/en
Priority to US08/814,382 priority patent/US6198119B1/en
Priority to CN97109593A priority patent/CN1165380A/zh
Priority to KR1019970008457A priority patent/KR970067924A/ko
Publication of JPH09245525A publication Critical patent/JPH09245525A/ja
Application granted granted Critical
Publication of JP3435966B2 publication Critical patent/JP3435966B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31691—Inorganic layers composed of oxides or glassy oxides or oxide based glass with perovskite structure

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、不揮発性を利用し
たＦＲＡＭ，焦電効果を用いた赤外線センサー，記憶素
子，通信部品として広範な応用を有する強誘電体素子、
そのメモリーセルおよびその製造方法に関する。
【０００２】
【従来の技術】半導体メモリーとしては、電源オフ時で
もデータが保持される不揮発性を利用したＲＯＭ（Read
Only Memory）があるが、書き換え回数が制限された
り、スピードが遅いなどの問題点も含んでいる。また、
この他にデータの高速書き換えに特徴を持っているＲＡ
Ｍ（Random Access Memory）がある。特に強誘電体を用
いたＦＲＡＭは、極性の異なる二つの残留分極を利用し
ていることにより、不揮発性と同時に書き換え回数も１
０10〜１０12回と非常に優れている。さらに、書き換え
のスピードもμｓ以下と非常に高速であり、次世代の理
想的メモリーとして注目されている。
【０００３】このようなＦＲＡＭの大容量化，不揮発性
化，高速化を実現するための開発がなされている。しか
し、書き込み回数の増加に伴って強誘電体の自発分極
(Ｐｒ)が低下するといった膜疲労が大きな問題点として
生じた。大容量化，耐久化には、（１）大きな自発分極
（Ｐｒ）を持つ強誘電体材料の採用、（２）膜疲労に強
い強誘電体材料の採用が良く知られている。これらの材
料としては、ペロブスカイト構造の酸化物が広く利用さ
れている。このうち、結晶構造がペロブスカイト構造の
単一格子であるＰＺＴ(Ｐｂ(Ｚｒ1-xＴｉx)Ｏ3）は、大
きなＰｒを持ち、さらにＰｒに結晶の異方性がないこと
が知られている。この材料を用いたダイオード構造の不
揮発性メモリ動作として使用する例が、インターナショ
ナル・エレクトロン・デバイス・ミィーティング・テク
ニカル・ダイジェスト１９８９年２５５頁（IEEE IEDM
Tech. Dig.：２５５−２５６，１９８９）で行われてい
る。また、ペロブスカイト構造の単一格子が複数個重な
った結晶構造であるＢｉ層状強誘電体のＳｒＢｉ2Ｔａ2
Ｏ9 が知られている。この材料については、Ｐｒがｃ軸
と垂直方向にのみ示す結晶の異方性を持っている。ま
た、Ｐｒ値も必ずしも大きくないが、膜疲労特性に優れ
ているために、この材料を用いた例が、特許ＷＯ９３／
１２５４２，ＰＣＴ／ＵＳ９２／１０６２７で開示され
ている。
【０００４】
【発明が解決しようとする課題】しかしながら上記従来
技術においては、更に集積度を上昇させる上で必要不可
欠な高い自発分極（Ｐｒ）、低い抗電界（Ｅｃ）を有
し、かつ耐疲労特性に優れた強誘電体材料が提供されて
いなかった。上記結晶構造がペロブスカイト構造の単一
格子であるＰＺＴ(Ｐｂ(Ｚｒ1-xＴｉx)Ｏ3）を用いたメ
モリーでは、高集積化に伴い動作電圧の低下が目標とさ
れている。メモリーの動作電圧は強誘電体薄膜の膜厚と
上記抗電界の積に比例する。このために、動作電圧の低
下には、強誘電体薄膜の膜厚を１００ｎｍ以下に薄膜化
するプロセス制御が検討されている。ただし、上記従来
技術における薄膜化では、強誘電体薄膜と金属電極の界
面での元素の拡散反応により遷移層が形成され、そのた
めに自発分極が低下、抗電界が増大する膜疲労の問題が
あった。これは、酸化物の強誘電体（ＰＺＴ）と金属の
電極（Ｐｔ）が接しているために、界面を介してＰＺＴ
の酸素がＰｔへ拡散することに起因している。このため
に、電界を反転させて行う書き込み回数は大きく制限さ
れている。
【０００５】また、上記従来技術におけるペロブスカイ
ト構造の単一格子が複数個重なった結晶構造であるＢｉ
層状強誘電体は、金属電極との界面で酸素の拡散がない
ために遷移層の形成が抑制され耐膜疲労特性に優れてい
る。しかし、自発分極は小さく、しかも電界をｃ軸と平
行に印加した場合には分極がｃ軸と垂直方向にのみ示す
結晶の異方性を強く持つ問題点があった。これは、前記
Ｂｉ層状強誘電体の結晶構造において、二層からなるＢ
ｉ−Ｏ層のブロッキング層のために自発分極を起こすＴ
ａ元素が結晶の対称性のためにｃ軸方向では相反する方
向に分極するためである。また、前記Ｂｉ層状強誘電体
の結晶成長は、ｃ軸と垂直方向に優先成長する。このた
めに、上記従来技術の上部電極／強誘電体／下部電極の
構造では、無配向な下部電極に非晶質のＢｉ層状強誘電
体を作製し、急速加熱プロセスを経ることで結晶方位の
ランダムな結晶を成長させる（配向度６０％以下）。こ
のうち、電界の印加方向に対してｃ軸が垂直なＢｉ層状
強誘電体の結晶のみが分極として働くために、実際に有
効な結晶が５０％と非効率であった。さらに、上記従来
技術の電極がＰｔ，Ａｌ，Ａｕ，Ｎｉ等の金属のため
に、光に対する透光性が悪く、光応答システム用の素子
としては不向きである。
【０００６】本発明は、上記の問題点を解決するために
なされたものであって、ペロブスカイト構造で自発分極
を抑制する二層のブロッキング層のない結晶構造を有す
る結晶の異方性のない強誘電体薄膜、この強誘電体薄膜
を上下、あるいは左右の電極で挟んだ強誘電体素子およ
びその強誘電体メモリーセル，該強誘電体素子の製造方
法を提供することにある。
【０００７】本発明の他の目的は、二層のブロッキング
層を含むペロブスカイト構造において、イオン半径の異
なる元素を置き換えすることで任意に格子歪みを与えて
大きな自発分極を有し、かつ小さな抗電界の強誘電体薄
膜、この強誘電体薄膜を上下、あるいは左右の電極で挟
んだ強誘電体素子，該強誘電体素子の製造方法を提供す
ることを目的とする。
【０００８】さらに本発明においては、上記強誘電体薄
膜と接する電極には導電性酸化物を用いることで遷移層
を抑制し、耐疲労特性に優れた強誘電体素子，該強誘電
体素子の製造方法を提供することを目的とする。
【０００９】
【課題を解決するための手段】上記目的を達成するため
に、第１の強誘電体素子は、上部電極と強誘電体薄膜と
下部電極からなる構成であり、強誘電体薄膜がペロブス
カイト構造の単一格子が複数個重なった層状の結晶構造
であり、かつブロッキング層が一層である
【００１０】
【化６】
【００１１】Ａ＝Ｔｌ，Ｈｇ，Ｃｅ，Ｙ，Ｐｒ，Ｎｄ，
Ｐｍ，Ｅｕ，Ｇｄ，Ｔｂ，Ｄｙ，Ｈｏ，Ｅｒ，Ｔｍ，Ｙ
ｂ，Ｌｕ Ｂ＝Ｂｉ，Ｐｂ，Ｃａ，Ｓｒ，Ｂａからなる少なくとも
１種以上 Ｃ＝Ｔｉ，Ｎｂ，Ｔａ，Ｗ，Ｍｏ，Ｆｅ，Ｃｏ，Ｃｒ，
Ｚｒからなる少なくとも１種以上 ｙ＝２，３，４，５ なる化学構造式で表わされていることを特徴とする。
【００１２】また上記層状ペロブスカイト構造であり、
かつブロッキング層が一層である強誘電体薄膜が、
【００１３】
【化７】
【００１４】Ａ＝Ｌａ，Ｓｍ Ｂ＝Ｂｉ，Ｃａ，Ｓｒ，Ｂａからなる少なくとも１種以
上 Ｃ＝Ｔｉ，Ｎｂ，Ｔａ，Ｗ，Ｍｏ，Ｆｅ，Ｃｏ，Ｃｒ，
Ｚｒからなる少なくとも１種以上 ｙ＝２，３，４，５ なる化学構造式で表わされていることを特徴とする。
【００１５】さらに上記層状ペロブスカイト構造であ
り、かつブロッキング層が一層である強誘電体薄膜が、
【００１６】
【化８】
【００１７】Ｂ＝Ｃａ，Ｓｒ，Ｂａからなる少なくとも
１種以上 Ｃ＝Ｔｉ，Ｎｂ，Ｔａ，Ｗ，Ｍｏ，Ｆｅ，Ｃｏ，Ｃｒ，
Ｚｒからなる少なくとも１種以上 ｙ＝２，３，４，５ なる化学構造式で表わされていることを特徴とする。
【００１８】また本発明においては、上記強誘電体薄膜
で高い自発分極を得るために、下部電極に対して（１０
０）配向、または（０１０）配向、または（１１０）配
向、または（００１）配向、またはｃ軸が４５°傾いた
配向をしていることを特徴とする。
【００１９】また本発明においては、強誘電体素子とし
て有効な自発分極を得るために、上記下部電極に対して
（１００）配向、または（０１０）配向の強誘電体薄膜
の割合が７０％以上であることを特徴とする。
【００２０】さらに本発明においては、強誘電体素子と
して有効な自発分極を得るために、上記下部電極に対し
て（１１０）配向の強誘電体薄膜の割合が８０％以上で
あることを特徴とする。
【００２１】さらに本発明においては、強誘電体素子と
して有効な自発分極を得るために、上記下部電極に対し
て（００１）配向の強誘電体薄膜の割合が７０％以上で
あることを特徴とする。
【００２２】さらに本発明においては、強誘電体素子と
して有効な自発分極を得るために、上記下部電極に対し
てｃ軸が４５°傾いた配向の強誘電体薄膜の割合が９０
％以上であることを特徴とする。
【００２３】本発明の第２の強誘電体素子は、上部電極
と強誘電体薄膜と下部電極からなる構成であり、強誘電
体薄膜がペロブスカイト構造であり、かつ二層のブロッ
キング層であるＢｉ−Ｏ層のＢｉサイトをイオン半径の
異なる元素（Ｔｌ，Ｈｇ，Ｓｂ，Ａｓ）で必ず置き換え
した
【００２４】
【化９】
【００２５】Ａ＝Ｔｌ，Ｈｇ，Ｓｂ，Ａｓ Ｂ＝Ｂｉ，Ｐｂ，Ｃａ，Ｓｒ，Ｂａ，Ｙ，希土類元素か
らなる少なくとも１種以上 Ｃ＝Ｔｉ，Ｎｂ，Ｔａ，Ｗ，Ｍｏ，Ｆｅ，Ｃｏ，Ｃｒ，
Ｚｒからなる少なくとも１種以上 ０＜ｘ＜２ ｙ＝１，２，３，４，５ なる化学構造式で表わされていることを特徴とする。
【００２６】また上記ペロブスカイト構造である強誘電
体薄膜において、ブロッキング層であるＢｉ−Ｏ層のＢ
ｉサイトをイオン半径の異なるＰｂ元素を必ず置き換え
した
【００２７】
【化１０】
【００２８】Ｂ＝Ｂｉ，Ｐｂ，Ｃａ，Ｓｒ，Ｂａ，Ｙ，
希土類元素からなる少なくとも１種以上 Ｃ＝Ｔｉ，Ｎｂ，Ｔａ，Ｗ，Ｍｏ，Ｆｅ，Ｃｏ，Ｃｒ，
Ｚｒからなる少なくとも１種あるいはＴｉ，Ｎｂ，Ｔ
ａ，Ｗ，Ｍｏ，Ｃｏ，Ｃｒからなる少なくとも２種以上 ０＜ｘ＜２ ｙ＝１，２，３，４，５ なる化学構造式で表わされていることを特徴とする。
【００２９】また本発明においては、上記強誘電体薄膜
の分極軸が二層のブロッキング層のためにｃ軸より垂直
に±５度傾いた方向にあることを考え、高い自発分極を
得るために、下部電極に対して強誘電体薄膜を（１０
０）配向、または（０１０）配向、または（１１０）配
向、またはｃ軸が４５°傾いた配向をさせることを特徴
とする。
【００３０】また本発明においては、強誘電体素子とし
て有効な自発分極を得るために、上記下部電極に対して
（１００）配向、または（０１０）配向の強誘電体薄膜
の割合が７０％以上であることを特徴とする。
【００３１】さらに本発明においては、強誘電体素子と
して有効な自発分極を得るために、上記下部電極に対し
て（１１０）配向の強誘電体薄膜の割合が８０％以上で
あることを特徴とする。
【００３２】さらに本発明においては、強誘電体素子と
して有効な自発分極を得るために、上記下部電極に対し
てｃ軸が４５°傾いた配向の強誘電体薄膜の割合が９０
％以上であることを特徴とする。
【００３３】本発明の第３の強誘電体素子は、強誘電体
薄膜の両側に電極を具備したプレーナー型構造であり、
しかも強誘電体薄膜が本発明の第１の強誘電体素子で示
された化学構造式で表わされた層状ペロブスカイト構造
で、かつ抗電界が１００ｋＶ／cmオーダーであることを
考えて抗電圧３Ｖ以下の低電圧のために強誘電体薄膜の
幅を０.３μｍ以下にすることを特徴とする。
【００３４】また本発明においては、高い自発分極を得
るために、本発明の第１の強誘電体薄膜では下地基板に
対して(１００)配向、または(０１０)配向、または(０
０１)配向、または（１１０）配向、またはｃ軸が４５
°傾いた配向していることを特徴とする。
【００３５】また本発明においては、強誘電体素子とし
て有効な自発分極を得るために、上記下部電極に対して
（１００）配向、または（０１０）配向の強誘電体薄膜
の割合が７０％以上であることを特徴とする。
【００３６】さらに本発明においては、強誘電体素子と
して有効な自発分極を得るために、上記下部電極に対し
て（１１０）配向の強誘電体薄膜の割合が８０％以上で
あることを特徴とする。
【００３７】さらに本発明においては、強誘電体素子と
して有効な自発分極を得るために、上記下部電極に対し
て（００１）配向の強誘電体薄膜の割合が７０％以上で
あることを特徴とする。
【００３８】さらに本発明においては、強誘電体素子と
して有効な自発分極を得るために、上記下部電極に対し
てｃ軸が４５°傾いた配向の強誘電体薄膜の割合が９０
％以上であることを特徴とする。
【００３９】本発明の第４の強誘電体素子は、強誘電体
薄膜の両側に電極を具備したプレーナー型構造であり、
しかも強誘電体薄膜が本発明の第２の強誘電体素子で示
された化学構造式で表わされた二層のブロッキング層を
有するペロブスカイト構造で、かつ抗電界が１００ｋＶ
／cmオーダーであることを考えて抗電圧３Ｖ以下の低電
圧のために強誘電体薄膜の幅を０.３μｍ以下にするこ
とを特徴とする。
【００４０】また本発明においては、高い自発分極を得
るために、本発明の第２の強誘電体薄膜では下地基板に
対して(１００)配向、または(０１０)配向、または(０
０１)配向、または（１１０）配向、またはｃ軸が４５
°傾いた配向していることを特徴とする。
【００４１】また本発明においては、強誘電体素子とし
て有効な自発分極を得るために、上記下部電極に対して
（１００）配向、または（０１０）配向の強誘電体薄膜
の割合が７０％以上であることを特徴とする。
【００４２】さらに本発明においては、強誘電体素子と
して有効な自発分極を得るために、上記下部電極に対し
て（１１０）配向の強誘電体薄膜の割合が８０％以上で
あることを特徴とする。
【００４３】さらに本発明においては、強誘電体素子と
して有効な自発分極を得るために、上記下部電極に対し
て（００１）配向の強誘電体薄膜の割合が７０％以上で
あることを特徴とする。
【００４４】さらに本発明においては、強誘電体素子と
して有効な自発分極を得るために、上記下部電極に対し
てｃ軸が４５°傾いた配向の強誘電体薄膜の割合が９０
％以上であることを特徴とする。
【００４５】本発明においては、強誘電体薄膜から電極
への酸素の拡散を抑制するために強誘電体薄膜と接する
電極材に酸化物が有効と考え、下部電極が、下地基板か
ら金属，単一元素の導電性酸化物，ペロブスカイト構造
の導電性酸化物で構成されており、かつ前記下部電極上
に形成される強誘電体薄膜の配向性を向上させるために
前記導電性酸化物が特定の面で配向していることを特徴
とする。
【００４６】また本発明の上部電極は、強誘電体薄膜か
ら電極への酸素の拡散を抑制するために強誘電体薄膜と
接する層からペロブスカイト構造の導電性酸化物，金属
またはペロブスカイト構造の導電性酸化物，単一元素か
らなる導電性酸化物，金属の順で構成されているもので
ある。
【００４７】また本発明のプレーナー型構造の強誘電体
素子は、強誘電体薄膜から電極への酸素の拡散を抑制す
るために、強誘電体薄膜の両側に具備した電極が強誘電
体薄膜と接する側が必ず単一元素からなる導電性酸化
物、またはペロブスカイト構造の導電性酸化物で構成さ
れていることを特徴とする。
【００４８】そして本発明の電極に用いられる金属は、
Ｐｔ，Ａｕ，Ａｌ，Ｎｉ，Ｃｒ，Ｔｉ，Ｍｏ，Ｗからな
る群から選択される１種である。また電極材としての働
きを実現するために、抵抗率が＜１ｍΩ・cmである単一
元素、またはペロブスカイト構造の導電性酸化物を電極
に用いることを特徴とする。なお単一元素の導電性酸化
物は、Ｔｉ，Ｖ，Ｅｕ，Ｃｒ，Ｍｏ，Ｗ，Ｐｈ，Ｏｓ，
Ｉｒ，Ｐｔ，Ｒｅ，Ｒｕ，Ｓｎからなる群から選択され
る１種である。ペロブスカイト構造の導電性酸化物は、
ＲｅＯ3，ＳｒＲｅＯ3，ＢａＲｅＯ3，ＬａＴｉＯ3，Ｓ
ｒＶＯ3， ＣａＣｒＯ3，ＳｒＣｒＯ3，ＳｒＦｅＯ3，
Ｌａ1-xＳｒxＣｏＯ3（０＜ｘ＜0.5)，ＬａＮｉＯ3，Ｃ
ａＲｕＯ3，ＳｒＲｕＯ3，ＳｒＴｉＯ3，ＢａＰｂＯ3
からなる群から選択される１種である。
【００４９】本発明の第５の強誘電体素子は、光応答に
対処した素子を考え、強誘電体薄膜の上下に電極が具備
された構造では上部電極に、そして強誘電体薄膜の両側
に具備された電極の構造では少なくとも片側電極に透明
な導電性酸化物を用いることを特徴とする。なお透明な
導電性酸化物は、導電性が抵抗率で＜１ｍΩ・cmであ
り、かつ可視域での透過率が８０％以上であるＩｎ
2Ｏ3，ＳｎＯ2，ＺｎＯ， ＩＴＯ（Ｉｎ−Ｓｎ−
Ｏ），ＡＴＯ（ＳｂドープしたＳｎ），ＦＴＯ（Ｆドー
プしたＳｎ），ＣＴＯ（Ｃｄ−Ｓｎ−Ｏ）からなる群か
ら選択される１種である。すなわち、本発明の強誘電体
薄膜の製造方法は、スパッタリング法により酸素と不活
性ガスの混合ガスとした雰囲気で、かつ電極との反応を
抑制するために形成する温度を６５０℃以下として強誘
電体薄膜を作製する方法である。さらに、上記スパッタ
リング法に代えてレーザ蒸着法、あるいはＭＯＣＶＤ法
を用い、酸素あるいは励起した酸素の雰囲気として、形
成する温度を６５０℃以下で強誘電体薄膜を作製しても
よい。
【００５０】また本発明の強誘電体薄膜の製造方法は、
金属アルコキシドあるいは有機酸塩を出発原料としたス
ピンコート法、あるいはディップコート法により、常圧
で、かつ電極との反応を抑制するために形成する温度が
６５０℃以下で強誘電体薄膜を作製する方法である。
【００５１】本発明の単一元素、あるいはペロブスカイ
ト構造の導電性酸化物の製造方法は、スパッタリング法
により酸素と不活性ガスの混合ガスとした雰囲気で、か
つ形成する温度が６５０℃以下として単一元素、あるい
はペロブスカイト構造の導電性酸化物を作製する方法で
ある。さらに、上記スパッタリング法に代えてレーザ蒸
着法、あるいはＭＯＣＶＤ法を用い、酸素あるいは励起
した酸素の雰囲気として、形成する温度を６５０℃以下
で単一元素、あるいはペロブスカイト構造の導電性酸化
物を作製してもよい。
【００５２】また本発明の単一元素、あるいはペロブス
カイト構造の導電性酸化物の製造方法は、金属アルコキ
シドあるいは有機酸塩を出発原料としたスピンコート
法、あるいはディップコート法により、常圧で、かつ形
成する温度が６５０℃以下で単一元素、あるいはペロブ
スカイト構造の導電性酸化物を作製する方法である。
【００５３】さらに上記金属アルコキシドあるいは有機
酸塩を出発原料としたスピンコート法、あるいはディッ
プコート法による強誘電体薄膜の製造方法において、光
照射による原料の分解反応を利用することが、形成する
温度の低温化に有効であると考え、紫外領域の光を照射
しながら強誘電体薄膜を製造することを特徴とする方法
である。なお導電性酸化物の製造方法においても、上記
と同様に紫外領域の光を照射しながら導電性酸化物を作
製することができる。
【００５４】本発明の強誘電体メモリセルは、上記で得
られた上部電極と強誘電体薄膜と下部電極からなる構
造、あるいは強誘電体薄膜の両側に電極を具備したプレ
ーナー型構造が、半導体ＭＯＳ部のキャパシターとして
作製されていることを特徴とするものである。
【００５５】また本発明の強誘電体メモリセルは、上記
の上部電極と強誘電体薄膜と下部電極からなる構造が、
半導体電界効果トランジスタのゲート上に作製されたも
のである。
【００５６】また本発明の赤外線センサーは、上記強誘
電体薄膜を焦電型赤外線センサーとして用いることを特
徴とする。
【００５７】また本発明の光応答システムは、上記で得
られた透明な導電性酸化物を電極に用いた強誘電体素子
と、パルス光の発振部と、この強誘電体素子からの反射
計測部とを備えたものである。
【００５８】また本発明の非接触型読み出しまたは書き
込みメモリーは、上記で得られた強誘電体メモリセルを
複数個組み合わせたものである。
【００５９】本発明は、さらに詳述すると、集積度の高
い強誘電体素子を得るために、
【００６０】
【化１１】
【００６１】（但しｙ＝２，３，４，５）の化学構造式
で表わされるペロブスカイト構造の強誘電体薄膜を用い
ることである。図１にｙ＝３の場合の本発明にかかるペ
ロブスカイト構造の単一格子が６個重なった層状構造の
強誘電体薄膜の結晶構造を示す。ここで、ＡサイトにＢ
ｉ元素，ＢサイトにＳｒ元素，ＣサイトにＴａ元素を用
いた場合が一般によく知られているＳｒＢｉ2Ｔａ2Ｏ
9(Ｙ１）材料であり、この材料に類似した結晶構造を図
２に示す。ペロブスカイト構造の単一格子が４個重なっ
た層状構造であり、図２に示すようにＢｉ−Ｏ層は二層
構造で、しかもＢｉ−Ｏ層で半周期結晶構造がずれる特
徴を有している。また電界の印加で発生する強誘電体の
自発分極（Ｐｒ）の大きさは、元素および結晶構造の歪
みに大きく支配されることが知れている。Ｙ１材料では
Ｔａ元素の移動によって分極を発生するが、格子を構成
するＳｒおよびＢｉ元素のイオン半径がそれぞれ１.２
７Å および１.２０Å と、自発分極（Ｐｒ）の大きな
ＰＺＴ(Ｐｂ(Ｚｒ1-xＴｉx)Ｏ3)の格子を構成するＰｂ
(イオン半径が１.３２Å) 元素に比べて小さな歪みのた
めに小さな自発分極値となっている。また、ｃ軸と平行
に電界を印加した場合には二層のＢｉ−Ｏ層のために、
結晶の対称性が働き、その結果二つのＴａ元素の分極方
向がお互いに相反する方向に向く。そのためにｃ軸と平
行方向のＰｒ値は、０μＣ／cm2 である。一方、ｃ軸と
垂直方向に電界を印加した場合には、結晶の対称性がな
いために、Ｐｒが１６μＣ／cm2 と大きな値を示す。こ
のように、大きな結晶の異方性を有している。
【００６２】本発明では、ＡサイトにＴｌ，Ｈｇ，Ｐ
ｂ，Ｙ，希土類元素を用いることで、自発分極の妨げと
なるＢｉ−Ｏ層のような二層の代わりに一層のブロッキ
ング層からなる結晶構造を持つ異方性のない強誘電体薄
膜を形成させたものである。また、結晶構造がペロブス
カイトの単一格子を複数個重ねた層状構造とすること
で、単一格子であるＰＺＴより大きな自発分極を持つ強
誘電体薄膜を形成させたものである。さらに、結晶に大
きな歪みを与えるためにはイオン半径の異なる元素の組
み合わせが好ましく、ＡサイトにＴｌ（１.０６Å），
Ｈｇ（１.１６Å），Ｐｂ(１.３２Å)，Ｙ(１.０６
Å)，希土類元素のＬａ(１.２２Å),Ｃｅ(1.18Å)，Ｐ
ｒ(１.１６Å），Ｎｄ(１.１５Å），Ｓｍ(１.１３
Å），Ｅｕ(１.１３Å),Ｇｄ（１.１１Å），Ｔｂ（１.
０９Å），Ｄｙ（１.０７Å）,Ｈｏ(１.０５Å),Ｅｒ
（１.０４Å），Ｔｍ（１.０４Å），Ｙｂ(１.００
Å），Ｌｕ(０.９９Å),Ｂサイトに２−３価のＢｉ(１.
２０Å），Ｐｂ(１.３２Å），Ｃａ(１.０６Å),Ｓｒ
(１.２７Å),Ｂａ(１.４３Å),Ｃサイトに分極を起こす
元素のＴｉ(0.75Å)，Ｎｂ（０.８３Å），Ｔａ（０.８
０Å），Ｗ(０.７９Å），Ｍｏ(０.７９Å),Ｆｅ（０.
６９Å），Ｃｏ（０.６７Å），Ｃｒ（０.６９Å），Ｚ
ｒ(０.８６Å)を組み合わせることで、高い自発分極を
持ち、かつ異方性の小さな強誘電体薄膜を作製できる。
Ａサイトに価数が＋４以外の元素が用いられた場合には
Ａサイトの酸素あるいはＢサイトの真上の酸素が一部空
隙となって結晶の安定性を保つ。なお層状構造での安定
性を得るには、ｙ＝２，３，４，５の場合が好ましい。
さらに、Ａサイトに入る元素を２種類以上組み合わせた
場合でも同様に高い自発分極を持ち、かつ異方性の小さ
な強誘電体薄膜を作製できる。
【００６３】また、図３に示した上下電極に強誘電体薄
膜が挟まれた構造においては、高い自発分極値と低い抗
電界を得るために、分極方向を揃えた配向制御が必要で
ある。強誘電体薄膜の結晶構造が層状構造より、配向性
を図４に示したように(100）配向または（０１０）配
向、または（１１０）配向、または結晶のｃ軸が４５°
傾いた配向、または（００１）配向にすることで、高い
自発分極値と低い抗電界持つ強誘電体薄膜を作製でき
る。
【００６４】さらに、強誘電体薄膜の自発分極特性は結
晶の配向性に大きく支配されており、以下の順で大きな
値を示している。
【００６５】（１００）配向または（０１０）配向＝
（００１）配向＞（１１０）配向＞結晶のｃ軸が４５°
傾いた配向。
【００６６】このために、強誘電体素子の特性として必
要な自発分極値を得るために、少なくとも（１００）配
向または（０１０）配向の配向度の割合が７０％以上の
強誘電体薄膜が好ましい。同様に（００１）配向では７
０％以上、（１１０）配向では８０％以上、結晶のｃ軸
が４５°傾いた配向では９０％以上の配向度を有する強
誘電体薄膜が好ましい。
【００６７】また、
【００６８】
【化１２】
【００６９】（但しｙ＝２，３，４，５）の化学構造式
で、ＡサイトにＢｉ元素を用いた場合代表例が前述のＹ
１である。この材料は自発分極の大きな結晶異方性を有
するものの、電界反転に伴う書き込み特性に優れた特徴
を持っている。しかし、自発分極の絶対値がＰＺＴの２
０〜３０μＣ／cm2 に比べて１０〜１３μＣ／cm2 と小
さな値となっており、高集積化メモリには不利な点とな
っている。本発明では、ＡサイトにＢｉ元素を用いた
【００７０】
【化１３】
【００７１】(但しｙ＝２，３，４，５)の化学構造式で
は、必ずＢｉ−Ｏ層のＢｉサイトをイオン半径の異なる
元素Ａで置換することと、Ｂサイトの元素と、Ｃサイト
の元素とを組み合わせることで結晶格子に任意の歪みを
与えて自発分極（Ｐｒ）を高くするようにしたものであ
る。そこで、イオン半径が１.２０Å のＢｉサイトにイ
オン半径の異なる元素であるＴｌ(１.０６Å)，Ｈｇ
(１.１６Å)，Ｐｂ(１.３２Å），Ｓｂ(０.９０Å），
Ａｓ(０.６９Å）を置き換えすることで結晶格子に任意
の歪みを与え、その結果自発分極の大きな強誘電体薄膜
を形成させたものである。Ｐｂ元素の場合には結晶が膨
張する歪みが、他のＨｇ，Ｔｌ，Ｓｂ，Ａｓ元素の場合
には収縮する歪みが結晶に導入される。さらに、上述の
ようなイオン半径を持つＢサイトにＢｉ，Ｐｂ，Ｃａ，
Ｓｒ，Ｂａ，Ｙ，希土類元素のＬａ，Ｃｅ，Ｐｒ，Ｎ
ｄ，Ｓｍ，Ｅｕ，Ｇｄ，Ｔｂ，Ｄｙ，Ｈｏ，Ｅｒ，Ｔ
ｍ，Ｙｂ，ＬｕとＣサイトにＴｉ，Ｎｂ，Ｔａ，Ｗ，Ｍ
ｏ，Ｆｅ，Ｃｏ，Ｃｒ，Ｚｒのそれぞれイオン半径の異
なる元素を組み合わせることで、大きな歪みを有する結
晶構造となるために、高い自発分極を有する強誘電体薄
膜の形成が可能である。なお、Ｂｉサイトの置換量は結
晶の安定性のために０＜ｘ＜２の範囲が、そしてその層
状構造はｙ＝１，２，３，４，５の範囲が好ましい。
【００７２】また、上記の強誘電体薄膜の自発分極が結
晶異方性を有しており、分極方向がａ−ｂ面内より±５
度傾いた方向にある。このために、図３に示した構造に
おいては、高い自発分極を得るために分極軸を上下方向
に揃えた配向制御が必要である。図５に示したように、
強誘電体薄膜を（１００）配向、または（０１０）配
向、または（１１０）配向、または結晶のｃ軸が４５°
傾いた配向を薄膜の形成段階で得ることで高い自発分極
を持つ強誘電体薄膜を作製できる。
【００７３】さらに、強誘電体薄膜の自発分極特性は結
晶の配向性に大きく支配されており、以下の順で大きな
値を示している。
【００７４】（１００）配向または（０１０）配向＞
（１１０）配向＞結晶のｃ軸が４５°傾いた配向。
【００７５】このために、強誘電体素子の特性として必
要な自発分極値を得るために、少なくとも（１００）配
向または（０１０）配向の配向度の割合が７０％以上の
強誘電体薄膜が好ましい。同様に(１１０)配向では８０
％以上、結晶のｃ軸が４５°傾いた配向では９０％以上
の配向度を有する強誘電体薄膜が好ましい。
【００７６】図６に本発明による強誘電体薄膜の両側に
電極を具備したプレーナー型構造の強誘電体素子を示
す。これは、
【００７７】
【化１４】
【００７８】（但しｙ＝２，３，４，５）の化学構造式
の層状ペロブスカイト構造の強誘電体薄膜が、結晶成長
においてａ−ｂ面方向に優先成長する配向制御しやすい
利点による。また、一般に強誘電体素子における動作電
圧は、消費電力の関係および動作スピードの点から、３
Ｖ以下の低電圧が望まれている。本発明による上記強誘
電体薄膜は抗電界が数十〜１００ｋＶ／cmオーダーであ
るために、電極に挟まれた強誘電体薄膜の幅は０.３μ
ｍ 以下に加工することでプレーナー型構造の強誘電体
素子を作製できる。
【００７９】また、上記のプレーナー型構造の強誘電体
素子の場合も、図４に示したように（１００）配向また
は（０１０）配向、または（１１０）配向、または(０
０１)配向、または結晶のｃ軸が４５°傾いた配向制御
することで、高い自発分極を有する強誘電体薄膜を作製
できる。配向性と自発分極の大きさは上述の通りであ
り、有効な自発分極値を得るために、少なくとも（１０
０）配向または（０１０）配向の配向度の割合が７０％
以上の強誘電体薄膜が好ましい。同様に（００１）配向
では７０％以上、（１１０）配向では８０％以上、結晶
のｃ軸が４５°傾いた配向では９０％以上の配向度を有
する強誘電体薄膜が好ましい。
【００８０】また、本発明によるブロッキング層が二層
のＢｉ−Ｏ層を含む
【００８１】
【化１５】
【００８２】構造の強誘電体薄膜は、抗電界が数十〜１
００ｋＶ／cmオーダーであるために、強誘電体薄膜の幅
は０.３μｍ 以下に加工することで高い自発分極を持つ
プレーナー型構造の強誘電体素子を作製できる。
【００８３】また、この場合には電界の印加方向がｃ軸
に垂直方向なために、図４に示したように（１００）配
向、または（０１０）配向、または（１１０）配向、ま
たは（００１）配向、または結晶のｃ軸が４５°傾いた
配向制御することで、高い自発分極を有する強誘電体薄
膜を作製できる。この強誘電体素子として有効な自発分
極値を得るために、少なくとも（１００）配向または
（０１０）配向の配向度の割合が７０％以上の強誘電体
薄膜が好ましい。同様に（００１）配向では７０％以
上、（１１０）配向では８０％以上、結晶のｃ軸が４５
°傾いた配向では９０％以上の配向度を有する強誘電体
薄膜が好ましい。
【００８４】次に、これまで一般に用いられているＰＺ
Ｔの強誘電体薄膜とＰｔ，Ａｕ，Ａｌの下部電極の構成
では、ＰＺＴと電極の界面を介してＰＺＴの酸素が電極
へ拡散し、その結果界面部に遷移層が形成される。通
常、この遷移層は、自発分極が小さく、しかも抗電界の
高い性質を示す。このために、電界を反転させる書き込
み回数が１０8 オーダーから急激に自発分極値が低下を
始め、抗電界も増加する傾向となっていた。これは、電
界の反転を繰り返すことによって、遷移層からの結晶破
壊が強誘電体薄膜へ進行するためと言われている。本発
明では、強誘電体薄膜の自発分極および抗電界の特性の
劣化を抑制するために、図７に示したような構造をと
る。つまり強誘電体薄膜と接する側から順に、下部電極
材をペロブスカイト構造の導電性酸化物，単一元素の導
電性酸化物，金属とすることで、強誘電体薄膜からの酸
素の拡散を抑制して遷移層を形成させないために、書き
込み回数が１０15オーダーでも特性劣化のない強誘電体
素子を作製できる。
【００８５】また、図８に本発明にかかる上部電極の構
成図を示す。上記下部電極の場合と同様に強誘電体から
電極への酸素の拡散に伴う遷移層の抑制のために、強誘
電体に接する側から順に、ペロブスカイト構造の導電性
酸化物，単一元素の導電性酸化物，金属あるいはペロブ
スカイト構造の導電性酸化物，金属のいずれかにするこ
とで、書き込み回数が１０15オーダーでも特性劣化のな
い強誘電体素子の形成が可能となる。
【００８６】また、プレーナー型構造の強誘電体素子に
おいても、強誘電体薄膜と接する左右電極材をペロブス
カイト構造の導電性酸化物、または単一元素の導電性酸
化物とすることで、書き込み回数が１０15オーダーでも
特性劣化のないプレーナー型強誘電体素子を作製でき
る。
【００８７】上記上部，下部電極に用いる金属は、Ｐ
ｔ，Ａｕ，Ａｌ，Ｎｉ，Ｃｒ，Ｔｉ，Ｍｏ，Ｗからなる
群から選択される１種である。また、上部，下部電極お
よび左右電極に用いる単一元素の導電性酸化物は、Ｔ
ｉ，Ｖ，Ｅｕ，Ｃｒ，Ｍｏ，Ｗ，Ｐｈ，Ｏｓ，Ｉｒ，Ｐ
ｔ，Ｒｅ，Ｒｕ，Ｓｎからなる群から選択される１種の
酸化物であり、かつ電極材としての働きを円滑にするた
めに抵抗率が＜１ｍΩ・cmであることが好ましい。さら
に、ペロブスカイト構造の導電性酸化物は、ＲeＯ3,Ｓ
ｒＲｅＯ3，ＢａＲｅＯ3,ＬａＴｉＯ3,ＳｒＶＯ3,Ｃａ
ＣｒＯ3,ＳｒＣｒＯ3,ＳｒＦｅＯ3，Ｌａ1-xＳｒxＣｏ
Ｏ3(０＜ｘ＜０.５)，ＬａＮｉＯ3,ＣａＲｕＯ3，Ｓｒ
ＲｕＯ3，ＳｒＴｉＯ3，ＢａＰｂＯ3 からなる群から選
択される１種のペロブスカイトであり、かつ電極材とし
て用いるために抵抗率が＜１ｍΩ・cmが好ましい。
【００８８】次に本発明は、光応答に対応した強誘電体
素子を形成するために、図３に示した構造で上部電極に
透明な導電性酸化物が必要である。上記透明な導電性酸
化物には、透過率が可視域で８０以上であり、かつ電極
としての働きに必要な抵抗率が＜１ｍΩ・cmのＩｎ
2Ｏ3，ＳｎＯ2，ＺｎＯ,ＩＴＯ(Ｉｎ−Ｓｎ−Ｏ)，ＡＴ
Ｏ（ＳｂドープしたＳｎ），ＦＴＯ(ＦドープしたＳ
ｎ)，ＣＴＯ(Ｃｄ−Ｓｎ−Ｏ)からなる群から選択され
る１種の酸化物であることが好ましい。
【００８９】また、図６に示したプレーナー型構造にお
いても、同様に、左右電極の片側、または両側に透過率
が可視域で８０％以上であり、かつ電極としての働きに
必要な抵抗率が＜１ｍΩ・cmのＩｎ2Ｏ3,ＳｎＯ2，Ｚｎ
Ｏ，ＩＴＯ(Ｉｎ−Ｓｎ−Ｏ)，ＡＴＯ（Ｓｂドープした
Ｓｎ），ＦＴＯ（ＦドープしたＳｎ），ＣＴＯ（Ｃｄ−
Ｓｎ−Ｏ）からなる群から選択される１種の酸化物で得
ることができる。
【００９０】次に本発明にかかる強誘電体薄膜の製造方
法であるスパッタリング法では、必ず酸素ガスを含んだ
減圧の雰囲気において、電極材との反応を抑制するため
に６５０℃以下の形成温度で作製することが好ましい。
このスパッタリング法によれば、酸素ガス雰囲気によっ
て酸素欠損のない、しかも均一な特性を持つ強誘電体薄
膜を８インチ以上の大きさで作製できる利点を持ってい
る。さらに、上記スパッタリング法の代わりにレーザ蒸
着法を用いた場合においても、酸素ガスあるいは励起し
た酸素雰囲気で、６５０℃以下の形成温度で行えば、均
一な特性を持つ強誘電体薄膜を作製できる。このレーザ
蒸着法によれば、ターゲットと同一組成の薄膜を形成で
きるために、複雑な組成の強誘電体薄膜を形成しやすい
利点がある。また、上記スパッタリング法の代わりに有
機金属化学気相蒸着法(MOCVD）を用いた場合において
も、上記と同様の優れた特性を持つ強誘電体薄膜が得ら
れ、かつ凹凸部へのカバーリッジ特性に優れた利点を持
つ。
【００９１】また、金属アルコキシドまたは有機酸塩を
出発原料とした強誘電体薄膜のスピンコート法、または
ディップコート法においても、上記と同様に電極材との
反応を抑制するために６５０℃以下の形成温度で作製す
れば、均一な特性を持つ強誘電体薄膜を得ることができ
る。このスピンコート法、またはディップコート法によ
れば、常圧の合成のためにプロセスを簡便化できる利点
がある。
【００９２】さらに、金属アルコキシドまたは有機酸塩
を出発原料とした強誘電体薄膜の光照射を用いたスピン
コート法、またはディップコート法による製造方法にお
いては、光照射による錯体の分解反応を酸化物の結晶化
エネルギーに活用できるために、形成する温度を低温化
できる利点がある。
【００９３】単一元素、あるいはペロブスカイト構造の
導電性酸化物の場合においても、上記と同様の種々の製
造方法を用いることで、均一でしかも抵抗率が＜１ｍΩ
・cmと高い導電性を有する導電性酸化物の形成が可能で
ある。
【００９４】図９は強誘電体メモリーセルの構造を示す
図で、ソース部とドレイン部とポリクリスタルＳｉおよ
びバリア層であるＴｉＮからなる半導体電界トランジス
タ構造上に、図３に示した上記の強誘電体素子を形成し
た構造をとる。上記強誘電体の自発分極の残留分によ
り、ソース部とドレイン部間のコンダクタンスを制御で
きる利点を持つ。
【００９５】また図１０は強誘電体メモリーセルの構造
を示す図で、上記半導体電界トランジスタ構造上に酸化
物層，金属層、そして絶縁体層を形成したＭＯＳ−トラ
ンジスタとキャパシタに図３に示した上記の強誘電体素
子を形成した構造をとる。これにより、電界反転に伴う
自発分極の差を２倍の大きさの残留分で検出できる利点
がある。
【００９６】図３に示した上記の強誘電体素子の代わり
に図６に示したプレーナー型強誘電体素子を用いた場合
の構造を図１１に示す。この場合においても、上記と同
様に電界反転に伴う自発分極の差を２倍の大きさの残留
分で検出できる利点がある。次に図１，図２で示された
結晶構造を持つ強誘電体薄膜は、温度変化に対する自発
分極の変化量が大きいために、上記強誘電体薄膜を赤外
線センサーとして利用できる利点を持っている。これ
は、赤外線センサーの検出に必要な焦電係数（ｄＰｒ／
ｄＴ：Ｐｒは自発分極）が大きい利点による。
【００９７】本発明で作製できた透明な導電性酸化物を
電極に有する強誘電体素子は、μｓオーダー以下のパル
ス光の発振に対して同調して電圧発生できる利点を有す
るために、光反射計測を兼ね備えた光応答システムの開
発に有効である。
【００９８】本発明で作製できた上記強誘電体メモリー
セルは、動作電圧の低減化および大きな残留分極を有す
るために、複数個組み合わせた非接触型読み出し、また
は書き込みメモリーの開発に有効である。
【００９９】
【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して説明するが、本発明は何らこれに限定するも
のではない。
【０１００】（実施の形態１）本発明に使用した
【０１０１】
【化１６】
【０１０２】の化学構造式からなる強誘電体薄膜の結晶
構造を図１に示す。この化学構造式で、Ａ＝Ｎｄ元素，
Ｂ＝Ｓｒ元素，Ｃ＝Ｔａ元素の場合の作製方法を以下に
示す。図３に示した強誘電体素子の断面図において、参
照数字３４は下地基板を示す。まず、下地基板には、８
００℃に加熱しながら形成した厚み２０００ÅのＴｉＮ
層のバリア層を含むＳｉを用いた。次に、この３４下地
基板上に３３下部電極を作製した。下部電極は、図７に
示したように７４金属，７３単一元素の導電性酸化物，
７２ペロブスカイト構造の導電性酸化物で構成されてい
る。前記３４下地基板上に６００℃に加熱しながらスパ
ッタリング法により厚み１０００Åの７４金属Ｒｕを形
成し、さらに酸素ガス雰囲気中、その上に４５０℃に加
熱しながらスパッタリング法により厚み1000Åの７３単
一元素の導電性酸化物ＲｕＯ、最後に６５０℃の温度で
スパッタリング法により厚み１０００Åの７２ペロブス
カイト構造の導電性酸化物ＳｒＲｕＯ3 を作製した。こ
の３３下部電極上に、３２強誘電体薄膜を形成するため
に、Ｎｄ，Ｓｒ，Ｔａ元素の金属アルコキシド溶液を１
５００rpm で３０ｓスピンコートした。その後、１５０
℃で５min 乾燥、さらに空気中または酸素中、強誘電体
薄膜の結晶化温度５８０℃より低い温度２００℃〜５５
０℃の範囲で１０〜３０min 前熱処理を行った。以上の
操作を１サイクルとして、サイクルを２〜５回繰り返す
ことで厚み２５００Åの前駆体薄膜を作製した。そして
最後に５８０℃〜６５０℃の熱処理をすることで強誘電
体薄膜
【０１０３】
【化１７】
【０１０４】を得た。この強誘電体薄膜の配向性は、Ｘ
線回折の結果ｃ軸が４５°傾いた配向であることが分か
った。また、（１０５）面の回折ピークを用いたポール
フィギュア測定より配向度は、９３％であることが分か
った。次に、３２強誘電体薄膜の上に３１上部電極を作
製した。３１上部電極は、図８（ａ）に示す８２ペロブ
スカイト構造の導電性酸化物、８３単一元素の導電性酸
化物、８４金属から構成されている。前記３２強誘電体
薄膜
【０１０５】
【化１８】
【０１０６】上に、酸素ガス雰囲気中スパッタリング法
により６５０℃の温度で厚み１０００Åの８２ペロブス
カイト構造の導電性酸化物ＳｒＲｕＯ3 を作製した。さ
らにその上に酸素ガス雰囲気中４５０℃に加熱しながら
スパッタリング法により厚み１０００Åの８３単一元素
の導電性酸化物ＲｕＯ、そして６００℃に加熱しながら
スパッタリング法により厚み１０００Åの８４金属Ｒｕ
を作製した。この得られた強誘電体素子の自発分極（Ｐ
ｒ）および抗電界（Ｅｃ）を室温で測定したところ、そ
れぞれ２０μＣ／cm2 および７５ｋＶ／cmの値を示し
た。また、２８０ｋＶ／cmの電圧を反転させて繰り返し
回数を測定したところ、１０12回数までＰｒの特性劣化
は認められなかった（表１）。
【０１０７】なお、このようにして得られた下部電極の
Ｒｕ，ＲｕＯ，ＳｒＲｕＯ3 は、スパッタリング方法の
成膜過程を工夫することによって、特にＳｒＲｕＯ3 を
ａ軸配向させることができる。この配向した面を利用す
ることおよびスピンコート,乾燥，熱処理の過程の工夫
により、図４に示したような（ａ）（１００）または
（０１０）配向、（ｂ）（１１０）配向、（ｃ）ｃ軸が
４５°傾いた配向、(ｄ)（００１）配向をさせることが
できる。配向度とＰｒ，Ｅｃの関係は、配向度７０％で
比較すると（ａ）（１００）または（０１０）配向でＰ
ｒ＝１７〜２０μＣ／cm2 ，Ｅｃ＝７０〜９０ｋＶ／c
m，（ｂ）（１１０）配向でＰｒ＝１５〜１８μＣ／cm
2 ，Ｅｃ＝６０〜９０ｋＶ／cm，（ｃ）ｃ軸が４５°傾
いた配向でＰｒ＝１３〜１６μＣ／cm2 ，Ｅｃ＝６０〜
９０ｋＶ／cm，（ｄ）（００１）配向でＰｒ＝１７〜２
０μＣ／cm2 ，Ｅｃ＝７０〜９０ｋＶ／cmであった。
【０１０８】なお、
【０１０９】
【化１９】
【０１１０】の化学構造式において、Ｃサイトの元素を
Ｔｉ，Ｎｂ，Ｗ，Ｍｏ，Ｆｅ，Ｃｏ，Ｃｒ，Ｚｒのうち
いずれか１種を用いた場合においても、上記と同様の作
製を行って得られたｃ軸が４５°傾いた配向の強誘電体
素子のＰｒ，Ｅｃ，書き込み回数を表１に示す。
【０１１１】
【表１】
【０１１２】また、
【０１１３】
【化２０】
【０１１４】の化学構造式において、Ｃサイトの元素を
Ｔｉ，Ｎｂ，Ｔａ，Ｗ，Ｍｏ，Ｆｅ，Ｃｏ，Ｃｒ，Ｚｒ
のうちいずれかを用いた場合においても、上記と同様の
作製を行って得られたｃ軸が４５°傾いた配向の強誘電
体素子のＰｒ，Ｅｃ，書き込み回数を表２に示す。
【０１１５】
【表２】
【０１１６】また、
【０１１７】
【化２１】
【０１１８】の化学構造式において、Ｃサイトの元素を
Ｔｉ，Ｎｂ，Ｔａ，Ｗ，Ｍｏ，Ｆｅ，Ｃｏ，Ｃｒ，Ｚｒ
のうちいずれかを用いた場合においても、上記と同様の
作製を行って得られたｃ軸が４５°傾いた配向の強誘電
体素子のＰｒ，Ｅｃ，書き込み回数を表３に示す。
【０１１９】
【表３】
【０１２０】また、
【０１２１】
【化２２】
【０１２２】の化学構造式において、Ｃサイトの元素を
Ｔｉ，Ｎｂ，Ｔａ，Ｗ，Ｍｏ，Ｆｅ，Ｃｏ，Ｃｒ，Ｚｒ
のうちいずれかを用いた場合においても、上記と同様の
作製を行って得られたｃ軸が４５°傾いた配向の強誘電
体素子のＰｒ，Ｅｃ，書き込み回数を表４に示す。
【０１２３】
【表４】
【０１２４】また、
【０１２５】
【化２３】
【０１２６】の化学構造式において、Ｃサイトの元素を
Ｔｉ，Ｎｂ，Ｔａ，Ｗ，Ｍｏ，Ｆｅ，Ｃｏ，Ｃｒ，Ｚｒ
のうちいずれかを用いた場合においても、上記と同様の
作製を行って得られたｃ軸が４５°傾いた配向の強誘電
体素子のＰｒ，Ｅｃ，書き込み回数を表５に示す。
【０１２７】
【表５】
【０１２８】さらに、
【０１２９】
【化２４】
【０１３０】の化学構造式において、ＡサイトをＴｌ，
Ｈｇ，Ｙ，Ｃｅ，Ｐｒ，Ｎｄ，Ｐｍ，Ｅｕ，Ｇｄ，Ｔ
ｂ，Ｄｙ，Ｈｏ，Ｅｒ，Ｔｍ，Ｙｂ，Ｌｕ元素のうちい
ずれか１種、ＢサイトをＢｉ，Ｐｂ，Ｃａ，Ｓｒ，Ｂａ
元素からなる少なくとも１種以上、ＣサイトをＴｉ，Ｎ
ｂ，Ｔａ，Ｗ，Ｍｏ，Ｆｅ，Ｃｏ，Ｃｒ，Ｚｒ元素から
なる少なくとも１種以上、を用いた場合においても、上
記と同様の作製を行って、Ｐｒ＝１６〜２０μＣ／cm2
およびＥｃ＝７０〜１００ｋＶ／cm、書き込み回数が１
０12オーダー以上の強誘電体素子を得ることができる。
【０１３１】また、
【０１３２】
【化２５】
【０１３３】の化学構造式において、ＡサイトをＬａ，
Ｓｍ元素のうちいずれか１種、ＢサイトをＢｉ，Ｃａ，
Ｓｒ，Ｂａ元素からなる少なくとも１種以上、Ｃサイト
をＴｉ，Ｎｂ，Ｔａ，Ｗ，Ｍｏ，Ｆｅ，Ｃｏ，Ｃｒ，Ｚ
ｒ元素からなる少なくとも１種以上、を用いた場合にお
いても、上記と同様の作製を行って、Ｐｒ＝１６〜１９
μＣ／cm2 およびＥｃ＝７０〜１００ｋＶ／cm、書き込
み回数が１０12オーダー以上の強誘電体素子を得ること
ができる。
【０１３４】また、
【０１３５】
【化２６】
【０１３６】の化学構造式において、ＢサイトをＣａ，
Ｓｒ，Ｂａ元素からなる少なくとも１種以上、Ｃサイト
をＴｉ，Ｎｂ，Ｔａ，Ｗ，Ｍｏ，Ｆｅ，Ｃｏ，Ｃｒ，Ｚ
ｒ元素からなる少なくとも１種以上、を用いた場合にお
いても、上記と同様の作製を行って、Ｐｒ＝１６〜２０
μＣ／cm2 およびＥｃ＝７０〜１００ｋＶ／cm、書き込
み回数が１０12オーダー以上の強誘電体素子を得ること
ができる。
【０１３７】また、
【０１３８】
【化２７】
【０１３９】の化学構造式に場合においても、Ａサイ
ト，Ｂサイト，Ｃサイトに上記と同様の元素を用いて同
様の作製を行えば、Ｐｒ＝１６〜２０μＣ／cm2 および
Ｅｃ＝７０〜１００ｋＶ／cm、書き込み回数が１０12オ
ーダー以上の強誘電体素子を得ることができる。
【０１４０】なお、表１には（ｃ）ｃ軸が４５°傾いた
配向の場合のデータを示したが、他の配向性において
も、上述の通り、（ａ）（１００）または（０１０）配
向の場合は（ｃ）に比べてＰｒが約１.１倍増加、(ｂ）
（１１０）配向の場合は（ｃ）に比べてＰｒが約１.０
５倍増加、(ｄ）（００１）配向の場合は（ｃ）に比べ
てＰｒが約１.１倍増加した強誘電体素子を得ることが
できる。
【０１４１】（実施の形態２）本発明に使用した
【０１４２】
【化２８】
【０１４３】の化学構造式からなる強誘電体薄膜の結晶
構造を図２に示す。この化学構造式で、Ａ＝Ｓｂ元素，
Ｂ＝Ｓｒ元素，Ｃ＝Ｔａ元素，ｘ＝０.４ の場合も実施
の形態１と同様の方法で下部電極を形成した。この下部
電極上に、強誘電体薄膜を形成するために、Ｂｉ，Ｓ
ｂ，Ｓｒ，Ｔａ元素の金属アルコキシド溶液を１５００
rpm で３０ｓスピンコートした。その後、１５０℃で５
min 乾燥、さらに空気中または酸素中、強誘電体薄膜の
結晶化温度５８０℃より低い温度３５０℃〜550℃の範
囲で１０〜３０min 前熱処理を行った。以上の操作を１
サイクルとして、サイクルを２〜５回繰り返すことで厚
み２５００Åの前駆体薄膜を作製した。そして最後に５
８０℃〜６５０℃の加熱をすることで強誘電体薄膜
【０１４４】
【化２９】
【０１４５】を得た。この強誘電体薄膜の配向性は、Ｘ
線回折の結果ｃ軸が４５°傾いた配向であることが分か
った。また、（１０５）面の回折ピークを用いたポール
フィギュア測定より配向度は、９０％であることが分か
った。次に、この強誘電体薄膜の上に実施の形態１と同
様の方法で上部電極を作製した。この得られた強誘電体
素子の自発分極（Ｐｒ）および抗電界（Ｅｃ）を室温で
測定したところ、それぞれ１８μＣ／cm2 および９０ｋ
Ｖ／cmの値を示した。また、２８０ｋＶ／cmの電圧を反
転させて繰り返し回数を測定したところ、１０14回数ま
でＰｒの特性劣化は認められなかった（表６）。また、
ＢｉサイトへのＡ元素の置換量を０＜ｘ＜２の範囲で変
化させた場合でも、上記と同様の方法で行えば、Ｐｒ＝
１８〜１９μＣ／cm2 およびＥｃ＝９０〜１００ｋＶ／
cm、書き込み回数が１０14オーダーの強誘電体素子を得
ることができる。
【０１４６】なお、このようにして得られた下部電極の
Ｒｕ，ＲｕＯ，ＳｒＲｕＯ3 は、スパッタリング方法の
成膜過程を工夫することによって、特にＳｒＲｕＯ3 を
ａ軸配向させることができる。この配向した面を利用す
ることおよびスピンコート，乾燥，熱処理の過程の工夫
により、図５に示したような（ａ）（１００）または
（０１０）配向，(ｂ）（１１０）配向，(ｃ）ｃ軸が４
５°傾いた配向をさせることができる。配向度とＰｒ，
Ｅｃの関係は、配向度７０％で比較すると（ａ）（１０
０）または（０１０）配向でＰｒ＝１７〜２０μＣ／cm
2 ，Ｅｃ＝７０〜９０ｋＶ／cm，(ｂ）（１１０）配向
でＰｒ＝１５〜１８μＣ／cm2，Ｅｃ＝６０〜９０ｋＶ
／cm，(ｃ）ｃ軸が４５°傾いた配向でＰｒ＝１３〜１
６μＣ／cm2，Ｅｃ＝６０〜９０ｋＶ／cmであった。
【０１４７】
【化３０】
【０１４８】の化学構造式において、Ｃサイトの元素を
Ｔｉ，Ｎｂ，Ｗ，Ｍｏ，Ｆｅ，Ｃｏ，Ｃｒ，Ｚｒのうち
いずれかを用いた場合においても、上記と同様の作製を
行って得られた強誘電体素子のＰｒ，Ｅｃ，書き込み回
数を表６に示す。
【０１４９】
【表６】
【０１５０】また、
【０１５１】
【化３１】
【０１５２】の化学構造式において、Ｃサイトの元素を
Ｔｉ，Ｎｂ，Ｔａ，Ｗ，Ｍｏ，Ｆｅ，Ｃｏ，Ｃｒ，Ｚｒ
からなる少なくとも２種以上の組み合わせを用いた場合
においても、上記と同様の作製を行えば、Ｐｒ＝１６〜
２０μＣ／cm2 およびＥｃ＝７０〜１００ｋＶ／cm，書
き込み回数が１０13オーダー以上の強誘電体素子を得る
ことができる。
【０１５３】また、
【０１５４】
【化３２】
【０１５５】の化学構造式において、Ｃサイトの元素を
Ｔｉ，Ｎｂ，Ｔａ，Ｗ，Ｍｏ，Ｆｅ，Ｃｏ，Ｃｒ，Ｚｒ
のうちいずれかを用いた場合においても、上記と同様の
作製を行って得られた強誘電体素子のＰｒ，Ｅｃ，書き
込み回数を表７に示す。
【０１５６】
【表７】
【０１５７】また、
【０１５８】
【化３３】
【０１５９】の化学構造式において、Ｃサイトの元素を
Ｔｉ，Ｎｂ，Ｔａ，Ｗ，Ｍｏ，Ｆｅ，Ｃｏ，Ｃｒ，Ｚｒ
からなる少なくとも２種以上の組み合わせを用いた場合
においても、上記と同様の作製を行えば、Ｐｒ＝１５〜
１９μＣ／cm2 およびＥｃ＝７５〜１００ｋＶ／cm，書
き込み回数が１０13オーダー以上の強誘電体素子を得る
ことができる。
【０１６０】また、
【０１６１】
【化３４】
【０１６２】の化学構造式において、Ｃサイトの元素を
Ｔｉ，Ｎｂ，Ｔａ，Ｗ，Ｍｏ，Ｆｅ，Ｃｏ，Ｃｒ，Ｚｒ
のうちいずれかを用いた場合においても、上記と同様の
作製を行って得られた強誘電体素子のＰｒ，Ｅｃ，書き
込み回数を表８に示す。
【０１６３】
【表８】
【０１６４】また、
【０１６５】
【化３５】
【０１６６】の化学構造式において、Ｃサイトの元素を
Ｔｉ，Ｎｂ，Ｔａ，Ｗ，Ｍｏ，Ｆｅ，Ｃｏ，Ｃｒ，Ｚｒ
からなる少なくとも２種以上の組み合わせを用いた場合
においても、上記と同様の作製を行えば、Ｐｒ＝１７〜
２０μＣ／cm2 およびＥｃ＝８０〜１００ｋＶ／cm，書
き込み回数が１０13オーダー以上の強誘電体素子を得る
ことができる。
【０１６７】また、
【０１６８】
【化３６】
【０１６９】の化学構造式において、Ｃサイトの元素を
Ｔｉ，Ｎｂ，Ｔａ，Ｗ，Ｍｏ，Ｆｅ，Ｃｏ，Ｃｒ，Ｚｒ
のうちいずれかを用いた場合においても、上記と同様の
作製を行って得られた強誘電体素子のＰｒ，Ｅｃ，書き
込み回数を表９に示す。
【０１７０】
【表９】
【０１７１】また、
【０１７２】
【化３７】
【０１７３】の化学構造式において、Ｃサイトの元素を
Ｔｉ，Ｎｂ，Ｔａ，Ｗ，Ｍｏ，Ｆｅ，Ｃｏ，Ｃｒ，Ｚｒ
からなる少なくとも２種以上の組み合わせを用いた場合
においても、上記と同様の作製を行えば、Ｐｒ＝１６〜
２０μＣ／cm2 およびＥｃ＝７５〜１００ｋＶ／cm，書
き込み回数が１０12オーダー以上の強誘電体素子を得る
ことができる。
【０１７４】さらに、
【０１７５】
【化３８】
【０１７６】の化学構造式において、ＡサイトをＴｌ，
Ｈｇ，Ｓｂ，Ａｓのうちいずれか１種、ＢサイトをＢ
ｉ，Ｐｂ，Ｃａ，Ｓｒ，Ｂａ，Ｙ，希土類元素からなる
少なくとも１種以上、ＣサイトをＴｉ，Ｎｂ，Ｔａ，
Ｗ，Ｍｏ，Ｆｅ，Ｃｏ，Ｃｒ，Ｚｒ元素のからなる少な
くとも１種以上、を用いた場合においても、上記と同様
の作製を行って、Ｐｒ＝１６〜２０μＣ／cm2 およびＥ
ｃ＝７０〜１００ｋＶ／cm，書き込み回数が１０12オー
ダー以上の強誘電体素子を得ることができる。
【０１７７】また、
【０１７８】
【化３９】
【０１７９】の化学構造式において、Ｃサイトの元素を
Ｔｉ，Ｎｂ，Ｔａ，Ｗ，Ｍｏ，Ｆｅ，Ｃｏ，Ｃｒ，Ｚｒ
のうちいずれか１種を用いた場合においても、上記と同
様の作製を行って得られた強誘電体素子のＰｒ，Ｅｃ，
書き込み回数を表１０に示す。
【０１８０】
【表１０】
【０１８１】また、
【０１８２】
【化４０】
【０１８３】の化学構造式において、Ｃサイトの元素を
Ｔｉ，Ｎｂ，Ｔａ，Ｗ，Ｍｏ，Ｃｏ，Ｃｒからなる少な
くとも２種以上の組み合わせを用いた場合においても、
上記と同様の作製を行えば、Ｐｒ＝１６〜２０μＣ／cm
2 およびＥｃ＝７５〜１００ｋＶ／cm，書き込み回数が
１０12オーダー以上の強誘電体素子を得ることができ
る。
【０１８４】さらに、
【０１８５】
【化４１】
【０１８６】の化学構造式において、ＢサイトをＢｉ，
Ｐｂ，Ｃａ，Ｓｒ，Ｂａ，Ｙ，希土類元素からなる少な
くとも１種以上、ＣサイトをＴｉ，Ｎｂ，Ｔａ，Ｗ，Ｍ
ｏ，Ｆｅ，Ｃｏ，Ｃｒ，Ｚｒのうちいずれか１種、を用
いた場合においても、上記と同様の作製を行って、Ｐｒ
＝１６〜２０μＣ／cm2 およびＥｃ＝７０〜１００ｋＶ
／cm，書き込み回数が１０12オーダー以上の強誘電体素
子を得ることができる。
【０１８７】さらに、
【０１８８】
【化４２】
【０１８９】の化学構造式において、ＢサイトをＢｉ，
Ｐｂ，Ｃａ，Ｓｒ，Ｂａ，Ｙ，希土類元素からなる少な
くとも１種以上、ＣサイトをＴｉ，Ｎｂ，Ｔａ，Ｗ，Ｍ
ｏ，Ｃｏ，Ｃｒからなる少なくとも２種以上の組み合わ
せ、を用いた場合においても、上記と同様の作製を行っ
て、Ｐｒ＝１７〜２０μＣ／cm2 およびＥｃ＝７０〜１
００ｋＶ／cm，書き込み回数が１０12オーダー以上の強
誘電体素子を得ることができる。
【０１９０】また、
【０１９１】
【化４３】
【０１９２】の化学構造式に場合においても、Ａサイ
ト，Ｂサイト，Ｃサイトに上記と同様の元素の組み合わ
せを用いて同様の作製を行えば、Ｐｒ＝１６〜２０μＣ
／cm2 およびＥｃ＝７０〜１００ｋＶ／cm，書き込み回
数が１０13オーダー以上の強誘電体素子を得ることがで
きる。
【０１９３】なお、表６には（ｃ）ｃ軸が４５°傾いた
配向の場合のデータを示したが、他の配向性において
も、上述の通り、（ａ）（１００）または（０１０）配
向の場合は（ｃ）に比べてＰｒが約１.１倍増加、(ｂ）
（１１０）配向の場合は（ｃ）に比べてＰｒが約１.０
５ 倍増加、増加した強誘電体素子を得ることができ
る。 （実施の形態３）図６は、本発明の一実施例にかかる強
誘電体素子の断面図である。図６において、６４下地基
板の上に６１左側電極と６３右側電極を６２強誘電体薄
膜の両側に具備したプレーナー型構造の強誘電体素子を
示している。まず、実施の形態１で作製した２０００Å
のＴｉＮ層のバリア層を含むＳｉの下地基板上に、実施
の形態２と同様の方法で膜厚２０００Åのｃ軸が４５°
傾いた強誘電体薄膜
【０１９４】
【化４４】
【０１９５】を得た。次に、マスク−パターニング法に
より強誘電体薄膜の幅を０.３μｍ に加工した後、酸素
ガス雰囲気中スパッタリング法により６５０℃の温度で
厚み２５００Åのペロブスカイト構造の導電性酸化物Ｓ
ｒＲｕＯ3 を強誘電体薄膜の両側に作製して６１左側電
極と６３右側電極とした。この得られた強誘電体素子の
自発分極（Ｐｒ）および抗電界（Ｅｃ）を室温で測定し
たところ、それぞれ１７μＣ／cm2 および１００ｋＶ／
cmの値を示した。また、２８０ｋＶ／cmの電圧を反転さ
せて繰り返し回数を測定したところ、１０14回数までＰ
ｒの特性劣化は認められなかった。また、Ｂｉサイトへ
のＰｂ元素の置換量を０＜ｘ＜２の範囲で変化させた場
合でも、上記と同様の方法で行えば、Ｐｒ＝１８〜１９
μＣ／cm2 およびＥｃ＝９０〜１００ｋＶ／cm，書き込
み回数が１０14オーダーの強誘電体素子を得ることがで
きる。
【０１９６】また、上記で得られた幅０.３μｍ に加工
した強誘電体薄膜に、酸素ガス雰囲気中スパッタリング
法により６５０℃の温度で厚み２５００Åの単一元素の
導電性酸化物ＲｕＯを強誘電体薄膜の両側に作製して６
１左側電極と６３右側電極とした。この得られた強誘電
体素子のＰｒおよびＥを室温で測定したところ、それぞ
れ１７μＣ／cm2 および１００ｋＶ／cmの値を示した。
また、２８０ｋＶ／cmの電圧を反転させて繰り返し回数
を測定したところ、１０13オーダーでもＰｒの特性劣化
は認められなかった。
【０１９７】また、上記の強誘電体薄膜の代わりに
【０１９８】
【化４５】
【０１９９】の化学構造式の強誘電体薄膜を用いた場合
においても、Ａサイト，Ｂサイト，Ｃサイトに実施の形
態１と同様の元素を用いて同様の作製を行えば、Ｐｒ＝
１６〜２０μＣ／cm2 およびＥｃ＝７０〜１００ｋＶ／
cm，書き込み回数が１０12オーダー以上の強誘電体素子
を得ることができる。
【０２００】なお、上記の強誘電体薄膜は、スピンコー
ト，乾燥，熱処理の過程の工夫（特に形成温度）によ
り、図４に示したような（ａ）（１００）または（０１
０）配向，（ｂ）（１１０）配向，（ｃ）ｃ軸が４５°
傾いた配向，（ｄ）（００１）配向をさせることができ
る。（ｃ）ｃ軸が４５°傾いた配向の場合のデータに比
べて、(ａ),(ｄ）の場合はＰｒが約１.１倍増加、(ｂ)
の場合はＰｒが約１.０５倍増加した強誘電体素子を得
ることができる。
【０２０１】また、実施の形態１で作製した２０００Å
のＴｉＮ層のバリア層を含むＳｉの下地基板上に、実施
の形態１と同様の方法で膜厚２０００Åのｃ軸が４５°
傾いた強誘電体薄膜
【０２０２】
【化４６】
【０２０３】を得た。次に、マスク−パターニング法に
より強誘電体薄膜の幅を０.３μｍ に加工した後、酸素
ガス雰囲気中スパッタリング法により６５０℃の温度で
厚み２５００Åのペロブスカイト構造の導電性酸化物Ｓ
ｒＲｕＯ3 を強誘電体薄膜の両側に作製して左側電極と
右側電極とした。この得られた強誘電体素子のＰｒおよ
びＥｃを室温で測定したところ、それぞれ１９μＣ／cm
2 および７０ｋＶ／cmの値を示した。また、２８０ｋＶ
／cmの電圧を反転させて繰り返し回数を測定したとこ
ろ、１０12回数までＰｒの特性劣化は認められなかっ
た。
【０２０４】また、上記の強誘電体薄膜の代わりに
【０２０５】
【化４７】
【０２０６】の化学構造式の強誘電体薄膜を用いた場合
においても、Ａサイト，Ｂサイト，Ｃサイトに実施の形
態２と同様の元素を用いて同様の作製を行えば、Ｐｒ＝
１６〜２０μＣ／cm2 およびＥｃ＝７０〜１００ｋＶ／
cm，書き込み回数が１０12オーダー以上の強誘電体素子
を得ることができる。
【０２０７】なお、上記の強誘電体薄膜は、スピンコー
ト，乾燥，熱処理の過程の工夫（特に形成温度）によ
り、図５に示したような（ａ）（１００）または（０１
０）配向，（ｂ）（１１０）配向，（ｃ）ｃ軸が４５°
傾いた配向，（ｄ）（００１）配向をさせることができ
る。（ｃ）ｃ軸が４５°傾いた配向の場合のデータに比
べて、（ａ）,（ｂ）,（ｄ）の場合はそれぞれＰｒが約
１.１倍増加，約１.０５倍増加，約１.１ 倍増加した強
誘電体素子を得ることができる。
【０２０８】（実施の形態４）図７は、本発明にかかる
下部電極の内部構成を表わしており、まず実施の形態１
と同様に７５下地基板上に、６００℃に加熱しながらス
パッタリング法により厚み１０００ÅのＰｔ，Ａｕ，Ａ
ｌ，Ｎｉ，Ｃｒ，Ｔｉ，Ｍｏ，Ｗのうちのいずれかの７
４金属を作製した。次に、酸素ガス雰囲気中、その上に
４５０℃に加熱しながらスパッタリング法により厚み１
０００ÅのＴｉＯx，ＶＯx，ＥｕＯ，ＣｒＯ2，Ｍｏ
Ｏ2，ＷＯ2，ＰｈＯ，ＯｓＯ，ＩｒＯ，ＰｔＯ,Ｒｅ
Ｏ2,ＲｕＯ2,ＳｎＯ2 のうちのいずれかの７３単一元素
の導電性酸化物、最後に６５０℃の温度でスパッタリン
グ法により厚み１０００ÅのＲｅＯ3,ＳｒＲｅＯ3,Ｂａ
ＲeＯ3，ＬａＴｉＯ3，ＳｒＶＯ3，ＣａＣｒＯ3，Ｓｒ
ＣｒＯ3，ＳｒＦｅＯ3， Ｌａ1-xＳｒxＣｏＯ3(０
＜x＜０.５)，ＬａＮｉＯ3，ＣａＲｕＯ3，ＳｒＲｕ
Ｏ3，ＳｒＴｉＯ3，ＢａＰｂＯ3のうちのいずれかの７
２ペロブスカイト構造の導電性酸化物を作製した。次に
この得られた下部電極上に、実施の形態１で得られた強
誘電体薄膜を作製した。
【０２０９】さらに、本発明にかかる図８（ａ）の上部
電極を以下の方法で作製した。実施の形態１と同様に酸
素ガス雰囲気中スパッタリング法により６５０℃の温度
で厚み１０００ÅのＲｅＯ3，ＳｒＲｅＯ3，ＢａＲｅＯ
3，ＬａＴｉＯ3，ＳｒＶＯ3,ＣａＣｒＯ3，ＳｒＣｒ
Ｏ3，ＳｒＦｅＯ3，Ｌａ1-xＳｒxＣｏＯ3(０＜x＜０.
５),ＬａＮｉＯ3，ＣａＲｕＯ3，ＳｒＲｕＯ3，ＳｒＴ
ｉＯ3，ＢａＰｂＯ3のうちのいずれかの８２ペロブスカ
イト構造の導電性酸化物、その上に酸素ガス雰囲気中４
５０℃に加熱しながらスパッタリング法により厚み１０
００ÅのＴｉＯx ，ＶＯx，ＥｕＯ，ＣｒＯ2，Ｍｏ
Ｏ2，ＷＯ2，ＰｈＯ，ＯｓＯ，ＩｒＯ，ＰｔＯ，ＲｅＯ
2，ＲｕＯ2，ＳｎＯ2 のうちのいずれかの８３単一元素
の導電性酸化物、そして６００℃に加熱しながらスパッ
タリング法により厚み１０００ÅのＰｔ，Ａｕ，Ａｌ，
Ｎｉ，Ｃｒ，Ｔｉ，Ｍｏ，Ｗのうちのいずれかの８４金
属の上部電極を形成して、強誘電体素子が得られた。得
られた強誘電体素子は、Ｐｒ＝１６〜２０μＣ／cm2 お
よびＥｃ＝７０〜１００ｋＶ／cm，書き込み回数が１０
12オーダー以上の値を示した。
【０２１０】また、上記と同様の方法で下部電極，強誘
電体薄膜を形成した上に、本発明にかかる図８（ｂ）の
上部電極を以下の方法で作製した。実施の形態１と同様
に酸素ガス雰囲気中スパッタリング法により６５０℃の
温度で厚み１０００ÅのＲｅＯ3，ＳｒＲｅＯ3，ＢａＲ
ｅＯ3，ＬａＴｉＯ3，ＳｒＶＯ3，ＣａＣｒＯ3，ＳｒＣ
ｒＯ3，ＳｒＦｅＯ3，Ｌａ1-xＳｒxＣｏＯ3(０＜x＜０.
５)，ＬａＮｉＯ3，ＣａＲｕＯ3，ＳｒＲｕＯ3，ＳｒＴ
ｉＯ3，ＢａＰｂＯ3のうちのいずれかの８２ペロブスカ
イト構造の導電性酸化物、その上に６００℃に加熱しな
がらスパッタリング法により厚み１０００ÅのＰｔ，Ａ
ｕ，Ａｌ，Ｎｉ，Ｃｒ，Ｔｉ，Ｍｏ，Ｗのうちのいずれ
かの８４金属の上部電極を形成して、強誘電体素子が得
られた。得られた強誘電体素子は、Ｐｒ＝１６〜２０μ
Ｃ／cm2 およびＥｃ＝７０〜１００ｋＶ／cm，書き込み
回数が１０13オーダー以上の値を示した。
【０２１１】さらに、上記と同様の方法で下部電極を形
成した上に、実施の形態２で得られた強誘電体薄膜を形
成し、さらにその上に上記と同様の方法で上部電極を形
成して強誘電体素子が得られた。得られた強誘電体素子
は、Ｐｒ＝１６〜２０μＣ／cm2 およびＥｃ＝７０〜１
００ｋＶ／cm，書き込み回数が１０12オーダー以上の値
を示した。
【０２１２】また、実施の形態３で得られた幅を０.３
μｍ、厚み２５００Åに加工された強誘電体薄膜の両側
に、次に酸素ガス雰囲気中スパッタリング法により６５
０℃の温度で厚み２５００ÅのＲｅＯ3，ＳｒＲｅＯ3，
ＢａＲｅＯ3，ＬａＴｉＯ3，ＳｒＶＯ3，ＣａＣｒＯ3，
ＳｒＣｒＯ3，ＳｒＦｅＯ3，Ｌａ1-xＳｒxＣｏＯ3(０＜
x＜０.５)，ＬａＮｉＯ3，ＣａＲｕＯ3，ＳｒＲｕＯ3，
ＳｒＴｉＯ3，ＢａＰｂＯ3のうちのいずれかのペロブス
カイト構造の導電性酸化物を形成して、強誘電体素子を
作製した。得られた強誘電体素子は、Ｐｒ＝１６〜２０
μＣ／cm2 およびＥｃ＝７０〜１００ｋＶ／cm，書き込
み回数が１０１２オーダー以上の値を示した。
【０２１３】さらに、実施の形態３で得られた幅を０．
３μｍ ，厚み２５００Åに加工された強誘電体薄膜の
両側に、酸素ガス雰囲気中４５０℃に加熱しながらスパ
ッタリング法により厚み１０００ÅのＴｉＯx，ＶＯx，
ＥｕＯ，ＣｒＯ2，ＭｏＯ2，ＷＯ2，ＰｈＯ，ＯｓＯ，
ＩｒＯ，ＰｔＯ，ＲｅＯ2，ＲｕＯ2，ＳｎＯ2のうちの
いずれかの単一元素の導電性酸化物を形成して、強誘電
体素子を作製した。得られた強誘電体素子は、Ｐｒ＝１
６〜２０μＣ／cm2 およびＥｃ＝７０〜１００kV／cm，
書き込み回数が１０12オーダー以上の値を示した。
【０２１４】（実施の形態５）本発明にかかる透明な導
電性酸化物の上部電極を、下部電極，強誘電体薄膜の上
に、以下の方法で作製した。実施の形態１，２で得られ
た下部電極，強誘電体薄膜の上に、酸素ガス雰囲気中４
５０℃に加熱しながらスパッタリング法により厚み１０
００ÅのＩｎ2Ｏ3を作製して、透明な電極を有する強誘
電体素子を得た。得られた強誘電体素子は、Ｐｒ＝１７
μＣ／cm2 およびＥｃ＝１００ｋＶ／cm，書き込み回数
が１０12オーダー以上、および可視域の透過度８３％の
値を示した。
【０２１５】また、実施の形態１，２で得られた下部電
極，強誘電体薄膜の上に、酸素ガス雰囲気中４５０℃に
加熱しながらスパッタリング法により厚み１０００Åの
ＳｎＯ2，ＺｎＯ、ＩＴＯ（Ｉｎ−Ｓｎ−Ｏ），ＡＴＯ
（ＳｂドープしたＳｎ）,ＦＴＯ（ＦドープしたＳ
ｎ），ＣＴＯ（Ｃｄ−Ｓｎ−Ｏ）のうちのいずれかの透
明な導電性酸化物を形成して、透明な電極を有する強誘
電体素子を作製した。得られた強誘電体素子は、Ｐｒ＝
１６〜２０μＣ／cm2 およびＥｃ＝７０〜１００ｋＶ／
cm，書き込み回数が１０12オーダー以上、および可視域
の透過度８３％の値を示した。
【０２１６】さらに、実施の形態３で得られた幅を０.
３μｍ ，厚み２５００Åに加工された強誘電体薄膜の
両側に、酸素ガス雰囲気中４５０℃に加熱しながらスパ
ッタリング法により厚み２５００ÅのＩｎ2Ｏ3，ＳｎＯ
2，ＺｎＯ，ＩＴＯ(Ｉｎ−Ｓｎ−Ｏ)，ＡＴＯ(Ｓｂドー
プしたＳｎ)，ＦＴＯ(ＦドープしたＳｎ)，ＣＴＯ(Ｃｄ
−Ｓｎ−Ｏ）のうちのいずれかの透明な導電性酸化物を
形成して、透明な電極を有する強誘電体素子を作製し
た。得られた強誘電体素子は、Ｐｒ＝１６〜２０μＣ／
cm2 およびＥｃ＝７０〜１００ｋＶ／cm，書き込み回数
が１０12オーダー以上、および可視域の透過度８３％の
値を示した。
【０２１７】また、実施の形態３で得られた幅を０.３
μｍ 、厚み２５００Åに加工された強誘電体薄膜の左
側電極に、酸素ガス雰囲気中４５０℃に加熱しながらス
パッタリング法により厚み２５００ÅのＩｎ2Ｏ3，Ｓｎ
Ｏ2，ＺｎＯ，ＩＴＯ(Ｉｎ−Ｓｎ−Ｏ），ＡＴＯ（Ｓｂ
ドープしたＳｎ），ＦＴＯ（ＦドープしたＳｎ），ＣＴ
Ｏ（Ｃｄ−Ｓｎ−Ｏ）のうちのいずれかの透明な導電性
酸化物を形成した。右側電極には、実施の形態４と同様
の方法で厚み２５００Åの単一元素の導電性酸化物、ま
たはペロブスカイト構造の導電性酸化物を作製して、透
明な電極を有する強誘電体素子を作製した。得られた強
誘電体素子は、Ｐｒ＝１６〜２０μＣ／cm2 およびＥｃ
＝７０〜１００ｋＶ／cm，書き込み回数が１０12オーダ
ー以上、および可視域の透過度８３％の値を示した。
【０２１８】（実施の形態６）実施の形態１〜５での強
誘電体の作製には、スピンコート用出発原料として金属
アルコキシドを用いたが、アセチルアセトン金属塩，カ
ルボン酸金属塩，酢酸塩およびナフテン酸またはオクチ
ル酸金属石鹸を出発液としてスピンコートしても、同様
に強誘電体薄膜を作製することができる。
【０２１９】また、上記と同様に強誘電体の作製方法と
して、金属アルコキシド，アセチルアセトン金属塩，カ
ルボン酸金属塩，酢酸塩およびナフテン酸またはオクチ
ル酸金属石鹸を出発液としたディップコート法を用いた
場合も上記と同様のプロセスを行えば、同様の強誘電体
薄膜を作製することができる。
【０２２０】さらに、実施の形態１〜５での強誘電体薄
膜の作製において、酸素ガスを含んだ圧力０.０２〜１
０-4torr の雰囲気で、スパッタリング法により、形成
する温度５３０℃から６５０℃の範囲で、成膜時間１ｈ
行うことで、膜厚２５００Åの強誘電体薄膜を得た。
【０２２１】また、実施の形態１〜５での強誘電体薄膜
の作製において、酸素ガスを含んだ圧力０.３〜１０-4t
orr の雰囲気で、上記強誘電体薄膜と同一な組成の焼結
体を用いたレーザ蒸着法により、形成する温度５３０℃
から６５０℃の範囲で、成膜時間１ｈ行うことで、膜厚
２５００Åの強誘電体薄膜を得た。
【０２２２】また、実施の形態１〜５での強誘電体薄膜
の作製において、β−ジケトン錯体化合物、フェニル基
またはｏ−トリル基の化合物を出発原料としたＭＯＣＶ
Ｄ法を用いた場合も、酸素ガスを含んだ圧力０.３〜１
０-4torr の雰囲気で、形成する温度５３０℃から６５
０℃の範囲で、成膜時間２ｈ行うことで、膜厚２５００
Åの強誘電体薄膜を得た。
【０２２３】なお、上記のレーザ蒸着法およびＭＯＣＶ
Ｄ法においては、励起した酸素（オゾン，ＥＣＲまたは
マイクロ波プラズマ）を含んだ圧力０.３〜１０-4torr
の雰囲気で、形成する温度５００℃から６２０℃の範囲
で、成膜時間１〜２ｈ行うことで、膜厚２５００Åの強
誘電体薄膜を得た。
【０２２４】さらに、実施の形態１〜５での金属，単一
元素の導電性酸化物，ペロブスカイト構造の導電性酸化
物，透明な導電性酸化物のいずれの作製においても、上
記と同様のプロセスを行えば、同様の金属，単一元素の
導電性酸化物，ペロブスカイト構造の導電性酸化物，透
明な導電性酸化物を作製することができる。
【０２２５】（実施の形態７） 図９は、本発明にかかる強誘電体メモリーセルの断面図
であり、作製方法を以下に示す。まず、９６ソース部お
よび９７ドレイン部を持つ９５Ｓｉを基板に用い、これ
を表面酸化して膜厚２５０ÅのＳｉＯ2 膜を形成した。
マスク−パターニングして基板中央に９９凸部ＳｉＯ2
膜を作製した。次に、得られた凸部をＣＶＤ法により膜
厚４５００Åの９８ポリクリスタルＳｉを形成し、さら
に800℃に加熱しながら厚み２０００Åの９４ＴｉＮ層
のバリア層を作製した。この上に、実施の形態１〜６で
作製された９１上部電極、９２強誘電体薄膜、９３下部
電極からなる構造の強誘電体素子を形成することで、強
誘電体メモリーセルを得た。得られた強誘電体メモリー
セルは、強誘電体素子の上部電極から下部電極へ、また
は下部電極から上部電極へ抗電界以上の電圧を印加する
ことで、印加方向に極性の向いた残留分極を得た。この
残留分極の向きをそれぞれ“０”または“１”の状態に
対応させることにより書き込みが、また抗電界より小さ
な電圧を印加することで、分極の極性の向きを判断し
て、“０”または“１”の読み込みができる。そして、
得られた強誘電体メモリーセルは、ソース部とドレイン
部間の電流を検出することで、“０”または“１”を判
別できるメモリーセルである。
【０２２６】（実施の形態８）図１０は、本発明にかか
る強誘電体メモリーセルの断面図であり、作製方法を以
下に示す。まず、１０６ソース部および１０７ドレイン
部を持つ１０５Ｓｉを基板に用い、これを表面酸化して
膜厚２５０ÅのＳｉＯ2 膜を形成した。マスク−パター
ニングして基板中央に１０９凸部ＳｉＯ2 膜を作製し
た。次に、得られた凸部をＣＶＤ法により膜厚４５００
Åの１０１０ポリクリスタルＳｉを形成し、さらに表面
酸化して膜厚２５０Åの１０８ＳｉＯ2 膜を形成してＭ
ＯＳ部トランジスタを作製した。得られた半導体ＭＯＳ
部に対抗したキャパシター部に、まず８００℃に加熱し
ながら厚み２０００Åの１０４ＴｉＮ層のバリア層を作
製した。この上に、実施の形態１〜６で作製された１０
１上部電極，１０２強誘電体薄膜，１０３下部電極から
なる構造の強誘電体素子を形成することで、強誘電体メ
モリーセルを得た。得られた強誘電体メモリーセルは、
実施の形態７と同様に抗電界以上の電圧で得られた強誘
電体のヒステリシスを蓄積電化容量の変化で検出できる
メモリーセルである。
【０２２７】また、図１１は、上記と同様に発明にかか
る強誘電体メモリーセルの断面図であり、作製方法を以
下に示す。上記と同様の方法で得られた半導体ＭＯＳ部
に対抗したキャパシター部に、まず８００℃に加熱しな
がら厚み２０００Åの１１４ＴｉＮ層のバリア層を作製
した上に、実施の形態１〜６で作製された１１１上部電
極，１１２強誘電体薄膜，１１３下部電極からなる構造
の強誘電体素子を形成することで、強誘電体メモリーセ
ルを得た。上記と同様の動作を行えば、蓄積電化容量の
変化を同様に検出できるメモリーセルである。
【０２２８】実施の形態７，８で得られた強誘電体メモ
リーセルは、複数個組み合わせて非接触型読み出し、ま
たは書き込みメモリーに用いることができる。
【０２２９】また、実施の形態１，２で得られた強誘電
体薄膜は、Ｐｒの温度変化量であるγ＝３.０〜７.５×
１０-8Ｃ／cm2 Ｋの焦電係数を示した。この得られた強
誘電体薄膜は、温度変化に対する表面電荷量の変化を用
いた焦電型赤外線検出センサーに用いることができる。
【０２３０】また、実施の形態５で得られた透明な電極
を有する強誘電体素子は、可視域の波長を持つＨｅ−Ｎ
ｅレーザーをチョッパーを用いてパルス化させた光に同
調して発生電圧を検出できる非接触型検出システムに用
いることができる。透明な電極が透過できる波長の光な
らば上記と同様に非接触型検出システムに用いることが
できる。
【０２３１】
【発明の効果】以上のように、集積度の高い強誘電体素
子を得るために、自発分極の結晶異方性のないブロッキ
ング層が一層の
【０２３２】
【化４８】
【０２３３】（但しｙ＝２，３，４，５）の化学構造式
で表わされるペロブスカイト構造の強誘電体薄膜で、Ａ
サイト、および結晶格子を構成するＢサイト，分極を発
生するＣサイトにイオン半径の異なる元素を組み合わせ
ることで結晶格子に任意の大きな歪みを与えた高い自発
分極および小さな抗電界を有する強誘電体薄膜を電極で
挟んだ構造の強誘電体素子を提供することができた。ま
た、二層のＢｉ−Ｏ層を含むペロブスカイト構造の強誘
電体薄膜では、Ｂｉサイト、および結晶格子を構成する
Ｂサイト，分極を発生するＣサイトにイオン半径の異な
る元素を組み合わせることで結晶格子に任意の大きな歪
みを与え、その結果高い自発分極および小さな抗電界を
有する強誘電体薄膜を電極で挟んだ構造の強誘電体素子
を提供することができた。
【０２３４】強誘電体薄膜の両側に電極を具備したプレ
ーナー型構造の強誘電体素子を提供できた。
【０２３５】さらに、上記強誘電体素子を半導体電界ト
ランジスタ構造および半導体ＭＯＳ構造に組み込むこと
で、読み出しおよび書き込みを検出する強誘電体メモリ
ーセルを形成できた。
【０２３６】以上、高集積度な強誘電体素子，メモリー
セルを実現できるだけでなく、光センサー，焦電型赤外
線センサーの非接触型システムへの応用を図れる効果が
ある。
【図面の簡単な説明】
【図１】本発明の強誘電体薄膜の結晶構造図である。
【図２】本発明の強誘電体薄膜の結晶構造図である。
【図３】本発明の強誘電体素子を示す断面図である。
【図４】本発明の強誘電体薄膜の結晶配向の模式図であ
る。
【図５】本発明の強誘電体薄膜の結晶配向の模式図であ
る。
【図６】本発明の強誘電体素子を示す断面図である。
【図７】本発明の下部電極の内部構成を示す断面図であ
る。
【図８】本発明の上部電極の内部構成を示す断面図であ
る。
【図９】本発明の強誘電体メモリーを示す断面図であ
る。
【図１０】本発明の強誘電体メモリーを示す断面図であ
る。
【図１１】本発明の強誘電体メモリーを示す断面図であ
る。
【符号の説明】
３１，９１，１０１，１１１…上部電極、３２，４１，
５１，６２，７１，８１，９２，１０２，１１２…強誘
電体薄膜、３３，９３，１０３，１１３…下部電極、３
４，４２，５２，７５…下地基板、６１…左側電極、６
３…右側電極、７２，８２…ペロブスカイト構造の導電
性酸化物、７３，８３…単一元素の導電性酸化物、７
４，８４…金属、９４，１０４，１１４…ＴｉＮ、９
５，１０５，１１５…Ｓｉ、９６，１０６，１１６…ソ
ース部、９７，１０７，１１７…ドレイン部、９８…ポ
リクリスタルＳｉ、９９，１０８，１０９，１１８，１
１９…ＳｉＯ2 、１０１０，１１１０…金属層。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ Ｃ３０Ｂ 29/30 Ｃ３０Ｂ 29/30 Ａ Ｂ 29/32 29/32 Ａ Ｍ Ｗ Ｈ０１Ｂ 3/12 ３０４ Ｈ０１Ｂ 3/12 ３０４ ３０９ ３０９ ３１１ ３１１ ３１２ ３１２ ３１３ ３１３Ｌ ３１４ ３１４ ３１５ ３１５ ３１６ ３１６ ３１８ ３１８Ｚ ３２６ ３２６ ３４１ ３４１ Ｈ０１Ｌ 27/105 Ｈ０１Ｌ 27/10 ４４４Ｃ ４４４Ａ (72)発明者 高橋 研 茨城県日立市大みか町七丁目１番１号 株式会社 日立製作所 日立研究所内 (72)発明者 前田 邦裕 茨城県日立市大みか町七丁目１番１号 株式会社 日立製作所 日立研究所内 (56)参考文献 特開 平２−279555（ＪＰ，Ａ) 特開 平５−24994（ＪＰ，Ａ) 特開 平７−73732（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01B 3/00 H01B 3/12 - 3/12 341 C30B 29/22 - 29/32 H01L 27/10 444 C01G 23/00 - 51/00 G01J 5/02

Claims (10)

    (57)【特許請求の範囲】
  1. 【請求項１】基板と、該基板面に並行に形成した強誘電
    体薄膜と上部電極と下部電極、とを備えた強誘電体素子
    であって、 該強誘電体薄膜がペロブスカイト構造であり、かつ 【化１】 （ＡＯ)2+（Ｂy-1ＣyＯ3y+1)2- …（化１） Ａ＝Ｔｌ，Ｈｇ，Ｃｅ，Ｙ，Ｐｒ，Ｎｄ，Ｐｍ，Ｅｕ，
    Ｇｄ，Ｔｂ，Ｄｙ，Ｈｏ，Ｅｒ，Ｔｍ，Ｙｂ，Ｌｕ Ｂ＝Ｂｉ，Ｐｂ，Ｃａ，Ｓｒ，Ｂａの少なくとも１種以
    上 Ｃ＝Ｔｉ，Ｎｂ，Ｔａ，Ｗ，Ｍｏ，Ｆｅ，Ｃｏ，Ｃｒ，
    Ｚｒの少なくとも１種以上 ｙ＝２，３，４，５ なる組成を有し、 前記上部電極と下部電極とが前記強誘電体薄膜を挟持し
    ており、 前記上部電極と下部電極とが前記強誘電体薄膜に接する
    導電性酸化物膜を備えていて、該導電性酸化物膜が単一
    元素からなる導電性酸化物またはペロブスカイト構造の
    導電性酸化物膜であって、 前記強誘電体薄膜が電界の印加方向に対して、（１０
    ０）配向、または(010)配向、または（００１）配向、
    または結晶のｃ軸が４５°傾斜した配向の何れかである
    ことを特徴とする強誘電体素子。
  2. 【請求項２】基板と、該基板面に並行に形成した強誘電
    体薄膜と上部電極と下部電極、とを備えた強誘電体素子
    であって、 該強誘電体薄膜がペロブスカイト構造であり、かつ 【化２】 （ＡＯ)2+（Ｂy-1ＣyＯ3y+1)2- …（化２） Ａ＝Ｌａ，Ｓｍ Ｂ＝Ｂｉ，Ｃａ，Ｓｒ，Ｂａの少なくとも１種以上 Ｃ＝Ｔｉ，Ｎｂ，Ｔａ，Ｗ，Ｍｏ，Ｆｅ，Ｃｏ，Ｃｒ，
    Ｚｒの少なくとも１種以上 ｙ＝２，３，４，５ なる組成を有し、 前記上部電極と下部電極とが前記強誘電体薄膜を挟持し
    ており、 前記上部電極と下部電極とが前記強誘電体薄膜に接する
    導電性酸化物膜を備えていて、該導電性酸化物膜が単一
    元素からなる導電性酸化物またはペロブスカイト構造の
    導電性酸化物膜であって、 前記強誘電体薄膜が電界の印加方向に対して、（１０
    ０）配向、または(010)配向、または（００１）配向、
    または結晶のｃ軸が４５°傾斜した配向の何れかである
    ことを特徴とする強誘電体素子。
  3. 【請求項３】基板と、該基板面に並行に形成した強誘電
    体薄膜と上部電極と下部電極、とを備えた強誘電体素子
    であって、 該強誘電体薄膜がペロブスカイト構造であり、かつ 【化３】 （ＰｂＯ)2+（Ｂy-1ＣyＯ3y+1)2- …（化３） Ｂ＝Ｃａ，Ｓｒ，Ｂａの少なくとも１種以上 Ｃ＝Ｔｉ，Ｎｂ，Ｔａ，Ｗ，Ｍｏ，Ｆｅ，Ｃｏ，Ｃｒ，
    Ｚｒの少なくとも１種以上 ｙ＝２，３，４，５ なる組成を有し、 前記上部電極と下部電極とが前記強誘電体薄膜を挟持し
    ており、 前記上部電極と下部電極とが前記強誘電体薄膜に接する
    導電性酸化物膜を備えていて、該導電性酸化物膜が単一
    元素からなる導電性酸化物またはペロブスカイト構造の
    導電性酸化物膜であって、 前記強誘電体薄膜が電界の印加方向に対して、（１０
    ０）配向、または(010)配向、または（００１）配向、
    または結晶のｃ軸が４５°傾斜した配向の何れかである
    ことを特徴とする強誘電体素子。
  4. 【請求項４】基板と、該基板面に並行に形成した強誘電
    体薄膜と上部電極と下部電極、とを備えた強誘電体素子
    であって、 該強誘電体薄膜がペロブスカイト構造であり、かつ 【化４】 （Ｂｉ2-xＡxＯ2)2+（Ｂy-1ＣyＯ3y+1)2- …（化４） Ａ＝Ｔｌ，Ｈｇ，Ｓｂ，Ａｓ Ｂ＝Ｂｉ，Ｐｂ，Ｃａ，Ｓｒ，Ｂａ，Ｙ，希土類元素の
    少なくとも１種以上 Ｃ＝Ｔｉ，Ｎｂ，Ｔａ，Ｗ，Ｍｏ，Ｆｅ，Ｃｏ，Ｃｒ，
    Ｚｒの少なくとも１種以上 ０＜ｘ＜２ ｙ＝１，２，３，４，５ なる組成を有し、 前記上部電極と下部電極とが前記強誘電体薄膜を挟持し
    ており、 前記上部電極と下部電極とが前記強誘電体薄膜に接する
    導電性酸化物膜を備えていて、該導電性酸化物膜が単一
    元素からなる導電性酸化物またはペロブスカイト構造の
    導電性酸化物膜であって、 前記強誘電体薄膜が電界の印加方向に対して、（１０
    ０）配向、または(010)配向、または（００１）配向、
    または結晶のｃ軸が４５°傾斜した配向の何れかである
    ことを特徴とする強誘電体素子。
  5. 【請求項５】基板と、該基板面に並行に形成した強誘電
    体薄膜と上部電極と下部電極、とを備えた強誘電体素子
    であって、 該強誘電体薄膜がペロブスカイト構造であり、かつ 【化５】 （Ｂｉ2-xＰｂxＯ2)2+（Ｂy-1ＣyＯ3y+1)2- …（化５） Ｂ＝Ｂｉ，Ｐｂ，Ｃａ，Ｓｒ，Ｂａ，Ｙ，希土類元素の
    少なくとも１種以上 Ｃ＝Ｔｉ，Ｎｂ，Ｔａ，Ｗ，Ｍｏ，Ｆｅ，Ｃｏ，Ｃｒ，
    Ｚｒの少なくとも１種あるいはＴｉ，Ｎｂ，Ｔａ，Ｗ，
    Ｍｏ，Ｃｏ，Ｃｒの少なくとも２種以上 ０＜ｘ＜２ ｙ＝１，２，３，４，５ なる組成を有し、 前記上部電極と下部電極とが前記強誘電体薄膜を挟持し
    ており、 前記上部電極と下部電極とが前記強誘電体薄膜に接する
    導電性酸化物膜を備えていて、該導電性酸化物膜が単一
    元素からなる導電性酸化物またはペロブスカイト構造の
    導電性酸化物膜であって、 前記強誘電体薄膜が電界の印加方向に対して、（１０
    ０）配向、または(010)配向、または（００１）配向、
    または結晶のｃ軸が４５°傾斜した配向の何れかである
    ことを特徴とする強誘電体素子。
  6. 【請求項６】強誘電体薄膜が２つの電極の間に挟まれた
    強誘電体素子であって、該強誘電体薄膜がペロブスカイ
    ト構造であり、かつ該強誘電体薄膜の組成が、 【化１】 （ＡＯ) 2+ （Ｂ y-1 Ｃ y Ｏ 3y+1 ) 2- …（化１） Ａ＝Ｔｌ，Ｈｇ，Ｃｅ，Ｙ，Ｐｒ，Ｎｄ，Ｐｍ，Ｅｕ，
    Ｇｄ，Ｔｂ，Ｄｙ，Ｈｏ，Ｅｒ，Ｔｍ，Ｙｂ，Ｌｕ Ｂ＝Ｂｉ，Ｐｂ，Ｃａ，Ｓｒ，Ｂａの少なくとも１種以
    上 Ｃ＝Ｔｉ，Ｎｂ，Ｔａ，Ｗ，Ｍｏ，Ｆｅ，Ｃｏ，Ｃｒ，
    Ｚｒの少なくとも１種以上 ｙ＝２，３，４，５ または、 【化２】 （ＡＯ) 2+ （Ｂ y-1 Ｃ y Ｏ 3y+1 ) 2- …（化２） Ａ＝Ｌａ，Ｓｍ Ｂ＝Ｂｉ，Ｃａ，Ｓｒ，Ｂａの少なくとも１種以上 Ｃ＝Ｔｉ，Ｎｂ，Ｔａ，Ｗ，Ｍｏ，Ｆｅ，Ｃｏ，Ｃｒ，
    Ｚｒの少なくとも１種以上 ｙ＝２，３，４，５ または、 【化３】 （ＰｂＯ) 2+ （Ｂ y-1 Ｃ y Ｏ 3y+1 ) 2- …（化３） Ｂ＝Ｃａ，Ｓｒ，Ｂａの少なくとも１種以上 Ｃ＝Ｔｉ，Ｎｂ，Ｔａ，Ｗ，Ｍｏ，Ｆｅ，Ｃｏ，Ｃｒ，
    Ｚｒの少なくとも１種以上 ｙ＝２，３，４，５ であって、前記 強誘電体薄膜の幅が０.３μｍ 以下であ
    り、かつ、前記強誘電体薄膜および前記２つの電極の配
    置がプレーナー型構造であって、 前記２つの電極それぞれが前記強誘電体薄膜に接する導
    電性酸化物膜を備えていて、該導電性酸化物膜が単一元
    素からなる導電性酸化物またはペロブスカイト構造の導
    電性酸化物膜であって、 前記強誘電体薄膜が電界の印加方向に対して、（１０
    ０）配向、または(010)配向、または(１１０）配向、ま
    たは(００１）配向、または結晶のｃ軸が４５°傾斜し
    た配向の何れかである ことを特徴とする強誘電体素子。
  7. 【請求項７】強誘電体薄膜が２つの電極の間に挟まれた
    強誘電体素子であって、該強誘電体薄膜がペロブスカイ
    ト構造であり、かつ該強誘電体薄膜の組成が、 【化４】 （Ｂｉ 2-x ＡxＯ 2 ) 2+ （Ｂ y-1 ＣyＯ 3y+1 ) 2- …（化４） Ａ＝Ｔｌ，Ｈｇ，Ｓｂ，Ａｓ Ｂ＝Ｂｉ，Ｐｂ，Ｃａ，Ｓｒ，Ｂａ，Ｙ，希土類元素の
    少なくとも１種以上 Ｃ＝Ｔｉ，Ｎｂ，Ｔａ，Ｗ，Ｍｏ，Ｆｅ，Ｃｏ，Ｃｒ，
    Ｚｒの少なくとも１種以上 ０＜ｘ＜２ ｙ＝１，２，３，４，５ または、 【化５】 （Ｂｉ 2-x Ｐｂ x Ｏ 2 ) 2+ （Ｂ y-1 ＣyＯ 3y+1 ) 2- …（化５） Ｂ＝Ｂｉ，Ｐｂ，Ｃａ，Ｓｒ，Ｂａ，Ｙ，希土類元素の
    少なくとも１種以上 Ｃ＝Ｔｉ，Ｎｂ，Ｔａ，Ｗ，Ｍｏ，Ｆｅ，Ｃｏ，Ｃｒ，
    Ｚｒの少なくとも１種あるいはＴｉ，Ｎｂ，Ｔａ，Ｗ，
    Ｍｏ，Ｃｏ，Ｃｒの少なくとも２種以上 ０＜ｘ＜２ ｙ＝１，２，３，４，５ であって、前記 強誘電体薄膜の幅が０.３μｍ 以下であ
    り、かつ、前記強誘電体薄膜および前記２つの電極の配
    置がプレーナー型構造であって、 前記２つの電極それぞれが前記強誘電体薄膜に接する導
    電性酸化物膜を備えていて、該導電性酸化物膜が単一元
    素からなる導電性酸化物またはペロブスカイト構造の導
    電性酸化物膜であって、 前記強誘電体薄膜が電界の印加方向に対して、（１０
    ０）配向、または(010)配向、または(１１０）配向、ま
    たは(００１）配向、または結晶のｃ軸が４５°傾斜し
    た配向の何れかである ことを特徴とする強誘電体素子。
  8. 【請求項８】シリコン基板面に形成したソース部とドレ
    イン部と、該ソース部とドレイン部との間に配置した凸
    部絶縁膜上に形成したゲートと、を有する半導体電界効
    果トランジスタのゲート上に、バッファ層を介して強誘
    電体素子を形成した強誘電体メモリーセルにおいて、 前記強誘電体素子は、請求項１、２、３、４あるいは５
    のいずれかに記載の強誘電体素子であることを特徴とす
    る強誘電体メモリーセル。
  9. 【請求項９】シリコン基板表面に形成したソース部とド
    レイン部と、該ソース部とドレイン部との間に配置した
    凸部絶縁膜上に形成したゲートとを有する半導体ＭＯＳ
    部と、キャパシターとを備える強誘電体メモリーセルに
    おいて、前記 キャパシターが、請求項１から７のいずれかに記載
    の強誘電体素子であることを特徴とする強誘電体メモリ
    ーセル。
  10. 【請求項１０】複数個の強誘電体メモリーセルを有し、
    該複数個の強誘電体メモリーセルを非接触型読みだしま
    たは書き込みメモリーとして用いるメモリーにおいて、 前記強誘電体メモリーセルは、請求項８あるいは９のい
    ずれかに記載の強誘電体メモリーセルであることを特徴
    とするメモリー。
JP05577296A 1996-03-13 1996-03-13 強誘電体素子とその製造方法 Expired - Fee Related JP3435966B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP05577296A JP3435966B2 (ja) 1996-03-13 1996-03-13 強誘電体素子とその製造方法
TW086102504A TW348320B (en) 1996-03-13 1997-03-03 Ferroelectric member and process for producing the same
EP97103968A EP0795898A3 (en) 1996-03-13 1997-03-10 Ferroelectric element and method of producing the same
US08/814,382 US6198119B1 (en) 1996-03-13 1997-03-11 Ferroelectric element and method of producing the same
CN97109593A CN1165380A (zh) 1996-03-13 1997-03-13 铁电元件及其制备方法
KR1019970008457A KR970067924A (ko) 1996-03-13 1997-03-13 강유전체 소자 및 그의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP05577296A JP3435966B2 (ja) 1996-03-13 1996-03-13 強誘電体素子とその製造方法

Publications (2)

Publication Number Publication Date
JPH09245525A JPH09245525A (ja) 1997-09-19
JP3435966B2 true JP3435966B2 (ja) 2003-08-11

Family

ID=13008174

Family Applications (1)

Application Number Title Priority Date Filing Date
JP05577296A Expired - Fee Related JP3435966B2 (ja) 1996-03-13 1996-03-13 強誘電体素子とその製造方法

Country Status (6)

Country Link
US (1) US6198119B1 (ja)
EP (1) EP0795898A3 (ja)
JP (1) JP3435966B2 (ja)
KR (1) KR970067924A (ja)
CN (1) CN1165380A (ja)
TW (1) TW348320B (ja)

Families Citing this family (64)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6500489B1 (en) 1996-11-27 2002-12-31 Advanced Technology Materials, Inc. Low temperature CVD processes for preparing ferroelectric films using Bi alcoxides
JP3169866B2 (ja) * 1997-11-04 2001-05-28 日本電気株式会社 薄膜キャパシタ及びその製造方法
US6180420B1 (en) * 1997-12-10 2001-01-30 Advanced Technology Materials, Inc. Low temperature CVD processes for preparing ferroelectric films using Bi carboxylates
JP2001511850A (ja) * 1997-12-10 2001-08-14 シーメンス アクチエンゲゼルシヤフト Ｂｉアミドを用いる強誘電体薄膜を製造するための低温ＣＶＤ処理法
US6700145B1 (en) * 1998-04-30 2004-03-02 International Business Machines Corporation Capacitor with high charge storage capacity
WO2000034550A2 (en) * 1998-12-09 2000-06-15 Infineon Technologies Ag Cvd processes using bi aryl
US6316797B1 (en) * 1999-02-19 2001-11-13 Advanced Technology Materials, Inc. Scalable lead zirconium titanate(PZT) thin film material and deposition method, and ferroelectric memory device structures comprising such thin film material
US6399521B1 (en) * 1999-05-21 2002-06-04 Sharp Laboratories Of America, Inc. Composite iridium barrier structure with oxidized refractory metal companion barrier and method for same
JP3651348B2 (ja) * 1999-05-24 2005-05-25 株式会社村田製作所 圧電素子
US6498362B1 (en) 1999-08-26 2002-12-24 Micron Technology, Inc. Weak ferroelectric transistor
US6693033B2 (en) * 2000-02-10 2004-02-17 Motorola, Inc. Method of removing an amorphous oxide from a monocrystalline surface
US6721149B1 (en) * 2000-02-11 2004-04-13 Western Digital (Fremont), Inc. Tunneling magnetoresistance spin-valve read sensor with LaNiO3 spacer
DE10008617A1 (de) * 2000-02-24 2001-09-06 Infineon Technologies Ag Verfahren zur Herstellung einer ferroelektrischen Schicht
US6455326B1 (en) * 2000-05-15 2002-09-24 Ramtron International Corporation Enhanced process capability for sputtered ferroelectric films using low frequency pulsed DC and RF power supplies
JP2002208678A (ja) * 2001-01-11 2002-07-26 Fujitsu Ltd 半導体装置及びその製造方法
US20020096683A1 (en) * 2001-01-19 2002-07-25 Motorola, Inc. Structure and method for fabricating GaN devices utilizing the formation of a compliant substrate
US6586792B2 (en) * 2001-03-15 2003-07-01 Micron Technology, Inc. Structures, methods, and systems for ferroelectric memory transistors
KR100399074B1 (ko) * 2001-04-27 2003-09-26 주식회사 하이닉스반도체 비엘티 강유전체막을 구비하는 강유전체 메모리 소자 제조방법
US6709989B2 (en) 2001-06-21 2004-03-23 Motorola, Inc. Method for fabricating a semiconductor structure including a metal oxide interface with silicon
US6693298B2 (en) 2001-07-20 2004-02-17 Motorola, Inc. Structure and method for fabricating epitaxial semiconductor on insulator (SOI) structures and devices utilizing the formation of a compliant substrate for materials used to form same
US7019332B2 (en) * 2001-07-20 2006-03-28 Freescale Semiconductor, Inc. Fabrication of a wavelength locker within a semiconductor structure
US6639249B2 (en) * 2001-08-06 2003-10-28 Motorola, Inc. Structure and method for fabrication for a solid-state lighting device
US20030026310A1 (en) * 2001-08-06 2003-02-06 Motorola, Inc. Structure and method for fabrication for a lighting device
US6673667B2 (en) * 2001-08-15 2004-01-06 Motorola, Inc. Method for manufacturing a substantially integral monolithic apparatus including a plurality of semiconductor materials
CN100431066C (zh) * 2001-08-28 2008-11-05 Tdk株式会社 薄膜电容元件用组合物、高电容率绝缘膜、薄膜电容元件和薄膜叠层电容器
WO2003021606A1 (fr) * 2001-08-28 2003-03-13 Tdk Corporation Composition pour dispositif capacitif a couches minces, couche isolante a constante dielectrique elevee, dispositif capacitif a couches minces et condensateur ceramique multicouche a couches minces
KR100433623B1 (ko) * 2001-09-17 2004-05-31 한국전자통신연구원 급격한 금속-절연체 상전이를 이용한 전계 효과 트랜지스터
JP2003133531A (ja) 2001-10-26 2003-05-09 Fujitsu Ltd 電子装置とその製造方法
US6916717B2 (en) * 2002-05-03 2005-07-12 Motorola, Inc. Method for growing a monocrystalline oxide layer and for fabricating a semiconductor device on a monocrystalline substrate
JP4040397B2 (ja) 2002-08-29 2008-01-30 富士通株式会社 容量素子を有する装置とその製造方法
JP2004165370A (ja) * 2002-11-12 2004-06-10 Tdk Corp 電源ノイズ低減用薄膜コンデンサ
US7169619B2 (en) * 2002-11-19 2007-01-30 Freescale Semiconductor, Inc. Method for fabricating semiconductor structures on vicinal substrates using a low temperature, low pressure, alkaline earth metal-rich process
US6806202B2 (en) 2002-12-03 2004-10-19 Motorola, Inc. Method of removing silicon oxide from a surface of a substrate
US6963090B2 (en) * 2003-01-09 2005-11-08 Freescale Semiconductor, Inc. Enhancement mode metal-oxide-semiconductor field effect transistor
JP4246159B2 (ja) * 2003-03-25 2009-04-02 富士通マイクロエレクトロニクス株式会社 半導体装置の製造装置及び製造方法
US7008833B2 (en) * 2004-01-12 2006-03-07 Sharp Laboratories Of America, Inc. In2O3thin film resistivity control by doping metal oxide insulator for MFMox device applications
US7083869B2 (en) * 2004-03-23 2006-08-01 Fujitsu Limited Methods of forming LaNiO3 conductive layers, ferro-electric devices with LaNiO3 layers, and precursor formation solutions
JP4365712B2 (ja) 2004-03-25 2009-11-18 富士通株式会社 半導体装置の製造方法
US7265483B2 (en) * 2004-03-29 2007-09-04 Canon Kabushiki Kaisha Dielectric member, piezoelectric member, ink jet head, ink jet recording apparatus and producing method for ink jet recording apparatus
DE102004042174A1 (de) * 2004-08-31 2006-03-02 Infineon Technologies Ag Ferroelektrische Speicheranordnung
US7367110B2 (en) * 2004-09-27 2008-05-06 Hitachi Global Storage Technologies Netherlands B.V. Method of fabricating a read head having shaped read sensor-biasing layer junctions using partial milling
EP1675162A3 (en) 2004-12-27 2007-05-30 Seiko Epson Corporation Ferroelectric film, method of manufacturing ferroelectric film, ferroelectric capacitor, and ferroelectric memory
JP4670612B2 (ja) * 2005-11-30 2011-04-13 Ｔｄｋ株式会社 誘電体素子とその製造方法
TWI269255B (en) * 2006-01-03 2006-12-21 Himax Tech Ltd Organic light-emitting diode (OLED) display and data driver output stage thereof
JP2009054753A (ja) * 2007-08-27 2009-03-12 Panasonic Corp 強誘電体装置及びその製造方法
JP2010278319A (ja) * 2009-05-29 2010-12-09 Renesas Electronics Corp 半導体装置およびその製造方法
JP5399970B2 (ja) * 2010-03-31 2014-01-29 パナソニック株式会社 強誘電体デバイスの製造方法
WO2012036103A1 (en) * 2010-09-15 2012-03-22 Ricoh Company, Ltd. Electromechanical transducing device and manufacturing method thereof, and liquid droplet discharging head and liquid droplet discharging apparatus
CN102157672B (zh) * 2011-01-28 2013-01-30 山东大学 全陶瓷热电发电模块及其制备方法
JP5772052B2 (ja) * 2011-02-23 2015-09-02 セイコーエプソン株式会社 焦電型検出器、焦電型検出装置及び電子機器
JP2012054560A (ja) * 2011-09-02 2012-03-15 Seiko Epson Corp 圧電素子の製造方法、インクジェット式記録ヘッドの製造方法およびインクジェットプリンタの製造方法
JP5828570B2 (ja) 2012-06-05 2015-12-09 国立研究開発法人産業技術総合研究所 半導体強誘電体記憶トランジスタおよびその製造方法
US9544566B2 (en) 2012-12-14 2017-01-10 Qualcomm Incorporated Disparity vector derivation
JP6142593B2 (ja) * 2013-03-15 2017-06-07 セイコーエプソン株式会社 センサー
JP2014185982A (ja) * 2013-03-25 2014-10-02 Seiko Epson Corp 赤外線センサー及び熱検知素子
US9231206B2 (en) 2013-09-13 2016-01-05 Micron Technology, Inc. Methods of forming a ferroelectric memory cell
JP2015198155A (ja) 2014-04-01 2015-11-09 セイコーエプソン株式会社 熱電変換素子、光検出装置、電子機器
CN105016728A (zh) * 2014-04-23 2015-11-04 中国民航大学 一种稀土掺杂非充满型钨青铜发光铁电材料及其制备方法
US9876018B2 (en) 2015-12-03 2018-01-23 Micron Technology, Inc. Ferroelectric capacitor, ferroelectric field effect transistor, and method used in forming an electronic component comprising conductive material and ferroelectric material
CN106866144B (zh) * 2017-02-27 2020-03-17 西安交通大学 一种低温烧结超低温宽温稳定性电容器陶瓷及制备方法
CN106868477A (zh) * 2017-03-12 2017-06-20 苏州南尔材料科技有限公司 一种溶胶涂布法制备钛酸镧薄膜的方法
CN107400880A (zh) * 2017-08-11 2017-11-28 苏州南尔材料科技有限公司 一种钛酸镧薄膜的制备方法
US11839087B2 (en) * 2019-09-20 2023-12-05 Wuxi Petabyte Technologies Co., Ltd. Ferroelectric memory devices with reduced edge defects and methods for forming the same
JP2023179982A (ja) * 2022-06-08 2023-12-20 国立研究開発法人産業技術総合研究所 強誘電体キャパシタ

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1521137A (en) * 1974-11-07 1978-08-16 Tdk Electronics Co Ltd Ceramic dielectric composition
US4131903A (en) * 1976-08-03 1978-12-26 Siemens Aktiengesellschaft Capacitor dielectric with inner blocking layers and method for producing the same
JPH04285012A (ja) * 1991-03-15 1992-10-09 Fujitsu Ltd 酸化物超伝導体薄膜の形成方法
EP0514149B1 (en) * 1991-05-16 1995-09-27 Nec Corporation Thin film capacitor
JPH0524994A (ja) * 1991-07-18 1993-02-02 Olympus Optical Co Ltd 強誘電体素子
DE69231865T2 (de) * 1991-12-13 2001-09-20 Symetrix Corp Verwendung von schichtigem übergitter material
US5270298A (en) * 1992-03-05 1993-12-14 Bell Communications Research, Inc. Cubic metal oxide thin film epitaxially grown on silicon
US5337209A (en) * 1992-09-10 1994-08-09 Martin Marietta Corporation High energy density lead magnesium niobate-based dielectric ceramic and process for the preparation thereof
KR0147655B1 (ko) * 1995-07-13 1998-08-01 김광호 반도체 장치의 캐패시터 제조방법
KR100228038B1 (ko) * 1996-02-22 1999-11-01 니시무로 타이죠 박막캐패시터

Also Published As

Publication number Publication date
CN1165380A (zh) 1997-11-19
JPH09245525A (ja) 1997-09-19
EP0795898A3 (en) 1998-09-16
KR970067924A (ko) 1997-10-13
EP0795898A2 (en) 1997-09-17
US6198119B1 (en) 2001-03-06
TW348320B (en) 1998-12-21

Similar Documents

Publication Publication Date Title
JP3435966B2 (ja) 強誘電体素子とその製造方法
JP3258899B2 (ja) 強誘電体薄膜素子、それを用いた半導体装置、及び強誘電体薄膜素子の製造方法
US6172385B1 (en) Multilayer ferroelectric capacitor structure
US6777248B1 (en) Dielectric element and manufacturing method therefor
JP3103916B2 (ja) 強誘電体キャパシタおよびその製造方法並びにそれを用いたメモリセル
JPH07326683A (ja) 強誘電体メモリ
JP2007157982A (ja) トランジスタ型強誘電体メモリおよびその製造方法
JPH11195768A (ja) ペロブスカイト型酸化物膜を含む電子装置とその製造方法及び強誘電体キャパシタ
JPH08306231A (ja) 強誘電体薄膜被覆基板及びその製造方法及び強誘電体薄膜被覆基板によって構成された不揮発性メモリ
JPH1050960A (ja) 強誘電体キャパシタ及び強誘電体メモリ装置と、これらの製造方法
JP4164701B2 (ja) 強誘電体キャパシタ、強誘電体キャパシタの製造方法、強誘電体メモリおよび強誘電体メモリの製造方法
JPH1012832A (ja) 強誘電体キャパシタの作製方法及び強誘電体メモリ装置の製造方法
JP2004319651A (ja) メモリの素子及びその製造方法
JPH10173140A (ja) 強誘電体キャパシタの製造方法及び強誘電体メモリ装置の製造方法
JP3732631B2 (ja) 強誘電体素子および半導体装置
JPH104181A (ja) 強誘電体素子及び半導体装置
JPH1027886A (ja) 高誘電体素子とその製造方法
JP3419974B2 (ja) 強誘電体キャパシタの製造方法
JPH08340084A (ja) 誘電体薄膜の製造方法および該製造方法によって作製された誘電体薄膜
JP3924928B2 (ja) 強誘電体材料及び強誘電体メモリ
JP3496528B2 (ja) 強誘電体メモリ及びその製造方法
JP4074894B2 (ja) 強誘電体メモリ及びその製造方法
JP4265042B2 (ja) キャパシタ
JP2001332549A (ja) 結晶性酸化物膜の形成方法および半導体装置
JP4968654B2 (ja) 酸化物材料、強誘電体材料及びそれを用いた電子デバイス

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees