JP3103916B2 - 強誘電体キャパシタおよびその製造方法並びにそれを用いたメモリセル - Google Patents

強誘電体キャパシタおよびその製造方法並びにそれを用いたメモリセル

Info

Publication number
JP3103916B2
JP3103916B2 JP09184147A JP18414797A JP3103916B2 JP 3103916 B2 JP3103916 B2 JP 3103916B2 JP 09184147 A JP09184147 A JP 09184147A JP 18414797 A JP18414797 A JP 18414797A JP 3103916 B2 JP3103916 B2 JP 3103916B2
Authority
JP
Japan
Prior art keywords
ferroelectric
ferroelectric capacitor
film
composition ratio
ferroelectric film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP09184147A
Other languages
English (en)
Other versions
JPH1126706A (ja
Inventor
浩司 渡部
均洋 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP09184147A priority Critical patent/JP3103916B2/ja
Priority to US09/111,686 priority patent/US6153898A/en
Priority to KR1019980027596A priority patent/KR19990013720A/ko
Publication of JPH1126706A publication Critical patent/JPH1126706A/ja
Application granted granted Critical
Publication of JP3103916B2 publication Critical patent/JP3103916B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/55Capacitors with a dielectric comprising a perovskite structure material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/55Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/56Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、ビスマス(Bi)
系層状結晶構造酸化物を含む強誘電体膜を備えた強誘電
体キャパシタおよびその製造方法並びにそれを用いたメ
モリセルに関する。
【0002】
【従来の技術】近年、成膜技術の進歩に伴い、強誘電体
薄膜を用いた不揮発性メモリの開発が盛んに行われてい
る。この不揮発性メモリは、強誘電体薄膜の高速な分極
反転とその残留分極を利用することにより高速書き換え
が可能な不揮発性ランダムアクセスメモリ(Ferroelect
ric Random Access Memories;FeRAM)であり、電
源を切ると中に書き込まれていた情報が消えてしまう揮
発性メモリとは異なり、書き込まれた内容が消えないと
いう利点を有する。このようなFeRAMを構成する材
料として、ビスマス系層状結晶構造酸化物が挙げられ
る。このビスマス系層状結晶構造酸化物は、従来使用さ
れてきたPbTiO3 とPbZrO3 との固溶体である
PZT系材料の最大のデメリットであったファティーグ
現象、すなわち書き換えの繰り返しによる残留分極値の
低下がみられないことから注目を集めている。最近で
は、このビスマス系層状結晶構造酸化物について、Fe
RAMへの応用に向け、多結晶からなる薄膜の作製に成
功したとの報告もなされている。
【0003】ところが、多結晶薄膜の場合、薄膜中には
強誘電性に寄与する好都合な配向の結晶粒子ばかりでは
なく、電圧を印加する方向により強誘電性に全く寄与し
ない結晶粒子も含まれている。よって、多結晶薄膜によ
りFeRAMを構成する場合には、結晶粒子の数が多く
ないと良好な残留分極値(Pr)を安定して得ることが
できない。特に、FeRAMの高密度化,高集積化が進
んでいる近年においては、結晶粒子の大きさが小さい方
が薄膜の面積を小さくすることができるので好ましい。
【0004】ちなみに、従来のビスマスとストロンチウ
ム(Sr)とタンタル(Ta)と酸素(O)とからなる
層状結晶構造酸化物の多結晶薄膜では、残留分極値(2
Pr)が約20μC/cm2 で結晶粒子の平均表面積が
約0.05μm2 というものが得られている(T.Atsuki
et al.,Jpn.J.Appl.Phys.Vol.34(1995)pp.5096-509
9)。しかし、この程度の大きさの結晶粒子では、薄膜
の表面積が1μm2 程度まで縮小されると20個程度の
結晶粒子しか含まれないことになり、十分な強誘電特性
を得ることができないおそれがある。そこで、結晶粒子
の大きさをより小さくすることが望まれる。ここで、結
晶粒子の大きさを小さくする方法としては、結晶粒子の
大きさと組成とに関係が有ることから、組成を調節する
ことが考えられる。
【0005】
【発明が解決しようとする課題】しかしながら、また、
組成は強誘電特性とも密接に関係しており、組成の調節
により結晶粒子の大きさを小さくしようとすると優れた
強誘電特性が得られず、逆に強誘電特性を向上させよう
とすると結晶粒子の大きさを小さくすることができなか
った。例えば、ビスマスとストロンチウムとタンタルと
酸素とからなる層状結晶構造酸化物の多結晶薄膜では、
ストロンチウムの組成比が化学量論的な組成よりも20
%程小さい時に良好な強誘電特性を得ることができる
が、ストロンチウムの組成比が化学量論的な組成から2
0%程小さい値に近づくにつれ強誘電特性は向上するの
に対し、結晶粒子の大きさは逆に大きくなってしまう
(T.Atsuki et al.,Jpn.J.Appl.Phys.Vol.34(1995)pp.5
096-5099 ; T.Noguchi et al.,J.Appl.Phys.Vol.35(199
6)pp.4900-4904など)。すなわち、単なる組成の調節だ
けでは優れた強誘電特性を保持しつつ結晶粒子の大きさ
を小さくすることができず、FeRAMを小型化するこ
とができないという問題があった。
【0006】本発明はかかる問題点に鑑みてなされたも
ので、その目的は、優れた強誘電特性を保持しつつ結晶
粒子の大きさを小さくすることにより、小型化を図るこ
とができる強誘電体キャパシタおよびその製造方法並び
にそれを用いたメモリセルを提供することにある。
【0007】
【課題を解決するための手段】本発明の強誘電体キャパ
シタは、強誘電体膜に一対の電極を接続したものであっ
て、強誘電体膜は、ビスマスと、第1の元素としてのス
トロンチウム,カルシウム(Ca)およびバリウム(B
a)からなる群のうちの少なくとも1種と、第2の元素
としてのタンタルおよびニオブ(Nb)からなる群のう
ち少なくとも1種と、酸素とからなる多結晶の層状結晶
構造酸化物を含むと共に、この層状結晶構造酸化物は組
成式がBix (Sr,Ca,Ba)y (Ta,Nb)2
9 ±d(但し、1.70≦x≦2.50,0.60≦
y≦1.20,0≦d≦1.00)であり、かつ強誘電
体膜において第1の元素の組成比に変化を有するもので
ある。
【0008】本発明の強誘電体キャパシタの製造方法
は、ビスマスと、第1の元素としてのストロンチウム,
カルシウムおよびバリウムからなる群のうちの少なくと
も1種と、第2の元素としてのタンタルおよびニオブか
らなる群のうち少なくとも1種と、酸素とからなり、組
成式がBix (Sr,Ca,Ba)y (Ta,Nb)2
9 ±d (但し、1.70≦x≦2.50,0.60≦
y≦1.20,0≦d≦1.00)である多結晶の層状
結晶構造酸化物を含む強誘電体膜に一対の電極が接続さ
れた強誘電体キャパシタを製造するものであって、層状
結晶構造酸化物を含む複数の層を積層して強誘電体膜を
形成すると共に、この強誘電体膜の形成に際しては、複
数の層のうちの少なくとも1層について第1の元素の組
成比が他の層と異なるように構成するものである。
【0009】本発明のメモリセルは、強誘電体膜に一対
の電極が接続された強誘電体キャパシタを有するもので
あって、強誘電体膜は、ビスマスと、第1の元素として
のストロンチウム,カルシウムおよびバリウムからなる
群のうちの少なくとも1種と、第2の元素としてのタン
タルおよびニオブからなる群のうち少なくとも1種と、
酸素とからなる多結晶の層状結晶構造酸化物を含むと共
に、この層状結晶構造酸化物は組成式がBix (Sr,
Ca,Ba)y (Ta,Nb)2 9 ±d (但し,1.
70≦x≦2.50,0.60≦y≦1.20,0≦d
≦1.00)であり、かつ強誘電体膜において第1の元
素の組成比に変化を有するものである。
【0010】本発明の強誘電体キャパシタでは、一対の
電極間に電圧が印加されると、強誘電体膜において分極
がおこる。なお、分極は強誘電体膜に含まれる層状結晶
構造酸化物の各結晶粒子のうち特定の配向を有する結晶
粒子でのみ生じる。ここでは、強誘電体膜における第1
の元素の組成比が変化しているので、優れた強誘電特性
を示すと共に、層状結晶構造酸化物の結晶粒子の大きさ
が小さくなる。よって、強誘電体膜が小型化されても優
れた強誘電特性を安定して示す。
【0011】本発明の強誘電体膜キャパシタの製造方法
では、層状結晶構造酸化物を含む複数の層を積層して強
誘電体膜を形成する。この時、複数の層のうちの少なく
とも1層については、第1の元素の組成比が他の層と異
なるように構成する。
【0012】本発明のメモリセルでは、強誘電体キャパ
シタの一対の電極間に電圧が印加されると、強誘電体膜
を構成している層状結晶構造酸化物のうち特定の配向を
有する結晶粒子において分極がおこる。この電圧−分極
特性にはヒステリシスがあり、このヒステリシスを利用
してデータの記憶および読み出しが行われる。ここで
は、強誘電体膜おける第1の元素の組成比が変化してい
るので、優れた強誘電特性により良好な動作が得られる
と共に、強誘電体膜を構成している層状結晶構造酸化物
の結晶粒子の大きさが小さくなる。よって、素子の小型
化を図れる。
【0013】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して詳細に説明する。
【0014】図1は、本発明の一実施の形態に係る強誘
電体キャパシタの概略構成を表すものである。この強誘
電体キャパシタは、例えばシリコン(Si)よりなる基
板11の上に、例えば二酸化珪素(SiO2 )よりなる
拡散防止層12および例えばチタン(Ti)よりなる接
合層13を介して、下部電極14,強誘電体膜15およ
び上部電極16が順次積層されている。すなわち、この
強誘電体キャパシタは強誘電体膜15に一対の電極1
4,16を接続したものである。
【0015】下部電極14および上部電極16は、例え
ば、白金(Pt),イリジウム(Ir),ルテニウム
(Ru),ロジウム(Rh)あるいはパラジウム(P
d)のいずれか1種、またはこれらの2種以上を含む合
金により構成されている。
【0016】強誘電体膜15は、複数の層(図1におい
ては第1層15a,第2層15b,第3層15cの3
層)が積層された構造となっている。各層15a,15
b,15cは、強誘電性を示す多結晶の層状結晶構造酸
化物をそれぞれ含んでいる。ちなみに、各層15a,1
5b,15cはそれぞれ85%以上が層状結晶構造酸化
物の結晶相により構成されることが好ましく、少なくと
も強誘電体膜15全体として85%以上が層状結晶構造
酸化物の結晶相により構成されることが好ましい。良好
な強誘電特性を得るためである。
【0017】なお、この層状結晶構造酸化物はビスマス
と第1の元素と第2の元素と酸素とからなっている。こ
こで、第1の元素はストロンチウム,カルシウムおよび
バリウムからなる群のうちの少なくとも1種であり、第
2の元素はタンタルおよびニオブからなる群のうち少な
くとも1種である。なお、第1の元素としてはストロン
チウムが最も好ましい。特に優れた強誘電特性を得るこ
とができるからである。
【0018】層状結晶構造酸化物の組成式はBix (S
r,Ca,Ba)y (Ta,Nb)2 9 ±d で表され
る。但し,x,y,dは、それぞれ1.70≦x≦2.
50,0.60≦y≦1.20,0≦d≦1.00の範
囲内の値である。なお、yについては0.70≦y≦
1.10の範囲内の値が特に好ましい。この層状結晶構
造酸化物は組成と残留分極値との間に関係を有してお
り、これらの範囲内の組成において高い残留分極値を得
ることができる。層状結晶構造酸化物の結晶構造は、化
学量論的な組成において説明すると、[Bi2 2 2+
に該当する層と、[(Sr,Ca,Ba)1 (Ta,N
b)2 7 2-に該当する層とが交互に積層されたもの
となっている。
【0019】強誘電体膜15の各層15a,15b,1
5cは、また、互いにその組成が同一なわけではなく、
少なくとも1層については他の層と第1の元素の組成比
が異なっている。これにより、強誘電体膜15全体とし
ては第1の元素の組成比が一方向(積層方向)に変化す
るようになっている。すなわち、強誘電体膜15に含ま
れる層状結晶構造酸化物において第1の組成比が一方向
に変化するようになっている。このように第1の元素の
組成比に変化を持たせているのは、優れた強誘電性を保
持しつつ層状結晶構造酸化物の結晶粒子の大きさを小さ
くするためである。
【0020】ここで、第1の元素の組成比は、強誘電体
膜15の一方側から他方側に向かって大きくあるいは小
さくなるように変化していることが好ましい。例えば、
第2の元素を2としたときの第1の元素の組成比におい
て、小さい方の値は0.7から0.9の範囲内、大きい
方の値は0.9から1.1の範囲内が好ましい。すなわ
ち、層状結晶構造酸化物の組成式におけるyの値で、小
さい方は0.7から0.9の範囲内、大きい方は0.9
から1.1の範囲内が好ましい。なお、第1の元素の組
成比はその他任意の形で変化していてもよく、例えば中
央付近が大きくまたは小さくなるように変化していても
よい。
【0021】このような構成を有する強誘電体キャパシ
タは次のように作用する。
【0022】この強誘電体キャパシタでは、上部電極1
6と下部電極14との間に電圧が印加されると、強誘電
体膜16において分極がおこる。なお、分極は強誘電体
膜15に含まれる層状結晶構造酸化物の全ての結晶粒子
で生じるわけではなく、特定の配向を有する結晶粒子で
のみ生じる。すなわち、層状結晶構造酸化物の結晶粒子
の大きさが小さく、強誘電体膜15中に数多く存在した
方が安定した強誘電特性を得ることができる。ここで
は、強誘電体膜15において第1の元素の組成比が変化
しているので、優れた強誘電特性を示すと共に、層状結
晶構造酸化物の結晶粒子の大きさが小さくなる。よっ
て、この強誘電体キャパシタは小型化されても優れた強
誘電特性を安定して示す。
【0023】このように本実施の形態に係る強誘電体キ
ャパシタによれば、強誘電体膜15における第1の元素
の組成比に変化を有するようにしたので、従来と同程度
の優れた強誘電特性を保持しつつ結晶粒子の大きさを小
さくすることができる。よって、小型化しても優れた強
誘電特性を安定して得ることができる。
【0024】このような強誘電体キャパシタは、次のよ
うにして製造することができる。
【0025】まず、例えばシリコンよりなる基板11を
用意し、表面の酸化膜を除去したのち、その上に拡散防
止層12として例えば熱酸化により二酸化珪素膜を形成
する。次いで、その上に接合層13として例えばスパッ
タリング法によりチタン膜を蒸着し、その上に下部電極
14として例えばスパッタリング法により白金膜を蒸着
する。
【0026】続いて、この下部電極14の上に、強誘電
体膜15として、例えばCVD(Chemical Vapor Depos
ition )法やレーザーアブレーション法やゾル・ゲル法
やMOD(Metal Organic Decomposition )法により、
多結晶の層状結晶構造酸化物を含む複数の層(すなわち
第1層15a,第2層15b,第3層15c)を順次積
層する。この際、各層のうちの少なくとも1層について
は第1の元素の組成比が他の層と異なるように構成す
る。例えば、基板側の層(第1層15a)について第1
の元素の組成比を他の層よりも大きくあるいは小さくし
たり、基板側の層から反対側の層に向かって第1の元素
の組成比を徐々に大きくあるいは小さくしたり、反対側
の層(第1層15c)について第1の元素の組成比を他
の層よりも大きくあるいは小さくしたりする。
【0027】このようにして強誘電体膜15を形成した
のち、その上に、上部電極16として例えばスパッタリ
ング法により白金膜を蒸着する。そののち、例えばイオ
ンミリング法により適宜エッチングを行い図1に示した
強誘電体キャパシタ構造を完成させる。
【0028】このように本実施の形態に係る強誘電体キ
ャパシタの製造方法によれば、強誘電体膜15を複数の
層に分けて形成すると共に、その際、少なくとも1層に
ついて第1の元素の組成比を他の層と異ならせて構成す
るようにしたので、強誘電体膜15における第1の元素
の組成比を容易に変化させることができる。よって、強
誘電性に優れかつ結晶粒子の大きさが十分に小さい強誘
電体膜15を得ることができ、本実施の形態に係る強誘
電体キャパシタを実現することができる。
【0029】なお、本実施の形態に係る強誘電体キャパ
シタは、例えば、メモリセルの一部として次のように用
いることができる。
【0030】図2は強誘電体キャパシタを用いたメモリ
セルの具体的な構造の一例を表したものである。このメ
モリセルは、本実施の形態に係る強誘電体キャパシタ1
0と、スイッチング用のトランジスタ20とから構成さ
れている。トランジスタ20は、例えばp型シリコンよ
りなる基板11の表面に間隔を開けて形成されたn+
よりなるソース領域21とn+ 層よりなるドレイン領域
22とを有している。ソース領域21とドレイン領域2
2との間の基板11の上には、ゲート絶縁膜23を介し
てワード線としてのゲート電極24が形成されている。
なお、トランジスタ20の周りには、基板11の表面に
素子分離用のフィールド酸化膜31が形成されている。
【0031】トランジスタ20の上には、層間絶縁膜3
2を介して強誘電体キャパシタ10が形成されている。
すなわち、層間絶縁膜32を介して拡散防止層12,接
合層13,下部電極14,強誘電体膜15および上部電
極16が順次積層されている。トランジスタ20のソー
ス領域21と強誘電体キャパシ10の拡散防止層12と
は、層間絶縁膜32に設けられたコンタクトホール32
aを介して電気的に接続されている。コンタクトホール
32aには、例えば多結晶シリコンまたはタングステン
(W)により形成されたプラグ層33が埋め込まれい
る。
【0032】このメモリセルは次のように作用する。
【0033】このメモリセルでは、トランジスタ20の
ゲート電極24に電圧が加えられると、トランジスタ2
0のスイッチが“オン”となり、ソース領域21とドレ
イン領域22との間に電流が流れる。これにより、プラ
グ層33を介して強誘電体キャパシタ10に電流が流
れ、上部電極16と下部電極14の間に電圧が加えられ
る。強誘電体キャパシタ10では、電圧が加えられる
と、強誘電体膜15に含まれる層状結晶構造酸化物のう
ち特定の配向を有する結晶粒子において分極がおこる。
この電圧−分極特性にはヒステリシスがあることから、
このヒステリシスを利用して“1”または“0”のデー
タの記憶あるいは読み出しが行なわれる。ここでは、強
誘電体キャパシタ10に本実施の形態に係る強誘電体キ
ャパシタを用いているので、強誘電特性に優れ良好な動
作が得られると共に、強誘電体膜15に含まれる層状結
晶構造酸化物の結晶粒子の大きさが小さくなる。よっ
て、素子が小型化されても良好な動作を安定して得られ
る。
【0034】このように本実施の形態に係る強誘電体キ
ャパシタを用いたメモリセルによれば、優れた強誘電特
性が得られると共に強誘電体膜15における層状結晶構
造酸化物の結晶粒子の大きさが小さくなるので、素子を
小型化しても良好な動作が安定して得られ、素子の高密
度化、高集積化を図ることができる。
【0035】
【実施例】更に、本発明の具体的な実施例について説明
する。なお、ここでは、層状結晶構造酸化物としてBi
x Sry Ta2 9 ±d を用い、ストロンチウムの組成
比種々を変化させて行った3種類の実施例について説明
する。
【0036】まず、各実施例とも、シリコンよりなる基
板11をそれぞれ用意し、表面酸化膜をそれぞれ除去し
たのち、その表面に、熱酸化により膜厚300nmの二
酸化シリコン膜を成膜して拡散防止層12をそれぞれ形
成した。次いで、各実施例とも、この拡散防止層12の
上に、スパッタリング法により膜厚30nmのチタン膜
を蒸着して接合層13をそれぞれ形成したのち、その上
に、同じくスパッタリング法により膜厚200nmの白
金膜を成膜して下部電極14をそれぞれ形成した。
【0037】続いて、各実施例とも、この下部電極14
の上に、膜厚60nmのBix Sry Ta2 9 ±d
含む層を3層(第1層15a,第2層15b,第3層1
5c)積層し、強誘電体膜15をそれぞれ形成した。こ
こで、各層15a,15b,15cの形成はゾル・ゲル
法を用い、具体的には次のようにして行った。
【0038】すなわち、まず、下部電極14の上に第1
層15aの原料溶液を回転塗布して塗膜を成膜したの
ち、この塗膜を乾燥させ、酸素雰囲気中において600
〜800℃の温度で30秒間加熱してRTA(Rapid Th
ermal Annealing)処理を行った。次いで、その上に第2
層15bの原料溶液を同様にして回転塗布したのち、乾
燥させ、RTA処理を行った。続いて、その上に第3層
15cの原料溶液を同様にして回転塗布したのち、乾燥
させ、RTA処理を行った。そののち、酸素雰囲気中に
おいて800℃で1時間加熱して各塗膜の結晶化を促進
させ、各層15a,15b,15cを形成した。
【0039】なお、ここで用いた各原料溶液はそれぞれ
10%のゾル・ゲル溶液であり、各原料溶液の組成比は
各実施例において表1に示したようにそれぞれ変化させ
た。実施例1では、原料溶液におけるストロンチウムの
組成比を第1層についてのみ0.8と他の層の1.0よ
りも小さくし、強誘電体膜15におけるストロンチウム
の組成比が基板11側で小さくなるようにした。実施例
2では、原料溶液におけるストロンチウムの組成比を第
3層についてのみ0.8と他の層の1.0よりも小さく
し、強誘電体膜15におけるストロンチウムの組成比が
基板11と反対側で小さくなるようにした。実施例3で
は、原料溶液におけるストロンチウムの組成比を第1層
についてのみ1.0と他の層の0.9よりも大きくし、
強誘電体膜15におけるストロンチウムの組成比が基板
11側で大きくなるようにした。なお、各実施例とも各
層においてビスマスの組成比は2.4、タンタルの組成
比は2.0と一定にした。
【0040】
【表1】
【0041】このようにして強誘電体膜15をそれぞれ
形成したのち、各実施例とも、スパッタリング法により
膜厚200nmの白金膜を成膜して上部電極16をそれ
ぞれ形成した。そののち、イオンミリング法を用いてエ
ッチングを行い強誘電体キャパシタをそれぞれ完成させ
た。
【0042】このようにして得られた各強誘電体キャパ
シタに関し、強誘電体膜15において各層15a,15
b,15cの積層方向にストロンチウムの組成比が変化
しているか否かを確認した。分析は二次イオン質量分析
法(SIMS;Secondary Ion Mass Spectrometry )に
より行った。図3に実施例1に関する結果を示す。な
お、図3において深さ0.12〜0.18μmの付近は
第1層15aに該当し、0.06〜0.12μmの付近
は第2層15bに該当し、0〜0.06μmの付近は第
3層に該当している。この結果からも分かるように、第
1層15aにおけるストロンチウムの組成比は他の層1
5b,15cよりも小さくなっており、原料溶液におけ
る組成比の変化と同様に変化していた。なお、実施例2
および実施例3については図示しないが、原料溶液と同
様にそれぞれ変化していた。
【0043】また、得られた各強誘電体キャパシタにつ
いて、強誘電性ヒステリシスおよび強誘電体膜15に含
まれる結晶粒子(Bix Sry Ta2 9 ±d の結晶粒
子)の大きさの観測をそれぞれ行った。強誘電性ヒステ
リシスは、上部電極16と下部電極14との間に5Vの
電圧を印加してそれぞれ観測した。また、結晶粒子の大
きさは走査電子顕微鏡(SEM;Scanning Electron Mi
croscope)により観測し、結晶粒子の表面積について平
均値をそれぞれ算出した。それらの結果を図4〜図6お
よび表1に示す。
【0044】図4,図5および図6はそれぞれ、実施例
1,実施例2および実施例3によりそれぞれ得られた強
誘電体キャパシタの強誘電性ヒステリシス曲線をそれぞ
れ表すものである。これらの強誘電性ヒステリシス曲線
から残留分極値(2Pr)をそれぞれ求めたところ、実
施例1については20.0μC/cm2 、実施例2につ
いては13.0μC/cm2 、実施例3については1
8.0μC/cm2 であった(表1参照)。
【0045】一方、結晶粒子の大きさ(平均表面積)
は、実施例1については0.015μm2 、実施例2に
ついては0.026μm2 、実施例3については0.0
21μm2 であった。
【0046】なお、本実施例に対する比較例として、従
来の強誘電体キャパシタについて強誘電体膜におけるス
トロンチウムの組成比と残留分極値(2Pr)と結晶粒
子の大きさとの関係を、図7および図8および表2にそ
れぞれ示す。ちなみに、この比較例で用いた強誘電体キ
ャパシタは、強誘電体膜におけるストロンチウムの組成
比が均一であることを除き、本実施例と同一の構成を有
したものである。
【0047】
【表2】
【0048】このように従来の強誘電体キャパシタで
は、図7から分かるように、ストロンチウムの組成比が
0.8の時に残留分極値(2Pr)が最も大きくなり、
ストロンチウムの組成比が0.8から化学量論的な組成
の1に近づくにつれ残留分極値(2Pr)が小さくな
る。また、図8から分かるように、ストロンチウムの組
成比が0.8から化学量論的な組成の1に近づくにつれ
結晶粒子の表面積が小さくなる。すなわち、従来の強誘
電体キャパシタでは、ストロンチウムの組成比を0.8
から1に近づけると、結晶粒子の表面積は小さくなるが
残留分極値(2Pr)も小さくなってしまうという関係
があった(表2参照)。
【0049】これに対して、本実施例の強誘電体キャパ
シタよれば、結晶粒子の表面積が小さくなるほど残留分
極値(2Pr)が大きくなることが分かる(表1参
照)。特に、実施例1によれば、残留分極値(2Pr)
について従来の強誘電体キャパシタで得ることができる
程度の高い値を保持しつつ、結晶粒子の大きさを十分に
小さくすることができる。すなわち、強誘電体膜15に
おけるストロンチウムに変化を持たせることにより、優
れた強誘電特性を保持しつつ結晶粒子の大きさを小さく
できることが分かる。
【0050】以上、実施の形態および実施例を挙げて本
発明を説明したが、本発明はこれらの実施の形態および
実施例に限定されるものではなく、その均等の範囲内で
種々変形可能である。例えば、上記実施例においては、
強誘電体膜15に含まれる層状結晶構造酸化物としてB
x Sry Ta2 9 ±d を用いた場合について説明し
たが、ビスマスと第1の元素と第2の元素と酸素とから
なるその他の層状結晶構造酸化物(第1の元素はストロ
ンチウム,カルシウムおよびバリウムからなる群のうち
の少なくとも1種,第2の元素はタンタルおよびニオブ
からなる群のうちの少なくとも1種)を用いても同様の
結果を得ることができる。
【0051】また、上記実施の形態においては、強誘電
体キャパシタを用いたメモリセルについて具体的に例を
挙げて説明したが、本発明の強誘電体キャパシタは、そ
の他の種々の構成を有するメモリセルに対しても用いる
ことができる。例えば、上記実施の形態においては、基
板11に対して垂直方向に強誘電体キャパシタ10とト
ランジスタ20とが形成されているメモリセルについて
説明したが、基板に対して平行方向に強誘電体キャパシ
タとトランジスタとが並べて形成されているメモリセル
についても同様に用いることができる。
【0052】更に、上記実施の形態においては、本発明
の強誘電体キャパシタを1つのメモリセルに用いた場合
について説明したが、本発明は、複数のメモリセルを集
積したLSI(Large Scale Integrated Circuit)メモ
リについても同様に適用することができる。
【0053】
【発明の効果】以上説明したように本発明に係る強誘電
体キャパシタによれば、強誘電体膜において第1の元素
の組成比に変化を持たせるようにしたので、優れた強誘
電性を保持しつつ結晶粒子の大きさを小さくすることが
できる。よって、小型化しても優れた強誘電特性を安定
して得ることができるという効果を奏する。
【0054】また、本発明に係る強誘電体キャパシタの
製造方法によれば、強誘電体膜を複数の層に分けて形成
すると共に、その際、少なくとも1層について第1の元
素の組成比を他の層と異ならせて構成するようにしたの
で、強誘電体膜における第1の元素の組成比を容易に変
化させることができる。よって、強誘電性に優れかつ結
晶粒子の大きさが十分に小さい強誘電体膜を得ることが
でき、本発明の強誘電体キャパシタを実現することがで
きるという効果を奏する。
【0055】更に、本発明に係るメモリセルによれば、
強誘電体膜において第1の元素の組成比に変化を有する
強誘電体キャパシタを用いるようにしたので、優れた強
誘電特性により良好な動作が得られると共に、強誘電体
膜における層状結晶構造酸化物の結晶粒子の大きさが小
さくなる。よって、素子を小型化しても良好な動作を安
定して得ることができ、素子の高密度化、高集積化を図
ることができるという効果を奏する。
【図面の簡単な説明】
【図1】本発明の一実施の形態に係る強誘電体キャパシ
タの概略構成を表す断面図である。
【図2】図1に示した強誘電体キャパシタを用いたメモ
リセルの構成を表す断面図である。
【図3】本発明の実施例1により得られた強誘電体膜の
組成を表す特性図であり、各元素の二次イオン強度を表
している。
【図4】本発明の実施例1により得られた強誘電体キャ
パシタの強誘電性ヒステリシス曲線を表す特性図であ
る。
【図5】本発明の実施例2により得られた強誘電体キャ
パシタの強誘電性ヒステリシス曲線を表す特性図であ
る。
【図6】本発明の実施例3により得られた強誘電体キャ
パシタの強誘電性ヒステリシス曲線を表す特性図であ
る。
【図7】本発明の実施例に対して行った比較例に関する
特性図であり、強誘電体膜におけるストロンチウムの組
成と残留分極値との関係を表している。
【図8】本発明の実施例に対して行った比較例に関する
特性図であり、強誘電体膜におけるストロンチウムの組
成と結晶粒子の表面積との関係を表している。
【符号の説明】
11…基板、12…拡散防止層、13…接合層、14…
下部電極、15…強誘電体膜、15a…第1層、15b
…第2層、15c…第3層、16…上部電極、20…ト
ランジスタ、21…ソース領域、22…ドレイン領域、
23…ゲート酸化膜、24…ゲート電極、31…フィー
ルド酸化膜、32…層間絶縁膜、32a…コンタクトホ
ール、33…プラグ層
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI H01L 27/04 27/108 29/788 29/792 (58)調査した分野(Int.Cl.7,DB名) H01L 27/10 H01L 21/316 H01L 21/822 H01L 21/8242 H01L 21/8247 H01L 27/04 H01L 27/108 H01L 29/788 H01L 29/792

Claims (10)

    (57)【特許請求の範囲】
  1. 【請求項1】 強誘電体膜に一対の電極を接続した強誘
    電体キャパシタであって、 前記強誘電体膜は、ビスマス(Bi)と、第1の元素と
    してのストロンチウム(Sr),カルシウム(Ca)お
    よびバリウム(Ba)からなる群のうちの少なくとも1
    種と、第2の元素としてのタンタル(Ta)およびニオ
    ブ(Nb)からなる群のうち少なくとも1種と、酸素
    (O)とからなる多結晶の層状結晶構造酸化物を含むと
    共に、この層状結晶構造酸化物は組成式がBix (S
    r,Ca,Ba)y (Ta,Nb)2 9 ±d (但し、
    1.70≦x≦2.50,0.60≦y≦1.20,0
    ≦d≦1.00)であり、かつ前記強誘電体膜において
    第1の元素の組成比に変化を有することを特徴とする強
    誘電体キャパシタ。
  2. 【請求項2】 前記第1の元素の組成比は、一方向にお
    いて一方側から他方側に向かって大きくまたは小さくな
    るように変化していることを特徴とする請求項1記載の
    強誘電体キャパシタ。
  3. 【請求項3】 基板の上に前記強誘電体膜を形成した強
    誘電体キャパシタであって、 前記第1の元素の組成比は、基板側から反対側に向かっ
    て大きくなるように変化していることを特徴とする請求
    項2記載の強誘電体キャパシタ。
  4. 【請求項4】 前記第1の元素の組成比は、前記組成式
    におけるyの値に関し基板側が0.7から0.9の範囲
    内の値であり反対側が0.9から1.1の範囲内の値で
    あることを特徴とする請求項3記載の強誘電体キャパシ
    タ。
  5. 【請求項5】 基板の上に前記強誘電体膜を形成した強
    誘電体キャパシタであって、 前記第1の元素の組成比は、基板側から反対側に向かっ
    て小さくなるように変化していることを特徴とする請求
    項2記載の強誘電体キャパシタ。
  6. 【請求項6】 前記第1の元素の組成比は、前記組成式
    におけるyの値に関し基板側で0.9から1.1の範囲
    内の値であり反対側が0.7から0.9の範囲内の値で
    あることを特徴とする請求項5記載の強誘電体キャパシ
    タ。
  7. 【請求項7】 前記第1の元素はストロンチウム(S
    r)であることを特徴とする請求項1記載の強誘電体キ
    ャパシタ。
  8. 【請求項8】 前記強誘電体膜は、85%以上が前記層
    状結晶構造酸化物の結晶相よりなることを特徴とする請
    求項1記載の強誘電体キャパシタ。
  9. 【請求項9】 ビスマス(Bi)と、第1の元素として
    のストロンチウム(Sr),カルシウム(Ca)および
    バリウム(Ba)からなる群のうちの少なくとも1種
    と、第2の元素としてのタンタル(Ta)およびニオブ
    (Nb)からなる群のうち少なくとも1種と、酸素
    (O)とからなり、組成式がBix (Sr,Ca,B
    a)y (Ta,Nb)2 9 ±d (但し、1.70≦x
    ≦2.50,0.60≦y≦1.20,0≦d≦1.0
    0)である多結晶の層状結晶構造酸化物を含む強誘電体
    膜に一対の電極が接続された強誘電体キャパシタを製造
    する方法であって、 層状結晶構造酸化物を含む複数の層を積層して強誘電体
    膜を形成すると共に、この強誘電体膜の形成に際して
    は、複数の層のうちの少なくとも1層について第1の元
    素の組成比が他の層と異なるように構成することを特徴
    とする強誘電体キャパシタの製造方法。
  10. 【請求項10】 強誘電体膜に一対の電極が接続された
    強誘電体キャパシタを有するメモリセルであって、 前記強誘電体膜は、ビスマス(Bi)と、第1の元素と
    してのストロンチウム(Sr),カルシウム(Ca)お
    よびバリウム(Ba)からなる群のうちの少なくとも1
    種と、第2の元素としてのタンタル(Ta)およびニオ
    ブ(Nb)からなる群のうち少なくとも1種と、酸素
    (O)とからなる多結晶の層状結晶構造酸化物を含むと
    共に、この層状結晶構造酸化物は組成式がBix (S
    r,Ca,Ba)y (Ta,Nb)2 9 ±d (但し,
    1.70≦x≦2.50,0.60≦y≦1.20,0
    ≦d≦1.00)であり、かつ前記強誘電体膜において
    第1の元素の組成比に変化を有することを特徴とするメ
    モリセル。
JP09184147A 1997-07-09 1997-07-09 強誘電体キャパシタおよびその製造方法並びにそれを用いたメモリセル Expired - Fee Related JP3103916B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP09184147A JP3103916B2 (ja) 1997-07-09 1997-07-09 強誘電体キャパシタおよびその製造方法並びにそれを用いたメモリセル
US09/111,686 US6153898A (en) 1997-07-09 1998-07-08 Ferroelectric capacitor, method of manufacturing same and memory cell using same
KR1019980027596A KR19990013720A (ko) 1997-07-09 1998-07-09 강유전체 캐패시터와 그 제조 방법 및 그 캐패시터를이용한 메모리셀

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP09184147A JP3103916B2 (ja) 1997-07-09 1997-07-09 強誘電体キャパシタおよびその製造方法並びにそれを用いたメモリセル

Publications (2)

Publication Number Publication Date
JPH1126706A JPH1126706A (ja) 1999-01-29
JP3103916B2 true JP3103916B2 (ja) 2000-10-30

Family

ID=16148198

Family Applications (1)

Application Number Title Priority Date Filing Date
JP09184147A Expired - Fee Related JP3103916B2 (ja) 1997-07-09 1997-07-09 強誘電体キャパシタおよびその製造方法並びにそれを用いたメモリセル

Country Status (3)

Country Link
US (1) US6153898A (ja)
JP (1) JP3103916B2 (ja)
KR (1) KR19990013720A (ja)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6696718B1 (en) * 1999-04-06 2004-02-24 Micron Technology, Inc. Capacitor having an electrode formed from a transition metal or a conductive metal-oxide, and method of forming same
US6943392B2 (en) * 1999-08-30 2005-09-13 Micron Technology, Inc. Capacitors having a capacitor dielectric layer comprising a metal oxide having multiple different metals bonded with oxygen
US6444478B1 (en) 1999-08-31 2002-09-03 Micron Technology, Inc. Dielectric films and methods of forming same
KR100363084B1 (ko) * 1999-10-19 2002-11-30 삼성전자 주식회사 박막 구조를 위한 다중막을 포함하는 커패시터 및 그 제조 방법
KR20010045968A (ko) * 1999-11-09 2001-06-05 박종섭 반도체 소자의 캐패시터 제조방법
US6335049B1 (en) 2000-01-03 2002-01-01 Micron Technology, Inc. Chemical vapor deposition methods of forming a high K dielectric layer and methods of forming a capacitor
KR100371451B1 (ko) * 2000-01-27 2003-02-07 김시환 식용 초
US6562678B1 (en) * 2000-03-07 2003-05-13 Symetrix Corporation Chemical vapor deposition process for fabricating layered superlattice materials
JP2002170938A (ja) * 2000-04-28 2002-06-14 Sharp Corp 半導体装置およびその製造方法
US6558517B2 (en) * 2000-05-26 2003-05-06 Micron Technology, Inc. Physical vapor deposition methods
SE517440C2 (sv) 2000-06-20 2002-06-04 Ericsson Telefon Ab L M Elektriskt avstämbar anordning och ett förfarande relaterande därtill
JP3833887B2 (ja) * 2000-10-30 2006-10-18 株式会社東芝 強誘電体メモリ及びその製造方法
US6429497B1 (en) * 2000-11-18 2002-08-06 Hewlett-Packard Company Method for improving breakdown voltage in magnetic tunnel junctions
US6566147B2 (en) 2001-02-02 2003-05-20 Micron Technology, Inc. Method for controlling deposition of dielectric films
US20030017266A1 (en) * 2001-07-13 2003-01-23 Cem Basceri Chemical vapor deposition methods of forming barium strontium titanate comprising dielectric layers, including such layers having a varied concentration of barium and strontium within the layer
US6838122B2 (en) * 2001-07-13 2005-01-04 Micron Technology, Inc. Chemical vapor deposition methods of forming barium strontium titanate comprising dielectric layers
US7011978B2 (en) * 2001-08-17 2006-03-14 Micron Technology, Inc. Methods of forming capacitor constructions comprising perovskite-type dielectric materials with different amount of crystallinity regions
US7031138B2 (en) * 2002-12-09 2006-04-18 Infineon Technologies Ag Ferroelectric capacitor and process for its manufacture
KR20040070564A (ko) * 2003-02-04 2004-08-11 삼성전자주식회사 강유전체 커패시터 및 그 제조방법
KR20050010650A (ko) * 2003-07-22 2005-01-28 주식회사 하이닉스반도체 강유전체 캐패시터의 제조 방법
KR100541551B1 (ko) * 2003-09-19 2006-01-10 삼성전자주식회사 적어도 3층의 고유전막들을 갖는 아날로그 커패시터 및그것을 제조하는 방법
JP2005249645A (ja) * 2004-03-05 2005-09-15 Matsushita Electric Ind Co Ltd 角速度センサおよびその製造方法
JP2009117768A (ja) * 2007-11-09 2009-05-28 Toshiba Corp 半導体記憶装置およびその製造方法
JP2009152235A (ja) * 2007-12-18 2009-07-09 Panasonic Corp 強誘電体積層構造及びその製造方法、電界効果トランジスタ及びその製造方法、並びに強誘電体キャパシタ及びその製造方法
JP5499811B2 (ja) 2010-03-19 2014-05-21 富士通株式会社 キャパシタ及び半導体装置
WO2015012359A1 (ja) * 2013-07-25 2015-01-29 独立行政法人産業技術総合研究所 強誘電体デバイス及びその製造方法
US9876018B2 (en) 2015-12-03 2018-01-23 Micron Technology, Inc. Ferroelectric capacitor, ferroelectric field effect transistor, and method used in forming an electronic component comprising conductive material and ferroelectric material
JP6751866B2 (ja) 2016-04-22 2020-09-09 国立研究開発法人産業技術総合研究所 半導体強誘電体記憶素子の製造方法及び半導体強誘電体記憶トランジスタ
US11758737B2 (en) * 2020-05-28 2023-09-12 Taiwan Semiconductor Manufacturing Company, Ltd. Ferroelectric memory device and method of forming the same
US11665909B2 (en) 2020-07-23 2023-05-30 Taiwan Semiconductor Manufacturing Co., Ltd. FeRAM with laminated ferroelectric film and method forming same
US20230065132A1 (en) * 2021-08-30 2023-03-02 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of fabricating the same
KR20230045291A (ko) * 2021-09-28 2023-04-04 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5833745A (en) * 1995-11-15 1998-11-10 Mitsubishi Materials Corporation Bi-based ferroelectric composition and thin film, method for forming the thin film, and non-volatile memory
US5736759A (en) * 1996-07-24 1998-04-07 Nec Research Institute, Inc. Reduced fatigue ferroelectric element
JP3587004B2 (ja) * 1996-11-05 2004-11-10 ソニー株式会社 半導体メモリセルのキャパシタ構造及びその作製方法
JPH10242426A (ja) * 1996-12-26 1998-09-11 Sony Corp 半導体メモリセルのキャパシタ構造及びその作製方法

Also Published As

Publication number Publication date
JPH1126706A (ja) 1999-01-29
US6153898A (en) 2000-11-28
KR19990013720A (ko) 1999-02-25

Similar Documents

Publication Publication Date Title
JP3103916B2 (ja) 強誘電体キャパシタおよびその製造方法並びにそれを用いたメモリセル
JP3319994B2 (ja) 半導体記憶素子
US8357585B2 (en) Semiconductor device and method of manufacturing the same
JP4539844B2 (ja) 誘電体キャパシタおよびその製造方法ならびに半導体装置
JPH10270654A (ja) 半導体記憶装置
KR100382719B1 (ko) 강유전체 커패시터를 포함하는 반도체 장치 및 그 제조방법
US7031138B2 (en) Ferroelectric capacitor and process for its manufacture
JPH1012832A (ja) 強誘電体キャパシタの作製方法及び強誘電体メモリ装置の製造方法
JP3641142B2 (ja) 強誘電体メモリ
JPH10173140A (ja) 強誘電体キャパシタの製造方法及び強誘電体メモリ装置の製造方法
JP4996113B2 (ja) 強誘電体キャパシタ及び強誘電体メモリ
JP4823895B2 (ja) 半導体装置及びその製造方法
JP3294214B2 (ja) 薄膜キャパシタ
JP3419974B2 (ja) 強誘電体キャパシタの製造方法
KR100459796B1 (ko) 스토리지 커패시터의 제조방법 및 이 방법으로 제조된스토리지 커패시터를 이용하여 제조된 반도체 구성요소
JP2005216951A (ja) 層状反強誘電体、キャパシタとメモリ及びそれらの製造方法
JP2006108291A (ja) 強誘電体キャパシタ及びその製造方法、並びに強誘電体メモリ装置
JP3239852B2 (ja) 高誘電率キャパシタ及びその製造方法
JP3874521B2 (ja) 強誘電体メモリ用電極の形成方法
JP2001028426A (ja) 半導体装置およびその製造方法
JP2004022554A (ja) 強誘電体メモリ装置およびその設計方法
JP2006128718A (ja) 酸化物誘電体素子
JP2000077616A (ja) 誘電体素子およびその製造方法並びに半導体装置
JP2004363492A (ja) 半導体装置及びその製造方法
JPH10189894A (ja) 層状強誘電体薄膜及びその形成方法、並びに半導体メモリセル用キャパシタ及びその作製方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20000718

LAPS Cancellation because of no payment of annual fees