KR19990013720A - 강유전체 캐패시터와 그 제조 방법 및 그 캐패시터를이용한 메모리셀 - Google Patents

강유전체 캐패시터와 그 제조 방법 및 그 캐패시터를이용한 메모리셀 Download PDF

Info

Publication number
KR19990013720A
KR19990013720A KR1019980027596A KR19980027596A KR19990013720A KR 19990013720 A KR19990013720 A KR 19990013720A KR 1019980027596 A KR1019980027596 A KR 1019980027596A KR 19980027596 A KR19980027596 A KR 19980027596A KR 19990013720 A KR19990013720 A KR 19990013720A
Authority
KR
South Korea
Prior art keywords
ferroelectric
composition ratio
substrate
ferroelectric capacitor
ferroelectric film
Prior art date
Application number
KR1019980027596A
Other languages
English (en)
Inventor
와따나베고지
다나까마사히로
Original Assignee
이데이노부유끼
소니가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이데이노부유끼, 소니가부시끼가이샤 filed Critical 이데이노부유끼
Publication of KR19990013720A publication Critical patent/KR19990013720A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/56—Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Formation Of Insulating Films (AREA)
  • Non-Volatile Memory (AREA)

Abstract

우수한 강유전 특성을 유지하면서 결정 입자의 크기를 작게 함으로써 소자의 소형화를 도모할 수 있는 강유전체 캐패시터 및 제조 방법을 제공한다.
기판 상에 하부 전극(lower electrode), 강유전체막(ferroelectric layer) 및 상부 전극(upper electrode)을 형성한다. 강유전체막은 층형 결정 구조 산화물( Bix(Sr, Ca, Ba)y(Ta, Nb)2O9±d)을 포함하는 복수의 적층으로 형성된다. 이때 상기 복수의 층 중 적어도 1층 (Sr, Ca, Ba)의 조성비 y를 다른층과 상이한 값으로 한다. 즉, 강유전체막에 대해 (Sr, Ca, Ba)의 조성비 y가 변화하도록 하고 있다. 이렇게 함으로써 우수한 강유전 특성이 얻어지는 동시에 상기 결정 구조 산화물의 결정 입자의 크기가 작아진다.

Description

강유전체 캐패시터와 그 제조 방법 및 그 캐패시터를 이용한 메모리셀
본 발명은 비스무스(Bi)계 층형 결정 구조 산화물을 포함하는 강유전체막(ferroelectric layer)을 구비한 강유전체 캐패시터 및 그 제조 방법과 그 캐패시터를 이용한 메모리셀에 관한 것이다.
최근 성막 기술(layer formation technology)의 발전에 따라 강유전체 박막을 이용한 불휘발성 메모리의 연구 및 개발이 진행되고 있다. 이 불휘발성 메모리는 강유전체 박막의 고속 분극 반전(high speed polarization inversion)과 잔류 분극(residual polarization)을 이용함으로써 고속의 재기록이 가능한 불휘발성 강유전체 랜덤 액세스 메모리(non-volatile Ferroelectric Random Access Memory; FeRAM)로서, 전원을 끊으면 기록되어 있던 데이터가 소거되어 버리는 휘발성 메모리와는 달리, 기록된 데이타가 소거되지 않는다는 이점이 있다. 이러한 FeRAM을 구성하는 재료에는 비스무스계 층형 결정 구조 산화물(bismuth compound oxide of layered crystal structure)이 있다. 이 비스무스계 층형 결정 구조 산화물은 종래 사용되어 오던 PbTiO3와 PbZrO3의 고용체(solid solution)인 PZT계 재료의 최대 단점이던 퍼티그 현상(fatigue phenomenon) 즉, 반복되는 재기록에 의한 잔류 분극치(residual polarization value)의 저하가 감소되고 있기 때문에 관심을 끌고 있다. 최근에는 FeRAM으로의 응용을 위해 다결정으로 이루어진 비스무스계 산화물(bismuth compound oxide)로된 박막 제조의 성공 사례가 보고되고 있다.
그러나, 다결정 박막에는 그 배향이 강유전성에 기인하는 결정 입자 뿐만 아니라 전압을 인가하는 방향에 따라 강유전성에 전혀 기여하지 않는 결정 입자도 포함되어 있다. 따라서 다결정 박막으로 FeRAM을 형성하는 경우에는 양호한 잔류 분극치(Pr)를 안정적으로 얻기 위해 많은 다결정 입자를 포함시킬 것을 요구하고 있다. 특히, FeRAM의 고밀도화와 고집적화가 진행되고 있으므로 박막 면적의 감소에는 결정 입자의 크기가 보다 작은 쪽이 바람직하다.
즉, 종래의 비스무스, 스트론튬(Sr), 탄탈(Ta), 및 산소(O)로 이루어지는 층형 비스무스 결정 구조 산화물의 다결정 박막에서는 잔류 분극치(2Pr)가 대략 20μC/cm2이고 결정 입자의 평균 표면적이 대략 0.05μm2인 것이 얻어지고 있다(T.Atsuki et al., Jpn.J.Appl.Phys.Vol.34(1995) pp.5096 - 5099). 그러나 이 정도 크기의 결정 입자로는 박막의 표면적이 1μm2정도까지 축소되면 대략 20개 정도의 결정 입자밖에 포함되지 않게 되어 충분한 강유전 특성을 얻지 못할 우려가 있다. 따라서 결정 입자의 크기를 더욱 작게 하는 것이 바람직하다. 여기서 결정 입자의 크기를 작게 하기 위해서는 결정 입자의 크기가 조성(formula)에 관련되기 때문에 조성을 조절하는 것이 고려되고 있다.
그러나 조성은 강유전 특성과도 밀접하게 관련되어 있다. 그러므로, 조성의 조정을 통해 결정 입자를 작게 하고자 하는 경우에는 강유전 특성은 만족된다. 반면에 결정 입자의 감소는 강유전체 특성의 개선으로는 얻어지지 않는다.
예를들면 비스무스, 스트론튬, 탄탈, 및 산소로 이루어지는 층형 결정 구조 산화물의 비스무스 다결정 박막으로는 스트론튬의 조성비가 화학량론적인 조성 보다도 20% 만큼 작은 때에 양호한 강유전 특성이 얻어진다. 그러나, 스트론튬의 조성비가 화학량론적인 조성으로부터 20% 만큼 작은 값에 근접하면 강유전 특성은 개선되지만 결정 입자의 크기가 커져 버린다(T.Atsuki et al., Jpn.J.Appl. Phys. Vol.34 (1995) pp. 5096 - 5099 ; T. Noguchi et al.,Jpn. Appl. Phys. Vol. 35(1996) pp. 4900 - 4904 등). 즉, 간단한 조성의 조절만으로는 강유전 특성을 만족스럽게 유지하면서 결정 입자의 크기를 작게할 수는 없어 FeRAM을 소형화할 수 없다는 문제가 있다.
본 발명은 이러한 문제점을 감안하여 이루어진 것으로, 강유전성을 만족스럽게 유지하면서 결정 입자의 크기를 작게함으로써 소형화를 도모할 수 있는 강유전체 캐패시터 및 그 제조 방법과 그것을 이용한 메모리셀을 제공하는데 있다.
본 발명의 강유전체 캐패시터는 한쌍의 전극이 접속되는 강유전체막을 구비하고 있다. 이 강유전체막은 비스무스와, 제1 원소로서의 스트론튬, 칼슘(Ca) 및 바륨(Ba)으로 이루어지는 그룹중 적어도 1종류와, 제2 원소로서의 탄탈 및 니오브(nb)로 이루어지는 그룹중 적어도 1종류와, 산소로 이루어지는 층형 결정 구조 산화물을 포함하고 있으며, 이 층형 결정 구조 산화물의 조성은 Bix(Sr, Ca, Ba)y(Ta, Nb)2O9±d(여기서, 1.70 ≤ x ≤ 2.50, 0.60 ≤ y ≤ 1.20, 0 ≤ d ≤ 1.00)이고, 또한 강유전체막에서 제1 원소의 조성비에 변화를 갖는다.
본 발명의 방법은 1쌍의 전극이 접속되는 강유전체막을 구비한 강유전체 캐패시터를 제조하기 위해 제공된다. 강유전체막은 비스무스와, 제1원소로서의 스트론튬, 칼슘 및 바륨으로 이루어지는 그룹중 적어도 1종류와, 제2 원소로서의 탄탈 및 니오브로 이루어지는 그룹중 적어도 1종류와, 산소로 이루어지는 층형 결정 구조 산화물을 포함한다. 이 산화물의 조성식은 Bix(Sr, Ca, Ba)y(Ta, Nb)2O9±d로 표현되고, 1.70 ≤ x ≤ 2.50, 0.60 ≤ y ≤ 1.20, 0 ≤ d ≤ 1.00 이다. 본 발명의 방법은 층형 결정 구조 산화물을 포함하는 복수의 층을 적층하여 강유전체막을 형성하는 단계를 포함하고 있으며, 상기 복수의 층중 적어도 1층에서의 제1 원소의 조성비는 다른 층과 상이하다.
본 발명의 메모리셀은 1쌍의 전극이 접속되는 강유전체막을 구비하는 강유전체 캐패시터를 포함하고 있다. 강유전체막은 비스무스와, 제1원소로서의 스트론튬, 칼슘 및 바륨으로 이루어지는 그룹중 적어도 1종류와, 제2 원소로서의 탄탈 및 니오브로 이루어지는 그룹중 적어도 1종류와, 산소로 이루어지는 층형 결정 구조 산화물을 포함하고 있으며, 이 층형 결정 구조 산화물의 조성식은 Bix(Sr, Ca, Ba)y(Ta, Nb)2O9±d이고, 여기서 1.70 ≤ x ≤ 2.50, 0.60 ≤ y ≤ 1.20, 0 ≤ d ≤ 1.00 이다. 또한, 강유전체막에서 제1 원소의 조성비에는 변화가 있다.
본 발명의 강유전체 캐패시터에서는 1쌍의 전극 간에 전압이 인가되면, 강유전체막에서 분극이 발생한다. 또, 분극은 강유전체막에 포함되는 층형 결정 구조 산화물의 각 결정 입자중 특정의 배향을 갖는 결정 입자에서 발생한다. 강유전체막에서의 제1 원소의 조성비가 변화하고 있기 때문에, 우수한 강유전 특성이 얻어지는 동시에 층형 결정 구조 산화물의 결정 입자의 크기가 작아진다. 따라서 강유전체막이 소형화 되어도 우수한 강유전 특성을 안정적으로 나타낸다.
본 발명의 강유전체 캐패시터 제조 방법에서는 복수의 층을 적층하여 강유전체막이 형성된다. 이때 복수의 층 중 적어도 1층에 대해서는 제1 원소의 조성비가 다른 층과 상이하다.
본 발명의 메모리셀에서는 강유전체 캐패시터의 1쌍의 전극간에 전압이 인가되면, 강유전체막을 구성하고 있는 층형 결정 구조 산화물중 특정의 배향을 갖는 결정 입자에서 분극이 발생한다. 이 전압-분극 특성에는 히스테리시스가 있고, 이 히스테리시스를 이용하여 데이타의 기억(storage) 및 판독(readout)이 행해진다. 여기서는 강유전체막에서의 제1 원소의 조성비가 변화하고 있으므로, 우수한 강유전성 특성에 의해 메모리셀이 양호하게 동작하게 되고, 동시에 강유전체막을 구성하고 있는 층형 결정 구조 산화물의 결정 입자의 크기가 작아진다. 따라서 소자의 소형화가 도모된다.
본 발명의 기타 목적과 특징 및 이점은 이하의 설명으로부터 보다 명확히 나타날 것이다.
도 1은 본 발명의 실시예에 따른 강유전체 캐패시터의 개략적인 단면도.
도 2는 도 1에 도시된 강유전체 캐패시터가 이용된 메모리셀의 단면도.
도 3은 본 발명의 실시예 1에 의해 얻어진 강유전체막의 조성을 나타내는 특성도로서, 각 원소의 2차 이온 강도(secondary ionic strength)를 나타내는 도면.
도 4는 본 발명의 실시예 1에 의해 얻어진 강유전체 캐패시터의 강유전성 히스테리시스 곡선(ferroelectric hysteresis curve)을 나타내는 도면.
도 5는 본 발명의 실시예 2에 의해 얻어진 강유전체 캐패시터의 강유전성 히스테리시스 곡선을 나타내는 특성도.
도 6은 본 발명의 실시예 3에 의해 얻어진 강유전체 캐패시터의 강유전성 히스테리시스 곡선을 나타내는 특성도.
도 7은 본 발명의 실시예들과 비교되는 비교예들의 특성도로서, 강유전체막에서의 스트론튬(strontium)의 조성과 잔류 분극치(residual polarization values) 간의 관계를 나타내는 도면.
도 8은 본 발명의 실시예들과 비교되는 비교예들의 특성도로서, 강유전체막에서의 스트론튬(strontium)의 조성과 결정 입자의 표면적 간의 관계를 나타내는 도면.
도면의 주요 부분에 대한 부호의 설명
11 : 기판
12 : 확산 방지층
13 : 접합층
14 : 하부 전극
15 : 강유전체막
16 : 상부 전극
20 : 트랜지스터
21 : n+소스 영역
22 : n+드레인 영역
23 : 게이트 절연막
24 : 게이트 전극
31 : 필드 산화막
32 : 층간 절연막
이하, 첨부 도면을 참조하여 본 발명의 바람직한 실시예를 설명한다.
도 1은 본 발명의 1실시 형태에 따른 강유전체 캐패시터의 개략적인 단면도이다. 이 강유전체 캐패시터는, 예를 들면 실리콘(Si)으로 이루어지는 기판(11)의 위에, 예를 들면 이산화규소(SiO2)로 이루어지는 확산 방지층(12) 및 예를 들면 티탄(Ti)으로 이루어지는 접합층(bonding;13)을 통해, 하부 전극(14), 강유전체막(15), 상부 전극(16)이 순차 적층되어 있다. 즉, 이 강유전체 캐패시터는 강유전체막(15)과, 이 강유전체막에 접속되는 한쌍의 전극(14, 16)으로 이루어져 있다.
하부 전극(14) 및 상부 전극(16)은 예를 들면, 백금(Pt), 이리듐(Ir), 루테늄(Ru), 로듐(Rh), 혹은 팔라듐(Pd) 중 어느 1종, 또는 이 그룹에서 선택된 2종 이상의 합금으로 구성된다.
강유전체막(15)은 복수의 층(도 1의 제1층 15a, 제2층 15b, 제3층 15c의 3층)이 적층된 구조를 포함하고 있다. 각 층 15a, 15b, 15c는 강유전성을 나타내는 다결정의 층형 결정 구조 산화물을 각각 포함하고 있다. 각 층 15a, 15b, 15c는 각각 85% 이상이, 층형 결정 구조 산화물의 결정상(crystal phases of oxide of layered crystal structure)으로 구성되는 것이 바람직하며, 적어도 전체적으로 강유전체막(15)의 85% 이상은 층형 결정 구조 산화물의 결정상에 의해 구성되는 것이 바람직하다. 이렇게함으로써 양호한 강유전 특성이 얻어진다.
또, 이 층형 결정 구조 산화물은 비스무스, 제1 원소, 제2 원소, 산소로 이루어진다. 여기서, 제1 원소는 스트론튬, 칼슘 및 바륨으로 이루어지는 그룹에서 선택되는 적어도 1종이고, 제2 원소는 탄탈 및 니오브로 이루어지는 그룹에서 선택되는 적어도 1종이다. 또, 우수한 강자성 특성을 얻기 위해서는 제1 원소로서는 스트론튬이 가장 바람직하다.
층형 결정 구조 산화물의 조성식은 Bix(Sr, Ca, Ba)y(Ta, Nb)2O9±d로 나타내지고, x, y, d는, 각각 1.70 ≤ x ≤ 2.50, 0.60 ≤ y ≤ 1.20, 0 ≤ d ≤1.00의 범위에 있다. 또, y 에 관하여는 0.70 ≤ y ≤ 1.10의 범위 내의 값이 특히 바람직하다. 이 층형 결정 구조 산화물은 조성과 잔류 분극치와의 사이에 관계를 갖고 있고, 조성이 이러한 범위 내에 있을 때 높은 잔류 분극치를 얻을 수 있다.
화학량론적인 조성으로 설명하면, 층형 결정 구조 산화물의 결정 구조는 [Bi2O2〕2+층과, 〔(Sr, Ca, Ba )1(Ta, Nb)2O7〕2-층이 교대로 적층된 것으로 되어 있다.
강유전체막(15)의 각 층 15a, 15b, 15c는 조성이 서로 동일하지는 않으며, 이들 층 중 적어도 1층에서의 제1 원소의 조성비는 다른 층에서의 조성과 다르다. 이에 따라, 강유전체막(15) 전체적으로는 제1 원소의 조성비가 한 방향(적층 깊이를 통해)으로 변화하도록 되어 있다. 즉, 강유전체막(15)에 포함되는 층형 결정 구조 산화물에서 제1 원소의 조성비가 한 방향으로 변화하도록 되어 있다. 이와 같이 제1 원소의 조성비에 변화를 갖게 하고 있는 것은, 우수한 강유전성을 유지하면서 층형 결정 구조 산화물의 결정 입자의 크기를 작게 하기 위해서이다.
여기서, 제1 원소의 조성비는 강유전체막(15)의 한쪽에서 다른쪽으로 커지거나 또는 작아지도록 변화하는 것이 바람직하다. 예를 들면, 제2 원소의 조성비를 2로 할 때, 제1 원소의 조성비는 최소치 0.7 내지 0.9 에서 최대치 0.9 내지 1.1의 범위가 된다. 즉, 층형 결정 구조 산화물의 조성식에 있어서 y의 값은 최소치 0.7 내지 0.9 에서 최대치 0.9 내지 1.1의 범위가 된다. 이와 달리 제1 원소의 조성비는 기타 임의의 형태로 변화될 수도 있고, 예를 들어 그 조성비는 중앙 부근에서 커지거나 또는 작아질 수도 있다.
이러한 구성을 갖는 강유전체 캐패시터는 다음과 같이 작용한다.
이 강유전체 캐패시터에서는 상부 전극(16)과 하부 전극(14)과의 사이에 전압이 인가되면, 강유전체막(16)에서 분극이 발생된다. 또, 분극은 강유전체막(15)에 포함되는 층형 결정 구조 산화물의 모든 결정 입자에서 발생하는 것은 아니고, 특정 배향을 갖는 결정 입자에서 발생된다. 즉, 층형 결정 구조 산화물의 결정 입자의 크기가 작고, 강유전체막(15) 중에 많은 수의 결정 입자가 존재할 때에 안정된 강유 전 특성을 얻을 수 있다. 본 실시예에서는 강유전체막(15)에서 제1 원소의 조성비가 변화하고 있기 때문에, 우수한 강유전 특성이 얻어지고 층형 결정 구조 산화물의 결정 입자의 크기가 작아진다. 따라서, 이 강유전체 캐패시터는 소형화와 더불어 우수한 강유전 특성을 안정적으로 나타낸다.
이상 설명한 본 실시 형태에 관한 강유전체 캐패시터에 따르면, 강유전체막(15)에 있어서의 제1 원소의 조성비에 변화가 있도록 하고 있다. 따라서, 종래 기술에서 얻어지는 것과 같은 정도의 강유전 특성을 유지하면서도 결정 입자의 크기를 작게 할 수 있으므로 캐패시터의 사이즈의 감소와 더불어 강유전 특성이 안정적으로 얻어진다.
이러한 강유전체 캐패시터는, 다음과 같이 제조할 수도 있다,
예를 들면 실리콘으로 이루어지는 기판(11)을 이용하여 그 표면의 산화막(surface oxide layer)을 제거한 후, 그 위에 확산방지층(12)으로서 예를 들면 열산화를 통해 이산화 규소막(silicon dioxide layer)을 형성한다. 계속해서, 이 이산화 규소막 위에 예를 들어 스퍼터링을 통해 접합층(13)으로서 티탄막을 증착하고, 이어서 하부 전극(14)으로서 예를 들면 스퍼터링을 통해 백금막을 증착한다.
계속해서, 이 하부 전극(14)의 위에 CVD(Chemical Vapor Deposition), 레이저 박리법(laser ablation), 졸-겔법(sol-gel)법, MOD(Metal Organic Decomposition )법 등을 통해 강유전체막(15)으로서 복수의 층(즉, 제1층 15a, 제2층 15b, 제3층 15c)을 순차 적층한다. 각 층들은 층형 결정 구조의 다결정 산화물을 포함하고 있다. 층들은 이 층들 중에서 적어도 1층에서는 제1 원소의 조성비가 다른 층과 다르도록 형성된다.
예를 들면, 기판에 보다 밀접한 제1층(15a)에서의 제1 원소의 조성비를 다른 층 보다도 크게 혹은 작게 할 수도 있다. 대신에 이 제1 원소의 조성비는 기판(11)에 밀접한 제1층(15a)으로부터 기판(11) 반대쪽의 제3층(15c) 쪽으로 점차적으로 증가 또는 감소될 수도 있다. 이와 달리 기판(11) 반대쪽의 제3층(15c)에서의 제1 원소의 조성비는 다른 층에서의 조성비 보다 크거나 작을 수도 있다.
이와 같이 하여 강유전체막(15)을 형성한 후, 그 위에, 상부 전극(16)으로서 예를 들면 스퍼터링을 통해 백금막을 증착한다. 이어서, 예를 들면 이온 밀링법(ion milling)으로 적절하게 에칭을 행하여, 도 1에 도시한 강유전체 캐패시터 구조를 완성시킨다.
이와 같이 본 실시예에 따른 강유전체 캐패시터의 제조 방법에 따르면, 복수의 층으로 강유전체막(15)이 형성된다. 이들 층에서 적어도 한층의 제1 원소의 조성비는 다른 층에서의 조성과 다르게 되고, 그 결과 강유전체막(15)에서 제1 원소의 조성비를 용이하게 변화시킬 수 있다. 따라서, 강유전성이 우수하고 또한 결정 입자의 크기가 충분히 작은 강유전체막(15)을 얻을 수 있어, 본 실시예에 따른 강유전체 캐패시터를 구현할 수 있다.
또, 본 실시예에 따른 강유전체 캐패시터는, 예를 들면, 후술하는 바와 같은 메모리셀의 일부로서 이용할 수 있다.
도 2는 강유전체 캐패시터를 이용한 메모리셀의 특정 구조의 일례를 나타내는 단면도이다. 메모리셀은 본 실시예에 따른 강유전체 캐패시터(10)와, 스위칭용 트랜지스터(20)로 구성되어 있다. 트랜지스터(20)는 예를 들면 p형 실리콘 기판(11)의 표면에 간격을 두어 형성된 n+소스 영역(21)과 n+드레인 영역(22)을 갖고 있다. 기판(11) 표면상의 소스 영역(21)과 드레인 영역(22)과의 사이에는 게이트 절연막(23)을 통해 워드선으로서 게이트 전극(24)이 형성되어 있다. 또, 트랜지스터(20)의 주위에는 기판(11)의 표면에 소자 분리용(device isolation)의 필드 산화막(31)이 형성되어 있다.
트랜지스터(20)의 위에는, 층간 절연막(32)을 통해 강유전체 캐패시터(10)가 형성되어 있다. 즉, 층간 절연막(32) 상에 확산 방지층(12), 접합층(13), 하부 전극(14), 강유전체막(15), 상부 전극(16)이 적층되어 있다. 트랜지스터(20)의 소스 영역(21)과 강유전체 캐패시터(10)의 확산 방지층(12)을 전기적으로 접속하기 위해 콘택트 홀(32a)이 층간 절연막(32)에 설치되어 있다. 콘택트 홀(32a)에는 예를 들면 다결정 실리콘 또는 텅스텐(W)으로 형성된 플러그층(plug layer;33)이 매립되어 있다.
이 메모리셀은 다음과 같이 작용한다.
이 메모리셀에서는, 트랜지스터(20)의 게이트 전극(24)에 전압이 인가되면, 트랜지스터(20)가 온되고, 이어서 소스 영역(21)과 드레인 영역(22)과의 사이에 전류가 흐른다. 이에 따라, 플러그층(33)을 통해 강유전체 캐패시터(10)에 전류가 공급되고 상부 전극(16)과 하부 전극(14)의 사이에 전압이 인가된다. 전압이 인가되면, 강유전체막(15)에 포함되는 층형 결정 구조 산화물 중 특정한 배향을 갖는 결정 입자에서 분극이 발생한다. 이 전압 분극 특성은 히스테리시스를 가지고 있으며, 이 히스테리시스를 이용하여 1 또는 0의 데이타 기억 혹은 판독이 행하여진다. 여기서, 강유전체 캐패시터(10)로는 본 실시예에 따른 강유전체 캐패시터를 이용하고 있기 때문에, 이 캐패시터는 우수한 강자성 특성으로 양호한 상태에서 동작한다. 또한, 강유전체막(15)에 포함되는 층형 결정 구조 산화물의 결정 입자의 크기가 작아진다. 따라서, 소자의 소형화와 더불어 만족스러우면서도 안정적인 동작이 얻어진다.
이와 같이 본 실시예에 의한 강유전체 캐패시터를 이용한 메모리셀에 따르면, 우수한 강유전 특성이 얻어지고, 강유전체막(15)에 포함된 층형 결정 구조 산화물의 결정 입자의 크기가 작아진다. 그 결과 소자의 소형화와 더불어 만족스러우면서도 안정적인 동작이 얻어지므로 고밀도 고집적화된 소자의 제조를 도모할 수 있다.
실시예
더욱, 본 발명의 구체적인 실시예에 대해 설명한다.
여기서는, 층형 결정 구조 산화물로서 BixSryTa2O9±d를 이용하여, 스트론튬의 조성비를 변화시켜서 행한 3종류의 실시예에 관해서 설명한다.
각 실시예에서, 실리콘으로 이루어지는 기판(11)을 이용하여, 그 표면 산화막을 제거하였다. 그후, 기판(11) 상에 두께 300nm의 이산화 실리콘막을 열산화를 통해 성막하여 확산 방지층(12)을 형성하였다. 이 확산방지층(12)의 위에 두께 30nm 의 티탄막을 스퍼터링을 통해 증착시켜 접합층(13)을 형성하고, 이어서 이 접합층(13) 위에 두께 200nm의 백금막을 스퍼터링법으로 증착시켜 하부 전극(14)을 형성하였다.
다음에 각각이 BixSryTa2O9±d를 포함하는 두께 60nm의 3개의 층(제1층 15a, 제2층 15b, 제3층 15c)을 하부 전극(14) 상에 적층하여 강유전체막(15)을 형성하였다. 층 15a, 15b, 15c의 형성은 졸-겔법을 이용하여 형성되며 구체적으로는 다음과같이 수행하였다.
즉, 우선, 하부 전극(14)의 위에 제1층(15a)의 원료용액(solution)을 회전 도포하여 막을 형성한 후, 이 도포막을 건조시켜 산소 분위기에서 600 ∼ 800℃의 온도로30초 동안 가열하여 RTA(Rapid Thermal Annealing) 처리를 수행하였다. 계속해서, 제1층(15a) 상에 제2층(15b)의 원료용액을 회전 도포한 후, 건조시켜 RTA 처리를 행하였다. 계속해서 제2층(15b)의 위에 제3층(15c)의 원료 용액을 회전 도포한 후, 건조시켜 RTA 처리를 행하였다. 그후, 산소 분위기에서 800℃로 1시간 동안 열처리함으로써 각 도포막의 결정화(crystallization of the layers)를 촉진시켜 각 층 15a, 15b, 15c를 형성하였다.
본 실시예에서 사용된 원료 용액은 10 %의 졸-겔 용액이고, 각 원료 용액의 조성비는 각 실시예에서 표 1에 도시한 바와 같이 변화시켰다. 실시예 1에서는, 원료 용액에 있어서의 스트론튬의 조성비를 제1층에 대해서만 다른 층에서의 1.0 보다 작은 0.8로 함으로써 스트론튬의 조성비가 기판(11)에 밀접한 강유전체막(15) 쪽에서 작아지도록 하였다. 실시예 2에서는 원료 용액에서의 스트론튬의 조성비를 제3층에 대해서만 다른 층에서의 1.0 보다 작은 0.8로 함으로써 스트론튬의 조성비가 기판(11)과 반대측인 강유전체막(15)에서 작아지도록 하였다. 실시예 3에서는 원료용액에서의 스트론튬의 조성비를 제1층에 대해서만 다른 층에서의 0.9 보다 큰 1.0으로 함으로써 스트론튬의 조성비가 기판(11)과 밀접한 강유전체막(15)에서 커지도록 하였다. 각 실시예에서 비스무스의 조성비는 2.4로 일정하게 하였고, 탄탈의 조성비는 2.0으로 일정하게 하였다.
원료 용액의 조성비Bi : Sr : Ta제3층제2층제1층 잔류 분극치2Pr (μC/cm2) 결정 입자의 크기(평균 표면적)(μm2)
실시예 1 2.4 : 1.0 : 2.02.4 : 1.0 : 2.02.4 : 0.8 : 2.0 20.0 0.015
실시예 2 2.4 : 0.8 : 2.02.4 : 1.0 : 2.02.4 : 1.0 : 2.0 13.0 0.026
실시예 3 2.4 : 0.9 : 2.02.4 : 0.9 : 2.02.4 : 1.0 : 2.0 18.0 0.021
이와 같이 하여 강유전체막(15)을 각각 형성한 후, 두께 200nm의 백금막을 스퍼터링법으로 형성하여 상부 전극(16)을 형성하였다. 그후, 이온 밀링법으로 에칭을 수행하여 각 실시예에서의 강유전체 캐패시터를 완성하였다.
각 실시예에서 얻어진 각 강유전체 캐패시터에 대하여, 강유전체막(15)에 있어서의 각 층 15a, 15b, 15c의 적층 방향(depth of the stacked layers)을 통한 스트론튬의 조성비가 변화하였는지를 분석하였다. 분석은 2차 이온 질량 분석법(SIMS)으로 행하였으며, 도 3에 실시예 1에 관한 결과를 도시하였다. 또, 도 3에 있어서 0.12 ∼ 0.18 μm의 부근의 깊이는 제1층 15a에 해당하고, 0.06 ∼ 0.12μm 부근의 깊이는 제2층 15b에 해당하며, 0 ∼ 0.06μm의 부근의 깊이는 제3층 15c에 해당된다. 도시된 바와 같이 제1층에서의 스트론튬의 조성비는 다른 층 15b, 15c에서의 조성비 보다도 작다. 즉, 원료 용액에 있어서의 조성비의 변화와 유사한 변화가 있었다. 실시예 2 및 실시예 3에 관하여는 도시하지 않았지만, 원료 용액의 조성비에서의 변화와 유사한 변화가 있었다.
각 실시예에서의 강유전성 히스테리시스 및 강유전체막(15)에 포함되어 있는 결정 입자(BixSryTa2O9±d의 결정 입자)의 크기의 관측을 행하였다. 강유전성 히스테리시스는, 상부 전극(16)과 하부 전극(14)과의 사이에 5V의 전압을 인가하여 관측하였다. 또한, 결정 입자의 크기는 주사 전자 현미경(SEM)으로 관측하여 결정 입자의 표면적에 대한 평균치를 산출하였다. 그 결과를 도 4 ∼ 도 6 및 표 1에 도시한다.
도 4, 도 5, 및 도 6은 각각 실시예 1, 실시예 2 및 실시예 3에 의해 얻어진 강유전체 캐패시터의 강유전성 히스테리시스 곡선을 나타내는 것이다. 이 강유전성 히스테리시스 곡선으로부터 잔류 분극치(2Pr)가 판정되었으며, 실시예 1에서 그 값은 20.0μC/cm2이고, 실시예 2에서는 13.0μC/cm2, 실시예 3에서는 18.0μC/cm2이었다.
한편, 결정 입자의 크기(평균 표면적)는 실시예 1에서 0.015μm2, 실시예 2에 서 0.026μm2, 실시예 3에서 0.021μm2이었다.
본 발명의 실시예와의 비교로서, 종래의 강유전체 캐패시터에 대해서, 강유전체막에 있어서의 스트론튬의 조성비, 잔류 분극치(2Pr), 결정 입자의 크기와의 관계를 도 7, 도 8 및 표 2에 각각 도시한다. 이러한 비교예에서 사용된 강유전체 캐패시터는 강유전체막에 있어서의 스트론튬의 조성비가 균일한 것을 제외하면 본 발명의 실시예와 유사한 구성을 갖고 있다.
원료 용액의 조성비Bi : Sr : Ta 잔류 분극치2Pr (μC/cm2) 결정 입자의 크기(평균 표면적)(μm2)
비교예 1 2.4 : 0.8 : 2.0 22.7 0.042
비교예 2 2.4 : 0.9 : 2.0 21.8 0.033
비교예 3 2.4 : 0.95 : 2.0 17.0 0.026
비교예 4 2.4 : 1.0 : 2.0 6.8 0.016
도 7로부터 알 수 있는 바와 같이 스트론튬의 조성비가 종래 기술의 캐패시터에서 0.8인 때 잔류 분극치(2Pr)가 가장 커지고, 스트론튬의 조성비가 0.8에서 화학량론적인 조성 1에 접근함에 따라 잔류 분극치가 작아진다. 또한, 도 8로부터 알 수 있는 바와 같이, 스트론튬의 조성비가 0.8로부터 화학량론적인 조성의 1에 접근함에 따라 결정 입자의 표면적이 작아진다. 즉, 종래의 강유전체 캐패시터에서는, 스트론튬의 조성비가 0.8로부터 1로 가까이 되면, 결정 입자의 표면적은 작아지지만 잔류 분극치 역시 작아져 버리는 관계에 있다 (표 2 참조).
이것에 대하여, 본 실시예의 강유전체 캐패시터 의하면, 결정 입자의 표면적이 작아짐에 따라 잔류 분극치(2Pr)가 커지는 것을 알 수 있다 (표 1참조). 특히, 실시예 1에 따르면, 종래의 강유전체 캐패시터로 얻을 수 있는 만큼의 높은 값으로 잔류 분극치(2Pr)를 유지하면서, 결정 입자의 크기를 충분히 작게 할 수 있다. 즉, 강유전체막(15)에 있어서의 스트론튬의 조성비에 변화를 갖게 함으로써, 우수한 강유전 특성을 유지하면서 결정 입자의 크기를 작게 할 수 있다.
본 발명은 지금까지 설명된 실시 형태와 실시예에 한정되는 것은 아니고 그 균등의 범위 내에서 여러가지 변형이 가능하다. 예를 들면, 상기 실시예에 있어서는, 강유전체막(15)에 포함되는 층형 결정 구조 산화물로서 BixSryTa2O9±d를 이용한 경우에 대해 설명하였지만, 비스무스와, 제1 원소와 제2 원소와 산소로 이루어지는 그 밖의 층형 결정 구조 산화물을 이용하더라도 유사한 효과를 얻을 수 있으며, 이 경우에 제1 원소는 스트론튬, 칼슘 및 바륨으로 이루어지는 그룹에서 선택된 적어도 1종이고, 제2 원소는 탄탈 및 니오브로 이루어지는 그룹에서 선택된 적어도 1종이다.
상기 실시예에 있어서는, 강유전체 캐패시터를 이용한 메모리셀에 대해 구체적으로 설명하였지만, 본 발명의 강유전체 캐패시터는, 그 밖의 여러가지의 구성을 갖는 메모리셀에 적용될 수도 있다. 예를 들어, 상기 실시예에서는, 기판(11)에 대하여 수직 방향으로 강유전체 캐패시터(10)와 트랜지스터(20)가 형성되어 있는 메모리셀에 대해 설명하였지만, 본 발명은 기판에 대하여 평행 방향으로 강유전체 캐패시터와 트랜지스터가 형성되어 있는 메모리셀에 대해서도 적용될 수 있다.
비록, 상기 실시예에서는, 본 발명의 강유전체 캐패시터를 1개의 메모리셀에 이용하고 있지만, 본 발명은 복수의 메모리셀이 집적되는 LSI(Large Scale Integrated) 메모리에 대해서도 마찬가지로 적용할 수 있다.
이상 설명한 바와 같이 본 발명의 강유전체 캐패시터에 따르면, 강유전체막에 있어서 제1 원소의 조성비에 변화를 갖도록 하였기 때문에, 결정 입자의 크기를 작게 하면서도 우수한 강유전성을 안정적으로 얻을 수 있다.
본 발명의 강유전체 캐패시터 제조방법에 따르면, 강유전체막이 복수의 층으로 형성되고, 이 층들 중 적어도 1층에서의 제1 원소의 조성비는 다른 층의 조성비와 상이하도록 구성하였기 때문에, 강유전체막에 있어서의 제1 원소의 조성비를 용이하게 변화시킬 수 있다. 따라서, 강유전성이 우수하고 또한 결정 입자의 크기가 충분히 작은 강유전체막을 얻을 수 있어, 본 발명의 강유전체 캐패시터를 실현할 수 있다.
본 발명의 메모리셀에 따르면, 강유전체막에서 제1 원소의 조성비에 변화를 갖는 강유전체 캐패시터를 이용하였기 때문에, 우수한 강유전 특성을 통해 양호한 상태의 동작을 얻을 수 있으며, 강유전체막에 포함되어 있는 층형 결정 구조 산화물의 결정 입자의 크기가 작아진다. 따라서, 소자를 소형화하더라도 만족스러우면서도 안정적인 동작을 얻을 수 있어 소자의 고밀도화와 고집적화를 도모할 수 있다.
이상의 설명에 의하면 본 발명의 여러 변형 및 수정이 행해질 수 있으며, 이는 첨부된 청구범위의 범위 내에 있는 것으로 이해되어야 한다.

Claims (24)

  1. 한쌍의 전극이 접속되어 있는 강유전체막을 구비하고 있는 강유전체 캐패시터에 있어서,
    상기 강유전체막은 비스무스(Bi)와, 제1원소로서의 스트론튬(Sr), 칼슘(Ca) 및 바륨(Ba)으로 이루어지는 그룹중 선택되는 적어도 1종류와, 제2 원소로서의 탄탈(Ta) 및 니오브(Nb)로 이루어지는 그룹중 선택되는 적어도 1종류와, 산소(O)로 이루어지는 층형 결정 구조 산화물(oxide of layered crystal structure)을 포함하고,
    상기 층형 결정 구조 산화물의 조성식은 Bix(Sr, Ca, Ba)y(Ta, Nb)2O9±d(여기서, 1.70 ≤ x ≤ 2.50, 0.60 ≤ y ≤ 1.20, 및 0 ≤ d ≤ 1.00)이고, 상기 강유전체막에서 상기 제1 원소의 조성비에 변화를 갖는 것을 특징으로 하는 강유전체 캐패시터.
  2. 제1항에 있어서, 상기 제1 원소의 조성비는 1방향으로 변화되되, 그 조성비가 한쪽에서 다른쪽으로 갈수록 증가 또는 감소하는 것을 특징으로 하는 강유전체 캐패시터.
  3. 제2항에 있어서, 상기 강유전체막은 기판 위에 형성되고, 상기 제1 원소의 조성비는 기판에 근접한 측으로부터 기판의 대향측으로 갈수록 증가하는 것을 특징으로 하는 강유전체 캐패시터.
  4. 제3항에 있어서, 상기 제1 원소의 조성비는 상기 조성식에 있어서의 y의 값이 기판에 근접한 측에서 0.7 내지 0.9의 범위 내의 값이고, 기판의 대향측에서는 0.9 내지 1.1의 범위 내의 값인 것을 특징으로 하는 강유전체 캐패시터.
  5. 제2항에 있어서, 상기 강유전체막은 기판 상에 형성되고, 상기 제1 원소의 조성비는 기판에 근접한 측으로부터 기판의 대향측으로 갈수록 감소하는 것을 특징으로 하는 강유전체 캐패시터.
  6. 제5항에 있어서, 상기 제1 원소의 조성비는 상기 조성식에 있어서의 y의 값이 기판에 근접한 측에서 0.9 내지 1.1의 범위 내의 값이고, 기판의 대향측에서는 0.7 내지 0.9의 범위 내의 값인 것을 특징으로 하는 강유전체 캐패시터.
  7. 제1항에 있어서, 상기 제1 원소는 스트론튬(Sr)인 것을 특징으로 하는 강유전체 캐패시터.
  8. 상기 제1항에 있어서, 상기 강유전체막의 85% 이상이 상기 층형 결정 구조 산화물의 결정상(crystal phase of the oxide of layered crystal structure)으로 이루어지는 것을 특징으로 하는 강유전체 캐패시터.
  9. 비스무스(Bi)와, 제1원소로서의 스트론튬(Sr), 칼슘(Ca) 및 바륨(Ba)으로 이루어지는 그룹중 적어도 1종류와, 제2 원소로서의 탄탈(Ta) 및 니오브(Nb)로 이루어지는 그룹중 적어도 1종류와, 산소(O)로 이루어지는 층형 결정 구조 산화물을 포함하고, 1쌍의 전극이 접속되어 있으며, 상기 층형 결정 구조 산화물의 조성식은 Bix(Sr, Ca, Ba)y(Ta, Nb)2O9±d(여기서, 1.70 ≤ x ≤ 2.50, 0.60 ≤ y ≤ 1.20, 및 0 ≤ d ≤ 1.00)인 강유전체막을 포함하는 강유전체 캐패시터를 제조하는 방법에 있어서,
    상기 층형 결정 구조 산화물을 포함하는 복수의 층을 적층하여 강유전체막을 형성하되, 이 강유전체막의 형성시에 복수의 층 중 적어도 한층에서의 제1 원소의 조성비가 다른 층에서의 조성비와 상이하도록 구성하는 것을 특징으로 하는 강유전체 캐패시터의 제조 방법.
  10. 제9항에 있어서, 상기 제1 원소의 조성비는 1방향으로 변화되되, 그 조성비가 한쪽에서 다른쪽으로 갈수록 증가 또는 감소하는 것을 특징으로 하는 강유전체 캐패시터의 제조 방법.
  11. 제10항에 있어서, 상기 강유전체막은 기판 상에 형성되고, 상기 제1 원소의 조성비는 기판에 근접한 측으로부터 기판의 대향측으로 갈수록 증가하는 것을 특징으로 하는 강유전체 캐패시터의 제조 방법.
  12. 제11항에 있어서, 상기 제1 원소의 조성비는 상기 조성식에 있어서의 y의 값이 기판에 근접한 측에서 0.7 내지 0.9의 범위 내의 값이고, 기판의 대향측에서는 0.9 내지 1.1의 범위 내의 값인 것을 특징으로 하는 강유전체 캐패시터의 제조 방법.
  13. 제10항에 있어서, 상기 강유전체막은 기판 상에 형성되고, 상기 제1 원소의 조성비는 기판에 근접한 측으로부터 기판의 대향측으로 갈수록 감소하는 것을 특징으로 하는 강유전체 캐패시터의 제조 방법.
  14. 제13항에 있어서, 상기 제1 원소의 조성비는 상기 조성식에 있어서의 y의 값이 기판에 근접한 측에서 0.9 내지 1.1의 범위 내의 값이고, 기판의 대향측에서는 0.7 내지 0.9의 범위 내의 값인 것을 특징으로 하는 강유전체 캐패시터의 제조 방법.
  15. 제9항에 있어서, 상기 제1 원소는 스트론튬(Sr)인 것을 특징으로 하는 강유전체 캐패시터의 제조 방법.
  16. 상기 제9항에 있어서, 상기 강유전체막의 85% 이상이 상기 층형 결정 구조 산화물의 결정상으로 이루어지는 것을 특징으로 하는 강유전체 캐패시터의 제조 방법.
  17. 한쌍의 전극이 접속되어 있는 강유전체막을 구비하고 있는 강유전체 캐패시터를 포함하는 메모리셀에 있어서,
    상기 강유전체 막은 비스무스(Bi)와, 제1 원소로서의 스트론튬(Sr), 칼슘(Ca) 및 바륨(Ba)으로 이루어지는 그룹중 적어도 1종류와, 제2 원소로서의 탄탈(Ta) 및 니오브(Nb)로 이루어지는 그룹중 적어도 1종류와, 산소(O)로 이루어지는 층형 결정 구조 산화물을 포함하고, 상기 층형 결정 구조 산화물의 조성식은 Bix(Sr, Ca, Ba)y(Ta, Nb)2O9±d(여기서, 1.70 ≤ x ≤ 2.50, 0.60 ≤ y ≤ 1.20, 및 0 ≤ d ≤ 1.00)로 표현되고, 상기 강유전체막에 있어서의 상기 제1 원소의 조성비에 변화가 있는 것을 특징으로 하는 메모리셀.
  18. 제17항에 있어서, 상기 제1 원소의 조성비는 1방향으로 변화되되, 그 조성비가 한쪽에서 다른쪽으로 갈수록 증가 또는 감소하는 것을 특징으로 하는 메모리셀.
  19. 제18항에 있어서, 상기 강유전체막은 기판 상에 형성되고, 상기 제1 원소의 조성비는 기판에 근접한 측으로부터 기판의 대향측으로 갈수록 증가하는 것을 특징으로 하는 메모리셀.
  20. 제19항에 있어서, 상기 제1 원소의 조성비는 상기 조성식에 있어서의 y의 값이 기판에 근접한 측에서 0.7 내지 0.9의 범위 내의 값이고, 기판의 대향측에서는 0.9 내지 1.1의 범위 내의 값인 것을 특징으로 하는 메모리셀.
  21. 제18항에 있어서, 상기 강유전체막은 기판 상에 형성되고, 상기 제1 원소의 조성비는 기판에 근접한 측으로부터 기판의 대향측으로 갈수록 감소하는 것을 특징으로 하는 메모리셀.
  22. 제21항에 있어서, 상기 제1 원소의 조성비는 상기 조성식에 있어서의 y의 값이 기판에 근접한 측에서 0.9 내지 1.1의 범위 내의 값이고, 기판의 대향 측에서는 0.7 내지 0.9의 범위 내의 값인 것을 특징으로 하는 메모리셀.
  23. 제17항에 있어서, 상기 제1 원소는 스트론튬(Sr)인 것을 특징으로 하는 메모리셀.
  24. 제17항에 있어서, 상기 강유전체막의 85% 이상이 상기 층형 결정 구조 산화물의 결정상으로 이루어지는 것을 특징으로 하는 메모리셀.
KR1019980027596A 1997-07-09 1998-07-09 강유전체 캐패시터와 그 제조 방법 및 그 캐패시터를이용한 메모리셀 KR19990013720A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP97-184147 1997-07-09
JP09184147A JP3103916B2 (ja) 1997-07-09 1997-07-09 強誘電体キャパシタおよびその製造方法並びにそれを用いたメモリセル

Publications (1)

Publication Number Publication Date
KR19990013720A true KR19990013720A (ko) 1999-02-25

Family

ID=16148198

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980027596A KR19990013720A (ko) 1997-07-09 1998-07-09 강유전체 캐패시터와 그 제조 방법 및 그 캐패시터를이용한 메모리셀

Country Status (3)

Country Link
US (1) US6153898A (ko)
JP (1) JP3103916B2 (ko)
KR (1) KR19990013720A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010045968A (ko) * 1999-11-09 2001-06-05 박종섭 반도체 소자의 캐패시터 제조방법
KR100371451B1 (ko) * 2000-01-27 2003-02-07 김시환 식용 초

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6696718B1 (en) 1999-04-06 2004-02-24 Micron Technology, Inc. Capacitor having an electrode formed from a transition metal or a conductive metal-oxide, and method of forming same
US6943392B2 (en) * 1999-08-30 2005-09-13 Micron Technology, Inc. Capacitors having a capacitor dielectric layer comprising a metal oxide having multiple different metals bonded with oxygen
US6444478B1 (en) 1999-08-31 2002-09-03 Micron Technology, Inc. Dielectric films and methods of forming same
KR100363084B1 (ko) * 1999-10-19 2002-11-30 삼성전자 주식회사 박막 구조를 위한 다중막을 포함하는 커패시터 및 그 제조 방법
US6335049B1 (en) 2000-01-03 2002-01-01 Micron Technology, Inc. Chemical vapor deposition methods of forming a high K dielectric layer and methods of forming a capacitor
US6562678B1 (en) * 2000-03-07 2003-05-13 Symetrix Corporation Chemical vapor deposition process for fabricating layered superlattice materials
JP2002170938A (ja) 2000-04-28 2002-06-14 Sharp Corp 半導体装置およびその製造方法
US6558517B2 (en) * 2000-05-26 2003-05-06 Micron Technology, Inc. Physical vapor deposition methods
SE517440C2 (sv) * 2000-06-20 2002-06-04 Ericsson Telefon Ab L M Elektriskt avstämbar anordning och ett förfarande relaterande därtill
JP3833887B2 (ja) * 2000-10-30 2006-10-18 株式会社東芝 強誘電体メモリ及びその製造方法
US6429497B1 (en) * 2000-11-18 2002-08-06 Hewlett-Packard Company Method for improving breakdown voltage in magnetic tunnel junctions
US6566147B2 (en) 2001-02-02 2003-05-20 Micron Technology, Inc. Method for controlling deposition of dielectric films
US6838122B2 (en) * 2001-07-13 2005-01-04 Micron Technology, Inc. Chemical vapor deposition methods of forming barium strontium titanate comprising dielectric layers
US20030017266A1 (en) * 2001-07-13 2003-01-23 Cem Basceri Chemical vapor deposition methods of forming barium strontium titanate comprising dielectric layers, including such layers having a varied concentration of barium and strontium within the layer
US7011978B2 (en) 2001-08-17 2006-03-14 Micron Technology, Inc. Methods of forming capacitor constructions comprising perovskite-type dielectric materials with different amount of crystallinity regions
US7031138B2 (en) * 2002-12-09 2006-04-18 Infineon Technologies Ag Ferroelectric capacitor and process for its manufacture
KR20040070564A (ko) * 2003-02-04 2004-08-11 삼성전자주식회사 강유전체 커패시터 및 그 제조방법
KR20050010650A (ko) * 2003-07-22 2005-01-28 주식회사 하이닉스반도체 강유전체 캐패시터의 제조 방법
KR100541551B1 (ko) * 2003-09-19 2006-01-10 삼성전자주식회사 적어도 3층의 고유전막들을 갖는 아날로그 커패시터 및그것을 제조하는 방법
JP2005249645A (ja) * 2004-03-05 2005-09-15 Matsushita Electric Ind Co Ltd 角速度センサおよびその製造方法
JP2009117768A (ja) * 2007-11-09 2009-05-28 Toshiba Corp 半導体記憶装置およびその製造方法
JP2009152235A (ja) * 2007-12-18 2009-07-09 Panasonic Corp 強誘電体積層構造及びその製造方法、電界効果トランジスタ及びその製造方法、並びに強誘電体キャパシタ及びその製造方法
JP5499811B2 (ja) 2010-03-19 2014-05-21 富士通株式会社 キャパシタ及び半導体装置
KR102125746B1 (ko) * 2013-07-25 2020-06-23 고쿠리츠켄큐카이하츠호진 상교기쥬츠 소고켄큐쇼 강유전체 디바이스 및 그 제조방법
US9876018B2 (en) 2015-12-03 2018-01-23 Micron Technology, Inc. Ferroelectric capacitor, ferroelectric field effect transistor, and method used in forming an electronic component comprising conductive material and ferroelectric material
JP6751866B2 (ja) 2016-04-22 2020-09-09 国立研究開発法人産業技術総合研究所 半導体強誘電体記憶素子の製造方法及び半導体強誘電体記憶トランジスタ
US11758737B2 (en) * 2020-05-28 2023-09-12 Taiwan Semiconductor Manufacturing Company, Ltd. Ferroelectric memory device and method of forming the same
US11665909B2 (en) 2020-07-23 2023-05-30 Taiwan Semiconductor Manufacturing Co., Ltd. FeRAM with laminated ferroelectric film and method forming same
US20230065132A1 (en) * 2021-08-30 2023-03-02 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of fabricating the same
KR20230045291A (ko) * 2021-09-28 2023-04-04 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5833745A (en) * 1995-11-15 1998-11-10 Mitsubishi Materials Corporation Bi-based ferroelectric composition and thin film, method for forming the thin film, and non-volatile memory
US5736759A (en) * 1996-07-24 1998-04-07 Nec Research Institute, Inc. Reduced fatigue ferroelectric element
JP3587004B2 (ja) * 1996-11-05 2004-11-10 ソニー株式会社 半導体メモリセルのキャパシタ構造及びその作製方法
JPH10242426A (ja) * 1996-12-26 1998-09-11 Sony Corp 半導体メモリセルのキャパシタ構造及びその作製方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010045968A (ko) * 1999-11-09 2001-06-05 박종섭 반도체 소자의 캐패시터 제조방법
KR100371451B1 (ko) * 2000-01-27 2003-02-07 김시환 식용 초

Also Published As

Publication number Publication date
JP3103916B2 (ja) 2000-10-30
JPH1126706A (ja) 1999-01-29
US6153898A (en) 2000-11-28

Similar Documents

Publication Publication Date Title
US6153898A (en) Ferroelectric capacitor, method of manufacturing same and memory cell using same
US8497181B1 (en) Semiconductor device and method of manufacturing the same
JP3258899B2 (ja) 強誘電体薄膜素子、それを用いた半導体装置、及び強誘電体薄膜素子の製造方法
KR100737636B1 (ko) 금속 박막 및 그 형성 방법, 유전체 캐패시터 및 그 제조방법과 반도체 장치
JP2001007299A (ja) 多層状電極の鉛ゲルマネート強誘電体構造およびその堆積方法
KR100382719B1 (ko) 강유전체 커패시터를 포함하는 반도체 장치 및 그 제조방법
JPH10209392A (ja) 半導体メモリセル用キャパシタの電極及び半導体メモリセル用キャパシタ、並びに、それらの作製方法
US6297085B1 (en) Method for manufacturing ferroelectric capacitor and method for manufacturing ferroelectric memory
WO2004053949A1 (en) Ferroelectric capacitor and process for its manufacture
US6495412B1 (en) Semiconductor device having a ferroelectric capacitor and a fabrication process thereof
JP2001237402A (ja) 構造化された金属酸化物含有層および半導体構造素子の製造方法
JP3641142B2 (ja) 強誘電体メモリ
US20040206995A1 (en) Semiconductor device and method of manufacturing the same
JPH104181A (ja) 強誘電体素子及び半導体装置
US6455328B2 (en) Method of manufacture of a capacitor with a dielectric on the basis of strontium-bismuth-tantalum
JP3419974B2 (ja) 強誘電体キャパシタの製造方法
JP3294214B2 (ja) 薄膜キャパシタ
JP2005216951A (ja) 層状反強誘電体、キャパシタとメモリ及びそれらの製造方法
US20070158715A1 (en) Ferroelectric capacitor and method for fabricating the same
KR100517907B1 (ko) 반도체 소자의 강유전체 캐패시터 제조방법
JP3720270B2 (ja) 酸化物結晶質膜の製造方法
KR100772559B1 (ko) 강유전체 메모리 소자의 캐패시터의 제조방법
JP2001332549A (ja) 結晶性酸化物膜の形成方法および半導体装置
JP2002124647A (ja) 半導体装置
JPH10150158A (ja) 半導体メモリセルのキャパシタ構造の作製方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application