JP2001332549A

JP2001332549A - 結晶性酸化物膜の形成方法および半導体装置

Info

Publication number: JP2001332549A
Application number: JP2000151605A
Authority: JP
Inventors: Ryuta Iijima; 竜太飯島; Yutaka Nagasawa; 豊長澤
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 2000-05-23
Filing date: 2000-05-23
Publication date: 2001-11-30

Abstract

(57)【要約】【課題】高集積デバイスに適用可能な強誘電体特性、
リーク電流特性、膜疲労特性などを有する強誘電体薄膜
に好適に使用できる結晶性酸化物膜の形成方法および半
導体装置を提供することを課題としている【解決手段】基板上に酸化物膜形成用の前駆体原料溶
液を塗布する工程と、該前駆体原料溶液中の溶媒を除去
しうるに十分な温度に加熱して、溶媒を除去する第一の
熱処理工程と、前記前駆体を分解しうるに十分な温度に
加熱して、非晶質膜にする第二の熱処理工程と、形成さ
れた非晶質膜を結晶質膜に変換しうるに十分な温度に予
め加熱した物体と接触させて、結晶質膜にする第三の熱
処理工程とを含むことを特徴とする結晶性酸化物膜の形
成方法により上記課題を解決する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、例えば高温超伝導
体や強誘電体などであるペロブスカイト構造もしくは層
状ペロブスカイト構造を有する結晶質膜の形成方法およ
びそれを用いた半導体装置に関するものである。

【０００２】

【従来の技術】強誘電体薄膜は、自発分極、高誘電率、
電気光学効果、圧電効果、および焦電効果などの多くの
機能をもつことから、広範なデバイス開発に応用されて
いる。例えば、その焦電性を利用して赤外線リニアアレ
イセンサに、また、その圧電性を利用して超音波センサ
に、その電気光学効果を利用して導波路型光変調器に、
その高誘電性を利用してＤＲＡＭやＭＭＩＣ用キャパシ
タにと、様々な方面で用いられている。

【０００３】それらの広範な応用デバイス開発の中で
も、近年の薄膜形成技術の進展に伴って、半導体メモリ
技術との組み合わせにより、高密度でかつ高速に動作す
る強誘電体不揮発性メモリ（ＦＲＡＭ）の開発が盛んで
ある。強誘電体薄膜を用いた不揮発性メモリは、その高
速書き込み／読み出し、低電圧動作、および書き込み／
読み出し耐性の高さなどの特性から、従来の不揮発性メ
モリの置き換えだけでなく、ＳＲＡＭやＤＲＡＭに対す
る置き換えも可能なメモリとして、実用化に向けての研
究開発が盛んに行われている。

【０００４】このようなデバイス開発には、残留分極
（Ｐ_r）が大きくかつ抗電場（Ｅ_c）が小さく、低リーク
電流であり、分極反転の繰り返し耐性の大きな材料が必
要である。また、薄膜作製にあたっては、スループット
向上のために、成膜時間が短いことが好ましい。

【０００５】従来、これらの用途に用いられる強誘電体
材料としては、ＰＺＴ（チタン酸ジルコン酸鉛、Ｐｂ
（Ｔｉ_x，Ｚｒ_1-x）Ｏ₃）に代表されるペロブスカイト
構造の酸化物材料が主流であった。ところが、ＰＺＴの
ように鉛をその構成元素として含む材料は、鉛やその酸
化物の蒸気圧が高いため、成膜時に鉛が蒸発してしまい
膜中に欠陥を発生させたり、ひどい場合にはピンホール
を形成してしまった。この結果、リーク電流が増大した
り、更に分極反転を繰り返すと、自発分極の大きさが減
少する疲労現象が起こるなどの欠点があった。特に、疲
労現象に関しては、強誘電体不揮発性メモリによるＦＲ
ＡＭに対する置き換えを考えると、１０¹⁵回の分極反転
後も特性の変化がないことを保証しなければならないた
め、疲労のない強誘電体薄膜の開発が望まれていた。

【０００６】一方、近年、ＦＲＡＭ用強誘電体材料とし
て、ビスマス層状構造化合物材料の研究開発が行われて
いる。ビスマス層状構造化合物材料は、１９５９年に、
Smolenskiiらによって発見され、（G.A.Smolenskii,V.
A.Isupov and A.I.Agranovskaya, Soviet Phys. Solid
State,1,149(1959)）、その後、Subbaraoにより詳細な
検討がなされた（E.C.Subbarao,J.Phys.Chem.Solids,2
3,665(1962)）。最近、CarlosA.Paz de Araujoらは、こ
のビスマス層状構造化合物薄膜が強誘電体および高誘電
体集積回路への応用に適していることを発見し、特に１
０¹²回以上の分極反転後も特性に変化が見られないとい
う優れた疲労特性を報告している（国際出願番号ＰＣＴ
／ＵＳ９２／１０５４２（国際公開番号ＷＯ９３／１０
５４２、特表平７−５０２１４９号公報）。

【０００７】このビスマス層状構造化合物は、化学式Ｂ
ｉ₂Ａ_m-1Ｂ_mＯ_3m+3（ＡはＮａ，Ｋ，Ｐｂ，Ｃａ，Ｓ
ｒ，Ｂａ，Ｂｉから選択され、ＢはＦｅ，Ｔｉ，Ｎｂ，
Ｔａ，Ｗ，Ｍｏから選択されるものであり、ｍは自然数
である）で示される。そして、ビスマス層状構造化合物
の結晶構造は、（Ｂｉ₂Ｏ₂）2+層と（Ａ_m-1Ｂ_mＯ_3m+1）
2-層とが交互に積み重なったような構造である。すなわ
ち、その結晶構造の基本は、（ｍ−１）個のＡＢＯ₃か
ら成るペロブスカイト格子が連なった層状ペロブスカイ
ト層の上下を（Ｂｉ₂Ｏ₂）2+層が挟み込んだ構造を成す
ものである。なお、ここで、ＡおよびＢとして、選択さ
れるものは単一とは限らない。このようなビスマス層状
構造化合物材料としては、代表的なものとしてＳｒＢｉ
₂Ｔａ₂Ｏ₉がある。

【０００８】また、強誘電体薄膜の製造方法には、真空
蒸着法、スパッタリング法、レーザーアブレーション法
などの物理的方法や、有機金属化合物を出発原料とし、
これらを熱分解酸化して酸化物強誘電体を得るゾルゲル
法またはＭＯＤ（Metal Organic Decomposition）法、
ＭＯＣＶＤ（Metal Organic Chemical Vapor Depositio
n）法などの化学的方法が用いられている。

【０００９】上記成膜法の中で、ＭＯＣＶＤ法は、段差
被覆性に優れ、また低温成膜の可能性もあるので、特に
ＦＲＡＭの高集積化を図る場合には有望であり、最近研
究開発が盛んになってきている。一方、ゾルゲル法また
はＭＯＤ法は、原子レベルの均質な混合が可能な原材料
溶液を用いることが可能なので、組成制御が容易で再現
性に優れること、特別な真空装置が必要なく常圧で大面
積の成膜が可能であること、工業的に低コストであるな
どの利点から広く利用されている。

【００１０】特に、上記ビスマス層状構造化合物薄膜の
成膜方法として、ＭＯＤ法が用いられており、従来のＭ
ＯＤ法の成膜プロセスでは、下記のような工程で強誘電
体薄膜または誘電体薄膜が製造される（国際出願番号Ｐ
ＣＴ／ＵＳ９６／０３５２２（国際公開番号ＷＯ９６／
２９７２７、特表平１１−５０２６７３号公報））。（１）前駆体溶液をスピンコート法などで基板上に塗布
成膜する工程。（２）溶媒や（１）の工程において反応生成したアルコ
ールや残留水分を膜中より離脱させるために、ホットプ
レート上で１５０℃で５分間、１７０℃で５分間、大気
中で加熱・乾燥する第一の熱処理工程。（３）膜中の前駆体を熱分解除去し、結晶化するために
ＲＴＡ（Rapid ThermalAnnealing）法を用いて酸素雰囲
気中で７００℃で３０秒間（昇温速度１２５℃／秒）、
加熱処理する第二の熱処理工程。（４）膜の結晶性を向上させるために、拡散炉を用い
て、酸素気流中で７００℃で５時間、加熱処理する第三
の熱処理工程。（５）上部電極を形成した後、拡散炉を用いて、酸素気
流中で７００℃で３０分間、加熱処理する第四の熱処理
工程。

【００１１】なお、所望の膜厚を得るためには、（１）
から（３）の工程を繰り返し、最後に（４）、（５）の
工程を行う。ただし、（２）の第一の熱処理工程を省略
する場合もある。以上のようにして、強誘電体薄膜を作
製することができる。

【００１２】（３）の第二の熱処理工程は結晶核として
ビスマス層状構造の粒子を形成するためであると記載し
てある。このとき、ＲＴＡ法において１２５℃／秒もの
高昇温速度にするのは６００℃付近で形成される常誘電
体相であるフルオライト相の形成を抑制するためである
と推測される。フルオライト相が形成されると、その後
の高温熱処理においても、フルオライト相が同じ常誘電
体相であるパイロクロア相に変化したり、フルオライト
相そのものが残存することで、膜の強誘電体特性に悪影
響を及ぼす。

【００１３】

【発明が解決しようとする課題】しかしながら、上記
（３）の昇温速度１２５℃／秒のＲＴＡ法においても、
フルオライト形成温度領域を有限時間経るわけであり、
フルオライトの発生は防げない。このフルオライト相や
パイロクロア相をビスマス層状構造に変化させるには
（４）第二の熱処理工程にあるように、焼成温度が７０
０℃程度の高温で、且つ５時間もの長い焼成時間が必要
となる。また、この熱処理によってもビスマス層状構造
単相にするのは難しい。さらに、このような高温の長時
間の焼成工程が必要であると、例えば、スタック構造の
集積回路上に形成する場合には、ヴィアホール材料（コ
ンタクトプラグ）と電極間との相互拡散、酸化によるコ
ンタクト不良や特性劣化などのダメージを受けるという
問題があり、特に強誘電体薄膜素子を高集積化する場合
の障害となっていた。

【００１４】本発明は、上記課題を解決するためになさ
れたものであって、低温で短時間の熱処理工程により、
高集積デバイスに適用可能な強誘電体特性、リーク電流
特性、膜疲労特性などを有する強誘電体薄膜に好適に使
用できる結晶性酸化物膜を提供することを目的としてい
る。

【００１５】

【課題を解決するための手段】上記課題を解決するため
にこの発明は、基板上に酸化物膜形成用の前駆体原料溶
液を塗布する工程と、該前駆体原料溶液中の溶媒を除去
しうるに十分な温度に加熱して、溶媒を除去する第一の
熱処理工程と、

【００１６】前記前駆体を分解しうるに十分な温度に加
熱して、非晶質膜にする第二の熱処理工程と、形成され
た非晶質膜を結晶質膜に変換しうるに十分な温度に予め
加熱した物体と接触させて、結晶質膜にする第三の熱処
理工程とを含むことを特徴とする結晶性酸化物膜の形成
方法である。この方法により、非晶質膜は瞬時に結晶化
するので、膜特性に不必要な異相の発生を抑制すること
が可能となる。また、溶媒の乾燥工程と前駆体の分解工
程を分けて行っているので、良好な表面モフォロジーの
膜が形成される。

【００１７】また、この発明は、第二の熱処理工程と第
三の熱処理工程が、実質的に連続で行われることを特徴
とする膜の形成方法である。この方法により、第三の熱
処理工程による結晶化において、高温熱処理を必要とす
る場合であっても、基板および膜自身に急激な熱応力が
かかりづらく、基板の反りおよびクラックが入りづら
い。

【００１８】また、この発明は、結晶性酸化物膜が、ビ
スマス層状構造またはペロブスカイト構造を有する強誘
電体材料からなる膜であることを特徴とする膜の形成方
法である。この方法により、相の形成に温度依存性が強
く、良好な強誘電特性を得るためには高温熱処理を必要
とするビスマス層状構造またはペロブスカイト構造を有
する膜でも、低温熱処理で同などの特性を得ることがで
きる。

【００１９】また、この発明は、第一の熱処理工程の温
度が約１００〜約３００℃であり、第二の熱処理工程の
温度が約３００〜約６００℃であり、第三の熱処理工程
の温度が約６００〜約９００℃であることを特徴とする
膜の形成方法である。この方法により、良好な表面モフ
ォロジーで、且つクラック、基板の反りの無い優れた結
晶性を持つ膜が形成される。

【００２０】また、この発明は、第二の熱処理工程およ
び第三の熱処理工程が、酸素ガスを含む雰囲気中で行わ
れることを特徴とする膜の形成方法である。この方法に
より、大気中で処理するよりも膜の十分な酸化が促進さ
れ結晶性が向上する。

【００２１】また、この発明は、第二の熱処理工程が、
酸素ガスを含む雰囲気中で行われ、第三の熱処理工程
が、不活性ガスを含む雰囲気中で行われることを特徴と
する膜の形成方法である。この方法により、比較的高温
の熱処理での下地電極などの酸素によるダメージを防止
することができ、スタック構造などの高密度メモリを作
製するのに非常に有利となる。

【００２２】また、この発明は、上記方法により形成さ
れた結晶性酸化物膜を強誘電体薄膜として含む強誘電体
薄膜素子から構成される半導体装置であって、基板上に
形成された集積回路素子の一部として前記強誘電体薄膜
素子が形成されたことを特徴とする半導体装置である。
この半導体装置は上記のような強誘電体薄膜の形成方法
を採用しているので、様々な集積回路などの半導体装置
に応用することができ、より高機能、高動作性、高信頼
性を有する半導体装置を実現することが可能となる。

【００２３】

【発明の実施の形態】以下本発明の実施形態について、
図面を参照しながら説明する。ここでは本発明を酸化物
強誘電体膜に応用した例を説明する。なお、本発明は、
ＭＯＤ法により膜を形成しうる材料である限り、当該分
野で公知の材料をいずれも使用することができる。

【００２４】製膜される基板は、通常、半導体装置や集
積回路などの基板として使用できるものであれば特に限
定されるものではない。例えば、シリコンなどの半導体
基板、ＧａＡｓなどの化合物半導体基板、ＭｇＯなどの
酸化物結晶基板、硝子基板など、形成しようとする素子
の種類、用途などにより選択することができるが、中で
もシリコン基板が好ましい。

【００２５】この基板上には、下部電極層が備えられて
いる。この下部電極層は、本発明において形成される強
誘電体薄膜素子の一部、つまりキャパシタの容量材料と
して使用する場合に利用される電極層を意味する。そし
て、この下部電極層は、基板上に形成されるものであ
り、基板上に直接形成されても良いし、絶縁層、下層配
線、所望の素子、層間絶縁層など、またはこれらの複数
を備えた基板上に形成されても良い。電極材料として
は、通常電極として用いられるものであれば特に限定さ
れるものではなく、例えば、Ｉｒ、Ｐｔなどを用いるこ
とができ、その膜厚も特に限定されるものではない。た
だし、後工程の強誘電体薄膜を形成する場合に、その成
膜プロセスに耐えることができる材料であることが好ま
しい。これらの電極材料は、例えばスパッタリング、蒸
着などにより形成することができる。ここでは、シリコ
ン基板上に熱酸化膜、酸化チタン、Ｐｔが順に積層され
た上に本発明により酸化物強誘電体膜を形成した例を説
明する。

【００２６】図１は本発明により、形成された強誘電体
膜を素子化した断面図である。図１に示すように、この
強誘電体薄膜素子は、シリコン単結晶（１００）面基板
（Ｓｉ基板）１の表面に膜厚約２００ｎｍのシリコン熱
酸化膜２が形成され、その上に、膜厚約２０ｎｍ程度の
酸化チタン膜３（接着層）および膜厚約２００ｎｍ程度
のＰｔ膜４（下部電極層）がスパッタ法により形成さ
れ、後述のようにして強誘電体薄膜５および上部電極層
６が形成されて得られるものである。酸化物強誘電体膜
材料にはＢｉ層状ペロブスカイト構造を有するＳｒＢｉ
₂Ｔａ₂Ｏ₉を用いた

【００２７】上記強誘電体薄膜の形成には、強誘電体材
料の前駆体原料溶液を用いた成膜工程を含むＭＯＤ法を
用いた。ＭＯＤ法の前駆体原料溶液の合成では出発原料
として、タンタルエトキシド（Ｔａ（ＯＣ₂Ｈ₅）₅）、
ビスマス２エチルヘキサネート（Ｂｉ（Ｃ₇Ｈ₁₅ＣＯ
Ｏ） ₂）、およびストロンチウム２エチルヘキサネート
（Ｓｒ（Ｃ₇Ｈ₁₅ＣＯＯ）₂）を使用した。

【００２８】まず、ＳｒＢｉ₂Ｔａ₂Ｏ₉強誘電体薄膜５
の形成に用いる前駆体原料溶液の合成について、説明す
る。タンタルエトキシドを秤量し、２−エチルヘキサネ
ート中に溶解させ、反応を促進させるため、約１００℃
から最高温度約１２０℃まで加熱しながら撹拌し、約３
０分間反応させた。その後、約１２０℃で反応によって
生成したエタノールと水分を除去した。その溶液に約２
０ｍｌ〜約３０ｍｌのキシレンに溶解させたストロンチ
ウム２−エチルヘキサネートを加え、約１２５℃から最
高温度約１４０℃で約３０分間加熱撹拌した。その後、
この溶液に約１０ｍｌのキシレンに溶解させたビスマス
２−エチルヘキサネートを加え、約１３０℃から最高温
度約１５０℃で約１０時間加熱撹拌した。

【００２９】次に、この溶液から低分子量のアルコール
と水と溶媒として使用したキシレンとを除去するため
に、約１３０℃〜約１５０℃の温度で約５時間蒸留し
た。この溶液からダストを除去するために、０．４５μ
ｍ径のフィルタで濾過した。その後、溶液のＳｒＢｉ₂
Ｔａ₂Ｏ₉の濃度を約０．１ｍｏｌ／ｌに調整し、これを
前駆体溶液とする。なお、これらの原料は上記のものに
限定されるものではなく、溶媒は上記出発原料が十分溶
解するものであればよい。この原料溶液を前駆体溶液と
したときの本発明の膜形成方法を図２を参照しながら説
明する。

【００３０】まず、上記原料溶液をスピンコート法によ
り塗布した後、大気中、大気圧の下、原料溶液中の溶媒
を除去しうるに十分な温度である約３００℃設定された
ホットプレート上に約５分間、設置して溶媒を除去した
（乾燥させた）（第一の熱処理工程）。

【００３１】次に溶媒除去後の膜を酸素中、大気圧の
下、前駆体を分解しうるに十分な温度である約４５０℃
に設定されたホットプレート上に約５分間設置して、膜
中の前駆体を分解した（第二の熱処理工程）。次に前駆
体が分解された非晶質膜を酸素中、大気圧の下、非晶質
膜を結晶質膜に変換しうるに十分な温度である約６５０
℃にあらかじめ設定された物体（ホットプレート）上に
移して、約１０分間の焼成により、結晶化を行った（第
三の熱処理工程）。

【００３２】この工程の中で、第一の熱処理工程、第二
の熱処理工程のどちらか、もしくは第一の熱処理工程お
よび第二の熱処理工程の両方を除いても結晶化は可能で
あったが、第一の熱処理工程を除いた場合、膜中にボイ
ドが生じた。第二の熱処理工程を除いた場合、基板に反
りが生じ、クラックが発生した。第一、第二の熱処理工
程の両方を除いた場合、基板に反りが生じ、クラック、
膜中にボイドが発生した。またこれらどの膜でも十分な
強誘電特性を得ることができなかった。

【００３３】以上の結果から、良好な結晶質膜を得るた
めには少なくとも上記の３つの熱処理工程を全て含む必
要があることが分かった。またことのき、前駆体の分解
・非晶質膜を形成するホットプレートの温度は非晶質膜
の結晶化温度以下で、可能な限り高温であることが望ま
しい。具体的には、第二の熱処理工程の温度は、約３０
０〜約６００℃の範囲内であることが望ましい。また、
第二の熱処理工程と第三の熱処理工程は実質的に連続で
行うことが好ましい。ここで実質的に連続とは、上記例
の場合、約４５０℃のホットプレートから約６５０℃の
ホットプレートへの非晶質膜の移動時間が約５秒以内で
あることを意味する。これにより、急激な温度変化によ
る基板の反り、およびクラックの発生を防ぐことができ
る。なお、第一の熱処理工程の温度は、約１００〜約３
００℃の範囲内であることが望ましい。また、第三の熱
処理工程の温度は、約６００〜約９００℃の範囲内であ
ることが望ましい。

【００３４】これらの工程を三回繰り返し、厚さ約１０
０ｎｍの強誘電体膜を得た。その後、ＳｒＢｉ₂Ｔａ₂Ｏ
₉上にスパッタリング法により、上部電極としてＰｔを
形成した。形成後、酸素雰囲気中、約６５０℃のホット
プレート上に設置して約３０分間の熱処理を行った。こ
の熱処理工程は強誘電体と電極との界面を安定化させる
ために行っている。

【００３５】次に、上記のような方法で形成された強誘
電体素子を図１に示す。この強誘電体薄膜素子の強誘電
特性を測定した結果について説明する。強誘電特性はソ
ーヤタワー法により測定したものであり、図３に示すソ
ーヤタワー回路を用いて、図１に示すタイプの強誘電体
キャパシタに対して、印加電圧３Ｖで行ったものであ
る。本実施例では、図３に示すソーヤタワーブリッジを
用いて、オシロスコープによりヒステリシス曲線を表示
させた。図３を更に詳細に説明すると、強誘電体キャパ
シタと直列に接続された基準コンデンサのキャパシタＣ
_Rは基準となるキャパシタであり、オシロスコープの横
軸端子には、強誘電体薄膜素子である強誘電体キャパシ
タに印加された電圧Ｖを分割した電圧Ｖ_Xが入力され
る。ここで、強誘電体薄膜の分極表面電荷密度をＰ、真
電荷面密度をＤとすると、（Ｐ＋ε₀Ｅ）×Ａ、即ちＤ
×Ａ（Ａは電極面積）と基準コンデンサに貯えられた電
荷Ｃ_RＶ_Xとは共にＱに等しいので、縦軸端子にはＤに比
例した電圧Ｖ_Y（Ｄ_A／Ｃ_R）が入力される。

【００３６】強誘電体においては、ＰがεＥに比べて十
分に大きいので、Ｄ＝Ｐとみなせる。このＶ_Y−Ｖ_X曲線
を既知の量である膜厚、分圧比（電極面積（Ａ）、基準
コンデンサの静電容量（Ｃ_R）を用いて目盛り直せば、
Ｐ−Ｅ（残留自発分極−電界）ヒステリシス曲線、また
はＤ−Ｅ（蓄積電荷量−電界）ヒステリシス曲線が得ら
れ、これから、残留自発分極（Ｐ_r）、抗電界（Ｅ_c）、
蓄積電荷量（ΔＱ）のそれぞれの値を読み取ることがで
きる。このソーヤタワー法を用いて、本発明による強誘
電体膜の特性を評価したところ、３Ｖの残留分極Ｐｒが
約８μＣ／ｃｍ²以上であった。

【００３７】次に、本実施例の強誘電体薄膜素子のリー
ク電流特性について説明する。強誘電体薄膜素子から構
成される強誘電体メモリには、電源ＯＦＦのときに特有
の不揮発性がある。これを、通常動作時にＤＲＡＭ動作
をするＮＶＤＲＡＭなどに応用した場合、リーク電流が
多いと、リフレッシュ時間が短くなってしまうなどの問
題がある。そこで、蓄積電荷量または残留分極を良好な
値に保持したまま、リーク電流を何桁も小さくできれ
ば、ＤＲＡＭ動作時のリフレッシュ時間を長くとること
ができ、素子特性を大幅に改善できる。また、リーク電
流が多くなると、強誘電体薄膜にかかる電界が小さくな
ってしまい、分極反転が十分に起こらないなどの問題も
生じる。強誘電体薄膜素子サンプルにおいて、リーク電
流密度（Ｉ_L）を測定した結果を図４に示す。３Ｖ印加
時で１０^-7Ａ／ｃｍ²台のリーク電流密度Ｉ_Lを得た。

【００３８】これら電気特性の測定結果を評価するため
に、乾燥以降の焼成をＲＴＡ（Rapid Thermal Annealin
g）法でおこなった強誘電体膜を形成した。第二、三の
熱処理条件以外は本発明の条件と同じである。第二の熱
処理条件を昇温速度約１００℃／秒、約４５０℃約５
分、第三の熱処理条件を昇温速度約１００℃／秒、約６
５０℃約１０分とした。この方法により形成された強誘
電体膜の特性は、残留分極約３μＣ／ｃｍ²以下、リー
ク電流密度Ｉ_Lは３Ｖ印加時で１０^-7Ａ／ｃｍ²台のリー
ク電流密度Ｉ_Lであった。以上の結果は本発明により形
成された強誘電体膜の優位性を支持するものとなった。

【００３９】また、詳細は示さないが、本実施例の強誘
電体薄膜の断面ＳＥＭ写真を観察した結果、従来技術に
よるものと比較して、結晶粒径のそろった緻密な膜とな
っていた。これは、本実施例では、第三の熱処理工程に
おいて、約４５０℃の非晶質状態から、瞬間的に高温加
熱して結晶化を行ったので、常誘電体相であるフルオラ
イト相の残存やパイロクロア相の発生を抑制することが
可能となったためである。このため、強誘電特性も従来
技術によるものと比較して、良好な値を得ることができ
たものと考えられる。

【００４０】以上のように、本実施例によれば、従来技
術に比較して、非常に短時間で、特性の良好な強誘電体
薄膜素子を作製することができた。これにより、下部電
極やトランジスタなどに悪影響を及ぼすことなく、ま
た、膜構造が緻密なので微細加工に非常に有利なデバイ
スの製造が可能となる。したがって、本実施例の強誘電
体薄膜素子の製造方法を用いれば、集積回路中に強誘電
体薄膜素子を形成することが容易となり、デバイスの製
造上非常に有利となる。次に本発明により形成された強
誘電体薄膜を、図５に示すような半導体装置であるキャ
パシタ型不揮発メモリに応用したものについて説明す
る。

【００４１】まず、スイッチング用トランジスタを公知
のＭＯＳＦＥＴ形成工程により形成し、層間絶縁膜で覆
った後、ビット線が基板の不純物拡散領域８と接触する
部分のみ公知のフォトリソグラフィ法とドライエッチン
グ法を用いてコンタクトホール９を形成し、不純物を拡
散したポリシリコンを埋め込んだ後、公知のＣＭＰ（Ch
emical Mechanical Polishing）法により、層間絶縁膜
１０とポリシリコンプラグ１１を表面を平坦化した。次
に示すようにＴａＳｉＮバリアメタル層１２を公知のス
パッタ法により膜厚約２００ｎｍ堆積した後、Ｉｒ膜１
３を公知のスパッタ法によりそれぞれ約２００ｎｍ堆積
して、Ｉｒ／ＴａＳｉＮという多層下部電極とした。こ
の下部電極上に強誘電体膜として、上記の本発明の方法
によりＳｒＢｉ₂Ｔａ₂Ｏ₉膜１４を形成する。

【００４２】次に、膜厚約１００ｎｍの上部Ｉｒ電極１
５を形成した後、公知のフォトリソグラフィ法とドライ
エッチング法を用いて約１．７μｍ角の大きさに加工し
た。その後、リーク電流の抑制および酸素欠損の補充に
よる強誘電特性の安定化を目的とした。常圧酸素雰囲気
中における基板温度約６５０℃、約３０分間の熱処理を
行った。

【００４３】次に、ＳｒＢｉ₂Ｔａ₂Ｏ₉膜１４、Ｉｒ膜
１３およびＴａＳｉＮバリアメタル層１２を工程のフォ
トリソグラフィ法とドライエッチング法を用いて約２．
０μｍ角の大きさに加工した。ドライエッチングにはＥ
ＣＲエッチャーを用い、使用ガスはＳｒＢｉ₂Ｔａ₂Ｏ₉
膜（強誘電体層）１４に対してはＡｒとＣｌ₂とＣＦ₄と
の混合ガス、Ｉｒ膜１３に対してはＣ₂Ｆ₆とＣＨＦ₃と
Ｃｌ₂との混合ガス、ＴａＳｉＮバリアメタル層１２に
対してはＣｌ₂とした。

【００４４】次に、膜厚約３０ｎｍのＴｉＯ₂バリア絶
縁膜１６を公知のスパッタ法を用いて堆積し、続いて、
層間絶縁膜として膜厚約１５０ｎｍのシリコン酸化膜１
７を公知のＣＶＤ法にて堆積し、その後、ＳｒＢｉ₂Ｔ
ａ₂Ｏ₉膜上部に公知のフォトリソグラフィ法とドライエ
ッチング法を用いて、約１．２μｍ角のコンタクトホー
ルを形成した。

【００４５】膜厚約４００ｎｍのＡｌ電極を形成し、公
知のフォトリソグラフィ法とドライエッチング法とを用
いて加工してＡｌ配線（プレート線）１８とした後、常
圧窒素雰囲気中で、約４００℃で約３０分間の熱処理を
行い電極界面を安定化させた。その後、公知の平坦化技
術により、ＣＶＤ法を用いて層間絶縁膜１９を堆積し、
平坦化を行い、公知のフォトリソグラフィ法とドライエ
ッチング法とを用いてスイッチング用トランジスタのも
う一方の不純物拡散層へのビット配線用コンタクトホー
ル２０を形成し、公知のＡｌ配線技術を用いてＡｌ配線
（ビット線）２１を形成して、強誘電体記憶素子を完成
した。図５中、２２はスイッチング用トランジスタのゲ
ートを意味する。

【００４６】このようにして作製した不揮発性半導体記
憶素子の強誘電特性を測定したところ、印加電圧±３Ｖ
で、Ｐｒ＝約６．５μＣ／ｃｍ²、Ｅｃ＝約３２．８ｋ
Ｖ／ｃｍという値が得られており、強誘電体キャパシタ
として十分な動作が確認された。次に、強誘電体記憶素
子のリーク電流密度を測定した。印加電流＋３Ｖでのリ
ーク電流密度は、約２×１０^-7Ａ／ｃｍ²であり、ま
た、印加電圧１０Ｖでも絶縁破壊が起こっていないた
め、強誘電体キャパシタとして十分な特性が確認され
た。

【００４７】上記作製した強誘電体キャパシタの多層下
部電極は、Ｉｒ／ＴａＳｉＮとしたが、これに限らず、
Ｉｒ／ＩｒＯ₂／Ｉｒ／ＴａＳｉＮ、ＩｒＯ₂／Ｉｒ／Ｔ
ａＳｉＮ、またはＰｔ／ＲｕＯ₂／Ｒｕ／ＴａＳｉＮ、
Ｒｕ／ＲｕＯ₂／Ｒｕ／ＴａＳｉＮ、ＲｕＯ₂／Ｒｕ／Ｔ
ａＳｉＮ、Ｐｔ／ＩｒＯ₂／Ｉｒ／ＴｉＮ、Ｉｒ／Ｉｒ
Ｏ₂／Ｉｒ／ＴｉＮ、ＩｒＯ₂／Ｉｒ／ＴｉＮ、Ｐｔ／Ｒ
ｕＯ₂／Ｒｕ／ＴｉＮ、Ｒｕ／ＲｕＯ₂／Ｒｕ／ＴｉＮ，
ＲｕＯ₂／Ｒｕ／ＴｉＮ、さらに、Ｉｒ／ＴａＳｉＮ、
Ｉｒ／ＴｉＮ、Ｒｕ／ＴａＳｉＮ、Ｒｕ／ＴｉＮなど、
耐熱性に優れた多層電極であれば何でもよい。

【００４８】また、本実施の形態では、強誘電体膜の結
晶化のための熱処理における不活性雰囲気は窒素雰囲気
としたが、これをアルゴン雰囲気としても同様な結果が
得られた。また、上記強誘電体はＳｒＢｉ₂Ｔａ₂Ｏ₉を
用いているが、Ｔａの一部をＮｂに置換したＳｒＢｉ₂
（Ｔａ_1-xＮｂ_x）₂Ｏ₉（０＜ｘ≦１）でも同様の効果が
得られた。このような本実施例の不揮発メモリは、上記
の実施例に示した本発明の形成方法による強誘電体薄膜
を採用することにより、作製可能であるが、第三の熱処
理工程を窒素雰囲気中で行ったところ下地電極などの酸
素によるダメージが低減され、歩留りが向上した。

【００４９】

【発明の効果】以上、本発明の結晶性酸化物膜の形成方
法によれば、温度による結晶相の依存性が高い、ビスマ
ス層状構造やペロブスカイト構造の強誘電体膜でも、良
好な特性を示すものが作製可能であり、作製中の雰囲気
ガスを酸素や窒素に適当に選択することで高性能な半導
体装置に適用可能な強誘電体膜を得ることができる。

【図面の簡単な説明】

【図１】本発明による強誘電体薄膜素子の要部概略断面
図である。

【図２】本発明による結晶性酸化物膜の形成方法を説明
するための工程図である。

【図３】実施例において強誘電特性の測定に用いたソー
ヤタワーブリッジを示す図である。

【図４】実施例において強誘電体のリーク電流密度Ｉ_L
値の印加電圧依存性を示す図である。

【図５】実施例の半導体装置（キャパシタ型の不揮発性
メモリ）の概略構造を示す要部概略断面図である。

【符号の説明】

１Ｓｉ基板２シリコン熱酸化膜３酸化チタン膜４下部電極層５強誘電体薄膜６上部電極層８不純物拡散領域９コンタクトホール１０層間絶縁膜１１ポリシリコンプラグ１２ＴａＳｉＮバリアメタル層１３Ｉｒ膜１４ＳｒＢｉ₂Ｔａ₂Ｏ₉膜（強誘電体層）１５上部Ｉｒ電極１６ＴｉＯ₂バリア絶縁膜１７シリコン酸化膜１８Ａｉ配線（プレート線）１９層間絶縁膜２０ビット配線用コンタクトホール２１Ａｉ配線（ビット線）２２スイッチング用トランジスタのゲート

フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩテーマコート゛(参考）Ｈ０１Ｌ 21/8242 Ｆターム(参考） 4G048 AA05 AB02 AB05 AC02 AD02 AD06 AD08 AE08 5F058 BA11 BC03 BF46 BH01 BH02 BH03 BJ01 5F083 FR02 GA21 JA02 JA17 JA35 JA36 JA38 JA40 JA43 MA06 MA17 NA08 PR03 PR22 PR40

Claims

【特許請求の範囲】

【請求項１】基板上に酸化物膜形成用の前駆体原料溶
液を塗布する工程と、該前駆体原料溶液中の溶媒を除去しうるに十分な温度に
加熱して、溶媒を除去する第一の熱処理工程と、前記前駆体を分解しうるに十分な温度に加熱して、非晶
質膜にする第二の熱処理工程と、形成された非晶質膜を結晶質膜に変換しうるに十分な温
度に予め加熱した物体と接触させて、結晶質膜にする第
三の熱処理工程とを含むことを特徴とする結晶性酸化物
膜の形成方法。
【請求項２】第二の熱処理工程と第三の熱処理工程
が、実質的に連続で行われることを特徴とする請求項１
に記載の形成方法。
【請求項３】結晶性酸化物膜が、ビスマス層状構造ま
たはペロブスカイト構造を有する強誘電体材料からなる
膜であることを特徴とする請求項１または２に記載の形
成方法。
【請求項４】第一の熱処理工程の温度が１００〜３０
０℃であり、第二の熱処理工程の温度が３００〜６００
℃であり、第三の熱処理工程の温度が６００〜９００℃
であることを特徴とする請求項１〜３のいずれか１つに
記載の形成方法。
【請求項５】第二の熱処理工程および第三の熱処理工
程が、酸素ガスを含む雰囲気中で行われることを特徴と
する請求項１〜４のいずれか１つに記載の形成方法。
【請求項６】第二の熱処理工程が、酸素ガスを含む雰
囲気中で行われ、第三の熱処理工程が、不活性ガスを含
む雰囲気中で行われることを特徴とする請求項１〜４の
いずれか１つに記載の形成方法。
【請求項７】請求項１〜６のいずれか１つに記載の方
法により形成された結晶性酸化物膜を強誘電体薄膜とし
て含む強誘電体薄膜素子から構成される半導体装置であ
って、基板上に形成された集積回路素子の一部として前記強誘
電体薄膜素子が形成されたことを特徴とする半導体装
置。