JP2018011028A - 誘電体薄膜および薄膜キャパシタの製造方法 - Google Patents

誘電体薄膜および薄膜キャパシタの製造方法 Download PDF

Info

Publication number
JP2018011028A
JP2018011028A JP2016140633A JP2016140633A JP2018011028A JP 2018011028 A JP2018011028 A JP 2018011028A JP 2016140633 A JP2016140633 A JP 2016140633A JP 2016140633 A JP2016140633 A JP 2016140633A JP 2018011028 A JP2018011028 A JP 2018011028A
Authority
JP
Japan
Prior art keywords
dielectric
temperature
thin film
heat treatment
treatment step
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016140633A
Other languages
English (en)
Inventor
智行 芦峰
Tomoyuki Ashimine
智行 芦峰
智 進藤
Satoshi Shindo
智 進藤
竹島 裕
Yutaka Takeshima
裕 竹島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2016140633A priority Critical patent/JP2018011028A/ja
Publication of JP2018011028A publication Critical patent/JP2018011028A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

【課題】誘電体薄膜の前駆体溶液を結晶化する熱処理工程において、高速昇温により結晶化温度以上の温度で熱処理を行うことで、誘電体薄膜中に炭素化合物が生成されず、特性低下を防止する。【解決手段】誘電体薄膜5の製造方法は、誘電体前駆体溶液を基板の主面に塗布して誘電体前駆体膜を形成する塗布工程と、誘電体前駆体の熱分解温度よりも低い温度で、溶液中の溶媒を揮発させる第1の熱処理工程と、誘電体前駆体の熱分解温度よりも高く、かつ、誘電体の結晶化温度よりも高い温度で熱処理を施し、誘電体前駆体の熱分解および誘電体の結晶化を行う第2の熱処理工程とを備え、第2の熱処理工程における結晶化温度までの昇温速度は50℃/秒以上である。【選択図】図1

Description

本発明は、誘電体薄膜の製造方法およびその誘電体薄膜を備える薄膜キャパシタの製造方法に関する。
従来、基板上に誘電体薄膜を形成して、薄膜キャパシタなどの薄膜デバイスを構成する技術が知られている。この種の誘電体薄膜は、まず、誘電体の原料となる材料を含有する溶液(前駆体溶液)を基板に塗布したあと、所定の温度に昇温して、誘電体の結晶薄膜(誘電体薄膜)を形成することにより得られる。このとき、誘電体の結晶薄膜を形成するときの昇温条件が、誘電体薄膜の特性に影響することが知られており、良好な特性が得られる昇温条件の研究が広く行われている。例えば、図6に示すように、特許文献1に記載の誘電体薄膜は、乾燥工程、熱分解工程、および結晶化工程の3種類の加熱工程を経て形成される。このとき、乾燥工程では、10℃/秒以下の比較的遅い昇温速度で前駆体溶液の溶媒の揮発温度まで昇温して突沸を防止している。また、熱分解工程は2段階に分けられており、第1の熱分解工程では、誘電体薄膜の特性に影響を与えない所定の温度まで、20℃/秒以下の昇温速度で昇温して前駆体溶液中に残留した溶媒を揮発させるとともに、有機成分の急激な燃焼と分解によるガスの発生を回避している。第2の熱分解工程では、第1の熱分解工程に続いて、誘電体の原料の熱分解温度(例えば、400℃〜500℃)まで、50℃/秒以上の早い昇温速度で昇温して誘電体薄膜に悪影響を与えるパイロクロア相が出現するのを抑えている。最後に誘電体の結晶化温度以上に昇温して結晶成長を行う。このように熱分解工程において、設定温度および昇温速度の異なる工程に分けて加熱処理を行うことにより、前駆体溶液中に含まれる有機溶媒の突沸や有機物成分の急速な燃焼によるガスの発生を回避することができ、誘電体薄膜の特性の向上が図られている。
特開2014−154863号公報(段落0030〜0043、図4など参照)
しかしながら、上述の熱分解工程の昇温条件を用いても、結晶化工程の後には、リーク電流密度や誘電率等の誘電体薄膜の特性が低下する場合があるため、良好な特性を確保する技術が要求されている。
本発明は、上記した課題に鑑みてなされたものであり、誘電体薄膜の良好な特性を確保する誘電体薄膜の製造方法を提供することを目的とする。
上記した目的を達成するために、本発明の誘電体薄膜の製造方法は、誘電体の原料である誘電体前駆体の溶液を基板上に塗布して誘電体前駆体膜を形成する塗布工程と、前記誘電体前駆体の熱分解温度よりも低い温度で前記溶液中の溶媒を揮発させる第1の熱処理工程と、前記熱分解温度よりも高く、かつ、誘電体結晶化温度よりも高い温度に昇温し、前記誘電体前駆体の熱分解および誘電体の結晶化を行う第2の熱処理工程とを備え、前記第2の熱処理工程は、前記熱分解温度から前記誘電体結晶化温度までの昇温速度が50℃/秒以上であることを特徴としている。
発明者らの実験によると、誘電体を結晶化させる工程(結晶化工程)で、誘電体薄膜内にボイドが発生していることが分かった。そこで、誘電体の原料が熱分解してから結晶化するまでの間は、誘電体の構成元素(金属)が大気中の他の元素と結合しやすい状態になっており、当該元素が熱分解工程の後に炭酸化合物を形成し、この炭酸化合物が誘電体薄膜の特性劣化の原因になっていると推定して検証実験を行った。この結果、誘電体の熱分解温度から誘電体結晶化温度までを50℃/秒以上の早い昇温速度とすると、炭酸化合物の形成が抑えられて、誘電体薄膜内にボイドが発生するのを防止できるとともに、リーク電流密度や誘電率等の誘電体薄膜の特性が低下するのを防止できることが分かった。
また、前記第2の熱処理工程は、ホットプレート上に前記基板を載置して行うものであり、前記ホットプレートには、載置面に複数の支持体が突設され、前記基板が前記複数の支持体に当接して支持されることにより、前記基板と前記載置面との間にギャップが形成されていてもよい。この場合、ホットプレートの熱板と基板との間にギャップが形成されることにより、加熱時に発生する基板の反りによる基板の温度ばらつきを低減できるため、特性のばらつきが少ない誘電体薄膜を製造することができる。
また、前記第2の熱処理工程の後に、前記結晶化温度よりも高い温度で、前記第2の熱処理工程で形成された誘電体の結晶を成長させる第3の熱処理工程をさらに備えていてもよい。この場合、第2の熱処理工程において結晶化させた誘電体薄膜の結晶粒を成長させることができるため、誘電体薄膜の特性を向上させることができる。
また、誘電体の前記原料は、Ba、Sr、Ca、PbからなるA群元素のうちの少なくとも1つを含有する第1の有機金属化合物と、Ti、ZrからなるB群元素のうち少なくとも1つを含む第2の有機金属化合物とを含み、誘電体の前記結晶は、ペロブスカイト構造をなしていてもよい。この場合、誘電体の原料の熱分解および結晶化を行う第2の熱処理工程において、熱分解後に誘電体を構成する元素が炭酸化合物を形成しないため、ペロブスカイト型誘電体薄膜の特性低下を防止することができる。
また、本発明の薄膜キャパシタの製造方法は、一方側電極と他方側電極に挟まれた誘電体を有する薄膜キャパシタの製造方法において、前記一方側電極上に誘電体の原料である誘電体前駆体の溶液を基板上に塗布して誘電体前駆体膜を形成する塗布工程と、前記誘電体前駆体の熱分解温度よりも低い温度で前記溶液中の溶媒を揮発させる第1の熱処理工程と、前記熱分解温度よりも高く、かつ、誘電体結晶化温度よりも高い温度に昇温し、前記誘電体前駆体の熱分解および誘電体の結晶化を行う第2の熱処理工程と、誘電体上に前記他方側電極を成膜する工程とを備え、前記第2の熱処理工程は、前記熱分解温度から前記誘電体結晶化温度までの昇温速度が50℃/秒以上であることを特徴としている。
この構成によると、誘電体前駆体の原料の熱分解および結晶化を行う第2の熱処理工程において、誘電体の結晶化温度まで50℃/秒以上の高速で昇温させることにより、誘電体の原料を構成する元素が炭酸化合物を生成しないため、薄膜キャパシタの特性低下を防止することができる。
本発明によれば、誘電体前駆体の原料の熱分解および結晶化を行う第2の熱処理工程において、誘電体の結晶化温度まで高速で昇温させることにより、誘電体の原料を構成する元素により炭酸化合物が生成されないため、誘電体薄膜の特性低下を防止することができる。
本発明の第1実施形態に係る薄膜デバイスの断面図である。 第1実施形態の薄膜デバイス1の誘電体薄膜であるBST薄膜のX線回折装置の分析結果を示す図である。 本発明の各実施形態および各比較例により製造した薄膜キャパシタの初期特性の比較表である。 検証実験時のBST誘電体薄膜のSEM画像である。 検証実験時のBST前駆体溶液のTG−DTA分析を行った結果を表すグラフである。 従来の誘電体薄膜の製造方法を示すフローチャートである。
<第1実施形態>
本発明の第1実施形態に係る薄膜デバイス1について、図1、2を参照して説明する。なお、図1は薄膜デバイス1の断面図、図2は本実施形態の薄膜デバイス1の誘電体薄膜であるBST薄膜のX線回折装置の分析結果を示す図である。
この実施形態に係る薄膜デバイス1は、図1に示すように、絶縁基板2と、該絶縁基板2の一方主面上に積層された密着層3と、該密着層3上に設けられた薄膜キャパシタ4と、絶縁基板2の一方主面に薄膜キャパシタ4を被覆するように積層された絶縁保護層6と、薄膜キャパシタ4からの引出電極7a,7bと、引出電極7a,7bに接続された外部電極8a,8bと、外部電極8a,8bが露出した状態で絶縁保護層6の表面を覆う表面被覆層9とを備える。
絶縁基板2は、例えばSi基板であり、表面(一方主面)にSiO酸化膜が形成されている。
密着層3は、薄膜キャパシタ4の下部電極4aと、絶縁基板2との密着強度を高めるためのもので、この実施形態では、チタン酸バリウムストロンチウム((Ba,Sr)TiO;以下、「BST」という)の結晶で形成される。
薄膜キャパシタ4は、誘電体薄膜5と、これを挟む下部電極4aおよび上部電極4bとを備え、薄膜デバイス1に形成された容量部として機能する。この場合、上部電極4bおよび下部電極4aはいずれもPt膜で形成され、誘電体薄膜5はBSTの結晶で形成されており、下部電極4a、誘電体薄膜5、上部電極4bの順に密着層3上に積層される。ここで、下部電極4aは本発明の「一方側電極」に相当し、上部電極4bが、本発明の「他方側電極」に相当する。なお、誘電体薄膜5を形成する材料はBSTに限らず、BaTiO、CaTiO、(Ba,Ca)TiO、(Ba,Sr)ZrO、Pb(Ti,Zr)O等であってもよい。すなわち、誘電体薄膜5の原材料としては、Ba、Sr、Ca、PbからなるA群元素のうち少なくとも1つを含有する第1の有機化合物と、Ti、ZrからなるB群元素のうち少なくとも1つを含有する第2の有機化合物とを含む材料を用いることができる。また、これらの材料で形成された誘電体薄膜5の結晶は、組成式ABOのペロブスカイト構造となる。ここで、AはA群元素、BはB群元素で構成される。なお、上部電極4bおよび下部電極4aも、誘電体材料の種類に応じて、例えば、Cu膜、Al膜、Ti膜を使用してもよい。
絶縁保護層6は、絶縁基板2側に配置された無機保護層6aと、該無機保護層6aに積層された有機保護層6bの2層構造で形成される。このとき、無機保護層6aは、例えばSiOで形成することができ、有機保護層6bは、例えば、感光性ポリイミド系樹脂で形成することができる。
絶縁保護層6の上面には、下部電極4aの上面の一部が露出する深さの貫通孔10aが設けられており、この貫通孔10aに外部電極8aと下部電極4aとを接続する引出電極7aが形成される。また、絶縁保護層6の上面には、上部電極4bの上面の一部が露出する深さの貫通孔10bがさらに設けられ、この貫通孔10bに外部電極8bと上部電極4bとを接続する引出電極7bが形成される。なお、引出電極7a,7bは、いずれも、例えばスパッタ法によるCu/Ti膜で形成することができる。また、絶縁保護層6の上面に露出した引出電極7a,7bそれぞれの表面には、Ni/Auめっきが施されることにより、外部電極8a,8bが形成される。
また、引出電極7a,7bおよび外部電極8a,8bの周縁部を被覆するように、絶縁保護層6の一方主面に表面被覆層9が設けられている。表面被覆層9は、例えば、ソルダーレジスト等のエポキシ樹脂で形成することができる。
(薄膜デバイスの製造方法)
次に、本発明の薄膜デバイス1の製造方法の一例について説明する。まず、絶縁基板2の一方主面に、BST溶液をスピンコート法により塗布し、密着層3を成膜する。密着層3を形成した後、スパッタ法により密着層3にPt膜を成膜して下部電極4aを形成する。
続いて、誘電体薄膜5を形成するために、誘電体前駆体溶液であるBST溶液((Ba,Sr)TiO)をスピンコート法によりPt膜上に塗布し、誘電体薄膜の前駆体膜を成膜する(本発明の「塗布工程」に相当する)。そして、ホットプレートによりBST溶液中の溶媒成分を除去するために200℃で約3分間のベークを実施する(本発明の「第1の熱処理工程」に相当する)。このときの温度は、BST溶液中の溶媒の揮発温度以上であって、BST溶液中の有機金属化合物の分解温度(この実施形態では、365℃:図6参照)以下であれば、適宜変更することができる。また、誘電体薄膜の原料としては、BST溶液に限らず、Ba、Sr、Ca、PbからなるA群元素のうち少なくとも1つを含有する第1の有機金属化合物と、Ti、ZrからなるB群元素のうち少なくとも1つを含有する第2の有機金属化合物とを含む溶液であればよい。また、BST溶液の塗布には、例えばゾルゲル法などを用いても構わない。
続いて、BST溶液中の有機金属化合物の熱分解およびBSTの結晶化を行うために、ホットプレートにより660℃で3分間の仮焼を実施し(本発明の「第2の熱処理工程」に相当する)、誘電体薄膜5を形成する。このとき、660℃に至るまでの昇温速度は、例えば、75℃/秒とする。なお、本実施形態では熱処理装置としてホットプレートを使用しているが、例えば、RTA装置(高速熱処理装置)等の仮焼温度と昇温速度を制御できる設備を用いることもできる。
次に、誘電体薄膜5の一方主面にスパッタ法によりPt膜を成膜して上部電極4bを形成する。次に、絶縁基板2の一方主面の全体に形成された下部電極4a、誘電体薄膜5および上部電極4bを、それぞれ所定の形状にするためにドライエッチングにより成形加工し薄膜キャパシタ4を形成する。その後、管状炉により860℃で30分間の本焼を実施し(本発明の「第3の熱処理工程」に相当する)、誘電体薄膜5の結晶成長を行って誘電体薄膜5の特性を向上させる。
次に、絶縁基板2の一方主面に、薄膜キャパシタ4を被覆するように、絶縁保護層6を形成する。この場合、無機保護層6a、有機保護層6bの順に積層する。
次に、絶縁保護層6の所定の位置に各引出電極を形成するためのビア(貫通孔10a,10b)加工を行う。ビアが形成されたら、スパッタ法によりCu/Ti膜を成膜し、該Cu/Ti膜をエッチングにより所定のパターンに形成して、引出電極7aおよび7bを形成する。さらに、引出電極7aおよび7bのそれぞれの表面に、Ni/Auめっきにより、外部電極8aおよび8bを形成する。
最後に、各引出電極7a,7bおよび各外部電極8a,8bの周縁部を被覆するように、絶縁保護層6の一方主面にエポキシ樹脂等の表面被覆層9を形成し、グラインドおよびダイシングにより個片化して、薄膜デバイス1が完成する。
なお、図2は、仮焼後の誘電体薄膜5のX線回折装置を用いた構造分析結果を示す図であり、この図は、組成式(Ba,Sr)TiOのペロブスカイト構造を有する結晶が形成されていることを示す。つまり、仮焼工程が終了したときには、すでに(Ba,Sr)TiOのぺロブスカイト構造を有する結晶が形成されていることが分かる。また、図3は、後述する第2実施形態と比較例1〜3の温度条件とその特性値を示す表であり、これによると、本実施形態の仮焼条件の場合は、比較例1〜3のいずれの場合よりも、誘電体薄膜5の誘電率が高く、かつ、リーク電流が低くなっており、特性が向上していることが分かる。また、図4に示すように、比較例2の製造方法では、誘電体薄膜5の内部にボイドが発生しているのに対して(図4(a))、本実施形態の製造方法では、誘電体薄膜5の内部にボイドが発生していない(図4(b))。
ここで、比較例1〜3の仮焼温度の条件を示すとともに、本実施形態で誘電体薄膜5の特性向上と、ボイドが発生するのを防止することができた要因を、図2、図3および図5を参照して考察する。なお、図5は、BST溶液のTG−DTA分析(熱重量−示唆熱分析)結果を示す図であり、これによると、BSTの原料の有機金属化合物の熱分解温度が365.6℃、BSTの結晶化温度が581.1℃(図5参照)であることが分かった。
<比較例1>
比較例1では、仮焼工程において、仮焼温度660℃、昇温速度20℃/秒で3分間の熱処理を施した。その他の工程は上記した本実施形態の製造方法と同様である。
この場合、本実施形態と比べて昇温速度が遅いため、仮焼工程においてBSTの結晶化温度(581.1℃)に至るまでに熱分解後の誘電体構成元素であるBa、Sr、Tiが大気中や設備内の気体分子と反応し、誘電体薄膜5の特性劣化の原因となるBaCOなどの炭酸化合物が生成されたものと考えらえる。その結果、誘電体薄膜5中の炭酸化合物の影響により薄膜キャパシタ4の容量や絶縁抵抗が本実施形態よりも低下している(図3参照)。
<比較例2>
比較例2では、仮焼工程において、仮焼温度660℃、昇温速度20℃/秒で3分間の熱処理を施した。また、本焼工程において、管理炉により900℃の熱処理を30分間施した。その他の工程は上記した実施形態と同様である。
この場合、本実施形態と比べて昇温速度が依然不足しているため、本焼工程の温度を高くしても、比較例1と同じ理由により誘電体薄膜5中に炭酸化合物が発生したものと考えられる。また、本例では、誘電体薄膜5中にボイドが確認された。これは、本焼工程の熱処理温度が比較例1よりも高い900℃で行われた結果、仮焼工程後に発生した炭酸化合物が分解してガスが生成されたと考えられる。したがって、比較例2においても、薄膜キャパシタ4の容量や絶縁抵抗が本実施形態よりも低下している(図3参照)。
<比較例3>
比較例3では、仮焼工程において、熱処理温度560℃、昇温速度75℃/秒で3分間の熱処理を施した。その他の工程は上記した実施形態と同様である。
この場合、仮焼工程において、熱処理温度がBSTの結晶化温度である581.1℃よりも低い560℃であり、第2の熱処理工程後に得られた誘電体薄膜5は非晶質となっている。このため、誘電体構成元素であるBa、Sr、Tiが大気中や設備内の気体分子と反応することで誘電体薄膜5の特性劣化の原因となるBaCOなどの炭酸化合物が生成されたものと考えられる。その結果、誘電体薄膜5中の炭酸化合物の影響により薄膜キャパシタ4の容量や絶縁抵抗が本実施形態よりも低下している(図3参照)。したがって、炭酸化合物の発生を防止するためには、仮焼工程でBSTを結晶化させることも必要であると考えられる。
以上のことから、炭酸化合物の発生を抑制するための仮焼工程の温度条件は、少なくともBST溶液中に含まれる有機金属化合物の熱分解温度(365.6℃)からBSTの結晶化温度(581.1℃)までの昇温速度が50℃/秒以上とすることが必要であると考えられる。
したがって、上記した実施形態によれば、仮焼工程において、有機金属化合物の熱分解温度(365.6℃)からBSTの結晶化温度(580℃)まで高速(50℃/秒以上)で昇温し、BSTの結晶化温度よりも高い660℃の熱処理を施すことで、誘電体薄膜5の構成元素であるBa、Sr、Tiの炭酸化合物が生成することなくBSTを結晶化させることができる。このため、誘電体薄膜5および薄膜キャパシタ4の特性低下を防止することができる。
<第2実施形態>
本発明の第2実施形態について説明する。この実施形態にかかる薄膜デバイス1の製造方法が、図1、図2を参照して説明した第1実施形態と異なるところは、第2の熱処理工程の構成が異なることである。その他の工程は第1実施形態と同様であるため、説明を省略する。
この場合、仮焼工程(第2の熱処理工程)において、ホットプレートの載置面に径が約150μmの複数の支持体(プロキシミティボール)を設置する。このようにすると、絶縁基板2は、支持体に当接して支持されるため、ホットプレートの載置面と絶縁基板2との間には、所定量のギャップが形成される。そして、この状態で、仮焼温度は660℃、昇温速度は50℃/秒、加熱3分間の温度条件で熱処理を実施する。なお、このときの温度条件は、BST溶液に含有する有機金属化合物の熱分解温度(365.6℃)からBSTの結晶化温度(581.1℃)までの昇温速度が50℃以上であれば、適宜変更可能である。
この実施形態によれば、第1実施形態と同様の効果を得ることができる(図3参照)。また、仮焼工程において、ホットプレートに支持体(プロキシミティボール)を設置せずに絶縁基板2に対して熱処理を施す場合、熱処理時に発生する絶縁基板2の反りの影響で、ホットプレートに接する部分と接しない部分が生じるため、加熱時の絶縁基板2の温度分布が不均一となるが、この実施形態のようにホットプレートの表面と絶縁基板2との間に予めギャップを設けた状態で熱処理を施すことにより、熱処理を施す際に絶縁基板2内の昇温速度のばらつきを低減することができるため、第1実施形態の製造方法よりも誘電体薄膜5の容量ばらつきを低減することができる(図3参照)。
なお、本発明は上記した各実施形態に限定されるものではなく、その趣旨を逸脱しない限りにおいて、上記したもの以外に種々の変更を行なうことが可能であり、例えば、上記した実施形態では、仮焼工程でホットプレートを用いる場合について説明したが、RTA(Rapid thermal annealing)装置などの各種加熱装置を用いることができる。
また、本発明は、誘電体薄膜を備える種々の薄膜キャパシタに適用することができる。
2 絶縁基板(基板)
4 薄膜キャパシタ
5 誘電体薄膜

Claims (5)

  1. 誘電体の原料である誘電体前駆体の溶液を基板上に塗布して誘電体前駆体膜を形成する塗布工程と、
    前記誘電体前駆体の熱分解温度よりも低い温度で前記溶液中の溶媒を揮発させる第1の熱処理工程と、
    前記熱分解温度よりも高く、かつ、誘電体結晶化温度よりも高い温度に昇温し、前記誘電体前駆体の熱分解および誘電体の結晶化を行う第2の熱処理工程とを備え、
    前記第2の熱処理工程は、前記熱分解温度から前記誘電体結晶化温度までの昇温速度が50℃/秒以上であることを特徴とする誘電体薄膜の製造方法。
  2. 前記第2の熱処理工程は、ホットプレート上に前記基板を載置して行うものであり、
    前記ホットプレートには、載置面に複数の支持体が突設され、
    前記基板が前記複数の支持体に当接して支持されることにより、前記基板と前記載置面との間にギャップが形成されることを特徴とする請求項1に記載の誘電体薄膜の製造方法。
  3. 前記第2の熱処理工程の後に、前記結晶化温度よりも高い温度で、前記第2の熱処理工程で形成された誘電体の結晶を成長させる第3の熱処理工程をさらに備えることを特徴とする請求項1または2に記載の誘電体薄膜の製造方法。
  4. 誘電体の前記原料は、Ba、Sr、Ca、PbからなるA群元素のうちの少なくとも1つを含有する第1の有機金属化合物と、Ti、ZrからなるB群元素のうち少なくとも1つを含む第2の有機金属化合物とを含み、
    誘電体の前記結晶は、ペロブスカイト構造をなすことを特徴とする請求項1ないし3のいずれか1項に記載の誘電体薄膜の製造方法。
  5. 一方側電極と他方側電極に挟まれた誘電体を有する薄膜キャパシタの製造方法において、
    前記一方側電極上に誘電体の原料である誘電体前駆体の溶液を基板上に塗布して誘電体前駆体膜を形成する塗布工程と、
    前記誘電体前駆体の熱分解温度よりも低い温度で前記溶液中の溶媒を揮発させる第1の熱処理工程と、
    前記熱分解温度よりも高く、かつ、誘電体結晶化温度よりも高い温度に昇温し、前記誘電体前駆体の熱分解および誘電体の結晶化を行う第2の熱処理工程と、
    誘電体上に前記他方側電極を成膜する工程とを備え、
    前記第2の熱処理工程は、前記熱分解温度から前記誘電体結晶化温度までの昇温速度が50℃/秒以上であることを特徴とする薄膜キャパシタの製造方法。
JP2016140633A 2016-07-15 2016-07-15 誘電体薄膜および薄膜キャパシタの製造方法 Pending JP2018011028A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016140633A JP2018011028A (ja) 2016-07-15 2016-07-15 誘電体薄膜および薄膜キャパシタの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016140633A JP2018011028A (ja) 2016-07-15 2016-07-15 誘電体薄膜および薄膜キャパシタの製造方法

Publications (1)

Publication Number Publication Date
JP2018011028A true JP2018011028A (ja) 2018-01-18

Family

ID=60993904

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016140633A Pending JP2018011028A (ja) 2016-07-15 2016-07-15 誘電体薄膜および薄膜キャパシタの製造方法

Country Status (1)

Country Link
JP (1) JP2018011028A (ja)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07502149A (ja) * 1991-12-13 1995-03-02 サイメトリックス コーポレイション 集積回路の製造方法
JPH0969614A (ja) * 1995-09-01 1997-03-11 Sharp Corp 強誘電体薄膜、誘電体薄膜及び強誘電体薄膜を含む集積回路の製造方法
JPH0969615A (ja) * 1995-08-30 1997-03-11 Sony Corp 強誘電体薄膜の形成方法及び半導体素子のキャパシタ構造の作製方法
JPH11502673A (ja) * 1995-03-21 1999-03-02 シメトリックス コーポレーション 積層超格子材料およびそれを含む電子デバイスの低温製造方法
JPH1187242A (ja) * 1997-06-20 1999-03-30 Sharp Corp アモルファス膜の結晶化方法および薄膜トランジスタ
JP2001332549A (ja) * 2000-05-23 2001-11-30 Sharp Corp 結晶性酸化物膜の形成方法および半導体装置
JP2001338834A (ja) * 2000-05-26 2001-12-07 Sharp Corp 誘電体キャパシタの製造方法
JP2002016235A (ja) * 2000-04-27 2002-01-18 Sharp Corp 強誘電体キャパシタとその製造方法およびその強誘電体キャパシタを備えた半導体装置
JP2003188068A (ja) * 2001-12-17 2003-07-04 Hirata Corp 基板の熱処理装置

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07502149A (ja) * 1991-12-13 1995-03-02 サイメトリックス コーポレイション 集積回路の製造方法
JPH11502673A (ja) * 1995-03-21 1999-03-02 シメトリックス コーポレーション 積層超格子材料およびそれを含む電子デバイスの低温製造方法
JPH0969615A (ja) * 1995-08-30 1997-03-11 Sony Corp 強誘電体薄膜の形成方法及び半導体素子のキャパシタ構造の作製方法
JPH0969614A (ja) * 1995-09-01 1997-03-11 Sharp Corp 強誘電体薄膜、誘電体薄膜及び強誘電体薄膜を含む集積回路の製造方法
JPH1187242A (ja) * 1997-06-20 1999-03-30 Sharp Corp アモルファス膜の結晶化方法および薄膜トランジスタ
JP2002016235A (ja) * 2000-04-27 2002-01-18 Sharp Corp 強誘電体キャパシタとその製造方法およびその強誘電体キャパシタを備えた半導体装置
JP2001332549A (ja) * 2000-05-23 2001-11-30 Sharp Corp 結晶性酸化物膜の形成方法および半導体装置
JP2001338834A (ja) * 2000-05-26 2001-12-07 Sharp Corp 誘電体キャパシタの製造方法
JP2003188068A (ja) * 2001-12-17 2003-07-04 Hirata Corp 基板の熱処理装置

Similar Documents

Publication Publication Date Title
JP5930852B2 (ja) 強誘電体結晶膜の製造方法
JP4348547B2 (ja) ペロブスカイト型酸化物層の製造方法、強誘電体メモリの製造方法および表面波弾性波素子の製造方法
JPH11121703A (ja) Bi層状強誘電体薄膜の製造方法
EP1793416B1 (en) Capacitor and method for manufacturing the same
KR100798288B1 (ko) 유전체 막 및 이의 제조방법
JP2007036237A (ja) 複合金属酸化物誘電体膜の製造方法及び複合金属酸化物誘電体膜
KR102111825B1 (ko) 강유전체막이 부착된 실리콘 기판
JP2021138589A (ja) 誘電体組成物、誘電体薄膜、誘電体素子および電子回路基板
JP5861278B2 (ja) 薄膜キャパシタの製造方法及び該方法により得られた薄膜キャパシタ
CN1790569A (zh) 电介质薄膜、薄膜电介质元件及其制造方法
JP2007180398A (ja) コンデンサの製造方法
JP2007335437A (ja) 誘電体膜の製造方法
JP5263817B2 (ja) ペロブスカイト構造酸化物の製造方法
JP2018011028A (ja) 誘電体薄膜および薄膜キャパシタの製造方法
JP4488661B2 (ja) 強誘電体キャパシタの製造方法
JP2008004572A (ja) 誘電体構造及びその製造方法
JP4766299B2 (ja) (111)配向pzt系誘電体膜形成用基板、この基板を用いて形成されてなる(111)配向pzt系誘電体膜
JP4182404B2 (ja) 強誘電体膜の製膜方法
CN208240501U (zh) 薄膜器件
JP2001237384A (ja) 半導体装置の製造方法
JP2006228447A (ja) 強誘電体薄膜の製造方法
JP2009246242A (ja) ペロブスカイト構造酸化物の製造方法
KR100378197B1 (ko) 열적 산화에 의한 금속층의 표면 모폴로지 특성 열화방지법 및 그러한 금속층을 갖는 반도체 장치의 제조 방법
JP2009242900A (ja) 酸化物層の製造方法
JP2001053224A (ja) 薄膜キャパシタおよびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190415

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200128

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200317

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20200714