JPH1187242A - アモルファス膜の結晶化方法および薄膜トランジスタ - Google Patents

アモルファス膜の結晶化方法および薄膜トランジスタ

Info

Publication number
JPH1187242A
JPH1187242A JP10173627A JP17362798A JPH1187242A JP H1187242 A JPH1187242 A JP H1187242A JP 10173627 A JP10173627 A JP 10173627A JP 17362798 A JP17362798 A JP 17362798A JP H1187242 A JPH1187242 A JP H1187242A
Authority
JP
Japan
Prior art keywords
film
transition metal
silicon
amorphous
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10173627A
Other languages
English (en)
Other versions
JP3580473B2 (ja
Inventor
Shinji Maekawa
真司 前川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of JPH1187242A publication Critical patent/JPH1187242A/ja
Application granted granted Critical
Publication of JP3580473B2 publication Critical patent/JP3580473B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】 【課題】 薄膜トランジスタに適切な多結晶膜を低コス
トで形成する方法を提供する。 【解決手段】 アモルファスシリコン膜をアニールし
て、ガラス基板上に作られた薄膜トランジスタに適切な
多結晶膜を生成する方法は、ニッケルを用いて、結晶化
を引き起こすことを助けることを含む。この方法はま
た、短時間の間、高温でアモルファスシリコンをアニー
ルすることを含む。１工程アニール処理では、アニール
の前に、約１×１０15イオン／ｃｍ2のドーズ量でニッ
ケルイオンをシリコンに注入する。薄いニッケル膜をア
モルファスシリコン膜に近接させる２工程アニール処理
も提供される。この２工程アニール処理では、第１の低
温アニール工程により、これらの膜の一部分をニッケル
シリサイドに変える。第２の高温アニール工程では、こ
のシリサイドを用いて、アモルファス膜の結晶化を引き
起こす。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は概して薄膜トランジ
スタ（ＴＦＴ）のプロセスおよび製造に関し、具体的に
は、ＴＦＴ用多結晶膜と、ニッケルなどの遷移金属を用
いたアモルファス膜の結晶化方法とに関する。
【０００２】
【従来の技術】より高い解像度のディスプレイを有す
る、より小型の一般家庭用電子製品の需要により、液晶
ディスプレイ（ＬＣＤ）の分野ではますます研究開発が
進められている。ＬＣＤのサイズは、現在ＬＣＤの周辺
にある大規模集積（ＬＳＩ）ドライバ回路および超高密
度集積（ＶＬＳＩ）ドライバ回路をＬＣＤ自体に組み込
むことによって、縮小することができる。外部に配置さ
れる駆動回路およびトランジスタを無くすことにより、
製品のサイズが小さくなり、プロセスの複雑さが軽減さ
れ、プロセス工程数が減り、最終的には、ＬＣＤが実装
される製品の価格が削減される。
【０００３】ＬＣＤの主要構成要素であって、ＬＣＤの
さらなる改良を得るために強化しなければならない構成
要素は、薄膜トランジスタ（ＴＦＴ）である。ＴＦＴ
は、典型的には、石英、ガラスあるいは平坦なプラスチ
ックなどの透明基板上に作られる。ＴＦＴは、スイッチ
として用いられ、ＬＣＤの様々な画素がドライバ回路に
応答して荷電されることを可能にする。ＴＦＴデバイス
の電子移動度を増加させることによって、ＴＦＴの性能
が向上し、ドライバ回路の機能がＴＦＴに組み込まれ
る。トランジスタの電子移動度を増加すれば、より速い
スイッチング速度を有するトランジスタが得られる。電
子移動度が増加した改良されたＴＦＴにより、より小型
のＬＣＤスクリーン、より低い電力消費、およびより高
速なトランジスタ応答時間がもたらされる。ＬＣＤ解像
度をさらに高めるためには、透明基板上に実装されるＴ
ＦＴが、現在スクリーンの縁部に沿って実装されている
ＩＣドライバ回路に匹敵する電子移動度特性を持つこと
が必要であろう。即ち、ディスプレイと、ディスプレイ
全体にわたって配置されるドライバＴＦＴとが、実質的
に同じ性能レベルで動作しなければならない。
【０００４】アモルファス膜からなる活性領域を有する
典型的な薄膜トランジスタのキャリア移動度は乏しく、
０．１ｃｍ2／Ｖｓ〜０．２ｃｍ2／Ｖｓのオーダであ
る。キャリア移動度は、結晶化されたシリコンを用いる
ことによって向上する。ＴＦＴドライバ回路に通常用い
られる単結晶シリコントランジスタは、５００ｃｍ2／
Ｖｓ〜７００ｃｍ2／Ｖｓのオーダの電子移動度を有す
る。多結晶シリコントランジスタの性能は、これらの両
極端のトランジスタの間であり、１０ｃｍ2／Ｖｓ〜４
００ｃｍ2／Ｖｓのオーダの移動度を有する。１００ｃ
ｍ2／Ｖｓを越える移動度を有する薄膜トランジスタで
あれば、ＬＣＤの周辺に実装されるドライバ回路と置き
換えるためにおそらく有用であろう。しかし、４０ｃｍ
2／Ｖｓ〜５０ｃｍ2／Ｖｓの電子移動度を有する多結晶
ＴＦＴでも、生産するのは困難であった。
【０００５】ＬＣＤで用いるための単結晶シリコン膜の
製造は、この単結晶シリコン膜を比較的脆い透明基板に
付着させる場合、困難である。石英基板は、高いプロセ
ス温度に耐えることはできるが、高価である。ガラスは
安価ではあるが、実質的に長い時間６００℃を越える温
度に晒されると変形しやすい。多結晶シリコントランジ
スタでも、ガラスを用いる場合には低温の結晶プロセス
を用いなければならないため、その製造は非常に困難で
ある。現在の多結晶化プロセスでは、典型的には、約３
０ｃｍ2／Ｖｓ〜約５０ｃｍ2／Ｖｓの移動度を有するＴ
ＦＴを製造するためには、６００℃で約２４時間のアニ
ール時間が必要である。このように長いプロセス時間が
必要であるため、現在の多結晶化プロセスは、コスト効
率が特によいわけではなく、得られるＴＦＴ製品はＬＣ
Ｄドライバ回路には不適切である。
【０００６】アモルファスシリコンを多結晶シリコンに
変えるために、様々なアニール法がある。アモルファス
シリコン膜を直接堆積させることがおそらく最も安価な
ＴＦＴ製造方法であろう。この場合、典型的には、加熱
されたサセプタに透明基板を装着し、その後、透明基板
を、シリコン元素および水素元素を含むガスに晒す。ガ
スは、分解して基板上に固相のシリコンを残す。プラズ
マ増速化学蒸着（ＰＥＣＶＤ）システムでは、無線周波
数（ＲＦ）エネルギーの使用により、ソースガスの分解
が助けられる。低圧化学蒸着（ＬＰＣＶＤ）システムま
たは超高真空化学蒸着（ＵＨＶ−ＣＶＤ）システムは、
熱分解により低圧力でソースガスを分解する。光ＣＶＤ
システムでは、光子エネルギーによりソースガスの分解
が助けられる。高密度プラズマＣＶＤシステムでは、誘
導結合されたプラズマおよびヘリコンソースなどの高密
度プラズマソースが用いられる。熱線ＣＶＤシステムで
は、活性化された水素原子を生成することにより、ソー
スガスが分解される。しかし、直接堆積されて作られた
ＴＦＴの性能特性は乏しく、移動度は、１ｃｍ2／Ｖｓ
〜１０ｃｍ2／Ｖｓのオーダである。
【０００７】固相結晶化（ＳＰＣ）は、広く用いられて
いるシリコン結晶化法である。このプロセスでは、アモ
ルファスシリコンを、少なくとも数時間の間、６００℃
に近づく熱に晒す。典型的には、複数のＬＣＤ基板から
なる大きなバッチを、抵抗性ヒータ熱源を有する炉で処
理する。この結晶化プロセスから作られるＴＦＴは、直
接堆積により作られるＴＦＴよりもコストはかかるが、
５０ｃｍ2／Ｖｓのオーダの移動度を有する。高速熱ア
ニール（ＲＴＡ）は、より高い温度を使用するが、その
持続期間は非常に短い。典型的には、ＲＴＡの間、基板
は７００℃または８００℃に近づく温度に晒されるが、
アニール処理は、比較的迅速に行われ、分または秒の単
位の程度で行われる。このように熱に晒される時間が短
いため、ガラス基板は無傷のままである。このようにプ
ロセスが迅速に行われるため、基板を連続的に処理する
と経済的である。基板１枚ずつでは、大きいバッチの基
板よりも速くアニール温度にすることもできる。タング
ステン−ハロゲンまたはキセノンアーク加熱ランプがし
ばしばＲＴＡ熱源として用いられる。
【０００８】アモルファスシリコンのアニールには、エ
キシマレーザ結晶化（ＥＬＣ）プロセスも用いられてお
り、幾らか成功を収めている。レーザは、アモルファス
膜の領域を、非常に短い時間非常に高い温度に晒すこと
を可能にする。これにより、理論的には、アモルファス
シリコンが設けられた透明基板を劣化させることなく、
アモルファスシリコンをその最適温度でアニールする可
能性が得られる。しかし、この方法には、プロセス工程
のうちの幾つかの工程に対する制御を欠いているため、
この方法の使用は制限されている。典型的には、レーザ
の口径サイズは比較的小さい。この口径サイズ、レーザ
のパワー、および膜厚のため、最終的にシリコンをアニ
ールするためにはレーザの多数の経路あるいはショット
が必要とされる。レーザを精確に制御することは困難で
あるため、多数のショットを行うと、アニール処理に非
均一性がもたらされる。さらに、ウエハは、炉でバッチ
単位でアニールするかわりに、連続的にアニールしなけ
ればならない。この方法によって作られるＴＦＴでは、
１００ｃｍ2／Ｖｓを上回る移動性を得ることはできる
が、直接堆積あるいはＳＰＣによって作られるＴＦＴよ
りもかなり高価になってしまう。
【０００９】また、シリコンの結晶化を促進するため
に、アルミニウム、インジウムスズ酸化物などの金属、
およびニッケル、コバルト、パラジウムなどの遷移金属
を使用することについても研究が進められている。ニッ
ケルジシリサイドの格子定数がシリコンと類似している
ため、ニッケルは特に有望であると思われる。一般に、
ニッケルは、ＬＣＤ基板を縮みにくくするように、従来
の固相結晶化（ＳＰＣ）に典型的には必要とされるアニ
ール温度を約６００℃から約５００℃〜約５５０℃の範
囲に低下させるために用いられている。また、ニッケル
の使用により、アニール処理時間が大幅に短縮される。
このプロセスを通して作られるＴＦＴは、コストの面で
はＳＰＣ法で作られるＴＦＴとほぼ同じであるが、金属
により引き起こされるＴＦＴの移動度は、１００ｃｍ2
／Ｖｓに近づき得る。Liuらの米国特許第5,147,826号
は、アニール温度を約５５０℃〜約６５０℃の範囲に低
下させることができるように、アモルファスシリコンの
上にニッケル膜を堆積させることを開示している。Forn
ashらの米国特許第5,275,851号も、同様のプロセスを開
示している。しかし、いずれの方法でも、非常に高い電
子移動度を有する多結晶シリコンＴＦＴは製造されな
い。
【００１０】ＳＰＣあるいはレーザアニール処理の改良
は、本願の優先権主張の基礎となる米国出願と同一譲受
人に譲渡されたTolis Voutsasによる「Polycrystalline
Silicon from the Crystallization of Microcrystall
ine Silicon and Method forSame」と題された1997年5
月7日出願の同時係属中の米国特許出願シリアル番号第0
8/812,580号に示されている。上記特許出願は、埋め込
まれた微結晶を有するアモルファス膜を用いて多結晶シ
リコンを生成することを開示している。この多結晶シリ
コンは、結晶構造のより均一な分布、およびより大きい
結晶粒子を有する。しかし、上記出願は、品質の向上、
コストの削減、および金属により引き起こされる結晶化
膜という主題には取り組んでいない。
【００１１】
【発明が解決しようとする課題】アモルファスシリコン
を加熱して、結晶化されたシリコンを形成するプロセス
は、完全には理解されておらず、現在この主題について
の研究が続けられている。温度の変動、膜厚、アモルフ
ァス物質が溶ける程度、膜中の不純物、およびその他の
一連のファクタが、アモルファスシリコンのアニールに
影響を及ぼす。一般に、結晶化による大きい粒子、ある
いは、高キャリア移動度を支持することができる結晶化
は、多結晶膜で、融点付近の特定の温度で起こる。この
好ましい温度を下回る温度では、アモルファスシリコン
が溶ける程度は、大きい粒子の領域を形成するあるいは
均一に結晶化された膜を形成するのに十分ではない。こ
の好ましい温度を上回る温度では、すぐにバルク核形成
（bulk-nucleation）が起こってしまう。アモルファス
物質のバルク核形成が起こると、アモルファス膜が自発
的に比較的小さい粒子サイズに結晶化され、このため、
電子移動度が比較的乏しくなってしまう。
【００１２】アモルファスシリコンをアニールして、ガ
ラス基板上に、１００ｃｍ2／Ｖｓを上回る電子移動度
を有する多結晶ＴＦＴトランジスタを形成する方法を発
見すれば有利であろう。
【００１３】また、低コストの、金属により引き起こさ
れる結晶化を改良して、１００ｃｍ 2／Ｖｓを上回る電
子移動度を有する多結晶ＴＦＴトランジスタを形成する
方法を発見すれば有利であろう。さらに、ＲＴＡプロセ
スを取り込んでアニール処理時間を短縮し、それにより
アニールのコストを削減することができれば有利であろ
う。
【００１４】本願発明は上記課題を解決するためになさ
れたものであり、高電子移動度を有するＴＦＴに用いら
れる多結晶膜を低コストで提供するための、アモルファ
ス膜の結晶化方法を提供することをその目的とする。
【００１５】
【課題を解決するための手段】本発明による高電子移動
度を有する薄膜トランジスタの形成におけるアモルファ
ス膜の結晶化方法は、（ａ）第１の膜厚を有するアモル
ファス膜の層を堆積させる工程と、（ｂ）該アモルファ
ス膜の上に接するように、第２の膜厚を有する遷移金属
膜の層を堆積させる工程と、（ｃ）該アモルファス膜の
うちで該遷移金属の下にある部分が使われて遷移金属半
導体化合物を形成するように、該工程（ａ）および
（ｂ）で堆積された膜をアニールする工程と、（ｄ）高
速熱アニールを施して、該アモルファス膜を少なくとも
部分的に多結晶膜に変える工程とを包含しており、該遷
移金属膜が、連続する一方向性の成長フロントで該アモ
ルファス膜の高速結晶化を引き起こされることにより、
上記目的が達成される。
【００１６】前記アモルファス膜は、シリコン、ゲルマ
ニウム、およびシリコン−ゲルマニウム合金からなる群
から選択されてよく、前記遷移金属は、ニッケル、コバ
ルト、パラジウム、および白金からなる群から選択され
てよい。
【００１７】前記アモルファス膜はシリコンであり、前
記遷移金属膜の前記第２の膜厚は５Åよりも大きく、薄
い遷移金属の膜厚により、低リーク電流のトランジスタ
活性領域の結晶化が引き起こされるようであってもよ
い。
【００１８】前記アモルファス膜はシリコンであり、前
記工程（ａ）は、５００Å以上の第１の膜厚を有するア
モルファスシリコン膜を堆積させる工程を包含していて
もよい。
【００１９】前記遷移金属はニッケルであり、前記工程
（ｃ）は、２５０℃〜５５０℃の範囲の温度で約３０秒
未満の間、アニールを行う工程を包含し、これにより、
短時間および低温によってニッケル汚染が最小にされる
ようにしてもよい。また、前記工程（ｃ）は２５０℃〜
４７０℃の範囲の温度で約３０秒未満の間、アニールを
行う工程を包含していてもよい。
【００２０】前記工程（ｄ）は、６５０℃〜８００℃の
範囲の平均温度で１ナノ秒〜１０００秒の範囲の時間、
高速熱アニールを行う工程を包含し、これにより、高温
でのアニールによって、前記トランジスタのリーク電流
を悪化させる、多結晶シリコン中のニッケル化合物の偏
析の数が最小にするようにしてもよい。
【００２１】透明基板を与える工程をさらに包含してい
てもよく、該透明基板はガラスおよび石英からなる群か
ら選択され、前記工程（ａ）は、該透明基板の上に前記
アモルファス膜を堆積させる工程を包含していてもよ
く、これにより、前記薄膜トランジスタは、液晶ディス
プレイにおいて用いるのに適切である。
【００２２】前記透明基板はガラスであり、前記アモル
ファス膜はシリコンであり、前記遷移金属はニッケルで
あり、前記工程（ｄ）の前に、（ｅ）４００℃〜５００
℃の範囲の温度で該アモルファス膜を予熱する工程と、
（ｆ）該工程（ｅ）の予熱温度から前記工程（ｄ）の高
速熱アニール温度まで、１０℃／秒を上回る昇温速度で
昇温させる工程とをさらに包含していてもよく、これに
より、インキュベーション時間の間に最小の結晶成長が
起こる。また、前記工程（ｆ）は５０℃／秒を上回る昇
温速度での昇温を含んでいてもよい。
【００２３】酸化シリコン、窒化シリコン、および酸化
シリコンと窒化シリコンとの組合せからなる群から選択
されるバリア層を与える工程をさらに包含していてもよ
く、前記工程（ａ）の前に、（ｈ）前記透明基板の上に
該バリア層を堆積させる工程をさらに包含していてもよ
い。
【００２４】前記工程（ａ）の後に、（ｉ）該工程
（ａ）で堆積された該アモルファス膜の選択された領域
をエッチングする工程と、（ｊ）該工程（ｉ）でエッチ
ング除去されなかった該アモルファス膜の表面上に酸化
物膜を堆積させてゲート酸化物層を形成する工程とをさ
らに包含していてもよい。
【００２５】多結晶シリコン、高融点金属、およびポリ
サイドからなる群から選択される半導体材料膜が与える
工程をさらに包含していてもよく、前記工程（ｊ）の後
に、（ｋ）前記ゲート酸化物層の表面上に該半導体材料
膜を堆積させてゲートを形成する工程をさらに包含して
いてもよい。
【００２６】前記工程（ｋ）の後に、（ｌ）前記アモル
ファス膜にドーピング不純物を注入してソース／ドレイ
ン領域を形成する工程をさらに包含し、該ドーピング不
純物は、リン、砒素およびボロンからなる群から選択さ
れるようであってもよい。
【００２７】前記工程（ｄ）は、タングステン−ハロゲ
ンランプ、キセノンアークランプ、およびエキシマレー
ザ熱源を用いてアニールを行ってもよい。
【００２８】あるいは、本発明による、高電子移動度を
有する薄膜トランジスタの形成におけるアモルファス膜
の結晶化方法は、（ａ）第１の膜厚を有する該アモルフ
ァス膜の層を堆積させる工程と、（ｂ）該アモルファス
膜に遷移金属を導入する工程と、（ｃ）高速熱アニール
を施して、該アモルファス膜を少なくとも部分的に多結
晶膜に変える工程とを包含しており、それにより、該遷
移金属が、連続する一方向性の成長フロントで該アモル
ファス膜の高速結晶化を引き起こすことによって上記目
的が達成される。
【００２９】前記アモルファス膜は、シリコン、ゲルマ
ニウム、およびシリコン−ゲルマニウム合金からなる群
から選択されていてもよく、前記遷移金属は、ニッケ
ル、コバルト、パラジウム、および白金からなる群から
選択されていてもよい。
【００３０】前記工程（ｂ）は、無電解めっき、選択的
化学蒸着、および第１のドーズ量のイオン注入からなる
群から選択される、遷移金属の導入工程であってよい。
【００３１】前記アモルファス膜はシリコンであり、前
記遷移金属はニッケルであり、前記工程（ｂ）の前記遷
移金属の導入工程は、ニッケルイオンの１×１０14イオ
ン／ｃｍ2〜１×１０16イオン／ｃｍ2の範囲の第１のド
ーズ量でのイオン注入を含んでいてもよい。
【００３２】前記工程（ａ）は、５００Å以上の第１の
膜厚を有するアモルファスシリコン膜を堆積させる工程
を包含し、前記工程（ｂ）は、１×１０14イオン／ｃｍ
2の第１のドーズ量でのイオン注入を含んでいてもよ
い。
【００３３】前記工程（ｃ）は、６５０℃〜８００℃の
範囲の平均温度で１ナノ秒〜１０００秒の範囲の時間の
高速熱アニールを行う工程を包含し、これにより、高温
でのアニールによって、前記トランジスタリーク電流を
悪化させる、多結晶シリコン中のニッケル化合物の偏析
の数が最小にされるようにしてもよい。
【００３４】透明基板を与える工程をさらに包含し、該
透明基板はガラスおよび石英からなる群から選択され、
前記工程（ａ）は、該透明基板の上に前記アモルファス
膜を堆積させる工程を包含していてもよく、これによ
り、前記薄膜トランジスタは、液晶ディスプレイにおい
て使用するのに適切である。
【００３５】前記透明基板はガラスであり、前記遷移金
属はニッケルであり、前記アモルファス膜はシリコンで
あり、前記工程（ｃ）の前に、（ｄ）４００℃〜５００
℃の範囲の温度で該アモルファス膜を予熱する工程と、
（ｅ）該工程（ｄ）の予熱温度から前記工程（ｃ）の高
速熱アニール温度まで、１０℃／秒を上回る昇温速度で
昇温させる工程とをさらに包含し、これにより、該工程
（ｄ）の前のインキュベーション時間の間に起こる結晶
成長が最小にしてもよい。また、前記工程（ｅ）は、５
０℃／秒を上回る昇温速度での昇温を含んでいてもよ
い。
【００３６】前記工程（ｂ）の前に、（ｆ）前記工程
（ａ）で堆積された前記アモルファス膜の選択された領
域の上に層間誘電体を堆積させる工程と、（ｇ）該工程
（ｆ）で堆積された該層間誘電体の上にフォトレジスト
の層を堆積させる工程とをさらに包含していてもよく、
これにより、該層間誘電体は、前記工程（ｂ）における
遷移金属の導入の間、遷移金属の汚染から保護されるよ
うにしてもよい。
【００３７】前記工程（ｃ）は、タングステン−ハロゲ
ンランプ、キセノンアークランプ、およびエキシマレー
ザ熱源を用いてアニールを行ってもよい。
【００３８】あるいは本発明による薄膜トランジスタ
は、透明基板と、該透明基板の上にある薄膜トランジス
タ用多結晶半導体膜とを含んでおり、該薄膜トランジス
タ用多結晶半導体膜は、該透明基板の上にアモルファス
膜を堆積させ、遷移金属とともに該アモルファス膜を高
速熱アニールすることによって形成され、ここにおい
て、該遷移金属をアニール処理に含めることにより、一
方向性の成長フロントに沿って高速結晶化が促進される
ようにして形成されることにより、上記目的が達成され
る。
【００３９】前記アモルファス膜は、シリコン、ゲルマ
ニウム、およびシリコン−ゲルマニウム合金からなる群
から選択されてよく、前記遷移金属は、ニッケル、コバ
ルト、パラジウムおよび白金からなる群から選択されて
よい。
【００４０】前記アモルファス膜は第１の膜厚を有し、
前記遷移金属は、該アモルファス膜の上に接するように
第２の膜厚を有する層として堆積され、前記薄膜トラン
ジスタ用多結晶半導体膜は２工程アニール処理によって
形成されていてもよく、該２工程アニール処理は、該遷
移金属および該アモルファス膜をアニールして遷移金属
半導体化合物を形成する第１のアニール工程と、高速熱
アニールを行って該アモルファス膜を結晶化させる第２
の高速熱アニール工程とを包含するように形成されても
よい。
【００４１】前記遷移金属はニッケルであり、前記ニッ
ケル層の第２の膜厚は５Åよりも大きいようであっても
よい。
【００４２】前記アモルファス膜は、５００Å以上の第
１の膜厚を有するシリコンであってもよい。
【００４３】前記アモルファス膜はシリコンであり、前
記遷移金属はニッケルであり、前記第１のアニール工程
は、２５０℃〜５５０℃の範囲の温度で３０秒未満の時
間で起こり、この短い持続時間および低温により、遷移
金属の汚染が最小にされるようにしてもよい。
【００４４】前記第１のアニール工程は、２５０℃〜４
７０℃の範囲の温度で起こってもよい。
【００４５】前記第２の高速熱アニール工程は、６５０
℃〜８００℃の平均温度で、１ナノ秒〜１０００秒の範
囲の時間で起こってもよく、この高速アニール処理によ
り、トランジスタのリーク電流を悪化させる、多結晶シ
リコン中の遷移金属の偏析の数が最小にされるようにし
てもよい。
【００４６】前記透明基板はガラスおよび石英からなる
群から選択されてもよい。
【００４７】前記透明基板はガラスであり、前記遷移金
属はニッケルであり、前記第１のアニール工程の間に形
成された前記遷移金属半導体化合物はニッケルシリサイ
ドであってよく、前記アモルファス膜および該ニッケル
シリサイドは、前記第２の高速熱アニール工程の前に、
４００℃〜５００℃の範囲の温度で予熱され、温度は、
該予熱温度から該第２の高速熱アニール温度まで、１０
℃／秒を上回る昇温速度で昇温され、これにより、イン
キュベーション期間中に最小の結晶成長が起こるように
してもよい。
【００４８】前記昇温速度は、５０℃／秒を上回るよう
にしてもよい。
【００４９】前記透明基板の上に堆積されたバリア層を
さらに有し、該バリア層は、酸化シリコン、窒化シリコ
ン、および酸化シリコンと窒化シリコンとの組合せから
なる群から選択されてもよい。
【００５０】前記アモルファス膜の前記第２の高速熱ア
ニール工程は、タングステン−ハロゲンランプ、キセノ
ンアークランプ、およびエキシマレーザ熱源を用いて行
われてもよい。
【００５１】前記多結晶膜は１つの高速熱アニール工程
により形成され、前記アモルファス膜は第１の膜厚を有
し、前記遷移金属は該アモルファス膜に導入され、前記
遷移金属の該アモルファス膜への該導入は、無電解めっ
き、選択的化学蒸着、および第１のドーズ量のイオン注
入からなる群から選択されるようであってもよい。
【００５２】前記アモルファス膜はシリコンであり、前
記遷移金属はニッケルであり、該遷移金属は、１×１０
14イオン／ｃｍ2〜１×１０16イオン／ｃｍ2の範囲の第
１のドーズ量のニッケルイオンのイオン注入として導入
されるようであってもよい。
【００５３】前記アモルファス膜は、５００Å以上の第
１の膜厚を有するシリコンであってよく、前記ニッケル
イオンの前記第１のドーズ量は１×１０14イオン／ｃｍ
2であってもよい。
【００５４】前記第２の高速熱アニール工程は、６５０
℃〜８００℃の平均温度で、１ナノ秒〜１０００秒の範
囲の時間で起こってもよく、高速熱アニールにより、ト
ランジスタのリーク電流を悪化させる、前記薄膜トラン
ジスタ用多結晶膜中のニッケルの偏析の数が最小にされ
るようにしてもよい。
【００５５】前記透明基板はガラスおよび石英からなる
群から選択されてよい。
【００５６】前記透明基板はガラスであり、前記シリコ
ン膜は、ニッケルイオンの注入後、前記第２の高速熱ア
ニール工程の前に、４００℃〜５００℃の範囲の温度に
予熱され、温度は、該予熱温度から前記第２の高速熱ア
ニール温度に、１０℃／秒を上回る昇温速度で昇温さ
れ、これにより、インキュベーション期間中に起こる結
晶成長が最小にされるようにしてもよい。また、前記昇
温速度は、５０℃／秒を上回るようであってもよい。
【００５７】前記透明基板の上に堆積されたバリア層を
さらに有していてもよく、該バリア層は、酸化シリコ
ン、窒化シリコン、および酸化シリコンと窒化シリコン
との組合せからなる群から選択されるようであってもよ
い。
【００５８】以下に作用を説明する。
【００５９】本発明の結晶化方法は、遷移金属（例え
ば、ニッケル）を用いて、結晶化を引き起こすのを助け
ることを含み、短時間の間、高温でアモルファスシリコ
ンをアニールすることを含むので、該遷移金属膜が、連
続する一方向性の成長フロントで該アモルファス膜の高
速結晶化を引き起こす。
【００６０】
【発明の実施の形態】添付の図面を参照しながら、好適
な実施形態についての以下の詳細な説明を考慮すること
により、本発明がより良く理解される。
【００６１】図１から図３に、高電子移動度を有する完
成された多結晶膜を形成するアニール法であって、ニッ
ケルにより引き起こされる２工程アニール法の段階を示
す。ＴＦＴ多結晶半導体膜は、遷移金属とともにアモル
ファス膜を高速熱アニール（ＲＴＡ）することによって
形成される。図１は、アモルファス膜、即ちアモルファ
ス層３の堆積を示す部分断面図である。典型的には、ア
モルファス層３は、透明基板４の上に介在バリア層５を
介して堆積される。アモルファス層３の上には、遷移金
属膜６が堆積される。
【００６２】図２は、第１のアニール工程後の図１のア
モルファス膜３を示す部分断面図である。アモルファス
膜３のうち遷移金属膜６の下にあった部分が使われて、
遷移金属半導体化合物７が形成されている。第１のアニ
ール工程の後、反応しなかった遷移金属膜６は除去され
る。
【００６３】図３は、ＲＴＡを施してアモルファス膜３
を多結晶膜８に変えた後の、図２のアモルファス膜３を
示す部分断面図である。以下の本発明の説明において、
説明の焦点を、多結晶膜の製造に広げることができるこ
と、あるいはＬＣＤ上に作られるＴＦＴに用いる多結晶
膜に狭めることができることが理解される。以下、図１
から図３にまとめた２工程アニール処理の詳細を、図４
から図１１のＴＦＴについて説明する。
【００６４】図４から図１１は、完成された薄膜トラン
ジスタを形成する方法における段階を示し、この方法で
は、２工程アニール処理による多結晶膜の形成を引き起
こすためにニッケルが用いられている。図４から図１１
は、２工程アニール処理、即ち、アモルファス膜および
遷移金属膜をアニールして遷移金属半導体化合物を形成
する第１の工程と、高速熱アニール（ＲＴＡ）を施して
アモルファス膜を結晶化する第２の工程とによって形成
されるＴＦＴ多結晶半導体膜を示している。アニール処
理において遷移金属を含んでいることにより、一方向性
の成長フロントに沿って高速結晶化が促進される。
【００６５】図４は、製造中の薄膜トランジスタ１０の
部分断面図である。薄膜トランジスタ１０は、典型的に
は、液晶ディスプレイ（図示せず）の重要な構成要素の
うちの１つとして用いられる。ＴＦＴ１０は、透明基板
１２を含む。透明基板１２は、ガラスおよび石英からな
る群から選択される。透明基板１２の上には、アモルフ
ァス膜、即ち、アモルファス層１４が堆積される。アモ
ルファス膜１４は、シリコン、ゲルマニウム、およびシ
リコン−ゲルマニウム合金からなる群から選択される。
アモルファス膜１４は、多くのＴＦＴ製造プロセスで
は、ＰＥＣＶＤによって堆積される。幾つかの応用で
は、透明基板１２の上にバリア層１６が堆積される。バ
リア層１６は、酸化シリコン、窒化シリコン、および酸
化シリコンと窒化シリコンとの組合せからなる群から選
択される。本発明の幾つかの局面では、バリア層１６
は、４０００Åの厚みを有するＴＥＯＳ（tetraethyl o
rthosilicate）酸化物である。
【００６６】図５は、酸化物層１８を堆積した後のＴＦ
Ｔ１０の部分断面図である。本発明の幾つかの局面で
は、酸化物層１８は１０００Åの膜厚を有する。酸化物
層１８の堆積の前に、任意の従来のフォトリソグラフィ
ープロセスによってアモルファス層１４をエッチング
し、アモルファス層１４の選択された領域あるいは島を
残す。
【００６７】図６は、酸化物層１８の上に半導体材料膜
２０を堆積させてゲートを形成した後のＴＦＴ１０の部
分断面図である。半導体材料膜２０は、典型的には、多
結晶シリコン、高融点金属、およびポリサイドからなる
群から選択される。しかし、その他の従来の半導体材料
を用いることも適切であり得る。
【００６８】図７は、アモルファス層１４にドーピング
不純物を注入してソース／ドレイン領域を形成する際の
ＴＦＴ１０の部分断面図である。ドーピング不純物は、
ＴＦＴ１０に向けられた矢印２２で示される。ドーピン
グ不純物２２は、リン、砒素およびボロンからなる群か
ら選択される。当該技術分野において周知であるよう
に、これらの不純物を用いて、ソースおよびドレインの
ためのｎ+あるいはｐ+活性領域を形成する。本発明の幾
つかの局面では、別個のＲＴＡ処理工程を用いてドーパ
ント２２（即ち、ドーピング不純物２２）を活性化す
る。
【００６９】図８は、アモルファス膜１４の上に接触す
るように遷移金属膜２４を堆積させた後のＴＦＴ１０の
部分断面図である。遷移金属膜２４は、ニッケル、コバ
ルト、パラジウムおよび白金からなる群から選択され
る。遷移金属膜２４は、スパッタリング技術および電子
ビーム蒸着によって堆積される。遷移金属膜２４の堆積
前に、酸化物層１８は選択的に除去される。
【００７０】ゲート２０をマスクとして用いて、酸化物
層１８は、ＴＦＴ１０からエッチングされる。以下、ゲ
ート２０の下に残っている酸化物層１８をゲート酸化物
層１８と呼ぶ。アモルファス膜１４は参照番号２６で示
す第１の膜厚を有し、遷移金属膜２４は参照番号２８で
示す第２の膜厚を有する。以下に説明する、遷移金属に
よって引き起こされる結晶化により、低リーク電流のト
ランジスタ活性領域が得られる。本発明の１つの局面で
は、遷移金属膜２４の第２の膜厚２８は５Åよりも大き
い。好適な実施形態では、遷移金属膜２４はニッケルで
あり、第２の膜厚２８は５Åよりも大きく、アモルファ
ス膜１４はシリコンであり、その第１の膜厚は５００Å
以上である。薄いトランジスタ活性領域は高電子移動度
およびわずかなリーク電流を有する。
【００７１】図９は、２工程アニール処理の第１のアニ
ール工程を行った後のＴＦＴ１０の部分断面図である。
遷移金属膜２４およびアモルファス膜１４をアニール
し、以下に示す第２の高速熱アニール工程を行う前に、
遷移金属半導体化合物３０を形成している。反応しなか
った遷移金属膜２４（図８）は、硫酸と過酸化水素との
混合物によってエッチングにより除去される。このエッ
チングは、ピラニアエッチ（piranha etch）と呼ばれる
こともある。この清浄工程により、アニールされて遷移
金属半導体化合物３０を形成した遷移金属膜２４（例え
ばニッケル膜）を除く実質的にすべての遷移金属膜２４
がＴＦＴ１０から取り除かれる。アモルファス膜１４が
シリコンであり、遷移金属膜２４がニッケルである場
合、第１のアニール工程により、ニッケル半導体化合物
３０としてシリサイドが生成される。シリサイドは、ニ
ッケルモノシリサイド、ニッケルジシリサイド、および
ニッケルモノシリサイドとニッケルジシリサイドとの混
合物を含むものとして理解される。同様に、アモルファ
ス膜１４がゲルマニウムである場合、ゲルマニウム化物
またはゲルマニウム化ニッケルが形成される。アモルフ
ァス膜１４がシリコン−ゲルマニウム合金である場合、
ニッケル半導体化合物３０はゲルマノシリサイドまたは
ニッケルゲルマノシリサイドである。
【００７２】アモルファス膜１４がシリコンであり、遷
移金属膜２４がニッケルである場合、第１のアニール工
程は、２５０℃〜５５０℃の範囲で３０秒未満の間起こ
る。このような短い持続期間および低い温度により、ニ
ッケル汚染が最小にされる。即ち、隣接する誘電材料
（図示せず）へのニッケルの浸透が最小にされる。ニッ
ケルが誘電材料中に含まれると、誘電体の電気的絶縁機
能が低下する。本発明の好適な実施形態では、アニール
は、２５０℃〜４７０℃の範囲で３０秒未満の間起こ
る。理論で決めようとしているわけはないが、２５０℃
〜４７０℃の範囲でのアニールはニッケルモノシリサイ
ドの形成を引き起こし、４７０℃〜５５０℃の範囲での
アニールはニッケルジシリサイドの形成を引き起こすと
考えられている。これらの２つの形態のシリサイドはと
もに結晶化を助けるために有用であるが、隣接する誘電
体（例えば酸化物）領域へのニッケルの拡散を低減する
ためには、低温アニールが好ましい。
【００７３】図１０は、第２のアニール工程である高速
熱アニールの後のＴＦＴ１０の部分断面図である。ＴＦ
Ｔ１０の上には、金属間絶縁体層、即ち、層間誘電体３
２が堆積される。コンタクトホールは、ソースおよびド
レイン領域の上にある遷移金属半導体化合物３０にアク
セスするため、およびゲート２０にアクセスするために
層間誘電体３２を貫通するものとして規定される。好適
な実施形態では、アモルファス膜１４はシリコンであ
り、遷移金属膜２４はニッケルであり、第２の高速熱ア
ニール工程は、６５０℃〜８００℃の平均温度で、１ナ
ノ秒（ｎｓ）〜１０００秒の時間起こる。アニール時間
の長さは、温度、膜厚、および膜材料に依存する。高速
熱アニール工程の間に、アモルファスシリコン層１４
は、多結晶層３４に変わる。高速アニール処理は、トラ
ンジスタリーク電流を悪化させる、多結晶膜中のニッケ
ル化合物の偏析の数を最小にする。
【００７４】結晶化プロセスでは、高速熱アニール温度
に素早く達することが重要である。この目標を達成する
ために、第２のアニール工程の前にＴＦＴ１０を予熱す
る。その後、高速熱アニール温度に達するまで、非常に
急速に昇温させる。この高速昇温プロセスは、昇温時間
の間に起こる、遷移金属により補助される結晶成長を低
減する。この結晶成長は、温度がより低いときに、低品
質の結晶を生成する。この高速昇温はまた、アモルファ
ス膜１４が結晶化するときに自発的に起こる核形成を防
ぐ役割を果たす。このような自発的な核形成により、典
型的には３０ｃｍ2／Ｖｓ未満の電子移動度特性を有す
るより低品質の結晶体が生成される。
【００７５】本発明の１つの局面では、透明基板１２は
ガラスであり、第１のアニール工程の間に形成されるニ
ッケル半導体化合物３０はニッケルシリサイドである。
第２の高速熱アニール工程の前に、アモルファスシリコ
ン膜１４およびニッケルシリサイド３０は、４００℃〜
５００℃の範囲の温度で予熱される。ＴＦＴ１０の予熱
が終わると、予熱温度から第２の高速熱アニール温度
に、１０℃／秒を上回る昇温速度で昇温させる。好適な
実施形態では、昇温速度は、５０℃／秒を上回る。高速
昇温の温度のため、より低い温度で起こる、遷移金属に
よって補助されるより低品質の結晶成長は、インキュベ
ーション期間中に起こる。さらに、高速昇温時間によ
り、純粋なアモルファス膜領域で自発的に起こる核形成
が最小にされる。好適な実施形態では、高速熱アニール
は、アニール熱源として、タングステン−ハロゲンラン
プ、キセノンアークランプ、およびエキシマレーザを用
いることを含む。様々な予熱温度、昇温中の温度、およ
びアニール温度は、アモルファス膜１４が経る温度とし
て定義されることが理解される。
【００７６】図１１は、完成されたＴＦＴ１０の部分断
面図である。図４から図１０に示すように、基板１２上
にアモルファス膜１４を堆積させ、遷移金属膜２４とと
もにアモルファス膜１４を高速熱アニールすることによ
って形成されたＴＦＴ多結晶半導体膜３４が、透明基板
１２の上にある。図１１はまた、金属層（metal leve
l）３６を示す。金属層３６は、層間誘電体３２を貫通
するビア（via）を満たしており、ＴＦＴ１０のソース
領域、ドレイン領域およびゲート領域にアクセスしてい
る。金属層３６は、ＴＦＴ１０の他の部分へのコンタク
トあるいはその後に堆積される他の金属層または半導体
領域（図示せず）へのコンタクトを形成する準備のため
にパターニングされる。あるいは、ＴＦＴは、アモルフ
ァス膜１４を遷移金属膜２４の上に接するように堆積さ
せて製造される。この場合、膜１４および２４はその
後、上述の方法と同様の方法でアニールされる。また、
本発明のアニール法を用いて、上述の製造プロセスと実
質的に逆順の製造プロセスを経る底部ゲートＴＦＴが製
造される。
【００７７】図１２は、低温で金属により引き起こされ
る結晶化から生じる不規則な成長フロントを示す（先行
技術）。例えば５００℃のアニール温度で、金属により
引き起こされる結晶化は、異方性振る舞いを示す。成長
の異方性の性質は、温度がより低いと高められる。結晶
成長は、繊維の性質を有し、約１００Åの幅の＜１１１
＞配向を有する。より低い温度では、他の結晶配向と比
べて、＜１１１＞配向での差別的成長が高められる。そ
の結果、不規則な形状の複雑な成長フロントが生じる。
ニッケルは、さらなる結晶化を引き起こす成長フロント
の端でアモルファス膜中に拡散する。不規則な成長フロ
ントにより、ニッケル化合物の偏析が、結晶化された膜
に捉えられる可能性が高まる。ニッケルシリサイドは導
電性材料であるため、ニッケル化合物の偏析を有する結
晶化された膜から作られたＴＦＴは高リーク電流を示
す。また、不規則な成長フロントにより、アモルファス
膜が結晶化されるときにアモルファスエンクレーブが成
長フロントの後ろに捉えられる可能性が高まる。アモル
ファスエンクレーブは、ＴＦＴ性能を劣化させ、電子移
動度を低下させる。
【００７８】図１３は、高速熱アニール処理の間にニッ
ケルシリサイド層からシリコンに現れる一方向性の成長
フロントを示す。上で示した図１２の場合のように、ニ
ッケルは、さらなる結晶化を引き起こす成長フロントの
端でアモルファス膜中に拡散する。しかし、図１３に示
す成長フロントは連続している、即ち一方向性である。
一方向性の成長フロントは、シリサイドあるいはアモル
ファス物質がアモルファス膜中に拡散するときにシリサ
イドあるいはアモルファスのエンクレーブを捉えにく
い。成長フロントに沿った結晶化は、より高いアニール
温度ではより異方性でないため、横方向の成長フロント
から突き出る繊維の数はより少ない。結晶学的配向がよ
りランダムになれば、横方向の成長速度はより均一にな
る。そのような膜から作られるＴＦＴは、高電子移動度
および低リーク電流の特性を有する。
【００７９】高速熱アニール温度の上限は、必要な長さ
の横方向の成長が起こるまでにアモルファス膜の核形成
を起こさないような温度に選択される。一般に、アモル
ファスシリコン膜で自発的に起こる核形成は、高速熱ア
ニール温度が約８００℃を越えると、１分未満で起こ
る。この自発的な核形成の発生に必要とされる正確なタ
イミングおよび温度は、特定のアモルファス膜の特性に
依存する。
【００８０】図１４は、ニッケルによって引き起こされ
る結晶化の横方向成長速度を温度の変数とともに示す。
成長速度ｖは、以下の式によって与えられる。 ｖ＝ｖoｅｘｐ（−Ｅa／ｋＴ） ここで、ｖoは周波数ファクタ（ｃｍ2／ｓ）であり、Ｅ
aは活性化エネルギー（ｅＶ）であり、Ｔは絶対温度
（Ｋ）であり、ｋはボルツマン定数（ｅＶ／Ｋ）であ
る。理論で決めようとしているわけではないが、上の式
は、アモルファスシリコンで起こる、ニッケルによって
補助される結晶化の性質を説明しているように思われ
る。横方向の成長に関する上の式に用いられている活性
化エネルギーＥaは２．４ｅＶであり、これは、単結晶
シリコン基板上のアモルファスシリコン膜の従来の固相
結晶化と同じである。この活性化エネルギーの均一性
は、これらの両方のプロセスにおいてＳｉ−Ｓｉ結合に
同じ切断および再配列があることを示唆している。シリ
コン結晶のマトリクスとして機能する、ニッケルジシリ
サイドのほぼ整合する格子構造の存在により、周波数フ
ァクタはｖo＝９．０×１０9ｃｍ2／ｓであり、従来の
ＳＰＣの周波数ファクタの約２４倍である。図１４によ
れば、７５０℃での成長速度は、５５０℃での成長速度
よりも約７７３倍速い。従って、本発明の方法のアニー
ル時間は、先行技術の低温アニール法のほぼ１０００分
の１である。
【００８１】図１４は、特定の温度についての横方向成
長速度を示す。このグラフを用いると、必要とされる長
さの横方向成長を作り出すために必要な時間が計算され
る。例えば、８ミクロンのトランジスタチャネル長は、
約７５０℃で約８秒間のアニール時間で結晶化される。
即ち、７５０℃では、１ミクロン／秒の速度である。こ
のようにアニール時間が短いため、Corning 1737基板な
どのガラス板は、変形せずにより高い温度に耐えること
ができる。さらに、このような短いアニール時間によ
り、従来の炉で行われるより低い温度でのアニールより
も高い生産性が確実に得られる。本発明のより高い温度
でのアニール法により、短時間でより高品質な多結晶膜
が生成される。これは、当該分野において現在まで研究
が進められてきた方向に反している。特定のソース／ド
レイン領域を結晶化するために必要とされる時間はま
た、シリサイドおよびアモルファス膜のジオメトリおよ
び配置に依存する。
【００８２】図１５から図１８は、高電子移動度を有す
る完成されたＴＦＴ用多結晶半導体膜を形成するため
の、ニッケルにより引き起こされる１工程高速熱アニー
ル工程の段階を示す。多結晶膜は、遷移金属とともにア
モルファス膜を高速熱アニールすることによって形成さ
れる。図１から図１１の場合と同様に、本発明は、その
焦点を広げると、多結晶膜の形成を説明している。しか
し、多結晶膜は典型的にはＴＦＴの製造に用いられるた
め、本発明は、多結晶ＴＦＴ膜に関する記載としても説
明される。図１５は、ガラスまたは石英から選択される
透明基板５２を有する薄膜トランジスタ５０を示す。透
明基板５２の上には、アモルファス膜、即ちアモルファ
ス層５４がある。バリア層５６は、透明基板５２とアモ
ルファス膜５４とを分離する。バリア層５６は、酸化シ
リコン、窒化シリコン、および酸化シリコンと窒化シリ
コンとの組合せからなる材料の群から選択される。アモ
ルファス膜５４は、第１の膜厚５８を有する。
【００８３】図１６は、層間誘電体６０を堆積した後の
ＴＦＴ５０の部分断面図である。層間誘電体６０は、ア
モルファス膜５４の選択された領域を露出するようにエ
ッチングされる。即ち、層間誘電体６０は、アモルファ
ス膜５４の選択された領域の上に堆積される。
【００８４】図１７は、アモルファス膜５４の選択され
た領域の上にフォトレジスト層６２を堆積した後のＴＦ
Ｔ５０の部分断面図である。フォトレジスト６２は、層
間誘電体６０のパターンとほぼ一致するようにパターニ
ングされている。このようにして、アモルファス膜５４
の選択された領域が露出される。アモルファス膜５４の
選択された領域は、層間誘電体６０およびフォトレジス
ト６２を貫通するビア、即ち開口によって露出されたま
まにされる。アモルファス膜５４に遷移金属を導入す
る。遷移金属の導入は、無電解めっき、選択的化学蒸
着、および第１のドーズ量のイオン注入からなる群から
選択される。選択的化学蒸着は、遷移金属を含む金属有
機化合物を形成することと、酸化物などの材料を用い
て、遷移金属が望ましくない領域を覆うこととを含む。
好ましくは、遷移金属は、イオンとしてアモルファス膜
５４に注入される。遷移金属イオンは、参照番号６４で
示され、ＴＦＴ５０の方に向く矢印として示されてい
る。一般に、遷移金属イオン６４は、アモルファス膜５
４中に分布され、イオンの濃度はアモルファス膜５４の
中心で最も高くなる。即ち、イオンの濃度は、アモルフ
ァス膜５４のうちでフォトレジスト６２の間隙の下にあ
る領域で最も高くなる。イオン６４は、アモルファス膜
５４の中心領域からガウス分布パターンに従うが、標準
偏差は、イオン分布パターンを実質的に均一にするため
には十分に大きい。
【００８５】アモルファス膜５４は、シリコン、ゲルマ
ニウム、およびシリコン−ゲルマニウム合金からなる群
から選択される。好適な実施形態では、アモルファス膜
５４はシリコンであり、遷移金属６４はニッケルであ
り、ニッケルイオンの第１のドーズ量は１×１０14イオ
ン／ｃｍ2〜１×１０16イオン／ｃｍ2までの範囲であ
る。本発明の１つの局面では、アモルファスシリコン層
５４の第１の膜厚５８は５００Åであり、第１のドーズ
量は１×１０14イオン／ｃｍ2である。
【００８６】図１８は、高速熱アニール後のＴＦＴ５０
の部分断面図である。フォトレジスト６２は、ＴＦＴ５
０から取り除かれている。ＲＴＡ処理は、アモルファス
膜５４を少なくとも部分的に多結晶膜６６に変える。ニ
ッケルは、連続する一方向性の成長フロントでアモルフ
ァス膜５４の高速結晶化を引き起こす。高速熱アニール
は、６５０℃〜８００℃の範囲の平均温度で、１ｎｓ〜
１０００秒の範囲の時間起こる。アニール熱源は、タン
グステン−ハロゲンランプ、キセノンアークランプ、お
よびエキシマレーザからなる群から選択される。
【００８７】本発明の１つの局面では、透明基板５２は
ガラスであり、ニッケルイオン６４が注入されたアモル
ファスシリコン膜５４は、高速熱アニール工程の前に、
４００℃〜５００℃の範囲の温度に予熱される。予熱
後、予熱温度から高速熱アニール温度まで、１０℃／秒
を上回る昇温速度で昇温させる。好ましくは、昇温速度
は、５０℃／秒を上回る。図１５から図１８は、本発明
による、アモルファス膜５４を結晶化するための１工程
高速熱アニール処理を大まかに示している。図１５から
図１８に示す１工程高速熱アニール処理は、完成された
ＴＦＴトランジスタの多結晶ソース／ドレイン領域の形
成に適用できる。図４から図１１に示す２工程アニール
処理については、完成されたＴＦＴの製造工程をより具
体的に説明しているが、この１工程の方法については、
説明を簡潔にするために、そのような具体的な説明を省
略している。
【００８８】図１９は、高電子移動度を有する薄膜トラ
ンジスタの形成においてアモルファス膜を結晶化する２
工程アニール法を説明するためのフローチャートであ
る。工程７０で、薄膜トランジスタを形成するためのア
モルファス膜を与える。工程７２で、第１の膜厚を有す
るアモルファス膜の層を堆積させる。工程７４で、アモ
ルファス膜の上に接するように、第２の膜厚を有する遷
移金属膜の層を堆積させる。工程７６で、工程７２およ
び７４で堆積された膜をアニールし、アモルファス膜の
うちで遷移金属の下にある部分が使われて遷移金属半導
体化合物が形成される。次に続く工程８２および８４
は、任意に設けられる工程であり、これらの工程につい
ては後述する。工程７８で、高速熱アニールを施し、ア
モルファス膜を少なくとも部分的に多結晶膜に変える。
工程８０は、製品の完成を表す。即ち、遷移金属が、連
続する一方向性の成長フロントでアモルファス膜の高速
結晶化を引き起こす多結晶膜である。
【００８９】アモルファス膜は、シリコン、ゲルマニウ
ム、およびシリコン−ゲルマニウム合金からなる群から
選択される。遷移金属膜は、ニッケル、コバルト、パラ
ジウムおよび白金からなる群から選択される。本発明の
１つの局面では、アモルファス膜はシリコンであり、遷
移金属膜はニッケルであり、ニッケル膜の第２の膜厚は
５Åよりも大きい。本発明の１つの好適な実施形態で
は、アモルファスシリコン膜の第１の膜厚は約５００Å
である。本発明の別の局面では、工程７６は、２５０℃
〜５５０℃の範囲の温度で、３０秒未満の間アニールを
行う工程を包含する。好ましくは、このアニールは、２
５０℃〜４７０℃までの範囲の温度で行われる。
【００９０】工程７８は、６５０℃〜８００℃の範囲の
平均温度で１ｎｓ〜１０００秒までの時間、高速熱アニ
ールを行う工程を包含する。このようにして、工程７８
のアニール処理において、タングステン−ハロゲンラン
プ、キセノンアークランプ、およびエキシマレーザなど
が用いられる。本発明の方法は、低コストのランプヒー
タおよびより高価なレーザ技術とともに用いるのに適切
である。工程７８はまた、上で特定した範囲外の高温お
よび低温を有するが平均温度は６５０℃〜８００℃であ
る熱源の使用を含む。
【００９１】典型的には、この方法は、透明基板の上に
アモルファス膜を堆積させるさらなる工程を含む。この
透明基板は、ガラスおよび石英からなる群から選択され
る。そのようなプロセスで形成された薄膜トランジスタ
は、液晶ディスプレイにおいて用いるのに適切である。
この方法はさらに、工程７２の前に、透明基板の上にバ
リア層を堆積させるさらなる工程を含む。バリア層は、
酸化シリコン、窒化シリコン、および酸化シリコンと窒
化シリコンとの組合せからなる材料の群から選択され
る。
【００９２】図１９はまた、アモルファス膜を予熱する
工程８２を示す。本発明の１つの局面では、透明基板は
ガラスであり、アモルファス膜はシリコンであり、遷移
金属はニッケルである。その後、シリコン膜を４００℃
〜５００℃の範囲の温度で予熱する。工程８４で、工程
８２の予熱温度から工程７８のＲＴＡ温度に、１０℃／
秒を上回る昇温速度、好ましくは５０℃／秒を上回る昇
温速度で昇温させる。
【００９３】図５に示すように、この方法はまた、工程
７２で堆積されたアモルファス膜の選択された領域をエ
ッチングする工程と、エッチングで除去されなかったア
モルファス膜の表面の上に酸化物層を堆積させてゲート
酸化物層を形成する工程とを包含する。さらに、この方
法は、ゲート酸化物層の表面の上に半導体材料膜を堆積
させる工程を包含する。半導体材料は、多結晶シリコ
ン、ＭｏおよびＴａなどの高融点金属、ならびにポリサ
イドからなる群から選択される。図７に示すように、こ
の方法は、アモルファス膜にドーピング不純物を注入し
てソース／ドレイン領域を形成するさらなる工程を包含
する。
【００９４】図２０は、アモルファス膜を結晶化して高
電子移動度を有する薄膜トランジスタを形成する１工程
アニール法の工程を説明するためのフローチャートであ
る。工程９０で、薄膜トランジスタを形成するためのア
モルファス膜を与える。典型的には、アモルファス膜
は、シリコン、ゲルマニウム、およびシリコン−ゲルマ
ニウム合金である。工程９２で、第１の膜厚を有するア
モルファス膜の層を堆積させる。工程９４で、アモルフ
ァス膜に遷移金属を導入する。遷移金属の導入は、無電
解めっき、選択的化学蒸着、および第１のドーズ量のイ
オン注入からなる群から選択される。遷移金属は、ニッ
ケル、コバルト、パラジウムおよび白金からなる群から
選択される。次に続く工程１００および１０２は、任意
に設けられる工程であり、これらの工程については後述
する。工程９６で、高速熱アニールを施し、アモルファ
ス膜を少なくとも部分的に多結晶膜に変える。工程９８
は、製品の完成を表す。即ち、遷移金属が、連続する一
方向性の成長フロントでアモルファス膜の高速結晶化を
引き起こす多結晶膜である。
【００９５】本発明の１つの局面では、透明基板が与え
られる。この透明基板は、ガラスおよび石英からなる群
から選択される。その後、工程９２は、透明基板の上に
アモルファス膜を堆積させる工程を包含する。従って、
薄膜トランジスタは、液晶ディスプレイで使用するため
に適切である。本発明の１つの局面では、透明基板はガ
ラスであり、アモルファス膜はシリコンであり、遷移金
属はニッケルである。図２０においては、工程９６の前
に、さらなる工程を包含する。工程１００で、４００℃
〜５００℃の範囲の温度でアモルファスシリコン膜を予
熱する。工程１０２で、工程１００の予熱温度から工程
９６のＲＴＡ温度に、１０℃／秒を上回る昇温速度、好
ましくは、５０℃／秒を上回る昇温速度で昇温させる。
【００９６】本発明の１つの局面では、アモルファス膜
はシリコンであり、遷移金属はニッケルであり、工程９
４でのニッケルイオンの第１のドーズ量は１×１０14イ
オン／ｃｍ2〜１×１０16イオン／ｃｍ2の範囲である。
本発明の１つの好適な局面では、工程９２は、約５００
Åの第１の膜厚を有するアモルファスシリコン膜を堆積
させる工程を包含し、工程９４は、１×１０14イオン／
ｃｍ2の第１のドーズ量を含む。
【００９７】工程９６は、６５０℃〜８００℃の範囲の
平均温度で１ｎｓ〜１０００秒の時間、高速熱アニール
を行なう工程を包含する。工程９６は、タングステン−
ハロゲンランプ、キセノンアークランプ、およびエキシ
マレーザを用いてアニールを行なう工程を包含する。本
発明の１つの局面では、工程９２の前に、透明基板の上
にバリア層を堆積させるさらなる工程が加えられ、バリ
ア層は、酸化シリコン、窒化シリコン、および酸化シリ
コンと窒化シリコンとの組合せからなる材料の群から選
択される。
【００９８】図２０に示される方法は概ね図１５から図
１８に対応する。対応する図１６に示されるように、工
程９２で堆積されたアモルファス膜の選択された領域の
上に層間誘電体を堆積させるさらなる工程を包含する。
図１７に示されるように、層間誘電体の上にフォトレジ
ストの層を堆積させる工程を包含する。フォトレジスト
層は、工程９４のニッケル注入の間、層間誘電体をニッ
ケル汚染から保護する。多結晶膜を形成するこの一般的
な方法もまた、ＴＦＴソース／ドレイン領域の形成に適
用できる。
【００９９】先行技術の金属により引き起こされる結晶
化方法は、結晶化温度を下げるという目的を有してい
た。本発明は、全体的な熱収支を削減する。本発明では
より高い温度を用いるため、アニール時間が大幅に短縮
されるとともに、ＬＣＤのガラス基板が受ける熱応力が
大幅に低減される。さらに、本発明の方法によって達成
される結晶化は、以前から知られているＴＦＴ用多結晶
膜製造方法よりも優れている。最後に、本発明の高速熱
アニールを行なうために必要とされる機器のコストは、
レーザアニール機器のコストの約３分の１である。当業
者は、本発明により、プロセス工程およびＩＣ構造の変
形、ならびに本発明のその他の実施形態を思い付くであ
ろう。
【０１００】
【発明の効果】本発明によれば、アモルファス膜をアニ
ールして、薄膜トランジスタに適切な多結晶膜を形成す
る方法が提供される。本発明の多結晶膜を用いた薄膜ト
ランジスタは、高電子移動度を有する。
【０１０１】また、本発明の多結晶膜を形成するための
結晶化方法は、金属により引き起こされる結晶化を改良
している。また、ＲＴＡプロセスを取り込んでアニール
処理時間を短縮し、それによりアニールのコストを削減
することができるので低コストで行うことができる。
【図面の簡単な説明】
【図１】高電子移動度を有する完成された多結晶膜を形
成する２工程アニール法であって、ニッケルにより引き
起こされる２工程アニール法の１つの段階を示す図であ
って、アモルファス膜の堆積を示す部分断面図である。
【図２】高電子移動度を有する完成された多結晶膜を形
成する２工程アニール法であって、ニッケルにより引き
起こされる２工程アニール法の１つの段階を示す図であ
って、第１のアニール工程後の図１のアモルファス膜を
示す部分断面図である。
【図３】高電子移動度を有する完成された多結晶膜を形
成する２工程アニール法であって、ニッケルにより引き
起こされる２工程アニール法の１つの段階を示す図であ
り、高速熱アニール（ＲＴＡ）を施してアモルファス膜
を多結晶膜に変えた後の、図２のアモルファス膜を示す
部分断面図である。
【図４】完成された薄膜トランジスタを形成する方法で
あって、ニッケルを用いて２工程アニール処理による多
結晶膜の形成を引き起こしている方法の１つの段階を示
す図であり、アモルファス層の堆積を示す部分断面図で
ある。
【図５】完成された薄膜トランジスタを形成する方法で
あって、ニッケルを用いて２工程アニール処理による多
結晶膜の形成を引き起こしている方法の１つの段階を示
す図であり、酸化物層を堆積した後のＴＦＴの部分断面
図である。
【図６】完成された薄膜トランジスタを形成する方法で
あって、ニッケルを用いて２工程アニール処理による多
結晶膜の形成を引き起こしている方法の１つの段階を示
す図であり、酸化物層の上に半導体材料膜を堆積させて
ゲートを形成した後のＴＦＴの部分断面図である。
【図７】完成された薄膜トランジスタを形成する方法で
あって、ニッケルを用いて２工程アニール処理による多
結晶膜の形成を引き起こしている方法の１つの段階を示
す図であり、アモルファス層にドーピング不純物を注入
してソース／ドレイン領域を形成する際のＴＦＴの部分
断面図である。
【図８】完成された薄膜トランジスタを形成する方法で
あって、ニッケルを用いて２工程アニール処理による多
結晶膜の形成を引き起こしている方法の１つの段階を示
す図であり、アモルファス膜の上に接触するように遷移
金属膜を堆積させた後のＴＦＴの部分断面図である。
【図９】完成された薄膜トランジスタを形成する方法で
あって、ニッケルを用いて２工程アニール処理による多
結晶膜の形成を引き起こしている方法の１つの段階を示
す図であり、２工程アニール処理の第１のアニール工程
を行った後のＴＦＴの部分断面図である。
【図１０】完成された薄膜トランジスタを形成する方法
であって、ニッケルを用いて２工程アニール処理による
多結晶膜の形成を引き起こしている方法の１つの段階を
示す図であり、第２のアニール工程である高速熱アニー
ルの後のＴＦＴの部分断面図である。
【図１１】完成された薄膜トランジスタを形成する方法
であって、ニッケルを用いて２工程アニール処理による
多結晶膜の形成を引き起こしている方法の１つの段階を
示す図であり、完成されたＴＦＴの部分断面図である。
【図１２】先行技術による、低温で金属により引き起こ
される結晶化から生じる不規則な成長フロントを示す図
である。
【図１３】高速熱アニール処理の間にニッケルシリサイ
ド層からシリコンに現れる一方向性の成長フロントを示
す図である。
【図１４】温度の変数に対する、ニッケルにより引き起
こされる結晶化の横方向成長速度を示す図である。
【図１５】高電子移動度を有する完成された多結晶膜を
形成するための、ニッケルにより引き起こされる１つの
高速熱アニール工程の１つの段階を示す図であって、ガ
ラスまたは石英から選択される透明基板を有するＴＦＴ
を示す図である。
【図１６】高電子移動度を有する完成された多結晶膜を
形成するための、ニッケルにより引き起こされる１つの
高速熱アニール工程の１つの段階を示す図であって、層
間誘電体を堆積した後のＴＦＴの部分断面図である。
【図１７】高電子移動度を有する完成された多結晶膜を
形成するための、ニッケルにより引き起こされる１つの
高速熱アニール工程の１つの段階を示す図であって、ア
モルファス膜の選択された領域の上にフォトレジスト層
を堆積した後のＴＦＴの部分断面図である。
【図１８】高電子移動度を有する完成された多結晶膜を
形成するための、ニッケルにより引き起こされる１つの
高速熱アニール工程の１つの段階を示す図であって、高
速熱アニール後のＴＦＴの部分断面図である。
【図１９】高電子移動度を有する薄膜トランジスタの形
成においてアモルファス膜を結晶化する２工程アニール
法の工程を説明するためのフロー図である。
【図２０】アモルファス膜を結晶化させて高電子移動度
を有する薄膜トランジスタを形成する１工程アニール法
の工程を説明するためのフロー図である。
【符号の説明】
３ アモルファス膜 ４ 透明基板 ５ バリア層 ６ 遷移金属膜 ７ 遷移金属半導体化合物 ８ 多結晶膜 １０ 薄膜トランジスタ １２ 透明基板 １４ アモルファス膜 １６ バリア層 １８ 酸化物層 ２０ 半導体材料膜 ２２ ドーピング不純物 ２４ 遷移金属膜 ２６ 第１の膜厚 ２８ 第２の膜厚 ３０ 遷移金属半導体化合物 ３２ 層間誘電体 ３４ 多結晶層 ３６ 金属層 ５０ 薄膜トランジスタ ５２ 透明基板 ５４ アモルファス膜 ５６ バリア層 ５８ 第１の膜厚 ６０ 層間誘電体 ６２ フォトレジスト ６４ 遷移金属イオン ６６ 多結晶膜

Claims (50)

    【特許請求の範囲】
  1. 【請求項１】 高電子移動度を有する薄膜トランジスタ
    の形成における、アモルファス膜の結晶化方法であっ
    て、 （ａ）第１の膜厚を有するアモルファス膜の層を堆積さ
    せる工程と、 （ｂ）該アモルファス膜の上に接するように、第２の膜
    厚を有する遷移金属膜の層を堆積させる工程と、 （ｃ）該アモルファス膜のうちで該遷移金属の下にある
    部分が使われて遷移金属半導体化合物を形成するよう
    に、該工程（ａ）および（ｂ）で堆積された膜をアニー
    ルする工程と、 （ｄ）高速熱アニールを施して、該アモルファス膜を少
    なくとも部分的に多結晶膜に変える工程とを包含し、該
    遷移金属膜が、連続する一方向性の成長フロントで該ア
    モルファス膜の高速結晶化を引き起こす、方法。
  2. 【請求項２】 前記アモルファス膜は、シリコン、ゲル
    マニウム、およびシリコン−ゲルマニウム合金からなる
    群から選択される、請求項１に記載の方法。
  3. 【請求項３】 前記遷移金属は、ニッケル、コバルト、
    パラジウム、および白金からなる群から選択される、請
    求項２に記載の方法。
  4. 【請求項４】 前記アモルファス膜はシリコンであり、
    前記遷移金属膜の前記第２の膜厚は５Åよりも大きく、
    薄い遷移金属の膜厚により、低リーク電流のトランジス
    タ活性領域の結晶化が引き起こされる、請求項３に記載
    の方法。
  5. 【請求項５】 前記アモルファス膜はシリコンであり、
    前記工程（ａ）は、５００Å以上の第１の膜厚を有する
    アモルファスシリコン膜を堆積させる工程を包含する、
    請求項４に記載の方法。
  6. 【請求項６】 前記遷移金属はニッケルであり、前記工
    程（ｃ）は、２５０℃〜５５０℃の範囲の温度で約３０
    秒未満の間、アニールを行う工程を包含し、これによ
    り、短時間および低温によってニッケル汚染が最小にさ
    れる、請求項４に記載の方法。
  7. 【請求項７】 前記工程（ｃ）は２５０℃〜４７０℃の
    範囲の温度で約３０秒未満の間、アニールを行う工程を
    包含する、請求項６に記載の方法。
  8. 【請求項８】 前記工程（ｄ）は、６５０℃〜８００℃
    の範囲の平均温度で１ナノ秒〜１０００秒の範囲の時
    間、高速熱アニールを行う工程を包含し、これにより、
    高温でのアニールによって、前記トランジスタのリーク
    電流を悪化させる、多結晶シリコン中のニッケル化合物
    の偏析の数が最小にされる、請求項６に記載の方法。
  9. 【請求項９】 透明基板を与える工程をさらに包含し、
    該透明基板はガラスおよび石英からなる群から選択さ
    れ、前記工程（ａ）は、該透明基板の上に前記アモルフ
    ァス膜を堆積させる工程を包含し、これにより、前記薄
    膜トランジスタは、液晶ディスプレイにおいて用いるの
    に適切である、請求項３に記載の方法。
  10. 【請求項１０】 前記透明基板はガラスであり、前記ア
    モルファス膜はシリコンであり、前記遷移金属はニッケ
    ルであり、前記工程（ｄ）の前に、 （ｅ）４００℃〜５００℃の範囲の温度で該アモルファ
    ス膜を予熱する工程と、 （ｆ）該工程（ｅ）の予熱温度から前記工程（ｄ）の高
    速熱アニール温度まで、１０℃／秒を上回る昇温速度で
    昇温させる工程とをさらに包含し、これにより、インキ
    ュベーション時間の間に最小の結晶成長が起こる、請求
    項９に記載の方法。
  11. 【請求項１１】 前記工程（ｆ）は５０℃／秒を上回る
    昇温速度での昇温を含む、請求項１０に記載の方法。
  12. 【請求項１２】 酸化シリコン、窒化シリコン、および
    酸化シリコンと窒化シリコンとの組合せからなる群から
    選択されるバリア層を与える工程をさらに包含し、前記
    工程（ａ）の前に、 （ｈ）前記透明基板の上に該バリア層を堆積させる工程
    をさらに包含する、請求項１０に記載の方法。
  13. 【請求項１３】 前記工程（ａ）の後に、 （ｉ）該工程（ａ）で堆積された該アモルファス膜の選
    択された領域をエッチングする工程と、 （ｊ）該工程（ｉ）でエッチング除去されなかった該ア
    モルファス膜の表面上に酸化物膜を堆積させてゲート酸
    化物層を形成する工程とをさらに包含する、請求項１に
    記載の方法。
  14. 【請求項１４】 多結晶シリコン、高融点金属、および
    ポリサイドからなる群から選択される半導体材料膜が与
    える工程をさらに包含し、前記工程（ｊ）の後に、 （ｋ）前記ゲート酸化物層の表面上に該半導体材料膜を
    堆積させてゲートを形成する工程をさらに包含する、請
    求項１３に記載の方法。
  15. 【請求項１５】 前記工程（ｋ）の後に、 （ｌ）前記アモルファス膜にドーピング不純物を注入し
    てソース／ドレイン領域を形成する工程をさらに包含
    し、該ドーピング不純物は、リン、砒素およびボロンか
    らなる群から選択される、請求項１４に記載の方法。
  16. 【請求項１６】 前記工程（ｄ）は、タングステン−ハ
    ロゲンランプ、キセノンアークランプ、およびエキシマ
    レーザ熱源を用いてアニールを行う工程を包含する、請
    求項１に記載の方法。
  17. 【請求項１７】 高電子移動度を有する薄膜トランジス
    タの形成における、アモルファス膜の結晶化方法であっ
    て、 （ａ）第１の膜厚を有する該アモルファス膜の層を堆積
    させる工程と、 （ｂ）該アモルファス膜に遷移金属を導入する工程と、 （ｃ）高速熱アニールを施して、該アモルファス膜を少
    なくとも部分的に多結晶膜に変える工程とを包含し、そ
    れにより、該遷移金属が、連続する一方向性の成長フロ
    ントで該アモルファス膜の高速結晶化を引き起こす、方
    法。
  18. 【請求項１８】 前記アモルファス膜は、シリコン、ゲ
    ルマニウム、およびシリコン−ゲルマニウム合金からな
    る群から選択される、請求項１７に記載の方法。
  19. 【請求項１９】 前記遷移金属は、ニッケル、コバル
    ト、パラジウム、および白金からなる群から選択され
    る、請求項１８に記載の方法。
  20. 【請求項２０】 前記工程（ｂ）は、無電解めっき、選
    択的化学蒸着、および第１のドーズ量のイオン注入から
    なる群から選択される、遷移金属の導入工程を含む、請
    求項１９に記載の方法。
  21. 【請求項２１】 前記アモルファス膜はシリコンであ
    り、前記遷移金属はニッケルであり、前記工程（ｂ）の
    前記遷移金属の導入工程は、ニッケルイオンの１×１０
    14イオン／ｃｍ2〜１×１０16イオン／ｃｍ2の範囲の第
    １のドーズ量でのイオン注入を含む、請求項２０に記載
    の方法。
  22. 【請求項２２】 前記工程（ａ）は、５００Å以上の第
    １の膜厚を有するアモルファスシリコン膜を堆積させる
    工程を包含し、前記工程（ｂ）は、１×１０ 14イオン／
    ｃｍ2の第１のドーズ量でのイオン注入を含む、請求項
    ２１に記載の方法。
  23. 【請求項２３】 前記工程（ｃ）は、６５０℃〜８００
    ℃の範囲の平均温度で１ナノ秒〜１０００秒の範囲の時
    間の高速熱アニールを行う工程を包含し、これにより、
    高温でのアニールによって、前記トランジスタリーク電
    流を悪化させる、多結晶シリコン中のニッケル化合物の
    偏析の数が最小にされる、請求項２１に記載の方法。
  24. 【請求項２４】 透明基板を与える工程をさらに包含
    し、該透明基板はガラスおよび石英からなる群から選択
    され、前記工程（ａ）は、該透明基板の上に前記アモル
    ファス膜を堆積させる工程を包含し、これにより、前記
    薄膜トランジスタは、液晶ディスプレイにおいて使用す
    るのに適切である、請求項１９に記載の方法。
  25. 【請求項２５】 前記透明基板はガラスであり、前記遷
    移金属はニッケルであり、前記アモルファス膜はシリコ
    ンであり、前記工程（ｃ）の前に、 （ｄ）４００℃〜５００℃の範囲の温度で該アモルファ
    ス膜を予熱する工程と、 （ｅ）該工程（ｄ）の予熱温度から前記工程（ｃ）の高
    速熱アニール温度まで、１０℃／秒を上回る昇温速度で
    昇温させる工程とをさらに包含し、これにより、該工程
    （ｄ）の前のインキュベーション時間の間に起こる結晶
    成長が最小にされる、請求項２４に記載の方法。
  26. 【請求項２６】 前記工程（ｅ）は、５０℃／秒を上回
    る昇温速度での昇温を含む、請求項２５に記載の方法。
  27. 【請求項２７】 前記工程（ｂ）の前に、 （ｆ）前記工程（ａ）で堆積された前記アモルファス膜
    の選択された領域の上に層間誘電体を堆積させる工程
    と、 （ｇ）該工程（ｆ）で堆積された該層間誘電体の上にフ
    ォトレジストの層を堆積させる工程とをさらに包含し、
    これにより、該層間誘電体は、前記工程（ｂ）における
    遷移金属の導入の間、遷移金属の汚染から保護される、
    請求項１７に記載の方法。
  28. 【請求項２８】 前記工程（ｃ）は、タングステン−ハ
    ロゲンランプ、キセノンアークランプ、およびエキシマ
    レーザ熱源を用いてアニールを行う工程を包含する、請
    求項１７に記載の方法。
  29. 【請求項２９】 透明基板と、 該透明基板の上にある薄膜トランジスタ用多結晶半導体
    膜とを含む薄膜トランジスタであって、該薄膜トランジ
    スタ用多結晶半導体膜は、該透明基板の上にアモルファ
    ス膜を堆積させ、遷移金属とともに該アモルファス膜を
    高速熱アニールすることによって形成され、ここにおい
    て、該遷移金属をアニール処理に含めることにより、一
    方向性の成長フロントに沿って高速結晶化が促進され
    る、薄膜トランジスタ。
  30. 【請求項３０】 前記アモルファス膜は、シリコン、ゲ
    ルマニウム、およびシリコン−ゲルマニウム合金からな
    る群から選択される、請求項２９に記載の薄膜トランジ
    スタ。
  31. 【請求項３１】 前記遷移金属は、ニッケル、コバル
    ト、パラジウムおよび白金からなる群から選択される、
    請求項３０に記載の薄膜トランジスタ。
  32. 【請求項３２】 前記アモルファス膜は第１の膜厚を有
    し、前記遷移金属は、該アモルファス膜の上に接するよ
    うに第２の膜厚を有する層として堆積され、前記薄膜ト
    ランジスタ用多結晶半導体膜は２工程アニール処理によ
    って形成され、該２工程アニール処理は、該遷移金属お
    よび該アモルファス膜をアニールして遷移金属半導体化
    合物を形成する第１のアニール工程と、高速熱アニール
    を行って該アモルファス膜を結晶化させる第２の高速熱
    アニール工程とを包含する、請求項３１に記載の薄膜ト
    ランジスタ。
  33. 【請求項３３】 前記遷移金属はニッケルであり、前記
    ニッケル層の第２の膜厚は５Åよりも大きい、請求項３
    ２に記載の薄膜トランジスタ。
  34. 【請求項３４】 前記アモルファス膜は、５００Å以上
    の第１の膜厚を有するシリコンである、請求項３３に記
    載の薄膜トランジスタ。
  35. 【請求項３５】 前記アモルファス膜はシリコンであ
    り、前記遷移金属はニッケルであり、前記第１のアニー
    ル工程は、２５０℃〜５５０℃の範囲の温度で３０秒未
    満の時間で起こり、この短い持続時間および低温によ
    り、遷移金属の汚染が最小にされる、請求項３２に記載
    の薄膜トランジスタ。
  36. 【請求項３６】 前記第１のアニール工程は、２５０℃
    〜４７０℃の範囲の温度で起こる、請求項３５に記載の
    薄膜トランジスタ。
  37. 【請求項３７】 前記第２の高速熱アニール工程は、６
    ５０℃〜８００℃の平均温度で、１ナノ秒〜１０００秒
    の範囲の時間で起こり、この高速アニール処理により、
    トランジスタのリーク電流を悪化させる、多結晶シリコ
    ン中の遷移金属の偏析の数が最小にされる、請求項３５
    に記載の薄膜トランジスタ。
  38. 【請求項３８】 前記透明基板はガラスおよび石英から
    なる群から選択される、請求項３２に記載の薄膜トラン
    ジスタ。
  39. 【請求項３９】 前記透明基板はガラスであり、前記遷
    移金属はニッケルであり、前記第１のアニール工程の間
    に形成された前記遷移金属半導体化合物はニッケルシリ
    サイドであり、前記アモルファス膜および該ニッケルシ
    リサイドは、前記第２の高速熱アニール工程の前に、４
    ００℃〜５００℃の範囲の温度で予熱され、温度は、該
    予熱温度から該第２の高速熱アニール温度まで、１０℃
    ／秒を上回る昇温速度で昇温され、これにより、インキ
    ュベーション期間中に最小の結晶成長が起こる、請求項
    ３８に記載の薄膜トランジスタ。
  40. 【請求項４０】 前記昇温速度は、５０℃／秒を上回
    る、請求項３９に記載の薄膜トランジスタ。
  41. 【請求項４１】 前記透明基板の上に堆積されたバリア
    層をさらに有し、該バリア層は、酸化シリコン、窒化シ
    リコン、および酸化シリコンと窒化シリコンとの組合せ
    からなる群から選択される、請求項３９に記載の薄膜ト
    ランジスタ。
  42. 【請求項４２】 前記アモルファス膜の前記第２の高速
    熱アニール工程は、タングステン−ハロゲンランプ、キ
    セノンアークランプ、およびエキシマレーザ熱源を用い
    て行われる、請求項２９に記載の薄膜トランジスタ。
  43. 【請求項４３】 前記多結晶膜は１つの高速熱アニール
    工程により形成され、前記アモルファス膜は第１の膜厚
    を有し、前記遷移金属は該アモルファス膜に導入され、
    前記遷移金属の該アモルファス膜への該導入は、無電解
    めっき、選択的化学蒸着、および第１のドーズ量のイオ
    ン注入からなる群から選択される、請求項３１に記載の
    薄膜トランジスタ。
  44. 【請求項４４】 前記アモルファス膜はシリコンであ
    り、前記遷移金属はニッケルであり、該遷移金属は、１
    ×１０14イオン／ｃｍ2〜１×１０16イオン／ｃｍ2の範
    囲の第１のドーズ量のニッケルイオンのイオン注入とし
    て導入される、請求項４３に記載の薄膜トランジスタ。
  45. 【請求項４５】 前記アモルファス膜は、５００Å以上
    の第１の膜厚を有するシリコンであり、前記ニッケルイ
    オンの前記第１のドーズ量は１×１０14イオン／ｃｍ2
    である、請求項４４に記載の薄膜トランジスタ。
  46. 【請求項４６】 前記第２の高速熱アニール工程は、６
    ５０℃〜８００℃の平均温度で、１ナノ秒〜１０００秒
    の範囲の時間で起こり、高速熱アニールにより、トラン
    ジスタのリーク電流を悪化させる、前記薄膜トランジス
    タ用多結晶膜中のニッケルの偏析の数が最小にされる、
    請求項４４に記載の薄膜トランジスタ。
  47. 【請求項４７】 前記透明基板はガラスおよび石英から
    なる群から選択される、請求項４６に記載の薄膜トラン
    ジスタ。
  48. 【請求項４８】 前記透明基板はガラスであり、前記シ
    リコン膜は、ニッケルイオンの注入後、前記第２の高速
    熱アニール工程の前に、４００℃〜５００℃の範囲の温
    度に予熱され、温度は、該予熱温度から前記第２の高速
    熱アニール温度に、１０℃／秒を上回る昇温速度で昇温
    され、これにより、インキュベーション期間中に起こる
    結晶成長が最小にされる、請求項４７に記載の薄膜トラ
    ンジスタ。
  49. 【請求項４９】 前記昇温速度は、５０℃／秒を上回
    る、請求項４８に記載の薄膜トランジスタ。
  50. 【請求項５０】 前記透明基板の上に堆積されたバリア
    層をさらに有し、該バリア層は、酸化シリコン、窒化シ
    リコン、および酸化シリコンと窒化シリコンとの組合せ
    からなる群から選択される、請求項４８に記載の薄膜ト
    ランジスタ。
JP17362798A 1997-06-20 1998-06-19 アモルファス膜の結晶化方法および薄膜トランジスタ Expired - Fee Related JP3580473B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/879.386 1997-06-20
US08/879,386 US6066547A (en) 1997-06-20 1997-06-20 Thin-film transistor polycrystalline film formation by nickel induced, rapid thermal annealing method

Publications (2)

Publication Number Publication Date
JPH1187242A true JPH1187242A (ja) 1999-03-30
JP3580473B2 JP3580473B2 (ja) 2004-10-20

Family

ID=25374050

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17362798A Expired - Fee Related JP3580473B2 (ja) 1997-06-20 1998-06-19 アモルファス膜の結晶化方法および薄膜トランジスタ

Country Status (2)

Country Link
US (2) US6066547A (ja)
JP (1) JP3580473B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7901978B2 (en) 2005-04-11 2011-03-08 National University Corporation NARA Institute of Science and Technology Method of fabricating thin-film transistor
JP2018011028A (ja) * 2016-07-15 2018-01-18 株式会社村田製作所 誘電体薄膜および薄膜キャパシタの製造方法

Families Citing this family (66)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6326226B1 (en) 1997-07-15 2001-12-04 Lg. Philips Lcd Co., Ltd. Method of crystallizing an amorphous film
JP4376979B2 (ja) 1998-01-12 2009-12-02 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6312979B1 (en) * 1998-04-28 2001-11-06 Lg.Philips Lcd Co., Ltd. Method of crystallizing an amorphous silicon layer
US6278130B1 (en) * 1998-05-08 2001-08-21 Seung-Ki Joo Liquid crystal display and fabricating method thereof
US6331476B1 (en) * 1998-05-26 2001-12-18 Mausushita Electric Industrial Co., Ltd. Thin film transistor and producing method thereof
US6228693B1 (en) * 1998-06-05 2001-05-08 Sharp Laboratories Of America, Inc. Selected site, metal-induced, continuous crystallization method
US6091123A (en) * 1998-06-08 2000-07-18 Advanced Micro Devices Self-aligned SOI device with body contact and NiSi2 gate
KR100343134B1 (ko) * 1998-07-09 2002-10-25 삼성전자 주식회사 유전막형성방법
US6524662B2 (en) 1998-07-10 2003-02-25 Jin Jang Method of crystallizing amorphous silicon layer and crystallizing apparatus thereof
US6558986B1 (en) * 1998-09-03 2003-05-06 Lg.Philips Lcd Co., Ltd Method of crystallizing amorphous silicon thin film and method of fabricating polysilicon thin film transistor using the crystallization method
US6784034B1 (en) * 1998-10-13 2004-08-31 Lg. Philips Lcd Co., Ltd. Method for fabricating a thin film transistor
KR100317622B1 (ko) * 1999-03-24 2001-12-22 구본준, 론 위라하디락사 박막트랜지스터 및 그의 제조방법
KR100317641B1 (ko) 1999-05-21 2001-12-22 구본준, 론 위라하디락사 박막 트랜지스터 및 그 제조방법
US6916693B2 (en) * 2000-03-08 2005-07-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7098084B2 (en) 2000-03-08 2006-08-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US6888750B2 (en) * 2000-04-28 2005-05-03 Matrix Semiconductor, Inc. Nonvolatile memory on SOI and compound semiconductor substrates and method of fabrication
US7503975B2 (en) * 2000-06-27 2009-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method therefor
TWI256976B (en) * 2000-08-04 2006-06-21 Hannstar Display Corp Method of patterning an ITO layer
JP5792918B2 (ja) 2000-08-14 2015-10-14 サンディスク・スリー・ディ・リミテッド・ライアビリティ・カンパニーＳａｎｄｉｓｋ ３Ｄ Ｌｌｃ 高集積メモリデバイス
US6830965B1 (en) * 2000-10-25 2004-12-14 Sharp Laboratories Of America, Inc. Semiconductor device and a method of creating the same utilizing metal induced crystallization while suppressing partial solid phase crystallization
KR100439345B1 (ko) * 2000-10-31 2004-07-07 피티플러스(주) 폴리실리콘 활성층을 포함하는 박막트랜지스터 및 제조 방법
KR100390522B1 (ko) 2000-12-01 2003-07-07 피티플러스(주) 결정질 실리콘 활성층을 포함하는 박막트랜지스터 제조 방법
US6770518B2 (en) * 2001-01-29 2004-08-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
JP2002231627A (ja) * 2001-01-30 2002-08-16 Semiconductor Energy Lab Co Ltd 光電変換装置の作製方法
JP5088993B2 (ja) * 2001-02-16 2012-12-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4993810B2 (ja) * 2001-02-16 2012-08-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6372644B1 (en) * 2001-02-22 2002-04-16 Advanced Micro Devices, Inc. Hydrogen passivated silicon nitride spacers for reduced nickel silicide bridging
SG114529A1 (en) * 2001-02-23 2005-09-28 Semiconductor Energy Lab Method of manufacturing a semiconductor device
US6506637B2 (en) * 2001-03-23 2003-01-14 Sharp Laboratories Of America, Inc. Method to form thermally stable nickel germanosilicide on SiGe
US6339021B1 (en) 2001-05-09 2002-01-15 Chartered Semiconductor Manufacturing Ltd. Methods for effective nickel silicide formation
JP2003031806A (ja) * 2001-05-09 2003-01-31 Hitachi Ltd Ｍｏｓトランジスタ及びその製造方法
GB0111423D0 (en) * 2001-05-10 2001-07-04 Koninkl Philips Electronics Nv An electronic device including a thin film transistor
TW544938B (en) * 2001-06-01 2003-08-01 Semiconductor Energy Lab Method of manufacturing a semiconductor device
KR100662493B1 (ko) * 2001-07-10 2007-01-02 엘지.필립스 엘시디 주식회사 비정질막의 결정화방법 및 이를 이용한 액정표시소자의제조방법
KR100662494B1 (ko) * 2001-07-10 2007-01-02 엘지.필립스 엘시디 주식회사 비정질막 결정화방법 및 이를 이용한 액정표시소자의제조방법
US6841813B2 (en) * 2001-08-13 2005-01-11 Matrix Semiconductor, Inc. TFT mask ROM and method for making same
US6593624B2 (en) 2001-09-25 2003-07-15 Matrix Semiconductor, Inc. Thin film transistors with vertically offset drain regions
KR20030020524A (ko) * 2001-08-29 2003-03-10 주식회사 현대 디스플레이 테크놀로지 박막 트랜지스터 제조방법
JP4558262B2 (ja) * 2001-08-30 2010-10-06 シャープ株式会社 半導体装置の製造方法
US6902966B2 (en) * 2001-10-25 2005-06-07 Advanced Micro Devices, Inc. Low-temperature post-dopant activation process
US7238557B2 (en) * 2001-11-14 2007-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
US7026229B2 (en) * 2001-11-28 2006-04-11 Vartan Semiconductor Equipment Associates, Inc. Athermal annealing with rapid thermal annealing system and method
KR100447893B1 (ko) * 2001-12-26 2004-09-08 엘지.필립스 엘시디 주식회사 박막 트랜지스터 제조방법
US20040050319A1 (en) * 2002-09-13 2004-03-18 Semiconductor Technology Academic Research Center Nickel-silicon compound forming method, semiconductor device manufacturing method, and semiconductor device
KR100429556B1 (ko) * 2002-09-17 2004-05-03 주식회사 하이닉스반도체 채널 특성을 개선시킨 반도체소자의 제조 방법
JP2004172331A (ja) * 2002-11-20 2004-06-17 Ushio Inc 電気伝導性制御方法
KR100928490B1 (ko) * 2003-06-28 2009-11-26 엘지디스플레이 주식회사 액정표시패널 및 그 제조 방법
US7282738B2 (en) 2003-07-18 2007-10-16 Corning Incorporated Fabrication of crystalline materials over substrates
US7071022B2 (en) * 2003-07-18 2006-07-04 Corning Incorporated Silicon crystallization using self-assembled monolayers
US7066640B2 (en) * 2003-08-26 2006-06-27 Homeland Housewares, Llc Blender and mugs
US7407863B2 (en) * 2003-10-07 2008-08-05 Board Of Trustees Of The University Of Illinois Adhesive bonding with low temperature grown amorphous or polycrystalline compound semiconductors
KR100529675B1 (ko) * 2003-12-31 2005-11-17 동부아남반도체 주식회사 반도체 소자의 제조 방법
KR100653853B1 (ko) * 2005-05-24 2006-12-05 네오폴리((주)) 비금속 씨드 에피 성장을 이용한 비정질 반도체 박막의결정화 방법 및 이를 이용한 다결정 박막 트랜지스터의제조방법
KR100724560B1 (ko) * 2005-11-18 2007-06-04 삼성전자주식회사 결정질 반도체층을 갖는 반도체소자, 그의 제조방법 및그의 구동방법
EP1801067A3 (en) * 2005-12-21 2012-05-09 Imec Method for forming silicon germanium layers at low temperatures for controlling stress gradient
JP5318862B2 (ja) * 2007-06-22 2013-10-16 ザ・ホンコン・ユニバーシティー・オブ・サイエンス・アンド・テクノロジー 架橋粒子構造を有する多結晶シリコン薄膜トランジスタ
US8940610B2 (en) 2010-04-16 2015-01-27 Semiconductor Energy Laboratory Co., Ltd. Electrode for energy storage device and method for manufacturing the same
KR20130006795A (ko) * 2011-06-23 2013-01-18 삼성디스플레이 주식회사 결정화 장치, 결정화 방법 및 열처리 시스템
JP6206159B2 (ja) * 2013-12-17 2017-10-04 三菱電機株式会社 半導体装置の製造方法
US9653296B2 (en) * 2014-05-22 2017-05-16 Infineon Technologies Ag Method for processing a semiconductor device and semiconductor device
US9627395B2 (en) 2015-02-11 2017-04-18 Sandisk Technologies Llc Enhanced channel mobility three-dimensional memory structure and method of making thereof
US9478495B1 (en) 2015-10-26 2016-10-25 Sandisk Technologies Llc Three dimensional memory device containing aluminum source contact via structure and method of making thereof
US20180145034A1 (en) * 2016-11-20 2018-05-24 Applied Materials, Inc. Methods To Selectively Deposit Corrosion-Free Metal Contacts
CN106684154A (zh) * 2016-12-30 2017-05-17 信利（惠州）智能显示有限公司 薄膜晶体管及其制备方法、阵列基板
US10923503B2 (en) * 2018-07-02 2021-02-16 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor-on-insulator (SOI) substrate comprising a trap-rich layer with small grain sizes
US20220310840A1 (en) * 2021-03-26 2022-09-29 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor Devices With Enhanced Carrier Mobility

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5147826A (en) * 1990-08-06 1992-09-15 The Pennsylvania Research Corporation Low temperature crystallization and pattering of amorphous silicon films
JP3562588B2 (ja) * 1993-02-15 2004-09-08 株式会社半導体エネルギー研究所 半導体装置の製造方法
US5639698A (en) * 1993-02-15 1997-06-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor, semiconductor device, and method for fabricating the same
US5275851A (en) * 1993-03-03 1994-01-04 The Penn State Research Foundation Low temperature crystallization and patterning of amorphous silicon films on electrically insulating substrates
KR100203982B1 (ko) * 1993-03-12 1999-06-15 야마자끼 순페이 반도체장치 및 그의 제작방법
US5481121A (en) * 1993-05-26 1996-01-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having improved crystal orientation
TW357415B (en) * 1993-07-27 1999-05-01 Semiconductor Engrgy Lab Semiconductor device and process for fabricating the same
TW264575B (ja) * 1993-10-29 1995-12-01 Handotai Energy Kenkyusho Kk
US5712191A (en) * 1994-09-16 1998-01-27 Semiconductor Energy Laboratory Co., Ltd. Method for producing semiconductor device
US5773329A (en) * 1996-07-24 1998-06-30 International Business Machines Corporation Polysilicon grown by pulsed rapid thermal annealing

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7901978B2 (en) 2005-04-11 2011-03-08 National University Corporation NARA Institute of Science and Technology Method of fabricating thin-film transistor
JP2018011028A (ja) * 2016-07-15 2018-01-18 株式会社村田製作所 誘電体薄膜および薄膜キャパシタの製造方法

Also Published As

Publication number Publication date
JP3580473B2 (ja) 2004-10-20
US6225197B1 (en) 2001-05-01
US6066547A (en) 2000-05-23

Similar Documents

Publication Publication Date Title
JP3580473B2 (ja) アモルファス膜の結晶化方法および薄膜トランジスタ
JPH1197710A (ja) アモルファス膜の結晶化方法および薄膜トランジスタ
US6620661B2 (en) Single crystal TFT from continuous transition metal delivery method
KR100473996B1 (ko) 비정질 실리콘의 결정화 방법
US5147826A (en) Low temperature crystallization and pattering of amorphous silicon films
KR100653263B1 (ko) 실리콘막의 결정화 방법
TW515101B (en) Method for fabrication of field-effect transistor
US6396104B2 (en) Thin film transistor in metal-induced crystallized region formed around a transition metal nucleus site
JP2001007024A (ja) 多結晶シリコン膜の形成方法
JP2007502025A (ja) シリコン薄膜の焼鈍方法およびそれから調製される多結晶シリコン薄膜
WO2009066949A2 (en) Fabricating method of polycrystalline silicon thin film, polycrystalline silicon thin film fabricated using the same
JP2001189458A (ja) 半導体装置の製造方法
KR960008499B1 (ko) 레이저 처리방법 및 레이저 처리장치
JP2000299473A (ja) 選択型シリサイド薄膜トランジスタおよびその製造方法
JP2002016014A (ja) 半導体装置の製造方法および製造装置
JPH11102861A (ja) 多結晶シリコン薄膜の製造方法
KR100366960B1 (ko) 실리콘 결정화 방법
KR100579176B1 (ko) 반도체 소자 및 그 형성 방법
JP2003203864A (ja) 半導体薄膜の製造方法
KR19990029923A (ko) 플랫 패널의 제조방법
JP2001223361A (ja) 電界効果トランジスタの製造方法
JPH04152639A (ja) 半導体装置の製造方法
TW201100565A (en) Fabricating method of polycrystalline silicon thin film
JP2004349581A (ja) 薄膜トランジスタの製造方法、電気光学装置及び電子機器
KR20040039572A (ko) 비정질 실리콘층의 탈수소화 방법 및 박막트랜지스터제조방법

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20031224

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040312

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040318

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040407

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040428

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040715

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040715

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070730

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080730

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080730

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090730

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100730

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees