JPH1197710A - アモルファス膜の結晶化方法および薄膜トランジスタ - Google Patents

アモルファス膜の結晶化方法および薄膜トランジスタ

Info

Publication number
JPH1197710A
JPH1197710A JP10199167A JP19916798A JPH1197710A JP H1197710 A JPH1197710 A JP H1197710A JP 10199167 A JP10199167 A JP 10199167A JP 19916798 A JP19916798 A JP 19916798A JP H1197710 A JPH1197710 A JP H1197710A
Authority
JP
Japan
Prior art keywords
film
transition metal
continuous transition
amorphous
annealing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10199167A
Other languages
English (en)
Inventor
Shinji Maekawa
真司 前川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of JPH1197710A publication Critical patent/JPH1197710A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】 【課題】 高品質の結晶を形成することができる、制御
された結晶化方法を提供する。 【解決手段】 アモルファス膜の結晶化方法は、アモル
ファス膜の層を堆積させる工程と、該アモルファス膜の
選択領域の上に接するように連続性遷移金属膜の層を堆
積させる工程とを含んでいる。連続性遷移金属膜の下に
あるアモルファス膜の選択領域が使われて連続性遷移金
属半導体化合物膜を形成するように、堆積されたアモル
ファス膜と連続性遷移金属膜とがアニールされる。さら
にアニールを施して、アモルファス膜の少なくとも一部
分を多結晶膜に変える。連続性遷移金属膜の選択的配置
によって結晶成長フロントは制御される。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は概して薄膜トランジ
スタ（ＴＦＴ）のプロセスおよび製造に関し、具体的に
は、ＴＦＴ用多結晶膜と、ニッケルシリサイドなどの遷
移金属半導体化合物を選択的に形成してアモルファス膜
の結晶化を引き起こす方法とに関する。
【０００２】
【従来の技術】より高い解像度のディスプレイを有す
る、より小型の一般家庭用電子製品の需要により、液晶
ディスプレイ（ＬＣＤ）の分野ではますます研究開発が
進められている。ＬＣＤのサイズは、現在ＬＣＤの周辺
にある大規模集積（ＬＳＩ）ドライバ回路および超高密
度集積（ＶＬＳＩ）ドライバ回路をＬＣＤ自体に組み込
むことによって、縮小することができる。外部に配置さ
れる駆動回路およびトランジスタを無くすことにより、
製品のサイズが小さくなり、プロセスの複雑さが軽減さ
れ、プロセス工程数が減り、最終的には、ＬＣＤが実装
される製品の価格が削減される。
【０００３】ＬＣＤの主要構成要素であって、ＬＣＤの
さらなる改良を得るために強化しなければならない構成
要素は、薄膜トランジスタ（ＴＦＴ）である。ＴＦＴ
は、典型的には、石英、ガラスあるいは平坦なプラスチ
ックなどの透明基板上に作られる。ＴＦＴは、ほぼスイ
ッチだけのために用いられ、ＬＣＤの様々な画素がドラ
イバ回路に応答して荷電されることを可能にする。ＴＦ
Ｔデバイスの電子移動度を増加させることによって、Ｔ
ＦＴの性能が向上し、ドライバ回路の機能がＴＦＴに組
み込まれる。トランジスタの電子移動度を増加すれば、
より速いスイッチング速度を有するトランジスタが得ら
れる。電子移動度が増加した改良されたＴＦＴにより、
より小型のＬＣＤスクリーン、より低い電力消費、およ
びより高速なトランジスタ応答時間がもたらされる。Ｌ
ＣＤ解像度をさらに高めるためには、透明基板上に実装
されるＴＦＴが、現在スクリーンの縁部に沿って実装さ
れているＩＣドライバ回路に匹敵する電子移動度特性を
持つことが必要であろう。即ち、ディスプレイと、ディ
スプレイ全体にわたって配置されるドライバＴＦＴと
が、実質的に同じ性能レベルで動作しなければならな
い。
【０００４】アモルファス膜からなる活性領域を有する
典型的な薄膜トランジスタのキャリア移動度は乏しく、
０．１ｃｍ2／Ｖｓ〜０．２ｃｍ2／Ｖｓのオーダであ
る。キャリア移動度は、結晶化されたシリコンを用いる
ことによって向上する。ＴＦＴドライバ回路に通常用い
られる単結晶シリコントランジスタは、５００ｃｍ2／
Ｖｓ〜７００ｃｍ2／Ｖｓのオーダの電子移動度を有す
る。多結晶シリコントランジスタの性能は、これらの両
極端のトランジスタの間であり、１０ｃｍ2／Ｖｓ〜４
００ｃｍ2／Ｖｓのオーダの移動度を有する。１００ｃ
ｍ2／Ｖｓを越える移動度を有する薄膜トランジスタで
あれば、ＬＣＤの周辺に実装されるドライバ回路と置き
換えるためにおそらく有用であろう。しかし、４０ｃｍ
2／Ｖｓ〜５０ｃｍ2／Ｖｓの電子移動度を有する多結晶
ＴＦＴでも、生産するのは困難であった。
【０００５】ＬＣＤで用いるための単結晶シリコン膜の
製造は、この単結晶シリコン膜を比較的脆い透明基板に
付着させる場合、困難である。石英基板は、高いプロセ
ス温度に耐えることはできるが、高価である。ガラスは
安価ではあるが、実質的に長い時間６００℃を越える温
度に晒されると変形しやすい。多結晶シリコントランジ
スタでも、ガラスを用いる場合には低温の結晶プロセス
を用いなければならないため、その製造は非常に困難で
ある。現在の多結晶化プロセスでは、典型的には、約３
０ｃｍ2／Ｖｓ〜約５０ｃｍ2／Ｖｓの移動度を有するＴ
ＦＴを製造するためには、６００℃で約２４時間のアニ
ール時間が必要である。このように長いプロセス時間が
必要であるため、現在の多結晶化プロセスは、コスト効
率が特によいわけではなく、得られるＴＦＴ製品はＬＣ
Ｄドライバ回路には不適切である。
【０００６】アモルファスシリコンを加熱して、結晶化
されたシリコンを形成するプロセスは、完全には理解さ
れておらず、現在この主題についての研究が続けられて
いる。温度の変動、膜厚、アモルファス物質が溶ける程
度、膜中の不純物、およびその他の一連のファクタが、
アモルファスシリコンのアニールに影響を及ぼす。一般
に、結晶化による大きい粒子、あるいは、高キャリア移
動度を支持することができる結晶化は、多結晶膜におい
て、融点付近の特定の温度で起こる。この好ましい温度
を下回る温度では、アモルファスシリコンが溶ける程度
は、大きい粒子の領域を形成するあるいは均一に結晶化
された膜を形成するのに十分ではない。この好ましい温
度を上回る温度では、すぐにバルク核形成（bulk-nucle
ation）が起こってしまう。アモルファス物質のバルク
核形成が起こると、アモルファス膜が自発的に比較的小
さい粒子サイズに結晶化され、このため、電子移動度が
比較的乏しくなってしまう。
【０００７】アモルファスシリコンを多結晶シリコンに
変えるためには、様々なアニール法がある。アモルファ
スシリコン膜を直接堆積させることがおそらく最も安価
なＴＦＴ製造方法であろう。この場合、典型的には、加
熱されたサセプタに透明基板を装着し、その後、透明基
板を、シリコン元素および水素元素を含むガスに晒す。
ガスは、分解して基板上に固相のシリコンを残す。プラ
ズマ増速化学蒸着（ＰＥＣＶＤ）システムでは、無線周
波数（ＲＦ）エネルギーの使用により、ソースガスの分
解が助けられる。低圧化学蒸着（ＬＰＣＶＤ）システム
または超高真空化学蒸着（ＵＨＶ−ＣＶＤ）システム
は、熱分解により低圧力でソースガスを分解する。光Ｃ
ＶＤシステムでは、光子エネルギーによりソースガスの
分解が助けられる。高密度プラズマＣＶＤシステムで
は、誘導結合されたプラズマおよびヘリコンソースなど
の高密度プラズマソースが用いられる。熱線ＣＶＤシス
テムでは、活性化された水素原子を生成することによ
り、ソースガスが分解される。しかし、直接堆積されて
作られたＴＦＴの性能特性は乏しく、移動度は、１ｃｍ
2／Ｖｓ〜１０ｃｍ2／Ｖｓのオーダである。
【０００８】固相結晶化（ＳＰＣ）は、広く用いられて
いるシリコン結晶化法である。このプロセスでは、アモ
ルファスシリコンを、少なくとも数時間の間、６００℃
に近づく熱に晒す。典型的には、複数のＬＣＤ基板から
なる大きなバッチを、抵抗性ヒータ熱源を有する炉で処
理する。この結晶化プロセスから作られるＴＦＴは、直
接堆積により作られるＴＦＴよりもコストはかかるが、
５０ｃｍ2／Ｖｓのオーダの移動度を有する。高速熱ア
ニール（ＲＴＡ）は、より高い温度を使用するが、その
持続期間は非常に短い。典型的には、ＲＴＡの間、基板
は７００℃または８００℃に近づく温度に晒されるが、
アニール処理は、比較的迅速に行われ、分または秒の単
位の程度で行われる。このように熱に晒される時間が短
いため、ガラス基板は無傷のままである。このようにプ
ロセスが迅速に行われるため、基板を連続的に処理する
と経済的である。基板１枚ずつでは、大きいバッチの基
板よりも速くアニール温度にすることもできる。タング
ステン−ハロゲンまたはキセノンアーク加熱ランプがし
ばしばＲＴＡ熱源として用いられる。
【０００９】アモルファスシリコンのアニールには、エ
キシマレーザ結晶化（ＥＬＣ）プロセスも用いられてお
り、幾らか成功を収めている。レーザは、アモルファス
膜の領域を、非常に短い時間非常に高い温度に晒すこと
を可能にする。これにより、理論的には、アモルファス
シリコンが設けられた透明基板を劣化させることなく、
アモルファスシリコンをその最適温度でアニールする可
能性が得られる。しかし、この方法は、プロセス工程の
うちの幾つかの工程に対する制御を欠いているため、こ
の方法の使用は制限されている。典型的には、レーザの
口径サイズは比較的小さい。この口径サイズ、レーザの
パワー、および膜厚のため、最終的にシリコンをアニー
ルするためにはレーザの多数の経路あるいはショットが
必要とされ得る。レーザを精確に制御することは困難で
あるため、多数のショットを行うと、アニール処理に非
均一性がもたらされる。さらに、ウエハは、炉でバッチ
単位でアニールするかわりに、連続的にアニールしなけ
ればならない。この方法によって作られるＴＦＴでは、
１００ｃｍ2／Ｖｓを上回る移動度を得ることはできる
が、直接堆積あるいはＳＰＣによって作られるＴＦＴよ
りもかなり高価になってしまう。
【００１０】また、シリコンの結晶化を促進するため
に、アルミニウム、インジウムスズ酸化物などの金属、
およびニッケル、コバルト、パラジウムなどの遷移金属
を使用することについても研究が進められている。ニッ
ケルジシリサイドとシリコンとの間の格子不整合が３％
のオーダーとわずかであるため、ニッケルは特に有望で
あると思われる。一般に、ニッケルは、ＬＣＤ基板を縮
みにくくするように、従来の固相結晶化（ＳＰＣ）に典
型的には必要とされるアニール温度を約６００℃から約
５００℃〜約５５０℃の範囲に低下させるために用いら
れている。また、ニッケルの使用により、アニール処理
時間が大幅に短縮される。このプロセスを通して作られ
るＴＦＴは、コストの面ではＳＰＣ法で作られるＴＦＴ
とほぼ同じであるが、金属により引き起こされるＴＦＴ
の移動度は、１００ｃｍ2／Ｖｓに近づき得る。Liuらの
米国特許第5,147,826号は、アニール温度を約５５０℃
〜約６５０℃の範囲に低下させることができるように、
アモルファスシリコンの上に非連続性金属膜（non-cont
inuous metal film）を堆積させることを開示してい
る。Fornashらの米国特許第5,275,851号は、シリコンの
選択された領域に非連続性金属膜を堆積させて、シリコ
ンのこれらの選択領域を結晶化させる方法を開示してい
る。しかし、いずれの方法も、非常に高い電子移動度を
有する多結晶シリコンＴＦＴを製造するのに必要とされ
る、シリサイドにより高められる横方向結晶成長を促進
するものではない。
【００１１】ＳＰＣあるいはレーザアニール処理の改良
は、本願の優先権主張の基礎となる米国出願と同一譲受
人に譲渡されたTolis Voutsasによる「Polycrystalline
Silicon from the Crystallization of Microcrystall
ine Silicon and Method forSame」と題された1997年3
月7日出願の同時係属中の米国特許出願シリアル番号第0
8/812,580号に示されている。同特許出願は、埋め込ま
れた微結晶を有するアモルファス膜を用いて多結晶シリ
コンを生成することを開示している。この多結晶シリコ
ンは、結晶構造のより均一な分布、およびより大きい結
晶粒子を有する。しかし、同出願は、品質の向上、コス
トの削減、および金属により引き起こされる結晶化膜と
いう主題には取り組んでいない。
【００１２】アモルファスシリコンとともにニッケルシ
リサイドを高速熱アニールする方法は、本願の優先権主
張の基礎となる米国出願と同一譲受人に譲渡された前川
真司による「Thin-Film Transistor Polycrystalline F
ilm Through Nickel Induced, Rapid Thermal Annealin
g and Method for Same」と題された1997年6月20日出願
の同時係属中の米国特許出願シリアル番号第08/879,386
号に示されている。同米国特許出願は、高速熱アニール
（ＲＴＡ）処理を用いて多結晶膜の品質を向上し、アニ
ール時間を低減することを開示している。しかし、同出
願は、シリコンの上にニッケルを選択的に堆積させて、
トランジスタのチャネル領域へのニッケルの侵入を防ぐ
方法については開示していない。
【００１３】
【発明が解決しようとする課題】従って、アモルファス
シリコンをアニールして、ガラス基板上に、１００ｃｍ
2／Ｖｓを上回る電子移動度を有する多結晶ＴＦＴを提
供するという課題があった。
【００１４】また、サリサイドプロセスを用いて、高電
子移動度を有しおよびリーク電流の小さいＴＦＴに適切
な高品質の多結晶膜を製造する方法を提供するという課
題があった。
【００１５】また、ソース／ドレイン領域の所定の領域
にシリサイド金属を配置して、トランジスタのチャネル
領域へのシリサイドの侵入を最小にする方法を提供する
という課題があった。
【００１６】また、チャネル領域を汚染せずに高品質の
結晶膜を形成する助けとなるように遷移金属の厚さおよ
び連続性を決定することができれば有用である。
【００１７】本発明は上記課題を解決するためになされ
たものであり、高品質な結晶を形成することができる、
制御された結晶化方法を提供することをその目的とす
る。
【００１８】
【課題を解決するための手段】本発明のリーク電流の小
さい薄膜トランジスタの形成における、アモルファス膜
の結晶化方法は、（ａ）第１の膜厚を有するアモルファ
ス膜の層を堆積させる工程と、（ｂ）該アモルファス膜
の選択領域の上に接するように、第２の膜厚を有する連
続性遷移金属膜の層を堆積させる工程と、（ｃ）該連続
性遷移金属膜の下にある、該アモルファス膜の該選択領
域が使われて連続性遷移金属半導体化合物膜を形成する
ように、該工程（ａ）および（ｂ）で堆積された該膜を
アニールする工程と、（ｄ）アニールを施して、該アモ
ルファス膜の少なくとも一部分を多結晶膜に変える工程
とを包含し、該連続性遷移金属膜の選択的配置により、
結晶成長フロントを制御することにより、上記目的が達
成される。
【００１９】前記アモルファス膜は、シリコン、ゲルマ
ニウム、およびシリコン−ゲルマニウム合金からなる群
から選択されてもよい。
【００２０】前記遷移金属は、ニッケル、コバルト、パ
ラジウム、および白金からなる群から選択されてもよ
い。
【００２１】前記アモルファス膜はシリコンであっても
よい。前記工程（ｂ）は、１４Å〜６１Åの範囲の第２
の膜厚の前記連続性遷移金属膜を堆積させる工程を包含
していてもよく、該連続性遷移金属膜の該膜厚は、前記
連続性遷移金属半導体化合物膜の形成に寄与し得る。
【００２２】前記工程（ｂ）は、約３０Åの第２の膜厚
を有する前記連続性遷移金属膜を堆積させる工程を包含
してもよい。
【００２３】前記工程（ｂ）は、前記アモルファス膜の
各選択領域が１平方ミクロン〜５０平方ミクロンの範囲
の表面積を有することを含んでいてもよい。
【００２４】前記連続性遷移金属膜はニッケルであって
もよい。前記工程（ｃ）は、２５０℃〜５５０℃の範囲
の温度で約３０秒未満の間、アニールを行う工程を包含
してもよい。
【００２５】前記工程（ｃ）において、前記遷移金属半
導体化合物膜は、１０μΩ・ｃｍ〜１００μΩ・ｃｍの
範囲の抵抗率を有していてもよい。
【００２６】前記アモルファス膜はシリコンであっても
よい。前記工程（ｄ）は、５５０℃〜１４００℃の範囲
の平均温度で１ナノ秒〜１０，０００秒の範囲の時間、
アニールを行う工程を包含してもよく、これにより、前
記連続性遷移金属半導体化合物膜が、該アモルファス膜
の結晶化を助け得る。
【００２７】透明基板を与える工程をさらに包含しても
よく、該透明基板はガラスおよび石英からなる群から選
択されてもよい。前記工程（ａ）は、該透明基板の上に
前記アモルファス膜を堆積させる工程を包含してもよ
く、これにより、前記薄膜トランジスタは、液晶ディス
プレイ（ＬＣＤ）において用いるのに適切である。
【００２８】前記透明基板はガラスであってもよい。前
記方法は、前記工程（ｄ）の前に、（ｅ）４００℃〜５
００℃の範囲の温度で前記アモルファス膜を予熱する工
程と、（ｆ）該工程（ｅ）の予熱温度から前記工程
（ｄ）のアニール温度まで、１０℃／秒を上回る昇温速
度で昇温させる工程とをさらに包含してもよく、これに
より、昇温時間の間に最小の結晶成長が起こる。
【００２９】前記工程（ｆ）の昇温は、５０℃／秒を上
回る昇温速度であってもよい。
【００３０】前記方法は、前記工程（ｂ）の前に、
（ｇ）前記アモルファス膜の上に層間誘電体を堆積させ
る工程と、（ｈ）該層間誘電体をパターニングして、該
層間誘電体を貫通し、前記工程（ｂ）の該アモルファス
膜の該選択領域の上に前記連続性遷移金属膜が堆積され
るように該アモルファス膜にアクセスし、該アモルファ
ス膜の該選択領域の場所および大きさを規定するコンタ
クトホールを形成する工程をさらに包含してもよい。
【００３１】前記工程（ｂ）は、スパッタリングおよび
電子ビーム蒸着からなる群から選択される方法を用い
て、前記アモルファス膜の前記選択領域の上に前記連続
性遷移金属膜を整合させて堆積させる工程を包含しても
よい。
【００３２】前記連続性遷移金属膜はスパッタリングに
よって堆積されてもよい。前記工程（ｂ）は、前記アモ
ルファス膜を、２５０℃〜４００℃の範囲の温度に加熱
する工程を包含してもよい、これにより、該アモルファ
ス膜の前記選択領域の上の遷移金属の移動性によって、
該遷移金属膜の連続性が高められる。
【００３３】前記方法は、前記工程（ａ）の後に、
（ｉ）該工程（ａ）で堆積された前記アモルファス膜の
選択された領域をエッチングする工程と、（ｊ）該工程
（ｉ）でエッチング除去されなかった該アモルファス膜
の表面上に酸化物膜を堆積させてゲート酸化物層を形成
する工程とをさらに包含してもよい。
【００３４】前記方法は、多結晶シリコン、高融点金属
およびポリサイドからなる群から選択される半導体材料
を与える工程をさらに包含してもよく、前記工程（ｊ）
の後に、（ｋ）前記ゲート酸化物層の表面上に該半導体
材料膜を堆積させてゲートを形成する工程をさらに包含
してもよい。
【００３５】前記方法は、前記工程（ｋ）の後に、
（ｌ）前記アモルファス膜にドーピング不純物を注入し
てソース／ドレイン領域を形成する工程をさらに包含し
てもよく、該ドーピング不純物は、リン、砒素およびボ
ロンからなる群から選択されてもよい。
【００３６】前記工程（ｄ）は、タングステン−ハロゲ
ンランプ、キセノンアークランプ、エキシマレーザ熱源
および抵抗性加熱炉を用いてアニールを行う工程を包含
してもよい。
【００３７】本発明の別の局面によれば、薄膜トランジ
スタは、透明基板と、該透明基板の上にある連続性遷移
金属半導体化合物膜であって、第１の膜厚を有するアモ
ルファス膜の選択領域の上に、第２の膜厚を有する連続
性遷移金属膜を堆積させ、第１のアニール工程を行うこ
とによって形成される連続性遷移金属半導体化合物膜
と、該透明基板の上にあり、該連続性遷移金属半導体化
合物膜に接する薄膜トランジスタ用多結晶半導体膜であ
って、該アモルファス膜の該選択領域に接する該連続性
遷移金属半導体化合物膜をアニールする第２のアニール
工程によって形成される薄膜トランジスタ用多結晶半導
体膜とを含み、該アモルファス膜の該選択領域に該連続
性遷移金属半導体化合物膜を含めることにより、結晶化
成長フロントが制御される。これにより、上記目的が達
成される。前記アモルファス膜は、シリコン、ゲルマニ
ウム、およびシリコン−ゲルマニウム合金からなる群か
ら選択されてもよい。
【００３８】前記遷移金属は、ニッケル、コバルト、パ
ラジウム、および白金からなる群から選択されてもよ
い。
【００３９】前記アモルファス膜の上に層間誘電体が堆
積されてもよく、該層間誘電体がパターニングされて、
該層間誘電体を貫通するコンタクトホールが形成され得
る。該コンタクトホールは、該アモルファス膜の前記選
択領域にアクセスし、該アモルファス膜の該選択領域の
場所および大きさを規定する。
【００４０】前記連続性遷移金属膜を堆積する方法は、
スパッタリングおよび電子ビーム蒸着からなる群から選
択されてもよい。
【００４１】前記アモルファス膜はシリコンであっても
よい。前記連続性遷移金属膜の前記第２の膜厚は１４Å
〜６１Åの範囲であってもよく、これにより、前記第１
のアニール工程の後に連続性遷移金属半導体化合物膜が
形成され得る。
【００４２】前記連続性遷移金属膜の前記第２の膜厚は
約３０Åであってもよい。
【００４３】前記アモルファス膜の各選択領域は、１平
方ミクロン〜５０平方ミクロンの範囲の表面積を有して
いてもよい。
【００４４】前記連続性遷移金属膜はニッケルであって
もよい。前記第１のアニール工程は、２５０℃〜５５０
℃の範囲の温度で、３０秒未満の間行われてもよく、こ
れにより、連続性ニッケル半導体化合物膜が形成され
る。
【００４５】前記連続性遷移金属半導体化合物膜は、１
０μΩ・ｃｍ〜１００μΩ・ｃｍの範囲の抵抗率を有し
ていてもよい。
【００４６】前記アモルファス膜はシリコンであっても
よい。前記第２のアニール工程は、５５０℃〜１４００
℃の範囲の平均温度で１ナノ秒〜１０，０００秒の範囲
の間アニールする工程を包含してもよく、これにより、
アニール処理によって、トランジスタのリーク電流を悪
化させる、前記多結晶シリコン中の遷移金属の偏析の数
が最小にされ得る。
【００４７】前記透明基板はガラスであってもよく、前
記アモルファス膜および前記連続性遷移金属膜は、前記
第２の高速熱アニール工程の前に、４００℃〜５００℃
の範囲の温度で予熱されてもよく、温度は、該予熱温度
から該第２のアニール温度まで、１０℃／秒を上回る昇
温速度で昇温され得る。これにより、昇温期間中に最小
の結晶成長が起こる。
【００４８】前記昇温速度は、５０℃／秒を上回ってい
てもよい。
【００４９】前記アモルファス膜のアニールは、タング
ステン−ハロゲンランプ、キセノンアークランプ、エキ
シマレーザ、および抵抗性加熱炉を用いてアニールを行
う工程を包含してもよい。
【００５０】本発明の他の局面によれば、アモルファス
膜の結晶化方法は、（ａ）５００Å以上の膜厚を有する
アモルファス膜の層を堆積させる工程と、（ｂ）約５平
方ミクロンの表面積を有する、該アモルファス膜の選択
領域に接するように、約３０Åの膜厚を有する連続性遷
移金属膜を堆積させる工程と、（ｃ）該連続性遷移金属
膜に接する、該アモルファス膜の該選択領域が使われ
て、連続性遷移金属半導体化合物膜を形成するように、
前記工程（ａ）および（ｂ）で堆積された膜を、２５０
℃〜５５０℃の範囲の温度でアニールする工程と、
（ｄ）約７３０℃の温度でアニールを行い、該アモルフ
ァス膜の少なくとも一部分を多結晶膜に変える工程とを
包含し、これにより、該連続性遷移金属半導体化合物膜
が、制御された成長フロントに沿った結晶化を助けるこ
とにより、上記目的が達成される。
【００５１】前記アモルファス膜はシリコンであっても
よく、前記遷移金属はニッケルであってもよい。
【００５２】以下に作用を説明する。
【００５３】本発明の一つの局面では、アモルファス膜
の選択領域に設けられた連続性遷移金属半導体化合物膜
は、アモルファス膜の結晶化成長フロントを制御するよ
うに作用する。連続性遷移金属半導体化合物膜は、制御
された成長フロントに沿った結晶化を助けることができ
る。
【００５４】また、遷移金属をアモルファス膜上に選択
的に配置することにより、結晶化成長フロントが制御さ
れる。
【００５５】本発明の一つの局面では、トランジスタの
製造において、アモルファス膜の上に層間誘電体が堆積
される。層間誘電体がパターニングされ、アモルファス
膜の選択領域にアクセスするコンタクトホールが、層間
誘電体を貫通して形成される。このようにして、アモル
ファス膜の選択領域の場所および大きさが規定され、遷
移金属半導体化合物膜の形成が制御される。半導体化合
物の偏析は、ゲート酸化物層の下のチャネル領域からは
排除される。
【００５６】
【発明の実施の形態】添付の図面を参照しながら、好適
な実施形態についての以下の詳細な説明を考慮すること
により、本発明がより良く理解される。
【００５７】図１から図３Ｂは、完成された結晶化アモ
ルファス膜の選択的シリサイド法の各段階を示す。図１
は、約５００Åの膜厚１２を有するアモルファス膜１０
の堆積層の部分断面図である。約３０Åの膜厚１６を有
する連続性遷移金属の膜１４も堆積される。この連続性
遷移金属膜１４は、アモルファス膜１０の選択された領
域１８に接する。
【００５８】ここで定義する「連続性遷移金属膜」と
は、金属原子が互いに近接している状態、あるいは金属
原子が密集した状態（density）の金属膜を指し、金属
膜の導電性に直接関連する。低抵抗の遷移金属膜は、連
続性であると考えられる。金属膜の連続性は、金属原子
の堆積方法に依存する。室温のアモルファス膜上への電
子ビーム蒸着は、連続性遷移金属膜を形成する方法であ
る。スパッタリングも用いられるが、この場合、金属原
子のアモルファス膜表面への移動を促進するために、ア
モルファス膜を２５０℃〜４００℃の範囲の温度に加熱
なければならない。非連続性金属膜では、金属原子は、
分離した小球体（isolated globule）を形成しやすく、
そのため、金属膜の導電性は乏しくなる。膜の連続性は
また、遷移金属膜の膜厚に関連する。堆積された金属原
子が自由にアモルファス膜表面上に移動しても、連続性
遷移金属膜を形成するためには、十分な厚さの金属膜が
必要である。
【００５９】図２Ａは、アモルファス膜１０および連続
性遷移金属膜１４を２５０℃〜５５０℃の範囲の温度で
アニールした後の、図１の部分断面図である。好適な実
施形態では、アモルファス膜１０は、ニッケルである連
続性遷移金属膜１４とともにアニールされる。アモルフ
ァス膜のうちの、連続性遷移金属膜１４と接する選択領
域１８が使われて、連続性の遷移金属半導体化合物膜２
０を形成する。アニール後、アニール処理で変質（tran
sform）しなかった余分な遷移金属膜１４が取り除かれ
る。
【００６０】図２Ｂは、図２Ａに示される選択領域１８
の上面図である。選択領域１８（図１参照）の実質的に
正方形の表面積領域２１の面積は、約５平方ミクロンと
して規定される。あるいは、表面積領域２１は、実質的
に丸いか、実質的に矩形であるか、あるいは任意の不規
則な形状（図示せず）であってもよい。本発明の幾つか
の局面では、アモルファス膜１０の表面には複数の選択
領域１８が配置される（図示せず）。さらに、本発明の
幾つかの局面では、アモルファス膜１０の選択領域１８
は、アモルファス膜の下側に配置される（図示せず）。
このような形態では、連続性遷移金属膜１４は、アモル
ファス膜１０の堆積前に、選択領域１８と一致、整列す
るようにパターニングされる。
【００６１】図２Ｃは、図２Ａの連続性遷移金属半導体
化合物２０を分子レベルで示す。図１の連続性遷移金属
膜１４は、実質的に連続性の遷移金属半導体化合物膜２
０がアニール後に形成されるように与えられる。連続性
膜２０は、遷移金属半導体粒子２２の密接したグループ
によって表される。即ち、遷移金属半導体粒子２２は、
反応していないアモルファス物質１０の原子によって分
離されていない。
【００６２】ここで定義する「連続性遷移金属半導体化
合物膜」とは、図２Ｃの粒子２２で表されるように、遷
移金属半導体化合物粒子が近接している状態を指す。遷
移金属半導体化合物は、アニール後にアモルファス膜お
よび遷移金属から形成される化合物である。このような
化合物の例としては、ニッケルシリサイドおよびコバル
トシリサイドなどがある。連続性遷移金属半導体化合物
膜では、膜全体で低抵抗が測定される。連続性遷移金属
半導体化合物膜は、１０μΩ・ｃｍ〜１００μΩ・ｃｍ
の範囲の抵抗率を有し、上で図１の説明の後に定義した
ような、遷移金属膜の連続性膜から形成される。しか
し、十分な厚さの連続性遷移金属膜だけが、アニールに
より連続性遷移金属半導体化合物膜になる。即ち、非常
に薄い連続性遷移金属膜は、アニールにより連続性遷移
金属半導体化合物膜にはならない。遷移金属膜の厚さの
役割については、以下に図７に関してさらに説明する。
【００６３】図３Ａは、約７３０℃の温度での（第２
の）アニール後の、図２Ａの部分断面図である。温度の
選択は、ガラス基板の有無、および、アモルファス膜１
０からＴＦＴを製造する際の自発的な核形成について考
慮すべき事項によって制限される。例えば、約７５０℃
の高速熱アニール温度に耐えることができるCorning 17
37ガラスは、この処理に適切である。アモルファス膜１
０の少なくとも一部分は多結晶膜２４に変えられる。本
発明の好適な局面では、アモルファス膜１０はシリコン
であり、連続性遷移金属膜１４はニッケルであり、連続
性遷移金属半導体化合物膜２０はニッケルシリサイドで
ある。ニッケルシリサイド２０は、ニッケルモノシリサ
イド、ニッケルジシリサイド、およびニッケルモノシリ
サイドとニッケルジシリサイドとの混合物を意味するも
のとして理解される。
【００６４】図３Ｂは、図３Ａの多結晶膜２４の均一な
成長フロント２６を示す。理論で決めようとしているわ
けではないが、連続性遷移金属半導体膜２０は、制御さ
れた成長フロントに沿って結晶化する際の助けとなる。
成長フロントは、連続性遷移金属膜１４の選択的配置に
よって、遷移金属半導体粒子２２（図２Ｃ参照）が多結
晶膜２４の敏感な領域に移動する危険性を最小にすると
いう点で、制御される。成長フロントはまた、遷移金属
半導体粒子２２からなる連続性層が、一定の横方向成長
速度での非繊維性（non-fibrous）結晶成長を促進する
という点で、制御される。
【００６５】シリコンなどのアモルファス膜の結晶化を
助けるために、ニッケルあるいはその他の金属を用いる
ことが知られている。金属により補助される結晶化で
は、より低いアニール温度を用いることが可能となり、
ＴＦＴにおいて用いるためにアニールされるシリコン膜
の下のガラスＬＣＤ基板が変形する可能性が制限され
る。同時に、金属を用いるため、アニール時間を短縮で
き、生産性が向上する。アモルファスシリコンとともに
ニッケルシリサイドを高速熱アニールする方法は、前川
真司による「Thin-Film Transistor Polycrystalline F
ilm Through NickelInduced, Rapid Thermal Annealing
and Method for Same」と題された1997年6月20日出願
の、本願の優先権の基礎となる米国出願と同時係属中の
米国特許出願に示されている。同米国特許出願は、高速
熱アニール（ＲＴＡ）処理を用いて、結晶膜の品質を向
上し、アニール時間を大幅に低減することを開示してい
る。本明細書において、同米国特許出願を参考として援
用する。本発明の方法では、同米国特許出願に開示され
たアニール温度よりもさらに高いアニール温度が、アモ
ルファス物質膜を結晶膜に変える際に有用であることを
認識している。本願ではまた、連続性シリサイド膜が、
結晶化プロセスにおいて横方向の成長を促進する助けと
なることを認識している。
【００６６】図４から図６は、トランジスタの製造にお
けるサリサイドプロセスを示す（先行技術）。図４は、
アモルファスシリコン基板３２、ゲート酸化物３４およ
びゲート３６を含む、製造中のトランジスタ３０の部分
断面図である。トランジスタ３０は、金属の層３８で覆
われた状態で示されている。典型的には、サリサイドプ
ロセス、即ち自己整合シリサイドプロセスは、ソース／
ドレイン領域３９の上に低抵抗コンタクト領域を形成し
て、その後に堆積される金属層（metal level）（図示
せず）との相互接続を得るために行われる。
【００６７】図５Ａは、アニール処理を行ってシリコン
基板３２の上にシリサイド膜４０を形成した後のトラン
ジスタ３０の部分断面図である。アニール後、余分な金
属３８、即ち、シリコン層３２とともにアニールされな
かった金属３８が、エッチングにより除去される。典型
的には、金属３８は、ゲート３６、ゲート酸化物３４、
あるいは、その周りにある誘電材料（図示せず）とは反
応しない。
【００６８】ＩＣ業界では、ニッケルなどの核形成材料
を用いて、単結晶基板上に低抵抗コンタクト表面を形成
する。これらの基板がドーピング不純物添加後のソース
／ドレイン領域のようにアモルファスであっても、これ
らの基板は、アニールにより単結晶シリコンにされる。
従って、ガラスＬＣＤ基板を保護せずに、約１０００℃
という高いアニール温度を用いてシリコンをアニールす
ることができる。典型的には、シリサイド金属は、数百
オングストローム厚で層状に堆積される。しかし、シリ
コンを結晶化する目的でシリサイドを用いる先行技術の
プロセスでは、典型的には比較的薄い金属膜３８を用い
る。さらに、これらの金属膜はまた、上で図１の説明の
後に定義したような連続性を有さない。即ち、非連続性
金属膜の導電性は乏しい。疎に固定された（loosely co
nsolidated）シリサイド粒子は、均一な横方向の結晶成
長ではなく、繊維性結晶成長を促進する。
【００６９】図５Ｂは、図５Ａのシリサイド膜４０を分
子レベルで示す。アニール後、シリサイド粒子４２は、
密に集団化されない。即ち、シリサイド粒子４２は、シ
リサイド層４０の元素として含まれるアモルファスシリ
コン３２の分子によって分離される。導電性シリサイド
粒子４２の濃度は、シリサイド層４０のシート抵抗に関
与し、シリサイド層４０のシート抵抗として測定され
る。シリサイド膜４０は、連続性ではなく、約１０００
μΩ・ｃｍの抵抗を有する。
【００７０】図６Ａは、アモルファスシリコンソース／
ドレイン領域３９を多結晶ソース／ドレイン領域４４に
変える第２のアニール工程後のトランジスタ３０の部分
断面図である。トランジスタ３０のチャネル領域の多結
晶層４４には、シリサイド粒子４６が埋め込まれる。チ
ャネル領域中のシリサイド粒子４６は、リーク電流を悪
化させる。少なくとも幾らかのシリサイド粒子４６は、
シリサイド層４０を敏感なチャネル領域に非常に密接し
て配置した結果生じるものである。
【００７１】図６Ｂは、第２のアニール後の図５Ｂのト
ランジスタ３０のシリサイド膜４０を示す。まばらに集
団化されたシリサイド粒子４２は、シリサイドで縁どら
れた粒子結晶境界４７を形成する。幾つかのシリサイド
粒子４２は、境界領域４７のみに、あるいは、境界領域
４７の一部分のみに、シリサイドを有する。参照番号４
８で示される異方性結晶成長は、シリサイド分子４２の
低密集度により生じる。金属により補助される低温アニ
ールに関連して起こる異方性結晶成長は、約１００Åの
幅の、＜１１１＞方位の主要な成長方向を有する繊維の
特性を有する。これらの比較的長い成長繊維により、平
坦でない成長フロントができ、この成長フロントに、図
６Ａに示されるシリサイド粒子４６の偏析が捕らえられ
る。さらに、アモルファスシリコンの偏析も捕らえられ
る。従って、多結晶膜４４では、リーク電流が大きく電
子移動度が低い。
【００７２】本発明では、遷移金属の配置を制御するこ
とにより、シリコン膜におけるシリサイドの領域を制限
することができることを認識している。このようにし
て、シリサイドに関連する結晶化の横方向成長フロント
が左右されると考えられる。ポリシリコンの製造中にニ
ッケル化合物の偏析が実際に生じるとしても、このよう
な偏析はトランジスタの敏感な領域には形成されにく
い。本発明は、ゲートの下のチャネル領域中のニッケル
シリサイドの量を制限することによって、サリサイドプ
ロセスを用いて製造されるトランジスタに関連する主要
な問題を解決する。
【００７３】本発明はまた、ニッケルなどの遷移金属膜
の補助により形成される結晶の特性に対処することによ
り、シリサイドプロセスを向上する。理論で決めようと
しているわけではないが、連続性ニッケルシリサイド層
は、結晶化の間の均一な横方向成長フロントを提供し、
より高品質の結晶化された膜が得られる。即ち、結晶化
成長フロントは、ニッケルにより補助される典型的な多
結晶形成に関連して起こる異方性繊維性成長と比較し
て、比較的平坦であり、すべての方向に一定の速度を有
する。均一な横方向成長結晶膜から作られるトランジス
タは、高電子移動度および高速応答時間を有する。連続
性シリサイド層は、図６Ｂに示される異方性繊維性結晶
成長を抑制する。成長フロントに沿った結晶化の異方性
はより少ないため、横方向成長フロントから突き出る繊
維の数はより少ない。よりランダムな結晶配向により、
より均一な横方向成長速度が得られる。そのような膜か
ら製造される薄膜トランジスタ（ＴＦＴ）は、高電子移
動度および低リーク電流特性を有する。非連続性遷移金
属膜は、十分な膜厚の連続性膜よりも数オーダー大きい
シート抵抗を有する。
【００７４】図７は、堆積されたニッケル膜の２つの異
なる膜厚についての、連続性シリサイド膜のシート抵抗
とアニール温度との関係を示すグラフである。低シート
抵抗は、本発明で意図されるようなシリサイド膜の連続
性層を示す。約４７０℃未満の温度でニッケルをアニー
ルすると、第１のアニール工程後のニッケルモノシリサ
イドが生成される。約４７０℃を上回る温度でニッケル
をアニールすると、ニッケルジシリサイドが生成され
る。第１のアニール工程の間に形成されたシリサイド
は、その種類に関係なく、第２のアニール工程の間にジ
シリサイド相になる。より高いアニール温度に応答して
形成されるジシリサイドは、アモルファスシリコンを結
晶化するために用いられる。金属膜厚が約１５Åの場
合、結果として得られるモノシリサイド膜は連続性であ
り、優れた導電性を有する。しかし、この導電性は、ジ
シリサイドが形成されるとかなり低下する。これは、ジ
シリサイドが連続性でないことを示す。堆積されたニッ
ケルの膜厚は薄すぎるため、本発明に必要とされる連続
性ニッケルシリサイド膜を形成することができない。ニ
ッケル膜厚が５８Åの場合、モノシリサイド膜のシート
抵抗は約２０Ω／平方であり、ジシリサイド相のシート
抵抗は約８０Ω／平方である。従って、５８Åというニ
ッケル膜厚は、アニール後に連続性シリサイド膜を形成
するのには十分である。５８Åよりも厚いニッケル膜で
も、低抵抗シリサイド膜は形成されるが、結晶化された
膜中にできる、高リーク電流を生じさせるニッケル化合
物（ニッケルシリサイド等）の偏析を考慮して、より多
いニッケルシリサイドはなるべく使用しないようにしな
ければならない。ニッケル膜の最適な厚さは、約３０Å
である。厳密な最適値は、材料、アニール温度、アモル
ファス膜のうち、シリサイドに変えられる選択領域の形
状および数、ならびに、堆積された金属膜中の金属原子
の厳密な密度、などの多数の要因に依存する。
【００７５】図８から図１３は、完成された薄膜トラン
ジスタの形成方法の各段階を示しており、この薄膜トラ
ンジスタでは、アニール処理中の結晶化成長フロントを
制御するためにアモルファスシリコン膜の選択領域にニ
ッケルが堆積されている。図８は、製造中の薄膜トラン
ジスタ（ＴＦＴ）５０の部分断面図である。ＴＦＴ５０
は、透明基板５２を含む。透明基板５２は典型的にはガ
ラスである。ガラスは、よりもろい材料ではあるが、安
価である。あるいは、基板５２は石英であってもよい。
典型的には、透明基板５２はバリア層５４で覆われる。
バリア層５４は、酸化シリコン、窒化シリコン、および
酸化シリコンと窒化シリコンとの組合せからなる群から
選択される。本発明の幾つかの局面では、バリア層５４
は、４０００Åの厚さを有するＴＥＯＳ（tetraethyl o
rthosilicate）酸化物である。透明基板５２の上にはア
モルファス膜５６が堆積される。アモルファス膜５６
は、シリコン、ゲルマニウム、およびシリコン−ゲルマ
ニウム合金からなる群から選択される。
【００７６】図９は、アモルファス膜５６をソース／ド
レイン領域にパターニングした後のＴＦＴ５０の部分断
面図である。アモルファス膜５６の上には、酸化物層５
８が堆積される。
【００７７】図１０は、酸化物層５８の上にゲート５９
を形成した後のＴＦＴ５０の部分断面図である。ゲート
５９は、多結晶シリコン、高融点金属（refractory met
al）、およびポリサイドからなる群から選択された半導
体材料膜である。但し、その他の従来の半導体材料も適
切に使用され得る。また、アモルファス膜５６にはドー
ピング不純物が注入されて、ソース／ドレイン領域が形
成されている。ドーピング不純物は、リン、砒素、およ
びボロンからなる群から選択される。その他のドーピン
グ材料も適切に使用され得る。
【００７８】図１１は、アモルファス膜５６の上に層間
誘電体６０を堆積させた後のＴＦＴ５０の部分断面図で
ある。層間誘電体６０は、パターニングされて、層間誘
電体６０を貫通するコンタクトホール６２が形成され
る。このコンタクトホール６２は、アモルファス膜の選
択領域６４にアクセスし、アモルファス膜の選択領域６
４の場所および大きさを規定する。典型的には、同時に
ゲート５９にもコンタクトホールが形成される。アモル
ファス膜５６の選択領域６４の上には、連続性遷移金属
膜６６が堆積される。選択領域６４の各々は、図２Ｂを
参照して上記に説明した表面積領域２１に類似した表面
積領域を有する。選択領域６４の各々は、１平方ミクロ
ン〜５０平方ミクロンの範囲の表面積を有する。選択領
域６４は、ＩＣ業界の標準リソグラフィー技術に対応す
る表面積を有し、より小さい表面積は、これらの技術の
解像度の向上から得られることが意図される。
【００７９】連続性遷移金属膜６６の堆積方法は、スパ
ッタリングおよび電子ビーム蒸着からなる群から選択さ
れる。電子ビーム蒸着を用いると、室温でアモルファス
膜５６を用いて連続性遷移金属膜６６が生成される。そ
れに対し、スパッタリングを用いると、アモルファス膜
５６を２５０℃〜４００℃の範囲の温度に加熱すること
が必要となる。遷移金属膜６６の連続性は、アモルファ
ス膜５６上の遷移金属の移動度の増加によって高められ
る。連続性遷移金属膜６６は、ニッケル、コバルト、パ
ラジウム、および白金からなる群から選択される。ニッ
ケルおよびコバルトは特に有用であると考えられる。な
ぜなら、ニッケルおよびコバルトのジシリサイドとポリ
シリコンとの間の不整合が非常に小さいからである。し
かし、アモルファス物質の結晶への核形成を促進する、
その他の金属を用いることも可能である。アモルファス
膜５６は第１の膜厚６８を有し、連続性遷移金属膜６６
は第２の膜厚７０を有する。
【００８０】図１２は、第１のアニール工程を行って、
アモルファス膜５６の選択領域６４の上に連続性遷移金
属膜６６を堆積させることから連続性遷移金属半導体化
合物膜７２を形成した後のＴＦＴ５０の部分断面図であ
る。本発明の１つの局面では、第１のアニール工程後に
連続性遷移金属半導体化合物膜７２を形成するために、
第２の膜厚７０（図１１参照）は、１４Å〜６１Åの範
囲である。好ましくは、第２の膜厚７０は約３０Åであ
り、第１の膜厚６８（図１１参照）は約５００Åであ
り、これにより、形成される薄いトランジスタ活性領域
は、高電子移動度およびわずかなリーク電流を有する。
本発明の１つの局面では、連続性遷移金属膜６６はニッ
ケルである。その後、第１のアニール工程を、２５０℃
〜５５０℃の範囲の温度で３０秒未満の間行い、これに
より、連続性ニッケルシリサイド膜７２が形成される。
アモルファス膜５６上に連続性遷移金属膜６６を制御し
て配置することにより汚染の心配は少なくなるが、低温
で短時間のアニール処理を行うことにより、遷移金属６
６の汚染が最小にされる。連続性遷移金属半導体化合物
膜７２は、１０μΩ・ｃｍ〜１００μΩ・ｃｍの範囲の
抵抗率を有する。厳密な抵抗は、幾つかの要因を挙げる
と、アニールされる材料、金属原子の密度、および連続
性遷移金属膜６６の膜厚に依存する。
【００８１】図１３は、アモルファス膜の選択領域６４
に接する連続性遷移金属半導体化合物膜７２をアニール
して、ＴＦＴ用多結晶半導体膜７４を形成する第２のア
ニール工程後のＴＦＴ５０の部分断面図である。多結晶
膜７４は、透明基板５４の上にあり、連続性遷移金属半
導体化合物膜７２に接している。以前の工程において連
続性遷移金属膜６６をアモルファス膜５６の選択領域６
４に含めたことにより、結晶化成長フロントが制御され
る。コンタクトホール６２を充填して、ＴＦＴ５０の完
成されたソース／ドレイン領域およびゲート領域に接続
する金属層７６も示されている。金属層７６は、ＴＦＴ
５０のその他の部分へのコンタクト、あるいは、その後
に堆積されるその他の金属層または半導体領域（図示せ
ず）へのコンタクトを形成するための準備としてパター
ニングされるものとして示されている。
【００８２】あるいは、ＴＦＴ５０は、アモルファス膜
の選択領域６４を、選択領域６４と位置合わせされるよ
うにパターニングされる連続性遷移金属膜６６の上に接
するように堆積させて製造される（図示せず）。この場
合、膜５６および６６はその後、上述の方法と同様の方
法でアニールされる。また、本発明のアニール法を用い
て、上述の製造プロセスと実質的に逆順の製造プロセス
を経る底部ゲートＴＦＴが製造される。
【００８３】本発明の１つの局面では、アモルファス膜
５６はシリコンであり、第２のアニール工程は、５５０
℃〜１４００℃の範囲の平均温度で、１ナノ秒（ｎｓ）
〜１０，０００秒の間行われる。本発明のプロセスによ
り、薄膜トランジスタ５０のリーク電流を悪化させる、
多結晶シリコン中の遷移金属半導体化合物の偏析の数が
最小になる。このようにして、連続性遷移金属半導体化
合物膜７２は、アモルファス膜の結晶化を助ける。
【００８４】本発明によって作られる多結晶膜７４の品
質は、上で既に参考として援用した前川真司による「Th
in-Film Transistor Polycrystalline Film Through Ni
ckelInduced, Rapid Thermal Annealing and Method fo
r Same」と題された1997年6月20日出願の、本願の優先
権の基礎となる米国出願と同時係属中の米国特許出願の
高速熱アニール法を含めることによって、さらに高めら
れる。迅速なアニール時間は、高速熱アニールを用いて
アモルファス膜５６を結晶化する場合の別の利点であ
る。図１４は、温度の変数に対する、ニッケルにより引
き起こされる結晶化の横方向成長速度を示す。図１４
は、８００℃の場合は、５５０℃の場合と比べて、アニ
ール時間が約１０００分の１に短縮され、横方向成長速
度が約１０００倍速くなることを示す。本発明では、金
属により引き起こされる横方向の成長に応答して高品質
の結晶膜を形成する場合、適切な機器を用いれば、８０
０℃〜１４００℃の範囲のアニール温度も有用であるこ
とを認識している。
【００８５】好適な実施形態では、透明基板５４はガラ
スであり、アモルファス膜５６および連続性遷移金属半
導体化合物膜７２は、第２の高速熱アニール工程の前
に、４００℃〜５００℃の範囲の温度に予熱される。そ
の後、昇温時間中の結晶成長を最小にするために、予熱
温度から第２のアニール温度まで、約１０℃／秒を上回
る昇温速度で昇温する。好ましくは、昇温速度は５０℃
／秒を上回る。高速熱アニール工程では、タングステン
−ハロゲンランプ、キセノンアークランプ、およびエキ
シマレーザを用いる。より低い温度でアニールする場
合、抵抗性加熱炉を用いてもよい。
【００８６】図１５は、アモルファス膜を結晶化する方
法の工程を説明するためのフローチャートである。図１
５は、より一般的な多結晶膜形成方法を示しており、以
下に説明する図１６は、より具体的なＴＦＴ形成方法を
示す。工程８０で、結晶化するためのアモルファス膜を
与える。工程８２で、約５００Åの膜厚を有するアモル
ファス膜の層を堆積させる。好ましくは、アモルファス
膜はシリコンである。工程８４で、約３０Åの膜厚を有
する連続性遷移金属膜を、約５平方ミクロンの表面積を
有する、アモルファス膜の選択領域に接するように堆積
させる。好ましくは、遷移金属はニッケルである。工程
８６で、工程８２および工程８４で堆積された膜を、２
５０℃〜５５０℃の範囲の温度でアニールし、連続性遷
移金属膜に接する、アモルファス膜の選択領域が使われ
て、連続性遷移金属半導体化合物膜が形成される。工程
８８で、約７３０℃でアニールを行い、アモルファス膜
の少なくとも一部分を多結晶膜に変える。工程９０は、
製品の完成を表す。即ち、連続性遷移金属半導体化合物
膜が、制御された成長フロントに沿った結晶化を助ける
多結晶膜の完成を表す。
【００８７】図１６は、リーク電流の小さい薄膜トラン
ジスタの形成において、アモルファス膜を結晶化する方
法の工程を説明するためのフローチャートである。図１
６に示される方法は、概ね図８から図１３に対応する。
工程１００で、リーク電流の小さい薄膜トランジスタを
形成するためにアモルファス膜を与える。工程１０２
で、第１の膜厚を有するアモルファス膜の層を堆積させ
る。アモルファス膜は、シリコン、ゲルマニウム、およ
びシリコン−ゲルマニウム合金からなる群から選択され
る。好適な実施形態では、工程１０２は、約５００Åの
第１の膜厚を有するアモルファスシリコン膜を堆積させ
る工程を包含する。工程１０２の後に行われる追加的な
工程については図１６には示していないが、これらの工
程では、工程１０２で堆積されたアモルファス膜をエッ
チングしてソース／ドレイン領域を規定し、エッチング
により除去されなかったアモルファス膜の表面上に酸化
物膜を堆積させて、ゲート酸化物層を形成する。アモル
ファス層は、任意の従来のフォトリソグラフィープロセ
スでエッチングされ、選択領域あるいは島が残される。
【００８８】工程１０４の前に行われる追加的な工程に
ついては図１６には示していないが、これらの工程で
は、ゲート酸化物層の上に半導体材料膜を堆積させてゲ
ートを形成し、アモルファス膜にドーピング不純物を注
入してソース／ドレイン領域を形成する。半導体材料膜
は、典型的には、多結晶シリコン、高融点金属、および
ポリサイドからなる群から選択される。しかし、その他
の従来の半導体材料も適切に使用され得る。ドーピング
不純物は、リン、砒素、およびボロンからなる群から選
択される。当該技術分野において周知であるように、こ
れらの不純物を用いて、ソースおよびドレインのための
ｎ+活性領域あるいはｐ+活性領域を形成する。本発明の
幾つかの局面では、別個の高速熱アニール（ＲＴＡ）処
理工程を用いてドーパントを活性化する。
【００８９】工程１０４で、第２の膜厚を有する連続性
遷移金属膜を、アモルファス膜の選択領域の上に接する
ように堆積させる。本発明の幾つかの局面では、工程１
０４で、アモルファス膜の各選択領域は、１平方ミクロ
ン〜５０平方ミクロンの表面積を有する。遷移金属は、
ニッケル、コバルト、パラジウム、および白金からなる
群から選択される。本発明の１つの局面では、工程１０
４は、スパッタリングおよび電子ビーム蒸着からなる群
から選択される方法を用いて、アモルファス膜の選択領
域に、連続性遷移金属膜を整合させて堆積させる工程を
包含する。本発明の１つの局面では、連続性遷移金属膜
はスパッタリングによって堆積され、工程１０４は、ア
モルファス膜を、２５０℃〜４００℃の範囲の温度に加
熱する工程を包含し、これにより、アモルファス膜の選
択領域上の遷移金属の移動度により、遷移金属膜の連続
性が高められる。
【００９０】アモルファス膜がシリコンである場合、連
続性遷移金属膜の第２の膜厚は１４Å〜６１Åの範囲で
あり、これにより、遷移金属膜の膜厚が、連続性遷移金
属半導体化合物膜の形成に寄与する。好ましくは、第２
の膜厚は約３０Åである。工程１０６で、工程１０２お
よび工程１０４で堆積された膜をアニールし、連続性遷
移金属膜の下にある、アモルファス膜の選択領域が使わ
れて、連続性遷移金属半導体化合物膜が形成される。ア
モルファス膜がシリコンである場合、ニッケル半導体化
合物はニッケルシリサイドである。アモルファス膜がゲ
ルマニウムである場合、ニッケル半導体化合物はゲルマ
ニウム化物である。アモルファス膜がシリコン−ゲルマ
ニウム合金である場合、ニッケル半導体化合物はゲルマ
ノシリサイドあるいはニッケルゲルマノシリサイドであ
る。反応していない遷移金属は、硫酸と過酸化水素との
混合物を用いてエッチングにより除去される。このエッ
チングは、ピラニアエッチ（piranha etch）と呼ばれる
こともある。この清浄工程により、アニールされて連続
性遷移金属半導体化合物膜を形成した遷移金属を除く実
質的にすべての遷移金属がＴＦＴから取り除かれる。遷
移金属がニッケルである場合、工程１０６は、２５０℃
〜５５０℃の範囲で約３０秒未満の間アニールを行う工
程を包含し、これにより、連続性ニッケル半導体化合物
膜が形成される。典型的には、連続性遷移金属半導体化
合物膜は、１０μΩ・ｃｍ〜１００μΩ・ｃｍの範囲の
抵抗率を有する。
【００９１】工程１０８は、アニールを行って、アモル
ファス膜の少なくとも一部分を多結晶膜に変える工程を
包含する。工程１０８は、タングステン−ハロゲンラン
プ、キセノンアークランプ、エキシマレーザ、および抵
抗性加熱炉を用いてアニールを行う工程を包含する。ア
モルファス膜がシリコンである場合、工程１０８は、５
５０℃〜１４００℃の範囲の平均温度で、１ナノ秒（ｎ
ｓ）〜１０，０００秒の範囲の間アニールを行う工程を
包含する。アニール時間の長さは、アニール温度に直接
関連する。また、この工程は、高温および低温に変化す
るが、工程１０８で特定される範囲内の平均温度を有す
る変動（fluctuating）熱源の使用を含むことが意図さ
れる。高速熱アニール温度の上限としては、必要とされ
る長さの横方向の成長が起こるまでに、アモルファス膜
の核形成を引き起こさないような温度が選択される。一
般に、高速熱アニール温度が約８００℃を上回る場合、
アモルファスシリコン膜の自発的な核形成は、１分未満
で起こる。自発的な核形成の発生に必要とされる厳密な
タイミングおよび温度は、特定のアモルファス膜の特性
に依存する。工程１１０は、製品の完成を表す。即ち、
遷移金属の選択的な配置によって結晶化成長フロントを
制御する多結晶膜を有するＴＦＴの完成を表す。
【００９２】本発明の１つの局面では、ガラスおよび石
英からなる群から選択される透明基板が設けられ、工程
１０２は、液晶ディスプレイ（ＬＣＤ）において用いる
ために適切なＴＦＴを形成するために、透明基板の上に
アモルファス膜を堆積させる工程を包含する。好適な実
施形態は、ガラス基板を含む。この実施形態は、高速熱
アニールである工程１０８を包含する。さらに、工程１
０８の前に、さらなる工程が与えられる。１つのさらな
る工程では、４００℃〜５００℃の範囲の温度でアモル
ファス膜を予熱する。別のさらなる工程では、予熱温度
から、工程１０８のアニール温度まで、１０℃／秒を上
回る昇温速度で昇温する。好ましくは、昇温速度は、５
０℃／秒を上回る。様々な予熱温度、昇温温度、および
アニール温度は、アモルファス層が受ける温度として規
定されることが理解される。
【００９３】結晶化プロセスでは、素早く高速熱アニー
ル温度に達することが重要である。この目標に達するた
めに、ＴＦＴは、第２のアニール工程の前に予熱され
る。その後、この予熱温度は、高速熱アニール温度に達
するまで非常に迅速に昇温される。この高速昇温プロセ
スにより、昇温時間の間に起こる、遷移金属により援助
される結晶成長であって、温度がより低いときに、低品
質の結晶を生成する結晶成長が低減される。高速昇温は
また、アモルファス層が結晶化する際に自発的な核形成
が起こるのを防ぐ役割を果たす。自発的な核形成が起こ
ると、典型的には３０ｃｍ2／Ｖｓ未満の電子移動度特
性を有するより低品質の結晶化物が生成される。
【００９４】工程１０４の前の工程１１２で、アモルフ
ァス膜の上に層間誘電体が堆積される。工程１１４で、
この層間誘電体がパターニングされて、層間絶縁体を貫
通し、アモルファス膜にアクセスするコンタクトホール
が形成され、工程１０４のアモルファス膜の選択領域の
上に連続性遷移金属膜が堆積される。コンタクトホール
の配置および大きさは、サリサイド化（salicidation）
が起こる、アモルファス膜の選択領域の場所および大き
さを規定する。
【００９５】本発明は、遷移金属の配置および連続性を
制御して、金属により引き起こされる結晶化のプロセス
をより良いものにする役割を果たす。連続性遷移金属膜
の適切な膜厚は、連続性遷移金属半導体化合物層が、結
晶化の間に起こる繊維性結晶成長を確実に低減し、これ
により、高電子移動度を支持することができる結晶膜を
生成する。この膜厚の上限により、確実に最小量の金属
が用いられ、結晶中の金属偏析による不良なリーク電流
の危険性が低減する。遷移金属の選択的な配置により、
チャネル領域およびその他の敏感な領域に、結晶化を高
めるために用いられた金属化合物が確実に無いままとな
る。また、高温のアニール温度を用いることにより、連
続性シリサイド膜が、ＴＦＴのための高移動度の結晶膜
を形成するために必要な横方向の結晶成長が確実に促進
するようになる。当業者には、本発明から得られるプロ
セス工程およびＩＣ構造の変形、ならびに本発明のその
他の実施形態が思いつくであろう。
【００９６】
【発明の効果】本発明による、アモルファスシリコン膜
をアニールして、ガラス基板上に作られる薄膜トランジ
スタに適切な多結晶膜を作るための結晶化方法は、アモ
ルファス膜（アモルファスシリコン膜等）の所定領域の
上に連続性遷移金属（ニッケル等）を選択的に配置し
て、アモルファスが結晶化される際の横方向成長フロン
トのパターンを規定する。本発明の結晶化方法は、形成
される連続性遷移金属半導体化合物（ニッケルシリサイ
ド等）の抵抗率を規定する。本発明の結晶化方法はま
た、連続性遷移金属半導体化合物を形成するために、連
続性遷移金属の厚さの所定の範囲を規定する。下限の厚
さの場合にも、成長フロントに連続性遷移金属半導体化
合物が確実に存在し、等方性横方向成長フロントが促進
されて、高電子移動度を有する結晶膜が形成される。上
限の厚さの場合にも、リーク電流を悪化させる、結晶膜
中に遷移金属化合物の偏析が生じる危険性が低減され
る。連続性遷移金属を計画的に配置することにより、ト
ランジスタのチャネル領域の、連続性遷移金属半導体化
合物による汚染が防がれる。また、制御された結晶化成
長フロントを引き起こす連続性遷移金属半導体化合物を
形成する上述のプロセスによって作られる薄膜トランジ
スタが提供される。
【図面の簡単な説明】
【図１】完成された結晶化アモルファス膜の選択的シリ
サイド法の１つの段階を示す図であって、アモルファス
膜の堆積層の部分断面図である。
【図２Ａ】完成された結晶化アモルファス膜の選択的シ
リサイド法の１つの段階を示す図であって、アモルファ
ス膜および連続性金属膜をアニールした後の、図１の部
分断面図である。
【図２Ｂ】完成された結晶化アモルファス膜の選択的シ
リサイド法の１つの段階を示す図であって、図２Ａに示
される選択領域の上面図である。
【図２Ｃ】完成された結晶化アモルファス膜の選択的シ
リサイド法の１つの段階を示す図であって、図２Ａの連
続性遷移金属半導体化合物を分子レベルで示す図であ
る。
【図３Ａ】完成された結晶化アモルファス膜の選択的シ
リサイド法の１つの段階を示す図であって、第２のアニ
ール後の、図２Ａの部分断面図である。
【図３Ｂ】完成された結晶化アモルファス膜の選択的シ
リサイド法の１つの段階を示す図であって、図３Ａの多
結晶膜の膜成長を示す図である。
【図４】トランジスタの製造におけるサリサイドプロセ
スを示す図（先行技術）であって、アモルファスシリコ
ン基板、ゲート酸化物およびゲートを含む、製造中のト
ランジスタの部分断面図である。
【図５Ａ】トランジスタの製造におけるサリサイドプロ
セスを示す図（先行技術）であって、アニール処理を行
ってシリコン基板の上にシリサイド膜を形成した後のト
ランジスタの部分断面図である。
【図５Ｂ】トランジスタの製造におけるサリサイドプロ
セスを示す図（先行技術）であって、図５Ａのシリサイ
ド膜を分子レベルで示す図である。
【図６Ａ】トランジスタの製造におけるサリサイドプロ
セスを示す図（先行技術）であって、アモルファスシリ
コンを多結晶シリコンに変える第２のアニール工程後の
トランジスタの部分断面図である。
【図６Ｂ】トランジスタの製造におけるサリサイドプロ
セスを示す図（先行技術）であって、アニール後の図５
Ｂのトランジスタのシリサイド膜を示す図である。
【図７】堆積されたニッケル膜の２つの異なる膜厚につ
いての、シリサイド膜のシート抵抗とアニール温度との
関係を示す図である。
【図８】アニール処理の間の結晶化成長フロントを制御
するためにアモルファスシリコン膜の選択領域にニッケ
ルが堆積されている、完成された薄膜トランジスタの形
成方法の１つの段階を示す図であって、製造中の薄膜ト
ランジスタの部分断面図である。
【図９】アニール処理の間の結晶化成長フロントを制御
するためにアモルファスシリコン膜の選択領域にニッケ
ルが堆積されている、完成された薄膜トランジスタの形
成方法の１つの段階を示す図であって、アモルファス膜
をソース／ドレイン領域にパターニングした後の薄膜ト
ランジスタの部分断面図である。
【図１０】アニール処理の間の結晶化成長フロントを制
御するためにアモルファスシリコン膜の選択領域にニッ
ケルが堆積されている、完成された薄膜トランジスタの
形成方法の１つの段階を示す図であって、酸化物層の上
にゲートを形成した後の薄膜トランジスタの部分断面図
である。
【図１１】アニール処理の間の結晶化成長フロントを制
御するためにアモルファスシリコン膜の選択領域にニッ
ケルが堆積されている、完成された薄膜トランジスタの
形成方法の１つの段階を示す図であって、アモルファス
膜の上に層間誘電体を堆積させた後の薄膜トランジスタ
の部分断面図である。
【図１２】アニール処理の間の結晶化成長フロントを制
御するためにアモルファスシリコン膜の選択領域にニッ
ケルが堆積されている、完成された薄膜トランジスタの
形成方法の１つの段階を示す図であって、第１のアニー
ルを行って、アモルファス膜の選択領域の上に連続性遷
移金属膜を堆積させることから連続性遷移金属半導体化
合物膜を形成した後の薄膜トランジスタの部分断面図で
ある。
【図１３】アニール処理の間の結晶化成長フロントを制
御するためにアモルファスシリコン膜の選択領域にニッ
ケルが堆積されている、完成された薄膜トランジスタの
形成方法の１つの段階を示す図であって、アモルファス
膜の選択領域に接する連続性遷移金属半導体化合物膜を
アニールして、薄膜トランジスタ用多結晶半導体膜を形
成する第２の工程後の薄膜トランジスタの部分断面図で
ある。
【図１４】温度の変数に対する、ニッケルにより引き起
こされる結晶化の横方向成長速度を示す図である。
【図１５】アモルファス膜を結晶化する方法の工程を説
明するためのフロー図である。
【図１６】リーク電流の小さい薄膜トランジスタの形成
において、アモルファス膜を結晶化する方法の工程を説
明するためのフロー図である
【符号の説明】
１０ アモルファス膜 １４ 連続性遷移金属膜 １８ 選択領域 ２０ 連続性遷移金属半導体化合物膜 ２１ 表面積領域 ２２ 遷移金属半導体粒子 ２４ 多結晶膜 ２６ 均一な成長フロント ３０ トランジスタ ３２ アモルファスシリコン基板 ３４ ゲート酸化物層 ３６ ゲート ３８ 金属層 ３９ ソース／ドレイン領域 ４０ シリサイド膜 ４２ シリサイド粒子 ４４ 多結晶層 ４６ シリサイド粒子 ４７ 境界領域 ４８ 異方性結晶成長 ５０ 薄膜トランジスタ ５２ 透明基板 ５４ バリア層 ５６ アモルファス膜 ５８ 酸化物層 ５９ ゲート ６０ 層間誘電体 ６２ コンタクトホール ６４ 選択領域 ６６ 連続性遷移金属膜 ６８ 第１の膜厚 ７０ 第２の膜厚 ７２ 連続性遷移金属半導体化合物膜 ７４ 薄膜トランジスタ用多結晶半導体膜

Claims (35)

    【特許請求の範囲】
  1. 【請求項１】 リーク電流の小さい薄膜トランジスタの
    形成における、アモルファス膜の結晶化方法であって、 （ａ）第１の膜厚を有するアモルファス膜の層を堆積さ
    せる工程と、 （ｂ）該アモルファス膜の選択領域の上に接するよう
    に、第２の膜厚を有する連続性遷移金属膜の層を堆積さ
    せる工程と、 （ｃ）該連続性遷移金属膜の下にある、該アモルファス
    膜の該選択領域が使われて連続性遷移金属半導体化合物
    膜を形成するように、該工程（ａ）および（ｂ）で堆積
    された該膜をアニールする工程と、 （ｄ）アニールを施して、該アモルファス膜の少なくと
    も一部分を多結晶膜に変える工程とを包含し、該連続性
    遷移金属膜の選択的配置により、結晶成長フロントを制
    御する、方法。
  2. 【請求項２】 前記アモルファス膜は、シリコン、ゲル
    マニウム、およびシリコン−ゲルマニウム合金からなる
    群から選択される、請求項１に記載の方法。
  3. 【請求項３】 前記連続性遷移金属は、ニッケル、コバ
    ルト、パラジウム、および白金からなる群から選択され
    る、請求項２に記載の方法。
  4. 【請求項４】 前記アモルファス膜はシリコンであり、
    前記工程（ｂ）は、１４Å〜６１Åの範囲の第２の膜厚
    の前記連続性遷移金属膜を堆積させる工程を包含し、該
    連続性遷移金属膜の該膜厚は、前記連続性遷移金属半導
    体化合物膜の形成に寄与する、請求項３に記載の方法。
  5. 【請求項５】 前記工程（ｂ）は、約３０Åの第２の膜
    厚を有する前記連続性遷移金属膜を堆積させる工程を包
    含する、請求項４に記載の方法。
  6. 【請求項６】 前記工程（ｂ）は、前記アモルファス膜
    の各選択領域が１平方ミクロン〜５０平方ミクロンの範
    囲の表面積を有することを含む、請求項５に記載の方
    法。
  7. 【請求項７】 前記連続性遷移金属膜はニッケルであ
    り、前記工程（ｃ）は、２５０℃〜５５０℃の範囲の温
    度で約３０秒未満の間、アニールを行う工程を包含しす
    る、請求項３に記載の方法。
  8. 【請求項８】 前記工程（ｃ）は、前記連続性遷移金属
    半導体化合物膜が、１０μΩ・ｃｍ〜１００μΩ・ｃｍ
    の範囲の抵抗率を有することを含む、請求項７に記載の
    方法。
  9. 【請求項９】 前記アモルファス膜はシリコンであり、
    前記工程（ｄ）は、５５０℃〜１４００℃の範囲の平均
    温度で１ナノ秒〜１０，０００秒の範囲の時間、アニー
    ルを行う工程を包含し、これにより、前記連続性遷移金
    属半導体化合物膜が、該アモルファス膜の結晶化を助け
    る、請求項２に記載の方法。
  10. 【請求項１０】 透明基板を与える工程をさらに包含
    し、該透明基板はガラスおよび石英からなる群から選択
    され、前記工程（ａ）は、該透明基板の上に前記アモル
    ファス膜を堆積させる工程を包含し、これにより、前記
    薄膜トランジスタは、液晶ディスプレイ（ＬＣＤ）にお
    いて用いるのに適切である、請求項１に記載の方法。
  11. 【請求項１１】 前記透明基板はガラスであり、前記工
    程（ｄ）の前に、 （ｅ）４００℃〜５００℃の範囲の温度で前記アモルフ
    ァス膜を予熱する工程と、 （ｆ）該工程（ｅ）の予熱温度から前記工程（ｄ）のア
    ニール温度まで、１０℃／秒を上回る昇温速度で昇温さ
    せる工程とをさらに包含し、これにより、昇温時間の間
    に最小の結晶成長が起こる、請求項１０に記載の方法。
  12. 【請求項１２】 前記工程（ｆ）は５０℃／秒を上回る
    昇温速度での昇温を含む、請求項１１に記載の方法。
  13. 【請求項１３】 前記工程（ｂ）の前に、 （ｇ）前記アモルファス膜の上に層間誘電体を堆積させ
    る工程と、 （ｈ）該層間誘電体をパターニングして、該層間誘電体
    を貫通し、前記工程（ｂ）の該アモルファス膜の該選択
    領域の上に前記連続性遷移金属膜が堆積されるように該
    アモルファス膜にアクセスし、該アモルファス膜の該選
    択領域の場所および大きさを規定するコンタクトホール
    を形成する工程をさらに包含する、請求項１に記載の方
    法。
  14. 【請求項１４】 前記工程（ｂ）は、スパッタリングお
    よび電子ビーム蒸着からなる群から選択される方法を用
    いて、前記アモルファス膜の前記選択領域の上に前記連
    続性遷移金属膜を整合させて堆積させる工程を包含す
    る、請求項１３に記載の方法。
  15. 【請求項１５】 前記連続性遷移金属膜はスパッタリン
    グによって堆積され、前記工程（ｂ）は、前記アモルフ
    ァス膜を、２５０℃〜４００℃の範囲の温度に加熱する
    工程を包含し、これにより、該アモルファス膜の前記選
    択領域の上の遷移金属の移動度によって、該連続性遷移
    金属膜の連続性が高められる、請求項１４に記載の方
    法。
  16. 【請求項１６】 前記工程（ａ）の後に、 （ｉ）該工程（ａ）で堆積された前記アモルファス膜の
    選択された領域をエッチングする工程と、 （ｊ）該工程（ｉ）でエッチング除去されなかった該ア
    モルファス膜の表面上に酸化物膜を堆積させてゲート酸
    化物層を形成する工程とをさらに包含する、請求項１に
    記載の方法。
  17. 【請求項１７】 多結晶シリコン、高融点金属およびポ
    リサイドからなる群から選択される半導体材料を与える
    工程をさらに包含し、前記工程（ｊ）の後に、 （ｋ）前記ゲート酸化物層の表面上に該半導体材料膜を
    堆積させてゲートを形成する工程をさらに包含する、請
    求項１６に記載の方法。
  18. 【請求項１８】 前記工程（ｋ）の後に、 （ｌ）前記アモルファス膜にドーピング不純物を注入し
    てソース／ドレイン領域を形成する工程をさらに包含
    し、該ドーピング不純物は、リン、砒素およびボロンか
    らなる群から選択される、請求項１７に記載の方法。
  19. 【請求項１９】 前記工程（ｄ）は、タングステン−ハ
    ロゲンランプ、キセノンアークランプ、エキシマレーザ
    熱源および抵抗性加熱炉を用いてアニールを行う工程を
    包含する、請求項１に記載の方法。
  20. 【請求項２０】 透明基板と、 該透明基板の上にある連続性遷移金属半導体化合物膜で
    あって、第１の膜厚を有するアモルファス膜の選択領域
    の上に、第２の膜厚を有する連続性遷移金属膜を堆積さ
    せ、第１のアニール工程を行うことによって形成される
    連続性遷移金属半導体化合物膜と、 該透明基板の上にあり、該連続性遷移金属半導体化合物
    膜に接する薄膜トランジスタ用多結晶半導体膜であっ
    て、該アモルファス膜の該選択領域に接する該連続性遷
    移金属半導体化合物膜をアニールする第２のアニール工
    程によって形成される薄膜トランジスタ用多結晶半導体
    膜とを含み、該アモルファス膜の該選択領域に該連続性
    遷移金属半導体化合物膜を含めることにより、結晶化成
    長フロントが制御される、薄膜トランジスタ。
  21. 【請求項２１】 前記アモルファス膜は、シリコン、ゲ
    ルマニウム、およびシリコン−ゲルマニウム合金からな
    る群から選択される、請求項２０に記載の薄膜トランジ
    スタ。
  22. 【請求項２２】 前記遷移金属は、ニッケル、コバル
    ト、パラジウム、および白金からなる群から選択され
    る、請求項２１に記載の薄膜トランジスタ。
  23. 【請求項２３】 前記アモルファス膜の上に層間誘電体
    が堆積され、該層間誘電体がパターニングされて、該層
    間誘電体を貫通するコンタクトホールが形成され、該コ
    ンタクトホールは、該アモルファス膜の前記選択領域に
    アクセスし、該アモルファス膜の該選択領域の場所およ
    び大きさを規定する、請求項２０に記載の薄膜トランジ
    スタ。
  24. 【請求項２４】 前記連続性遷移金属膜を堆積する方法
    は、スパッタリングおよび電子ビーム蒸着からなる群か
    ら選択される、請求項２３に記載の薄膜トランジスタ。
  25. 【請求項２５】 前記アモルファス膜はシリコンであ
    り、前記連続性遷移金属膜の前記第２の膜厚は１４Å〜
    ６１Åの範囲であり、これにより、前記第１のアニール
    工程の後に連続性遷移金属半導体化合物膜が形成され
    る、請求項２１に記載の薄膜トランジスタ。
  26. 【請求項２６】 前記連続性遷移金属膜の前記第２の膜
    厚は約３０Åである、請求項２５に記載の薄膜トランジ
    スタ。
  27. 【請求項２７】 前記アモルファス膜の各選択領域は、
    １平方ミクロン〜５０平方ミクロンの範囲の表面積を有
    する、請求項２１に記載の薄膜トランジスタ。
  28. 【請求項２８】 前記連続性遷移金属膜はニッケルであ
    り、前記第１のアニール工程は、２５０℃〜５５０℃の
    範囲の温度で、３０秒未満の間行われ、これにより、連
    続性ニッケル半導体化合物膜が形成される、請求項２２
    に記載の薄膜トランジスタ。
  29. 【請求項２９】 前記連続性遷移金属半導体化合物膜
    は、１０μΩ・ｃｍ〜１００μΩ・ｃｍの範囲の抵抗率
    を有する、請求項２７に記載の薄膜トランジスタ。
  30. 【請求項３０】 前記アモルファス膜はシリコンであ
    り、前記第２のアニール工程は、５５０℃〜１４００℃
    の範囲の平均温度で１ナノ秒〜１０，０００秒の範囲の
    間アニールする工程を包含し、これにより、アニール処
    理によって、トランジスタのリーク電流を悪化させる、
    前記多結晶シリコン中の遷移金属の偏析の数が最小にさ
    れる、請求項２９に記載の薄膜トランジスタ。
  31. 【請求項３１】 前記透明基板はガラスであり、前記ア
    モルファス膜および前記連続性遷移金属膜は、前記第２
    の高速熱アニール工程の前に、４００℃〜５００℃の範
    囲の温度で予熱され、温度は、該予熱温度から該第２の
    アニール温度まで、１０℃／秒を上回る昇温速度で昇温
    され、これにより、昇温期間中に最小の結晶成長が起こ
    る、請求項３０に記載の薄膜トランジスタ。
  32. 【請求項３２】 前記昇温速度は、５０℃／秒を上回
    る、請求項３１に記載の薄膜トランジスタ。
  33. 【請求項３３】 前記アモルファス膜のアニールは、タ
    ングステン−ハロゲンランプ、キセノンアークランプ、
    エキシマレーザ、および抵抗性加熱炉を用いてアニール
    を行う工程を包含する、請求項２０に記載の薄膜トラン
    ジスタ。
  34. 【請求項３４】 アモルファス膜の結晶化方法であっ
    て、 （ａ）５００Å以上の膜厚を有するアモルファス膜の層
    を堆積させる工程と、 （ｂ）約５平方ミクロンの表面積を有する、該アモルフ
    ァス膜の選択領域に接するように、約３０Åの膜厚を有
    する連続性遷移金属膜を堆積させる工程と、 （ｃ）該連続性遷移金属膜に接する、該アモルファス膜
    の該選択領域が使われて、連続性遷移金属半導体化合物
    膜を形成するように、前記工程（ａ）および（ｂ）で堆
    積された膜を、２５０℃〜５５０℃の範囲の温度でアニ
    ールする工程と、 （ｄ）約７３０℃の温度でアニールを行い、該アモルフ
    ァス膜の少なくとも一部分を多結晶膜に変える工程とを
    包含し、これにより、該連続性遷移金属半導体化合物膜
    が、制御された成長フロントに沿った結晶化を助ける、
    方法。
  35. 【請求項３５】 前記アモルファス膜はシリコンであ
    り、前記遷移金属はニッケルである、請求項３４に記載
    の方法。
JP10199167A 1997-07-15 1998-07-14 アモルファス膜の結晶化方法および薄膜トランジスタ Pending JPH1197710A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/893,285 US5940693A (en) 1997-07-15 1997-07-15 Selective silicide thin-film transistor and method for same
US08/893.285 1997-07-15

Publications (1)

Publication Number Publication Date
JPH1197710A true JPH1197710A (ja) 1999-04-09

Family

ID=25401333

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10199167A Pending JPH1197710A (ja) 1997-07-15 1998-07-14 アモルファス膜の結晶化方法および薄膜トランジスタ

Country Status (2)

Country Link
US (2) US5940693A (ja)
JP (1) JPH1197710A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7202501B2 (en) 2003-11-22 2007-04-10 Samsung Sdi Co., Ltd. Thin film transistor and method for fabricating the same
US7723197B2 (en) 2005-03-30 2010-05-25 Seiko Epson Corporation Method of manufacturing semiconductor device and semiconductor device

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3138169B2 (ja) * 1995-03-13 2001-02-26 シャープ株式会社 半導体装置の製造方法
US6329270B1 (en) * 1997-03-07 2001-12-11 Sharp Laboratories Of America, Inc. Laser annealed microcrystalline film and method for same
US6339013B1 (en) * 1997-05-13 2002-01-15 The Board Of Trustees Of The University Of Arkansas Method of doping silicon, metal doped silicon, method of making solar cells, and solar cells
JPH11186194A (ja) * 1997-12-19 1999-07-09 Nec Corp 半導体装置の製造方法
US6278130B1 (en) * 1998-05-08 2001-08-21 Seung-Ki Joo Liquid crystal display and fabricating method thereof
JP2001284252A (ja) * 2000-03-30 2001-10-12 Sanyo Electric Co Ltd 半導体装置及びその製造方法
US6830965B1 (en) * 2000-10-25 2004-12-14 Sharp Laboratories Of America, Inc. Semiconductor device and a method of creating the same utilizing metal induced crystallization while suppressing partial solid phase crystallization
KR100439345B1 (ko) * 2000-10-31 2004-07-07 피티플러스(주) 폴리실리콘 활성층을 포함하는 박막트랜지스터 및 제조 방법
KR100426210B1 (ko) 2000-11-11 2004-04-03 피티플러스(주) 실리콘 박막 결정화 방법
KR100390523B1 (ko) * 2001-01-20 2003-07-04 주승기 실리콘 박막 결정화 방법
US20020117718A1 (en) 2001-02-28 2002-08-29 Apostolos Voutsas Method of forming predominantly <100> polycrystalline silicon thin film transistors
US6686978B2 (en) * 2001-02-28 2004-02-03 Sharp Laboratories Of America, Inc. Method of forming an LCD with predominantly <100> polycrystalline silicon regions
US6506637B2 (en) * 2001-03-23 2003-01-14 Sharp Laboratories Of America, Inc. Method to form thermally stable nickel germanosilicide on SiGe
KR20030020524A (ko) * 2001-08-29 2003-03-10 주식회사 현대 디스플레이 테크놀로지 박막 트랜지스터 제조방법
KR100477103B1 (ko) * 2001-12-19 2005-03-18 삼성에스디아이 주식회사 금속유도화 측면결정화방법을 이용한 멀티플 게이트 박막트랜지스터 및 그의 제조방법
US6534390B1 (en) 2002-01-16 2003-03-18 Chartered Semiconductor Manufacturing Ltd. Salicide method for producing a semiconductor device using silicon/amorphous silicon/metal structure
US6762464B2 (en) * 2002-09-17 2004-07-13 Intel Corporation N-p butting connections on SOI substrates
US6900082B2 (en) * 2003-02-24 2005-05-31 Man Wong, The Hong Kong University Of Science & Technology Methods for forming laterally crystallized polysilicon and devices fabricated therefrom
US7005376B2 (en) * 2003-07-07 2006-02-28 Advanced Micro Devices, Inc. Ultra-uniform silicides in integrated circuit technology
US7282738B2 (en) 2003-07-18 2007-10-16 Corning Incorporated Fabrication of crystalline materials over substrates
US7071022B2 (en) * 2003-07-18 2006-07-04 Corning Incorporated Silicon crystallization using self-assembled monolayers
JP2005049770A (ja) * 2003-07-31 2005-02-24 Sanyo Electric Co Ltd エレクトロクロミック表示装置
WO2005012993A1 (ja) * 2003-07-31 2005-02-10 Sanyo Electric Co., Ltd. エレクトロクロミック表示装置
US7066640B2 (en) * 2003-08-26 2006-06-27 Homeland Housewares, Llc Blender and mugs
US7202143B1 (en) * 2003-10-23 2007-04-10 The Board Of Trustees Of The University Of Arkansas Low temperature production of large-grain polycrystalline semiconductors
KR100611766B1 (ko) * 2004-08-24 2006-08-10 삼성에스디아이 주식회사 박막트랜지스터 제조 방법
US7683373B2 (en) * 2004-10-05 2010-03-23 Samsung Mobile Display Co., Ltd. Thin film transistor and method of fabricating the same
US7790580B2 (en) * 2006-03-13 2010-09-07 Hong Kong University Of Science And Technology Metal-induced crystallization of amorphous silicon in thin film transistors
US7687334B2 (en) * 2006-03-23 2010-03-30 Board Of Trustees Of The University Of Arkansas Fabrication of large grain polycrystalline silicon film by nano aluminum-induced crystallization of amorphous silicon
TW200910526A (en) * 2007-07-03 2009-03-01 Renesas Tech Corp Method of manufacturing semiconductor device
US8803243B2 (en) 2012-01-03 2014-08-12 International Business Machines Corporation Complementary metal oxide semiconductor (CMOS) device having gate structures connected by a metal gate conductor
US20140094023A1 (en) * 2012-09-28 2014-04-03 National Applied Research Laboratories Fabricating method of semiconductor chip
CN102956649A (zh) * 2012-11-26 2013-03-06 京东方科技集团股份有限公司 阵列基板、阵列基板制作方法及显示装置
US9812328B2 (en) 2015-06-22 2017-11-07 Applied Materials, Inc. Methods for forming low resistivity interconnects

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5147826A (en) * 1990-08-06 1992-09-15 The Pennsylvania Research Corporation Low temperature crystallization and pattering of amorphous silicon films
TW226478B (en) * 1992-12-04 1994-07-11 Semiconductor Energy Res Co Ltd Semiconductor device and method for manufacturing the same
EP0612102B1 (en) * 1993-02-15 2001-09-26 Semiconductor Energy Laboratory Co., Ltd. Process for the fabrication of a crystallised semiconductor layer
US5275851A (en) * 1993-03-03 1994-01-04 The Penn State Research Foundation Low temperature crystallization and patterning of amorphous silicon films on electrically insulating substrates
JP3107941B2 (ja) * 1993-03-05 2000-11-13 株式会社半導体エネルギー研究所 薄膜トランジスタおよびその作製方法
US5624851A (en) * 1993-03-12 1997-04-29 Semiconductor Energy Laboratory Co., Ltd. Process of fabricating a semiconductor device in which one portion of an amorphous silicon film is thermally crystallized and another portion is laser crystallized
JP3193803B2 (ja) * 1993-03-12 2001-07-30 株式会社半導体エネルギー研究所 半導体素子の作製方法
TW278219B (ja) * 1993-03-12 1996-06-11 Handotai Energy Kenkyusho Kk
TW241377B (ja) * 1993-03-12 1995-02-21 Semiconductor Energy Res Co Ltd
US5501989A (en) * 1993-03-22 1996-03-26 Semiconductor Energy Laboratory Co., Ltd. Method of making semiconductor device/circuit having at least partially crystallized semiconductor layer
US5818076A (en) * 1993-05-26 1998-10-06 Semiconductor Energy Laboratory Co., Ltd. Transistor and semiconductor device
US5488000A (en) * 1993-06-22 1996-01-30 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a thin film transistor using a nickel silicide layer to promote crystallization of the amorphous silicon layer
JP2762215B2 (ja) * 1993-08-12 1998-06-04 株式会社半導体エネルギー研究所 薄膜トランジスタおよび半導体装置の作製方法
TW264575B (ja) * 1993-10-29 1995-12-01 Handotai Energy Kenkyusho Kk
JP3562590B2 (ja) * 1993-12-01 2004-09-08 株式会社半導体エネルギー研究所 半導体装置作製方法
US5654203A (en) * 1993-12-02 1997-08-05 Semiconductor Energy Laboratory, Co., Ltd. Method for manufacturing a thin film transistor using catalyst elements to promote crystallization
JP3378078B2 (ja) * 1994-02-23 2003-02-17 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5712191A (en) * 1994-09-16 1998-01-27 Semiconductor Energy Laboratory Co., Ltd. Method for producing semiconductor device
US5789284A (en) * 1994-09-29 1998-08-04 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating semiconductor thin film
GB9501745D0 (en) * 1995-01-30 1995-03-22 Ecc Int Ltd Production of sialon
JP3364081B2 (ja) * 1995-02-16 2003-01-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3675886B2 (ja) * 1995-03-17 2005-07-27 株式会社半導体エネルギー研究所 薄膜半導体デバイスの作製方法
JPH09153458A (ja) 1995-09-26 1997-06-10 Fujitsu Ltd 薄膜半導体装置およびその製造方法
US5773329A (en) * 1996-07-24 1998-06-30 International Business Machines Corporation Polysilicon grown by pulsed rapid thermal annealing

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7202501B2 (en) 2003-11-22 2007-04-10 Samsung Sdi Co., Ltd. Thin film transistor and method for fabricating the same
US7723197B2 (en) 2005-03-30 2010-05-25 Seiko Epson Corporation Method of manufacturing semiconductor device and semiconductor device

Also Published As

Publication number Publication date
US5940693A (en) 1999-08-17
US6242779B1 (en) 2001-06-05

Similar Documents

Publication Publication Date Title
JP3580473B2 (ja) アモルファス膜の結晶化方法および薄膜トランジスタ
JPH1197710A (ja) アモルファス膜の結晶化方法および薄膜トランジスタ
US6784455B2 (en) Single crystal TFT from continuous transition metal delivery method
US6500736B2 (en) Crystallization method of amorphous silicon
KR100863446B1 (ko) 반도체층의 도핑방법, 박막 반도체 소자의 제조방법, 및박막 반도체 소자
JP2616741B2 (ja) 多結晶シリコン−ゲルマニウム薄膜トランジスタの製造方法
US6396104B2 (en) Thin film transistor in metal-induced crystallized region formed around a transition metal nucleus site
WO1995034916A1 (fr) Fabrication d&#39;un equipement a semi-conducteurs a couches minces, equipement a semi-conducteurs a couches minces, afficheur a cristaux liquides et equipement electronique
JP2001007024A (ja) 多結晶シリコン膜の形成方法
US7696030B2 (en) Method of fabricating semiconductor device and semiconductor fabricated by the same method
US6531348B2 (en) Method for crystallizing amorphous silicon and fabricating thin film transistor using crystallized silicon
JP2007502025A (ja) シリコン薄膜の焼鈍方法およびそれから調製される多結晶シリコン薄膜
US20060017052A1 (en) Method of fabricating semiconductor device and semiconductor fabricated by the same method
JP2001189458A (ja) 半導体装置の製造方法
US20090155988A1 (en) Element of low temperature poly-silicon thin film and method of making poly-silicon thin film by direct deposition at low temperature and inductively-coupled plasma chemical vapor deposition equipment therefor
JP2000299473A (ja) 選択型シリサイド薄膜トランジスタおよびその製造方法
JPH10189449A (ja) 結晶性半導体膜の製造方法、および薄膜トランジスタの製造方法
JP2002016014A (ja) 半導体装置の製造方法および製造装置
JP2002299235A (ja) 半導体薄膜形成方法及び薄膜半導体装置
JP3269730B2 (ja) 半導体基板の製造方法及び半導体装置の製造方法
KR100366960B1 (ko) 실리콘 결정화 방법
JP2002280304A (ja) 半導体装置の製造方法
TWI377173B (en) Method for manufacturing crystalline silicon
JP2005167280A (ja) 半導体装置、アクティブマトリクス基板、及び電子機器
JP2003203864A (ja) 半導体薄膜の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050401

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050704

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050825

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060327

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060420

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20060621

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20060901