KR20030020524A - 박막 트랜지스터 제조방법 - Google Patents
박막 트랜지스터 제조방법 Download PDFInfo
- Publication number
- KR20030020524A KR20030020524A KR1020010052525A KR20010052525A KR20030020524A KR 20030020524 A KR20030020524 A KR 20030020524A KR 1020010052525 A KR1020010052525 A KR 1020010052525A KR 20010052525 A KR20010052525 A KR 20010052525A KR 20030020524 A KR20030020524 A KR 20030020524A
- Authority
- KR
- South Korea
- Prior art keywords
- thin film
- mask
- active layer
- layer
- crystallization
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 29
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 25
- 239000010409 thin film Substances 0.000 title claims description 38
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims abstract description 26
- 229910052759 nickel Inorganic materials 0.000 claims abstract description 13
- 239000000758 substrate Substances 0.000 claims abstract description 7
- 238000000151 deposition Methods 0.000 claims abstract description 6
- 238000005530 etching Methods 0.000 claims abstract description 4
- 238000002425 crystallisation Methods 0.000 claims description 32
- 230000008025 crystallization Effects 0.000 claims description 32
- 239000010408 film Substances 0.000 claims description 8
- 239000012535 impurity Substances 0.000 claims description 5
- 230000001681 protective effect Effects 0.000 claims description 5
- 238000010438 heat treatment Methods 0.000 claims description 4
- 238000005468 ion implantation Methods 0.000 claims description 4
- 238000002161 passivation Methods 0.000 claims description 4
- 229910004205 SiNX Inorganic materials 0.000 claims description 2
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 2
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 2
- 239000010410 layer Substances 0.000 abstract description 46
- 229910021417 amorphous silicon Inorganic materials 0.000 abstract description 10
- 239000011241 protective layer Substances 0.000 abstract description 6
- 239000007769 metal material Substances 0.000 abstract description 3
- 238000005137 deposition process Methods 0.000 abstract 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 12
- 229920005591 polysilicon Polymers 0.000 description 10
- 239000002184 metal Substances 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000011109 contamination Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000000427 thin-film deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
- H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78672—Polycrystalline or microcrystalline silicon transistor
- H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 금속유도측면결정화에 의한 폴리실리콘 박막 트랜지스터 어레이 제작시 높은 누설전류를 인한 소자특성을 저하를 최소화시킬 수 있는 박막 트랜지스터 제조방법에 관한 것으로, 절연 기판상에 제 1 마스크를 이용하여 활성층을 형성하는 단계와, 상기 활성층이 소정부분 노출되도록 제 2 마스크를 이용하여 게이트 절연막과 게이트 전극을 형성하는 단계와, 상기 결과물 상부에 보호막을 증착하고, 제 3 마스크를 이용하여 상기 활성층이 소정부분 노출되도록 상기 보호막을 식각하여 콘택홀을 형성하는 단계와, 상기 결과물 상부에 니켈박막을 증착하고, 고농도 불순물 이온주입을 실시한 후, 열처리 공정을 통해 노출된 활성층은 MIC 결정화를 이루고, 채널영역이 정의된 상기 활성층은 MILC 결정화를 이루는 단계와, 상기 콘택홀을 통해 제 4 마스크를 이용하여 MIC 결정화를 이룬 일측의 활성층과 연결되는 데이터 라인을 형성하는 단계와, 상기 콘택홀을 통해 제 5 마스크를 이용하여 MIC 결정화를 이룬 다른측의 활성층과 연결되는 픽셀전극을 형성하는 단계를 포함하는 것을 특징으로 한다.
Description
본 발명은 박막 트랜지스터 제조방법에 관한 것으로, 특히 금속유도측면결정화(Metal Induced Lateral Crystallization : MILC)에 의한 폴리실리콘 박막 트랜지스터 어레이 제작시 높은 누설전류를 인한 소자특성을 저하를 최소화시킬 수 있는 박막 트랜지스터 제조방법에 관한 것이다.
액정표시장치는 고해상도와 빠른 작동을 위하여 비정질 실리콘 박막 트랜지스터보다는 다결정 실리콘 박막 트랜지스터를 사용한다. 레이저를 이용한 결정화 기술의 발전으로, 비정질 실리콘 박막트랜지스터의 제조 공정시와 비슷한 온도하에서 다결정 실리콘 박막 트랜지스터 제작이 가능하기 때문에 대형 유리기판상에 제작이 가능하게 되었다. 그러나 레이저를 이용한 결정화기술에 의해 제조되는 박막트랜지스터는 장시간의 공정시간이 필요하고, 그에 따른 공정장비 등의 추가로 인하여 대량생산에 문제가 있다.
MIC(Metal Induced Crystallization) 기술에 의한 결정화는 특정한 종류의 금속층을 비정질 실리콘층상에 형성한 후, 열처리하여 금속층을 입힌 부분의 비정질 실리콘을 결정화하는 것으로, 저온에서도 결정화가 가능하고 고가의 장비를 필요로 하지 않는다는 장점이 있다. 그러나 MIC는 비정질 실리콘의 저온 결정화라는 장점에도 불구하고, 결정화된 박막내에 금속들이 유입됨으로써 실리콘 고유의 물질특성을 변화 혹은, 저하시키는 때문에 금속에 의한 오염이 발생한다는 문제점이 있다.
최근에는 MILC에 의한 결정화기술(S. W. Lee & S. K. Joo, IEEE Eletron Device Lett., 17(4, P.160)(1996))이 제안되고 있다. 이 기술에 의하면, 400℃ 정도의 저온에서도 비정질 실리콘을 결정화가 래터럴하게 진행되면서 결정화가 이루어진다. 즉, MIC에 의한 결정화에 대하여 실리콘의 결정화가 측면으로 유도된다고 할 수 있다.
또한, 최근에는 FALC(Field Aided Lateral Crystallization) 기술에 의하여 비정질 실리콘 박막을 결정화하는 기술이 연구 중에 있다. FALC는 수평 결정화(Lateral Crystallization)의 진행속도를 인가된 전계의 극성에 따라 한 방향으로 가속화시키는 결정화 기술이다. FALC에 의한 실리콘 결정화에서는 (-)극쪽이 (+)극쪽에 비해 수평 결정화 속도가 훨씬 빠르게 진행된다.[Seung-lk Jun, Yong-Ho Yung, Jae-Bok Lee, and Duck-Kyun Choi, 'ELECTRICAL CHARACTERISTICS OF THIN-FILM TRANSISTROS USING FIELD-ALDED LATERAL CRYSTALLIZATION', Applied Physics Letters, Nolume 75, Number 15, pp2235-2237]
이하, 첨부된 도면을 참조하여 종래의 박막 트랜지스터 제조방법에 대하여 설명하기로 한다.
도 1a 내지 도 1c는 종래의 MILC에 의한 폴리실리콘 박막 트랜지스터 제조방법을 나타낸 공정 단면도이다.
도 1a에 도시한 바와 같이 투명한 절연 기판(10)상에 비정질 실리콘을 증착한 후, 제 1 마스크를 이용하여 활성층(11)을 형성하고, 상기 활성층(11)을 포함한 전면에 게이트 절연막(12)을 형성한다.
그리고 상기 게이트 절연막(11)상에 금속막을 증착하고, 제 2 마스크를 이용하여 상기 활성층(11)의 중앙 부분 상측에 게이트 전극(13)을 형성한 후, 상기 활성층(11)이 소정부분 노출되도록 제 3 마스크를 이용하여 상기 게이트 절연막(12)을 선택적으로 제거한다.
이때, 상기 게이트 절연막(12) 두께만큼 게이트 전극(13)과 활성층(11) 사이에 오프셋(offset) 영역(15)을 정의하고, 상기 게이트 전극(13) 양측의 활성층(11)에 소오스/드레인 영역(14a,14b)을 정의한다.
도 1b에 도시한 바와 같이 상기 결과물 상부에 니켈박막(16)을 증착하고, 고농도 불순물 이온주입을 실시한 후, 열처리 공정을 통해 상기 활성층(11)을 결정화시켜 상기 소오스/드레인 영역(14a,14b)이 정의된 상기 활성층(11)은 MIC에 의한 결정화가 이루어지고, 박막 트랜지스터의 채널영역이 정의된 상기 활성층(11)은 MILC에 의한 결정화가 이루어진다.
도 1c에 도시한 바와 같이 상기 결정화후 잉영의 니켈박막(16)을 제거한 후, 상기 결과물 상부에 보호막(17)을 형성하고, 상기 소오스/드레인 영역(14a,14b)이 소정부분 노출되도록 제 4 마스크를 이용하여 상기 보호막(17)을 선택적으로 식각하여 콘택홀(18)을 형성한다.
이어, 제 5 마스크를 이용하여 상기 콘택홀(18)을 통해 상기 소오스 영역(14a)과 접촉되는 데이터 라인(19)을 형성한 후, 제 6 마스크를 이용하여 상기 콘택홀(14b)을 통해 상기 드레인 영역과 접촉되는 픽셀전극(20)을 형성한다.
그러나 상기와 같은 종래의 박막 트랜지스터 제조방법에 있어서는 다음과 같은 문제점이 있었다.
MILC에 의한 폴리 실리콘 박막 트랜지스터의 전기적 특성은 높은 전계효과이동도를 갖는 반면, 니켈박막상에 형성되는 소오스/드레인 전극과 그 계면 사이의 불완전한 에너지 준위로 인해 높은 누설 전류값이 나타난다. 따라서, 이를 해결하기 위해 오프셋 영역을 정의하는 방법을 사용하였다.
그러나 오프셋 영역을 정의하기 위해서는 마스크 공정을 1개 내지 2개 이상 추가시켜야 하므로, 마스크 공정에 따른 제조비용을 증가되므로 저가의 고품위 폴리 실리콘 TFT-LCD를 제작하는데 어려움이 있었다.
또한, 상기와 같은 추가 공정으로 인해 폴리 실리콘 박막 트랜지스터의 제작 수율이 떨어진다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출한 것으로 추가적인 오프셋 마스크 공정 없이 MILC를 위한 니켈박막 증착 및 고농도 불순물 이온주입을 실시하여 공정을 단순화하고 비용을 절감시킬 수 있는 박막 트랜지스터의 제조방법을 제공하는데 그 목적이 있다.
도 1a 내지 도 1c는 종래의 MILC에 의한 폴리실리콘 박막 트랜지스터 제조방법을 나타낸 공정 단면도
도 2a 내지 도 2d는 본 발명의 일실시예에 따른 MILC에 의한 폴리실리콘 박막 트랜지스터 제조방법을 나타낸 공정 단면도
<도면의 주요 부분에 대한 부호의 설명>
100 : 절연기판 101 : 활성층
102 : 게이트 절연막 103a : 게이트 전극
104 : 보호막 105 : 콘택홀
106 : 오프셋 영역 107a,107b : 소오스/드레인 영역
108 : 니켈박막 109 : 데이터 라인
110 : 픽셀전극
상기와 같은 목적을 달성하기 위한 본 발명의 박막 트랜지스터의 제조방법은 절연 기판상에 제 1 마스크을 이용하여 활성층을 형성하는 단계와, 상기 활성층이 소정부분 노출되도록 제 2 마스크을 이용하여 게이트 절연막과 게이트 전극을 형성하는 단계와, 상기 결과물 상부에 보호막을 증착하고, 제 3 마스크을 이용하여 상기 활성층이 소정부분 노출되도록 상기 보호막을 식각하여 콘택홀을 형성하는 단계와, 상기 결과물 상부에 니켈박막을 증착하고, 고농도 불순물 이온주입을 실시한 후, 열처리 공정을 통해 노출된 활성층은 MIC 결정화를 이루고, 채널영역이 정의된상기 활성층은 MILC 결정화를 이루는 단계와, 상기 결정화후 잉여의 니켈박막을 제거한 후, 상기 콘택홀을 통해 제 4 마스크를 이용하여 MIC 결정화를 이룬 일측의 활성층과 연결되는 데이터 라인을 형성하는 단계와, 상기 콘택홀을 통해 제 5 마스크를 이용하여 MIC 결정화를 이룬 다른측의 활성층과 연결되는 픽셀전극을 형성하는 단계를 포함하는 것을 특징으로 한다.
또한, 상기 콘택홀과 게이트 절연막 사이의 간격에 의해 오프셋 영역이 정의되는것을 특징으로 하는 것이 바람직하다.
또한, 상기 오프셋 영역의 길이는 1㎛∼10㎛인 것을 특징으로 하는 것이 바람직하다.
또한, 상기 보호막은 SiNx, SiO2, SiON 중 어느 하나를 사용하는 것을 특징으로 하는 것이 바람직하다.
이하, 첨부된 도면을 참조하여 본 발명의 박막 트랜지스터 제조방법에 대하여 보다 상세히 설명하기로 한다.
도 2a 내지 도 2d는 본 발명의 일실시예에 따른 MILC에 의한 폴리실리콘 박막 트랜지스터 제조방법을 나타낸 공정 단면도이다.
도 2a에 도시한 바와 같이 투명한 절연 기판(100)상에 비정질 실리콘을 증착하고, 제 1 마스크를 이용하여 활성층(101)을 형성하고, 상기 활성층(101)을 포함한 전면에 게이트 절연막(102)과 금속물질(103)을 차례로 증착한 후, 제 2 마스크을 이용하여 상기 게이트 절연막(102)과 금속물질(103)을 동시에 선택적으로 식각하여 게이트 전극(103a)을 형성한다.
도 2b에 도시한 바와 같이 상기 게이트 전극(103a)을 포함한 전면에 보호막(104)을 증착하고, 제 3 마스크를 이용하여 상기 활성층(101)이 소정부분 노출되도록 상기 보호막(104)을 식각하여 콘택홀(105)을 형성한다.
이때, 상기 콘택홀(105)과 게이트 절연막(102) 사이의 간격에 의해 오프셋 영역(106)이 정의되고, 상기 게이트 전극(103a) 및 게이트 절연막(102) 양측의 활성층(101)에 소오스/드레인 영역(107a,107b)이 정의된다.
도 2c에 도시한 바와 같이 상기 콘택홀(105)을 포함한 상기 보호막(104)상에 니켈박막(108)을 증착한 후, 고농도 불순물 이온주입과 열처리 공정을 실시하여 상기 콘택홀(105)에 의해 노출된 활성층(101)은 MIC 결정화를 이루고, 채널영역이 정의된 상기 활성층(101)은 MILC 결정화를 이룬다.
도 2d에 도시한 바와 같이 상기 결정화한 후, 잉여의 니켈박막(108)을 제거하고, 제 4 마스크를 이용하여 상기 콘택홀(105)을 통해 MIC 결정화를 이룬 일측의 활성층(101)과 연결되는 데이터 라인(109)을 형성한다. 그리고 제 5 마스크를 이용하여 상기 콘택홀(105)을 통해 MIC 결정화를 이룬 다른측의 활성층(101)과 연결되는 픽셀전극(110)을 형성한다.
이상에서 설명한 바와 같이 본 발명의 박막 트랜지스터 제조방법은 종래와 비교하여 마스크 공정을 감소시키므로 공정을 단순화하고, 제조 비용을 절감시킬 수 있으므로 저가의 고품위 폴리 실리콘 TFT-LCD를 제작할 수 있다.
그리고 추가공정의 감소로 폴리 실리콘 박막 트랜지스터의 수율을 향상시킬 수 있다.
Claims (4)
- 절연 기판상에 제 1 마스크를 이용하여 활성층을 형성하는 단계와;상기 활성층이 소정부분 노출되도록 제 2 마스크를 이용하여 게이트 절연막과 게이트 전극을 형성하는 단계와;상기 결과물 상부에 보호막을 증착하고, 제 3 마스크를 이용하여 상기 활성층이 소정부분 노출되도록 상기 보호막을 식각하여 콘택홀을 형성하는 단계와;상기 결과물 상부에 니켈박막을 증착하고, 고농도 불순물 이온주입을 실시한 후, 열처리 공정을 통해 노출된 활성층은 MIC 결정화를 이루고, 채널영역이 정의된 상기 활성층은 MILC 결정화를 이루는 단계와;상기 결정화후 잉여의 니켈박막을 제거한 후, 상기 콘택홀을 통해 제 4 마스크를 이용하여 MIC 결정화를 이룬 일측의 활성층과 연결되는 데이터 라인을 형성하는 단계와;상기 콘택홀을 통해 제 5 마스크를 이용하여 MIC 결정화를 이룬 다른측의 활성층과 연결되는 픽셀전극을 형성하는 단계를 포함하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
- 제 1 항에 있어서,상기 콘택홀과 게이트 절연막 사이의 간격에 의해 오프셋 영역이 정의되는 것을 특징으로 하는 박막 트랜지스터 제조방법.
- 제 2 항에 있어서,상기 오프셋 영역의 길이는 1㎛∼10㎛인 것을 특징으로 하는 박막 트랜지스터 제조방법.
- 제 1 항에 있어서,상기 보호막은 SiNx, SiO2, SiON 중 어느 하나를 사용하는 것을 특징으로 하는 박막 트랜지스터 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010052525A KR20030020524A (ko) | 2001-08-29 | 2001-08-29 | 박막 트랜지스터 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010052525A KR20030020524A (ko) | 2001-08-29 | 2001-08-29 | 박막 트랜지스터 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20030020524A true KR20030020524A (ko) | 2003-03-10 |
Family
ID=27721416
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020010052525A KR20030020524A (ko) | 2001-08-29 | 2001-08-29 | 박막 트랜지스터 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20030020524A (ko) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030038837A (ko) * | 2001-11-06 | 2003-05-17 | 피티플러스(주) | Ｌｃｄ용 결정질 실리콘 박막트랜지스터 패널 및 제작 방법 |
| KR20030038835A (ko) * | 2001-11-06 | 2003-05-17 | 피티플러스(주) | Ｌｃｄ용 결정질 실리콘 박막트랜지스터 패널 및 제작 방법 |
| KR100683664B1 (ko) * | 2004-01-06 | 2007-02-15 | 삼성에스디아이 주식회사 | 박막 트랜지스터, 박막 트랜지스터를 제조하는 방법 및이를 구비한 평판 디스플레이 소자 |
| KR100751315B1 (ko) * | 2004-01-10 | 2007-08-22 | 삼성에스디아이 주식회사 | 박막 트랜지스터, 박막 트랜지스터 제조 방법 및 이를구비한 평판 디스플레이 소자 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6066547A (en) * | 1997-06-20 | 2000-05-23 | Sharp Laboratories Of America, Inc. | Thin-film transistor polycrystalline film formation by nickel induced, rapid thermal annealing method |
| KR20000052288A (ko) * | 1999-01-15 | 2000-08-16 | 구본준 | 박막 트랜지스터의 제조방법 |
| US6242779B1 (en) * | 1997-07-15 | 2001-06-05 | Sharp Laboratories Of America, Inc. | Selective silicide thin-film transistor having polysilicon active layers with crystallizing metal agent introduced only in the source/drain regions |
| KR20020033373A (ko) * | 2000-10-31 | 2002-05-06 | 주승기 | 폴리실리콘 활성층을 포함하는 박막트랜지스터 및 제조 방법 |
-
2001
- 2001-08-29 KR KR1020010052525A patent/KR20030020524A/ko not_active Application Discontinuation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6066547A (en) * | 1997-06-20 | 2000-05-23 | Sharp Laboratories Of America, Inc. | Thin-film transistor polycrystalline film formation by nickel induced, rapid thermal annealing method |
| US6242779B1 (en) * | 1997-07-15 | 2001-06-05 | Sharp Laboratories Of America, Inc. | Selective silicide thin-film transistor having polysilicon active layers with crystallizing metal agent introduced only in the source/drain regions |
| KR20000052288A (ko) * | 1999-01-15 | 2000-08-16 | 구본준 | 박막 트랜지스터의 제조방법 |
| KR20020033373A (ko) * | 2000-10-31 | 2002-05-06 | 주승기 | 폴리실리콘 활성층을 포함하는 박막트랜지스터 및 제조 방법 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030038837A (ko) * | 2001-11-06 | 2003-05-17 | 피티플러스(주) | Ｌｃｄ용 결정질 실리콘 박막트랜지스터 패널 및 제작 방법 |
| KR20030038835A (ko) * | 2001-11-06 | 2003-05-17 | 피티플러스(주) | Ｌｃｄ용 결정질 실리콘 박막트랜지스터 패널 및 제작 방법 |
| KR100683664B1 (ko) * | 2004-01-06 | 2007-02-15 | 삼성에스디아이 주식회사 | 박막 트랜지스터, 박막 트랜지스터를 제조하는 방법 및이를 구비한 평판 디스플레이 소자 |
| KR100751315B1 (ko) * | 2004-01-10 | 2007-08-22 | 삼성에스디아이 주식회사 | 박막 트랜지스터, 박막 트랜지스터 제조 방법 및 이를구비한 평판 디스플레이 소자 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2873660B2 (ja) | 半導体集積回路の作製方法 | |
| JP2564725B2 (ja) | Ｍｏｓ型トランジスタの作製方法 | |
| WO2018000478A1 (zh) | 薄膜晶体管的制造方法及阵列基板的制造方法 | |
| KR20020076792A (ko) | 결정질 실리콘 활성층을 포함하는 박막트랜지스터의 제조방법 | |
| KR100654022B1 (ko) | 금속유도측면결정화법을 이용한 박막 트랜지스터 제조방법 | |
| US20020102781A1 (en) | Method for fabricating polysilicon thin film transistor | |
| KR20060062139A (ko) | 이중 열처리에 의한 다결정 박막트랜지스터 제조방법 | |
| WO2021103142A1 (zh) | 一种显示面板及其制作方法及电子设备 | |
| KR20030020524A (ko) | 박막 트랜지스터 제조방법 | |
| KR100713880B1 (ko) | 다결정실리콘 박막트랜지스터의 제조방법 | |
| KR20000038822A (ko) | 박막트랜지스터 및 그 제조방법 | |
| KR100488958B1 (ko) | 다결정 실리콘 박막트랜지스터의 제조 방법 | |
| KR100753635B1 (ko) | 금속유도측면결정화를 이용한 ｌｄｄ 구조를 갖는 박막트랜지스터의 제조방법 | |
| KR20020072719A (ko) | 금속유도화 측면결정화방법을 이용한 박막 트랜지스터의제조방법 | |
| CN110112099A (zh) | 制作ltps tft基板的方法 | |
| JP2014033136A (ja) | 表示装置およびその製造方法 | |
| KR100697379B1 (ko) | 다결정실리콘 박막트랜지스터 제조방법 | |
| KR100370451B1 (ko) | 단순공정에의한비정질실리콘박막트랜지스터와액정표시소자(lcd)제조방법 | |
| KR100368971B1 (ko) | 에스오아이 소자의 게이트 및 그 제조방법 | |
| KR100837883B1 (ko) | 박막 트랜지스터 형성 방법 | |
| JP3161510B2 (ja) | 半導体集積回路の作製方法 | |
| JP2001308337A (ja) | 低温ポリシリコンｔｆｔの製造方法 | |
| KR100713879B1 (ko) | 박막 트랜지스터의 액정 표시 소자의 제조방법 | |
| JPH08186262A (ja) | 薄膜トランジスタの製造方法 | |
| JPS63158875A (ja) | 薄膜トランジスタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |