JP2873660B2 - 半導体集積回路の作製方法 - Google Patents

半導体集積回路の作製方法

Info

Publication number
JP2873660B2
JP2873660B2 JP6012150A JP1215094A JP2873660B2 JP 2873660 B2 JP2873660 B2 JP 2873660B2 JP 6012150 A JP6012150 A JP 6012150A JP 1215094 A JP1215094 A JP 1215094A JP 2873660 B2 JP2873660 B2 JP 2873660B2
Authority
JP
Japan
Prior art keywords
film
silicon
island
region
doping
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP6012150A
Other languages
English (en)
Other versions
JPH07202213A (ja
Inventor
宏勇 張
英人 大沼
保彦 竹村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP6012150A priority Critical patent/JP2873660B2/ja
Priority to US08/367,427 priority patent/US5904509A/en
Publication of JPH07202213A publication Critical patent/JPH07202213A/ja
Priority to US09/257,049 priority patent/US6391694B1/en
Application granted granted Critical
Publication of JP2873660B2 publication Critical patent/JP2873660B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H01L21/2652—Through-implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2658—Bombardment with radiation with high-energy radiation producing ion implantation of a molecular ion, e.g. decaborane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28061—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a metal or metal silicide formed by deposition, e.g. sputter deposition, i.e. without a silicidation reaction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、同一の絶縁表面を有す
る基板上にＮチャネル型およびＰチャネル型の薄膜トラ
ンジスタ（以下ＴＦＴという）を有する半導体集積回路
の作製方法に関する。本発明は、例えば、液晶表示装置
や３次元集積回路等、薄膜トランジスタを有する集積回
路、特に、相補型のＭＯＳ（金属−酸化物−半導体）型
もしくはＭＩＳ（金属−絶縁体−半導体）型電界効果型
素子を有する集積回路（以上を、ＣＭＯＳ回路と称す
る）の作製方法に関する。
【０００２】
【従来の技術】最近、絶縁基板上に、薄膜状の活性層
（活性領域ともいう）を有する絶縁ゲイト型の半導体装
置の研究がなされている。特に、薄膜状の絶縁ゲイトト
ランジスタ、いわゆる薄膜トランジスタ（ＴＦＴ）が熱
心に研究されている。これらは、マトリクス構造を有す
る液晶等の表示装置において、各画素の制御用に利用す
ることが目的であり、利用する半導体の材料・結晶状態
によって、アモルファスシリコンＴＦＴや多結晶シリコ
ンＴＦＴというように区別されている。
【０００３】また、単結晶シリコン集積回路において
も、いわゆるＳＯＩ技術として多結晶シリコンＴＦＴが
用いられており、これは例えば高集積度ＳＲＡＭにおい
て、負荷トランジスタとして使用される。但し、この場
合には、アモルファスシリコンＴＦＴはほとんど使用さ
れない。さらに、絶縁基板上の半導体回路では、基板と
配線との容量結合がないため、非常な高速動作が可能で
あり、超高速マイクロプロセッサーや超高速メモリーと
して利用する技術が提案されている。
【０００４】一般にアモルファス状態の半導体の電界移
動度は小さく、したがって、高速動作が要求されるＴＦ
Ｔには利用できない。また、アモルファスシリコンで
は、Ｐ型の電界移動度は著しく小さいので、Ｐチャネル
型のＴＦＴ（ＰＭＯＳのＴＦＴ）を作製することができ
ず、したがって、Ｎチャネル型ＴＦＴ（ＮＭＯＳのＴＦ
Ｔ）と組み合わせて、相補型のＭＯＳ回路（ＣＭＯＳ）
を形成することができない。
【０００５】これに対し、多結晶半導体は、アモルファ
ス半導体よりも電界移動度が大きく、したがって、高速
動作が可能である。例えば、レーザーアニールによって
再結晶化させたシリコン膜を用いたＴＦＴでは、電界移
動度として３００ｃｍ2 ／Ｖｓもの値が得られている。
通常の単結晶シリコン基板上に形成されたＭＯＳトラン
ジスタの電界移動度が５００ｃｍ2 ／Ｖｓ程度であるこ
とからすると、極めて大きな値であり、単結晶シリコン
上のＭＯＳ回路が基板と配線間の寄生容量によって、動
作速度が制限されるのに対して、絶縁基板上であるので
そのような制約は何ら無く、著しい高速動作が期待され
ている。
【０００６】また、多結晶シリコンでは、ＮＭＯＳのＴ
ＦＴだけでなく、ＰＭＯＳのＴＦＴも同様に得られるの
でＣＭＯＳ回路を形成することが可能で、例えば、アク
ティブマトリクス方式の液晶表示装置においては、アク
ティブマトリクス部分のみならず、周辺回路（ドライバ
ー等）をもＣＭＯＳの多結晶ＴＦＴで構成する、いわゆ
るモノリシック構造を有するものが知られている。前述
のＳＲＡＭに使用されるＴＦＴもこの点に注目したもの
であり、ＰＭＯＳをＴＦＴで構成し、これを負荷トラン
ジスタとしている。
【０００７】
【発明が解決しようとする課題】ＴＦＴの活性層の厚さ
は、１００〜２０００Å、好ましくは２００〜１０００
Åであり、例えば、ＴＦＴのドーピング工程において
は、この厚さに最適な濃度のドーピング不純物が注入さ
れる必要がある。しかも、活性層上のゲイト絶縁膜は、
一般に超ＬＳＩよりも厚く、５００〜３０００Åが必要
とされたので、従来の半導体集積回路技術のドーピング
技術、特に、スルードーピング（ゲイト絶縁膜をつけた
まま、活性層（＝半導体表面）にドーピングする技術）
をそのまま援用することは困難を含んでいた。
【０００８】例えば、Ｎ型不純物として燐（質量数３
１）または砒素（質量数７５）を、Ｐ型不純物としてホ
ウ素（質量数１１）を注入する場合、ホウ素およびホウ
化水素のイオンは質量が軽いため、７０ｋＶ以下の比較
的低い加速電圧、例えば４０〜６５ｋＶでもスルードー
ピングすることができたが、燐や燐化水素のイオンは質
量が大きなため、８０ｋＶ以上、例えば、８５〜１１０
ｋＶの高い電圧で加速することが必要であった。かよう
な高いエネルギーを有するイオンが絶縁表面を有する基
板に照射された場合には、チャージアップ等によって、
素子特性を悪化させ、また、イオンの注入を選択的にお
こなうために基板上にマスク材として、レジスト等の有
機材料が設けられている場合には、その炭化によって、
剥離が困難になるという問題が伴った。本発明は、この
ような現状に鑑みて、最適なドーピング手法を提供する
ことを目的とする。
【０００９】
【問題を解決する方法】本発明においては、質量の軽い
元素、例えば、ホウ素を注入する際には、公知のスルー
ドーピング技術と同様にゲイト絶縁膜を通して活性層に
不純物を注入するものの、質量の思い元素、例えば、燐
や砒素を注入する際には、少なくとも燐または砒素を注
入する領域のゲイト絶縁膜を除去もしくは薄膜化し、燐
や砒素等の思い元素も十分透過しうる状態にしてドーピ
ングをおこなう
【００１０】
【作用】かくすることによって、燐または砒素のごとき
重いイオンを含むイオンの加速電圧は１０〜３０ｋｅＶ
にまで低下せしめることができ、さらに、これまでゲイ
ト絶縁膜に注入されていた分を有効にソース／ドレイン
にまで注入せしめることにより、必要なドーズ量を低下
させることができた。また、これらの結果、チャージア
ップやマスク材の剥離困難の問題を解決することができ
た。以下に実施例をしめし、より詳細に本発明を説明す
る。
【００１１】
【実施例】
〔実施例１〕 図１には、本発明を実施するためのＮＭ
ＯＳおよびＰＭＯＳ素子の作製の実施例の工程図を示
す。本実施例では、高温プロセスによるＴＦＴを作製し
た。まず、石英基板１０１（幅１０５ｍｍ×長さ１０５
ｍｍ×厚さ１．１ｍｍ）上に、プラズマＣＶＤ法によっ
て厚さ、２０００Åの酸化珪素膜１０２を下地膜として
形成し、引き続き、ジシランを原料とする減圧ＣＶＤ法
によって、不純物のドープされていないアモルファスシ
リコン膜を厚さ１００〜２０００Å、好ましくは５００
〜１５００Å形成した。アモルファスシリコン膜の成膜
時の基板温度は１５０〜５５０℃とした。
【００１２】そして、これを島状にパターニングして、
島状シリコン領域１０３、１０４を形成した。その後、
５００〜７５０℃で熱アニールすることにより結晶化せ
しめ、さらに、その後、高温の酸素雰囲気中で酸化せし
め、シリコン領域の表面に厚さ５００〜１５００Å、好
ましくは５００〜７００Åの酸化珪素膜１０５、１０６
を形成した。温度は８５０〜１１００℃の範囲とし、９
５０〜１０５０℃が特に好ましかった。結晶化の工程は
レーザーやそれと同等な強光を照射することによってお
こなってもよい。
【００１３】なお、熱アニールによってアモルファスシ
リコン膜を結晶化する工程において、微量のニッケル、
コバルト、銅等、アモルファスシリコンの結晶化を助長
させる元素を添加すると、結晶化温度をより低下せしめ
ることができ、かつ、結晶性の優れたシリコン膜が得ら
れた。ただし、この場合には、これらの触媒元素の濃度
は、１×１０20ｃｍ-3（１ｃｍ3 あたり１×１０20個の
原子が存在する、という意味の濃度の表記）以下、代表
的には１×１０15〜１×１０19ｃｍ-3であることが好ま
しい。
【００１４】その後、リンが１×１０19〜２×１０20ｃ
ｍ-3、例えば８×１０19ｃｍ-3ドープされたシリコン膜
を厚さ２０００〜５０００Å、好ましくは３５００〜４
０００Å形成し、これをパターニングして、Ｎチャネル
型ＴＦＴ（ＮＭＯＳ）のゲイト１０７およびＰチャネル
型ＴＦＴ（ＰＭＯＳ）のゲイト１０８を形成した。そし
て、図１（Ａ）に示すように、ＮＭＯＳ領域を覆って、
フォトレジストのマスク１０９を形成した。（図１
（Ａ））
【００１５】そして、プラズマドーピング法によってホ
ウ素を含むイオンを注入した。プラズマドーピング法と
は、イオンドーピング法とも称されるが、ドーピング不
純物元素を含有するガスを放電させて、プラズマ状態と
し、これを高い電圧で引き出して加速して、被照射物に
注入するというものであり、この際には、公知のイオン
注入法とは異なって、イオンの質量分離がなされないの
で、様々なイオン種が注入されることが特徴である。例
えば、ホウ素を注入する場合にはガスとして、ジボラン
（Ｂ2 Ｈ6 ）を用いればよいが、この際にはＢ（ホウ
素）イオンだけでなく、ＢＨイオンやＢＨ2 イオンやＨ
イオン等の他のイオンも注入される。
【００１６】以上のような欠点はあるものの、プラズマ
ドーピング法は簡便なドーピング法であり、それほど精
度を要求されないドーピングに用いることができる。本
実施例では３０〜７０ｋＶの加速電圧で、好ましくは５
０〜６５ｋＶ、１×１０14〜６×１０15ｃｍ-2、好まし
くは５×１０14〜２×１０15ｃｍ-2のドーズ量でドーピ
ングをおこない、Ｐ型の不純物領域１１０、１１１を形
成した。これはＰＭＯＳのソース／ドレインとなる。
（図１（Ｂ））
【００１７】ホウ素のドーピング後、酸素プラズマ中で
のアッシングをおこなって、レジストのマスク１０９の
表面を軽く酸化、除去した後、剥離液に浸すことによっ
てこれを除去した。そして、新たに公知のフォトリソグ
ラフィー法によってフォトレジストのマスク１１２を形
成した。この際にはＮＭＯＳの島状シリコン領域１０３
は外周部を除いて、露出するようにした。ここで、シリ
コン領域１０３の外周部をマスクで覆ったのは、後の酸
化珪素除去の工程において下地膜１０２がエッチングさ
れることを防止するためである。
【００１８】その後、このマスク１１２を用いて、酸化
珪素膜１０５をエッチングし、シリコン領域１０３を露
出せしめた。（図１（Ｃ））そして、プラズマドーピン
グ法によって燐を含むイオンを島状シリコン領域１０３
に注入した。ガスとしてはフォスフィン（ＰＨ3 ）を用
い、１０〜３０ｋＶ、好ましくは１０〜２０ｋＶの加速
電圧で、１×１０14〜６×１０15ｃｍ-2、好ましくは５
×１０14〜２×１０15ｃｍ-2のドーズ量でドーピングを
おこない、Ｎ型の不純物領域１１３、１１４を形成し
た。これはＮＭＯＳのソース／ドレインとなる。（図１
（Ｄ））
【００１９】不純物領域を形成した後、酸素プラズマ中
でのアッシングをおこなって、レジストのマスク１１２
の表面を軽く酸化、除去した後、剥離液に浸すことによ
ってこれを除去した。燐を含むイオンの注入の際の加速
電圧が低かったために、この工程に要する時間は短かっ
た。その後、６５０〜１０５０℃、例えば、７５０℃の
熱アニールによって、不純物領域の結晶性を回復させ
た。その後は通常のＴＦＴの作製工程と同様に、層間絶
縁物（リンボロンガラス）１１５を堆積して、リフロー
によって平坦化させ、コンタクトホールを形成して金属
配線１１６〜１１９を形成した。以上の工程によりＮＭ
ＯＳ（１２０）とＰＭＯＳ（１２１）が作製された。
【００２０】〔実施例２〕 図２に本発明を用いたＣＭ
ＯＳ回路を有する液晶ディスプレーの作製実施例を説明
する。本実施例では、図４に示されるように、基板２０
１上に表示回路部（アクティブマトリクス）２３とその
駆動回路（周辺回路、すなわち、データドライバー２１
とゲイトドライバー２２）とを有し、かつ、駆動回路は
ＣＭＯＳ回路である装置を作製した。駆動回路２１、２
２は周辺に配置され、中央部にはＰＭＯＳのＴＦＴを有
するアクティブマトリクス２３が構成され、これらのド
ライバー部とアクティブマトリクスとがゲイト線２５、
データ線２６によって接続された表示装置が示されてい
る。
【００２１】なお、図４（Ｂ）のようにアクティブマト
リクス２３の上下左右に周辺回路、すなわち、データド
ライバー２１、２１’、ゲイトドライバー２２、２２’
が設けられていてもよい。アクティブマトリクス２３は
ＰＭＯＳを有する画素セル２４の集合体である。ここ
で、ＰＭＯＳがアクティブマトリクスのＴＦＴとして選
択されたのは、非選択時におけるソース／ドレイン間の
リーク電流が少なく、したがって、画素の電荷を保持す
る能力に優れているからである。以下にその作製工程を
図２を用いて説明する。
【００２２】基板２０１としてコーニング社の７０５９
番ガラス基板を使用した。基板はこの他にも様々な種類
のものを使用することができるが、半導体被膜中にナト
リウム等の可動イオンが侵入しないように基板に応じて
対処しなければならない。理想的な基板はアルカリ濃度
の小さい合成石英基板であるが、コスト的に利用するこ
とが難しい場合には、市販の低アルカリガラスもしくは
無アルカリカラスを使用することとなる。本実施例で
は、基板２０１上には基板からの可動イオンの侵入を阻
止する目的で、厚さ２００〜１００００Å、例えば２０
００Åの酸化珪素膜２０２を形成した。これらの被膜の
膜厚は、可動イオンの侵入の程度、あるいは活性層への
影響の程度に応じて設計される。
【００２３】その後、プラズマＣＶＤ法によって、モノ
シランを原料として、厚さ２００〜２０００Å、例えば
１０００Åのアモルファスシリコン膜を形成した。基板
温度は１６０〜４００℃、例えば２５０℃とした。さら
に、その上に厚さ２００〜１０００Åの酸化珪素膜を保
護膜として形成した。そして、このようにして得られた
アモルファスシリコン膜を、６００℃で２４時間熱アニ
ールし、結晶化せしめた。上部のシリコン膜の結晶化を
促進するためには膜中に含まれている炭素、窒素、酸素
の濃度は、いずれも７×１０19ｃｍ-3以下であることが
望ましい。本実施例では、ＳＩＭＳ分析によって１×１
０17ｃｍ-3以下であることを確認した。
【００２４】アモルファスシリコン膜を熱アニールによ
って、結晶性シリコン膜としたのち、これを適当なパタ
ーンにエッチングして、周辺ＣＭＯＳ回路用の島状半導
体領域２０３と画素ＴＦＴ用の島状半導体領域２０４と
を形成した。その後、酸素雰囲気中での酸化珪素をター
ゲットとするスパッタ法によって、ゲイト絶縁膜（酸化
珪素）２０５を厚さ５００〜３０００Å、例えば１２０
０Å形成した。この厚さは、ＴＦＴの動作条件等によっ
て決定される。
【００２５】次にスパッタ法によって、アルミニウム
（スカンジウムを０．０５〜０．５重量％、好ましく
は、０．１〜０．３重量％含む）皮膜を厚さ３０００Å
〜５μｍ、例えば、５０００Å形成し、これを混酸（５
％の硝酸を添加した燐酸溶液）によってパターニング
し、ゲイト電極・配線を形成した。エッチングレート
は、エッチングの温度を４０℃としたときに２２５ｎｍ
／分であった。このようにして、ＴＦＴの外形を整え
た。
【００２６】さらに、陽極酸化法によってアルミニウム
配線の表面に酸化アルミニウムを形成した。陽極酸化の
方法としては、本発明人等の発明である特願平３−２３
１１８８もしくは特願平３−２３８７１３に記述される
方法を用いた。詳細な実施の様態については、目的とす
る素子の特性やプロセス条件、投資規模等によって変更
を加えればよい。本実施例では、陽極酸化によって、厚
さ１０００〜３０００Å、例えば、２０００Åの酸化ア
ルミニウム被膜２０７を配線２０６の周囲に形成した。
このようにして、ＮＭＯＳ用のゲイト電極・配線２０
８、ＰＭＯＳ用のゲイト電極・配線２０９、画素ＴＦＴ
用のゲイト電極・配線２１０を形成した。（図２
（Ａ））
【００２７】その後、プラズマドーピング法によって、
基板全面にホウ素を有するイオンを注入した。ドーピン
グの条件は、加速電圧は３０〜７０ｋＶ、例えば、６５
ｋＶ、ドーズ量は、１×１０14〜６×１０15ｃｍ-2、例
えば、１×１０15ｃｍ-2とした。この結果、島状シリコ
ン領域２０３、２０４にはＰ型不純物領域２１１〜２１
５が形成された。（図１（Ｂ））
【００２８】その後、緩衝フッ酸溶液によって、酸化珪
素膜２０５をエッチングし、さらに、フォトレジストの
マスク２１６を形成した。この場合も実施例１と同様に
燐を注入すべき領域（ＮＭＯＳのソース／ドレインとな
るべき領域）を開孔した。そして、プラズマドーピング
法によって、燐を有するイオンを注入した。ドーピング
の条件は、加速電圧は１０〜３０ｋＶ、例えば、１０ｋ
Ｖ、ドーズ量は、１×１０14〜６×１０15ｃｍ-2、例え
ば、２×１０15ｃｍ-2とした。この結果、島状シリコン
領域２０３のうち、領域２１１、２１２の一部は、それ
までのＰ型が反転して、Ｎ型の領域（ＮＭＯＳのソース
／ドレインとなる領域）２１７、２１８となった。ま
た、島状シリコン領域２０３の他の部分はＰ型のまま
で、ＰＭＯＳのソース／ドレインとなる領域）２１９、
２２０となった。ＮＭＯＳの外周部２１１’はＰ型のま
まであった。なお、島状シリコン領域２０４（画素ＴＦ
Ｔ）の領域２１４、２１５は全面的にレジストで覆われ
ていたので、Ｐ型のままであった。（図１（Ｂ））
【００２９】上記のように不純物領域を形成した後、酸
素プラズマ中でのアッシングをおこなって、レジストの
マスク２１６の表面を軽く酸化、除去した後、剥離液に
浸すことによってこれを除去した。
【００３０】さらに、レーザーアニール法によって、ゲ
イト電極部をマスクとしてソース／ドレイン領域の再結
晶化をおこなった。レーザーアニールの条件は、例えば
特願平３−２３１１８８や同３−２３８７１３に記述さ
れている方法を使用した。本実施例では、レーザーアニ
ール時にアニールすべきシリコン膜の表面に酸化珪素膜
等が存在していないので、途中のレーザー光の吸収によ
るロスが少なく、レーザー光のエネルギー密度を上記の
発明の場合の５０〜８０％としても、十分なアニール作
用が観察された。その結果、レーザー処理能力が向上せ
しめることができた。（図２（Ｄ））
【００３１】その後、層間絶縁物として、厚さ３０００
Å〜３μｍ、例えば、５０００Åの酸化珪素膜２２１を
ＲＦプラズマＣＶＤ法で形成し、さらに、スパッタ法に
よって厚さ５００〜１０００Å、例えば、８００ÅのＩ
ＴＯ（インディウム錫酸化物）膜を形成し、これをパタ
ーニング・エッチングして、アクティブマトリクスの画
素電極２２２とした。そして、酸化珪素膜２２１に電極
形成用の穴を開け、アルミニウム配線２２３〜２２７を
形成した。こうして、周辺回路のＣＭＯＳ回路と画素Ｔ
ＦＴを完成させた。
【００３２】本実施例では、実施例１と異なり、ホウ素
のドーピング際には、選択的なドーピングをおこなわな
かったために、フォトリソグラフィー工程およびマスク
材の除去工程が各１回省略できた。また、燐のドーピン
グの際に、ゲイト絶縁膜である酸化珪素膜２０５を全面
的に除去するため、後のコンタクトホールの開孔工程に
おいて、ＮＭＯＳでもＰＭＯＳでもコンタクトホールの
深さは同じとなった。なお、本実施例では、ゲイト電極
の側面に陽極酸化物が形成されているので、ゲイト電極
とソース／ドレインはオフセット状態となる。この結
果、耐圧を高め、ソース／ドレイン間のリーク電流を低
減することができた。
【００３３】〔実施例３〕 図３に本実施例を示す。ま
ず、基板（コーニング７０５９、３００ｍｍ×４００ｍ
ｍもしくは１００ｍｍ×１００ｍｍ）３０１上に下地酸
化膜３０２として厚さ１０００〜３０００Åの酸化珪素
膜を形成した。そして、プラズマＣＶＤ法やＬＰＣＶＤ
法によってアモルファスシリコン膜を１００〜３０００
Å、好ましくは５００〜１０００Å堆積し、これを、５
５０〜６００℃の還元雰囲気に２４時間放置して、結晶
化せしめた。この工程は、レーザー照射によっておこな
ってもよい。そして、このようにして結晶化させたシリ
コン膜をパターニングして島状領域３０３（ＮＭＯＳ
用）、３０４（ＰＭＯＳ用）を形成した。さらに、この
上にスパッタ法によって厚さ７００〜１５００Å、例え
ば、１２００Åの酸化珪素膜３０５を形成した。
【００３４】その後、厚さ１０００Å〜３μｍのアルミ
ニウム（１重量％のＳｉ、もしくは０．１〜０．３重量
％のＳｃ（スカンジウム）を含む）膜を電子ビーム蒸着
法もしくはスパッタ法によって形成した。そして、フォ
トレジスト（例えば、東京応化製、ＯＦＰＲ８００／３
０ｃｐ）をスピンコート法によって形成した。フォトレ
ジストの形成前に、陽極酸化法によって厚さ１００〜１
０００Åの酸化アルミニウム膜を表面に形成しておく
と、フォトレジストとの密着性が良く、また、フォトレ
ジストからの電流のリークを抑制することにより、後の
陽極酸化工程において、多孔質陽極酸化物を側面のみに
形成するうえで有効であった。その後、フォトレジスト
とアルミニウム膜をパターニングして、アルミニウム膜
と一緒にエッチングし、各島状領域３０３、３０４を横
断するゲイト電極３０６、３０７を形成した。ゲイト電
極上にマスク膜３０８、３０９が残っている。このマス
ク膜の材料としてはこれ以外に感光性ポリイミド、もし
くは通常のポリイミドでエッチングの可能なものを使用
してもよい。
【００３５】次に、ゲイト電極のうち、ＮＭＯＳのゲイ
ト電極３０６のみに電解溶液中で電流を印加することに
よって、それぞれのゲイト電極の側面に厚さ３０００〜
６０００Å、例えば、厚さ５０００Åの多孔質の陽極酸
化物３１０を形成した。この際には、予め、ＮＭＯＳの
みに電流が流れるような回路としておくことが望まし
い。陽極酸化は、３〜２０％のクエン酸もしくはショウ
酸、燐酸、クロム酸、硫酸等の酸性水溶液を用いておこ
ない、１０〜３０Ｖの一定電流をゲイト電極に印加すれ
ばよい。本実施例ではシュウ酸溶液（３０℃）中で電圧
を１０Ｖとし、２０〜４０分、陽極酸化した。陽極酸化
物の厚さは陽極酸化時間によって制御した。（図３
（Ａ））
【００３６】次に、マスク３０８，３０９を除去し、再
び電解溶液中において、ゲイト電極に電流を印加した。
今回は、３〜１０％の酒石液、硼酸、硝酸が含まれたエ
チレングルコール溶液を用い、かつ、ＮＭＯＳ、ＰＭＯ
Ｓともに電流を印加した。溶液の温度は１０℃前後の室
温より低い方が良好な酸化膜が得られた。この工程でゲ
イト電極の上面および側面にバリヤ型の陽極酸化物３１
１、３１２が形成された。バリヤ型の陽極酸化物の厚さ
は印加電圧に比例し、印加電圧が１５０Ｖで２０００Å
の陽極酸化物が形成された。（図３（Ｂ））
【００３７】注目すべきは、バリヤ型の陽極酸化が後の
工程であるにもかかわらず、多孔質の陽極酸化物３１０
の外側にバリヤ型の陽極酸化物３１１ができるのではな
く、バリヤ型の陽極酸化物３１１は多孔質陽極酸化物３
１０とゲイト電極３０６の間に形成されることである。
この構造で全面に加速したホウ素を有するイオンを活性
層に注入した。ドーピングの条件は、加速電圧は３０〜
７０ｋＶ、例えば、６５ｋＶ、ドーズ量は、１×１０14
〜６×１０15ｃｍ-2、例えば、５×１０14ｃｍ-2とし
た。この結果、島状シリコン領域３０３、３０４にはＰ
型不純物領域３１３〜３１６が形成された。（図３
（Ｃ））
【００３８】そして、ドライエッチング法、ウェットエ
ッチング法等によって絶縁膜３０５をエッチングした。
この際には陽極酸化物３１０〜３１２およびゲイト電極
３０６、３０７に覆われた領域の下側の絶縁膜は実質的
にエッチングされない。すなわち、ゲイト電極がアルミ
ニウム、タンタル、、チタンを主成分とし、一方、絶縁
膜１０４が酸化珪素を主成分とする場合において、ドラ
イエッチング法を用いる場合には、フッ素系（例えばＮ
Ｆ3 、ＳＦ6 ）のエッチングガスを用いて、ドライエッ
チングをおこなえば、酸化珪素である絶縁膜３０５は素
早くエッチングされるが、酸化アルミニウム、酸化タン
タル、酸化チタンのエッチングレートは十分に小さいの
で絶縁膜３０５を選択的にエッチングできる。
【００３９】また、ウェットエッチングにおいては、１
／１００フッ酸等のフッ酸系のエッチャントを用いれば
よい。この場合にも酸化珪素である絶縁膜３０５は素早
くエッチングされるが、酸化アルミニウム、酸化タンタ
ル、酸化チタンのエッチングレートは十分に小さいので
絶縁膜３０５を選択的にエッチングできる。
【００４０】その後、燐酸、酢酸、硝酸の混酸を用いて
陽極酸化物３１０をエッチングした。この燐酸系のエッ
チャントにおいては、多孔質陽極酸化物のエッチングレ
ートはバリヤ型陽極酸化物のエッチングレートの１０倍
以上であった。したがって、バリヤ型の陽極酸化物３１
１、３１２は、燐酸系のエッチャントでは実質的にエッ
チングされないので、内側のゲイト電極を守ることがで
きた。このエッチングでは多孔質型陽極酸化物のエッチ
ングレートは約６００Å／分であった。その下のゲイト
絶縁膜（酸化珪素）、および、バリヤ型陽極酸化物３１
１、３１２はそのまま残存した。
【００４１】その後、実施例１と同様にフォトレジスト
のマスク３１７を形成し、ＰＭＯＳの領域をレジストで
覆った。そして、プラズマドーピング法によって、砒素
を有するイオンを注入した。ドーピングの条件は、加速
電圧は１０〜３０ｋＶ、例えば、１０ｋＶ、ドーズ量
は、１×１０14〜６×１０15ｃｍ-2、例えば、１×１０
15ｃｍ-2とした。この結果、島状シリコン領域３０３の
領域３１３、３１４は、それまでのＰ型が反転して、Ｎ
型の領域（ＮＭＯＳのソース／ドレインとなる領域）３
１８、３１９となった。島状シリコン領域３０４の領域
３１５、３１６は全面的にレジストで覆われていたの
で、Ｐ型のままであった。（図３（Ｄ））
【００４２】さらに、引き続き、イオン源、加速電圧、
ドーズ量を変更して、プラズマドーピング法によって、
燐を有するイオンを注入した。ドーピングの条件は、加
速電圧は８０〜１１０ｋＶ、例えば、９０ｋＶと高く
し、一方、ドーズ量は、１×１０13〜１×１０14ｃ
ｍ-2、例えば、５×１０13ｃｍ-2と少なくした。このド
ーピング工程においては、燐は絶縁膜３０５’を透過し
て、下の活性層まで注入され、Ｎ型の領域３２０、３２
１が形成された。ただし、この領域３２０、３２１では
ドーズ量が少ないので、形成される不純物領域の導電型
は弱いＮ型（Ｎ- 型）であった。（図３（Ｅ））
【００４３】その後、酸素プラズマ中でのアッシングを
おこなって、レジストのマスク３１７の表面を軽く酸
化、除去した後、剥離液に浸すことによってこれを除去
した。本実施例では、高速イオン注入の工程において、
高い加速エネルギーによって、レジストの炭化が進行
し、レジストマスクの剥離に支障が出ることが懸念され
るかもしれない。しかしながら、高速イオンのドーズ量
は、低速イオン注入の１／１０以下であるので、レジス
トマスクに与える影響は十分に小さく、実際の工程にお
いてはほとんど問題がなかった。
【００４４】その後、実施例２と同様にＫｒＦエキシマ
ーレーザー（波長２４８ｎｍ、パルス幅２０ｎｓｅｃ）
を照射して、活性層中に導入された不純物イオンの活性
化をおこなった。
【００４５】ＳＩＭＳ（二次イオン質量分析法）の結果
によると、領域３１８、３１９の砒素の濃度は１×１０
20〜２×１０21ｃｍ-3、領域３２０、３２１の燐の濃度
は１×１０17〜２×１０18ｃｍ-3であった。ドーズ量換
算では、前者は５×１０14〜５×１０15ｃｍ-2、後者は
１×１０13〜１×１０14ｃｍ-2であった。その後、層間
絶縁物として、厚さ３０００Å〜３μｍ、例えば、５０
００Åの酸化珪素膜３２２をＲＦプラズマＣＶＤ法で形
成し、これに電極形成用の穴を開け、アルミニウム配線
３２３〜３２６を形成した。
【００４６】本実施例では、ＰＭＯＳは実施例２と同様
な構造としたのに対し、ＮＭＯＳはいわゆる低濃度ドレ
イン構造（以下、領域３２０、３２１を高抵抗領域とい
う）に近い構造とすることができた。これは、ＮＭＯＳ
が受けやすいホットキャリヤによる劣化の影響を低減す
ることに対して効果的である。ＰＭＯＳもＮＭＯＳと同
様な高抵抗領域を湯有する構造にすることが好ましいよ
うに思われるかもしれない。そのことは不可能ではない
し、本発明が否定することでもないが、実際にはＰＭＯ
Ｓの電界効果移動度は、ＮＭＯＳのそれと比較すると通
常、半分程度であるのに、さらに、高抵抗領域（ソース
／ソレイン間に直列に挿入された抵抗として機能する）
を設けると、実際のドレイン電流がさらに減少してしま
い、好ましくない。
【００４７】むしろ、ホットキャリヤによる劣化が少な
いＰＭＯＳは通常の構造とし、移動度は高いがホットキ
ャリヤによる劣化が問題なるＮＭＯＳにのみ高抵抗領域
を形成すると、ＮＭＯＳの実際のドレイン電流とＰＭＯ
Ｓのそれとでバランスが取れて好ましい。もちろん、Ｐ
ＭＯＳでもホットキャリヤによる劣化の無視できない、
サブミクロン以下のデザインルールのＴＦＴの場合には
この限りではない。
【００４８】〔実施例４〕 図５に本実施例を示す。ま
ず、基板（コーニング７０５９、３００ｍｍ×４００ｍ
ｍもしくは１００ｍｍ×１００ｍｍ）５０１上に下地酸
化膜５０２として厚さ１０００〜３０００Åの酸化珪素
膜を、さらに、プラズマＣＶＤ法やＬＰＣＶＤ法によっ
てアモルファスシリコン膜を１００〜３０００Å、好ま
しくは５００〜１０００Å堆積し、これを、５５０〜６
００℃の還元雰囲気に２４時間放置して、結晶化せしめ
た。そして、このようにして結晶化させたシリコン膜を
パターニングして島状領域５０３（ＮＭＯＳ用）、５０
４（ＰＭＯＳ用）を形成した。さらに、この上にプラズ
マＣＶＤ法によって厚さ７００〜１５００Å、例えば、
１２００Åの酸化珪素膜５０５を形成した。
【００４９】その後、厚さ１０００Å〜３μｍのアルミ
ニウム（１重量％のＳｉ、もしくは０．１〜０．３重量
％のＳｃ（スカンジウム）を含む）膜をスパッタ法によ
って形成した。そして、これをパターニングしてゲイト
電極・配線５０６（ＮＭＯＳ用）、５０８（ＰＭＯＳ
用）を形成し、実施例２と同様に陽極酸化法によって、
バリヤ型の陽極酸化膜５０７、５０９を形成した。この
際、陽極酸化時間をＮＭＯＳをＰＭＯＳよりも長くする
ことにより、ＮＭＯＳのゲイト電極・配線の陽極酸化物
５０７の厚さを２０００〜３０００Å、ＰＭＯＳのゲイ
ト電極・配線の陽極酸化物５０９の厚さを５００〜１０
００Åとした。（図５（Ａ））
【００５０】この構造で全面に加速したホウ素を有する
イオンをプラズマドーピング法によって活性層に注入し
た。ドーピングの条件は、加速電圧は３０〜７０ｋＶ、
例えば、６５ｋＶ、ドーズ量は、１×１０14〜６×１０
15ｃｍ-2、例えば、５×１０14ｃｍ-2とした。この結
果、島状シリコン領域５０３、５０４にはＰ型不純物領
域５１０〜５１３が形成された。（図５（Ｂ））
【００５１】そして、ドライエッチング法、もしくはウ
ェットエッチング法等によって絶縁膜５０５をエッチン
グした。その後、実施例１と同様にフォトレジストのマ
スク５１４を形成し、ＰＭＯＳの領域をレジストで覆っ
た。そして、プラズマドーピング法によって、燐を有す
るイオンを注入した。ドーピングの条件は、加速電圧は
１０〜３０ｋＶ、例えば、１０ｋＶ、ドーズ量は、５×
１０14〜５×１０15ｃｍ-2、例えば、１×１０15ｃｍ-2
とした。この結果、島状シリコン領域５０３の領域５１
０、５１１は、それまでのＰ型が反転して、Ｎ型の領域
（ＮＭＯＳのソース／ドレインとなる領域）５１５、５
１６となった。（図５（Ｃ））
【００５２】さらに、引き続き、加速電圧、ドーズ量を
変更して、プラズマドーピング法によって、燐を有する
イオンを注入した。ドーピングの条件は、加速電圧は６
５〜１１０ｋＶ、例えば、８０ｋＶと高くし、一方、ド
ーズ量は、１×１０13〜５×１０14ｃｍ-2、例えば、５
×１０13ｃｍ-2と、先のソース／ドレイン作製の際に比
較して１桁以上低濃度とした。このドーピング工程にお
いては図５（Ｄ）の点線で示すように、燐は活性層を透
過して、下地膜の奥深くまで注入され、また、イオンド
ーピング法ではイオンの指向性が良くないので、垂直方
向ばかりでなく、横方向にも拡がった。ただし、このド
ーピング工程では、ドーズ量が少ないので、形成される
不純物領域の導電型は弱いＮ型（Ｎ- 型）であった。
（図５（Ｄ））
【００５３】本実施例では、低速イオンを注入した後、
高速イオンを注入したが、その逆であってもよいことは
いうまでもない。また、低速イオンと高速イオンを同時
に注入してもよい。さらには、高速イオンと低速イオン
で注入すべきドーピング不純物を変更し、例えば、前者
を拡散性の良好な燐、後者を比較的拡散しにくい砒素と
してもよい。
【００５４】その後、酸素プラズマ中でのアッシングを
おこなって、レジストのマスク５１４の表面を軽く酸
化、除去した後、剥離液に浸すことによってこれを除去
した。そして、実施例２と同様にＫｒＦエキシマーレー
ザー（波長２４８ｎｍ、パルス幅２０ｎｓｅｃ）を照射
して、活性層中に導入された不純物イオンの活性化をお
こなった。この結果、Ｎ型不純物領域５１５、５１６に
隣接して、より濃度の低いＮ型の不純物領域５１７、５
１８が形成された。ただし、便宜上、図においては、境
界を示したが、実際には領域５１７、５１８と領域５１
５、５１６の境界は明確なものではなく、なだらかに濃
度が変化していることに注意すべきである。
【００５５】ＳＩＭＳ（二次イオン質量分析法）の結果
によると、領域５１５、５１６の不純物濃度は１×１０
20〜２×１０21ｃｍ-3、領域５１７、５１８では１×１
０17〜２×１０18ｃｍ-3であった。ドーズ量換算では、
前者は５×１０14〜５×１０15ｃｍ-2、後者は２×１０
13〜５×１０14ｃｍ-2であった。その後、層間絶縁物と
して、厚さ３０００Å〜３μｍ、例えば、５０００Åの
酸化珪素膜５１９をＲＦプラズマＣＶＤ法で形成し、こ
れに電極形成用の穴を開け、アルミニウム配線５２０〜
５２３を形成した。
【００５６】本実施例では、ＮＭＯＳとＰＭＯＳで、陽
極酸化物の厚さが異なるので、オフセット幅が異なる。
加えて、ＮＭＯＳでは２段階のドーピングをおこなった
ため、ソース／ドレインに隣接してソース／ドレインよ
りも不純物濃度の小さな領域を形成することができた。
このような領域は実施例３の低濃度ドレイン構造と同様
な効果をもたらし、ホットキャリヤによる劣化の影響を
低減することに対して効果的である。しかも、本実施例
は、実施例３と比較しても明らかなように、簡単に低濃
度ドレインと同じ構成を得ることができるのが特長であ
る。
【００５７】〔実施例５〕 図６に本実施例を示す。ま
ず、基板（ＮＨテクノグラス社製、ＮＡ３５、３００ｍ
ｍ×４００ｍｍもしくは１００ｍｍ×１００ｍｍ）６０
１上に下地酸化膜６０２として厚さ１０００〜３０００
Åの酸化珪素膜を、さらに、プラズマＣＶＤ法やＬＰＣ
ＶＤ法によってアモルファスシリコン膜を１００〜３０
００Å、好ましくは５００〜１０００Å堆積し、これ
を、５５０〜６００℃の還元雰囲気に２４時間放置し
て、結晶化せしめた。そして、このようにして結晶化さ
せたシリコン膜をパターニングして島状領域６０３（Ｎ
ＭＯＳ用）、６０４（ＰＭＯＳ用）を形成した。さら
に、この上にプラズマＣＶＤ法によって厚さ７００〜１
５００Å、例えば、１２００Åの酸化珪素膜６０５を形
成した。
【００５８】その後、厚さ５００〜２０００ÅのＮ型の
多結晶シリコン膜を減圧ＣＶＤ法によって堆積し、さら
に、２０００Å〜３μｍの珪化タングステンあるいは珪
化モリブテン、もしくは珪化チタン膜をスパッタ法によ
って形成した。そして、これをパターニングしてゲイト
電極・配線を形成した。ゲイト電極は下にシリコン膜６
０６、６０７、上に珪化タングステン等の被膜６０８、
６０９がある。（図６（Ａ））
【００５９】この構造で全面に加速したホウ素を有する
イオンを活性層に注入した。ドーピングの条件は、加速
電圧は３０〜７０ｋＶ、例えば、６５ｋＶ、ドーズ量
は、１×１０14〜６×１０15ｃｍ-2、例えば、５×１０
14ｃｍ-2とした。この結果、島状シリコン領域６０３、
６０４にはＰ型不純物領域６１０〜６１３が形成され
た。（図６（Ｂ））
【００６０】そして、ドライエッチング法、もしくはウ
ェットエッチング法等によって絶縁膜６０５をエッチン
グした。その後、実施例１と同様にフォトレジストのマ
スク６１４を形成し、ＰＭＯＳの領域をレジストで覆っ
た。そして、プラズマドーピング法によって、燐を有す
るイオンを注入した。ドーピングの条件は、加速電圧は
１０〜３０ｋＶ、例えば、１０ｋＶ、ドーズ量は、１×
１０14〜６×１０15ｃｍ-2、例えば、１×１０15ｃｍ-2
とした。この結果、島状シリコン領域６０３の領域６１
０、６１１は、それまでのＰ型が反転して、Ｎ型の領域
（ＮＭＯＳのソース／ドレインとなる領域）６１５、６
１６となった。（図６（Ｃ））
【００６１】その後、酸素プラズマ中でのアッシングを
おこなって、レジストのマスク６１４の表面を軽く酸
化、除去した後、剥離液に浸すことによってこれを除去
した。そして、実施例２と同様にＫｒＦエキシマーレー
ザー（波長２４８ｎｍ、パルス幅２０ｎｓｅｃ）を照射
して、活性層中に導入された不純物イオンの活性化をお
こなった。その後、層間絶縁物として、厚さ３０００Å
〜３μｍ、例えば、５０００Åの酸化珪素膜６１７をＲ
ＦプラズマＣＶＤ法で形成し、これに電極形成用の穴を
開け、アルミニウム配線６１８〜６２１を形成した。
【００６２】
【発明の効果】本発明は、ＴＦＴを用いて歩留り良くＣ
ＭＯＳを構成する上で極めて効果的であると信じる。上
記実施例では、ガラス基板等の上にＴＦＴを形成する場
合についてのみ記述したが、単結晶半導体の表面に形成
された集積回路上に、さらに絶縁膜を介して設けられた
３次元集積回路（立体集積回路）にも適用できることは
自明であろう。
【００６３】加えて、本発明はＭＩＳ型の回路のみでは
なく、バイポーラ型のトランジスタ作製にも用いられ
る。例えば、ＮＰＮ型のバイポーラトランジスタは、Ｎ
型の半導体被膜中に選択的に、かつ、ホウ素を酸化珪素
を介してイオン注入してベースとし、さらに、この酸化
珪素膜を除去もしくは薄膜化して、燐を添加することに
より、作製できる。このようなバイポーラトランジスタ
もＭＩＳ型装置と同一基板上に作製することができ、バ
イＣＭＯＳ回路を得ることができる。
【図面の簡単な説明】
【図１】 実施例の作製工程を示す（実施例１参照）
【図２】 実施例の作製工程を示す（実施例２参照）
【図３】 実施例の作製工程を示す（実施例３参照）
【図４】 本発明を適用すべき液晶ディスプレーのブロ
ック図を示す。（実施例２参照）
【図５】 実施例の作製工程を示す（実施例４参照）
【図６】 実施例の作製工程を示す（実施例５参照）
【符号の説明】
１０１・・・・・・基板（石英） １０２・・・・・・下地膜（酸化珪素） １０３、１０４・・島状活性層（シリコン） １０５・・・・・・ゲイト絶縁膜（酸化珪素） １０６、１０７・・ゲイト電極（燐ドープシリコン） １０８・・・・・・ホウ素イオン注入のためのマスク
（フォトレジスト） １０９、１１０・・Ｐ型領域（Ｐチャネル型ＴＦＴのソ
ース／ドレイン） １１１・・・・・・燐イオン注入のためのマスク（フォ
トレジスト） １１３、１１４・・Ｎ型領域（Ｎチャネル型ＴＦＴのソ
ース／ドレイン） １１５・・・・・・層間絶縁物（リンボロンガラス） １１６〜１１９・・金属電極・配線
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平２−159730（ＪＰ，Ａ) 特開 平１−310574（ＪＰ，Ａ) 特開 平６−59279（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 29/786 H01L 21/336

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項１】絶縁表面上に島状の半導体薄膜を形成する
    工程と、 前記島状の半導体薄膜を覆って、絶縁被膜を形成する工
    程と、 前記絶縁被膜上にゲイト電極を形成する工程と、 前記ゲイト電極にそって、セルフアライン的にホウ素を
    含む加速されたイオンを前記島状の半導体薄膜に前記絶
    縁被膜を通して注入する工程と、 前記島状の半導体薄膜上の前記絶縁被膜のうち前記ゲイ
    ト電極下以外の全ての絶縁被膜を除去する工程と、 燐もしくは砒素を含む加速されたイオンを、前記絶縁被
    膜が除去された島状の半導体薄膜のうちＮ型の半導体と
    すべき領域に選択的に注入する工程と、 を有することを特徴とする半導体集積回路の作製方法。
JP6012150A 1994-01-08 1994-01-08 半導体集積回路の作製方法 Expired - Fee Related JP2873660B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP6012150A JP2873660B2 (ja) 1994-01-08 1994-01-08 半導体集積回路の作製方法
US08/367,427 US5904509A (en) 1994-01-08 1994-12-30 Method of manufacturing a thin film transistor using anodic oxidation
US09/257,049 US6391694B1 (en) 1994-01-08 1999-02-25 Manufacturing method of semiconductor integrated circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6012150A JP2873660B2 (ja) 1994-01-08 1994-01-08 半導体集積回路の作製方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP10824397A Division JP3161510B2 (ja) 1994-01-08 1997-04-10 半導体集積回路の作製方法

Publications (2)

Publication Number Publication Date
JPH07202213A JPH07202213A (ja) 1995-08-04
JP2873660B2 true JP2873660B2 (ja) 1999-03-24

Family

ID=11797457

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6012150A Expired - Fee Related JP2873660B2 (ja) 1994-01-08 1994-01-08 半導体集積回路の作製方法

Country Status (2)

Country Link
US (2) US5904509A (ja)
JP (1) JP2873660B2 (ja)

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW297142B (ja) * 1993-09-20 1997-02-01 Handotai Energy Kenkyusho Kk
JPH08264802A (ja) * 1995-03-28 1996-10-11 Semiconductor Energy Lab Co Ltd 半導体作製方法、薄膜トランジスタ作製方法および薄膜トランジスタ
US7271410B2 (en) * 1995-03-28 2007-09-18 Semiconductor Energy Laboratory Co., Ltd. Active matrix circuit
JP3216502B2 (ja) * 1995-10-16 2001-10-09 株式会社日立製作所 Ｃｍｏｓ薄膜半導体装置及びその製造方法
US6372592B1 (en) * 1996-12-18 2002-04-16 United States Of America As Represented By The Secretary Of The Navy Self-aligned MOSFET with electrically active mask
KR100265553B1 (ko) * 1997-05-23 2000-09-15 구본준 박막트랜지스터의 제조방법
US6680223B1 (en) 1997-09-23 2004-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US6013930A (en) * 1997-09-24 2000-01-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having laminated source and drain regions and method for producing the same
KR100508026B1 (ko) * 1998-04-03 2005-11-30 삼성전자주식회사 다결정 규소 박막 트랜지스터 및 그 제조 방법
US6259138B1 (en) * 1998-12-18 2001-07-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having multilayered gate electrode and impurity regions overlapping therewith
JP4532634B2 (ja) * 1998-12-25 2010-08-25 キヤノン株式会社 細孔の製造方法
JP4146978B2 (ja) * 1999-01-06 2008-09-10 キヤノン株式会社 細孔を有する構造体の製造方法、該製造方法により製造された構造体
US6593195B1 (en) * 1999-02-01 2003-07-15 Agere Systems Inc Stable memory device that utilizes ion positioning to control state of the memory device
US6370502B1 (en) * 1999-05-27 2002-04-09 America Online, Inc. Method and system for reduction of quantization-induced block-discontinuities and general purpose audio codec
KR100631011B1 (ko) * 1999-08-12 2006-10-04 엘지.필립스 엘시디 주식회사 박막트랜지스터 제조방법
US7071041B2 (en) * 2000-01-20 2006-07-04 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
KR100582198B1 (ko) * 2000-02-24 2006-05-24 엘지.필립스 엘시디 주식회사 상보형 모스 박막트랜지스터의 제조방법
US7151017B2 (en) * 2001-01-26 2006-12-19 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
KR100437474B1 (ko) * 2001-04-04 2004-06-23 삼성에스디아이 주식회사 듀얼채널층을 갖는 박막 트랜지스터 및 그의 제조방법
US7288444B2 (en) * 2001-04-04 2007-10-30 Samsung Sdi Co., Ltd. Thin film transistor and method of manufacturing the same
KR100437475B1 (ko) * 2001-04-13 2004-06-23 삼성에스디아이 주식회사 평판 디스플레이 장치용 표시 소자 제조 방법
JP3961240B2 (ja) * 2001-06-28 2007-08-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6933186B2 (en) * 2001-09-21 2005-08-23 International Business Machines Corporation Method for BEOL resistor tolerance improvement using anodic oxidation
KR100413495B1 (ko) * 2001-12-28 2004-01-03 주식회사 하이닉스반도체 반도체 소자의 제조방법
JP3626734B2 (ja) * 2002-03-11 2005-03-09 日本電気株式会社 薄膜半導体装置
JP4326756B2 (ja) * 2002-07-04 2009-09-09 株式会社半導体エネルギー研究所 ドーピング方法、ドーピング装置の制御システム、およびドーピング装置
US7238597B2 (en) * 2002-09-27 2007-07-03 Brontek Delta Corporation Boron ion delivery system
JP4627964B2 (ja) * 2002-10-24 2011-02-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2004172389A (ja) * 2002-11-20 2004-06-17 Renesas Technology Corp 半導体装置およびその製造方法
TW588463B (en) * 2003-04-04 2004-05-21 Au Optronics Corp A method for forming a low temperature polysilicon complementary metal oxide semiconductor thin film transistor
KR100667066B1 (ko) * 2004-08-11 2007-01-10 삼성에스디아이 주식회사 박막트랜지스터 제조 방법
US7442631B2 (en) * 2005-02-10 2008-10-28 Semiconductor Energy Laboratory Co., Ltd. Doping method and method of manufacturing field effect transistor
KR101100426B1 (ko) * 2005-05-10 2011-12-30 삼성전자주식회사 단결정 실리콘층을 포함하는 반도체 소자, 이를 포함하는반도체 장치 및 평면표시장치와 반도체 소자의 제조 방법
JP5352046B2 (ja) * 2005-06-22 2013-11-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
US20070052021A1 (en) * 2005-08-23 2007-03-08 Semiconductor Energy Laboratory Co., Ltd. Transistor, and display device, electronic device, and semiconductor device using the same
US8501585B2 (en) * 2007-10-10 2013-08-06 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US8455331B2 (en) 2007-10-10 2013-06-04 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP5503876B2 (ja) * 2008-01-24 2014-05-28 株式会社半導体エネルギー研究所 半導体基板の製造方法
US8115883B2 (en) * 2009-08-27 2012-02-14 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
JP5706670B2 (ja) * 2009-11-24 2015-04-22 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法
US20120104402A1 (en) * 2010-11-03 2012-05-03 Pei-Hua Chen Architecture of analog buffer circuit
US9419146B2 (en) 2012-01-26 2016-08-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US10861978B2 (en) 2012-04-02 2020-12-08 Samsung Display Co., Ltd. Display device
US8987047B2 (en) * 2012-04-02 2015-03-24 Samsung Display Co., Ltd. Thin film transistor, thin film transistor array panel including the same, and method of manufacturing the same
KR20130111872A (ko) 2012-04-02 2013-10-11 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 박막 트랜지스터 표시판 및 그 제조 방법
JP6508724B2 (ja) 2013-12-16 2019-05-08 国立大学法人北陸先端科学技術大学院大学 半導体素子及びその製造方法、並びに脂肪族ポリカーボネート
FR3059148B1 (fr) * 2016-11-23 2019-09-06 Commissariat A L'energie Atomique Et Aux Energies Alternatives Realisation d'elements d'interconnexions auto-alignes pour circuit integre 3d

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4435896A (en) * 1981-12-07 1984-03-13 Bell Telephone Laboratories, Incorporated Method for fabricating complementary field effect transistor devices
JPS5952849A (ja) * 1982-09-20 1984-03-27 Fujitsu Ltd 半導体装置の製造方法
US4599789A (en) * 1984-06-15 1986-07-15 Harris Corporation Process of making twin well VLSI CMOS
US4577391A (en) * 1984-07-27 1986-03-25 Monolithic Memories, Inc. Method of manufacturing CMOS devices
DE3583472D1 (de) * 1984-08-28 1991-08-22 Toshiba Kawasaki Kk Verfahren zum herstellen einer halbleiteranordnung mit gateelektrode.
US4764477A (en) * 1987-04-06 1988-08-16 Motorola, Inc. CMOS process flow with small gate geometry LDO N-channel transistors
US4753898A (en) * 1987-07-09 1988-06-28 Motorola, Inc. LDD CMOS process
JPS6484745A (en) * 1987-09-28 1989-03-30 Ricoh Kk Semiconductor device
US4908327A (en) * 1988-05-02 1990-03-13 Texas Instruments, Incorporated Counter-doped transistor
JP2653099B2 (ja) * 1988-05-17 1997-09-10 セイコーエプソン株式会社 アクティブマトリクスパネル，投写型表示装置及びビューファインダー
JPH01310574A (ja) * 1988-06-09 1989-12-14 Ricoh Co Ltd 薄膜トランジスターの製造方法
JP2934445B2 (ja) * 1988-12-14 1999-08-16 ソニー株式会社 薄膜トランジスタの形成方法
US4956311A (en) * 1989-06-27 1990-09-11 National Semiconductor Corporation Double-diffused drain CMOS process using a counterdoping technique
JPH0395965A (ja) * 1989-09-07 1991-04-22 Ricoh Co Ltd 相補型薄膜トランジスタ
JPH03174764A (ja) * 1989-12-04 1991-07-29 Ricoh Co Ltd 半導体装置とその製法
JPH05267666A (ja) 1991-08-23 1993-10-15 Semiconductor Energy Lab Co Ltd 半導体装置とその作製方法
JP2794678B2 (ja) * 1991-08-26 1998-09-10 株式会社 半導体エネルギー研究所 絶縁ゲイト型半導体装置およびその作製方法
JP2750380B2 (ja) 1991-12-03 1998-05-13 株式会社 半導体エネルギー研究所 半導体装置の作製方法
US5899709A (en) * 1992-04-07 1999-05-04 Semiconductor Energy Laboratory Co., Ltd. Method for forming a semiconductor device using anodic oxidation
JP3115424B2 (ja) * 1992-08-10 2000-12-04 富士通株式会社 薄膜トランジスタの製造方法及び液晶表示装置の製造方法
US5576556A (en) 1993-08-20 1996-11-19 Semiconductor Energy Laboratory Co., Ltd. Thin film semiconductor device with gate metal oxide and sidewall spacer
US5501989A (en) * 1993-03-22 1996-03-26 Semiconductor Energy Laboratory Co., Ltd. Method of making semiconductor device/circuit having at least partially crystallized semiconductor layer
JPH06301056A (ja) * 1993-04-15 1994-10-28 Seiko Epson Corp 薄膜半導体装置の製造方法
JP3312083B2 (ja) 1994-06-13 2002-08-05 株式会社半導体エネルギー研究所 表示装置

Also Published As

Publication number Publication date
JPH07202213A (ja) 1995-08-04
US20020045302A1 (en) 2002-04-18
US6391694B1 (en) 2002-05-21
US5904509A (en) 1999-05-18

Similar Documents

Publication Publication Date Title
JP2873660B2 (ja) 半導体集積回路の作製方法
US5913112A (en) Method of manufacturing an insulated gate field effect semiconductor device having an offset region and/or lightly doped region
US7227229B2 (en) Active matrix display device comprising an inverter circuit
JP3398453B2 (ja) 薄膜トランジスタの製造方法
JP3312083B2 (ja) 表示装置
JP4406540B2 (ja) 薄膜トランジスタ基板およびその製造方法
JPH0832081A (ja) 薄膜半導体装置
JP3741741B2 (ja) 相補型集積回路の作製方法
JPH0818055A (ja) 半導体集積回路およびその作製方法
JP3161510B2 (ja) 半導体集積回路の作製方法
JPH11160736A (ja) アクティブマトリクス装置
JPH07218932A (ja) 半導体装置およびその作製方法
JP3398665B2 (ja) 薄膜トランジスタの製造方法
JP3326015B2 (ja) 薄膜半導体装置
JP4197270B2 (ja) 半導体集積回路の作製方法
JPH08316487A (ja) 薄膜半導体装置の製造方法
JP3946690B2 (ja) インバータ回路の作製方法
KR100304827B1 (ko) 다결정실리콘박막트랜지스터의제조방법
KR20030020524A (ko) 박막 트랜지스터 제조방법
KR100265824B1 (ko) 엘디디 구조의 트랜지스터 제조방법
JP3346060B2 (ja) 薄膜半導体装置の製造方法
JP3963663B2 (ja) 半導体装置
JP2001345447A (ja) 薄膜トランジスタ、液晶表示装置および半導体装置ならびにそれらの製造方法
JPH08186262A (ja) 薄膜トランジスタの製造方法
JPH09237898A (ja) 多結晶半導体ｔｆｔ、その製造方法、及びｔｆｔ基板

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080114

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090114

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090114

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100114

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100114

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100114

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110114

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110114

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120114

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120114

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130114

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130114

Year of fee payment: 14

LAPS Cancellation because of no payment of annual fees