JP5352046B2 - 半導体装置の作製方法 - Google Patents

Description

本発明は、ガラス基板やフィルム基板上に形成される薄膜トランジスタ（以下ＴＦＴという）を形成する技術、特にｐチャネルＴＦＴおよびｎチャネルＴＦＴを形成する技術に関するものである。

液晶ディスプレイ、ＥＬディスプレイの画素部や周辺回路には薄膜トランジスタ（以下ＴＦＴという）が用いられている。またその回路にはｐチャネルＴＦＴおよびｎチャネルＴＦＴを用いたもの、例えばＣＭＯＳ回路が用いられている。

このような構成の半導体装置は、例えば、図２７（Ａ）〜（Ｄ）に示すような製造工程により作製する（特許文献１）。

（１）絶縁性基板２０１の上に、非晶質シリコン（ａ−Ｓｉ）膜を堆積し、その後、結晶性シリコン（ｐ−Ｓｉ）膜にする。これをエッチングしてｐチャネルＴＦＴの半導体層およびｎチャネルＴＦＴの半導体層２０３を形成する（図２７（Ａ））。

（２）ゲート絶縁膜２０４を形成する（図２７（Ａ））。

（３）ｐチャネルＴＦＴ用のゲート電極２０５およびｎチャネルＴＦＴ用のゲート電極２０５を形成する（図２７（Ｂ））。

（４）フォトレジスト２１１をｐチャネルＴＦＴ部分又はｎチャネルＴＦＴ部分に形成する（図２７（Ｂ））。

（５）ｎ型の不純物イオン又はｐ型の不純物イオン２１２を添加してｎチャネルＴＦＴ又はｐチャネルＴＦＴのソース領域２０６およびドレイン領域２０６を形成する。この時、ゲート電極の遮へい効果によって、ＴＦＴのチャネル形成領域には不純物イオンは添加されない（図２７（Ｂ））。

（６）フォトレジスト２１１をｎチャネルＴＦＴ又はｐチャネルＴＦＴ部分に形成する（図２７（Ｃ））。

（７）ｐ型の不純物イオン又はｎ型の不純物イオン２１３を添加してｐチャネルＴＦＴ又はｎチャネルＴＦＴのソース領域２０７およびドレイン領域２０７を形成する。この時、ゲート電極の遮へい効果によって、ＴＦＴのチャネル形成領域には不純物イオンは添加されない（図２７（Ｃ））。

（８）層間絶縁膜２０８を形成し、その後コンタクトホールを形成する。ソース電極及びドレイン電極２１０をそれぞれｐチャネルＴＦＴ領域およびｎチャネルＴＦＴ領域に形成する（図２７（Ｄ））。
特開平４−２８６３６７号公報

通常、不純物イオンにはホウ素を含むイオン、燐を含むイオン、砒素を含むイオンが用いられる。これらのイオンはそれぞれＢ_２Ｈ_６（ジボラン）ガス、ＰＨ_３（フォスフィン）ガス、ＡｓＨ_３（アルシン）ガスを水素ガスで希釈したものを用い、イオンシャワードーピング法で添加されている。イオンシャワードーピング法とは運動エネルギーを持ったイオンを照射して、不純物イオンを添加する方法で、従来のイオン注入装置とは異なり、イオンの質量分離を行わずに、イオン源から引き出したイオンをそのまま使用するものである。この方法では所望のｎ型又はｐ型の不純物イオンの他、水素イオンも半導体膜に添加されている。

ＴＦＴを微細化したり、またゲート電極に用いる金属材料等を低減してコストダウンを図る場合には、ゲート電極を薄膜化する必要がある。しかしゲート電極を薄膜化すると、不純物イオンを添加してソース領域及びドレイン領域を形成する際に、希釈ガスに含まれる水素イオンがチャネル形成領域に突き抜けるという問題が生じた。これによりＴＦＴ特性の劣化が懸念される。

そこで本発明では同一基板上にｐチャネルＴＦＴおよびｎチャネルＴＦＴを作製する際に、特性の劣化が少ないＴＦＴを作製することを課題とする。

本発明はｐチャネルＴＦＴ用のゲート電極及びｎチャネルＴＦＴ用のゲート電極を形成する際に用いた第１のレジストマスク及び第２のレジストマスクを残し、その後ｐチャネルＴＦＴ形成領域およびｎチャネルＴＦＴ形成領域の一方の上に第３のレジストマスクを形成してから、第２のレジストマスク及び第３のレジストマスクを用いて第１の不純物イオンを添加して、一方の半導体膜にソース領域及びドレイン領域を形成するものである。

またその後、第１のレジストマスク、第２のレジストマスク及び第３のレジストマスクを除去し、ｐチャネルＴＦＴ形成領域およびｎチャネルＴＦＴ形成領域の他方（前記第１の不純物イオンが添加されたＴＦＴ）の上に第４のレジストマスクを形成してから、第４のレジストマスクを用いて第２の不純物イオンを添加して、他方の半導体膜（前記第１の不純物イオンが添加されていない半導体膜）にソース領域及びドレイン領域を形成するものである。

または第１のレジストマスク、第２のレジストマスク及び第３のレジストマスクを除去し、ｐチャネルＴＦＴ用のゲート電極及びｎチャネルＴＦＴ用のゲート電極上に第４のレジストマスク及び第５のレジストマスクを形成し、ｐチャネルＴＦＴ形成領域およびｎチャネルＴＦＴ形成領域の他方（前記第１の不純物イオンが添加されたＴＦＴ）の上に第６のレジストマスクを形成してから、第６のレジストマスクを用いて第２の不純物イオンを添加して、他方の半導体膜（前記第１の不純物イオンが添加されていない半導体膜）にソース領域及びドレイン領域を形成してもよい。

不純物イオンは、ｐ型不純物イオンであればホウ素を含むイオン、ｎ型不純物イオンであれば燐を含むイオン又は砒素を含むイオンであり、イオンシャワードーピング法により半導体膜に添加される。そしてホウ素を含むイオンはＢ_２Ｈ_６（ジボラン）ガスをＨ_２（水素）ガスで希釈したものから生成され、燐を含むイオン又は砒素を含むイオンはＰＨ_３（フォスフィン）ガスをＨ_２（水素）ガスで希釈したもの又はＡｓＨ_３（アルシン）ガスをＨ_２（水素）ガスで希釈したものから生成される。このとき不純物イオンとともに水素イオンも生成される。しかし上記構成によって、第１の不純物イオンを添加する際、ＴＦＴのチャネル形成領域への水素の突き抜けを防止することができる。

またゲート電極上に第４のレジストマスク及び第５のレジストマスクを形成し、他方のＴＦＴ（前記第１の不純物イオンが添加されたＴＦＴ）形成領域上に第６のレジストマスクを形成すると、第２の不純物イオンを添加する際、ＴＦＴのチャネル形成領域への水素の突き抜けを防止することもできる。

このとき第２の不純物イオンの加速電圧又は加速エネルギーの大きさは第１の不純物イオンの加速電圧又は加速エネルギーの大きさよりも小さくてもよい。不純物イオンの加速電圧又は加速エネルギーを小さくすると、水素イオンの加速電圧又は加速エネルギーも小さくなる。したがって、たとえゲート電極上に第４のレジストマスク又は第５のレジストマスクが形成されていない場合であっても、チャネル形成領域への水素の突き抜けを防止できる。

本発明は、基板上に半導体膜を形成し、前記半導体膜を加工して第１の半導体膜及び第２の半導体膜を形成し、前記第１の半導体膜及び第２の半導体膜上にゲート絶縁膜を形成し、前記ゲート絶縁膜上に導電膜を形成し、前記導電膜上に第１のレジストマスク及び第２のレジストマスクを形成し、前記第１のレジストマスクを用いて前記導電膜を加工して前記第１の半導体膜上に前記ゲート絶縁膜を介して第１のゲート電極を形成するとともに、第２のレジストマスクを用いて前記導電膜を加工して前記第２の半導体膜上に前記ゲート絶縁膜を介して第２のゲート電極を形成し、前記第１のレジストマスク及び第２のレジストマスクを残したまま前記第１の半導体膜、前記第１のゲート電極及び前記第１のレジストマスクを覆って第３のレジストマスクを形成し、前記第２のレジストマスク及び前記第３のレジストマスクを用いて前記第２の半導体膜中にｐ型の不純物イオンをイオンシャワードーピング法にて添加してソース領域及びドレイン領域を形成し、前記第１のレジストマスク、第２のレジストマスク及び第３のレジストマスクを除去し、前記第２の半導体膜及び前記第２のゲート電極を覆って第４のレジストマスクを形成し、前記第４のレジストマスクを用いて前記第１の半導体膜中にｎ型の不純物イオンをイオンシャワードーピング法にて添加してソース領域及びドレイン領域を形成するものであり、前記ｐ型の不純物イオンはＢ_２Ｈ_６（ジボラン）ガスをＨ_２（水素）ガスで希釈したものから生成され、前記ｎ型の不純物イオンはＰＨ_３（フォスフィン）ガスをＨ_２（水素）ガスで希釈したもの又はＡｓＨ_３（アルシン）ガスをＨ_２（水素）ガスで希釈したものから生成される。

また本発明は、基板上に半導体膜を形成し、前記半導体膜を加工して第１の半導体膜及び第２の半導体膜を形成し、前記第１の半導体膜及び第２の半導体膜上にゲート絶縁膜を形成し、前記ゲート絶縁膜上に導電膜を形成し、前記導電膜上に第１のレジストマスク及び第２のレジストマスクを形成し、前記第１のレジストマスクを用いて前記導電膜を加工して前記第１の半導体膜上に前記ゲート絶縁膜を介して第１のゲート電極を形成するとともに、第２のレジストマスクを用いて前記導電膜を加工して前記第２の半導体膜上に前記ゲート絶縁膜を介して第２のゲート電極を形成し、前記第１のレジストマスク及び第２のレジストマスクを残したまま前記第１の半導体膜、前記第１のゲート電極及び前記第１のレジストマスクを覆って第３のレジストマスクを形成し、前記第２のレジストマスク及び前記第３のレジストマスクを用いて前記第２の半導体膜中にｎ型の不純物イオンをイオンシャワードーピング法にて添加してソース領域及びドレイン領域を形成し、前記第１のレジストマスク、第２のレジストマスク及び第３のレジストマスクを除去し、前記第２の半導体膜及び前記第２のゲート電極を覆って第４のレジストマスクを形成し、前記第４のレジストマスクを用いて前記第１の半導体膜中にｐ型の不純物イオンをイオンシャワードーピング法にて添加してソース領域及びドレイン領域を形成するものであり、前記ｐ型の不純物イオンはＢ_２Ｈ_６（ジボラン）ガスをＨ_２（水素）ガスで希釈したものから生成され、前記ｎ型の不純物イオンはＰＨ_３（フォスフィン）ガスをＨ_２（水素）ガスで希釈したもの又はＡｓＨ_３（アルシン）ガスをＨ_２（水素）ガスで希釈したものから生成される。

また上記において、前記ゲート絶縁膜の厚さは１０ｎｍ以上、２００ｎｍ以下であり、前記ゲート電極の厚さは１００ｎｍ以上、５００ｎｍ以下であり、前記第１のレジストマスク、第２のレジストマスク、第３のレジストマスク及び第４のレジストマスクの厚さは１．０μｍ以上、１．５μｍ以下でもよい。

また前記ゲート絶縁膜は酸化珪素膜であり、前記ゲート電極は、ＴａＮ（窒化タンタル）膜、前記ＴａＮ膜上のＷ（タングステン）膜からなるものでもよい。また前記ゲート電極の厚さは４００ｎｍよりも薄くてもよい。

また本発明は、基板上に半導体膜を形成し、前記半導体膜を加工して第１の半導体膜及び第２の半導体膜を形成し、前記第１の半導体膜及び第２の半導体膜上にゲート絶縁膜を形成し、前記ゲート絶縁膜上に導電膜を形成し、前記導電膜上に第１のレジストマスク及び第２のレジストマスクを形成し、前記第１のレジストマスクを用いて前記導電膜を加工して前記第１の半導体膜上に前記ゲート絶縁膜を介して第１のゲート電極を形成するとともに、第２のレジストマスクを用いて前記導電膜を加工して前記第２の半導体膜上に前記ゲート絶縁膜を介して第２のゲート電極を形成し、前記第１のレジストマスク及び第２のレジストマスクを残したまま前記第１の半導体膜、前記第１のゲート電極及び前記第１のレジストマスクを覆って第３のレジストマスクを形成し、前記第２のレジストマスク及び前記第３のレジストマスクを用いて前記第２の半導体膜中にｐ型の不純物イオンをイオンシャワードーピング法にて添加してソース領域及びドレイン領域を形成し、前記第１のレジストマスク、第２のレジストマスク及び第３のレジストマスクを除去し、前記第１のゲート電極上に第４のレジストマスクを形成するとともに前記第２のゲート電極上に第５のレジストマスクを形成し、前記第２の半導体膜、前記第２のゲート電極及び第５のレジストマスクを覆って第６のレジストマスクを形成し、前記第４のレジストマスク及び前記第６のレジストマスクを用いて前記第１の半導体膜中にｎ型の不純物イオンをイオンシャワードーピング法にて添加してソース領域及びドレイン領域を形成するものであり、前記ｐ型の不純物イオンはＢ_２Ｈ_６（ジボラン）ガスをＨ_２（水素）ガスで希釈したものから生成され、前記ｎ型の不純物イオンはＰＨ_３（フォスフィン）ガスをＨ_２（水素）ガスで希釈したもの又はＡｓＨ_３（アルシン）ガスをＨ_２（水素）ガスで希釈したものから生成される。

また本発明は、基板上に半導体膜を形成し、前記半導体膜を加工して第１の半導体膜及び第２の半導体膜を形成し、前記第１の半導体膜及び第２の半導体膜上にゲート絶縁膜を形成し、前記ゲート絶縁膜上に導電膜を形成し、前記導電膜上に第１のレジストマスク及び第２のレジストマスクを形成し、前記第１のレジストマスクを用いて前記導電膜を加工して前記第１の半導体膜上に前記ゲート絶縁膜を介して第１のゲート電極を形成するとともに、第２のレジストマスクを用いて前記導電膜を加工して前記第２の半導体膜上に前記ゲート絶縁膜を介して第２のゲート電極を形成し、前記第１のレジストマスク及び第２のレジストマスクを残したまま前記第１の半導体膜、前記第１のゲート電極及び前記第１のレジストマスクを覆って第３のレジストマスクを形成し、前記第２のレジストマスク及び前記第３のレジストマスクを用いて前記第２の半導体膜中にｎ型の不純物イオンをイオンシャワードーピング法にて添加してソース領域及びドレイン領域を形成し、前記第１のレジストマスク、第２のレジストマスク及び第３のレジストマスクを除去し、前記第１のゲート電極上に第４のレジストマスクを形成するとともに前記第２のゲート電極上に第５のレジストマスクを形成し、前記第２の半導体膜、前記第２のゲート電極及び第５のレジストマスクを覆って第６のレジストマスクを形成し、前記第４のレジストマスク及び前記第６のレジストマスクを用いて前記第１の半導体膜中にｐ型の不純物イオンをイオンシャワードーピング法にて添加してソース領域及びドレイン領域を形成するものであり、前記ｐ型の不純物イオンはＢ_２Ｈ_６（ジボラン）ガスをＨ_２（水素）ガスで希釈したものから生成され、前記ｎ型の不純物イオンはＰＨ_３（フォスフィン）ガスをＨ_２（水素）ガスで希釈したもの又はＡｓＨ_３（アルシン）ガスをＨ_２（水素）ガスで希釈したものから生成される。

また前記ゲート絶縁膜の厚さは１０ｎｍ以上、２００ｎｍ以下であり、前記ゲート電極の厚さは１００ｎｍ以上、５００ｎｍ以下であり、前記第１のレジストマスク、第２のレジストマスク、第３のレジストマスク、第４のレジストマスク、第５のレジストマスク及び第６のレジストマスクの厚さは１．０μｍ以上、１．５μｍ以下であってもよい。

また前記ゲート絶縁膜は酸化珪素膜であり、前記ゲート電極は、ＴａＮ膜、前記ＴａＮ膜上のＷ膜からなるものであってもよい。また前記ゲート電極の厚さは４００ｎｍよりも薄くてもよい。

不純物イオンと同時に生成する水素イオンの加速電圧又は加速エネルギーを考慮すると、ｐ型の不純物イオンを添加した後にｎ型の不純物イオンを添加する場合には、前記ｎ型の不純物イオンの加速電圧又は加速エネルギーは前記ｐ型の不純物イオンの加速電圧又は加速エネルギーよりも小さくてもよい。これによりｎ型の不純物イオンと同時に生成する水素イオンの加速電圧又は加速エネルギーを、ｐ型の不純物イオンと同時に生成する水素イオンよりも小さくすることができる。

そして前記ｐ型の不純物イオンの加速電圧は５０ｋＶ以上、１００ｋＶ以下であり、前記ｎ型の不純物イオンの加速電圧は３０ｋＶ以上、８０ｋＶ以下であってもよい。

またｐ型の不純物イオンのドーズ量はｎ型の不純物イオンのドーズ量よりも少なくてもよい。これによりｎ型の不純物イオンと同時に生成する水素イオンのドーズ量を、ｐ型の不純物イオンと同時に生成する水素イオンよりも小さくすることができる。

また第２の半導体膜におけるｐ型の不純物の濃度は１．０×１０^１９ｃｍ^−３以上、１．０×１０^２１ｃｍ^−３以下であり、第１の半導体膜におけるｎ型の不純物の濃度は１．０×１０^１９ｃｍ^−３以上、１．０×１０^２１ｃｍ^−３以下であってもよい。

ｎ型の不純物イオンを添加した後にｐ型の不純物イオンを添加する場合には、前記ｐ型の不純物イオンの加速電圧又は加速エネルギーは前記ｎ型の不純物イオンの加速電圧又は加速エネルギーよりも小さくてもよい。これによりｐ型の不純物イオンと同時に生成する水素イオンの加速電圧又は加速エネルギーを、ｎ型の不純物イオンと同時に生成する水素イオンよりも小さくすることができる。

そして前記ｎ型の不純物イオンの加速電圧は５０ｋＶ以上、１００ｋＶであり、前記ｐ型の不純物イオンの加速電圧は３０ｋＶ以上、８０ｋＶであってもよい。

またｎ型の不純物イオンのドーズ量はｐ型の不純物イオンのドーズ量よりも少なくてもよい。これによりｐ型の不純物イオンと同時に生成する水素イオンのドーズ量を、ｎ型の不純物イオンと同時に生成する水素イオンよりも小さくすることができる。

また第１の半導体膜におけるｐ型の不純物の濃度は１．０×１０^１９ｃｍ^−３以上、１．０×１０^２１ｃｍ^−３以下であり、第２の半導体膜におけるｎ型の不純物の濃度は１．０×１０^１９ｃｍ^−３以上、１．０×１０^２１ｃｍ^−３以下であってもよい。

本発明によれば不純物イオンとともに生成する水素イオンがチャネル形成領域に突き抜けるという問題が減少する。またゲート電極を薄膜化することができ、ＴＦＴの微細化やコストダウンが可能である。

以下、発明を実施するための最良の形態について図面を参照しながら説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は本実施の形態の記載内容に限定して解釈されるものではない。

（第１実施形態）
ここではｐチャネルＴＦＴ用のゲート電極及びｎチャネルＴＦＴ用のゲート電極を形成する際に用いた第１のレジストマスク及び第２のレジストマスクを残し、ｐチャネルＴＦＴ形成領域およびｎチャネルＴＦＴ形成領域の一方の上に第３のレジストマスクを形成してから、第２のレジストマスク及び第３のレジストマスクを用いて第１の不純物イオンを添加して、一方の半導体膜にソース領域及びドレイン領域を形成し、その後、第１のレジストマスク、第２のレジストマスク及び第３のレジストマスクを除去し、ｐチャネルＴＦＴ形成領域およびｎチャネルＴＦＴ形成領域の他方（前記第１の不純物イオンを添加したＴＦＴ）の上に第４のレジストマスクを形成してから、ゲート電極および第４のレジストマスクを用いて第２の不純物イオンを添加して、他方の半導体膜（前記第１の不純物イオンが添加されていない半導体膜）にソース領域及びドレイン領域を形成する方法について説明する。

まず図１（Ａ）に示すように、基板１上に半導体膜４０を１０ｎｍ〜２００ｎｍの厚さで形成する。

基板１としては、ガラス基板、石英基板、アルミナなど絶縁物質で形成される基板、後工程の処理温度に耐え得る耐熱性を有するプラスチック基板、シリコンウエハ、金属板等を用いることができる。

基板１にプラスチック基板を用いる場合、ＰＣ（ポリカーボネート）、ＰＥＳ（ポリエーテルサルフォン）、ＰＥＴ（ポリエチレンテレフタレート）もしくはＰＥＮ（ポリエチレンナフタレート）等のガラス転移点が比較的高いものを用いることが好ましい。

基板表面に絶縁膜２を形成してもよい。絶縁膜２としては酸化珪素（ＳｉＯｘ）、窒化珪素（ＳｉＮｘ）、酸化窒化珪素（ＳｉＯｘＮｙ）（ｘ＞ｙ）、窒化酸化珪素（ＳｉＮｘＯｙ）（ｘ＞ｙ）などを適用できる。絶縁膜２により基板側から不純物などの拡散を防止することができる。絶縁膜２の厚さは１０ｎｍ〜２００ｎｍでよい。またステンレスなどの金属または半導体基板などの表面に酸化珪素や窒化珪素などの絶縁膜を形成した基板なども用いることができる。

絶縁膜２は基板１の表面を高密度プラズマによって処理することによって形成してもよい。高密度プラズマは例えば２．４５ＧＨｚのマイクロ波を用いることによって生成され、電子密度が１×１０^１１〜１×１０^１３／ｃｍ^３かつ電子温度が２ｅＶ以下、イオンエネルギーが５ｅＶ以下のものであるとする。このような高密度プラズマは活性種の運動エネルギーが低く、従来のプラズマ処理と比較してプラズマによるダメージが少なく、欠陥の少ない膜を形成することができる。マイクロ波を発生するアンテナから基板１までの距離は２０〜８０ｍｍ、好ましくは２０〜６０ｍｍとするとよい。

窒化性雰囲気、例えば窒素と希ガスを含む雰囲気下、または窒素と水素と希ガスを含む雰囲気下、またはアンモニアと希ガスを含む雰囲気下において、上記高密度プラズマ処理を行うことによって基板１の表面を窒化することができる。基板１としてガラス基板、石英基板またはシリコンウエハなどを用いた場合、上記高密度プラズマによる窒化処理を行った場合、基板１表面に形成される窒化膜は窒化珪素膜を主成分とするため、絶縁膜２として利用することができる。この窒化膜の上に酸化珪素膜または酸化窒化珪素膜をプラズマＣＶＤ法により形成して複数層よりなる絶縁膜２としてもよい。

また酸化珪素膜や酸化窒化珪素膜などからなる絶縁膜２の表面に同様に高密度プラズマによる窒化処理を行うことによって、その表面に窒化膜を形成することができる。窒化膜は基板１からの不純物の拡散を抑制することができ、またきわめて薄く形成できるため、その上に形成する半導体層への応力の影響が少なくできる。

半導体膜４０はシリコン、シリコン―ゲルマニウム、シリコン−ゲルマニウム−炭素等などが用いられる。形成方法としては公知のＣＶＤ法、スパッタ法、塗布法、蒸着法等を用いることができる。また半導体膜４０は非晶質半導体膜、結晶性半導体膜、単結晶半導体膜のいずれであってもよい。

結晶性半導体膜を用いる場合、その形成方法としては、直接結晶性半導体膜を形成する方法、非晶質半導体膜を形成した後、結晶化させる方法が挙げられる。

非晶質半導体膜を結晶化させる方法としては、レーザー光４１を照射する方法（図４（Ａ））、半導体膜の結晶化を助長させる元素を用いて加熱して結晶化させる方法、半導体膜の結晶化を助長させる元素を用いて加熱して結晶化させた後、レーザー光を照射する方法を用いることができる（図４（Ｂ）、（Ｃ））。もちろん前記元素を用いずに非晶質半導体膜を熱結晶化させる方法を用いることもできる。ただし基板が石英基板、シリコンウエハーなど高温に耐えられるものに限られる。

レーザー照射を用いる場合、連続発振型のレーザビームー（ＣＷレーザビーム）やパルス発振型のレーザービーム（パルスレーザービーム）を用いることができる。ここで用いることができるレーザービームは、Ａｒレーザー、Ｋｒレーザー、エキシマレーザーなどの気体レーザー、単結晶のＹＡＧ、ＹＶＯ_４、フォルステライト（Ｍｇ_２ＳｉＯ_４）、ＹＡｌＯ_３、ＧｄＶＯ_４、若しくは多結晶（セラミック）のＹＡＧ、Ｙ_２Ｏ_３、ＹＶＯ_４、ＹＡｌＯ_３、ＧｄＶＯ_４に、ドーパントとしてＮｄ、Ｙｂ、Ｃｒ、Ｔｉ、Ｈｏ、Ｅｒ、Ｔｍ、Ｔａのうち１種または複数種添加されているものを媒質とするレーザー、ガラスレーザー、ルビーレーザー、アレキサンドライトレーザー、Ｔｉ：サファイアレーザー、銅蒸気レーザーまたは金蒸気レーザーのうち一種または複数種から発振されるものを用いることができる。このようなレーザービームの基本波、及び第２高調波から第４高調波のレーザービームを照射することで、大粒径の結晶を得ることができる。例えば、Ｎｄ：ＹＶＯ_４レーザー（基本波１０６４ｎｍ）の第２高調波（５３２ｎｍ）や第３高調波（３５５ｎｍ）を用いることができる。このときレーザーのエネルギー密度は０．０１〜１００ＭＷ／ｃｍ^２程度（好ましくは０．１〜１０ＭＷ／ｃｍ^２）が必要である。そして、走査速度を１０〜２０００ｃｍ／ｓｅｃ程度として照射する。

なお、単結晶のＹＡＧ、ＹＶＯ_４、フォルステライト（Ｍｇ_２ＳｉＯ_４）、ＹＡｌＯ_３、ＧｄＶＯ_４、若しくは多結晶（セラミック）のＹＡＧ、Ｙ_２Ｏ_３、ＹＶＯ_４、ＹＡｌＯ_３、ＧｄＶＯ_４に、ドーパントとしてＮｄ、Ｙｂ、Ｃｒ、Ｔｉ、Ｈｏ、Ｅｒ、Ｔｍ、Ｔａのうち１種または複数種添加されているものを媒質とするレーザー、Ａｒイオンレーザ、またはＴｉ：サファイアレーザーは、連続発振をさせることが可能であり、Ｑスイッチ動作やモード同期などを行うことによって１０ＭＨｚ以上の発振周波数でパルス発振をさせることも可能である。１０ＭＨｚ以上の発振周波数でレーザービームを発振させると、半導体膜がレーザーによって溶融してから固化するまでの間に、次のパルスが半導体膜に照射される。従って、発振周波数が低いパルスレーザーを用いる場合と異なり、半導体膜中において固液界面を連続的に移動させることができるため、走査方向に向かって連続的に成長した結晶粒を得ることができる。

媒質としてセラミック（多結晶）を用いると、短時間かつ低コストで自由な形状に媒質を形成することが可能である。単結晶を用いる場合、通常、直径数ｍｍ、長さ数十ｍｍの円柱状の媒質が用いられているが、セラミックを用いる場合はさらに大きいものを作ることが可能である。

発光に直接寄与する媒質中のＮｄ、Ｙｂなどのドーパントの濃度は、単結晶中でも多結晶中でも大きくは変えられないため、濃度を増加させることによるレーザーの出力向上にはある程度限界がある。しかしながら、セラミックの場合、単結晶と比較して媒質の大きさを著しく大きくすることができるため大幅な出力向上が期待できる。

さらに、セラミックの場合では、平行六面体形状や直方体形状の媒質を容易に形成することが可能である。このような形状の媒質を用いて、発振光を媒質の内部でジグザグに進行させると、発振光路を長くとることができる。そのため、増幅が大きくなり、大出力で発振させることが可能になる。また、このような形状の媒質から射出されるレーザービームは射出時の断面形状が四角形状であるため、丸状のビームと比較すると、線状ビームに整形するのに有利である。このように射出されたレーザービームを、光学系を用いて整形することによって、短辺の長さ１ｍｍ以下、長辺の長さ数ｍｍ〜数ｍの線状ビームを容易に得ることが可能となる。また、励起光を媒質に均一に照射することにより、線状ビームは長辺方向にエネルギー分布の均一なものとなる。

この線状ビームを半導体膜に照射することによって、半導体膜の全面をより均一にアニールすることが可能になる。線状ビームの両端まで均一なアニールが必要な場合は、その両端にスリットを配置し、エネルギーの減衰部を遮光するなどの工夫が必要となる。

このようにして得られた強度が均一な線状ビームを用いて半導体膜をアニールし、この半導体膜を用いて電子機器を作製すると、その電子機器の特性は、良好かつ均一である。

半導体膜の結晶化を助長させる元素を用いて加熱して結晶化させる方法としては特開平８−７８３２９号公報記載の技術を用いることができる。同公報記載の技術は、非晶質半導体膜（アモルファス半導体膜とも呼ばれる）に対して結晶化を助長する金属元素４２を添加し、加熱処理を行うことで添加領域を起点として非晶質半導体膜を結晶化させるものである（図４（Ｂ））。

また、加熱処理の代わりに強光の照射を行うことにより、非晶質半導体膜の結晶化を行うこともできる。この場合、赤外光、可視光、または紫外光のいずれか一またはそれらの組み合わせを用いることが可能であるが、代表的には、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、または高圧水銀ランプから射出された光を用いる。ランプ光源を１〜６０秒、好ましくは３０〜６０秒点灯させ、それを１回〜１０回、好ましくは２〜６回繰り返す。ランプ光源の発光強度は任意なものとするが、半導体膜が瞬間的に６００〜１０００℃程度にまで加熱されるようにする。なお、必要であれば、強光を照射する前に非晶質構造を有する非晶質半導体膜４０に含有する水素を放出させる熱処理を行ってもよい。また、加熱処理と強光の照射の双方を行うことにより結晶化を行ってもよい。

加熱処理後に結晶性半導体膜の結晶化率（膜の全体積における結晶成分の割合）を高め、結晶粒内に残される欠陥を補修するために、結晶性半導体膜に対してレーザー光４１を大気または酸素雰囲気で照射してもよい（図４（Ｃ））。レーザー光としては、上述したものを用いることが可能である。

また結晶性半導体膜に含まれる金属元素を除去することが必要であるため以下に方法を説明する。

まずオゾン含有水溶液（代表的にはオゾン水）で結晶性半導体膜の表面を処理することにより、結晶性半導体膜の表面に酸化膜（ケミカルオキサイドと呼ばれる）からなるバリア層４３を１ｎｍ〜１０ｎｍの厚さで形成する（図４（Ｄ））。バリア層４３は、後の工程でゲッタリング層のみを選択的に除去する際にエッチングストッパーとして機能する。

次いでバリア層４３上に希ガス元素を含むゲッタリング層をゲッタリングサイトとして形成する。ここでは、ＣＶＤ法又はスパッタリング法により希ガス元素を含む半導体膜をゲッタリング層４４として形成する（図４（Ｄ））。ゲッタリング層を形成するときには希ガス元素が添加されるようにスパッタリング条件を適宜調節する。希ガス元素としてはヘリウム（Ｈｅ）、ネオン（Ｎｅ）、アルゴン（Ａｒ）、クリプトン（Ｋｒ）、キセノン（Ｘｅ）から選ばれた一種または複数種を用いる。

なお一導電型の不純物元素であるリンを含む原料ガスを用いた場合やリンを含むターゲットを用いてゲッタリング層を形成した場合、希ガス元素によるゲッタリングに加え、リンのクーロン力を利用してゲッタリングを行うことができる。また、ゲッタリングの際、金属元素（例えばニッケル）は酸素濃度の高い領域に移動しやすい傾向があるため、ゲッタリング層４４に含まれる酸素濃度は、例えば５×１０^１８ｃｍ^−３以上とすることが望ましい。

次いで結晶性半導体膜、バリア層およびゲッタリング層に熱処理（例えば加熱処理または強光を照射する処理）を行って、図４（Ｄ）の矢印のように金属元素（例えばニッケル）のゲッタリングを行い、結晶性半導体膜中における金属元素を低濃度化したり、又は除去する。

次いでバリア層４３をエッチングストッパーとして公知のエッチング方法を行い、ゲッタリング層４４のみを選択的に除去する。その後酸化膜からなるバリア層４３を、例えばフッ酸を含むエッチャントにより除去する（図４（Ｅ））。

ここで作製されるＴＦＴのしきい値特性を考慮して不純物イオンをドーピングしてもよい。

次に半導体膜を公知のフォトリソグラフィー工程により島状の半導体膜３、４にする（図１（Ｂ））。ここでは半導体膜３の方にＰチャネル型ＴＦＴを、半導体膜４の方にｎチャネル型ＴＦＴを作製する。

次いで半導体膜の表面をフッ酸含有エッチャントなどで洗浄した後、半導体膜上にゲート絶縁膜５を１０ｎｍ以上、２００ｎｍ以下の厚さで形成する（図１（Ｃ））。これら表面洗浄工程とゲート絶縁膜５の形成工程は、大気にふれさせずに連続的に行ってもよい。ゲート絶縁膜５は珪素を主成分とする絶縁膜、例えば酸化珪素膜、窒化珪素膜、酸化窒化珪素膜、窒化酸化珪素膜などで形成される。また単層であっても積層膜であってもよい。

次いで、ゲート絶縁膜５の表面を洗浄した後、ゲート絶縁膜５上を含む全面上にゲート電極を形成する導電膜６を１００ｎｍ以上、５００ｎｍ以下の厚さで形成する（図１（Ｃ））。導電膜６はタンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）から選ばれた元素、または前記元素を主成分とする合金材料、若しくは化合物材料を挙げることができる。リン（Ｐ）等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜を用いてもよい。また導電膜６は単層であっても２層以上積層させたものであってもよい。

導電膜６上にフォトレジスト膜を塗布し、このフォトレジスト膜を露光及び現像することにより第１のレジストマスク７ａ、第２のレジストマスク７ｂを１．０μｍ以上、１．５μｍ以下の厚さで形成する。このレジストマスク７ａ、７ｂを用いて導電膜６をエッチングすることにより、ゲート絶縁膜５上にゲート電極８ａ、８ｂを形成する（図１（Ｄ））。ここで第１のレジストマスク７ａ、第２のレジストマスク７ｂは除去せずに次のドーピング工程でも使用する。なお本実施形態のレジストマスクにはポジ型レジストであるノボラック樹脂とナフトキノンジアジド化合物を用いることができる。

またゲート電極８ａ、８ｂと同じ材料でゲート配線などの配線を形成することができる。ここでゲート電極や配線は、基板１に垂直な方向からみた場合に角が丸くなるように引き回すのが好ましい。角部を丸くすることによってゴミなどが配線の角部に残るのを防止することができ、ゴミが原因で発生する不良を抑制し、歩留まりを向上できる。

次いで、フォトレジスト膜を塗布し、このフォトレジスト膜を露光及び現像することにより半導体膜４、ゲート電極８ｂ、第２のレジストマスク７ｂを覆って第３のレジストマスク９を１．０μｍ以上、１．５μｍ以下の厚さで形成する（図２（Ａ））。

第１のレジストマスク７ａ、第２のレジストマスク７ｂ、第３のレジストマスク９、ゲート電極８ａ、８ｂをマスクとして半導体膜３にｐ型不純物イオン１０（Ｂを含むイオン）を導入して、ソース領域１１及びドレイン領域１２を形成する。ｐ型不純物イオンは５０ｋＶ以上、１００ｋＶ以下で加速し、ｐ型不純物の濃度は１．０×１０^１９ｃｍ^−３以上、１．０×１０^２１ｃｍ^−３以下とする。ｐ型不純物イオンはジボラン（Ｂ_２Ｈ_６）ガスを水素ガスで希釈したものを用い、イオンシャワードーピング法で半導体膜に添加する。このときＢを含むイオンだけでなく、水素イオンも生成される。ゲート電極はＢを含むイオンの添加に対してはマスク効果を有するが、水素イオンはゲート電極を突き抜け易く直下の半導体層のチャネル形成領域に侵入してしまう。

しかし本発明では半導体膜４のゲート電極下の領域、すなわちチャネル形成領域２２は、その上にゲート絶縁膜５、第３のレジストマスク９、第２のレジストマスク７ｂ、ゲート電極８ｂが形成されているから水素イオンが突き抜ける可能性は極めて低くなる。

一方、半導体膜３のチャネル形成領域２１は第３のレジストマスク９は形成されていないものの、ゲート絶縁膜５、ゲート電極８ａ、第１のレジストマスク７ａが形成されているから水素イオンが突き抜ける可能性は低くなっている。この効果はゲート電極の厚さが４００ｎｍよりも薄くされた場合に大きい。

次に第３のレジストマスク９、第１のレジストマスク７ａ、第２のレジストマスク７ｂをアッシング等の手法によって除去する（図２（Ｂ））。

次いでフォトレジスト膜を塗布し、このフォトレジスト膜を露光及び現像することにより半導体膜３、ゲート電極８ａを覆って第４のレジストマスク１３を１．０μｍ以上、１．５μｍ以下の厚さで形成する（図２（Ｃ））。

第４のレジストマスク１３、ゲート電極８ａ、８ｂをマスクとして半導体膜４にｎ型不純物イオン１４（燐を含むイオン、砒素を含むイオンなど）を導入して、ソース領域１５及びドレイン領域１６を形成する（図２（Ｃ））。ｎ型不純物イオンは３０ｋＶ以上、８０ｋＶ以下で加速し、ｎ型不純物の濃度は１．０×１０^１９ｃｍ^−３以上、１．０×１０^２１ｃｍ^−３以下とする。例えばｎ型不純物イオンはフォスフィン（ＰＨ_３）ガスを水素ガスで希釈したものを用い、イオンシャワードーピング法で半導体膜４に添加する。

このときｎ型不純物イオンの加速電圧又は加速エネルギーはｐ型不純物イオンの加速電圧又は加速エネルギーよりも小さい方がよい。ｎ型不純物イオンの加速電圧又は加速エネルギーを小さくすると、不純物イオンと同時に発生する水素イオンの加速電圧又は加速エネルギーも小さくなる。したがって、たとえゲート電極８ａ、８ｂの上にレジストマスクが形成されていなくてもチャネル形成領域２１、２２に水素イオンが侵入するのを少なくすることができる。

またｎ型不純物イオンのドーズ量はｐ型不純物イオンのドーズ量よりも少ない方がよい。これによりｎ型不純物イオンと同時に生成する水素イオンのドーズ量を、ｐ型不純物イオンと同時に生成する水素イオンよりも小さくすることができ、たとえチャネル形成領域に水素イオンが侵入したとしても劣化するのを防止することができる。

ここでソース領域、ドレイン領域を活性化するために熱処理やレーザー光や強光などの光照射、ＲＴＡ処理などを施してもよい。

これにより半導体膜３の方はＰチャネル型ＴＦＴとなり、半導体膜４の方はｎチャネル型ＴＦＴとなる。

なお、ここでは先にｐ型不純物イオンを添加し、その後ｎ型不純物イオンを添加したが、逆であってもよい。この場合、ｐ型不純物イオンの加速電圧又は加速エネルギーはｎ型不純物イオンの加速電圧又は加速エネルギーよりも小さい方がよい。加速電圧としては上記の記載のものを用いることができる。これによりたとえゲート電極の上にレジストマスクが形成されていなくてもチャネル形成領域に水素イオンが侵入するのを少なくすることができる。

またｐ型不純物イオンのドーズ量はｎ型不純物イオンのドーズ量よりも少ない方がよい。これによりｐ型不純物イオンと同時に生成する水素イオンのドーズ量を、ｎ型不純物イオンと同時に生成する水素イオンよりも小さくすることができ、たとえチャネル形成領域に水素イオンが侵入したとしても劣化するのを防止することができる。

次いでゲート絶縁膜５及びゲート電極８ａ、８ｂを含む全面上に層間絶縁膜１７を形成し、水素化を行う。層間絶縁膜１７としては窒化珪素膜、酸化珪素膜、酸化窒化珪素膜、窒化酸化珪素膜を用いることができる。

次いで層間絶縁膜１７の上にレジストマスクを形成し、このレジストマスクを用いて層間絶縁膜１７をエッチングすることにより、ソース領域１１、１２、ドレイン領域１５、１６上にそれぞれに位置するコンタクトホールを形成する。

レジストマスクを除去し、導電膜を形成した後、また別のレジストマスクを用いてエッチングを行い、電極又は配線１８（ＴＦＴのソース配線及びドレイン配線や、電流供給配線など）を形成する（図２（Ｄ））。ただし、本実施形態では電極と配線を一体形成するが、電極と配線を別々に形成して、電気的に接続させてもよい。導電膜としてはＴｉＮ、Ａｌ及びＴｉＮの積層膜、Ａｌ合金膜を用いることができる。

ここで電極や配線は、基板１に垂直な方向からみた場合に角が丸くなるように引き回すのが好ましい。角部を丸くすることによってゴミなどが配線の角部に残るのを防止することができ、ゴミが原因で発生する不良を抑制し、歩留まりを向上できる。

パターニングには感光性のレジストをフォトマスクとして用いて露光、現像して作製したマスクを用いるが、フォトマスクの任意の部分において露光を行う光の透過率を抑制し、現像後のマスクの厚みを制御することができる。マスクの厚みを制御することによってより細やかで正確なパターニングを行うことができる。

第２層間絶縁膜１９となる平坦化膜を形成する。平坦化膜としては、透光性を有する無機材料（酸化珪素、窒化珪素、酸素を含む窒化珪素など）、感光性または非感光性の有機材料（ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジストまたはベンゾシクロブテン）、またはこれらの積層などを用いる。また、平坦化膜に用いる他の透光性を有する膜としては、塗布法によって得られるアルキル基を含むＳｉＯｘ膜からなる絶縁膜、例えばシリカガラス、アルキルシロキサンポリマー、アルキルシルセスキオキサンポリマー、水素化シルセスキオキサンポリマー、水素化アルキルシルセスキオキサンポリマーなどを用いて形成された絶縁膜を用いることができる。シロキサン系ポリマーの一例としては、東レ製塗布絶縁膜材料であるＰＳＢ−Ｋ１、ＰＳＢ−Ｋ３１や触媒化成製塗布絶縁膜材料であるＺＲＳ−５ＰＨが挙げられる。第２層間絶縁膜は単層膜であっても多層膜であってもよい。

新たなレジストマスクを用いて第２層間絶縁膜１９にコンタクトホールを形成する。

次に導電膜２０を形成する。導電膜としてはインジウム錫酸化物（ＩＴＯ）の他、例えば、Ｓｉ元素を含むインジウム錫酸化物や酸化インジウムに酸化亜鉛（ＺｎＯ）を混合したＩＺＯ（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）などの透明導電膜を用いることができる。

その後、新たなレジストマスクを用いて導電膜をパターニングして電極とする（図２（Ｄ））。ただし表示装置として用いないのであれば、透明導電膜を用いる必要はない。

（第２実施形態）
ここではｐチャネルＴＦＴ用のゲート電極及びｎチャネルＴＦＴ用のゲート電極を形成する際に用いた第１のレジストマスク及び第２のレジストマスクを残し、ｐチャネルＴＦＴ形成領域およびｎチャネルＴＦＴ形成領域の一方の上に第３のレジストマスクを形成してから、第２のレジストマスク及び第３のレジストマスクを用いて第１の不純物イオンを添加して、一方の半導体膜にソース領域及びドレイン領域を形成し、その後、第１のレジストマスク、第２のレジストマスク及び第３のレジストマスクを除去し、ｐチャネルＴＦＴ用のゲート電極及びｎチャネルＴＦＴ用のゲート電極上に第４のレジストマスク及び第５のレジストマスクを形成し、ｐチャネルＴＦＴ形成領域およびｎチャネルＴＦＴ形成領域の他方の上に第６のレジストマスクを形成してから、第４のレジストマスク、第５のレジストマスクおよび第６のレジストマスクを用いて第２の不純物イオンを添加して、他方の半導体膜にソース領域及びドレイン領域を形成する方法について説明する。

絶縁膜、半導体膜、電極、配線、レジスト等の材料や形成方法は第１実施形態に記載のものを用いることができる。

絶縁膜２を形成し、半導体膜３、４を形成し、ゲート絶縁膜５を形成すること、第１のレジストマスク７ａ、第２のレジストマスク７ｂを用いてゲート電極８ａ、８ｂを形成すること、半導体膜４、ゲート電極８ｂ、第２のレジストマスク７ｂを覆って第３のレジストマスク９を形成すること、第１のレジストマスク７ａ、第２のレジストマスク７ｂ、第３のレジストマスク９、ゲート電極８ａ、８ｂをマスクとして半導体膜３にｐ型不純物イオン１０（Ｂを含むイオン）を導入して、ソース領域１１及びドレイン領域１２を形成すること、第３のレジストマスク９、第１のレジストマスク７ａ、第２のレジストマスク７ｂをアッシング等の手法によって除去することは、上記第１実施形態と同様である（図１、図２（Ａ）、（Ｂ）、図４）。

次にゲート電極８ａ、８ｂ上にフォトレジスト膜を塗布し、このフォトレジスト膜を露光及び現像することによりゲート電極８ａ、８ｂ上に第４のレジストマスク３０ａ、第５のレジストマスク３０ｂを１．０μｍ以上、１．５μｍ以下の厚さで形成する（図３（Ａ））。

次いでフォトレジスト膜を塗布し、このフォトレジスト膜を露光及び現像することにより半導体膜３、ゲート電極８ａを覆って第６のレジストマスク３１を１．０μｍ以上、１．５μｍ以下の厚さで形成する（図３（Ｂ））。

第６のレジストマスク３１、第５のレジストマスク３０ｂ、ゲート電極８ａ、８ｂをマスクとして半導体膜４にｎ型不純物イオン１４（燐を含むイオン、砒素を含むイオンなど）を導入して、ソース領域１５及びドレイン領域１６を形成する（図３（Ｂ））。ｎ型不純物イオンは３０ｋＶ以上、８０ｋＶ以下で加速する。またｎ型不純物の濃度は１．０×１０^１９ｃｍ^−３以上、１．０×１０^２１ｃｍ^−３以下とする。例えばｎ型不純物イオンはフォスフィン（ＰＨ_３）ガスを水素ガスで希釈したものを用いるか、アルシン（ＡｓＨ_３）ガスを水素ガスで希釈したものを用い、イオンシャワードーピング法で半導体膜４に添加する。

ここで半導体膜３のゲート電極下の領域、すなわちチャネル形成領域２１は、その上にゲート絶縁膜、第６のレジストマスク３１、第４のレジストマスク３０ａ、ゲート電極８ｂが形成されているから水素イオンが突き抜ける可能性は極めて低くなる。

一方、半導体膜４のチャネル形成領域２２は第６のレジストマスク３１は形成されていないものの、ゲート絶縁膜、ゲート電極８ａ、第５のレジストマスク３０ｂが形成されているから水素イオンが突き抜ける可能性は低くなっている。

またｎ型不純物イオンの加速電圧又は加速エネルギーをｐ型不純物イオンの加速電圧又は加速エネルギーよりも小さくすると、水素イオンの加速電圧又は加速エネルギーを小さくでき、ゲート電極８ｂの上に第６のレジストマスク３１が形成されていなくてもチャネル形成領域２２に水素イオンが侵入するのを少なくすることができる。

またｎ型不純物イオンのドーズ量はｐ型不純物イオンのドーズ量よりも少ない方がよい。これによりたとえチャネル形成領域に水素イオンが侵入したとしても劣化するのを防止することができる。

なお、ここでは先にｐ型不純物イオンを添加し、その後ｎ型不純物イオンを添加したが、逆であってもよい。

この後の工程、層間絶縁膜１７を形成すること、層間絶縁膜１７にコンタクトホールを形成すること、電極又は配線１８（ＴＦＴのソース配線及びドレイン配線や、電流供給配線など）を形成すること、第２層間絶縁膜１９となる平坦化膜を形成すること、第２層間絶縁膜１９にコンタクトホールを形成すること、導電膜２０を形成すること、は上記第１実施形態と同様である（図３（Ｃ））。

（第３実施形態）
ここでは本発明を用いて非接触でデータのやりとりが可能である半導体装置、例えばＩＣタグ、ＲＦＩＤを作製する方法について説明する。なお、上記実施形態と同じものは同じ符号で表す。

まず、基板１の一表面に、剥離層１００を形成する（図８（Ａ））。基板１は、ガラス基板、石英基板、金属基板やステンレス基板の一表面に絶縁層を形成したもの、本工程の処理温度に耐えうる耐熱性があるプラスチック基板等を用いる。このような基板１であれば、大きさや形状に大きな制限はない。例えば、１辺が１メートル以上であって、矩形状のものを用いれば、生産性を格段に向上させることができる。このような利点は、円形のシリコン基板から無線チップを取り出す場合と比較すると、大きな優位点である。また、基板１上に形成する薄膜集積回路は、後に基板１から剥離する。つまり、本発明において提供する無線チップは、基板１を有していない。従って、薄膜集積回路が剥離された基板１は、何度でも再利用することができる。このように、基板１を再利用すれば、コストを削減することができる。再利用する基板１としては、石英基板が望ましい。

なお、本実施の形態では、剥離層１００は、基板１の一表面に薄膜を形成した後、フォトリソグラフィ法によりパターニングして、剥離層を選択的に形成する。

剥離層１００は、公知の手段（スパッタリング法やプラズマＣＶＤ法等）により、タングステン（Ｗ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、タンタル（Ｔａ）、ニオブ（Ｎｂ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、ジルコニウム（Ｚｒ）、亜鉛（Ｚｎ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、鉛（Ｐｂ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）、珪素（Ｓｉ）から選択された元素または前記元素を主成分とする合金材料若しくは化合物材料からなる層を、単層又は積層で形成する。珪素を含む層の結晶構造は、非晶質、微結晶、多結晶のいずれの場合でもよい。

剥離層１００が単層構造の場合、好ましくは、タングステン層、モリブデン層、又はタングステンとモリブデンの混合物を含む層を形成する。又は、タングステンの酸化物若しくは酸化窒化物を含む層、モリブデンの酸化物若しくは酸化窒化物を含む層、又はタングステンとモリブデンの混合物の酸化物若しくは酸化窒化物を含む層を形成する。なお、タングステンとモリブデンの混合物とは、例えば、タングステンとモリブデンの合金に相当する。また、タングステンの酸化物は、酸化タングステンと表記することがある。

剥離層１００が積層構造の場合、好ましくは、１層目としてタングステン層、モリブデン層、又はタングステンとモリブデンの混合物を含む層を形成し、２層目として、タングステン、モリブデン又はタングステンとモリブデンの混合物の酸化物、窒化物、酸化窒化物又は窒化酸化物を形成する。

なお、剥離層１００として、タングステンを含む層、タングステンの酸化物を含む層の積層構造を形成する場合、タングステンを含む層を形成し、その上に酸化珪素を含む層を形成することで、タングステン層と酸化珪素層との界面に、タングステンの酸化物を含む層が形成されることを活用してもよい。これは、タングステンの窒化物、酸化窒化物及び窒化酸化物を含む層を形成する場合も同様であり、タングステンを含む層を形成後、その上層に窒化珪素層、酸化窒化珪素層、窒化酸化珪素層を形成する。なお、タングステンを含む層を形成後に、その上層に形成する酸化珪素層、酸化窒化珪素層、窒化酸化珪素層などは、後に下地となる絶縁層として機能する。

また、タングステンの酸化物は、ＷＯｘで表され、Ｘは２〜３である。ｘが２の場合（ＷＯ_２）、ｘが２．５の場合（Ｗ_２Ｏ_５）、ｘが２．７５の場合（Ｗ_４Ｏ_１１）、ｘが３の場合（ＷＯ_３）などがある。タングステンの酸化物を形成するにあたり、上記に挙げたＸの値に特に制約はなく、そのエッチングレートなどを基に決めるとよい。但し、エッチングレートの最も良いものは、酸素雰囲気下で、スパッタリング法により形成するタングステンの酸化物を含む層（ＷＯｘ、０＜Ｘ＜３）である。従って、作製時間の短縮のために、剥離層として、酸素雰囲気下でスパッタリング法によりタングステンの酸化物を含む層を形成するとよい。

なお上記の工程によると、基板１に接するように剥離層１００を形成しているが、本発明はこの工程に制約されない。基板１に接するように下地となる絶縁層を形成し、該絶縁層に接するように剥離層１００を形成してもよい。

次に、剥離層１００を覆うように、下地となる絶縁層２を形成する。絶縁層２は、公知の手段（スパッタリング法やプラズマＣＶＤ法等）により、珪素の酸化物又は珪素の窒化物を含む層を、単層又は積層で形成する。珪素の酸化物材料とは、珪素（Ｓｉ）と酸素（Ｏ）を含む物質であり、酸化珪素、酸化窒化珪素、窒化酸化珪素等が該当する。珪素の窒化物材料とは、珪素と窒素（Ｎ）を含む物質であり、窒化珪素、酸化窒化珪素、窒化酸化珪素等が該当する。

次に、絶縁膜２上に、非晶質珪素膜を形成した後、ｐチャネル型ＴＦＴ、ｎチャネル型ＴＦＴを作製する。ＴＦＴの作製は上記実施形態で示した方法を用いることができるので、ここでは省略する。

ＴＦＴまで作製したものを図８（Ｂ）に示す。図２（Ｄ）と比較すると、絶縁膜の下には剥離層、基板が設けられている点で異なっている。

上記実施形態で形成した導電膜２０はアンテナとして機能することになる。上記実施形態と異なり導電膜２０は、アルミニウム（Ａｌ）、チタン（Ｔｉ）、銀（Ａｇ）、銅（Ｃｕ）から選択された元素、又はこれらの元素を主成分とする合金材料若しくは化合物材料で、単層又は積層で形成する。例えば、バリア層、アルミニウム層、またはバリア層、アルミニウム層、バリア層等の積層構造を採用するとよい。バリア層とは、チタン、チタンの窒化物、モリブデン又はモリブデンの窒化物などに相当する。

次にここでは示さないが、薄膜集積回路１０１を覆うように、公知の手段により、保護層を形成してもよい。保護層は、ＤＬＣ（ダイヤモンドライクカーボン）などの炭素を含む層、窒化珪素を含む層、窒化酸化珪素を含む層等に相当する。

次に、剥離層１００が露出するように、フォトリソグラフィ法により絶縁膜２、５、１７、１９をエッチングして、開口部１０２、１０３を形成する（図９（Ａ））。

次に、薄膜集積回路１０１を覆うように、公知の手段（ＳＯＧ法、液滴吐出法等）により、絶縁層１０４を形成する（図９（Ｂ））。絶縁層１０４は、有機材料により形成し、好ましくはエポキシ樹脂により形成する。絶縁層１０４は、薄膜集積回路１０１が飛散しないように形成するものである。薄膜集積回路１０１は小さく薄く軽いために、剥離層を除去した後は、基板に密着していないために飛散しやすい。しかしながら、薄膜集積回路１０１の周囲に絶縁層１０４を形成することで、薄膜集積回路１０１に重みが付き、基板１からの飛散を防止することができる。また、薄膜集積回路１０１単体では薄くて軽いが、絶縁層１０４を形成することで、巻かれた形状になることがなく、ある程度の強度を確保することができる。なお、図示する構成では、薄膜集積回路１０１と上面と側面に絶縁層１０４を形成しているが、本発明はこの構成に制約されず、薄膜集積回路１０１の上面のみに絶縁層１０４を形成してもよい。また、上記の記載によると、開口部１０２、１０３を形成する工程の後、絶縁層１０４を形成する工程を行っているが、本発明はこの順番に制約されない。絶縁層１９上に絶縁層１０４を形成する工程の後に、複数の絶縁層をエッチングして、開口部を形成する工程を行ってもよい。この順番の場合だと、薄膜集積回路１０１の上面のみに絶縁層１０４が形成される。

次に、開口部１０２、１０３にエッチング剤を導入して、剥離層１００を除去する（図１０（Ａ））。エッチング剤は、フッ化ハロゲン又はハロゲン間化合物を含む気体又は液体を使用する。例えば、フッ化ハロゲンを含む気体として三フッ化塩素（ＣｌＦ_３）を使用する。そうすると、薄膜集積回路１０１は、基板１から剥離された状態となる。またはエッチング剤を用いずに物理的な力を用いて薄膜集積回路１０１を基板１から剥離してもよい。

次に、薄膜集積回路１０１の一方の面を、第１の基体１０５に接着させて、基板１から完全に剥離する（図１０（Ｂ））。

続いて、薄膜集積回路１０１の他方の面を、第２の基体１０６に接着させ、その後積層して貼り合わせて、薄膜集積回路１０１を、第１の基体１０５と第２の基体１０６により封止する（図１１）。そうすると、薄膜集積回路１０１が第１の基体１０５と第２の基体１０６により封止されたＩＣタグが完成する。

第１の基体１０５と第２の基体１０６は、積層フィルム（ポリプロピレン、ポリエステル、ビニル、ポリフッ化ビニル、塩化ビニルなどからなる）、繊維質な材料からなる紙、基材フィルム（ポリエステル、ポリアミド、無機蒸着フィルム、紙類等）と接着性合成樹脂フィルム（アクリル系合成樹脂、エポキシ系合成樹脂等）との積層フィルムなどに相当する。積層フィルムは、熱圧着により、被処理体と積層して貼り合わせが行われるものであり、積層して貼り合わせを行う際には、積層フィルムの最表面に設けられた接着層か、又は最外層に設けられた層（接着層ではない）を加熱処理によって溶かし、加圧により接着する。

第１の基体１０５と第２の基体１０６の表面には接着層が設けられていてもよいし、接着層が設けられていなくてもよい。接着層は、熱硬化樹脂、紫外線硬化樹脂、エポキシ樹脂系接着剤、樹脂添加剤等の接着剤を含む層に相当する。

次に、非接触でデータのやりとりが可能である半導体装置の適用例に関して図面を参照して以下に説明する。なお、非接触でデータのやりとりが可能である半導体装置は利用の形態によっては、ＲＦＩＤ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ）、ＩＤタグ、ＩＣタグ、ＩＣチップ、ＲＦタグ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）、無線タグ、電子タグまたは無線チップともよばれる。

ＲＦＩＤ８０は、非接触でデータを交信する機能を有し、電源回路８１、クロック発生回路８２、データ復調回路８３、データ変調回路８４、他の回路を制御する制御回路８５、記憶回路８６およびアンテナ８７を有している（図１２（Ａ））。なお、記憶回路は１つに限定されず、複数であっても良く、ＳＲＡＭ、フラッシュメモリ、ＲＯＭまたはＦｅＲＡＭ等や上記実施の形態で示した有機化合物層を記憶素子部に用いたものを用いることができる。

リーダ／ライタ８８から電波として送られてきた信号は、アンテナ８７において電磁誘導により交流の電気信号に変換される。電源回路８１では、交流の電気信号を用いて電源電圧を生成し、電源配線を用いて各回路へ電源電圧を供給する。クロック発生回路８２は、アンテナ８７から入力された交流信号を基に、各種クロック信号を生成し、制御回路８５に供給する。復調回路８３では、当該交流の電気信号を復調し、制御回路８５に供給する。制御回路８５では、入力された信号に従って各種演算処理を行う。記憶回路８６では、制御回路８５において用いられるプログラムやデータ等が記憶されている他、演算処理時の作業エリアとしても用いることができる。そして、制御回路８５から変調回路８４にデータが送られ、変調回路８４から当該データに従ってアンテナ８７に負荷変調を加えることができる。リーダ／ライタ８８は、アンテナ８７に加えられた負荷変調を電波で受け取ることにより、結果的にデータを読み取ることが可能となる。

また、ＲＦＩＤは、各回路への電源電圧の供給を電源（バッテリー）を搭載せず電波により行うタイプとしてもよいし、電源（バッテリー）を搭載して電波と電源（バッテリー）により各回路に電源電圧を供給するタイプとしてもよい。

上記実施の形態で示した構成を用いることによって、折り曲げることが可能なＲＦＩＤを作製することが可能となるため、曲面を有する物体に貼り付けて設けることが可能となる。

次に、可撓性を有するＲＦＩＤの使用形態の一例について説明する。表示部３２１を含む携帯端末の側面には、リーダ／ライタ３２０が設けられ、品物３２２の側面にはＲＦＩＤ３２３が設けられる（図１２（Ｂ））。品物３２２が含むＲＦＩＤ３２３にリーダ／ライタ３２０をかざすと、表示部３２１に品物の原材料や原産地、生産工程ごとの検査結果や流通過程の履歴等、更に商品の説明等の商品に関する情報が表示される。また、商品３２６をベルトコンベアにより搬送する際に、リーダ／ライタ３２４と、商品３２６に設けられたＲＦＩＤ３２５を用いて、該商品３２６の検品を行うことができる（図１２（Ｃ））。このように、システムにＲＦＩＤを活用することで、情報の取得を簡単に行うことができ、高機能化と高付加価値化を実現する。また、上記実施の形態で示したように、曲面を有する物体に貼り付けた場合であっても、ＲＦＩＤに含まれるトランジスタ等の損傷を防止し、信頼性の高いＲＦＩＤを提供することが可能となる。

また、上述した以外にも可撓性を有するＲＦＩＤの用途は広範にわたり、非接触で対象物の履歴等の情報を明確にし、生産・管理等に役立てる商品であればどのようなものにも適用することができる。例えば、紙幣、硬貨、有価証券類、証書類、無記名債券類、包装用容器類、書籍類、記録媒体、身の回り品、乗物類、食品類、衣類、保健用品類、生活用品類、薬品類及び電子機器等に設けて使用することができる。これらの例に関して図１３を用いて説明する。

紙幣、硬貨とは、市場に流通する金銭であり、特定の地域で貨幣と同じように通用するもの（金券）、記念コイン等を含む。有価証券類とは、小切手、証券、約束手形等を指す（図１３（Ａ）参照）。証書類とは、運転免許証、住民票等を指す（図１３（Ｂ）参照）。無記名債券類とは、切手、おこめ券、各種ギフト券等を指す（図１３（Ｃ）参照）。包装用容器類とは、お弁当等の包装紙、ペットボトル等を指す（図１３（Ｄ）参照）。書籍類とは、書物、本等を指す（図１３（Ｅ）参照）。記録媒体とは、ＤＶＤソフト、ビデオテープ等を指す（図１３（Ｆ）参照）。乗物類とは、自転車等の車両、船舶等を指す（図１３（Ｇ）参照）。身の回り品とは、鞄、眼鏡等を指す（図１３（Ｈ）参照）。食品類とは、食料品、飲料等を指す。衣類とは、衣服、履物等を指す。保健用品類とは、医療器具、健康器具等を指す。生活用品類とは、家具、照明器具等を指す。薬品類とは、医薬品、農薬等を指す。電子機器とは、液晶表示装置、ＥＬ表示装置、テレビジョン装置（テレビ受像機、薄型テレビ受像機）、携帯電話機等を指す。

紙幣、硬貨、有価証券類、証書類、無記名債券類等にＲＦＩＤ２０００を設けることにより、偽造を防止することができる。また、包装用容器類、書籍類、記録媒体等、身の回り品、食品類、生活用品類、電子機器等にＲＦＩＤを設けることにより、検品システムやレンタル店のシステムなどの効率化を図ることができる。乗物類、保健用品類、薬品類等にＲＦＩＤを設けることにより、偽造や盗難の防止、薬品類ならば、薬の服用の間違いを防止することができる。ＲＦＩＤの設け方としては、物品の表面に貼ったり、物品に埋め込んだりして設ける。例えば、本ならば紙に埋め込んだり、有機樹脂からなるパッケージなら当該有機樹脂に埋め込んだりするとよい。可撓性を有するＲＦＩＤを用いることによって、紙等に設けた場合であっても、上記実施の形態で示した構造を有する半導体装置を用いてＲＦＩＤを設けることにより、当該ＲＦＩＤに含まれる素子の破損等を防止することができる。

このように、包装用容器類、記録媒体、身の回り品、食品類、衣類、生活用品類、電子機器等にＲＦＩＤを設けることにより、検品システムやレンタル店のシステムなどの効率化を図ることができる。また乗物類にＲＦＩＤを設けることにより、偽造や盗難を防止することができる。また、動物等の生き物に埋め込むことによって、個々の生き物の識別を容易に行うことができる。例えば、家畜等の生き物にセンサを備えたＲＦＩＤを埋め込むことによって、生まれた年や性別または種類等はもちろん現在の体温等の健康状態を容易に管理することが可能となる。

なお、本実施の形態は、上記実施の形態と自由に組み合わせて行うことができる。つまり、本実施の形態に示した構成と上記実施の形態に示した構成を自由に組み合わせたもの全てが本発明に含まれる。

（第４実施形態）
本発明を用いて液晶表示装置（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ（ＬＣＤ））を作製する例を示す。

ここで説明する表示装置の作製方法は画素ＴＦＴを含む画素部とその周辺に設けられる駆動回路部のＴＦＴを同時に作製する方法である。但し、説明を簡単にするために、駆動回路に関しては基本単位であるＣＭＯＳ回路を図示することとする。

まず上記実施形態に基づいて図１４におけるＴＦＴの形成までを行う。なお上記実施形態と同じものは同じ符号で表す。なお本実施形態では画素ＴＦＴ５５２はマルチゲート型ＴＦＴにした。

図２（Ｄ）の層間絶縁膜１７を形成した後、第２層間絶縁膜１９となる平坦化膜を形成する。平坦化膜としては、上記実施形態に記載したものを用いることができる。

次にレジストマスクを用いて第２層間絶縁膜１９及び層間絶縁膜１７にコンタクトホールを形成する。

第２の層間絶縁膜１９の上にレジストマスクを形成し、このレジストマスクを用いて第２の層間絶縁膜１９及び層間絶縁膜１７をエッチングすることにより、ソース領域、ドレイン領域上にそれぞれに位置するコンタクトホールを形成する。

レジストマスクを除去し、導電膜を形成した後、また別のレジストマスクを用いてエッチングを行い、電極又は配線５４０〜５４４（ＴＦＴのソース配線及びドレイン配線など）を形成する。導電膜としてはＴｉＮ、Ａｌ及びＴｉＮの積層膜、Ａｌ合金膜などを用いることができる。

ここで電極や配線は、基板１に垂直な方向からみた場合に角が丸くなるように引き回すのが好ましい。角部を丸くすることによってゴミなどが配線の角部に残るのを防止することができ、ゴミが原因で発生する不良を抑制し、歩留まりを向上できる。

パターニングには感光性のレジストをフォトマスクとして用いて露光、現像して作製したマスクを用いるが、フォトマスクの任意の部分において露光を行う光の透過率を抑制し、現像後のマスクの厚みを制御することができる。マスクの厚みを制御することによってより細やかで正確なパターニングを行うことができる。

次に第２層間絶縁膜１９及び電極又は配線５４０〜５４４上に第３層間絶縁膜６１０を形成する。なお第３層間絶縁膜６１０は、第２層間絶縁膜１９と同様の材料を用いて形成することが可能である。

次いで、フォトマスクを用いてレジストマスクを形成し、第３層間絶縁膜６１０の一部をドライエッチングにより除去して開孔（コンタクトホールを形成）する。このコンタクトホール形成においては、エッチングガスとして四フッ化炭素（ＣＦ_４）、酸素（Ｏ_２）、ヘリウム（Ｈｅ）を用いる。なお、コンタクトホールの底部は電極又は配線５４４に達している。

レジストマスクを除去した後、全面に第２の導電膜を成膜する。次いでフォトマスクを用いて、第２の導電膜のパターニングを行い、電極又は配線５４４に電気的に接続される画素電極６２３を形成する（図１４）。反射型の液晶表示パネルを作製する場合は画素電極６２３スパッタ法によりＡｇ（銀）、Ａｕ（金）、Ｃｕ（銅）、Ｗ（タングステン）、Ａｌ（アルミニウム）等の光反射性を有する金属材料を用いて形成すればよい。

また、透過型の液晶表示パネルを作製する場合は、インジウム錫酸化物（ＩＴＯ）、酸化珪素を含むインジウム錫酸化物、酸化亜鉛（ＺｎＯ）、酸化スズ（ＳｎＯ_２）などの透明導電膜を用い、画素電極６２３を形成する。

なお、図１６に画素ＴＦＴを含む画素部の一部を拡大した上面図を示す。図１６において、実線Ａ−Ａ’で切断した図が、図１４の画素部の断面と対応しており、図１４と対応する箇所には同じ符号を用いている。

画素は、ソース信号線５４３とゲート信号線４８０２の交差部に設けられ、トランジスタ５５２と容量素子４８０４と液晶素子とを有する。なお、図では液晶素子の液晶を駆動する一対の電極のうちの一方の電極（画素電極６２３）のみを示す。

トランジスタ５５２は、半導体層４８０６と、第１の絶縁層と、第１の絶縁層を介して半導体層４８０６と重なるゲート信号線４８０２の一部によって構成される。半導体層４８０６がトランジスタ５５２の活性層となる。第１の絶縁層はトランジスタのゲート絶縁層として機能する。トランジスタ５５２のソース及びドレインの一方は、コンタクトホール４８０７によってソース信号線５４３と接続され、他方はコンタクトホール４８０８によって接続配線５４４と接続されている。接続配線５４４はコンタクトホール４８１０によって画素電極６２３と接続されている。接続配線５４４はソース信号線５４３と同じ導電層を用い、同時にパターニングして形成することができる。

容量素子４８０４は、半導体層４８０６と、第１の絶縁層を介して半導体層４８０６と重なる容量配線４８１１とを一対の電極とし、第１の絶縁層を誘電層とした構成の容量素子（第１の容量素子と呼ぶ）とすることができる。なお更に、容量素子４８０４は、容量配線４８１１と、第２の絶縁層を介して容量配線４８１１と重なる画素電極６２３とを一対の電極とし、第２の絶縁層を誘電層とした構成の容量素子（第２の容量素子と呼ぶ）を有する構成してもよい。第２の容量素子は第１の容量素子と並列に接続されるので、第２の容量素子を設けることによって容量素子４８０４の容量値を増やすことができる。また、容量配線４８１１はゲート信号線４８０２と同じ導電層を用い、同時にパターニングして形成することができる。

半導体層４８０６、ゲート信号線４８０２、容量配線４８１１、ソース信号線５４３、接続配線５４４、画素電極６２３のパターンは、その角部を一辺が１０μｍ以下の長さで面取りされた形状となっている。この形状を有するフォトマスクのパターンを用いてレジストマスクを作製し、当該レジストマスクを用いてパターニング形成することによって、角部を面取りした形状とすることができる。なお、角部が更に丸みを帯びるようにしても良い。すなわち、露光条件やエッチング条件を適切に定めることによって、フォトマスクのパターンよりも更にパターン形状をなめらかにしても良い。

配線や電極において、屈曲部や配線幅が変化する部位の角部をなめらかにして、丸みを付けることにより以下の効果がある。凸部を面取りすることによって、プラズマを用いたドライエッチングを行う際、異常放電による微粉の発生を抑えることができる。また、凹部を面取りすることによって、たとえ微粉であっても、洗浄のときに当該微粉が角に集まるのを防止し、当該微粉を洗い流すことができる。こうして、製造工程における塵や微粉の問題を解消し、歩留まりを向上させることができる。

以上の工程により、基板上にトップゲート型の画素ＴＦＴ５５２、トップゲート型ＴＦＴ５５０及び５５１からなるＣＭＯＳ回路５５３および画素電極６２３が形成された液晶表示装置のＴＦＴ基板が完成する。本実施例では、トップゲート型ＴＦＴを形成したが、ボトムゲート型ＴＦＴを適宜用いることができる。

次いで、画素電極６２３を覆うように、配向膜６２４ａを形成する。なお、配向膜６２４ａは、液滴吐出法やスクリーン印刷法やオフセット印刷法を用いればよい。その後、配向膜６２４ａの表面にラビング処理を行う。

そして、対向基板６２５には、着色層６２６ａ、遮光層（ブラックマトリクス）６２６ｂ、及びオーバーコート層６２７からなるカラーフィルタを設け、さらに透明電極もしくは反射電極からなる対向電極６２８と、その上に配向膜６２４ｂを形成する（図１５）。そして、閉パターンであるシール材６００を液滴吐出法により画素ＴＦＴを含む画素部６５０と重なる領域を囲むように形成する（図１７（Ａ））。ここでは液晶を滴下するため、閉パターンのシール材６００を描画する例を示すが、開口部を有するシールパターンを設け、基板５００を貼りあわせた後に毛細管現象を用いて液晶を注入するディップ式（汲み上げ式）を用いてもよい。

次いで、気泡が入らないように減圧下で液晶組成物６２９の滴下を行い（図１７（Ｂ））、両方の基板５００及び６２５を貼り合わせる（図１７（Ｃ））。閉ループのシールパターン内に液晶を１回若しくは複数回滴下する。液晶組成物６２９の配向モードとしては、液晶分子の配列が光の入射から射出方向に向かって９０°ツイスト配向したＴＮモードを用いる。そして基板のラビング方向が直交するように貼り合わせる。

なお、一対の基板間隔は、球状のスペーサを散布したり、樹脂からなる柱状のスペーサを形成したり、シール材６００にフィラーを含ませることによって維持すればよい。上記柱状のスペーサは、アクリル、ポリイミド、ポリイミドアミド、エポキシの少なくとも１つを主成分とする有機樹脂材料、もしくは酸化珪素、窒化珪素、窒素を含む酸化珪素のいずれか一種の材料、或いはこれらの積層膜からなる無機材料であることを特徴としている。

次いで、基板の分断を行う。多面取りの場合、それぞれのパネルを分断する。また、１面取りの場合、予めカットされている対向基板を貼り合わせることによって、分断工程を省略することもできる（（図１５、図１７（Ｄ））。

そして、異方性導電体層を介し、公知の技術を用いてＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ）を貼りつける。以上の工程で液晶表示装置が完成する。また、必要があれば光学フィルムを貼り付ける。透過型の液晶表示装置とする場合、偏光板は、ＴＦＴ基板と対向基板の両方に貼り付ける。

以上の工程によって得られた液晶表示装置の上面図を図１８（Ａ）に示すとともに、他の液晶表示装置の上面図の例を図１８（Ｂ）に示す。

図１８（Ａ）中、１はＴＦＴ基板、６２５は対向基板、６５０は画素部、６００はシール材、８０１はＦＰＣである。なお、液晶組成物を液滴吐出法により吐出させ、減圧下で一対の基板５００及び６２５をシール材６００で貼り合わせている。

図１８（Ｂ）中、１はＴＦＴ基板、６２５は対向基板、８０２はソース信号線駆動回路、８０３はゲート信号線駆動回路、６５０は画素部、６００ａは第１シール材、８０１はＦＰＣである。なお、液晶組成物を液滴吐出法により吐出させ、一対の基板５００及び６２５を第１シール材６００ａおよび第２シール材６００ｂで貼り合わせている。駆動回路部８０２及び８０３には液晶は不要であるため、画素部６５０のみに液晶を保持させており、第２シール材６００ｂはパネル全体の補強のために設けられている。

以上示したように、本実施例では、本発明を用いたＴＦＴを用いて、液晶表示装置を作製することができる。これにより作製時間、作製にかかるコストを削減することが可能になる。本実施例で作製される液晶表示装置は各種電子機器の表示部として用いることができる。

なお、本実施例では、ＴＦＴをトップゲート型ＴＦＴとしたが、この構造に限定されるものではなく、適宜ボトムゲート型（逆スタガ型）ＴＦＴや、順スタガ型ＴＦＴを用いることが可能である。また、マルチゲート構造のＴＦＴに限定されず、シングルゲート型ＴＦＴとしてもよい。

また、本実施形態は、必要であれば上記実施形態のいかなる記載とも自由に組み合わせることが可能である。

（第５実施形態）
ここでは本発明を用いて発光装置を作製する例を示す。

まず上記実施形態に基づいて図１９におけるＴＦＴの形成までを行う。なお上記実施形態と同じものは同じ符号で表す。なお図１９には一方のＴＦＴのみを記載してある。

層間絶縁膜１７を形成した後、第２層間絶縁膜１９となる平坦化膜を形成する。平坦化膜としては、上記実施形態に記載したものを用いることができる（図１９（Ａ））。

次にレジストマスクを用いて第２層間絶縁膜１９及び層間絶縁膜１７にコンタクトホールを形成する。

半導体層に至るコンタクトホールを開口する。コンタクトホールはレジストマスクを用いて、半導体層が露出するまでエッチングを行うことで形成することができ、ウエットエッチング、ドライエッチングどちらでも形成することができる。なお、条件によって一回でエッチングを行ってしまっても良いし、複数回に分けてエッチングを行っても良い。また、複数回でエッチングする際は、ウエットエッチングとドライエッチングの両方を用いても良い。（図１９（Ｂ））

そして、当該コンタクトホールや第１の層間絶縁層１７を覆う導電層を形成する。当該導電層を所望の形状に加工し、接続部１６１ａ、配線１６１ｂなどが形成される。この配線はアルミニウム、銅、アルミニウムと炭素とニッケルの合金、アルミニウムと炭素とモリブデンの合金等の単層でも良いが、基板側からモリブデン、アルミニウム、モリブデンの積層構造やチタン、アルミニウム、チタンや、チタン、窒化チタン、アルミニウム、チタンといった構造でも良い。（図１９（Ｃ））

その後、接続部１６１ａ、配線１６１ｂ、第２の層間絶縁層１９を覆って第３の層間絶縁層１６３を形成する。第３の層間絶縁層１６３の材料としては自己平坦性を有するアクリル、ポリイミド、シロキサンなどの塗布膜が好適に利用できる。本実施の形態ではシロキサンを第３の層間絶縁層１６３として用いる。（図１９（Ｄ））

続いて第３の層間絶縁層１６３上に窒化ケイ素などで絶縁層を形成してもよい。これは後の画素電極のエッチングにおいて、第３の層間絶縁層１６３が必要以上にエッチングされてしまうのを防ぐ為に形成する。そのため、画素電極と第３の層間絶縁層のエッチングレートの比が大きい場合には特に設けなくとも良い。

続いて、第３の層間絶縁層１６３を貫通して接続部１６１ａに至るコンタクトホールを形成する。

そして当該コンタクトホールと第３の層間絶縁層１６３（もしくは絶縁層）を覆って、透光性を有する導電層を形成したのち、当該透光性を有する導電層を加工して薄膜発光素子の第１の電極１６４を形成する。ここで第１の電極１６４は接続部１６１ａと電気的に接触している。

第１の電極１６４の材料としてはアルミニウム（Ａｌ）、銀（Ａｇ）、金（Ａｕ）、白金（Ｐｔ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、鉄（Ｆｅ）、コバルト（Ｃｏ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、リチウム（Ｌｉ）、セシウム（Ｃｓ）、マグネシウム（Ｍｇ）、カルシウム（Ｃａ）、ストロンチウム（Ｓｒ）、チタン（Ｔｉ）などの導電性を有する金属、又はアルミニウム−シリコン（Ａｌ−Ｓｉ）、アルミニウム−チタン（Ａｌ−Ｔｉ）、アルミニウム−シリコン−銅（Ａｌ−Ｓｉ−Ｃｕ）等それらの合金、または窒化チタン（ＴｉＮ）等の金属材料の窒化物、ＩＴＯ（ｉｎｄｉｕｍ ｔｉｎ ｏｘｉｄｅ）、ケイ素を含有するＩＴＯ、酸化インジウムに酸化亜鉛（ＺｎＯ）を混合したＩＺＯ（ｉｎｄｉｕｍ ｚｉｎｃ ｏｘｉｄｅ）等の金属化合物などを形成することができる。

また、発光を取り出す方の電極は透明性を有する導電膜により形成すれば良く、ＩＴＯ（ｉｎｄｉｕｍ ｔｉｎ ｏｘｉｄｅ）、ケイ素を含有するＩＴＯ（ＩＴＳＯ）、酸化インジウムに酸化亜鉛（ＺｎＯ）を混合したＩＺＯ（ｉｎｄｉｕｍ ｚｉｎｃ ｏｘｉｄｅ）などの金属化合物の他、Ａｌ、Ａｇ等金属の極薄膜を用いる。また、第２の電極の方から発光を取り出す場合は第１の電極１６４は反射率の高い材料（Ａｌ、Ａｇ等）を用いることができる。本実施の形態ではＩＴＳＯを第１の電極１６４として用いた（図２０（Ａ））。

次に第３の層間絶縁層１６３（もしくは絶縁層）及び第１の電極１６４を覆って有機材料もしくは無機材料からなる絶縁層を形成する。続いて当該絶縁層を第１の電極１６４の一部が露出するように加工し、隔壁１６５を形成する。隔壁１６５の材料としては、感光性を有する有機材料（アクリル、ポリイミドなど）が好適に用いられるが、感光性を有さない有機材料や無機材料で形成してもかまわない。また、隔壁１６５の材料にチタンブラックやカーボンナイトライドなどの黒色顔料や染料を分散材などを用いて分散し、隔壁１６５を黒くすることでブラックマトリクス様に用いても良い。隔壁１６５の第１の電極に向かう端面は曲率を有し、当該曲率が連続的に変化するテーパー形状をしていることが望ましい（図２０（Ｂ））。

次に、発光物質を含む層１６６を形成し、続いて発光物質を含む層１６６を覆う第２の電極１６７を形成する。これによって第１の電極１６４と第２の電極１６７との間に発光物質を含む層１６６を挟んでなる発光素子１９３を作製することができ、第１の電極に第２の電極より高い電圧をかけることによって発光を得ることができる（図２０（Ｃ））。第２の電極１６７の形成に用いられる電極材料としては第１の電極の材料と同様の材料を用いることができる。本実施の形態ではアルミニウムを第２の電極として用いる。

また、発光物質を含む層１６６は、蒸着法、インクジェット法、スピンコート法、ディップコート法などによって形成される。発光物質を含む層１６６は正孔輸送、正孔注入、電子輸送、電子注入、発光など各機能を有する層の積層であっても良いし、発光層の単層であっても良い。

無機エレクトロルミネッセンス表示装置の場合、発光物質を含む層１６６には蛍光体粒子を分散剤に分散したものを用いることができる。

ＺｎＳにＣｕ（銅）とともにＣｌ（塩素）、Ｉ（ヨウ素）、Ａｌなどのドナー性不純物を添加した蛍光体を用いることができる。

分散剤としては、シアノエチルセルロース系樹脂のように、比較的誘電率の高いポリマーや、ポリエチレン、ポリプロピレン、ポリスチレン系樹脂、シリコーン樹脂、エポキシ樹脂、フッ化ビニリデンなどの樹脂を用いることができる。これらの樹脂に、ＢａＴｉＯ_３（チタン酸バリウム）やＳｒＴｉＯ_３（チタン酸ストロンチウム）などの高誘電率の微粒子を適度に混合して誘電率を調整することもできる。分散手段としては、超音波分散機などを用いることができる。

発光物質を含む層１６６と一方の電極との間には誘電体層を隣接させてもよい。誘電体層は、誘電率と絶縁性が高く、且つ高い誘電破壊電圧を有する材料であれば任意のものが用いられる。誘電体層は金属酸化物、窒化物から選択され、例えばＴｉＯ_２、ＢａＴｉＯ_３、ＳｒＴｉＯ_３、ＰｂＴｉＯ_３、ＫＮｂＯ_３、ＰｂＮｂＯ_３、Ｔａ_２Ｏ_３、ＢａＴａ_２Ｏ_６、ＬｉＴａＯ_３、Ｙ_２Ｏ_３、Ａｌ_２Ｏ_３、ＺｒＯ_２、ＡｌＯＮ、ＺｎＳなどが用いられる。

無機エレクトロルミネッセンス表示装置の場合、発光層を絶縁層で挟んだ二重絶縁構造としてもよい。発光層にはＭｎ（マンガン）または希土類元素を含んだＺｎＳ（硫化亜鉛）などの２−６族化合物、絶縁層にはＳｉ_３Ｎ_４、ＳｉＯ_２、Ａｌ_２Ｏ_３、ＴｉＯ_２などの酸化物、窒化物を用いることができる。

また、発光物質を含む層に有機化合物の単層もしくは積層を用いてもよい。また第１又は第２の電極に接する層に有機化合物からなる層の一部に無機化合物を用いる構成としてもよい。

その後、プラズマＣＶＤ法により窒素を含む酸化ケイ素膜をパッシベーション膜として形成する。窒素を含む酸化ケイ素膜を用いる場合には、プラズマＣＶＤ法でＳｉＨ_４、Ｎ_２Ｏ、ＮＨ_３から作製される酸化窒化ケイ素膜、またはＳｉＨ_４、Ｎ_２Ｏから作製される酸化窒化ケイ素膜、あるいはＳｉＨ_４、Ｎ_２ＯをＡｒで希釈したガスから形成される酸化窒化ケイ素膜を形成すれば良い。

また、パッシベーション膜としてＳｉＨ_４、Ｎ_２Ｏ、Ｈ_２から作製される酸化窒化水素化ケイ素膜を適用しても良い。もちろん、パッシベーション膜は単層構造に限定されるものではなく、他のケイ素を含む絶縁層を単層構造、もしくは積層構造として用いても良い。また、窒化炭素膜と窒化ケイ素膜の多層膜やスチレンポリマーの多層膜、窒化ケイ素膜やダイヤモンドライクカーボン膜を窒素を含む酸化ケイ素膜の代わりに形成してもよい。

続いて発光素子を水などの劣化を促進する物質から保護するために、表示部の封止を行う。対向基板を封止に用いる場合は、絶縁性のシール材により、外部接続部が露出するように貼り合わせる。対向基板と素子基板との間の空間には乾燥した窒素などの不活性気体を充填しても良いし、シール材を画素部全面に塗布しそれにより対向基板を貼り合わせても良い。シール材には紫外線硬化樹脂などを用いると好適である。シール材には乾燥剤や基板間のギャップを一定に保つための粒子を混入しておいても良い。続いて外部接続部にフレキシブル配線基板を貼り付けることによって、発光装置が完成する。

以上のように作製した発光装置の構成の１例を図２１を参照しながら説明する。なお、形が異なっていても同様の機能を示す部分には同じ符号を付し、その説明を省略する部分もある。本実施の形態では、薄膜トランジスタ１７０が接続部１６１ａを介して発光素子１９３に接続している。

図２１（Ａ）は第１の電極１６４が透光性を有する導電膜により形成されており、基板１側に発光物質を含む層１６６より発せられた光が取り出される構造である。なお１９４は対向基板であり、発光素子１９３が形成された後、シール材などを用い、基板１に固着される。対向基板１９４と素子との間に透光性を有する樹脂１８８等を充填し、封止することによって発光素子１９３が水分により劣化することを防ぐ事ができる。また、樹脂１８８が吸湿性を有していることが望ましい。さらに樹脂１８８中に透光性の高い乾燥剤１８９を分散させるとさらに水分の影響を抑えることが可能になるためさらに望ましい形態である。

図２１（Ｂ）は第１の電極１６４と第２の電極１６７両方が透光性を有する導電膜により形成されており、基板１及び対向基板１９４の両方に光を取り出すことが可能な構成となっている。また、この構成では基板１と対向基板１９４の外側に偏光板１９０を設けることによって画面が透けてしまうことを防ぐことができ、視認性が向上する。偏光板１９０の外側には保護フィルム１９１を設けると良い。

なお、本発明を用いた発光装置には、アナログのビデオ信号、デジタルのビデオ信号のどちらを用いてもよい。デジタルのビデオ信号を用いる場合はそのビデオ信号が電圧を用いているものと、電流を用いているものとに分けられる。発光素子の発光時において、画素に入力されるビデオ信号は、定電圧のものと、定電流のものがあり、ビデオ信号が定電圧のものには、発光素子に印加される電圧が一定のものと、発光素子に流れる電流が一定のものとがある。またビデオ信号が定電流のものには、発光素子に印加される電圧が一定のものと、発光素子に流れる電流が一定のものとがある。この発光素子に印加される電圧が一定のものは定電圧駆動であり、発光素子に流れる電流が一定のものは定電流駆動である。定電流駆動は、発光素子の抵抗変化によらず、一定の電流が流れる。本発明の発光装置及びその駆動方法には、上記したどの駆動方法を用いてもよい。

このような構成を有する本発明の発光装置は、チャネル領域への水素の突き抜けがおさえられる為、信頼性が高い発光装置である。

本実施の形態は上記実施の形態の適当な構成と組み合わせて用いることが可能である。

（第６実施形態）
本実施の形態では、本発明の発光装置であるパネルの外観について図２２を用いて説明する。図２２（Ａ）は基板上に形成されたトランジスタおよび発光素子を対向基板４００６との間に形成したシール材によって封止したパネルの上面図であり、図２２（Ｂ）は図２２（Ａ）の断面図に相応する。また、このパネルに搭載されている発光素子の有する構成は、上記実施形態に示したような構成である。

基板４００１上に設けられた画素部４００２と信号線駆動回路４００３と走査線駆動回路４００４とを囲むようにして、シール材４００５が設けられている。また、画素部４００２と信号線駆動回路４００３と、走査線駆動回路４００４の上に対向基板４００６が設けられている。よって画素部４００２と信号線駆動回路４００３と、走査線駆動回路４００４とは基板４００１とシール材４００５と対向基板４００６とによって充填材４００７と共に密封されている。

また、基板４００１上に設けられた画素部４００２と信号線駆動回路４００３と走査線駆動回路４００４とは薄膜トランジスタを複数有しており、図２２（Ｂ）では信号線駆動回路４００３に含まれる薄膜トランジスタ４００８と、画素部４００２に含まれる薄膜トランジスタ４０１０とを示す。

また、発光素子４０１１は、薄膜トランジスタ４０１０と電気的に接続されている。

また、引き回し配線４０１４は画素部４００２と信号線駆動回路４００３と、走査線駆動回路４００４とに、信号、または電源電圧を層供給する為の配線に相当する。引き回し配線４０１４は、引き回し配線４０１５を介して接続端子４０１６と接続されている。接続端子４０１６はフレキシブルプリントサーキット（ＦＰＣ）４０１８が有する端子と異方性導電膜４０１９を介して電気的に接続されている。

なお、充填材４００７としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹脂または熱硬化樹脂を用いることができ、ポリビニルクロライド、アクリル、ポリイミド、エポキシ樹脂、シリコーン樹脂、ポリビニルブチラル、またはエチレンビニレンアセテートを用いる事ができる。

なお、本発明の発光装置は発光素子を有する画素部が形成されたパネルと、該パネルにＩＣが実装されたモジュールとをその範疇に含む。

本実施の形態は上記実施形態の適当な構成と適宜組み合わせて用いることができる。

（第７実施形態）
本実施の形態では、上記第６実施形態で示したパネル、モジュールが有する画素回路、保護回路及びそれらの動作について説明する。なお、図１９〜図２２に示してきた断面図は図２３における駆動用ＴＦＴ１４０３又はスイッチング用ＴＦＴ１４０１と発光素子１４０５の断面図となっている。

図２３（Ａ）に示す画素は、列方向に信号線１４１０及び電源線１４１１、１４１２、行方向に走査線１４１４が配置される。また、スイッチング用ＴＦＴ１４０１、駆動用ＴＦＴ１４０３、電流制御用ＴＦＴ１４０４、容量素子１４０２及び発光素子１４０５を有する。

図２３（Ｃ）に示す画素は、駆動用ＴＦＴ１４０３のゲート電極が、行方向に配置された電源線１４１２に接続される点が異なっており、それ以外は図２３（Ａ）に示す画素と同じ構成である。つまり、図２３（Ａ）（Ｃ）に示す両画素は、同じ等価回路図を示す。しかしながら、行方向に電源線１４１２が配置される場合（図２３（Ａ））と、列方向に電源線１４１２が配置される場合（図２３（Ｃ））とでは、各電源線は異なるレイヤーの導電膜で形成される。ここでは、駆動用ＴＦＴ１４０３のゲート電極が接続される配線に注目し、これらを作製するレイヤーが異なることを表すために、図２３（Ａ）（Ｃ）として分けて記載する。

図２３（Ａ）（Ｃ）に示す画素の特徴として、画素内に駆動用ＴＦＴ１４０３と電流制御用ＴＦＴ１４０４が直列に接続されており、駆動用ＴＦＴ１４０３のチャネル長Ｌ（１４０３）、チャネル幅Ｗ（１４０３）、電流制御用ＴＦＴ１４０４のチャネル長Ｌ（１４０４）、チャネル幅Ｗ（１４０４）は、Ｌ（１４０３）／Ｗ（１４０３）：Ｌ（１４０４）／Ｗ（１４０４）＝５〜６０００：１を満たすように設定するとよい。

なお、駆動用ＴＦＴ１４０３は、飽和領域で動作し発光素子１４０５に流れる電流値を制御する役目を有し、電流制御用ＴＦＴ１４０４は線形領域で動作し発光素子１４０５に対する電流の供給を制御する役目を有する。両ＴＦＴは同じ導電型を有していると作製工程上好ましく、本実施の形態ではｎチャネル型ＴＦＴとして形成する。また駆動用ＴＦＴ１４０３には、エンハンスメント型だけでなく、ディプリーション型のＴＦＴを用いてもよい。上記構成を有する本発明の発光装置は、電流制御用ＴＦＴ１４０４が線形領域で動作するために、電流制御用ＴＦＴ１４０４のＶｇｓの僅かな変動は、発光素子１４０５の電流値に影響を及ぼさない。つまり、発光素子１４０５の電流値は、飽和領域で動作する駆動用ＴＦＴ１４０３により決定することができる。上記構成により、ＴＦＴの特性バラツキに起因した発光素子の輝度ムラを改善して、画質を向上させた発光装置を提供することができる。

図２３（Ａ）〜（Ｄ）に示す画素において、スイッチング用ＴＦＴ１４０１は、画素に対するビデオ信号の入力を制御するものであり、スイッチング用ＴＦＴ１４０１がオンとなると、画素内にビデオ信号が入力される。すると、容量素子１４０２にそのビデオ信号の電圧が保持される。なお図２３（Ａ）（Ｃ）には、容量素子１４０２を設けた構成を示したが、本発明はこれに限定されず、ビデオ信号を保持する容量がゲート容量などでまかなうことが可能な場合には、容量素子１４０２を設けなくてもよい。

図２３（Ｂ）に示す画素は、ＴＦＴ１４０６と走査線１４１４を追加している以外は、図２３（Ａ）に示す画素構成と同じである。同様に、図２３（Ｄ）に示す画素は、ＴＦＴ１４０６と走査線１４１４を追加している以外は、図２３（Ｃ）に示す画素構成と同じである。

ＴＦＴ１４０６は、新たに配置された走査線１４１４によりオン又はオフが制御される。ＴＦＴ１４０６がオンとなると、容量素子１４０２に保持された電荷は放電し、電流制御用ＴＦＴ１４０４がオフとなる。つまり、ＴＦＴ１４０６の配置により、強制的に発光素子１４０５に電流が流れない状態を作ることができる。そのためＴＦＴ１４０６を消去用ＴＦＴと呼ぶことができる。従って、図２３（Ｂ）（Ｄ）の構成は、全ての画素に対する信号の書き込みを待つことなく、書き込み期間の開始と同時又は直後に点灯期間を開始することができるため、デューティ比を向上することが可能となる。

図２３（Ｅ）に示す画素は、列方向に信号線１４１０、電源線１４１１、行方向に走査線１４１４が配置される。また、スイッチング用ＴＦＴ１４０１、駆動用ＴＦＴ１４０３、容量素子１４０２及び発光素子１４０５を有する。図２３（Ｆ）に示す画素は、ＴＦＴ１４０６と走査線１４１５を追加している以外は、図２３（Ｅ）に示す画素構成と同じである。なお、図２３（Ｆ）の構成も、ＴＦＴ１４０６の配置により、デューティ比を向上することが可能となる。

以上のように、多様な画素回路を採用することができる。特に、非晶質半導体膜から薄膜トランジスタを形成する場合、駆動用ＴＦＴ１４０３の半導体膜を大きくすると好ましい。そのため、上記画素回路において、発光素子からの光が対向基板側から射出する上面発光型とすると好ましい。

このようなアクティブマトリクス型の発光装置は、画素密度が増えた場合、各画素にＴＦＴが設けられているため低電圧駆動でき、有利であると考えられている。

本実施の形態では、一画素に各ＴＦＴが設けられるアクティブマトリクス型の発光装置について説明したが、パッシブマトリクス型の発光装置を形成することもできる。パッシブマトリクス型の発光装置は、各画素にＴＦＴが設けられていないため、高開口率となる。発光が発光積層体の両側へ射出する発光装置の場合、パッシブマトリクス型の発光装置を用いる透過率が高まる。

続いて、図２３（Ｅ）に示す等価回路を用い、走査線及び信号線に保護回路としてダイオードを設ける場合について説明する。

図２４には、画素部１５００にスイッチング用ＴＦＴ１４０１、１４０３、容量素子１４０２、発光素子１４０５が設けられている。信号線１４１０には、ダイオード１５６１と１５６２が設けられている。ダイオード１５６１と１５６２は、スイッチング用ＴＦＴ１４０１又は１４０３と同様に、上記実施の形態に基づき作製され、ゲート電極、半導体層、ソース電極及びドレイン電極等を有する。ダイオード１５６１と１５６２は、ゲート電極と、ドレイン電極又はソース電極とを接続することによりダイオードとして動作させている。

ダイオード１５６１と１５６２と接続する配線１５５４、１５５５はゲート電極と同じレイヤーで形成している。従って、ダイオードのソース電極又はドレイン電極と接続するには、ゲート絶縁層にコンタクトホールを形成する必要がある。

走査線１４１４に設けられるダイオード１５６３と１５６４も同様な構成である。

このように、本発明によれば、入力段に設けられる保護ダイオードを同時に形成することができる。なお、保護ダイオードを形成する位置は、これに限定されず、駆動回路と画素との間に設けることもできる。

本実施の形態は上記実施形態の適当な構成と適宜組み合わせて用いることができる。

（第８実施形態）
上記実施の形態にその一例を示したようなモジュールを搭載した本発明の発光装置を有する電子機器として、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオコンポ等）、コンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等）、記録媒体を備えた画像再生装置（具体的にはＤｉｇｉｔＡｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ（ＤＶＤ）等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置）などが挙げられる。それらの電子機器の具体例を図２５、図２６に示す。

図２５（Ａ）はテレビ受像器やパーソナルコンピュータのモニターなどである。筐体３００１、表示部３００３、スピーカー部３００４等を含む。表示部３００３にはアクティブマトリクス表示装置が設けられている。表示部３００３は画素ごとに本発明の作製方法によって作製したＴＦＴを有している。このＴＦＴを有していることにより特性劣化が少ないテレビを得ることができる。

図２５（Ｂ）は携帯電話であり、本体３１０１、筐体３１０２、表示部３１０３、音声入力部３１０４、音声出力部３１０５、操作キー３１０６、アンテナ３１０８等を含む。表示部３１０３にはアクティブマトリクス表示装置が設けられている。表示部３１０３は画素ごとに本発明の作製方法によって作製したＴＦＴを有している。このＴＦＴを有していることにより特性劣化が少ない携帯電話を得ることができる。

図２５（Ｃ）はコンピュータであり、本体３２０１、筐体３２０２、表示部３２０３、キーボード３２０４、外部接続ポート３２０５、ポインティングマウス３２０６等を含む。表示部３２０３にはアクティブマトリクス表示装置が設けられている。表示部３２０３は画素ごとに本発明の作製方法によって作製したＴＦＴを有している。このＴＦＴを有していることにより特性劣化が少ないコンピュータを得ることができる。

図２５（Ｄ）はモバイルコンピュータであり、本体３３０１、表示部３３０２、スイッチ３３０３、操作キー３３０４、赤外線ポート３３０５等を含む。表示部３３０２にはアクティブマトリクス表示装置が設けられている。表示部３３０２は画素ごとに本発明の作製方法によって作製したＴＦＴを有している。このＴＦＴを有していることにより特性劣化が少ないモバイルコンピュータを得ることができる。

図２５（Ｅ）は携帯型のゲーム機であり、筐体３４０１、表示部３４０２、スピーカー部３４０３、操作キー３４０４、記録媒体挿入部３４０５等を含む。表示部３４０２にはアクティブマトリクス表示装置が設けられている。表示部３４０２は画素ごとに本発明の作製方法によって作製したＴＦＴを有している。このＴＦＴを有していることにより特性劣化が少ない携帯型ゲーム機を得ることができる。

図２６はフレキシブルディスプレイであり、本体３１１０、画素部３１１１、ドライバＩＣ３１１２、受信装置３１１３、フィルムバッテリー３１１４等を含む。受信装置では上記携帯電話の赤外線通信ポート３１０７からの信号を受信することができる。画素部３１１１にはアクティブマトリクス表示装置が設けられている。画素部３１１１は画素ごとに本発明の作製方法によって作製したＴＦＴを有している。このＴＦＴを有していることにより特性劣化が少ないフレキシブルディスプレイを得ることができる。

以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが可能である。

ここでは第１実施形態に示した方法によりＴＦＴを作製し、その特性を測定した。

図５（Ａ）に示すように、無アルカリガラス基板（旭硝子製ＡＮ１００）５０上に下地絶縁膜として窒化酸化珪素膜５１をプラズマＣＶＤ法にて５０ｎｍ形成し、その後酸化窒化珪素膜５２をプラズマＣＶＤ法にて１００ｎｍ形成した。

次に非晶質珪素膜５３をプラズマＣＶＤ法にて５０ｎｍ形成した。

次に非晶質珪素膜５３を結晶化した。まず図５（Ｂ）に示すように非晶質珪素膜５３の表面に金属含有層５４を形成する。金属含有層５４は、ニッケルを重量換算で１０ｐｐｍ含む酢酸ニッケル溶液をスピナーで塗布することにより形成した。

次いで基板５０、非晶質珪素膜５３及び金属含有層５４を加熱処理する。ここではラピッドサーマルアニール（ＲＴＡ）法を用いて加熱処理をして結晶性珪素膜４９にした。

次いで図５（Ｃ）に示すように、結晶性珪素膜４９の結晶化率（膜の全体積における結晶成分の割合）を高め、結晶粒内に残される欠陥を補修するために、結晶性珪素膜４９に対してレーザー光５５を大気圧下で照射した。

レーザー光としては、パルス発振型であるＸｅＣｌエキシマレーザー光を用いた。このときの繰り返し周波数は３０Ｈｚとし、エネルギー密度は３００〜５００ｍＪ／ｃｍ^２程度とした。そして０．５〜１０ｃｍ／ｓ程度の速度でレーザー光に対して相対的に珪素膜を移動させて照射した。またオーバーラップ率は９５％以上とした。

次にオゾン含有水溶液（代表的にはオゾン水）で結晶性珪素膜４９の表面を処理することにより、結晶性珪素膜４９の表面に酸化膜（ケミカルオキサイドと呼ばれる）を形成した。これにより合計１〜１０ｎｍの酸化膜からなるバリア層５６が形成された。バリア層５６は、後の工程でゲッタリング層のみを選択的に除去する際にエッチングストッパーとして機能する。

次いでバリア層５６上にアルゴン元素を含むゲッタリング層５７をゲッタリングサイトとして形成した。ここでは、スパッタリング法によりアルゴンガスを含む非晶質珪素膜をゲッタリング層５７として形成した。

次いで結晶性珪素膜４９、バリア層５６およびゲッタリング層５７にＲＴＡ法にて加熱処理を行った。これにより図５（Ｄ）の矢印のように金属元素（例えばニッケル）のゲッタリングを行い、結晶性珪素膜４９中における金属元素を低濃度化した。

次いでバリア層５６をエッチングストッパーとして公知のエッチング方法を行い、ゲッタリング層５７のみを選択的に除去した。その後酸化膜からなるバリア層５６を、例えばフッ酸を含むエッチャントにより除去した（図５（Ｅ））。以上により結晶性珪素膜４９を得た。

次いで作製されるＴＦＴのしきい値特性を考慮してｐ型不純物イオンをチャネルドープした。加速電圧は１５ｋＶとし、ドーズ量は１．５×１０^１３個／ｃｍ^２とした。

次に結晶性珪素膜を公知のフォトリソグラフィー工程により島状の結晶性珪素膜５８、５９にした（図６（Ａ））。ここでは結晶性珪素膜５８の方にＰチャネル型ＴＦＴを、結晶性珪素膜５９の方にｎチャネル型ＴＦＴを作製する。

次いで結晶珪素膜の表面をフッ酸含有エッチャントで洗浄した後、結晶珪素膜上にゲート絶縁膜７４として酸化珪素膜をプラズマＣＶＤ法にて１００ｎｍ形成した（図６（Ｂ））。

次いで、ゲート絶縁膜７４の表面を洗浄した後、ゲート絶縁膜７４上を含む全面上にゲート電極を形成する導電膜として、窒化タンタル（ＴａＮ）膜６０をスパッタ法にて３０ｎｍ形成し、Ｗ膜６１をスパッタ法にて形成した（図６（Ｂ））。Ｗ膜６１は１７０ｎｍまたは２２０ｎｍとした。

Ｗ膜６１上にフォトレジスト膜を塗布し、このフォトレジスト膜を露光及び現像することにより結晶性珪素膜５８、５９の上方にそれぞれ第１のレジストマスク６２ａ、第２のレジストマスク６２ｂを１．０μｍ以上、１．５μｍ以下の厚さで形成した（図６（Ｂ））。ここではノボラック−ナフトキノンジアジド系のレジストを用いた。このレジストマスク６２ａ、６２ｂを用いてＷ膜及びＴａＮ膜をドライエッチングしてゲート電極６３ａ、６３ｂを作製した。エッチングガスはＣＦ_４、Ｃｌ_２の混合ガスとし、必要に応じてＯ_２ガスを混合させた。

次にレジストマスク６２ａ、６２ｂ、ゲート電極６３ａ、６３ｂをマスクとしてゲート絶縁膜の一部をドライエッチングして薄膜化した。エッチングガスはＣＨＦ_３ガスを用いた。これによりゲート電極６３ａ、６３ｂにマスクされていない領域、すなわちソース領域、ドレイン領域となる部分の上のゲート絶縁膜の厚さは８０ｎｍとなった。

次いで、ノボラック−ナフトキノンジアジド系のフォトレジスト膜を塗布し、このフォトレジスト膜を露光及び現像することにより結晶性珪素膜５９、ゲート電極６３ｂ、第２のレジストマスク６２ｂを覆って第３のレジストマスク６４を１．０μｍ以上、１．５μｍ以下の厚さで形成した（図６（Ｄ））。

第１のレジストマスク６２ａ、第２のレジストマスク６２ｂ、第３のレジストマスク６４、ゲート電極６３ａ、６３ｂをマスクとして、結晶性珪素膜５８にｐ型不純物イオン（Ｂを含むイオン）６５を、イオンシャワードーピング法でドーズ量２．５×１０^１６個／ｃｍ^２で添加して、ソース領域６６及びドレイン領域６７を形成した（図６（Ｄ））。またソース領域６６及びドレイン領域６７の表面近傍でのｐ型不純物濃度は３．０×１０^２０ｃｍ^−３程度であった。ｐ型不純物イオンの加速電圧は８０ｋＶとした。またジボラン（Ｂ_２Ｈ_６）ガスを水素ガスで希釈したものを用いた。

次に第３のレジストマスク６４、第１のレジストマスク６２ａ、第２のレジストマスク６２ｂをＯ_２アッシングによって除去した。

次いでノボラック−ナフトキノンジアジド系のフォトレジスト膜を塗布し、このフォトレジスト膜を露光及び現像することにより結晶性珪素膜５９、ゲート電極６３ｂを覆って第４のレジストマスク６８を１．０μｍ以上、１．５μｍ以下の厚さで形成した（図７（Ａ））。

第４のレジストマスク６８、ゲート電極６３ａ、６３ｂをマスクとして結晶性珪素膜５９にｎ型不純物イオン（燐を含むイオン）６９を、イオンシャワードーピング法で、ｐ型不純物イオンよりも少ないドーズ量３．０×１０^１５個／ｃｍ^２で添加して、ソース領域７０及びドレイン領域７１を形成した（図７（Ａ））。またソース領域７０及びドレイン領域７１の表面近傍でのｎ型不純物濃度は１．３×１０^２０ｃｍ^−３程度であった。ｎ型不純物イオンの加速電圧はｐ型不純物イオンの加速電圧よりも低い６５ｋＶとした。またフォスフィン（ＰＨ_３）ガスを水素ガスで希釈したものを用いた。これにより結晶性珪素膜５８の方はｐチャネル型ＴＦＴとなり、結晶性珪素膜５９の方はｎチャネル型ＴＦＴとなる。なおＴＦＴのチャネル長（Ｌ）は１０μｍ、チャネル幅（Ｗ）は８μｍとした。

次に第４のレジストマスク６８をＯ_２アッシングによって除去した。

次いでゲート絶縁膜７４及びゲート電極６３ａ、６３ｂを含む全面上に窒化珪素膜７２をプラズマＣＶＤ法にて１００ｎｍ形成し、窒素雰囲気中で４１０℃１ｈｒの水素化処理を行った。

次いで窒化珪素膜７２の上にレジストマスクを形成し、このレジストマスクを用いて窒化珪素膜７２をウエットエッチングすることにより、ソース領域６６、６７、ドレイン領域７０、７１上にそれぞれに位置するコンタクトホールを形成する。

レジストマスクを除去した後、Ｔｉ膜、Ａｌ膜、Ｔｉ膜をスパッタ法にて形成した。その後、別のレジストマスクを形成し、ドライエッチングを行ってＴｉ膜、Ａｌ膜、Ｔｉ膜をパターニングした。エッチングガスはＢＣｌ_３、Ｃｌ_２の混合ガスを用いた。これにより、電極又は配線７３（ＴＦＴのソース配線及びドレイン配線など）を形成した（図７（Ｂ））。

以下、ＴＦＴ特性を測定した結果を示す。

ｐチャネル型ＴＦＴについて説明する。図２８にＷ膜厚が２２０ｎｍ（図２８（Ａ））、１７０ｎｍ（図２８（Ｂ））のときのドレイン電流（ＩＤ）−ゲート電圧（ＶＧ）特性、移動度（μＦＥ）−ゲート電圧（ＶＧ）特性を示す。縦軸の１Ｅ−０１は１×１０^−１、１Ｅ−０３は１×１０^−３、１Ｅ−０５は１×１０^−５、１Ｅ−０７は１×１０^−１、１Ｅ−０９は１×１０^−９、１Ｅ−１１は１×１０^−１１、１Ｅ−１３は１×１０^−１３を示している。これは図３２でも同じである。なおＴａＮ膜の膜厚は３０ｎｍなのでゲート電極全体の膜厚は２５０ｎｍ、２００ｎｍとなる。

図２９にオン電流特性（Ｉｏｎ、ゲート電圧＋１０Ｖ、ドレイン電圧＋１Ｖ）、図３０に移動度特性（μＦＥ（ｍａｘ）、ドレイン電圧＋１Ｖ）、図３１にしきい値特性（Ｖｔｈ、ドレイン電圧＋１Ｖ）をそれぞれ○印で示す。また作製基板数（ｎ）は２とした。

ゲート電極６３ａ上に第１のレジストマスク６２ａを形成したままｐ型不純物イオン６５を添加しているので、ゲート電極を構成するＷ膜の膜厚が２２０ｎｍ、１７０ｎｍと減少してもオン電流特性、移動度特性、しきい値特性に大きな変化はみられなかった。このため不純物イオンを添加する際にチャネル形成領域７５に水素イオンは侵入していないか又は特性に影響を与える量の水素イオンは侵入していないものと考えられる。

ｎチャネル型ＴＦＴについて説明する。図３２にＷ膜厚が２２０ｎｍ（図３２（Ａ））、１７０ｎｍ（図３２（Ｂ））のときのドレイン電流（ＩＤ）−ゲート電圧（ＶＧ）特性、移動度（μＦＥ）−ゲート電圧（ＶＧ）特性を示す。

図３３にオン電流特性（Ｉｏｎ）、図３４に移動度特性（μＦＥ（ｍａｘ））、図３５にしきい値特性（Ｖｔｈ）をそれぞれ○印で示す。

ゲート電極を構成するＷ膜の膜厚が２２０ｎｍ、１７０ｎｍと減少してもオン電流特性、移動度特性、しきい値特性に大きな変化はみられなかった。

ｎチャネル型ＴＦＴはゲート電極６３ｂ上に第２のレジストマスク６２ｂ、第３のレジストマスク６４を形成したままｐ型不純物イオン（Ｂを含むイオン）６５を添加している。一方ｎ型不純物イオン（燐を含むイオン）については、ゲート電極６３ｂをマスクにしてｎ型不純物イオン６９を添加している。このためｎ型不純物イオンを添加する際にチャネル形成領域７６に水素イオンが侵入することが懸念された。しかし上記のようにＷ膜の膜厚を減少してもＴＦＴ特性には大きな変化はみられなかった。これはｎ型不純物イオンをｐ型不純物イオンよりも低加速でドーピングしたこと又はｎ型不純物イオンをｐ型不純物イオンよりも少ないドーズ量で添加していることに起因しているものと考えられる。

以下、比較例について説明する。

上記実施例と同様に、ｐチャネル型ＴＦＴ及びｎチャネル型ＴＦＴを作製した。ただし、第１のレジストマスク６２ａ、第２のレジストマスク６２ｂを用いてゲート電極６３ａ、６３ｂを形成し、ゲート絶縁膜の薄膜化を行った後に、第１のレジストマスク６２ａ、第２のレジストマスク６２ｂをＯ_２アッシングによって除去した。Ｗ膜６１は１７０ｎｍ、２２０ｎｍ、２７０ｎｍ、３２０ｎｍ、３７０ｎｍ、４７０ｎｍ、５７０ｎｍとした。なおＴａＮ膜の膜厚は３０ｎｍなのでゲート電極全体の膜厚は２００ｎｍ、２５０ｎｍ、３００ｎｍ、３５０ｎｍ、４００ｎｍ、５００ｎｍ、６００ｎｍとなる。

次に結晶性珪素膜５９、ゲート電極６３ｂを覆って第３のレジストマスク６４を形成してから結晶性珪素膜５８にｐ型不純物イオン６５（Ｂを含むイオン）を導入して、ソース領域６６及びドレイン領域６７を形成した。ここからの工程は上記実施例と同じにして、ｐチャネル型ＴＦＴ及びｎチャネル型ＴＦＴを作製した。また、条件は上記実施例と同じにした。

以下、ＴＦＴ特性を測定した結果を示す。

ｐチャネル型ＴＦＴについて説明する。図３０にオン電流特性（Ｉｏｎ）、図３１に移動度特性（μＦＥ（ｍａｘ））、図３２にしきい値特性（Ｖｔｈ）をそれぞれ○印で示す。また作製基板数（ｎ）は２とした。

ここではゲート電極６３ａ上の第１のレジストマスク６２ａを除去した後にｐ型不純物イオン６５を添加している。このためゲート電極を構成するＷ膜の膜厚が３７０ｎｍよりも薄くなると（ゲート電極全体で４００ｎｍよりも薄くなると）、オン電流、移動度は減少していることがわかった。またしきい値は負電圧側にシフトしていくことがわかった。これは水素イオンがチャネル形成領域に突き抜けていることによるものと考えられる。

上記実施例と比較すると、ゲート電極６３ａ上に第１のレジストマスク６２ａを形成しない場合にはゲート電極を薄膜化するとＴＦＴ特性を劣化させることがわかった。また実験結果より、ゲート電極の厚さが２００ｎｍから３５０ｎｍの場合に於いても、ゲート電極上にレジストマスクを残したままドーピングを行うことにより、チャネル領域への水素の突き抜けを抑制することが出来ることがわかる。

ｎチャネル型ＴＦＴについて説明する。図３３にオン電流特性（Ｉｏｎ）、図３４に移動度特性（μＦＥ（ｍａｘ））、図３５にしきい値特性（Ｖｔｈ）をそれぞれ○印で示す。

ゲート電極を構成するＷ膜の膜厚が２２０ｎｍ、１７０ｎｍと減少してもオン電流特性、移動度特性、しきい値特性に大きな変化はみられなかった。

本発明に係る半導体装置の作製工程を説明する図。 本発明に係る半導体装置の作製工程を説明する図。 本発明に係る半導体装置の作製工程を説明する図。 本発明に係る半導体装置の作製工程を説明する図。 本発明に係る半導体装置の作製工程を説明する図。 本発明に係る半導体装置の作製工程を説明する図。 ＩＤチップの作製工程を説明する図。 ＩＤチップの作製工程を説明する図。 ＩＤチップの作製工程を説明する図。 ＩＤチップの作製工程を説明する図。 ＩＤチップの作製工程を説明する図。 ＩＤチップの適用例を示す図。 ＩＤチップの適用例を示す図。 液晶表示装置の作製工程を説明する図。 液晶表示装置の作製工程を説明する図。 液晶表示装置の画素部の上面図。 液晶表示装置の作製工程を説明する図。 液晶表示装置の作製工程を説明する図。 ＥＬ表示装置の作製工程を説明する図。 ＥＬ表示装置の作製工程を説明する図。 ＥＬ表示装置の作製工程を説明する図。 ＥＬ表示装置の断面図。 ＥＬ表示装置の等価回路図。 ＥＬ表示装置の等価回路図。 本発明が適用される電子機器の例を示す図。 本発明が適用される電子機器の例を示す図。 従来技術を説明する図。 実施例のＰｃｈＴＦＴのドレイン電流−ゲート電圧特性、移動度−ゲート電圧特性を示す図。 実施例及び比較例のＰｃｈＴＦＴのオン電流特性を示す図。 実施例及び比較例のＰｃｈＴＦＴの移動度特性を示す図。 実施例及び比較例のＰｃｈＴＦＴのしきい値特性を示す図。 実施例のＮｃｈＴＦＴのドレイン電流−ゲート電圧特性、移動度−ゲート電圧特性を示す図。 実施例及び比較例のＮｃｈＴＦＴのオン電流特性を示す図。 実施例及び比較例のＮｃｈＴＦＴの移動度特性を示す図。 実施例及び比較例のＮｃｈＴＦＴのしきい値特性を示す図。

符号の説明

１ 基板
２ 絶縁膜
３ 島状の半導体膜
４ 島状の半導体膜
５ ゲート絶縁膜
６ 導電膜
７ａ 第１のレジストマスク
７ｂ 第２のレジストマスク
８ａ ゲート電極
８ｂ ゲート電極
９ 第３のレジストマスク
１０ ｐ型不純物イオン
１１ ソース領域又はドレイン領域
１２ ソース領域又はドレイン領域
１３ 第４のレジストマスク
１４ ｎ型不純物イオン
１５ ソース領域又はドレイン領域
１６ ソース領域又はドレイン領域
１７ 層間絶縁膜
１８ 電極又は配線
１９ 第２の層間絶縁膜
２０ 導電膜
２１ チャネル形成領域
２２ チャネル形成領域
３０ａ 第４のレジストマスク
３０ｂ 第５のレジストマスク
３１ 第６のレジストマスク
４０ 半導体膜
４１ レーザー光
４２ 金属元素
４３ バリア層
４４ ゲッタリング層
４９ 結晶性珪素膜
５０ 基板
５１ 窒化酸化珪素膜
５２ 酸化窒化珪素膜
５３ 非晶質珪素膜
５４ 金属含有層
５５ レーザー光
５６ バリア層
５７ ゲッタリング層
５８ 島状の結晶性珪素膜
５９ 島状の結晶性珪素膜
６０ 窒化タンタル（ＴａＮ）膜
６１ タングステン（Ｗ）膜
６２ａ 第１のレジストマスク
６２ｂ 第２のレジストマスク
６３ａ ゲート電極
６３ｂ ゲート電極
６４ 第３のレジストマスク
６５ ｐ型不純物イオン
６６ ソース領域
６７ ドレイン領域
６８ 第４のレジストマスク
６９ ｎ型不純物イオン
７０ ソース領域又はドレイン領域
７１ ソース領域又はドレイン領域
７２ 窒化珪素膜
７３ 電極又は配線
７４ ゲート絶縁膜
７５ チャネル形成領域
７６ チャネル形成領域
８０ ＲＦＩＤ
８１ 電源回路
８２ クロック発生回路
８３ データ復調回路
８４ データ変調回路
８５ 制御回路
８６ 記憶回路
８７ アンテナ
８８ リーダ／ライタ
１００ 剥離層
１０１ 薄膜集積回路
１０２ 開口部
１０３ 開口部
１０４ 絶縁層
１０５ 第１の基体
１０６ 第２の基体
１６０ 第１の層間絶縁層
１６１ａ 接続部
１６１ｂ 配線
１６３ 第３の層間絶縁層
１６４ 第１の電極
１６５ 隔壁
１６６ 発光物質を含む層
１６７ 第２の電極
１７０ 薄膜トランジスタ
１８８ 樹脂
１８９ 乾燥剤
１９０ 偏光板
１９１ 保護フィルム
１９３ 発光素子
１９４ 対向基板
２０１ 絶縁性基板
２０３ 半導体層
２０４ ゲート絶縁膜
２０５ ゲート電極
２０６ ソース領域又はドレイン領域
２０７ ソース領域又はドレイン領域
２０８ 層間絶縁膜
２１０ ソース電極又はドレイン電極
２１１ フォトレジスト
２１２ ｎ型の不純物イオン又はｐ型の不純物イオン
２１３ ｐ型の不純物イオン又はｎ型の不純物イオン
３２０ リーダ／ライタ
３２１ 表示部
３２２ 品物
３２３ ＲＦＩＤ
３２４ リーダ／ライタ
３２５ ＲＦＩＤ
３２６ 商品
５００ 基板
５４０ 電極又は配線
５４１ 電極又は配線
５４２ 電極又は配線
５４３ 電極又は配線
５４４ 電極又は配線
５５０ ＴＦＴ
５５１ ＴＦＴ
５５２ 画素ＴＦＴ
５５３ ＣＭＯＳ回路
６００ シール材
６００ａ 第１シール材
６００ｂ 第２シール材
６１０ 第３層間絶縁膜
６２３ 画素電極
６２４ａ 配向膜
６２４ｂ 配向膜
６２５ 対向基板
６２６ａ 着色層
６２６ｂ 遮光層（ブラックマトリクス）
６２７ オーバーコート層
６２８ 対向電極
６２９ 液晶組成物
６５０ 画素部
８０１ ＦＰＣ
８０２ 駆動回路部
８０３ 駆動回路部
１４０１ スイッチング用ＴＦＴ
１４０２ 容量素子
１４０３ 駆動用ＴＦＴ
１４０４ 電流制御用ＴＦＴ
１４０５ 発光素子
１４０６ ＴＦＴ
１４１０ 信号線
１４１１ 電源線
１４１２ 電源線
１４１４ 走査線
１４１５ 走査線
１５００ 画素部
１５５４ 共通電位線
１５５５ 共通電位線
１５６１ ダイオード
１５６２ ダイオード
１５６３ ダイオード
１５６４ ダイオード

２０００ ＲＦＩＤ
３００１ 筐体
３００３ 表示部
３００４ スピーカー部
３１０１ 本体
３１０２ 筐体
３１０３ 表示部
３１０４ 音声入力部
３１０５ 音声出力部
３１０６ 操作キー
３１０７ 赤外線通信ポート
３１０８ アンテナ
３１１０ 本体
３１１１ 画素部
３１１２ ドライバＩＣ
３１１３ 受信装置
３１１４ フィルムバッテリー
３２０１ 本体
３２０２ 筐体
３２０３ 表示部
３２０４ キーボード
３２０５ 外部接続ポート
３２０６ ポインティングマウス
３３０１ 本体
３３０２ 表示部
３３０３ スイッチ
３３０４ 操作キー
３３０５ 赤外線ポート
３４０１ 筐体
３４０２ 表示部
３４０３ スピーカー部
３４０４ 操作キー
３４０５ 記録媒体挿入部
４００１ 基板
４００２ 画素部
４００３ 信号線駆動回路
４００４ 走査線駆動回路
４００５ シール材
４００６ 対向基板
４００７ 充填材
４００８ 薄膜トランジスタ
４０１０ 薄膜トランジスタ
４０１１ 発光素子
４０１４ 配線
４０１５ 配線
４０１５ａ 配線
４０１５ｂ 配線
４０１６ 接続端子
４０１８ ＦＰＣ
４０１９ 異方性導電膜
４０２０ 信号線駆動回路
４０３０ 第１の電極
４０３１ 混合層
４０３２ 発光層
４０３３ 液晶層
４０３４ 第２の電極
４８０２ ゲート信号線
４８０４ 容量素子
４８０６ 半導体層
４８０７ コンタクトホール
４８０１ ソース信号線
４８０８ コンタクトホール
４８１０ コンタクトホール
４８１１ 容量配線

Claims (3)

1. 第１の半導体膜及び第２の半導体膜を形成し、
   前記第１の半導体膜及び前記第２の半導体膜上にゲート絶縁膜を形成し、
   前記ゲート絶縁膜上に導電膜を形成し、
   前記導電膜上に第１のレジストマスク及び第２のレジストマスクを形成し、
   前記第１のレジストマスクを用いて前記導電膜を加工して前記第１の半導体膜と重畳する前記ゲート絶縁膜上に第１のゲート電極を形成するとともに、前記第２のレジストマスクを用いて前記導電膜を加工して前記第２の半導体膜と重畳する前記ゲート絶縁膜上に第２のゲート電極を形成し、
   前記第１のレジストマスク及び前記第２のレジストマスクを残した状態で前記第１の半導体膜、前記第１のゲート電極及び前記第１のレジストマスクを覆って第３のレジストマスクを形成し、
   前記第２のレジストマスク及び前記第３のレジストマスクを用いて前記第２の半導体膜中に一導電型の不純物イオンをイオンシャワードーピング法により添加してソース領域及びドレイン領域を形成し、
   前記第１のレジストマスク、前記第２のレジストマスク及び前記第３のレジストマスクを除去し、
   前記第１のゲート電極上に第４のレジストマスクを形成するとともに前記第２のゲート電極上に第５のレジストマスクを形成し、
   前記第２の半導体膜、前記第２のゲート電極及び前記第５のレジストマスクを覆って第６のレジストマスクを形成し、
   前記第４のレジストマスク及び前記第６のレジストマスクを用いて前記第１の半導体膜中に前記一導電型の不純物イオンとは逆の導電型の不純物イオンをイオンシャワードーピング法により添加してソース領域及びドレイン領域を形成し、
   前記一導電型の不純物イオンとは逆の導電型の不純物イオンのドーズ量は、前記一導電型の不純物イオンのドーズ量よりも小さい半導体装置の作製方法であって、
   前記第１のゲート電極は、１００ｎｍ以上、５００ｎｍ以下の厚さを有し、
   前記第２のゲート電極は、１００ｎｍ以上、５００ｎｍ以下の厚さを有する
   ことを特徴とする半導体装置の作製方法。
2. 請求項１において、
   前記第２の半導体膜中に添加される不純物イオンは、ｎ型を有し、
   前記第１の半導体膜中に添加される不純物イオンは、ｐ型を有することを特徴とする半導体装置の作製方法。
3. 請求項１において、
   前記第２の半導体膜中に添加される不純物イオンは、ｐ型を有し、
   前記第１の半導体膜中に添加される不純物イオンは、ｎ型を有することを特徴とする半導体装置の作製方法。
   

Images