JP3953605B2 - 薄膜トランジスタの製造方法 - Google Patents
薄膜トランジスタの製造方法 Download PDFInfo
- Publication number
- JP3953605B2 JP3953605B2 JP31978597A JP31978597A JP3953605B2 JP 3953605 B2 JP3953605 B2 JP 3953605B2 JP 31978597 A JP31978597 A JP 31978597A JP 31978597 A JP31978597 A JP 31978597A JP 3953605 B2 JP3953605 B2 JP 3953605B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- forming
- resist
- film transistor
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Thin Film Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、薄膜トランジスタの製造方法に係り、特にドレイン電流等の電気的特性を低下することなくソース／ドレイン領域のコンタクト抵抗を低減しうる薄膜トランジスタの製造方法に関する。
【０００２】
【従来の技術】
近年、液晶ディスプレイやエレクトロルミネッセンスパネル等では、省電力、省スペース、応答速度の速さ、表示の美しさ等の理由から、各画素電極に対して駆動用素子として薄膜トランジスタ（ＴＦＴ、Thin Film Transistor）が広く用いられている。
【０００３】
従来の薄膜トランジスタの製造方法を図１０を用いて説明する。図１０は従来の薄膜トランジスタの製造方法を示す工程断面図である。
まず、ガラス基板１１０上にシリコン酸化膜１１２を形成し、シリコン酸化膜１１２上にポリシリコン膜より成るチャネル層１１８を形成する。そして、チャネル層１１８上にシリコン酸化膜（図示せず）、Ａｌ膜（図示せず）を順次形成する。この後、フォトリソグラフィによりＡｌ膜をゲート電極１２６の形状にパターニングしてゲート電極１２６を形成し、次にシリコン酸化膜をゲート絶縁膜１２４の形状にパターニングしてゲート絶縁膜１２４を形成する。
【０００４】
そして、図１０（ａ）に示すように、III族元素ガスやＶ族元素ガスを水素ガスで希釈したガスを原料として不純物イオンを注入し、チャネル層１１８のソース／ドレイン領域１３０にオーミック領域１１８ａを、ゲート絶縁膜１２４に自己整合で形成する。そして、イオン注入装置の加速電圧を更に高く設定して不純物イオンを注入し、チャネル層１１８にＬＤＤ（Lightly Doped Drain）領域１１８ｂをゲート電極１２６に自己整合で形成する。
【０００５】
次に、図１０（ｂ）に示すように、全面にシリコン酸化膜１３２を形成する。この後、シリコン酸化膜１３２に、ゲート電極１２６、ソース／ドレイン領域１３０のチャネル層１１８に達するコンタクトホール１３４をそれぞれ形成する。そしてゲート配線１３６ａをゲート電極１２６に達するように形成し、ソース／ドレイン配線１３６ｂをソース／ドレイン領域１３０のチャネル層１１８に達するように形成する。このようにして従来の薄膜トランジスタが形成されていた。
【０００６】
なお、液晶ディスプレイやエレクトロルミネッセンスパネル等では、ガラス基板１１０が大きいため、生産性を向上させるべく大出力が可能な非質量分離型のイオン注入装置を用いて不純物イオンの注入が行われていた。
【０００７】
【発明が解決しようとする課題】
しかしながら、非質量分離型のイオン注入装置を用いて不純物イオンを注入する場合には、本来注入すべきIII族元素やＶ族元素のみを選択して注入することができないため、原料ガス中の水素までもがIII族元素やＶ族元素と共に注入されてしまっていた。特に水素は、質量が小さいため飛程が大きく、ゲート電極１２６やゲート絶縁膜１２４の膜厚が薄い場合には、ゲート電極１２６やゲート絶縁膜１２４を突き抜けてゲート電極１２６下方のチャネル層１１８のチャネル領域１１８ｃにまで到達してしまうことがあった。
【０００８】
ソース／ドレイン配線１３６ｂとチャネル層１１８との間のコンタクト抵抗を低くするためには、ソース／ドレイン領域１３０のチャネル層１１８に不純物イオンを十分に注入する必要があるが、不純物イオンの注入量が多くなるほどゲート電極１２６やゲート絶縁膜１２４を突き抜けてチャネル領域１１８ｃに到達する水素の量も増加してしまう。そして、チャネル領域１１８ｃに臨界量を超える水素が到達してしまうとチャネル領域１１８ｃに欠陥が誘起されることがあり、これにより薄膜トランジスタのドレイン電流や移動度等の特性が低下してしまうことがあった。
【０００９】
水素がゲート電極１２６下方のチャネル領域に注入されるのを防ぐためには、ゲート電極１２６の膜厚を厚くすることが考えられるが、単にゲート電極１２６の膜厚を厚くしたのではガラス基板１１０上において薄膜トランジスタによる段差が大きくなってしまうため好ましくなかった。
本発明の目的は、非質量分離型のイオン注入装置を用いて不純物イオンを注入する薄膜トランジスタの製造方法であって、ドレイン電流等の電気的特性を低下させることなくソース／ドレイン領域のコンタクト抵抗を低減することができる薄膜トランジスタの製造方法を提供することにある。
【００１０】
【課題を解決するための手段】
上記目的は、下地基板の一方の面にチャネル層を形成するチャネル層形成工程と、前記一方の面側の全面にゲート絶縁膜を形成するゲート絶縁膜形成工程と、前記ゲート絶縁膜上にゲート電極を形成するゲート電極形成工程と、前記ゲート絶縁膜を所定の形状にパターニングする工程と、前記一方の面側の全面にレジスト膜を形成するレジスト膜形成工程と、前記レジスト膜を前記ゲート電極に自己整合でパターニングし、前記ゲート電極上に前記レジスト膜より成るレジストマスクを形成するレジストマスク形成工程と、前記レジストマスク形成工程の後に、前記ゲート絶縁膜をマスクとして不純物イオンを注入し、前記ゲート絶縁膜の両側の前記チャネル層にオーミック領域を形成する第１のイオン注入工程と、前記レジストマスクをマスクとして非質量分離型のイオン注入装置により不純物イオンを注入し、前記ゲート電極の両側の前記チャネル層に前記オーミック領域より不純物濃度の低い低濃度領域を形成する第２のイオン注入工程とを有することを特徴とする薄膜トランジスタの製造方法により達成される。これにより、ゲート電極上にレジストマスクをゲート電極に自己整合で形成することができるので、非質量分離型のイオン注入装置を用いてイオン注入した場合でも水素がゲート電極下方のチャネル層のチャネル領域に注入されることがない。これによりソース／ドレイン領域のチャネル層に十分に不純物イオンを注入することができるので、ドレイン電流等の電気的特性を低下させることなくソース／ドレイン領域のコンタクト抵抗を低減することができる。
【００１１】
また、上記目的は、下地基板の一方の面の第１の領域にチャネル層を形成するチャネル層形成工程と、前記チャネル層上方にゲート電極を形成するゲート電極形成工程と、前記一方の面側の全面にレジスト膜を形成するレジスト膜形成工程と、前記第１の領域と異なる第２の領域の前記レジスト膜を選択的に露光する第２領域露光工程と、前記レジスト膜を加熱して前記第２の領域の前記レジスト膜を現像液に対して不溶性にする熱処理工程と、前記ゲート電極上の領域を除く領域の前記レジスト膜を露光し、前記レジスト膜を現像して前記第１の領域の前記レジスト膜を前記ゲート電極に自己整合でパターニングし、前記ゲート電極上及び前記第２の領域上に前記レジスト膜より成るレジストマスクを形成するレジストマスク形成工程と、前記レジストマスクをマスクとして非質量分離型のイオン注入装置により第１導電型の不純物イオンを注入し、前記チャネル層に第１導電型の薄膜トランジスタのソース／ドレイン領域を形成する第１導電型イオン注入工程とを有することを特徴とする薄膜トランジスタの製造方法により達成される。これにより、異なる導電型の薄膜トランジスタが形成される領域をレジスト膜で覆うと共に、同じレジスト膜によりイオン注入をすべき薄膜トランジスタのゲート電極上にレジストマスクを形成することができる。このため、従来の製造方法に対する製造工程の増加を抑制しつつ薄膜トランジスタを形成することができる。
【００１２】
また、上記の薄膜トランジスタの製造方法において、前記第２の領域に前記第１導電型と異なる第２導電型の薄膜トランジスタを形成する工程を有することが望ましい。
また、上記の薄膜トランジスタの製造方法において、前記レジストマスク形成工程では、前記下地基板の他方の面側から前記ゲート電極をマスクとして前記レジスト膜を露光し、前記レジスト膜を前記ゲート電極に自己整合でパターニングすることが望ましい。これにより、背面露光により、ゲート電極上にレジストマスクをゲート電極に自己整合で形成することができるので、非質量分離型のイオン注入装置を用いてイオン注入した場合でも水素がゲート電極下方のチャネル層のチャネル領域に注入されることがない。これによりソース／ドレイン領域のチャネル層に十分に不純物イオンを注入することができるので、ドレイン電流等の電気的特性を低下させることなくソース／ドレイン領域のコンタクト抵抗を低減することができる。
【００１３】
また、上記の薄膜トランジスタの製造方法において、前記第２のイオン注入工程では、水素で希釈した不純物ガスを用いることが望ましい。
また、上記の薄膜トランジスタの製造方法において、前記第１導電型イオン注入工程では、水素で希釈した不純物ガスを用いることが望ましい。
【００１４】
【発明の実施の形態】
［第１実施形態］
本発明の第１実施形態による薄膜トランジスタの製造方法を図１を用いて説明する。図１乃至図３は、本実施形態による薄膜トランジスタの製造方法を示す工程断面図である。
【００１５】
本実施形態による薄膜トランジスタの製造方法は、ゲート電極をマスクとして背面露光をすることによりゲート電極上にレジストマスクを形成し、このレジストマスクにより水素がゲート電極下方のチャネル層に注入されるのを防止することに主な特徴がある。
まず、図１（ａ）に示すように、ガラス基板１０上に、プラズマＣＶＤ（plasma enhanced Chemical Vapor Deposition）法により膜厚２００ｎｍのシリコン酸化膜１２を形成する。シリコン酸化膜１２の成膜条件は、ＳｉＨ4ガス流量は２０ｓｃｃｍ、Ｎ2Ｏガス流量は２０００ｓｃｃｍ、成膜室の圧力は１００Ｐａ、ＲＦパワーは３００Ｗとする。続いて、真空状態を継続したままで、シリコン酸化膜１２上に、プラズマＣＶＤ法により膜厚５０ｎｍのアモルファスシリコン膜１４を形成する。アモルファスシリコン膜１４の成膜条件は、ＳｉＨ4ガス流量は２００ｓｃｃｍ、Ｈ2ガス流量は８００ｓｃｃｍ、成膜室の圧力は１００Ｐａ、ＲＦパワーは８０Ｗとする。
【００１６】
次に、Ｎ2雰囲気、４５０℃、１時間の熱処理によりアモルファスシリコン膜１４中の水素を除去する。この後、アモルファスシリコン膜１４にレーザを照射して結晶化することによりポリシリコン膜１６を形成する。レーザ照射には、ＸｅＣｌエキシマレーザを用い、基板温度は２００℃、エネルギー密度は４００ｍＪ／ｃｍ2とする（図１（ｂ）参照）。
【００１７】
次に、ポリシリコン膜１６をチャネル層１８の形状にパターニングし、シリコン酸化膜１２上及びチャネル層１８上に、プラズマＣＶＤ法により膜厚１５０ｎｍのシリコン酸化膜２０を形成する。この後、スパッタ法により膜厚３００ｎｍのＡｌ膜２２を形成する（図１（ｃ）参照）。
次に、全面にフォトレジスト膜（図示せず）を形成し、フォトリソグラフィによりゲート電極２６の形状にパターニングされたレジストマスク（図示せず）を形成する。そしてこのレジストマスクをマスクとして、Ａｌ膜２２をゲート電極２６の形状にパターニングしてゲート電極２６を形成する。この後、レジストマスクをアッシングにより除去する。
【００１８】
次に、全面にフォトレジスト膜（図示せず）を形成し、フォトリソグラフィによりゲート絶縁膜２４の形状にパターニングされたレジストマスク（図示せず）を形成する。そしてこのレジストマスクをマスクとして、シリコン酸化膜２０をゲート絶縁膜２４の形状にパターニングしてゲート絶縁膜２４を形成する。この後、レジストマスクをアッシングにより除去する。この後、ポジ型レジストを塗布して膜厚１μｍのポジ型レジスト膜２８を形成する（図２（ａ）参照）。
【００１９】
次に、ゲート電極２６をマスクとして背面露光を行うと、ゲート電極２６はＡｌ膜より成るため光を通さないので、ポジ型レジスト膜２８の斜線部２８ａのみが露光される（図２（ｂ）参照）。
次に、現像を行うと、図３（ａ）示すように、ゲート電極２６上にレジストマスク２８ｂが形成される。この後、ポストベークを行う。そしてこの後、非質量分離型のイオン注入装置を用いて不純物イオンを注入する。ｎ形チャネルの薄膜トランジスタを形成する場合には、原料ガスとして水素ガスで希釈した５％のＰＨ3ガスを用い、加速電圧を１０ｋＶとしてリンイオンを注入する。加速電圧を低く設定しているため、リンイオンがゲート絶縁膜２４を突き抜けることがなく、これによりゲート絶縁膜２４に自己整合してソース／ドレイン領域３０のチャネル層１８に、オーミック領域１８ａが形成される。なお、オーミック領域１８ａにおけるリンのドーズ量は２×１０15／ｃｍ2とする。
【００２０】
次に、加速電圧を９０ｋＶとして、上記と同様に非質量分離型のイオン注入装置を用いてリンイオンを注入する。加速電圧を高く設定しているため、リンイオンはゲート絶縁膜２４を突き抜けてチャネル層１８に達するが、ゲート電極２６上にはレジストマスク２８ｂが形成されているのでリンイオンがゲート電極２６下方のチャネル層１８のチャネル領域１８ｃに達することはない。これにより、ゲート電極２６に自己整合してＬＤＤ領域１８ｂが形成される。なお、ＬＤＤ領域１８ｂにおけるリンのドーズ量は１×１０14／ｃｍ2とする。
【００２１】
なお、ｐ形チャネルの薄膜トランジスタを形成する場合には、原料ガスとして、水素ガスで希釈した５％のＢ2Ｈ6ガスを用い、加速電圧を１０ｋＶとしてボロンイオンを注入し、例えばドーズ量５×１０15／ｃｍ2のオーミック領域１８ａを形成すればよい。一方、ＬＤＤ領域１８ｂを形成する場合には、加速電圧７０ｋＶとし、上記と同様にしてボロンイオンを注入する。ボロンのドーズ量は例えば２×１０14／ｃｍ2とすればよい。
【００２２】
次に、アッシングによってレジストを除去する。そして、オーミック領域１８ａに注入した不純物の活性化を行うため、レーザ照射を行う。不純物の活性化は、アモルファスシリコン膜１４を結晶化する場合より低いエネルギーで行うことができるため、エネルギー密度は例えば２５０ｍＪ／ｃｍ2に設定すればよい。次に、プラズマＣＶＤ法により、層間絶縁膜として膜厚３５０ｎｍのシリコン酸化膜３２を形成する。この後、ゲート電極２６、及びソース／ドレイン領域３０のチャネル層１８に達するコンタクトホール３４をそれぞれ形成する。そしてＡｌ膜（図示せず）をスパッタ法により形成する。この後、Ａｌ膜をゲート配線３６ａ、ソース／ドレイン配線３６ｂの形状にパターニングすることにより、ゲート配線３６ａ、ソース／ドレイン配線３６ｂをそれぞれ形成する（図３（ｂ）参照）。
【００２３】
この後、３５０℃、２時間の水素プラズマ雰囲気中でアニール処理を行って、チャネル層１８におけるダングリングボンドを終端し、本実施形態による薄膜トランジスタが形成される。
このように本実施形態によれば、ゲート電極をマスクとして背面露光をすることによりゲート電極上にレジストマスクを形成することができるので、非質量分離型のイオン注入装置を用いてイオン注入した場合でも水素がゲート電極下方のチャネル層のチャネル領域に注入されることがない。これによりソース／ドレイン領域のチャネル層に十分に不純物イオンを注入することができるので、ドレイン電流等の電気的特性を低下させることなくソース／ドレイン領域のコンタクト抵抗を低減することができる薄膜トランジスタの製造方法を提供することができる。
【００２４】
［第２実施形態］
本発明の第２実施形態による薄膜トランジスタの製造方法を図４乃至図９を用いて説明する。図４乃至図８は、本実施形態による薄膜トランジスタの製造方法を示す工程断面図である。図９は、薄膜トランジスタのドレイン電流−ゲート電圧特性を示すグラフである。図１乃至図３に示す第１実施形態による薄膜トランジスタの製造方法と同一の構成要素には、同一の符号を付して説明を省略または簡潔にする。
【００２５】
本実施形態による薄膜トランジスタの製造方法は、ｎチャネルとｐチャネルの薄膜トランジスタを同一基板上に形成する場合に、イメージリバーサルレジストを用いることにより製造工程の増加を抑制しつつ、第１実施形態と同様に薄膜トランジスタを形成することに主な特徴がある。
イメージリバーサルレジストは、通常はポジ型レジストとして機能するが、露光後、現像前にリバーサルベークという熱処理を行った場合には露光された領域のイメージリバーサルレジストが現像液に対して不溶性となるものである。なお、リバーサルベーク前に露光されなかった領域のイメージリバーサルレジストについては、リバーサルベーク後もポジ型レジストとして機能する。
【００２６】
まず、第１実施形態と同様にして、ガラス基板１０上にシリコン酸化膜１２、アモルファスシリコン膜１４を順に形成し（図４（ａ）参照）、アモルファスシリコン膜１４にレーザを照射してポリシリコン膜１６を形成する（図４（ｂ）参照）。
次に、図４（ｃ）に示すように、ポリシリコン膜１６をチャネル層１８の形状にパターニングする。この後、第１実施形態と同様にして、シリコン酸化膜２０、Ａｌ膜２２を順に形成する。なお、便宜上、図４（ｃ）においては、左側のチャネル層１８をｎ形チャネルの薄膜トランジスタ用、右側のチャネル層１８をｐ形チャネルの薄膜トランジスタ用として説明する。
【００２７】
次に、第１実施形態と同様にして、Ａｌ膜２２をゲート電極２６の形状にパターニングしてゲート絶縁膜２６を形成し、この後シリコン酸化膜２０をゲート絶縁膜２４の形状にパターニングしてゲート絶縁膜２４を形成する（図５（ａ）参照）。
次に、図５（ｂ）に示すように、イメージリバーサルレジストを塗布することにより膜厚１μｍのイメージリバーサルレジスト膜３８を形成する。そして、ｎ形チャネルの薄膜トランジスタが形成される領域３９ａをフォトマスク４０により覆い、ｐ形チャネルの薄膜トランジスタが形成される領域３９ｂのイメージリバーサルレジスト膜３８を露光する。この後、１２０℃、１１分のリバーサルベークを行う。このリバーサルベークにより、ｐ形チャネルの薄膜トランジスタが形成される領域３９ｂのイメージリバーサルレジスト膜３８は、現像液に対して不溶性となる。
【００２８】
次に、図６（ａ）に示すように、ゲート電極２６をマスクとして背面露光を行う。これにより、ゲート電極２６をマスクとしてイメージリバーサルレジスト膜３８が露光されるので、ｎ形チャネルの薄膜トランジスタが形成される領域３９ａの斜線部のイメージリバーサルレジスト膜３８ａが現像液に対して可溶性となる。
【００２９】
次に、現像を行うと、図６（ｂ）に示すように、斜線部のイメージリバーサルレジスト膜３８ａが除去される。ｎ形チャネルの薄膜トランジスタが形成される領域３９ａのゲート電極２６上のイメージリバーサルレジスト膜３８は露光されていないので、現像液により溶解されることはなく、ゲート電極２６上にはイメージリバーサルレジスト膜３８より成るレジストマスク３８ｂが形成される。そしてこの後、ポストベークを行う。この後、第１実施形態と同様にしてチャネル層１８にリンイオンを注入し、オーミック領域１８ａ、ＬＤＤ領域１８ｂを順に形成する。図６（ｂ）において左側はｎ形チャネルの薄膜トランジスタとなるため、第１実施形態で示したｎ形チャネルの薄膜トランジスタを形成する場合と同様の条件で形成する。
【００３０】
この後、イメージリバーサルレジスト膜３８及びレジストマスク３８ｂをアッシングにより除去した後、イメージリバーサルレジストを塗布することにより上記と同様にしてイメージリバーサルレジスト膜４２を形成する。そして、ｐ形チャネルの薄膜トランジスタが形成される領域３９ｂをマスクし、上記と同様にしてイメージリバーサルレジスト膜４２を露光する（図７（ａ）参照）。
【００３１】
次に、上記と同様して背面露光を行う（図７（ｂ）参照）。
次に、上記と同様にして現像を行うと、図８（ａ）に示すように、ｐ形チャネルの薄膜トランジスタが形成される領域３９ｂの斜線部のイメージリバーサルレジスト膜４２ａが除去され、ｐ形チャネルの薄膜トランジスタが形成される領域３９ｂのゲート電極２６上にはレジストマスク４２ｂが形成される。そして、第１実施形態と同様にしてボロンイオンを注入し、オーミック領域１８ｄ、ＬＤＤ領域１８ｅを順に形成する。なお、ここではｐ形チャネルの薄膜トランジスタを形成するため、第１実施形態で示したｐ形チャネルの薄膜トランジスタを形成する場合と同様の条件で形成する。
【００３２】
次に、第１実施形態と同様に、アッシングによってレジストを除去し、オーミック領域１８ａ、１８ｄの不純物を活性化するためのレーザ照射を行う。この後、第１実施形態と同様にして層間絶縁膜としてシリコン酸化膜３２を形成し、コンタクトホール３４を形成し、上記と同様にしてゲート配線３６ａ、ソース／ドレイン配線３６ｂを形成する。この後、第１実施形態と同様にしてチャネル層１８におけるダングリングボンドを終端し、本実施形態による薄膜トランジスタが形成される。
【００３３】
従来は、チャネル層のソース／ドレイン領域にイオン注入を行う場合は、異なる導電型の薄膜トランジスタが形成される領域については予めレジスト膜で覆い、イオン注入をすべき薄膜トランジスタのチャネル層のソース／ドレイン領域にのみイオン注入を行っていた。これに対し、本実施形態では、イメージリバーサルレジスト膜を用いたので、異なる導電型の薄膜トランジスタが形成される領域をイメージリバーサルレジスト膜で覆うと共に、同じイメージリバーサルレジスト膜によりイオン注入をすべき薄膜トランジスタのゲート電極上にレジストマスクを形成することができる。このため、従来の製造方法に対する製造工程の増加を抑制しつつ薄膜トランジスタを形成することができる。
【００３４】
本実施形態による薄膜トランジスタの製造方法により製造した薄膜トランジスタの特性について、図９を用いて説明する。図９は、ドレイン電圧を１０Ｖとし、横軸にゲート電圧（Ｖ）、縦軸にドレイン電流（Ａ）を示したドレイン電流−ゲート電圧特性のグラフである。従来の薄膜トランジスタと本実施形態による薄膜トランジスタとを、ぞれぞれ１０個のサンプルを用いて測定した。
【００３５】
図９からわかるように、ゲート電圧が正の領域では、本実施形態による薄膜トランジスタでは、従来の薄膜トランジスタに比べて大きなドレイン電流が得られる。
このように本実施形態によれば、イメージリバーサルレジスト膜を用いたので、異なる導電型の薄膜トランジスタが形成される領域をイメージリバーサルレジスト膜で覆うと共に、同じイメージリバーサルレジスト膜によりイオン注入をすべき薄膜トランジスタのゲート電極上にレジストマスクを形成することができる。このため、従来の製造方法に対する製造工程の増加を抑制しつつ薄膜トランジスタを形成することができる。
【００３６】
［変形実施形態］
本発明は上記実施形態に限らず種々の変形が可能である。
例えば、第１又は第２実施形態ではガラス基板を用いたが、ガラス基板に限定されるものではなく、フォトレジストを背面露光できるならば露光波長に対して透明性を有するあらゆる基板に適用することができる。
【００３７】
また、第１又は第２実施形態では、チャネル層としてポリシリコン膜を用いたが、ポリシリコン膜に限定されるものではなく、アモルファスシリコン膜等を用いてもよい。
また、第１又は第２実施形態では、III族元素としてボロンを用いたが、ボロンに限定されるものではなく、例えばＧａ、Ｉｎ等の他のIII族元素を用いてもよい。
【００３８】
また、第１又は第２実施形態では、Ｖ族元素としてリンを用いたが、リンに限定されるものではなく、例えばＡｓ、Ｓｂ等の他のＶ族元素を用いてもよい。
【００３９】
【発明の効果】
以上の通り、本発明によれば、ゲート電極をマスクとして背面露光をすることによりゲート電極上にレジストマスクを形成することができるので、非質量分離型のイオン注入装置を用いてイオン注入した場合でも水素がゲート電極下方のチャネル層のチャネル領域に注入されることがない。これによりソース／ドレイン領域のチャネル層に十分に不純物イオンを注入することができるので、ドレイン電流等の電気的特性を低下させることなくソース／ドレイン領域のコンタクト抵抗を低減することができる薄膜トランジスタの製造方法を提供することができる。
【００４０】
また、本発明によれば、イメージリバーサルレジスト膜を用いたので、異なる導電型の薄膜トランジスタが形成される領域をイメージリバーサルレジスト膜で覆うと共に、同じイメージリバーサルレジスト膜によりイオン注入をすべき薄膜トランジスタのゲート電極上にレジストマスクを形成することができる。このため、従来の製造方法に対する製造工程の増加を抑制しつつ薄膜トランジスタを形成することができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態による薄膜トランジスタの製造方法を示す工程断面図（その１）である。
【図２】本発明の第１実施形態による薄膜トランジスタの製造方法を示す工程断面図（その２）である。
【図３】本発明の第１実施形態による薄膜トランジスタの製造方法を示す工程断面図（その３）である。
【図４】本発明の第２実施形態による薄膜トランジスタの製造方法を示す工程断面図（その１）である。
【図５】本発明の第２実施形態による薄膜トランジスタの製造方法を示す工程断面図（その２）である。
【図６】本発明の第２実施形態による薄膜トランジスタの製造方法を示す工程断面図（その３）である。
【図７】本発明の第２実施形態による薄膜トランジスタの製造方法を示す工程断面図（その４）である。
【図８】本発明の第２実施形態による薄膜トランジスタの製造方法を示す工程断面図（その５）である。
【図９】本発明の第２実施形態による薄膜トランジスタのドレイン電流−ゲート電圧特性を示すグラフである。
【図１０】従来の薄膜トランジスタを示す断面図である。
【符号の説明】
１０…ガラス基板
１２…シリコン酸化膜
１４…アモルファスシリコン膜
１６…ポリシリコン膜
１８…チャネル層
１８ａ、１８ｄ…オーミック領域
１８ｂ、１８ｅ…ＬＤＤ領域
１８ｃ…チャネル領域
２０…シリコン酸化膜
２２…Ａｌ膜
２４…ゲート絶縁膜
２６…ゲート電極
２８、２８ａ…ポジ型レジスト膜
２８ｂ…レジストマスク
３０…ソース／ドレイン領域
３２…シリコン酸化膜
３４…コンタクトホール
３６ａ…ゲート配線
３６ｂ…ソース／ドレイン配線
３８、３８ａ…イメージリバーサルレジスト膜
３８ｂ…レジストマスク
３９ａ…ｎ形の薄膜トランジスタが形成される領域
３９ｂ…ｐ形の薄膜トランジスタが形成される領域
４０…フォトマスク
４２、４２ａ…イメージリバーサルレジスト膜
４２ｂ…レジストマスク
４４…フォトマスク
１１０…ガラス基板
１１２…シリコン酸化膜
１１８…チャネル層
１１８ａ…オーミック領域
１１８ｂ…ＬＤＤ領域
１１８ｃ…チャネル領域
１２４…ゲート絶縁膜
１２６…ゲート電極
１３０…ソース／ドレイン領域
１３２…シリコン酸化膜
１３４…コンタクトホール
１３６ａ…ゲート配線
１３６ｂ…ソース／ドレイン配線
【発明の属する技術分野】
本発明は、薄膜トランジスタの製造方法に係り、特にドレイン電流等の電気的特性を低下することなくソース／ドレイン領域のコンタクト抵抗を低減しうる薄膜トランジスタの製造方法に関する。
【０００２】
【従来の技術】
近年、液晶ディスプレイやエレクトロルミネッセンスパネル等では、省電力、省スペース、応答速度の速さ、表示の美しさ等の理由から、各画素電極に対して駆動用素子として薄膜トランジスタ（ＴＦＴ、Thin Film Transistor）が広く用いられている。
【０００３】
従来の薄膜トランジスタの製造方法を図１０を用いて説明する。図１０は従来の薄膜トランジスタの製造方法を示す工程断面図である。
まず、ガラス基板１１０上にシリコン酸化膜１１２を形成し、シリコン酸化膜１１２上にポリシリコン膜より成るチャネル層１１８を形成する。そして、チャネル層１１８上にシリコン酸化膜（図示せず）、Ａｌ膜（図示せず）を順次形成する。この後、フォトリソグラフィによりＡｌ膜をゲート電極１２６の形状にパターニングしてゲート電極１２６を形成し、次にシリコン酸化膜をゲート絶縁膜１２４の形状にパターニングしてゲート絶縁膜１２４を形成する。
【０００４】
そして、図１０（ａ）に示すように、III族元素ガスやＶ族元素ガスを水素ガスで希釈したガスを原料として不純物イオンを注入し、チャネル層１１８のソース／ドレイン領域１３０にオーミック領域１１８ａを、ゲート絶縁膜１２４に自己整合で形成する。そして、イオン注入装置の加速電圧を更に高く設定して不純物イオンを注入し、チャネル層１１８にＬＤＤ（Lightly Doped Drain）領域１１８ｂをゲート電極１２６に自己整合で形成する。
【０００５】
次に、図１０（ｂ）に示すように、全面にシリコン酸化膜１３２を形成する。この後、シリコン酸化膜１３２に、ゲート電極１２６、ソース／ドレイン領域１３０のチャネル層１１８に達するコンタクトホール１３４をそれぞれ形成する。そしてゲート配線１３６ａをゲート電極１２６に達するように形成し、ソース／ドレイン配線１３６ｂをソース／ドレイン領域１３０のチャネル層１１８に達するように形成する。このようにして従来の薄膜トランジスタが形成されていた。
【０００６】
なお、液晶ディスプレイやエレクトロルミネッセンスパネル等では、ガラス基板１１０が大きいため、生産性を向上させるべく大出力が可能な非質量分離型のイオン注入装置を用いて不純物イオンの注入が行われていた。
【０００７】
【発明が解決しようとする課題】
しかしながら、非質量分離型のイオン注入装置を用いて不純物イオンを注入する場合には、本来注入すべきIII族元素やＶ族元素のみを選択して注入することができないため、原料ガス中の水素までもがIII族元素やＶ族元素と共に注入されてしまっていた。特に水素は、質量が小さいため飛程が大きく、ゲート電極１２６やゲート絶縁膜１２４の膜厚が薄い場合には、ゲート電極１２６やゲート絶縁膜１２４を突き抜けてゲート電極１２６下方のチャネル層１１８のチャネル領域１１８ｃにまで到達してしまうことがあった。
【０００８】
ソース／ドレイン配線１３６ｂとチャネル層１１８との間のコンタクト抵抗を低くするためには、ソース／ドレイン領域１３０のチャネル層１１８に不純物イオンを十分に注入する必要があるが、不純物イオンの注入量が多くなるほどゲート電極１２６やゲート絶縁膜１２４を突き抜けてチャネル領域１１８ｃに到達する水素の量も増加してしまう。そして、チャネル領域１１８ｃに臨界量を超える水素が到達してしまうとチャネル領域１１８ｃに欠陥が誘起されることがあり、これにより薄膜トランジスタのドレイン電流や移動度等の特性が低下してしまうことがあった。
【０００９】
水素がゲート電極１２６下方のチャネル領域に注入されるのを防ぐためには、ゲート電極１２６の膜厚を厚くすることが考えられるが、単にゲート電極１２６の膜厚を厚くしたのではガラス基板１１０上において薄膜トランジスタによる段差が大きくなってしまうため好ましくなかった。
本発明の目的は、非質量分離型のイオン注入装置を用いて不純物イオンを注入する薄膜トランジスタの製造方法であって、ドレイン電流等の電気的特性を低下させることなくソース／ドレイン領域のコンタクト抵抗を低減することができる薄膜トランジスタの製造方法を提供することにある。
【００１０】
【課題を解決するための手段】
上記目的は、下地基板の一方の面にチャネル層を形成するチャネル層形成工程と、前記一方の面側の全面にゲート絶縁膜を形成するゲート絶縁膜形成工程と、前記ゲート絶縁膜上にゲート電極を形成するゲート電極形成工程と、前記ゲート絶縁膜を所定の形状にパターニングする工程と、前記一方の面側の全面にレジスト膜を形成するレジスト膜形成工程と、前記レジスト膜を前記ゲート電極に自己整合でパターニングし、前記ゲート電極上に前記レジスト膜より成るレジストマスクを形成するレジストマスク形成工程と、前記レジストマスク形成工程の後に、前記ゲート絶縁膜をマスクとして不純物イオンを注入し、前記ゲート絶縁膜の両側の前記チャネル層にオーミック領域を形成する第１のイオン注入工程と、前記レジストマスクをマスクとして非質量分離型のイオン注入装置により不純物イオンを注入し、前記ゲート電極の両側の前記チャネル層に前記オーミック領域より不純物濃度の低い低濃度領域を形成する第２のイオン注入工程とを有することを特徴とする薄膜トランジスタの製造方法により達成される。これにより、ゲート電極上にレジストマスクをゲート電極に自己整合で形成することができるので、非質量分離型のイオン注入装置を用いてイオン注入した場合でも水素がゲート電極下方のチャネル層のチャネル領域に注入されることがない。これによりソース／ドレイン領域のチャネル層に十分に不純物イオンを注入することができるので、ドレイン電流等の電気的特性を低下させることなくソース／ドレイン領域のコンタクト抵抗を低減することができる。
【００１１】
また、上記目的は、下地基板の一方の面の第１の領域にチャネル層を形成するチャネル層形成工程と、前記チャネル層上方にゲート電極を形成するゲート電極形成工程と、前記一方の面側の全面にレジスト膜を形成するレジスト膜形成工程と、前記第１の領域と異なる第２の領域の前記レジスト膜を選択的に露光する第２領域露光工程と、前記レジスト膜を加熱して前記第２の領域の前記レジスト膜を現像液に対して不溶性にする熱処理工程と、前記ゲート電極上の領域を除く領域の前記レジスト膜を露光し、前記レジスト膜を現像して前記第１の領域の前記レジスト膜を前記ゲート電極に自己整合でパターニングし、前記ゲート電極上及び前記第２の領域上に前記レジスト膜より成るレジストマスクを形成するレジストマスク形成工程と、前記レジストマスクをマスクとして非質量分離型のイオン注入装置により第１導電型の不純物イオンを注入し、前記チャネル層に第１導電型の薄膜トランジスタのソース／ドレイン領域を形成する第１導電型イオン注入工程とを有することを特徴とする薄膜トランジスタの製造方法により達成される。これにより、異なる導電型の薄膜トランジスタが形成される領域をレジスト膜で覆うと共に、同じレジスト膜によりイオン注入をすべき薄膜トランジスタのゲート電極上にレジストマスクを形成することができる。このため、従来の製造方法に対する製造工程の増加を抑制しつつ薄膜トランジスタを形成することができる。
【００１２】
また、上記の薄膜トランジスタの製造方法において、前記第２の領域に前記第１導電型と異なる第２導電型の薄膜トランジスタを形成する工程を有することが望ましい。
また、上記の薄膜トランジスタの製造方法において、前記レジストマスク形成工程では、前記下地基板の他方の面側から前記ゲート電極をマスクとして前記レジスト膜を露光し、前記レジスト膜を前記ゲート電極に自己整合でパターニングすることが望ましい。これにより、背面露光により、ゲート電極上にレジストマスクをゲート電極に自己整合で形成することができるので、非質量分離型のイオン注入装置を用いてイオン注入した場合でも水素がゲート電極下方のチャネル層のチャネル領域に注入されることがない。これによりソース／ドレイン領域のチャネル層に十分に不純物イオンを注入することができるので、ドレイン電流等の電気的特性を低下させることなくソース／ドレイン領域のコンタクト抵抗を低減することができる。
【００１３】
また、上記の薄膜トランジスタの製造方法において、前記第２のイオン注入工程では、水素で希釈した不純物ガスを用いることが望ましい。
また、上記の薄膜トランジスタの製造方法において、前記第１導電型イオン注入工程では、水素で希釈した不純物ガスを用いることが望ましい。
【００１４】
【発明の実施の形態】
［第１実施形態］
本発明の第１実施形態による薄膜トランジスタの製造方法を図１を用いて説明する。図１乃至図３は、本実施形態による薄膜トランジスタの製造方法を示す工程断面図である。
【００１５】
本実施形態による薄膜トランジスタの製造方法は、ゲート電極をマスクとして背面露光をすることによりゲート電極上にレジストマスクを形成し、このレジストマスクにより水素がゲート電極下方のチャネル層に注入されるのを防止することに主な特徴がある。
まず、図１（ａ）に示すように、ガラス基板１０上に、プラズマＣＶＤ（plasma enhanced Chemical Vapor Deposition）法により膜厚２００ｎｍのシリコン酸化膜１２を形成する。シリコン酸化膜１２の成膜条件は、ＳｉＨ4ガス流量は２０ｓｃｃｍ、Ｎ2Ｏガス流量は２０００ｓｃｃｍ、成膜室の圧力は１００Ｐａ、ＲＦパワーは３００Ｗとする。続いて、真空状態を継続したままで、シリコン酸化膜１２上に、プラズマＣＶＤ法により膜厚５０ｎｍのアモルファスシリコン膜１４を形成する。アモルファスシリコン膜１４の成膜条件は、ＳｉＨ4ガス流量は２００ｓｃｃｍ、Ｈ2ガス流量は８００ｓｃｃｍ、成膜室の圧力は１００Ｐａ、ＲＦパワーは８０Ｗとする。
【００１６】
次に、Ｎ2雰囲気、４５０℃、１時間の熱処理によりアモルファスシリコン膜１４中の水素を除去する。この後、アモルファスシリコン膜１４にレーザを照射して結晶化することによりポリシリコン膜１６を形成する。レーザ照射には、ＸｅＣｌエキシマレーザを用い、基板温度は２００℃、エネルギー密度は４００ｍＪ／ｃｍ2とする（図１（ｂ）参照）。
【００１７】
次に、ポリシリコン膜１６をチャネル層１８の形状にパターニングし、シリコン酸化膜１２上及びチャネル層１８上に、プラズマＣＶＤ法により膜厚１５０ｎｍのシリコン酸化膜２０を形成する。この後、スパッタ法により膜厚３００ｎｍのＡｌ膜２２を形成する（図１（ｃ）参照）。
次に、全面にフォトレジスト膜（図示せず）を形成し、フォトリソグラフィによりゲート電極２６の形状にパターニングされたレジストマスク（図示せず）を形成する。そしてこのレジストマスクをマスクとして、Ａｌ膜２２をゲート電極２６の形状にパターニングしてゲート電極２６を形成する。この後、レジストマスクをアッシングにより除去する。
【００１８】
次に、全面にフォトレジスト膜（図示せず）を形成し、フォトリソグラフィによりゲート絶縁膜２４の形状にパターニングされたレジストマスク（図示せず）を形成する。そしてこのレジストマスクをマスクとして、シリコン酸化膜２０をゲート絶縁膜２４の形状にパターニングしてゲート絶縁膜２４を形成する。この後、レジストマスクをアッシングにより除去する。この後、ポジ型レジストを塗布して膜厚１μｍのポジ型レジスト膜２８を形成する（図２（ａ）参照）。
【００１９】
次に、ゲート電極２６をマスクとして背面露光を行うと、ゲート電極２６はＡｌ膜より成るため光を通さないので、ポジ型レジスト膜２８の斜線部２８ａのみが露光される（図２（ｂ）参照）。
次に、現像を行うと、図３（ａ）示すように、ゲート電極２６上にレジストマスク２８ｂが形成される。この後、ポストベークを行う。そしてこの後、非質量分離型のイオン注入装置を用いて不純物イオンを注入する。ｎ形チャネルの薄膜トランジスタを形成する場合には、原料ガスとして水素ガスで希釈した５％のＰＨ3ガスを用い、加速電圧を１０ｋＶとしてリンイオンを注入する。加速電圧を低く設定しているため、リンイオンがゲート絶縁膜２４を突き抜けることがなく、これによりゲート絶縁膜２４に自己整合してソース／ドレイン領域３０のチャネル層１８に、オーミック領域１８ａが形成される。なお、オーミック領域１８ａにおけるリンのドーズ量は２×１０15／ｃｍ2とする。
【００２０】
次に、加速電圧を９０ｋＶとして、上記と同様に非質量分離型のイオン注入装置を用いてリンイオンを注入する。加速電圧を高く設定しているため、リンイオンはゲート絶縁膜２４を突き抜けてチャネル層１８に達するが、ゲート電極２６上にはレジストマスク２８ｂが形成されているのでリンイオンがゲート電極２６下方のチャネル層１８のチャネル領域１８ｃに達することはない。これにより、ゲート電極２６に自己整合してＬＤＤ領域１８ｂが形成される。なお、ＬＤＤ領域１８ｂにおけるリンのドーズ量は１×１０14／ｃｍ2とする。
【００２１】
なお、ｐ形チャネルの薄膜トランジスタを形成する場合には、原料ガスとして、水素ガスで希釈した５％のＢ2Ｈ6ガスを用い、加速電圧を１０ｋＶとしてボロンイオンを注入し、例えばドーズ量５×１０15／ｃｍ2のオーミック領域１８ａを形成すればよい。一方、ＬＤＤ領域１８ｂを形成する場合には、加速電圧７０ｋＶとし、上記と同様にしてボロンイオンを注入する。ボロンのドーズ量は例えば２×１０14／ｃｍ2とすればよい。
【００２２】
次に、アッシングによってレジストを除去する。そして、オーミック領域１８ａに注入した不純物の活性化を行うため、レーザ照射を行う。不純物の活性化は、アモルファスシリコン膜１４を結晶化する場合より低いエネルギーで行うことができるため、エネルギー密度は例えば２５０ｍＪ／ｃｍ2に設定すればよい。次に、プラズマＣＶＤ法により、層間絶縁膜として膜厚３５０ｎｍのシリコン酸化膜３２を形成する。この後、ゲート電極２６、及びソース／ドレイン領域３０のチャネル層１８に達するコンタクトホール３４をそれぞれ形成する。そしてＡｌ膜（図示せず）をスパッタ法により形成する。この後、Ａｌ膜をゲート配線３６ａ、ソース／ドレイン配線３６ｂの形状にパターニングすることにより、ゲート配線３６ａ、ソース／ドレイン配線３６ｂをそれぞれ形成する（図３（ｂ）参照）。
【００２３】
この後、３５０℃、２時間の水素プラズマ雰囲気中でアニール処理を行って、チャネル層１８におけるダングリングボンドを終端し、本実施形態による薄膜トランジスタが形成される。
このように本実施形態によれば、ゲート電極をマスクとして背面露光をすることによりゲート電極上にレジストマスクを形成することができるので、非質量分離型のイオン注入装置を用いてイオン注入した場合でも水素がゲート電極下方のチャネル層のチャネル領域に注入されることがない。これによりソース／ドレイン領域のチャネル層に十分に不純物イオンを注入することができるので、ドレイン電流等の電気的特性を低下させることなくソース／ドレイン領域のコンタクト抵抗を低減することができる薄膜トランジスタの製造方法を提供することができる。
【００２４】
［第２実施形態］
本発明の第２実施形態による薄膜トランジスタの製造方法を図４乃至図９を用いて説明する。図４乃至図８は、本実施形態による薄膜トランジスタの製造方法を示す工程断面図である。図９は、薄膜トランジスタのドレイン電流−ゲート電圧特性を示すグラフである。図１乃至図３に示す第１実施形態による薄膜トランジスタの製造方法と同一の構成要素には、同一の符号を付して説明を省略または簡潔にする。
【００２５】
本実施形態による薄膜トランジスタの製造方法は、ｎチャネルとｐチャネルの薄膜トランジスタを同一基板上に形成する場合に、イメージリバーサルレジストを用いることにより製造工程の増加を抑制しつつ、第１実施形態と同様に薄膜トランジスタを形成することに主な特徴がある。
イメージリバーサルレジストは、通常はポジ型レジストとして機能するが、露光後、現像前にリバーサルベークという熱処理を行った場合には露光された領域のイメージリバーサルレジストが現像液に対して不溶性となるものである。なお、リバーサルベーク前に露光されなかった領域のイメージリバーサルレジストについては、リバーサルベーク後もポジ型レジストとして機能する。
【００２６】
まず、第１実施形態と同様にして、ガラス基板１０上にシリコン酸化膜１２、アモルファスシリコン膜１４を順に形成し（図４（ａ）参照）、アモルファスシリコン膜１４にレーザを照射してポリシリコン膜１６を形成する（図４（ｂ）参照）。
次に、図４（ｃ）に示すように、ポリシリコン膜１６をチャネル層１８の形状にパターニングする。この後、第１実施形態と同様にして、シリコン酸化膜２０、Ａｌ膜２２を順に形成する。なお、便宜上、図４（ｃ）においては、左側のチャネル層１８をｎ形チャネルの薄膜トランジスタ用、右側のチャネル層１８をｐ形チャネルの薄膜トランジスタ用として説明する。
【００２７】
次に、第１実施形態と同様にして、Ａｌ膜２２をゲート電極２６の形状にパターニングしてゲート絶縁膜２６を形成し、この後シリコン酸化膜２０をゲート絶縁膜２４の形状にパターニングしてゲート絶縁膜２４を形成する（図５（ａ）参照）。
次に、図５（ｂ）に示すように、イメージリバーサルレジストを塗布することにより膜厚１μｍのイメージリバーサルレジスト膜３８を形成する。そして、ｎ形チャネルの薄膜トランジスタが形成される領域３９ａをフォトマスク４０により覆い、ｐ形チャネルの薄膜トランジスタが形成される領域３９ｂのイメージリバーサルレジスト膜３８を露光する。この後、１２０℃、１１分のリバーサルベークを行う。このリバーサルベークにより、ｐ形チャネルの薄膜トランジスタが形成される領域３９ｂのイメージリバーサルレジスト膜３８は、現像液に対して不溶性となる。
【００２８】
次に、図６（ａ）に示すように、ゲート電極２６をマスクとして背面露光を行う。これにより、ゲート電極２６をマスクとしてイメージリバーサルレジスト膜３８が露光されるので、ｎ形チャネルの薄膜トランジスタが形成される領域３９ａの斜線部のイメージリバーサルレジスト膜３８ａが現像液に対して可溶性となる。
【００２９】
次に、現像を行うと、図６（ｂ）に示すように、斜線部のイメージリバーサルレジスト膜３８ａが除去される。ｎ形チャネルの薄膜トランジスタが形成される領域３９ａのゲート電極２６上のイメージリバーサルレジスト膜３８は露光されていないので、現像液により溶解されることはなく、ゲート電極２６上にはイメージリバーサルレジスト膜３８より成るレジストマスク３８ｂが形成される。そしてこの後、ポストベークを行う。この後、第１実施形態と同様にしてチャネル層１８にリンイオンを注入し、オーミック領域１８ａ、ＬＤＤ領域１８ｂを順に形成する。図６（ｂ）において左側はｎ形チャネルの薄膜トランジスタとなるため、第１実施形態で示したｎ形チャネルの薄膜トランジスタを形成する場合と同様の条件で形成する。
【００３０】
この後、イメージリバーサルレジスト膜３８及びレジストマスク３８ｂをアッシングにより除去した後、イメージリバーサルレジストを塗布することにより上記と同様にしてイメージリバーサルレジスト膜４２を形成する。そして、ｐ形チャネルの薄膜トランジスタが形成される領域３９ｂをマスクし、上記と同様にしてイメージリバーサルレジスト膜４２を露光する（図７（ａ）参照）。
【００３１】
次に、上記と同様して背面露光を行う（図７（ｂ）参照）。
次に、上記と同様にして現像を行うと、図８（ａ）に示すように、ｐ形チャネルの薄膜トランジスタが形成される領域３９ｂの斜線部のイメージリバーサルレジスト膜４２ａが除去され、ｐ形チャネルの薄膜トランジスタが形成される領域３９ｂのゲート電極２６上にはレジストマスク４２ｂが形成される。そして、第１実施形態と同様にしてボロンイオンを注入し、オーミック領域１８ｄ、ＬＤＤ領域１８ｅを順に形成する。なお、ここではｐ形チャネルの薄膜トランジスタを形成するため、第１実施形態で示したｐ形チャネルの薄膜トランジスタを形成する場合と同様の条件で形成する。
【００３２】
次に、第１実施形態と同様に、アッシングによってレジストを除去し、オーミック領域１８ａ、１８ｄの不純物を活性化するためのレーザ照射を行う。この後、第１実施形態と同様にして層間絶縁膜としてシリコン酸化膜３２を形成し、コンタクトホール３４を形成し、上記と同様にしてゲート配線３６ａ、ソース／ドレイン配線３６ｂを形成する。この後、第１実施形態と同様にしてチャネル層１８におけるダングリングボンドを終端し、本実施形態による薄膜トランジスタが形成される。
【００３３】
従来は、チャネル層のソース／ドレイン領域にイオン注入を行う場合は、異なる導電型の薄膜トランジスタが形成される領域については予めレジスト膜で覆い、イオン注入をすべき薄膜トランジスタのチャネル層のソース／ドレイン領域にのみイオン注入を行っていた。これに対し、本実施形態では、イメージリバーサルレジスト膜を用いたので、異なる導電型の薄膜トランジスタが形成される領域をイメージリバーサルレジスト膜で覆うと共に、同じイメージリバーサルレジスト膜によりイオン注入をすべき薄膜トランジスタのゲート電極上にレジストマスクを形成することができる。このため、従来の製造方法に対する製造工程の増加を抑制しつつ薄膜トランジスタを形成することができる。
【００３４】
本実施形態による薄膜トランジスタの製造方法により製造した薄膜トランジスタの特性について、図９を用いて説明する。図９は、ドレイン電圧を１０Ｖとし、横軸にゲート電圧（Ｖ）、縦軸にドレイン電流（Ａ）を示したドレイン電流−ゲート電圧特性のグラフである。従来の薄膜トランジスタと本実施形態による薄膜トランジスタとを、ぞれぞれ１０個のサンプルを用いて測定した。
【００３５】
図９からわかるように、ゲート電圧が正の領域では、本実施形態による薄膜トランジスタでは、従来の薄膜トランジスタに比べて大きなドレイン電流が得られる。
このように本実施形態によれば、イメージリバーサルレジスト膜を用いたので、異なる導電型の薄膜トランジスタが形成される領域をイメージリバーサルレジスト膜で覆うと共に、同じイメージリバーサルレジスト膜によりイオン注入をすべき薄膜トランジスタのゲート電極上にレジストマスクを形成することができる。このため、従来の製造方法に対する製造工程の増加を抑制しつつ薄膜トランジスタを形成することができる。
【００３６】
［変形実施形態］
本発明は上記実施形態に限らず種々の変形が可能である。
例えば、第１又は第２実施形態ではガラス基板を用いたが、ガラス基板に限定されるものではなく、フォトレジストを背面露光できるならば露光波長に対して透明性を有するあらゆる基板に適用することができる。
【００３７】
また、第１又は第２実施形態では、チャネル層としてポリシリコン膜を用いたが、ポリシリコン膜に限定されるものではなく、アモルファスシリコン膜等を用いてもよい。
また、第１又は第２実施形態では、III族元素としてボロンを用いたが、ボロンに限定されるものではなく、例えばＧａ、Ｉｎ等の他のIII族元素を用いてもよい。
【００３８】
また、第１又は第２実施形態では、Ｖ族元素としてリンを用いたが、リンに限定されるものではなく、例えばＡｓ、Ｓｂ等の他のＶ族元素を用いてもよい。
【００３９】
【発明の効果】
以上の通り、本発明によれば、ゲート電極をマスクとして背面露光をすることによりゲート電極上にレジストマスクを形成することができるので、非質量分離型のイオン注入装置を用いてイオン注入した場合でも水素がゲート電極下方のチャネル層のチャネル領域に注入されることがない。これによりソース／ドレイン領域のチャネル層に十分に不純物イオンを注入することができるので、ドレイン電流等の電気的特性を低下させることなくソース／ドレイン領域のコンタクト抵抗を低減することができる薄膜トランジスタの製造方法を提供することができる。
【００４０】
また、本発明によれば、イメージリバーサルレジスト膜を用いたので、異なる導電型の薄膜トランジスタが形成される領域をイメージリバーサルレジスト膜で覆うと共に、同じイメージリバーサルレジスト膜によりイオン注入をすべき薄膜トランジスタのゲート電極上にレジストマスクを形成することができる。このため、従来の製造方法に対する製造工程の増加を抑制しつつ薄膜トランジスタを形成することができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態による薄膜トランジスタの製造方法を示す工程断面図（その１）である。
【図２】本発明の第１実施形態による薄膜トランジスタの製造方法を示す工程断面図（その２）である。
【図３】本発明の第１実施形態による薄膜トランジスタの製造方法を示す工程断面図（その３）である。
【図４】本発明の第２実施形態による薄膜トランジスタの製造方法を示す工程断面図（その１）である。
【図５】本発明の第２実施形態による薄膜トランジスタの製造方法を示す工程断面図（その２）である。
【図６】本発明の第２実施形態による薄膜トランジスタの製造方法を示す工程断面図（その３）である。
【図７】本発明の第２実施形態による薄膜トランジスタの製造方法を示す工程断面図（その４）である。
【図８】本発明の第２実施形態による薄膜トランジスタの製造方法を示す工程断面図（その５）である。
【図９】本発明の第２実施形態による薄膜トランジスタのドレイン電流−ゲート電圧特性を示すグラフである。
【図１０】従来の薄膜トランジスタを示す断面図である。
【符号の説明】
１０…ガラス基板
１２…シリコン酸化膜
１４…アモルファスシリコン膜
１６…ポリシリコン膜
１８…チャネル層
１８ａ、１８ｄ…オーミック領域
１８ｂ、１８ｅ…ＬＤＤ領域
１８ｃ…チャネル領域
２０…シリコン酸化膜
２２…Ａｌ膜
２４…ゲート絶縁膜
２６…ゲート電極
２８、２８ａ…ポジ型レジスト膜
２８ｂ…レジストマスク
３０…ソース／ドレイン領域
３２…シリコン酸化膜
３４…コンタクトホール
３６ａ…ゲート配線
３６ｂ…ソース／ドレイン配線
３８、３８ａ…イメージリバーサルレジスト膜
３８ｂ…レジストマスク
３９ａ…ｎ形の薄膜トランジスタが形成される領域
３９ｂ…ｐ形の薄膜トランジスタが形成される領域
４０…フォトマスク
４２、４２ａ…イメージリバーサルレジスト膜
４２ｂ…レジストマスク
４４…フォトマスク
１１０…ガラス基板
１１２…シリコン酸化膜
１１８…チャネル層
１１８ａ…オーミック領域
１１８ｂ…ＬＤＤ領域
１１８ｃ…チャネル領域
１２４…ゲート絶縁膜
１２６…ゲート電極
１３０…ソース／ドレイン領域
１３２…シリコン酸化膜
１３４…コンタクトホール
１３６ａ…ゲート配線
１３６ｂ…ソース／ドレイン配線
Claims (6)
- 下地基板の一方の面にチャネル層を形成するチャネル層形成工程と、
前記一方の面側の全面にゲート絶縁膜を形成するゲート絶縁膜形成工程と、
前記ゲート絶縁膜上にゲート電極を形成するゲート電極形成工程と、
前記ゲート絶縁膜を所定の形状にパターニングする工程と、
前記一方の面側の全面にレジスト膜を形成するレジスト膜形成工程と、
前記レジスト膜を前記ゲート電極に自己整合でパターニングし、前記ゲート電極上に前記レジスト膜より成るレジストマスクを形成するレジストマスク形成工程と、
前記レジストマスク形成工程の後に、前記ゲート絶縁膜をマスクとして不純物イオンを注入し、前記ゲート絶縁膜の両側の前記チャネル層にオーミック領域を形成する第１のイオン注入工程と、
前記レジストマスクをマスクとして非質量分離型のイオン注入装置により不純物イオンを注入し、前記ゲート電極の両側の前記チャネル層に前記オーミック領域より不純物濃度の低い低濃度領域を形成する第２のイオン注入工程と
を有することを特徴とする薄膜トランジスタの製造方法。 - 下地基板の一方の面の第１の領域にチャネル層を形成するチャネル層形成工程と、
前記チャネル層上方にゲート電極を形成するゲート電極形成工程と、
前記一方の面側の全面にレジスト膜を形成するレジスト膜形成工程と、
前記第１の領域と異なる第２の領域の前記レジスト膜を選択的に露光する第２領域露光工程と、
前記レジスト膜を加熱して前記第２の領域の前記レジスト膜を現像液に対して不溶性にする熱処理工程と、
前記ゲート電極上の領域を除く領域の前記レジスト膜を露光し、前記レジスト膜を現像して前記第１の領域の前記レジスト膜を前記ゲート電極に自己整合でパターニングし、前記ゲート電極上及び前記第２の領域上に前記レジスト膜より成るレジストマスクを形成するレジストマスク形成工程と、
前記レジストマスクをマスクとして非質量分離型のイオン注入装置により第１導電型の不純物イオンを注入し、前記チャネル層に第１導電型の薄膜トランジスタのソース／ドレイン領域を形成する第１導電型イオン注入工程と
を有することを特徴とする薄膜トランジスタの製造方法。 - 請求項２記載の薄膜トランジスタの製造方法において、
前記第２の領域に前記第１導電型と異なる第２導電型の薄膜トランジスタを形成する工程を有することを特徴とする薄膜トランジスタの製造方法。 - 請求項１乃至３のいずれか１項に記載の薄膜トランジスタの製造方法において、
前記レジストマスク形成工程では、前記下地基板の他方の面側から前記ゲート電極をマスクとして前記レジスト膜を露光し、前記レジスト膜を前記ゲート電極に自己整合でパターニングすることを特徴とする薄膜トランジスタの製造方法。 - 請求項１記載の薄膜トランジスタの製造方法において、
前記第２のイオン注入工程では、水素で希釈した不純物ガスを用いることを特徴とする薄膜トランジスタの製造方法。 - 請求項２又は３記載の薄膜トランジスタの製造方法において、
前記第１導電型イオン注入工程では、水素で希釈した不純物ガスを用いることを特徴とする薄膜トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31978597A JP3953605B2 (ja) | 1997-11-20 | 1997-11-20 | 薄膜トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31978597A JP3953605B2 (ja) | 1997-11-20 | 1997-11-20 | 薄膜トランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11154751A JPH11154751A (ja) | 1999-06-08 |
| JP3953605B2 true JP3953605B2 (ja) | 2007-08-08 |
Family
ID=18114168
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31978597A Expired - Fee Related JP3953605B2 (ja) | 1997-11-20 | 1997-11-20 | 薄膜トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3953605B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5352046B2 (ja) * | 2005-06-22 | 2013-11-27 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
-
1997
- 1997-11-20 JP JP31978597A patent/JP3953605B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11154751A (ja) | 1999-06-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07153961A (ja) | 順スタガ型薄膜トランジスタ及びその製造方法 | |
| KR20000068441A (ko) | 경도핑 및 중도핑 드레인 영역과 초중 도핑 소스 영역을 가진 비대칭 트랜지스터 | |
| JP2005159306A (ja) | 薄膜トランジスタ、この製造方法及びこれを用いた平板表示装置 | |
| JPH09139503A (ja) | 逆スタガ型薄膜トランジスタおよびその製造方法と、それを用いた液晶表示装置 | |
| JP3377137B2 (ja) | 半導体装置及びその製造方法、並びに薄膜トランジスタ及びその製造方法、並びに液晶表示装置 | |
| JP3953605B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3338182B2 (ja) | 半導体装置の作製方法 | |
| US7192815B2 (en) | Method of manufacturing a thin film transistor | |
| JP3338434B2 (ja) | 薄膜トランジスタの作製方法 | |
| JPH0298143A (ja) | Ｌｄｄ構造ポリシリコン薄膜トランジスタの製造方法 | |
| JPH08316487A (ja) | 薄膜半導体装置の製造方法 | |
| JP3417402B2 (ja) | 薄膜半導体装置の製造方法 | |
| JP3413699B2 (ja) | 半導体装置およびその製造方法 | |
| JP3466165B2 (ja) | Ｌｄｄを有する薄膜トランジスタの製造方法 | |
| KR100837883B1 (ko) | 박막 트랜지스터 형성 방법 | |
| KR100422326B1 (ko) | 반도체 소자의 제조방법 | |
| JPH0684944A (ja) | 薄膜トランジスタ | |
| JP2004056025A (ja) | 薄膜トランジスタ装置およびその製造方法 | |
| TW439127B (en) | Method for manufacturing semiconductor self-aligned dual-doped gate | |
| JPH11340469A (ja) | 薄膜トランジスタ | |
| JPH0851212A (ja) | 薄膜トランジスタの製造方法 | |
| JPH0536721A (ja) | 電界効果トランジスタの製造方法 | |
| JPH11111987A (ja) | 薄膜トランジスタの製造方法 | |
| JP2001156289A (ja) | 絶縁ゲート型半導体装置の製造方法 | |
| JP2004241504A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040413 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20040413 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050712 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050713 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050719 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060307 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060328 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060529 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070116 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070314 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070424 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070425 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110511 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110511 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120511 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120511 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130511 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |