JPH0536721A - 電界効果トランジスタの製造方法 - Google Patents
電界効果トランジスタの製造方法Info
- Publication number
- JPH0536721A JPH0536721A JP21481391A JP21481391A JPH0536721A JP H0536721 A JPH0536721 A JP H0536721A JP 21481391 A JP21481391 A JP 21481391A JP 21481391 A JP21481391 A JP 21481391A JP H0536721 A JPH0536721 A JP H0536721A
- Authority
- JP
- Japan
- Prior art keywords
- gate electrode
- drain region
- source region
- region
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【目的】 逆スタガード型のＴＦＴを含む各種のＦＥＴ
において、イオン注入を用いることなく、ソース領域お
よびドレイン領域をゲート電極に対して自己整合的に形
成する。 【構成】 ガラス基板１上にノンドープのａ−Ｓｉ：Ｈ
薄膜２を形成した後、このａ−Ｓｉ：Ｈ薄膜２のうちの
ソース領域およびドレイン領域となる部分の上にＰがド
ープされたａ−Ｓｉ：Ｈ薄膜３を形成するとともに、チ
ャネル領域となる部分の上にゲート絶縁膜４を介してゲ
ート電極５を形成する。この後、このゲート電極５をマ
スクとしてａ−Ｓｉ：Ｈ薄膜３及びａ−Ｓｉ：Ｈ薄膜２
にレーザ光６を照射して加熱する。これによって、ソー
ス領域７及びドレイン領域８をゲート電極５に対して自
己整合的に形成する。
において、イオン注入を用いることなく、ソース領域お
よびドレイン領域をゲート電極に対して自己整合的に形
成する。 【構成】 ガラス基板１上にノンドープのａ−Ｓｉ：Ｈ
薄膜２を形成した後、このａ−Ｓｉ：Ｈ薄膜２のうちの
ソース領域およびドレイン領域となる部分の上にＰがド
ープされたａ−Ｓｉ：Ｈ薄膜３を形成するとともに、チ
ャネル領域となる部分の上にゲート絶縁膜４を介してゲ
ート電極５を形成する。この後、このゲート電極５をマ
スクとしてａ−Ｓｉ：Ｈ薄膜３及びａ−Ｓｉ：Ｈ薄膜２
にレーザ光６を照射して加熱する。これによって、ソー
ス領域７及びドレイン領域８をゲート電極５に対して自
己整合的に形成する。
Description
【０００１】
【産業上の利用分野】この発明は、電界効果トランジス
タの製造方法に関し、例えば薄膜トランジスタ（ＴＦ
Ｔ）の製造に適用して好適なものである。
タの製造方法に関し、例えば薄膜トランジスタ（ＴＦ
Ｔ）の製造に適用して好適なものである。
【０００２】
【従来の技術】ＭＯＳ型の電界効果トランジスタ（ＦＥ
Ｔ）においては、寄生容量を低減して動作速度の向上を
図るために、ソース領域およびドレイン領域をゲート電
極に対して自己整合的に形成するのが一般的である。従
来、このようなソース領域およびドレイン領域は、ゲー
ト電極形成後にこのゲート電極をマスクとして不純物を
イオン注入した後、注入不純物の電気的活性化のための
アニールを行うことにより形成していた。
Ｔ）においては、寄生容量を低減して動作速度の向上を
図るために、ソース領域およびドレイン領域をゲート電
極に対して自己整合的に形成するのが一般的である。従
来、このようなソース領域およびドレイン領域は、ゲー
ト電極形成後にこのゲート電極をマスクとして不純物を
イオン注入した後、注入不純物の電気的活性化のための
アニールを行うことにより形成していた。
【０００３】
【発明が解決しようとする課題】しかし、上述の従来の
自己整合構造のＦＥＴの製造方法は、イオン注入を行う
のに高価なイオン注入装置を用いる必要があることか
ら、製造コストが高くなるという欠点があった。
自己整合構造のＦＥＴの製造方法は、イオン注入を行う
のに高価なイオン注入装置を用いる必要があることか
ら、製造コストが高くなるという欠点があった。
【０００４】また、基板から見てゲート電極の上側にチ
ャネル領域が形成される、いわゆる逆スタガード（stag
gered)型（トップゲート型）のＴＦＴにおいては、ソー
ス領域およびドレイン領域をゲート電極に対して自己整
合的に形成することは本質的に不可能であった。
ャネル領域が形成される、いわゆる逆スタガード（stag
gered)型（トップゲート型）のＴＦＴにおいては、ソー
ス領域およびドレイン領域をゲート電極に対して自己整
合的に形成することは本質的に不可能であった。
【０００５】従って、この発明の目的は、逆スタガード
型のＴＦＴを含む各種の電界効果トランジスタにおい
て、イオン注入を用いることなく、ソース領域およびド
レイン領域をゲート電極に対して自己整合的に形成する
ことができる電界効果トランジスタの製造方法を提供す
ることにある。
型のＴＦＴを含む各種の電界効果トランジスタにおい
て、イオン注入を用いることなく、ソース領域およびド
レイン領域をゲート電極に対して自己整合的に形成する
ことができる電界効果トランジスタの製造方法を提供す
ることにある。
【０００６】
【課題を解決するための手段】上記目的を達成するため
に、この発明は、電界効果トランジスタの製造方法にお
いて、チャネル領域、ソース領域およびドレイン領域形
成用の第１の半導体層（２）のうちのソース領域および
ドレイン領域となる部分に接してソース領域およびドレ
イン領域形成用の不純物を含有する第２の半導体層
（３）を形成するとともに、第１の半導体層（２）のう
ちのチャネル領域となる部分にゲート絶縁膜（４）を介
して対向するゲート電極（５）を形成し、ゲート電極
（５）をマスクとして第１の半導体層（２）および／ま
たは第２の半導体層（３）にエネルギービーム（６）を
照射することによりソース領域（７）およびドレイン領
域（８）を形成するようにしたものである。
に、この発明は、電界効果トランジスタの製造方法にお
いて、チャネル領域、ソース領域およびドレイン領域形
成用の第１の半導体層（２）のうちのソース領域および
ドレイン領域となる部分に接してソース領域およびドレ
イン領域形成用の不純物を含有する第２の半導体層
（３）を形成するとともに、第１の半導体層（２）のう
ちのチャネル領域となる部分にゲート絶縁膜（４）を介
して対向するゲート電極（５）を形成し、ゲート電極
（５）をマスクとして第１の半導体層（２）および／ま
たは第２の半導体層（３）にエネルギービーム（６）を
照射することによりソース領域（７）およびドレイン領
域（８）を形成するようにしたものである。
【０００７】ここで、エネルギービームとしては、レー
ザ光をはじめとする光のほか、イオンビームや電子ビー
ムなどを用いることができる。第１の半導体層は、ＴＦ
Ｔを製造する場合には半導体薄膜であり、バルクの電界
効果トランジスタを製造する場合には半導体基板のうち
のチャネル領域、ソース領域およびドレイン領域形成部
となる上層部である。
ザ光をはじめとする光のほか、イオンビームや電子ビー
ムなどを用いることができる。第１の半導体層は、ＴＦ
Ｔを製造する場合には半導体薄膜であり、バルクの電界
効果トランジスタを製造する場合には半導体基板のうち
のチャネル領域、ソース領域およびドレイン領域形成部
となる上層部である。
【０００８】
【作用】上述のように構成されたこの発明による電界効
果トランジスタの製造方法によれば、ゲート電極（５）
をマスクとして第１の半導体層（２）および／または第
２の半導体層（３）にエネルギービーム（６）を照射す
ることにより、第１の半導体層（２）および第２の半導
体層（３）をゲート電極（５）に対して自己整合的に加
熱することができる。これによって、第２の半導体層
（３）中に含有されるソース領域およびドレイン領域形
成用の不純物が電気的に活性化されるとともに、この不
純物が第１の半導体層（２）中に拡散し、ソース領域
（７）およびドレイン領域（８）がゲート電極（５）に
対して自己整合的に形成される。
果トランジスタの製造方法によれば、ゲート電極（５）
をマスクとして第１の半導体層（２）および／または第
２の半導体層（３）にエネルギービーム（６）を照射す
ることにより、第１の半導体層（２）および第２の半導
体層（３）をゲート電極（５）に対して自己整合的に加
熱することができる。これによって、第２の半導体層
（３）中に含有されるソース領域およびドレイン領域形
成用の不純物が電気的に活性化されるとともに、この不
純物が第１の半導体層（２）中に拡散し、ソース領域
（７）およびドレイン領域（８）がゲート電極（５）に
対して自己整合的に形成される。
【０００９】この場合、これらのソース領域（７）およ
びドレイン領域（８）を形成するために、イオン注入は
不要である。また、例えば逆スタガード型のＴＦＴを製
造する場合には、基板を透過するエネルギービームを用
い、このエネルギービームを基板を透過して第１の半導
体層（２）および／または第２の半導体層（３）にゲー
ト電極（５）をマスクとして照射することにより、ソー
ス領域（７）およびドレイン領域（８）をゲート電極
（５）に対して自己整合的に形成することができる。
びドレイン領域（８）を形成するために、イオン注入は
不要である。また、例えば逆スタガード型のＴＦＴを製
造する場合には、基板を透過するエネルギービームを用
い、このエネルギービームを基板を透過して第１の半導
体層（２）および／または第２の半導体層（３）にゲー
ト電極（５）をマスクとして照射することにより、ソー
ス領域（７）およびドレイン領域（８）をゲート電極
（５）に対して自己整合的に形成することができる。
【００１０】以上により、逆スタガード型のＴＦＴを含
む各種の電界効果トランジスタにおいて、イオン注入を
用いることなく、ソース領域およびドレイン領域をゲー
ト電極に対して自己整合的に形成することができる。
む各種の電界効果トランジスタにおいて、イオン注入を
用いることなく、ソース領域およびドレイン領域をゲー
ト電極に対して自己整合的に形成することができる。
【００１１】
【実施例】以下、この発明の実施例について図面を参照
しながら説明する。なお、実施例の全図において、同一
または対応する部分には同一の符号を付す。図１はこの
発明の第１実施例を示す。この第１実施例は、この発明
をプレーナ型（トップゲート型）水素化アモルファスシ
リコン（ａ−Ｓｉ：Ｈ）ＴＦＴ（以下「ａ−Ｓｉ：Ｈ
ＴＦＴ」という）の製造に適用した実施例である。
しながら説明する。なお、実施例の全図において、同一
または対応する部分には同一の符号を付す。図１はこの
発明の第１実施例を示す。この第１実施例は、この発明
をプレーナ型（トップゲート型）水素化アモルファスシ
リコン（ａ−Ｓｉ：Ｈ）ＴＦＴ（以下「ａ−Ｓｉ：Ｈ
ＴＦＴ」という）の製造に適用した実施例である。
【００１２】この第１実施例においては、図１Ａに示す
ように、まずＣＶＤ法により例えばガラス基板１上に、
チャネル領域、ソース領域およびドレイン領域形成用の
ノンドープのａ−Ｓｉ：Ｈ薄膜２を形成する。このａ−
Ｓｉ：Ｈ薄膜２の膜厚の一例を挙げると例えば２０ｎｍ
程度である。次に、ＣＶＤ法によりこのａ−Ｓｉ：Ｈ薄
膜２上に、ソース領域およびドレイン領域形成用のｎ型
不純物として例えばリン（Ｐ）のようなｎ型不純物がド
ープされたａ−Ｓｉ：Ｈ薄膜３を形成した後、このａ−
Ｓｉ：Ｈ薄膜３をエッチングによりパターニングしてａ
−Ｓｉ：Ｈ薄膜２のうちのソース領域およびドレイン領
域となる部分の上にのみこのａ−Ｓｉ：Ｈ薄膜３を残
す。なお、ソース領域およびドレイン領域形成用のｎ型
不純物としては、例えばヒ素（Ａｓ）を用いることも可
能である。
ように、まずＣＶＤ法により例えばガラス基板１上に、
チャネル領域、ソース領域およびドレイン領域形成用の
ノンドープのａ−Ｓｉ：Ｈ薄膜２を形成する。このａ−
Ｓｉ：Ｈ薄膜２の膜厚の一例を挙げると例えば２０ｎｍ
程度である。次に、ＣＶＤ法によりこのａ−Ｓｉ：Ｈ薄
膜２上に、ソース領域およびドレイン領域形成用のｎ型
不純物として例えばリン（Ｐ）のようなｎ型不純物がド
ープされたａ−Ｓｉ：Ｈ薄膜３を形成した後、このａ−
Ｓｉ：Ｈ薄膜３をエッチングによりパターニングしてａ
−Ｓｉ：Ｈ薄膜２のうちのソース領域およびドレイン領
域となる部分の上にのみこのａ−Ｓｉ：Ｈ薄膜３を残
す。なお、ソース領域およびドレイン領域形成用のｎ型
不純物としては、例えばヒ素（Ａｓ）を用いることも可
能である。
【００１３】次に、図１Ｂに示すように、ＣＶＤ法によ
り例えば二酸化シリコン（ＳｉＯ2 ）膜や窒化シリコン
（Ｓｉ3 Ｎ4 ）膜のようなゲート絶縁膜４を形成する。
次に、このゲート絶縁膜４上に例えばアルミニウム（Ａ
ｌ）、モリブデン（Ｍｏ）、多結晶Ｓｉなどの導体膜を
形成した後、この導体膜をエッチングによりパターニン
グしてゲート電極５を形成する。次に、例えば紫外から
青色の波長域のレーザ光６をゲート電極５側から基板表
面に対して垂直に照射する。具体的には、このレーザ光
６としては、例えばＸｅＣｌエキシマレーザによるパル
スレーザ光（波長３０８ｎｍ）をはじめとする各種のエ
キシマレーザによるパルスレーザ光を用いることができ
る。
り例えば二酸化シリコン（ＳｉＯ2 ）膜や窒化シリコン
（Ｓｉ3 Ｎ4 ）膜のようなゲート絶縁膜４を形成する。
次に、このゲート絶縁膜４上に例えばアルミニウム（Ａ
ｌ）、モリブデン（Ｍｏ）、多結晶Ｓｉなどの導体膜を
形成した後、この導体膜をエッチングによりパターニン
グしてゲート電極５を形成する。次に、例えば紫外から
青色の波長域のレーザ光６をゲート電極５側から基板表
面に対して垂直に照射する。具体的には、このレーザ光
６としては、例えばＸｅＣｌエキシマレーザによるパル
スレーザ光（波長３０８ｎｍ）をはじめとする各種のエ
キシマレーザによるパルスレーザ光を用いることができ
る。
【００１４】この場合、ゲート電極５に照射されたこの
レーザ光６は、このゲート電極５の材料の種類に応じて
反射または吸収される。この結果、このレーザ光６は、
このゲート電極５に覆われていない部分のａ−Ｓｉ：Ｈ
薄膜３、２だけにこのゲート電極５に対して自己整合的
に照射され、ゲート電極５の下側の部分のａ−Ｓｉ：Ｈ
薄膜３、２には照射されない。
レーザ光６は、このゲート電極５の材料の種類に応じて
反射または吸収される。この結果、このレーザ光６は、
このゲート電極５に覆われていない部分のａ−Ｓｉ：Ｈ
薄膜３、２だけにこのゲート電極５に対して自己整合的
に照射され、ゲート電極５の下側の部分のａ−Ｓｉ：Ｈ
薄膜３、２には照射されない。
【００１５】このようにして紫外から青色の波長域のレ
ーザ光６が照射された部分のａ−Ｓｉ：Ｈ膜３、２は、
このレーザ光６を吸収することにより瞬間的に高温に加
熱される。この結果、ａ−Ｓｉ：Ｈ薄膜３中のＰが電気
的に活性化されるとともに、このＰが、ａ−Ｓｉ：Ｈ薄
膜３が接している部分のａ−Ｓｉ：Ｈ薄膜２中に拡散す
る。これによって、図１Ｃに示すように、例えばｎ+ 型
のソース領域７およびドレイン領域８がゲート電極５に
対して自己整合的に形成される。この場合、これらのソ
ース領域７およびドレイン領域８の間の部分のａ−Ｓ
ｉ：Ｈ薄膜３がチャネル領域を構成する。
ーザ光６が照射された部分のａ−Ｓｉ：Ｈ膜３、２は、
このレーザ光６を吸収することにより瞬間的に高温に加
熱される。この結果、ａ−Ｓｉ：Ｈ薄膜３中のＰが電気
的に活性化されるとともに、このＰが、ａ−Ｓｉ：Ｈ薄
膜３が接している部分のａ−Ｓｉ：Ｈ薄膜２中に拡散す
る。これによって、図１Ｃに示すように、例えばｎ+ 型
のソース領域７およびドレイン領域８がゲート電極５に
対して自己整合的に形成される。この場合、これらのソ
ース領域７およびドレイン領域８の間の部分のａ−Ｓ
ｉ：Ｈ薄膜３がチャネル領域を構成する。
【００１６】次に、ソース領域７およびドレイン領域８
上の部分のゲート絶縁膜４を選択的にエッチング除去し
て開口４ａ、４ｂを形成した後、これらの開口４ａ、４
ｂを通じてソース領域７およびドレイン領域８上にそれ
ぞれソース電極９およびドレイン電極１０を形成し、目
的とするプレーナ型ａ−Ｓｉ：Ｈ ＴＦＴを完成させ
る。
上の部分のゲート絶縁膜４を選択的にエッチング除去し
て開口４ａ、４ｂを形成した後、これらの開口４ａ、４
ｂを通じてソース領域７およびドレイン領域８上にそれ
ぞれソース電極９およびドレイン電極１０を形成し、目
的とするプレーナ型ａ−Ｓｉ：Ｈ ＴＦＴを完成させ
る。
【００１７】以上のように、この第１実施例によれば、
Ｐがドープされたａ−Ｓｉ：Ｈ薄膜３およびａ−Ｓｉ：
Ｈ薄膜２にゲート電極５をマスクとしてレーザ光６を照
射しているので、これらのａ−Ｓｉ：Ｈ薄膜３およびａ
−Ｓｉ：Ｈ薄膜２をゲート電極５に対して自己整合的に
加熱することができ、これによってソース領域７および
ドレイン領域８をゲート電極５に対して自己整合的に形
成することができる。この場合、レーザ光６の照射時の
不純物の横方向拡散は有効に抑えられるので、ゲート電
極５とソース領域７およびドレイン領域８との重なりを
極めて小さくすることができ、これによってこの重なり
に起因する寄生容量の低減を図り、ａ−Ｓｉ：Ｈ ＴＦ
Ｔの動作速度の向上を図ることができる。また、これら
のソース領域７およびドレイン領域８の形成に必要な工
程は、ＣＶＤ法によるａ−Ｓｉ：Ｈ膜３の形成およびレ
ーザ光６の照射によるアニールだけであり、従来必要で
あったイオン注入は不要である。このため、ａ−Ｓｉ：
ＨＴＦＴの製造コストの低減を図ることができる。
Ｐがドープされたａ−Ｓｉ：Ｈ薄膜３およびａ−Ｓｉ：
Ｈ薄膜２にゲート電極５をマスクとしてレーザ光６を照
射しているので、これらのａ−Ｓｉ：Ｈ薄膜３およびａ
−Ｓｉ：Ｈ薄膜２をゲート電極５に対して自己整合的に
加熱することができ、これによってソース領域７および
ドレイン領域８をゲート電極５に対して自己整合的に形
成することができる。この場合、レーザ光６の照射時の
不純物の横方向拡散は有効に抑えられるので、ゲート電
極５とソース領域７およびドレイン領域８との重なりを
極めて小さくすることができ、これによってこの重なり
に起因する寄生容量の低減を図り、ａ−Ｓｉ：Ｈ ＴＦ
Ｔの動作速度の向上を図ることができる。また、これら
のソース領域７およびドレイン領域８の形成に必要な工
程は、ＣＶＤ法によるａ−Ｓｉ：Ｈ膜３の形成およびレ
ーザ光６の照射によるアニールだけであり、従来必要で
あったイオン注入は不要である。このため、ａ−Ｓｉ：
ＨＴＦＴの製造コストの低減を図ることができる。
【００１８】図２は、Ｐまたはホウ素（Ｂ）がドープさ
れたａ−Ｓｉ：Ｈ薄膜にＸｅＣｌエキシマレーザによる
パルスレーザ光を照射した場合におけるＳｉ膜のコンダ
クタンスおよび電気伝導度のレーザ光のエネルギー密度
依存性を示すものである。ただし、ａ−Ｓｉ：Ｈ薄膜の
膜厚は１００ｎｍであり、ＰまたはＢのドーピング濃度
はいずれも２％である。図２からわかるように、レーザ
光のエネルギー密度が１４０ｍＪ／ｃｍ2 よりも大きい
と、形成直後のａ−Ｓｉ：Ｈ薄膜に比べて、レーザ光を
照射したＳｉ膜の電気伝導度またはコンダクタンスは６
桁以上も増大する。これより、この第１実施例において
は、ソース領域７およびドレイン領域８を極めて低抵抗
とすることができることがわかる。
れたａ−Ｓｉ：Ｈ薄膜にＸｅＣｌエキシマレーザによる
パルスレーザ光を照射した場合におけるＳｉ膜のコンダ
クタンスおよび電気伝導度のレーザ光のエネルギー密度
依存性を示すものである。ただし、ａ−Ｓｉ：Ｈ薄膜の
膜厚は１００ｎｍであり、ＰまたはＢのドーピング濃度
はいずれも２％である。図２からわかるように、レーザ
光のエネルギー密度が１４０ｍＪ／ｃｍ2 よりも大きい
と、形成直後のａ−Ｓｉ：Ｈ薄膜に比べて、レーザ光を
照射したＳｉ膜の電気伝導度またはコンダクタンスは６
桁以上も増大する。これより、この第１実施例において
は、ソース領域７およびドレイン領域８を極めて低抵抗
とすることができることがわかる。
【００１９】次に、この発明の第２実施例について説明
する。この第２実施例は、この発明を逆スタガード型ａ
−Ｓｉ：Ｈ ＴＦＴの製造に適用した実施例である。こ
の第２実施例においては、図３Ａに示すように、まずガ
ラス基板１上にゲート電極５を形成した後、このゲート
電極５を覆うように全面にゲート絶縁膜４を形成する。
次に、このゲート絶縁膜４上にノンドープのａ−Ｓｉ：
Ｈ薄膜２を形成する。次に、このａ−Ｓｉ：Ｈ薄膜２の
全面にＣＶＤ法により、Ｓｉ膜のエッチング時にストッ
パーとなる例えばSiＯ2 膜のような絶縁膜１１を形成し
た後、この絶縁膜１１をエッチングによりパターニング
してゲート電極５の上方の所定部分だけを残す。
する。この第２実施例は、この発明を逆スタガード型ａ
−Ｓｉ：Ｈ ＴＦＴの製造に適用した実施例である。こ
の第２実施例においては、図３Ａに示すように、まずガ
ラス基板１上にゲート電極５を形成した後、このゲート
電極５を覆うように全面にゲート絶縁膜４を形成する。
次に、このゲート絶縁膜４上にノンドープのａ−Ｓｉ：
Ｈ薄膜２を形成する。次に、このａ−Ｓｉ：Ｈ薄膜２の
全面にＣＶＤ法により、Ｓｉ膜のエッチング時にストッ
パーとなる例えばSiＯ2 膜のような絶縁膜１１を形成し
た後、この絶縁膜１１をエッチングによりパターニング
してゲート電極５の上方の所定部分だけを残す。
【００２０】次に、全面に例えばＰがドープされたａ−
Ｓｉ：Ｈ薄膜３を形成した後、このａ−Ｓｉ：Ｈ薄膜３
をエッチングによりパターニングしてａ−Ｓｉ：Ｈ薄膜
２のうちのソース領域およびドレイン領域となる部分の
上にのみこのａ−Ｓｉ：Ｈ薄膜３を残す。この場合、エ
ッチングによるこのａ−Ｓｉ：Ｈ薄膜３の分離は、絶縁
膜１１上で行うようにする。すなわち、このａ−Ｓｉ：
Ｈ薄膜３のうちの絶縁膜１１上にある部分をエッチング
除去することにより、このａ−Ｓｉ：Ｈ薄膜３を分離す
る。このようにすることによって、このエッチング時に
ａ−Ｓｉ：Ｈ薄膜２がエッチングされるおそれがなくな
る。
Ｓｉ：Ｈ薄膜３を形成した後、このａ−Ｓｉ：Ｈ薄膜３
をエッチングによりパターニングしてａ−Ｓｉ：Ｈ薄膜
２のうちのソース領域およびドレイン領域となる部分の
上にのみこのａ−Ｓｉ：Ｈ薄膜３を残す。この場合、エ
ッチングによるこのａ−Ｓｉ：Ｈ薄膜３の分離は、絶縁
膜１１上で行うようにする。すなわち、このａ−Ｓｉ：
Ｈ薄膜３のうちの絶縁膜１１上にある部分をエッチング
除去することにより、このａ−Ｓｉ：Ｈ薄膜３を分離す
る。このようにすることによって、このエッチング時に
ａ−Ｓｉ：Ｈ薄膜２がエッチングされるおそれがなくな
る。
【００２１】次に、ソース領域形成部の上のａ−Ｓｉ：
Ｈ薄膜３およびドレイン領域形成部の上のａ−Ｓｉ：Ｈ
薄膜３の上にそれぞれソース電極９およびドレイン電極
１０を形成する。次に、例えば紫外から青色の波長域の
レーザ光６をガラス基板１を透過してゲート電極５をマ
スクとしてａ−Ｓｉ：Ｈ薄膜２、３に照射する。これに
よって、第１実施例と同様に、ゲート電極５に対して自
己整合的に例えばｎ+ 型のソース領域７およびドレイン
領域８が形成され、目的とする逆スタガード型ａ−Ｓ
ｉ：Ｈ ＴＦＴが完成される。
Ｈ薄膜３およびドレイン領域形成部の上のａ−Ｓｉ：Ｈ
薄膜３の上にそれぞれソース電極９およびドレイン電極
１０を形成する。次に、例えば紫外から青色の波長域の
レーザ光６をガラス基板１を透過してゲート電極５をマ
スクとしてａ−Ｓｉ：Ｈ薄膜２、３に照射する。これに
よって、第１実施例と同様に、ゲート電極５に対して自
己整合的に例えばｎ+ 型のソース領域７およびドレイン
領域８が形成され、目的とする逆スタガード型ａ−Ｓ
ｉ：Ｈ ＴＦＴが完成される。
【００２２】以上のように、この第２実施例によれば、
逆スタガード型ａ−Ｓｉ：Ｈ ＴＦＴにおいても、イオ
ン注入を用いることなく、ソース領域７およびドレイン
領域８をゲート電極５に対して自己整合的に形成するこ
とができる。以上、この発明の実施例につき具体的に説
明したが、この発明は、上述の実施例に限定されるもの
ではなく、この発明の技術的思想に基づく各種の変形が
可能である。
逆スタガード型ａ−Ｓｉ：Ｈ ＴＦＴにおいても、イオ
ン注入を用いることなく、ソース領域７およびドレイン
領域８をゲート電極５に対して自己整合的に形成するこ
とができる。以上、この発明の実施例につき具体的に説
明したが、この発明は、上述の実施例に限定されるもの
ではなく、この発明の技術的思想に基づく各種の変形が
可能である。
【００２３】例えば、上述の第１実施例および第２実施
例におけるａ−Ｓｉ：Ｈ薄膜２、３の代わりに多結晶Ｓ
ｉ薄膜や単結晶Ｓｉ薄膜を用いることも可能である。ま
た、第１実施例および第２実施例においては、基板とし
てガラス基板１を用いているが、必要に応じてガラス基
板１以外の各種の基板を用いることが可能である。さら
に、上述の第１実施例および第２実施例においては、こ
の発明をｎチャネルのａ−Ｓｉ：Ｈ ＴＦＴの製造に適
用した場合について説明したが、この発明は、ｐチャネ
ルのａ−Ｓｉ：Ｈ ＴＦＴの製造に適用することも可能
であることは言うまでもない。この場合、ソース領域お
よびドレイン領域形成用の不純物としては、例えばＢの
ようなｐ型不純物が用いられる。
例におけるａ−Ｓｉ：Ｈ薄膜２、３の代わりに多結晶Ｓ
ｉ薄膜や単結晶Ｓｉ薄膜を用いることも可能である。ま
た、第１実施例および第２実施例においては、基板とし
てガラス基板１を用いているが、必要に応じてガラス基
板１以外の各種の基板を用いることが可能である。さら
に、上述の第１実施例および第２実施例においては、こ
の発明をｎチャネルのａ−Ｓｉ：Ｈ ＴＦＴの製造に適
用した場合について説明したが、この発明は、ｐチャネ
ルのａ−Ｓｉ：Ｈ ＴＦＴの製造に適用することも可能
であることは言うまでもない。この場合、ソース領域お
よびドレイン領域形成用の不純物としては、例えばＢの
ようなｐ型不純物が用いられる。
【００２４】
【発明の効果】以上述べたように、この発明によれば、
逆スタガード型のＴＦＴを含む各種の電界効果トランジ
スタにおいて、イオン注入を用いることなく、ソース領
域およびドレイン領域をゲート電極に対して自己整合的
に形成することができる。
逆スタガード型のＴＦＴを含む各種の電界効果トランジ
スタにおいて、イオン注入を用いることなく、ソース領
域およびドレイン領域をゲート電極に対して自己整合的
に形成することができる。
【図１】この発明の第１実施例によるプレーナ型ａ−Ｓ
ｉ：Ｈ ＴＦＴの製造方法を工程順に説明するための断
面図である。
ｉ：Ｈ ＴＦＴの製造方法を工程順に説明するための断
面図である。
【図２】ＰまたはＢがドープされたａ−Ｓｉ：Ｈ薄膜に
ＸｅＣｌエキシマレーザによるパルスレーザ光を照射し
た場合におけるＳｉ膜のコンダクタンスおよび電気伝導
度のレーザ光のエネルギー密度依存性を示すグラフであ
る。
ＸｅＣｌエキシマレーザによるパルスレーザ光を照射し
た場合におけるＳｉ膜のコンダクタンスおよび電気伝導
度のレーザ光のエネルギー密度依存性を示すグラフであ
る。
【図３】この発明の第２実施例による逆スタガード型ａ
−Ｓｉ：Ｈ ＴＦＴの製造方法を工程順に説明するため
の断面図である。
−Ｓｉ：Ｈ ＴＦＴの製造方法を工程順に説明するため
の断面図である。
１ ガラス基板 ２ ノンドープのａ−Ｓｉ：Ｈ薄膜 ３ Ｐがドープされたａ−Ｓｉ：Ｈ薄膜 ４ ゲート絶縁膜 ５ ゲート電極 ６ レーザ光 ７ ソース領域 ８ ドレイン領域
フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｇ０２Ｆ 1/136 ５００ 9018−2Ｋ Ｈ０１Ｌ 21/22 Ｅ 9278−4Ｍ 21/225 Ｐ 9278−4Ｍ (72)発明者 クリストフ・シラ 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内 (72)発明者 ダラム・パル・ゴサイン 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内 (72)発明者 碓井 節夫 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内
Claims (1)
- 【特許請求の範囲】 【請求項１】 チャネル領域、ソース領域およびドレイ
ン領域形成用の第１の半導体層のうちの上記ソース領域
および上記ドレイン領域となる部分に接してソース領域
およびドレイン領域形成用の不純物を含有する第２の半
導体層を形成するとともに、上記第１の半導体層のうち
の上記チャネル領域となる部分にゲート絶縁膜を介して
対向するゲート電極を形成し、 上記ゲート電極をマスクとして上記第１の半導体層およ
び／または上記第２の半導体層にエネルギービームを照
射することにより上記ソース領域および上記ドレイン領
域を形成するようにした電界効果トランジスタの製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21481391A JPH0536721A (ja) | 1991-07-31 | 1991-07-31 | 電界効果トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21481391A JPH0536721A (ja) | 1991-07-31 | 1991-07-31 | 電界効果トランジスタの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0536721A true JPH0536721A (ja) | 1993-02-12 |
Family
ID=16661949
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21481391A Pending JPH0536721A (ja) | 1991-07-31 | 1991-07-31 | 電界効果トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0536721A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003515928A (ja) * | 1999-11-19 | 2003-05-07 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | トップゲート薄膜トランジスタおよびその製造方法 |
| US8383974B2 (en) | 2009-02-27 | 2013-02-26 | Omron Corporation | Switch device |
| JP2013219341A (ja) * | 2012-03-14 | 2013-10-24 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
-
1991
- 1991-07-31 JP JP21481391A patent/JPH0536721A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003515928A (ja) * | 1999-11-19 | 2003-05-07 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | トップゲート薄膜トランジスタおよびその製造方法 |
| US8383974B2 (en) | 2009-02-27 | 2013-02-26 | Omron Corporation | Switch device |
| JP2013219341A (ja) * | 2012-03-14 | 2013-10-24 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6078080A (en) | Asymmetrical transistor with lightly and heavily doped drain regions and ultra-heavily doped source region | |
| US6518102B1 (en) | Method for manufacturing transistor semiconductor devices with step of annealing to getter metal with phosphorous | |
| JP3325992B2 (ja) | 半導体装置の作製方法 | |
| KR970018635A (ko) | 다결정 실리콘층의 형성방법, 이 다결정 실리콘층을 포함하는 박막 트랜지스터, 그 제조방법 및 이 박막 트랜지스터를 포함하는 액정표시장치. | |
| US5923982A (en) | Method of making asymmetrical transistor with lightly and heavily doped drain regions and ultra-heavily doped source region using two source/drain implant steps | |
| JP4312741B2 (ja) | 液晶表示装置用薄膜トランジスタ基板およびその製造方法 | |
| JPH0691032B2 (ja) | 半導体装置の製造方法 | |
| JPH08213600A (ja) | 半導体装置及びその製造方法 | |
| JPH0536721A (ja) | 電界効果トランジスタの製造方法 | |
| JP3154139B2 (ja) | 相補型ｍｏｓ半導体装置の製造方法 | |
| US7192815B2 (en) | Method of manufacturing a thin film transistor | |
| JP3141656B2 (ja) | 薄膜半導体装置の製造方法 | |
| KR100482460B1 (ko) | 액정 표시 장치의 폴리실리콘-박막 트랜지스터 형성방법 | |
| JPH0334433A (ja) | 薄膜トランジスタの製造方法 | |
| JPH11204800A (ja) | 薄膜トランジスタ、およびその製造方法、並びに不純物導入装置 | |
| JP3413699B2 (ja) | 半導体装置およびその製造方法 | |
| JP3953605B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3430743B2 (ja) | 薄膜トランジスタの製造方法 | |
| US20060263954A1 (en) | Method of forming thin film transistor | |
| JP2861576B2 (ja) | 絶縁ゲート電界効果トランジスタの製造方法 | |
| JPH0851212A (ja) | 薄膜トランジスタの製造方法 | |
| JPH05166834A (ja) | 半導体装置の製造方法 | |
| JPH10189993A (ja) | 半導体装置及びその製造方法 | |
| JP3564866B2 (ja) | 半導体装置 | |
| JPH0352265A (ja) | 薄膜トランジスタ |