JPH11204800A

JPH11204800A - 薄膜トランジスタ、およびその製造方法、並びに不純物導入装置

Info

Publication number: JPH11204800A
Application number: JP15258398A
Authority: JP
Inventors: Hiroshi Tsutsu; 博司筒
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1997-11-14
Filing date: 1998-06-02
Publication date: 1999-07-30

Abstract

(57)【要約】【課題】オフ時電流およびＴＦＴ特性のばらつきを低
減し、ホットキャリアの発生等に起因するＴＦＴ特性の
劣化を防止して信頼性を向上させ、製造工程を簡略化し
て製造コストを低減できる薄膜トランジスタ、製造方
法、および不純物注入装置を提供する。【解決手段】バイアス電源２１ｂによりゲート電極１
４に＋３０ｋＶのバイアス電圧を印加した状態で多結晶
シリコン層１２にイオンドーピングを行うと、ゲート電
極１４の周囲にはバイアス電界３３が形成され、不純物
イオンは、進路が曲げられたり減速されたりし、また、
その作用はゲート電極１４から離れる程弱くなるため、
ソース領域１２ａおよびドレイン領域１２ｂとチャネル
領域１２ｃとの間に、不純物濃度がソース領域１２ａお
よびドレイン領域１２ｂに向けて連続的に徐々に高くな
る接合領域１２ｄ，１２ｄが形成される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、液晶表示装置や、
センサアレイ、ＳＲＡＭ（Static Random AccessMemory
）等に適用される薄膜トランジスタ、およびその製造
方法、また、薄膜トランジスタなどの半導体素子の製造
に使用される不純物導入装置に関するものである。

【０００２】

【従来の技術】近年、液晶表示装置等において、石英基
板等に堆積された半導体により構成された薄膜トランジ
スタ（以下「ＴＦＴ」と称する。）が多く用いられてい
る。また、比較的低温（概ね６００℃以下）で多結晶化
されたポリシリコンを用いる低温ポリシリコンＴＦＴ
は、高価な石英基板に代えて、安価なガラス基板を用い
つつ、良好なＴＦＴ特性を容易に得られるために注目を
集めている。

【０００３】ところが、これらのＴＦＴにおいては、半
導体層におけるソース領域またはドレイン領域と、ゲー
ト電極とがオーバラップしていると、リーク電流が生じ
やすくなるために、オフ時電流が大きくなりがちであ
る。

【０００４】そこで、上記のようなオフ時電流の低減を
図るために、図１０に示すように、多結晶シリコン層６
２にオフセットゲート領域６２ｄが設けられたオフセッ
ト構造のポリシリコンＴＦＴが提案されている（例えば
Proceedings of the 15th International Display Rese
arch Conference (1995) pp.941-942 ）。このようなＴ
ＦＴは、例えば陽極酸化法を用いて以下のように製造さ
れる。

【０００５】（１）ガラスから成る基板６１上の全面に
非晶質シリコン層を堆積させ、所定の形状にパターニン
グするとともに、エキシマレーザを照射し、上記非晶質
シリコン層を局所的に加熱溶融させて結晶化させ、多結
晶シリコン層６２を形成する。

【０００６】（２）多結晶シリコン層６２上に、ゲート
絶縁層６３となる、厚さが１２０ｎｍのＳｉＯ₂（二酸
化シリコン）層を形成した後、５５０℃に加熱してアニ
ールする。

【０００７】（３）アルミニウムから成るゲート電極６
４、および陽極酸化膜６５を形成する。これらのゲート
電極６４等の形成は、より詳しくは、次のようにして行
われる。

【０００８】（３−１）まず、アルミニウムを基板６１
上の全面に堆積させた後、第１回目の陽極酸化を行い、
アルミニウム層の表面に薄い陽極酸化層を形成する。

【０００９】（３−２）陽極酸化層の表面にレジスト層
６６を形成し、フォトリソグラフィーを用いたエッチン
グにより、アルミニウム層、および陽極酸化層を所定の
領域だけ残すように除去して、ゲート電極６４、および
上部陽極酸化膜６５ａを形成する。

【００１０】（３−３）第２回目の陽極酸化を行い、ゲ
ート電極６４における側面の露出部に新たな側部陽極酸
化膜６５ｂを形成した後、レジスト層６６を除去する。

【００１１】（３−２）第３回目の陽極酸化を行い、上
記上部陽極酸化膜６５ａおよび側部陽極酸化膜６５ｂの
内側に、さらに新たな内部陽極酸化膜６５ｃ形成する。

【００１２】（４）次に、上記陽極酸化膜６５をマスク
として、ドライエッチングによりＳｉＯ₂層をパターニ
ングすることにより、ゲート絶縁層６３を形成するとと
もに、多結晶シリコン層６２の一部を露出させる。ま
た、ウェットエッチングにより、側部陽極酸化膜６５ｂ
を除去する。

【００１３】（５）この状態で、イオンドーピングを行
うと、多結晶シリコン層６２における露出部（ゲート絶
縁層６３に覆われていない部分）に不純物イオンが注入
される。そこで、不純物イオンの注入されたソース領域
６２ａおよびドレイン領域６２ｂが形成される。また、
不純物イオンが注入されていない領域のうち、ゲート電
極６４の下方に位置する部分はゲート領域６２ｃになる
とともに、ゲート電極６４の下方に位置しない部分、す
なわち、ソース領域６２ａまたはドレイン領域６２ｂと
ゲート領域６２ｃとの間の領域はオフセットゲート領域
６２ｄとなる。

【００１４】（６）ＳｉＯ₂から成る層間絶縁層６７を
形成した後、コンタクトホール６８を形成する。

【００１５】（７）アルミニウムを用いてソース電極６
９およびドレイン電極７０を形成する。

【００１６】上記のようにして形成されたＴＦＴは、陽
極酸化膜６５を形成することによりオフセットゲート領
域６２ｄが形成されたオフセット構造を有しているため
に、リーク電流が生じにくく、オフ時電流が小さく抑え
られる。

【００１７】また、オフ時電流の低減を図った別のＴＦ
Ｔとしては、上記オフセットゲート領域６２ｄに代え
て、不純物の低濃度拡散領域を設けたＬＤＤ（Lightly
DopedDrain ）構造のものも知られている（例えば特公
平３−３８７５５）。

【００１８】

【発明が解決しようとする課題】しかしながら、上記従
来のオフセット構造を有するＴＦＴは、以下のような問
題点を有していた。

【００１９】すなわち、ソース領域６２ａまたはドレイ
ン領域６２ｂと、オフセットゲート領域６２ｄとの境界
部分では、不純物濃度が急激に変化するため、高電界が
かかる。それゆえ、ホットキャリアの発生などによるＴ
ＦＴ特性の劣化を招きやすい。

【００２０】また、陽極酸化法を用いてオフセットゲー
ト領域６２ｄを形成する場合、オフセットゲート領域６
２ｄの長さは、陽極酸化膜６５の膜厚により制御される
が、これを一定に保つことは容易ではなく、ＴＦＴ特性
のばらつきが大きくなりがちである。より具体的には、
例えばオフセット長が短い場合には、やはりオフ時電流
の増加やＴＦＴ特性の劣化を招く一方、オフセット長が
長い場合には、オン時抵抗が大きくなって、オン時電流
が減少する。それゆえ、例えば液晶表示装置に適用され
る場合のように基板上に多くのＴＦＴを形成する場合に
は、表示画面全体にわたって均一な表示を行わせること
が困難になる。

【００２１】さらに、陽極酸化法を用いる場合には、３
回の陽極酸化工程を必要とし、製造工程の増加および複
雑化を招き、製造コストが高くつく。

【００２２】一方、ＬＤＤ構造を有するＴＦＴでは、ソ
ース領域６２ａまたはドレイン領域６２ｂと、ゲート領
域６２ｃとの間で、不純物濃度が段階的に変化するた
め、多結晶シリコン層６２に作用する電界は多少低減さ
れるものの、不純物濃度が不連続であるために、やはり
ホットキャリアが発生しやすく、ＴＦＴ特性の劣化を確
実に防止することは困難である。しかも、ＴＦＴ特性の
ばらつきや、製造工程の増加、複雑化による製造コスト
の増大に関しては、陽極酸化法を用いたオフセット構造
のＴＦＴと同様である。

【００２３】本発明は、上記の点に鑑み、オフ時電流を
少なく抑えるとともに、ＴＦＴ特性のばらつきも低減で
きるうえ、ホットキャリアの発生等に起因するＴＦＴ特
性の劣化を防止して信頼性を向上させ、しかも、製造工
程を簡略化して製造コストを低減できる薄膜トランジス
タ、およびその製造方法、並びに不純物導入装置の提供
を目的としている。

【００２４】

【課題を解決するための手段】上記の目的を達成するた
め、請求項１の発明は、チャネル領域と、上記チャネル
領域の両側に配置されたソース領域、およびドレイン領
域とが形成された半導体層を有する薄膜トランジスタに
おいて、上記チャネル領域とソース領域との間、または
チャネル領域とドレイン領域との間の少なくとも一方
に、チャネル領域からソース領域またはドレイン領域に
向けて、不純物濃度が連続的に増加する接合領域が形成
されていることを特徴としている。

【００２５】このようなチャネル領域からソース領域ま
たはドレイン領域に向けて不純物濃度が連続的に増加す
る接合領域が形成されていることにより、リーク電流が
生じにくく、したがって、オフ時電流が小さく抑えられ
る。また、半導体層に作用する電界の集中が緩和され、
ホットキャリアが発生しにくくなるため、薄膜トランジ
スタの特性の劣化が防止され、信頼性の高い薄膜トラン
ジスタが得られる。

【００２６】請求項２の発明は、請求項１の薄膜トラン
ジスタであって、上記接合領域は、上記チャネル領域の
近傍に、不純物イオンと逆極性のバイアス電圧が印加さ
れた状態で、半導体層に不純物が導入されることによ
り、不純物濃度が連続的に変化するように形成されてい
ることを特徴としている。

【００２７】また、請求項３の発明は、請求項１の薄膜
トランジスタであって、上記接合領域は、半導体層に不
純物が導入された後に、エネルギビームの照射によって
上記不純物が拡散することにより、不純物濃度が連続的
に変化するように形成されていることを特徴としてい
る。

【００２８】このようにして形成された接合領域は、良
好な不純物濃度の連続性を有しているために、オフ時電
流の低減、および信頼性の向上が確実に図られる。

【００２９】請求項４の発明は、チャネル領域と、上記
チャネル領域の両側に配置されたソース領域、およびド
レイン領域とが形成された半導体層を有する薄膜トラン
ジスタの製造方法において、上記チャネル領域の近傍
に、不純物イオンと逆極性のバイアス電圧を印加した状
態で、半導体層に不純物を導入することを特徴としてい
る。

【００３０】このようにバイアス電圧を印加した状態で
半導体層に不純物を導入することにより、チャネル領域
に近いほど、不純物イオンの速度が減速されたり、進路
が曲げられたりするため、導入される不純物濃度が低く
なる一方、チャネル領域から遠いほど、不純物濃度が高
くなる。それゆえ、チャネル領域からソース領域、およ
びドレイン領域に向けて不純物濃度が連続的に増加する
接合領域を容易に形成することができ、したがって、オ
フ時電流の低減、および信頼性の向上を容易に図ること
ができる。また、バイアス電圧の大きさや、バイアス電
圧を印加する電極の位置や形状等を適宜設定することに
より、不純物濃度の分布、すなわち接合領域の長さや濃
度勾配を種々に、かつ正確に制御することができるの
で、所望の特性を有し、かつ、特性のばらつきの少ない
薄膜トランジスタを容易に得ることができる。しかも、
不純物をマスキングするための陽極酸化膜の形成などの
工程を必要としないので、生産性を向上させるととも
に、製造コストの低減を図ることが容易にできる。

【００３１】請求項５の発明は、請求項４の薄膜トラン
ジスタの製造方法であって、上記バイアス電圧をゲート
電極に印加することを特徴としている。

【００３２】この場合には、特にバイアス電圧を印加す
るための電極を形成することなく、バイアス電圧を印加
することが容易にできるとともに、チャネル領域、およ
び接合領域が自己整合的に形成されるので、寄生容量を
小さく抑え、特性を向上させることが容易にできるとと
もに、特性のばらつきを一層低減することができる。

【００３３】請求項６の発明は、チャネル領域と、上記
チャネル領域の両側に配置されたソース領域、およびド
レイン領域とが形成された半導体層を有する薄膜トラン
ジスタの製造方法において、半導体層における所定の領
域に不純物を導入する不純物導入工程と、上記半導体層
にエネルギビームを照射し、上記導入された不純物を上
記半導体層における不純物が導入されていない領域に拡
散させることにより、チャネル領域、ソース領域、ドレ
イン領域、および上記チャネル領域とソース領域との
間、またはチャネル領域とドレイン領域との間の少なく
とも一方に、チャネル領域からソース領域またはドレイ
ン領域に向けて、不純物濃度が連続的に増加する接合領
域を形成する拡散工程とを有することを特徴としてい
る。

【００３４】このように、半導体層にエネルギビームを
照射し、導入された不純物を拡散させることによって
も、チャネル領域からソース領域、およびドレイン領域
に向けて不純物濃度が連続的に増加する接合領域を容易
に形成することができ、したがって、オフ時電流の低
減、および信頼性の向上を容易に図ることができる。す
なわち、上記のように、不純物が導入された半導体層に
エネルギビーム、特に、高エネルギでパルス幅の短いパ
ルス状のエネルギビーム等を照射することによって、基
板の温度を実質的に歪み点温度以下に保ちつつ、半導体
層を局所的に溶融させると、半導体層が溶融している際
の不純物の拡散速度は固体中より数桁高いために、速い
速度で不純物を拡散させることが可能となる。より具体
的には、例えば、半導体としてシリコン、不純物として
リンを用いる場合には、溶融状態のシリコン中のリンの
拡散係数は１０^-4ｃｍ²／ｓｅｃのオーダーであり、エ
ネルギビームとしてパルス幅数十ｎｓｅｃのエキシマレ
ーザを用いると、レーザのパルスエネルギにもよるが、
１回の照射で、シリコンに導入されたリンが、導入され
ていない領域に向けて０．０１〜０．１μｍ程度拡散す
ることがわかった。そこで、不純物の拡散係数は、半導
体、および不純物の材料によって定まるので、エネルギ
ビームの照射条件（照射強度や照射時間、照射回数等）
を、半導体層に吸収されるエネルギ量、熱拡散量、半導
体層の熱容量などに応じて設定し、半導体層の溶融時間
や温度等を制御することにより、所望の長さにわたっ
て、チャネル領域からソース領域、およびドレイン領域
に向けて不純物濃度が連続的に増加する上記接合領域を
形成することができる。

【００３５】請求項７の発明は、請求項６の薄膜トラン
ジスタの製造方法であって、上記拡散工程において、同
時に上記半導体層の結晶化を行わせることを特徴として
いる。

【００３６】これにより、製造工程の増加を招くことな
く、オフ時電流の低減、および信頼性の向上を図った薄
膜トランジスタを製造することができる。

【００３７】請求項８の発明は、請求項６の薄膜トラン
ジスタの製造方法であって、上記拡散工程の後に、ゲー
ト電極を形成する工程を有することを特徴としている。

【００３８】このように、拡散工程の後に、ゲート電極
を形成することにより、エネルギビームをゲート電極に
よって遮蔽されることなく半導体層に照射することがで
きるので、確実に不純物を拡散させることができる。

【００３９】請求項９の発明は、請求項６の薄膜トラン
ジスタの製造方法であって、さらに、上記不純物導入工
程に先だって、半導体層上にゲート電極を形成する工程
を有し、上記不純物導入工程では、上記ゲート電極をマ
スクとして、上記半導体層における所定の領域に不純物
を導入するとともに、上記拡散工程では、上記半導体層
における上記ゲート電極が形成されている側と反対側か
ら、上記半導体層にエネルギビームを照射することを特
徴としている。

【００４０】このように、ゲート電極をマスクとして、
上記半導体層における所定の領域に不純物を導入するこ
とにより、自己整合的に不純物の導入が行われるので、
寄生容量を小さく抑え、特性を向上させることが容易に
でき、また、薄膜トランジスタの特性のばらつきを小さ
く抑えることが容易にできるとともに、ゲート電極が形
成されている側と反対側から、上記半導体層にエネルギ
ビームを照射することにより、エネルギビームをゲート
電極によって遮蔽されることなく半導体層に照射するこ
とができるので、確実に不純物を拡散させることができ
る。

【００４１】請求項１０の発明は、請求項６の薄膜トラ
ンジスタの製造方法であって、さらに、上記不純物導入
工程に先だって、ゲート電極を形成する工程と、上記ゲ
ート電極を覆うように半導体層を形成する工程とを有す
ることを特徴としている。

【００４２】このように、ゲート電極を覆うように半導
体層を形成することによって、やはり、エネルギビーム
をゲート電極によって遮蔽されることなく半導体層に照
射することができるので、確実に不純物を拡散させた逆
スタガ型の薄膜トランジスタを製造することができる。

【００４３】請求項１１の発明は、請求項１０の薄膜ト
ランジスタの製造方法であって、さらに、上記半導体層
を覆うように感光体層を形成する工程と、上記感光体層
を上記ゲート電極が形成されている側から露光すること
によりマスク層を形成する工程とを有し、上記不純物導
入工程では、上記マスク層をマスクとして、上記半導体
層における所定の領域に不純物を導入するとともに、上
記拡散工程では、上記半導体層における上記ゲート電極
が形成されている側と反対側から、上記半導体層にエネ
ルギビームを照射することを特徴としている。

【００４４】このように、感光体層をゲート電極をマス
クとして露光してマスク層を形成し、このマスク層をマ
スクとして、不純物を導入することによって、自己整合
的に不純物の導入が行われるので、寄生容量を小さく抑
え、特性を向上させることが容易にでき、また、薄膜ト
ランジスタの特性のばらつきを小さく抑えることが容易
にできるとともに、エネルギビームをゲート電極によっ
て遮蔽されることなく半導体層に照射することができる
ので、確実に不純物を拡散させることができる。

【００４５】請求項１２の発明は、請求項６の薄膜トラ
ンジスタの製造方法であって、上記拡散工程では、上記
エネルギビームが、上記ソース領域、またはドレイン領
域からチャネル領域の方向に向けて走査されて照射され
ることを特徴としている。

【００４６】これにより、エネルギビームの走査進行方
向への不純物の拡散が促進されるので、チャネル領域か
らソース領域、およびドレイン領域に向けて不純物濃度
が連続的に増加する接合領域を一層容易に形成すること
ができる。

【００４７】請求項１３の発明は、請求項１２の薄膜ト
ランジスタの製造方法であって、上記エネルギビーム
は、走査進行方向と反対側に向けて照射強度が減少する
強度分布を有することを特徴としている。

【００４８】これにより、接合領域が徐冷されながら形
成されやすいので、チャネル領域からソース領域、およ
びドレイン領域に向けて不純物濃度が連続的に増加する
接合領域をより一層確実に形成することができる。

【００４９】請求項１４の発明は、請求項６の薄膜トラ
ンジスタの製造方法であって、上記拡散工程では、上記
エネルギビームが、上記ソース領域、またはドレイン領
域からチャネル領域の方向に向けて往復走査されて照射
されることを特徴としている。

【００５０】これにより、ソース領域、およびドレイン
領域と、チャネル領域との何れの間にも、確実に接合領
域を形成することができる。

【００５１】請求項１５の発明は、請求項１４の薄膜ト
ランジスタの製造方法であって、上記エネルギビーム
は、走査進行方向と反対側に向けて照射強度が減少する
強度分布を有することを特徴としている。

【００５２】これにより、接合領域が徐冷されながら形
成されやすいので、チャネル領域からソース領域、およ
びドレイン領域に向けて不純物濃度が連続的に増加する
接合領域をより一層確実に形成することができる。

【００５３】請求項１６の発明は、請求項６の薄膜トラ
ンジスタの製造方法であって、上記エネルギビームは、
間欠的に照射されることを特徴としている。

【００５４】これにより、半導体層が形成されている基
板の温度上昇を小さく抑えつつ、半導体層を局所的に高
温に加熱し、不純物の拡散を十分行わせることが容易に
できる。

【００５５】請求項１７の発明は、不純物をイオン化さ
せるイオン化手段と、イオン化された不純物を半導体層
に向けて加速する加速手段とを備え、半導体層に不純物
を導入する不純物導入装置において、さらに、半導体層
における所定の領域の近傍に、上記不純物イオンと逆極
性のバイアス電圧を印加するバイアス電圧印加手段を備
えたことを特徴としている。

【００５６】このようなバイアス電圧印加手段を備える
ことにより、チャネル領域からソース領域、およびドレ
イン領域に向けて不純物濃度が連続的に増加する接合領
域が形成されるように、半導体層に不純物を導入するこ
とが容易にできる。

【００５７】

【発明の実施の形態】以下、本発明の実施の形態を図面
を用いて説明する。

【００５８】（実施の形態１）（薄膜トランジスタの構成）まず、本発明の実施の形態
１に係る薄膜トランジスタ（以下「ＴＦＴ」と称す
る。）の構成について説明する。

【００５９】このＴＦＴ１０は、図１に示すように、基
板１１（例えばコーニング社製＃１７３７ガラス）上
に、膜厚が３０〜１５０ｎｍの多結晶シリコン層１２、
膜厚が１００ｎｍのＳｉＯ₂から成るゲート絶縁層１
３、例えばアルミニウムから成るゲート電極１４、およ
びＳｉＯ₂（二酸化シリコン）から成る層間絶縁層１５
が、順に積層されて構成されている。このＴＦＴ１０に
は、さらに、例えばアルミニウムから成り、ゲート絶縁
層１３および層間絶縁層１５に形成されたコンタクトホ
ール１６，１６を介してソース領域１２ａまたはドレイ
ン領域１２ｂに接続された、ソース電極１７、およびド
レイン電極１８が設けられている。

【００６０】上記基板１１は、ガラス基板１１ａにＳｉ
Ｏ₂のバッファー層１１ｂが形成されて成り、ガラス基
板１１ａ中の不純物が多結晶シリコン層１２に拡散する
のを防止し得るようになっている。

【００６１】上記多結晶シリコン層１２は、非晶質シリ
コンが結晶化された後、ゲート電極１４をマスクとした
イオンドーピングによって、ドナーまたはアクセプタと
なる不純物（例えばリン）が注入されることにより、ソ
ース領域１２ａ、ドレイン領域１２ｂ、およびゲート電
極１４の下方に位置するチャネル領域１２ｃが形成され
て成っている。また、上記ソース領域１２ａ、およびド
レイン領域１２ｂと、チャネル領域１２ｃとの間には、
後述するようにイオンドーピングの際に３０ｋＶのバイ
アス電圧を印加することにより、図２に示すように、不
純物濃度が連続的に徐々に変化した接合領域１２ｄ，１
２ｄが形成されている。ここで、チャネル領域１２ｃに
は、閾値電圧を制御するためにわずかに不純物を含ませ
るようにしても良い。

【００６２】上記のようにソース領域１２ａ、およびド
レイン領域１２ｂと、チャネル領域１２ｃとの間に接合
領域１２ｄ，１２ｄが形成されていることにより、ソー
ス領域１２ａとドレイン領域１２ｂとの間のリーク電流
が減少するため、図３に示すように、オフ時電流が小さ
く抑えられる。また、接合領域１２ｄ，１２ｄは、不純
物濃度が連続的に徐々に変化しているため、電界の集中
が緩和され、ホットキャリアの発生などによるＴＦＴ特
性の劣化が防止されるので、高い信頼性が得られる。

【００６３】（不純物注入装置の構成）次に、上記のよ
うなＴＦＴ１０の製造過程において用いられ、多結晶シ
リコン層１２に不純物を注入する不純物注入装置につい
て説明する。

【００６４】この不純物注入装置には、図４に示すよう
に、ＴＦＴ１０が載置される載置部２１と、この載置部
２１の上方に配置され、不純物イオンを発生するイオン
発生部２２と、発生した不純物イオンをＴＦＴ１０に向
けて加速するイオン加速部２３とが設けられている。

【００６５】上記載置部２１には、導電性のテーブル２
１ａが設けられている。このテーブル２１ａには、ＴＦ
Ｔ１０のゲート電極１４に約＋３０ｋＶのバイアス電圧
を印加するためのバイアス電源２１ｂの負極が接続され
ている。

【００６６】イオン発生部２２には、水素などで希釈し
たホスフィン（ＰＨ₃）やジボラン（Ｂ₂Ｈ₆）などの原
料ガス３１をプラズマ分解によりイオン化させてイオン
源３２とするためのイオン化電極２２ａ、および高周波
電源２２ｂが設けられている。上記高周波電源２２ｂ
は、例えば周波数が１３．５６ＭＨｚ、電力が５０Ｗの
高周波を出力するようになっている。また、イオン発生
部２２には、さらに、イオン化された不純物イオンを引
き出すための引出電極２２ｃ、および例えば１４ｋＶの
引出電源２２ｄが接続されている。

【００６７】また、イオン加速部２３には、イオン発生
部２２から引き出された不純物イオンをＴＦＴ１０に向
けて加速する加速電極２３ａ、および例えば５６ｋＶの
加速電源２３ｂが設けられている。また、負電荷を持つ
電子が逆方向に加速されるのを防ぐ抑制電極２３ｃ、お
よび例えば１ｋＶの抑制電源２３ｄが設けられている。

【００６８】（ＴＦＴの製造方法）ＴＦＴ１０は、上記
のような不純物注入装置を用いて、次のようにして製造
される。

【００６９】（１）まず、ガラス基板１１ａにバッファ
ー層１１ｂが形成されて成る基板１１上の全面に、例え
ばシラン（ＳｉＨ₄）を原料ガスとして用い、減圧ＣＶ
Ｄ法によって、膜厚が３０〜１５０ｎｍの非晶質シリコ
ン層を形成し、フォトリソグラフィーを用いたエッチン
グによりトランジスタが形成される以外の部分を除去し
た後、ＸｅＣｌエキシマレーザを用いたレーザアニール
により結晶化させて、多結晶シリコン層１２を形成する
（図５（ａ））。

【００７０】（２）ＴＥＯＳ（Tetraethylorthosilicat
e:(C₂H₅O)₄Si）を原料ガスとして用い、プラズマＣＶＤ
法によって、ゲート絶縁層１３となるＳｉＯ₂を１００
ｎｍの厚さで全面に堆積させる（図５（ｂ））。

【００７１】（３）例えばアルミニウムのスパッタリン
グ、およびパターニングにより、ゲート電極１４、およ
び図示しないゲート配線パターンを形成する。

【００７２】（４）上記多結晶シリコン層１２等が形成
された基板１１を前記不純物注入装置のテーブル２１ａ
に載置し、バイアス電源２１ｂによりゲート電極１４に
＋３０ｋＶのバイアス電圧を印加した状態で、不純物イ
オンの質量分離を行うことなく、イオンドーピングを行
う。より詳しくは、水素希釈ホスフィン（ＰＨ₃）など
の原料ガス３１を高周波放電によりプラズマ分解してイ
オン化させ、７０ｋＶの電圧（引出電圧１４ｋＶ＋加速
電圧５６ｋＶ）により、１×１０¹⁵ｃｍ^-2の総ドーズ量
で多結晶シリコン層１２に不純物を注入し、ソース領域
１２ａ、ドレイン領域１２ｂ、およびチャネル領域１２
ｃを形成する（図５（ｃ））。

【００７３】その際、上記のようにゲート電極１４とテ
ーブル２１ａとの間に３０ｋＶのバイアス電圧が印加さ
れていることにより、ゲート電極１４の周囲には同図に
示すようにバイアス電界３３が形成される。そこで、イ
オン加速部２３から発せられた不純物イオンは、進路が
曲げられたり減速されたりし、また、その作用はゲート
電極１４から離れる程弱くなるため、多結晶シリコン層
１２におけるソース領域１２ａおよびドレイン領域１２
ｂとチャネル領域１２ｃとの間には、ゲート電極１４の
端部の下方位置からの距離に応じた確率分布密度で不純
物が注入され、不純物濃度がソース領域１２ａおよびド
レイン領域１２ｂに向けて連続的に徐々に高くなる接合
領域１２ｄ，１２ｄが形成される。

【００７４】ここで、バイアス電圧は上記のように３０
ｋＶに限らないが、例えば前記図３に示すように、バイ
アス電圧が高いほど、オフ時電流を小さく抑えることが
できる。それゆえ、ゲート絶縁層１３の種類や厚さ、ま
た、加速電圧やドーズ量等の注入条件や所望のＴＦＴ特
性等に応じて、例えば数ｋＶ〜７０ｋＶの範囲などで適
宜設定すれば良い。

【００７５】（５）不純物が注入された多結晶シリコン
層１２を４００℃以上に保つ熱アニール処理や、エキシ
マレーザの照射、またはＲＴＡ（Rapid Thermal Annea
l）等による局所的な加熱処理を行い、注入された不純
物の活性化を行う。なお、前記不純物の注入の際に同時
に注入された水素による自己活性化により十分なＴＦＴ
特性が得られる場合には、この工程は必ずしも行わなく
ても良い。

【００７６】（６）ＴＥＯＳ（Tetraethylorthosilicat
e:(C₂H₅O)₄Si）を原料ガスとして用い、プラズマＣＶＤ
法によって、ＳｉＯ₂を全面に堆積させて層間絶縁層１
５を形成する。

【００７７】（７）ゲート絶縁層１３、および層間絶縁
層１５にコンタクトホール１６，１６を形成した後、例
えばアルミニウムのスパッタリング、およびフォトリソ
グラフィーを用いたエッチングによるパターニングによ
り、ソース電極１７、およびドレイン電極１８を形成し
て、前記図１に示すＴＦＴ１０が得られる。

【００７８】なお、本実施の形態１においては、非晶質
シリコン層を減圧ＣＶＤ法によって形成する例を示した
が、これに限らず、プラズマＣＶＤ法やスパッタ法等に
よって形成しても良い。

【００７９】また、非晶質シリコン層を結晶化させて多
結晶シリコン層１２を形成するためにＸｅＣｌエキシマ
レーザを用いる例を示したが、これに限らず、ＡｒＦ、
ＫｒＦ等のエキシマレーザや、Ａｒレーザ等を用いても
よく、また、６００℃程度のアニールによる固相成長を
行わせるようにしても良い。ただし、固相成長を行わせ
る場合には、基板１１として固相成長温度に耐え得るも
のを用いる必要がある。

【００８０】また、よりＴＦＴ特性を向上させるために
は、多結晶シリコン層１２を形成した後に、水素プラズ
マにさらしたり、水素アニール等の工程を行うことによ
り、多結晶シリコン層１２中の結晶粒界や結晶粒内のト
ラップ準位を補償して、結晶性を向上させることが望ま
しい。

【００８１】また、半導体材料として多結晶シリコンを
用いるものに限らず、非晶質シリコンや単結晶シリコン
を用いてもよく、さらに、他の半導体材料、例えばゲル
マニウム（Ｇｅ）やシリコン・ゲルマニウム合金（Ｓｉ
Ｇｅ）等を用いても良い。

【００８２】また、ゲート絶縁層１３や層間絶縁層１５
として、ＴＥＯＳを用いたプラズマＣＶＤ法により形成
されたＳｉＯ₂の薄膜を用いる例を示したが、他の方
法、例えばＡＰ−ＣＶＤ（Atmospheric Pressure CVD）
法や、ＬＴＯ（Low Temperature Oxide ）、ＥＣＲ−Ｃ
ＶＤ等により形成されたＳｉＯ₂を用いても良いことは
言うまでもない。さらに、ＳｉＯ₂に限らず、窒化シリ
コンや酸化タンタル、酸化アルミニウム等の薄膜も用い
てもよいし、これらの薄膜の積層構造を形成するように
しても良い。

【００８３】また、ゲート電極１４、ソース電極１７、
およびドレイン電極１８の材料としてアルミニウムを用
いた例を示したが、アルミニウムの他に、タンタル（Ｔ
ａ）や、モリブデン（Ｍｏ）、クロム（Ｃｒ）、チタン
（Ｔｉ）等の金属またはこれらの合金を用いても良く、
さらに、不純物を多量に含む多結晶シリコンや多結晶シ
リコン・ゲルマニウム合金、ＩＴＯなどの透明導電層等
を用いても良い。

【００８４】また、多結晶シリコン層１２に注入する不
純物としてドナーとなるリンを用い、ｎチャネルのＴＦ
Ｔを形成する例を示したが、アルミニウム等を用いても
よく、また、アクセプタとなるボロンや砒素等を用いて
ｐチャネルのＴＦＴを形成しても良い。さらに、ドナー
となる不純物、およびアクセプタとなる不純物を選択的
に注入して、同一の基板上にｐチャネルおよびｎチャネ
ルのＴＦＴを形成し、ＣＭＯＳ回路を構成するようにし
てもよい。

【００８５】また、不純物イオンの質量分離を行うこと
なく、多結晶シリコン層１２に不純物を注入する例を示
したが、磁場によって質量分離を行うようにしても良
い。

【００８６】また、原料ガス３１を高周波放電によりプ
ラズマ分解してイオン化させたイオン源３２を用いる例
を示したが、アーク放電によりイオン化させたものな
ど、他のイオン源を用いるようにしても良い。

【００８７】また、基板１１上に複数のＴＦＴ１０を形
成する場合には、各ＴＦＴ１０のゲート電極１４に共通
に接続された配線パターンを形成してバイアス電圧を印
加し、不純物の注入後に上記配線パターンを除去するな
どしても良い。この場合には、各ゲート電極１４にバイ
アス電圧を印加するためのバイアス電源２１ｂの接続を
容易に行うことができる。

【００８８】また、バイアス電圧は、ゲート電極１４に
印加するのに限らず、別途設けた電極に印加するように
しても良い。

【００８９】また、本発明は、ゲート電極１４が基板１
１側に設けられた逆スタガ型のＴＦＴに適用しても良
い。

【００９０】（実施の形態２）上記実施の形態１と同様
のＴＦＴを不純物の拡散により製造する製造方法につい
て説明する。

【００９１】（１）まず、図６（ａ）に示すように、基
板１１上の全面に、例えばジシラン（Ｓｉ₂Ｈ₆）を原料
ガスとして用い、減圧ＣＶＤ法によって、膜厚３０〜１
５０ｎｍの非晶質シリコン層１２’を形成する。次に、
チャネル領域１２ｃを形成する領域上に、例えばレジス
トによりドーピングマスク３６を形成して、イオンドー
ピングを行う。より詳しくは、水素希釈ホスフィン（Ｐ
Ｈ₃）のプラズマを生成し、質量分離を行わずに、５〜
１０ｋＶの加速電圧により、１×１０¹⁵ｃｍ^-2の総ドー
ズ量で非晶質シリコン層１２’に不純物としてのリンイ
オンを注入し、ソース領域１２ａ、ドレイン領域１２
ｂ、およびチャネル領域１２ｃを形成する。

【００９２】（２）図６（ｂ）に示すように、ドーピン
グマスク３６を除去した後、ＸｅＣｌエキシマレーザを
用いたレーザアニールにより、非晶質シリコン層１２’
を結晶化させるとともに、不純物の活性化、および拡散
を行わせて、多結晶シリコン層１２を形成する。より詳
しくは、例えば、非晶質シリコン層１２’の膜厚が５０
ｎｍの場合には、パルス幅が５０ｎｓで発振周波数が３
００Ｈｚのパルス状のレーザビームを走査しながら、エ
ネルギ密度が３００ｍＪ／ｃｍ²、各パルスごとの照射
領域のオーバラップが９８％、一個所当たりの平均照射
回数が５０回になるように照射する。すなわち、従来の
結晶化を行う場合（例えばオーバラップが９０％、照射
回数が１０回）よりも大きなエネルギを与えることによ
り、ソース領域１２ａおよびドレイン領域１２ｂ中の不
純物がチャネル領域１２ｃに向けて拡散し、ソース領域
１２ａおよびドレイン領域１２ｂとチャネル領域１２ｃ
との間に、約１μｍにわたって不純物濃度が徐々に変化
する接合領域１２ｄ，１２ｄが形成される。

【００９３】（３）フォトリソグラフィーを用いたエッ
チングにより、図６（ｃ）に示すように、トランジスタ
が形成される以外の部分を除去し、多結晶シリコン層１
２を例えば５０μｍ×２０μｍの島状に残す。

【００９４】（４）ＴＥＯＳ（Tetraethylorthosilicat
e:(C₂H₅O)₄Si）を原料ガスとして用い、プラズマＣＶＤ
法によって、図６（ｄ）に示すように、ゲート絶縁層１
３となるＳｉＯ₂を１００ｎｍの厚さで全面に堆積させ
る。また、例えばアルミニウムのスパッタリング、およ
びパターニングにより、ゲート電極１４、および図示し
ないゲート配線パターンを形成する。ここで、上記ゲー
ト電極１４は、過大なオフセットが形成されることによ
るオン時電流の低下を防止するために、その端面が少な
くともチャネル領域１２ｃ上に位置しないように（ソー
ス領域１２ａ、ドレイン領域１２ｂ、または接合領域１
２ｄ上に位置するように）パターニングすることが好ま
しい。ただし、寄生容量やオフ時電流の低減のために
は、ゲート電極１４が接合領域１２ｄ上に位置するほう
がよい。

【００９５】（５）実施の形態１の（６）（７）と同様
に、層間絶縁層１５、コンタクトホール１６，１６ソー
ス電極１７、およびドレイン電極１８を形成して、図６
（ｅ）に示すＴＦＴ１０が得られる。

【００９６】なお、上記の例では、非晶質シリコン層１
２’の結晶化、不純物の活性化、および拡散を行わせる
ために、ＸｅＣｌエキシマレーザを用いる例を示した
が、これに限らず、ＡｒＦ、ＫｒＦ等のエキシマレーザ
や、Ａｒレーザ、電子ビーム、ストリップヒータ、ラン
プ光源等を用いてもよい。ここで、不純物の拡散を十分
行わせ、かつ、基板１１が歪みを生じる温度まで加熱さ
れないようにするためには、上記のようにパルス状のレ
ーザビーム等を照射することが好ましく、連続発振のＡ
ｒレーザや、電子ビーム、ストリップヒータ、ランプ光
源等を用いる場合には、機械式チョッパなどによりパル
ス状のエネルギビームにすることが好ましい。

【００９７】また、レーザビーム等の照射条件は、上記
のものに限らず、半導体層の材料や厚さ、形状等に応じ
て、例えば、パルス幅が１０ｎｓｅｃ〜１μｓｅｃ、エ
ネルギ密度が１５０〜５００ｍＪ／ｃｍ²、一個所当た
りの平均照射回数が５０〜３００回などに設定すればよ
い。また、接合領域１２ｄの長さは、ゲート電極１４の
パターニング精度等に応じて、例えば０．５〜３μｍ程
度に設定すればよい。

【００９８】また、非晶質シリコン層１２’の結晶化
と、不純物の活性化、および拡散を同時に行わせる例を
示したが、これに限らず、一旦結晶化を行わせた後に、
拡散を行わせるなどしてもよい。この場合、結晶化は、
６００℃程度のアニールによる固相成長で行わせるよう
にしてもよい。ただし、固相成長の場合には、基板とし
て固相成長温度に耐える基板を用いなければならない
が、ニッケル（Ｎｉ）やパラジウム（Ｐｄ）などの触媒
を用いて固相成長の低温化を図ることも可能である。

【００９９】さらに、非晶質シリコン層や、ゲート絶縁
層１３、層間絶縁層１５等の形成方法、半導体材料や、
ゲート絶縁層１３、ゲート電極１４、不純物等の材料、
水素アニール処理などに関しても、前記実施の形態１で
説明したのと同様の変形が可能である。

【０１００】また、前記実施の形態１のようにバイアス
電圧を印加した状態で不純物イオンの注入を行うととも
に、さらに、上記のように不純物の拡散を行わせるよう
にしてもよい。

【０１０１】（実施の形態３）上記実施の形態１と同様
のＴＦＴを、ゲート電極をマスクとして不純物を注入す
るとともに、この不純物の拡散により製造する製造方法
について説明する。

【０１０２】（１）まず、実施の形態１の（１）と同様
に、基板１１上の全面に膜厚が３０〜１５０ｎｍの非晶
質シリコン層を形成する。次に、６００℃の温度で非晶
質シリコン層を固相成長をさせて多結晶化させた後、フ
ォトリソグラフィーを用いたエッチングによりトランジ
スタが形成される以外の部分を除去して、島状の多結晶
シリコン層１２を形成する（図７（ａ））。

【０１０３】（２）実施の形態１の（２）（３）と同様
に、ゲート絶縁層１３、ゲート電極１４、および図示し
ないゲート配線パターンを形成する（図７（ｂ））。

【０１０４】（３）水素希釈ホスフィン（ＰＨ₃）のプ
ラズマを生成し、質量分離を行わずに、８０ｋＶの加速
電圧により、ゲート電極１４をマスクとして、１×１０
¹⁵ｃｍ ^-2の総ドーズ量で多結晶シリコン層１２に不純物
としてのリンイオンを注入し、ソース領域１２ａ、ドレ
イン領域１２ｂ、およびチャネル領域１２ｃを形成する
（図７（ｃ））。

【０１０５】（４）図７（ｄ）に示すように、ＸｅＣｌ
エキシマレーザのレーザビームを基板１１側から多結晶
シリコン層１２に照射し、不純物の活性化、および拡散
を行わせる。より詳しくは、例えば、多結晶シリコン層
１２の膜厚が５０ｎｍの場合には、パルス幅が５０ｎｓ
で発振周波数が３００Ｈｚのパルス状のレーザビームを
走査しながら、基板１１による吸収を考慮して、エネル
ギ密度が３００〜１０００ｍＪ／ｃｍ²、各パルスごと
の照射領域のオーバラップが９０〜９９％、一個所当た
りの平均照射回数が１０〜１００回になるように照射す
る。これにより、ソース領域１２ａおよびドレイン領域
１２ｂ中のリンがチャネル領域１２ｃに向けて拡散し、
ソース領域１２ａおよびドレイン領域１２ｂとチャネル
領域１２ｃとの間に、０．５〜１μｍにわたって不純物
濃度が徐々に変化する接合領域１２ｄ，１２ｄが形成さ
れる。

【０１０６】（５）実施の形態１の（６）（７）と同様
に、層間絶縁層１５、ソース電極１７、およびドレイン
電極１８を形成して、図７（ｅ）に示すＴＦＴ１０が得
られる。

【０１０７】上記のように、ゲート電極１４をマスクと
してイオン注入を行うことにより、ソース領域１２ａ、
ドレイン領域１２ｂ、およびチャネル領域１２ｃが自己
整合的に形成されるので（セルフアラインメント）、各
領域とゲート電極１４との位置ずれ等が生じることはな
く、また、レーザビームは基板１１側から照射されるの
で、ゲート電極１４によって遮蔽されることなく、確実
に不純物の拡散を行わせることができる。

【０１０８】なお、上記の例では、非晶質シリコン層を
多結晶化させるために、６００℃の温度で固相成長を行
わせる例を示したが、ニッケル（Ｎｉ）やパラジウム
（Ｐｄ）などの触媒を用いて、より低温で固相成長させ
るようにしてもよいし、レーザアニールなどの他の結晶
化の手法を用いてもよい。

【０１０９】また、非晶質シリコン層を多結晶化させた
後に、不純物の活性化、および拡散を行わせる例を示し
たが、前記実施の形態１、２と同様に、非晶質シリコン
層の結晶化と、不純物の活性化、および拡散を同時に行
わせるようにしてもよい。

【０１１０】また、不純物の活性化、および拡散を行わ
せるために、ＸｅＣｌエキシマレーザを用いる例を示し
たが、前記実施の形態１、２における非晶質シリコン層
の結晶化、不純物の活性化、および拡散の変形例で説明
したように、種々のエネルギビームを用いてもよい。

【０１１１】さらに、非晶質シリコン層や、ゲート絶縁
層１３、層間絶縁層１５等の形成方法、半導体材料や、
ゲート絶縁層１３、ゲート電極１４、不純物等の材料、
水素アニール処理などに関しても、前記実施の形態１で
説明したのと同様の変形が可能である。

【０１１２】（実施の形態４）図８（ｅ）に示すよう
に、ゲート電極が基板側に設けられた逆スタガ型のＴＦ
Ｔを製造する製造方法について説明する。

【０１１３】（１）まず、ガラス基板１１ａにバッファ
ー層１１ｂが形成されて成る基板１１（例えばコーニン
グ社製＃１７３７ガラス）上に、例えばクロム（Ｃｒ）
をスパッタ法によって堆積し、フォトリソグラフィーを
用いたエッチングによりパターニングしてゲート電極１
４を形成する。次に、ＴＥＯＳ（Tetraethylorthosilic
ate:(C₂H₅O)₄Si）を原料ガスとして用い、プラズマＣＶ
Ｄ法によって、ＳｉＯ₂を１００ｎｍの厚さで全面に堆
積させ、ゲート絶縁層１３を形成する。さらに、プラズ
マＣＶＤ法によって、膜厚が３０〜１５０ｎｍの非晶質
シリコン層１２’を形成する（図８（ａ））。

【０１１４】（２）ポジ型のフォトレジストを全面に塗
布した後、基板１１側から光を照射し、現像して、ドー
ピングマスク３６を形成する。すなわち、フォトレジス
トにおける、ゲート電極１４によって遮光されるゲート
電極１４上以外の部分を露光し、現像により除去して、
ゲート電極１４とほぼ同一形状のドーピングマスク３６
を形成する。次に、水素希釈ホスフィン（ＰＨ₃）のプ
ラズマを生成し、質量分離を行わずに、５〜１０ｋＶの
加速電圧により、１×１０¹⁵ｃｍ^-2の総ドーズ量で非晶
質シリコン層１２’に不純物としてのリンイオンを注入
するイオンドーピングを行い、ソース領域１２ａ、ドレ
イン領域１２ｂ、およびチャネル領域１２ｃを形成する
（図８（ｂ））。

【０１１５】上記のように、ゲート電極１４をマスクと
した露光によって形成されたドーピングマスク３６を用
いてイオン注入を行うことにより、ソース領域１２ａ、
ドレイン領域１２ｂ、およびチャネル領域１２ｃが自己
整合的に形成されるので（セルフアラインメント）、各
領域とゲート電極１４との位置ずれ等が生じることがな
い。

【０１１６】（３）実施の形態２の（２）と同様に、ド
ーピングマスク３６を除去した後、ＸｅＣｌエキシマレ
ーザを用いたレーザアニールにより、非晶質シリコン層
１２’を結晶化させるとともに、不純物の活性化、およ
び拡散を行わせて、接合領域１２ｄを有する多結晶シリ
コン層１２を形成する。ただし、上記のように、ソース
領域１２ａ、ドレイン領域１２ｂ、およびチャネル領域
１２ｃが自己整合的に形成されているため、接合領域１
２ｄの長さに関しては、ゲート電極１４と多結晶シリコ
ン層１２における各領域との位置ずれを考慮する必要は
ない。具体的には、例えば非晶質シリコン層１２’の膜
厚が５０ｎｍの場合には、パルス幅が５０ｎｓで発振周
波数が３００Ｈｚのパルス状のレーザビームを走査しな
がら、エネルギ密度が１５０〜５００ｍＪ／ｃｍ²、各
パルスごとの照射領域のオーバラップが９０〜９９％
（９８％）、一個所当たりの平均照射回数が５０回にな
るように照射することにより、ソース領域１２ａおよび
ドレイン領域１２ｂとチャネル領域１２ｃとの間に、
０．５〜１．５μｍにわたって不純物濃度が徐々に変化
する接合領域１２ｄ，１２ｄが形成される（図８
（ｃ））。

【０１１７】（４）フォトリソグラフィーを用いたエッ
チングにより、図８（ｄ）に示すように、トランジスタ
が形成される以外の部分を除去し、多結晶シリコン層１
２を島状に残す。

【０１１８】（５）例えばアルミニウムのスパッタリン
グ、およびフォトリソグラフィーを用いたエッチングに
よるパターニングにより、ゲート電極１４、および図示
しないゲート配線パターンを形成して、図８（ｅ）に示
すＴＦＴ１０が得られる。

【０１１９】なお、本実施の形態４においては、非晶質
シリコン層をプラズマＣＶＤ法によって形成する例を示
したが、これに限らず、実施の形態１〜３と同様の減圧
ＣＶＤ法や、スパッタ法等によって形成しても良い。

【０１２０】また、前記実施の形態２で説明したよう
に、一旦、非晶質シリコン層１２’の結晶化を行わせた
後に、拡散を行わせたり、その場合に、結晶化を、６０
０℃程度のアニールによる固相成長で行わせるようにし
てもよく、さらに、基板として固相成長温度に耐える基
板を用いたり、ニッケル（Ｎｉ）やパラジウム（Ｐｄ）
などの触媒を用いて固相成長の低温化を図ったりしても
よい。

【０１２１】また、非晶質シリコン層１２’の結晶化、
不純物の活性化、および拡散を行わせるために、ＸｅＣ
ｌエキシマレーザを用いる例を示したが、前記実施の形
態２における不純物の活性化、および拡散の変形例で説
明したように、種々のエネルギビームを用いてもよい。

【０１２２】また、ゲート電極１４としてクロム（Ｃ
ｒ）、ソース電極１７、およびドレイン電極１８の材料
としてアルミニウム（Ａｌ）を用いた例を示したが、そ
れぞれ、アルミニウムや、タンタル（Ｔａ）、モリブデ
ン（Ｍｏ）、クロム（Ｃｒ）、チタン（Ｔｉ）等の金属
またはこれらの合金を用いても良く、さらに、不純物を
多量に含む多結晶シリコンや多結晶シリコン・ゲルマニ
ウム合金、ＩＴＯなどの透明導電層等を用いても良い。

【０１２３】さらに、非晶質シリコン層や、ゲート絶縁
層１３等の形成方法、半導体材料や、ゲート絶縁層１
３、不純物等の材料、水素アニール処理などに関して
も、前記実施の形態１で説明したのと同様の変形が可能
である。

【０１２４】（実施の形態５）上記実施の形態１〜４の
ＴＦＴを適用したアクティブマトリクス型液晶表示装置
の例を図９に基づいて説明する。

【０１２５】このアクティブマトリクス型液晶表示装置
は、図９に示すように、対向して配置されたＴＦＴアレ
イ基板である透光性ガラス基板４０と対向基板である透
光性ガラス基板４１との間に液晶層４２が封入されると
ともに、上記透光性ガラス基板４０・４１の両側に偏光
板５１・５２が設けられて構成されている。

【０１２６】上記透光性ガラス基板４０には、マトリッ
クス状に配置された走査電極４３…、および信号電極４
４…が形成されている。また、これらの電極の各交差位
置に対応して、画素電極４８…、およびこの各画素電極
４８…に画像信号電圧を印加するスイッチング素子とし
てのＴＦＴ４５…が形成されている。さらに、透光性ガ
ラス基板４０の周縁部には、走査電極駆動回路４６、お
よび信号電極駆動回路４７が形成されている。この走査
電極駆動回路４６、および信号電極駆動回路４７は、Ｔ
ＦＴ４６ａ…・４７ａ…から成るＣＭＯＳインバータ等
によって構成されている。

【０１２７】上記ＴＦＴ４５…・４６ａ…・４７ａ…と
しては、前記実施の形態１等で示したように、ソース領
域、およびドレイン領域と、チャネル領域との間に、不
純物濃度が連続的に徐々に変化した接合領域が形成され
たものが用いられている。

【０１２８】また、対向基板となる透光性ガラス基板４
１には、液晶層４２側に、対向電極４９、およびカラー
フィルタ５０が形成されている。カラーフィルタ５０
は、各画素電極４８…の位置に対応して、赤色（Ｒ）、
緑色（Ｇ）、または青色（Ｂ）の光を透過するセグメン
トに分割されている。

【０１２９】このように構成されたアクティブマトリク
ス型液晶表示装置では、信号電極駆動回路４７によって
各信号電極４４…に選択的に画像信号電圧が印加される
とともに、走査電極駆動回路４６によって各走査電極４
３…に選択的に所定の基準電圧が印加されると、選択さ
れた信号電極４４および走査電極４３に対応する画素電
極４８に上記画像信号電圧が印加され、液晶層４２を透
過する光の偏光面が回転して輝度が変化することによ
り、画像信号電圧に応じた画像が表示される。

【０１３０】ここで、アクティブマトリクス型液晶表示
装置で正常に画像が表示されるためには、その画素数に
応じた多数のＴＦＴ４５…・４６ａ…・４７ａ…がすべ
て適正に動作する必要がある。

【０１３１】一方、ＴＦＴ４５…・４６ａ…・４７ａ…
は、前述のようにオフ時電流が小さく抑えられるととも
に、ホットキャリアの発生などによるＴＦＴ特性の劣化
が防止され、高い信頼性が得られるので、良好な表示特
性を有し、しかも、信頼性の高いアクティブマトリクス
型液晶表示装置が得られる。

【０１３２】なお、上記の例では液晶表示装置に適用し
た例を説明したが、これに限らず、イメージセンサやＳ
ＲＡＭなどの半導体メモリ等に適用して同様の効果を得
ることができる。

【０１３３】

【発明の効果】本発明は、以上説明したような形態で実
施され、以下に記載されるような効果を奏する。

【０１３４】すなわち、チャネル領域からソース領域ま
たはドレイン領域に向けて不純物濃度が連続的に増加す
る接合領域が形成されていることにより、リーク電流が
生じにくく、したがって、オフ時電流が小さく抑えられ
るとともに、半導体層に作用する電界の集中が緩和さ
れ、ホットキャリアが発生しにくくなるため、薄膜トラ
ンジスタの特性の劣化が防止され、信頼性の高い薄膜ト
ランジスタが得られるという効果を奏する。

【０１３５】また、チャネル領域の近傍に、不純物イオ
ンと逆極性のバイアス電圧を印加した状態で半導体層に
不純物イオンを注入したり、不純物イオンを注入した後
に不純物を拡散させたりすることにより、上記のような
接合領域を容易に形成することができ、したがって、オ
フ時電流の低減、および信頼性の向上を容易に図るとと
もに、所望の特性を有し、かつ、特性のばらつきの少な
い薄膜トランジスタを容易に得ることができるうえ、製
造工程を簡略化して生産性を向上させるとともに、製造
コストの低減を図ることが容易にできるという効果を奏
する。

【図面の簡単な説明】

【図１】実施の形態１の薄膜トランジスタの構成を示す
断面図である。

【図２】実施の形態１の薄膜トランジスタの半導体層に
おける接合領域付近の不純物濃度分布を示す説明図であ
る。

【図３】実施の形態１の薄膜トランジスタのゲート電圧
−ドレイン電流特性を示す特性図である。

【図４】実施の形態１の不純物注入装置の構成を示す説
明図である。

【図５】実施の形態１の薄膜トランジスタの製造工程を
示す説明図である。

【図６】実施の形態２の薄膜トランジスタの製造工程を
示す説明図である。

【図７】実施の形態３の薄膜トランジスタの製造工程を
示す説明図である。

【図８】実施の形態４の薄膜トランジスタの製造工程を
示す説明図である。

【図９】実施の形態５のアクティブマトリクス型液晶表
示装置の構成を示す斜視図である。

【図１０】従来のオフセット構造のポリシリコン薄膜ト
ランジスタの構成を示す断面図である。

【符号の説明】

１０ＴＦＴ１１基板１１ａガラス基板１１ｂバッファー層１２多結晶シリコン層１２’ 非晶質シリコン層１２ａソース領域１２ｂドレイン領域１２ｃチャネル領域１２ｄ接合領域１３ゲート絶縁層１４ゲート電極１５層間絶縁層１６コンタクトホール１７ソース電極１８ドレイン電極２１載置部２１ａテーブル２１ｂバイアス電源２２イオン発生部２２ａイオン化電極２２ｂ高周波電源２２ｃ引出電極２２ｄ引出電源２３イオン加速部２３ａ加速電極２３ｂ加速電源２３ｃ抑制電極２３ｄ抑制電源３１原料ガス３２イオン源３３バイアス電界３６ドーピングマスク４０，４１透光性ガラス基板４２液晶層４５，４６ａ，４７ａＴＦＴ４６走査電極駆動回路４７信号電極駆動回路４８画素電極

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号ＦＩＨ０１Ｌ 29/78 ６２７Ｇ

Claims

【特許請求の範囲】

【請求項１】チャネル領域と、上記チャネル領域の両側
に配置されたソース領域、およびドレイン領域とが形成
された半導体層を有する薄膜トランジスタにおいて、上
記チャネル領域とソース領域との間、またはチャネル領
域とドレイン領域との間の少なくとも一方に、チャネル
領域からソース領域またはドレイン領域に向けて、不純
物濃度が連続的に増加する接合領域が形成されているこ
とを特徴とする薄膜トランジスタ。
【請求項２】上記接合領域は、上記チャネル領域の近傍
に、不純物イオンと逆極性のバイアス電圧が印加された
状態で、半導体層に不純物が導入されることにより、不
純物濃度が連続的に変化するように形成されていること
を特徴とする請求項１の薄膜トランジスタ。
【請求項３】上記接合領域は、半導体層に不純物が導入
された後に、エネルギビームの照射によって上記不純物
が拡散することにより、不純物濃度が連続的に変化する
ように形成されていることを特徴とする請求項１の薄膜
トランジスタ。
【請求項４】チャネル領域と、上記チャネル領域の両側
に配置されたソース領域、およびドレイン領域とが形成
された半導体層を有する薄膜トランジスタの製造方法に
おいて、上記チャネル領域の近傍に、不純物イオンと逆極性のバ
イアス電圧を印加した状態で、半導体層に不純物を導入
することを特徴とする薄膜トランジスタの製造方法。
【請求項５】上記バイアス電圧をゲート電極に印加する
ことを特徴とする請求項４の薄膜トランジスタの製造方
法。
【請求項６】チャネル領域と、上記チャネル領域の両側
に配置されたソース領域、およびドレイン領域とが形成
された半導体層を有する薄膜トランジスタの製造方法に
おいて、半導体層における所定の領域に不純物を導入する不純物
導入工程と、上記半導体層にエネルギビームを照射し、上記導入され
た不純物を上記半導体層における不純物が導入されてい
ない領域に拡散させることにより、チャネル領域、ソー
ス領域、ドレイン領域、および上記チャネル領域とソー
ス領域との間、またはチャネル領域とドレイン領域との
間の少なくとも一方に、チャネル領域からソース領域ま
たはドレイン領域に向けて、不純物濃度が連続的に増加
する接合領域を形成する拡散工程とを有することを特徴
とする薄膜トランジスタの製造方法。
【請求項７】請求項６の薄膜トランジスタの製造方法で
あって、上記拡散工程において、同時に上記半導体層の結晶化を
行わせることを特徴とする薄膜トランジスタの製造方
法。
【請求項８】請求項６の薄膜トランジスタの製造方法で
あって、上記拡散工程の後に、ゲート電極を形成する工程を有す
ることを特徴とする薄膜トランジスタの製造方法。
【請求項９】請求項６の薄膜トランジスタの製造方法で
あって、さらに、上記不純物導入工程に先だって、半導体層上にゲート電
極を形成する工程を有し、上記不純物導入工程では、上記ゲート電極をマスクとし
て、上記半導体層における所定の領域に不純物を導入す
るとともに、上記拡散工程では、上記半導体層における上記ゲート電
極が形成されている側と反対側から、上記半導体層にエ
ネルギビームを照射することを特徴とする薄膜トランジ
スタの製造方法。
【請求項１０】請求項６の薄膜トランジスタの製造方法
であって、さらに、上記不純物導入工程に先だって、ゲート電極を形成する
工程と、上記ゲート電極を覆うように半導体層を形成する工程
と、を有することを特徴とする薄膜トランジスタの製造方
法。
【請求項１１】請求項１０の薄膜トランジスタの製造方
法であって、さらに、上記半導体層を覆うように感光体層を形成する工程と、上記感光体層を上記ゲート電極が形成されている側から
露光することによりマスク層を形成する工程とを有し、上記不純物導入工程では、上記マスク層をマスクとし
て、上記半導体層における所定の領域に不純物を導入す
るとともに、上記拡散工程では、上記半導体層における上記ゲート電
極が形成されている側と反対側から、上記半導体層にエ
ネルギビームを照射することを特徴とする薄膜トランジ
スタの製造方法。
【請求項１２】請求項６の薄膜トランジスタの製造方法
であって、上記拡散工程では、上記エネルギビームが、上記ソース
領域、またはドレイン領域からチャネル領域の方向に向
けて走査されて照射されることを特徴とする薄膜トラン
ジスタの製造方法。
【請求項１３】請求項１２の薄膜トランジスタの製造方
法であって、上記エネルギビームは、走査進行方向と反対側に向けて
照射強度が減少する強度分布を有することを特徴とする
薄膜トランジスタの製造方法。
【請求項１４】請求項６の薄膜トランジスタの製造方法
であって、上記拡散工程では、上記エネルギビームが、上記ソース
領域、またはドレイン領域からチャネル領域の方向に向
けて往復走査されて照射されることを特徴とする薄膜ト
ランジスタの製造方法。
【請求項１５】請求項１４の薄膜トランジスタの製造方
法であって、上記エネルギビームは、走査進行方向と反対側に向けて
照射強度が減少する強度分布を有することを特徴とする
薄膜トランジスタの製造方法。
【請求項１６】請求項６の薄膜トランジスタの製造方法
であって、上記エネルギビームは、間欠的に照射されることを特徴
とする薄膜トランジスタの製造方法。
【請求項１７】不純物をイオン化させるイオン化手段
と、イオン化された不純物を半導体層に向けて加速する加速
手段とを備え、半導体層に不純物を導入する不純物導入装置に
おいて、さらに、半導体層における所定の領域の近傍に、上記不
純物イオンと逆極性のバイアス電圧を印加するバイアス
電圧印加手段を備えたことを特徴とする不純物導入装
置。