JPH0936376A - 薄膜半導体装置の製造方法 - Google Patents

薄膜半導体装置の製造方法

Info

Publication number
JPH0936376A
JPH0936376A JP20658595A JP20658595A JPH0936376A JP H0936376 A JPH0936376 A JP H0936376A JP 20658595 A JP20658595 A JP 20658595A JP 20658595 A JP20658595 A JP 20658595A JP H0936376 A JPH0936376 A JP H0936376A
Authority
JP
Japan
Prior art keywords
thin film
semiconductor
semiconductor thin
hydrogen
insulating substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP20658595A
Other languages
English (en)
Inventor
Yasuhiro Kanetani
康弘 金谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP20658595A priority Critical patent/JPH0936376A/ja
Publication of JPH0936376A publication Critical patent/JPH0936376A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】 【課題】 半導体薄膜のレーザ結晶化あるいはレーザ活
性化において、水素突沸によるアブレーションを防止す
る。 【解決手段】 薄膜半導体装置は少なくとも薄膜トラン
ジスタ及び配線が絶縁基板3に集積形成されており、活
性化された不純物を含有する半導体薄膜2を薄膜トラン
ジスタの素子領域又は配線の材料に用いる。この薄膜半
導体装置を製造する場合、不活性な状態にある不純物の
他に10%の濃度を超える水素を含有した半導体薄膜2
を絶縁基板3上に形成する。この絶縁基板3を350℃
以上の温度で加熱処理して脱水素化を図り半導体薄膜2
に残存する水素の濃度を10%以下に制限する。脱水素
化後レーザ光8を照射して半導体薄膜2に含有されてい
た不純物を活性化する。この際同時に、非晶質シリコン
からなる半導体薄膜2をレーザ光照射で多結晶シリコン
に転換しても良い。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は薄膜半導体装置の製
造方法に関する。より詳しくは、薄膜トランジスタの活
性層や配線となる半導体薄膜の熱処理方法に関する。さ
らに詳しくは、レーザ光の照射による半導体薄膜の結晶
化技術及び半導体薄膜に注入された不純物の活性化技術
に関する。
【0002】
【従来の技術】薄膜トランジスタを集積形成した薄膜半
導体装置はアクティブマトリクス型表示装置の駆動基板
等に応用でき、近年開発が盛んに行なわれている。従来
の薄膜半導体装置の製造プロセスは通常のLSI製造プ
ロセスと同様に、高温プロセスが採用されておりプロセ
ス温度は600℃以上に昇る。この為、絶縁基板材料と
しては耐熱性に優れた石英等が用いられている。しかし
ながら、石英は比較的高価であり大画面の表示装置に応
用した場合等コスト的に不利になる。そこで、通常のガ
ラス材料等が使用可能な600℃以下の低温プロセスが
注目を集めており現在研究開発が進められている。しか
しながら、現時点では安定した低温プロセスが確立され
ておらず、以下に述べる解決すべき課題がある。
【0003】
【発明が解決しようとする課題】現在、薄膜トランジス
タの作成過程において、半導体薄膜に不純物を注入する
為イオンインプランテーションが代表的に用いられてい
る。このイオンインプランテーションでは、イオン化さ
れた不純物(ドーパント)に電界をかけ加速して半導体
薄膜に打ち込んでいる。これにより、薄膜トランジスタ
のソース領域やドレイン領域等を形成する。しかしなが
ら、従来半導体薄膜に打ち込まれたドーパントを活性化
するには900℃以上の高温雰囲気によるアニールが行
なわれていた。この熱アニールでは極めて耐熱性に優れ
た基板が必要であり、従来シリコンや石英等が基板材料
として用いられていた。しかしながらこれらの材料は基
板サイズを大型化したり基板の価格を下げる為には不利
である。従来、価格的に有利なガラス等を基板材料に使
おうとしても熱アニールが障害となり導入できなかっ
た。
【0004】薄膜半導体装置ではトランジスタのホール
/エレクトロンの整流を行なう為、又シリコンと金属と
のオーミックコンタクトをとる為、さらには配線の低抵
抗化の為、シリコン等からなる半導体薄膜に燐、ボロ
ン、砒素等の不純物をドーピングしている。これらを活
性化する方法として高温(900℃以上)による熱アニ
ールがある。最近、これ以外の方法としてレーザによる
活性化法(レーザ活性化)が提案されている。ところ
で、不純物シリコン(ドープトシリコン)はイオンイン
プランテーションによって不純物をシリコンにドーピン
グしたり、もしくはプラズマCVD法によって成膜され
る。この場合、ドープトシリコンには十数%程度の水素
が含有されている。この状態でレーザ活性化を行なう
と、ドープトシリコンにレーザ光を照射した時水素が大
量に放出される。この時、ドープトシリコンはレーザ光
により瞬時に(数十ns程度)溶融する為、略同時間に水
素が放出される。つまり爆発的に水素が発生する。この
為、レーザ活性化されたシリコンは表面が荒れた形状に
なったり、最悪の場合にはシリコンが水素の放出により
飛散する(アブレーション)事がある。このアブレーシ
ョンを防ぐ為にレーザ光のエネルギー強度を十分に上げ
る事ができず、結果的に十分なレーザ活性化が行なわれ
ない。
【0005】低温プロセスの他の手法としてレーザ結晶
化も提案されている。このレーザ結晶化では薄膜トラン
ジスタの活性層となる半導体薄膜として、例えば最初に
非晶質シリコンを成膜する。この非晶質シリコンにレー
ザ光を照射して多結晶シリコンに転換する。この場合、
多結晶シリコンの一つ一つの粒径が十分大きくなるまで
レーザ光にエネルギーを与えなければならない。しか
し、非晶質シリコンの場合約10%程度の水素を含んで
いる為、レーザ光を照射するとこの水素が放出される。
この時、非晶質シリコンはレーザ光のエネルギーを吸収
して瞬時(数十ns程度)に溶融する為、略同時間に水素
も大量に放出される。つまり爆発の様な形で水素ガスが
発生する。この為、レーザ結晶化により得られた多結晶
シリコンの表面が荒れた形状になったり、最悪の場合に
はアブレーションが生じる。このアブレーションを防ぐ
為レーザ光のエネルギー強度を高める事はできず、実用
化の妨げになっていた。仮に、表面が荒れて欠陥の多い
シリコンに薄膜トランジスタを形成すると、十分な特性
を得る事が難しい。
【0006】
【課題を解決するための手段】上述した従来の技術の課
題を解決する為以下の手段を講じた。即ち本発明の第1
側面によれば、少なくとも薄膜トランジスタ及び配線が
絶縁基板に集積形成されており、活性化された不純物を
含有する半導体薄膜を薄膜トランジスタの素子領域又は
配線の材料に用いた薄膜半導体装置の製造方法におい
て、不活性な状態にある不純物の他に10%の濃度を超
える水素を含有した半導体薄膜を絶縁基板上に形成する
形成工程と、該絶縁基板を350℃以上の温度で加熱処
理して脱水素化を図り半導体薄膜に残存する水素の濃度
を10%以下に制限するアニール工程と、脱水素化後レ
ーザ光を照射して該半導体薄膜に含有されていた不純物
を活性化する照射工程とを行なう事を特徴とする。好ま
しくは、前記形成工程は、低圧化学気相成長を用いて実
質的に不純物及び水素を含有しない半導体薄膜を絶縁基
板上に堆積する成膜工程と、不純物元素及び水素元素を
含む原料気体をイオン化し電界加速して該半導体薄膜に
ドーピングする注入工程との組み合わせである。あるい
は、前記形成工程は、半導体元素に加え不純物元素及び
水素元素を含む原料気体を用いたプラズマ化学気相成長
により不純物及び水素を含有した半導体薄膜を絶縁基板
上に堆積する工程であっても良い。
【0007】本発明の第2側面によれば、多結晶の半導
体薄膜を活性層とする薄膜トランジスタを絶縁基板に集
積形成した薄膜半導体装置の製造方法において、少なく
とも半導体元素の水素化合物を原料気体に用いたプラズ
マ化学気相成長により8%の濃度を超える水素を含有し
た非晶質の半導体薄膜を絶縁基板に堆積する成膜工程
と、該絶縁基板を350℃以上の温度で加熱処理して脱
水素化を図り半導体薄膜に残留する水素の濃度を8%以
下に制限するアニール工程と、脱水素化後レーザ光を照
射して該半導体薄膜を非晶質から多結晶に転換する照射
工程とを行なう事を特徴とする。
【0008】本発明の第3側面によれば、少なくとも薄
膜トランジスタ及び配線が絶縁基板に集積形成されてお
り、活性化された不純物を含有する半導体薄膜を薄膜ト
ランジスタの素子領域又は配線の材料に用いた薄膜半導
体装置の製造方法において、実質的に不純物を含有しな
い半導体薄膜を絶縁基板上に堆積する成膜工程と、不純
物を含む気体をイオン化しさらに電界加速して半導体薄
膜にドーピングする注入工程と、レーザ光を照射して該
半導体薄膜にドーピングされた不純物を活性化する照射
工程とを行なう事を特徴とする。
【0009】本発明の第1側面では、シリコン等の半導
体薄膜に不純物(ドーパント)を含んだドープトシリコ
ンにレーザ光を照射しドーパントを活性化する際、ドー
プトシリコンを350℃以上の温度にて加熱処理(アニ
ール)する事によりドープトシリコン中に含有した水素
を10%以下に削減して、レーザ照射によるアブレーシ
ョンを防ぐ。本発明の第2側面では、薄膜トランジスタ
の素子領域となる半導体薄膜(例えば非晶質シリコン)
に、レーザ光を照射して結晶化を図り電気的特性を向上
する際、予め非晶質シリコンを350℃以上の温度にて
加熱する事により、非晶質シリコン9から水素を放出さ
せ、レーザ光照射によるアブレーションを防ぐ。本発明
の第3側面では、薄膜トランジスタを作成する過程で、
半導体薄膜に電界加速された不純物イオン(イオン化ド
ーパント)を打ち込み、これをレーザ光照射で活性化す
る。この事により半導体薄膜内のドーパントを低温雰囲
気で活性化する事ができる。
【0010】
【発明の実施の形態】以下図面を参照して本発明の好適
な実施形態を詳細に説明する。図1は本発明にかかる薄
膜半導体装置製造方法の第1実施形態を示す工程図であ
る。本実施形態ではドープトシリコンを形成後窒素炉等
の中で350℃以上の温度でアニールし、その後レーザ
活性化を行なうものである。先ず工程(A)に示す様
に、ガラス等からなる絶縁基板3の上に金属クロムを成
膜し所定の形状にエッチングしてゲート電極4に加工す
る。その上に酸化シリコンを成膜してゲート絶縁膜5と
する。さらにその上に、薄膜トランジスタの活性層とな
る半導体薄膜2を成膜する。本例では多結晶シリコンを
低圧化学気相成長(LPCVD)にて400℃の温度で
成膜した。その半導体薄膜2の上にイオン阻止膜6をパ
タニング形成する。本例では、このイオン阻止膜6はゲ
ート電極4をマスクとした裏面露光によりフォトレジス
トをパタニングして形成した。この後ドーパントとして
の燐(P)をイオン化し電界加速して半導体薄膜2に打
ち込む。この不純物がドーピングされた部分がボトムゲ
ート型薄膜トランジスタのソース領域及びドレイン領域
となる。この時、薄膜トランジスタのチャネル領域とな
る部分はイオン阻止膜6によりドーピングを防いでい
る。そしてこのドーピングにより燐だけではなく水素イ
オン(H+)も打ち込まれる事になる。この為ドープト
シリコン内には水素が多量に入る事となり、十数%の含
有量に及ぶ。次に工程(B)に進み、不要となったイオ
ン阻止膜を除去する。この結果、ゲート電極4の直上に
位置するチャネル領域の両側には高濃度不純物領域2−
1が形成され、薄膜トランジスタのソース領域及びドレ
イン領域となる。工程(C)に進み、絶縁基板3を窒素
雰囲気で満たされたチャンバ7内に投入し、350℃の
温度雰囲気で熱アニールする。例えば、この状態にて1
0分間アニールを行なう。これによりドープトシリコン
内の水素1が放出され、ドープトシリコン内の水素残存
量は10%以下となる。最後に工程(D)に進み、この
熱アニール後ドープトシリコンにレーザ光8を照射す
る。これによりドープトシリコンが活性化される。この
時、半導体薄膜2中の水素残存量を10%以下に抑える
事により、半導体薄膜2から放出される水素によって生
じるアブレーションは発生しなくなる。ドープトシリコ
ンのアブレーションの為に規制されていたレーザ光のエ
ネルギー強度が高く設定できる様になり、活性化が十分
行なえる最大のエネルギー強度までレーザ光の照射が可
能になる。十分なエネルギーを与えられたドープトシリ
コンは略完全に活性化され比抵抗が低くなる。この点が
本第1実施形態の特徴となるところである。
【0011】図2は図1に示した第1実施形態の変化例
を表わしている。第1実施形態では窒素雰囲気で満たさ
れたチャンバにて熱アニールを行なったが、本変化例で
は真空中で脱水素化の熱アニールを行なっている。即
ち、真空チャンバ7aをポンプ10にて排気する。この
状態で絶縁基板3を10分間350℃で加熱処理する。
この状態でも窒素雰囲気と同様に脱水素化を達成でき
る。
【0012】図3は第1実施形態の他の変化例を示す模
式図である。この変化例では半導体薄膜2の表面が保護
膜(キャッピングレイヤー)11で被覆されている。ド
ープトシリコン2−1が酸化シリコン等の保護膜11で
被覆されている場合でも、第1実施形態と同様に350
℃の窒素雰囲気下熱アニールで、含有水素をドープトシ
リコンから抜き出す効果がある。この様な状態で行なう
と、半導体薄膜2の表面汚染を防ぐ効果がある。これと
同時に、酸化シリコン等からなる保護膜11の厚みを適
切に設定する事で、レーザ光に対する反射防止膜とな
り、レーザ光のエネルギーを効率良く使ってレーザ活性
化を図る事ができる。
【0013】図4は第1実施形態の別の変化例を示して
いる。第1実施形態では絶縁基板3の上にボトムゲート
型の薄膜トランジスタを形成したが、本変化例ではトッ
プゲート型の薄膜トランジスタを集積形成する薄膜半導
体装置に適用している。先ず、絶縁基板3の上にLPC
VD法で多結晶シリコンからなる半導体薄膜2を成膜す
る。この多結晶シリコンに燐をドーピングしてドープト
シリコン2−1を形成する。さらに、酸化シリコンから
なるゲート絶縁膜11aを半導体薄膜2の上に成膜す
る。この状態で窒素雰囲気に満たされたチャンバ7内に
絶縁基板3を投入し350℃の温度で熱アニールを行な
う事により、半導体薄膜2中に含有された水素を10%
以下に制限する。この熱アニールの際、ゲート絶縁膜1
1aはあってもなくても水素抜き(脱水素化)できるの
でどちらでも良い。なお、この脱水素化後レーザ光を照
射してドープトシリコン2−1を活性化し、その後ゲー
ト絶縁膜11aの上にゲート電極をパタニング形成す
る。
【0014】図5は、第1実施形態のさらに別の変化例
を示している。前述した各例では半導体薄膜に不純物を
イオンインプランテーションもしくはイオンドーピング
で打ち込む事によりドープトシリコンを形成していた。
これに対し、本変化例ではプラズマCVDにてドープト
シリコンを成膜している。即ち、不純物燐を含んだ原料
ガスを用いてプラズマを発生する事により、絶縁基板3
上に予め不純物を含有したシリコン(ドープトシリコ
ン)2−2を堆積する。プラズマCVD法によりドープ
トシリコンを成膜した場合にもやはり十数%の水素が含
有される。従って、この場合にも350℃にて熱アニー
ルを加える事でドープトシリコンの水素含有量を10%
以下に制限し、レーザ活性化の時にドープトシリコン膜
のアブレーションを防止する。先の各例では、低圧化学
気相成長を用いて実質的に不純物及び水素を含有しない
半導体薄膜を絶縁基板上に堆積した後、不純物元素及び
水素元素を含む原料気体をイオン化し電界加速して半導
体薄膜にドーピングしていた。これに対し、本変化例で
は半導体元素に加え不純物元素及び水素元素を含む原料
気体を用いたプラズマ化学気相成長により不純物及び水
素を含有した半導体薄膜を絶縁基板上に堆積している。
何れの場合であっても、熱アニールにより予め脱水素化
を行なった後、レーザ活性化を施す事でアブレーション
を有効に防止できる。
【0015】以上に述べた変化例の他にも種々変化例が
考えられる。例えば、上述した各例では多結晶シリコン
に不純物をドーピングしていたが、これに代え非晶質シ
リコンに不純物をドーピングしても良い。この場合に
は、チャネル領域にレーザ光を照射して非晶質シリコン
を多結晶シリコンに転換すると共に、同時に高濃度不純
物領域(ドーピングエリア)の活性化を行なっても良
い。又、以上の説明では薄膜トランジスタのソース領域
及びドレイン領域となるドープトシリコンの活性化を説
明したが、本発明はこれに限られるものではなく低抵抗
化されたドープトシリコンを利用した配線にも応用可能
である事はいうまでもない。なお、アニール温度や基板
状態により脱水素化に必要な加熱処理時間は変わるが、
重要な事はドープトシリコンに含有した水素の離脱する
温度は350℃以上が効果的である。さらに、レーザ活
性化を行なうドープトシリコンの水素含有量を10%以
下にする事により、レーザ光の照射時におけるシリコン
膜のアブレーションが防げる。従って、熱アニールの雰
囲気は上述した様に窒素等に加え他の不活性ガスを用い
ても良い。何れにしても、シリコン表面を汚染しない雰
囲気を設定すれば良い。
【0016】次に図6を参照して本発明にかかる薄膜半
導体装置製造方法の第2実施形態を説明する。本実施形
態では非晶質シリコン等からなる半導体薄膜にレーザ光
を照射し多結晶シリコンに転換している。この際、窒素
雰囲気で満たされたチャンバ等の中で350℃以上の温
度にて非晶質シリコンを加熱処理し、その後レーザ光を
照射して結晶化を図る。先ず工程(A)でガラス等から
なる絶縁基板3の上に金属クロムを成膜し、所定の形状
にエッチングしてゲート電極4に加工する。その上に酸
化シリコンを成膜してゲート絶縁膜5とする。さらにそ
の上に薄膜トランジスタの素子領域となる半導体薄膜2
を成膜する。本例では非晶質シリコンをプラズマCVD
にて300℃の温度で成膜した。成膜直後の状態では非
晶質シリコンは約十数%前後の水素を含有している。即
ち、プラズマCVDでは原料ガスとしてシランを用いる
ので必然的に水素がシリコン中に含まれる事になる。次
に工程(B)に進み、絶縁基板3を窒素雰囲気で満たさ
れたチャンバ7内に投入する。この状態で350℃の温
度で10分間加熱処理(アニール)を行なう。これによ
り非晶質シリコン内の水素1が放出され、半導体薄膜2
の水素含有量は8%以下となる。最後に工程(C)に移
り、半導体薄膜2の表面にレーザ光8を照射する。これ
により非晶質シリコンが多結晶シリコンに転換される。
この時、非晶質シリコン内の水素濃度を8%以下に予め
抑えた事により、非晶質シリコンから放出される水素に
よって起るアブレーションは発生しなくなる。非晶質シ
リコンのアブレーションの為に制限されていたレーザ光
のエネルギー強度が大きく設定できる様になり、結晶化
が十分行なえる最大のエネルギー強度までレーザ光照射
が行なえる。十分なエネルギーを与えられた半導体薄膜
2の結晶粒径は大きくなり、薄膜トランジスタの特性は
大幅に向上する。この点が本実施形態の特徴となるとこ
ろである。
【0017】図7は図6に示した第2実施形態の変化例
を示している。第2実施形態では窒素雰囲気で満たされ
たチャンバにてアニールを行なったが、本変化例では真
空中でアニールを行なっている。即ち、真空チャンバ7
aをポンプ10で排気する。この状態で絶縁基板3を1
0分間350℃の温度でアニールする。これにより脱水
素化が図れる。
【0018】図8は第2実施形態の他の変化例を示して
いる。本例では半導体薄膜2が保護膜11により被覆さ
れている。非晶質シリコンの上に酸化シリコン等からな
る保護膜(キャッピングレイヤー)11がある場合で
も、同様に350℃の窒素雰囲気にてアニールする事
で、水素を非晶質シリコンから抜き出す効果がある。こ
の様な状態で行なうと、シリコン表面の汚染を防ぐ事が
できる。これと同時に保護膜11の厚みを適切に設定す
る事でレーザ光に対する反射防止膜となりレーザ光のエ
ネルギーを効率良く吸収する事ができる。
【0019】図9は第2実施形態のさらに別の変化例を
示している。この変化例ではトップゲート型の薄膜トラ
ンジスタを対象にしている。図示する様に絶縁基板3の
上には予めプラズマCVDによって非晶質シリコンから
なる半導体薄膜2が成膜されている。さらに非晶質シリ
コンの上にはゲート絶縁膜11aとなる酸化シリコンが
成膜されている。この状態で絶縁基板3を窒素雰囲気で
満たされたチャンバ7に投入し350℃の温度でアニー
ルする事によって、非晶質シリコン内の水素を8%以下
に制限する。この後レーザ結晶化を行なうとアブレーシ
ョンは発生しない。又、熱アニールの際はゲート絶縁膜
はあってもなくても水素抜きできるのでどちらでも良
い。以上説明した様に、第2実施形態及びその変化例で
はアニールの温度や基板状態によりアニールに必要な時
間は変化するが、重要な事は非晶質シリコンの水素が離
脱する温度は350℃以上からが効果的であり、且つレ
ーザ結晶化のアブレーションを防止できる非晶質シリコ
ンの水素含有量が8%以下という事である。よってアニ
ールの雰囲気は上述した様に窒素等の他、他の不活性ガ
ス種を用いても良い。あるいは真空等シリコン表面を汚
染しない雰囲気であれば良い。
【0020】次に図10ないし図14を参照して本発明
にかかる薄膜半導体装置製造方法の第3実施形態を詳細
に説明する。本実施形態では薄膜トランジスタの活性層
となる半導体薄膜に例えばイオンインプランテーション
装置を用いてイオン化されたドーパントを打ち込む。そ
の後ドーパントが打ち込まれた部分にレーザ光を照射す
る。その事によりドーピングが行なわれた半導体薄膜の
領域を活性化する。先ず図10に示す様に、ガラス等か
らなる絶縁基板3の表面に金属タンタルを成膜し所定の
形状にパタニングしてゲート電極4に加工する。その上
にプラズマCVDにて酸化シリコンを堆積しゲート絶縁
膜5とする。さらに、プラズマCVDで非晶質シリコン
を連続成膜し半導体薄膜2を設ける。この非晶質シリコ
ンにレーザ光を照射して多結晶シリコンに転換する。こ
のレーザ結晶化処理は薄膜トランジスタの電気特性を向
上させる事を目的とする。そして多結晶化されたシリコ
ンからなる半導体薄膜2の上にイオン阻止膜6aをパタ
ニング形成する。このイオン阻止膜6aは例えば酸化シ
リコンからなる。このイオン阻止膜6aはドーピングス
トッパでありチャネル部分をガードする様にパタニング
形成され、多結晶化されたシリコン中にドーパントを打
ち込む際薄膜トランジスタのチャネル部分に打ち込まれ
るのを防いでいる。
【0021】続いて図11に示す工程に進み、イオンイ
ンプランテーションあるいはイオンドーピングを用いて
不純物(P)をイオン化し電界加速して半導体薄膜2に
打ち込む。この際イオン阻止膜6aによって被覆された
チャネル部分には不純物イオンがドーピングされず、そ
れ以外の多結晶シリコンの部分にドーパントが打ち込ま
れドープトシリコン2−1となる。
【0022】図12は不純物のイオン打ち込みに用いら
れるイオンドーピング装置の一例を示している。このイ
オンドーピング装置はイオン源22と加速電極23とド
ーピングプロセスチャンバ25とを備えている。イオン
源22から放出されたイオン化ドーパント24は加速電
極23により加速され、チャンバ25内に投入された絶
縁基板3に照射される。
【0023】イオンドーピングの後図13に示す工程に
進み、レーザビーム8をドープトシリコン2−1に照射
する。これにより半導体薄膜2が選択的に加熱され、ド
ーパントの燐が活性化する。ドープトシリコン2−1は
レーザ光の照射により溶融する為、完全なドーパントの
活性化が行なわれる。この為熱アニールによる活性化よ
りも電気抵抗が低くなる。このレーザ活性化方法では、
レーザ光によって与えられたエネルギーの殆どが半導体
薄膜2によって吸収され、下地の基板3までは加熱され
ない。この為高耐熱性の絶縁基板は必要なくなり、ガラ
ス等を基板材料として使用できる様になる。なお、上述
した例ではドーパントとしての活性種は燐を用いたが、
本発明ではシリコンにレーザ光で熱を加える為、ボロ
ン、砒素等他のドーパントにも当然使用できる。又、第
3実施形態においては非晶質シリコンをレーザ光照射に
て多結晶化していたが、これに限られず最初からLPC
VD等にて多結晶シリコンを成膜しても構わない。又、
第3実施形態ではイオン阻止膜(ドーピングストッパ)
として酸化シリコンを用いていたが、本発明はこれに限
られるものではなくフォトレジスト又は薄膜金属をドー
ピングストッパにしても構わない。又、薄膜トランジス
タのゲート電極材料やゲート絶縁膜についても、タンタ
ル、酸化シリコン等の材質に限ったものではない。
【0024】図14はレーザ活性化に用いるレーザ照射
装置の一例を示す模式図である。この例ではレーザ光源
47としてエキシマレーザを用いている。このエキシマ
レーザから放射したレーザ光8はホモジェナイザ(ビー
ム形成器)48及びミラー49を介してチャンバ50内
に投入された絶縁基板3の表面に照射される。
【0025】図15は第3実施形態の変化例を示してい
る。第3実施形態ではボトムゲート型の薄膜トランジス
タを作成したが、本変化例ではトップゲート型の薄膜ト
ランジスタを形成している。図示する様に絶縁基板3の
表面に下地膜15を成膜し、その上に非晶質シリコン等
の半導体薄膜2を成膜する。この段階でレーザ光を照射
し非晶質シリコンを多結晶シリコンに転換する。この様
にして多結晶化された半導体薄膜2の上に酸化シリコン
及び金属を順に成膜する。これらを一括してパタニング
し、ゲート絶縁膜5及び金属ゲート電極4に加工する。
この後ゲート電極4をマスクとしてセルフアライメント
でイオン化された不純物を打ち込む。これにより、ゲー
ト電極4の両側にドープトシリコン2−1が形成され
る。この後、レーザ光を照射してドープトシリコン2−
1を活性化する。
【0026】他の変化例としてはシリコンの多結晶化と
ドープトシリコンの活性化を同時に行なう事が考えられ
る。構造的には第3実施形態に示したものと同様に、先
ずゲート電極、ゲート絶縁膜、非晶質シリコンを絶縁基
板の上に順次形成する。このままドーピングストッパと
なる酸化シリコンを成膜し、所定の形状にパタニングす
る。この状態にてレーザ光を照射する事により非晶質シ
リコンを多結晶化すると共に、ドーピングされたシリコ
ンの活性化を同時に行なう。これにより、第3実施形態
の様に2度に渡ってレーザ光を照射する必要はなくな
る。なお、上述した第3実施形態及びその変化例では薄
膜トランジスタのソース領域及びドレイン領域を形成す
る為に不純物イオンをドーピングしていたが、本発明は
これに限られるものではない。例えば、活性化されたド
ープトシリコンは配線や電極に用いる事ができる。又、
薄膜トランジスタのリークを抑える為、LDD領域の形
成に使用しても構わない。つまり、本発明は薄膜トラン
ジスタの形状や場所に関わらず、電界加速された不純物
イオンを半導体薄膜に打ち込み、その部分をレーザ光照
射によって活性化する事を特徴としている。
【0027】最後に図16を参照して、本発明に従って
製造された薄膜半導体装置を用いて組み立てられたアク
ティブマトリクス表示装置の一例を説明する。図示する
様に、アクティブマトリクス表示装置は、透明な絶縁基
板101と対向基板102と両者の間に保持された液晶
103とを備えたパネル構造を有する。絶縁基板101
には画面部104と周辺部とが集積形成されている。周
辺部は垂直駆動回路105と水平駆動回路106とを含
んでいる。又、絶縁基板101の周辺部上端には外部接
続用の端子部107が形成されている。端子部107は
配線108を介して垂直駆動回路105及び水平駆動回
路106に接続している。画面部104は行列状に交差
したゲート配線109及び信号配線110を含んでい
る。各交差部には画素電極111とこれをスイッチング
駆動する薄膜トランジスタ112が形成されている。ゲ
ート配線109は垂直駆動回路105に接続し、信号配
線110は水平駆動回路106に接続している。薄膜ト
ランジスタ112のドレイン領域は対応する画素電極1
11に接続し、ソース領域は対応する信号配線110に
接続し、ゲート電極は対応するゲート配線109に連続
している。
【0028】
【発明の効果】以上説明した様に、本発明の第1側面に
よれば、レーザアニールにおけるドープトシリコンの活
性化において、ドープトシリコンからの水素放出による
アブレーションラフネスが防げる。この事によりドープ
トシリコンにレーザ光のエネルギーを十分照射でき、十
分に抵抗の低いドープトシリコンができる。又、アブレ
ーションが防止できる為パーティクル等の飛散による基
板汚染を防げる。本発明の第2側面によれば、レーザア
ニールによる非晶質シリコンの多結晶化において、非晶
質シリコンからの水素放出によるアブレーションラフネ
スが防げる。これにより非晶質シリコンにレーザエネル
ギーを十分照射でき、粒径の大きな多結晶シリコンがで
きる。又、シリコンのラフネスが抑えられる為、シリコ
ン内の電気的欠陥が減少し、特性の良い薄膜トランジス
タが得られる。本発明の第3側面によれば、電界加速さ
れたイオン化ドーパントを半導体薄膜に打ち込み、それ
をレーザ光照射で活性化する事によって、1000℃近
い高温に絶縁基板を晒さなくても良くなり、ガラス等安
価な絶縁基板材料が使用できる。又、高温による活性化
に比べ、レーザ光照射を用いると十分な活性化が可能に
なる。
【図面の簡単な説明】
【図1】本発明にかかる薄膜半導体装置製造方法の第1
実施形態を示す工程図である。
【図2】第1実施形態の変形例を示す模式図である。
【図3】第1実施形態の他の変形例を示す模式図であ
る。
【図4】第1実施形態の別の変形例を示す模式図であ
る。
【図5】第1実施形態のさらに別の変形例を示す模式図
である。
【図6】本発明にかかる薄膜半導体装置製造方法の第2
実施形態を示す工程図である。
【図7】第2実施形態の変形例を示す模式図である。
【図8】第2実施形態の他の変形例を示す模式図であ
る。
【図9】第2実施形態の別の変形例を示す模式図であ
る。
【図10】本発明にかかる薄膜半導体装置製造方法の第
3実施形態を示す工程図である。
【図11】同じく第3実施形態の工程図である。
【図12】第3実施形態に用いられるイオンドーピング
装置の一例を示すブロック図である。
【図13】同じく第3実施形態の工程図である。
【図14】第3実施形態に用いられるレーザ照射装置の
一例を示すブロック図である。
【図15】第3実施形態の変形例を示す模式図である。
【図16】本発明に従って製造された薄膜半導体装置を
駆動基板として組み立てられたアクティブマトリクス表
示パネルの一例を示す斜視図である。
【符号の説明】
1 水素 2 半導体薄膜 3 絶縁基板 4 ゲート電極 5 ゲート絶縁膜 6 イオン阻止膜

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 少なくとも薄膜トランジスタ及び配線が
    絶縁基板に集積形成されており、活性化された不純物を
    含有する半導体薄膜を薄膜トランジスタの素子領域又は
    配線の材料に用いた薄膜半導体装置の製造方法であっ
    て、 不活性な状態にある不純物の他に10%の濃度を超える
    水素を含有した半導体薄膜を絶縁基板上に形成する形成
    工程と、 該絶縁基板を350℃以上の温度で加熱処理して脱水素
    化を図り半導体薄膜に残存する水素の濃度を10%以下
    に制御するアニール工程と、 脱水素化後レーザ光を照射して該半導体薄膜に含有され
    ていた不純物を活性化する照射工程とを行なう事を特徴
    とする薄膜半導体装置の製造方法。
  2. 【請求項2】 前記形成工程は、低圧化学気相成長を用
    いて実質的に不純物及び水素を含有しない半導体薄膜を
    絶縁基板上に堆積する成膜工程と、不純物元素及び水素
    元素を含む原料気体をイオン化し電界加速して該半導体
    薄膜にドーピングする注入工程との組み合わせである事
    を特徴とする請求項1記載の薄膜半導体装置の製造方
    法。
  3. 【請求項3】 前記形成工程は、半導体元素に加え不純
    物元素及び水素元素を含む原料気体を用いたプラズマ化
    学気相成長により不純物及び水素を含有した半導体薄膜
    を絶縁基板上に堆積する事を特徴とする請求項1記載の
    薄膜半導体装置の製造方法。
  4. 【請求項4】 多結晶の半導体薄膜を活性層とする薄膜
    トランジスタを絶縁基板に集積形成した薄膜半導体装置
    の製造方法であって、 少なくとも半導体元素の水素化合物を原料気体に用いた
    プラズマ化学気相成長により8%の濃度を超える水素を
    含有した非晶質の半導体薄膜を絶縁基板に堆積する成膜
    工程と、 該絶縁基板を350℃以上の温度で加熱処理して脱水素
    化を図り半導体薄膜に残留する水素の濃度を8%以下に
    制限するアニール工程と、 脱水素化後レーザ光を照射して該半導体薄膜を非晶質か
    ら多結晶に転換する照射工程とを行なう事を特徴とする
    薄膜半導体装置の製造方法。
  5. 【請求項5】 少なくとも薄膜トランジスタ及び配線が
    絶縁基板に集積形成されており、活性化された不純物を
    含有する半導体薄膜を薄膜トランジスタの素子領域又は
    配線の材料に用いた薄膜半導体装置の製造方法であっ
    て、 実質的に不純物を含有しない半導体薄膜を絶縁基板上に
    堆積する成膜工程と、 不純物を含む気体をイオン化しさらに電界加速して半導
    体薄膜にドーピングする注入工程と、 レーザ光を照射して該半導体薄膜にドーピングされた不
    純物を活性化する照射工程とを行なう事を特徴とする薄
    膜半導体装置の製造方法。
JP20658595A 1995-07-19 1995-07-19 薄膜半導体装置の製造方法 Pending JPH0936376A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20658595A JPH0936376A (ja) 1995-07-19 1995-07-19 薄膜半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20658595A JPH0936376A (ja) 1995-07-19 1995-07-19 薄膜半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH0936376A true JPH0936376A (ja) 1997-02-07

Family

ID=16525845

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20658595A Pending JPH0936376A (ja) 1995-07-19 1995-07-19 薄膜半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH0936376A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6169013B1 (en) 1997-03-07 2001-01-02 Sharp Laboratories Of America, Inc. Method of optimizing crystal grain size in polycrystalline silicon films
US6329270B1 (en) 1997-03-07 2001-12-11 Sharp Laboratories Of America, Inc. Laser annealed microcrystalline film and method for same
US6642091B1 (en) 1999-07-15 2003-11-04 Nec Corporation Thin-film semiconductor device and apparatus for fabricating thin-film semiconductor device
US6863733B1 (en) 1999-07-15 2005-03-08 Nec Corporation Apparatus for fabricating thin-film semiconductor device
JP2006100662A (ja) * 2004-09-30 2006-04-13 Sony Corp 薄膜半導体装置の製造方法
JP2008235336A (ja) * 2007-03-16 2008-10-02 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US8048749B2 (en) 2007-07-26 2011-11-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8143118B2 (en) 2007-03-08 2012-03-27 Semiconductor Energy Laboratory Co., Ltd. TFT device with channel region above convex insulator portions and source/drain in concave between convex insulator portions
JP2013140990A (ja) * 1998-03-03 2013-07-18 Akt Kk 大領域ガラス基板のコーティング及びアニーリング方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6169013B1 (en) 1997-03-07 2001-01-02 Sharp Laboratories Of America, Inc. Method of optimizing crystal grain size in polycrystalline silicon films
US6329270B1 (en) 1997-03-07 2001-12-11 Sharp Laboratories Of America, Inc. Laser annealed microcrystalline film and method for same
JP2013140990A (ja) * 1998-03-03 2013-07-18 Akt Kk 大領域ガラス基板のコーティング及びアニーリング方法
US6642091B1 (en) 1999-07-15 2003-11-04 Nec Corporation Thin-film semiconductor device and apparatus for fabricating thin-film semiconductor device
US6863733B1 (en) 1999-07-15 2005-03-08 Nec Corporation Apparatus for fabricating thin-film semiconductor device
JP2006100662A (ja) * 2004-09-30 2006-04-13 Sony Corp 薄膜半導体装置の製造方法
US8143118B2 (en) 2007-03-08 2012-03-27 Semiconductor Energy Laboratory Co., Ltd. TFT device with channel region above convex insulator portions and source/drain in concave between convex insulator portions
US9130051B2 (en) 2007-03-08 2015-09-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including semiconductor layer over insulating layer and manufacturing method thereof
JP2008235336A (ja) * 2007-03-16 2008-10-02 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US8048749B2 (en) 2007-07-26 2011-11-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device

Similar Documents

Publication Publication Date Title
EP0886319B1 (en) Method for making a thin film transistor
US5595944A (en) Transistor and process for fabricating the same
US5977559A (en) Thin-film transistor having a catalyst element in its active regions
US20050255626A1 (en) Method of manufacturing semiconductor device
JP2003515928A (ja) トップゲート薄膜トランジスタおよびその製造方法
JP3325992B2 (ja) 半導体装置の作製方法
US6300659B1 (en) Thin-film transistor and fabrication method for same
US7186601B2 (en) Method of fabricating a semiconductor device utilizing a catalyst material solution
KR980012600A (ko) 반도체 장치 및 박막 트랜지스터의 제조 방법
KR20050036918A (ko) 박막 트랜지스터 제조 방법
JPH0936376A (ja) 薄膜半導体装置の製造方法
JPH06124890A (ja) 薄膜状半導体装置の作製方法。
JPH0691032B2 (ja) 半導体装置の製造方法
JPH06333823A (ja) 多結晶シリコン膜の製造方法、薄膜トランジスタの製造方法及びリモートプラズマ装置
JP2009048199A (ja) 液晶表示装置用薄膜トランジスタ基板およびその製造方法
US5923967A (en) Method for producing a thin film semiconductor device
JP4987198B2 (ja) 多結晶シリコン薄膜トランジスタの製造方法
JP3347340B2 (ja) 薄膜トランジスタの製造方法
JPH03159119A (ja) 半導体装置の製造方法
JPH04226040A (ja) 多結晶半導体薄膜トランジスタの製造方法及びアクティブマトリックス基板
JPH04340725A (ja) 薄膜トランジスタの製造方法
JP2000068515A (ja) 薄膜半導体装置の製造方法
JP3210568B2 (ja) 薄膜トランジスタの製造方法と薄膜トランジスタアレイの製造方法と液晶表示装置の製造方法
JPH11204800A (ja) 薄膜トランジスタ、およびその製造方法、並びに不純物導入装置
JP2000036601A (ja) 薄膜トランジスタの製造方法