JP2000068515A - 薄膜半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 薄膜半導体装置に集積形成される薄膜トラン
ジスタの活性層となる多結晶半導体薄膜の大粒径化を達
成する。 【解決手段】 薄膜半導体装置を製造する為、まず前工
程を行ない、絶縁基板０の表面に金属膜を成膜してゲー
ト電極１に加工する。この際、ゲート電極１の中央から
周辺に向かって金属膜の厚みが漸減する様に加工して、
後工程で加熱冷却を行なう際基板０の平面方向に温度勾
配が生じる様に予め前処理を施す。次に成膜工程を行な
い、ゲート絶縁膜２３を介してゲート電極１の上方に半
導体薄膜５を形成する。続いて後工程で、レーザ光５０
を照射して半導体薄膜５を一旦加熱溶融し冷却過程で結
晶粒を成長させる。この際、温度勾配を利用してゲート
電極１のパタンの中央から周辺に向かって結晶粒の成長
を促進可能である。この後集積工程を行ない、結晶粒が
成長した半導体薄膜５を活性層として薄膜トランジスタ
を集積形成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、絶縁基板上に成膜
された半導体薄膜を活性層とする薄膜トランジスタが集
積的に形成された薄膜半導体装置の製造方法に関する。
より詳しくは、絶縁基板上に半導体薄膜を成膜した後そ
の結晶化を目的として行なわれるレーザ照射技術（結晶
化アニール）に関する。

【０００２】

【従来の技術】薄膜半導体装置の製造工程を低温プロセ
ス化する方法の一環として、レーザ光を用いた結晶化ア
ニールが開発されている。これは、絶縁基板上に成膜さ
れた非晶質シリコンや比較的粒径の小さな多結晶シリコ
ンなど非単結晶性の半導体薄膜にレーザ光を照射して局
部的に加熱した後、その冷却過程で半導体薄膜を比較的
粒径の大きな多結晶に転換（結晶化）するものである。
この結晶化した半導体薄膜を活性層（チャネル領域）と
して薄膜トランジスタを集積形成する。この様な結晶化
アニールを採用することで薄膜半導体装置の低温プロセ
ス化が可能になり、耐熱性に優れた高価な石英基板では
なく、安価なガラス基板が使えるようになる。

【０００３】

【発明が解決しようとする課題】薄膜トランジスタを集
積形成した薄膜半導体装置はアクティブマトリクス型の
表示装置などに多用されている。良好な画質を備えた表
示装置を得る為には、基板全面に亘って良好な動作特性
を有する薄膜トランジスタを集積形成することが重要で
ある。この為には薄膜トランジスタを高移動度化するこ
とが必要であり、この為には比較的大粒径の多結晶から
なる半導体薄膜を均一に作成することが重要である。

【０００４】しかしながら、現状の結晶化アニール技術
では、多結晶半導体薄膜の結晶粒径は２００乃至５００
ｎｍ程度である。この程度の結晶粒径から得られる移動
度では、低温プロセスの究極の目的と言われているシス
テムオンパネルは実現できない。システムオンパネルは
画素駆動用のスイッチング素子や水平スキャナ及び垂直
スキャナに用いられる薄膜トランジスタに加え、周辺の
ビデオドライバやタイミングジェネレータを同一基板上
に内蔵させたものである。システムオンパネルを実現す
る為には個々の薄膜トランジスタの移動度を一層高める
必要があり、この為には多結晶半導体薄膜の結晶粒径を
１０００ｎｍ以上にすることが重要である。

【０００５】レーザ光の照射により溶融した半導体薄膜
に温度勾配ができると、温度の低い方から高い方へと結
晶が成長していくことが知られている。この現象を利用
して大粒径化を図る技術が開発されている。具体的に
は、連続発振型のレーザ照射装置と反射防止膜を用いて
半導体薄膜の表面に意図的に温度分布を付け、これによ
り結晶粒の大径化を図っている。即ち、反射防止膜を境
として、レーザ光の吸収率が異なる為、温度勾配がで
き、これに沿って結晶が成長する。しかしながら、この
従来方法は反射防止膜を付ける為工程数が増え、プロセ
スも複雑になるという課題がある。又、近年エキシマレ
ーザ光源が用いられている。この光源はパルス発振であ
り、１ショットの発光時間が２０ｎｓ乃至２００ｎｓと
非常に短い。この様なレーザパルスの照射では発光時間
が短い為基板の平面方向への熱拡散は起きにくく、従来
の反射防止膜を用いた方式では所望の温度勾配が得られ
ないという課題がある。

【０００６】

【課題を解決する為の手段】本発明は上述した従来の技
術の課題を解決することを目的とし、レーザ光を半導体
薄膜に照射して大粒径の多結晶を絶縁基板に形成する方
法を提供するものである。本発明によれば、薄膜半導体
装置は以下の工程により製造される。まず前工程を行な
い、絶縁基板の表面に金属膜を成膜して所定のパタンに
加工すると共に、該パタンの中央から周辺に向かって該
金属膜の厚みが漸減するように加工して、後工程で加熱
冷却を行なう際平面方向に温度勾配が生じる様に予め前
処理を施す。次に成膜工程を行ない、絶縁膜を介して該
金属膜の上方に半導体薄膜を形成する。続いて後工程を
行ない、レーザ光を照射して該半導体薄膜を一旦加熱溶
融し冷却過程で結晶粒を成長させる際、該温度勾配を利
用して該パタンの中央から周辺に向かって結晶粒の成長
を促進可能にする。この後集積工程を行ない、結晶粒が
成長した該半導体薄膜を活性層として薄膜トランジスタ
を集積形成する。

【０００７】好ましくは、上記後工程は、エキシマレー
ザ光源を用いて発光時間が１００ｎｓ以上のレーザ光を
該半導体薄膜に照射する。好ましくは、上記前工程は、
該金属膜を該薄膜トランジスタのゲート電極のパタンに
加工する。好ましくは、上記前工程は、該パタンの中央
から周辺に向かって該金属膜の厚みが漸減する様に加工
して、該金属膜の断面をほぼ三角形状、台形形状又は円
弧形状にする。

【０００８】本発明によれば、半導体薄膜の下地となる
金属膜をその厚みが中央から周辺に向かって漸減する様
に加工する。下地の金属膜を通じてレーザ光による熱は
拡散する。拡散は金属膜の膜厚に依存し、一番厚い部分
で最も温度が下がる。この為、温度分布は金属膜パタン
の中央から周辺に向かって上昇するようになる。この結
果、金属膜の上方では大粒径の結晶が生成する。この金
属膜はボトムゲート構造のゲート電極を構成しており、
このゲート電極と重なる半導体薄膜のチャネル領域の部
分が特に大粒径化され、薄膜トランジスタの高移動度化
に寄与できる。又、結晶成長には半導体薄膜の再凝固時
間が長い方が有利に働く。この為、発光時間が１００ｎ
ｓ以上のレーザ光を用いることが効果的である。

【０００９】

【発明の実施の形態】以下図面を参照して本発明の実施
の形態を詳細に説明する。図１は本発明に係る薄膜半導
体装置の製造方法の要部を示す模式図である。本薄膜半
導体装置の製造方法では、まず絶縁基板０の表面に金属
膜を成膜して所定のパタンに加工する。ここでは、金属
膜を薄膜トランジスタのゲート電極１のパタンに加工し
ている。ゲート電極１に加工する際、パタンの中央から
周辺に向かって金属膜の厚みが漸減する様に加工する。
図では、ゲート電極１は断面が三角形状に加工されてい
る。これにより、後工程で加熱冷却を行なう際絶縁基板
０の平面方向に温度勾配が生じる様に予め前処理を施す
ことができる。この後ゲート絶縁膜２３を介してゲート
電極１の上方に半導体薄膜５を成膜する。ゲート絶縁膜
２３はＳｉＯ₂ やＳｉＮ_x からなり、プラズマＣＶＤ法
又はＬＰ−ＣＶＤ法で例えば１５０ｎｍの厚みに堆積さ
れる。半導体薄膜５は例えば３０ｎｍ乃至１００ｎｍの
厚みで非晶質シリコンをプラズマＣＶＤ法により成膜す
る。その後、非晶質シリコンに含有されている水素を減
らす為に、４００乃至４５０℃で２時間アニールするこ
とが好ましい。

【００１０】この状態でレーザ光５０を照射し、半導体
薄膜５を一旦加熱溶融し冷却過程で結晶粒を成長させ
る。この際、温度勾配を利用してゲート電極１のパタン
の中央から周辺に向かって結晶粒の成長を促進可能であ
る。好ましくは、エキシマレーザ光源を用いて発光時間
が１００ｎｓ以上のレーザ光を半導体薄膜５に照射す
る。ゲート電極１を構成する金属膜を通じてエキシマレ
ーザ光の照射による熱は拡散する。拡散は半導体薄膜５
の下地となる金属膜の厚みに依存し、一番厚い部分で最
も温度が下がる。この為温度分布は中央から周辺に向か
って上昇するようになる。この結果、ゲート電極１の上
部では大粒径の多結晶が生成する。又、結晶成長には半
導体薄膜５の再凝固時間が長い方が有利に働く為、発光
時間（緩和時間）を１００ｎｓ以上に取ることが好まし
い。

【００１１】図２は、図１に示した薄膜トランジスタの
平面形状を模式的に表わしたものである。図示する様
に、半導体薄膜５は薄膜トランジスタの素子領域の形状
に合わせてアイランド状にパタニングされている。半導
体薄膜５の下にはゲート絶縁膜を介してゲート電極１が
予め形成されている。ゲート電極１にはゲート配線１ｘ
が延設されている。半導体薄膜５はゲート電極１の直上
にチャネル領域Ｃｈが形成され、その両側に不純物が高
濃度で注入されたソース領域Ｓ及びドレイン領域Ｄが設
けられる。図示する様に、本発明ではゲート電極１によ
り温度勾配が付されている為、半導体薄膜５はチャネル
領域Ｃｈの部分で結晶粒５ａが大きく成長し、その他の
ソース領域Ｓ及びドレイン領域Ｄで結晶粒５ｂは余り大
きく成長することはない。薄膜トランジスタではチャネ
ル領域Ｃｈの結晶状態が移動度に大きく影響する。特
に、ゲート電極１のチャネル方向長手寸法を３μｍ以下
とすることにより、チャネル領域Ｃｈを少なくとも電流
の流れる方向に沿って単結晶化することが可能である。
なお、レーザ光の照射を用いた結晶化処理では、基板加
熱や紫外線照射を補助的に用いることで、結晶化をより
効率的に行なうことができる。

【００１２】図３は、本発明に係る薄膜半導体装置の製
造方法の他の実施形態を示す模式図である。なお、図１
に示した実施形態と対応する部分には対応する参照番号
を付して理解を容易にしている。異なる点は、図１に示
した薄膜トランジスタがボトムゲート構造であるのに対
し、図３に示した薄膜トランジスタはトップゲート構造
である。即ち、半導体薄膜５の上にゲート絶縁膜２３を
介してゲート電極１がパタニング形成されている。半導
体薄膜５の下方には下地絶縁膜４０を介して遮光膜３０
が形成されている。この遮光膜３０は金属膜からなり、
本発明に従って断面が三角形状に予め形成されている。
この遮光膜３０により絶縁基板０に温度勾配を付けるこ
とが可能になる為、図１に示した実施形態と同様に、ゲ
ート電極１の直下のチャネル領域において、半導体薄膜
５の結晶粒を選択的に大型化することができる。

【００１３】図４は、半導体薄膜の下地となる金属膜の
断面形状の例を模式的に表わしたものである。（ａ）は
ゲート電極１が断面三角形状をしている。その高さ寸法
は１００ｎｍ乃至３００ｎｍである。又、底辺寸法は１
０００乃至３０００ｎｍ程度となる。（ｂ）は断面が円
弧形状をしたゲート電極１を表わしている。これも、ゲ
ートパタンの中央から周辺に向かって厚みが漸減する様
になっている。（ｃ）は断面が台形形状となっている。
この場合、台形の頂部の幅寸法は１０００ｎｍ以下が望
ましい。（ｄ）は非対称な三角断面形状を有するゲート
電極１である。この場合でも、ゲート電極１を構成する
金属膜はゲートパタンの中央から周辺に向かって厚みが
漸減する様になっていることに変わりはない。

【００１４】図５は、図４の（ｃ）に示した断面形状が
台形のゲート電極を形成する具体的な手法を示した工程
図である。まず（ａ）に示す様に、ガラスなどからなる
絶縁基板０の上にＣｒ，Ｍｏ，Ｗなどからなる金属膜１
ａをスパッタリング又は真空蒸着で成膜する。その厚み
は前述した様に１００ｎｍ乃至３００ｎｍである。工程
（ｂ）に進み、金属膜１ａの上にレジスト５０を塗工す
る。工程（ｃ）に進み、レジスト５０をゲート電極のパ
タンに合わせて露光現像する。この後、金属膜１ａとレ
ジスト５０の界面の密着性を制御する為所謂ポストベー
クを行なう。ポストベークの温度を制御することで、金
属膜１ａに対するレジスト５０の密着性を意図的に弱め
る。この後（ｄ）に示す様に、パタニングされたレジス
ト５０をマスクとして金属膜をウェットエッチングし、
ゲート電極１に加工する。金属膜とレジスト５０との間
の密着性が弱い為、ウェットエッチングに用いるエッチ
ング液がレジスト５０と金属膜の界面にしみ込む為、サ
イドエッチが進行し、ゲート電極１は台形に加工され
る。サイドエッチ量を調節することで、台形に限られず
三角形や円弧状にゲート電極１を加工することができ
る。なお、ウェットエッチングの代わりにドライエッチ
ングを用いた場合でも、等方性プロセスを用いることに
より、ゲート電極１を三角形状又は円弧形状に形成する
ことが可能である。

【００１５】図６は、本発明に係る薄膜半導体装置の製
造方法の実施例を示す工程図である。ここでは、ボトム
ゲート構造の薄膜トランジスタの製造方法を示す。まず
（ａ）に示す様に、ガラスなどからなる絶縁基板０の上
にＣｒ、Ｍｏ、Ｗなどの金属膜を１００乃至３００ｎｍ
の厚みでスパッタにより堆積し、台形形状にパタニング
してゲート電極１に加工する。その方法は図5に示した
通りである。

【００１６】次いで（ｂ）に示す様に、ゲート電極１の
上にゲート絶縁膜を形成する。本例では、ゲート絶縁膜
はゲート窒化膜２（ＳｉＮ_x ）／ゲート酸化膜（ＳｉＯ
₂ ）の二層構造を用いた。ゲート窒化膜２はＳｉＨ₄ ガ
スとＨＨ₃ ガスの混合物を原料気体として用い、プラズ
マＣＶＤ法（ＰＣＶＤ法）で成膜した。なお、プラズマ
ＣＶＤに代えて常圧ＣＶＤ、減圧ＣＶＤを用いてもよ
い。本実施例では、ゲート窒化膜２を５０ｎｍの厚みで
堆積した。ゲート窒化膜２の成膜に連続してゲート酸化
膜３を約２００ｎｍの厚みで成膜する。更にゲート酸化
膜３の上に連続的に非晶質シリコンからなる半導体薄膜
４を約３０乃至８０ｎｍの厚みで成膜した。二層構造の
ゲート絶縁膜と非晶質半導体薄膜４は成膜チャンバの真
空系を破らず連続成膜した。以上の成膜でプラズマＣＶ
Ｄ法を用いた場合には、４００乃至４５０℃の温度で窒
素雰囲気中１時間程度加熱処理を行ない、非晶質半導体
薄膜４に含有されていた水素を放出する。所謂脱水素ア
ニールを行なう。次いでレーザ光５０を照射し、非晶質
半導体薄膜４を結晶化する。レーザ光５０としてはエキ
シマレーザビームを用いることができる。所謂レーザア
ニールは６００℃以下のプロセス温度で半導体薄膜を結
晶化する為の有力な手段である。本実施例では、パルス
状に励起され矩形状に整形されたレーザ光５０を非晶質
半導体薄膜４に照射して結晶化を行なう。レーザ光５０
のパルス幅は１００ｎｓを超え、矩形断面のサイズは１
０ｍｍ×１０ｍｍを超える。例えば、パルス幅は２２０
ｎｓに設定され、矩形断面は３０ｍｍ×７０ｍｍに設定
される。

【００１７】（ｃ）に示す様に、前工程で結晶化された
多結晶半導体薄膜５の上に例えばプラズマＣＶＤ法でＳ
ｉＯ₂ を約１００ｎｍ乃至３００ｎｍの厚みで形成す
る。このＳｉＯ₂ を所定の形状にパタニングしてエッチ
ングストッパー膜６に加工する。エッチングストッパー
膜６の直下に位置する多結晶半導体薄膜５の部分はチャ
ネル領域Ｃｈとして保護される。続いて、エッチングス
トッパー膜６をマスクとしてイオンドーピングにより不
純物（例えばＰ＋イオン）を半導体薄膜５に注入し、ソ
ース領域Ｓ及びドレイン領域Ｄを形成する。イオンドー
ピングは質量分離をかけることなく電界加速で不純物を
注入するものであり、本実施例では１×１０¹⁵／ｃｍ²
程度のドーズ量で不純物を注入している。なお、図示し
ないが、Ｐチャネルの薄膜トランジスタを形成する場合
には、Ｎチャネル型薄膜トランジスタの領域をフォトレ
ジストで被覆した後、不純物をＰ＋イオンからＢ＋イオ
ンに切り換えドーズ量１×１０¹⁵／ｃｍ² 程度でイオン
ドーピングすればよい。この後、多結晶半導体薄膜５に
注入された不純物を活性化する。ここでも、エキシマレ
ーザ光源を用いたレーザ活性化アニールが行なわれる。
即ち、エキシマレーザのパルスを二次元的に走査しなが
らガラス基板０に照射して、多結晶半導体薄膜５に注入
された不純物を活性化する。

【００１８】最後に（ｄ）に示す様に、ＳｉＯ₂ を約２
００ｎｍの厚みで成膜し、層間絶縁膜７とする。層間絶
縁膜７の形成後、ＳｉＮ_x をプラズマＣＶＤ法で約２０
０乃至４００ｎｍ成膜し、パシベーション膜（キャップ
膜）８とする。この段階で窒素ガス又はフォーミングガ
ス中又は真空中雰囲気下で３５０℃程度の加熱処理を１
時間行ない、層間絶縁膜７に含まれる水素原子を半導体
薄膜５中に拡散させる。この後、コンタクトホールを開
口し、Ｍｏ，Ａｌなどを２００乃至４００ｎｍの厚みで
スパッタした後、所定の形状にパタニングして配線電極
９に加工する。更に、アクリル樹脂などからなる平坦化
層１０を１μｍ程度の厚みで塗布した後、コンタクトホ
ールを開口する。平坦化層１０の上にＩＴＯやＩＸＯな
どからなる透明導電膜をスパッタした後、所定の形状に
パタニングして画素電極１１に加工する。

【００１９】最後に、図７を参照して本発明に従って製
造した薄膜トランジスタを用いたアクティブマトリクス
型表示装置の一例を説明する。図示する様に、本表示装
置は一対の絶縁基板１０１，１０２と両者の間に保持さ
れた電気光学物質１０３とを備えたパネル構造を有す
る。電気光学物質１０３としては、例えば液晶材料を用
いる。下側の絶縁基板１０１には画素アレイ部１０４と
駆動回路部とが集積形成されている。駆動回路部は垂直
スキャナ１０５と水平スキャナ１０６とに分かれてい
る。又、絶縁基板１０１の周辺部上端には外部接続用の
端子部１０７が形成されている。端子部１０７は配線１
０８を介して垂直スキャナ１０５及び水平スキャナ１０
６に接続している。画素アレイ部１０４には行状のゲー
ト配線１０９と列状の信号配線１１０が形成されてい
る。両配線の交差部には画素電極１１１とこれを駆動す
る薄膜トランジスタ１１２が形成されている。薄膜トラ
ンジスタ１１２のゲート電極は対応するゲート配線１０
９に接続され、ドレイン領域は対応する画素電極１１１
に接続され、ソース領域は対応する信号配線１１０に接
続している。ゲート配線１０９は垂直スキャナ１０５に
接続する一方、信号配線１１０は水平スキャナ１０６に
接続している。画素電極１１１をスイッチング駆動する
薄膜トランジスタ１１２及び垂直スキャナ１０５と水平
スキャナ１０６に含まれる薄膜トランジスタは、本発明
に従って作成されたものである。更には、垂直スキャナ
や水平スキャナに加え、ビデオドライバやタイミングジ
ェネレータも絶縁基板１０１内に集積形成することも可
能である。

【００２０】

【発明の効果】以上説明したように、本発明によれば、
ゲート電極の上部に位置する半導体薄膜を選択的に大粒
径化することにより、高移動度の薄膜トランジスタを作
成することができる。これにより、高品質なアクティブ
マトリクス型の表示装置を作成することができる。特
に、スキャナのみならずビデオドライバやタイミングジ
ェネレータなどの周辺回路全てをパネル内に内蔵した付
加価値のある所謂システムオンパネルの作成が可能にな
り、その効果は極めて大きい。

【図面の簡単な説明】

【図１】本発明に係る薄膜半導体装置の製造方法の要部
を示す模式図である。

【図２】図１に示した薄膜トランジスタの模式的な平面
図である。

【図３】本発明に係る薄膜半導体装置の製造方法の他の
実施形態を示す模式図である。

【図４】本発明に係る薄膜半導体装置の製造方法に使わ
れる金属膜の断面形状を示す模式図である。

【図５】本発明に係る薄膜半導体装置の製造方法に使わ
れる金属膜の加工方法を示す工程図である。

【図６】本発明に係る薄膜半導体装置の製造方法の実施
例を示す工程図である。

【図７】本発明に従って製造された薄膜半導体装置を用
いたアクティブマトリクス型表示装置を示す模式的な斜
視図である。

【符号の説明】

０・・・絶縁基板、１・・・ゲート電極、５・・・半導
体薄膜、２３・・・ゲート絶縁膜、５０・・・レーザ光

Claims (5)

【特許請求の範囲】
1. 【請求項１】 絶縁基板の表面に金属膜を成膜して所定
   のパタンに加工すると共に、該パタンの中央から周辺に
   向かって該金属膜の厚みが漸減するように加工して、後
   工程で加熱冷却を行う際平面方向に温度勾配が生じる様
   に予め前処理を施す前工程と、 絶縁膜を介して該金属膜の上方に半導体薄膜を形成する
   成膜工程と、 レーザ光を照射して該半導体薄膜を一旦加熱溶融し冷却
   過程で結晶粒を成長させる際、該温度勾配を利用して該
   パタンの中央から周辺に向かって結晶粒の成長を促進可
   能にする後工程と、 結晶粒が成長した該半導体薄膜を活性層として薄膜トラ
   ンジスタを集積形成する集積工程とを行なう薄膜半導体
   装置の製造方法。
2. 【請求項２】 上記後工程は、エキシマレーザ光源を用
   いて発光時間が１００ｎｓ以上のレーザ光を該半導体薄
   膜に照射する請求項１記載の薄膜半導体装置の製造方
   法。
3. 【請求項３】 上記前工程は、該金属膜を該薄膜トラン
   ジスタのゲート電極のパタンに加工する請求項１記載の
   薄膜半導体装置の製造方法。
4. 【請求項４】 上記前工程は、該パタンの中央から周辺
   に向かって該金属膜の厚みが漸減するように加工して、
   該金属膜の断面をほぼ三角形状、台形形状または円弧形
   状にした請求項１記載の薄膜半導体装置の製造方法。
5. 【請求項５】 所定の間隙を介して互いに接合した一対
   の基板と、該間隙に保持された電気光学物質とを有し、
   一方の透明基板には対向電極を形成し、他方の絶縁基板
   には画素電極及びこれを駆動する薄膜トランジスタを形
   成した表示装置の製造方法であって、 該絶縁基板の表面に金属膜を成膜して所定のパタンに加
   工すると共に、該パタンの中央から周辺に向かって該金
   属膜の厚みが漸減するように加工して、後工程で加熱冷
   却を行う際平面方向に温度勾配が生じる様に予め前処理
   を施す前工程と、絶縁膜を介して該金属膜の上方に半導
   体薄膜を形成する成膜工程と、 レーザ光を照射して該半導体薄膜を一旦加熱溶融し冷却
   過程で結晶粒を成長させる際、該温度勾配を利用して該
   パタンの中央から周辺に向かって結晶粒の成長を促進可
   能にする後工程と、 結晶粒が成長した該半導体薄膜を活性層として薄膜トラ
   ンジスタを集積形成する集積工程とを行なう事を特徴と
   する表示装置の製造方法。