JPH09213965A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH09213965A JPH09213965A JP1505896A JP1505896A JPH09213965A JP H09213965 A JPH09213965 A JP H09213965A JP 1505896 A JP1505896 A JP 1505896A JP 1505896 A JP1505896 A JP 1505896A JP H09213965 A JPH09213965 A JP H09213965A
- Authority
- JP
- Japan
- Prior art keywords
- impurities
- tft
- threshold voltage
- substrate
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 例えば、高精細で大面積のアクティブマトリ
クス基板における画素のスイッチング素子としてのＴＦ
Ｔおよび周辺駆動回路部を構成するＴＦＴの両者に要求
される、それぞれ異なる高性能化を同時に実現すること
を可能とする。 【解決手段】 レーザー光照射によりＴＦＴのチャネル
領域に注入された不純物を活性化する工程において、照
射するレーザー光のエネルギー密度を調整することによ
り、不純物の一部のみを活性化する。この結果、従来困
難であったトランジスタのしきい値電圧を所望の値に制
御することが可能となり、高品質で優れた特性を有する
ＴＦＴを提供することができる。
クス基板における画素のスイッチング素子としてのＴＦ
Ｔおよび周辺駆動回路部を構成するＴＦＴの両者に要求
される、それぞれ異なる高性能化を同時に実現すること
を可能とする。 【解決手段】 レーザー光照射によりＴＦＴのチャネル
領域に注入された不純物を活性化する工程において、照
射するレーザー光のエネルギー密度を調整することによ
り、不純物の一部のみを活性化する。この結果、従来困
難であったトランジスタのしきい値電圧を所望の値に制
御することが可能となり、高品質で優れた特性を有する
ＴＦＴを提供することができる。
Description
【０００１】
【発明の属する技術分野】本発明は、ガラス等の絶縁性
基板上に設けられた薄膜トランジスタ（以下、ＴＦＴと
称する）を用いるアクティブマトリクス型の画像表示装
置やイメージセンサー等に利用される、非結晶半導体を
多結晶化した半導体薄膜を活性領域に用いる半導体装置
およびその製造方法に関する。
基板上に設けられた薄膜トランジスタ（以下、ＴＦＴと
称する）を用いるアクティブマトリクス型の画像表示装
置やイメージセンサー等に利用される、非結晶半導体を
多結晶化した半導体薄膜を活性領域に用いる半導体装置
およびその製造方法に関する。
【０００２】
【従来の技術】ガラスなどの絶縁性基板上にＴＦＴを有
する半導体としては、ＴＦＴを各画素用のスイッチング
素子及びそのスイッチング素子のための周辺駆動回路に
用いるアクティブマトリクス型液晶表示装置やイメージ
センサー等が知られている。特に、液晶表示装置におい
ては昨今の情報のマルチメディア化に対応するべく、高
品位、高解像度の動画表示が望まれている。これを実現
するためにはさらなる画素の高速応答性および高開口率
化が必要となるが、これら表示特性を担うＴＦＴの開発
には大きな期待が寄せられている。
する半導体としては、ＴＦＴを各画素用のスイッチング
素子及びそのスイッチング素子のための周辺駆動回路に
用いるアクティブマトリクス型液晶表示装置やイメージ
センサー等が知られている。特に、液晶表示装置におい
ては昨今の情報のマルチメディア化に対応するべく、高
品位、高解像度の動画表示が望まれている。これを実現
するためにはさらなる画素の高速応答性および高開口率
化が必要となるが、これら表示特性を担うＴＦＴの開発
には大きな期待が寄せられている。
【０００３】一方、上記の半導体装置に用いられるＴＦ
Ｔの活性層には、薄膜状のシリコン半導体を用いるのが
一般的である。この薄膜状のシリコン半導体としては、
非結晶シリコン半導体（ａ−Ｓｉ）からなるものと結晶
性を有するシリコン半導体からなるもの二つに大別され
る。
Ｔの活性層には、薄膜状のシリコン半導体を用いるのが
一般的である。この薄膜状のシリコン半導体としては、
非結晶シリコン半導体（ａ−Ｓｉ）からなるものと結晶
性を有するシリコン半導体からなるもの二つに大別され
る。
【０００４】薄膜状のシリコン半導体のうち非結晶シリ
コン半導体は、作製温度が低く、化学気相法で比較的容
易に作製することが可能で量産性に富むため、最も一般
的に用いられているが、構造上トランジスタサイズの縮
小化が困難であるために画素の高開口率化が難しく、か
つキャリア移動度等の物性に依存する電流駆動能力が結
晶性を有するシリコン半導体に比べて劣るため、今後、
より一層の高速特性と高開口率化を得るためには、結晶
性を有するシリコン半導体からなるＴＦＴの作製方法の
確立が強く求められている。
コン半導体は、作製温度が低く、化学気相法で比較的容
易に作製することが可能で量産性に富むため、最も一般
的に用いられているが、構造上トランジスタサイズの縮
小化が困難であるために画素の高開口率化が難しく、か
つキャリア移動度等の物性に依存する電流駆動能力が結
晶性を有するシリコン半導体に比べて劣るため、今後、
より一層の高速特性と高開口率化を得るためには、結晶
性を有するシリコン半導体からなるＴＦＴの作製方法の
確立が強く求められている。
【０００５】尚、この結晶性を有するシリコン半導体と
しては、単結晶シリコン（ｃ−Ｓｉ）、多結晶シリコン
（ｐ−Ｓｉ）、微結晶シリコン（μｃ−Ｓｉ）、結晶成
分を含む非結晶シリコン、結晶性と非結晶性の中間の状
態を有するセミアモルファスシリコン等が知られてい
る。
しては、単結晶シリコン（ｃ−Ｓｉ）、多結晶シリコン
（ｐ−Ｓｉ）、微結晶シリコン（μｃ−Ｓｉ）、結晶成
分を含む非結晶シリコン、結晶性と非結晶性の中間の状
態を有するセミアモルファスシリコン等が知られてい
る。
【０００６】また、これらの結晶性を有する薄膜状のシ
リコン半導体を得る方法としては、予め成膜しておいた
半導体膜を熱エネルギーを加えて結晶性を有せしめる方
法（熱アニール法）、予め成膜しておいた半導体膜をレ
ーザー光のエネルギーにより結晶性を有せしめる方法
（レーザーアニール法）等がよく知られている。
リコン半導体を得る方法としては、予め成膜しておいた
半導体膜を熱エネルギーを加えて結晶性を有せしめる方
法（熱アニール法）、予め成膜しておいた半導体膜をレ
ーザー光のエネルギーにより結晶性を有せしめる方法
（レーザーアニール法）等がよく知られている。
【０００７】
【発明が解決しようとする課題】今後の技術としては、
例えばアクティブマトリクス型液晶表示装置の周辺駆動
回路などを構成するような高速のＴＦＴと、高い開口率
を実現する画素をスイッチングするＴＦＴとを同一基板
上に同時に形成することが望まれている。このために
も、各々のＴＦＴ特性を決定するしきい値電圧を、望ま
れる性能に応じて制御しながら製造することが必要とな
る。
例えばアクティブマトリクス型液晶表示装置の周辺駆動
回路などを構成するような高速のＴＦＴと、高い開口率
を実現する画素をスイッチングするＴＦＴとを同一基板
上に同時に形成することが望まれている。このために
も、各々のＴＦＴ特性を決定するしきい値電圧を、望ま
れる性能に応じて制御しながら製造することが必要とな
る。
【０００８】しかしながら、結晶性を有するシリコン半
導体薄膜を用いたＴＦＴにおいて、しきい値電圧は結晶
化の方法またはその条件により決定される要因が大きい
ことが知られているが、意図的に調整することは困難で
あるとされてきた。
導体薄膜を用いたＴＦＴにおいて、しきい値電圧は結晶
化の方法またはその条件により決定される要因が大きい
ことが知られているが、意図的に調整することは困難で
あるとされてきた。
【０００９】単結晶シリコン基板上のトランジスタのし
きい値電圧を制御するには、チャネル領域に不純物を注
入する際、イオン注入法を用いて導入する不純物の濃度
を調整する手法がとられる。その一方、液晶表示装置等
のようにガラス等の絶縁基板の上にトランジスタを形成
する場合には、大型基板を用いることが多いために、大
面積に対して一度にイオン注入を行うことのできるイオ
ンドープ法が主流となっている。しかしながら、この方
法ではドーズ量を意図的に調整することが難しく、前述
のイオン注入法のようにしきい値電圧の制御は困難とな
っていた。
きい値電圧を制御するには、チャネル領域に不純物を注
入する際、イオン注入法を用いて導入する不純物の濃度
を調整する手法がとられる。その一方、液晶表示装置等
のようにガラス等の絶縁基板の上にトランジスタを形成
する場合には、大型基板を用いることが多いために、大
面積に対して一度にイオン注入を行うことのできるイオ
ンドープ法が主流となっている。しかしながら、この方
法ではドーズ量を意図的に調整することが難しく、前述
のイオン注入法のようにしきい値電圧の制御は困難とな
っていた。
【００１０】本発明は、上記のような問題を解決するた
めになされたものであり、その目的とするところは、結
晶性を有するシリコン半導体薄膜を用いたトランジスタ
の製造工程において、従来困難であったしきい値電圧の
制御を可能とすることにある。例えばアクティブマトリ
クス型液晶表示装置に関し、大画面・高精細パネルの画
素スイッチング用ＴＦＴにおいては特性の均一化、一
方、周辺駆動回路部等を構成するＴＦＴにおいては動作
の高速化といった、それぞれ異なる要求に応じた特性に
応じたしきい値電圧を有する半導体装置を提供すること
にある。
めになされたものであり、その目的とするところは、結
晶性を有するシリコン半導体薄膜を用いたトランジスタ
の製造工程において、従来困難であったしきい値電圧の
制御を可能とすることにある。例えばアクティブマトリ
クス型液晶表示装置に関し、大画面・高精細パネルの画
素スイッチング用ＴＦＴにおいては特性の均一化、一
方、周辺駆動回路部等を構成するＴＦＴにおいては動作
の高速化といった、それぞれ異なる要求に応じた特性に
応じたしきい値電圧を有する半導体装置を提供すること
にある。
【００１１】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、絶縁表面を有する基板上に複数のＴＦＴを有
する半導体装置の製造方法において、前記ＴＦＴのチャ
ネル領域に不純物を注入し、該不純物を活性化し、前記
不純物の活性化率によりＴＦＴのしきい値を制御するこ
とを特徴とし、そのことにより上記目的が達成される。
造方法は、絶縁表面を有する基板上に複数のＴＦＴを有
する半導体装置の製造方法において、前記ＴＦＴのチャ
ネル領域に不純物を注入し、該不純物を活性化し、前記
不純物の活性化率によりＴＦＴのしきい値を制御するこ
とを特徴とし、そのことにより上記目的が達成される。
【００１２】前記不純物の活性化をレーザーアニール法
により行うと共に、前記不純物の活性化率を前記レーザ
ー光の照射条件により制御することが望ましい。
により行うと共に、前記不純物の活性化率を前記レーザ
ー光の照射条件により制御することが望ましい。
【００１３】また、前記不純物の活性化を熱アニール法
により行うと共に、前記不純物の活性化率を熱アニール
法の温度及び時間により調整するものでもよい。
により行うと共に、前記不純物の活性化率を熱アニール
法の温度及び時間により調整するものでもよい。
【００１４】上記構成による作用を以下に説明する。
【００１５】本発明によれば、ＴＦＴのチャネル領域に
注入した不純物の一部分のみを活性化することにより、
結晶性を有するシリコン半導体薄膜を用いたトランジス
タにおいて、しきい値電圧を所望とする値に制御するこ
とができる。例えば、高精細・大画面の液晶表示装置に
関し、アクティブマトリクス基板上の画素スイッチング
用ＴＦＴではトランジスタ特性の均一化、他方、周辺駆
動回路部を構成するＴＦＴでは動作の高速化といった、
望まれるトランジスタ特性に応じてしきい値電圧を制御
することができる。
注入した不純物の一部分のみを活性化することにより、
結晶性を有するシリコン半導体薄膜を用いたトランジス
タにおいて、しきい値電圧を所望とする値に制御するこ
とができる。例えば、高精細・大画面の液晶表示装置に
関し、アクティブマトリクス基板上の画素スイッチング
用ＴＦＴではトランジスタ特性の均一化、他方、周辺駆
動回路部を構成するＴＦＴでは動作の高速化といった、
望まれるトランジスタ特性に応じてしきい値電圧を制御
することができる。
【００１６】不純物の活性化は、半導体の製造において
広く用いられるレーザーアニール法によって行われ、照
射条件を変化させることによって容易に活性化率を所望
とする値に調整することができる。したがって、容易に
ＴＦＴのしきい値電圧を所要の値とすることができる。
広く用いられるレーザーアニール法によって行われ、照
射条件を変化させることによって容易に活性化率を所望
とする値に調整することができる。したがって、容易に
ＴＦＴのしきい値電圧を所要の値とすることができる。
【００１７】また、不純物の活性化は、レーザーアニー
ル法と同様、半導体の製造において一般に用いられる熱
アニール法により行うことができ、その活性化率の調整
は熱アニール時の設定温度及び時間により容易に調整す
ることができる。したがって、容易にＴＦＴのしきい値
電圧を所望とする値に制御することができる。
ル法と同様、半導体の製造において一般に用いられる熱
アニール法により行うことができ、その活性化率の調整
は熱アニール時の設定温度及び時間により容易に調整す
ることができる。したがって、容易にＴＦＴのしきい値
電圧を所望とする値に制御することができる。
【００１８】
（実施形態１）以下、本発明の実施形態について図面に
基づいて説明する。
基づいて説明する。
【００１９】図１（ａ）〜（ｃ）は本実施形態１におけ
るトップゲート型構造のＴＦＴの製造工程を示す断面図
である。図２は本実施形態１における、不純物の活性化
の際に照射されたレーザー光のエネルギー密度と不純物
の活性化率との関係を示す図である。また、図３は本実
施形態１におけるイオンの活性化率としきい値電圧との
関係を示す図である。
るトップゲート型構造のＴＦＴの製造工程を示す断面図
である。図２は本実施形態１における、不純物の活性化
の際に照射されたレーザー光のエネルギー密度と不純物
の活性化率との関係を示す図である。また、図３は本実
施形態１におけるイオンの活性化率としきい値電圧との
関係を示す図である。
【００２０】図１（ａ）において、一辺約３００ｍｍ□
の絶縁性基板（例えばガラス基板）１の表面を洗浄後、
ベースコート膜２として二酸化シリコンを化学的気相成
長法（以下、ＣＶＤ法と称する）やスパッタリング法を
用いて厚さ３００ｎｍ程度堆積させる。このベースコー
ト膜２の必要膜厚は基板の表面状態によって異なり、十
分に平坦でかつナトリウムイオン等の半導体特性に悪影
響を与えるイオン濃度が十分に低い基板であれば省略す
ることも可能であり、逆に表面の状態が傷や凹凸の激し
いものであれば上記の膜厚よりも厚く堆積させる必要が
ある。
の絶縁性基板（例えばガラス基板）１の表面を洗浄後、
ベースコート膜２として二酸化シリコンを化学的気相成
長法（以下、ＣＶＤ法と称する）やスパッタリング法を
用いて厚さ３００ｎｍ程度堆積させる。このベースコー
ト膜２の必要膜厚は基板の表面状態によって異なり、十
分に平坦でかつナトリウムイオン等の半導体特性に悪影
響を与えるイオン濃度が十分に低い基板であれば省略す
ることも可能であり、逆に表面の状態が傷や凹凸の激し
いものであれば上記の膜厚よりも厚く堆積させる必要が
ある。
【００２１】次に、ベースコート膜２上にＣＶＤ法やス
パッタリング法を用いて非結晶シリコン膜３を５０ｎｍ
程度の厚さに堆積させる。
パッタリング法を用いて非結晶シリコン膜３を５０ｎｍ
程度の厚さに堆積させる。
【００２２】その後、レーザーアニール法により基板全
面にレーザー光を走査させながら照射を行うと非結晶シ
リコン膜３の熔融結晶化が起こり、結晶成長させること
によって多結晶シリコン膜を得る。本実施形態１では、
レーザーの発振波長はＸｅＣｌエキシマレーザーの３０
８ｎｍ、エネルギー出力は７００ｍＪ／パルスで、発振
時間（パルス幅）は約５０ｎｓであり、発振周波数は３
００Ｈｚ、走査速度は１２０ｍｍ／秒とした。また、ビ
ーム形状は３００×０．５ｍｍで基板表面のエネルギー
密度は３００ｍＪ／ｃｍ2程度としたが、レーザー照射
される膜の状態（膜質、膜厚、構造）によって条件は異
なる。また、使用するレーザー光としてはＸｅＣｌエキ
シマレーザーの他に、ＫｒＦエキシマレーザー（波長２
４８ｎｍ）、ＡｒＦエキシマレーザー（波長１９３ｎ
ｍ）、ＸｅＦエキシマレーザー（波長３５３ｎｍ）等も
採用できるが、この場合の照射条件については、適宜考
慮する必要がある。
面にレーザー光を走査させながら照射を行うと非結晶シ
リコン膜３の熔融結晶化が起こり、結晶成長させること
によって多結晶シリコン膜を得る。本実施形態１では、
レーザーの発振波長はＸｅＣｌエキシマレーザーの３０
８ｎｍ、エネルギー出力は７００ｍＪ／パルスで、発振
時間（パルス幅）は約５０ｎｓであり、発振周波数は３
００Ｈｚ、走査速度は１２０ｍｍ／秒とした。また、ビ
ーム形状は３００×０．５ｍｍで基板表面のエネルギー
密度は３００ｍＪ／ｃｍ2程度としたが、レーザー照射
される膜の状態（膜質、膜厚、構造）によって条件は異
なる。また、使用するレーザー光としてはＸｅＣｌエキ
シマレーザーの他に、ＫｒＦエキシマレーザー（波長２
４８ｎｍ）、ＡｒＦエキシマレーザー（波長１９３ｎ
ｍ）、ＸｅＦエキシマレーザー（波長３５３ｎｍ）等も
採用できるが、この場合の照射条件については、適宜考
慮する必要がある。
【００２３】この後、図１（ｂ）に示すようにフォトリ
ソグラフィーとエッチングにより多結晶シリコン膜４を
所望の形状に加工し、この多結晶シリコン部分にイオン
ドーピング法によりボロンイオンを１０ｋＶの加速電圧
で１×１０13個／ｃｍ2程度注入する。
ソグラフィーとエッチングにより多結晶シリコン膜４を
所望の形状に加工し、この多結晶シリコン部分にイオン
ドーピング法によりボロンイオンを１０ｋＶの加速電圧
で１×１０13個／ｃｍ2程度注入する。
【００２４】次に、図１（ｃ）に示すように、注入され
たイオンを活性化するために再びレーザーアニールを行
う。この手法によればイオン注入同様、大面積の基板に
対しても一度に不純物の活性化を行うことができる。ま
たこの時、後述の理由により注入されたイオンの１０〜
３０％のみを活性化するようにレーザー光のエネルギー
密度を調整する。本実施形態１では、上記の非結晶シリ
コン膜３の結晶化と同様の照射条件を用いた場合、上記
のボロンのドーズ量に対して必要なレーザー光のエネル
ギー密度は図２から１００〜１８０ｍＪ／ｃｍ2とな
る。これにより、本発明で得られるＴＦＴにおいては図
３に示すように、しきい値電圧を２．８Ｖ以下の範囲で
所望の値に制御することができる。
たイオンを活性化するために再びレーザーアニールを行
う。この手法によればイオン注入同様、大面積の基板に
対しても一度に不純物の活性化を行うことができる。ま
たこの時、後述の理由により注入されたイオンの１０〜
３０％のみを活性化するようにレーザー光のエネルギー
密度を調整する。本実施形態１では、上記の非結晶シリ
コン膜３の結晶化と同様の照射条件を用いた場合、上記
のボロンのドーズ量に対して必要なレーザー光のエネル
ギー密度は図２から１００〜１８０ｍＪ／ｃｍ2とな
る。これにより、本発明で得られるＴＦＴにおいては図
３に示すように、しきい値電圧を２．８Ｖ以下の範囲で
所望の値に制御することができる。
【００２５】上記のように１０〜３０％の範囲で不純物
イオンを活性化するのは、以下の理由による。活性化率
が３０％を越える範囲になると、図２に示すように活性
化の際に照射するエネルギー密度の微動によって活性化
率が大きく変動し、さらに図３に示すように活性化率の
微動がしきい値電圧の著しい変動を生じるために、例え
ばアクティブマトリクス型液晶表示装置においてスイッ
チング素子の動作特性の不均一化を招くこととなる。さ
らに、一般に活性化率を高くすると多結晶シリコン膜４
の導電率が上昇するために、正常なトランジスタ動作が
不可能となる。以上のような理由により活性化率を３０
％以下にとどめることとした。また他方、活性化率を１
０％以上とするのは、しきい値電圧を０Ｖ以上とするた
めである。
イオンを活性化するのは、以下の理由による。活性化率
が３０％を越える範囲になると、図２に示すように活性
化の際に照射するエネルギー密度の微動によって活性化
率が大きく変動し、さらに図３に示すように活性化率の
微動がしきい値電圧の著しい変動を生じるために、例え
ばアクティブマトリクス型液晶表示装置においてスイッ
チング素子の動作特性の不均一化を招くこととなる。さ
らに、一般に活性化率を高くすると多結晶シリコン膜４
の導電率が上昇するために、正常なトランジスタ動作が
不可能となる。以上のような理由により活性化率を３０
％以下にとどめることとした。また他方、活性化率を１
０％以上とするのは、しきい値電圧を０Ｖ以上とするた
めである。
【００２６】尚、本工程においても上記何れのレーザー
光を用いてもよいが、この場合には諸々の照射条件を適
宜考慮しなければならない。また、チャネル領域を形成
するシリコン薄膜の材質によっても照射条件を考慮する
必要がある。さらに、周知の熱アニール法等の熱処理法
によっても温度や時間等の設定条件を考慮することによ
り不純物の活性化率の調整が可能となる。これにより、
レーザー光照射と同様、しきい値電圧を所望とする値に
制御することができる。
光を用いてもよいが、この場合には諸々の照射条件を適
宜考慮しなければならない。また、チャネル領域を形成
するシリコン薄膜の材質によっても照射条件を考慮する
必要がある。さらに、周知の熱アニール法等の熱処理法
によっても温度や時間等の設定条件を考慮することによ
り不純物の活性化率の調整が可能となる。これにより、
レーザー光照射と同様、しきい値電圧を所望とする値に
制御することができる。
【００２７】上記の手法で不純物を活性化した後、図１
（ｄ）に示すように周知の手法を用いてゲート絶縁膜５
及びゲート電極材料を堆積し、フォトリソグラフィーお
よびエッチングにより所望とする形状にゲート電極６を
形成する。
（ｄ）に示すように周知の手法を用いてゲート絶縁膜５
及びゲート電極材料を堆積し、フォトリソグラフィーお
よびエッチングにより所望とする形状にゲート電極６を
形成する。
【００２８】さらに、イオンドープ法によりソース・ド
レイン領域７に不純物を導入し、レーザーアニール法で
活性化させ、層間絶縁膜８を堆積する。この後、フォト
リソグラフィーとエッチングにより、ソース・ドレイン
領域７にコンタクトホール９を形成し、ソース・ドレイ
ン電極１０を形成することでトランジスタは完成する。
レイン領域７に不純物を導入し、レーザーアニール法で
活性化させ、層間絶縁膜８を堆積する。この後、フォト
リソグラフィーとエッチングにより、ソース・ドレイン
領域７にコンタクトホール９を形成し、ソース・ドレイ
ン電極１０を形成することでトランジスタは完成する。
【００２９】以上のようにして得られたＴＦＴは、チャ
ネル領域に注入された不純物を活性化する際、照射する
レーザー光の照射条件を調整することによって活性化率
を制御することによりしきい値電圧を所望とする値に制
御することができた。
ネル領域に注入された不純物を活性化する際、照射する
レーザー光の照射条件を調整することによって活性化率
を制御することによりしきい値電圧を所望とする値に制
御することができた。
【００３０】（実施形態２）図４は本実施形態２におけ
るＴＦＴの製造工程を示す断面図である。
るＴＦＴの製造工程を示す断面図である。
【００３１】図４において、実施形態１と同様に多結晶
シリコン膜４を形成し、フォトリソグラフィー及びエッ
チングにより所望とする形状に加工した後、ゲート絶縁
膜５を１００ｎｍの厚みに成膜する。この後、イオンド
ーピング法によりゲート絶縁膜５の表面からボロンイオ
ンを９０ｋＶの加速電圧で多結晶シリコン部に１×１０
13個／ｃｍ2程度注入する。
シリコン膜４を形成し、フォトリソグラフィー及びエッ
チングにより所望とする形状に加工した後、ゲート絶縁
膜５を１００ｎｍの厚みに成膜する。この後、イオンド
ーピング法によりゲート絶縁膜５の表面からボロンイオ
ンを９０ｋＶの加速電圧で多結晶シリコン部に１×１０
13個／ｃｍ2程度注入する。
【００３２】次に、注入された不純物を活性化するため
に再びレーザー光を照射する。この際、注入された不純
物の１０〜３０％のみが活性化されるようにレーザー光
のエネルギー密度を調整する。本実施形態２では、実施
形態１と同様にレーザー光照射密度が１００〜１８０ｍ
Ｊ／ｃｍ2でトランジスタのしきい値を２．８Ｖ以下の
範囲で所望の値に制御することができた。
に再びレーザー光を照射する。この際、注入された不純
物の１０〜３０％のみが活性化されるようにレーザー光
のエネルギー密度を調整する。本実施形態２では、実施
形態１と同様にレーザー光照射密度が１００〜１８０ｍ
Ｊ／ｃｍ2でトランジスタのしきい値を２．８Ｖ以下の
範囲で所望の値に制御することができた。
【００３３】以上のようにレーザーアニール法による不
純物の活性化をゲート絶縁膜５を形成後からゲート電極
材料を成膜するまでの間に行うことによっても、しきい
値電圧を制御することができた。
純物の活性化をゲート絶縁膜５を形成後からゲート電極
材料を成膜するまでの間に行うことによっても、しきい
値電圧を制御することができた。
【００３４】（実施形態３）図５は本実施形態３におけ
るＴＦＴの製造工程を示す断面図である。
るＴＦＴの製造工程を示す断面図である。
【００３５】図５において、実施形態１と同様に多結晶
シリコン膜を形成し、所望とする形状に加工した後、実
施形態１に示した条件でボロンイオンを注入する。その
後、ゲート絶縁膜５を１００ｎｍの厚みに成膜する。ボ
ロンイオンの注入はこの時点で実施形態２の条件をもっ
て行ってもよい。次に、ゲート電極材料を堆積し、フォ
トリソグラフィーとエッチングによりゲート電極６を形
成する。さらにイオンドープ法によりソース・ドレイン
領域７に不純物を導入し、レーザーアニール法で活性化
させた後、層間絶縁膜８を堆積する。この後、フォトリ
ソグラフィーとエッチングによりソース・ドレイン領域
７にコンタクトホール９を形成し、ソース・ドレイン電
極１０を形成する。
シリコン膜を形成し、所望とする形状に加工した後、実
施形態１に示した条件でボロンイオンを注入する。その
後、ゲート絶縁膜５を１００ｎｍの厚みに成膜する。ボ
ロンイオンの注入はこの時点で実施形態２の条件をもっ
て行ってもよい。次に、ゲート電極材料を堆積し、フォ
トリソグラフィーとエッチングによりゲート電極６を形
成する。さらにイオンドープ法によりソース・ドレイン
領域７に不純物を導入し、レーザーアニール法で活性化
させた後、層間絶縁膜８を堆積する。この後、フォトリ
ソグラフィーとエッチングによりソース・ドレイン領域
７にコンタクトホール９を形成し、ソース・ドレイン電
極１０を形成する。
【００３６】次に、注入されたイオンの１０〜３０％の
みを活性化するようにレーザー光のエネルギー密度を１
３０〜２１０ｍＪ／ｃｍ2に調整し、ガラス基板の裏面
から照射する。これにより、トランジスタのしきい値電
圧を２．８Ｖ以下の範囲で所望とする値に制御すること
ができた。このような、基板裏面から照射する手法によ
れば、半導体薄膜表面において凹凸の発生等による粗面
化を防止できるという利点がある。尚、活性化率を１０
〜３０％とするのは、実施形態１における理由と同様で
ある。また、実施形態１および２の場合よりも高いエネ
ルギーで照射したのは、ガラス基板によるレーザー光の
吸収に伴うエネルギー損失を考慮したためである。
みを活性化するようにレーザー光のエネルギー密度を１
３０〜２１０ｍＪ／ｃｍ2に調整し、ガラス基板の裏面
から照射する。これにより、トランジスタのしきい値電
圧を２．８Ｖ以下の範囲で所望とする値に制御すること
ができた。このような、基板裏面から照射する手法によ
れば、半導体薄膜表面において凹凸の発生等による粗面
化を防止できるという利点がある。尚、活性化率を１０
〜３０％とするのは、実施形態１における理由と同様で
ある。また、実施形態１および２の場合よりも高いエネ
ルギーで照射したのは、ガラス基板によるレーザー光の
吸収に伴うエネルギー損失を考慮したためである。
【００３７】以上のように、本実施形態３では不純物活
性化のためのレーザー光照射を基板裏面から行う方法に
よってもしきい値電圧を制御することができた。尚、こ
の工程はイオンを注入した後であればどの工程で行って
も同様の効果を得ることができるが、この場合には上記
のように基板によって吸収されるレーザー光のエネルギ
ー損失を考慮して行う必要がある。
性化のためのレーザー光照射を基板裏面から行う方法に
よってもしきい値電圧を制御することができた。尚、こ
の工程はイオンを注入した後であればどの工程で行って
も同様の効果を得ることができるが、この場合には上記
のように基板によって吸収されるレーザー光のエネルギ
ー損失を考慮して行う必要がある。
【００３８】
【発明の効果】本発明の手法を用いることにより、チャ
ネルに注入された不純物の一部分のみを活性化すること
で、従来困難であった結晶性を有するシリコン半導体薄
膜を用いたトランジスタにおけるしきい値電圧を所望と
する値に制御することができる。
ネルに注入された不純物の一部分のみを活性化すること
で、従来困難であった結晶性を有するシリコン半導体薄
膜を用いたトランジスタにおけるしきい値電圧を所望と
する値に制御することができる。
【００３９】これにより、特に液晶表示装置においては
高精細で大画面のアクティブマトリクス基板に要求され
る画素スイッチング用ＴＦＴの特性の均一化、周辺駆動
回路部を構成するＴＦＴに要求される高性能化を同時に
満足し、同一基板上にアクティブマトリクス部と周辺駆
動回路部を構成するドライバモノリシック型アクティブ
マトリクス基板を実現可能とする。さらには、ＣＰＵな
どの薄膜集積回路も同一基板上に作製した、システム・
オン・パネル化を実現することができる。この結果、モ
ジュールのコンパクト化、高性能化、低コスト化等の利
点を奏する。
高精細で大画面のアクティブマトリクス基板に要求され
る画素スイッチング用ＴＦＴの特性の均一化、周辺駆動
回路部を構成するＴＦＴに要求される高性能化を同時に
満足し、同一基板上にアクティブマトリクス部と周辺駆
動回路部を構成するドライバモノリシック型アクティブ
マトリクス基板を実現可能とする。さらには、ＣＰＵな
どの薄膜集積回路も同一基板上に作製した、システム・
オン・パネル化を実現することができる。この結果、モ
ジュールのコンパクト化、高性能化、低コスト化等の利
点を奏する。
【図１】（ａ）〜（ｄ）は、実施形態１におけるＴＦＴ
の製造方法を示す断面図である。
の製造方法を示す断面図である。
【図２】実施形態１におけるレーザー光のエネルギー密
度と注入されたイオンの活性化率との関係を示す図であ
る。
度と注入されたイオンの活性化率との関係を示す図であ
る。
【図３】実施形態１におけるイオンの活性化率とトラン
ジスタのしきい値電圧との関係を示す図である。
ジスタのしきい値電圧との関係を示す図である。
【図４】実施形態２におけるＴＦＴの製造方法を示す断
面図である。
面図である。
【図５】実施形態３におけるＴＦＴの製造方法を示す断
面図である。
面図である。
１ 絶縁性基板 ２ ベースコート膜 ３ 非結晶シリコン膜 ４ 多結晶シリコン膜 ５ ゲート絶縁膜 ６ ゲート電極 ７ ソース・ドレイン領域 ８ 層間絶縁膜 ９ コンタクトホール １０ ソース・ドレイン電極
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/78 ６１８Ｆ
Claims (3)
- 【請求項１】 絶縁表面を有する基板上に複数の薄膜ト
ランジスタを有する半導体装置の製造方法において、 前記薄膜トランジスタのチャネル領域に不純物を注入
し、 該不純物を活性化し、 前記不純物の活性化率により薄膜トランジスタのしきい
値を制御することを特徴とする半導体装置の製造方法。 - 【請求項２】 前記不純物の活性化をレーザーアニール
法により行うと共に、 前記不純物の活性化率を前記レーザー光の照射条件によ
り制御することを特徴とする請求項１記載の半導体装置
の製造方法。 - 【請求項３】 前記不純物の活性化を熱アニール法によ
り行うと共に、 前記不純物の活性化率を熱アニール時の温度及び時間に
より調整することを特徴とする請求項１記載の半導体装
置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1505896A JPH09213965A (ja) | 1996-01-31 | 1996-01-31 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1505896A JPH09213965A (ja) | 1996-01-31 | 1996-01-31 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09213965A true JPH09213965A (ja) | 1997-08-15 |
Family
ID=11878247
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1505896A Pending JPH09213965A (ja) | 1996-01-31 | 1996-01-31 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09213965A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004186677A (ja) * | 2002-11-07 | 2004-07-02 | Semiconductor Energy Lab Co Ltd | 半導体素子の評価方法、当該半導体素子の作製方法、当該半導体素子を有するデバイスの設計管理システム、当該半導体素子へのドーズ量制御プログラム、当該プログラムを記録したコンピュータ読み取り可能な記録媒体、及びドーズ量制御装置 |
| KR100522758B1 (ko) * | 2000-06-28 | 2005-10-21 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
| KR100555488B1 (ko) * | 1999-10-05 | 2006-03-03 | 삼성전자주식회사 | 전자빔을 이용한 모스 트랜지스터의 문턱전압 조절방법 |
| WO2009139417A1 (ja) * | 2008-05-13 | 2009-11-19 | 富士電機デバイステクノロジー株式会社 | 半導体装置およびその製造方法 |
| US8513662B2 (en) | 2008-05-12 | 2013-08-20 | Canon Kabushiki Kaisha | Semiconductor device and display apparatus |
| US8530246B2 (en) | 2008-05-12 | 2013-09-10 | Canon Kabushiki Kaisha | Method for controlling threshold voltage of semiconductor element |
| US8592815B2 (en) | 2008-07-03 | 2013-11-26 | Canon Kabushiki Kaisha | Light emitting display apparatus |
-
1996
- 1996-01-31 JP JP1505896A patent/JPH09213965A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100555488B1 (ko) * | 1999-10-05 | 2006-03-03 | 삼성전자주식회사 | 전자빔을 이용한 모스 트랜지스터의 문턱전압 조절방법 |
| KR100522758B1 (ko) * | 2000-06-28 | 2005-10-21 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
| JP2004186677A (ja) * | 2002-11-07 | 2004-07-02 | Semiconductor Energy Lab Co Ltd | 半導体素子の評価方法、当該半導体素子の作製方法、当該半導体素子を有するデバイスの設計管理システム、当該半導体素子へのドーズ量制御プログラム、当該プログラムを記録したコンピュータ読み取り可能な記録媒体、及びドーズ量制御装置 |
| JP4651928B2 (ja) * | 2002-11-07 | 2011-03-16 | 株式会社半導体エネルギー研究所 | 半導体素子の評価方法 |
| US8513662B2 (en) | 2008-05-12 | 2013-08-20 | Canon Kabushiki Kaisha | Semiconductor device and display apparatus |
| US8530246B2 (en) | 2008-05-12 | 2013-09-10 | Canon Kabushiki Kaisha | Method for controlling threshold voltage of semiconductor element |
| WO2009139417A1 (ja) * | 2008-05-13 | 2009-11-19 | 富士電機デバイステクノロジー株式会社 | 半導体装置およびその製造方法 |
| US8507327B2 (en) | 2008-05-13 | 2013-08-13 | Fuji Electric Co., Ltd. | Semiconductor device manufacturing method thereof |
| US8592815B2 (en) | 2008-07-03 | 2013-11-26 | Canon Kabushiki Kaisha | Light emitting display apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5696011A (en) | Method for forming an insulated gate field effect transistor | |
| JP3503427B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3599355B2 (ja) | アクティブマトリクス基板の製造方法及び液晶ディスプレイの製造方法 | |
| JPH1174536A (ja) | 半導体装置の製造方法 | |
| US20020118317A1 (en) | Method of forming an LCD with predominantly <100> polycrystalline silicon regions | |
| US6440824B1 (en) | Method of crystallizing a semiconductor thin film, and method of manufacturing a thin-film semiconductor device | |
| JP2004214615A (ja) | 非晶質シリコン膜の結晶化方法及び非晶質シリコンの結晶化用マスク、並びにアレイ基板の製造方法 | |
| JPH07249592A (ja) | 半導体デバイスのレーザー処理方法 | |
| JP2005197656A (ja) | 多結晶シリコン膜の形成方法 | |
| JP5128767B2 (ja) | 表示装置とその製造方法 | |
| JPH09213965A (ja) | 半導体装置の製造方法 | |
| JP2001051301A (ja) | 液晶表示パネルの製造方法 | |
| US7026201B2 (en) | Method for forming polycrystalline silicon thin film transistor | |
| US20060172469A1 (en) | Method of fabricating a polycrystalline silicon thin film transistor | |
| JP4357006B2 (ja) | 多結晶半導体薄膜の形成方法及び薄膜トランジスタの製造方法 | |
| JPH0951100A (ja) | 半導体装置の製造方法 | |
| JP2000068515A (ja) | 薄膜半導体装置の製造方法 | |
| EP1509948B1 (en) | Manufacture of active matrix display devices | |
| JPH08293464A (ja) | 半導体基板及び半導体装置の製造方法 | |
| JPH09293872A (ja) | 薄膜トランジスタの製造方法 | |
| JPH08316487A (ja) | 薄膜半導体装置の製造方法 | |
| JPH0982639A (ja) | 半導体装置およびその製造方法 | |
| JPH09237767A (ja) | 半導体装置の製造方法 | |
| JPH0951099A (ja) | 半導体装置、半導体装置の製造方法、表示装置及び表示装置の製造方法 | |
| JP3244387B2 (ja) | 薄膜半導体装置 |