JP2005197656A - 多結晶シリコン膜の形成方法 - Google Patents

多結晶シリコン膜の形成方法 Download PDF

Info

Publication number
JP2005197656A
JP2005197656A JP2004258234A JP2004258234A JP2005197656A JP 2005197656 A JP2005197656 A JP 2005197656A JP 2004258234 A JP2004258234 A JP 2004258234A JP 2004258234 A JP2004258234 A JP 2004258234A JP 2005197656 A JP2005197656 A JP 2005197656A
Authority
JP
Japan
Prior art keywords
film
silicon film
amorphous silicon
laser light
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004258234A
Other languages
English (en)
Inventor
Kyoung Seok Son
キョン 錫 孫
Ho Nyeon Lee
鎬 年 李
Myung Kwan Ryu
明 官 柳
Jae Chul Park
宰 徹 朴
Eok Su Kim
億 洙 金
Jun Ho Lee
俊 昊 李
Se Yeoul Kwon
世 烈 權
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hydis Technologies Co Ltd
Original Assignee
Boe Hydis Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Boe Hydis Technology Co Ltd filed Critical Boe Hydis Technology Co Ltd
Publication of JP2005197656A publication Critical patent/JP2005197656A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02678—Beam shaping, e.g. using a mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1281—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor by using structural features to control crystal growth, e.g. placement of grain filters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】本発明は結晶粒の大きさを大きくすることができる多結晶シリコン（ｐｏｌｙ−Ｓｉ）膜の形成方法を提供する。
【解決手段】本発明の多結晶シリコン膜の形成方法は、レーザー光の照射による非晶質シリコン（ａ−Ｓｉ）膜の結晶化による多結晶シリコン膜を形成する方法であり、ガラス基板上にバッファ膜と非晶質シリコン膜を順に蒸着する段階と、前記ガラス基板の背面にレーザー光反射機能をする金属膜を蒸着する段階と、前記非晶質シリコン膜の前面からレーザー光を照射すると共に前記金属膜から反射したレーザー光が前記非晶質シリコン膜に再び吸収されるようにすることにより前記非晶質シリコン膜を二重に結晶化させる段階を含む。本発明によると、非晶質シリコン膜を二重で結晶化させるので非常に大きい結晶粒の多結晶シリコン膜を形成することができる。
【選択図】図１

Description

本発明は液晶表示装置の製造方法に関するものであり、より詳細には、多結晶シリコン薄膜トランジスターを形成するための多結晶シリコン膜の形成方法に関するものである。
液晶表示装置または有機発光表示装置などでスイッチング素子として使われる薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ：以下、ＴＦＴと称する）は表示装置の性能を左右する最も重要な構成要素である。ＴＦＴの性能を判断する基準である移動度（ｍｏｂｉｌｉｔｙ）または漏洩電流などはキャリア（電荷運搬体）が移動する経路である活性層がどのような状態（ｓｔａｔｅ）または構造（ｓｒｕｃｔｕｒｅ）を有するのか、すなわち、活性層の材料であるシリコン薄膜がどのような状態または構造を有するのかに大きく左右される。現在実用化されている液晶表示装置の場合ＴＦＴの活性層はほとんど非晶質シリコン（ａｍｏｒｐｈｏｕｓ ｓｉｌｉｃｏｎ：以下、ａ−Ｓｉと称する）である。
しかし、活性層としてａ−Ｓｉを適用したａ−ＳｉＴＦＴは、移動度が０．５ｃｍ２／Ｖｓ内外と非常に低いために、液晶表示装置に含まれるすべてのスイッチング素子を作る場合は制約が生ずる。即ち、液晶表示装置の周辺回路用の駆動素子は非常に早い速度で動作しなければならないのに、ａ−ＳｉＴＦＴは周辺回路用の駆動素子で要求する動作速度を満足することができず、周辺回路用の駆動素子の駆動をａ−ＳｉＴＦＴで具現することが実質的に困難であるということを意味する。
一方、活性層として多結晶シリコン（ｐｏｌｙｃｒｙｓｔａｌｌｉｎｅ ｓｉｌｉｃｏｎ：以下、ｐｏｌｙ−Ｓｉと称する）を適用したｐｏｌｙ−ＳｉＴＦＴは移動度が数十〜数百ｃｍ２／Ｖｓで高いために、周辺回路用の駆動素子に対応可能な高い駆動速度を出すことができる。このために、ガラス基板上にｐｏｌｙ−Ｓｉ膜を形成すると、画素スイッチング素子だけでなく周辺回路用の駆動部品にも適用が可能になる。従って、周辺回路の形成に必要なモジュール工程を別途設ける必要がないだけでなく、画素領域を形成する時に同時に周辺回路の駆動部品まで形成することができるので周辺回路用の駆動部品のコストを節減することができる（例えば、特許文献１参照）。
更に、ｐｏｌｙ−ＳｉＴＦＴは高い移動度のためにａ−ＳｉＴＦＴより小さくすることができるし、そして、共通化された工程を通じて周辺回路の駆動素子と画素領域のスイッチング素子とを同時に形成することができるために、線幅の微細化がより容易になってａ−ＳｉＴＦＴ−ＬＣＤで実現が難しい高解像度を得るのに非常に有利である。
また、ｐｏｌｙ−ＳｉＴＦＴは高い電流特性を有するために次世代の平板表示装置である有機発光表示装置の駆動素子として好適である。
従って、最近ではガラス基板上でｐｏｌｙ−Ｓｉ膜を形成させてＴＦＴを製造するｐｏｌｙ−ＳｉＴＦＴの研究が活発に進行されている。
ｐｏｌｙ−Ｓｉ膜をガラス基板上に形成させるための方法としては、ａ−Ｓｉ膜の蒸着後に熱処理を行ってａ−Ｓｉ膜を結晶化させる方法を挙げることができる。しかし、この方法は６００℃以上の高温でガラス基板の変形が生じるので、信頼性及び収率が低下する。
ガラス基板に熱的損傷（ｔｈｅｒｍａｌ ｄａｍａｇｅ）を与えないでａ−Ｓｉ膜のみを結晶化させることができる方法として、エキシマレーザー（Ｅｘｃｉｍｅｒ Ｌａｓｅｒ）を利用する低温多結晶化方法が提案された。この方法は２つのカテゴリーに分類される。１つの方法はマスクを使わない伝統的なエキシマレーザーアニーリング（Ｅｘｃｉｍｅｒ Ｌａｓｅｒ Ａｎｎｅａｌｉｎｇ：以下、ＥＬＡと称する）法であり、他の方法はマスクを使ってレーザーが照射される領域を制御する連続縦方向結晶化（Ｓｅｑｕｅｎｔｉａｌ Ｌａｔｅｒａｌ Ｓｏｌｉｄｉｆｉｃａｔｉｏｎ：以下、ＳＬＳと称する）法である。
２つの方法はいずれもガラス基板上に、このガラス基板からシリコン層への不純物汚染を防止するためのバッファ膜を蒸着した状態で、ａ−Ｓｉ膜を蒸着する。次に、ａ−Ｓｉ膜内の水素をとり除くための熱処理工程を実施し、それから、非常に短い時間ａ−Ｓｉ膜をエキシマレーザー光に露出させ、ガラス基板の変形を誘発することなくａ−Ｓｉ膜を、液相を経てｐｏｌｙ−Ｓｉ膜で変態させる。
しかし、この２つの方法には結晶粒の大きさの増加に限界がある。
即ち、従来のＥＬＡ法の場合、一般的に結晶粒の大きさが０．１μｍ以下であるために、この程度の大きさでは駆動回路を画素スイッチング素子と共通化して集積するのには移動度が不足である。
ＳＬＳ法の場合は結晶化が照射された領域の端から始まって内部に誘導されるが、この時、照射領域の中央部での結晶化が最後に進行することの関連して、結晶化の過程で中央部の温度が融点より低ければ、大きい結晶粒を得るための核生成（ｎｕｃｌｅａｔｉｏｎ）が進行しない。結局、従来のＳＬＳ方法による多結晶シリコン膜は縦方向成長の長さが最大４μｍまでのみが可能であるために、これを実際の周辺回路用ＴＦＴに適用するのは困難である。
特開２００２−１３４７５４号公報
従って、本発明は上記のような従来の問題点を解決するために案出されたものであり、その目的は結晶粒の大きさを極大化させることができるｐｏｌｙ−Ｓｉ膜の形成方法を提供することである。
また、本発明の他の目的は結晶粒の大きさを極大化させることでｐｏｌｙ−ＳｉＴＦＴの性能を向上させることができるｐｏｌｙ−Ｓｉ膜の形成方法を提供することである。
更に、本発明の他の目的はｐｏｌｙ−ｓｉＴＦＴの性能を向上させることで単一基板に画素スイッチング素子及び周辺回路駆動素子の集積が可能なようにすることができるｐｏｌｙ−Ｓｉ膜の形成方法を提供することである。
上記の目的を実現するために、本発明に係る多結晶シリコン膜の形成方法は、レーザー光の照射によりａ−Ｓｉ膜を結晶化させて多結晶Ｓｉ膜を形成する方法であり、ガラス基板上にバッファ膜とａ−Ｓｉ膜を順に蒸着する段階と、前記ガラス基板の背面にレーザー光反射機能をする金属膜を蒸着する段階と、前記ａ−Ｓｉ膜の前面からレーザー光を照射すると共に前記金属膜から反射したレーザー光が前記ａ−Ｓｉ膜に再び吸収されるようにすることによって前記ａ−Ｓｉ膜を二重に結晶化させる段階を含むことを特徴とする。
ここで、前記金属膜はＭｏ、Ａｌ、ＡｌＮｄ、Ｃｒ、Ｃｕ、ＭｏＷ、Ｗ、ＴａまたはＴｉのうちからいずれか１種類の単一膜、あるいは、少なくとも２種類以上の積層膜で構成する。
また、本発明に係る多結晶シリコン膜の形成方法は、レーザー光の照射によりａ−Ｓｉ膜の結晶化させててｐｏｌｙ−Ｓｉ膜を形成する方法として、ガラス基板上にレーザー光反射機能をするゲート電極を形成する段階と、前記ゲート電極を覆うように基板の上面上にゲート絶縁膜を蒸着する段階と、前記ゲート絶縁膜上にａ−Ｓｉ膜を順に蒸着する段階と、前記ａ−Ｓｉ膜の上面からレーザー光を照射すると共に前記ゲート電極から反射したレーザー光が前記ａ−Ｓｉ膜に再び吸収されるようにすることによって前記ａ−Ｓｉ膜を二重で結晶化させる段階を含むことを特徴とする。
本発明はレーザー光の照射を用いた低温の結晶化方法によってａ−Ｓｉ膜をｐｏｌｙ−Ｓｉ膜に結晶化させるが、レーザー光の照射を行う前にガラス基板の背面にレーザー光反射機能をする金属膜を蒸着し、その状態でレーザー光の照射を行うので、Ｓｉ膜の溶融状態が長く続き、結晶粒の成長時間が増加するし、これによって、従来より格段に大きい結晶粒を有するｐｏｌｙ−Ｓｉ膜を形成することができる。
従って、大きい結晶粒を有するｐｏｌｙ−Ｓｉ膜を形成することができるために、高い電子移動度を有するなど、ｐｏｌｙ−ＳｉＴＦＴの性能を向上させることができるし、これによって、液晶表示装置の製品性能を向上させることができる。
上記の本発明の目的、その他の目的、特徴及び長所などは本発明の好適な実施例に対する以下の説明から明確になるであろう。
以下、添付された図面を参照して本発明の望ましい実施例を詳細に説明する。
先ず、本発明の技術的原理を説明する。本発明はエキシマレーザー光の照射により低温の結晶化工程を実施する技術において、ａ−Ｓｉ膜の下側表面に反射率が高い金属膜を形成して、Ｓｉ膜に吸収された後に一部透過された光が金属膜から反射して再びＳｉ膜に吸収されるようにすることで、１回のレーザーの照射で２回照射した効果、すなわち、二重にレーザーを照射した効果を得るようにしてｐｏｌｙ−Ｓｉ膜での結晶粒を大きくする。
図１（ａ）及び図１（ｂ）は本発明によるｐｏｌｙ−Ｓｉ膜の形成方法を説明するための工程別の断面図であり、これを説明すると次のようである。ここで、後述する本発明の方法はトップゲート構造のＴＦＴ形成時に適用可能である。
図１（ａ）を参照すると、ガラス基板１０上に後続熱工程時にガラス基板から活性層であるｐｏｌｙ−Ｓｉ膜に不必要なイオンの流入することを防止するようにＳｉＯｘ、ＳｉＯｘＮｙまたはＳｉＮｘ等のバッファ膜１２を形成した後、バッファ膜１２上に結晶化させようとするａ−Ｓｉ膜１４を蒸着する。次に、ａ−Ｓｉ膜１４内の水素をとり除くために基板の結果物に対して４００℃以上の温度で脱水素熱処理工程を行う。
次に、レーザー光の照射によるａ−Ｓｉ膜の結晶化工程を行うに先立って、レーザー光反射機能を有する金属膜１６をガラス基板の背面に蒸着する。ここで、金属膜１６としては反射率が優れているＭｏ、Ａｌ、ＡｌＮｄ、Ｃｒ、Ｃｕ、ＭｏＷ、Ｗ、Ｔａ、または、Ｔｉの単一膜、あるいは、少なくとも２種以上の積層膜で構成する。
図１（ｂ）を参照すると、従来技術のＥＬＡ法又はＳＬＳ法によってａ−Ｓｉ膜の前面からａ−Ｓｉ膜にレーザー光２０を照射し、これにより、ａ−Ｓｉ膜を結晶化させてｐｏｌｙ−Ｓｉ膜１８を形成する。この時、照射されたレーザー光２０の一部はａ−Ｓｉ膜に吸収された後、ａ−Ｓｉ膜を透過してバッファ膜１２を通過してガラス基板１０にまで到逹した後、ガラス基板１０の背面に形成された反射機能を有する金属膜１６で反射して再びガラス基板１０とバッファ膜１２を順に通過してａ−Ｓｉ膜に吸収される。よって、１回のレーザーの照射で２回レーザーの照射を行った効果が得られ、これによって、結晶化されたｐｏｌｙ−Ｓｉ膜１８での結晶粒の大きさは従来のそれよりずっと大きくなる。
従来の技術では、Ｓｉ膜のレーザーを吸収して液状の状態に溶融された部分が、レーザーが照射されないａ−Ｓｉ膜部分との界面から凝固が始まり、照射領域の中央部に結晶化が誘導される。しかし、凝固の過程で溶融状態のＳｉと下部膜または基板との温度差による熱伝逹によって、中央部の温度は急速に低下する。そのために、誘導結晶化（ｉｎｎｄｕｃｅｄ ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ）が完了する前に核生成が進行して小さな結晶粒を形成される。このために従来の方法では、核生成の発生が始まる前に誘導結晶化が完了するように照射領域の間隔を狭くせざるを得なかった。一般的に使われる照射領域の大きさは５μｍ程度であり、結晶化完成後の結晶粒の大きさは最大３．５〜４μｍ程度である。
一方、本発明は透過したレーザー光２０が金属膜１６から反射して再びＳｉ膜に吸収されるために、溶融されたＳｉ膜の温度下降を抑制してＳｉ膜の溶融状態を従来より長く保つことができる。これによって、誘導結晶粒の成長時間が増加し、最終的に得られたｐｏｌｙ−Ｓｉ膜１８での結晶粒の大きさは従来より大きくなる。例えば、レーザー光の照射領域の間隔を１０μｍ程度にしたスリットを使ってレーザー光の照射を行った場合、最終ｐｏｌｙ−Ｓｉ膜１８での結晶粒の大きさを従来のおおよそ２倍程度に大きくすることができる。
図２（ａ）及び図２（ｂ）は従来及び本発明によるｐｏｌｙ−Ｓｉ膜の形成後の結晶化写真であり、図２（ａ）で示すように、従来技術によって形成されたｐｏｌｙ−Ｓｉ膜の場合には中央部での核生成によって結晶粒の大きさが大きくないが、図２（ｂ）で示すように、本発明によって形成されたｐｏｌｙ−Ｓｉ膜の場合は１回のレーザー光の照射で実際２回のレーザー光の照射がなされることで結晶粒の大きさが相対的に大きい。
結果的に、本発明はレーザー光の照射を行う前に、ａ−Ｓｉ膜１４の背面、正確には、ガラス基板１０の背面にレーザー光反射機能を有する金属膜１６を形成することで、非常に容易に大きい結晶粒のｐｏｌｙ−Ｓｉ膜１８を形成することができる。
図示していないが以後の工程は、ガラス基板背面の金属膜をとり除いた状態で、公知のＴＦＴ製造工程、すなわち、アクティブパターン形成工程、ゲート絶縁膜の蒸着工程、ゲート形成工程、イオン注入工程、絶縁膜の形成工程、コンタクトホールの形成工程及びソース／ドレーン形成工程を順に進行してガラス基板の適所にｐｏｌｙ−ＳｉＴＦＴを形成し、その次に、画素電極の形成工程を進行してアレイ基板を完成する。次に、別の工程で製造されたカラーフィルター基板と液晶層の介在下に合着させてＴＦＴ−ＬＣＤが完成する。
図３は本発明の他の実施例によるｐｏｌｙ−Ｓｉ膜の形成方法を説明するための断面図であり、次にこれを説明する。ここで、先の実施例がトップゲート構造のＴＦＴ形成時に適用可能であったのに対し、本実施例はボトムゲート構造のＴＦＴ形成時に適用可能である。
先ず、ガラス基板１０上にゲート電極２２を形成した後、基板の前面上にゲート絶縁膜２４を形成する。その次に、ゲート絶縁膜２４上に結晶化の対象であるａ−Ｓｉ膜１４を蒸着する。それから、ａ−Ｓｉ膜１４にパターニングされたレーザー光、すなわち、スリットのマスクパターンを具備したマスクを使ってレーザー光２０を照射する。
この時、パターンニングされたレーザー光２０はａ−Ｓｉ膜１４に吸収された後、透過したレーザーがゲート電極２２から反射して再びａ−Ｓｉ膜１４に吸収され、これによって、先の実施例と同様に従来より大きい結晶粒を有するｐｏｌｙ−Ｓｉ膜を得ることができる。
以後、通常のボトムゲートＴＦＴ製造過程を行い、そして、画素電極を形成してアレイ基板が完成する。
以上、ここでは本発明の特定実施例に対して説明して図示したが、当業者によってこれに対する修正と変形をすることができる。よって、以下の特許請求の範囲は本発明の真の思想と範囲に属する限りすべての修正と変形を含むものとして理解することができる。
（ａ）は本発明の実施例による多結晶シリコン膜の形成方法を説明するための工程断面図である。（ｂ）は本発明の実施例による多結晶シリコン膜の形成方法を説明するための工程断面図である。 （ａ）は従来技術による多結晶シリコン膜の形成後の結晶化写真である。（ｂ）は本発明による多結晶シリコン膜の形成後の結晶化写真である。 本発明の他の実施例による多結晶シリコン膜の形成方法を説明するための断面図である。
符号の説明
１０ ガラス基板
１２ バッファ膜
１４ ａ−Ｓｉ膜
１６ 金属膜
２０ レーザー光
２２ ゲート電極
２４ ゲート絶縁膜

Claims (3)

  1. レーザー光の照射により非晶質シリコン膜を結晶化させて多結晶シリコン膜を形成する方法であり、
    ガラス基板上にバッファ膜と非晶質シリコン膜を順に蒸着する段階と、
    前記ガラス基板の背面にレーザー光反射機能を有する金属膜を蒸着する段階と、
    前記非晶質シリコン膜の上面からレーザー光を照射すると共に前記金属膜から反射したレーザー光が前記非晶質シリコン膜に再び吸収されることによって前記非晶質シリコン膜を二重に結晶化させる段階とを含むことを特徴とする多結晶シリコン膜の形成方法。
  2. 前記金属膜は、Ｍｏ、Ａｌ、ＡｌＮｄ、Ｃｒ、Ｃｕ、ＭｏＷ、Ｗ、Ｔａ及びＴｉで構成されたグループから選択されるいずれか１種類の単一膜、または、少なくとも２種類以上の積層膜で構成することを特徴とする請求項１に記載の多結晶シリコン膜の形成方法。
  3. レーザー光の照射により非晶質シリコン膜を結晶化させて多結晶シリコン膜を形成する方法であり、
    ガラス基板上にレーザー光反射機能を有するゲート電極を形成する段階と、
    前記ゲート電極を覆うように基板の上面上にゲート絶縁膜を蒸着する段階と、
    前記ゲート絶縁膜上に非晶質シリコン膜を順に蒸着する段階と、
    前記非晶質シリコン膜の上面からレーザー光を照射すると共に前記ゲート電極から反射したレーザー光が前記非晶質シリコン膜に再び吸収されることによって前記非晶質シリコン膜を二重に結晶化させる段階とを含むことを特徴とする多結晶シリコン膜の形成方法。
JP2004258234A 2003-12-30 2004-09-06 多結晶シリコン膜の形成方法 Pending JP2005197656A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030100230A KR100577795B1 (ko) 2003-12-30 2003-12-30 다결정 실리콘막 형성방법

Publications (1)

Publication Number Publication Date
JP2005197656A true JP2005197656A (ja) 2005-07-21

Family

ID=34698750

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004258234A Pending JP2005197656A (ja) 2003-12-30 2004-09-06 多結晶シリコン膜の形成方法

Country Status (5)

Country Link
US (1) US20050142708A1 (ja)
JP (1) JP2005197656A (ja)
KR (1) KR100577795B1 (ja)
CN (1) CN100356509C (ja)
TW (1) TWI266925B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014515719A (ja) * 2011-03-08 2014-07-03 サン−ゴバン グラス フランス 被覆物を備えた基材を得る方法

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100624427B1 (ko) * 2004-07-08 2006-09-19 삼성전자주식회사 다결정 실리콘 제조방법 및 이를 이용하는 반도체 소자의제조방법
TW200743154A (en) * 2006-05-10 2007-11-16 Toppoly Optoelectronics Corp System for displaying image and laser annealing method for LTPS
US20080042131A1 (en) * 2006-08-15 2008-02-21 Tpo Displays Corp. System for displaying images including thin film transistor device and method for fabricating the same
TWI327447B (en) * 2006-10-16 2010-07-11 Chimei Innolux Corp Method of fabricating a thin film transistor
WO2009068756A1 (fr) 2007-11-28 2009-06-04 Commissariat A L'energie Atomique Procede de cristallisation
KR101688074B1 (ko) 2010-01-27 2016-12-21 삼성디스플레이 주식회사 표시기판 및 이의 제조방법
CN101894744B (zh) * 2010-06-11 2012-09-05 南开大学 一种采用背面保温层技术激光晶化多晶硅薄膜的方法
CN102956500A (zh) * 2011-08-23 2013-03-06 广东中显科技有限公司 多晶硅薄膜晶体管的制备方法
FR2989388B1 (fr) 2012-04-17 2019-10-18 Saint-Gobain Glass France Procede d'obtention d'un substrat muni d'un revetement
JP6348707B2 (ja) * 2013-12-11 2018-06-27 東京エレクトロン株式会社 アモルファスシリコンの結晶化方法、結晶化シリコン膜の成膜方法、半導体装置の製造方法および成膜装置
CN104779300B (zh) * 2015-04-16 2016-05-25 京东方科技集团股份有限公司 一种多晶硅薄膜晶体管及其制作方法和显示装置
CN104900710A (zh) * 2015-06-08 2015-09-09 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板
CN105374882A (zh) 2015-12-21 2016-03-02 武汉华星光电技术有限公司 一种低温多晶硅薄膜晶体管及其制备方法
FR3073321B1 (fr) * 2017-11-07 2019-12-20 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de cristallisation d'une couche utile
CN111916462B (zh) * 2020-07-30 2022-12-23 北海惠科光电技术有限公司 一种基板、制备基板的方法和显示面板

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3150840B2 (ja) 1994-03-11 2001-03-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3424891B2 (ja) * 1996-12-27 2003-07-07 三洋電機株式会社 薄膜トランジスタの製造方法および表示装置
KR100269312B1 (ko) * 1997-10-14 2000-10-16 윤종용 실리콘막의결정화방법및이를이용한박막트랜지스터-액정표시장치(tft-lcd)의제조방법
JP2000208771A (ja) * 1999-01-11 2000-07-28 Hitachi Ltd 半導体装置、液晶表示装置およびこれらの製造方法
KR100290014B1 (ko) * 1999-04-01 2001-05-15 구본준, 론 위라하디락사 실리콘 박막 결정화방법과 이를 이용한 박막 트랜지스터 및 그제조방법
TW487959B (en) * 1999-08-13 2002-05-21 Semiconductor Energy Lab Laser apparatus, laser annealing method, and manufacturing method of a semiconductor device
JP2001102323A (ja) * 1999-09-30 2001-04-13 Matsushita Electric Ind Co Ltd レーザアニール装置および薄膜トランジスタの製造方法
US6524877B1 (en) * 1999-10-26 2003-02-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and method of fabricating the same
JP5025057B2 (ja) * 2001-05-10 2012-09-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4008716B2 (ja) * 2002-02-06 2007-11-14 シャープ株式会社 フラットパネル表示装置およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014515719A (ja) * 2011-03-08 2014-07-03 サン−ゴバン グラス フランス 被覆物を備えた基材を得る方法

Also Published As

Publication number Publication date
KR20050070556A (ko) 2005-07-07
KR100577795B1 (ko) 2006-05-11
CN100356509C (zh) 2007-12-19
CN1638022A (zh) 2005-07-13
TW200521541A (en) 2005-07-01
TWI266925B (en) 2006-11-21
US20050142708A1 (en) 2005-06-30

Similar Documents

Publication Publication Date Title
US5619044A (en) Semiconductor device formed with seed crystals on a layer thereof
JPH07221017A (ja) 半導体装置およびその作製方法
JP2007324425A (ja) 薄膜半導体装置及びその製造方法と表示装置
JP3389022B2 (ja) 半導体装置
JP2005197656A (ja) 多結晶シリコン膜の形成方法
JP2004214615A (ja) 非晶質シリコン膜の結晶化方法及び非晶質シリコンの結晶化用マスク、並びにアレイ基板の製造方法
US7008863B2 (en) Method for forming polycrystalline silicon film
US7015122B2 (en) Method of forming polysilicon thin film transistor
JP2000260709A (ja) 半導体薄膜の結晶化方法及びそれを用いた半導体装置
JP3319963B2 (ja) 半導体装置の製造方法
JP2004063478A (ja) 薄膜トランジスタ及びその製造方法
JPH10125923A (ja) 半導体素子及びその製造方法
US7026201B2 (en) Method for forming polycrystalline silicon thin film transistor
JP4365757B2 (ja) 多結晶シリコン薄膜トランジスタの多結晶シリコン膜の形成方法
JP3357798B2 (ja) 半導体装置およびその製造方法
JP2009246235A (ja) 半導体基板の製造方法、半導体基板及び表示装置
JP3269730B2 (ja) 半導体基板の製造方法及び半導体装置の製造方法
KR100860008B1 (ko) 디렉셔널 결정화 방법을 이용한 평판 디스플레이 소자와그의 제조방법, 반도체 소자와 그의 제조방법
JPH08293464A (ja) 半導体基板及び半導体装置の製造方法
JP2002280560A (ja) 半導体素子の製造方法、その製造方法によって製造される半導体素子及び半導体装置
JP2006324564A (ja) 半導体装置の製造方法
JP3338756B2 (ja) 半導体装置およびその製造方法
JPH0982639A (ja) 半導体装置およびその製造方法
JP2005150438A (ja) 半導体デバイスの製造方法
JP2000150888A (ja) 薄膜トランジスタの形成方法及び薄膜トランジスタ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050713

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070903

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080325

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080819