JP3424891B2 - 薄膜トランジスタの製造方法および表示装置 - Google Patents

薄膜トランジスタの製造方法および表示装置

Info

Publication number
JP3424891B2
JP3424891B2 JP35061996A JP35061996A JP3424891B2 JP 3424891 B2 JP3424891 B2 JP 3424891B2 JP 35061996 A JP35061996 A JP 35061996A JP 35061996 A JP35061996 A JP 35061996A JP 3424891 B2 JP3424891 B2 JP 3424891B2
Authority
JP
Japan
Prior art keywords
silicon film
film
grain size
amorphous silicon
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP35061996A
Other languages
English (en)
Other versions
JPH10189990A (ja
Inventor
優志 神野
賢 脇田
昌弘 峰岸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Sony Corp
Original Assignee
Sanyo Electric Co Ltd
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd, Sony Corp filed Critical Sanyo Electric Co Ltd
Priority to JP35061996A priority Critical patent/JP3424891B2/ja
Priority to US08/997,763 priority patent/US6207971B1/en
Priority to KR1019970075165A priority patent/KR100771730B1/ko
Publication of JPH10189990A publication Critical patent/JPH10189990A/ja
Priority to US09/753,397 priority patent/US20010005020A1/en
Application granted granted Critical
Publication of JP3424891B2 publication Critical patent/JP3424891B2/ja
Priority to US10/884,500 priority patent/US7033872B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02678—Beam shaping, e.g. using a mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は薄膜トランジスタの
製造方法および表示装置に関するものである。
【０００２】
【従来の技術】近年、薄膜トランジスタ（ＴＦＴ；Thin
Film Transistor）を用いたアクティブマトリックス方
式の液晶ディスプレイ（ＬＣＤ；Liquid Crystal Displ
ay）が高画質な表示装置として注目されている。
【０００３】マトリックスに配置された点（ドット）で
表示を行うドットマトリックスＬＣＤには、単純マトリ
ックス方式とアクティブマトリックス方式とがある。ア
クティブマトリックス方式は、マトリックスに配置され
た各画素に画素駆動素子（アクティブエレメント）と信
号蓄積素子（画素容量）とを集積し、各画素に一種の記
憶動作を行わせて液晶を準スタティックに駆動する方式
である。すなわち、画素駆動素子は、走査信号によって
オン・オフ状態が切り換わるスイッチとして機能する。
そして、オン状態にある画素駆動素子を介してデータ信
号（表示信号）が表示電極に伝達され、液晶の駆動が行
われる。その後、画素駆動素子がオフ状態になると、表
示電極に印加されたデータ信号は電荷の状態で信号蓄積
素子に蓄えられ、次に画素駆動素子がオン状態になるま
で引き続き液晶の駆動が行われる。そのため、走査線数
が増大して１つの画素に割り当てられる駆動時間が少な
くなっても、液晶の駆動が影響を受けることはなく、コ
ントラストが低下することもない。
【０００４】画素駆動素子としては、一般にＴＦＴが用
いられる。ＴＦＴでは、絶縁基板上に形成された半導体
薄膜が能動層として使われる。能動層として一般的なの
は非晶質シリコン膜および多結晶シリコン膜である。能
動層として非晶質シリコン膜を用いたＴＦＴは非晶質シ
リコンＴＦＴと呼ばれ、多結晶シリコン膜を用いたＴＦ
Ｔは多結晶シリコンＴＦＴと呼ばれる。多結晶シリコン
ＴＦＴは非晶質シリコンＴＦＴに比べ、移動度が大きく
駆動能力が高いという利点がある。そのため、多結晶シ
リコンＴＦＴは、画素駆動素子としてだけでなく論理回
路を構成する素子としても使用することができる。従っ
て、多結晶シリコンＴＦＴを用いれば、画素部だけでな
く、その周辺に配置されている周辺駆動回路部までを同
一基板上に一体化して形成することができる。すなわ
ち、画素部に配置された画素駆動素子としての多結晶シ
リコンＴＦＴと、周辺駆動回路部を構成する多結晶シリ
コンＴＦＴとを同一工程で形成するわけである。
【０００５】図４に、一般的なアクティブマトリックス
方式ＬＣＤのブロック構成を示す。画素部（液晶パネ
ル）１０１には各走査線（ゲート配線）Ｇ1 …Ｇn,Ｇn+
1 …Ｇm と各データ線（ドレイン配線）Ｄ1 …Ｄn,Ｄn+
1 …Ｄm とが配置されている。各ゲート配線Ｇ1 〜Ｇm
と各ドレイン配線Ｄ1 〜Ｄm とはそれぞれ直交し、その
直交部分に画素１０２が設けられている。そして、各ゲ
ート配線Ｇ1 〜Ｇm はゲートドライバ１０３に接続さ
れ、ゲート信号（走査信号）が印加されるようになって
いる。また、各ドレイン配線Ｄ1 〜Ｄm はドレインドラ
イバ（データドライバ）１０４に接続され、データ信号
（ビデオ信号）が印加されるようになっている。これら
のドライバ１０３，１０４によって周辺駆動回路部１０
５が構成されている。そして、各ドライバ１０３，１０
４のうち少なくともいずれか一方を画素部１０１と同一
基板上に形成したＬＣＤは、一般にドライバ一体型（ド
ライバ内蔵型）ＬＣＤと呼ばれる。尚、ゲートドライバ
１０３が、画素部１０１の両側に設けられている場合も
ある。また、ドレインドライバ１０４が、画素部１０１
の両側に設けられている場合もある。
【０００６】図５に、ゲート配線Ｇn とドレイン配線Ｄ
n との直交部分に設けられている画素１０２の等価回路
を示す。画素１０２は、画素駆動素子としてのＴＦＴ１
０６、液晶セルＬＣ、補助容量（蓄積容量または付加容
量）ＣS から構成されている。ゲート配線Ｇn にはＴＦ
Ｔ１０６のゲートが接続され、ドレイン配線Ｄn にはＴ
ＦＴ１０６のドレインが接続されている。そして、ＴＦ
Ｔ１０６のソースには、液晶セルＬＣの表示電極（画素
電極）と補助容量ＣS とが接続されている。この液晶セ
ルＬＣと補助容量ＣS とにより、前記信号蓄積素子が構
成される。液晶セルＬＣの共通電極（表示電極の反対側
の電極）には電圧Ｖcom が印加されている。一方、補助
容量ＣS において、ＴＦＴのソースと接続される側の電
極（以下、蓄積電極という）の反対側の電極（以下、対
向電極という）には所定の信号電圧ＶR が印加されてい
る。この液晶セルＬＣの共通電極は、文字どおり全ての
画素１０２に対して共通した電極となっている。そし
て、液晶セルＬＣの表示電極と共通電極との間には静電
容量が形成されている。尚、補助容量ＣS の対向電極
は、隣のゲート配線Ｇn+1と接続されている場合もあ
る。
【０００７】このように構成された画素１０２におい
て、ゲート配線Ｇn を正電圧にしてＴＦＴ１０６のゲー
トに正電圧を印加すると、ＴＦＴ１０６がオンとなる。
すると、ドレイン配線Ｄn に印加されたデータ信号で、
液晶セルＬＣの静電容量と補助容量ＣS とが充電され
る。反対に、ゲート配線Ｇn を負電圧にしてＴＦＴ１０
６のゲートに負電圧を印加すると、ＴＦＴ１０６がオフ
となり、その時点でドレイン配線Ｄn に印加されていた
電圧が、液晶セルＬＣの静電容量と補助容量ＣS とによ
って保持される。このように、画素１０２へ書き込みた
いデータ信号をドレイン配線Ｄ1 〜Ｄm に与えてゲート
配線Ｇ1 〜Ｇm の電圧を制御することにより、画素１０
２に任意のデータ信号を保持させておくことができる。
その画素１０２の保持しているデータ信号に応じて液晶
セルＬＣの透過率が変化し、画像が表示される。
【０００８】ここで、画素１０２の特性として重要なも
のに、書き込み特性と保持特性とがある。書き込み特性
に対して要求されるのは、画素部１０１の仕様から定め
られた単位時間内に、信号蓄積素子（液晶セルＬＣおよ
び補助容量ＣS ）に対して所望のビデオ信号電圧を十分
に書き込むことができるかどうかという点である。ま
た、保持特性に対して要求されるのは、信号蓄積素子に
一旦書き込んだビデオ信号電圧を必要な時間だけ保持す
ることができるかどうかという点である。
【０００９】補助容量ＣS が設けられているのは、信号
蓄積素子の静電容量を増大させて保持特性を向上させる
ためである。すなわち、液晶セルＬＣはその構造上、静
電容量の増大には限界がある。そこで、補助容量ＣS に
よって液晶セルＬＣの静電容量の不足分を補うわけであ
る。
【００１０】図６に、ボトムゲート構造の多結晶シリコ
ンＴＦＴをＴＦＴ１０６として用いた透過型構成をとる
従来のＬＣＤにおける画素１０２（画素部１０１）の概
略断面を示す。
【００１１】相対向する各透明絶縁基板７１，７２の間
には液晶が充填された液晶層７３が形成されている。透
明絶縁基板７１側には液晶セルＬＣの表示電極７４が設
けられ、透明絶縁基板７２側には液晶セルＬＣの共通電
極７５が設けられており、各電極７４，７５は液晶層７
３を挟んで対向している。
【００１２】透明絶縁基板７１における液晶層７３側の
表面には、ゲート配線Ｇn を構成するＴＦＴ１０６のゲ
ート電極７６が形成されている。ゲート電極７６および
透明絶縁基板７１の上には、下層のシリコン窒化膜７８
と上層のシリコン酸化膜７９との２層構造から成るゲー
ト絶縁膜８０が形成されている。ゲート絶縁膜８０上に
は、ＴＦＴ１０６の能動層となる多結晶シリコン膜８１
が形成されている。多結晶シリコン膜８１には、ＴＦＴ
１０６のドレイン領域８２およびソース領域８３が形成
されている。尚、ＴＦＴ１０６はＬＤＤ（Lightly Dope
d Drain ）構造をとり、ドレイン領域８２およびソース
領域８３はそれぞれ、低濃度領域８２ａ，８３ａおよび
高濃度領域８２ｂ，８３ｂから構成される。多結晶シリ
コン膜８１におけるドレイン領域８２およびソース領域
８３の間には、チャネル領域９３が形成されている。Ｌ
ＤＤ構造を用いれば、ＴＦＴ１０６のオフ抵抗が増大
し、保持特性が向上する。
【００１３】透明絶縁基板７１においてＴＦＴ１０６と
隣接する部分には、ＴＦＴ１０６の作成と同時に同一工
程にて補助容量ＣS が形成されている。透明絶縁基板７
１における液晶層７３側の表面には、補助容量ＣS の対
向電極７７が形成されている。対向電極７７上には誘電
体膜８４が形成され、誘電体膜８４上には補助容量ＣS
の蓄積電極８５が形成されている。尚、対向電極７７は
ゲート電極７６と同一構成で同一工程にて形成される。
また、誘電体膜８４はゲート絶縁膜８０の延長上にあ
り、ゲート絶縁膜８０と同一構成で同一工程にて形成さ
れる。そして、蓄積電極８５は多結晶シリコン膜８１に
形成され、ＴＦＴ１０６のソース領域８３と接続されて
いる。
【００１４】多結晶シリコン膜８１におけるチャネル領
域９３および蓄積電極８５の上にはそれぞれ、シリコン
酸化膜から成るストッパ層９４が形成されている。スト
ッパ層９４を含むＴＦＴ１０６および補助容量ＣS の上
には、下層のシリコン酸化膜８６と上層のシリコン窒化
膜８７との２層構造から成る層間絶縁膜８８が形成され
ている。ドレイン領域８２を構成する高濃度領域８２ｂ
は、層間絶縁膜８８に形成されたコンタクトホール８９
を介して、ドレイン配線Ｄn を構成するドレイン電極９
０と接続されている。ドレイン電極９０および層間絶縁
膜８８の上には、平坦化絶縁膜９１が形成されている。
平坦化絶縁膜９１上には表示電極７４が形成されてい
る。表示電極７４は、平坦化絶縁膜９１および層間絶縁
膜８８に形成されたコンタクトホール９２を介して、ソ
ース領域８３を構成する高濃度領域８３ｂと接続されて
いる。尚、ドレイン電極９０は下層のモリブデン層９０
ａと上層のアルミ合金層９０ｂとの２層構造から成る。
また、表示電極７４の材質としてはＩＴＯ（Indium Tin
Oxide）が用いられる。
【００１５】透明絶縁基板７２における液晶層７３側の
表面には、光の三原色である赤，緑，青（ＲＧＢ；Red
Green Blue）の各色のカラーフィルタ９５が設けられて
いる。各色のカラーフィルタ９５の間には、遮光膜であ
るブラックマトリックス９６が設けられている。表示電
極７４の上部には、ＲＧＢのいずれか１色のカラーフィ
ルタ９５が配置されている。ＴＦＴ１０６の上部には、
ブラックマトリックス９６が配置されている。
【００１６】
【発明が解決しようとする課題】多結晶シリコン膜８１
を形成するには、まず、ＣＶＤ（Chemical Vapor Depos
ition ）法を用いて、ゲート絶縁膜８４上に非晶質シリ
コン膜を形成する。次に、非晶質シリコン膜の表面にエ
キシマレーザ光を照射することにより、非晶質シリコン
膜を加熱して結晶化させる。このように、エキシマレー
ザ光を用いたレーザアニール法はＥＬＡ（Excimer Lase
r Anneal）法と呼ばれている。
【００１７】ここで、ゲート電極７６および対向電極７
７の材質としては、熱伝導率の高いクロムが用いられ
る。ＥＬＡでは、ラインビームを走査することにより非
晶質シリコン膜の全面をアニールするため、ゲート電極
７６上の非晶質シリコンへ与えられた熱エネルギーは、
ゲート電極７６と一体の走査線（ゲート配線）Ｇ1 〜Ｇ
n に沿ってラインビームの照射領域外に拡散され、ゲー
ト電極７６上の非晶質シリコンの温度は、他の領域の温
度よりも低くなる。
【００１８】つまり、ゲート電極７６上に形成された非
晶質シリコン膜には、透明絶縁基板７１上に形成された
非晶質シリコン膜に比べて、低いエネルギーが与えられ
ることになる。レーザエネルギーが、グレインサイズを
最大にする値を越えて大きくなると、グレインサイズは
急激に小さくなる。このため、ゲートＣｒ上と他の領域
でレーザエネルギーとグレインサイズとの関係が異なっ
ていると、例えば、ゲート電極７６上にあるチャネル領
域９３のグレインサイズを最大とするような設定でＥＬ
Ａが行われても、この同じレーザパワーでアニールされ
たドレイン領域８２およびソース領域８３では、実際に
はチャネル領域９３よりも大きなエネルギーが与えられ
てグレインサイズを最大にするエネルギー値を越え、グ
レインサイズが大幅に小さくなってしまう。
【００１９】図７に、ドレイン領域８２およびソース領
域８３のグレインサイズと、各領域８２，８３のシート
抵抗およびＴＦＴ１０６のオン電流との関係を示す。各
領域８２，８３のグレインサイズが小さくなるほど、各
領域８２，８３のシート抵抗は増大し、ＴＦＴ１０６の
オン電流は低下する。これは、各領域８２，８３のシー
ト抵抗が寄生抵抗として作用し、ＴＦＴ１０６のオン電
流を低下させるためである。
【００２０】透明絶縁基板７１上に形成されたＴＦＴ１
０６のうち、ある数量以上のＴＦＴ１０６のオン電流が
必要値以下になった場合、その透明絶縁基板７１を用い
た画素部１０１は不良品として廃棄せざるをえなくな
る。また、透明絶縁基板７１上に形成されたＴＦＴ１０
６のうち何個かのオン電流が必要値以下になった場合に
は、画素部１０１に表示ムラが発生する。つまり、ＴＦ
Ｔ１０６のオン電流の低下は、画素部１０１の歩留りの
低下や表示不良を発生させる原因となる。
【００２１】本発明は上記問題点を解決するためになさ
れたものであり、以下の目的を有するものである。
【００２２】１〕オン電流の低下を防止することが可能
な薄膜トランジスタの製造方法を提供する。２ 〕歩留りの低下や表示不良の発生を防止することが可
能なアクティブマトリックス方式の表示装置を提供す
る。
【００２３】
【００２４】
【００２５】
【００２６】
【課題を解決するための手段】請求項１に記載の発明
は、絶縁基板上にゲート電極を形成する第１の工程と、
絶縁基板およびゲート電極の上にゲート絶縁膜を形成す
る第２の工程と、ゲート絶縁膜上に非晶質シリコン膜を
形成する第３の工程と、非晶質シリコン膜の表面にレー
ザ光を照射することにより、非晶質シリコン膜を加熱し
て結晶化させることで、能動層となる多結晶シリコン膜
を形成する第４の工程とを備え、第４の工程では、多結
晶シリコン膜におけるドレイン領域およびソース領域に
対応する部分のグレインサイズが、チャネル領域に対応
する部分のグレインサイズに比べて等しいか又は大きく
なるようにレーザエネルギーを最適化することをその要
旨とする。
【００２７】請求項２に記載の発明は、請求項１に記載
の薄膜トランジスタの製造方法において、前記レーザエ
ネルギーの上限は、多結晶シリコン膜におけるドレイン
領域およびソース領域に対応する部分のグレインサイズ
とチャネル領域のそれとが等しくなる程度のレベルに設
定し、前記レーザエネルギーの下限は、必要な素子特性
を確保するのに必要なチャネル領域に対応する部分のグ
レインサイズに応じて設定することをその要旨とする。
【００２８】請求項３に記載の発明は、絶縁基板上のゲ
ート電極とゲート絶縁膜を介して対向するように形成さ
れた非晶質シリコン膜に、ドレイン領域及びソース領域
に対応する部分のグレインサイズがチャネル領域に対応
する部分のグレインサイズに比べて等しいか又は大きく
なるようにレーザーエネルギーが最適化されたレーザー
光を照射して、能動層となる多結晶シリコン膜を形成し
た薄膜トランジスタを画素駆動素子として用いることを
その要旨とする。請求項４に記載の発明は、絶縁基板上
のゲート電極とゲート絶縁膜を介して対向するように形
成された非晶質シリコン膜に、ドレイン領域及びソース
領域に対応する部分のグレインサイズがチャネル領域に
対応する部分のグレインサイズに比べて等しいか又は大
きくなる程度のレベルを上限とし、チャネル領域に対応
する部分が必要な素子特性を確保するのに必要なグレイ
ンサイズとなるレベルを下限としてレーザーエネルギー
が設定されたレーザー光を照射して、能動層となる多結
晶シリコン膜を形成した薄膜トランジスタを画素駆動素
子として用いることをその要旨とする。
【００２９】
【発明の実施の形態】以下、本発明を具体化した一実施
形態を図面に従って説明する。尚、本実施形態におい
て、図４〜図６に示した従来の形態と同じ構成部材につ
いては符号を等しくしてその詳細な説明を省略する。
【００３０】図１に、ボトムゲート構造の多結晶シリコ
ンＴＦＴをＴＦＴ１０６として用いた透過型構成をとる
本実施形態のＬＣＤにおける画素１０２（画素部１０
１）の概略断面を示す。
【００３１】本実施形態の特徴は、ＴＦＴ１０６の能動
層となる多結晶シリコン膜１１において、ドレイン領域
８２およびソース領域８３に対応する部分のグレインサ
イズが、チャネル領域９３に対応する部分のグレインサ
イズに比べて大きくなっている点である。
【００３２】次に、本実施形態の製造方法を順次説明す
る。 工程１（図２（ａ）参照）；スパッタ法を用い、透明絶
縁基板７１上にクロム膜２１を形成する。
【００３３】工程２（図２（ｂ）参照）；クロム膜２１
上にゲート電極７６および対向電極７７を形成するため
のレジストパターン２２を形成する。 工程３（図２（ｃ）参照）；レジストパターン２２をエ
ッチング用マスクとするウェットエッチング法を用い、
クロム膜２１をエッチングすることにより、クロム膜２
１から成るゲート電極７６および対向電極７７を形成す
る。
【００３４】工程４（図２（ｄ）参照）；プラズマＣＶ
Ｄ法を用い、各電極７６，７７および透明絶縁基板７１
の上にシリコン窒化膜７８、シリコン酸化膜７９、非晶
質シリコン膜２３を連続的に形成する。その結果、各膜
７８，７９から成るゲート絶縁膜８０が形成され、その
上に非晶質シリコン膜２３が形成されたデバイス構造が
得られる。
【００３５】次に、アニール（処理温度；４００℃程
度）を行い、非晶質シリコン膜２３中に取り込まれた水
素を除去する脱水素処理を行う。続いて、ＥＬＡ法を用
い、非晶質シリコン膜２３の表面にエキシマレーザ光
（ＸｅＣｌ、ＫｒＦ、ＡｒＦなど）を照射することによ
り、非晶質シリコン膜２３を加熱して結晶化させ、多結
晶シリコン膜１１を形成する。このとき、ラインビーム
状のエキシマレーザ光をパルス照射し、そのレーザビー
ムの照射面積は１５０×０．３mm程度にする。そして、
レーザビームの位置をずらしながら、透明絶縁基板７１
上の非晶質シリコン膜２３の全面に照射する。
【００３６】ここで、多結晶シリコン膜１１において、
ドレイン領域８２およびソース領域８３に対応する部分
のグレインサイズが、チャネル領域９３に対応する部分
のグレインサイズに比べて大きくなるように、ＥＬＡエ
ネルギーを最適化する。
【００３７】図３に、ＥＬＡエネルギーと多結晶シリコ
ン膜１１の各部のグレインサイズとの関係を示す。ゲー
ト電極７６の材質として、熱伝導率の高いクロム膜２１
が用いられている。そのため、熱エネルギーがゲート電
極７６に吸収され、ゲート電極７６と一体の走査線（ゲ
ート配線）Ｇ1 〜Ｇn に沿って熱エネルギーが拡散され
るので、ゲート電極７６上に形成された非晶質シリコン
膜２３は、他の領域に形成された非晶質シリコン膜２３
に比べて、与えられるエネルギーが小さくなる。その結
果、ドレイン領域８２およびソース領域８３に対応する
部分のグレインサイズのピークは、ＥＬＡエネルギーが
比較的低いときにあらわれる。それに対して、チャネル
領域９３に対応する部分のグレインサイズのピークは、
ＥＬＡエネルギーが比較的高いときにあらわれる。
【００３８】そこで、ドレイン領域８２およびソース領
域８３に対応する部分のグレインサイズが、チャネル領
域９３に対応する部分のグレインサイズと同じかそれよ
りも小さくなったときのＥＬＡパワーのレベルを実験に
よって求め、そのレベルを最大値Ｅmax とする。
【００３９】ところで、チャネル領域９３に対応する部
分のグレインサイズが小さくなり過ぎると、ＴＦＴ１０
６の素子特性が低下する。必要な素子特性を確保するに
は、チャネル領域９３に対応する部分のグレインサイズ
を１０００〜２００００Å程度にしなければならない。
そこで、チャネル領域９３に対応する部分のグレインサ
イズが必要最小限（＝５００Å）のときのＥＬＡエネル
ギーのレベルを実験によって求め、そのレベルを最小値
Ｅmin とする。
【００４０】そして、ＥＬＡ法において、非晶質シリコ
ン膜２３に照射するＥＬＡエネルギーを最小値Ｅmin か
ら最大値Ｅmax の間に設定する。これにより、ＥＬＡエ
ネルギーの最適化がなされる。
【００４１】その後、多結晶シリコン膜１１にドレイン
領域８２およびソース領域８３を形成し、図１に示す各
部材を形成することにより、各画素１０２から成る画素
部１０１が完成する。
【００４２】このように本実施形態によれば、以下の作
用および効果を得ることができる。 （１）ＴＦＴ１０６の能動層となる多結晶シリコン膜１
１において、ドレイン領域８２およびソース領域８３に
対応する部分のグレインサイズは、チャネル領域９３に
対応する部分のグレインサイズに比べて大きくなってい
る。そのため、各領域８２，８３のシート抵抗は減少
し、チャネル領域９３はＴＦＴ１０６のオン時には十分
に低抵抗化されるので、ＴＦＴ１０６のオン電流は増大
する。
【００４３】（２）上記（１）より、透明絶縁基板７１
上に形成された全てのＴＦＴ１０６のオン電流を必要値
以上にすることが可能になり、画素部１０１の歩留りの
低下や表示不良の発生を防止することができる。
【００４４】（３）上記（１）のように各領域８２，８
３に対応する部分のグレインサイズを所望値にするに
は、ＥＬＡエネルギーを最適化するだけでよい。従っ
て、その実施は簡単かつ容易である。
【００４５】（４）上記（３）において、ＥＬＡエネル
ギーの最大値Ｅmax は、各領域８２，８３に対応する部
分のグレインサイズがチャネル領域９３と同じになるレ
ベルに設定する。また、ＥＬＡエネルギーの最小値Ｅmi
n は、必要な素子特性を確保するのに必要なチャネル領
域９３に対応する部分のグレインサイズに応じて設定す
る。
【００４６】ここで、チャネル領域９３に対応する部分
のグレインサイズの範囲は５００〜２００００Åが適当
であり、望ましくは１５００〜２００００Å、特に望ま
しくは３０００〜１００００Åである。この範囲より大
きくなると、製造工程におけるスループットが悪化する
と共に、チャネル領域９３の結晶性核の数が２０個以下
となり、素子毎のバラツキがでやすくなる。また、この
範囲より小さくなると、ＴＦＴ１０６のオン電流が必要
値以下になる。
【００４７】尚、上記各実施形態は以下のように変更し
てもよく、その場合でも同様の作用および効果を得るこ
とができる。 〔１〕ゲート電極７６および対向電極７７を、クロム膜
２１以外の高融点金属（モリブデン、タングステン、タ
ンタル、ハフニウム、ジルコニウム、ニオブ、チタン、
バナジウム、レニウム、イリジウム、オスミウム、ロジ
ウムなど）単体の膜や高融点金属合金膜、または複数層
の高融点金属膜によって形成する。
【００４８】〔２〕ＴＦＴ１０６を、ＬＤＤ構造ではな
くＳＤ（Single Drain）構造またはダブルゲート構造と
する。 〔３〕補助容量ＣS を省く。
【００４９】〔４〕透明絶縁基板７１をセラミック基板
やシリコン酸化膜などの絶縁層に置き代え、ＬＣＤでは
なく密着型イメージセンサや三次元ＩＣなどに適用す
る。 〔５〕ＴＦＴ１０６を、エレクトロルミネッセンス素子
を画素に用いたアクティブマトリックス方式の表示装置
における画素駆動素子に適用する。
【００５０】〔６〕多結晶シリコン膜１１の水素化処理
を行う。水素化処理とは、多結晶シリコンの結晶欠陥部
分に水素原子を結合させることにより、欠陥を減らして
結晶構造を安定化させ、電界効果移動度を高める方法で
ある。これにより、ＴＦＴ１０６の素子特性を向上させ
ることができる。
【００５１】〔７〕チャネル領域９３に不純物をドーピ
ングしてＴＦＴ１０６の閾値電圧（Ｖth）を制御する。
多結晶シリコンＴＦＴにおいては、ｎチャネルトランジ
スタではディプレッション方向に閾値電圧がシフトし、
ｐチャネルトランジスタではエンハンスメント方向に閾
値電圧がシフトする傾向にある。特に、水素化処理を行
った場合には、その傾向がより顕著となる。この閾値電
圧のシフトを抑えるには、チャネル領域に不純物をドー
ピングすればよい。
【００５２】以上、各実施形態について説明したが、各
実施形態から把握できる請求項以外の技術的思想につい
て、以下にそれらの効果と共に記載する。 （イ）請求項１または請求項２に記載の薄膜トランジス
タの製造方法において、前記レーザ光はエキシマレーザ
光である薄膜トランジスタの製造方法。
【００５３】このようにすれば、効率的な結晶化を行う
ことができる。 （ロ）請求項１または請求項２に記載の薄膜トランジス
タの製造方法において、前記多結晶シリコン膜に水素化
処理を施す工程を備えた薄膜トランジスタの製造方法。
【００５４】このようにすれば、多結晶シリコン膜の結
晶欠陥部分に水素原子が結合することにより、欠陥が減
って結晶構造が安定化し、電界効果移動度を高めること
ができる。
【００５５】（ハ）請求項１または請求項２に記載の薄
膜トランジスタの製造方法において、前記多結晶シリコ
ン膜のチャネル領域に対応する部分に不純物をドーピン
グする工程を備えた薄膜トランジスタの製造方法。
【００５６】このようにすれば、薄膜トランジスタの閾
値電圧を制御することができる。
【００５７】
【００５８】
【００５９】
【発明の効果】請求項１または請求項２に記載の発明に
よれば、オン電流の低下を防止することが可能な薄膜ト
ランジスタの製造方法を提供することができる。請求項
２に記載の発明によれば、レーザエネルギーの最適範囲
を容易に設定することができる。
【００６０】請求項３または請求項４に記載の発明によ
れば、歩留りの低下や表示不良の発生を防止することが
可能なアクティブマトリックス方式の表示装置を提供す
ることができる。
【図面の簡単な説明】
【図１】一実施形態の画素の概略断面図。
【図２】一実施形態の製造工程を説明するための概略断
面図。
【図３】一実施形態の作用を説明するための特性図。
【図４】アクティブマトリックス方式ＬＣＤのブロック
構成図。
【図５】画素の等価回路図。
【図６】従来の形態の画素の概略断面図。
【図７】従来の形態および一実施形態の作用を説明する
ための特性図。
【符号の説明】
１１…多結晶シリコン膜 ２３…非晶質シリコン膜 ７１…透明絶縁基板 ７６…ゲート電極 ８０…ゲート絶縁膜 ８２…ドレイン領域 ８３…ソース領域 ９３…チャネル領域 １０１…画素部 １０６…ＴＦＴ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 峰岸 昌弘 東京都品川区北品川６丁目７番35号 ソ ニー 株式会社内 (56)参考文献 特開 平５−82550（ＪＰ，Ａ) 特開 平５−67782（ＪＰ，Ａ) 特開 平５−21343（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 29/786 H01L 21/336 H01L 21/20 G02F 1/1368

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項１】 絶縁基板上にゲート電極を形成する第１
    の工程と、 絶縁基板およびゲート電極の上にゲート絶縁膜を形成す
    る第２の工程と、 ゲート絶縁膜上に非晶質シリコン膜を形成する第３の工
    程と、 非晶質シリコン膜の表面にレーザ光を照射することによ
    り、非晶質シリコン膜を加熱して結晶化させることで、
    能動層となる多結晶シリコン膜を形成する第４の工程と
    を備え、 第４の工程では、多結晶シリコン膜におけるドレイン領
    域およびソース領域に対応する部分のグレインサイズ
    が、チャネル領域に対応する部分のグレインサイズに比
    べて等しいか又は大きくなるようにレーザエネルギーを
    最適化する薄膜トランジスタの製造方法。
  2. 【請求項２】 請求項１に記載の薄膜トランジスタの製
    造方法において、 前記レーザエネルギーの上限は、多結晶シリコン膜にお
    けるドレイン領域およびソース領域に対応する部分のグ
    レインサイズとチャネル領域のそれとが等しくなる程度
    のレベルに設定し、前記レーザエネルギーの下限は、必
    要な素子特性を確保するのに必要なチャネル領域に対応
    する部分のグレインサイズに応じて設定する薄膜トラン
    ジスタの製造方法。
  3. 【請求項３】 絶縁基板上のゲート電極とゲート絶縁膜
    を介して対向するように形成された非晶質シリコン膜
    に、ドレイン領域及びソース領域に対応する部分のグレ
    インサイズがチャネル領域に対応する部分のグレインサ
    イズに比べて等しいか又は大きくなるようにレーザーエ
    ネルギーが最適化されたレーザー光を照射して、能動層
    となる多結晶シリコン膜を形成した薄膜トランジスタを
    画素駆動素子として用いるアクティブマトリックス方式
    の表示装置。
  4. 【請求項４】 絶縁基板上のゲート電極とゲート絶縁膜
    を介して対向するように形成された非晶質シリコン膜
    に、ドレイン領域及びソース領域に対応する部分のグレ
    インサイズがチャネル領域に対応する部分のグレインサ
    イズに比べて等しいか又は大きくなる程度のレベルを上
    限とし、チャネル領域に対応する部分が必要な素子特性
    を確保するのに必要なグレインサイズとなるレベルを下
    限としてレーザーエネルギーが設定されたレーザー光を
    照射して、能動層となる多結晶シ リコン膜を形成した薄
    膜トランジスタを画素駆動素子として用いるアクティブ
    マトリックス方式の表示装置。
JP35061996A 1996-12-27 1996-12-27 薄膜トランジスタの製造方法および表示装置 Expired - Lifetime JP3424891B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP35061996A JP3424891B2 (ja) 1996-12-27 1996-12-27 薄膜トランジスタの製造方法および表示装置
US08/997,763 US6207971B1 (en) 1996-12-27 1997-12-24 Thin film transistor suitable for use in an active matrix type display and method of fabricating the same
KR1019970075165A KR100771730B1 (ko) 1996-12-27 1997-12-27 박막트랜지스터,박막트랜지스터의제조방법및표시장치
US09/753,397 US20010005020A1 (en) 1996-12-27 2001-01-03 Thin film transistor and method of fabricating the same
US10/884,500 US7033872B2 (en) 1996-12-27 2004-07-01 Thin film transistor and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP35061996A JP3424891B2 (ja) 1996-12-27 1996-12-27 薄膜トランジスタの製造方法および表示装置

Publications (2)

Publication Number Publication Date
JPH10189990A JPH10189990A (ja) 1998-07-21
JP3424891B2 true JP3424891B2 (ja) 2003-07-07

Family

ID=18411704

Family Applications (1)

Application Number Title Priority Date Filing Date
JP35061996A Expired - Lifetime JP3424891B2 (ja) 1996-12-27 1996-12-27 薄膜トランジスタの製造方法および表示装置

Country Status (3)

Country Link
US (3) US6207971B1 (ja)
JP (1) JP3424891B2 (ja)
KR (1) KR100771730B1 (ja)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001051292A (ja) * 1998-06-12 2001-02-23 Semiconductor Energy Lab Co Ltd 半導体装置および半導体表示装置
JP3403949B2 (ja) 1998-09-03 2003-05-06 シャープ株式会社 薄膜トランジスタ及び液晶表示装置、ならびに薄膜トランジスタの製造方法
JP2001007342A (ja) * 1999-04-20 2001-01-12 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US7633471B2 (en) * 2000-05-12 2009-12-15 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and electric appliance
JP2012089878A (ja) * 2000-08-25 2012-05-10 Semiconductor Energy Lab Co Ltd 発光装置
US6734463B2 (en) * 2001-05-23 2004-05-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising a window
KR100945467B1 (ko) * 2001-10-09 2010-03-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 스위칭소자, 표시장치, 그 스위칭소자를 사용한 발광장치및 반도체장치
US7358104B2 (en) * 2002-10-08 2008-04-15 Samsung Electornics Co., Ltd. Contact portion of semiconductor device, and thin film transistor array panel for display device including the contact portion
GB0210065D0 (en) * 2002-05-02 2002-06-12 Koninkl Philips Electronics Nv Electronic devices comprising bottom gate tft's and their manufacture
KR100508001B1 (ko) * 2002-12-30 2005-08-17 엘지.필립스 엘시디 주식회사 구동회로 일체형 액정표시장치용 어레이 기판의 제조 방법
US6764883B1 (en) * 2003-01-07 2004-07-20 International Business Machines Corp. Amorphous and polycrystalline silicon nanolaminate
JP2004253511A (ja) * 2003-02-19 2004-09-09 Hitachi Displays Ltd 表示装置
US7307317B2 (en) * 2003-04-04 2007-12-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, CPU, image processing circuit and electronic device, and driving method of semiconductor device
US20050062106A1 (en) * 2003-09-08 2005-03-24 Yukihiro Noguchi Luminance adjusting display apparatus
KR100611744B1 (ko) * 2003-11-22 2006-08-10 삼성에스디아이 주식회사 금속 유도 측면 결정화 방법을 이용한 박막 트랜지스터 및그의 제조 방법
KR100577795B1 (ko) * 2003-12-30 2006-05-11 비오이 하이디스 테크놀로지 주식회사 다결정 실리콘막 형성방법
US7487373B2 (en) 2004-01-30 2009-02-03 Semiconductor Energy Laboratory Co., Ltd. Wireless semiconductor device having low power consumption
CN101789378B (zh) * 2004-06-02 2012-07-04 株式会社半导体能源研究所 用于制造半导体器件的方法
US7591863B2 (en) * 2004-07-16 2009-09-22 Semiconductor Energy Laboratory Co., Ltd. Laminating system, IC sheet, roll of IC sheet, and method for manufacturing IC chip
US7436044B2 (en) * 2006-01-04 2008-10-14 International Business Machines Corporation Electrical fuses comprising thin film transistors (TFTS), and methods for programming same
TW200746022A (en) * 2006-04-19 2007-12-16 Ignis Innovation Inc Stable driving scheme for active matrix displays
US9041202B2 (en) 2008-05-16 2015-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
KR100982311B1 (ko) * 2008-05-26 2010-09-15 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법 및 이를 포함하는유기전계발광표시장치
TWI476929B (zh) * 2009-04-24 2015-03-11 Au Optronics Corp 底閘極薄膜電晶體與主動陣列基板
CN102484471B (zh) * 2009-10-30 2015-04-01 株式会社半导体能源研究所 驱动器电路、包括该驱动器电路的显示设备和包括该显示设备的电子设备
KR20180133548A (ko) * 2009-11-20 2018-12-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP5933897B2 (ja) 2011-03-18 2016-06-15 株式会社半導体エネルギー研究所 半導体装置
CN105870132A (zh) * 2016-04-18 2016-08-17 武汉华星光电技术有限公司 Tft阵列基板及其制作方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USRE34658E (en) * 1980-06-30 1994-07-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device of non-single crystal-structure
JP2779492B2 (ja) 1985-09-26 1998-07-23 セイコーインスツルメンツ株式会社 薄膜トランジスタ装置とその製造方法
DE3689843T2 (de) * 1986-03-06 1994-09-01 Toshiba Kawasaki Kk Steuerschaltung einer Flüssigkristallanzeige.
DE69033736T2 (de) * 1989-02-14 2001-10-25 Seiko Epson Corp Verfahren zum Herstellen einer Halbleitervorrichtung
US5231297A (en) 1989-07-14 1993-07-27 Sanyo Electric Co., Ltd. Thin film transistor
JPH04139728A (ja) 1990-10-01 1992-05-13 Canon Inc 多結晶電界効果トランジスタの製造方法
JP2540688B2 (ja) * 1991-08-23 1996-10-09 株式会社半導体エネルギー研究所 半導体装置とその作製方法
JPH0567782A (ja) 1991-09-09 1993-03-19 Hitachi Ltd 薄膜トランジスタとその製造方法
JPH0582550A (ja) 1991-09-24 1993-04-02 Nec Corp 薄膜トランジスタの製造方法
JPH0637316A (ja) * 1992-07-13 1994-02-10 Toshiba Corp 液晶表示装置
JP3343160B2 (ja) * 1992-09-25 2002-11-11 ソニー株式会社 液晶表示装置
KR100299292B1 (ko) * 1993-11-02 2001-12-01 이데이 노부유끼 다결정실리콘박막형성방법및그표면처리장치
KR0124626B1 (ko) * 1994-02-01 1997-12-11 문정환 박막 트랜지스터 제조방법
US5498904A (en) * 1994-02-22 1996-03-12 Sanyo Electric Co., Ltd. Polycrystalline semiconductive film, semiconductor device using the same and method of manufacturing the same
US5610737A (en) * 1994-03-07 1997-03-11 Kabushiki Kaisha Toshiba Thin film transistor with source and drain regions having two semiconductor layers, one being fine crystalline silicon
JP3195157B2 (ja) * 1994-03-28 2001-08-06 シャープ株式会社 半導体装置の製造方法およびその製造装置
JP3067949B2 (ja) * 1994-06-15 2000-07-24 シャープ株式会社 電子装置および液晶表示装置
US5548132A (en) * 1994-10-24 1996-08-20 Micron Technology, Inc. Thin film transistor with large grain size DRW offset region and small grain size source and drain and channel regions
FR2728390A1 (fr) * 1994-12-19 1996-06-21 Korea Electronics Telecomm Procede de formation d'un transistor a film mince
US6130120A (en) * 1995-01-03 2000-10-10 Goldstar Electron Co., Ltd. Method and structure for crystallizing a film
KR100218500B1 (ko) * 1995-05-17 1999-09-01 윤종용 실리콘막 및 그 제조 방법과 이를 포함하는 박막트랜지스터 및 그 제조방법
JP3409542B2 (ja) * 1995-11-21 2003-05-26 ソニー株式会社 半導体装置の製造方法
US5773329A (en) * 1996-07-24 1998-06-30 International Business Machines Corporation Polysilicon grown by pulsed rapid thermal annealing

Also Published As

Publication number Publication date
US6207971B1 (en) 2001-03-27
KR100771730B1 (ko) 2007-12-20
JPH10189990A (ja) 1998-07-21
US7033872B2 (en) 2006-04-25
US20010005020A1 (en) 2001-06-28
US20040241925A1 (en) 2004-12-02
KR19980064746A (ko) 1998-10-07

Similar Documents

Publication Publication Date Title
JP3424891B2 (ja) 薄膜トランジスタの製造方法および表示装置
US6621103B2 (en) Semiconductor device and active matrix type display
KR940008180B1 (ko) 액정 전기 광학 장치 및 그 구동 방법
JP3108296B2 (ja) 表示装置の製造方法
US8460986B2 (en) Method for manufacturing a display device
JPH10229197A (ja) 薄膜トランジスタ、薄膜トランジスタの製造方法
US6569716B1 (en) Method of manufacturing a polycrystalline silicon film and thin film transistor using lamp and laser anneal
US6268894B1 (en) LCD having capacitor lines with particular structures
JP2001235765A (ja) 液晶表示装置
US6846707B2 (en) Method for forming a self-aligned LTPS TFT
US20050190314A1 (en) Dielectric reflector for amorphous silicon crystallization
JP5475250B2 (ja) 半導体装置の製造方法及び半導体装置
JP3423108B2 (ja) 表示装置及び表示装置の製造方法
JP3320845B2 (ja) 半導体装置の作製方法
JPH08195495A (ja) 半導体装置，半導体装置の製造方法，薄膜トランジスタ，薄膜トランジスタの製造方法，表示装置
US8853701B2 (en) Semiconductor device, display device, and production method for semiconductor device and display device
JP3833327B2 (ja) 薄膜トランジスタの製造方法、表示装置、密着型イメージセンサ、三次元ｉｃ
JP5600764B2 (ja) 電気光学装置
JP2002296619A (ja) アクティブマトリクス型表示装置
JP3433192B2 (ja) 半導体装置の製造方法及び表示装置
JP3134911B2 (ja) 半導体集積回路の作製方法
JPH09269503A (ja) 液晶表示装置
JPH0895085A (ja) 半導体装置，半導体装置の製造方法，表示装置
JP2002297059A (ja) ドライバ内蔵型アクティブマトリクス表示装置
JPH08339972A (ja) 薄膜トランジスタの製造方法およびそれを用いた液晶表示装置

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090502

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090502

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100502

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110502

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110502

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120502

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130502

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130502

Year of fee payment: 10

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130502

Year of fee payment: 10

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130502

Year of fee payment: 10

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130502

Year of fee payment: 10

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140502

Year of fee payment: 11

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term